半導体モジュール
【課題】
実装面積をチップサイズに近似できると共に、チップの裏面側電極を低抵抗で導出できる半導体装置を提供する。
【解決手段】
半導体チップ１１の表面側に半田ボール等を形成して第１の外部接続端子１４とする。半導体チップ１１を基板１６上に固着し、基板１６に第２の外部接続端子１７を形成する。第１の外部接続端子１４と第２の外部接続端子１７は高さがほぼ一致する。第１と第２の外部接続端子１４、１７を対向接着するように構成する。
実装面積をチップサイズに近似できると共に、チップの裏面側電極を低抵抗で導出できる半導体装置を提供する。
【解決手段】
半導体チップ１１の表面側に半田ボール等を形成して第１の外部接続端子１４とする。半導体チップ１１を基板１６上に固着し、基板１６に第２の外部接続端子１７を形成する。第１の外部接続端子１４と第２の外部接続端子１７は高さがほぼ一致する。第１と第２の外部接続端子１４、１７を対向接着するように構成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に半導体チップ裏面側を取り出し電極の１つとする２又は３端子素子における、小型化したパッケージに関する。
【背景技術】
【０００２】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。リード端子が樹脂の外側に突出すること、トランスファーモールド金型の精度の問題などにより、外形寸法の縮小化には限界が見えていた。
【０００３】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図４（Ａ）を参照して、半導体ウェハ１に各種拡散などの前処理を施して多数の半導体チップ２を形成し、図４（Ｂ）に示すように半導体ウェハ１の上部を樹脂層３で被覆すると共に樹脂層３表面に外部接続用の電極４を導出し、その後半導体ウェハ１のダイシングラインに沿って半導体チップ１を分割して、図４（Ｃ）に示したような完成品としたものである。
【０００４】
樹脂層３は半導体チップ１の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１の側壁にはシリコン基板が露出する。電極４は樹脂層３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである（例えば、特開平９-６４０４９号）。
【特許文献１】特開平９-６４０４９号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、基板をコレクタとするバイポーラ型トランジスタや、基板を共通ドレインとするパワーＭＯＳＦＥＴ装置等の３端子型の半導体素子や、基板をアノード又はカソードの一方とする２端子素子等の、半導体基板の裏面側を取り出し電極の一つとして動作電流を半導体チップの厚み方に流す素子では、前記コレクタやドレイン等を半導体チップの表面側に導出する手段がなく、この為にウェハスケールでのＣＳＰ装置を実現することが困難である欠点があった。
【０００７】
他の手法として、半導体チップをプリント基板上に直接実装するベアボンド実装も行われてはいるが、上記の問題は同様であるし、更にはベアチップであることの取り扱いの難しさが加わるという欠点があった。
【課題を解決するための手段】
【０００８】
本発明は上述した従来の欠点に鑑みて成されたものであり、
表面に２種類の電気的接続手段を有し、裏面に１種類の電気的接続手段を有した半導体チップと、
前記半導体チップの裏面が電気的に固着された搭載部と、
前記搭載部の周囲から上方に延在した延在部と、を備え、
前記半導体チップの裏面の電気的接続手段は、前記延在部に電気的に導出されており、
前記半導体チップの表面の電気的接続手段と前記延在部とが実装基板に電気的に対向接着されていることを特徴とする。
【発明の効果】
【０００９】
以上に説明したように、本発明によれば、実装面積がチップサイズに極めて近似する半導体装置得られる利点を有する。しかも、基板１６と第２の外部接続端子１７により半導体チップ１１の裏面側電極を低抵抗で導出できる利点を有するものである。更に、樹脂封止を廃止すれば、故障時の発煙・発火を防止できる利点を有するものである。
【発明を実施するための最良の形態】
【００１０】
以下に本発明の実施の形態を、ＮＰＮトランジスタを例にして詳細に説明する。
【００１１】
図１は、本発明の半導体装置を示す（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。これらの図に於いて、１１はＮＰＮトランジスタを形成した半導体チップを示す。この半導体チップ１１は、裏面側にＮ＋型高濃度層を有し、表面側にＮ型の低濃度層を形成したもので、Ｎ型半導体基板の両面にＮ＋層を拡散した後にウェハを研磨した素材か、あるいはＮ＋基板の上にＮ型のエピタキシャル層を形成したものを用いる。そして、前記Ｎ型の低濃度層の表面に選択的にボロン等のＰ型不純物を選択拡散してベース領域を形成し、さらにベース領域表面にリン等のＮ型不純物を選択拡散してエミッタ領域等を形成したものである。前記Ｎ＋高濃度層／Ｎ型低濃度層がコレクタとなる。
【００１２】
半導体チップ１１の表面はシリコン酸化膜、シリコン窒化膜等の絶縁膜１２によって被覆されており、その開口部に前記ベース・エミッタ領域と電気的に接続されたアルミパッド１３が露出する。このアルミパッド１３に対して半田バンプや半田ボール等の導電材料を接着して第１の外部接続端子１４としている。第１の外部接続端子１４の先端部は、半導体チップ１１の表面から０．０１〜０．３ｍｍ程度突出する。
【００１３】
半導体チップ１１は、半田、金などの導電性のプリフォーム剤１５によって平板状の基板１６に接着されている。基板１６は、鉄あるいは銅系の合金素材からなり、０．１〜０．３ｍｍ程度の板厚で１辺が０．８〜２．０ｍｍ程度の大きさを持つ。半導体チップ１１のチップサイズが０．５〜１．５ｍｍ程度であり、搭載する半導体チップ１１の大きさよりは若干大きい程度のものとする。
【００１４】
基板１１の１側辺は半導体チップ１１側にＬ字型に折り曲げられ、その先端部は第１の外部接続端子１４の高さと同程度の高さまで達して、第２の外部接続端子１７を形成する。第２の外部接続端子１７は、基板１６に対して一体化したものでも、基板１６とは別個に形成したものを基板１６上に接着固定したものでも良い。そして、第２の外部接続端子１７は半導体チップ１１の裏面側の領域を導出する端子となる。第２の外部接続端子１７と半導体チップ１１とが併置されるので、基板１６の大きさは、主として半導体チップ１１と第２の外部接続端子１７との間隔をどこまで縮小できるかによってその最小寸法が決定される。
【００１５】
半導体チップ１１の周辺部は樹脂封止されておらず、所謂ベアボンドに近い状態で供給する形となる。場合により封止するときは、半導体チップ１１の周辺部だけを樹脂のポッティング手法等により部分的に被覆し、第１の外部接続端子１４だけが露出するような形態とする。
【００１６】
図２は、斯かる半導体装置を、リードフレームを用いて生産する方法を示したものである。即ち図２（Ａ）に示したように、複数個の基板１６を接続部１８によって１本の共通細条１９に接続したリードフレームを準備し、図２（Ｂ）に示したように、各々の基板１６上に第１の外部接続端子１４を形成した半導体チップ１１をダイボンドし、そして接続部１８をダイシングソー、レーザーなどの手法で切断することにより個々の半導体装置を製造する。基板１６に対して第２の外部接続端子１７を一体化する場合は、リードフレームを打ち抜きまたはエッチングによって加工した後にスタンピング加工等で基板１６の一側辺を折り曲げることで形成する。別個に形成した部材を後から固着する場合は、半導体チップ１１をダイボンドする前あるいは後に、前記部材を固着する工程を行う。
【００１７】
図３は、斯かる装置を実装する際の状態を示す為の図である。供給時には図３（Ａ）の様に基板１６が上を向いて第１と第２の外部接続端子１４、１７が下方を向くようにして供給され、機種名などの標印は上を向いた基板１６の平坦面に印字する。そして図３（Ｂ）に示したように、基板１６の裏面側（半導体チップ１１を搭載した面に対して反対側の面）の端部を角錐吸着コレット２０に接触させるようにして、これを吸着・保持する。実装は、角錐吸着コレット２０で搬送した半導体装置を実装基板２１上に移送し、その表面に形成した配線２２に対して第１と第２の外部接続端子１４、１７を半田２３等により対向接着することで行われる。基板１６の裏面側で装置全体を吸着させるので、半導体チップ１１の大きさのばらつきによらず、搬送工程を安定化出来る。第１の外部接続端子１４は各々ベースとコレクタの電極、第２の外部接続端子１７はコレクタ端子となる。半導体チップ１１の表面（活性部分）をプリント基板上に対向接着するので、熱的にも電気的にも抵抗を小さくできる。また、基板１６は、搬送時と実装後に半導体チップ１１の保護板として機能する。
【００１８】
以上に説明した本発明の半導体装置は、半導体チップ１６よりは若干大きい程度の基板１６を用いるので、全体として実装面積の小さな半導体装置を得ることが出来るものである。そして、半導体チップ１１の裏面側の電極を第２の外部接続端子１７を介して導出したので、前記裏面側の電極の電気抵抗、熱抵抗を共に減じることが出来るものである。これはＮＰＮトランジスタにあってはコレクタ抵抗の増大を抑制し、パワーＭＯＳＦＥＴにあってはドレイン抵抗（オン抵抗ｒｄｓ）の増大を抑制するという効果をもたらす。更に、半導体チップ１１表面側の電極を第１の外部接続端子１４によって対向接着するので、これらの電気抵抗、熱抵抗をも減じることが出来る。
【００１９】
また、基板１６を用いることにより、ベアチップで提供するよりはその取り扱い性に優れ、基板１６に対して半導体チップ１１の保護板としての機能と、吸着コレット２０の吸着保持面としての機能と、裏面電極の取り出し電極としての機能を同時に持たせることが出来るものである。
【００２０】
更に、半導体チップ１１の樹脂封止を廃止することが可能であるので、材料費を抑えると共に半導体素子の故障と暴走電流による装置の発火、発煙などの事故を防止できる。
【００２１】
なお、半導体素子としてはバイポーラ型トランジスタ、パワーＭＯＳＦＥＴ装置などの３端子型の場合は、第１の外部接続端子１４として２つ必要であるが、ダイオード素子などの２端子素子である場合は、１つの第１の外部接続端子１４を配置すれば良いことは言うまでもない。
【図面の簡単な説明】
【００２２】
【図１】本発明を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための（Ａ）斜視図、（Ｂ）断面図である。
【図４】従来例を説明するための図である。
【符号の説明】
【００２３】
１１ 半導体チップ
１２ 絶縁膜
１３ アルミパッド
１４ 第１の外部接続端子
１５ プリフォーム剤
１６ 基板
１７ 第２の外部接続端子
１８ 接続部
１９ 共通細条
２０ 吸着コレット
２１ 実装基板
２２ 配線
２３ 半田
【技術分野】
【０００１】
本発明は半導体装置に関し、特に半導体チップ裏面側を取り出し電極の１つとする２又は３端子素子における、小型化したパッケージに関する。
【背景技術】
【０００２】
従来の半導体装置の組立工程においては、ウェハからダイシングして分離した半導体チップをリードフレームに固着し、金型と樹脂注入によるトランスファーモールドによってリードフレーム上に固着された半導体チップを封止し、封止された半導体チップを個々の半導体装置毎に分離するという工程が行われている。リード端子が樹脂の外側に突出すること、トランスファーモールド金型の精度の問題などにより、外形寸法の縮小化には限界が見えていた。
【０００３】
近年、外形寸法を半導体チップサイズと同等あるいは近似した寸法にまで縮小する事が可能な、ウェハスケールＣＳＰ（チップサイズパッケージ）が注目され始めている。これは、図４（Ａ）を参照して、半導体ウェハ１に各種拡散などの前処理を施して多数の半導体チップ２を形成し、図４（Ｂ）に示すように半導体ウェハ１の上部を樹脂層３で被覆すると共に樹脂層３表面に外部接続用の電極４を導出し、その後半導体ウェハ１のダイシングラインに沿って半導体チップ１を分割して、図４（Ｃ）に示したような完成品としたものである。
【０００４】
樹脂層３は半導体チップ１の表面（裏面を被覆する場合もある）を被覆するだけであり、半導体チップ１の側壁にはシリコン基板が露出する。電極４は樹脂層３下部に形成された集積回路網と電気的に接続されており、実装基板上に形成した導電パターンに対して電極４を対向接着することによりこの半導体装置の実装が実現する。
【０００５】
斯かる半導体装置は、装置のパッケージサイズが半導体チップのチップサイズと同等であり、実装基板に対しても対向接着で済むので、実装占有面積を大幅に減らすことが出来る利点を有する。また、後工程に拘わるコストを大幅に減じることが出来る利点を有するものである（例えば、特開平９-６４０４９号）。
【特許文献１】特開平９-６４０４９号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、基板をコレクタとするバイポーラ型トランジスタや、基板を共通ドレインとするパワーＭＯＳＦＥＴ装置等の３端子型の半導体素子や、基板をアノード又はカソードの一方とする２端子素子等の、半導体基板の裏面側を取り出し電極の一つとして動作電流を半導体チップの厚み方に流す素子では、前記コレクタやドレイン等を半導体チップの表面側に導出する手段がなく、この為にウェハスケールでのＣＳＰ装置を実現することが困難である欠点があった。
【０００７】
他の手法として、半導体チップをプリント基板上に直接実装するベアボンド実装も行われてはいるが、上記の問題は同様であるし、更にはベアチップであることの取り扱いの難しさが加わるという欠点があった。
【課題を解決するための手段】
【０００８】
本発明は上述した従来の欠点に鑑みて成されたものであり、
表面に２種類の電気的接続手段を有し、裏面に１種類の電気的接続手段を有した半導体チップと、
前記半導体チップの裏面が電気的に固着された搭載部と、
前記搭載部の周囲から上方に延在した延在部と、を備え、
前記半導体チップの裏面の電気的接続手段は、前記延在部に電気的に導出されており、
前記半導体チップの表面の電気的接続手段と前記延在部とが実装基板に電気的に対向接着されていることを特徴とする。
【発明の効果】
【０００９】
以上に説明したように、本発明によれば、実装面積がチップサイズに極めて近似する半導体装置得られる利点を有する。しかも、基板１６と第２の外部接続端子１７により半導体チップ１１の裏面側電極を低抵抗で導出できる利点を有するものである。更に、樹脂封止を廃止すれば、故障時の発煙・発火を防止できる利点を有するものである。
【発明を実施するための最良の形態】
【００１０】
以下に本発明の実施の形態を、ＮＰＮトランジスタを例にして詳細に説明する。
【００１１】
図１は、本発明の半導体装置を示す（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。これらの図に於いて、１１はＮＰＮトランジスタを形成した半導体チップを示す。この半導体チップ１１は、裏面側にＮ＋型高濃度層を有し、表面側にＮ型の低濃度層を形成したもので、Ｎ型半導体基板の両面にＮ＋層を拡散した後にウェハを研磨した素材か、あるいはＮ＋基板の上にＮ型のエピタキシャル層を形成したものを用いる。そして、前記Ｎ型の低濃度層の表面に選択的にボロン等のＰ型不純物を選択拡散してベース領域を形成し、さらにベース領域表面にリン等のＮ型不純物を選択拡散してエミッタ領域等を形成したものである。前記Ｎ＋高濃度層／Ｎ型低濃度層がコレクタとなる。
【００１２】
半導体チップ１１の表面はシリコン酸化膜、シリコン窒化膜等の絶縁膜１２によって被覆されており、その開口部に前記ベース・エミッタ領域と電気的に接続されたアルミパッド１３が露出する。このアルミパッド１３に対して半田バンプや半田ボール等の導電材料を接着して第１の外部接続端子１４としている。第１の外部接続端子１４の先端部は、半導体チップ１１の表面から０．０１〜０．３ｍｍ程度突出する。
【００１３】
半導体チップ１１は、半田、金などの導電性のプリフォーム剤１５によって平板状の基板１６に接着されている。基板１６は、鉄あるいは銅系の合金素材からなり、０．１〜０．３ｍｍ程度の板厚で１辺が０．８〜２．０ｍｍ程度の大きさを持つ。半導体チップ１１のチップサイズが０．５〜１．５ｍｍ程度であり、搭載する半導体チップ１１の大きさよりは若干大きい程度のものとする。
【００１４】
基板１１の１側辺は半導体チップ１１側にＬ字型に折り曲げられ、その先端部は第１の外部接続端子１４の高さと同程度の高さまで達して、第２の外部接続端子１７を形成する。第２の外部接続端子１７は、基板１６に対して一体化したものでも、基板１６とは別個に形成したものを基板１６上に接着固定したものでも良い。そして、第２の外部接続端子１７は半導体チップ１１の裏面側の領域を導出する端子となる。第２の外部接続端子１７と半導体チップ１１とが併置されるので、基板１６の大きさは、主として半導体チップ１１と第２の外部接続端子１７との間隔をどこまで縮小できるかによってその最小寸法が決定される。
【００１５】
半導体チップ１１の周辺部は樹脂封止されておらず、所謂ベアボンドに近い状態で供給する形となる。場合により封止するときは、半導体チップ１１の周辺部だけを樹脂のポッティング手法等により部分的に被覆し、第１の外部接続端子１４だけが露出するような形態とする。
【００１６】
図２は、斯かる半導体装置を、リードフレームを用いて生産する方法を示したものである。即ち図２（Ａ）に示したように、複数個の基板１６を接続部１８によって１本の共通細条１９に接続したリードフレームを準備し、図２（Ｂ）に示したように、各々の基板１６上に第１の外部接続端子１４を形成した半導体チップ１１をダイボンドし、そして接続部１８をダイシングソー、レーザーなどの手法で切断することにより個々の半導体装置を製造する。基板１６に対して第２の外部接続端子１７を一体化する場合は、リードフレームを打ち抜きまたはエッチングによって加工した後にスタンピング加工等で基板１６の一側辺を折り曲げることで形成する。別個に形成した部材を後から固着する場合は、半導体チップ１１をダイボンドする前あるいは後に、前記部材を固着する工程を行う。
【００１７】
図３は、斯かる装置を実装する際の状態を示す為の図である。供給時には図３（Ａ）の様に基板１６が上を向いて第１と第２の外部接続端子１４、１７が下方を向くようにして供給され、機種名などの標印は上を向いた基板１６の平坦面に印字する。そして図３（Ｂ）に示したように、基板１６の裏面側（半導体チップ１１を搭載した面に対して反対側の面）の端部を角錐吸着コレット２０に接触させるようにして、これを吸着・保持する。実装は、角錐吸着コレット２０で搬送した半導体装置を実装基板２１上に移送し、その表面に形成した配線２２に対して第１と第２の外部接続端子１４、１７を半田２３等により対向接着することで行われる。基板１６の裏面側で装置全体を吸着させるので、半導体チップ１１の大きさのばらつきによらず、搬送工程を安定化出来る。第１の外部接続端子１４は各々ベースとコレクタの電極、第２の外部接続端子１７はコレクタ端子となる。半導体チップ１１の表面（活性部分）をプリント基板上に対向接着するので、熱的にも電気的にも抵抗を小さくできる。また、基板１６は、搬送時と実装後に半導体チップ１１の保護板として機能する。
【００１８】
以上に説明した本発明の半導体装置は、半導体チップ１６よりは若干大きい程度の基板１６を用いるので、全体として実装面積の小さな半導体装置を得ることが出来るものである。そして、半導体チップ１１の裏面側の電極を第２の外部接続端子１７を介して導出したので、前記裏面側の電極の電気抵抗、熱抵抗を共に減じることが出来るものである。これはＮＰＮトランジスタにあってはコレクタ抵抗の増大を抑制し、パワーＭＯＳＦＥＴにあってはドレイン抵抗（オン抵抗ｒｄｓ）の増大を抑制するという効果をもたらす。更に、半導体チップ１１表面側の電極を第１の外部接続端子１４によって対向接着するので、これらの電気抵抗、熱抵抗をも減じることが出来る。
【００１９】
また、基板１６を用いることにより、ベアチップで提供するよりはその取り扱い性に優れ、基板１６に対して半導体チップ１１の保護板としての機能と、吸着コレット２０の吸着保持面としての機能と、裏面電極の取り出し電極としての機能を同時に持たせることが出来るものである。
【００２０】
更に、半導体チップ１１の樹脂封止を廃止することが可能であるので、材料費を抑えると共に半導体素子の故障と暴走電流による装置の発火、発煙などの事故を防止できる。
【００２１】
なお、半導体素子としてはバイポーラ型トランジスタ、パワーＭＯＳＦＥＴ装置などの３端子型の場合は、第１の外部接続端子１４として２つ必要であるが、ダイオード素子などの２端子素子である場合は、１つの第１の外部接続端子１４を配置すれば良いことは言うまでもない。
【図面の簡単な説明】
【００２２】
【図１】本発明を説明するための（Ａ）平面図、（Ｂ）断面図、（Ｃ）斜視図である。
【図２】本発明を説明するための斜視図である。
【図３】本発明を説明するための（Ａ）斜視図、（Ｂ）断面図である。
【図４】従来例を説明するための図である。
【符号の説明】
【００２３】
１１ 半導体チップ
１２ 絶縁膜
１３ アルミパッド
１４ 第１の外部接続端子
１５ プリフォーム剤
１６ 基板
１７ 第２の外部接続端子
１８ 接続部
１９ 共通細条
２０ 吸着コレット
２１ 実装基板
２２ 配線
２３ 半田
【特許請求の範囲】
【請求項１】
表面に２種類の電気的接続手段を有し、裏面に１種類の電気的接続手段を有した半導体チップと、
前記半導体チップの裏面が電気的に固着された搭載部と、
前記搭載部の周囲から上方に延在した延在部と、を備え、
前記半導体チップの裏面の電気的接続手段は、前記延在部に電気的に導出されており、
前記半導体チップの表面の電気的接続手段と前記延在部とが実装基板に電気的に対向接着されていることを特徴とする半導体モジュール。
【請求項２】
前記搭載部と前記延在部とは、同一の導電板からなることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記半導体チップは、ＭＯＳＦＥＴであることを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記半導体チップは、表面にソース及びゲートの電気的接続手段を有し、裏面にドレインの電気的接続手段を有することを特徴とする請求項３に記載の半導体モジュール。
【請求項５】
前記半導体チップは、バイポーラ型トランジスタであることを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項６】
前記半導体チップは、表面にベース及びエミッタの電気的接続手段を有し、裏面にコレクタの電気的接続手段を有することを特徴とする請求項５に記載の半導体モジュール。
【請求項７】
前記搭載部の面であって、前記半導体チップが固着されていない面に標印が印字されていることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体モジュール。
【請求項８】
前記標印は、前記半導体チップが固着された面と対向する面に印字されていることを特徴とする請求項７に記載の半導体モジュール。
【請求項９】
前記表印が印字されている面は、実質平坦に形成されていることを特徴とする請求項７または請求項８に記載の半導体モジュール。
【請求項１０】
前記搭載部は、前記半導体チップよりもチップサイズが大きいことを特徴とする請求項１乃至請求項９のいずれかに記載の半導体モジュール。
【請求項１１】
前記半導体チップの表面は、開口部を有した絶縁膜に覆われており、
前記半導体チップの表面における電気的接続手段は、前記開口部に露出するパッドと、前記パッドに導電材料が接着された外部接続端子と、からなることを特徴とする請求項１乃至請求項１０のいずれかに記載の半導体モジュール。
【請求項１２】
前記半導体チップの表面は、樹脂に被覆されており、
前記外部接続端子は、前記樹脂から露出していることを特徴とする請求項１１に記載の半導体モジュール。
【請求項１】
表面に２種類の電気的接続手段を有し、裏面に１種類の電気的接続手段を有した半導体チップと、
前記半導体チップの裏面が電気的に固着された搭載部と、
前記搭載部の周囲から上方に延在した延在部と、を備え、
前記半導体チップの裏面の電気的接続手段は、前記延在部に電気的に導出されており、
前記半導体チップの表面の電気的接続手段と前記延在部とが実装基板に電気的に対向接着されていることを特徴とする半導体モジュール。
【請求項２】
前記搭載部と前記延在部とは、同一の導電板からなることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記半導体チップは、ＭＯＳＦＥＴであることを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項４】
前記半導体チップは、表面にソース及びゲートの電気的接続手段を有し、裏面にドレインの電気的接続手段を有することを特徴とする請求項３に記載の半導体モジュール。
【請求項５】
前記半導体チップは、バイポーラ型トランジスタであることを特徴とする請求項１または請求項２に記載の半導体モジュール。
【請求項６】
前記半導体チップは、表面にベース及びエミッタの電気的接続手段を有し、裏面にコレクタの電気的接続手段を有することを特徴とする請求項５に記載の半導体モジュール。
【請求項７】
前記搭載部の面であって、前記半導体チップが固着されていない面に標印が印字されていることを特徴とする請求項１乃至請求項６のいずれかに記載の半導体モジュール。
【請求項８】
前記標印は、前記半導体チップが固着された面と対向する面に印字されていることを特徴とする請求項７に記載の半導体モジュール。
【請求項９】
前記表印が印字されている面は、実質平坦に形成されていることを特徴とする請求項７または請求項８に記載の半導体モジュール。
【請求項１０】
前記搭載部は、前記半導体チップよりもチップサイズが大きいことを特徴とする請求項１乃至請求項９のいずれかに記載の半導体モジュール。
【請求項１１】
前記半導体チップの表面は、開口部を有した絶縁膜に覆われており、
前記半導体チップの表面における電気的接続手段は、前記開口部に露出するパッドと、前記パッドに導電材料が接着された外部接続端子と、からなることを特徴とする請求項１乃至請求項１０のいずれかに記載の半導体モジュール。
【請求項１２】
前記半導体チップの表面は、樹脂に被覆されており、
前記外部接続端子は、前記樹脂から露出していることを特徴とする請求項１１に記載の半導体モジュール。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００７−７３９８７（Ｐ２００７−７３９８７Ａ）
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願番号】特願２００６−３１１１３１（Ｐ２００６−３１１１３１）
【出願日】平成１８年１１月１７日（２００６．１１．１７）
【分割の表示】特願平１１−８１７８６の分割
【原出願日】平成１１年３月２５日（１９９９．３．２５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年３月２２日（２００７．３．２２）
【国際特許分類】
【出願日】平成１８年１１月１７日（２００６．１１．１７）
【分割の表示】特願平１１−８１７８６の分割
【原出願日】平成１１年３月２５日（１９９９．３．２５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]