半導体レーザ素子の保護膜作製方法
【課題】半導体レーザバーの側面に保護膜を作製する際に、スペーサによってストライプ状電極に付される傷を低減する。
【解決手段】ストライプ状電極１８及びボンディングパッド２０を半導体積層構造１４上に形成する工程と、基板を切断することにより複数の半導体レーザバー３０を形成するバー形成工程と、複数の半導体レーザバー３０の側面３０ｂが載置面４０の法線方向を向くように複数の半導体レーザバー３０を載置面４０上に並べるとともに、複数の半導体レーザバー３０の間にスペーサ４２を配置する工程と、複数の半導体レーザバー３０の側面３０ｂを覆うように保護膜３２を形成する工程とを行う。バー形成工程より前に、主面１２ａを基準とする高さがストライプ状電極１８より高い膜状構造体２２を、複数の半導体レーザバー３０となる半導体積層構造１４の複数の部分それぞれの上に形成する。
【解決手段】ストライプ状電極１８及びボンディングパッド２０を半導体積層構造１４上に形成する工程と、基板を切断することにより複数の半導体レーザバー３０を形成するバー形成工程と、複数の半導体レーザバー３０の側面３０ｂが載置面４０の法線方向を向くように複数の半導体レーザバー３０を載置面４０上に並べるとともに、複数の半導体レーザバー３０の間にスペーサ４２を配置する工程と、複数の半導体レーザバー３０の側面３０ｂを覆うように保護膜３２を形成する工程とを行う。バー形成工程より前に、主面１２ａを基準とする高さがストライプ状電極１８より高い膜状構造体２２を、複数の半導体レーザバー３０となる半導体積層構造１４の複数の部分それぞれの上に形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ素子の保護膜作製方法に関するものである。
【背景技術】
【０００２】
特許文献１には、半導体レーザバーを整列させ、半導体レーザバーの端面に薄膜を形成する方法が記載されている。この文献に記載された薄膜作製方法では、活性層を含む半導体積層構造が形成されたウェハを劈開することにより複数の半導体レーザバーを形成し、この複数の半導体レーザバーを劈開面を上向きにして並べ、且つ隣り合う半導体レーザバーの間にスペーサを配置したのち、各半導体レーザバーの劈開面上に薄膜を形成する。スペーサの厚さは、半導体レーザバーの共振方向の幅以下である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２３３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体レーザ素子を作製する際、半導体レーザ素子の前方から出射されるレーザ光の強度と、後方から出射されるレーザ光の強度との比を所望の大きさに調整する目的、並びに共振端面を保護する目的から、共振端面上に保護膜を形成する。このような保護膜を形成する方法として、例えば次のような方法がある。すなわち、ウエハ上に形成された半導体積層構造の上に、複数の半導体レーザ素子の為の複数のストライプ状電極を形成したのち、該複数のストライプ状電極の長手方向と直交する方向にウエハを劈開することにより、複数の半導体レーザバーを形成する。図２０（ａ）は、半導体レーザバー１００の外観を示す平面図である。また、図２０（ｂ）は、図２０（ａ）のＸ−Ｘ線に沿った断面図である。この半導体レーザバー１００は、ウエハが棒状に切断されて形成された基板１０２と、基板１０２上に形成された半導体積層構造１０４と、半導体積層構造１０４上に形成された絶縁膜１１６と、複数のストライプ状電極１０６と、複数のストライプ状電極１０６にそれぞれ給電するための複数のボンディングパッド１０８とを備える。なお、図２０に示されるように、基板１０２の裏面上に電極１１０が形成されることがある。この半導体レーザバー１００は、劈開により形成された側面１００ａ及び１００ｂを有する。
【０００５】
続いて、図２１に示されるように、この複数の半導体レーザバー１００を、一方の側面１００ａ（又は１００ｂ）を上向きにして平坦な載置面１１２上に並べる。また、互いに隣り合う半導体レーザバー１００同士が、側面１００ａ（又は１００ｂ）上に保護膜を形成した後に分離できなくなることを回避する為に、互いに隣り合う半導体レーザバー１００の間にスペーサ１１４を配置する。スペーサ１１４は、例えばシリコンから成る細長い板状部材である。上述した特許文献１にも記載されているように、スペーサ１１４の厚さＴａは、半導体レーザバー１００の共振方向の幅Ｔｂ以下とされる。この工程ののち、保護膜をコーティングする際に半導体レーザバー１００が落下することを防ぐために、複数の半導体レーザバー１００の並び方向の両端からネジ締め等により力を加える。その状態を保ちつつ、複数の半導体レーザバー１００の側面１００ａ（又は１００ｂ）上に保護膜をコーティングする。
【０００６】
しかしながら、上述した保護膜作製方法には、次のような問題がある。近年、より高速な動作が可能な半導体レーザ素子が求められており、そのような要求に応える為、半導体レーザ素子の共振器長が短くなってきている。そして、半導体レーザ素子の共振器長を短くする為に半導体レーザバー１００の幅Ｔｂを薄くすると、スペーサ１１４の厚さＴａも薄くせざるを得ない。このため、スペーサ１１４の機械的強度が低下することとなる。故に、保護膜を作製する際にスペーサ１１４の両側面に対して力が加わると、図２２に示されるようにスペーサ１１４に捻れや反り等の変形が生じ、スペーサ１１４の角がストライプ状電極１０６に押し付けられて傷（圧痕）を付けてしまうおそれがある。ストライプ状電極１０６にそのような傷（圧痕）が生じると、半導体レーザ素子の信頼性が低下してしまう。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、半導体レーザバーの側面に保護膜を作製する際に、スペーサによってストライプ状電極に付される傷を低減することができる半導体レーザ素子の保護膜作製方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明による半導体レーザ素子の保護膜作製方法は、半導体レーザ素子の端面を覆う保護膜を作製する方法であって、（１）複数の半導体レーザ素子のための半導体積層構造が基板上に形成されて成る基板生産物の半導体積層構造上に、第一方向を長手方向とし該第一方向と交差する第二方向に並ぶ複数のストライプ状電極と、該複数のストライプ状電極のそれぞれに電気的に接続される複数のボンディングパッドとを形成する電極形成工程と、（２）第二方向に沿って基板生産物を切断することにより複数の半導体レーザバーを形成するバー形成工程と、（３）複数の半導体レーザバーの側面が載置面の法線方向を向くように複数の半導体レーザバーを載置面上に並べるとともに、複数の半導体レーザバーの間にスペーサを配置する配列工程と、（４）複数の半導体レーザバーの側面を覆うように保護膜を形成する保護膜形成工程とを備える。更に、この保護膜作製方法では、バー形成工程より前に、主面を基準とする高さがストライプ状電極より高い複数の膜状構造体それぞれを、複数の半導体レーザバーとなる半導体積層構造の複数の部分それぞれの上に形成する。
【０００９】
この半導体レーザ素子の保護膜作製方法では、バー形成工程より前に、複数の膜状構造体が基板生産物の半導体積層構造上に形成される。この複数の膜状構造体は、複数の半導体レーザバーとなる半導体積層構造の複数の部分それぞれの上に形成されるので、バー形成工程において形成される複数の半導体レーザバーのそれぞれは、少なくとも一つの膜状構造体を有することとなる。そして、続く配列工程では、複数の半導体レーザバーの側面が載置面の法線方向を向くように、言い換えれば複数の半導体レーザバーが横倒しになるように載置面上に並べられる。したがって、各半導体レーザバーの膜状構造体は、半導体積層構造とスペーサとの間に介在することとなる。そして、主面を基準とする膜状構造体の高さはストライプ状電極より高く形成されているので、スペーサがストライプ状電極に当接することを防止でき、スペーサによって付されるストライプ状電極の傷を少なくすることができる。
【００１０】
また、上述した半導体レーザ素子の保護膜作製方法では、複数の膜状構造体の構成材料が、複数のボンディングパッドを構成する金属材料と同じであり、電極形成工程において、複数のボンディングパッドの形成と同時に複数の膜状構造体を形成することが好ましい。これにより、工程数を増加させることなく複数の膜状構造体を容易に形成することができる。
【００１１】
また、上述した半導体レーザ素子の保護膜作製方法では、主面を基準とする複数の膜状構造体の高さが、主面を基準とする複数のボンディングパッドの高さ以下であることが好ましい。載置面上に複数の半導体レーザバーを並べたときに、各半導体レーザバーのボンディングパッドとスペーサとの間に隙間ができると、保護膜の為のコーティング材がその隙間に流れ込み、ボンディングパッドの少なくとも一部を覆ってしまうおそれがある。これに対し、膜状構造体の高さがボンディングパッドの高さ以下であれば、膜状構造体に妨げられることなくボンディングパッドとスペーサとが接することができ、ボンディングパッドの一部がコーティング材によって覆われることを防止できる。したがって、ボンディングパッドに接合されるワイヤとボンディングパッドとの電気的接触状態を良好にできる。
【００１２】
また、上述した半導体レーザ素子の保護膜作製方法では、複数の半導体レーザバーそれぞれの上記側面と複数の膜状構造体それぞれとの間隔が、複数の半導体レーザバーそれぞれの上記側面と複数のボンディングパッドそれぞれとの間隔より短いことが好ましい。これにより、載置面上に複数の半導体レーザバーを並べたときに膜状構造体の上端がボンディングパッドより高く位置するので、ボンディングパッドでは防ぎ得ないようなスペーサの角とストライプ状電極との当接を効果的に防ぐことができる。
【００１３】
また、上述した半導体レーザ素子の保護膜作製方法は、第二方向に延びる溝を基板の裏面に形成する工程を更に備え、バー形成工程において、溝を分割するように基板生産物を切断することが好ましい。これにより、複数の半導体レーザバーそれぞれの基板の裏面に段差が形成される。そして、この複数の半導体レーザバーの側面上に保護膜をコーティングすると、この段差を境に保護膜が好適に分離される。従来の方法では、半導体レーザバーより薄いスペーサを用いることにより半導体レーザバーの裏面とスペーサとの間に段差を生じさせて保護膜を分離させていたが、上記方法によればスペーサの厚さにかかわらず保護膜を分離させることができるので、より厚いスペーサを用いることが可能となる。したがって、スペーサの機械的強度を高めてその変形を小さくし、スペーサによって付されるストライプ状電極の傷を更に低減することができる。
【００１４】
また、上述した半導体レーザ素子の保護膜作製方法では、溝の深さが３０μｍ以下であることが好ましい。このように溝の深さを制限することにより、複数の半導体レーザバーに分割される以前における基板生産物の機械的強度を好適に維持することができる。
【００１５】
また、上述した半導体レーザ素子の保護膜作製方法では、複数の半導体レーザバーそれぞれの側面と複数の膜状構造体それぞれとの間隔と、複数の半導体レーザバーそれぞれの側面と溝の側壁との間隔とが略等しいことが好ましい。これにより、配列工程において複数の半導体レーザバーを載置面上に並べたときに、載置面からの段差の高さと膜状構造体の高さとを略一致させることができるので、複数の半導体レーザバーを安定して保持することができる。
【００１６】
また、上述した半導体レーザ素子の保護膜作製方法では、第二方向と直交する方向における複数の半導体レーザバーの幅が２００μｍ以下であることが好ましい。このように半導体レーザバーの幅が比較的細い場合には、スペーサの厚さを薄くする必要があるのでスペーサが変形し易い。上述した半導体レーザ素子の保護膜作製方法はこのような場合に特に有効であって、スペーサがストライプ状電極に当接することを防ぎ、スペーサによって付されるストライプ状電極の傷を低減することができる。
【発明の効果】
【００１７】
本発明による半導体レーザ素子の保護膜作製方法によれば、半導体レーザバーの側面に保護膜を作製する際に、スペーサによってストライプ状電極に付される傷を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、一実施形態に係る保護膜作製方法を示すフローチャートである。
【図２】図２は、基板生産物を示す図である。
【図３】図３は、電極形成工程における基板生産物を絶縁膜側から見た平面図である。
【図４】図４は、電極形成工程を示す図である。図４（ａ）は、複数の半導体レーザ素子にそれぞれ相当する領域である複数の単位領域の一つを絶縁膜側から見た図である。図４（ｂ）は、図４（ａ）のＩ−Ｉ線に沿った断面を示す図である。
【図５】図５は、電極形成工程を示す図である。図５（ａ）は、複数の単位領域の一つを絶縁膜側から見た図である。図５（ｂ）は、図５（ａ）のII−II線に沿った断面を示す図である。
【図６】図６は、電極形成工程における基板生産物をウエハの裏面側から見た図である。
【図７】図７は、電極形成工程を示す図である。図７（ａ）は、複数の単位領域Ａの一つをウエハ１２の裏面側から見た図である。図７（ｂ）は、図７（ａ）のIII−III線に沿った断面を示す図である。
【図８】図８は、溝形成工程におけるウエハを裏面側から見た図である。
【図９】図９は、溝形成工程を示す図である。図９（ａ）は、複数の単位領域の一つをウエハの裏面側から見た図である。図９（ｂ）は、図９（ａ）のIV−IV線に沿った断面を示す図である。
【図１０】図１０は、バー形成工程におけるウエハを裏面側から見た図である。
【図１１】図１１は、バー形成工程を示す図である。図１１（ａ）は、この工程によって形成される半導体レーザバーを絶縁膜側から見た図である。図１１（ｂ）は、半導体レーザバーを裏面側から見た図である。
【図１２】図１２（ａ）は、図１１（ａ）のＶ−Ｖ線に沿った断面図である。図１２（ｂ）は、図１１（ａ）のVI−VI線に沿った断面図である。
【図１３】図１３は、配列工程において複数の半導体レーザバーを並べた様子を示す平面図である。
【図１４】図１４は、図１３のVII−VII線に沿った断面の模式図である。
【図１５】図１５は、保護膜形成工程において複数の半導体レーザバーの側面上の全面に保護膜をコーティングする様子を示す図である。
【図１６】図１６（ａ）は、保護膜が形成された半導体レーザ素子の平面図である。図１６（ｂ）は、保護膜が形成された半導体レーザ素子の底面図である。
【図１７】図１７は、配列工程における半導体レーザバー付近の様子を拡大して示す図である。
【図１８】図１８（ａ）は、変形例の膜状構造体形成工程における複数の単位領域の一つを絶縁膜側から見た図である。図１８（ｂ）は、図１８（ａ）のVIII−VIII線に沿った断面を示す図である。
【図１９】図１９（ａ）は、変形例の電極形成工程における複数の単位領域の一つを絶縁膜側から見た図である。図１９（ｂ）は、図１９（ａ）のIX−IX線に沿った断面を示す図である。
【図２０】図２０は、或る方法によって作製される半導体レーザバーの外観を示す斜視図である。
【図２１】図２１は、図２０に示された複数の半導体レーザバーを、保護膜作製の為に並べた様子を示す図である。
【図２２】図２０に示された複数の半導体レーザバーを保護膜作製の為に並べる際に生じる問題を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら本発明による半導体レーザ素子の保護膜作製方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
図１は、本実施形態に係る保護膜作製方法を示すフローチャートである。また、図２〜図１５は、本実施形態に係る保護膜作製方法の各工程を説明するための図である。なお、図２〜図１５には、理解を容易にするためＸＹＺ直交座標系が示されている。
【００２１】
＜基板生産物準備工程＞
まず、図２に示される基板生産物１０を用意する（工程Ｓ１１）。基板生産物１０は、基板としてのウエハ１２と、ウエハ１２の主面上に結晶成長した半導体積層構造１４と、半導体積層構造１４上に形成された絶縁膜１６とを有する板状物である。ウエハ１２は、第１導電型（例えばｎ型）の半導体からなる略円板状の部材であり、例えばＩｎＰといったIII−Ｖ族化合物半導体からなる。半導体積層構造１４は、複数の半導体レーザ素子のための構造体であって、活性層を含む複数の半導体層からなる。一実施例では、半導体積層構造１４は、ウエハ１２の主面上に結晶成長した第１導電型のＩｎＰからなる下部クラッド層と、下部クラッド層上に結晶成長したＧａＩｎＡｓＰからなる活性層と、活性層上に結晶成長した第２導電型（例えばｐ型）のＩｎＰからなる上部クラッド層と、上部クラッド層上に結晶成長した第２導電型のＩｎＧａＡｓからなるコンタクト層とを有する。活性層は、井戸層とバリア層とが交互に積層された多重量子井戸構造（ＭＱＷ）を有してもよく、一つの井戸層がバリア層に挟まれた単一量子井戸構造（ＳＱＷ）を有してもよく、或いは、単一の半導体層から成ってもよい。絶縁膜１６は、例えばＳｉＯ２やＳｉＮといったシリコン化合物から成る。
【００２２】
＜電極形成工程＞
次に、図３〜図７を参照しながら、電極形成工程Ｓ１２について説明する。図３は、基板生産物１０を絶縁膜１６側から見た平面図である。図４（ａ）及び図５（ａ）は、複数の半導体レーザ素子にそれぞれ相当する領域である複数の単位領域Ａの一つを絶縁膜１６側から見た図である。図４（ｂ）は、図４（ａ）のＩ−Ｉ線に沿った断面を示す図である。図５（ｂ）は、図５（ａ）のII−II線に沿った断面を示す図である。図６は、基板生産物１０をウエハ１２の裏面側から見た図である。図７（ａ）は、複数の単位領域Ａの一つをウエハ１２の裏面側から見た図である。図７（ｂ）は、図７（ａ）のIII−III線に沿った断面を示す図である。
【００２３】
電極形成工程Ｓ１２では、まず、絶縁膜１６のうちストライプ状電極が形成される領域を除去することにより開口１６ａ（図４（ｂ）を参照）を形成し、当該領域において半導体積層構造１４を露出させる。次に、半導体積層構造１４の露出した部分の上に、複数のストライプ状電極１８を形成する。この工程では、ストライプ状電極１８を、半導体レーザ素子となる各単位領域Ａのそれぞれに対して一本ずつ形成する。また、複数の半導体レーザ素子それぞれに対応する複数のストライプ状電極１８を、第一方向（Ｘ方向）を長手方向として形成し、且つ第一方向と交差する第二方向（Ｙ方向）に並べて形成する。
【００２４】
更に、この電極形成工程Ｓ１２では、複数のボンディングパッドのための複数の下地パターン２０ａと、複数の膜状構造体のための複数の下地パターン２２ａとを、ストライプ状電極１８と同時に形成する。本実施形態では、下地パターン２０ａを、複数の単位領域Ａのそれぞれに対して一箇所ずつ形成する。一例では、各下地パターン２０ａを、各ストライプ状電極１８に隣接する領域に形成し、その平面形状を例えば円形状とする。好ましくは、各下地パターン２０ａを、各ストライプ状電極１８の長手方向における中央部付近に隣接する領域に形成する。
【００２５】
図３に示されるように、本実施形態では、下地パターン２２ａを、複数の単位領域Ａのそれぞれに２つずつ形成する。なお、本工程では、後の工程において複数の半導体レーザバーとなるべき半導体積層構造の複数の部分それぞれの上に、下地パターン２２ａを少なくとも一つ形成するとよい。
【００２６】
本工程の一実施例では、２つの下地パターン２２ａを、ストライプ状電極１８を挟んで下地パターン２０ａとは反対側に位置する領域に形成する。好ましくは、二つの下地パターン２２ａを、ストライプ状電極１８から十分離れた領域に形成するとよい。また、好ましくは、第一方向（Ｘ方向）における単位領域Ａの一端と一方の下地パターン２２ａとの間隔Ｗ１を、該方向における単位領域Ａの一端と下地パターン２０ａとの間隔Ｗ２より短くするとよい。同様に、第一方向（Ｘ方向）における単位領域Ａの他端と他方の下地パターン２２ａとの間隔Ｗ３を、該方向における単位領域Ａの他端と下地パターン２０ａとの間隔Ｗ４より短くするとよい。
【００２７】
ここで、下地パターン２０ａ及び２２ａは、ストライプ状電極１８と同時に形成されるため、ストライプ状電極１８と同一の材料から成る。ストライプ状電極１８、下地パターン２０ａ及び２２ａは、例えばＴｉ／Ｐｔ／Ａｕといった金属を蒸着して金属膜を形成したのち、この金属膜上に金メッキを施すことによって好適に形成される。一実施例では、絶縁膜１６の表面を基準とするストライプ状電極１８、下地パターン２０ａ及び２２ａの厚さは、それぞれ５０ｎｍ、１００ｎｍ及び５００ｎｍである。
【００２８】
続いて、図５（ａ）及び図５（ｂ）に示されるように、下地パターン２０ａ及び２２ａの上に選択的に金メッキを施すことにより、追加メッキ層２０ｂ及び２２ｂを形成する。これにより、ボンディングパッド２０と膜状構造体２２とが、半導体積層構造１４上の各単位領域Ａに形成される。すなわち、ボンディングパッド２０は、下地パターン２０ａ及び追加メッキ層２０ｂから成り、ストライプ状電極１８に電気的に接続されている。膜状構造体２２は、下地パターン２２ａ及び追加メッキ層２２ｂから成る。また、この追加メッキ処理によって、ウエハ１２の主面１２ａを基準とするボンディングパッド２０及び膜状構造体２２の高さＨ１及びＨ２は、ストライプ状電極１８の高さＨ３よりも高くなる。一実施例では、追加メッキ層２０ｂ及び２２ｂの厚さは、４μｍである。なお、膜状構造体２２の高さＨ１は、ボンディングパッド２０の高さＨ２と同じか、若しくは高さＨ２より低いことが好ましい。
【００２９】
続いて、ウエハ１２の裏面を研磨することにより、ウエハ１２を薄くする。一例では、研磨後のウエハ１２の厚さは１００μｍである。その後、図６及び図７に示されるように、ウエハ１２の裏面１２ｂ上に複数の裏面電極２４を形成する。この工程では、これらの裏面電極２４を、各単位領域Ａのそれぞれに対して一つずつ形成する。一実施例では、ウエハ１２の裏面１２ｂ上に複数の裏面電極２４のための金属膜を形成したのち、この金属膜のうち単位領域Ａの境界に沿った部分を除去する。
【００３０】
＜溝形成工程＞
続いて、ウエハ１２の裏面１２ｂに溝を形成する（工程Ｓ１３）。図８は、ウエハ１２を裏面側から見た図である。図９（ａ）は、複数の単位領域Ａの一つをウエハ１２の裏面側から見た図である。図８及び図９（ａ）では、本工程において形成される溝１２ｃが、ハッチングされた領域によって図示されている。図９（ｂ）は、図９（ａ）のIV−IV線に沿った断面を示す図である。
【００３１】
この溝形成工程では、ウエハ１２の裏面１２ｂのうち、図８及び図９（ａ）においてハッチングにより示された所定の領域にエッチングを施すことにより、溝１２ｃを形成する。この工程により形成される溝１２ｃの主な部分は、第一方向（Ｘ方向）に隣り合う単位領域Ａの境界線に沿って、第二方向（Ｙ方向）に延びている。ウエハ１２の厚さが１００μｍである場合、溝１２ｃの深さは例えば１０μｍ程度である。なお、溝１２ｃの深さは３０μｍ以下であることが望ましい。このように溝１２ｃの深さを制限することにより、次工程にて複数の半導体レーザバーに分割される以前における基板生産物１０の機械的強度を好適に維持することができる。
【００３２】
なお、本工程では、溝１２ｃを形成する際、裏面電極２４をマスクとして使用することができる。その場合、裏面電極２４に与えるダメージを低減するために、ウェットエッチングにより溝１２ｃを形成することが望ましい。レジストをマスクとする場合には、ドライエッチングにより溝１２ｃを形成してもよい。
【００３３】
＜バー形成工程＞
続いて、第二方向（Ｙ方向）に沿って基板生産物１０を切断することによって、複数の半導体レーザバーを形成する（工程Ｓ１４）。図１０は、ウエハ１２を裏面側から見た図であって、第二方向（Ｙ方向）に延びる複数の切断予定ラインＢを示している。切断予定ラインＢは、第一方向（Ｘ方向）に隣接する単位領域Ａ同士の境界線と一致する。図１１（ａ）は、本工程によって形成される半導体レーザバー３０を絶縁膜１６側から見た図である。図１１（ｂ）は、半導体レーザバー３０を裏面１２ｂ側から見た図である。図１２（ａ）は、図１１（ａ）のＶ−Ｖ線に沿った断面図である。図１２（ｂ）は、図１１（ａ）のVI−VI線に沿った断面図である。なお、このバー形成工程では、先の工程にてウエハ１２に形成された溝１２ｃをその中心線に沿って分割するように、基板生産物１０を切断するとよい。これにより、図１２（ｂ）に示されるように、半導体レーザバー３０の裏面における第一方向（Ｘ方向）両端に段差３０ａが形成される。
【００３４】
また、先に述べた電極形成工程Ｓ１２において、間隔Ｗ１（図４参照）を間隔Ｗ２より短くし、間隔Ｗ３を間隔Ｗ４より短くした場合、本工程により形成される複数の半導体レーザバー３０の側面３０ｂ，３０ｃと各膜状構造体２２との間隔Ｗ５，Ｗ７は、側面３０ｂ，３０ｃとボンディングパッド２０との間隔Ｗ６，Ｗ８より短くなる。
【００３５】
＜配列工程＞
続いて、各半導体レーザバー３０の一対の側面３０ｂ，３０ｃに保護膜を形成するための準備として、複数の半導体レーザバー３０を平坦な面の上に並べる（工程Ｓ１５）。図１３は、複数の半導体レーザバー３０を並べた様子を示す平面図である。また、図１４は、図１３のVII−VII線に沿った断面の模式図である。本工程では、図１３及び図１４に示されるように、複数の半導体レーザバー３０の一対の側面３０ｂ，３０ｃのうち一方（図１３及び図１４では側面３０ｂ）が平坦な載置面４０の法線方向（図中の方向Ｖ）を向くように、複数の半導体レーザバー３０を載置面４０上に置く。言い換えれば、複数の半導体レーザバー３０が同一方向に横倒しになるように、複数の半導体レーザバー３０を載置面４０上に置く。そして、各半導体レーザバー３０の長手方向と直交する方向に、複数の半導体レーザバー３０を並べる。
【００３６】
更に本工程では、隣り合う半導体レーザバー３０の間にスペーサ４２を配置する。図１３に示されるように、スペーサ４２は、例えばシリコンから成る細長い板状部材であって、半導体レーザバー３０の長手方向に沿って延びている。また、図１４に示されるように、本実施形態のスペーサ４２の厚さＴａは、半導体レーザバー３０の共振方向の幅Ｔｂとほぼ等しい。なお、好適なスペーサ４２の厚さＴａは、載置面４０を基準とする膜状構造体２２の上端の高さＴｃ以上であって、且つ半導体レーザバー３０の共振方向の幅Ｔｂ以下である。このような厚さをスペーサ４２が有することによって、幅Ｔｂが短い場合であってもスペーサ４２の機械的強度を確保することができる。
【００３７】
＜保護膜形成工程＞
続いて、図１３の矢印Ｆ１及びＦ２によって示されるように、複数の半導体レーザバー３０の並び方向の両端から内側へ向けて、ネジ締め等により力を加える。これは、保護膜をコーティングする際に半導体レーザバー３０が載置面４０から落下することを防ぐためである。そして、その状態を保ちつつ、図１５に示されるように、複数の半導体レーザバー３０の側面３０ｂ（又は３０ｃ）上の全面に保護膜３２をコーティングする（工程Ｓ１６）。
【００３８】
なお、以上に説明した各工程ののち、各半導体レーザバー３０は、図３に示された単位領域Ａに従ってチップ状に切断され、半導体レーザ素子となる。
【００３９】
本実施形態に係る半導体レーザ素子の保護膜作製方法によれば、以下の効果を得ることができる。すなわち、この保護膜作製方法では、バー形成工程Ｓ１４より前に、複数の膜状構造体２２が基板生産物１０の半導体積層構造１４上に形成される。この複数の膜状構造体２２は、複数の半導体レーザバー３０となる半導体積層構造１４の複数の部分それぞれの上に形成されるので、バー形成工程Ｓ１４において形成される複数の半導体レーザバー３０のそれぞれは、少なくとも一つの膜状構造体２２を有することとなる。そして、続く配列工程Ｓ１５では、図１４に示されたように複数の半導体レーザバー３０の側面３０ｂが載置面４０の法線方向Ｖを向くように並べられるので、各半導体レーザバー３０の膜状構造体２２は、半導体積層構造１４とスペーサ４２との間に介在することとなる。主面１２ａを基準とする膜状構造体２２の高さＨ１（図５（ａ）参照）はストライプ状電極１８の高さＨ３より高く形成されているので、スペーサ４２がストライプ状電極１８に当接することを防止でき、スペーサ４２によってストライプ状電極１８に付される傷を低減することができる。
【００４０】
また、図５（ａ）に示されたように、膜状構造体２２の高さＨ１がストライプ状電極１８の高さＨ３より高く形成されているので、配列工程Ｓ１５においてスペーサ４２とストライプ状電極１８との間に隙間が生じ（図１４参照）、ストライプ状電極１８上にコーティング材が回り込む。したがって、このコーティング材の回り込みを確認することによって、保護膜３２が正常に形成されたか否かを正確に判定することができる。
【００４１】
また、本実施形態のように、電極形成工程Ｓ１２において、複数のボンディングパッド２０の形成と同時に複数の膜状構造体２２を形成すると良い。これにより、工程数を増加させることなく複数の膜状構造体２２を容易に形成することができる。
【００４２】
また、先に述べたように、ウエハ１２の主面１２ａを基準とする複数の膜状構造体２２の高さＨ１は、主面１２ａを基準とする複数のボンディングパッド２０の高さＨ２以下であると良い。載置面４０上に複数の半導体レーザバー３０を並べたときに、各半導体レーザバー３０のボンディングパッド２０とスペーサ４２との間に隙間ができると、保護膜３２の為のコーティング材がその隙間に流れ込み、ボンディングパッド２０の少なくとも一部を覆ってしまうおそれがある。これに対し、膜状構造体２２の高さＨ１がボンディングパッド２０の高さＨ２以下であれば、図１４に示されたように、膜状構造体２２に妨げられることなくボンディングパッド２０とスペーサ４２とが接することができ、ボンディングパッド２０の一部がコーティング材によって覆われることを防止できる。したがって、ボンディングパッド２０に接合されるワイヤとボンディングパッド２０との電気的接触状態を良好にできる。なお、図１６（ａ）は、保護膜３２が形成された半導体レーザ素子の平面図であって、ハッチングされた領域Ｄ１は、半導体レーザ素子の表面側においてコーティング材が流れ込んだ領域の一例を示している。図１６（ａ）に示されるように、本実施形態の保護膜作製方法によれば、ボンディングパッド２０の上面にはコーティング材が達しないので、ワイヤとの電気的接触を良好にできる。
【００４３】
また、図１１（ａ）に示されたように、半導体レーザバー３０の側面３０ｂ，３０ｃと膜状構造体２２との間隔Ｗ５，Ｗ７は、半導体レーザバー３０の側面３０ｂ，３０ｃとボンディングパッド２０との間隔Ｗ６，Ｗ８より短いと良い。これにより、載置面４０上に複数の半導体レーザバー３０を並べたときに膜状構造体２２の上端がボンディングパッド２０より高く位置するので（図１４参照）、ボンディングパッド２０では防ぎ得ないようなスペーサ４２の角とストライプ状電極１８との当接を効果的に防ぐことができる。
【００４４】
また、本実施形態のように、溝１２ｃをウエハ１２の裏面１２ｂに形成したのち、バー形成工程Ｓ１４において、溝１２ｃを分割するように基板生産物１０を切断すると良い。これにより、図１２（ｂ）に示されたように、半導体レーザバー３０の裏面に段差３０ａが形成される。そして、この半導体レーザバー３０の側面３０ｂ，３０ｃ上に保護膜３２をコーティングすると、図１５に示されたように、この段差３０ａを境に保護膜３２が好適に分離される。従来の方法では、半導体レーザバーより薄いスペーサを用いることにより半導体レーザバーの裏面とスペーサとの間に段差を生じさせて保護膜を分離させていたが、この方法によればスペーサ４２の厚さにかかわらず保護膜３２を分離させることができるので、より厚いスペーサ４２を用いることが可能となる。したがって、スペーサ４２の機械的強度を高めてその変形を小さくし、スペーサ４２によってストライプ状電極１８に付される傷を更に低減することができる。
【００４５】
なお、図１６（ｂ）は、保護膜３２が形成された半導体レーザ素子の底面図であって、ハッチングされた領域Ｄ２は、半導体レーザ素子の裏面側においてコーティング材が流れ込んだ領域の一例を示している。図１６（ｂ）に示されるように、本実施形態の保護膜作製方法によれば、コーティング材は主に段差３０ａに流れ込み、裏面電極２４の上面にはコーティング材が達しない。したがって、コーティング材料が裏面電極２４に達することによる放熱性の低下や実装強度の低下を防ぐことができる。
【００４６】
また、本実施形態では、図８に示された第一方向（Ｘ方向）における溝１２ｃの幅の半分を、該方向における単位領域Ａの端と膜状構造体２２との間隔Ｗ１，Ｗ３（図４（ａ）参照）と略等しくすることが好ましい。これにより、図１７に示されるように、半導体レーザバー３０の側面３０ｂと膜状構造体２２との間隔Ｗ９と、側面３０ｂと溝１２ｃの側壁（すなわち段差３０ａの側壁）との間隔Ｗ１０とが略等しくなる。この場合、配列工程Ｓ１５において複数の半導体レーザバー３０を載置面４０上に並べたときに、載置面４０からの段差の高さＨ４と膜状構造体２２の高さＨ５とを略一致させることができるので、スペーサ４２によって半導体レーザバー３０が挟まれる際の力のバランスが良くなり、複数の半導体レーザバー３０をより安定して保持することができる。
【００４７】
また、図５に示されたように、単位領域Ａでの膜状構造体２２の形成位置は、第二方向（Ｙ方向）における単位領域Ａの端部付近であることが望ましい。これにより、スペーサ４２によって半導体レーザバー３０が挟まれる際に、半導体レーザバー３０の長手方向において半導体レーザバー３０に加わる力を均等にできる。
【００４８】
また、本実施形態では、第二方向（Ｙ方向）と直交する方向における複数の半導体レーザバー３０の幅は、２００μｍ以下であることが好ましい。従来の方法では、このように半導体レーザバーの幅が比較的細い場合には、スペーサの厚さを薄くする必要があるのでスペーサが変形し易い。本実施形態に係る保護膜作製方法はこのような場合に特に有効であって、スペーサ４２がストライプ状電極１８に当接することを防ぎ、スペーサ４２によってストライプ状電極１８に付される傷を低減することができる。
【００４９】
また、一般的に、完成後の半導体レーザ素子を真空チャックのコレットを用いて運搬する際には、半導体レーザ素子の表面の一部にコレットが当接する。本実施形態では、単位領域Ａでの膜状構造体２２の形成位置は、半導体レーザ素子においてコレットが当接する領域を除く領域に含まれることが好ましい。
【００５０】
（変形例）
図１８及び図１９は、上述した実施形態の一変形例を説明するための図である。本変形例では、膜状構造体を電極形成工程とは別の工程にて形成する。図１８（ａ）及び図１９（ａ）は、複数の単位領域Ａの一つを絶縁膜１６側から見た図である。図１８（ｂ）は、図１８（ａ）のVIII−VIII線に沿った断面を示す図である。図１９（ｂ）は、図１９（ａ）のIX−IX線に沿った断面を示す図である。
【００５１】
本変形例では、基板生産物準備工程において図２に示された基板生産物１０として、上記実施形態より絶縁膜１６が厚いもの（例えば絶縁膜１６の厚さ２μｍ）を用意する。そして、絶縁膜１６のうち膜状構造体となるべき部分の上にのみレジストを形成したのち、絶縁膜１６にドライエッチングを施し、絶縁膜１６を薄くする。薄くされた絶縁膜１６の厚さは、例えば０．５μｍである。こうして、図１８（ａ）及び図１８（ｂ）に示されるように、絶縁膜１６の一部を膜状構造体１６ｂとする（膜状構造体形成工程）。なお、単位領域Ａにおける膜状構造体１６ｂの形成位置、形状、及び個数は、上記実施形態の膜状構造体２２と同様である。
【００５２】
次に、図１９（ａ）及び図１９（ｂ）に示されるように、絶縁膜１６に開口１６ａを形成したのち、ストライプ状電極１８及びボンディングパッド２０（下地パターン２０ａ及び追加メッキ層２０ｂ）を形成する（電極形成工程）。このとき、上記実施形態とは異なり、膜状構造体を形成しない。以後、上記実施形態と同様にして溝形成工程、バー形成工程、配列工程、及び保護膜形成工程を行うことにより、側面３０ｂ，３０ｃに保護膜３２が形成された半導体レーザバー３０が得られる。
【００５３】
本変形例のように、膜状構造体は金属材料とは異なる材料によって形成されてもよい。このような場合であっても、上記実施形態と同様の作用効果を好適に得ることができる。なお、本変形例では、例えばＳｉＯ２のような絶縁膜１６によって膜状構造体を形成しているが、樹脂を用いて膜状構造体を形成してもよい。
【００５４】
本発明による半導体レーザ素子の保護膜作製方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では、各単位領域に対して膜状構造体を２つ形成しているが、膜状構造体の個数はこれに限られるものではない。また、各単位領域における膜状構造体の形成位置が半導体レーザバーの一方の側面に寄っている場合には、ボンディングパッドの形成位置が他方の端面に寄っていることが望ましい。これにより、保護膜をコーティングする際に複数の半導体レーザバーを載置面上に安定して保持することができる。
【符号の説明】
【００５５】
１０…基板生産物、１２…ウエハ、１２ａ…主面、１２ｂ…裏面、１２ｃ…溝、１４…半導体積層構造、１６…絶縁膜、１６ａ…開口、１６ｂ…膜状構造体、１８…ストライプ状電極、２０…ボンディングパッド、２０ａ…下地パターン、２０ｂ…追加メッキ層、２２…膜状構造体、２２ａ…下地パターン、２２ｂ…追加メッキ層、２４…裏面電極、３０…半導体レーザバー、３０ａ…段差、３０ｂ，３０ｃ…側面、３２…保護膜、４０…載置面、４２…スペーサ、Ａ…単位領域、Ｂ…切断予定ライン。
【技術分野】
【０００１】
本発明は、半導体レーザ素子の保護膜作製方法に関するものである。
【背景技術】
【０００２】
特許文献１には、半導体レーザバーを整列させ、半導体レーザバーの端面に薄膜を形成する方法が記載されている。この文献に記載された薄膜作製方法では、活性層を含む半導体積層構造が形成されたウェハを劈開することにより複数の半導体レーザバーを形成し、この複数の半導体レーザバーを劈開面を上向きにして並べ、且つ隣り合う半導体レーザバーの間にスペーサを配置したのち、各半導体レーザバーの劈開面上に薄膜を形成する。スペーサの厚さは、半導体レーザバーの共振方向の幅以下である。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１２３３７４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
半導体レーザ素子を作製する際、半導体レーザ素子の前方から出射されるレーザ光の強度と、後方から出射されるレーザ光の強度との比を所望の大きさに調整する目的、並びに共振端面を保護する目的から、共振端面上に保護膜を形成する。このような保護膜を形成する方法として、例えば次のような方法がある。すなわち、ウエハ上に形成された半導体積層構造の上に、複数の半導体レーザ素子の為の複数のストライプ状電極を形成したのち、該複数のストライプ状電極の長手方向と直交する方向にウエハを劈開することにより、複数の半導体レーザバーを形成する。図２０（ａ）は、半導体レーザバー１００の外観を示す平面図である。また、図２０（ｂ）は、図２０（ａ）のＸ−Ｘ線に沿った断面図である。この半導体レーザバー１００は、ウエハが棒状に切断されて形成された基板１０２と、基板１０２上に形成された半導体積層構造１０４と、半導体積層構造１０４上に形成された絶縁膜１１６と、複数のストライプ状電極１０６と、複数のストライプ状電極１０６にそれぞれ給電するための複数のボンディングパッド１０８とを備える。なお、図２０に示されるように、基板１０２の裏面上に電極１１０が形成されることがある。この半導体レーザバー１００は、劈開により形成された側面１００ａ及び１００ｂを有する。
【０００５】
続いて、図２１に示されるように、この複数の半導体レーザバー１００を、一方の側面１００ａ（又は１００ｂ）を上向きにして平坦な載置面１１２上に並べる。また、互いに隣り合う半導体レーザバー１００同士が、側面１００ａ（又は１００ｂ）上に保護膜を形成した後に分離できなくなることを回避する為に、互いに隣り合う半導体レーザバー１００の間にスペーサ１１４を配置する。スペーサ１１４は、例えばシリコンから成る細長い板状部材である。上述した特許文献１にも記載されているように、スペーサ１１４の厚さＴａは、半導体レーザバー１００の共振方向の幅Ｔｂ以下とされる。この工程ののち、保護膜をコーティングする際に半導体レーザバー１００が落下することを防ぐために、複数の半導体レーザバー１００の並び方向の両端からネジ締め等により力を加える。その状態を保ちつつ、複数の半導体レーザバー１００の側面１００ａ（又は１００ｂ）上に保護膜をコーティングする。
【０００６】
しかしながら、上述した保護膜作製方法には、次のような問題がある。近年、より高速な動作が可能な半導体レーザ素子が求められており、そのような要求に応える為、半導体レーザ素子の共振器長が短くなってきている。そして、半導体レーザ素子の共振器長を短くする為に半導体レーザバー１００の幅Ｔｂを薄くすると、スペーサ１１４の厚さＴａも薄くせざるを得ない。このため、スペーサ１１４の機械的強度が低下することとなる。故に、保護膜を作製する際にスペーサ１１４の両側面に対して力が加わると、図２２に示されるようにスペーサ１１４に捻れや反り等の変形が生じ、スペーサ１１４の角がストライプ状電極１０６に押し付けられて傷（圧痕）を付けてしまうおそれがある。ストライプ状電極１０６にそのような傷（圧痕）が生じると、半導体レーザ素子の信頼性が低下してしまう。
【０００７】
本発明は、このような問題点に鑑みてなされたものであり、半導体レーザバーの側面に保護膜を作製する際に、スペーサによってストライプ状電極に付される傷を低減することができる半導体レーザ素子の保護膜作製方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上述した課題を解決するために、本発明による半導体レーザ素子の保護膜作製方法は、半導体レーザ素子の端面を覆う保護膜を作製する方法であって、（１）複数の半導体レーザ素子のための半導体積層構造が基板上に形成されて成る基板生産物の半導体積層構造上に、第一方向を長手方向とし該第一方向と交差する第二方向に並ぶ複数のストライプ状電極と、該複数のストライプ状電極のそれぞれに電気的に接続される複数のボンディングパッドとを形成する電極形成工程と、（２）第二方向に沿って基板生産物を切断することにより複数の半導体レーザバーを形成するバー形成工程と、（３）複数の半導体レーザバーの側面が載置面の法線方向を向くように複数の半導体レーザバーを載置面上に並べるとともに、複数の半導体レーザバーの間にスペーサを配置する配列工程と、（４）複数の半導体レーザバーの側面を覆うように保護膜を形成する保護膜形成工程とを備える。更に、この保護膜作製方法では、バー形成工程より前に、主面を基準とする高さがストライプ状電極より高い複数の膜状構造体それぞれを、複数の半導体レーザバーとなる半導体積層構造の複数の部分それぞれの上に形成する。
【０００９】
この半導体レーザ素子の保護膜作製方法では、バー形成工程より前に、複数の膜状構造体が基板生産物の半導体積層構造上に形成される。この複数の膜状構造体は、複数の半導体レーザバーとなる半導体積層構造の複数の部分それぞれの上に形成されるので、バー形成工程において形成される複数の半導体レーザバーのそれぞれは、少なくとも一つの膜状構造体を有することとなる。そして、続く配列工程では、複数の半導体レーザバーの側面が載置面の法線方向を向くように、言い換えれば複数の半導体レーザバーが横倒しになるように載置面上に並べられる。したがって、各半導体レーザバーの膜状構造体は、半導体積層構造とスペーサとの間に介在することとなる。そして、主面を基準とする膜状構造体の高さはストライプ状電極より高く形成されているので、スペーサがストライプ状電極に当接することを防止でき、スペーサによって付されるストライプ状電極の傷を少なくすることができる。
【００１０】
また、上述した半導体レーザ素子の保護膜作製方法では、複数の膜状構造体の構成材料が、複数のボンディングパッドを構成する金属材料と同じであり、電極形成工程において、複数のボンディングパッドの形成と同時に複数の膜状構造体を形成することが好ましい。これにより、工程数を増加させることなく複数の膜状構造体を容易に形成することができる。
【００１１】
また、上述した半導体レーザ素子の保護膜作製方法では、主面を基準とする複数の膜状構造体の高さが、主面を基準とする複数のボンディングパッドの高さ以下であることが好ましい。載置面上に複数の半導体レーザバーを並べたときに、各半導体レーザバーのボンディングパッドとスペーサとの間に隙間ができると、保護膜の為のコーティング材がその隙間に流れ込み、ボンディングパッドの少なくとも一部を覆ってしまうおそれがある。これに対し、膜状構造体の高さがボンディングパッドの高さ以下であれば、膜状構造体に妨げられることなくボンディングパッドとスペーサとが接することができ、ボンディングパッドの一部がコーティング材によって覆われることを防止できる。したがって、ボンディングパッドに接合されるワイヤとボンディングパッドとの電気的接触状態を良好にできる。
【００１２】
また、上述した半導体レーザ素子の保護膜作製方法では、複数の半導体レーザバーそれぞれの上記側面と複数の膜状構造体それぞれとの間隔が、複数の半導体レーザバーそれぞれの上記側面と複数のボンディングパッドそれぞれとの間隔より短いことが好ましい。これにより、載置面上に複数の半導体レーザバーを並べたときに膜状構造体の上端がボンディングパッドより高く位置するので、ボンディングパッドでは防ぎ得ないようなスペーサの角とストライプ状電極との当接を効果的に防ぐことができる。
【００１３】
また、上述した半導体レーザ素子の保護膜作製方法は、第二方向に延びる溝を基板の裏面に形成する工程を更に備え、バー形成工程において、溝を分割するように基板生産物を切断することが好ましい。これにより、複数の半導体レーザバーそれぞれの基板の裏面に段差が形成される。そして、この複数の半導体レーザバーの側面上に保護膜をコーティングすると、この段差を境に保護膜が好適に分離される。従来の方法では、半導体レーザバーより薄いスペーサを用いることにより半導体レーザバーの裏面とスペーサとの間に段差を生じさせて保護膜を分離させていたが、上記方法によればスペーサの厚さにかかわらず保護膜を分離させることができるので、より厚いスペーサを用いることが可能となる。したがって、スペーサの機械的強度を高めてその変形を小さくし、スペーサによって付されるストライプ状電極の傷を更に低減することができる。
【００１４】
また、上述した半導体レーザ素子の保護膜作製方法では、溝の深さが３０μｍ以下であることが好ましい。このように溝の深さを制限することにより、複数の半導体レーザバーに分割される以前における基板生産物の機械的強度を好適に維持することができる。
【００１５】
また、上述した半導体レーザ素子の保護膜作製方法では、複数の半導体レーザバーそれぞれの側面と複数の膜状構造体それぞれとの間隔と、複数の半導体レーザバーそれぞれの側面と溝の側壁との間隔とが略等しいことが好ましい。これにより、配列工程において複数の半導体レーザバーを載置面上に並べたときに、載置面からの段差の高さと膜状構造体の高さとを略一致させることができるので、複数の半導体レーザバーを安定して保持することができる。
【００１６】
また、上述した半導体レーザ素子の保護膜作製方法では、第二方向と直交する方向における複数の半導体レーザバーの幅が２００μｍ以下であることが好ましい。このように半導体レーザバーの幅が比較的細い場合には、スペーサの厚さを薄くする必要があるのでスペーサが変形し易い。上述した半導体レーザ素子の保護膜作製方法はこのような場合に特に有効であって、スペーサがストライプ状電極に当接することを防ぎ、スペーサによって付されるストライプ状電極の傷を低減することができる。
【発明の効果】
【００１７】
本発明による半導体レーザ素子の保護膜作製方法によれば、半導体レーザバーの側面に保護膜を作製する際に、スペーサによってストライプ状電極に付される傷を低減することができる。
【図面の簡単な説明】
【００１８】
【図１】図１は、一実施形態に係る保護膜作製方法を示すフローチャートである。
【図２】図２は、基板生産物を示す図である。
【図３】図３は、電極形成工程における基板生産物を絶縁膜側から見た平面図である。
【図４】図４は、電極形成工程を示す図である。図４（ａ）は、複数の半導体レーザ素子にそれぞれ相当する領域である複数の単位領域の一つを絶縁膜側から見た図である。図４（ｂ）は、図４（ａ）のＩ−Ｉ線に沿った断面を示す図である。
【図５】図５は、電極形成工程を示す図である。図５（ａ）は、複数の単位領域の一つを絶縁膜側から見た図である。図５（ｂ）は、図５（ａ）のII−II線に沿った断面を示す図である。
【図６】図６は、電極形成工程における基板生産物をウエハの裏面側から見た図である。
【図７】図７は、電極形成工程を示す図である。図７（ａ）は、複数の単位領域Ａの一つをウエハ１２の裏面側から見た図である。図７（ｂ）は、図７（ａ）のIII−III線に沿った断面を示す図である。
【図８】図８は、溝形成工程におけるウエハを裏面側から見た図である。
【図９】図９は、溝形成工程を示す図である。図９（ａ）は、複数の単位領域の一つをウエハの裏面側から見た図である。図９（ｂ）は、図９（ａ）のIV−IV線に沿った断面を示す図である。
【図１０】図１０は、バー形成工程におけるウエハを裏面側から見た図である。
【図１１】図１１は、バー形成工程を示す図である。図１１（ａ）は、この工程によって形成される半導体レーザバーを絶縁膜側から見た図である。図１１（ｂ）は、半導体レーザバーを裏面側から見た図である。
【図１２】図１２（ａ）は、図１１（ａ）のＶ−Ｖ線に沿った断面図である。図１２（ｂ）は、図１１（ａ）のVI−VI線に沿った断面図である。
【図１３】図１３は、配列工程において複数の半導体レーザバーを並べた様子を示す平面図である。
【図１４】図１４は、図１３のVII−VII線に沿った断面の模式図である。
【図１５】図１５は、保護膜形成工程において複数の半導体レーザバーの側面上の全面に保護膜をコーティングする様子を示す図である。
【図１６】図１６（ａ）は、保護膜が形成された半導体レーザ素子の平面図である。図１６（ｂ）は、保護膜が形成された半導体レーザ素子の底面図である。
【図１７】図１７は、配列工程における半導体レーザバー付近の様子を拡大して示す図である。
【図１８】図１８（ａ）は、変形例の膜状構造体形成工程における複数の単位領域の一つを絶縁膜側から見た図である。図１８（ｂ）は、図１８（ａ）のVIII−VIII線に沿った断面を示す図である。
【図１９】図１９（ａ）は、変形例の電極形成工程における複数の単位領域の一つを絶縁膜側から見た図である。図１９（ｂ）は、図１９（ａ）のIX−IX線に沿った断面を示す図である。
【図２０】図２０は、或る方法によって作製される半導体レーザバーの外観を示す斜視図である。
【図２１】図２１は、図２０に示された複数の半導体レーザバーを、保護膜作製の為に並べた様子を示す図である。
【図２２】図２０に示された複数の半導体レーザバーを保護膜作製の為に並べる際に生じる問題を説明するための図である。
【発明を実施するための形態】
【００１９】
以下、添付図面を参照しながら本発明による半導体レーザ素子の保護膜作製方法の実施の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２０】
図１は、本実施形態に係る保護膜作製方法を示すフローチャートである。また、図２〜図１５は、本実施形態に係る保護膜作製方法の各工程を説明するための図である。なお、図２〜図１５には、理解を容易にするためＸＹＺ直交座標系が示されている。
【００２１】
＜基板生産物準備工程＞
まず、図２に示される基板生産物１０を用意する（工程Ｓ１１）。基板生産物１０は、基板としてのウエハ１２と、ウエハ１２の主面上に結晶成長した半導体積層構造１４と、半導体積層構造１４上に形成された絶縁膜１６とを有する板状物である。ウエハ１２は、第１導電型（例えばｎ型）の半導体からなる略円板状の部材であり、例えばＩｎＰといったIII−Ｖ族化合物半導体からなる。半導体積層構造１４は、複数の半導体レーザ素子のための構造体であって、活性層を含む複数の半導体層からなる。一実施例では、半導体積層構造１４は、ウエハ１２の主面上に結晶成長した第１導電型のＩｎＰからなる下部クラッド層と、下部クラッド層上に結晶成長したＧａＩｎＡｓＰからなる活性層と、活性層上に結晶成長した第２導電型（例えばｐ型）のＩｎＰからなる上部クラッド層と、上部クラッド層上に結晶成長した第２導電型のＩｎＧａＡｓからなるコンタクト層とを有する。活性層は、井戸層とバリア層とが交互に積層された多重量子井戸構造（ＭＱＷ）を有してもよく、一つの井戸層がバリア層に挟まれた単一量子井戸構造（ＳＱＷ）を有してもよく、或いは、単一の半導体層から成ってもよい。絶縁膜１６は、例えばＳｉＯ２やＳｉＮといったシリコン化合物から成る。
【００２２】
＜電極形成工程＞
次に、図３〜図７を参照しながら、電極形成工程Ｓ１２について説明する。図３は、基板生産物１０を絶縁膜１６側から見た平面図である。図４（ａ）及び図５（ａ）は、複数の半導体レーザ素子にそれぞれ相当する領域である複数の単位領域Ａの一つを絶縁膜１６側から見た図である。図４（ｂ）は、図４（ａ）のＩ−Ｉ線に沿った断面を示す図である。図５（ｂ）は、図５（ａ）のII−II線に沿った断面を示す図である。図６は、基板生産物１０をウエハ１２の裏面側から見た図である。図７（ａ）は、複数の単位領域Ａの一つをウエハ１２の裏面側から見た図である。図７（ｂ）は、図７（ａ）のIII−III線に沿った断面を示す図である。
【００２３】
電極形成工程Ｓ１２では、まず、絶縁膜１６のうちストライプ状電極が形成される領域を除去することにより開口１６ａ（図４（ｂ）を参照）を形成し、当該領域において半導体積層構造１４を露出させる。次に、半導体積層構造１４の露出した部分の上に、複数のストライプ状電極１８を形成する。この工程では、ストライプ状電極１８を、半導体レーザ素子となる各単位領域Ａのそれぞれに対して一本ずつ形成する。また、複数の半導体レーザ素子それぞれに対応する複数のストライプ状電極１８を、第一方向（Ｘ方向）を長手方向として形成し、且つ第一方向と交差する第二方向（Ｙ方向）に並べて形成する。
【００２４】
更に、この電極形成工程Ｓ１２では、複数のボンディングパッドのための複数の下地パターン２０ａと、複数の膜状構造体のための複数の下地パターン２２ａとを、ストライプ状電極１８と同時に形成する。本実施形態では、下地パターン２０ａを、複数の単位領域Ａのそれぞれに対して一箇所ずつ形成する。一例では、各下地パターン２０ａを、各ストライプ状電極１８に隣接する領域に形成し、その平面形状を例えば円形状とする。好ましくは、各下地パターン２０ａを、各ストライプ状電極１８の長手方向における中央部付近に隣接する領域に形成する。
【００２５】
図３に示されるように、本実施形態では、下地パターン２２ａを、複数の単位領域Ａのそれぞれに２つずつ形成する。なお、本工程では、後の工程において複数の半導体レーザバーとなるべき半導体積層構造の複数の部分それぞれの上に、下地パターン２２ａを少なくとも一つ形成するとよい。
【００２６】
本工程の一実施例では、２つの下地パターン２２ａを、ストライプ状電極１８を挟んで下地パターン２０ａとは反対側に位置する領域に形成する。好ましくは、二つの下地パターン２２ａを、ストライプ状電極１８から十分離れた領域に形成するとよい。また、好ましくは、第一方向（Ｘ方向）における単位領域Ａの一端と一方の下地パターン２２ａとの間隔Ｗ１を、該方向における単位領域Ａの一端と下地パターン２０ａとの間隔Ｗ２より短くするとよい。同様に、第一方向（Ｘ方向）における単位領域Ａの他端と他方の下地パターン２２ａとの間隔Ｗ３を、該方向における単位領域Ａの他端と下地パターン２０ａとの間隔Ｗ４より短くするとよい。
【００２７】
ここで、下地パターン２０ａ及び２２ａは、ストライプ状電極１８と同時に形成されるため、ストライプ状電極１８と同一の材料から成る。ストライプ状電極１８、下地パターン２０ａ及び２２ａは、例えばＴｉ／Ｐｔ／Ａｕといった金属を蒸着して金属膜を形成したのち、この金属膜上に金メッキを施すことによって好適に形成される。一実施例では、絶縁膜１６の表面を基準とするストライプ状電極１８、下地パターン２０ａ及び２２ａの厚さは、それぞれ５０ｎｍ、１００ｎｍ及び５００ｎｍである。
【００２８】
続いて、図５（ａ）及び図５（ｂ）に示されるように、下地パターン２０ａ及び２２ａの上に選択的に金メッキを施すことにより、追加メッキ層２０ｂ及び２２ｂを形成する。これにより、ボンディングパッド２０と膜状構造体２２とが、半導体積層構造１４上の各単位領域Ａに形成される。すなわち、ボンディングパッド２０は、下地パターン２０ａ及び追加メッキ層２０ｂから成り、ストライプ状電極１８に電気的に接続されている。膜状構造体２２は、下地パターン２２ａ及び追加メッキ層２２ｂから成る。また、この追加メッキ処理によって、ウエハ１２の主面１２ａを基準とするボンディングパッド２０及び膜状構造体２２の高さＨ１及びＨ２は、ストライプ状電極１８の高さＨ３よりも高くなる。一実施例では、追加メッキ層２０ｂ及び２２ｂの厚さは、４μｍである。なお、膜状構造体２２の高さＨ１は、ボンディングパッド２０の高さＨ２と同じか、若しくは高さＨ２より低いことが好ましい。
【００２９】
続いて、ウエハ１２の裏面を研磨することにより、ウエハ１２を薄くする。一例では、研磨後のウエハ１２の厚さは１００μｍである。その後、図６及び図７に示されるように、ウエハ１２の裏面１２ｂ上に複数の裏面電極２４を形成する。この工程では、これらの裏面電極２４を、各単位領域Ａのそれぞれに対して一つずつ形成する。一実施例では、ウエハ１２の裏面１２ｂ上に複数の裏面電極２４のための金属膜を形成したのち、この金属膜のうち単位領域Ａの境界に沿った部分を除去する。
【００３０】
＜溝形成工程＞
続いて、ウエハ１２の裏面１２ｂに溝を形成する（工程Ｓ１３）。図８は、ウエハ１２を裏面側から見た図である。図９（ａ）は、複数の単位領域Ａの一つをウエハ１２の裏面側から見た図である。図８及び図９（ａ）では、本工程において形成される溝１２ｃが、ハッチングされた領域によって図示されている。図９（ｂ）は、図９（ａ）のIV−IV線に沿った断面を示す図である。
【００３１】
この溝形成工程では、ウエハ１２の裏面１２ｂのうち、図８及び図９（ａ）においてハッチングにより示された所定の領域にエッチングを施すことにより、溝１２ｃを形成する。この工程により形成される溝１２ｃの主な部分は、第一方向（Ｘ方向）に隣り合う単位領域Ａの境界線に沿って、第二方向（Ｙ方向）に延びている。ウエハ１２の厚さが１００μｍである場合、溝１２ｃの深さは例えば１０μｍ程度である。なお、溝１２ｃの深さは３０μｍ以下であることが望ましい。このように溝１２ｃの深さを制限することにより、次工程にて複数の半導体レーザバーに分割される以前における基板生産物１０の機械的強度を好適に維持することができる。
【００３２】
なお、本工程では、溝１２ｃを形成する際、裏面電極２４をマスクとして使用することができる。その場合、裏面電極２４に与えるダメージを低減するために、ウェットエッチングにより溝１２ｃを形成することが望ましい。レジストをマスクとする場合には、ドライエッチングにより溝１２ｃを形成してもよい。
【００３３】
＜バー形成工程＞
続いて、第二方向（Ｙ方向）に沿って基板生産物１０を切断することによって、複数の半導体レーザバーを形成する（工程Ｓ１４）。図１０は、ウエハ１２を裏面側から見た図であって、第二方向（Ｙ方向）に延びる複数の切断予定ラインＢを示している。切断予定ラインＢは、第一方向（Ｘ方向）に隣接する単位領域Ａ同士の境界線と一致する。図１１（ａ）は、本工程によって形成される半導体レーザバー３０を絶縁膜１６側から見た図である。図１１（ｂ）は、半導体レーザバー３０を裏面１２ｂ側から見た図である。図１２（ａ）は、図１１（ａ）のＶ−Ｖ線に沿った断面図である。図１２（ｂ）は、図１１（ａ）のVI−VI線に沿った断面図である。なお、このバー形成工程では、先の工程にてウエハ１２に形成された溝１２ｃをその中心線に沿って分割するように、基板生産物１０を切断するとよい。これにより、図１２（ｂ）に示されるように、半導体レーザバー３０の裏面における第一方向（Ｘ方向）両端に段差３０ａが形成される。
【００３４】
また、先に述べた電極形成工程Ｓ１２において、間隔Ｗ１（図４参照）を間隔Ｗ２より短くし、間隔Ｗ３を間隔Ｗ４より短くした場合、本工程により形成される複数の半導体レーザバー３０の側面３０ｂ，３０ｃと各膜状構造体２２との間隔Ｗ５，Ｗ７は、側面３０ｂ，３０ｃとボンディングパッド２０との間隔Ｗ６，Ｗ８より短くなる。
【００３５】
＜配列工程＞
続いて、各半導体レーザバー３０の一対の側面３０ｂ，３０ｃに保護膜を形成するための準備として、複数の半導体レーザバー３０を平坦な面の上に並べる（工程Ｓ１５）。図１３は、複数の半導体レーザバー３０を並べた様子を示す平面図である。また、図１４は、図１３のVII−VII線に沿った断面の模式図である。本工程では、図１３及び図１４に示されるように、複数の半導体レーザバー３０の一対の側面３０ｂ，３０ｃのうち一方（図１３及び図１４では側面３０ｂ）が平坦な載置面４０の法線方向（図中の方向Ｖ）を向くように、複数の半導体レーザバー３０を載置面４０上に置く。言い換えれば、複数の半導体レーザバー３０が同一方向に横倒しになるように、複数の半導体レーザバー３０を載置面４０上に置く。そして、各半導体レーザバー３０の長手方向と直交する方向に、複数の半導体レーザバー３０を並べる。
【００３６】
更に本工程では、隣り合う半導体レーザバー３０の間にスペーサ４２を配置する。図１３に示されるように、スペーサ４２は、例えばシリコンから成る細長い板状部材であって、半導体レーザバー３０の長手方向に沿って延びている。また、図１４に示されるように、本実施形態のスペーサ４２の厚さＴａは、半導体レーザバー３０の共振方向の幅Ｔｂとほぼ等しい。なお、好適なスペーサ４２の厚さＴａは、載置面４０を基準とする膜状構造体２２の上端の高さＴｃ以上であって、且つ半導体レーザバー３０の共振方向の幅Ｔｂ以下である。このような厚さをスペーサ４２が有することによって、幅Ｔｂが短い場合であってもスペーサ４２の機械的強度を確保することができる。
【００３７】
＜保護膜形成工程＞
続いて、図１３の矢印Ｆ１及びＦ２によって示されるように、複数の半導体レーザバー３０の並び方向の両端から内側へ向けて、ネジ締め等により力を加える。これは、保護膜をコーティングする際に半導体レーザバー３０が載置面４０から落下することを防ぐためである。そして、その状態を保ちつつ、図１５に示されるように、複数の半導体レーザバー３０の側面３０ｂ（又は３０ｃ）上の全面に保護膜３２をコーティングする（工程Ｓ１６）。
【００３８】
なお、以上に説明した各工程ののち、各半導体レーザバー３０は、図３に示された単位領域Ａに従ってチップ状に切断され、半導体レーザ素子となる。
【００３９】
本実施形態に係る半導体レーザ素子の保護膜作製方法によれば、以下の効果を得ることができる。すなわち、この保護膜作製方法では、バー形成工程Ｓ１４より前に、複数の膜状構造体２２が基板生産物１０の半導体積層構造１４上に形成される。この複数の膜状構造体２２は、複数の半導体レーザバー３０となる半導体積層構造１４の複数の部分それぞれの上に形成されるので、バー形成工程Ｓ１４において形成される複数の半導体レーザバー３０のそれぞれは、少なくとも一つの膜状構造体２２を有することとなる。そして、続く配列工程Ｓ１５では、図１４に示されたように複数の半導体レーザバー３０の側面３０ｂが載置面４０の法線方向Ｖを向くように並べられるので、各半導体レーザバー３０の膜状構造体２２は、半導体積層構造１４とスペーサ４２との間に介在することとなる。主面１２ａを基準とする膜状構造体２２の高さＨ１（図５（ａ）参照）はストライプ状電極１８の高さＨ３より高く形成されているので、スペーサ４２がストライプ状電極１８に当接することを防止でき、スペーサ４２によってストライプ状電極１８に付される傷を低減することができる。
【００４０】
また、図５（ａ）に示されたように、膜状構造体２２の高さＨ１がストライプ状電極１８の高さＨ３より高く形成されているので、配列工程Ｓ１５においてスペーサ４２とストライプ状電極１８との間に隙間が生じ（図１４参照）、ストライプ状電極１８上にコーティング材が回り込む。したがって、このコーティング材の回り込みを確認することによって、保護膜３２が正常に形成されたか否かを正確に判定することができる。
【００４１】
また、本実施形態のように、電極形成工程Ｓ１２において、複数のボンディングパッド２０の形成と同時に複数の膜状構造体２２を形成すると良い。これにより、工程数を増加させることなく複数の膜状構造体２２を容易に形成することができる。
【００４２】
また、先に述べたように、ウエハ１２の主面１２ａを基準とする複数の膜状構造体２２の高さＨ１は、主面１２ａを基準とする複数のボンディングパッド２０の高さＨ２以下であると良い。載置面４０上に複数の半導体レーザバー３０を並べたときに、各半導体レーザバー３０のボンディングパッド２０とスペーサ４２との間に隙間ができると、保護膜３２の為のコーティング材がその隙間に流れ込み、ボンディングパッド２０の少なくとも一部を覆ってしまうおそれがある。これに対し、膜状構造体２２の高さＨ１がボンディングパッド２０の高さＨ２以下であれば、図１４に示されたように、膜状構造体２２に妨げられることなくボンディングパッド２０とスペーサ４２とが接することができ、ボンディングパッド２０の一部がコーティング材によって覆われることを防止できる。したがって、ボンディングパッド２０に接合されるワイヤとボンディングパッド２０との電気的接触状態を良好にできる。なお、図１６（ａ）は、保護膜３２が形成された半導体レーザ素子の平面図であって、ハッチングされた領域Ｄ１は、半導体レーザ素子の表面側においてコーティング材が流れ込んだ領域の一例を示している。図１６（ａ）に示されるように、本実施形態の保護膜作製方法によれば、ボンディングパッド２０の上面にはコーティング材が達しないので、ワイヤとの電気的接触を良好にできる。
【００４３】
また、図１１（ａ）に示されたように、半導体レーザバー３０の側面３０ｂ，３０ｃと膜状構造体２２との間隔Ｗ５，Ｗ７は、半導体レーザバー３０の側面３０ｂ，３０ｃとボンディングパッド２０との間隔Ｗ６，Ｗ８より短いと良い。これにより、載置面４０上に複数の半導体レーザバー３０を並べたときに膜状構造体２２の上端がボンディングパッド２０より高く位置するので（図１４参照）、ボンディングパッド２０では防ぎ得ないようなスペーサ４２の角とストライプ状電極１８との当接を効果的に防ぐことができる。
【００４４】
また、本実施形態のように、溝１２ｃをウエハ１２の裏面１２ｂに形成したのち、バー形成工程Ｓ１４において、溝１２ｃを分割するように基板生産物１０を切断すると良い。これにより、図１２（ｂ）に示されたように、半導体レーザバー３０の裏面に段差３０ａが形成される。そして、この半導体レーザバー３０の側面３０ｂ，３０ｃ上に保護膜３２をコーティングすると、図１５に示されたように、この段差３０ａを境に保護膜３２が好適に分離される。従来の方法では、半導体レーザバーより薄いスペーサを用いることにより半導体レーザバーの裏面とスペーサとの間に段差を生じさせて保護膜を分離させていたが、この方法によればスペーサ４２の厚さにかかわらず保護膜３２を分離させることができるので、より厚いスペーサ４２を用いることが可能となる。したがって、スペーサ４２の機械的強度を高めてその変形を小さくし、スペーサ４２によってストライプ状電極１８に付される傷を更に低減することができる。
【００４５】
なお、図１６（ｂ）は、保護膜３２が形成された半導体レーザ素子の底面図であって、ハッチングされた領域Ｄ２は、半導体レーザ素子の裏面側においてコーティング材が流れ込んだ領域の一例を示している。図１６（ｂ）に示されるように、本実施形態の保護膜作製方法によれば、コーティング材は主に段差３０ａに流れ込み、裏面電極２４の上面にはコーティング材が達しない。したがって、コーティング材料が裏面電極２４に達することによる放熱性の低下や実装強度の低下を防ぐことができる。
【００４６】
また、本実施形態では、図８に示された第一方向（Ｘ方向）における溝１２ｃの幅の半分を、該方向における単位領域Ａの端と膜状構造体２２との間隔Ｗ１，Ｗ３（図４（ａ）参照）と略等しくすることが好ましい。これにより、図１７に示されるように、半導体レーザバー３０の側面３０ｂと膜状構造体２２との間隔Ｗ９と、側面３０ｂと溝１２ｃの側壁（すなわち段差３０ａの側壁）との間隔Ｗ１０とが略等しくなる。この場合、配列工程Ｓ１５において複数の半導体レーザバー３０を載置面４０上に並べたときに、載置面４０からの段差の高さＨ４と膜状構造体２２の高さＨ５とを略一致させることができるので、スペーサ４２によって半導体レーザバー３０が挟まれる際の力のバランスが良くなり、複数の半導体レーザバー３０をより安定して保持することができる。
【００４７】
また、図５に示されたように、単位領域Ａでの膜状構造体２２の形成位置は、第二方向（Ｙ方向）における単位領域Ａの端部付近であることが望ましい。これにより、スペーサ４２によって半導体レーザバー３０が挟まれる際に、半導体レーザバー３０の長手方向において半導体レーザバー３０に加わる力を均等にできる。
【００４８】
また、本実施形態では、第二方向（Ｙ方向）と直交する方向における複数の半導体レーザバー３０の幅は、２００μｍ以下であることが好ましい。従来の方法では、このように半導体レーザバーの幅が比較的細い場合には、スペーサの厚さを薄くする必要があるのでスペーサが変形し易い。本実施形態に係る保護膜作製方法はこのような場合に特に有効であって、スペーサ４２がストライプ状電極１８に当接することを防ぎ、スペーサ４２によってストライプ状電極１８に付される傷を低減することができる。
【００４９】
また、一般的に、完成後の半導体レーザ素子を真空チャックのコレットを用いて運搬する際には、半導体レーザ素子の表面の一部にコレットが当接する。本実施形態では、単位領域Ａでの膜状構造体２２の形成位置は、半導体レーザ素子においてコレットが当接する領域を除く領域に含まれることが好ましい。
【００５０】
（変形例）
図１８及び図１９は、上述した実施形態の一変形例を説明するための図である。本変形例では、膜状構造体を電極形成工程とは別の工程にて形成する。図１８（ａ）及び図１９（ａ）は、複数の単位領域Ａの一つを絶縁膜１６側から見た図である。図１８（ｂ）は、図１８（ａ）のVIII−VIII線に沿った断面を示す図である。図１９（ｂ）は、図１９（ａ）のIX−IX線に沿った断面を示す図である。
【００５１】
本変形例では、基板生産物準備工程において図２に示された基板生産物１０として、上記実施形態より絶縁膜１６が厚いもの（例えば絶縁膜１６の厚さ２μｍ）を用意する。そして、絶縁膜１６のうち膜状構造体となるべき部分の上にのみレジストを形成したのち、絶縁膜１６にドライエッチングを施し、絶縁膜１６を薄くする。薄くされた絶縁膜１６の厚さは、例えば０．５μｍである。こうして、図１８（ａ）及び図１８（ｂ）に示されるように、絶縁膜１６の一部を膜状構造体１６ｂとする（膜状構造体形成工程）。なお、単位領域Ａにおける膜状構造体１６ｂの形成位置、形状、及び個数は、上記実施形態の膜状構造体２２と同様である。
【００５２】
次に、図１９（ａ）及び図１９（ｂ）に示されるように、絶縁膜１６に開口１６ａを形成したのち、ストライプ状電極１８及びボンディングパッド２０（下地パターン２０ａ及び追加メッキ層２０ｂ）を形成する（電極形成工程）。このとき、上記実施形態とは異なり、膜状構造体を形成しない。以後、上記実施形態と同様にして溝形成工程、バー形成工程、配列工程、及び保護膜形成工程を行うことにより、側面３０ｂ，３０ｃに保護膜３２が形成された半導体レーザバー３０が得られる。
【００５３】
本変形例のように、膜状構造体は金属材料とは異なる材料によって形成されてもよい。このような場合であっても、上記実施形態と同様の作用効果を好適に得ることができる。なお、本変形例では、例えばＳｉＯ２のような絶縁膜１６によって膜状構造体を形成しているが、樹脂を用いて膜状構造体を形成してもよい。
【００５４】
本発明による半導体レーザ素子の保護膜作製方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記各実施形態では、各単位領域に対して膜状構造体を２つ形成しているが、膜状構造体の個数はこれに限られるものではない。また、各単位領域における膜状構造体の形成位置が半導体レーザバーの一方の側面に寄っている場合には、ボンディングパッドの形成位置が他方の端面に寄っていることが望ましい。これにより、保護膜をコーティングする際に複数の半導体レーザバーを載置面上に安定して保持することができる。
【符号の説明】
【００５５】
１０…基板生産物、１２…ウエハ、１２ａ…主面、１２ｂ…裏面、１２ｃ…溝、１４…半導体積層構造、１６…絶縁膜、１６ａ…開口、１６ｂ…膜状構造体、１８…ストライプ状電極、２０…ボンディングパッド、２０ａ…下地パターン、２０ｂ…追加メッキ層、２２…膜状構造体、２２ａ…下地パターン、２２ｂ…追加メッキ層、２４…裏面電極、３０…半導体レーザバー、３０ａ…段差、３０ｂ，３０ｃ…側面、３２…保護膜、４０…載置面、４２…スペーサ、Ａ…単位領域、Ｂ…切断予定ライン。
【特許請求の範囲】
【請求項１】
半導体レーザ素子の端面を覆う保護膜を作製する方法であって、
複数の前記半導体レーザ素子のための半導体積層構造が基板の主面上に形成されて成る基板生産物の前記半導体積層構造上に、第一方向を長手方向とし該第一方向と交差する第二方向に並ぶ複数のストライプ状電極と、該複数のストライプ状電極のそれぞれに電気的に接続される複数のボンディングパッドとを形成する電極形成工程と、
前記第二方向に沿って前記基板生産物を切断することにより複数の半導体レーザバーを形成するバー形成工程と、
前記複数の半導体レーザバーの側面が載置面の法線方向を向くように前記複数の半導体レーザバーを前記載置面上に並べるとともに、前記複数の半導体レーザバーの間にスペーサを配置する配列工程と、
前記複数の半導体レーザバーの前記側面を覆うように前記保護膜を形成する保護膜形成工程と
を備え、
前記バー形成工程より前に、前記主面を基準とする高さが前記ストライプ状電極より高い複数の膜状構造体それぞれを、前記複数の半導体レーザバーとなる前記半導体積層構造の複数の部分それぞれの上に形成することを特徴とする、半導体レーザ素子の保護膜作製方法。
【請求項２】
前記複数の膜状構造体の構成材料が、前記複数のボンディングパッドを構成する金属材料と同じであり、
前記電極形成工程において、前記複数のボンディングパッドの形成と同時に前記複数の膜状構造体を形成することを特徴とする、請求項１に記載の半導体レーザ素子の保護膜作製方法。
【請求項３】
前記主面を基準とする前記複数の膜状構造体の高さが、前記主面を基準とする前記複数のボンディングパッドの高さ以下であることを特徴とする、請求項１または２に記載の半導体レーザ素子の保護膜作製方法。
【請求項４】
前記複数の半導体レーザバーそれぞれの前記側面と前記複数の膜状構造体それぞれとの間隔が、前記複数の半導体レーザバーそれぞれの前記側面と前記複数のボンディングパッドそれぞれとの間隔より短いことを特徴とする、請求項１〜３のいずれか一項に記載の半導体レーザ素子の保護膜作製方法。
【請求項５】
前記第二方向に延びる溝を前記基板の裏面に形成する工程を更に備え、
前記バー形成工程において、前記溝を分割するように前記基板生産物を切断することを特徴とする、請求項１〜４のいずれか一項に記載の半導体レーザ素子の保護膜作製方法。
【請求項６】
前記溝の深さが３０μｍ以下であることを特徴とする、請求項５に記載の半導体レーザ素子の保護膜作製方法。
【請求項７】
前記複数の半導体レーザバーそれぞれの前記側面と前記複数の膜状構造体それぞれとの間隔と、前記複数の半導体レーザバーそれぞれの前記側面と前記溝の側壁との間隔とが略等しいことを特徴とする、請求項５または６に記載の半導体レーザ素子の保護膜作製方法。
【請求項８】
前記第二方向と直交する方向における前記複数の半導体レーザバーの幅が２００μｍ以下であることを特徴とする、請求項１〜７のいずれか一項に記載の半導体レーザ素子の保護膜作製方法。
【請求項１】
半導体レーザ素子の端面を覆う保護膜を作製する方法であって、
複数の前記半導体レーザ素子のための半導体積層構造が基板の主面上に形成されて成る基板生産物の前記半導体積層構造上に、第一方向を長手方向とし該第一方向と交差する第二方向に並ぶ複数のストライプ状電極と、該複数のストライプ状電極のそれぞれに電気的に接続される複数のボンディングパッドとを形成する電極形成工程と、
前記第二方向に沿って前記基板生産物を切断することにより複数の半導体レーザバーを形成するバー形成工程と、
前記複数の半導体レーザバーの側面が載置面の法線方向を向くように前記複数の半導体レーザバーを前記載置面上に並べるとともに、前記複数の半導体レーザバーの間にスペーサを配置する配列工程と、
前記複数の半導体レーザバーの前記側面を覆うように前記保護膜を形成する保護膜形成工程と
を備え、
前記バー形成工程より前に、前記主面を基準とする高さが前記ストライプ状電極より高い複数の膜状構造体それぞれを、前記複数の半導体レーザバーとなる前記半導体積層構造の複数の部分それぞれの上に形成することを特徴とする、半導体レーザ素子の保護膜作製方法。
【請求項２】
前記複数の膜状構造体の構成材料が、前記複数のボンディングパッドを構成する金属材料と同じであり、
前記電極形成工程において、前記複数のボンディングパッドの形成と同時に前記複数の膜状構造体を形成することを特徴とする、請求項１に記載の半導体レーザ素子の保護膜作製方法。
【請求項３】
前記主面を基準とする前記複数の膜状構造体の高さが、前記主面を基準とする前記複数のボンディングパッドの高さ以下であることを特徴とする、請求項１または２に記載の半導体レーザ素子の保護膜作製方法。
【請求項４】
前記複数の半導体レーザバーそれぞれの前記側面と前記複数の膜状構造体それぞれとの間隔が、前記複数の半導体レーザバーそれぞれの前記側面と前記複数のボンディングパッドそれぞれとの間隔より短いことを特徴とする、請求項１〜３のいずれか一項に記載の半導体レーザ素子の保護膜作製方法。
【請求項５】
前記第二方向に延びる溝を前記基板の裏面に形成する工程を更に備え、
前記バー形成工程において、前記溝を分割するように前記基板生産物を切断することを特徴とする、請求項１〜４のいずれか一項に記載の半導体レーザ素子の保護膜作製方法。
【請求項６】
前記溝の深さが３０μｍ以下であることを特徴とする、請求項５に記載の半導体レーザ素子の保護膜作製方法。
【請求項７】
前記複数の半導体レーザバーそれぞれの前記側面と前記複数の膜状構造体それぞれとの間隔と、前記複数の半導体レーザバーそれぞれの前記側面と前記溝の側壁との間隔とが略等しいことを特徴とする、請求項５または６に記載の半導体レーザ素子の保護膜作製方法。
【請求項８】
前記第二方向と直交する方向における前記複数の半導体レーザバーの幅が２００μｍ以下であることを特徴とする、請求項１〜７のいずれか一項に記載の半導体レーザ素子の保護膜作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１２−１７４８５８（Ｐ２０１２−１７４８５８Ａ）
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願番号】特願２０１１−３４７００（Ｐ２０１１−３４７００）
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
【公開日】平成２４年９月１０日（２０１２．９．１０）
【国際特許分類】
【出願日】平成２３年２月２１日（２０１１．２．２１）
【出願人】（０００００２１３０）住友電気工業株式会社 (12,747)
【Ｆターム（参考）】
[ Back to top ]