半導体素子を有する半導体装置
【課題】半導体素子間や半導体素子と回路基板との間で生じる熱膨張による歪応力を緩和して高い信頼性を有する半導体装置を提供する。
【解決手段】電極３を有する半導体素子２と、回路基板１とが、接合部材を介して接合された構成を１以上含む半導体装置であって、前記接合部材は、Ａｌ合金層５と純Ａｌ層６との積層構造からなり、前記Ａｌ合金層は、前記半導体素子の電極側に配置され、前記純Ａｌ層は、前記回路基板側に配置されていることに要旨を有する。
【解決手段】電極３を有する半導体素子２と、回路基板１とが、接合部材を介して接合された構成を１以上含む半導体装置であって、前記接合部材は、Ａｌ合金層５と純Ａｌ層６との積層構造からなり、前記Ａｌ合金層は、前記半導体素子の電極側に配置され、前記純Ａｌ層は、前記回路基板側に配置されていることに要旨を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を有する半導体装置に関し、詳細には耐熱性に優れ、長期信頼性を高めることが可能な半導体素子を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、論理回路、ＣＰＵなどの様々な用途で使用されると共に、これらを組み込んだ電子機器は多岐に亘る。近年、電子機器の小型、軽量化や高性能化が求められており、半導体としてもＳｉよりもバンドギャップが大きいＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドギャップ半導体（パワー半導体）が注目されている。これらＳｉＣなどのワイドギャップ半導体はＳｉ半導体に比べて耐電圧性能が高く、また電力損失が少なく、高温動作性にも優れていることから、様々な分野での使用が検討されている。
【０００３】
例えば高電圧、大電流の用途に用いられる大電力用半導体装置にワイドギャップ半導体を用いると、半導体素子の高集積化による高性能化やインバータなどの電力変換装置の小型化や低損失化が期待できることから、近年開発が進められている。もっとも、半導体装置の大電流化や半導体素子の高集積化に伴い、半導体素子からの発熱量も増大する傾向にある。発熱量が一定以上に達すると、半導体素子や回路基板などが熱膨張するが、熱膨張係数差に起因して、歪応力が残留し、その影響で半導体素子の特性の変動が発生するという問題が生じ、長期信頼性の確保が問題となっていた。
【０００４】
また近年、ブルーレイディスクなどの高密度光ディスクの記録や読み出し用のレーザーや、ＬＥＤ照明などにもワイドギャップ半導体が用いられるようになっている。レーザーやＬＥＤ照明などの用途では、さらなる発光強度の向上が要求されているが、電流量を増大させて発光強度を高めると発熱を伴うため、上記残留歪の影響で、波長や偏光特性にばらつきが発生し、長期信頼性が低下するという問題が生じていた。
【０００５】
このように半導体装置の大電流化や半導体素子の集積化に伴い、半導体素子の発熱量は増大する傾向にあり、またＳｉＣやＧａＮなど、Ｓｉより高い温度で動作可能な半導体素子の実用化によって、使用時の耐熱温度として、更に高い温度が要求されるようになっている。
【０００６】
このような問題の対策として、従来からファンや冷却フィンなどの冷却装置によって温度の低減が図られているが、ワイドギャップ半導体などのように従来よりも高温となる場合には、冷却装置では十分に冷却することができない。
【０００７】
また半導体素子同士や半導体素子と回路基板との接合に用いるはんだ材料としてＰｂ系はんだを用いると、はんだに上記歪応力が残留しやすく、熱膨張と熱収縮の繰り返しによって、はんだ接合部に亀裂が生じたり、高温によってはんだが溶融してしまい、接合が外れるというがあった。
【０００８】
そこで、Ｐｂ系はんだよりも融点の高いＡｕ合金系はんだを用いることが提案されている。しかしワイドギャップ半導体の使用可能温度はＡｕ合金系はんだの融点よりも高いため、Ａｕ合金系はんだが溶融したり、歪応力の残留によってはんだ接合部に亀裂が生じるという問題がある。またＡｕ合金系はんだは高価であり、製造コストの面からも汎用的に使用することは難しい。
【０００９】
上記歪応力を緩和する技術として特許文献１には半導体素子と回路基板との間にエポキシ樹脂などの応力緩和層を設ける技術が開示されているが、樹脂は塑性変形性に優れているものの、融点が低いため、上記Ａｕ合金系はんだと同様、高温時に溶融するという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１０４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は上記のような問題点に鑑みてなされたもので、その目的は、半導体素子間や半導体素子と回路基板との間で生じる熱膨張による歪応力を緩和し、長時間使用（５００時間以上）しても該歪応力の影響によって半導体素子の電極に亀裂が生じるのを抑制したり、歪応力による半導体素子の特性の変動を抑制することによって、長期間にわたって高い信頼性を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を達成し得た本発明は、電極を有する半導体素子と、回路基板とが、接合部材を介して接合された構成を１以上含む半導体装置であって、前記接合部材は、Ａｌ合金層と純Ａｌ層との積層構造からなり、前記Ａｌ合金層は、前記半導体素子の電極側に配置され、前記純Ａｌ層は、前記回路基板側に配置されていることに要旨を有する。
【００１３】
本発明では、前記電極の一部または全部が、前記接合部材で構成されていることも好ましい実施態様である。
【００１４】
また前記純Ａｌ層のＡｌ純度が９９．５％以上であることも好ましい実施態様である。
【００１５】
更に前記Ａｌ合金は、Ｎｉ、Ｃｏ、Ｆｅ、およびＭｎよりなる群から選ばれる少なくとも１種を合計で０．１〜１０原子％含有すると共に、Ｎｄ、Ｌａ、およびＰｒよりなる群から選ばれる少なくとも１種を合計で０．１〜６原子％含有するものであることも好ましい実施態様である。
【発明の効果】
【００１６】
本発明によれば半導体素子間や、半導体素子と回路基板は、純ＡｌとＡｌ合金の積層構造からなる接合部材を介して接合させているため、稼働時に発生する歪応力は、該接合部材が塑性変形することによって緩和できる。したがって本発明の半導体装置は、半導体素子や回路基板にかかるストレスを小さくできるため、残留した歪応力による半導体素子の特性の変動が抑制されており、従来よりも優れた長期信頼性を有する。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の半導体装置一例を示す概略断面図である。
【図２】図２は、本発明の他の半導体装置一例を示す概略断面図である。
【図３】図３は、実施例１で使用したＬＥＤ半導体装置を示す概略断面図である。
【図４】図４は、実施例２で使用した絶縁ゲート型バイポーラ・トランジスタを示す概略断面図である。
【図５】図５は、亀裂密度とＮｉ、Ｃｏ含有量の関係を示すグラフである。
【発明を実施するための形態】
【００１８】
本発明者らは上記課題を解決すべく、鋭意研究を重ねてきた。その結果、半導体素子間、或いは半導体素子と基板を、純ＡｌとＡｌ合金との積層構造からなる接合部材を介して接合することによって、上記課題を解決できることを見出し、本発明に至った。
【００１９】
以下、図面を参照しながら、本発明の半導体装置の好ましい実施形態を説明するが、本発明はこれに限定されない。
【００２０】
図１は、本発明に係る半導体装置の好ましい実施形態を説明する概略断面説明図である。図１は、電極３を有する半導体素子２と、回路基板１に形成された回路（図示せず）とが、接合部材４を介して接合された構成を１以上含む半導体装置である。具体的には、接合部材４は、純Ａｌ層６とＡｌ合金層５との積層構造からなり、Ａｌ合金層５は、半導体素子２の電極３側に配置され、純Ａｌ層６は、回路基板１側に配置されている。
【００２１】
本発明では接合部材４を純Ａｌ層６とＡｌ合金層５からなる積層構造とすることにより、熱伝導性に優れ柔軟性の高い純Ａｌ層６によって稼働時の発熱によって生じる半導体素子間（後記図２参照）や半導体素子２と回路基板１との間の熱膨張係数差に起因する歪応力を緩和・吸収させると共に、純Ａｌに比べて耐熱性の高いＡｌ合金層５によって純Ａｌ層６と半導体素子２の電極３との接続性を確保することができる。
【００２２】
また図２は本発明の他の好ましい実施形態であり、複数の半導体素子をアレイ状に集積させた半導体装置の概略説明図である。図２は、電極３ａを有する第１の半導体素子２ａと電極３ｂを有する第２の半導体素子２ｂとが、接合部材４を介して接合された構成を１以上含む半導体装置である。具体的には、上記図１と同様、接合部材４を構成するＡｌ合金層５は、第１の半導体素子２ａの電極３ａ側に配置され、純Ａｌ層６は、基板側に配置されている。
【００２３】
このように接合部材４を介して複数の半導体素子間を接合させれば、上記図１の場合と同様、接合部材を構成する純Ａｌ層６によって稼働時の発熱によって生じる半導体素子間の熱膨張係数差に起因する歪応力を緩和・吸収することができると共に、Ａｌ合金層５によって純Ａｌ層６と半導体素子の電極との接続性を確保することができる。
【００２４】
なお、複数の半導体素子を集積させる場合、本発明では図２に限定されず、更に多くの半導体素子と接合部材が接合されていてもよく、その場合の基本的な構造は図２と同じである。
【００２５】
また本発明では、上記半導体素子の電極や回路の電極の一部または全部が、上記接合部材で構成されていてもよい。即ち、半導体素子の電極の一部または全部がＡｌ合金で構成されていてもよく、また回路基板の電極の一部または全部が純Ａｌで構成されていてもよい。なお、本発明では、基板に設けられた配線であっても、上記純Ａｌとの接合部分は、電極に含まれる。
【００２６】
このように半導体素子や回路の電極の一部または全部を上記接合部材で構成することによって、接合部材のみを純ＡｌとＡｌ合金とした場合に比べて、夫々の上記効果をより高めることができるからである。
【００２７】
以下、本発明の純Ａｌ層とＡｌ合金層からなる接合部材について説明する。
【００２８】
まず、本発明者らは熱膨張係数差に起因する歪応力の影響によって半導体素子の特性が低下するという上記問題を解消するために、半導体素子間、あるいは半導体素子と回路基板との間に該応力を吸収できる熱応力緩和層（接合部材４）を設けることとし、最適な材料について調べたところ、純Ａｌが有効であることを見出した。
【００２９】
純Ａｌは、Ｐｂ系はんだやＡｕ合金系はんだよりも融点が高く、また熱伝導性が高く、放熱効果に優れているため、ＳｉＣなどのワイドギャップ半導体を使用した半導体素子の稼働時の発熱温度でも溶融することがない。また半導体装置の稼働によって発生する温度において純Ａｌ層が軟化するため、熱膨張係数差によって発生する歪応力を、純Ａｌ層が柔軟に変形することによって、吸収、緩和できる。
【００３０】
もっとも、このような歪応力に対する吸収、緩和効果を発揮するためには、純Ａｌ層にある程度の厚みを持たせることが望ましい。純Ａｌ層の厚みが薄すぎると、歪応力を十分に吸収、緩和できず、上記効果を発揮できないことがある。純Ａｌ層の厚みは、半導体素子の形状、素材や、稼働時の温度、熱膨張係数などに応じて適宜決定すればよいが、好ましくは半導体素子を構成する主要母材の厚さよりも厚くするのがよく、例えば好ましくは２倍以上、より好ましくは３倍以上とする。一方、純Ａｌ層の厚みを増大させすぎても、上記熱応力緩和層の効果は飽和すると共に、半導体装置の厚みが増すことから、好ましくは１０倍以下、より好ましく５倍以下とすることが望ましい。
【００３１】
なお、半導体素子を構成する主要母材の厚さとは、半導体素子を構成する半導体（例えばＳｉ、ＳｉＣなど）の厚さをノギスやマイクロメータ、或いはレーザー干渉法によって測定されるマザーウエハの厚さをいう。
【００３２】
また本発明で用いる純Ａｌとは、純度９９．５％以上のＡｌであることが好ましい。本発明では上記の通り、純Ａｌ層は歪応力を吸収、緩和する層としての役割を果たすが、Ａｌ層の柔軟性はＡｌの純度が低下するほど失われる。したがって純Ａｌ層が２５０℃以上の高温下で柔軟に変形して歪応力を吸収、緩和する効果を十分に発揮させるためには、Ａｌの純度は高い方が望ましい。具体的に純度は９９．５％以上のＡｌが好ましく、より好ましく純度９９．９％以上のＡｌ、更に好ましくは純度９９．９５％以上のＡｌである。なお、残部は不可避不純物である。
【００３３】
本発明では、半導体素子側の電極と、上記純Ａｌ層との接合を高めるために、該電極と純Ａｌ層の間にＡｌ合金の層を設ける。Ａｌ合金層を設けることによって、純Ａｌ層では十分な耐熱性が得られない２００℃以上の温度域でも優れた耐熱性を発揮できる。
【００３４】
このように、Ａｌ合金層は純Ａｌ層の欠点を補完するために設けられたものであり、純Ａｌ層とＡｌ合金層からなる積層構造を接合部材として用いることによって、熱膨張係数差による熱応力の緩和と高い耐熱性を兼ね備えた接合部材を得ることができる。
【００３５】
また本発明に用いるＡｌ合金層に添加する合金元素としては、次の観点から約３００℃程度の熱履歴によって導電性の高い析出物が形成可能な元素であることが望ましい。
【００３６】
まず、３００℃程度としたのは、半導体素子の稼働時の温度がおおむね３００℃程度となることがあり、この温度域での耐熱性を確保し、半導体素子と純Ａｌ層との接合を維持する必要があるからである。
【００３７】
また、Ａｌ合金層に３００℃程度の熱履歴が加えられた場合に、合金成分が析出することが望ましいとしたのは、３００℃程度の熱履歴が加えられた際に、Ａｌ合金層内部で合金元素を析出させれば、この析出物によって半導体素子の電極と純Ａｌ層との導電性を維持しつつ、Ａｌ合金層に歪応力による亀裂等が生じるのを防ぐことができるため、接合部材を介して半導体素子同士、あるいは半導体素子と回路基板との接合を維持できるからである。このようにＡｌ合金層内部で析出物を析出させることによって、本発明の熱緩和部材が、高温下でも優れた安定性を発揮できる。
【００３８】
なお、本発明において３００℃の熱履歴には、製造工程において加えられる３００℃以上の熱に限らず、使用に伴う発熱によって３００℃以上に達する場合も含む。
【００３９】
このような性質を付与する合金元素（Ｘ）として、Ｎｉ、Ｃｏ、Ｆｅ、Ｍｎなどの遷移金属を添加すると、耐熱性を高めることができるので望ましい。またＮｉ、Ｃｏ、Ｆｅ、およびＭｎは、Ａｌ合金層と、このＡｌ合金層に直接接触する半導体素子の電極との接触電気抵抗を低減するのに有効な元素である。これらの中でも、特に好ましい合金元素はＮｉやＣｏである。ＮｉやＣｏは熱処理によって界面に導電性のＮｉ含有析出物などが形成され、絶縁性酸化アルミニウム等の生成が抑制されるため、接触電気抵抗を低く抑えることができる。これらの合金元素（Ｘ）は単独で添加してもよいし、併用してもよい。
【００４０】
またこれら合金元素（Ｘ）の含有量は合計量（単独の場合は単独量）で、０．１〜１０原子％とすることが好ましい。０．１原子％を下回ると合金元素（Ｘ）による上記耐熱性向上効果が十分に得られないことがある。より好ましい合金元素（Ｘ）の添加量の下限は０．２原子％、更に好ましくは０．５原子％である。一方、合金元素（Ｘ）の含有量が１０原子％を超えると、Ａｌ合金の柔軟性が失われて、高温下で使用した場合に歪応力の影響によってＡｌ合金層に亀裂が生じることがある。より好ましい合金元素（Ｘ）の添加量の上限は６原子％、更に好ましくは２原子％である。
【００４１】
また上記合金元素（Ｘ）と共に、希土類元素（Ｙ）を添加することが望ましい。３００℃近傍の高温下では、ヒロックと呼ばれる微細な突起が電極を構成する配線膜等の表面に形成されて、半導体装置としての性能が低下する場合があるが、希土類元素は、加熱による結晶粒の成長、拡散を抑制して、耐ヒロック性の向上に有用だからである。
【００４２】
希土類元素（Ｙ）として、Ｎｄ、Ｌａ、Ｐｒなどの高融点希土類元素を添加すると、これら希土類元素が、大電流通電時の断線防止という効果を発揮することができるので望ましい。これらの中でも、特に好ましい希土類元素（Ｙ）としてはＮｄやＬａである。これらの希土類元素（Ｙ）は単独で添加してもよいし、併用してもよい。
【００４３】
本発明で用いるＡｌ合金は好ましくは上記合金元素を含み、残部Ａｌ及び不可避不純物である。
【００４４】
またこれら希土類元素（Ｙ）の含有量は合計量（単独の場合は単独量）で、０．１〜６原子％とすることが好ましい。希土類元素（Ｙ）が０．１原子％を下回ると希土類元素（Ｙ）による上記断線防止効果が十分に得られないことがある。より好ましい希土類元素（Ｙ）の添加量の下限は０．２５原子％、更に好ましくは０．３５原子％である。一方、希土類元素（Ｙ）の含有量が６原子％を超えると、希土類元素を起因とする膜割れや剥離が生じることがある。より好ましい希土類元素（Ｙ）の添加量の上限は３原子％、更に好ましくは２原子％である。なお上記Ａｌ合金層の厚みは特に限定されない。
【００４５】
以上、本発明の積層構造について説明した。
【００４６】
次に本発明の半導体素子の製造方法について説明する。
【００４７】
回路基板としては特に限定されず、各種用途に用いられる電子回路等が例示される。また回路基板に形成される電極や配線材料等についても特に限定されない。本発明の接合部材を構成する純Ａｌ層は、回路基板の電極や配線など所望の位置に形成すればよい。
【００４８】
接合部材を構成する純Ａｌ層を形成するにあたっては、成膜方法は特に限定されず、例えば公知のスパッタリング法や溶射法で成膜してもよい。
【００４９】
次に、接合部材を構成するＡｌ合金層を、上記純Ａｌ層上に形成する。Ａｌ合金層を形成するにあたっては、成膜が容易であることからスパッタリング法によることが好ましい。
【００５０】
スパッタリング法の条件としては上記純Ａｌ層と同様の条件でもよい。また使用するターゲット材は、Ａｌ合金層と同じ組成のものをもちいればよい。
【００５１】
このようにして形成した接合部材のＡｌ合金側に、半導体素子の電極を接地させるが、公知の方法により、接地させればよい。
【００５２】
なお、本発明で用いることができる半導体素子としては特に限定されず、各種トランジスタ、サイリスタ（ＳＣＲ）、ダイオード（整流器）、発光ダイオード（ＬＥＤ）等が例示される。
【００５３】
以上のようにして、半導体素子は接合部材を介して回路基板と接合することができる。
【００５４】
また本発明では、半導体素子を個別部品（単体チップ）として上記のように接合部材を介して回路基板に接合させる場合に限らず、複数の半導体素子を用いて集積回路とする場合にも適用できる。特に複数の半導体素子を積層させアレイ状の集積回路とする場合は、半導体素子間に上記接合部材を介在させればよい。
【実施例】
【００５５】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００５６】
（実施例１）
半導体素子としてＧａＮ系ＬＥＤ（シチズン電子製：ＬＣ−Ｌ２３０−ＣＩＯＮ−Ａ）を用いて図３に示すような電極部を作製して、１００時間の通電試験と５００時間の通電試験を行ない、夫々の試験における亀裂発生の有無を調べた。
【００５７】
回路基板（材質：アルミナ）上にまず、純度９９．９％のＡｌ膜（純Ａｌ層：厚さ６００ｎｍ）をスパッタリング法で成膜した後、２原子％Ｎｉ−Ａｌ合金膜（Ａｌ合金層：厚さ３００ｎｍ）をスパッタリング法で成膜し、接合部材（純Ａｌ／Ａｌ合金）を形成した。次いでＡｌ合金層にＬＥＤ（半導体素子）の電極面（図示せず）を接地させた。なお、半導体素子を構成する主要母材の厚さ（１００ｎｍ）は、レーザー干渉法によって測定した。また純Ａｌ層、Ａｌ合金層の厚みは触針式膜厚計によって測定した。各膜の成分についてはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）発光分析法によって測定した。
【００５８】
また回路基板の片面には、基板側から順に約１５０ｎｍ厚のＮｉ層および約１００ｎｍ厚のＡｕ層が形成された配線膜が形成されているが（図示しない）、上記純Ａｌ層とＡｌ合金層は図示しないオーミック層とバリア層との間に形成されている。
【００５９】
ＬＥＤ（半導体素子）のｐ側電極は、３ｎｍ厚のＮｉ層と約１５０ｎｍ厚のＡｕ層の積層構造とした。また拡散防止層は、約３０ｎｍ厚のＴｉ層と約３００ｎｍ厚のＡｕ層の積層構造とした。
【００６０】
比較例として、上記接合部材（純Ａｌ層とＡｌ合金層）に代えて２０原子％Ｓｎ−Ａｕ（比較例１）、１０原子％Ｇｅ−Ａｕ（比較例２）を用いてはんだ付けした以外は実施例１と同様にしてＬＥＤ半導体装置を作製した。なお、はんだ条件は２９０℃で６０秒間、加圧着した。
【００６１】
試験条件
ＬＥＤ半導体装置に定格電流密度比＋１５％の条件で、１００時間、５００時間通電させた後、ＬＥＤ（半導体素子）のｐ側電極を光学顕微鏡（倍率３０〜１００倍）で観察して、亀裂の有無を調べた。亀裂が観察された場合を×、観察されなかった場合を○と評価した。結果を表１に示す。
【００６２】
【表１】
【００６３】
表１に示すように、本発明の要件を満たす純Ａｌと、２原子％Ｎｉ−Ａｌ合金膜からなる積層構造の接合部材を用いた場合は、１００時間通電のみならず、５００時間もの長時間通電させてもｐ側電極に亀裂は生じておらず、高温状態で稼働させても半導体素子の長期信頼性を確保できたと共に、長時間に亘って電流密度を高めてＬＥＤの発光効率を維持することができた。
【００６４】
なお、Ａｌ合金層、純Ａｌ層、基板についても光学顕微鏡で観察したが亀裂は発生していなかった。
【００６５】
一方、比較例１では、１００時間通電後は良好な結果だったが、５００時間通電試験後の半導体素子の電極に亀裂が観察された。また比較例２では１００時間通電試験後の半導体素子の電極に亀裂が観察され、高温状態で稼働させると半導体素子の信頼性が低下することが分かった。
（実施例２）
図４に示すような絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ）が実装された半導体装置（応力緩和層を有する半導体装置と半導体素子の集合体）を作製した。
【００６６】
具体的には、まず、回路基板（材質：ＡｌＮ）上に純度９９．５％のＡｌ膜（純Ａｌ層）を溶射した後、図５に示す各種合金膜（Ａｌ合金層：厚さ１００ｎｍ）をスパッタリング法で成膜し、接合部材（純Ａｌ／Ａｌ合金）を形成した。次いでＡｌ合金膜上に半導体素子（ＩＧＢＴ）の電極面を接地させた。なお、半導体素子の接地は、不溶性ガス中で６００℃の加熱を１時間保持しておこなった。また半導体素子を構成する主要母材の厚さは２００ｎｍであり、純Ａｌ層の厚さは３５０ｎｍであった。なお、図５における各種合金膜（Ａｌ−ｘ原子％Ｎｉ−５原子％Ｎｄ、Ａｌ−ｘ原子％Ｎｉ−３原子％Ｌａ、Ａｌ−ｘ原子％Ｃｏ−６原子％Ｎｄ、Ａｌ−ｘ原子％Ｃｏ−３原子％Ｌａ）はＮｉとＣｏの含有量（ｘ）を変化させたものである。
【００６７】
このような半導体装置に、電子情報技術産業規格（ＪＥＩＴＡ：ＥＤ−４７０１）に準拠して信頼性試験を実施した。具体的には、熱衝撃試験（１００℃で５分間保持した後、０℃で５分間保持するサイクルを１０サイクル）と温度サイクル試験（−４０℃で６０分保持した後、１５５℃で６０分保持するサイクルは１００サイクル繰り返し）を実施した。その後、回路基板を分解し、Ａｌ合金層を透過Ｘ線で観察し、線状コントラストが観察された場合、該線状コントラストを亀裂密度として計測した。具体的には、マイクロフォーカス機能付きのＸ線顕微鏡でＡｌ合金層の透過像を観察した。この際、管電圧を２０〜３０ｋＶとすると共に、等倍撮影したデータを２〜１０倍に拡大して線状コントラストを確認した。結果を図５に示す。
【００６８】
図５に示すように、Ａｌ合金層が本発明で規定する範囲内の添加量のＡｌ合金を用いた場合、優れた効果を発揮した。
【符号の説明】
【００６９】
１ 回路基板
２、２ａ、２ｂ、２ｃ、２ｄ 半導体素子
３、３ａ、３ｂ 電極
４ 接合部材
５ Ａｌ合金層
６ 純Ａｌ層
【技術分野】
【０００１】
本発明は、半導体素子を有する半導体装置に関し、詳細には耐熱性に優れ、長期信頼性を高めることが可能な半導体素子を有する半導体装置に関する。
【背景技術】
【０００２】
半導体装置は、論理回路、ＣＰＵなどの様々な用途で使用されると共に、これらを組み込んだ電子機器は多岐に亘る。近年、電子機器の小型、軽量化や高性能化が求められており、半導体としてもＳｉよりもバンドギャップが大きいＳｉＣ、ＧａＮ、ダイヤモンドなどのワイドギャップ半導体（パワー半導体）が注目されている。これらＳｉＣなどのワイドギャップ半導体はＳｉ半導体に比べて耐電圧性能が高く、また電力損失が少なく、高温動作性にも優れていることから、様々な分野での使用が検討されている。
【０００３】
例えば高電圧、大電流の用途に用いられる大電力用半導体装置にワイドギャップ半導体を用いると、半導体素子の高集積化による高性能化やインバータなどの電力変換装置の小型化や低損失化が期待できることから、近年開発が進められている。もっとも、半導体装置の大電流化や半導体素子の高集積化に伴い、半導体素子からの発熱量も増大する傾向にある。発熱量が一定以上に達すると、半導体素子や回路基板などが熱膨張するが、熱膨張係数差に起因して、歪応力が残留し、その影響で半導体素子の特性の変動が発生するという問題が生じ、長期信頼性の確保が問題となっていた。
【０００４】
また近年、ブルーレイディスクなどの高密度光ディスクの記録や読み出し用のレーザーや、ＬＥＤ照明などにもワイドギャップ半導体が用いられるようになっている。レーザーやＬＥＤ照明などの用途では、さらなる発光強度の向上が要求されているが、電流量を増大させて発光強度を高めると発熱を伴うため、上記残留歪の影響で、波長や偏光特性にばらつきが発生し、長期信頼性が低下するという問題が生じていた。
【０００５】
このように半導体装置の大電流化や半導体素子の集積化に伴い、半導体素子の発熱量は増大する傾向にあり、またＳｉＣやＧａＮなど、Ｓｉより高い温度で動作可能な半導体素子の実用化によって、使用時の耐熱温度として、更に高い温度が要求されるようになっている。
【０００６】
このような問題の対策として、従来からファンや冷却フィンなどの冷却装置によって温度の低減が図られているが、ワイドギャップ半導体などのように従来よりも高温となる場合には、冷却装置では十分に冷却することができない。
【０００７】
また半導体素子同士や半導体素子と回路基板との接合に用いるはんだ材料としてＰｂ系はんだを用いると、はんだに上記歪応力が残留しやすく、熱膨張と熱収縮の繰り返しによって、はんだ接合部に亀裂が生じたり、高温によってはんだが溶融してしまい、接合が外れるというがあった。
【０００８】
そこで、Ｐｂ系はんだよりも融点の高いＡｕ合金系はんだを用いることが提案されている。しかしワイドギャップ半導体の使用可能温度はＡｕ合金系はんだの融点よりも高いため、Ａｕ合金系はんだが溶融したり、歪応力の残留によってはんだ接合部に亀裂が生じるという問題がある。またＡｕ合金系はんだは高価であり、製造コストの面からも汎用的に使用することは難しい。
【０００９】
上記歪応力を緩和する技術として特許文献１には半導体素子と回路基板との間にエポキシ樹脂などの応力緩和層を設ける技術が開示されているが、樹脂は塑性変形性に優れているものの、融点が低いため、上記Ａｕ合金系はんだと同様、高温時に溶融するという問題がある。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００９−１０４３６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
本発明は上記のような問題点に鑑みてなされたもので、その目的は、半導体素子間や半導体素子と回路基板との間で生じる熱膨張による歪応力を緩和し、長時間使用（５００時間以上）しても該歪応力の影響によって半導体素子の電極に亀裂が生じるのを抑制したり、歪応力による半導体素子の特性の変動を抑制することによって、長期間にわたって高い信頼性を有する半導体装置を提供することにある。
【課題を解決するための手段】
【００１２】
上記課題を達成し得た本発明は、電極を有する半導体素子と、回路基板とが、接合部材を介して接合された構成を１以上含む半導体装置であって、前記接合部材は、Ａｌ合金層と純Ａｌ層との積層構造からなり、前記Ａｌ合金層は、前記半導体素子の電極側に配置され、前記純Ａｌ層は、前記回路基板側に配置されていることに要旨を有する。
【００１３】
本発明では、前記電極の一部または全部が、前記接合部材で構成されていることも好ましい実施態様である。
【００１４】
また前記純Ａｌ層のＡｌ純度が９９．５％以上であることも好ましい実施態様である。
【００１５】
更に前記Ａｌ合金は、Ｎｉ、Ｃｏ、Ｆｅ、およびＭｎよりなる群から選ばれる少なくとも１種を合計で０．１〜１０原子％含有すると共に、Ｎｄ、Ｌａ、およびＰｒよりなる群から選ばれる少なくとも１種を合計で０．１〜６原子％含有するものであることも好ましい実施態様である。
【発明の効果】
【００１６】
本発明によれば半導体素子間や、半導体素子と回路基板は、純ＡｌとＡｌ合金の積層構造からなる接合部材を介して接合させているため、稼働時に発生する歪応力は、該接合部材が塑性変形することによって緩和できる。したがって本発明の半導体装置は、半導体素子や回路基板にかかるストレスを小さくできるため、残留した歪応力による半導体素子の特性の変動が抑制されており、従来よりも優れた長期信頼性を有する。
【図面の簡単な説明】
【００１７】
【図１】図１は、本発明の半導体装置一例を示す概略断面図である。
【図２】図２は、本発明の他の半導体装置一例を示す概略断面図である。
【図３】図３は、実施例１で使用したＬＥＤ半導体装置を示す概略断面図である。
【図４】図４は、実施例２で使用した絶縁ゲート型バイポーラ・トランジスタを示す概略断面図である。
【図５】図５は、亀裂密度とＮｉ、Ｃｏ含有量の関係を示すグラフである。
【発明を実施するための形態】
【００１８】
本発明者らは上記課題を解決すべく、鋭意研究を重ねてきた。その結果、半導体素子間、或いは半導体素子と基板を、純ＡｌとＡｌ合金との積層構造からなる接合部材を介して接合することによって、上記課題を解決できることを見出し、本発明に至った。
【００１９】
以下、図面を参照しながら、本発明の半導体装置の好ましい実施形態を説明するが、本発明はこれに限定されない。
【００２０】
図１は、本発明に係る半導体装置の好ましい実施形態を説明する概略断面説明図である。図１は、電極３を有する半導体素子２と、回路基板１に形成された回路（図示せず）とが、接合部材４を介して接合された構成を１以上含む半導体装置である。具体的には、接合部材４は、純Ａｌ層６とＡｌ合金層５との積層構造からなり、Ａｌ合金層５は、半導体素子２の電極３側に配置され、純Ａｌ層６は、回路基板１側に配置されている。
【００２１】
本発明では接合部材４を純Ａｌ層６とＡｌ合金層５からなる積層構造とすることにより、熱伝導性に優れ柔軟性の高い純Ａｌ層６によって稼働時の発熱によって生じる半導体素子間（後記図２参照）や半導体素子２と回路基板１との間の熱膨張係数差に起因する歪応力を緩和・吸収させると共に、純Ａｌに比べて耐熱性の高いＡｌ合金層５によって純Ａｌ層６と半導体素子２の電極３との接続性を確保することができる。
【００２２】
また図２は本発明の他の好ましい実施形態であり、複数の半導体素子をアレイ状に集積させた半導体装置の概略説明図である。図２は、電極３ａを有する第１の半導体素子２ａと電極３ｂを有する第２の半導体素子２ｂとが、接合部材４を介して接合された構成を１以上含む半導体装置である。具体的には、上記図１と同様、接合部材４を構成するＡｌ合金層５は、第１の半導体素子２ａの電極３ａ側に配置され、純Ａｌ層６は、基板側に配置されている。
【００２３】
このように接合部材４を介して複数の半導体素子間を接合させれば、上記図１の場合と同様、接合部材を構成する純Ａｌ層６によって稼働時の発熱によって生じる半導体素子間の熱膨張係数差に起因する歪応力を緩和・吸収することができると共に、Ａｌ合金層５によって純Ａｌ層６と半導体素子の電極との接続性を確保することができる。
【００２４】
なお、複数の半導体素子を集積させる場合、本発明では図２に限定されず、更に多くの半導体素子と接合部材が接合されていてもよく、その場合の基本的な構造は図２と同じである。
【００２５】
また本発明では、上記半導体素子の電極や回路の電極の一部または全部が、上記接合部材で構成されていてもよい。即ち、半導体素子の電極の一部または全部がＡｌ合金で構成されていてもよく、また回路基板の電極の一部または全部が純Ａｌで構成されていてもよい。なお、本発明では、基板に設けられた配線であっても、上記純Ａｌとの接合部分は、電極に含まれる。
【００２６】
このように半導体素子や回路の電極の一部または全部を上記接合部材で構成することによって、接合部材のみを純ＡｌとＡｌ合金とした場合に比べて、夫々の上記効果をより高めることができるからである。
【００２７】
以下、本発明の純Ａｌ層とＡｌ合金層からなる接合部材について説明する。
【００２８】
まず、本発明者らは熱膨張係数差に起因する歪応力の影響によって半導体素子の特性が低下するという上記問題を解消するために、半導体素子間、あるいは半導体素子と回路基板との間に該応力を吸収できる熱応力緩和層（接合部材４）を設けることとし、最適な材料について調べたところ、純Ａｌが有効であることを見出した。
【００２９】
純Ａｌは、Ｐｂ系はんだやＡｕ合金系はんだよりも融点が高く、また熱伝導性が高く、放熱効果に優れているため、ＳｉＣなどのワイドギャップ半導体を使用した半導体素子の稼働時の発熱温度でも溶融することがない。また半導体装置の稼働によって発生する温度において純Ａｌ層が軟化するため、熱膨張係数差によって発生する歪応力を、純Ａｌ層が柔軟に変形することによって、吸収、緩和できる。
【００３０】
もっとも、このような歪応力に対する吸収、緩和効果を発揮するためには、純Ａｌ層にある程度の厚みを持たせることが望ましい。純Ａｌ層の厚みが薄すぎると、歪応力を十分に吸収、緩和できず、上記効果を発揮できないことがある。純Ａｌ層の厚みは、半導体素子の形状、素材や、稼働時の温度、熱膨張係数などに応じて適宜決定すればよいが、好ましくは半導体素子を構成する主要母材の厚さよりも厚くするのがよく、例えば好ましくは２倍以上、より好ましくは３倍以上とする。一方、純Ａｌ層の厚みを増大させすぎても、上記熱応力緩和層の効果は飽和すると共に、半導体装置の厚みが増すことから、好ましくは１０倍以下、より好ましく５倍以下とすることが望ましい。
【００３１】
なお、半導体素子を構成する主要母材の厚さとは、半導体素子を構成する半導体（例えばＳｉ、ＳｉＣなど）の厚さをノギスやマイクロメータ、或いはレーザー干渉法によって測定されるマザーウエハの厚さをいう。
【００３２】
また本発明で用いる純Ａｌとは、純度９９．５％以上のＡｌであることが好ましい。本発明では上記の通り、純Ａｌ層は歪応力を吸収、緩和する層としての役割を果たすが、Ａｌ層の柔軟性はＡｌの純度が低下するほど失われる。したがって純Ａｌ層が２５０℃以上の高温下で柔軟に変形して歪応力を吸収、緩和する効果を十分に発揮させるためには、Ａｌの純度は高い方が望ましい。具体的に純度は９９．５％以上のＡｌが好ましく、より好ましく純度９９．９％以上のＡｌ、更に好ましくは純度９９．９５％以上のＡｌである。なお、残部は不可避不純物である。
【００３３】
本発明では、半導体素子側の電極と、上記純Ａｌ層との接合を高めるために、該電極と純Ａｌ層の間にＡｌ合金の層を設ける。Ａｌ合金層を設けることによって、純Ａｌ層では十分な耐熱性が得られない２００℃以上の温度域でも優れた耐熱性を発揮できる。
【００３４】
このように、Ａｌ合金層は純Ａｌ層の欠点を補完するために設けられたものであり、純Ａｌ層とＡｌ合金層からなる積層構造を接合部材として用いることによって、熱膨張係数差による熱応力の緩和と高い耐熱性を兼ね備えた接合部材を得ることができる。
【００３５】
また本発明に用いるＡｌ合金層に添加する合金元素としては、次の観点から約３００℃程度の熱履歴によって導電性の高い析出物が形成可能な元素であることが望ましい。
【００３６】
まず、３００℃程度としたのは、半導体素子の稼働時の温度がおおむね３００℃程度となることがあり、この温度域での耐熱性を確保し、半導体素子と純Ａｌ層との接合を維持する必要があるからである。
【００３７】
また、Ａｌ合金層に３００℃程度の熱履歴が加えられた場合に、合金成分が析出することが望ましいとしたのは、３００℃程度の熱履歴が加えられた際に、Ａｌ合金層内部で合金元素を析出させれば、この析出物によって半導体素子の電極と純Ａｌ層との導電性を維持しつつ、Ａｌ合金層に歪応力による亀裂等が生じるのを防ぐことができるため、接合部材を介して半導体素子同士、あるいは半導体素子と回路基板との接合を維持できるからである。このようにＡｌ合金層内部で析出物を析出させることによって、本発明の熱緩和部材が、高温下でも優れた安定性を発揮できる。
【００３８】
なお、本発明において３００℃の熱履歴には、製造工程において加えられる３００℃以上の熱に限らず、使用に伴う発熱によって３００℃以上に達する場合も含む。
【００３９】
このような性質を付与する合金元素（Ｘ）として、Ｎｉ、Ｃｏ、Ｆｅ、Ｍｎなどの遷移金属を添加すると、耐熱性を高めることができるので望ましい。またＮｉ、Ｃｏ、Ｆｅ、およびＭｎは、Ａｌ合金層と、このＡｌ合金層に直接接触する半導体素子の電極との接触電気抵抗を低減するのに有効な元素である。これらの中でも、特に好ましい合金元素はＮｉやＣｏである。ＮｉやＣｏは熱処理によって界面に導電性のＮｉ含有析出物などが形成され、絶縁性酸化アルミニウム等の生成が抑制されるため、接触電気抵抗を低く抑えることができる。これらの合金元素（Ｘ）は単独で添加してもよいし、併用してもよい。
【００４０】
またこれら合金元素（Ｘ）の含有量は合計量（単独の場合は単独量）で、０．１〜１０原子％とすることが好ましい。０．１原子％を下回ると合金元素（Ｘ）による上記耐熱性向上効果が十分に得られないことがある。より好ましい合金元素（Ｘ）の添加量の下限は０．２原子％、更に好ましくは０．５原子％である。一方、合金元素（Ｘ）の含有量が１０原子％を超えると、Ａｌ合金の柔軟性が失われて、高温下で使用した場合に歪応力の影響によってＡｌ合金層に亀裂が生じることがある。より好ましい合金元素（Ｘ）の添加量の上限は６原子％、更に好ましくは２原子％である。
【００４１】
また上記合金元素（Ｘ）と共に、希土類元素（Ｙ）を添加することが望ましい。３００℃近傍の高温下では、ヒロックと呼ばれる微細な突起が電極を構成する配線膜等の表面に形成されて、半導体装置としての性能が低下する場合があるが、希土類元素は、加熱による結晶粒の成長、拡散を抑制して、耐ヒロック性の向上に有用だからである。
【００４２】
希土類元素（Ｙ）として、Ｎｄ、Ｌａ、Ｐｒなどの高融点希土類元素を添加すると、これら希土類元素が、大電流通電時の断線防止という効果を発揮することができるので望ましい。これらの中でも、特に好ましい希土類元素（Ｙ）としてはＮｄやＬａである。これらの希土類元素（Ｙ）は単独で添加してもよいし、併用してもよい。
【００４３】
本発明で用いるＡｌ合金は好ましくは上記合金元素を含み、残部Ａｌ及び不可避不純物である。
【００４４】
またこれら希土類元素（Ｙ）の含有量は合計量（単独の場合は単独量）で、０．１〜６原子％とすることが好ましい。希土類元素（Ｙ）が０．１原子％を下回ると希土類元素（Ｙ）による上記断線防止効果が十分に得られないことがある。より好ましい希土類元素（Ｙ）の添加量の下限は０．２５原子％、更に好ましくは０．３５原子％である。一方、希土類元素（Ｙ）の含有量が６原子％を超えると、希土類元素を起因とする膜割れや剥離が生じることがある。より好ましい希土類元素（Ｙ）の添加量の上限は３原子％、更に好ましくは２原子％である。なお上記Ａｌ合金層の厚みは特に限定されない。
【００４５】
以上、本発明の積層構造について説明した。
【００４６】
次に本発明の半導体素子の製造方法について説明する。
【００４７】
回路基板としては特に限定されず、各種用途に用いられる電子回路等が例示される。また回路基板に形成される電極や配線材料等についても特に限定されない。本発明の接合部材を構成する純Ａｌ層は、回路基板の電極や配線など所望の位置に形成すればよい。
【００４８】
接合部材を構成する純Ａｌ層を形成するにあたっては、成膜方法は特に限定されず、例えば公知のスパッタリング法や溶射法で成膜してもよい。
【００４９】
次に、接合部材を構成するＡｌ合金層を、上記純Ａｌ層上に形成する。Ａｌ合金層を形成するにあたっては、成膜が容易であることからスパッタリング法によることが好ましい。
【００５０】
スパッタリング法の条件としては上記純Ａｌ層と同様の条件でもよい。また使用するターゲット材は、Ａｌ合金層と同じ組成のものをもちいればよい。
【００５１】
このようにして形成した接合部材のＡｌ合金側に、半導体素子の電極を接地させるが、公知の方法により、接地させればよい。
【００５２】
なお、本発明で用いることができる半導体素子としては特に限定されず、各種トランジスタ、サイリスタ（ＳＣＲ）、ダイオード（整流器）、発光ダイオード（ＬＥＤ）等が例示される。
【００５３】
以上のようにして、半導体素子は接合部材を介して回路基板と接合することができる。
【００５４】
また本発明では、半導体素子を個別部品（単体チップ）として上記のように接合部材を介して回路基板に接合させる場合に限らず、複数の半導体素子を用いて集積回路とする場合にも適用できる。特に複数の半導体素子を積層させアレイ状の集積回路とする場合は、半導体素子間に上記接合部材を介在させればよい。
【実施例】
【００５５】
以下、実施例を挙げて本発明をより具体的に説明するが、本発明はもとより下記実施例によって制限を受けるものではなく、前・後記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
【００５６】
（実施例１）
半導体素子としてＧａＮ系ＬＥＤ（シチズン電子製：ＬＣ−Ｌ２３０−ＣＩＯＮ−Ａ）を用いて図３に示すような電極部を作製して、１００時間の通電試験と５００時間の通電試験を行ない、夫々の試験における亀裂発生の有無を調べた。
【００５７】
回路基板（材質：アルミナ）上にまず、純度９９．９％のＡｌ膜（純Ａｌ層：厚さ６００ｎｍ）をスパッタリング法で成膜した後、２原子％Ｎｉ−Ａｌ合金膜（Ａｌ合金層：厚さ３００ｎｍ）をスパッタリング法で成膜し、接合部材（純Ａｌ／Ａｌ合金）を形成した。次いでＡｌ合金層にＬＥＤ（半導体素子）の電極面（図示せず）を接地させた。なお、半導体素子を構成する主要母材の厚さ（１００ｎｍ）は、レーザー干渉法によって測定した。また純Ａｌ層、Ａｌ合金層の厚みは触針式膜厚計によって測定した。各膜の成分についてはＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）発光分析法によって測定した。
【００５８】
また回路基板の片面には、基板側から順に約１５０ｎｍ厚のＮｉ層および約１００ｎｍ厚のＡｕ層が形成された配線膜が形成されているが（図示しない）、上記純Ａｌ層とＡｌ合金層は図示しないオーミック層とバリア層との間に形成されている。
【００５９】
ＬＥＤ（半導体素子）のｐ側電極は、３ｎｍ厚のＮｉ層と約１５０ｎｍ厚のＡｕ層の積層構造とした。また拡散防止層は、約３０ｎｍ厚のＴｉ層と約３００ｎｍ厚のＡｕ層の積層構造とした。
【００６０】
比較例として、上記接合部材（純Ａｌ層とＡｌ合金層）に代えて２０原子％Ｓｎ−Ａｕ（比較例１）、１０原子％Ｇｅ−Ａｕ（比較例２）を用いてはんだ付けした以外は実施例１と同様にしてＬＥＤ半導体装置を作製した。なお、はんだ条件は２９０℃で６０秒間、加圧着した。
【００６１】
試験条件
ＬＥＤ半導体装置に定格電流密度比＋１５％の条件で、１００時間、５００時間通電させた後、ＬＥＤ（半導体素子）のｐ側電極を光学顕微鏡（倍率３０〜１００倍）で観察して、亀裂の有無を調べた。亀裂が観察された場合を×、観察されなかった場合を○と評価した。結果を表１に示す。
【００６２】
【表１】
【００６３】
表１に示すように、本発明の要件を満たす純Ａｌと、２原子％Ｎｉ−Ａｌ合金膜からなる積層構造の接合部材を用いた場合は、１００時間通電のみならず、５００時間もの長時間通電させてもｐ側電極に亀裂は生じておらず、高温状態で稼働させても半導体素子の長期信頼性を確保できたと共に、長時間に亘って電流密度を高めてＬＥＤの発光効率を維持することができた。
【００６４】
なお、Ａｌ合金層、純Ａｌ層、基板についても光学顕微鏡で観察したが亀裂は発生していなかった。
【００６５】
一方、比較例１では、１００時間通電後は良好な結果だったが、５００時間通電試験後の半導体素子の電極に亀裂が観察された。また比較例２では１００時間通電試験後の半導体素子の電極に亀裂が観察され、高温状態で稼働させると半導体素子の信頼性が低下することが分かった。
（実施例２）
図４に示すような絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ）が実装された半導体装置（応力緩和層を有する半導体装置と半導体素子の集合体）を作製した。
【００６６】
具体的には、まず、回路基板（材質：ＡｌＮ）上に純度９９．５％のＡｌ膜（純Ａｌ層）を溶射した後、図５に示す各種合金膜（Ａｌ合金層：厚さ１００ｎｍ）をスパッタリング法で成膜し、接合部材（純Ａｌ／Ａｌ合金）を形成した。次いでＡｌ合金膜上に半導体素子（ＩＧＢＴ）の電極面を接地させた。なお、半導体素子の接地は、不溶性ガス中で６００℃の加熱を１時間保持しておこなった。また半導体素子を構成する主要母材の厚さは２００ｎｍであり、純Ａｌ層の厚さは３５０ｎｍであった。なお、図５における各種合金膜（Ａｌ−ｘ原子％Ｎｉ−５原子％Ｎｄ、Ａｌ−ｘ原子％Ｎｉ−３原子％Ｌａ、Ａｌ−ｘ原子％Ｃｏ−６原子％Ｎｄ、Ａｌ−ｘ原子％Ｃｏ−３原子％Ｌａ）はＮｉとＣｏの含有量（ｘ）を変化させたものである。
【００６７】
このような半導体装置に、電子情報技術産業規格（ＪＥＩＴＡ：ＥＤ−４７０１）に準拠して信頼性試験を実施した。具体的には、熱衝撃試験（１００℃で５分間保持した後、０℃で５分間保持するサイクルを１０サイクル）と温度サイクル試験（−４０℃で６０分保持した後、１５５℃で６０分保持するサイクルは１００サイクル繰り返し）を実施した。その後、回路基板を分解し、Ａｌ合金層を透過Ｘ線で観察し、線状コントラストが観察された場合、該線状コントラストを亀裂密度として計測した。具体的には、マイクロフォーカス機能付きのＸ線顕微鏡でＡｌ合金層の透過像を観察した。この際、管電圧を２０〜３０ｋＶとすると共に、等倍撮影したデータを２〜１０倍に拡大して線状コントラストを確認した。結果を図５に示す。
【００６８】
図５に示すように、Ａｌ合金層が本発明で規定する範囲内の添加量のＡｌ合金を用いた場合、優れた効果を発揮した。
【符号の説明】
【００６９】
１ 回路基板
２、２ａ、２ｂ、２ｃ、２ｄ 半導体素子
３、３ａ、３ｂ 電極
４ 接合部材
５ Ａｌ合金層
６ 純Ａｌ層
【特許請求の範囲】
【請求項１】
電極を有する半導体素子と、回路基板とが、接合部材を介して接合された構成を１以上含む半導体装置であって、
前記接合部材は、Ａｌ合金層と純Ａｌ層との積層構造からなり、
前記Ａｌ合金層は、前記半導体素子の電極側に配置され、
前記純Ａｌ層は、前記回路基板側に配置されていることを特徴とする半導体装置。
【請求項２】
前記電極の一部または全部が、前記接合部材で構成されている請求項１に記載の半導体装置。
【請求項３】
前記純Ａｌ層のＡｌ純度が９９．５％以上である請求項１または２に記載の半導体装置。
【請求項４】
前記Ａｌ合金は、Ｎｉ、Ｃｏ、Ｆｅ、およびＭｎよりなる群から選ばれる少なくとも１種を合計で０．１〜１０原子％含有すると共に、Ｎｄ、Ｌａ、およびＰｒよりなる群から選ばれる少なくとも１種を合計で０．１〜６原子％含有するものである請求項１〜３のいずれかに記載の半導体装置。
【請求項１】
電極を有する半導体素子と、回路基板とが、接合部材を介して接合された構成を１以上含む半導体装置であって、
前記接合部材は、Ａｌ合金層と純Ａｌ層との積層構造からなり、
前記Ａｌ合金層は、前記半導体素子の電極側に配置され、
前記純Ａｌ層は、前記回路基板側に配置されていることを特徴とする半導体装置。
【請求項２】
前記電極の一部または全部が、前記接合部材で構成されている請求項１に記載の半導体装置。
【請求項３】
前記純Ａｌ層のＡｌ純度が９９．５％以上である請求項１または２に記載の半導体装置。
【請求項４】
前記Ａｌ合金は、Ｎｉ、Ｃｏ、Ｆｅ、およびＭｎよりなる群から選ばれる少なくとも１種を合計で０．１〜１０原子％含有すると共に、Ｎｄ、Ｌａ、およびＰｒよりなる群から選ばれる少なくとも１種を合計で０．１〜６原子％含有するものである請求項１〜３のいずれかに記載の半導体装置。
【図１】
【図２】
【図５】
【図３】
【図４】
【図２】
【図５】
【図３】
【図４】
【公開番号】特開２０１２−１５３１３（Ｐ２０１２−１５３１３Ａ）
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願番号】特願２０１０−１５０２１４（Ｐ２０１０−１５０２１４）
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００１１９９）株式会社神戸製鋼所 (5,860)
【Ｆターム（参考）】
【公開日】平成２４年１月１９日（２０１２．１．１９）
【国際特許分類】
【出願日】平成２２年６月３０日（２０１０．６．３０）
【出願人】（０００００１１９９）株式会社神戸製鋼所 (5,860)
【Ｆターム（参考）】
[ Back to top ]