半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法
【課題】半導体の薄型化および高密化を実現する際に、半導体装置の反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間の接続歩留りおよび接続信頼性の高い半導体装置を提供することおよびそれを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法を提供する。
【解決手段】半導体装置１０は、外部部材との電気的接続を行う外部接続用端子２のための複数個の外部接続用ランド１がベース基板３に配列されている。各外部接続用ランド１は、実装時におけるベース基板３の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている。
【解決手段】半導体装置１０は、外部部材との電気的接続を行う外部接続用端子２のための複数個の外部接続用ランド１がベース基板３に配列されている。各外部接続用ランド１は、実装時におけるベース基板３の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法に関するものである。
【０００２】
詳細には、半導体装置間の接続歩留りに優れ、接続信頼性の高い半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法に関するものである。
【背景技術】
【０００３】
近年、電子機器の小型化・軽量化かつ高機能化が進むに伴い、半導体装置の高密度実装化が要求されている。この要求に応えるべく、従来、半導体装置の薄型化や、それら半導体装置同士を積層し高密度化された半導体装置が広く使われている。
【０００４】
半導体の薄型化は、半導体チップや基板など半導体を構成する部品を薄型化、小型化することによって達成されている。加えて、近年では半導体装置の高密度化のために積層された半導体が用いられている。
【０００５】
上記積層し高密度化された半導体装置では、上段の半導体装置と下段の半導体装置とが積層され電気的に導通が取られ、かつ下段の半導体装置が実装基板に接続されている。このように半導体装置を積層型とすることによって、半導体装置の高密度実装化がなされている。
【０００６】
これら半導体装置では、パッケージ形態にかかわらず配線基板の基材である絶縁性基板と半導体チップ等を封止する樹脂とは素材が異なるため、各素材の熱膨張係数の差によって半導体実装時に、応力が生じる。リードフレームを有する構成の半導体装置では、リードフレームにより応力は効果的に吸収され得る。
【０００７】
しかしながら、リードフレームを有しない構成では、応力は吸収され難いため、外部接続用端子に応力がかかり、外部端子とプリント基板上の接続電極（ランド）との接触不良が生じるという問題がある。
【０００８】
これらの接触不良を解決するための技術として、例えば、特許文献１に開示された半導体装置１００では、図６に示すように、外部接続用端子１０１が半導体装置１００の中央から外周に向かうにつれて、徐々に外部接続用端子１０１の背丈が高くなるようになっていることを解決手段としている。
【特許文献１】特開平２００２−１６４４７３号公報（平成１４年６月７日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の構成では、薄型化および高密度化が求められる半導体装置において不十分であるという問題を生じる。
【００１０】
具体的には、半導体装置の薄型化は、半導体チップ、樹脂封止、ベース基板の薄型化、および外部接続用端子高さを低くすることにより行われる。しかしながら、薄型化が進むと、薄型化された半導体装置における各部材の線膨張率の差がさらに顕著になるため、半導体装置の反り量をコントロールするのが難しくなる。
【００１１】
半導体装置を実装基板に実装する際に、外部接続用端子の高さを低く抑えるため、常温であっても、わずかな半導体装置の反り量が原因で、後述する図７に示すように、接続不良が生じやすくなる。
【００１２】
また、高密度化のためには、半導体装置同士を積層することが挙げられる。
【００１３】
ここで、図７に従来の積層型半導体装置２００を示す。積層型半導体装置２００は、薄型化された半導体装置２１０・２２０同士が積層されたものである。積層型半導体装置２００は、ベース基板２０３に半導体チップ２０４が接着層２０５を介し搭載されている。さらに、ベース基板２０３の半導体チップ２０４が搭載された面および半導体チップ２０４が搭載された面の裏側には、外部接続用ランド２０１が形成されている。
【００１４】
半導体チップ２０４が搭載された面の外部接続用ランド２０１には、外部接続用端子２０２が形成され、さらに、外部接続用端子２０２に形成された外部接続用ランド２０１を介して半導体装置２１０と接続されている。
【００１５】
半導体チップ２０４が搭載された面の裏側に形成された外部接続用ランド２０１には、外部接続用端子２０２が形成され、さらに、外部接続用端子２０２に形成された外部接続用ランド２０１を介して実装基板２３０と接続されている。
【００１６】
半導体装置２１０・２２０は薄型化された半導体装置であり、各部材は薄型化されているため、各部材の線膨張率の差がさらに顕著になる。そのため、常温において生じる半導体装置の反り量をコントロールするのが困難である。
【００１７】
また、半導体装置２１０・２２０は、基板実装や積層をするためにリフロー工程で加熱される。半導体装置各素材には熱膨張係数の差があるため半導体装置２１０・２２０には常温時以上の応力が加わる。上下段の半導体装置２１０・２２０同士の積層間、および下段の半導体装置２２０と実装基板２３０との間では、応力によって反りが発生し、外部接続用端子２０２の高さが低く抑えられているため、半導体装置２１０・２２０が部分的に接触が絶たれている。すなわち、接続不良が生じている。
【００１８】
上述したように、従来の半導体装置では、常温・リフローの加熱によって、半導体装置および積層型半導体装置に接続不良が発生しやすくなるという問題が生じる。すなわち接続信頼性が低いことを意味する。加えて、接続信頼性が低いことは、製造工程において接続歩留まりが低いことを意味する。これらは、半導体装置を提供する上で重大な問題である。
【００１９】
なお、先に挙げた特許文献１の半導体装置１００は、外部接続用端子１０１が半導体装置１００の中央から外周に向かうにつれて、徐々に外部接続用端子１０１の背丈が高くなるようになっていることを解決手段としている。そのため、応力により半導体装置１００に反りが生じた場合であっても、外部接続用端子１０１と実装基板間での接続不良は生じない。
【００２０】
ところが、接触不良の問題は解決しているものの、上記半導体装置は、外部接続用端子の背丈が外周部に位置するものほど高くなっていることを特徴としている。そして、各外部接続用端子を形成するためには、スクリーンマスクを使用する印刷方式を用いて外部接続用端子が形成されている。しかしながら、当該方式は半導体装置を製造するプロセスとしては一般的ではない。
【００２１】
また、半導体装置の反り方向は各素材の線膨張係数により一定ではなく、半導体装置１００とは逆に、外周から中央に向かうにつれて外部接続用端子を高くするケースも発生する。さらに、設備投資を必要とするため、製造コスト的にもデメリットが存する。
【００２２】
上記問題点が存するため、上記の各半導体装置は実際の実施も含めた点で鑑みると未だ、薄型化・高密度化において不十分な点があり、新たなプロセス開発が必要である。
【００２３】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体の薄型化および高密化を実現する際に、半導体装置の反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間の接続歩留りおよび接続信頼性の高い半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２４】
本発明の半導体装置は、上記課題を解決するために、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、上記各外部接続用ランドは、実装時におけるベース基板の反りと半導体装置の反りとのいずれか一方又は両方に合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴としている。
【００２５】
上記の構成によれば、外部接続用ランドの高さは、半導体装置の実装時に生じたベース基板の反りと半導体装置の反りとのいずれか一方又は両方に合わせて、あらかじめ調整されている。そのため、ベース基板の反りと半導体装置の反りとのいずれか一方又は両方に反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間において接続不良を抑制できる。すなわち、接続歩留りおよび接続信頼性の高い半導体装置を提供できる。
【００２６】
本発明の半導体装置では、上記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面の裏面に形成された場合、半導体チップが搭載された面の裏面での他の半導体装置または実装基板との接続の歩留まりが上がり且つ信頼性が向上する。
【００２７】
本発明の半導体装置では、上記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面の裏面に形成されていることが好ましい。
【００２８】
上記外部接続用ランドが、前記ベース基板における半導体チップが搭載された面に形成された場合、半導体チップが搭載された面での他の半導体装置との接続の歩留まりが上がり且つ信頼性が向上する。
【００２９】
本発明の半導体装置では、前記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面に形成されていることが好ましい。
【００３０】
上記構成によれば、半導体チップが搭載された面に外部接続用ランドが形成されているため、他の半導体装置との積層ができる。
【００３１】
本発明の半導体装置では、前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることが好ましい。
【００３２】
上記外部接続用ランドが、銅箔パターンとメッキとによって構成されていることにより、外部接続用ランドを製造する既存設備を用いて外部接続用ランドを形成することができる。
【００３３】
本発明の半導体装置は、上記課題を解決するために、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されていることを特徴としている。
【００３４】
また、本発明の半導体装置は、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されており、上記外部接続用端子は、実装時におけるベース基板の反りに合わせて、その高さが配列箇所に応じて異なっていることを特徴としている。
【００３５】
上記の構成によれば、上記外部接続用ランドに外部接続用端子が実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じて形成されており、上記外部接続用端子の高さは微細な調整を行うことができるため、半導体実装時の上記半導体装置には接続不良が生じ難い。
【００３６】
本発明の半導体装置では、前記外部接続用端子は、前記ベース基板における半導体チップが搭載された面の前記外部接続用ランドに少なくとも一箇所形成されていることが好ましい。
【００３７】
上記外部接続用端子は、前記ベース基板における半導体チップが搭載された面の前記外部接続用ランドに少なくとも一箇所形成されているため、この面での接続不良を防止することができる。
【００３８】
本発明の半導体装置では、前記外部接続用端子が半田ペーストからなっていることが好ましい。
【００３９】
上記外部接続用端子が半田ペーストからなっていることにより、外部接続用ランドと外部接続用端子との接続信頼性を向上させることができる。
【００４０】
本発明の半導体装置では、前記外部接続用端子がフラックスからなっていることが好ましい。
【００４１】
上記外部接続用端子がフラックスからなっていることにより、実装時における半導体装置の外部接続用端子のボリュームアップに寄与しないため、外部接続用端子の高さを低く抑え、半導体装置の取り付け高さを抑えることができるというさらなる効果を奏する。
【００４２】
本発明の半導体装置では、前記外部接続用端子がワイヤバンプからなっていることが好ましい。
【００４３】
上記、上記外部接続用端子がワイヤバンプからなっていることにより、安定したバンプ形状・高さを形成することが可能となり、又従来の設備が使用でき新たな設備投資を必要としない。
【００４４】
本発明の半導体装置では、前記外部接続用ランドに、複数個のワイヤバンプが形成されていることが好ましい。
【００４５】
なお、複数個のワイヤバンプの存在の有り方は、例えば、同一平面状に複数個並べて存在する場合と、立体的に複数個を積層する場合とがある。上記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプが形成されていることにより、複雑なワイヤバンプの高さ調整が可能となる。
【００４６】
本発明の積層型半導体装置は、上記課題を解決するために、上記半導体装置と、他の半導体装置とが互いに電気的に接続されて積層されていることを特徴としている。
【００４７】
上記の構成によれば、上記半導体装置と、他の半導体装置とが互いに電気的に接続されて積層されていることにより、他の半導体装置を用いた積層型半導体装置を提供することができる。
【００４８】
本発明の積層型半導体装置は、上記課題を解決するために、上記半導体装置同士が、互いに電気的に接続されて積層されていることを特徴としている。
【００４９】
上記の構成によれば、上記半導体装置同士が互いに電気的に接続されて積層されていることにより、積層型半導体装置を提供することができる。
【００５０】
本発明のベース基板は、上記課題を解決するために、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランド配列されているベース基板において、上記外部接続用ランドは、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴としている。
【００５１】
上記の構成によれば、半導体実装時の上記外部接続用ランドにバラツキが生じにくい半導体装置のベース基板を提供することができる。
【００５２】
本発明のベース基板では、前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることが好ましい。
【００５３】
上記外部接続用ランドが、銅箔パターンとメッキとによって形成されていることにより、外部接続用ランドを製造する既存設備を用いて外部接続用ランドを形成することができる。
【００５４】
本発明の半導体装置の製造方法は、上記課題を解決するために、各外部接続用ランドをメッキによって形成する工程と、形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴としている。
【００５５】
上記構成によって、所定の外部接続用ランドをメッキによって、外部接続用ランドの高さを調整することができる。メッキ工程によって、上記調節を行うため、既存設備を用いることができ、新規設備投資を要しない。
【００５６】
本発明の半導体装置の製造方法は、上記課題を解決するために、銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程と、上記所定厚みにて形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴とする半導体装置の製造方法。
【００５７】
上記構成によって、エッチングによって外部接続用ランドの高さを調整することができる。エッチングによって上記調整を行うため、外部接続用ランドを所定厚みにて、一律に形成することが可能である。また、既存設備を用いることができ、新規設備投資を要しない。
【００５８】
本発明の半導体装置の製造方法は、上記課題を解決するために、外部部材との電気的接続を行う複数個の外部接続用端子がベース基板に配設された外部接続用ランド上に形成されており、上記各外部接続用端子は、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている半導体装置の製造方法であって、上記各外部接続用端子は、半導体チップとベース基板とのワイヤボンディング法による接続工程において該ワイヤボンディング法により形成されることを特徴としている。
【００５９】
上記構成によれば、外部接続用端子を任意の外部接続用ランドに形成することができ、外部接続用端子の高さも任意・微細に調整ができる。
【００６０】
本発明の半導体装置の製造方法では、前記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプからなる外部接続用端子を形成することが好ましい。
【００６１】
上記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプからなる外部接続用端子を形成することにより、複雑なワイヤバンプの高さ調整が可能な半導体装置を提供することができる。
【００６２】
本発明の半導体装置の製造方法では、前記少なくとも一箇所の外部接続用ランドを、前記ベース基板における半導体チップが搭載された面の裏面に形成することができる。上記外部接続用ランドを、前記ベース基板における半導体チップが搭載された面の裏面に形成することにより、裏面での他の半導体装置または実装基板との接続が可能な半導体装置を提供することができる。
【００６３】
本発明の半導体装置の製造方法では、前記少なくとも一箇所の外部接続用端子を、前記ベース基板における半導体チップが搭載された面に形成することができる。上記外部接続用端子を、前記ベース基板における半導体チップが搭載された面に形成さすることにより、ワイヤをベース基板に形成すると同時に、外部接続用端子を形成することができる。また、半導体チップが搭載された面に外部接続用ランドを形成するため、他の半導体装置との積層が可能な半導体装置を提供することができる。
【発明の効果】
【００６４】
本発明の半導体装置は、以上のように、各外部接続用ランドは、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっているものである。
【００６５】
本発明の半導体装置は、以上のように、上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されており、上記外部接続用端子は、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じて異なってものである。
【００６６】
本発明の積層型半導体装置は、以上のように、本発明の半導体装置同士または、本発明の半導体装置と他の半導体装置とが積層されている。
【００６７】
本発明のベース基板は、以上のように、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっているものである。
【００６８】
本発明の半導体装置の製造方法は、以上のように、各外部接続用ランドをメッキによって形成する工程と、形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含む方法である。
【００６９】
本発明の半導体装置の製造方法は、以上のように、銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程と、上記所定厚みにて形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含む方法である。
【００７０】
本発明の半導体装置の製造方法は、以上のように、上記各外部接続用端子を、半導体チップとベース基板とのワイヤボンディング法による接続工程において該ワイヤボンディング法により形成する方法である。
【００７１】
それゆえ、半導体の薄型化および高密化を実現する際に、半導体装置の反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間の接続歩留りおよび接続信頼性の高い半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法を提供するという効果を奏する。
【発明を実施するための最良の形態】
【００７２】
〔実施の形態１〕
本発明の一実施形態について図１ないし図２に基づいて説明すると以下の通りであるが、本発明はこれに限定されるものではない。
【００７３】
本実施の形態の半導体装置１０は、図１に示すように、ベース基板３の中央部の表面に接着層５を介して半導体チップ４が搭載されたものからなっている。ベース基板３と半導体チップ４とはワイヤ６によって電気的に接続されており、これら半導体チップ４およびワイヤ６は、封止樹脂７によって封止されている。半導体チップ４の周辺部および半導体装置１０の外端部には、他の半導体装置を積層するための外部接続用ランド１が形成されている。
【００７４】
一方、ベース基板３の裏面側にも、外部接続用ランド１が形成され、この外部接続用ランド１上には外部接続用端子２が形成されている。これら、ベース基板３の両面に形成されている外部接続用ランド１はエリアアレイ状に配列されている。
【００７５】
ベース基板３の構成材料としては、半導体装置の製造において、公知の構成材料を用いることができる。ベース基板３の具体的な構成材料としては、ガラスエポキシやポリイミドなどの絶縁材料を用いることができる。ベース基板３の厚さとしては特に制約はないが、０．０５ｍｍ〜０．５ｍｍ程度の厚さとすることが好ましい。
【００７６】
本実施の形態の外部接続用ランド１は、一般的な外部接続用ランドの材料を用いることができるが、メッキによって形成されることが好ましい。メッキを用いることにより既存の製造設備を利用製造する既存設備を用いて外部接続用ランドを形成することができるというさらなる効果を奏する。
【００７７】
外部接続用ランド１は、ベース基板３の両面に形成されているがこれに限定されるものではない。外部接続用ランド１は、半導体チップ４が搭載されている面に形成されていてもよい。これにより、半導体チップ４が搭載された面での他の半導体装置との接続の歩留まりが上がりかつ信頼性が向上する。
【００７８】
また、外部接続用ランド１は、半導体チップ４が搭載されている面の裏面に形成されていてもよい。これにより、半導体チップ４が搭載された面での他の半導体装置との接続の歩留まりが上がりかつ信頼性が向上する。
【００７９】
外部接続用ランド１はベース基板３に複数形成されている。外部接続用ランド１は、例えば、同図に示すように、ベース基板３の半導体チップ４が搭載されている面に４箇所形成され、ベース基板３の半導体チップ４が搭載されている面の裏側には６箇所形成されている。しかし、必ずしもこれに限らず、ベース基板３および半導体装置１０の反り特性に応じて形成する箇所を設定すればよく、図示された設置数に限定されるものではない。
【００８０】
また、外部接続用ランド１を設置する位置についても、特に限定されるものではない。しかしながら、ベース基板３の中心部には半導体チップ４が位置するため、ベース基板３の外端部から設置することが好ましい。
【００８１】
本実施の形態の半導体装置１０の外部接続用ランド１は、ベース基板３上の接続箇所によって長さが異なる。この長さは、半導体装置１０の実装時または積層時における各部材の熱膨張係数による応力に基づき定められる。
【００８２】
外部接続用端子２の材料としては、特に限定されるものではなく、半導体装置１０の製造にかかる一般的な材料を用いることができる。また、図示しないが、ベース基板３の両面には、導電性材料が用いられた配線パターンが形成されている。導電性の材料としては、導電性の良い材料が用いられればよい。好ましくは銅が挙げられる。導電材料の厚みとしては、特に限定されるものではないが、１０〜２０μｍ程度の厚みが好ましい。
【００８３】
ベース基板３に、配線パターンを形成する際には、この導電性材料上に配線パターンを保護するためのソルダーレジスト材を塗布し、図示しないが、外部端子やワイヤボンド端子部などのみが開口された基板とする。
【００８４】
半導体チップ４は、特に限定されるものではなく、用途に応じて適切なものが選択される。上記半導体チップ４の厚みに関しても特に限定されるものではないが、０．０５ｍｍ〜０．２ｍｍの厚みであることが好ましい。
【００８５】
半導体チップ４をベース基板３に張り合わせるための接着層５の材料としては、半導体装置の製造において、一般的に用いられる接着剤の材料を用いることができる。接着材料の厚さは、特に限定されないが、５〜５０μｍの厚みであることが好ましい。
【００８６】
接着の方法としては、例えば、接着層５として、絶縁性のシート材料などを半導体チップ４の基板側に接着し、ベース基板３に接着する方法が挙げられる。また、接着層５として、液状の接着剤を半導体チップ４の基板側に塗布して、ベース基板３に接着する方法なども挙げられる。
【００８７】
ワイヤ６は、ベース基板３と半導体チップ４を電気的に接続するものであれば、特に限定されるものではなく、半導体装置の製造において一般的に用いられるワイヤを用いることができる。
【００８８】
封止樹脂７の厚さは、特に制限されるものではないが、半導体チップ４の厚さや半導体装置１０が積層されるかによって、封止樹脂７の厚さは異なる。半導体装置１０が積層される際の一例として、外部接続用ランド１のピッチが０．６５ｍｍ以下０．５ｍｍ以上である場合は、封止樹脂７の厚さは、０．３ｍｍ以下０．１５ｍｍ以上程度にすることが望ましい。
【００８９】
半導体装置１０では、ベース基板３の両面に形成された外部接続用ランド１の高さが、常温もしくはリフロー等の加熱時に発生するベース基板３の反り特性および半導体装置１０の反り特性に応じて、配列された箇所に従い調整されている。そのため、半導体装置１０が実装された際に応力を受けたとしても、実装後に外部接続用ランド１の高さのバラツキは少ない。そのため、半導体装置１０において、実装時に外部接続用端子２が応力によって位置が大きく変化することによる接続不良は生じ難い。
【００９０】
次に、上記半導体装置１０が積層された例について説明する。図２は、積層型半導体装置２０の断面図である。
【００９１】
積層型半導体装置２０では、半導体装置１０と半導体装置３０とが積層され、実装基板４０に実装されている。この半導体装置３０は従来の半導体装置であり、外部接続用ランド１１を有するベース基板１３上に接着層１５を介して半導体チップ１４が搭載され、ベース基板１３と半導体チップ１４が電気的にワイヤ１６により接続され封止樹脂１７により封止されている。ベース基板１３に対する外部接続用ランド１１はそれぞれ一定の長さであって、エリアアレイ状に配列されている。半導体装置１０と半導体装置３０は外部接続用端子１２を介して積層されている。
【００９２】
ベース基板３の両面に形成された外部接続用ランド１の高さは、常温もしくはリフロー等の加熱時に発生する半導体装置１０の反り特性および半導体装置３０の反り特性に応じて、配列された箇所に従い調整されている。
【００９３】
半導体装置１０・３０を積層する際のリフロー工程によって、半導体装置１０・３０に応力が加わるが、上記調整が事前に行なわれることによって、ベース基板３の両面に形成された外部接続用ランド１高さはほぼ同じ高さに保たれており、その高さにバラツキが少ない。
【００９４】
そのため、応力によって外部接続用ランド１と外部接続用端子２との間に破断が発生することは起こり難い。本実施形態における積層型半導体装置２０によれば、接続不良を抑制することができ、接続信頼性が向上することなる。加えて、接続歩止まりも向上することができる。
【００９５】
また、図示しないランドグリッドアレイ（ＬＧＡ）と呼ばれる半導体装置では、外部接続用端子として半田ペーストまたはフラックスが用いられている。外部接続用端子の高さが非常に低く、一層の薄型化が図られているため、基板および半導体の反りの影響により接続不良が生じやすい。そのため、ＬＧＡの半導体装置に、本実施の形態に係る発明を用いた場合には、非常に効果的である。
【００９６】
なお、上述の説明では、半導体装置１０と半導体装置３０とが積層された場合について説明したが、本発明はこれに限られるものではない。半導体装置１０同士または、半導体装置１０と他の積層可能な半導体装置とが積層されていてもよい。本実施形態の配列箇所により長さが異なる外部接続用ランド１が形成されている半導体装置１０が積層・実装される場合であれば、本実施形態と略同様の効果が得られる。
【００９７】
〔実施の形態２〕
本発明の他の実施形態について図３ないし図５に基づいて説明すれば以下の通りである。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を略する。
【００９８】
本発明の半導体装置の一例を挙げると、図３に示すような、ベース基板３の両面側に外部接続用ランド１が形成されている半導体装置５０を挙げることができる。外部接続用ランド１には少なくとも一箇所、外部接続用端子２ａまたは外部接続用端子２ｂが形成されている。
【００９９】
ベース基板３に形成された外部接続用ランド１は、配列された箇所により長さの調整がされておらず、それぞれの外部接続用ランド１の長さは同一である。
【０１００】
外部接続用端子２ａまたは外部接続用端子２ｂの形成数は、外部接続用ランド１に少なくとも一箇所形成されていればよい。そのため、図３に示す外部接続用端子２ａおよび外部接続用端子２ｂの形成箇所に限定されるものではない。
【０１０１】
図３において、外部接続用端子２ａはベース基板３の半導体チップ４が搭載されていない面に形成され、外部接続用端子２ｂは、ベース基板３の半導体チップ４が搭載されている面に形成されている。しかしながら、図示されているようなベース基板３の形成面に限定されることなく外部接続用端子２ａ、外部接続用端子２ｂが形成されていてもよい。
【０１０２】
外部接続用端子２ａ・２ｂは、半導体チップ４が搭載されている面に形成されていてもよい。半導体チップが搭載されている面では、半導体装置が積層された場合、高い応力が半導体装置５０に加わり、接続不良が生じやすい。この面に高さを微細に調整できる外部接続用端子２ａ・２ｂが形成されることで、高い応力が加わったとしても、接続不良が生じ難い。
【０１０３】
外部接続用端子２ａは、例えば、フラックスにより形成されていてもよい。フラックスの材料は特に限定されるものではなく、半導体装置製造において一般的に使用される材料を用いることができる。
【０１０４】
外部接続用端子２ａの材料としてフラックスを用いた場合、フラックスは、実装および積層後の外部接続用端子のボリュームアップに寄与しないため、外部接続用端子の高さを低く抑え、半導体装置の取り付け高さを抑えたい場合などに有効である。半導体装置の薄型化には有効である。
【０１０５】
外部接続用端子２ａは、例えば、半田ペーストにより形成されていてもよい。半田ペーストの材料は特に限定されるものではなく、半導体装置製造において一般的に使用される材料を用いることができる。
【０１０６】
半田ペーストを用いた場合には、後述するフラックスの場合よりも半導体装置の取り付け高さが若干高くなるが、接続の信頼性はフラックスの場合よりも向上する。
【０１０７】
外部接続用端子２ａの形成方法としては、半田ペーストもしくはフラックスを転写するノズルの配列、先端径を変えることによって、ランドの配列箇所に対し任意に形成の有無を選択できる。またペーストもしくはフラックスの量および高さをも任意にコントロール可能することができる。
【０１０８】
また、図示はしていないが、外部接続用端子２ａを形成する際、半導体チップ搭載用のペーストノズルを使用する。ノズルの配列、穴の開口サイズを変えることにより、外部接続用ランドの配列箇所に対し任意に形成の有無を選択でき、また半田ペーストもしくはフラックスの量・大きさも任意にコントロール可能である。
【０１０９】
半導体チップ４をベース基板３に搭載する面と、外部接続用端子２ａを形成する面とが同一面である場合は、半導体チップ４をベース基板３に搭載すると同時に外部接続用端子２ａを形成することが可能となる。そのため、外部接続用端子２ａを形成するためだけのプロセスが不要となり、半導体製造のプロセスを簡素化することができる。
【０１１０】
外部接続用端子２ｂはワイヤバンプにより形成されている。外部接続用端子２ｂの材料としては特に限定されるものではないが、金、銅などを用いることができる。
【０１１１】
一箇所の外部接続用ランド１に複数の外部接続用端子２ｂが形成されていてもよい。図４に示すように、外部接続用端子２ｂを一箇所の外部接続用ランド１に対して複数個平面的に形成することが可能である。また、図５に示すように、外部接続用端子２ｂを一箇所の外部接続用ランド１に、３次元的に複数個形成することも可能である。
【０１１２】
このように、外部接続用端子２ｂを複数形成することによって、複雑な形状を有する外部接続用端子２ｂを形成することができる。
【０１１３】
半導体装置５０では、常温またはリフロー工程での加熱で生じる応力によって、外部接続用ランド１の高さは変化する。しかし、外部接続用ランド１の高さが変化したとしても、外部接続用ランド１に外部接続用端子２ａまたは外部接続用端子２ｂが形成されているため、外部接続用ランドの接続不良は生じ難い。また、この効果は、外部接続用端子２ａまたは外部接続用端子２ｂが、ベース基板３の両側面のいずれかに形成されているかにかかわらず同様である。
【０１１４】
また、図示しないが、半導体装置５０と従来の半導体装置または半導体装置５０同士を積層することも可能である。また、半導体装置５０と、図１に示した半導体装置１０とを積層することも可能である。この場合にも、上記と同様の効果を得ることができる。
【０１１５】
〔実施の形態３〕
本発明の他の実施形態の半導体装置の製造方法について以下に示す。
【０１１６】
＜各外部接続用ランドをメッキによって形成する工程＞
本工程は、メッキを用い高さを変えた外部接続用ランドを形成する工程である。
【０１１７】
使用されるメッキとしては、特に限定されないが、銅、ニッケルを用いることができる。
【０１１８】
銅を用い各外部接続用ランドが形成された場合は、後述するメッキによって各外部接続用ランドを積層する工程において、前処理としてメッキ処理を施す必要が生じないという利点がある。
【０１１９】
＜メッキによって各外部接続用ランドを積層する工程＞
本工程は、メッキによって所定の外部接続用ランドを積層し、その高さを調節する工程である。必要であれば、前処理工程として、外部接続用ランドの全体にメッキ処理を施す工程を含む。例えば、メッキとしてニッケルメッキを施す場合、前処理工程として、すべての外部接続用ランドにニッケルメッキが施される。
【０１２０】
メッキとして銅を用いる場合、ベース基板上の銅配線上に直接メッキを施せばよいため、前記前処理工程は不要である。
【０１２１】
メッキによって各外部接続用ランドを積層する工程では、配線パターン形成後に、マスクとして、ソルダーレジスト等を形成する工程が含まれる。このソルダーレジスト等の形成と同時に、所定の外部接続用ランドのみを開口した状態で、上記外部接続用ランドにメッキが施される。この、メッキでの処理を施すことによって、所定の外部接続用ランドがさらに厚みを増すため、外部接続用ランドの高さを調節することができる。
【０１２２】
上記工程によって、各外部接続用ランドが、実装時における半導体装置およびベース基板の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている半導体装置を実現することができる。当該製造方法は、ベース基板作製後の製造プロセスは従来のメッキ工程と同様であるため、新規設備投資が不要であるという点でメリットがある。
【０１２３】
＜銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程＞
また、上記各外部接続用ランド１をメッキによって形成する工程に替えて、銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程（以下、適宜「エッチング工程」とする。）を行った後に、メッキによって各外部接続用ランドを積層する工程を行ってもよい。
【０１２４】
エッチング工程は、銅箔をエッチングすることによって、外部接続用ランドを所定厚みにて一律に形成する工程である。エッチングによって銅箔をエッチングするため、外部接続用ランドの高さを所定厚みにて、一律に形成することが可能である。銅箔を用い各外部接続用ランドを形成するため、本工程の後に行うメッキによって各外部接続用ランドを積層する工程において、前処理としてメッキ処理を施す必要が生じない。
【０１２５】
〔実施の形態４〕
本発明の他の実施形態の半導体装置の製造方法について、以下に示す。
【０１２６】
＜各外部接続用端子がワイヤボンディング法により形成される工程＞
本工程は、ワイヤボンディング法を用い、外部接続用ランドに外部接続用端子を形成する工程である。ワイヤボンディング法としては、熱圧着ワイヤボンディング法、超音波ワイヤボンディング法、超音波併用熱圧着ワイヤボンディング法などの公知な方法を用いることができる。
【０１２７】
図３に示されるような外部接続用端子２ｂの形成方法として、超音波併用熱圧着ワイヤボンディング法を用いた例が挙げられる。キャピラリーの先端部に形成したボールを外部接続用ランド１に超音波を印加しながら熱圧着することにより、外部接続用端子２ｂを形成することができる。
【０１２８】
本工程では、外部接続用端子２ｂを外部接続用ランド１の配列箇所により任意に接続が可能であり、その高さも任意に調節が可能である。そのため、複数の外部接続用端子２ｂの高さがそれぞれ異なる半導体装置５０を提供することが可能である。本工程は、既存のワイヤボンディング法を用いることができるので、新たなプロセス開発・設備投資が不要であり有用である。
【０１２９】
図４に示すように、上記外部接続用端子２ｂを一箇所の外部接続用ランド１に平面的に複数形成することも可能である。また、図５に示すように、上記外部接続用端子２ｂを一箇所の外部接続用ランド１に立体的に複数形成することも可能である。これにより、外部接続用端子２ｂの形状を複雑なものとすることができ、複雑な外部接続用端子２ｂの高さ調節が可能な半導体装置５０を提供することができる。
【０１３０】
外部接続用端子２ｂは、ベース基板３における半導体チップ４が搭載された面の両面いずれに形成してもよい。外部接続用端子２ｂをベース基板３における半導体チップ４が搭載された面の裏面に形成する場合、裏面での他の半導体装置または実装基板との接続が可能な半導体装置を提供することができる。
【０１３１】
外部接続用端子２ｂをベース基板３における半導体チップ４が搭載された面に形成する場合、ワイヤ６を形成すると同時に、外部接続用ランド１に外部接続用端子２ｂを形成することが可能である。また、半導体チップが搭載された面に外部接続用ランド１を形成するため、他の半導体装置との積層が可能な積層型半導体装置を提供することができる。
【０１３２】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。例えば、外部接続用ランド１の形成箇所およびベース基板３の面がいずれかにかかわらず、実施の形態１と実施の形態２における実施の形態を、同一半導体装置内に複数適用することが可能である。
【産業上の利用可能性】
【０１３３】
本発明の半導体装置によれば、接続不良生じにくい小型化・高密度化された半導体装置を提供できる。そのため、本発明は、半導体装置に代表される各種記憶装置などの電子部品その部品を製造する分野、さらにはこれら部品を用いた電子・電気製品の分野に広く利用することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明における半導体装置の実施の一形態を示すものであり、半導体装置の構成を示す断面図である。
【図２】上記半導体装置を積層し、積層型半導体装置の構成を示す断面図である。
【図３】本発明における半導体装置の他の実施の形態を示すものであり、半導体装置の構成を示す断面図である。
【図４】上記半導体装置における外部接続用ランドに形成された外部接続用端子を示す平面図である。
【図５】上記半導体装置における外部接続用ランドに形成された外部接続用端子を示す側面図である。
【図６】従来の半導体装置の構成を示す断面図である。
【図７】従来の積層型半導体装置の構成を示す断面図である。
【符号の説明】
【０１３５】
１・１１ 外部接続用ランド
２・２ａ・２ｂ・１２ 外部接続用端子
３・１３ ベース基板
４・１４ 半導体チップ
５・１５ 接着層
６・１６ ワイヤ
７・１７ 封止樹脂
１０・３０・５０ 半導体装置（外部部材）
２０ 積層型半導体装置
４０ 実装基板（外部部材）
【技術分野】
【０００１】
本発明は、半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法に関するものである。
【０００２】
詳細には、半導体装置間の接続歩留りに優れ、接続信頼性の高い半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法に関するものである。
【背景技術】
【０００３】
近年、電子機器の小型化・軽量化かつ高機能化が進むに伴い、半導体装置の高密度実装化が要求されている。この要求に応えるべく、従来、半導体装置の薄型化や、それら半導体装置同士を積層し高密度化された半導体装置が広く使われている。
【０００４】
半導体の薄型化は、半導体チップや基板など半導体を構成する部品を薄型化、小型化することによって達成されている。加えて、近年では半導体装置の高密度化のために積層された半導体が用いられている。
【０００５】
上記積層し高密度化された半導体装置では、上段の半導体装置と下段の半導体装置とが積層され電気的に導通が取られ、かつ下段の半導体装置が実装基板に接続されている。このように半導体装置を積層型とすることによって、半導体装置の高密度実装化がなされている。
【０００６】
これら半導体装置では、パッケージ形態にかかわらず配線基板の基材である絶縁性基板と半導体チップ等を封止する樹脂とは素材が異なるため、各素材の熱膨張係数の差によって半導体実装時に、応力が生じる。リードフレームを有する構成の半導体装置では、リードフレームにより応力は効果的に吸収され得る。
【０００７】
しかしながら、リードフレームを有しない構成では、応力は吸収され難いため、外部接続用端子に応力がかかり、外部端子とプリント基板上の接続電極（ランド）との接触不良が生じるという問題がある。
【０００８】
これらの接触不良を解決するための技術として、例えば、特許文献１に開示された半導体装置１００では、図６に示すように、外部接続用端子１０１が半導体装置１００の中央から外周に向かうにつれて、徐々に外部接続用端子１０１の背丈が高くなるようになっていることを解決手段としている。
【特許文献１】特開平２００２−１６４４７３号公報（平成１４年６月７日公開）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の構成では、薄型化および高密度化が求められる半導体装置において不十分であるという問題を生じる。
【００１０】
具体的には、半導体装置の薄型化は、半導体チップ、樹脂封止、ベース基板の薄型化、および外部接続用端子高さを低くすることにより行われる。しかしながら、薄型化が進むと、薄型化された半導体装置における各部材の線膨張率の差がさらに顕著になるため、半導体装置の反り量をコントロールするのが難しくなる。
【００１１】
半導体装置を実装基板に実装する際に、外部接続用端子の高さを低く抑えるため、常温であっても、わずかな半導体装置の反り量が原因で、後述する図７に示すように、接続不良が生じやすくなる。
【００１２】
また、高密度化のためには、半導体装置同士を積層することが挙げられる。
【００１３】
ここで、図７に従来の積層型半導体装置２００を示す。積層型半導体装置２００は、薄型化された半導体装置２１０・２２０同士が積層されたものである。積層型半導体装置２００は、ベース基板２０３に半導体チップ２０４が接着層２０５を介し搭載されている。さらに、ベース基板２０３の半導体チップ２０４が搭載された面および半導体チップ２０４が搭載された面の裏側には、外部接続用ランド２０１が形成されている。
【００１４】
半導体チップ２０４が搭載された面の外部接続用ランド２０１には、外部接続用端子２０２が形成され、さらに、外部接続用端子２０２に形成された外部接続用ランド２０１を介して半導体装置２１０と接続されている。
【００１５】
半導体チップ２０４が搭載された面の裏側に形成された外部接続用ランド２０１には、外部接続用端子２０２が形成され、さらに、外部接続用端子２０２に形成された外部接続用ランド２０１を介して実装基板２３０と接続されている。
【００１６】
半導体装置２１０・２２０は薄型化された半導体装置であり、各部材は薄型化されているため、各部材の線膨張率の差がさらに顕著になる。そのため、常温において生じる半導体装置の反り量をコントロールするのが困難である。
【００１７】
また、半導体装置２１０・２２０は、基板実装や積層をするためにリフロー工程で加熱される。半導体装置各素材には熱膨張係数の差があるため半導体装置２１０・２２０には常温時以上の応力が加わる。上下段の半導体装置２１０・２２０同士の積層間、および下段の半導体装置２２０と実装基板２３０との間では、応力によって反りが発生し、外部接続用端子２０２の高さが低く抑えられているため、半導体装置２１０・２２０が部分的に接触が絶たれている。すなわち、接続不良が生じている。
【００１８】
上述したように、従来の半導体装置では、常温・リフローの加熱によって、半導体装置および積層型半導体装置に接続不良が発生しやすくなるという問題が生じる。すなわち接続信頼性が低いことを意味する。加えて、接続信頼性が低いことは、製造工程において接続歩留まりが低いことを意味する。これらは、半導体装置を提供する上で重大な問題である。
【００１９】
なお、先に挙げた特許文献１の半導体装置１００は、外部接続用端子１０１が半導体装置１００の中央から外周に向かうにつれて、徐々に外部接続用端子１０１の背丈が高くなるようになっていることを解決手段としている。そのため、応力により半導体装置１００に反りが生じた場合であっても、外部接続用端子１０１と実装基板間での接続不良は生じない。
【００２０】
ところが、接触不良の問題は解決しているものの、上記半導体装置は、外部接続用端子の背丈が外周部に位置するものほど高くなっていることを特徴としている。そして、各外部接続用端子を形成するためには、スクリーンマスクを使用する印刷方式を用いて外部接続用端子が形成されている。しかしながら、当該方式は半導体装置を製造するプロセスとしては一般的ではない。
【００２１】
また、半導体装置の反り方向は各素材の線膨張係数により一定ではなく、半導体装置１００とは逆に、外周から中央に向かうにつれて外部接続用端子を高くするケースも発生する。さらに、設備投資を必要とするため、製造コスト的にもデメリットが存する。
【００２２】
上記問題点が存するため、上記の各半導体装置は実際の実施も含めた点で鑑みると未だ、薄型化・高密度化において不十分な点があり、新たなプロセス開発が必要である。
【００２３】
本発明は、上記課題に鑑みてなされたものであり、その目的は、半導体の薄型化および高密化を実現する際に、半導体装置の反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間の接続歩留りおよび接続信頼性の高い半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００２４】
本発明の半導体装置は、上記課題を解決するために、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、上記各外部接続用ランドは、実装時におけるベース基板の反りと半導体装置の反りとのいずれか一方又は両方に合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴としている。
【００２５】
上記の構成によれば、外部接続用ランドの高さは、半導体装置の実装時に生じたベース基板の反りと半導体装置の反りとのいずれか一方又は両方に合わせて、あらかじめ調整されている。そのため、ベース基板の反りと半導体装置の反りとのいずれか一方又は両方に反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間において接続不良を抑制できる。すなわち、接続歩留りおよび接続信頼性の高い半導体装置を提供できる。
【００２６】
本発明の半導体装置では、上記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面の裏面に形成された場合、半導体チップが搭載された面の裏面での他の半導体装置または実装基板との接続の歩留まりが上がり且つ信頼性が向上する。
【００２７】
本発明の半導体装置では、上記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面の裏面に形成されていることが好ましい。
【００２８】
上記外部接続用ランドが、前記ベース基板における半導体チップが搭載された面に形成された場合、半導体チップが搭載された面での他の半導体装置との接続の歩留まりが上がり且つ信頼性が向上する。
【００２９】
本発明の半導体装置では、前記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面に形成されていることが好ましい。
【００３０】
上記構成によれば、半導体チップが搭載された面に外部接続用ランドが形成されているため、他の半導体装置との積層ができる。
【００３１】
本発明の半導体装置では、前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることが好ましい。
【００３２】
上記外部接続用ランドが、銅箔パターンとメッキとによって構成されていることにより、外部接続用ランドを製造する既存設備を用いて外部接続用ランドを形成することができる。
【００３３】
本発明の半導体装置は、上記課題を解決するために、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されていることを特徴としている。
【００３４】
また、本発明の半導体装置は、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されており、上記外部接続用端子は、実装時におけるベース基板の反りに合わせて、その高さが配列箇所に応じて異なっていることを特徴としている。
【００３５】
上記の構成によれば、上記外部接続用ランドに外部接続用端子が実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じて形成されており、上記外部接続用端子の高さは微細な調整を行うことができるため、半導体実装時の上記半導体装置には接続不良が生じ難い。
【００３６】
本発明の半導体装置では、前記外部接続用端子は、前記ベース基板における半導体チップが搭載された面の前記外部接続用ランドに少なくとも一箇所形成されていることが好ましい。
【００３７】
上記外部接続用端子は、前記ベース基板における半導体チップが搭載された面の前記外部接続用ランドに少なくとも一箇所形成されているため、この面での接続不良を防止することができる。
【００３８】
本発明の半導体装置では、前記外部接続用端子が半田ペーストからなっていることが好ましい。
【００３９】
上記外部接続用端子が半田ペーストからなっていることにより、外部接続用ランドと外部接続用端子との接続信頼性を向上させることができる。
【００４０】
本発明の半導体装置では、前記外部接続用端子がフラックスからなっていることが好ましい。
【００４１】
上記外部接続用端子がフラックスからなっていることにより、実装時における半導体装置の外部接続用端子のボリュームアップに寄与しないため、外部接続用端子の高さを低く抑え、半導体装置の取り付け高さを抑えることができるというさらなる効果を奏する。
【００４２】
本発明の半導体装置では、前記外部接続用端子がワイヤバンプからなっていることが好ましい。
【００４３】
上記、上記外部接続用端子がワイヤバンプからなっていることにより、安定したバンプ形状・高さを形成することが可能となり、又従来の設備が使用でき新たな設備投資を必要としない。
【００４４】
本発明の半導体装置では、前記外部接続用ランドに、複数個のワイヤバンプが形成されていることが好ましい。
【００４５】
なお、複数個のワイヤバンプの存在の有り方は、例えば、同一平面状に複数個並べて存在する場合と、立体的に複数個を積層する場合とがある。上記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプが形成されていることにより、複雑なワイヤバンプの高さ調整が可能となる。
【００４６】
本発明の積層型半導体装置は、上記課題を解決するために、上記半導体装置と、他の半導体装置とが互いに電気的に接続されて積層されていることを特徴としている。
【００４７】
上記の構成によれば、上記半導体装置と、他の半導体装置とが互いに電気的に接続されて積層されていることにより、他の半導体装置を用いた積層型半導体装置を提供することができる。
【００４８】
本発明の積層型半導体装置は、上記課題を解決するために、上記半導体装置同士が、互いに電気的に接続されて積層されていることを特徴としている。
【００４９】
上記の構成によれば、上記半導体装置同士が互いに電気的に接続されて積層されていることにより、積層型半導体装置を提供することができる。
【００５０】
本発明のベース基板は、上記課題を解決するために、外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランド配列されているベース基板において、上記外部接続用ランドは、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴としている。
【００５１】
上記の構成によれば、半導体実装時の上記外部接続用ランドにバラツキが生じにくい半導体装置のベース基板を提供することができる。
【００５２】
本発明のベース基板では、前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることが好ましい。
【００５３】
上記外部接続用ランドが、銅箔パターンとメッキとによって形成されていることにより、外部接続用ランドを製造する既存設備を用いて外部接続用ランドを形成することができる。
【００５４】
本発明の半導体装置の製造方法は、上記課題を解決するために、各外部接続用ランドをメッキによって形成する工程と、形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴としている。
【００５５】
上記構成によって、所定の外部接続用ランドをメッキによって、外部接続用ランドの高さを調整することができる。メッキ工程によって、上記調節を行うため、既存設備を用いることができ、新規設備投資を要しない。
【００５６】
本発明の半導体装置の製造方法は、上記課題を解決するために、銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程と、上記所定厚みにて形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴とする半導体装置の製造方法。
【００５７】
上記構成によって、エッチングによって外部接続用ランドの高さを調整することができる。エッチングによって上記調整を行うため、外部接続用ランドを所定厚みにて、一律に形成することが可能である。また、既存設備を用いることができ、新規設備投資を要しない。
【００５８】
本発明の半導体装置の製造方法は、上記課題を解決するために、外部部材との電気的接続を行う複数個の外部接続用端子がベース基板に配設された外部接続用ランド上に形成されており、上記各外部接続用端子は、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている半導体装置の製造方法であって、上記各外部接続用端子は、半導体チップとベース基板とのワイヤボンディング法による接続工程において該ワイヤボンディング法により形成されることを特徴としている。
【００５９】
上記構成によれば、外部接続用端子を任意の外部接続用ランドに形成することができ、外部接続用端子の高さも任意・微細に調整ができる。
【００６０】
本発明の半導体装置の製造方法では、前記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプからなる外部接続用端子を形成することが好ましい。
【００６１】
上記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプからなる外部接続用端子を形成することにより、複雑なワイヤバンプの高さ調整が可能な半導体装置を提供することができる。
【００６２】
本発明の半導体装置の製造方法では、前記少なくとも一箇所の外部接続用ランドを、前記ベース基板における半導体チップが搭載された面の裏面に形成することができる。上記外部接続用ランドを、前記ベース基板における半導体チップが搭載された面の裏面に形成することにより、裏面での他の半導体装置または実装基板との接続が可能な半導体装置を提供することができる。
【００６３】
本発明の半導体装置の製造方法では、前記少なくとも一箇所の外部接続用端子を、前記ベース基板における半導体チップが搭載された面に形成することができる。上記外部接続用端子を、前記ベース基板における半導体チップが搭載された面に形成さすることにより、ワイヤをベース基板に形成すると同時に、外部接続用端子を形成することができる。また、半導体チップが搭載された面に外部接続用ランドを形成するため、他の半導体装置との積層が可能な半導体装置を提供することができる。
【発明の効果】
【００６４】
本発明の半導体装置は、以上のように、各外部接続用ランドは、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっているものである。
【００６５】
本発明の半導体装置は、以上のように、上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されており、上記外部接続用端子は、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じて異なってものである。
【００６６】
本発明の積層型半導体装置は、以上のように、本発明の半導体装置同士または、本発明の半導体装置と他の半導体装置とが積層されている。
【００６７】
本発明のベース基板は、以上のように、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっているものである。
【００６８】
本発明の半導体装置の製造方法は、以上のように、各外部接続用ランドをメッキによって形成する工程と、形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含む方法である。
【００６９】
本発明の半導体装置の製造方法は、以上のように、銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程と、上記所定厚みにて形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含む方法である。
【００７０】
本発明の半導体装置の製造方法は、以上のように、上記各外部接続用端子を、半導体チップとベース基板とのワイヤボンディング法による接続工程において該ワイヤボンディング法により形成する方法である。
【００７１】
それゆえ、半導体の薄型化および高密化を実現する際に、半導体装置の反りが生じた場合においても、半導体装置と実装基板との間、および半導体装置間の接続歩留りおよび接続信頼性の高い半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法を提供するという効果を奏する。
【発明を実施するための最良の形態】
【００７２】
〔実施の形態１〕
本発明の一実施形態について図１ないし図２に基づいて説明すると以下の通りであるが、本発明はこれに限定されるものではない。
【００７３】
本実施の形態の半導体装置１０は、図１に示すように、ベース基板３の中央部の表面に接着層５を介して半導体チップ４が搭載されたものからなっている。ベース基板３と半導体チップ４とはワイヤ６によって電気的に接続されており、これら半導体チップ４およびワイヤ６は、封止樹脂７によって封止されている。半導体チップ４の周辺部および半導体装置１０の外端部には、他の半導体装置を積層するための外部接続用ランド１が形成されている。
【００７４】
一方、ベース基板３の裏面側にも、外部接続用ランド１が形成され、この外部接続用ランド１上には外部接続用端子２が形成されている。これら、ベース基板３の両面に形成されている外部接続用ランド１はエリアアレイ状に配列されている。
【００７５】
ベース基板３の構成材料としては、半導体装置の製造において、公知の構成材料を用いることができる。ベース基板３の具体的な構成材料としては、ガラスエポキシやポリイミドなどの絶縁材料を用いることができる。ベース基板３の厚さとしては特に制約はないが、０．０５ｍｍ〜０．５ｍｍ程度の厚さとすることが好ましい。
【００７６】
本実施の形態の外部接続用ランド１は、一般的な外部接続用ランドの材料を用いることができるが、メッキによって形成されることが好ましい。メッキを用いることにより既存の製造設備を利用製造する既存設備を用いて外部接続用ランドを形成することができるというさらなる効果を奏する。
【００７７】
外部接続用ランド１は、ベース基板３の両面に形成されているがこれに限定されるものではない。外部接続用ランド１は、半導体チップ４が搭載されている面に形成されていてもよい。これにより、半導体チップ４が搭載された面での他の半導体装置との接続の歩留まりが上がりかつ信頼性が向上する。
【００７８】
また、外部接続用ランド１は、半導体チップ４が搭載されている面の裏面に形成されていてもよい。これにより、半導体チップ４が搭載された面での他の半導体装置との接続の歩留まりが上がりかつ信頼性が向上する。
【００７９】
外部接続用ランド１はベース基板３に複数形成されている。外部接続用ランド１は、例えば、同図に示すように、ベース基板３の半導体チップ４が搭載されている面に４箇所形成され、ベース基板３の半導体チップ４が搭載されている面の裏側には６箇所形成されている。しかし、必ずしもこれに限らず、ベース基板３および半導体装置１０の反り特性に応じて形成する箇所を設定すればよく、図示された設置数に限定されるものではない。
【００８０】
また、外部接続用ランド１を設置する位置についても、特に限定されるものではない。しかしながら、ベース基板３の中心部には半導体チップ４が位置するため、ベース基板３の外端部から設置することが好ましい。
【００８１】
本実施の形態の半導体装置１０の外部接続用ランド１は、ベース基板３上の接続箇所によって長さが異なる。この長さは、半導体装置１０の実装時または積層時における各部材の熱膨張係数による応力に基づき定められる。
【００８２】
外部接続用端子２の材料としては、特に限定されるものではなく、半導体装置１０の製造にかかる一般的な材料を用いることができる。また、図示しないが、ベース基板３の両面には、導電性材料が用いられた配線パターンが形成されている。導電性の材料としては、導電性の良い材料が用いられればよい。好ましくは銅が挙げられる。導電材料の厚みとしては、特に限定されるものではないが、１０〜２０μｍ程度の厚みが好ましい。
【００８３】
ベース基板３に、配線パターンを形成する際には、この導電性材料上に配線パターンを保護するためのソルダーレジスト材を塗布し、図示しないが、外部端子やワイヤボンド端子部などのみが開口された基板とする。
【００８４】
半導体チップ４は、特に限定されるものではなく、用途に応じて適切なものが選択される。上記半導体チップ４の厚みに関しても特に限定されるものではないが、０．０５ｍｍ〜０．２ｍｍの厚みであることが好ましい。
【００８５】
半導体チップ４をベース基板３に張り合わせるための接着層５の材料としては、半導体装置の製造において、一般的に用いられる接着剤の材料を用いることができる。接着材料の厚さは、特に限定されないが、５〜５０μｍの厚みであることが好ましい。
【００８６】
接着の方法としては、例えば、接着層５として、絶縁性のシート材料などを半導体チップ４の基板側に接着し、ベース基板３に接着する方法が挙げられる。また、接着層５として、液状の接着剤を半導体チップ４の基板側に塗布して、ベース基板３に接着する方法なども挙げられる。
【００８７】
ワイヤ６は、ベース基板３と半導体チップ４を電気的に接続するものであれば、特に限定されるものではなく、半導体装置の製造において一般的に用いられるワイヤを用いることができる。
【００８８】
封止樹脂７の厚さは、特に制限されるものではないが、半導体チップ４の厚さや半導体装置１０が積層されるかによって、封止樹脂７の厚さは異なる。半導体装置１０が積層される際の一例として、外部接続用ランド１のピッチが０．６５ｍｍ以下０．５ｍｍ以上である場合は、封止樹脂７の厚さは、０．３ｍｍ以下０．１５ｍｍ以上程度にすることが望ましい。
【００８９】
半導体装置１０では、ベース基板３の両面に形成された外部接続用ランド１の高さが、常温もしくはリフロー等の加熱時に発生するベース基板３の反り特性および半導体装置１０の反り特性に応じて、配列された箇所に従い調整されている。そのため、半導体装置１０が実装された際に応力を受けたとしても、実装後に外部接続用ランド１の高さのバラツキは少ない。そのため、半導体装置１０において、実装時に外部接続用端子２が応力によって位置が大きく変化することによる接続不良は生じ難い。
【００９０】
次に、上記半導体装置１０が積層された例について説明する。図２は、積層型半導体装置２０の断面図である。
【００９１】
積層型半導体装置２０では、半導体装置１０と半導体装置３０とが積層され、実装基板４０に実装されている。この半導体装置３０は従来の半導体装置であり、外部接続用ランド１１を有するベース基板１３上に接着層１５を介して半導体チップ１４が搭載され、ベース基板１３と半導体チップ１４が電気的にワイヤ１６により接続され封止樹脂１７により封止されている。ベース基板１３に対する外部接続用ランド１１はそれぞれ一定の長さであって、エリアアレイ状に配列されている。半導体装置１０と半導体装置３０は外部接続用端子１２を介して積層されている。
【００９２】
ベース基板３の両面に形成された外部接続用ランド１の高さは、常温もしくはリフロー等の加熱時に発生する半導体装置１０の反り特性および半導体装置３０の反り特性に応じて、配列された箇所に従い調整されている。
【００９３】
半導体装置１０・３０を積層する際のリフロー工程によって、半導体装置１０・３０に応力が加わるが、上記調整が事前に行なわれることによって、ベース基板３の両面に形成された外部接続用ランド１高さはほぼ同じ高さに保たれており、その高さにバラツキが少ない。
【００９４】
そのため、応力によって外部接続用ランド１と外部接続用端子２との間に破断が発生することは起こり難い。本実施形態における積層型半導体装置２０によれば、接続不良を抑制することができ、接続信頼性が向上することなる。加えて、接続歩止まりも向上することができる。
【００９５】
また、図示しないランドグリッドアレイ（ＬＧＡ）と呼ばれる半導体装置では、外部接続用端子として半田ペーストまたはフラックスが用いられている。外部接続用端子の高さが非常に低く、一層の薄型化が図られているため、基板および半導体の反りの影響により接続不良が生じやすい。そのため、ＬＧＡの半導体装置に、本実施の形態に係る発明を用いた場合には、非常に効果的である。
【００９６】
なお、上述の説明では、半導体装置１０と半導体装置３０とが積層された場合について説明したが、本発明はこれに限られるものではない。半導体装置１０同士または、半導体装置１０と他の積層可能な半導体装置とが積層されていてもよい。本実施形態の配列箇所により長さが異なる外部接続用ランド１が形成されている半導体装置１０が積層・実装される場合であれば、本実施形態と略同様の効果が得られる。
【００９７】
〔実施の形態２〕
本発明の他の実施形態について図３ないし図５に基づいて説明すれば以下の通りである。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を略する。
【００９８】
本発明の半導体装置の一例を挙げると、図３に示すような、ベース基板３の両面側に外部接続用ランド１が形成されている半導体装置５０を挙げることができる。外部接続用ランド１には少なくとも一箇所、外部接続用端子２ａまたは外部接続用端子２ｂが形成されている。
【００９９】
ベース基板３に形成された外部接続用ランド１は、配列された箇所により長さの調整がされておらず、それぞれの外部接続用ランド１の長さは同一である。
【０１００】
外部接続用端子２ａまたは外部接続用端子２ｂの形成数は、外部接続用ランド１に少なくとも一箇所形成されていればよい。そのため、図３に示す外部接続用端子２ａおよび外部接続用端子２ｂの形成箇所に限定されるものではない。
【０１０１】
図３において、外部接続用端子２ａはベース基板３の半導体チップ４が搭載されていない面に形成され、外部接続用端子２ｂは、ベース基板３の半導体チップ４が搭載されている面に形成されている。しかしながら、図示されているようなベース基板３の形成面に限定されることなく外部接続用端子２ａ、外部接続用端子２ｂが形成されていてもよい。
【０１０２】
外部接続用端子２ａ・２ｂは、半導体チップ４が搭載されている面に形成されていてもよい。半導体チップが搭載されている面では、半導体装置が積層された場合、高い応力が半導体装置５０に加わり、接続不良が生じやすい。この面に高さを微細に調整できる外部接続用端子２ａ・２ｂが形成されることで、高い応力が加わったとしても、接続不良が生じ難い。
【０１０３】
外部接続用端子２ａは、例えば、フラックスにより形成されていてもよい。フラックスの材料は特に限定されるものではなく、半導体装置製造において一般的に使用される材料を用いることができる。
【０１０４】
外部接続用端子２ａの材料としてフラックスを用いた場合、フラックスは、実装および積層後の外部接続用端子のボリュームアップに寄与しないため、外部接続用端子の高さを低く抑え、半導体装置の取り付け高さを抑えたい場合などに有効である。半導体装置の薄型化には有効である。
【０１０５】
外部接続用端子２ａは、例えば、半田ペーストにより形成されていてもよい。半田ペーストの材料は特に限定されるものではなく、半導体装置製造において一般的に使用される材料を用いることができる。
【０１０６】
半田ペーストを用いた場合には、後述するフラックスの場合よりも半導体装置の取り付け高さが若干高くなるが、接続の信頼性はフラックスの場合よりも向上する。
【０１０７】
外部接続用端子２ａの形成方法としては、半田ペーストもしくはフラックスを転写するノズルの配列、先端径を変えることによって、ランドの配列箇所に対し任意に形成の有無を選択できる。またペーストもしくはフラックスの量および高さをも任意にコントロール可能することができる。
【０１０８】
また、図示はしていないが、外部接続用端子２ａを形成する際、半導体チップ搭載用のペーストノズルを使用する。ノズルの配列、穴の開口サイズを変えることにより、外部接続用ランドの配列箇所に対し任意に形成の有無を選択でき、また半田ペーストもしくはフラックスの量・大きさも任意にコントロール可能である。
【０１０９】
半導体チップ４をベース基板３に搭載する面と、外部接続用端子２ａを形成する面とが同一面である場合は、半導体チップ４をベース基板３に搭載すると同時に外部接続用端子２ａを形成することが可能となる。そのため、外部接続用端子２ａを形成するためだけのプロセスが不要となり、半導体製造のプロセスを簡素化することができる。
【０１１０】
外部接続用端子２ｂはワイヤバンプにより形成されている。外部接続用端子２ｂの材料としては特に限定されるものではないが、金、銅などを用いることができる。
【０１１１】
一箇所の外部接続用ランド１に複数の外部接続用端子２ｂが形成されていてもよい。図４に示すように、外部接続用端子２ｂを一箇所の外部接続用ランド１に対して複数個平面的に形成することが可能である。また、図５に示すように、外部接続用端子２ｂを一箇所の外部接続用ランド１に、３次元的に複数個形成することも可能である。
【０１１２】
このように、外部接続用端子２ｂを複数形成することによって、複雑な形状を有する外部接続用端子２ｂを形成することができる。
【０１１３】
半導体装置５０では、常温またはリフロー工程での加熱で生じる応力によって、外部接続用ランド１の高さは変化する。しかし、外部接続用ランド１の高さが変化したとしても、外部接続用ランド１に外部接続用端子２ａまたは外部接続用端子２ｂが形成されているため、外部接続用ランドの接続不良は生じ難い。また、この効果は、外部接続用端子２ａまたは外部接続用端子２ｂが、ベース基板３の両側面のいずれかに形成されているかにかかわらず同様である。
【０１１４】
また、図示しないが、半導体装置５０と従来の半導体装置または半導体装置５０同士を積層することも可能である。また、半導体装置５０と、図１に示した半導体装置１０とを積層することも可能である。この場合にも、上記と同様の効果を得ることができる。
【０１１５】
〔実施の形態３〕
本発明の他の実施形態の半導体装置の製造方法について以下に示す。
【０１１６】
＜各外部接続用ランドをメッキによって形成する工程＞
本工程は、メッキを用い高さを変えた外部接続用ランドを形成する工程である。
【０１１７】
使用されるメッキとしては、特に限定されないが、銅、ニッケルを用いることができる。
【０１１８】
銅を用い各外部接続用ランドが形成された場合は、後述するメッキによって各外部接続用ランドを積層する工程において、前処理としてメッキ処理を施す必要が生じないという利点がある。
【０１１９】
＜メッキによって各外部接続用ランドを積層する工程＞
本工程は、メッキによって所定の外部接続用ランドを積層し、その高さを調節する工程である。必要であれば、前処理工程として、外部接続用ランドの全体にメッキ処理を施す工程を含む。例えば、メッキとしてニッケルメッキを施す場合、前処理工程として、すべての外部接続用ランドにニッケルメッキが施される。
【０１２０】
メッキとして銅を用いる場合、ベース基板上の銅配線上に直接メッキを施せばよいため、前記前処理工程は不要である。
【０１２１】
メッキによって各外部接続用ランドを積層する工程では、配線パターン形成後に、マスクとして、ソルダーレジスト等を形成する工程が含まれる。このソルダーレジスト等の形成と同時に、所定の外部接続用ランドのみを開口した状態で、上記外部接続用ランドにメッキが施される。この、メッキでの処理を施すことによって、所定の外部接続用ランドがさらに厚みを増すため、外部接続用ランドの高さを調節することができる。
【０１２２】
上記工程によって、各外部接続用ランドが、実装時における半導体装置およびベース基板の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている半導体装置を実現することができる。当該製造方法は、ベース基板作製後の製造プロセスは従来のメッキ工程と同様であるため、新規設備投資が不要であるという点でメリットがある。
【０１２３】
＜銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程＞
また、上記各外部接続用ランド１をメッキによって形成する工程に替えて、銅箔をエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程（以下、適宜「エッチング工程」とする。）を行った後に、メッキによって各外部接続用ランドを積層する工程を行ってもよい。
【０１２４】
エッチング工程は、銅箔をエッチングすることによって、外部接続用ランドを所定厚みにて一律に形成する工程である。エッチングによって銅箔をエッチングするため、外部接続用ランドの高さを所定厚みにて、一律に形成することが可能である。銅箔を用い各外部接続用ランドを形成するため、本工程の後に行うメッキによって各外部接続用ランドを積層する工程において、前処理としてメッキ処理を施す必要が生じない。
【０１２５】
〔実施の形態４〕
本発明の他の実施形態の半導体装置の製造方法について、以下に示す。
【０１２６】
＜各外部接続用端子がワイヤボンディング法により形成される工程＞
本工程は、ワイヤボンディング法を用い、外部接続用ランドに外部接続用端子を形成する工程である。ワイヤボンディング法としては、熱圧着ワイヤボンディング法、超音波ワイヤボンディング法、超音波併用熱圧着ワイヤボンディング法などの公知な方法を用いることができる。
【０１２７】
図３に示されるような外部接続用端子２ｂの形成方法として、超音波併用熱圧着ワイヤボンディング法を用いた例が挙げられる。キャピラリーの先端部に形成したボールを外部接続用ランド１に超音波を印加しながら熱圧着することにより、外部接続用端子２ｂを形成することができる。
【０１２８】
本工程では、外部接続用端子２ｂを外部接続用ランド１の配列箇所により任意に接続が可能であり、その高さも任意に調節が可能である。そのため、複数の外部接続用端子２ｂの高さがそれぞれ異なる半導体装置５０を提供することが可能である。本工程は、既存のワイヤボンディング法を用いることができるので、新たなプロセス開発・設備投資が不要であり有用である。
【０１２９】
図４に示すように、上記外部接続用端子２ｂを一箇所の外部接続用ランド１に平面的に複数形成することも可能である。また、図５に示すように、上記外部接続用端子２ｂを一箇所の外部接続用ランド１に立体的に複数形成することも可能である。これにより、外部接続用端子２ｂの形状を複雑なものとすることができ、複雑な外部接続用端子２ｂの高さ調節が可能な半導体装置５０を提供することができる。
【０１３０】
外部接続用端子２ｂは、ベース基板３における半導体チップ４が搭載された面の両面いずれに形成してもよい。外部接続用端子２ｂをベース基板３における半導体チップ４が搭載された面の裏面に形成する場合、裏面での他の半導体装置または実装基板との接続が可能な半導体装置を提供することができる。
【０１３１】
外部接続用端子２ｂをベース基板３における半導体チップ４が搭載された面に形成する場合、ワイヤ６を形成すると同時に、外部接続用ランド１に外部接続用端子２ｂを形成することが可能である。また、半導体チップが搭載された面に外部接続用ランド１を形成するため、他の半導体装置との積層が可能な積層型半導体装置を提供することができる。
【０１３２】
なお、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。例えば、外部接続用ランド１の形成箇所およびベース基板３の面がいずれかにかかわらず、実施の形態１と実施の形態２における実施の形態を、同一半導体装置内に複数適用することが可能である。
【産業上の利用可能性】
【０１３３】
本発明の半導体装置によれば、接続不良生じにくい小型化・高密度化された半導体装置を提供できる。そのため、本発明は、半導体装置に代表される各種記憶装置などの電子部品その部品を製造する分野、さらにはこれら部品を用いた電子・電気製品の分野に広く利用することができる。
【図面の簡単な説明】
【０１３４】
【図１】本発明における半導体装置の実施の一形態を示すものであり、半導体装置の構成を示す断面図である。
【図２】上記半導体装置を積層し、積層型半導体装置の構成を示す断面図である。
【図３】本発明における半導体装置の他の実施の形態を示すものであり、半導体装置の構成を示す断面図である。
【図４】上記半導体装置における外部接続用ランドに形成された外部接続用端子を示す平面図である。
【図５】上記半導体装置における外部接続用ランドに形成された外部接続用端子を示す側面図である。
【図６】従来の半導体装置の構成を示す断面図である。
【図７】従来の積層型半導体装置の構成を示す断面図である。
【符号の説明】
【０１３５】
１・１１ 外部接続用ランド
２・２ａ・２ｂ・１２ 外部接続用端子
３・１３ ベース基板
４・１４ 半導体チップ
５・１５ 接着層
６・１６ ワイヤ
７・１７ 封止樹脂
１０・３０・５０ 半導体装置（外部部材）
２０ 積層型半導体装置
４０ 実装基板（外部部材）
【特許請求の範囲】
【請求項１】
外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、
上記各外部接続用ランドは、実装時におけるベース基板の反りと半導体装置の反りとのいずれか一方又は両方に合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴とする半導体装置。
【請求項２】
前記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面の裏面に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、
上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されていることを特徴とする半導体装置。
【請求項６】
前記外部接続用端子は、前記ベース基板における半導体チップが搭載された面の外部接続用ランドに形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記外部接続用端子が半田ペーストからなっていることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記外部接続用端子がフラックスからなっていることを特徴とする請求項５に記載の半導体装置。
【請求項９】
前記外部接続用端子がワイヤバンプからなっていることを特徴とする請求項５に記載の半導体装置。
【請求項１０】
前記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプが形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項１１】
請求項１〜１０に記載の半導体装置と、他の半導体装置とが互いに電気的に接続されて積層されていることを特徴とする積層型半導体装置。
【請求項１２】
請求項１〜１０に記載の半導体装置同士が互いに電気的に接続されて積層されていることを特徴とする積層型半導体装置。
【請求項１３】
外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドが配列されているベース基板において、
上記外部接続用ランドは、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴とするベース基板。
【請求項１４】
前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることを特徴とする請求項１２に記載のベース基板。
【請求項１５】
請求項４に記載の半導体装置の製造方法であって、
各外部接続用ランドをメッキによって形成する工程と、
上記形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項４に記載の半導体装置の製造方法であって、
銅箔を部分的にエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程と、
上記所定厚みにて形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１７】
外部部材との電気的接続を行う複数個の外部接続用端子がベース基板に配設された外部接続用ランド上に形成されており、上記各外部接続用端子は、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている半導体装置の製造方法であって、
上記各外部接続用端子を、半導体チップとベース基板とのワイヤボンディング法による接続工程において該ワイヤボンディング法により形成することを特徴とする半導体装置の製造方法。
【請求項１８】
前記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプからなる外部接続用端子を形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１９】
前記外部接続用端子を、前記ベース基板における半導体チップが搭載された面の裏面に形成することを特徴とする請求項１３、１４又は１５記載の半導体装置の製造方法。
【請求項２０】
前記外部接続用端子を、前記ベース基板における半導体チップが搭載された面に形成することを特徴とする請求項１３、１４又は１５記載の半導体装置の製造方法。
【請求項１】
外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、
上記各外部接続用ランドは、実装時におけるベース基板の反りと半導体装置の反りとのいずれか一方又は両方に合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴とする半導体装置。
【請求項２】
前記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面の裏面に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記外部接続用ランドは、前記ベース基板における半導体チップが搭載された面に形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることを特徴とする請求項１に記載の半導体装置。
【請求項５】
外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドがベース基板に配列されている半導体装置において、
上記複数の各外部接続用ランドの全数ではない少なくとも一箇所に、外部接続用端子が形成されていることを特徴とする半導体装置。
【請求項６】
前記外部接続用端子は、前記ベース基板における半導体チップが搭載された面の外部接続用ランドに形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記外部接続用端子が半田ペーストからなっていることを特徴とする請求項５に記載の半導体装置。
【請求項８】
前記外部接続用端子がフラックスからなっていることを特徴とする請求項５に記載の半導体装置。
【請求項９】
前記外部接続用端子がワイヤバンプからなっていることを特徴とする請求項５に記載の半導体装置。
【請求項１０】
前記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプが形成されていることを特徴とする請求項５に記載の半導体装置。
【請求項１１】
請求項１〜１０に記載の半導体装置と、他の半導体装置とが互いに電気的に接続されて積層されていることを特徴とする積層型半導体装置。
【請求項１２】
請求項１〜１０に記載の半導体装置同士が互いに電気的に接続されて積層されていることを特徴とする積層型半導体装置。
【請求項１３】
外部部材との電気的接続を行う外部接続用端子のための複数個の外部接続用ランドが配列されているベース基板において、
上記外部接続用ランドは、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっていることを特徴とするベース基板。
【請求項１４】
前記外部接続用ランドは、銅箔パターンとメッキとによって形成されていることを特徴とする請求項１２に記載のベース基板。
【請求項１５】
請求項４に記載の半導体装置の製造方法であって、
各外部接続用ランドをメッキによって形成する工程と、
上記形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１６】
請求項４に記載の半導体装置の製造方法であって、
銅箔を部分的にエッチングすることによって、各外部接続用ランドを所定厚みにて一律に形成する工程と、
上記所定厚みにて形成された各外部接続用ランドに、該外部接続用ランドの形成位置に開口があるマスクを使用してメッキによって各外部接続用ランドを積層する工程とを含むことを特徴とする半導体装置の製造方法。
【請求項１７】
外部部材との電気的接続を行う複数個の外部接続用端子がベース基板に配設された外部接続用ランド上に形成されており、上記各外部接続用端子は、実装時におけるベース基板の反りおよび半導体装置の反りに合わせて、その高さが配列箇所に応じてそれぞれ異なっている半導体装置の製造方法であって、
上記各外部接続用端子を、半導体チップとベース基板とのワイヤボンディング法による接続工程において該ワイヤボンディング法により形成することを特徴とする半導体装置の製造方法。
【請求項１８】
前記少なくとも一箇所の外部接続用ランドに、複数個のワイヤバンプからなる外部接続用端子を形成することを特徴とする請求項１４記載の半導体装置の製造方法。
【請求項１９】
前記外部接続用端子を、前記ベース基板における半導体チップが搭載された面の裏面に形成することを特徴とする請求項１３、１４又は１５記載の半導体装置の製造方法。
【請求項２０】
前記外部接続用端子を、前記ベース基板における半導体チップが搭載された面に形成することを特徴とする請求項１３、１４又は１５記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−２６６１１１（Ｐ２００７−２６６１１１Ａ）
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願番号】特願２００６−８６２０５（Ｐ２００６−８６２０５）
【出願日】平成１８年３月２７日（２００６．３．２７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成１９年１０月１１日（２００７．１０．１１）
【国際特許分類】
【出願日】平成１８年３月２７日（２００６．３．２７）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]