半導体装置および基板
【課題】アライメントマークを用いて形成される半導体装置であり、ダイシングおよびクラックに起因する半導体チップの品質低下を抑制し、半導体チップの微細化を容易にすることが可能な構成を有する半導体装置および基板を提供する。
【解決手段】主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路ICと、多層構造回路ICのうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁GRと、最上層と同一の層に形成される位置合わせマークM2Bとを備える。上記位置合わせマークM2Bは少なくとも一部において保護壁GRと接するように形成される。
【解決手段】主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路ICと、多層構造回路ICのうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁GRと、最上層と同一の層に形成される位置合わせマークM2Bとを備える。上記位置合わせマークM2Bは少なくとも一部において保護壁GRと接するように形成される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は半導体装置および基板に関し、特に、位置合わせマークを有する半導体装置、および当該半導体装置が形成される基板に関する。
【背景技術】
【0002】
1枚の半導体基板(ウェハ)の主表面上に複数のたとえば集積回路が同時に形成される技術により提供される製品(半導体装置)は、多くはダイシングと呼ばれる技術により、個々の集積回路ごとに単一の製品(半導体チップ)となるように切断された状態で用いられる。ウェハの主表面上にはいわゆるアライメントマークが形成される。アライメントマークには、たとえばいわゆるレーザトリミング時に位置合わせするためのアライメントマーク(LT(Laser Trimming)用アライメントマーク)、およびフォトマスクを所望の位置に重ね合わせるためのアライメントマーク(重ね合わせ用アライメントマーク)がある。なおLT用アライメントマークと重ね合わせ用アライメントマークとは用途としての相違を意味するものであり、本願明細書において用いた文言での用途に限定されるものではない。すなわち、LT用アライメントマークと記載されるマークが重ね合わせ用アライメントマークとして用いられたり、あるいは逆に重ね合わせ用アライメントマークがLT用アライメントマークとして用いられたりしてもよい。
【0003】
たとえば特開2008−28243号公報(特許文献1)には、上記のアライメントマークが、ダイシングの際にウェハが切断されることにより形成されるライン(スクライブライン)上に形成される。たとえば特開2006−303073号公報(特許文献2)においては、集積回路への水分の浸入および集積回路の腐食の抑制の目的で、集積回路の外周部にガードリングと呼ばれる壁が形成される。
【0004】
上記のガードリングは集積回路を外側(周辺部)から保護するものであるが、上記集積回路を上方から保護するために、いわゆるパッシベーション膜などの保護膜やポリイミド膜が形成されることがある。集積回路の上面が保護膜やポリイミド膜で覆われることにより、集積回路は水分や堆積物などから保護される。一例として、当該保護膜およびポリイミド膜を有する半導体装置がたとえば特開2003−282484号公報(特許文献3)に開示される。
【0005】
特開2008−28243号公報および特開2003−282484号公報においては、スクライブラインと重なる位置にアライメントマークが形成される。しかしたとえば特開2010−129695号公報(特許文献4)に開示されるように、アライメントマークは半導体チップ内に形成されてもよい。
【0006】
たとえば特開2003−282484号公報の半導体装置は、スクライブラインが形成されうる領域(スクライブライン領域)に保護膜およびポリイミド膜が形成される。このためダイシング時には保護膜およびポリイミド膜が切断される。この切断された保護膜およびポリイミド膜を起点として、保護膜およびポリイミド膜には外部応力によるクラックを形成することがある。この保護膜およびポリイミド膜のクラックによりガードリングが断線し、集積回路に対する耐水効果が低下し、さらに半導体チップの信頼性が低下することが知られている。このようなクラックや断線の原因となる外部応力を分散、低減することを目的として、たとえば特開平2−77131号公報(特許文献5)においては、ガードリングにスリットが形成された半導体装置が開示されている。またたとえば特開2011−29430号公報(特許文献6)に開示される半導体装置のガードリングは、上記と同様の目的により、2層の配線層と、配線層間を接続するビアとにより構成されている。さらにたとえば特開平7−201855号公報(特許文献7)に開示される半導体装置のガードリングは、上記と同様の目的により、蛇行状に屈曲または湾曲したパターンにより構成されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2008−28243号公報
【特許文献2】特開2006−303073号公報
【特許文献3】特開2003−282484号公報
【特許文献4】特開2010−129695号公報
【特許文献5】特開平2−77131号公報
【特許文献6】特開2011−29430号公報
【特許文献7】特開平7−201855号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特開2008−28243号公報および特開2003−282484号公報の半導体装置のようにスクライブラインと重なる位置にアライメントマークが形成される場合、ダイシングによりアライメントマークが切断される。すると切れ残ったアライメントマークは切断される前に比べてこれが形成される下地との密着面積が縮小するため、密着力が減少することにより、下地から剥がれたり捲れあがったりしてその後の実装工程での不良を発生する可能性がある。また切れ残ったアライメントマークが、集積回路に形成されるボンディングパッド間に付着したり、ボンディングパッド同士を短絡したりすることにより、半導体チップの歩留まりや信頼性を低下させる可能性がある。
【0009】
特開2010−129695号公報の半導体装置は、半導体チップ内にアライメントマークが形成されるため、上記のような問題は解消される。しかし半導体チップ内にアライメントマークが形成されれば、当該マークの形状、大きさ、配置場所等によっては、半導体チップのサイズを縮小することが困難になる可能性がある。特開平7−201855号公報のようにガードリングを蛇行させる場合においても同様に、半導体チップのサイズを縮小することが困難になる可能性がある。
【0010】
特開平2−77131号公報および特開2011−29430号公報に開示される半導体装置のようにガードリングにスリットやビアを設ける場合、たとえば半導体チップがより微細化された場合に、ガードリングをより細線化することが困難となる。これはスリットやビアを有するためにガードリングの構成が複雑になるためである。
【0011】
特開2006−303073号公報にはガードリングの構成のみが開示されており、上記の各課題を解決する構成について開示も示唆もされていない。
【0012】
本発明は、上記の各課題に鑑みなされたものである。その目的は、アライメントマークを用いて形成される半導体装置であり、ダイシングおよびクラックに起因する半導体チップの品質低下を抑制し、半導体チップの微細化を容易にすることが可能な構成を有する半導体装置および基板を提供することである。
【課題を解決するための手段】
【0013】
本発明においては、半導体装置の回路構造を取り囲むように配置される保護壁と、シリコン等の半導体ウェハから上記半導体装置を分離切断するためのスクライブ領域(スクライブライン)と上記保護壁との間に設けた位置合わせマーク、および上記スクライブ領域(スクライブライン)に接しないように形成される保護膜とから構成される。
【0014】
以下、実施例に応じた構成を記載する。
本発明の一実施例による半導体装置は以下の構成を備えている。
【0015】
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層に形成される位置合わせマークとを備える。上記位置合わせマークは少なくとも一部において保護壁と接するように形成される。
【0016】
本発明の他の実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層において、保護壁と間隔を隔てて保護壁の外側に形成される位置合わせマークと、最上層における多層構造回路の上面を覆う保護膜とを備える。上記位置合わせマークは、半導体基板の端部における断面と間隔を隔てて形成される。上記保護膜は、位置合わせマークの上面の少なくとも一部および保護壁を覆う。
【0017】
本発明のさらに他の実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層に形成される位置合わせマークと、最上層における多層構造回路の上面を覆う保護膜とを備える。上記位置合わせマークは、半導体基板の端部における断面と間隔を隔てて形成される。上記保護膜は平面視において開口部を有している。平面視において開口部に対向するように保護壁の外側に形成される位置合わせマークの上面の少なくとも一部は、保護膜で覆われる。
【発明の効果】
【0018】
本発明の一実施例によれば、位置合わせマークが保護壁と接するように形成されるため、ダイシングにより当該半導体装置が形成される際に位置合わせマークが切断されない。このため、位置合わせマークが切断されることに起因する、集積回路のボンディングパッド間の短絡などの不具合を抑制することができる。また位置合わせマークが保護壁に囲まれたチップ領域にも位置合わせマークが形成されないため、位置合わせマークがチップ領域の面積の一部を占有することに起因して、半導体チップのサイズ縮小が妨げられる可能性を排除することができる。
【0019】
本発明の他の実施例によれば、位置合わせマークは半導体基板の端部における断面と間隔を隔てるように形成されるため、ダイシングにより当該半導体装置が形成される際に位置合わせマークが切断されない。このため、位置合わせマークが切断されることに起因する、集積回路のボンディングパッド間の短絡などの不具合を抑制することができる。位置合わせマークの少なくとも一部が保護膜に覆われても、当該位置合わせマークは切断されないため、ダイシングの際に保護膜にクラックが形成された半導体装置が提供される可能性を低減することができる。また位置合わせマークが保護壁に囲まれたチップ領域にも位置合わせマークが形成されないため、位置合わせマークがチップ領域の面積の一部を占有することに起因して、半導体チップのサイズ縮小が妨げられる可能性を排除することができる。
【0020】
本発明のさらに他の実施例によれば、保護膜に形成された開口部に対向する位置合わせマークが保護膜で覆われる。このため、開口部の近傍における保護膜が、位置合わせマークを覆う保護膜により補強される。このためダイシングの際に保護膜にクラックが形成された半導体装置が提供される可能性を低減することができる。
【図面の簡単な説明】
【0021】
【図1】本実施の形態1に係る半導体装置が複数配置されたウェハの状態を示す概略平面図である。
【図2】本実施の形態1の第1例に係るチップ領域およびスクライブライン領域が形成され、図1のスクライブライン領域において切断された、単一の半導体装置としての半導体チップにおける、積層構造のうち最上層のパターンを示す概略平面図である。
【図3】本実施の形態1の第2例に係るチップ領域およびスクライブライン領域が形成され、図1のスクライブライン領域において切断された、単一の半導体装置としての半導体チップにおける、積層構造のうち最上層のパターンを示す概略平面図である。
【図4】本実施の形態1の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図5】本実施の形態1の第3例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図6】本実施の形態1の第4例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図7】本実施の形態1の第5例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図8】本実施の形態2に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図9】本実施の形態3の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図10】本実施の形態3の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。
【図11】本実施の形態3の第2例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図12】本実施の形態4の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図13】本実施の形態4の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。
【図14】本実施の形態4の第2例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図15】本実施の形態4の第3例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図16】本実施の形態5の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図17】本実施の形態5の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。
【図18】本実施の形態5の第2例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図19】本実施の形態5の第3例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【発明を実施するための形態】
【0022】
以下、本実施の形態について図に基づいて説明する。
(実施の形態1)
まず、本実施の形態としてウェハ状態の半導体装置について説明する。
【0023】
図1を参照して、半導体ウェハSWには、複数の集積回路(特に多層構造回路)が形成されたチップ領域IMCが形成されている。半導体ウェハSWは、たとえばシリコンなどの半導体結晶からなる半導体基板を含んでいる。複数のチップ領域IMCの各々は矩形の平面形状を有し、アレイ状に配置されている。複数のチップ領域IMCの周囲の領域がスクライブライン領域SLRとなっている。スクライブライン領域SLRは、半導体ウェハSWを個々の半導体チップCHPに分割するために切断される領域である。スクライブライン領域SLRにおいて半導体ウェハSWが個々のチップ領域IMCごとに分割されることにより、半導体ウェハSWは複数個の半導体チップに分割される。
【0024】
次に、本実施の形態としてチップ状態の半導体装置について説明する。
図2を参照して、本実施の形態の第1例に係る半導体チップCHPは、スクライブライン領域SLRにおいて図1の半導体ウェハSWが個々のチップ領域IMCごとに分割されることにより、単一のチップ領域IMCを有するように形成されたものである。半導体チップCHPは、これを形成するためにスクライブライン領域SLRにおいて半導体ウェハSWが実際に切断されるラインであるスクライブラインSLが端面となる。したがって図2は、図1中の丸点線「II」で囲まれた領域の、特に最上層における金属配線などのパターンを示している。
【0025】
半導体チップCHPは、平面視において内側から順に、チップ領域IMCとガードリングGR(保護壁)とスクライブライン領域SLRとを有している。チップ領域IMCとスクライブライン領域SLRとはガードリングGRにより区画されている。ガードリングGRはチップ領域IMCの平面視における最外周の近傍において、チップ領域IMCの周辺を囲む壁のように設けられている。これにより、チップ領域IMCに形成される多層構造回路ICに水分が浸入し、当該多層構造回路ICが損傷するのを抑制することができる。
【0026】
ガードリングGRは、たとえば図に示すように平面視における矩形状を有し、チップ領域IMCの外枠を囲んでいる。ガードリングGRは、たとえば最上層において金属配線層を形成し、当該最上層よりも下側(半導体基板に近い側)の層においても金属配線層を形成し、最上層と下側の層との金属配線層同士が、たとえば導電性のビアにより電気的に接続される構成を有する。
【0027】
チップ領域IMCの内側には、複数のボンディングパッドBPDが形成されている。ボンディングパッドBPDはたとえばアルミニウムや銅などの金属材料から形成されている。なお図2においてはボンディングパッドBPDはたとえば正方形の平面形状を有しているが、これに限らず長方形などの任意の形状とすることができる。また図2においてはボンディングパッドBPDは、長方形状のチップ領域IMCのうち長手方向(図の左右方向)にのみ複数並ぶように配置されているが、チップ領域IMCの短手方向(図の上下方向)にも同様のボンディングパッドBPDが複数並ぶように配置されてもよい。またボンディングパッドBPDは、多層構造回路IC上にも同様に配置されてもよい。
【0028】
チップ領域IMCにおける複数のボンディングパッドBPDに囲まれた領域には、多層構造回路ICが形成されている。多層構造回路ICには、たとえば図示しないMIS(Metal Insulator Semiconductor)トランジスタ、ダイオードなどの半導体素子を有しており、配線や絶縁層などの各種の薄膜パターンが複数積層されることにより集積回路を構成している。図2以降の各図は、いずれも多層構造回路ICを構成する積層構造のうち最上層における金属配線などの薄膜パターンを示している。ボンディングパッドBPDは、それらの半導体素子の各端子と電気的に接続されている。
【0029】
積層構造のうち最上層において、ガードリングGRの少なくとも一部と接するように、たとえば複数のアライメントマークM2B(位置合わせマーク)が形成されている。積層構造のうち最上層におけるアライメントマークM2Bは、たとえばガードリングGRの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。アライメントマークM2Bは、平面視において三角形状を有している。アライメントマークM2BはガードリングGRの少なくとも一部と接することにより、スクライブラインSLと間隔を隔てて形成される。すなわちスクライブラインSLにおける半導体チップCHPの端面の断面にはアライメントマークM2Bのパターンが露出しないように形成される。ここで図2に示すように、アライメントマークM2Bは、平面視において長方形状であるガードリングGRの長手方向および短手方向の双方と接する態様であってもよいし、たとえばガードリングGRの長手方向のみと接する態様であってもよい。
【0030】
また、ガードリングGRの外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1Aが形成されてもよい。アライメントマークM1Aは平面視において矩形状(たとえば正方形状)を有している。ガードリングGRと間隔を隔ててチップ領域IMCの外側のスクライブライン領域SLRに形成されるアライメントマークM1Aは、スクライブラインSLと間隔を隔てて形成される。すなわちスクライブラインSLにおける半導体チップCHPの端面の断面にはアライメントマークM1Aのパターンが露出しないように形成される。
【0031】
図2に示すアライメントマークM2B,M1Aは、チップ領域IMCに形成される多層構造回路のうち最上層における位置合わせマークである。すなわちアライメントマークM2B,M1Aは、レーザトリミング(LT)用アライメントマークである。レーザトリミングとは、たとえば多層構造回路ICの一部として形成される、図示されないヒューズ配線にレーザを照射してヒューズ配線を溶融切断する技術である。このレーザトリミングの際にレーザを照射する位置を調整するために、上記のLT用アライメントマークM2B,M1Aが用いられる。
【0032】
なお図2においては、アライメントマークM2BとアライメントマークM1Aとは、互いに平面視におけるガードリングGRが延在する方向(図の左右方向および上下方向)に関して対向しないように配置されている。アライメントマークは上記のような配置態様を有していてもよいが、たとえばアライメントマークM2BとアライメントマークM1Aとが上記方向に関して互いに対向するように配置されてもよい。
【0033】
図3を参照して、本実施の形態の第2例に係る半導体チップCHPは、図2の半導体チップCHPと大筋で同様の構成を有している。しかし図3の半導体チップCHPは、積層構造のうち最上層の金属配線などのパターンの上面が保護膜PTで覆われている。この点において図3の半導体チップCHPは図2の半導体チップCHPと異なっている。
【0034】
保護膜PTは、たとえばパッシベーション膜としてのシリコン窒化膜1層からなるものであってもよいが、上記パッシベーション膜とたとえばポリイミドの薄膜とが積層された構成を有していてもよい。保護膜PTは半導体チップCHPの多層構造回路ICに水分等が浸入しないように上方から保護する目的で形成される。したがって保護膜PTはチップ領域IMCを上方から覆うように形成される。
【0035】
しかし保護膜PTはガードリングGRおよび、少なくとも一部においてガードリングGRと接するアライメントマークM2Bを上方から覆うように形成される。ここで保護膜PTはアライメントマークM2Bの平面視における全面を覆うように形成されてもよいし、アライメントマークM2Bの平面視における一部を覆うように形成されてもよい。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0036】
また、ボンディングパッドBPDが形成される領域の真上においては保護膜PTは形成されず、ボンディングパッドBPDの表面が露出する態様となっている。すなわち保護膜PTはボンディングパッドBPDと平面的に重なる領域において開口部を有している。このためボンディングパッドBPDとトランジスタ、ダイオードなどとの電気的な接続が可能となる。
【0037】
図4以降においては、ダイシングがなされる前の半導体ウェハSWの一部として、チップ領域IMC等を含む領域を示している。図4を参照して、半導体ウェハSWには図2のチップ領域IMCが複数並び、複数のチップ領域IMCに挟まれた領域にはスクライブライン領域SLRが配置される。ダイシングの際にはスクライブライン領域SLRの一部にスクライブラインSLが形成されることにより、半導体ウェハSWは複数の半導体チップCHPに分割される。
【0038】
図5を参照して、本実施の形態の第3例に係る半導体ウェハの、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、基本的に図4に示す本実施の形態の第1例に係る半導体ウェハと同様である。しかし図5においては、積層構造のうち最上層において、ガードリングGRの少なくとも一部と接するように、たとえば複数のアライメントマークM2Bに加えて、LT用アライメントマークM2A(位置合わせマーク)が形成されている。アライメントマークM2Aは、平面視において矩形状(たとえば正方形状)を有している。またガードリングGRと間隔を隔てて、たとえばLT用アライメントマークM1Bが形成されていてもよい。
【0039】
アライメントマークM1Bはたとえば平面視においてアライメントマークM2Aと対向するように、スクライブライン領域SLRに形成されている。アライメントマークM1Bは、スクライブラインSLと間隔を隔てて形成される。すなわちスクライブラインSLにおける半導体チップCHPの端面の断面にはアライメントマークM1Bのパターンが露出しないように形成される。図5においてアライメントマークM1Bは長尺矩形状(長方形状)を有しているが、アライメントマークM1Bの平面形状はこれに限られない。またアライメントマークM2AもスクライブラインSLと間隔を隔てるように形成され、ガードリングGRの少なくとも一部と接するように形成される。
【0040】
なお、積層構造のうち最上層におけるアライメントマークM1A,M1B,M2Aは、たとえばアライメントマークM2BおよびガードリングGRの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。
【0041】
図5においては、平面視におけるガードリングGRが延在する方向(図の左右方向および上下方向)に関して、アライメントマークM1BとアライメントマークM2Aとが互いに対向するように配置されている。しかしたとえばアライメントマークM1BとアライメントマークM2Bとが互いに対向するように配置されてもよい。
【0042】
図6を参照して、本実施の形態の第4例に係る半導体ウェハは、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、基本的に図5に示す本実施の形態の第3例に係る半導体ウェハと同様である。しかし図6においては、図5におけるアライメントマークM1Bが形成されておらず、最上層のLT用アライメントマークとしてはガードリングGRの少なくとも一部と接するアライメントマークM2A,M2Bのみが形成される。このようにガードリングGRの少なくとも一部と接するアライメントマークM2A,M2Bのみを有する構成であってもよい。
【0043】
図7を参照して、本実施の形態の第5例に係る半導体ウェハは、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、基本的に図6に示す本実施の形態の第4例に係る半導体ウェハと同様である。しかし図7においては、積層構造のうち最上層の金属配線などのパターンの上面が保護膜PTで覆われている。保護膜PTはガードリングGRおよび、少なくとも一部においてガードリングGRと接するアライメントマークM2A,M2Bを上方から覆うように形成される。ここで保護膜PTはアライメントマークM2Bの平面視における全面を覆うように形成されてもよいし、アライメントマークM2Bの平面視における一部を覆うように形成されてもよい。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0044】
次に、本実施の形態の作用効果について説明する。
本実施の形態のそれぞれの例においては、LT用アライメントマークM2A,M2Bが、少なくとも一部においてガードリングGRと接するように形成される。このためアライメントマークM2A,M2Bは、たとえばアライメントマークM1A,M1BのようにガードリングGRと間隔を隔てる場合に比べて、全体的にガードリングGRとの間隔が小さくなる位置に配置される。平面視における少なくとも一部においてガードリングGRと接するように形成されたアライメントマークM2A,M2Bと、ガードリングGRとを合わせてガードリング領域であると考えれば、本実施の形態の半導体チップCHPは、平面視において内側から順に、チップ領域IMC、ガードリング領域、スクライブライン領域SLRが配置された構成を有する。アライメントマークM2A,M2Bによりガードリング領域の一部がスクライブライン領域SLRに入り込む場合もあるが、全般にアライメントマークM2A,M2BがスクライブラインSLに到達する程度にガードリングGRから外側へ隔てた位置に配置される可能性が低減される。
【0045】
したがって、アライメントマークM2A,M2Bがダイシング時にダイシング装置により切断される可能性が低減される。このため、ダイシング装置による切断により剥離したアライメントマークM2A,M2Bが隣接する1対のボンディングパッドBPD同士を電気的に接続することにより短絡させるなどの実装不良の発生を抑制することができる。また剥離したアライメントマークM2A,M2Bが多層構造回路ICの一部に付着して当該部分の回路を短絡させるなどの実装不良の発生を抑制することができる。
【0046】
その他、アライメントマークM2A,M2Bがチップ領域IMCの上部に付着することによりチップ領域IMCの上面の平坦性が崩れ、そのために半導体装置のパッケージングの際に用いる樹脂等の流路が乱れ、当該樹脂のボイドが発生する現象を抑制することができる。したがって形成される半導体装置の品質を向上することができる。
【0047】
またアライメントマークM2A,M2Bが、少なくとも一部においてガードリングGRと接するため、アライメントマークM2A,M2Bをチップ領域IMCの内部に配置する必要性が低減される。本実施の形態のそれぞれのアライメントマークM2A,M2BはいずれもガードリングGRと接しながら、ガードリングGRの外側に向くように配置される。このためアライメントマークM2A,M2Bがチップ領域IMCの平面視における面積の一部を占有することにより、チップ領域IMCを含む半導体チップCHPの微細化(縮小化)が困難になる可能性が低減される。すなわち半導体チップCHP(チップ領域IMC)の更なる縮小化(微細化)が容易に実現できる。
【0048】
上記のようにチップ領域IMCの上面を保護膜PT(たとえば保護膜およびポリイミド膜)により覆う場合、図3および図7を参照して、保護膜PTがガードリング領域、すなわちガードリングGRに接するアライメントマークM2A,M2Bを覆う。このようにすれば、上方からの保護膜PTの保護により、アライメントマークM2A,M2Bが剥離するなどの不具合の発生を抑制することができる。
【0049】
ただし上記のように、保護膜PTはアライメントマークM2A,M2Bを含むガードリング領域を覆うものの、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。このようにすれば、たとえばダイシング時にダイシング装置により保護膜PTが切断されなくなる。このため切断された保護膜PTを起点としたクラックが当該保護膜PTに発生し、保護膜PTの多層構造回路ICに対する耐水効果が低下するなどの不具合の発生を抑制することができる。
【0050】
またたとえばアライメントマークM2Bのように、平面視において三角形状を有するアライメントマークは、たとえば半導体チップCHPが後工程において樹脂により封止される際に、ガードリングGRに加わる外部応力を分散、低減する効果を高めることができる。ガードリングGRに加わる力が緩和されるため、当該外部応力に起因するクラックの発生などが抑制され、その結果、チップ領域IMCの内部(たとえば多層構造回路IC)への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。
【0051】
(実施の形態2)
本実施の形態は、実施の形態1と比較して、アライメントマークの構成において異なっている。以下、図8を参照しながら、本実施の形態の構成について説明する。
【0052】
図8を参照して、本実施の形態における半導体ウェハの、チップ領域IMC等が形成される領域の最上層は、ガードリングGRの外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1A(位置合わせマーク)が形成される。図8のアライメントマークM1Aは実施の形態1におけるアライメントマークM1Aと同様の構成を有している。すなわちアライメントマークM1Aはスクライブライン領域SLRに入り込むことはあるものの、スクライブラインSL(半導体チップCHPの端部における断面)と間隔を隔てて形成される。
【0053】
本実施の形態においては、少なくとも一部においてガードリングGRと接するように形成される、実施の形態1におけるアライメントマークM2A,M2Bに相当するLT用アライメントマークは形成されていない。またアライメントマークM1Aのようにたとえば正方形の平面形状を有するマークの代わりに、たとえばアライメントマークM1Bのような長方形の平面形状を有するマークが用いられてもよい。
【0054】
図8においては、アライメントマークM1AはガードリングGRの延在する方向に関して3つ1組となるように(3つごとに上記延在する方向に関する間隔が他に比べて広くなるように)配置されている。しかし隣接するアライメントマークM1Aの間隔は任意であり、たとえばすべての隣接するアライメントマークM1Aの間隔がほぼ等しくなるように配置してもよい。
【0055】
図8においては、積層構造のうち最上層の金属配線などのパターンの上面が保護膜PTで覆われている。保護膜PTは実施の形態1と同様に、パッシベーション膜としてのシリコン窒化膜1層のみからなってもよいし、パッシベーション膜とたとえばポリイミドの薄膜とが積層された構成を有していてもよい。
【0056】
保護膜PTはガードリングGRおよび、アライメントマークM1A(M1B)を上方から覆うように形成される。ここで保護膜PTはアライメントマークM1A(M1B)の平面視における全面を覆うように形成されてもよいし、アライメントマークM1A(M1B)の平面視における一部を覆うように形成されてもよい。すなわち保護膜PTはアライメントマークM1A(M1B)の上面の少なくとも一部、およびガードリングGRを覆うように形成される。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0057】
本実施の形態の構成は、実施の形態1の構成と比較して、以上の点において異なっており、他の点においては実施の形態1の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0058】
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、LT用アライメントマークM1AがガードリングGRと間隔を隔てる場合においても、当該アライメントマークM1Aが半導体チップCHPの端部における断面と間隔を隔てて形成されれば、ダイシング装置により切断されることはない。このため、本実施の形態においても実施の形態1と同様に、ダイシング装置による切断により剥離したアライメントマークM1Aが隣接する1対のボンディングパッドBPD同士を電気的に接続することにより短絡させるなどの実装不良の発生を抑制することができる。また剥離したアライメントマークM1Aが多層構造回路ICの一部に付着して当該部分の回路を短絡させるなどの実装不良の発生を抑制することができる。
【0059】
その他、アライメントマークM1Aがチップ領域IMCの上部に付着することによりチップ領域IMCの上面の平坦性が崩れ、そのために半導体装置のパッケージングの際に用いる樹脂等の流路が乱れ、当該樹脂のボイドが発生する現象を抑制することができる。したがって形成される半導体装置の品質を向上することができる。
【0060】
また本実施の形態において、アライメントマークM1A(M1B)はチップ領域IMC(ガードリングGRに囲まれた領域)の外側に形成される。このため実施の形態1と同様に、アライメントマークM1A(M1B)がチップ領域IMCの平面視における面積の一部を占有することにより、チップ領域IMCを含む半導体チップCHPの微細化(縮小化)が困難になる可能性が低減される。すなわち半導体チップCHP(チップ領域IMC)の更なる縮小化(微細化)が容易に実現できる。
【0061】
また本実施の形態においては、チップ領域IMCの多層構造回路ICを上方から覆う保護膜PTが、アライメントマークM1A(M1B)の少なくとも一部、およびガードリングGRを覆う構成を有する。このようにすれば、このようにすれば、上方からの保護膜PTの保護により、アライメントマークM1A,M1Bが剥離するなどの不具合の発生を抑制することができる。
【0062】
なお上記のように、アライメントマークM1A(M1B)はダイシング装置により切断されることがない。このため当該アライメントマークM1A(M1B)の上面が保護膜PTで覆われたとしても、ダイシング時に保護膜PTが切断されてクラック(破れ)の起点を形成する可能性が低減される。その結果、チップ領域IMCの内部(たとえば多層構造回路IC)への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。
【0063】
実施の形態2は、以上に述べた各点についてのみ、実施の形態1と異なる。すなわち、実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に準ずる。
【0064】
(実施の形態3)
本実施の形態は、実施の形態1と比較して、ボンディングパッドBPDが形成される領域およびガードリングGRの構成において異なっている。以下、図9〜図11を参照しながら、本実施の形態の構成について説明する。
【0065】
図9を参照して、本実施の形態の第1例においては、ボンディングパッドBPDが配置される領域の一部において、ヒューズ配線FSが配置されることが図示されている。図10において、図9に示す上層の保護膜PTの形成状態を示す。ヒューズ配線FSは上方から照射されるレーザを受けることにより溶融切断され、回路の不良部分を正常に機能する回路から切り離すなどの用途に用いられる配線である。このため図9および図10を参照して、ヒューズ配線FSの真上においては、ボンディングパッドBPDの真上と同様に保護膜PTは形成されず、ヒューズ配線FSの表面が露出した態様となっている。すなわち保護膜PTはボンディングパッドBPDおよびヒューズ配線FSと平面的に重なる領域において開口部を有している。
【0066】
本実施の形態における半導体ウェハの、チップ領域IMC等が形成される領域の最上層について、上記保護膜PTの開口部に対向する領域におけるガードリングGRの平面視における幅(太さ)が、開口部に対向する領域以外の領域におけるガードリングGRの平面視における幅(太さ)よりも広くなっている。すなわちガードリングGRは、その長辺方向または(ボンディングパッドBPDが図示されないが)短辺方向において、ボンディングパッドBPDまたはヒューズ配線FSと平面視において対向する領域におけるガードリングGR1(第1の保護壁)と、ボンディングパッドBPDおよびヒューズ配線FSのいずれとも平面視において対向しない領域におけるガードリングGR2(第2の保護壁)とを有している。ガードリングGR1の幅は、ガードリングGR2の幅よりも広く(太く)なっている。このため、ボンディングパッドBPDまたはヒューズ配線FSと、ガードリングGR1の最も外側との、図の上下方向に関する最短距離d1は、ボンディングパッドBPDまたはヒューズ配線FSと、ガードリングGR2の最も外側との、図の上下方向に関する最短距離d2よりも長くなっている。
【0067】
なお、たとえば図9のヒューズ配線FSとこれの左右側に隣接するボンディングパッドBPDとの間には、わずかに開口部が形成されない領域が存在するが、この領域に対向するガードリングは、ヒューズ配線FSなどに対向するガードリングGR1と同じ幅を有している。これに対して、たとえば図9においてヒューズ配線FSの左側に隣接するボンディングパッドBPDと、これのさらに左側に隣接するボンディングパッドBPDとの間には、上記ヒューズ配線FSとこれに隣接するボンディングパッドBPDとの間隔よりも広い間隔が存在する。上記広い間隔が存在する領域に対向するガードリングは、ガードリングGR1よりも幅の狭い(細い)ガードリングGR2となっている。
【0068】
すなわち幅の広いガードリングGR1が形成される領域は、ガードリングGRのうち、保護膜PTの開口部およびその近傍の領域に対向する領域であり、ガードリングGR2が形成される領域は、保護膜PTの開口部およびその近傍の領域のいずれにも該当しない領域に対向する領域である。たとえばヒューズ配線FSおよびボンディングパッドBPDの開口部からの距離が、個々のボンディングパッドBPDの平面視における1辺の長さよりも短い領域に対向するガードリングは、その幅が広いガードリングGR1となる。隣接する1対のボンディングパッドBPDの間に挟まれた領域についても同様であり、たとえば当該1対のボンディングパッドBPDの間の距離が、ボンディングパッドBPDの1辺の長さよりも短い場合には、当該領域に対向するガードリングは、その幅が広いガードリングGR1となる。
【0069】
以上はガードリングGRの平面視における長手方向(図の左右方向)に関する説明であるが、短手方向(図の上下方向)に関しても同様に、ボンディングパッドBPDによる保護膜PTの開口部およびその近傍の領域に対向するガードリングはその幅が広いガードリングGR1となっており、それ以外の領域に対向するガードリングはその幅が狭いガードリングGR2となっている。
【0070】
本実施の形態においても、たとえば実施の形態1と同様に、積層構造の最上層において、アライメントマークM2A,M2Bが少なくとも一部においてガードリングGR(GR1,GR2)と接するように形成されてもよい。一例として図9においては、ガードリングGR2と接するようにアライメントマークM2A,M2Bが形成されている。
【0071】
図11を参照して、本実施の形態の第2例に係る半導体ウェハは、図9〜図10に示す本実施の形態の第1例に係る半導体ウェハのガードリングGR1の外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1Aが形成された構成を有している。アライメントマークM1Aの配置については、図8に示す実施の形態2と同様である。また図11においては、チップ領域IMCを上方から覆う保護膜PTが、ガードリングGRおよびアライメントマークM1Aを上方から覆うように形成される。
【0072】
保護膜PTは、たとえば実施の形態2と同様に、アライメントマークM1A(M1B)の少なくとも一部、およびガードリングGRを覆うように形成される。より具体的には、図11において、平面視において保護膜PTの開口部に対向するようにガードリングGR1の外側に形成されるアライメントマークM1A(M1B)の上面の少なくとも一部は保護膜PTで覆われる。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0073】
本実施の形態の構成は、実施の形態1〜実施の形態2の構成と比較して、以上の点において異なっており、他の点においては実施の形態1〜実施の形態2の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0074】
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態1〜実施の形態2の作用効果に加えて、以下の作用効果を有する。
【0075】
本実施の形態においては、ガードリングGRが、平面視における幅の異なるガードリングGR1とガードリングGR2とを有する構成となっている。ガードリングGR2に比べて幅が広いガードリングGR1は、ボンディングパッドBPDおよびヒューズ配線FSによる保護膜PTの開口部およびその近傍に対向する領域に形成される。
【0076】
したがって、図9の距離d1が距離d2よりも長くなることから、幅の広いガードリングGR1は、幅の狭いガードリングGR2に比べて、その内側のボンディングパッドBPDおよびヒューズ配線FSに外部からの水分などが浸入しないよう保護する効果を高めることができる。
【0077】
保護膜PTの開口部であるボンディングパッドBPDおよびヒューズ配線FSが存在すれば、当該開口部を起点として水分が多層構造回路ICなどの内部に浸入する可能性が高くなる。そこで本実施の形態のように、開口部(開口部に対向する領域)の近傍においてガードリングGR1を他の領域のガードリングGR2よりも幅を広く形成することにより、ガードリングGR1は、開口部から水分が浸入する可能性をより確実に抑制することができる。
【0078】
またボンディングパッドBPDおよびヒューズ配線FSによる保護膜PTの開口部およびその近傍において、ガードリングGR1の幅をガードリングGR2の幅よりも広くすることにより、ガードリングGR1に加わる外部応力(図9〜図11中に太い矢印で示す)を分散したり低減したりすることができる。このためガードリングGR1にクラックが形成されることに起因する、チップ領域IMCの内部への水分の浸入を抑制することができる。
【0079】
また本実施の形態においては、保護膜PTは、保護膜PTの開口部が形成される領域(ヒューズ配線FSおよびボンディングパッドBPDの近傍の領域)に対向するように配置されるアライメントマークM1A(M1B)の上面の少なくとも一部を覆う。保護膜PTはスクライブラインSLから離れている。このような構成を有するために、ダイシングによりチップ領域IMCを分離切断する際に、スクライブラインSLとなる半導体チップCHPの端面と、ボンディングパッドBPDおよびヒューズ配線FSの真上に設けた保護膜PTの開口部との間の領域における、保護膜PTのクラック(破れ)の発生を抑制することができる。このためチップ領域IMCの内部(たとえば多層構造回路IC)への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。
【0080】
実施の形態3は、以上に述べた各点についてのみ、実施の形態1〜実施の形態2と異なる。すなわち、実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て実施の形態1〜実施の形態2に準ずる。
【0081】
(実施の形態4)
本実施の形態は、実施の形態3と比較して、外部応力を分散、低減させる形状のマークを有する点において異なっている。以下、図12〜図15を参照しながら、本実施の形態の構成について説明する。
【0082】
図12を参照して、本実施の形態の第1例においては、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、図9に示す実施の形態3の第1例と基本的に同様である。しかし図12においては、たとえば平面視においてガードリングGR2に対向するように、ガードリングGR(GR2)の外側に応力緩和部STSが形成されている。
【0083】
応力緩和部STSは、たとえば図5に示す長方形状のアライメントマークM1Bと同様に、平面視において長方形状を有している。応力緩和部STSは、基本的にアライメントマークM1A,M1B,M2A,M2BおよびガードリングGRの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。応力緩和部STSは、たとえば幅の異なるガードリングGR1,GR2を有するガードリングGRの特にガードリングGR2に対向するように、ガードリングGRの外側に配置される。すなわちガードリングGR2はガードリングGR1に比べて幅が狭いため、幅方向に関してガードリングGR1の幅に対してスペースが形成される。図12のようにたとえばガードリングGR2がガードリングGR1の矩形状のより内側(チップ領域IMCに近い側)に配置される場合には、ガードリングGR1の矩形状のより外側(チップ領域IMCと間隔を隔てる側)においてスペースが形成される。このスペースの一部を埋めるように、応力緩和部STSが形成される。
【0084】
なお、たとえば応力緩和部STSに対向するガードリングGR2と接するように、アライメントマークM2Bなどが配置されていてもよい。
【0085】
図13を参照して、図12に示す本実施の形態の第1例において、最上層の多層構造回路ICなどを上方から覆う保護膜PTが形成される場合には、当該保護膜PTは、応力緩和部STSの最上面を覆ってもよいし、覆わなくてもよい。一例として、図13のガードリングGRの長手方向(図の左右方向)に対向する応力緩和部STSは保護膜PTに覆われるが、短手方向(図の上下方向)に対向する応力緩和部STSは保護膜PTに覆われない。
【0086】
図14を参照して、本実施の形態の第2例に係る半導体ウェハは、図12〜図13に示す本実施の形態の第1例に係る半導体ウェハにおけるガードリングGR1の外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1Aが形成された構成を有している。アライメントマークM1Aの配置については、たとえば図8に示す実施の形態2と同様である。また図14においては、チップ領域IMCを上方から覆う保護膜PTが、ガードリングGRおよびアライメントマークM1Aを上方から覆うように形成される。保護膜PTは、実施の形態2と同様に、アライメントマークM1A(M1B)の上面の少なくとも一部、およびガードリングGRを覆うように形成される。その結果、図13においては保護膜PTに覆われなかった(ガードリングGRの短手方向に対向する)応力緩和部STSについても、図14においては必然的に保護膜PTに覆われる。これは応力緩和部STSよりもガードリングGRから見て外側にアライメントマークM1Aが配置され、アライメントマークM1Aの少なくとも一部が保護膜PTに覆われるためである。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0087】
図15を参照して、本実施の形態の第3例に係る半導体ウェハは、図14に示す本実施の形態の第2例に係る半導体ウェハに、追加の応力緩和部STSが形成された構成を有する。具体的には、図15においては、たとえば平面視においてガードリングGR1に対向するように、ガードリングGR(GR1)の外側に応力緩和部STSが形成されている。ガードリングGR1の外側に形成される応力緩和部STSは、ガードリングGR2の外側に形成される応力緩和部STSと同様の材料および平面形状を有している。
【0088】
ガードリングGR1に対向するように形成される応力緩和部STSが配置される場合、保護膜PTは、当該ガードリングGR1に対向する応力緩和部STSの上面の少なくとも一部を覆うように形成される。
【0089】
また図15においてもたとえば(ガードリングGRと間隔を隔てて配置される)アライメントマークM1Aを有していてもよい。この場合、保護膜PTは、ガードリングGR1に対向する応力緩和部STSの上面に加えて、アライメントマークM1Aの上面の少なくとも一部、およびガードリングGRを覆うように形成される。図15においては図14に比べて少ない領域(平面図である図15の下方)のみにアライメントマークM1Aが配置されているが、たとえば図14と同様にガードリングGRの周囲のほぼ全体を囲むようにアライメントマークM1Aが配置されてもよい。
【0090】
本実施の形態の構成は、実施の形態3の構成と比較して、以上の点において異なっており、他の点においては実施の形態3の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0091】
次に、本実施の形態の作用効果について説明する。
本実施の形態の応力緩和部STSは、アライメントマークM1Bなどと形状が類似しており、かつ構成する材料も同様である。しかし応力緩和部STSはアライメントマークM1BなどのLT用のアライメントマークと異なり、ガードリングGRに加わる外部応力(図12〜図15中に太い矢印で示す)を分散および低減させる機能を有する。
【0092】
ガードリングGR2はガードリングGR1に比べて幅が狭いため、ガードリングGR2は相対的に容易に損傷を受ける可能性がある。このためガードリングGR1とガードリングGR2との幅の差分を補充するためにガードリングGRの最上層と同様の金属配線層によるパターンである応力緩和部STSを該当箇所に形成することにより、いわば応力緩和部STSがガードリングGR2を補填する態様となる。このため応力緩和部STSが形成された領域は、たとえこれに対向するガードリングGR2が細く脆弱なものであったとしても、応力緩和部STSがガードリングGR2をいわば補強することにより、外部応力からチップ領域IMCの内部を保護する機能を高めることができる。したがって、たとえばチップ領域IMCへの水分の浸入などを抑制する機能を確保することができる。
【0093】
なお平面視におけるガードリングGR1に対向する領域に配置される応力緩和部STSについても、ガードリングGR2に対向する領域に配置される応力緩和部STSと同様に、ガードリングGR1からチップ領域IMCへの水分の浸入などを抑制する効果をいっそう高めることができる。
【0094】
またガードリングGR1が形成される領域は、これに対向する保護膜PTの開口部(ヒューズ配線FSおよびボンディングパッドBPD)が形成される領域である。したがってガードリングGR1に対向する応力緩和部STSの上面の少なくとも一部を保護膜PTで覆うことにより、たとえば上記開口部から水分が浸入する可能性をより確実に抑制することができる。
【0095】
実施の形態4は、以上に述べた各点についてのみ、実施の形態3と異なる。すなわち、実施の形態4について、上述しなかった構成や条件、手順や効果などは、全て実施の形態3に準ずる。
【0096】
(実施の形態5)
本実施の形態は、実施の形態4と比較して、ガードリングGRと接触するように形成されるアライメントマークの形状において異なっている。以下、図16〜図19を参照しながら、本実施の形態の構成について説明する。
【0097】
図16を参照して、本実施の形態の第1例においては、チップ領域IMC等が形成される領域の最上層の金属配線およびアライメントマークなどの構成は、図12に示す実施の形態4の第1例と基本的に同様である。しかし図16においては、たとえば平面視においてガードリングGRに接触するように、アライメントマークM2Bが形成されている。図16のアライメントマークM2Bは、実施の形態1の図2におけるアライメントマークM2Bと同様に、平面視において三角形状を有しており、図2のアライメントマークM2Bと同様の構成を有している。
【0098】
図17を参照して、図16に示す本実施の形態の第1例において、最上層の多層構造回路ICなどを上方から覆う保護膜PTが形成される場合には、当該保護膜PTは、アライメントマークM2A,M2Bを含むガードリングGRの最上面を覆う。これはたとえば実施の形態1の図3と同様であり、保護膜PTはアライメントマークM2Bの平面視における全面を覆うように形成されてもよいし、アライメントマークM2Bの平面視における一部を覆うように形成されてもよい。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0099】
図18を参照して、本実施の形態の第2例に係る半導体ウェハは、図16〜図17に示す本実施の形態の第1例に係る半導体ウェハにおけるガードリングGR1の外側であるスクライブライン領域SLRに、図14と同様に、たとえば複数のアライメントマークM1Aが形成された構成を有している。この点において、図18の半導体ウェハは図17の半導体ウェハと異なっている。保護膜PTが最上層の多層構造回路ICなどを覆う態様は図14と同様である。
【0100】
図19を参照して、本実施の形態の第3例に係る半導体ウェハは、図18に示す本実施の形態の第2例に係る半導体ウェハに、図15と同様の(平面視においてガードリングGR1の外側に対向するように配置される)追加の応力緩和部STSが形成された構成を有する。この点において、図19の半導体ウェハは図18の半導体ウェハと異なっている。保護膜PTが最上層の多層構造回路ICなどを覆う態様は図15と同様である。
【0101】
なお図19においては、応力緩和部STSと平面視において重なる領域にはアライメントマークM2Bが形成されないが、この領域においてもアライメントマークM2Bが形成されてもよい。また図19には示されないが、ここにもたとえば(図14および図15と同様に)アライメントマークM1Aが配置されてもよい。
【0102】
本実施の形態の構成は、実施の形態4の構成と比較して、以上の点において異なっており、他の点においては実施の形態4の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0103】
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、ガードリングGRが幅(太さ)の異なるガードリングGR1とガードリングGR2とを有する場合においても、少なくとも一部においてガードリングGRと接し、三角形状を有するアライメントマークM2Bが形成されてもよい。この場合においても、当該アライメントマークM2Bは、たとえば実施の形態1と同様に、ガードリングGRに加わる外部応力(図16〜図19中に太い矢印で示す)を分散、低減する効果を高めることができる。
【0104】
実施の形態5は、以上に述べた各点についてのみ、実施の形態4と異なる。すなわち、実施の形態5について、上述しなかった構成や条件、手順や効果などは、全て実施の形態4に準ずる。
【0105】
(実施の形態6)
上記の実施の形態1〜実施の形態5においては、すべて半導体ウェハSWに形成される多層構造回路ICのうち最上層と同一の層に形成されるガードリングGRやアライメントマークなどのパターンについて説明している。しかし、多層構造回路ICのうち上記最上層よりも下側(半導体基板に近い側)の層についても、上記最上層と同様のパターンを有していてもよい。すなわち下側の層においても、上記のボンディングパッドBPD、ガードリングGR、アライメントマークM1A,M1B,M2A,M2Bと同様のパターンが形成されてもよい。下側の層についても、実施の形態1〜実施の形態5と同様の効果を奏することができる。
【0106】
なおこの場合、アライメントマークM1A,M1B,M2A,M2Bは、これらが形成される層の1つ上側(半導体基板から遠い側)の層をパターニング形成する際に位置合わせするために用いられる、重ね合わせ用アライメントマークである。
【0107】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0108】
本発明は、アライメントマークおよびガードリングを有し、多層構造回路を有する半導体装置に、特に有利に適用されうる。
【符号の説明】
【0109】
BPD ボンディングパッド、CHP 半導体チップ、FS ヒューズ配線、GR,GR1,GR2 ガードリング、IC 多層構造回路、IMC チップ領域、M1A,M1B,M2A,M2B アライメントマーク、PT 保護膜、SL スクライブライン、SLR スクライブライン領域、STS 応力緩和部、SW 半導体ウェハ。
【技術分野】
【0001】
本発明は半導体装置および基板に関し、特に、位置合わせマークを有する半導体装置、および当該半導体装置が形成される基板に関する。
【背景技術】
【0002】
1枚の半導体基板(ウェハ)の主表面上に複数のたとえば集積回路が同時に形成される技術により提供される製品(半導体装置)は、多くはダイシングと呼ばれる技術により、個々の集積回路ごとに単一の製品(半導体チップ)となるように切断された状態で用いられる。ウェハの主表面上にはいわゆるアライメントマークが形成される。アライメントマークには、たとえばいわゆるレーザトリミング時に位置合わせするためのアライメントマーク(LT(Laser Trimming)用アライメントマーク)、およびフォトマスクを所望の位置に重ね合わせるためのアライメントマーク(重ね合わせ用アライメントマーク)がある。なおLT用アライメントマークと重ね合わせ用アライメントマークとは用途としての相違を意味するものであり、本願明細書において用いた文言での用途に限定されるものではない。すなわち、LT用アライメントマークと記載されるマークが重ね合わせ用アライメントマークとして用いられたり、あるいは逆に重ね合わせ用アライメントマークがLT用アライメントマークとして用いられたりしてもよい。
【0003】
たとえば特開2008−28243号公報(特許文献1)には、上記のアライメントマークが、ダイシングの際にウェハが切断されることにより形成されるライン(スクライブライン)上に形成される。たとえば特開2006−303073号公報(特許文献2)においては、集積回路への水分の浸入および集積回路の腐食の抑制の目的で、集積回路の外周部にガードリングと呼ばれる壁が形成される。
【0004】
上記のガードリングは集積回路を外側(周辺部)から保護するものであるが、上記集積回路を上方から保護するために、いわゆるパッシベーション膜などの保護膜やポリイミド膜が形成されることがある。集積回路の上面が保護膜やポリイミド膜で覆われることにより、集積回路は水分や堆積物などから保護される。一例として、当該保護膜およびポリイミド膜を有する半導体装置がたとえば特開2003−282484号公報(特許文献3)に開示される。
【0005】
特開2008−28243号公報および特開2003−282484号公報においては、スクライブラインと重なる位置にアライメントマークが形成される。しかしたとえば特開2010−129695号公報(特許文献4)に開示されるように、アライメントマークは半導体チップ内に形成されてもよい。
【0006】
たとえば特開2003−282484号公報の半導体装置は、スクライブラインが形成されうる領域(スクライブライン領域)に保護膜およびポリイミド膜が形成される。このためダイシング時には保護膜およびポリイミド膜が切断される。この切断された保護膜およびポリイミド膜を起点として、保護膜およびポリイミド膜には外部応力によるクラックを形成することがある。この保護膜およびポリイミド膜のクラックによりガードリングが断線し、集積回路に対する耐水効果が低下し、さらに半導体チップの信頼性が低下することが知られている。このようなクラックや断線の原因となる外部応力を分散、低減することを目的として、たとえば特開平2−77131号公報(特許文献5)においては、ガードリングにスリットが形成された半導体装置が開示されている。またたとえば特開2011−29430号公報(特許文献6)に開示される半導体装置のガードリングは、上記と同様の目的により、2層の配線層と、配線層間を接続するビアとにより構成されている。さらにたとえば特開平7−201855号公報(特許文献7)に開示される半導体装置のガードリングは、上記と同様の目的により、蛇行状に屈曲または湾曲したパターンにより構成されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2008−28243号公報
【特許文献2】特開2006−303073号公報
【特許文献3】特開2003−282484号公報
【特許文献4】特開2010−129695号公報
【特許文献5】特開平2−77131号公報
【特許文献6】特開2011−29430号公報
【特許文献7】特開平7−201855号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
特開2008−28243号公報および特開2003−282484号公報の半導体装置のようにスクライブラインと重なる位置にアライメントマークが形成される場合、ダイシングによりアライメントマークが切断される。すると切れ残ったアライメントマークは切断される前に比べてこれが形成される下地との密着面積が縮小するため、密着力が減少することにより、下地から剥がれたり捲れあがったりしてその後の実装工程での不良を発生する可能性がある。また切れ残ったアライメントマークが、集積回路に形成されるボンディングパッド間に付着したり、ボンディングパッド同士を短絡したりすることにより、半導体チップの歩留まりや信頼性を低下させる可能性がある。
【0009】
特開2010−129695号公報の半導体装置は、半導体チップ内にアライメントマークが形成されるため、上記のような問題は解消される。しかし半導体チップ内にアライメントマークが形成されれば、当該マークの形状、大きさ、配置場所等によっては、半導体チップのサイズを縮小することが困難になる可能性がある。特開平7−201855号公報のようにガードリングを蛇行させる場合においても同様に、半導体チップのサイズを縮小することが困難になる可能性がある。
【0010】
特開平2−77131号公報および特開2011−29430号公報に開示される半導体装置のようにガードリングにスリットやビアを設ける場合、たとえば半導体チップがより微細化された場合に、ガードリングをより細線化することが困難となる。これはスリットやビアを有するためにガードリングの構成が複雑になるためである。
【0011】
特開2006−303073号公報にはガードリングの構成のみが開示されており、上記の各課題を解決する構成について開示も示唆もされていない。
【0012】
本発明は、上記の各課題に鑑みなされたものである。その目的は、アライメントマークを用いて形成される半導体装置であり、ダイシングおよびクラックに起因する半導体チップの品質低下を抑制し、半導体チップの微細化を容易にすることが可能な構成を有する半導体装置および基板を提供することである。
【課題を解決するための手段】
【0013】
本発明においては、半導体装置の回路構造を取り囲むように配置される保護壁と、シリコン等の半導体ウェハから上記半導体装置を分離切断するためのスクライブ領域(スクライブライン)と上記保護壁との間に設けた位置合わせマーク、および上記スクライブ領域(スクライブライン)に接しないように形成される保護膜とから構成される。
【0014】
以下、実施例に応じた構成を記載する。
本発明の一実施例による半導体装置は以下の構成を備えている。
【0015】
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層に形成される位置合わせマークとを備える。上記位置合わせマークは少なくとも一部において保護壁と接するように形成される。
【0016】
本発明の他の実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層において、保護壁と間隔を隔てて保護壁の外側に形成される位置合わせマークと、最上層における多層構造回路の上面を覆う保護膜とを備える。上記位置合わせマークは、半導体基板の端部における断面と間隔を隔てて形成される。上記保護膜は、位置合わせマークの上面の少なくとも一部および保護壁を覆う。
【0017】
本発明のさらに他の実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、半導体基板の一方の主表面上に形成された多層構造回路と、多層構造回路のうち最上層と同一の層に形成される、平面視において多層構造回路を取り囲むように配置される保護壁と、最上層と同一の層に形成される位置合わせマークと、最上層における多層構造回路の上面を覆う保護膜とを備える。上記位置合わせマークは、半導体基板の端部における断面と間隔を隔てて形成される。上記保護膜は平面視において開口部を有している。平面視において開口部に対向するように保護壁の外側に形成される位置合わせマークの上面の少なくとも一部は、保護膜で覆われる。
【発明の効果】
【0018】
本発明の一実施例によれば、位置合わせマークが保護壁と接するように形成されるため、ダイシングにより当該半導体装置が形成される際に位置合わせマークが切断されない。このため、位置合わせマークが切断されることに起因する、集積回路のボンディングパッド間の短絡などの不具合を抑制することができる。また位置合わせマークが保護壁に囲まれたチップ領域にも位置合わせマークが形成されないため、位置合わせマークがチップ領域の面積の一部を占有することに起因して、半導体チップのサイズ縮小が妨げられる可能性を排除することができる。
【0019】
本発明の他の実施例によれば、位置合わせマークは半導体基板の端部における断面と間隔を隔てるように形成されるため、ダイシングにより当該半導体装置が形成される際に位置合わせマークが切断されない。このため、位置合わせマークが切断されることに起因する、集積回路のボンディングパッド間の短絡などの不具合を抑制することができる。位置合わせマークの少なくとも一部が保護膜に覆われても、当該位置合わせマークは切断されないため、ダイシングの際に保護膜にクラックが形成された半導体装置が提供される可能性を低減することができる。また位置合わせマークが保護壁に囲まれたチップ領域にも位置合わせマークが形成されないため、位置合わせマークがチップ領域の面積の一部を占有することに起因して、半導体チップのサイズ縮小が妨げられる可能性を排除することができる。
【0020】
本発明のさらに他の実施例によれば、保護膜に形成された開口部に対向する位置合わせマークが保護膜で覆われる。このため、開口部の近傍における保護膜が、位置合わせマークを覆う保護膜により補強される。このためダイシングの際に保護膜にクラックが形成された半導体装置が提供される可能性を低減することができる。
【図面の簡単な説明】
【0021】
【図1】本実施の形態1に係る半導体装置が複数配置されたウェハの状態を示す概略平面図である。
【図2】本実施の形態1の第1例に係るチップ領域およびスクライブライン領域が形成され、図1のスクライブライン領域において切断された、単一の半導体装置としての半導体チップにおける、積層構造のうち最上層のパターンを示す概略平面図である。
【図3】本実施の形態1の第2例に係るチップ領域およびスクライブライン領域が形成され、図1のスクライブライン領域において切断された、単一の半導体装置としての半導体チップにおける、積層構造のうち最上層のパターンを示す概略平面図である。
【図4】本実施の形態1の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図5】本実施の形態1の第3例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図6】本実施の形態1の第4例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図7】本実施の形態1の第5例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図8】本実施の形態2に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図9】本実施の形態3の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図10】本実施の形態3の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。
【図11】本実施の形態3の第2例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図12】本実施の形態4の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図13】本実施の形態4の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。
【図14】本実施の形態4の第2例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図15】本実施の形態4の第3例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図16】本実施の形態5の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図17】本実施の形態5の第1例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンに保護膜が追加で描写された態様を示す概略平面図である。
【図18】本実施の形態5の第2例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【図19】本実施の形態5の第3例に係るチップ領域およびスクライブライン領域が形成された、半導体装置が配置された半導体ウェハの、積層構造のうち最上層のパターンを示す概略平面図である。
【発明を実施するための形態】
【0022】
以下、本実施の形態について図に基づいて説明する。
(実施の形態1)
まず、本実施の形態としてウェハ状態の半導体装置について説明する。
【0023】
図1を参照して、半導体ウェハSWには、複数の集積回路(特に多層構造回路)が形成されたチップ領域IMCが形成されている。半導体ウェハSWは、たとえばシリコンなどの半導体結晶からなる半導体基板を含んでいる。複数のチップ領域IMCの各々は矩形の平面形状を有し、アレイ状に配置されている。複数のチップ領域IMCの周囲の領域がスクライブライン領域SLRとなっている。スクライブライン領域SLRは、半導体ウェハSWを個々の半導体チップCHPに分割するために切断される領域である。スクライブライン領域SLRにおいて半導体ウェハSWが個々のチップ領域IMCごとに分割されることにより、半導体ウェハSWは複数個の半導体チップに分割される。
【0024】
次に、本実施の形態としてチップ状態の半導体装置について説明する。
図2を参照して、本実施の形態の第1例に係る半導体チップCHPは、スクライブライン領域SLRにおいて図1の半導体ウェハSWが個々のチップ領域IMCごとに分割されることにより、単一のチップ領域IMCを有するように形成されたものである。半導体チップCHPは、これを形成するためにスクライブライン領域SLRにおいて半導体ウェハSWが実際に切断されるラインであるスクライブラインSLが端面となる。したがって図2は、図1中の丸点線「II」で囲まれた領域の、特に最上層における金属配線などのパターンを示している。
【0025】
半導体チップCHPは、平面視において内側から順に、チップ領域IMCとガードリングGR(保護壁)とスクライブライン領域SLRとを有している。チップ領域IMCとスクライブライン領域SLRとはガードリングGRにより区画されている。ガードリングGRはチップ領域IMCの平面視における最外周の近傍において、チップ領域IMCの周辺を囲む壁のように設けられている。これにより、チップ領域IMCに形成される多層構造回路ICに水分が浸入し、当該多層構造回路ICが損傷するのを抑制することができる。
【0026】
ガードリングGRは、たとえば図に示すように平面視における矩形状を有し、チップ領域IMCの外枠を囲んでいる。ガードリングGRは、たとえば最上層において金属配線層を形成し、当該最上層よりも下側(半導体基板に近い側)の層においても金属配線層を形成し、最上層と下側の層との金属配線層同士が、たとえば導電性のビアにより電気的に接続される構成を有する。
【0027】
チップ領域IMCの内側には、複数のボンディングパッドBPDが形成されている。ボンディングパッドBPDはたとえばアルミニウムや銅などの金属材料から形成されている。なお図2においてはボンディングパッドBPDはたとえば正方形の平面形状を有しているが、これに限らず長方形などの任意の形状とすることができる。また図2においてはボンディングパッドBPDは、長方形状のチップ領域IMCのうち長手方向(図の左右方向)にのみ複数並ぶように配置されているが、チップ領域IMCの短手方向(図の上下方向)にも同様のボンディングパッドBPDが複数並ぶように配置されてもよい。またボンディングパッドBPDは、多層構造回路IC上にも同様に配置されてもよい。
【0028】
チップ領域IMCにおける複数のボンディングパッドBPDに囲まれた領域には、多層構造回路ICが形成されている。多層構造回路ICには、たとえば図示しないMIS(Metal Insulator Semiconductor)トランジスタ、ダイオードなどの半導体素子を有しており、配線や絶縁層などの各種の薄膜パターンが複数積層されることにより集積回路を構成している。図2以降の各図は、いずれも多層構造回路ICを構成する積層構造のうち最上層における金属配線などの薄膜パターンを示している。ボンディングパッドBPDは、それらの半導体素子の各端子と電気的に接続されている。
【0029】
積層構造のうち最上層において、ガードリングGRの少なくとも一部と接するように、たとえば複数のアライメントマークM2B(位置合わせマーク)が形成されている。積層構造のうち最上層におけるアライメントマークM2Bは、たとえばガードリングGRの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。アライメントマークM2Bは、平面視において三角形状を有している。アライメントマークM2BはガードリングGRの少なくとも一部と接することにより、スクライブラインSLと間隔を隔てて形成される。すなわちスクライブラインSLにおける半導体チップCHPの端面の断面にはアライメントマークM2Bのパターンが露出しないように形成される。ここで図2に示すように、アライメントマークM2Bは、平面視において長方形状であるガードリングGRの長手方向および短手方向の双方と接する態様であってもよいし、たとえばガードリングGRの長手方向のみと接する態様であってもよい。
【0030】
また、ガードリングGRの外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1Aが形成されてもよい。アライメントマークM1Aは平面視において矩形状(たとえば正方形状)を有している。ガードリングGRと間隔を隔ててチップ領域IMCの外側のスクライブライン領域SLRに形成されるアライメントマークM1Aは、スクライブラインSLと間隔を隔てて形成される。すなわちスクライブラインSLにおける半導体チップCHPの端面の断面にはアライメントマークM1Aのパターンが露出しないように形成される。
【0031】
図2に示すアライメントマークM2B,M1Aは、チップ領域IMCに形成される多層構造回路のうち最上層における位置合わせマークである。すなわちアライメントマークM2B,M1Aは、レーザトリミング(LT)用アライメントマークである。レーザトリミングとは、たとえば多層構造回路ICの一部として形成される、図示されないヒューズ配線にレーザを照射してヒューズ配線を溶融切断する技術である。このレーザトリミングの際にレーザを照射する位置を調整するために、上記のLT用アライメントマークM2B,M1Aが用いられる。
【0032】
なお図2においては、アライメントマークM2BとアライメントマークM1Aとは、互いに平面視におけるガードリングGRが延在する方向(図の左右方向および上下方向)に関して対向しないように配置されている。アライメントマークは上記のような配置態様を有していてもよいが、たとえばアライメントマークM2BとアライメントマークM1Aとが上記方向に関して互いに対向するように配置されてもよい。
【0033】
図3を参照して、本実施の形態の第2例に係る半導体チップCHPは、図2の半導体チップCHPと大筋で同様の構成を有している。しかし図3の半導体チップCHPは、積層構造のうち最上層の金属配線などのパターンの上面が保護膜PTで覆われている。この点において図3の半導体チップCHPは図2の半導体チップCHPと異なっている。
【0034】
保護膜PTは、たとえばパッシベーション膜としてのシリコン窒化膜1層からなるものであってもよいが、上記パッシベーション膜とたとえばポリイミドの薄膜とが積層された構成を有していてもよい。保護膜PTは半導体チップCHPの多層構造回路ICに水分等が浸入しないように上方から保護する目的で形成される。したがって保護膜PTはチップ領域IMCを上方から覆うように形成される。
【0035】
しかし保護膜PTはガードリングGRおよび、少なくとも一部においてガードリングGRと接するアライメントマークM2Bを上方から覆うように形成される。ここで保護膜PTはアライメントマークM2Bの平面視における全面を覆うように形成されてもよいし、アライメントマークM2Bの平面視における一部を覆うように形成されてもよい。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0036】
また、ボンディングパッドBPDが形成される領域の真上においては保護膜PTは形成されず、ボンディングパッドBPDの表面が露出する態様となっている。すなわち保護膜PTはボンディングパッドBPDと平面的に重なる領域において開口部を有している。このためボンディングパッドBPDとトランジスタ、ダイオードなどとの電気的な接続が可能となる。
【0037】
図4以降においては、ダイシングがなされる前の半導体ウェハSWの一部として、チップ領域IMC等を含む領域を示している。図4を参照して、半導体ウェハSWには図2のチップ領域IMCが複数並び、複数のチップ領域IMCに挟まれた領域にはスクライブライン領域SLRが配置される。ダイシングの際にはスクライブライン領域SLRの一部にスクライブラインSLが形成されることにより、半導体ウェハSWは複数の半導体チップCHPに分割される。
【0038】
図5を参照して、本実施の形態の第3例に係る半導体ウェハの、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、基本的に図4に示す本実施の形態の第1例に係る半導体ウェハと同様である。しかし図5においては、積層構造のうち最上層において、ガードリングGRの少なくとも一部と接するように、たとえば複数のアライメントマークM2Bに加えて、LT用アライメントマークM2A(位置合わせマーク)が形成されている。アライメントマークM2Aは、平面視において矩形状(たとえば正方形状)を有している。またガードリングGRと間隔を隔てて、たとえばLT用アライメントマークM1Bが形成されていてもよい。
【0039】
アライメントマークM1Bはたとえば平面視においてアライメントマークM2Aと対向するように、スクライブライン領域SLRに形成されている。アライメントマークM1Bは、スクライブラインSLと間隔を隔てて形成される。すなわちスクライブラインSLにおける半導体チップCHPの端面の断面にはアライメントマークM1Bのパターンが露出しないように形成される。図5においてアライメントマークM1Bは長尺矩形状(長方形状)を有しているが、アライメントマークM1Bの平面形状はこれに限られない。またアライメントマークM2AもスクライブラインSLと間隔を隔てるように形成され、ガードリングGRの少なくとも一部と接するように形成される。
【0040】
なお、積層構造のうち最上層におけるアライメントマークM1A,M1B,M2Aは、たとえばアライメントマークM2BおよびガードリングGRの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。
【0041】
図5においては、平面視におけるガードリングGRが延在する方向(図の左右方向および上下方向)に関して、アライメントマークM1BとアライメントマークM2Aとが互いに対向するように配置されている。しかしたとえばアライメントマークM1BとアライメントマークM2Bとが互いに対向するように配置されてもよい。
【0042】
図6を参照して、本実施の形態の第4例に係る半導体ウェハは、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、基本的に図5に示す本実施の形態の第3例に係る半導体ウェハと同様である。しかし図6においては、図5におけるアライメントマークM1Bが形成されておらず、最上層のLT用アライメントマークとしてはガードリングGRの少なくとも一部と接するアライメントマークM2A,M2Bのみが形成される。このようにガードリングGRの少なくとも一部と接するアライメントマークM2A,M2Bのみを有する構成であってもよい。
【0043】
図7を参照して、本実施の形態の第5例に係る半導体ウェハは、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、基本的に図6に示す本実施の形態の第4例に係る半導体ウェハと同様である。しかし図7においては、積層構造のうち最上層の金属配線などのパターンの上面が保護膜PTで覆われている。保護膜PTはガードリングGRおよび、少なくとも一部においてガードリングGRと接するアライメントマークM2A,M2Bを上方から覆うように形成される。ここで保護膜PTはアライメントマークM2Bの平面視における全面を覆うように形成されてもよいし、アライメントマークM2Bの平面視における一部を覆うように形成されてもよい。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0044】
次に、本実施の形態の作用効果について説明する。
本実施の形態のそれぞれの例においては、LT用アライメントマークM2A,M2Bが、少なくとも一部においてガードリングGRと接するように形成される。このためアライメントマークM2A,M2Bは、たとえばアライメントマークM1A,M1BのようにガードリングGRと間隔を隔てる場合に比べて、全体的にガードリングGRとの間隔が小さくなる位置に配置される。平面視における少なくとも一部においてガードリングGRと接するように形成されたアライメントマークM2A,M2Bと、ガードリングGRとを合わせてガードリング領域であると考えれば、本実施の形態の半導体チップCHPは、平面視において内側から順に、チップ領域IMC、ガードリング領域、スクライブライン領域SLRが配置された構成を有する。アライメントマークM2A,M2Bによりガードリング領域の一部がスクライブライン領域SLRに入り込む場合もあるが、全般にアライメントマークM2A,M2BがスクライブラインSLに到達する程度にガードリングGRから外側へ隔てた位置に配置される可能性が低減される。
【0045】
したがって、アライメントマークM2A,M2Bがダイシング時にダイシング装置により切断される可能性が低減される。このため、ダイシング装置による切断により剥離したアライメントマークM2A,M2Bが隣接する1対のボンディングパッドBPD同士を電気的に接続することにより短絡させるなどの実装不良の発生を抑制することができる。また剥離したアライメントマークM2A,M2Bが多層構造回路ICの一部に付着して当該部分の回路を短絡させるなどの実装不良の発生を抑制することができる。
【0046】
その他、アライメントマークM2A,M2Bがチップ領域IMCの上部に付着することによりチップ領域IMCの上面の平坦性が崩れ、そのために半導体装置のパッケージングの際に用いる樹脂等の流路が乱れ、当該樹脂のボイドが発生する現象を抑制することができる。したがって形成される半導体装置の品質を向上することができる。
【0047】
またアライメントマークM2A,M2Bが、少なくとも一部においてガードリングGRと接するため、アライメントマークM2A,M2Bをチップ領域IMCの内部に配置する必要性が低減される。本実施の形態のそれぞれのアライメントマークM2A,M2BはいずれもガードリングGRと接しながら、ガードリングGRの外側に向くように配置される。このためアライメントマークM2A,M2Bがチップ領域IMCの平面視における面積の一部を占有することにより、チップ領域IMCを含む半導体チップCHPの微細化(縮小化)が困難になる可能性が低減される。すなわち半導体チップCHP(チップ領域IMC)の更なる縮小化(微細化)が容易に実現できる。
【0048】
上記のようにチップ領域IMCの上面を保護膜PT(たとえば保護膜およびポリイミド膜)により覆う場合、図3および図7を参照して、保護膜PTがガードリング領域、すなわちガードリングGRに接するアライメントマークM2A,M2Bを覆う。このようにすれば、上方からの保護膜PTの保護により、アライメントマークM2A,M2Bが剥離するなどの不具合の発生を抑制することができる。
【0049】
ただし上記のように、保護膜PTはアライメントマークM2A,M2Bを含むガードリング領域を覆うものの、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。このようにすれば、たとえばダイシング時にダイシング装置により保護膜PTが切断されなくなる。このため切断された保護膜PTを起点としたクラックが当該保護膜PTに発生し、保護膜PTの多層構造回路ICに対する耐水効果が低下するなどの不具合の発生を抑制することができる。
【0050】
またたとえばアライメントマークM2Bのように、平面視において三角形状を有するアライメントマークは、たとえば半導体チップCHPが後工程において樹脂により封止される際に、ガードリングGRに加わる外部応力を分散、低減する効果を高めることができる。ガードリングGRに加わる力が緩和されるため、当該外部応力に起因するクラックの発生などが抑制され、その結果、チップ領域IMCの内部(たとえば多層構造回路IC)への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。
【0051】
(実施の形態2)
本実施の形態は、実施の形態1と比較して、アライメントマークの構成において異なっている。以下、図8を参照しながら、本実施の形態の構成について説明する。
【0052】
図8を参照して、本実施の形態における半導体ウェハの、チップ領域IMC等が形成される領域の最上層は、ガードリングGRの外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1A(位置合わせマーク)が形成される。図8のアライメントマークM1Aは実施の形態1におけるアライメントマークM1Aと同様の構成を有している。すなわちアライメントマークM1Aはスクライブライン領域SLRに入り込むことはあるものの、スクライブラインSL(半導体チップCHPの端部における断面)と間隔を隔てて形成される。
【0053】
本実施の形態においては、少なくとも一部においてガードリングGRと接するように形成される、実施の形態1におけるアライメントマークM2A,M2Bに相当するLT用アライメントマークは形成されていない。またアライメントマークM1Aのようにたとえば正方形の平面形状を有するマークの代わりに、たとえばアライメントマークM1Bのような長方形の平面形状を有するマークが用いられてもよい。
【0054】
図8においては、アライメントマークM1AはガードリングGRの延在する方向に関して3つ1組となるように(3つごとに上記延在する方向に関する間隔が他に比べて広くなるように)配置されている。しかし隣接するアライメントマークM1Aの間隔は任意であり、たとえばすべての隣接するアライメントマークM1Aの間隔がほぼ等しくなるように配置してもよい。
【0055】
図8においては、積層構造のうち最上層の金属配線などのパターンの上面が保護膜PTで覆われている。保護膜PTは実施の形態1と同様に、パッシベーション膜としてのシリコン窒化膜1層のみからなってもよいし、パッシベーション膜とたとえばポリイミドの薄膜とが積層された構成を有していてもよい。
【0056】
保護膜PTはガードリングGRおよび、アライメントマークM1A(M1B)を上方から覆うように形成される。ここで保護膜PTはアライメントマークM1A(M1B)の平面視における全面を覆うように形成されてもよいし、アライメントマークM1A(M1B)の平面視における一部を覆うように形成されてもよい。すなわち保護膜PTはアライメントマークM1A(M1B)の上面の少なくとも一部、およびガードリングGRを覆うように形成される。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0057】
本実施の形態の構成は、実施の形態1の構成と比較して、以上の点において異なっており、他の点においては実施の形態1の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0058】
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、LT用アライメントマークM1AがガードリングGRと間隔を隔てる場合においても、当該アライメントマークM1Aが半導体チップCHPの端部における断面と間隔を隔てて形成されれば、ダイシング装置により切断されることはない。このため、本実施の形態においても実施の形態1と同様に、ダイシング装置による切断により剥離したアライメントマークM1Aが隣接する1対のボンディングパッドBPD同士を電気的に接続することにより短絡させるなどの実装不良の発生を抑制することができる。また剥離したアライメントマークM1Aが多層構造回路ICの一部に付着して当該部分の回路を短絡させるなどの実装不良の発生を抑制することができる。
【0059】
その他、アライメントマークM1Aがチップ領域IMCの上部に付着することによりチップ領域IMCの上面の平坦性が崩れ、そのために半導体装置のパッケージングの際に用いる樹脂等の流路が乱れ、当該樹脂のボイドが発生する現象を抑制することができる。したがって形成される半導体装置の品質を向上することができる。
【0060】
また本実施の形態において、アライメントマークM1A(M1B)はチップ領域IMC(ガードリングGRに囲まれた領域)の外側に形成される。このため実施の形態1と同様に、アライメントマークM1A(M1B)がチップ領域IMCの平面視における面積の一部を占有することにより、チップ領域IMCを含む半導体チップCHPの微細化(縮小化)が困難になる可能性が低減される。すなわち半導体チップCHP(チップ領域IMC)の更なる縮小化(微細化)が容易に実現できる。
【0061】
また本実施の形態においては、チップ領域IMCの多層構造回路ICを上方から覆う保護膜PTが、アライメントマークM1A(M1B)の少なくとも一部、およびガードリングGRを覆う構成を有する。このようにすれば、このようにすれば、上方からの保護膜PTの保護により、アライメントマークM1A,M1Bが剥離するなどの不具合の発生を抑制することができる。
【0062】
なお上記のように、アライメントマークM1A(M1B)はダイシング装置により切断されることがない。このため当該アライメントマークM1A(M1B)の上面が保護膜PTで覆われたとしても、ダイシング時に保護膜PTが切断されてクラック(破れ)の起点を形成する可能性が低減される。その結果、チップ領域IMCの内部(たとえば多層構造回路IC)への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。
【0063】
実施の形態2は、以上に述べた各点についてのみ、実施の形態1と異なる。すなわち、実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に準ずる。
【0064】
(実施の形態3)
本実施の形態は、実施の形態1と比較して、ボンディングパッドBPDが形成される領域およびガードリングGRの構成において異なっている。以下、図9〜図11を参照しながら、本実施の形態の構成について説明する。
【0065】
図9を参照して、本実施の形態の第1例においては、ボンディングパッドBPDが配置される領域の一部において、ヒューズ配線FSが配置されることが図示されている。図10において、図9に示す上層の保護膜PTの形成状態を示す。ヒューズ配線FSは上方から照射されるレーザを受けることにより溶融切断され、回路の不良部分を正常に機能する回路から切り離すなどの用途に用いられる配線である。このため図9および図10を参照して、ヒューズ配線FSの真上においては、ボンディングパッドBPDの真上と同様に保護膜PTは形成されず、ヒューズ配線FSの表面が露出した態様となっている。すなわち保護膜PTはボンディングパッドBPDおよびヒューズ配線FSと平面的に重なる領域において開口部を有している。
【0066】
本実施の形態における半導体ウェハの、チップ領域IMC等が形成される領域の最上層について、上記保護膜PTの開口部に対向する領域におけるガードリングGRの平面視における幅(太さ)が、開口部に対向する領域以外の領域におけるガードリングGRの平面視における幅(太さ)よりも広くなっている。すなわちガードリングGRは、その長辺方向または(ボンディングパッドBPDが図示されないが)短辺方向において、ボンディングパッドBPDまたはヒューズ配線FSと平面視において対向する領域におけるガードリングGR1(第1の保護壁)と、ボンディングパッドBPDおよびヒューズ配線FSのいずれとも平面視において対向しない領域におけるガードリングGR2(第2の保護壁)とを有している。ガードリングGR1の幅は、ガードリングGR2の幅よりも広く(太く)なっている。このため、ボンディングパッドBPDまたはヒューズ配線FSと、ガードリングGR1の最も外側との、図の上下方向に関する最短距離d1は、ボンディングパッドBPDまたはヒューズ配線FSと、ガードリングGR2の最も外側との、図の上下方向に関する最短距離d2よりも長くなっている。
【0067】
なお、たとえば図9のヒューズ配線FSとこれの左右側に隣接するボンディングパッドBPDとの間には、わずかに開口部が形成されない領域が存在するが、この領域に対向するガードリングは、ヒューズ配線FSなどに対向するガードリングGR1と同じ幅を有している。これに対して、たとえば図9においてヒューズ配線FSの左側に隣接するボンディングパッドBPDと、これのさらに左側に隣接するボンディングパッドBPDとの間には、上記ヒューズ配線FSとこれに隣接するボンディングパッドBPDとの間隔よりも広い間隔が存在する。上記広い間隔が存在する領域に対向するガードリングは、ガードリングGR1よりも幅の狭い(細い)ガードリングGR2となっている。
【0068】
すなわち幅の広いガードリングGR1が形成される領域は、ガードリングGRのうち、保護膜PTの開口部およびその近傍の領域に対向する領域であり、ガードリングGR2が形成される領域は、保護膜PTの開口部およびその近傍の領域のいずれにも該当しない領域に対向する領域である。たとえばヒューズ配線FSおよびボンディングパッドBPDの開口部からの距離が、個々のボンディングパッドBPDの平面視における1辺の長さよりも短い領域に対向するガードリングは、その幅が広いガードリングGR1となる。隣接する1対のボンディングパッドBPDの間に挟まれた領域についても同様であり、たとえば当該1対のボンディングパッドBPDの間の距離が、ボンディングパッドBPDの1辺の長さよりも短い場合には、当該領域に対向するガードリングは、その幅が広いガードリングGR1となる。
【0069】
以上はガードリングGRの平面視における長手方向(図の左右方向)に関する説明であるが、短手方向(図の上下方向)に関しても同様に、ボンディングパッドBPDによる保護膜PTの開口部およびその近傍の領域に対向するガードリングはその幅が広いガードリングGR1となっており、それ以外の領域に対向するガードリングはその幅が狭いガードリングGR2となっている。
【0070】
本実施の形態においても、たとえば実施の形態1と同様に、積層構造の最上層において、アライメントマークM2A,M2Bが少なくとも一部においてガードリングGR(GR1,GR2)と接するように形成されてもよい。一例として図9においては、ガードリングGR2と接するようにアライメントマークM2A,M2Bが形成されている。
【0071】
図11を参照して、本実施の形態の第2例に係る半導体ウェハは、図9〜図10に示す本実施の形態の第1例に係る半導体ウェハのガードリングGR1の外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1Aが形成された構成を有している。アライメントマークM1Aの配置については、図8に示す実施の形態2と同様である。また図11においては、チップ領域IMCを上方から覆う保護膜PTが、ガードリングGRおよびアライメントマークM1Aを上方から覆うように形成される。
【0072】
保護膜PTは、たとえば実施の形態2と同様に、アライメントマークM1A(M1B)の少なくとも一部、およびガードリングGRを覆うように形成される。より具体的には、図11において、平面視において保護膜PTの開口部に対向するようにガードリングGR1の外側に形成されるアライメントマークM1A(M1B)の上面の少なくとも一部は保護膜PTで覆われる。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0073】
本実施の形態の構成は、実施の形態1〜実施の形態2の構成と比較して、以上の点において異なっており、他の点においては実施の形態1〜実施の形態2の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0074】
次に、本実施の形態の作用効果について説明する。本実施の形態は、実施の形態1〜実施の形態2の作用効果に加えて、以下の作用効果を有する。
【0075】
本実施の形態においては、ガードリングGRが、平面視における幅の異なるガードリングGR1とガードリングGR2とを有する構成となっている。ガードリングGR2に比べて幅が広いガードリングGR1は、ボンディングパッドBPDおよびヒューズ配線FSによる保護膜PTの開口部およびその近傍に対向する領域に形成される。
【0076】
したがって、図9の距離d1が距離d2よりも長くなることから、幅の広いガードリングGR1は、幅の狭いガードリングGR2に比べて、その内側のボンディングパッドBPDおよびヒューズ配線FSに外部からの水分などが浸入しないよう保護する効果を高めることができる。
【0077】
保護膜PTの開口部であるボンディングパッドBPDおよびヒューズ配線FSが存在すれば、当該開口部を起点として水分が多層構造回路ICなどの内部に浸入する可能性が高くなる。そこで本実施の形態のように、開口部(開口部に対向する領域)の近傍においてガードリングGR1を他の領域のガードリングGR2よりも幅を広く形成することにより、ガードリングGR1は、開口部から水分が浸入する可能性をより確実に抑制することができる。
【0078】
またボンディングパッドBPDおよびヒューズ配線FSによる保護膜PTの開口部およびその近傍において、ガードリングGR1の幅をガードリングGR2の幅よりも広くすることにより、ガードリングGR1に加わる外部応力(図9〜図11中に太い矢印で示す)を分散したり低減したりすることができる。このためガードリングGR1にクラックが形成されることに起因する、チップ領域IMCの内部への水分の浸入を抑制することができる。
【0079】
また本実施の形態においては、保護膜PTは、保護膜PTの開口部が形成される領域(ヒューズ配線FSおよびボンディングパッドBPDの近傍の領域)に対向するように配置されるアライメントマークM1A(M1B)の上面の少なくとも一部を覆う。保護膜PTはスクライブラインSLから離れている。このような構成を有するために、ダイシングによりチップ領域IMCを分離切断する際に、スクライブラインSLとなる半導体チップCHPの端面と、ボンディングパッドBPDおよびヒューズ配線FSの真上に設けた保護膜PTの開口部との間の領域における、保護膜PTのクラック(破れ)の発生を抑制することができる。このためチップ領域IMCの内部(たとえば多層構造回路IC)への、たとえば上記クラックからの水分の浸入を抑制する効果がより高められる。
【0080】
実施の形態3は、以上に述べた各点についてのみ、実施の形態1〜実施の形態2と異なる。すなわち、実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て実施の形態1〜実施の形態2に準ずる。
【0081】
(実施の形態4)
本実施の形態は、実施の形態3と比較して、外部応力を分散、低減させる形状のマークを有する点において異なっている。以下、図12〜図15を参照しながら、本実施の形態の構成について説明する。
【0082】
図12を参照して、本実施の形態の第1例においては、チップ領域IMC等が形成される領域の最上層の金属配線などの構成は、図9に示す実施の形態3の第1例と基本的に同様である。しかし図12においては、たとえば平面視においてガードリングGR2に対向するように、ガードリングGR(GR2)の外側に応力緩和部STSが形成されている。
【0083】
応力緩和部STSは、たとえば図5に示す長方形状のアライメントマークM1Bと同様に、平面視において長方形状を有している。応力緩和部STSは、基本的にアライメントマークM1A,M1B,M2A,M2BおよびガードリングGRの最上層と同様に、アルミニウムなどの金属配線層からなるパターンであることが好ましい。応力緩和部STSは、たとえば幅の異なるガードリングGR1,GR2を有するガードリングGRの特にガードリングGR2に対向するように、ガードリングGRの外側に配置される。すなわちガードリングGR2はガードリングGR1に比べて幅が狭いため、幅方向に関してガードリングGR1の幅に対してスペースが形成される。図12のようにたとえばガードリングGR2がガードリングGR1の矩形状のより内側(チップ領域IMCに近い側)に配置される場合には、ガードリングGR1の矩形状のより外側(チップ領域IMCと間隔を隔てる側)においてスペースが形成される。このスペースの一部を埋めるように、応力緩和部STSが形成される。
【0084】
なお、たとえば応力緩和部STSに対向するガードリングGR2と接するように、アライメントマークM2Bなどが配置されていてもよい。
【0085】
図13を参照して、図12に示す本実施の形態の第1例において、最上層の多層構造回路ICなどを上方から覆う保護膜PTが形成される場合には、当該保護膜PTは、応力緩和部STSの最上面を覆ってもよいし、覆わなくてもよい。一例として、図13のガードリングGRの長手方向(図の左右方向)に対向する応力緩和部STSは保護膜PTに覆われるが、短手方向(図の上下方向)に対向する応力緩和部STSは保護膜PTに覆われない。
【0086】
図14を参照して、本実施の形態の第2例に係る半導体ウェハは、図12〜図13に示す本実施の形態の第1例に係る半導体ウェハにおけるガードリングGR1の外側であるスクライブライン領域SLRに、ガードリングGRと間隔を隔てて(すなわちガードリングGRと接しないように)、たとえば複数のアライメントマークM1Aが形成された構成を有している。アライメントマークM1Aの配置については、たとえば図8に示す実施の形態2と同様である。また図14においては、チップ領域IMCを上方から覆う保護膜PTが、ガードリングGRおよびアライメントマークM1Aを上方から覆うように形成される。保護膜PTは、実施の形態2と同様に、アライメントマークM1A(M1B)の上面の少なくとも一部、およびガードリングGRを覆うように形成される。その結果、図13においては保護膜PTに覆われなかった(ガードリングGRの短手方向に対向する)応力緩和部STSについても、図14においては必然的に保護膜PTに覆われる。これは応力緩和部STSよりもガードリングGRから見て外側にアライメントマークM1Aが配置され、アライメントマークM1Aの少なくとも一部が保護膜PTに覆われるためである。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0087】
図15を参照して、本実施の形態の第3例に係る半導体ウェハは、図14に示す本実施の形態の第2例に係る半導体ウェハに、追加の応力緩和部STSが形成された構成を有する。具体的には、図15においては、たとえば平面視においてガードリングGR1に対向するように、ガードリングGR(GR1)の外側に応力緩和部STSが形成されている。ガードリングGR1の外側に形成される応力緩和部STSは、ガードリングGR2の外側に形成される応力緩和部STSと同様の材料および平面形状を有している。
【0088】
ガードリングGR1に対向するように形成される応力緩和部STSが配置される場合、保護膜PTは、当該ガードリングGR1に対向する応力緩和部STSの上面の少なくとも一部を覆うように形成される。
【0089】
また図15においてもたとえば(ガードリングGRと間隔を隔てて配置される)アライメントマークM1Aを有していてもよい。この場合、保護膜PTは、ガードリングGR1に対向する応力緩和部STSの上面に加えて、アライメントマークM1Aの上面の少なくとも一部、およびガードリングGRを覆うように形成される。図15においては図14に比べて少ない領域(平面図である図15の下方)のみにアライメントマークM1Aが配置されているが、たとえば図14と同様にガードリングGRの周囲のほぼ全体を囲むようにアライメントマークM1Aが配置されてもよい。
【0090】
本実施の形態の構成は、実施の形態3の構成と比較して、以上の点において異なっており、他の点においては実施の形態3の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0091】
次に、本実施の形態の作用効果について説明する。
本実施の形態の応力緩和部STSは、アライメントマークM1Bなどと形状が類似しており、かつ構成する材料も同様である。しかし応力緩和部STSはアライメントマークM1BなどのLT用のアライメントマークと異なり、ガードリングGRに加わる外部応力(図12〜図15中に太い矢印で示す)を分散および低減させる機能を有する。
【0092】
ガードリングGR2はガードリングGR1に比べて幅が狭いため、ガードリングGR2は相対的に容易に損傷を受ける可能性がある。このためガードリングGR1とガードリングGR2との幅の差分を補充するためにガードリングGRの最上層と同様の金属配線層によるパターンである応力緩和部STSを該当箇所に形成することにより、いわば応力緩和部STSがガードリングGR2を補填する態様となる。このため応力緩和部STSが形成された領域は、たとえこれに対向するガードリングGR2が細く脆弱なものであったとしても、応力緩和部STSがガードリングGR2をいわば補強することにより、外部応力からチップ領域IMCの内部を保護する機能を高めることができる。したがって、たとえばチップ領域IMCへの水分の浸入などを抑制する機能を確保することができる。
【0093】
なお平面視におけるガードリングGR1に対向する領域に配置される応力緩和部STSについても、ガードリングGR2に対向する領域に配置される応力緩和部STSと同様に、ガードリングGR1からチップ領域IMCへの水分の浸入などを抑制する効果をいっそう高めることができる。
【0094】
またガードリングGR1が形成される領域は、これに対向する保護膜PTの開口部(ヒューズ配線FSおよびボンディングパッドBPD)が形成される領域である。したがってガードリングGR1に対向する応力緩和部STSの上面の少なくとも一部を保護膜PTで覆うことにより、たとえば上記開口部から水分が浸入する可能性をより確実に抑制することができる。
【0095】
実施の形態4は、以上に述べた各点についてのみ、実施の形態3と異なる。すなわち、実施の形態4について、上述しなかった構成や条件、手順や効果などは、全て実施の形態3に準ずる。
【0096】
(実施の形態5)
本実施の形態は、実施の形態4と比較して、ガードリングGRと接触するように形成されるアライメントマークの形状において異なっている。以下、図16〜図19を参照しながら、本実施の形態の構成について説明する。
【0097】
図16を参照して、本実施の形態の第1例においては、チップ領域IMC等が形成される領域の最上層の金属配線およびアライメントマークなどの構成は、図12に示す実施の形態4の第1例と基本的に同様である。しかし図16においては、たとえば平面視においてガードリングGRに接触するように、アライメントマークM2Bが形成されている。図16のアライメントマークM2Bは、実施の形態1の図2におけるアライメントマークM2Bと同様に、平面視において三角形状を有しており、図2のアライメントマークM2Bと同様の構成を有している。
【0098】
図17を参照して、図16に示す本実施の形態の第1例において、最上層の多層構造回路ICなどを上方から覆う保護膜PTが形成される場合には、当該保護膜PTは、アライメントマークM2A,M2Bを含むガードリングGRの最上面を覆う。これはたとえば実施の形態1の図3と同様であり、保護膜PTはアライメントマークM2Bの平面視における全面を覆うように形成されてもよいし、アライメントマークM2Bの平面視における一部を覆うように形成されてもよい。ただし保護膜PTは、スクライブライン領域SLRの全体(特にスクライブラインSLで示される、ダイシング装置により切断される領域)を覆わないように形成される。
【0099】
図18を参照して、本実施の形態の第2例に係る半導体ウェハは、図16〜図17に示す本実施の形態の第1例に係る半導体ウェハにおけるガードリングGR1の外側であるスクライブライン領域SLRに、図14と同様に、たとえば複数のアライメントマークM1Aが形成された構成を有している。この点において、図18の半導体ウェハは図17の半導体ウェハと異なっている。保護膜PTが最上層の多層構造回路ICなどを覆う態様は図14と同様である。
【0100】
図19を参照して、本実施の形態の第3例に係る半導体ウェハは、図18に示す本実施の形態の第2例に係る半導体ウェハに、図15と同様の(平面視においてガードリングGR1の外側に対向するように配置される)追加の応力緩和部STSが形成された構成を有する。この点において、図19の半導体ウェハは図18の半導体ウェハと異なっている。保護膜PTが最上層の多層構造回路ICなどを覆う態様は図15と同様である。
【0101】
なお図19においては、応力緩和部STSと平面視において重なる領域にはアライメントマークM2Bが形成されないが、この領域においてもアライメントマークM2Bが形成されてもよい。また図19には示されないが、ここにもたとえば(図14および図15と同様に)アライメントマークM1Aが配置されてもよい。
【0102】
本実施の形態の構成は、実施の形態4の構成と比較して、以上の点において異なっており、他の点においては実施の形態4の構成と同様であるため、同一の要素については同一の符号を付しその説明を繰り返さない。
【0103】
次に、本実施の形態の作用効果について説明する。
本実施の形態のように、ガードリングGRが幅(太さ)の異なるガードリングGR1とガードリングGR2とを有する場合においても、少なくとも一部においてガードリングGRと接し、三角形状を有するアライメントマークM2Bが形成されてもよい。この場合においても、当該アライメントマークM2Bは、たとえば実施の形態1と同様に、ガードリングGRに加わる外部応力(図16〜図19中に太い矢印で示す)を分散、低減する効果を高めることができる。
【0104】
実施の形態5は、以上に述べた各点についてのみ、実施の形態4と異なる。すなわち、実施の形態5について、上述しなかった構成や条件、手順や効果などは、全て実施の形態4に準ずる。
【0105】
(実施の形態6)
上記の実施の形態1〜実施の形態5においては、すべて半導体ウェハSWに形成される多層構造回路ICのうち最上層と同一の層に形成されるガードリングGRやアライメントマークなどのパターンについて説明している。しかし、多層構造回路ICのうち上記最上層よりも下側(半導体基板に近い側)の層についても、上記最上層と同様のパターンを有していてもよい。すなわち下側の層においても、上記のボンディングパッドBPD、ガードリングGR、アライメントマークM1A,M1B,M2A,M2Bと同様のパターンが形成されてもよい。下側の層についても、実施の形態1〜実施の形態5と同様の効果を奏することができる。
【0106】
なおこの場合、アライメントマークM1A,M1B,M2A,M2Bは、これらが形成される層の1つ上側(半導体基板から遠い側)の層をパターニング形成する際に位置合わせするために用いられる、重ね合わせ用アライメントマークである。
【0107】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0108】
本発明は、アライメントマークおよびガードリングを有し、多層構造回路を有する半導体装置に、特に有利に適用されうる。
【符号の説明】
【0109】
BPD ボンディングパッド、CHP 半導体チップ、FS ヒューズ配線、GR,GR1,GR2 ガードリング、IC 多層構造回路、IMC チップ領域、M1A,M1B,M2A,M2B アライメントマーク、PT 保護膜、SL スクライブライン、SLR スクライブライン領域、STS 応力緩和部、SW 半導体ウェハ。
【特許請求の範囲】
【請求項1】
主表面を有する半導体基板と、
前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
前記最上層と同一の層に形成される位置合わせマークとを備え、
前記位置合わせマークは少なくとも一部において前記保護壁と接するように形成される、半導体装置。
【請求項2】
前記最上層における前記多層構造回路の上面を覆う保護膜をさらに有し、
前記保護膜は、前記保護壁および前記位置合わせマークの上面を覆う、請求項1に記載の半導体装置。
【請求項3】
前記保護膜は平面視において開口部を有しており、
前記保護壁は、前記開口部に対向する領域における第1の保護壁と、前記開口部に対向する領域以外の領域における第2の保護壁とを含み、
前記第1の保護壁は、平面視において前記第2の保護壁よりも広い幅を有する、請求項2に記載の半導体装置。
【請求項4】
平面視における前記保護壁の外側において前記第2の保護壁に対向するように、応力緩和部をさらに有する、請求項3に記載の半導体装置。
【請求項5】
前記応力緩和部は平面視における前記保護壁の外側において前記第1の保護壁に対向するように配置され、
前記保護膜は、前記第1の保護壁に対向する前記応力緩和部の上面の少なくとも一部を覆う、請求項4に記載の半導体装置。
【請求項6】
前記位置合わせマークの少なくとも一部は、平面視において三角形状を有する、請求項1〜5のいずれかに記載の半導体装置。
【請求項7】
主表面を有する半導体基板と、
前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
前記最上層と同一の層において、前記保護壁と間隔を隔てて前記保護壁の外側に形成される位置合わせマークと、
前記最上層における前記多層構造回路の上面を覆う保護膜とを備え、
前記位置合わせマークは、前記半導体基板の端部における断面と間隔を隔てて形成され、
前記保護膜は、前記位置合わせマークの上面の少なくとも一部および前記保護壁を覆う、半導体装置。
【請求項8】
前記保護膜は平面視において開口部を有しており、
前記保護壁は、前記開口部に対向する領域における第1の保護壁と、前記開口部に対向する領域以外の領域における第2の保護壁とを含み、
前記第1の保護壁は、平面視において前記第2の保護壁よりも広い幅を有する、請求項7に記載の半導体装置。
【請求項9】
平面視における前記保護壁の外側において前記第2の保護壁に対向するように、応力緩和部をさらに有する、請求項8に記載の半導体装置。
【請求項10】
前記応力緩和部は平面視における前記保護壁の外側において前記第1の保護壁に対向するように配置され、
前記保護膜は、前記第1の保護壁に対向する前記応力緩和部の上面の少なくとも一部を覆う、請求項9に記載の半導体装置。
【請求項11】
主表面を有する半導体基板と、
前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
前記最上層と同一の層に形成される位置合わせマークと、
前記最上層における前記多層構造回路の上面を覆う保護膜とを備え、
前記位置合わせマークは、前記半導体基板の端部における断面と間隔を隔てて形成され、
前記保護膜は平面視において開口部を有しており、
平面視において前記開口部に対向するように前記保護壁の外側に形成される前記位置合わせマークの上面の少なくとも一部は、前記保護膜で覆われる、半導体装置。
【請求項12】
平面視における前記保護壁の外側において前記開口部に対向するように応力緩和部をさらに有し、
前記応力緩和部の上面の少なくとも一部は、前記保護膜で覆われる、請求項11に記載の半導体装置。
【請求項13】
請求項1,7または11に記載の半導体装置を有する基板。
【請求項1】
主表面を有する半導体基板と、
前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
前記最上層と同一の層に形成される位置合わせマークとを備え、
前記位置合わせマークは少なくとも一部において前記保護壁と接するように形成される、半導体装置。
【請求項2】
前記最上層における前記多層構造回路の上面を覆う保護膜をさらに有し、
前記保護膜は、前記保護壁および前記位置合わせマークの上面を覆う、請求項1に記載の半導体装置。
【請求項3】
前記保護膜は平面視において開口部を有しており、
前記保護壁は、前記開口部に対向する領域における第1の保護壁と、前記開口部に対向する領域以外の領域における第2の保護壁とを含み、
前記第1の保護壁は、平面視において前記第2の保護壁よりも広い幅を有する、請求項2に記載の半導体装置。
【請求項4】
平面視における前記保護壁の外側において前記第2の保護壁に対向するように、応力緩和部をさらに有する、請求項3に記載の半導体装置。
【請求項5】
前記応力緩和部は平面視における前記保護壁の外側において前記第1の保護壁に対向するように配置され、
前記保護膜は、前記第1の保護壁に対向する前記応力緩和部の上面の少なくとも一部を覆う、請求項4に記載の半導体装置。
【請求項6】
前記位置合わせマークの少なくとも一部は、平面視において三角形状を有する、請求項1〜5のいずれかに記載の半導体装置。
【請求項7】
主表面を有する半導体基板と、
前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
前記最上層と同一の層において、前記保護壁と間隔を隔てて前記保護壁の外側に形成される位置合わせマークと、
前記最上層における前記多層構造回路の上面を覆う保護膜とを備え、
前記位置合わせマークは、前記半導体基板の端部における断面と間隔を隔てて形成され、
前記保護膜は、前記位置合わせマークの上面の少なくとも一部および前記保護壁を覆う、半導体装置。
【請求項8】
前記保護膜は平面視において開口部を有しており、
前記保護壁は、前記開口部に対向する領域における第1の保護壁と、前記開口部に対向する領域以外の領域における第2の保護壁とを含み、
前記第1の保護壁は、平面視において前記第2の保護壁よりも広い幅を有する、請求項7に記載の半導体装置。
【請求項9】
平面視における前記保護壁の外側において前記第2の保護壁に対向するように、応力緩和部をさらに有する、請求項8に記載の半導体装置。
【請求項10】
前記応力緩和部は平面視における前記保護壁の外側において前記第1の保護壁に対向するように配置され、
前記保護膜は、前記第1の保護壁に対向する前記応力緩和部の上面の少なくとも一部を覆う、請求項9に記載の半導体装置。
【請求項11】
主表面を有する半導体基板と、
前記半導体基板の一方の前記主表面上に形成された多層構造回路と、
前記多層構造回路のうち最上層と同一の層に形成される、平面視において前記多層構造回路を取り囲むように配置される保護壁と、
前記最上層と同一の層に形成される位置合わせマークと、
前記最上層における前記多層構造回路の上面を覆う保護膜とを備え、
前記位置合わせマークは、前記半導体基板の端部における断面と間隔を隔てて形成され、
前記保護膜は平面視において開口部を有しており、
平面視において前記開口部に対向するように前記保護壁の外側に形成される前記位置合わせマークの上面の少なくとも一部は、前記保護膜で覆われる、半導体装置。
【請求項12】
平面視における前記保護壁の外側において前記開口部に対向するように応力緩和部をさらに有し、
前記応力緩和部の上面の少なくとも一部は、前記保護膜で覆われる、請求項11に記載の半導体装置。
【請求項13】
請求項1,7または11に記載の半導体装置を有する基板。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【公開番号】特開2013−38317(P2013−38317A)
【公開日】平成25年2月21日(2013.2.21)
【国際特許分類】
【出願番号】特願2011−174890(P2011−174890)
【出願日】平成23年8月10日(2011.8.10)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成25年2月21日(2013.2.21)
【国際特許分類】
【出願日】平成23年8月10日(2011.8.10)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]