半導体装置の製造方法
【課題】電解複合研磨を用いたオーバー研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる半導体装置の製造方法を提供する。
【解決手段】半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、この工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）とを有している。そして、この工程（ｂ）の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程（ｃ）を有する。これにより配線溝の内外でこの金属膜が電気的に導通することがなくなり、後に行う電解複合研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる。
【解決手段】半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、この工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）とを有している。そして、この工程（ｂ）の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程（ｃ）を有する。これにより配線溝の内外でこの金属膜が電気的に導通することがなくなり、後に行う電解複合研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路装置の多層配線形成において、配線溝に埋め込んだ金属膜の凹みを低減させる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の微細化、高速化、低消費電力化のために、銅を配線溝に埋め込んだ多層配線が用いられている。このような銅の埋め込み配線の形成には、研磨工程が用いられる。最近、さらなる高平坦化研磨技術として、電解研磨技術が提案されている。以下、図３を参照しながら、下記の特許文献１に示されている半導体装置の製造方法について説明する。
【０００３】
まず、半導体基板上に形成された層間絶縁膜１に配線を形成するための配線溝２を形成する(図３(a))。次に、この配線溝２の底面及び側面を含む基板全面にバリアメタル膜３を形成する(図３(b))。そして、配線溝２を埋め込むように、バリアメタル３が形成された前記層間絶縁膜１上に金属膜４を堆積させる(図３(c))。
【０００４】
次に、層間絶縁膜１上に堆積した金属膜４の表面に、当該金属膜４の電気化学反応を妨げる作用をもつ保護膜５を形成する(図３(d))。この保護膜５により、後の電解研磨の工程において金属膜４が電解液中に溶出することを防止する。保護膜５の形成方法は、例えば、金属膜４の表面に酸化剤を塗布して酸化膜を形成する方法による。あるいは、金属膜４の表面に、例えば、撥水膜、油膜、酸化防止膜、界面活性剤からなる膜、キレート剤からなる膜、シランカップリング剤からなる膜のいずれかを形成する方法によっても保護膜５を形成できる。保護膜５の種類は特に特に限定されないが、金属膜４に比して機械的強度が低い性質の材料を使用する。
【０００５】
次に、この金属膜４に形成された保護膜５のうち、前記配線溝２の埋め込みによって生じた前記金属膜４の表面に存在する凸部上の保護膜５を化学的機械研磨によって選択的に除去し、当該金属膜の凸部を表面に露出させる(図３(e))。そして、この露出した金属膜４の凸部を電解研磨によって除去して、配線溝２の上に残存する保護膜５と金属膜４の凸部画除去された複合面を得る(図３(f))。
【０００６】
この複合面に対して、機械的な研磨と電解液による研磨を複合した電解複合研磨を行う。すると、前記残存する保護膜５の機械的強度は上述したように金属膜４よりも低いため、この保護膜５はこの電解複合研磨において、主に機械的作用により除去される。こうして金属膜４の表面の凹凸を平坦化する(図３(g))。
【０００７】
金属膜４には、銅（Ｃｕ）が使用される場合が多いため、以下金属膜は断りのない限りＣｕを指すものとする。Ｃｕの埋め込み配線形成に電解研磨が必要になる技術世代の配線幅領域は、最小配線幅が９０ｎｍ以下、最大配線幅が数μｍ〜数百ｎｍである。
【特許文献１】特開２００１−７７１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この従来技術は、Ｃｕ膜堆積直後に表面に存在する凹凸を平坦化することには優れている。表面の平坦化後、さらに電解研磨を進めると、Ｃｕ膜４の下からバリアメタル膜３が露出する(図３(h))。通常、Ｃｕ膜４の研磨はバリアメタル膜３で研磨を停止させるために、研磨液のバリアメタル膜３に対するＣｕ膜４の研磨レート比を大きく設定してある（通常１００倍以上）。例えば、Ｃｕ膜の研磨レートを５００ｎｍ／ｍｉｎとすると、バリアメタル膜の研磨速度は５ｎｍ／ｍｉｎ以下である。
【０００９】
さらに、バリアメタル膜３上に部分的に残留したＣｕ膜４を除去するために、Ｃｕ膜４のオーバー研磨を行なう。このとき、Ｃｕ膜４とバリアメタル膜３の選択比が大きいことと研磨パッドの弾性変形のために、オーバー研磨中に配線溝２に埋め込まれたＣｕ膜４が削られる(図３(h))。
【００１０】
また、従来技術では、Ｃｕ膜４の研磨に電解研磨を用いているために、Ｃｕ膜４のオーバー研磨中に配線溝２に埋め込まれたＣｕ膜４が溶出する。結果として、隣り合う配線溝２間の層間絶縁膜１上のＣｕ膜の除去が完了したときには、配線溝２のＣｕが凹んでしまうために、ディッシングと呼ばれるＣｕ配線の凹みが発生する。ディッシングは配線幅の増加とともに増加する性質がある。数μｍの最大配線幅に対して、Ｃｕ膜の電解研磨後のディッシングは１００ｎｍを超える場合が発生する。微細な集積回路装置では、配線溝の深さは２００ｎｍ以下になるため、ディッシングの影響（配線抵抗のばらつきなど）は微細化とともに拡大する。
【００１１】
さらに、この従来技術では、Ｃｕ膜４の電解研磨に引き続き、バリアメタル膜３の化学的機械研磨を行なう(図３(i))。バリアメタル膜３の膜厚を１０〜２０ｎｍ、層間絶縁膜を３０〜５０ｎｍ研磨しても、最大配線幅の配線のディッシング６は５０ｎｍ程度発生する。
【００１２】
このディッシングは、配線抵抗のばらつき増加の原因になるだけでなく、上層配線形成時のＣｕまたはバリアメタル膜の研磨残りを引き起こす原因にもなる。このような研磨残りは、配線間の短絡不良の原因となる。このため、通常は、ディッシング上に成膜を行うつど、当該膜を平坦化することになる（平坦化工程）。従って、配線溝部分のＣｕ膜のオーバー研磨耐性を向上させ、配線部の凹みを抑制しなければならない。
【００１３】
本発明は、このような問題点に鑑みてなされたものであって、電解研磨を用いたオーバー研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
以上の目的を達成するために、本発明では以下のような手段を採用している。
【００１５】
まず、本発明の半導体装置の製造方法は、半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、この工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）とを有している。そして、この工程（ｂ）の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程（ｃ）を有する。これにより配線溝の内外でこの金属膜が電気的に導通することがなくなり、後に行う電解複合研磨において、配線溝中の金属膜が電解液中に溶出することを防止できるのである。
【００１６】
また、本発明の半導体装置の製造方法は、前記工程（ｃ）の後に、前記配線溝に埋め込まれた金属膜の表面及び前記層間絶縁膜上に堆積した金属膜の表面に、この金属膜を電気化学反応から保護する保護膜を形成する工程（ｄ）を有する。これもまた、配線溝中の金属膜が電解液中に溶出することを防止するためである。
【００１７】
さらに、前記工程（ｄ）の後に、電解複合研磨により前記層間絶縁膜上に堆積した金属膜の表面に形成された保護膜を除去する工程（ｅ）と、前記工程（ｅ）の後に、前記層間絶縁膜上に堆積したバリアメタル膜を除去する工程（ｆ）とを有する。
【００１８】
加えて、前記工程（ｃ）と前記工程（ｄ）との間に、前記層間絶縁膜上に堆積した金属膜をマスクとして前記配線溝周囲の前記バリアメタル膜を除去する工程（ｇ）を設けることもできる。バリアメタル膜もわずかながら導電性があるので、この工程により、金属膜が電解液中に溶出することを十全に防止する。なお、この工程（ｇ）には、化学的機械研磨またはドライエッチングを用いることができる。
【００１９】
また、前記工程（ｃ）は、化学的機械研磨または電解研磨によって前記分離を行うことができる。
【００２０】
さらに、前記保護膜の形成方法としては、前記工程（ｄ）において、金属膜と反応する液に前記半導体基板を浸すか、前記電解複合研磨を、前記金属膜と反応して前記保護膜を形成する成分を含有する電解液を用いて行う方法を採用することができる。
【発明の効果】
【００２１】
本発明に係る半導体装置の製造方法によると、ディッシングやエロージョン(壊食)が小さい平坦な金属膜の埋め込み配線を実現することができる。結果として、配線抵抗のばらつきを低減することができる。また、本発明に係る半導体装置の製造方法によると、埋め込み配線部の配線の凹みが小さいため、上層の層間絶縁膜の平坦化工程が不要になる（工程削減）。
【発明を実施するための最良の形態】
【００２２】
（第一の実施形態）
以下本発明の第一の実施形態について、図面を参照しながら説明する。
【００２３】
図１は、本発明の第一の実施形態における半導体装置の製造方法の工程図である。
【００２４】
本実施形態の半導体装置の製造方法は、配線溝に埋め込まれた金属膜と配線溝間に堆積された金属膜を分離し、金属膜表面に保護膜を形成することによって、電解複合研磨のオーバー研磨において配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することが特徴である。
【００２５】
以上のように構成された半導体装置の製造方法について、以下その詳細を説明する。
【００２６】
まず、半導体基板上に層間絶縁膜１０１を形成する。そして、この層間絶縁膜１０１の表面に、配線溝１０２を形成する（図１(a)）。配線溝１０２の最小配線幅は９０ｎｍ以下、最大配線幅は数μｍ〜数百ｎｍである。
【００２７】
次に、前記配線溝１０２の底面及び側面を含む基板全面にバリアメタル膜１０３を形成する（図１(b)）。このバリアメタル膜１０３は、次の工程で配線溝１０２に堆積される金属膜が、層間絶縁膜１０１中に拡散することを防止する機能を有している。そして、前記配線溝１０２を埋め込むように、前記層間絶縁膜１０１上に金属膜１０４を堆積し、アニールを行なう（図１(c)）。ここでは金属膜を銅（Ｃｕ）とする。ここまでは、上記従来の方法と同様である。
【００２８】
次に、最表面のＣｕ膜１０４に対し第一の研磨を行なって、配線溝１０２に埋め込まれたＣｕと、配線溝１０２のない層間絶縁膜１０１上（以下「溝間領域」と呼ぶ）に堆積したＣｕを分離する（図１(d)）。このときの研磨には、電解研磨ではなく化学的機械研磨を用いる。化学的機械研磨は、ある一定の研磨レートを確保するために、電解研磨と比較して大きい研磨圧力を必要とする。この大きい研磨圧力のために、研磨パッドの弾性変形が発生し、被研磨面の凹凸に研磨パッド表面が追随してしまう。結果として、化学的機械研磨は電解研磨よりも平坦化性能が劣ることになるが、本実施形態の第一の研磨では、この化学的機械研磨の性質を利用する。
【００２９】
即ち、この化学的機械研磨は、前記配線溝１０２に応じた凹面Ｃに沿って進行する（図１(d)）。その結果、配線溝１０２の開口部両端には、この配線溝１０２の内外においてＣｕを分離する分離領域Ｒが形成されるのである。
【００３０】
つまり、化学的機械研磨を使った第一の研磨でＣｕ膜１０４を研磨する際、分離領域Ｒ上にＣｕが残留しているアンダー研磨の状態では、研磨パッドの弾性変形によってこの分離領域Ｒ上のＣｕを除去する。そして、溝間領域にＣｕが残留していても、この分離領域Ｒ上のＣｕが除去された時点で、第一の研磨は終了させる。研磨時間の制御には、光反射による終点検出を利用する。この段階では、配線溝１０２内のＣｕの研磨による減少は小さく、最大配線幅の数μｍの配線に対しても、５０ｎｍ以下に抑えることができる。
【００３１】
次に、基板上のＣｕ表面に、Ｃｕの電気化学反応を抑制するための保護膜１０５を形成する（図１(e)）。ここでは、保護膜１０５の形成方法として、基板を、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜１０５を形成することができる物質を含む液体に浸す方法を採用する。このような物質は、研磨パッドと接触しなくても、配線溝に埋め込まれたＣｕが電解液を介して電気化学的に溶出して、Ｃｕ配線高さが減少することを防止するという観点から、不導体で、かつＣｕ表面で反応する物質が望ましい。例えばＣｕの酸化膜である酸化第一銅（Ｃｕ2Ｏ）、酸化第二銅（ＣｕＯ）、酸化防止剤のベンゾトリアゾールやベンズインミダゾール、不溶性錯形成剤のキナルジン酸、等が挙げられる。
【００３２】
こうしてＣｕ表面に保護膜１０５を形成した基板に対して、第二の研磨を行ない、溝間領域に堆積したＣｕ及びその保護膜を除去する（図１(f)）。このときの研磨には、上記背景技術で説明した電解複合研磨を用いる。電解複合研磨は、アノードである被研磨膜であるＣｕと研磨パッドに取り付けられたカソードの間に印加された電圧によって研磨レートの制御を行なうため、化学的機械研磨のような高い研磨圧力を必要としない。結果として研磨パッドの弾性変形が起こりにくくなり、配線溝１０２に埋め込まれたＣｕの研磨による減少を小さく抑えることができる。
【００３３】
本実施形態の第二の研磨では、この電解複合研磨の性質を利用する。Ｃｕ表面には保護膜１０５が形成されているが、溝間領域のＣｕは、研磨パッドと直接接触しているため、保護膜１０５及びＣｕは機械的に除去することができる。一方、配線溝１０２内のＣｕは第一の研磨で表面が凹んで、溝間領域のＣｕと分離されており、かつ表面に保護膜１０５が形成されているため、研磨パッドと直接接触しない。さらに、電解複合研磨において溝間領域のＣｕに給電されても、配線溝１０２内のＣｕには給電が行なわれないために、このＣｕの溶解を最小限に抑えることができる。
【００３４】
最後に、第三の研磨では、溝間領域に形成されたバリアメタル膜１０３を除去する（図１(e)）。このときの研磨には、化学的機械研磨を用いる。この研磨では、バリアメタル膜１０３と層間絶縁膜１０１とＣｕの研磨レート比をほぼ同等になるように調整する。層間絶縁膜１０１の研磨レートを向上させるには、研磨砥粒の濃度を増加させる。また、Ｃｕ膜１０４の研磨レートを向上させるには、酸化剤の濃度を増大する。このようにすることによって、バリアメタル膜が除去された後、層間絶縁膜１０１を研磨する際にＣｕ膜１０４表面に形成した保護膜１０５も機械的に除去することができる。バリアメタル膜１０３の膜厚は１０〜２０ｎｍ、Ｃｕ表面の保護膜１０５の膜厚は数ｎｍで、層間絶縁膜１０１を３０〜５０ｎｍ研磨すると、最大配線幅数μｍの配線のディッシングでも１０ｎｍ以下というほぼ平坦な埋め込み配線形状を得ることができる。
【００３５】
以上のように本実施形態によれば、電解複合研磨のオーバー研磨における配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することができる半導体装置の製造方法を得ることができる。
【００３６】
なお、本実施形態では、第一の研磨を化学的機械研磨としたが、電解研磨を用いて同様な形状を作り出しても良い。また、本実施形態では、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜を形成する方法として、基板を溶剤に浸す方法を採りあげたが、電解複合研磨の電解液中にＣｕと反応して保護膜を形成する成分を含有する溶剤を含ませる方法を用いても良い。
【００３７】
(第二の実施形態)
以下、本発明の第二の実施形態について、図面を参照しながら説明する。
【００３８】
図２は、本発明の第二の実施形態における半導体装置の製造方法の工程図である。
【００３９】
本実施形態の半導体装置の製造方法は、配線溝に埋め込まれた金属膜と配線溝間に堆積された金属膜を電気的に完全に分離し、金属膜表面に保護膜を形成することによって、金属膜の電解複合研磨のオーバー研磨において配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することが特徴である。
【００４０】
以上のように構成された半導体装置の製造方法について、以下その詳細を説明する。
【００４１】
まず、基板上に層間絶縁膜１０１を形成する。そして、この層間絶縁膜１０１の表面に、配線溝１０２を形成する（図２(a)）。配線溝１０２の最小配線幅は９０ｎｍ以下、最大配線幅は数μｍ〜数百ｎｍである。
【００４２】
次に、前記配線溝１０２の底面及び側面を含む基板全面にバリアメタル膜１０３を形成する（図２(b)）。そして、この配線溝１０２を埋め込むように、前記層間絶縁膜１０１上に金属膜１０４を堆積し、アニールを行なう（図２(c)）。ここでは金属膜をＣｕとする。
【００４３】
次に、最表面のＣｕに対し第一の研磨を行なって、配線溝に埋め込まれたＣｕと溝間領域上に堆積したＣｕを分離する（図２(d)）。このときの研磨には、電解研磨ではなく化学的機械研磨を用いる。ここまでは、上記第一の実施形態と同様である。この段階では、配線溝部のＣｕの研磨による減少は小さく、最大配線幅の数μｍの配線に対しても、５０ｎｍ以下に抑えることができる。
【００４４】
第一の実施形態では、第一の研磨で配線溝周辺のＣｕを除去することによって分離領域Ｒを形成し、第二の研磨である電解研磨による配線部のＣｕの溶出を抑えようとした。しかし、Ｃｕの下にはバリアメタル膜が存在しているため、配線溝周辺のＣｕを除去しても、配線溝間の溝間領域上のＣｕと配線溝部のＣｕは電気的に完全に分離はされていない。バリアメタル膜はＣｕよりも高抵抗であるため影響は小さいが、本実施形態では溝間領域上のＣｕと配線溝１０２内のＣｕが電気的に完全に分離される方法を説明する。
【００４５】
ここでは、半導体基板表面のＣｕ膜をマスクにして、分離領域Ｒに露出しているバリアメタル膜１０３を除去する。このために、第二の研磨による方法を採りあげる。この第二の研磨はバリアメタル膜の化学的機械研磨で、研磨液には、バリアメタル膜１０３に対するＣｕ膜１０４の研磨レート比を５分の１以下と小さく設定したものを用いる。例えば、バリアメタル膜１０３の研磨レートを５０ｎｍ／ｍｉｎ、Ｃｕ膜１０４の研磨レートを１０ｎｍ／ｍｉｎである。バリアメタル膜１０３の膜厚を２０ｎｍとすると、研磨時間３０秒以上で、上記分離領域Ｒに露出しているバリアメタル膜を除去することができる。このとき、マスクとして使用したＣｕの削減量は数ｎｍと微小である。この方法によって、配線溝に埋め込まれたＣｕと配線溝間に堆積されたＣｕを電気的に完全に分離することができる（図２(e)）。
【００４６】
次に、半導体基板上のＣｕ表面に、Ｃｕの電気化学反応を抑制するための保護膜１０５を形成する（図２(f)）。ここでは、保護膜１０５の形成方法として、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜１０５を形成することができる物質を含む液体に、半導体基板を浸す方法を取り上げる。このような物質は、不導体でＣｕ表面で反応する物質が望ましい。例えばＣｕの酸化膜である酸化第一銅（Ｃｕ2Ｏ）、酸化第二銅（ＣｕＯ）、酸化防止剤のベンゾトリアゾールやベンズインミダゾール、不溶性錯形成剤のキナルジン酸、等が挙げられる。
【００４７】
Ｃｕ表面に保護膜１０５を形成した基板に対して、第三の研磨を行ない、溝間領域に堆積したＣｕ及びその保護膜１０５を除去する（図２(g)）。このときの研磨には、上記第一の実施形態と同様に電解複合研磨を用いる。Ｃｕの電解複合研磨で、溝間領域に堆積したＣｕを除去する。Ｃｕ表面には保護膜１０５が形成されているが、溝間領域上のＣｕは、研磨パッドと直接接触しているため、保護膜１０５及びＣｕは機械的に除去することができる。一方、配線溝部のＣｕは、第一の研磨及び分離領域Ｒのバリアメタル膜除去によって、溝間領域のＣｕと電気的に完全に分離されているため、電解複合研磨において溝間領域のＣｕに給電されても、配線溝１０２内のＣｕには給電が行なわれず、このＣｕは溶解しない。また、第一の研磨で表面が凹んでいるため、研磨パッドと直接接触せず、機械的にＣｕ表面が削られることもない。
【００４８】
最後に、第四の研磨で溝間領域に形成されたバリアメタル膜１０３を除去する（図２(h)）。このときの研磨には、化学的機械研磨を用いる。バリアメタル膜１０３の研磨では、バリアメタル膜１０３と層間絶縁膜１０１とＣｕ膜１０４の研磨レート比をほぼ同等になるように調整する。層間絶縁膜１０１の研磨レートを向上させるには、研磨砥粒の濃度を増加させる。また、Ｃｕ膜１０４の研磨レートを向上させるには、酸化剤の濃度を増大する。こうすることによって、バリアメタル膜１０３が除去された後、層間絶縁膜１０１を研磨する際にＣｕ表面に形成した保護膜１０５も機械的に除去することができる。バリアメタル膜１０３の膜厚は１０〜２０ｎｍ、Ｃｕ表面の保護膜１０５の膜厚は数ｎｍで、層間絶縁膜１０１を３０〜５０ｎｍ研磨すると、最大配線幅数μｍの配線のディッシングでも１０ｎｍ以下というほぼ平坦な埋め込み配線形状を得ることができる。
【００４９】
以上のように本実施形態によれば、電解複合研磨のオーバー研磨における配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することができる半導体装置の製造方法を得ることができる。
【００５０】
尚、本実施形態では、第一の研磨を化学的機械研磨としたが、電解研磨を用いて同様な形状を作り出しても良い。また、本実施形態では、配線溝周辺のバリアメタル膜を除去する方法として化学的機械研磨を用いたが、ドライエッチングを用いても良い。
【００５１】
また、本実施形態では、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜を形成する方法として、基板を溶剤に浸す方法を採りあげたが、電解複合研磨の電解液中に溶剤を含ませる方法を用いても良い。
【産業上の利用可能性】
【００５２】
銅の配線技術は、最先端の微細で高集積の半導体集積回路に必要不可欠である。本発明の半導体装置の製造方法を適用することによって、よりばらつきの小さいＣｕ配線を製造することができる。ばらつきの小さいＣｕ配線を有する半導体集積回路は、高速で多機能なシステムＬＳＩとして、デジタル家電や携帯電話等に搭載され、産業の発展に貢献することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第一の実施形態における半導体装置の製造方法の工程図。
【図２】本発明の第二の実施形態における半導体装置の製造方法の工程図。
【図３】従来の半導体装置の製造方法の工程図。
【符号の説明】
【００５４】
１ 層間絶縁膜
２ 配線溝
３ バリアメタル膜
４ Ｃｕ
５ Ｃｕの保護膜
６ ディッシング
１０１ 層間絶縁膜
１０２ 配線溝
１０３ バリアメタル膜
１０４ Ｃｕ
１０５ Ｃｕの保護膜
Ｒ 分離領域
Ｃ 凹面
【技術分野】
【０００１】
本発明は、半導体集積回路装置の多層配線形成において、配線溝に埋め込んだ金属膜の凹みを低減させる半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の微細化、高速化、低消費電力化のために、銅を配線溝に埋め込んだ多層配線が用いられている。このような銅の埋め込み配線の形成には、研磨工程が用いられる。最近、さらなる高平坦化研磨技術として、電解研磨技術が提案されている。以下、図３を参照しながら、下記の特許文献１に示されている半導体装置の製造方法について説明する。
【０００３】
まず、半導体基板上に形成された層間絶縁膜１に配線を形成するための配線溝２を形成する(図３(a))。次に、この配線溝２の底面及び側面を含む基板全面にバリアメタル膜３を形成する(図３(b))。そして、配線溝２を埋め込むように、バリアメタル３が形成された前記層間絶縁膜１上に金属膜４を堆積させる(図３(c))。
【０００４】
次に、層間絶縁膜１上に堆積した金属膜４の表面に、当該金属膜４の電気化学反応を妨げる作用をもつ保護膜５を形成する(図３(d))。この保護膜５により、後の電解研磨の工程において金属膜４が電解液中に溶出することを防止する。保護膜５の形成方法は、例えば、金属膜４の表面に酸化剤を塗布して酸化膜を形成する方法による。あるいは、金属膜４の表面に、例えば、撥水膜、油膜、酸化防止膜、界面活性剤からなる膜、キレート剤からなる膜、シランカップリング剤からなる膜のいずれかを形成する方法によっても保護膜５を形成できる。保護膜５の種類は特に特に限定されないが、金属膜４に比して機械的強度が低い性質の材料を使用する。
【０００５】
次に、この金属膜４に形成された保護膜５のうち、前記配線溝２の埋め込みによって生じた前記金属膜４の表面に存在する凸部上の保護膜５を化学的機械研磨によって選択的に除去し、当該金属膜の凸部を表面に露出させる(図３(e))。そして、この露出した金属膜４の凸部を電解研磨によって除去して、配線溝２の上に残存する保護膜５と金属膜４の凸部画除去された複合面を得る(図３(f))。
【０００６】
この複合面に対して、機械的な研磨と電解液による研磨を複合した電解複合研磨を行う。すると、前記残存する保護膜５の機械的強度は上述したように金属膜４よりも低いため、この保護膜５はこの電解複合研磨において、主に機械的作用により除去される。こうして金属膜４の表面の凹凸を平坦化する(図３(g))。
【０００７】
金属膜４には、銅（Ｃｕ）が使用される場合が多いため、以下金属膜は断りのない限りＣｕを指すものとする。Ｃｕの埋め込み配線形成に電解研磨が必要になる技術世代の配線幅領域は、最小配線幅が９０ｎｍ以下、最大配線幅が数μｍ〜数百ｎｍである。
【特許文献１】特開２００１−７７１１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この従来技術は、Ｃｕ膜堆積直後に表面に存在する凹凸を平坦化することには優れている。表面の平坦化後、さらに電解研磨を進めると、Ｃｕ膜４の下からバリアメタル膜３が露出する(図３(h))。通常、Ｃｕ膜４の研磨はバリアメタル膜３で研磨を停止させるために、研磨液のバリアメタル膜３に対するＣｕ膜４の研磨レート比を大きく設定してある（通常１００倍以上）。例えば、Ｃｕ膜の研磨レートを５００ｎｍ／ｍｉｎとすると、バリアメタル膜の研磨速度は５ｎｍ／ｍｉｎ以下である。
【０００９】
さらに、バリアメタル膜３上に部分的に残留したＣｕ膜４を除去するために、Ｃｕ膜４のオーバー研磨を行なう。このとき、Ｃｕ膜４とバリアメタル膜３の選択比が大きいことと研磨パッドの弾性変形のために、オーバー研磨中に配線溝２に埋め込まれたＣｕ膜４が削られる(図３(h))。
【００１０】
また、従来技術では、Ｃｕ膜４の研磨に電解研磨を用いているために、Ｃｕ膜４のオーバー研磨中に配線溝２に埋め込まれたＣｕ膜４が溶出する。結果として、隣り合う配線溝２間の層間絶縁膜１上のＣｕ膜の除去が完了したときには、配線溝２のＣｕが凹んでしまうために、ディッシングと呼ばれるＣｕ配線の凹みが発生する。ディッシングは配線幅の増加とともに増加する性質がある。数μｍの最大配線幅に対して、Ｃｕ膜の電解研磨後のディッシングは１００ｎｍを超える場合が発生する。微細な集積回路装置では、配線溝の深さは２００ｎｍ以下になるため、ディッシングの影響（配線抵抗のばらつきなど）は微細化とともに拡大する。
【００１１】
さらに、この従来技術では、Ｃｕ膜４の電解研磨に引き続き、バリアメタル膜３の化学的機械研磨を行なう(図３(i))。バリアメタル膜３の膜厚を１０〜２０ｎｍ、層間絶縁膜を３０〜５０ｎｍ研磨しても、最大配線幅の配線のディッシング６は５０ｎｍ程度発生する。
【００１２】
このディッシングは、配線抵抗のばらつき増加の原因になるだけでなく、上層配線形成時のＣｕまたはバリアメタル膜の研磨残りを引き起こす原因にもなる。このような研磨残りは、配線間の短絡不良の原因となる。このため、通常は、ディッシング上に成膜を行うつど、当該膜を平坦化することになる（平坦化工程）。従って、配線溝部分のＣｕ膜のオーバー研磨耐性を向上させ、配線部の凹みを抑制しなければならない。
【００１３】
本発明は、このような問題点に鑑みてなされたものであって、電解研磨を用いたオーバー研磨において、配線溝中の金属膜が電解液中に溶出することを防止できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
以上の目的を達成するために、本発明では以下のような手段を採用している。
【００１５】
まず、本発明の半導体装置の製造方法は、半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、この工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）とを有している。そして、この工程（ｂ）の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程（ｃ）を有する。これにより配線溝の内外でこの金属膜が電気的に導通することがなくなり、後に行う電解複合研磨において、配線溝中の金属膜が電解液中に溶出することを防止できるのである。
【００１６】
また、本発明の半導体装置の製造方法は、前記工程（ｃ）の後に、前記配線溝に埋め込まれた金属膜の表面及び前記層間絶縁膜上に堆積した金属膜の表面に、この金属膜を電気化学反応から保護する保護膜を形成する工程（ｄ）を有する。これもまた、配線溝中の金属膜が電解液中に溶出することを防止するためである。
【００１７】
さらに、前記工程（ｄ）の後に、電解複合研磨により前記層間絶縁膜上に堆積した金属膜の表面に形成された保護膜を除去する工程（ｅ）と、前記工程（ｅ）の後に、前記層間絶縁膜上に堆積したバリアメタル膜を除去する工程（ｆ）とを有する。
【００１８】
加えて、前記工程（ｃ）と前記工程（ｄ）との間に、前記層間絶縁膜上に堆積した金属膜をマスクとして前記配線溝周囲の前記バリアメタル膜を除去する工程（ｇ）を設けることもできる。バリアメタル膜もわずかながら導電性があるので、この工程により、金属膜が電解液中に溶出することを十全に防止する。なお、この工程（ｇ）には、化学的機械研磨またはドライエッチングを用いることができる。
【００１９】
また、前記工程（ｃ）は、化学的機械研磨または電解研磨によって前記分離を行うことができる。
【００２０】
さらに、前記保護膜の形成方法としては、前記工程（ｄ）において、金属膜と反応する液に前記半導体基板を浸すか、前記電解複合研磨を、前記金属膜と反応して前記保護膜を形成する成分を含有する電解液を用いて行う方法を採用することができる。
【発明の効果】
【００２１】
本発明に係る半導体装置の製造方法によると、ディッシングやエロージョン(壊食)が小さい平坦な金属膜の埋め込み配線を実現することができる。結果として、配線抵抗のばらつきを低減することができる。また、本発明に係る半導体装置の製造方法によると、埋め込み配線部の配線の凹みが小さいため、上層の層間絶縁膜の平坦化工程が不要になる（工程削減）。
【発明を実施するための最良の形態】
【００２２】
（第一の実施形態）
以下本発明の第一の実施形態について、図面を参照しながら説明する。
【００２３】
図１は、本発明の第一の実施形態における半導体装置の製造方法の工程図である。
【００２４】
本実施形態の半導体装置の製造方法は、配線溝に埋め込まれた金属膜と配線溝間に堆積された金属膜を分離し、金属膜表面に保護膜を形成することによって、電解複合研磨のオーバー研磨において配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することが特徴である。
【００２５】
以上のように構成された半導体装置の製造方法について、以下その詳細を説明する。
【００２６】
まず、半導体基板上に層間絶縁膜１０１を形成する。そして、この層間絶縁膜１０１の表面に、配線溝１０２を形成する（図１(a)）。配線溝１０２の最小配線幅は９０ｎｍ以下、最大配線幅は数μｍ〜数百ｎｍである。
【００２７】
次に、前記配線溝１０２の底面及び側面を含む基板全面にバリアメタル膜１０３を形成する（図１(b)）。このバリアメタル膜１０３は、次の工程で配線溝１０２に堆積される金属膜が、層間絶縁膜１０１中に拡散することを防止する機能を有している。そして、前記配線溝１０２を埋め込むように、前記層間絶縁膜１０１上に金属膜１０４を堆積し、アニールを行なう（図１(c)）。ここでは金属膜を銅（Ｃｕ）とする。ここまでは、上記従来の方法と同様である。
【００２８】
次に、最表面のＣｕ膜１０４に対し第一の研磨を行なって、配線溝１０２に埋め込まれたＣｕと、配線溝１０２のない層間絶縁膜１０１上（以下「溝間領域」と呼ぶ）に堆積したＣｕを分離する（図１(d)）。このときの研磨には、電解研磨ではなく化学的機械研磨を用いる。化学的機械研磨は、ある一定の研磨レートを確保するために、電解研磨と比較して大きい研磨圧力を必要とする。この大きい研磨圧力のために、研磨パッドの弾性変形が発生し、被研磨面の凹凸に研磨パッド表面が追随してしまう。結果として、化学的機械研磨は電解研磨よりも平坦化性能が劣ることになるが、本実施形態の第一の研磨では、この化学的機械研磨の性質を利用する。
【００２９】
即ち、この化学的機械研磨は、前記配線溝１０２に応じた凹面Ｃに沿って進行する（図１(d)）。その結果、配線溝１０２の開口部両端には、この配線溝１０２の内外においてＣｕを分離する分離領域Ｒが形成されるのである。
【００３０】
つまり、化学的機械研磨を使った第一の研磨でＣｕ膜１０４を研磨する際、分離領域Ｒ上にＣｕが残留しているアンダー研磨の状態では、研磨パッドの弾性変形によってこの分離領域Ｒ上のＣｕを除去する。そして、溝間領域にＣｕが残留していても、この分離領域Ｒ上のＣｕが除去された時点で、第一の研磨は終了させる。研磨時間の制御には、光反射による終点検出を利用する。この段階では、配線溝１０２内のＣｕの研磨による減少は小さく、最大配線幅の数μｍの配線に対しても、５０ｎｍ以下に抑えることができる。
【００３１】
次に、基板上のＣｕ表面に、Ｃｕの電気化学反応を抑制するための保護膜１０５を形成する（図１(e)）。ここでは、保護膜１０５の形成方法として、基板を、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜１０５を形成することができる物質を含む液体に浸す方法を採用する。このような物質は、研磨パッドと接触しなくても、配線溝に埋め込まれたＣｕが電解液を介して電気化学的に溶出して、Ｃｕ配線高さが減少することを防止するという観点から、不導体で、かつＣｕ表面で反応する物質が望ましい。例えばＣｕの酸化膜である酸化第一銅（Ｃｕ2Ｏ）、酸化第二銅（ＣｕＯ）、酸化防止剤のベンゾトリアゾールやベンズインミダゾール、不溶性錯形成剤のキナルジン酸、等が挙げられる。
【００３２】
こうしてＣｕ表面に保護膜１０５を形成した基板に対して、第二の研磨を行ない、溝間領域に堆積したＣｕ及びその保護膜を除去する（図１(f)）。このときの研磨には、上記背景技術で説明した電解複合研磨を用いる。電解複合研磨は、アノードである被研磨膜であるＣｕと研磨パッドに取り付けられたカソードの間に印加された電圧によって研磨レートの制御を行なうため、化学的機械研磨のような高い研磨圧力を必要としない。結果として研磨パッドの弾性変形が起こりにくくなり、配線溝１０２に埋め込まれたＣｕの研磨による減少を小さく抑えることができる。
【００３３】
本実施形態の第二の研磨では、この電解複合研磨の性質を利用する。Ｃｕ表面には保護膜１０５が形成されているが、溝間領域のＣｕは、研磨パッドと直接接触しているため、保護膜１０５及びＣｕは機械的に除去することができる。一方、配線溝１０２内のＣｕは第一の研磨で表面が凹んで、溝間領域のＣｕと分離されており、かつ表面に保護膜１０５が形成されているため、研磨パッドと直接接触しない。さらに、電解複合研磨において溝間領域のＣｕに給電されても、配線溝１０２内のＣｕには給電が行なわれないために、このＣｕの溶解を最小限に抑えることができる。
【００３４】
最後に、第三の研磨では、溝間領域に形成されたバリアメタル膜１０３を除去する（図１(e)）。このときの研磨には、化学的機械研磨を用いる。この研磨では、バリアメタル膜１０３と層間絶縁膜１０１とＣｕの研磨レート比をほぼ同等になるように調整する。層間絶縁膜１０１の研磨レートを向上させるには、研磨砥粒の濃度を増加させる。また、Ｃｕ膜１０４の研磨レートを向上させるには、酸化剤の濃度を増大する。このようにすることによって、バリアメタル膜が除去された後、層間絶縁膜１０１を研磨する際にＣｕ膜１０４表面に形成した保護膜１０５も機械的に除去することができる。バリアメタル膜１０３の膜厚は１０〜２０ｎｍ、Ｃｕ表面の保護膜１０５の膜厚は数ｎｍで、層間絶縁膜１０１を３０〜５０ｎｍ研磨すると、最大配線幅数μｍの配線のディッシングでも１０ｎｍ以下というほぼ平坦な埋め込み配線形状を得ることができる。
【００３５】
以上のように本実施形態によれば、電解複合研磨のオーバー研磨における配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することができる半導体装置の製造方法を得ることができる。
【００３６】
なお、本実施形態では、第一の研磨を化学的機械研磨としたが、電解研磨を用いて同様な形状を作り出しても良い。また、本実施形態では、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜を形成する方法として、基板を溶剤に浸す方法を採りあげたが、電解複合研磨の電解液中にＣｕと反応して保護膜を形成する成分を含有する溶剤を含ませる方法を用いても良い。
【００３７】
(第二の実施形態)
以下、本発明の第二の実施形態について、図面を参照しながら説明する。
【００３８】
図２は、本発明の第二の実施形態における半導体装置の製造方法の工程図である。
【００３９】
本実施形態の半導体装置の製造方法は、配線溝に埋め込まれた金属膜と配線溝間に堆積された金属膜を電気的に完全に分離し、金属膜表面に保護膜を形成することによって、金属膜の電解複合研磨のオーバー研磨において配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することが特徴である。
【００４０】
以上のように構成された半導体装置の製造方法について、以下その詳細を説明する。
【００４１】
まず、基板上に層間絶縁膜１０１を形成する。そして、この層間絶縁膜１０１の表面に、配線溝１０２を形成する（図２(a)）。配線溝１０２の最小配線幅は９０ｎｍ以下、最大配線幅は数μｍ〜数百ｎｍである。
【００４２】
次に、前記配線溝１０２の底面及び側面を含む基板全面にバリアメタル膜１０３を形成する（図２(b)）。そして、この配線溝１０２を埋め込むように、前記層間絶縁膜１０１上に金属膜１０４を堆積し、アニールを行なう（図２(c)）。ここでは金属膜をＣｕとする。
【００４３】
次に、最表面のＣｕに対し第一の研磨を行なって、配線溝に埋め込まれたＣｕと溝間領域上に堆積したＣｕを分離する（図２(d)）。このときの研磨には、電解研磨ではなく化学的機械研磨を用いる。ここまでは、上記第一の実施形態と同様である。この段階では、配線溝部のＣｕの研磨による減少は小さく、最大配線幅の数μｍの配線に対しても、５０ｎｍ以下に抑えることができる。
【００４４】
第一の実施形態では、第一の研磨で配線溝周辺のＣｕを除去することによって分離領域Ｒを形成し、第二の研磨である電解研磨による配線部のＣｕの溶出を抑えようとした。しかし、Ｃｕの下にはバリアメタル膜が存在しているため、配線溝周辺のＣｕを除去しても、配線溝間の溝間領域上のＣｕと配線溝部のＣｕは電気的に完全に分離はされていない。バリアメタル膜はＣｕよりも高抵抗であるため影響は小さいが、本実施形態では溝間領域上のＣｕと配線溝１０２内のＣｕが電気的に完全に分離される方法を説明する。
【００４５】
ここでは、半導体基板表面のＣｕ膜をマスクにして、分離領域Ｒに露出しているバリアメタル膜１０３を除去する。このために、第二の研磨による方法を採りあげる。この第二の研磨はバリアメタル膜の化学的機械研磨で、研磨液には、バリアメタル膜１０３に対するＣｕ膜１０４の研磨レート比を５分の１以下と小さく設定したものを用いる。例えば、バリアメタル膜１０３の研磨レートを５０ｎｍ／ｍｉｎ、Ｃｕ膜１０４の研磨レートを１０ｎｍ／ｍｉｎである。バリアメタル膜１０３の膜厚を２０ｎｍとすると、研磨時間３０秒以上で、上記分離領域Ｒに露出しているバリアメタル膜を除去することができる。このとき、マスクとして使用したＣｕの削減量は数ｎｍと微小である。この方法によって、配線溝に埋め込まれたＣｕと配線溝間に堆積されたＣｕを電気的に完全に分離することができる（図２(e)）。
【００４６】
次に、半導体基板上のＣｕ表面に、Ｃｕの電気化学反応を抑制するための保護膜１０５を形成する（図２(f)）。ここでは、保護膜１０５の形成方法として、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜１０５を形成することができる物質を含む液体に、半導体基板を浸す方法を取り上げる。このような物質は、不導体でＣｕ表面で反応する物質が望ましい。例えばＣｕの酸化膜である酸化第一銅（Ｃｕ2Ｏ）、酸化第二銅（ＣｕＯ）、酸化防止剤のベンゾトリアゾールやベンズインミダゾール、不溶性錯形成剤のキナルジン酸、等が挙げられる。
【００４７】
Ｃｕ表面に保護膜１０５を形成した基板に対して、第三の研磨を行ない、溝間領域に堆積したＣｕ及びその保護膜１０５を除去する（図２(g)）。このときの研磨には、上記第一の実施形態と同様に電解複合研磨を用いる。Ｃｕの電解複合研磨で、溝間領域に堆積したＣｕを除去する。Ｃｕ表面には保護膜１０５が形成されているが、溝間領域上のＣｕは、研磨パッドと直接接触しているため、保護膜１０５及びＣｕは機械的に除去することができる。一方、配線溝部のＣｕは、第一の研磨及び分離領域Ｒのバリアメタル膜除去によって、溝間領域のＣｕと電気的に完全に分離されているため、電解複合研磨において溝間領域のＣｕに給電されても、配線溝１０２内のＣｕには給電が行なわれず、このＣｕは溶解しない。また、第一の研磨で表面が凹んでいるため、研磨パッドと直接接触せず、機械的にＣｕ表面が削られることもない。
【００４８】
最後に、第四の研磨で溝間領域に形成されたバリアメタル膜１０３を除去する（図２(h)）。このときの研磨には、化学的機械研磨を用いる。バリアメタル膜１０３の研磨では、バリアメタル膜１０３と層間絶縁膜１０１とＣｕ膜１０４の研磨レート比をほぼ同等になるように調整する。層間絶縁膜１０１の研磨レートを向上させるには、研磨砥粒の濃度を増加させる。また、Ｃｕ膜１０４の研磨レートを向上させるには、酸化剤の濃度を増大する。こうすることによって、バリアメタル膜１０３が除去された後、層間絶縁膜１０１を研磨する際にＣｕ表面に形成した保護膜１０５も機械的に除去することができる。バリアメタル膜１０３の膜厚は１０〜２０ｎｍ、Ｃｕ表面の保護膜１０５の膜厚は数ｎｍで、層間絶縁膜１０１を３０〜５０ｎｍ研磨すると、最大配線幅数μｍの配線のディッシングでも１０ｎｍ以下というほぼ平坦な埋め込み配線形状を得ることができる。
【００４９】
以上のように本実施形態によれば、電解複合研磨のオーバー研磨における配線溝に埋め込まれた金属膜の電気化学反応による溶解を抑制することができる半導体装置の製造方法を得ることができる。
【００５０】
尚、本実施形態では、第一の研磨を化学的機械研磨としたが、電解研磨を用いて同様な形状を作り出しても良い。また、本実施形態では、配線溝周辺のバリアメタル膜を除去する方法として化学的機械研磨を用いたが、ドライエッチングを用いても良い。
【００５１】
また、本実施形態では、Ｃｕと反応してＣｕ表面にＣｕの電気化学反応を抑制するための保護膜を形成する方法として、基板を溶剤に浸す方法を採りあげたが、電解複合研磨の電解液中に溶剤を含ませる方法を用いても良い。
【産業上の利用可能性】
【００５２】
銅の配線技術は、最先端の微細で高集積の半導体集積回路に必要不可欠である。本発明の半導体装置の製造方法を適用することによって、よりばらつきの小さいＣｕ配線を製造することができる。ばらつきの小さいＣｕ配線を有する半導体集積回路は、高速で多機能なシステムＬＳＩとして、デジタル家電や携帯電話等に搭載され、産業の発展に貢献することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の第一の実施形態における半導体装置の製造方法の工程図。
【図２】本発明の第二の実施形態における半導体装置の製造方法の工程図。
【図３】従来の半導体装置の製造方法の工程図。
【符号の説明】
【００５４】
１ 層間絶縁膜
２ 配線溝
３ バリアメタル膜
４ Ｃｕ
５ Ｃｕの保護膜
６ ディッシング
１０１ 層間絶縁膜
１０２ 配線溝
１０３ バリアメタル膜
１０４ Ｃｕ
１０５ Ｃｕの保護膜
Ｒ 分離領域
Ｃ 凹面
【特許請求の範囲】
【請求項１】
半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、
前記工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程（ｃ）と、
前記工程（ｃ）の後に、前記配線溝に埋め込まれた金属膜の表面及び前記層間絶縁膜上に堆積した金属膜の表面に、該金属膜を電気化学反応から保護する保護膜を形成する工程（ｄ）と、
前記工程（ｄ）の後に、電解複合研磨により前記層間絶縁膜上に堆積した金属膜の表面に形成された保護膜及び金属膜を除去する工程（ｅ）と、
前記工程（ｅ）の後に、前記層間絶縁膜上に堆積したバリアメタル膜を除去する工程（ｆ）と
を有することを特徴とする、半導体装置の製造方法。
【請求項２】
前記工程（ｃ）と前記工程（ｄ）との間に、前記層間絶縁膜上に堆積した金属膜をマスクとして前記金属膜の分離領域に露出した前記バリアメタル膜を除去する工程（ｇ）を有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｇ）に、化学的機械研磨を用いる、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｇ）に、ドライエッチングを用いる、請求項２に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｃ）は、化学的機械研磨によって前記分離を行う、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記工程（ｃ）は、電解研磨によって前記分離を行う、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記工程（ｄ）は、前記金属膜と反応する液に前記半導体基板を浸す工程である、請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記電解複合研磨を、前記金属膜と反応して前記保護膜を形成する成分を含有する電解液を用いて行う、請求項１乃至６に記載の半導体装置の製造方法。
【請求項１】
半導体基板上の層間絶縁膜に形成された配線溝及び層間絶縁膜全面にバリアメタル膜を形成する工程（ａ）と、
前記工程（ａ）の後に、前記バリアメタル膜上に金属膜を堆積する工程（ｂ）と、
前記工程（ｂ）の後に、前記金属膜の膜厚を減少させるとともに、前記配線溝に埋め込まれた金属膜と前記層間絶縁膜上に堆積した金属膜との分離を行う工程（ｃ）と、
前記工程（ｃ）の後に、前記配線溝に埋め込まれた金属膜の表面及び前記層間絶縁膜上に堆積した金属膜の表面に、該金属膜を電気化学反応から保護する保護膜を形成する工程（ｄ）と、
前記工程（ｄ）の後に、電解複合研磨により前記層間絶縁膜上に堆積した金属膜の表面に形成された保護膜及び金属膜を除去する工程（ｅ）と、
前記工程（ｅ）の後に、前記層間絶縁膜上に堆積したバリアメタル膜を除去する工程（ｆ）と
を有することを特徴とする、半導体装置の製造方法。
【請求項２】
前記工程（ｃ）と前記工程（ｄ）との間に、前記層間絶縁膜上に堆積した金属膜をマスクとして前記金属膜の分離領域に露出した前記バリアメタル膜を除去する工程（ｇ）を有する、請求項１に記載の半導体装置の製造方法。
【請求項３】
前記工程（ｇ）に、化学的機械研磨を用いる、請求項２に記載の半導体装置の製造方法。
【請求項４】
前記工程（ｇ）に、ドライエッチングを用いる、請求項２に記載の半導体装置の製造方法。
【請求項５】
前記工程（ｃ）は、化学的機械研磨によって前記分離を行う、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記工程（ｃ）は、電解研磨によって前記分離を行う、請求項１乃至４のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記工程（ｄ）は、前記金属膜と反応する液に前記半導体基板を浸す工程である、請求項１乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記電解複合研磨を、前記金属膜と反応して前記保護膜を形成する成分を含有する電解液を用いて行う、請求項１乃至６に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００９−１６４４８４（Ｐ２００９−１６４４８４Ａ）
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願番号】特願２００８−２５７３（Ｐ２００８−２５７３）
【出願日】平成２０年１月９日（２００８．１．９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願日】平成２０年１月９日（２００８．１．９）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]