半導体装置の製造方法
【課題】半導体装置の製造方法における歩留まり低下を防ぐ。
【解決手段】基材６０上に絶縁膜３０を積層する第１工程と、絶縁膜３０にビアホール３１を形成する第２工程と、絶縁膜３０上に導体層を形成しパターニングすることで、ビアホール３１上に貫通穴４１ａ、４２ａを有する配線４１、４２を形成する第３工程と、貫通穴４１ａ、４２ａの上部に電極１２が配置されるように半導体チップ１１をフェースダウンボンディングする第４工程と、を含む半導体装置１の製造方法である。
【解決手段】基材６０上に絶縁膜３０を積層する第１工程と、絶縁膜３０にビアホール３１を形成する第２工程と、絶縁膜３０上に導体層を形成しパターニングすることで、ビアホール３１上に貫通穴４１ａ、４２ａを有する配線４１、４２を形成する第３工程と、貫通穴４１ａ、４２ａの上部に電極１２が配置されるように半導体チップ１１をフェースダウンボンディングする第４工程と、を含む半導体装置１の製造方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、基板にビアホールを形成し、ビアホールに導体を充填することにより基板の一方の面に実装された半導体チップの電極と基板の他方の面に形成された外部電極との電気的接続をとるものがある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−４２０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体チップが基板上に実装されているため、基板の厚みによって半導体装置全体が厚くなってしまう。そこで、半導体チップを絶縁膜上に実装しようとする試みがなされている。絶縁膜単体では絶縁膜が変形してしまうので、絶縁膜を支持基材に支持した状態でその絶縁膜上に半導体チップを実装する。そして、その絶縁膜上に封止層をモールド成形した後、基材をエッチング等で除去することになる。その後、絶縁膜に半導体チップの電極まで貫通するビアホールを形成した後、ビアホール内に導体を設けたり、絶縁膜及び封止層にスルーホールを貫通させた後、スルーホールの壁面に導体のメッキを設けたりすることにより層間接続を行う。そして、絶縁膜や封止層の表面に配線をパターニングする。
【０００５】
しかし、ビアホールの形成には高い位置精度が要求されるため、歩留まりの低下要因となっている。歩留まり低下を防ぐためには、ビア底のランドを大きくする必要があり、ランドを大きくすると絶縁膜や封止層の表面における配線の自由度を制約するという問題がある。
【０００６】
本発明の課題は、半導体装置の製造方法における歩留まり低下を防ぐことである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明の一の態様によれば、基材上に絶縁膜を積層する第１工程と、前記絶縁膜にビアホールを形成する第２工程と、前記絶縁膜上に導体層を形成しパターニングすることで、前記ビアホール上に貫通穴を有する配線を形成する第３工程と、前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含む半導体装置の製造方法が提供される。
【０００８】
本発明の他の態様によれば、基材上に絶縁膜を積層する第１工程と、前記絶縁膜上に導体層を形成しパターニングすることで、貫通穴を有する配線を形成する第２工程と、前記絶縁膜の前記貫通穴の位置にビアホールを形成する第３工程と、前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含む半導体装置の製造方法が提供される。
【０００９】
好ましくは、前記貫通穴側から前記絶縁膜にレーザーを照射することにより前記ビアホールを形成する。
好ましくは、前記絶縁膜上に前記半導体チップ及び前記配線を封止する封止層を設ける第５工程を含む。
【発明の効果】
【００１０】
本発明によれば、半導体装置の製造方法における歩留まり低下を防ぐことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体装置１Ａの断面図である。
【図２】半導体装置１Ａの製造方法の説明図である。
【図３】半導体装置１Ａの製造方法の説明図である。
【図４】半導体装置１Ａの製造方法の説明図である。
【図５】半導体装置１Ａの製造方法の説明図である。
【図６】半導体装置１Ａの製造方法の説明図である。
【図７】半導体装置１Ａの製造方法の説明図である。
【図８】半導体装置１Ａの製造方法の説明図である。
【図９】半導体装置１Ａの製造方法の説明図である。
【図１０】半導体装置１Ａの製造方法の説明図である。
【図１１】半導体装置１Ａの製造方法の説明図である。
【図１２】半導体装置１Ａの製造方法の説明図である。
【図１３】半導体装置１Ａの製造方法の説明図である。
【図１４】半導体装置１Ａの製造方法の説明図である。
【図１５】半導体装置１Ａの製造方法の説明図である。
【図１６】半導体装置１Ａの製造方法の説明図である。
【図１７】本発明の変形例に係る半導体装置１Ｂの断面図である。
【図１８】本発明の変形例に係る半導体装置１Ｃの断面図である。
【図１９】本発明の変形例に係る半導体装置１Ｄの断面図である。
【図２０】本発明の第２の実施形態に係る半導体装置１Ｅの断面図である。
【図２１】半導体装置１Ｅの製造方法の説明図である。
【図２２】半導体装置１Ｅの製造方法の説明図である。
【図２３】半導体装置１Ｅの製造方法の説明図である。
【図２４】半導体装置１Ｅの製造方法の説明図である。
【図２５】半導体装置１Ｅの製造方法の説明図である。
【図２６】半導体装置１Ｅの製造方法の説明図である。
【図２７】半導体装置１Ｅの製造方法の説明図である。
【図２８】半導体装置１Ｅの製造方法の説明図である。
【図２９】半導体装置１Ｅの製造方法の説明図である。
【図３０】半導体装置１Ｅの製造方法の説明図である。
【図３１】本発明の第３の実施形態に係る半導体装置１Ｆの断面図である。
【図３２】半導体装置１Ｆの製造方法の説明図である。
【図３３】半導体装置１Ｆの製造方法の説明図である。
【図３４】半導体装置１Ｆの製造方法の説明図である。
【図３５】半導体装置１Ｆの製造方法の説明図である
【図３６】（ａ）〜（ｃ）は他の形態の半導体構成体を示す断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１３】
＜第１実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置１Ａの断面図である。この半導体装置１Ａは、半導体構成体１０をパッケージしたものである。半導体構成体１０は、半導体チップ１１及び複数の電極１２を備える。半導体チップ１１は、シリコン基板の半導体基板に集積回路を設けたものである。複数の電極１２は半導体チップ１１の下面に設けられている。電極１２は、Ｃｕからなるものである。なお、電極１２は、配線の一部であってもよい。
【００１４】
図１に示すように、半導体構成体１０の下面は、電極１２が配線４１、４２と接触するように、接着樹脂層２０により絶縁膜３０上に接着されている。
接着樹脂層２０は、エポキシ系樹脂といった熱硬化性樹脂からなり、絶縁性を有する。接着樹脂層２０は、繊維強化されていない。
【００１５】
絶縁膜３０は、繊維強化樹脂膜である。具体的には、絶縁膜３０は、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス布基材絶縁性樹脂複合材からなる。
絶縁膜３０には、電極１２、１２と対応する位置にビアホール３１、３１が形成されている。また、半導体構成体１０から離れた位置に、ビアホール３２及びスルーホール３３が設けられている。
【００１６】
絶縁膜３０の上面には、電極１２と接触するように配線４１、４２が設けられている。配線４１はビアホール３１の１つとビアホール３２との間に設けられており、ビアホール３１の位置には貫通穴４１ａが設けられている。配線４２はビアホール３１の１つとスルーホール３３との間に設けられており、ビアホール３１の位置には貫通穴４２ａが設けられており、スルーホール３３の位置には貫通穴４２ｂが設けられている。貫通穴４１ａ、４２ａの径は、ビアホール３１、３１よりも小さい。
【００１７】
絶縁膜３０の上面には、半導体構成体１０、接着樹脂層２０及び配線４１、４２を封止する封止層７０が設けられている。封止層７０は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂からなる。封止層７０は、フィラーを含有した熱硬化性樹脂（例えば、エポキシ樹脂）からなることが好ましい。なお、封止層７０は、ガラス布基材絶縁性樹脂のように繊維強化されたものではないが、繊維強化樹脂からなるものとしてもよい。
封止層７０には、スルーホール３３及び貫通穴４２ｂの位置にスルーホール７１が設けられている。
【００１８】
ビアホール３１及び貫通穴４１ａ、４２ａには、金属からなる充填材５１、５２が充填されている。充填材５１、５２により電極１２、１２と配線４１、４２とが導通されている。
ビアホール３２には金属からなる充填材５３が充填されている。また、スルーホール３３、７１及び貫通穴４２ｂの内壁面には、金属壁５４が形成されている。絶縁膜３０の下部には、充填材５３と一体に形成されたコンタクトパッド５５、及び、金属壁５４と一体に形成されたコンタクトパッド５６が設けられている。
【００１９】
封止層７０の上面には、金属壁５４と一体に形成されたコンタクトパッド５７、その他の配線や配線と一体に設けられたコンタクトパッド５８等が設けられている。
【００２０】
絶縁膜３０の下面、封止層７０の上面及び金属壁５４は、オーバーコート層９０により被覆されている。オーバーコート層９０のうちコンタクトパッド５５、５６、５７、５８に重なる部分には、開口９５、９６、９７、９８が形成されている。開口９５、９６には、コンタクトパッド５５、５６と導通する半田バンプ５５ａ、５６ａが設けられている。
【００２１】
なお、開口９５、９６、９７、９８内においてコンタクトパッド５５、５６、５７、５８の表面には、メッキ（例えば、金メッキからなる単層メッキ、ニッケルメッキ・金メッキからなる二層メッキ等）が形成されていてもよい。
【００２２】
充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８は、銅若しくはニッケル又は銅とニッケルの積層体からなる。なお、充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８が他の金属からなるものとしてもよい。
【００２３】
次に、半導体装置１Ａの製造方法について説明する。まず、図２に示すように、両面にメッキシード層６１、６２を形成した絶縁膜３０を、金属層６０上に積層する。金属層６０は絶縁膜３０の取り扱いを容易にするためのキャリアであり、具体的には銅箔である。
このように準備した絶縁膜３０及び金属層６０のサイズは、図１に示された半導体装置１Ａをダイシングにより複数個取り出せるようなサイズとなっている。
【００２４】
次に、図３に示すように、レーザーを照射することにより絶縁膜３０にビアホール３１、３１を形成し、ビアホール３１内をデスミア処理する。レーザーとしては炭酸ガスレーザー（ＣＯ２レーザー）を用いることが好ましい。絶縁膜３０が、繊維強化樹脂からなるためである。
【００２５】
次に、図４に示すように、絶縁膜３０の上面であって配線４１、４２以外の部分にメッキレジスト４３を形成する。その後、無電解メッキ処理、電気メッキ処理を順に行うことによって絶縁膜３０の上面にメッキ層４４を形成し、メッキレジストを除去する。その後、図６に示すように、エッチングによりメッキシード層６１、６２を除去することにより、配線４１、４２を形成する。
【００２６】
なお、上述のようなセミアディティブ法のほか、サブトラクティブ法により配線４１、４２を形成してもよい。このように形成した場合には、配線４１、４２の貫通穴４１ａ、４２ａの径は、ビアホール３１、３１よりも小さくなる。
【００２７】
次に、図７に示すように、絶縁膜３０の上面であって配線４１、４２の貫通穴４１ａ、４２ａが設けられた位置に接着樹脂層２０を塗布し、その上に半導体構成体１０をフェースダウンボンディングする。具体的には、非導電性ペースト（ＮＣＰ；Non-Conductive Paste）を印刷法又はディスペンサ法によって塗布した後、又は非導電性フィルム（ＮＣＦ；Non-Conductive Film）を予め供給した後、半導体構成体１０の下面を非導電性ペースト又は非導電性フィルムに向けて下降させ、加熱圧着する。非導電性ペースト又は非導電性フィルムが硬化して接着樹脂層２０となる。
【００２８】
次に、図７の金属層６０上に絶縁膜３０及び半導体構成体１０が形成されたものと、熱硬化性樹脂シート７０ａ、７０ｂと、ピーラブル金属箔６３とを順に重ねる。ここで、硬化性樹脂シート７０ａ、７０ｂは、エポキシ系樹脂、ポリイミド系樹脂その他の熱硬化性樹脂にフィラーを含有させ、その熱硬化性樹脂を半硬化状態にしてシート状に成したものである。また、ピーラブル金属箔６３は、銅板や厚手の銅箔等からなるキャリア金属板６３ｃの上面に剥離層６３ｂを形成し、剥離層６３ｂの上面に金属箔６３ａを電解メッキで形成したものである。
【００２９】
次に、図８に示すように、これらを一対の熱盤１０１、１０２の間に挟み込む。そして、熱盤１０１、１０２によって金属層６０、絶縁膜３０、熱硬化性樹脂シート７０ａ、７０ｂ、及びピーラブル金属箔６３をホットプレスする。加熱加圧によって熱硬化性樹脂シート７０ａ、７０ｂが圧縮され、硬化することによって、図９に示すように半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。封止層７０により封止することで配線４１、４２の絶縁性が高められる。なお、半導体構成体１０及び接着樹脂層２０の周囲は熱硬化性樹脂シート７０ａ、７０ｂ中の熱硬化性樹脂７０ｃが硬化することにより封止される。
【００３０】
次に、図１０に示すように、剥離層６３ｂよりキャリア金属板６３ｃを除去する。残存する金属箔６３ａはメッキシード層として用いられる。また、エッチングにより金属層６０を除去する。
次に、図１１に示すように、ビアホール３１内にレーザーを照射し、電極１２の下部の接着樹脂層２０を除去する。このとき、電極１２とともに配線４１、４２のランドが露出する。
また、メッキシード層６２側から配線４１の端部に向けてレーザーを照射することにより絶縁膜３０にビアホール３２を形成する。さらに、メッキシード層６２側または金属箔６３ａ側から配線４２の端部に向けてレーザーを照射することにより、スルーホール３３、貫通穴４２ｂ、及びスルーホール７１を形成する。
【００３１】
ビアホール３２及びスルーホール３３を形成するレーザーとしてはＣＯ２レーザーを用いることが好ましい。絶縁膜３０が、繊維強化樹脂からなるためである。なお、ビアホール３２、スルーホール３３を形成した後に、紫外線レーザー（ＵＶレーザー）又は低出力のＣＯレーザーによりスルーホール７１を形成してもよい。また、接着樹脂層２０を除去する際には、ＵＶレーザー又は低出力のＣＯ２レーザーのいずれを用いてもよい。
【００３２】
次に、無電解メッキ処理、電気メッキ処理を順に行うことによって、メッキシード層６２、金属箔６３ａの表面を被覆するとともに、ビアホール３１、３２、貫通穴４１ａ、４２ａに充填され、スルーホール３３、７１、貫通穴４２ｂの内壁面を被覆する金属メッキ膜を形成する。次に、フォトリソグラフィー法及びエッチング法により金属メッキ膜をパターニングすることで、図１２に示すように、充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８を形成する。
【００３３】
なお、上述のようなサブトラクティブ法以外にも、セミアディティブ法又はフルアディティブ法によって充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８のパターンニングを行ってもよい。
【００３４】
次に、ライトエッチングを行うことにより、図１３に示すように、充填材５１、５２、５３、金属壁５４、コンタクトパッド５５、５６、５７、５８のいずれにも被覆されていない部分のメッキシード層６２、金属箔６３ａを除去する。
【００３５】
次に、絶縁膜３０、封止層７０、充填材５１、５２、５３、金属壁５４、コンタクトパッド５５、５６、５７、５８の表面及びスルーホール３３、７１、貫通穴４２ｂの内の内部に樹脂材料を印刷して、その樹脂材料を硬化させることによって、オーバーコート層９０をパターニングする。オーバーコート層９０のパターニングにより、開口９５、９６、９７、９８が形成され、開口９５、９６、９７、９８内でコンタクトパッド５５、５６、５７、５８が露出する。
【００３６】
なお、表面全体にディップコート法又はスピンコート法により感光性樹脂を塗布し、露光・現像することによって、オーバーコート層９０をパターニングしてもよい。
【００３７】
次に、開口９５、９６，９７，９８内においてコンタクトパッド５５、５６、５７、５８の表面に金メッキ又はニッケルメッキ・金メッキを無電界メッキ法により成長させる端子処理を行う。
次に、図１５に示すように、開口９５、９６内に半田バンプ９５ａ、９６ａを形成する。その後、図１６に示すように、ダイシング処理を行うことにより複数の半導体装置１Ａが切り出される。
【００３８】
以上示したように、半導体構成体１０をボンディングする前に絶縁膜３０に配線４１、４２及びビアホール３１、３１を形成するため、不良部分への半導体構成体１０のボンディングを避けられる。このため、半導体構成体１０に対する歩留まりを改善することができる。また、金属層６０上に積層され形状が安定した状態の絶縁膜３０にビアホール３１、３１や配線４１、４２を形成するので、ビアホール３１、３１や配線４１、４２の歩留まりを改善することができる。
【００３９】
＜変形例＞
なお、本発明は、図１７〜図１９に示すような半導体装置１Ｂ〜１Ｄについても適用することができる。
図１７に示す半導体装置１Ｂでは、封止層７０内にＩＶＨ基板７２が設けられ、ＩＶＨ基板７２に設けられたビアホール７３、７３に充填された導体７４、７４を介して絶縁膜３０下面のコンタクトパッド５５、５６と封止層７０上面のコンタクトパッド５７、５８とが導通されている。
図１８に示す半導体装置１Ｃにおいては、コンタクトパッド５５とコンタクトパッド５８とが、スルーホール３３、７１内に設けられた金属壁５４により導通されている。
図１９に示す半導体装置１Ｄにおいては、絶縁膜３０上に半導体構成体１０をボンディングボンディングした後に、モールディング樹脂を塗布することで封止層７５を形成している。
このような半導体装置１Ｂ〜１Ｄにおいても、同様の効果が得られる。
【００４０】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
図２０は本実施形態に係る半導体装置１Ｅの断面図である。なお、第１実施形態に係る半導体装置１Ａと同様の構成については、同符号を付して説明を割愛する。本実施形態においては、ビアホール３１の内壁面のうち配線４１、４２との隣接部分３１ａの径が大きくなっている。
本実施形態においては、ビアホール３１、３１と配線４１、４２とを形成する順序が異なる。以下、半導体装置１Ｅの製造方法について説明する。
【００４１】
まず、図２１に示すように、金属層６０上に積層した絶縁膜３０上に、第１実施形態と同様に配線４１、４２を形成する。なお、図２１は電極１２と配線４２との接続部の拡大図であり、配線４１を示していない。図２２は配線４２の平面図である。
【００４２】
次に、図２３に示すように、配線４１、４２の貫通穴４１ａ、４２ａの部分にレーザーＬを照射し、図２４に示すように絶縁膜３０にビアホール３１を形成する。このとき、配線４１、４２の貫通穴４１ａ、４２ａ周囲のランドがマスクとなるため、ビアホール３１の径が貫通穴４１ａ、４２ａにより制約される。なお、レーザーにより配線４１、４２の温度が上昇するため、ビアホール３１の内壁面のうち配線４１、４２との隣接部分３１ａが分解され径が大きくなる。次に、図２５に示すように、エッチングによりビアホール３１内のメッキシード層６２を除去する。
【００４３】
次に、絶縁膜３０の上面であって配線４１、４２の貫通穴４１ａ、４２ａが設けられた位置に接着樹脂層２０を塗布し、その上に半導体構成体１０をフェースダウンボンディングする。
次に、第１実施形態と同様に、熱硬化性樹脂シート７０ａ、７０ｂと、ピーラブル金属箔６３とを順に重ね、図２６に示すようにホットプレスにより一体化する。
【００４４】
次に、図２７に示すように、ピーラブル金属箔６３の剥離層６３ｂよりキャリア金属板６３ｃを除去する。また、エッチングにより金属層６０を除去する。
次に、ビアホール３１内にレーザーを照射し、図２８に示すように、電極１２の下部の接着樹脂層２０を除去する。
【００４５】
次に、第１実施形態と同様にビアホール３２、スルーホール３３、貫通穴４２ｂ、及びスルーホール７１を形成する。次に、無電解メッキ処理、電気メッキ処理を順に行うことによって、図２９に示すように、メッキシード層６２、金属箔６３ａの表面を被覆するとともに、ビアホール３１、３２、貫通穴４１ａ、４２ａに充填され、スルーホール３３、７１、貫通穴４２ｂの内壁面を被覆する金属メッキ膜６４を形成する。
【００４６】
次に、フォトリソグラフィー法及びエッチング法により金属メッキ膜をパターニングすることで、図３０に示すように、充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８を形成する。
その後、第１実施形態と同様にしてオーバーコート層９０を形成し、コンタクトパッド５５、５６、５７、５８の端子処理、半田バンプ９５ａ、９６ａの形成、ダイシング処理を行う。
【００４７】
本実施形態によれば、配線４１、４２の形成後であっても、ビアホール３１、３１を形成することができる。また、配線４１、４２の貫通穴４１ａ、４２ａ周囲のランドがマスクとなるため、ビアホール３１の径を貫通穴４１ａ、４２ａにより制約することができる。
【００４８】
＜第３実施形態＞
図３１は本発明の第３実施形態に係る半導体装置１Ｆの断面図である。なお、第２実施形態に係る半導体装置１Ｅと同様の構成については、同符号を付して説明を割愛する。
本変形例においては、配線４１、４２が絶縁膜３０に埋め込まれている。
【００４９】
ここで、絶縁膜３０に配線４１、４２を埋め込む方法について説明する。
まず、上側基材６５上に、金属膜を形成し、パターニングすることにより、図３２に示すように、配線４１、４２を形成する。
【００５０】
次に、図３３に示すように、金属層６０上に絶縁膜３０を積層するとともに、上側基材６５を配線４１、４２が形成された面を絶縁膜３０側に向けて積層する。その後、これらを一対の熱盤１０１、１０２の間に挟み込む。そして、熱盤１０１、１０２によってホットプレス成形することにより、図３４に示すように一体化すると、配線４１、４２は絶縁膜３０に埋め込まれる。
その後、図３５に示すように、エッチングにより上側基材６５を除去する。以後、第２実施形態と同様にして半導体装置１Ｆを形成することができる。
【００５１】
なお、上記の実施形態において、封止される前の半導体構成体１０は、図３６（ａ）〜（ｃ）のいずれかの形状としてもよい。
すなわち、図３６（ａ）に示すように、半導体チップ１１の仮面に絶縁膜１３を形成し、その絶縁膜１３にビアホール１４を形成し、電極１２の一部によりビアホール１４が埋められる形状の半導体構成体１０Ａとしてもよい。絶縁膜１３としては、無機絶縁層（例えば、酸化シリコン層又は窒化シリコン層）若しくは樹脂絶縁層（例えば、ポリイミド樹脂層）又はこれらの積層体である。絶縁膜１３が積層体である場合、無機絶縁層が半導体チップ１１の下面に成膜され、樹脂絶縁層がその無機絶縁層の表面に成膜されていてもよいし、その逆であってもよい。
【００５２】
さらに、図３６（ｂ）に示すように、電極１２に例えば銅からなるポスト１５を凸設した形状の半導体構成体１０Ｂとしてもよい。
あるいは、図３６（ｃ）に示すように、電極１２及び絶縁膜１３を覆うカバーコート１６を成膜した形状の半導体構成体１０Ｃとしてもよい。また、図３６（ｂ）のようにポスト１５が形成されている場合でも、さらに図３６（ｃ）のように電極１２及び絶縁膜１３がカバーコート１６によって覆われていてもよい。その場合、ポスト１５がカバーコート１６によって覆われていてもよいし、覆われていなくてもよい。
【符号の説明】
【００５３】
１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ 半導体装置
１１ 半導体チップ
１２ 電極
３０ 絶縁膜
３１、３２ ビアホール
３３、７１ スルーホール
４１、４２ 配線
４１ａ、４２ａ、４２ｂ 貫通穴
６０ 基材
７０ 封止層
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来の半導体装置には、基板にビアホールを形成し、ビアホールに導体を充填することにより基板の一方の面に実装された半導体チップの電極と基板の他方の面に形成された外部電極との電気的接続をとるものがある（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−４２０６３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、半導体チップが基板上に実装されているため、基板の厚みによって半導体装置全体が厚くなってしまう。そこで、半導体チップを絶縁膜上に実装しようとする試みがなされている。絶縁膜単体では絶縁膜が変形してしまうので、絶縁膜を支持基材に支持した状態でその絶縁膜上に半導体チップを実装する。そして、その絶縁膜上に封止層をモールド成形した後、基材をエッチング等で除去することになる。その後、絶縁膜に半導体チップの電極まで貫通するビアホールを形成した後、ビアホール内に導体を設けたり、絶縁膜及び封止層にスルーホールを貫通させた後、スルーホールの壁面に導体のメッキを設けたりすることにより層間接続を行う。そして、絶縁膜や封止層の表面に配線をパターニングする。
【０００５】
しかし、ビアホールの形成には高い位置精度が要求されるため、歩留まりの低下要因となっている。歩留まり低下を防ぐためには、ビア底のランドを大きくする必要があり、ランドを大きくすると絶縁膜や封止層の表面における配線の自由度を制約するという問題がある。
【０００６】
本発明の課題は、半導体装置の製造方法における歩留まり低下を防ぐことである。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明の一の態様によれば、基材上に絶縁膜を積層する第１工程と、前記絶縁膜にビアホールを形成する第２工程と、前記絶縁膜上に導体層を形成しパターニングすることで、前記ビアホール上に貫通穴を有する配線を形成する第３工程と、前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含む半導体装置の製造方法が提供される。
【０００８】
本発明の他の態様によれば、基材上に絶縁膜を積層する第１工程と、前記絶縁膜上に導体層を形成しパターニングすることで、貫通穴を有する配線を形成する第２工程と、前記絶縁膜の前記貫通穴の位置にビアホールを形成する第３工程と、前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含む半導体装置の製造方法が提供される。
【０００９】
好ましくは、前記貫通穴側から前記絶縁膜にレーザーを照射することにより前記ビアホールを形成する。
好ましくは、前記絶縁膜上に前記半導体チップ及び前記配線を封止する封止層を設ける第５工程を含む。
【発明の効果】
【００１０】
本発明によれば、半導体装置の製造方法における歩留まり低下を防ぐことができる。
【図面の簡単な説明】
【００１１】
【図１】本発明の第１の実施形態に係る半導体装置１Ａの断面図である。
【図２】半導体装置１Ａの製造方法の説明図である。
【図３】半導体装置１Ａの製造方法の説明図である。
【図４】半導体装置１Ａの製造方法の説明図である。
【図５】半導体装置１Ａの製造方法の説明図である。
【図６】半導体装置１Ａの製造方法の説明図である。
【図７】半導体装置１Ａの製造方法の説明図である。
【図８】半導体装置１Ａの製造方法の説明図である。
【図９】半導体装置１Ａの製造方法の説明図である。
【図１０】半導体装置１Ａの製造方法の説明図である。
【図１１】半導体装置１Ａの製造方法の説明図である。
【図１２】半導体装置１Ａの製造方法の説明図である。
【図１３】半導体装置１Ａの製造方法の説明図である。
【図１４】半導体装置１Ａの製造方法の説明図である。
【図１５】半導体装置１Ａの製造方法の説明図である。
【図１６】半導体装置１Ａの製造方法の説明図である。
【図１７】本発明の変形例に係る半導体装置１Ｂの断面図である。
【図１８】本発明の変形例に係る半導体装置１Ｃの断面図である。
【図１９】本発明の変形例に係る半導体装置１Ｄの断面図である。
【図２０】本発明の第２の実施形態に係る半導体装置１Ｅの断面図である。
【図２１】半導体装置１Ｅの製造方法の説明図である。
【図２２】半導体装置１Ｅの製造方法の説明図である。
【図２３】半導体装置１Ｅの製造方法の説明図である。
【図２４】半導体装置１Ｅの製造方法の説明図である。
【図２５】半導体装置１Ｅの製造方法の説明図である。
【図２６】半導体装置１Ｅの製造方法の説明図である。
【図２７】半導体装置１Ｅの製造方法の説明図である。
【図２８】半導体装置１Ｅの製造方法の説明図である。
【図２９】半導体装置１Ｅの製造方法の説明図である。
【図３０】半導体装置１Ｅの製造方法の説明図である。
【図３１】本発明の第３の実施形態に係る半導体装置１Ｆの断面図である。
【図３２】半導体装置１Ｆの製造方法の説明図である。
【図３３】半導体装置１Ｆの製造方法の説明図である。
【図３４】半導体装置１Ｆの製造方法の説明図である。
【図３５】半導体装置１Ｆの製造方法の説明図である
【図３６】（ａ）〜（ｃ）は他の形態の半導体構成体を示す断面図である。
【発明を実施するための形態】
【００１２】
以下に、本発明を実施するための好ましい形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００１３】
＜第１実施形態＞
図１は、本発明の第１の実施形態に係る半導体装置１Ａの断面図である。この半導体装置１Ａは、半導体構成体１０をパッケージしたものである。半導体構成体１０は、半導体チップ１１及び複数の電極１２を備える。半導体チップ１１は、シリコン基板の半導体基板に集積回路を設けたものである。複数の電極１２は半導体チップ１１の下面に設けられている。電極１２は、Ｃｕからなるものである。なお、電極１２は、配線の一部であってもよい。
【００１４】
図１に示すように、半導体構成体１０の下面は、電極１２が配線４１、４２と接触するように、接着樹脂層２０により絶縁膜３０上に接着されている。
接着樹脂層２０は、エポキシ系樹脂といった熱硬化性樹脂からなり、絶縁性を有する。接着樹脂層２０は、繊維強化されていない。
【００１５】
絶縁膜３０は、繊維強化樹脂膜である。具体的には、絶縁膜３０は、ガラス布基材エポキシ樹脂、ガラス布基材ポリイミド樹脂その他のガラス布基材絶縁性樹脂複合材からなる。
絶縁膜３０には、電極１２、１２と対応する位置にビアホール３１、３１が形成されている。また、半導体構成体１０から離れた位置に、ビアホール３２及びスルーホール３３が設けられている。
【００１６】
絶縁膜３０の上面には、電極１２と接触するように配線４１、４２が設けられている。配線４１はビアホール３１の１つとビアホール３２との間に設けられており、ビアホール３１の位置には貫通穴４１ａが設けられている。配線４２はビアホール３１の１つとスルーホール３３との間に設けられており、ビアホール３１の位置には貫通穴４２ａが設けられており、スルーホール３３の位置には貫通穴４２ｂが設けられている。貫通穴４１ａ、４２ａの径は、ビアホール３１、３１よりも小さい。
【００１７】
絶縁膜３０の上面には、半導体構成体１０、接着樹脂層２０及び配線４１、４２を封止する封止層７０が設けられている。封止層７０は、エポキシ系樹脂、ポリイミド系樹脂その他の絶縁性樹脂からなる。封止層７０は、フィラーを含有した熱硬化性樹脂（例えば、エポキシ樹脂）からなることが好ましい。なお、封止層７０は、ガラス布基材絶縁性樹脂のように繊維強化されたものではないが、繊維強化樹脂からなるものとしてもよい。
封止層７０には、スルーホール３３及び貫通穴４２ｂの位置にスルーホール７１が設けられている。
【００１８】
ビアホール３１及び貫通穴４１ａ、４２ａには、金属からなる充填材５１、５２が充填されている。充填材５１、５２により電極１２、１２と配線４１、４２とが導通されている。
ビアホール３２には金属からなる充填材５３が充填されている。また、スルーホール３３、７１及び貫通穴４２ｂの内壁面には、金属壁５４が形成されている。絶縁膜３０の下部には、充填材５３と一体に形成されたコンタクトパッド５５、及び、金属壁５４と一体に形成されたコンタクトパッド５６が設けられている。
【００１９】
封止層７０の上面には、金属壁５４と一体に形成されたコンタクトパッド５７、その他の配線や配線と一体に設けられたコンタクトパッド５８等が設けられている。
【００２０】
絶縁膜３０の下面、封止層７０の上面及び金属壁５４は、オーバーコート層９０により被覆されている。オーバーコート層９０のうちコンタクトパッド５５、５６、５７、５８に重なる部分には、開口９５、９６、９７、９８が形成されている。開口９５、９６には、コンタクトパッド５５、５６と導通する半田バンプ５５ａ、５６ａが設けられている。
【００２１】
なお、開口９５、９６、９７、９８内においてコンタクトパッド５５、５６、５７、５８の表面には、メッキ（例えば、金メッキからなる単層メッキ、ニッケルメッキ・金メッキからなる二層メッキ等）が形成されていてもよい。
【００２２】
充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８は、銅若しくはニッケル又は銅とニッケルの積層体からなる。なお、充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８が他の金属からなるものとしてもよい。
【００２３】
次に、半導体装置１Ａの製造方法について説明する。まず、図２に示すように、両面にメッキシード層６１、６２を形成した絶縁膜３０を、金属層６０上に積層する。金属層６０は絶縁膜３０の取り扱いを容易にするためのキャリアであり、具体的には銅箔である。
このように準備した絶縁膜３０及び金属層６０のサイズは、図１に示された半導体装置１Ａをダイシングにより複数個取り出せるようなサイズとなっている。
【００２４】
次に、図３に示すように、レーザーを照射することにより絶縁膜３０にビアホール３１、３１を形成し、ビアホール３１内をデスミア処理する。レーザーとしては炭酸ガスレーザー（ＣＯ２レーザー）を用いることが好ましい。絶縁膜３０が、繊維強化樹脂からなるためである。
【００２５】
次に、図４に示すように、絶縁膜３０の上面であって配線４１、４２以外の部分にメッキレジスト４３を形成する。その後、無電解メッキ処理、電気メッキ処理を順に行うことによって絶縁膜３０の上面にメッキ層４４を形成し、メッキレジストを除去する。その後、図６に示すように、エッチングによりメッキシード層６１、６２を除去することにより、配線４１、４２を形成する。
【００２６】
なお、上述のようなセミアディティブ法のほか、サブトラクティブ法により配線４１、４２を形成してもよい。このように形成した場合には、配線４１、４２の貫通穴４１ａ、４２ａの径は、ビアホール３１、３１よりも小さくなる。
【００２７】
次に、図７に示すように、絶縁膜３０の上面であって配線４１、４２の貫通穴４１ａ、４２ａが設けられた位置に接着樹脂層２０を塗布し、その上に半導体構成体１０をフェースダウンボンディングする。具体的には、非導電性ペースト（ＮＣＰ；Non-Conductive Paste）を印刷法又はディスペンサ法によって塗布した後、又は非導電性フィルム（ＮＣＦ；Non-Conductive Film）を予め供給した後、半導体構成体１０の下面を非導電性ペースト又は非導電性フィルムに向けて下降させ、加熱圧着する。非導電性ペースト又は非導電性フィルムが硬化して接着樹脂層２０となる。
【００２８】
次に、図７の金属層６０上に絶縁膜３０及び半導体構成体１０が形成されたものと、熱硬化性樹脂シート７０ａ、７０ｂと、ピーラブル金属箔６３とを順に重ねる。ここで、硬化性樹脂シート７０ａ、７０ｂは、エポキシ系樹脂、ポリイミド系樹脂その他の熱硬化性樹脂にフィラーを含有させ、その熱硬化性樹脂を半硬化状態にしてシート状に成したものである。また、ピーラブル金属箔６３は、銅板や厚手の銅箔等からなるキャリア金属板６３ｃの上面に剥離層６３ｂを形成し、剥離層６３ｂの上面に金属箔６３ａを電解メッキで形成したものである。
【００２９】
次に、図８に示すように、これらを一対の熱盤１０１、１０２の間に挟み込む。そして、熱盤１０１、１０２によって金属層６０、絶縁膜３０、熱硬化性樹脂シート７０ａ、７０ｂ、及びピーラブル金属箔６３をホットプレスする。加熱加圧によって熱硬化性樹脂シート７０ａ、７０ｂが圧縮され、硬化することによって、図９に示すように半導体構成体１０及び接着樹脂層２０を封止する封止層７０が形成される。封止層７０により封止することで配線４１、４２の絶縁性が高められる。なお、半導体構成体１０及び接着樹脂層２０の周囲は熱硬化性樹脂シート７０ａ、７０ｂ中の熱硬化性樹脂７０ｃが硬化することにより封止される。
【００３０】
次に、図１０に示すように、剥離層６３ｂよりキャリア金属板６３ｃを除去する。残存する金属箔６３ａはメッキシード層として用いられる。また、エッチングにより金属層６０を除去する。
次に、図１１に示すように、ビアホール３１内にレーザーを照射し、電極１２の下部の接着樹脂層２０を除去する。このとき、電極１２とともに配線４１、４２のランドが露出する。
また、メッキシード層６２側から配線４１の端部に向けてレーザーを照射することにより絶縁膜３０にビアホール３２を形成する。さらに、メッキシード層６２側または金属箔６３ａ側から配線４２の端部に向けてレーザーを照射することにより、スルーホール３３、貫通穴４２ｂ、及びスルーホール７１を形成する。
【００３１】
ビアホール３２及びスルーホール３３を形成するレーザーとしてはＣＯ２レーザーを用いることが好ましい。絶縁膜３０が、繊維強化樹脂からなるためである。なお、ビアホール３２、スルーホール３３を形成した後に、紫外線レーザー（ＵＶレーザー）又は低出力のＣＯレーザーによりスルーホール７１を形成してもよい。また、接着樹脂層２０を除去する際には、ＵＶレーザー又は低出力のＣＯ２レーザーのいずれを用いてもよい。
【００３２】
次に、無電解メッキ処理、電気メッキ処理を順に行うことによって、メッキシード層６２、金属箔６３ａの表面を被覆するとともに、ビアホール３１、３２、貫通穴４１ａ、４２ａに充填され、スルーホール３３、７１、貫通穴４２ｂの内壁面を被覆する金属メッキ膜を形成する。次に、フォトリソグラフィー法及びエッチング法により金属メッキ膜をパターニングすることで、図１２に示すように、充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８を形成する。
【００３３】
なお、上述のようなサブトラクティブ法以外にも、セミアディティブ法又はフルアディティブ法によって充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８のパターンニングを行ってもよい。
【００３４】
次に、ライトエッチングを行うことにより、図１３に示すように、充填材５１、５２、５３、金属壁５４、コンタクトパッド５５、５６、５７、５８のいずれにも被覆されていない部分のメッキシード層６２、金属箔６３ａを除去する。
【００３５】
次に、絶縁膜３０、封止層７０、充填材５１、５２、５３、金属壁５４、コンタクトパッド５５、５６、５７、５８の表面及びスルーホール３３、７１、貫通穴４２ｂの内の内部に樹脂材料を印刷して、その樹脂材料を硬化させることによって、オーバーコート層９０をパターニングする。オーバーコート層９０のパターニングにより、開口９５、９６、９７、９８が形成され、開口９５、９６、９７、９８内でコンタクトパッド５５、５６、５７、５８が露出する。
【００３６】
なお、表面全体にディップコート法又はスピンコート法により感光性樹脂を塗布し、露光・現像することによって、オーバーコート層９０をパターニングしてもよい。
【００３７】
次に、開口９５、９６，９７，９８内においてコンタクトパッド５５、５６、５７、５８の表面に金メッキ又はニッケルメッキ・金メッキを無電界メッキ法により成長させる端子処理を行う。
次に、図１５に示すように、開口９５、９６内に半田バンプ９５ａ、９６ａを形成する。その後、図１６に示すように、ダイシング処理を行うことにより複数の半導体装置１Ａが切り出される。
【００３８】
以上示したように、半導体構成体１０をボンディングする前に絶縁膜３０に配線４１、４２及びビアホール３１、３１を形成するため、不良部分への半導体構成体１０のボンディングを避けられる。このため、半導体構成体１０に対する歩留まりを改善することができる。また、金属層６０上に積層され形状が安定した状態の絶縁膜３０にビアホール３１、３１や配線４１、４２を形成するので、ビアホール３１、３１や配線４１、４２の歩留まりを改善することができる。
【００３９】
＜変形例＞
なお、本発明は、図１７〜図１９に示すような半導体装置１Ｂ〜１Ｄについても適用することができる。
図１７に示す半導体装置１Ｂでは、封止層７０内にＩＶＨ基板７２が設けられ、ＩＶＨ基板７２に設けられたビアホール７３、７３に充填された導体７４、７４を介して絶縁膜３０下面のコンタクトパッド５５、５６と封止層７０上面のコンタクトパッド５７、５８とが導通されている。
図１８に示す半導体装置１Ｃにおいては、コンタクトパッド５５とコンタクトパッド５８とが、スルーホール３３、７１内に設けられた金属壁５４により導通されている。
図１９に示す半導体装置１Ｄにおいては、絶縁膜３０上に半導体構成体１０をボンディングボンディングした後に、モールディング樹脂を塗布することで封止層７５を形成している。
このような半導体装置１Ｂ〜１Ｄにおいても、同様の効果が得られる。
【００４０】
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。
図２０は本実施形態に係る半導体装置１Ｅの断面図である。なお、第１実施形態に係る半導体装置１Ａと同様の構成については、同符号を付して説明を割愛する。本実施形態においては、ビアホール３１の内壁面のうち配線４１、４２との隣接部分３１ａの径が大きくなっている。
本実施形態においては、ビアホール３１、３１と配線４１、４２とを形成する順序が異なる。以下、半導体装置１Ｅの製造方法について説明する。
【００４１】
まず、図２１に示すように、金属層６０上に積層した絶縁膜３０上に、第１実施形態と同様に配線４１、４２を形成する。なお、図２１は電極１２と配線４２との接続部の拡大図であり、配線４１を示していない。図２２は配線４２の平面図である。
【００４２】
次に、図２３に示すように、配線４１、４２の貫通穴４１ａ、４２ａの部分にレーザーＬを照射し、図２４に示すように絶縁膜３０にビアホール３１を形成する。このとき、配線４１、４２の貫通穴４１ａ、４２ａ周囲のランドがマスクとなるため、ビアホール３１の径が貫通穴４１ａ、４２ａにより制約される。なお、レーザーにより配線４１、４２の温度が上昇するため、ビアホール３１の内壁面のうち配線４１、４２との隣接部分３１ａが分解され径が大きくなる。次に、図２５に示すように、エッチングによりビアホール３１内のメッキシード層６２を除去する。
【００４３】
次に、絶縁膜３０の上面であって配線４１、４２の貫通穴４１ａ、４２ａが設けられた位置に接着樹脂層２０を塗布し、その上に半導体構成体１０をフェースダウンボンディングする。
次に、第１実施形態と同様に、熱硬化性樹脂シート７０ａ、７０ｂと、ピーラブル金属箔６３とを順に重ね、図２６に示すようにホットプレスにより一体化する。
【００４４】
次に、図２７に示すように、ピーラブル金属箔６３の剥離層６３ｂよりキャリア金属板６３ｃを除去する。また、エッチングにより金属層６０を除去する。
次に、ビアホール３１内にレーザーを照射し、図２８に示すように、電極１２の下部の接着樹脂層２０を除去する。
【００４５】
次に、第１実施形態と同様にビアホール３２、スルーホール３３、貫通穴４２ｂ、及びスルーホール７１を形成する。次に、無電解メッキ処理、電気メッキ処理を順に行うことによって、図２９に示すように、メッキシード層６２、金属箔６３ａの表面を被覆するとともに、ビアホール３１、３２、貫通穴４１ａ、４２ａに充填され、スルーホール３３、７１、貫通穴４２ｂの内壁面を被覆する金属メッキ膜６４を形成する。
【００４６】
次に、フォトリソグラフィー法及びエッチング法により金属メッキ膜をパターニングすることで、図３０に示すように、充填材５１、５２、５３、金属壁５４及びコンタクトパッド５５、５６、５７、５８を形成する。
その後、第１実施形態と同様にしてオーバーコート層９０を形成し、コンタクトパッド５５、５６、５７、５８の端子処理、半田バンプ９５ａ、９６ａの形成、ダイシング処理を行う。
【００４７】
本実施形態によれば、配線４１、４２の形成後であっても、ビアホール３１、３１を形成することができる。また、配線４１、４２の貫通穴４１ａ、４２ａ周囲のランドがマスクとなるため、ビアホール３１の径を貫通穴４１ａ、４２ａにより制約することができる。
【００４８】
＜第３実施形態＞
図３１は本発明の第３実施形態に係る半導体装置１Ｆの断面図である。なお、第２実施形態に係る半導体装置１Ｅと同様の構成については、同符号を付して説明を割愛する。
本変形例においては、配線４１、４２が絶縁膜３０に埋め込まれている。
【００４９】
ここで、絶縁膜３０に配線４１、４２を埋め込む方法について説明する。
まず、上側基材６５上に、金属膜を形成し、パターニングすることにより、図３２に示すように、配線４１、４２を形成する。
【００５０】
次に、図３３に示すように、金属層６０上に絶縁膜３０を積層するとともに、上側基材６５を配線４１、４２が形成された面を絶縁膜３０側に向けて積層する。その後、これらを一対の熱盤１０１、１０２の間に挟み込む。そして、熱盤１０１、１０２によってホットプレス成形することにより、図３４に示すように一体化すると、配線４１、４２は絶縁膜３０に埋め込まれる。
その後、図３５に示すように、エッチングにより上側基材６５を除去する。以後、第２実施形態と同様にして半導体装置１Ｆを形成することができる。
【００５１】
なお、上記の実施形態において、封止される前の半導体構成体１０は、図３６（ａ）〜（ｃ）のいずれかの形状としてもよい。
すなわち、図３６（ａ）に示すように、半導体チップ１１の仮面に絶縁膜１３を形成し、その絶縁膜１３にビアホール１４を形成し、電極１２の一部によりビアホール１４が埋められる形状の半導体構成体１０Ａとしてもよい。絶縁膜１３としては、無機絶縁層（例えば、酸化シリコン層又は窒化シリコン層）若しくは樹脂絶縁層（例えば、ポリイミド樹脂層）又はこれらの積層体である。絶縁膜１３が積層体である場合、無機絶縁層が半導体チップ１１の下面に成膜され、樹脂絶縁層がその無機絶縁層の表面に成膜されていてもよいし、その逆であってもよい。
【００５２】
さらに、図３６（ｂ）に示すように、電極１２に例えば銅からなるポスト１５を凸設した形状の半導体構成体１０Ｂとしてもよい。
あるいは、図３６（ｃ）に示すように、電極１２及び絶縁膜１３を覆うカバーコート１６を成膜した形状の半導体構成体１０Ｃとしてもよい。また、図３６（ｂ）のようにポスト１５が形成されている場合でも、さらに図３６（ｃ）のように電極１２及び絶縁膜１３がカバーコート１６によって覆われていてもよい。その場合、ポスト１５がカバーコート１６によって覆われていてもよいし、覆われていなくてもよい。
【符号の説明】
【００５３】
１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ、１Ｆ 半導体装置
１１ 半導体チップ
１２ 電極
３０ 絶縁膜
３１、３２ ビアホール
３３、７１ スルーホール
４１、４２ 配線
４１ａ、４２ａ、４２ｂ 貫通穴
６０ 基材
７０ 封止層
【特許請求の範囲】
【請求項１】
基材上に絶縁膜を積層する第１工程と、
前記絶縁膜にビアホールを形成する第２工程と、
前記絶縁膜上に導体層を形成しパターニングすることで、前記ビアホール上に貫通穴を有する配線を形成する第３工程と、
前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基材上に絶縁膜を積層する第１工程と、
前記絶縁膜上に導体層を形成しパターニングすることで、貫通穴を有する配線を形成する第２工程と、
前記絶縁膜の前記貫通穴の位置にビアホールを形成する第３工程と、
前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記貫通穴側から前記絶縁膜にレーザーを照射することにより前記ビアホールを形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜上に前記半導体チップ及び前記配線を封止する封止層を設ける第５工程を含むことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【請求項１】
基材上に絶縁膜を積層する第１工程と、
前記絶縁膜にビアホールを形成する第２工程と、
前記絶縁膜上に導体層を形成しパターニングすることで、前記ビアホール上に貫通穴を有する配線を形成する第３工程と、
前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基材上に絶縁膜を積層する第１工程と、
前記絶縁膜上に導体層を形成しパターニングすることで、貫通穴を有する配線を形成する第２工程と、
前記絶縁膜の前記貫通穴の位置にビアホールを形成する第３工程と、
前記貫通穴の上部に電極が配置されるように半導体チップをフェースダウンボンディングする第４工程と、を含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記貫通穴側から前記絶縁膜にレーザーを照射することにより前記ビアホールを形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
前記絶縁膜上に前記半導体チップ及び前記配線を封止する封止層を設ける第５工程を含むことを特徴とする請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【公開番号】特開２０１１−１４６８０（Ｐ２０１１−１４６８０Ａ）
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願番号】特願２００９−１５６７８２（Ｐ２００９−１５６７８２）
【出願日】平成２１年７月１日（２００９．７．１）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願日】平成２１年７月１日（２００９．７．１）
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]