半導体装置及びその製造方法
【課題】半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現できるようにする。
【解決手段】半導体装置は、第１の基板電極２１を有する第１の基板１２と、第１の部品電極３１を有し、第１の基板電極２１と第１の部品電極３１とを対向させて第１の基板１２の上に搭載された第１の電子部品１３と、第１の基板電極２１と第１の部品電極３１とを電気的に接続する第１の接続部材３２と、第１の基板１２上の全面を覆い、フラックス成分を含有する封止フィルム１４とを備えている。第１の電子部品１３は側面全体が封止フィルム１４に覆われている。
【解決手段】半導体装置は、第１の基板電極２１を有する第１の基板１２と、第１の部品電極３１を有し、第１の基板電極２１と第１の部品電極３１とを対向させて第１の基板１２の上に搭載された第１の電子部品１３と、第１の基板電極２１と第１の部品電極３１とを電気的に接続する第１の接続部材３２と、第１の基板１２上の全面を覆い、フラックス成分を含有する封止フィルム１４とを備えている。第１の電子部品１３は側面全体が封止フィルム１４に覆われている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、半導体素子等の電子部品が実装された基板を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子に設けられた回路が高密度化されるに従い、電極端子の数を多くすると共に電極端子のピッチを狭くすることが進められている。電極端子の狭ピッチ化に伴い、半導体素子を実装基板にフリップチップ実装する際に半導体素子と実装基板との間に注入する封止樹脂に対する要求が厳しくなってきている。
【０００３】
通常、フリップチップ実装においては、集積回路等の半導体素子の電極端子上にはんだバンプ等の突起電極を形成し、形成した突起電極を実装基板の接続端子に対して圧接して加熱することによりバンプ接続を形成する。
【０００４】
はんだバンプを用いたフリップチップ接合では、はんだ接合後にフラックスを洗浄し、封止樹脂の注入を行い、注入した封止樹脂を熱硬化する方法が知られている。この方法では、実装基板の電極上にフラックスを供給した後、はんだバンプが形成された半導体素子を位置合わせし、実装基板上に搭載する。その後リフロー炉等の加熱手段によりはんだを溶融接合した後、洗浄液に浸漬しフラックス成分を溶解洗浄する。その後、はんだ接合部の耐落下及び曲げ信頼性を強化する目的で、半導体素子と実装基板との間の空隙に、ディスペンサー等を用いて封止樹脂を注入した後、注入した封止樹脂を熱硬化させる。
【０００５】
しかし、電極端子の狭ピッチ化が進展し、半導体素子と実装基板の電極と間の隙間も小さくなってきている。このため、洗浄液の循環が悪くなりフラックスが実装基板上に残り、使用環境下においてオープン不良や剥離が発生するおそれが増大している。また、空隙が狭いために毛細管現象の効果を発揮できず、封止樹脂の注入に時間を要し、生産性が低下するという問題が生じている。
【０００６】
このような不具合への対策として、フラックスを含有した封止接着材を基板上に供給した後、はんだバンプを形成した半導体素子をマウントし、加熱及び加圧手段によって、はんだ接合と同時に封止接着材を熱硬化する方法がある（例えば、特許文献１を参照。）。例えば、金属パターンを有する基板の上にフラックスを含有した封止接着材を供給する。この後、はんだバンプを有する半導体素子をバンプと金属パターンとが対向するように位置合わせをして加圧及び加熱する。これにより、はんだバンプと基板上に設けられた金属パターンとを接続すると同時に接着材を熱硬化させる。
【０００７】
しかし、近年特にモバイル機器に代表される電子機器において、半導体装置の薄型化及び高機能化への要求が高まり、それに追従するため半導体素子及び回路基板の薄型化や回路基板の大型化が進められている。先に述べた方法を薄い半導体素子に適用した場合、加圧によりはみ出した封止接着材が半導体素子の裏面に回り込むおそれがある。半導体基板の熱膨張係数と封止接着剤の線膨張係数との間には差がある。このため、半導体素子の裏面に回り込んだ封止接着材が熱硬化により硬化した後、リフロー炉等により熱が加えられると半導体素子が割れるおそれがある。
【０００８】
そこで、フラックスを含有した封止フィルムを基板上に載置することにより、封止接着材の量を制御しやすくし、半導体素子裏面への封止接着材の回り込みを防止する方法が提案されている（例えば、特許文献２を参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第２５８９２３９号明細書
【特許文献２】特許第４０４７７５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、半導体素子等の電子部品が剥き出しの状態では、リフロー炉等の熱のかかる工程後に、半導体素子の線膨張係数と回路基板の線膨張係数との差による影響を大きく受ける。このため、半導体装置の反りが大きくなり、半導体装置をマザーボードへ実装する際に、電極端子のオープン不良が発生するおそれがある。さらに、高温の使用環境と低温の使用環境とを繰り返すと、半導体素子と回路基板の線膨張係数及び弾性率の差から、接続部に大きな熱応力負荷がかかり、接続部が破断し、オープン不良が発生するおそれがある。このように、従来の半導体装置には、半導体素子と基板との接続信頼性が低いという問題があった。
【００１１】
本発明は、前記の問題を解決し、半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するため、本発明は半導体装置を、封止フィルムが基板上の全面を覆い且つ半導体素子を覆う構成とする。
【００１３】
具体的に、本発明に係る半導体装置は、第１の基板電極を有する第１の基板と、第１の部品電極を有し、第１の基板電極と第１の部品電極とを対向させて第１の基板の上に搭載された第１の電子部品と、第１の基板電極と第１の部品電極とを電気的に接続する第１の接続部材と、第１の基板上の全面を覆い、フラックス成分を含有する封止フィルムとを備え、第１の電子部品は側面全体が封止フィルムに覆われていることを特徴とする。
【００１４】
本発明の半導体装置は、第１の基板上の全面を覆う封止フィルムを備えている。このため、封止フィルムが部分的に形成されている場合と比べて半導体装置全体の反りが低減される。また、第１の電子部品は側面全体が封止フィルムに覆われている。このため、リフロー等の熱がかかる工程及び冷熱サイクルの繰り返し等において、半導体素子等の電子部品が剥き出しの場合と比べて、封止フィルムと基板との厚さ方向の膨張の差が小さくなる。また、厚さ方向に加わる応力の差も小さくなる。このため、半導体装置全体としての反りがさらに低減でき、半導体素子等の電子部品と基板との接続信頼性を向上させることができる。
【００１５】
本発明の半導体装置において、第１の電子部品は、半導体素子であればよい。また、第１の電子部品は複数であり、少なくとも１つは半導体素子である構成としてもよい。
【００１６】
本発明の半導体装置は、封止フィルムの上に搭載された第２の基板をさらに備え、第１の基板は第１の基板接続電極を有し、第２の基板は第２の基板接続電極を有し、第１の基板接続電極と第２の基板接続電極とは、互いに対向し且つ第２の接続部材を介して電気的に接続されている構成としてもよい。この場合、第１の基板と第２の基板とが封止フィルムを介して隙間なく接着された構造となるため、熱が加えられた際の厚さ方向の伸縮量が隙間がある場合よりも小さくなる。このため、半導体装置の反りが小さくなり、接続信頼性が向上する。また、水分の侵入を低減できるという効果も得られる。
【００１７】
本発明の半導体装置において、封止フィルムの上に搭載された放熱板をさらに備えていることが好ましい。このような構成とすることにより、発熱量が大きい半導体装置の場合にも適用することができる。この場合において、放熱板は第１の電子部品における第１の部品電極と反対側の面と接している構成とすればよい。
【００１８】
本発明の半導体装置において、第１の接続部材は、はんだであっても、はんだ及び第１の部品電極の上に形成された突起電極としてもよい。
【００１９】
本発明に係る半導体装置の製造方法は、第１の基板電極を有する第１の基板の上にフラックスを含有する封止フィルムを貼り付ける工程（ａ）と、第１の電子部品に形成された第１の部品電極の上に第１の接続部材を接続する工程（ｂ）と、工程（ｂ）よりも後に、第１の電子部品を封止フィルム中に埋設すると共に、第１の基板電極と第１の接続部材とを電気的に接続する工程（ｃ）と、工程（ｃ）よりも後に、封止フィルムを加熱して硬化する工程（ｄ）とを備え、工程（ｂ）では第１の電子部品の側面全体が封止フィルムに覆われるようにすることを特徴とする。本発明の半導体装置の製造方法によれば、半導体素子と基板の間を封止する封止樹脂と、半導体素子を覆う封止樹脂とを同一材料で且つ一工程で形成できる。このため、複数の封止フィルムを用いる場合に比べ空隙がなく密着性が向上するので、接続信頼性を向上する半導体装置を容易に製造することが可能となる。
【００２０】
本発明の半導体装置の製造方法は、第２の基板に形成された第２の基板接続電極の上に第２の接続部材を接続する工程（ｅ）と、工程（ｃ）よりも後で且つ工程（ｄ）よりも前に、第２の基板接続電極と接続された第２の接続部材を封止フィルム中に埋設すると共に、第１の基板に形成された第１の基板接続電極と第２の接続部材とを電気的に接続する工程（ｆ）とをさらに備えていてもよい。
【００２１】
本発明の半導体装置の製造方法において、第１の電子部品は複数であり、少なくとも１つは半導体素子としてもよい。
【００２２】
本発明の半導体装置の製造方法において、第１の電子部品は複数であり、工程（ｄ）よりも後に、第１の基板を少なくとも１つの第１の電子部品が搭載された複数のブロックに分割する構成としてもよい。
【発明の効果】
【００２３】
本発明に係る半導体装置及びその製造方法によれば、半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る半導体装置を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の一実施形態に係る半導体装置の変形例を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の変形例を示す断面図である。
【図５】本発明の一実施形態の一変形例に係る半導体装置を示す断面図である。
【図６】本発明の一実施形態の一変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の一実施形態の一変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００２５】
（一実施形態）
図１は、本発明の一実施形態に係る半導体装置の断面構成を示している。図１に示すように本実施形態の半導体装置は、回路基板である第１の基板１２の上に、半導体素子である第１の電子部品１３が搭載されている。第１の基板１２の上には封止フィルム１４が形成され、第１の電子部品１３は封止フィルム１４に埋め込まれている。
【００２６】
第１の基板１２は、例えば、ガラスエポキシ多層基板又はアラミド多層基板等の回路基板とすればよい。また、回路基板に代えてシリコン基板等であってもよい。第１の基板１２の部品搭載面には、第１の基板電極２１が形成されている。第１の基板１２の部品搭載面と反対側の面（裏面）には、外部接続電極２２が形成されている。外部接続電極２２には、はんだボール２３が形成されている。はんだボール２３はなくてもかまわない。
【００２７】
第１の電子部品１３は半導体素子であり、一の面に第１の部品電極３１が形成されている。第１の部品電極３１は、第１の接続部材３２を介して第１の基板電極２１と電気的に接続されている。第１の接続部材３２は、はんだバンプ等の突起電極である。第１の電子部品１３は、封止フィルム１４中に埋設されており、第１の電子部品１３の側面全体が封止フィルム１４により覆われている。このため、リフロー等の熱がかかる工程及び冷熱サイクルの繰り返しにおいて、半導体素子が剥き出しの場合と比較し、封止樹脂と基板で厚み方向にかかる応力差、膨張差が少なくなる。従って、半導体装置としての反りが低減でき、半導体素子などの電子部品と基板との接続信頼性を向上させることができる。
【００２８】
封止フィルム１４は、ベース樹脂、硬化剤、添加剤、無機フィラー及びフラックス成分を含む。フラックス成分を含むため、加熱加圧した状態で第１の接続部材３２を溶融して第１の基板電極２１と第１の部品電極３１とをはんだ接合する際に、フラックスとして作用する。また、加熱することにより三次元架橋し、第１の基板１２と第１の電子部品１３とを接着封止することができる。
【００２９】
ベース樹脂は、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂又はウレタン樹脂等とすればよい。また、フラックス成分は、例えば、フェノール性水酸基を有する樹脂、環状オレフィン系樹脂、リンゴ酸、アビエチン酸、アジピン酸、アスコルビン酸、アクリル酸、クエン酸、２−フロイック酸（2-furoic acid）又はポリアクリル酸等とすればよい。フィラーには、例えばアルミナ若しくはシリカ等の無機フィラー又はアクリル等の有機フィラーを用いればよく、含有率は４０質量％〜７０質量％とすればよい。
【００３０】
封止フィルム１４は、第１の基板１２及び第１の電子部品１３の材質及び大きさ等に応じて最適な特性となるように選択すればよい。具体的な一例を挙げると、第１の基板１２の線膨張係数が１０ｐｐｍ〜２０ｐｐｍで、弾性率が１０ＧＰａ〜３０ＧＰａの場合、封止フィルム１４のガラス転位温度以下の線膨張係数α１を２０ｐｐｍ〜４０ｐｐｍとし、ガラス転位温度以上の線膨張係数α２を７０ｐｐｍ〜１２０ｐｐｍとし、弾性率を５ＧＰａ〜１０ＧＰａとすることが望ましい。封止フィルムの厚さの具体的な一例を挙げると、第１の基板１２のサイズが１５ｍｍ×１５ｍｍで、厚さが０．３ｍｍであり、第１の電子部品１３のサイズが８ｍｍ×８ｍｍで、厚さが０．１０ｍｍｍであり、第１の接続部材３２の高さが０．０５ｍｍの場合、封止フィルム１４の厚さを０．１０ｍｍ〜０．１８ｍｍとすればよい。この構成により、−５０℃〜１５０℃までの温度範囲において、はんだボールからなる第１の接続部材３２の平坦度を０．１５ｍｍ以内に抑えることができた。
【００３１】
未硬化状態のシート性、溶融粘度、酸化皮膜除去性及び硬化性のバランスがとれれば、封止フィルム１４はどのようなものであってもよい。封止フィルム１４に、硬化触媒、着色料、消泡剤、難燃剤、カップリング剤等の各種添加剤及び溶剤を添加してもかまわない。また、熱可塑性樹脂であってもよい。
【００３２】
図２は、本実施形態に係る半導体装置の製造方法を工程順に示している。まず、図２（ａ）に示すように、第１の基板１２の搭載面の上に封止フィルム１４を貼り付けた後、封止フィルム１４の上に第１の電子部品１３を載置する。
【００３３】
第１の基板１２は、搭載面に第１の基板電極２１を有し、裏面に外部接続電極２２を有する。第１の基板電極２１は、金とニッケルと銅との合金（ＡｕＮｉＣｕ）又は銅等により形成すればよい。外部接続電極２２には、はんだボール２３を接続すればよいが、なくてもよい。封止フィルム１４の貼り付けは、ローラー又は加圧装置等を用いて行えばよい。常温加圧、真空加圧又は加熱加圧等貼り付け条件は適宜選択すればよい。
【００３４】
第１の電子部品１３は、例えば半導体基板に形成された半導体素子とすればよい。半導体基板の素子形成面の上に第１の部品電極３１が形成されている。第１の部品電極３１の上には、はんだバンプ等からなる第１の接続部材３２が形成されている。はんだバンプはどのような方法で形成してもよい。例えば、スクリーン印刷により形成してもよく、めっき法により形成してもよく、フラックスを第１の部品電極３１の上に供給した状態ではんだボールを搭載し、リフロー炉に投入する方法により形成してもよい。なお、はんだバンプの材質は、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ又はＳｎＡｇＢｉＩｎ等とすればよい。また、第１の部品電極３１は、Ａｕ又はＣｕ等とすればよく、スパッタリング法又はめっき法等を用いて形成すればよい。なお、第１の部品電極３１の上に、金、銅又はインジウム等からなる突起電極（バンプ）をあらかじめ形成した後、その上にはんだバンプを形成してもよい。
【００３５】
次に、図２（ｂ）に示すように、第１の電子部品１３を加熱した状態で押圧し、熱圧接を行う。この場合の加熱温度は、第１の接続部材３２が溶融する温度以下とする。また、第１の電子部品１３における第１の部品電極３１が形成された面が、封止フィルム１４の上面よりも沈み込み、第１の部品電極３１の上に形成された第１の接続部材３２の頭頂部が封止フィルム１４を突き破って第１の基板電極２１に届くまで加圧することが好ましい。このようにすれば、後の工程において第１の接続部材３２のはんだ接合が容易となる。次に、はんだの融点以上まで昇温加熱を行い、封止フィルム１４中に含まれるフラックス成分を活性化させると共に、第１の接続部材３２を溶融させて第１の基板電極２１と拡散接合する。第１の基板電極２１の表面にあらかじめはんだをプリコートしてもよい。プリコートにより、大型基板又は反りが大きい薄型半導体素子の場合にもはんだ接合が容易となる。続いて、昇温加熱を継続することにより、封止フィルム１４の硬化を行う。その後、はんだの凝固点以下になるまで冷却を行う。これにより、第１の基板電極２１と第１の部品電極３１とを第１の接続部材３２を介して電気的に接続できる。なお、接続が形成された後もさらにはんだの融点以下の加熱を行うことが望ましい。この加熱処理により、第１の電子部品１３の直下だけでなく封止フィルム１４全体の硬化反応が促進され、より高い信頼性が得られるようになる。
【００３６】
次に、第１の基板１２に複数個の機能ブロックを形成した場合には、図２（ｃ）に示すように、ダイシング装置、打ち抜き金型装置又はレーザ切断装置等を用いて複数の機能ブロックに分割する。この製造方法によれば、封止フィルム１４と第１の基板１２の平面寸法が同一で端面精度に優れた半導体装置を得られる。
【００３７】
なお、第１の基板１２を分割した後に、はんだの溶融及び封止フィルムの硬化を行ってもよい。この場合には、封止フィルム１４が平面方向に熱収縮するため、第１の基板１２の内部に納まり、半導体装置の外形寸法は第１の基板１２の外形寸法と同一となる。
【００３８】
本実施形態の半導体装置は、シート状の封止フィルム１４を用いている。このため、封止樹脂の厚さが制御しやすく、封止樹脂の厚さのばらつきによる反りの発生を防ぐことができる。従って、微細化が進んだ場合でも高い接続信頼性を実現することができる。
【００３９】
以上の製造方法により製造した半導体装置を、断面研磨により断面解析した結果、はんだ接合部と封止フィルム１４との密着性、第１の電子部品１３における第１の部品電極３１の形成面と封止フィルム１４との密着性及び第１の基板１２における第１の基板電極２１の形成面と封止フィルム１４との密着性はいずれも良好であった。また、温度８５℃、湿度８５％の条件下でストレス試験を行ったところ、１０００サイクルにおいても安定した接続抵抗を確保することができた。このように、本実施形態の半導体装置は、フラックスを含む封止フィルムを用いることにより、均一な厚さの封止樹脂層を第１の基板１２上の全面に形成することが容易にでき、半導体装置全体の反りを低減でき、高い接続信頼性を確保できる。
【００４０】
なお、本実施形態の半導体装置において、第１の電子部品１３における第１の部品電極が形成された面と反対側の面（裏面）を封止フィルム１４から露出するようにした方が、薄型化でき製造工程も少なくなり生産性を向上させることができる。但し、第１の電子部品１３の全体が封止フィルム１４に覆われるようにした方が、より接続信頼性が向上するという利点がある。第１の電子部品１３の全体を樹脂封止する場合には、第１の電子部品１３の裏面が封止フィルム１４から露出する状態とした後、封止フィルム１４の上に第２の封止フィルムを貼り付けて硬化させればよい。
【００４１】
図１においては、第１の基板１２の上に、１つの素子が搭載されている例を示している。しかし、図３に示すように、第１の基板１２の上に複数の素子が搭載されていてもよい。図３は、第１の電子部品１３が半導体素子１３Ａと、ウェハレベルチップサイズパッケージ１３Ｂと、チップコンデンサー１３Ｃとを含む例を示している。この他、抵抗素子、コイル及び発光ダイオード等のどのような素子を搭載することも可能である。
【００４２】
このように複数の素子を搭載する場合には、第１の基板１２が大型化する場合がある。第１の基板１２が大型化した場合には、封止フィルム１４の線膨張係数と第１の基板１２の線膨張係数を合わせるようにすることが好ましい。封止フィルム１４の線膨張係数を調整するためには、フィラーの充填量を変化させればよい。フィラーの充填量が少ないと封止フィルム１４の線膨張係数が大きくなり半導体装置の反りが大きくなる。一方、フィラーの充填量が多すぎると封止フィルム１４がもろくなり、熱硬化後の引っ張り応力により割れが発生する。このため、フィラーの充填量は適切な範囲に設定する必要がある。例えば、第１の基板１２のサイズが２０ｍｍ×２０ｍｍの場合に、封止フィルム１４のフィラー充填量を５０質量％〜６０質量％とすると、半導体装置の反り量は約０．０９ｍｍとなった。反り量が小さいため、マザーボードへ実装した後に、オープン不良等の不具合は認められなかった。
【００４３】
また、第１の電子部品１３が高速演算処理チップのような発熱量が大きい素子の場合には、図４に示すように放熱板１５を設けてもよい。放熱板１５は、ステンレス、銅、アルミニウム又は金等の熱伝導率の高い材料により形成すればよい。また、放熱板１５は図４（ａ）に示すように平板としてもよいが、図４（ｂ）に示すような柱状の放熱フィン有する放熱板１５Ｂとしたり、図４（ｃ）に示すように、針状の放熱フィンを有する放熱板１５Ｃとしたりすれば、さらに放熱性を高くすることができ好ましい。放熱フィンは放熱板本体と一体に形成しても、放熱板本体に貼り付けてもよい。
【００４４】
放熱性を要求される場合には、封止フィルム１４に充填するフィラーを、熱伝導性が高いアルミナ、窒化珪素又は炭化珪素等の無機フィラーとすることが好ましい。
【００４５】
このような構成とすれば、フラックスを含む樹脂が均一な膜厚で第１の基板１２上の全面に接着され、第１の電子部品１３を覆うことができる。さらに、線膨張係数が低い放熱板１５と第１の基板１２とにより封止フィルム１４及び第１の電子部品１３を挟み込むので、半導体装置全体の反りをさらに低減でき、高い接続信頼性を確保すると共に放熱性も向上させることができる。
【００４６】
（一実施形態の一変形例）
図５は一実施形態の一変形例に係る半導体装置の断面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。本変形例の半導体装置は、封止フィルム１４の上に第２の基板１６が搭載されている。第２の基板１６の搭載面には第２の電子部品１７が搭載されている。第２の電子部品１７は、例えば半導体素子であり、第２の部品電極７１を有し、第２の部品電極７１が形成された面を上にして第２の基板１６の上にダイボンディングされている。第２の基板１６の搭載面には、第２の基板電極６１が形成され、第２の基板電極６１と第２の部品電極７１とは、ワイヤ７２により電気的に接続されている。第２の基板１６の搭載面の上には、第２の電子部品１７及びワイヤ７２を覆うように封止樹脂１８が形成されている。
【００４７】
第２の基板１６の搭載面と反対側の面（裏面）には、第２の基板接続電極６５が形成されている。第１の基板１２の搭載面には、第１の基板接続電極２５が形成されており、第１の基板接続電極２５と第２の基板接続電極６５とは対向し、第２の接続部材６６を介して電気的に接続されている。第２の接続部材６６は、例えば、銅ボールとはんだとにより形成されている。
【００４８】
本変形例の半導体装置は、第１の基板１２と第２の基板１６との間に隙間なく封止フィルム１４が充填されている。このため、半導体装置に熱が加わった際の膨張及び収縮量並びに熱応力が小さくなり、半導体装置の反りを低減できる。従って、高い接続信頼性を確保することが可能となる。また、水蒸気等の水分の侵入を防ぐことができるので、電極部の腐食及びマイグレーション等の不具合の発生を抑えることができる。従って、高温高湿下においても、高い接続信頼性を確保できるという効果も得られる。
【００４９】
次に、本変形例の半導体装置の製造方法について説明する。図６は、本変形例に係る半導体装置の製造方法を工程順に示している。まず、先に図２（ａ）及び（ｂ）に示したようにして、第１の基板１２の上に第１の電子部品１３を載置し、第１の基板電極２１と第１の部品電極３１とを第１の接続部材３２を介して接続する。
【００５０】
次に、図６（ａ）に示すように、まず、第２の基板１６の搭載面の上に第２の電子部品１７を搭載する。第２の電子部品１７はどのようなものでもよいが、例えばメモリ等とすればよい。第２の電子部品１７の第２の基板１６への搭載は通常のダイボンディングにより行えばよい。続いて、第２の電子部品１７及びワイヤ７２を覆うように、第２の基板１６の搭載面の上に封止樹脂１８を形成する。次に、第２の基板１６の裏面にバンプからなる第２の接続部材６６を形成する。第２の接続部材６６は、例えば、第２の基板１６に形成された第２の基板接続電極６５にスクリーン印刷によりはんだを供給した後、銅ボールを搭載し、リフロー炉等を用いて加熱して形成すればよい。なお、第２の接続部材６６は銅ボールからなるバンプに限らず、金又はアルミニウム等からなるスタッドバンプ、はんだ、金、金―ニッケル、銅又はインジウム等からなるめっきバンプとしてもよい。この後、第２の基板接続電極６５と、第１の基板１２に形成された第１の基板接続電極２５とが対向するように、第２の基板１６を封止フィルム１４の上に搭載する。
【００５１】
次に、図６（ｂ）に示すように、加熱により封止フィルム１４を軟化させ、第２の接続部材６６が封止フィルム１４を押しのけながら、第１の基板接続電極２５と接触するまで第２の基板１６を加圧して押し込む。なお、第１の基板接続電極２５にはあらかじめはんだをプリコートしておくことが好ましい。続いて、加熱を行い、封止フィルム１４に含まれるフラックス成分を活性化し、電極表面の酸化皮膜を除去する。さらにはんだの融点以上まで加熱すると、銅とはんだが拡散接合されると共に、封止フィルム１４の硬化反応が始まる。さらに、加熱し封止フィルム１４の硬化反応を完了させる。
【００５２】
次に、図６（ｃ）に示すように、ブロック毎にダイシングブレード等により分割する。
【００５３】
なお、封止フィルム１４を第１の基板上の全面に貼り付ける場合について説明したが、必要な部分のみに局所的に貼り付けてもかまわない。このように、本変形例の製造方法によれば、第１の基板１２と第２の基板１６とが容易に隙間なく接着できるので、半導体装置全体の反りが低減でき、高い接続信頼性を確保できる。
【００５４】
また、第１の基板１２の上に第２の基板１６を搭載した後、分割を行ったが、図７に示すように、先に分割を行ってもよい。図７（ａ）に示すように、第１の基板１２の上に第１の電子部品を搭載した後、金型を用いて打ち抜きを行うことにより、第１の基板１２を複数の部分に分割する。
【００５５】
次に、図７（ｂ）に示すように、各部分に対して、第２の基板１６を位置合わせする。次に、図７（ｃ）に示すように、第２の基板１６を加熱加圧することにより、第２の接続部材６６を封止フィルム１４中に押し込んだ後、はんだを接合すると共に、封止フィルム１４の硬化を行う。これにより、封止フィルムは硬化収縮し、基板１２の外形寸法内に収まる。
【００５６】
本変形例の場合においても、第１の基板１２の上に第１の電子部品１３として複数の素子が搭載されていてもよい。また、第２の電子部品１７は、半導体素子以外の電子部品であってもよく、さらに複数の素子を含む構成としてもよい。第２の電子部品１７をワイヤボンディングにより第２の基板１６に搭載する例を示したが、フリップチップ実装等により搭載してもよい。
【産業上の利用可能性】
【００５７】
本発明に係る半導体装置及びその製造方法は、半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現でき、特に狭ピッチ化された半導体素子等を搭載した半導体装置及びその製造方法等として有用である。
【符号の説明】
【００５８】
１２ 第１の基板
１３ 第１の電子部品
１３Ａ 半導体素子
１３Ｂ ウェハレベルチップサイズパッケージ
１３Ｃ チップコンデンサー
１４ 封止フィルム
１５ 放熱板
１６ 第２の基板
１７ 第２の電子部品
１８ 封止樹脂
２１ 第１の基板電極
２２ 外部接続電極
２３ ボール
２５ 第１の基板接続電極
３１ 第１の部品電極
３２ 第１の接続部材
６１ 第２の基板電極
６５ 第２の基板接続電極
６６ 第２の接続部材
７１ 第２の部品電極
７２ ワイヤ
【技術分野】
【０００１】
本発明は半導体装置及びその製造方法に関し、半導体素子等の電子部品が実装された基板を有する半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子に設けられた回路が高密度化されるに従い、電極端子の数を多くすると共に電極端子のピッチを狭くすることが進められている。電極端子の狭ピッチ化に伴い、半導体素子を実装基板にフリップチップ実装する際に半導体素子と実装基板との間に注入する封止樹脂に対する要求が厳しくなってきている。
【０００３】
通常、フリップチップ実装においては、集積回路等の半導体素子の電極端子上にはんだバンプ等の突起電極を形成し、形成した突起電極を実装基板の接続端子に対して圧接して加熱することによりバンプ接続を形成する。
【０００４】
はんだバンプを用いたフリップチップ接合では、はんだ接合後にフラックスを洗浄し、封止樹脂の注入を行い、注入した封止樹脂を熱硬化する方法が知られている。この方法では、実装基板の電極上にフラックスを供給した後、はんだバンプが形成された半導体素子を位置合わせし、実装基板上に搭載する。その後リフロー炉等の加熱手段によりはんだを溶融接合した後、洗浄液に浸漬しフラックス成分を溶解洗浄する。その後、はんだ接合部の耐落下及び曲げ信頼性を強化する目的で、半導体素子と実装基板との間の空隙に、ディスペンサー等を用いて封止樹脂を注入した後、注入した封止樹脂を熱硬化させる。
【０００５】
しかし、電極端子の狭ピッチ化が進展し、半導体素子と実装基板の電極と間の隙間も小さくなってきている。このため、洗浄液の循環が悪くなりフラックスが実装基板上に残り、使用環境下においてオープン不良や剥離が発生するおそれが増大している。また、空隙が狭いために毛細管現象の効果を発揮できず、封止樹脂の注入に時間を要し、生産性が低下するという問題が生じている。
【０００６】
このような不具合への対策として、フラックスを含有した封止接着材を基板上に供給した後、はんだバンプを形成した半導体素子をマウントし、加熱及び加圧手段によって、はんだ接合と同時に封止接着材を熱硬化する方法がある（例えば、特許文献１を参照。）。例えば、金属パターンを有する基板の上にフラックスを含有した封止接着材を供給する。この後、はんだバンプを有する半導体素子をバンプと金属パターンとが対向するように位置合わせをして加圧及び加熱する。これにより、はんだバンプと基板上に設けられた金属パターンとを接続すると同時に接着材を熱硬化させる。
【０００７】
しかし、近年特にモバイル機器に代表される電子機器において、半導体装置の薄型化及び高機能化への要求が高まり、それに追従するため半導体素子及び回路基板の薄型化や回路基板の大型化が進められている。先に述べた方法を薄い半導体素子に適用した場合、加圧によりはみ出した封止接着材が半導体素子の裏面に回り込むおそれがある。半導体基板の熱膨張係数と封止接着剤の線膨張係数との間には差がある。このため、半導体素子の裏面に回り込んだ封止接着材が熱硬化により硬化した後、リフロー炉等により熱が加えられると半導体素子が割れるおそれがある。
【０００８】
そこで、フラックスを含有した封止フィルムを基板上に載置することにより、封止接着材の量を制御しやすくし、半導体素子裏面への封止接着材の回り込みを防止する方法が提案されている（例えば、特許文献２を参照。）。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】特許第２５８９２３９号明細書
【特許文献２】特許第４０４７７５４号明細書
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、半導体素子等の電子部品が剥き出しの状態では、リフロー炉等の熱のかかる工程後に、半導体素子の線膨張係数と回路基板の線膨張係数との差による影響を大きく受ける。このため、半導体装置の反りが大きくなり、半導体装置をマザーボードへ実装する際に、電極端子のオープン不良が発生するおそれがある。さらに、高温の使用環境と低温の使用環境とを繰り返すと、半導体素子と回路基板の線膨張係数及び弾性率の差から、接続部に大きな熱応力負荷がかかり、接続部が破断し、オープン不良が発生するおそれがある。このように、従来の半導体装置には、半導体素子と基板との接続信頼性が低いという問題があった。
【００１１】
本発明は、前記の問題を解決し、半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現できるようにすることを目的とする。
【課題を解決するための手段】
【００１２】
前記の目的を達成するため、本発明は半導体装置を、封止フィルムが基板上の全面を覆い且つ半導体素子を覆う構成とする。
【００１３】
具体的に、本発明に係る半導体装置は、第１の基板電極を有する第１の基板と、第１の部品電極を有し、第１の基板電極と第１の部品電極とを対向させて第１の基板の上に搭載された第１の電子部品と、第１の基板電極と第１の部品電極とを電気的に接続する第１の接続部材と、第１の基板上の全面を覆い、フラックス成分を含有する封止フィルムとを備え、第１の電子部品は側面全体が封止フィルムに覆われていることを特徴とする。
【００１４】
本発明の半導体装置は、第１の基板上の全面を覆う封止フィルムを備えている。このため、封止フィルムが部分的に形成されている場合と比べて半導体装置全体の反りが低減される。また、第１の電子部品は側面全体が封止フィルムに覆われている。このため、リフロー等の熱がかかる工程及び冷熱サイクルの繰り返し等において、半導体素子等の電子部品が剥き出しの場合と比べて、封止フィルムと基板との厚さ方向の膨張の差が小さくなる。また、厚さ方向に加わる応力の差も小さくなる。このため、半導体装置全体としての反りがさらに低減でき、半導体素子等の電子部品と基板との接続信頼性を向上させることができる。
【００１５】
本発明の半導体装置において、第１の電子部品は、半導体素子であればよい。また、第１の電子部品は複数であり、少なくとも１つは半導体素子である構成としてもよい。
【００１６】
本発明の半導体装置は、封止フィルムの上に搭載された第２の基板をさらに備え、第１の基板は第１の基板接続電極を有し、第２の基板は第２の基板接続電極を有し、第１の基板接続電極と第２の基板接続電極とは、互いに対向し且つ第２の接続部材を介して電気的に接続されている構成としてもよい。この場合、第１の基板と第２の基板とが封止フィルムを介して隙間なく接着された構造となるため、熱が加えられた際の厚さ方向の伸縮量が隙間がある場合よりも小さくなる。このため、半導体装置の反りが小さくなり、接続信頼性が向上する。また、水分の侵入を低減できるという効果も得られる。
【００１７】
本発明の半導体装置において、封止フィルムの上に搭載された放熱板をさらに備えていることが好ましい。このような構成とすることにより、発熱量が大きい半導体装置の場合にも適用することができる。この場合において、放熱板は第１の電子部品における第１の部品電極と反対側の面と接している構成とすればよい。
【００１８】
本発明の半導体装置において、第１の接続部材は、はんだであっても、はんだ及び第１の部品電極の上に形成された突起電極としてもよい。
【００１９】
本発明に係る半導体装置の製造方法は、第１の基板電極を有する第１の基板の上にフラックスを含有する封止フィルムを貼り付ける工程（ａ）と、第１の電子部品に形成された第１の部品電極の上に第１の接続部材を接続する工程（ｂ）と、工程（ｂ）よりも後に、第１の電子部品を封止フィルム中に埋設すると共に、第１の基板電極と第１の接続部材とを電気的に接続する工程（ｃ）と、工程（ｃ）よりも後に、封止フィルムを加熱して硬化する工程（ｄ）とを備え、工程（ｂ）では第１の電子部品の側面全体が封止フィルムに覆われるようにすることを特徴とする。本発明の半導体装置の製造方法によれば、半導体素子と基板の間を封止する封止樹脂と、半導体素子を覆う封止樹脂とを同一材料で且つ一工程で形成できる。このため、複数の封止フィルムを用いる場合に比べ空隙がなく密着性が向上するので、接続信頼性を向上する半導体装置を容易に製造することが可能となる。
【００２０】
本発明の半導体装置の製造方法は、第２の基板に形成された第２の基板接続電極の上に第２の接続部材を接続する工程（ｅ）と、工程（ｃ）よりも後で且つ工程（ｄ）よりも前に、第２の基板接続電極と接続された第２の接続部材を封止フィルム中に埋設すると共に、第１の基板に形成された第１の基板接続電極と第２の接続部材とを電気的に接続する工程（ｆ）とをさらに備えていてもよい。
【００２１】
本発明の半導体装置の製造方法において、第１の電子部品は複数であり、少なくとも１つは半導体素子としてもよい。
【００２２】
本発明の半導体装置の製造方法において、第１の電子部品は複数であり、工程（ｄ）よりも後に、第１の基板を少なくとも１つの第１の電子部品が搭載された複数のブロックに分割する構成としてもよい。
【発明の効果】
【００２３】
本発明に係る半導体装置及びその製造方法によれば、半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の一実施形態に係る半導体装置を示す断面図である。
【図２】本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】本発明の一実施形態に係る半導体装置の変形例を示す断面図である。
【図４】（ａ）〜（ｃ）は本発明の一実施形態に係る半導体装置の変形例を示す断面図である。
【図５】本発明の一実施形態の一変形例に係る半導体装置を示す断面図である。
【図６】本発明の一実施形態の一変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【図７】本発明の一実施形態の一変形例に係る半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００２５】
（一実施形態）
図１は、本発明の一実施形態に係る半導体装置の断面構成を示している。図１に示すように本実施形態の半導体装置は、回路基板である第１の基板１２の上に、半導体素子である第１の電子部品１３が搭載されている。第１の基板１２の上には封止フィルム１４が形成され、第１の電子部品１３は封止フィルム１４に埋め込まれている。
【００２６】
第１の基板１２は、例えば、ガラスエポキシ多層基板又はアラミド多層基板等の回路基板とすればよい。また、回路基板に代えてシリコン基板等であってもよい。第１の基板１２の部品搭載面には、第１の基板電極２１が形成されている。第１の基板１２の部品搭載面と反対側の面（裏面）には、外部接続電極２２が形成されている。外部接続電極２２には、はんだボール２３が形成されている。はんだボール２３はなくてもかまわない。
【００２７】
第１の電子部品１３は半導体素子であり、一の面に第１の部品電極３１が形成されている。第１の部品電極３１は、第１の接続部材３２を介して第１の基板電極２１と電気的に接続されている。第１の接続部材３２は、はんだバンプ等の突起電極である。第１の電子部品１３は、封止フィルム１４中に埋設されており、第１の電子部品１３の側面全体が封止フィルム１４により覆われている。このため、リフロー等の熱がかかる工程及び冷熱サイクルの繰り返しにおいて、半導体素子が剥き出しの場合と比較し、封止樹脂と基板で厚み方向にかかる応力差、膨張差が少なくなる。従って、半導体装置としての反りが低減でき、半導体素子などの電子部品と基板との接続信頼性を向上させることができる。
【００２８】
封止フィルム１４は、ベース樹脂、硬化剤、添加剤、無機フィラー及びフラックス成分を含む。フラックス成分を含むため、加熱加圧した状態で第１の接続部材３２を溶融して第１の基板電極２１と第１の部品電極３１とをはんだ接合する際に、フラックスとして作用する。また、加熱することにより三次元架橋し、第１の基板１２と第１の電子部品１３とを接着封止することができる。
【００２９】
ベース樹脂は、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、シリコーン樹脂又はウレタン樹脂等とすればよい。また、フラックス成分は、例えば、フェノール性水酸基を有する樹脂、環状オレフィン系樹脂、リンゴ酸、アビエチン酸、アジピン酸、アスコルビン酸、アクリル酸、クエン酸、２−フロイック酸（2-furoic acid）又はポリアクリル酸等とすればよい。フィラーには、例えばアルミナ若しくはシリカ等の無機フィラー又はアクリル等の有機フィラーを用いればよく、含有率は４０質量％〜７０質量％とすればよい。
【００３０】
封止フィルム１４は、第１の基板１２及び第１の電子部品１３の材質及び大きさ等に応じて最適な特性となるように選択すればよい。具体的な一例を挙げると、第１の基板１２の線膨張係数が１０ｐｐｍ〜２０ｐｐｍで、弾性率が１０ＧＰａ〜３０ＧＰａの場合、封止フィルム１４のガラス転位温度以下の線膨張係数α１を２０ｐｐｍ〜４０ｐｐｍとし、ガラス転位温度以上の線膨張係数α２を７０ｐｐｍ〜１２０ｐｐｍとし、弾性率を５ＧＰａ〜１０ＧＰａとすることが望ましい。封止フィルムの厚さの具体的な一例を挙げると、第１の基板１２のサイズが１５ｍｍ×１５ｍｍで、厚さが０．３ｍｍであり、第１の電子部品１３のサイズが８ｍｍ×８ｍｍで、厚さが０．１０ｍｍｍであり、第１の接続部材３２の高さが０．０５ｍｍの場合、封止フィルム１４の厚さを０．１０ｍｍ〜０．１８ｍｍとすればよい。この構成により、−５０℃〜１５０℃までの温度範囲において、はんだボールからなる第１の接続部材３２の平坦度を０．１５ｍｍ以内に抑えることができた。
【００３１】
未硬化状態のシート性、溶融粘度、酸化皮膜除去性及び硬化性のバランスがとれれば、封止フィルム１４はどのようなものであってもよい。封止フィルム１４に、硬化触媒、着色料、消泡剤、難燃剤、カップリング剤等の各種添加剤及び溶剤を添加してもかまわない。また、熱可塑性樹脂であってもよい。
【００３２】
図２は、本実施形態に係る半導体装置の製造方法を工程順に示している。まず、図２（ａ）に示すように、第１の基板１２の搭載面の上に封止フィルム１４を貼り付けた後、封止フィルム１４の上に第１の電子部品１３を載置する。
【００３３】
第１の基板１２は、搭載面に第１の基板電極２１を有し、裏面に外部接続電極２２を有する。第１の基板電極２１は、金とニッケルと銅との合金（ＡｕＮｉＣｕ）又は銅等により形成すればよい。外部接続電極２２には、はんだボール２３を接続すればよいが、なくてもよい。封止フィルム１４の貼り付けは、ローラー又は加圧装置等を用いて行えばよい。常温加圧、真空加圧又は加熱加圧等貼り付け条件は適宜選択すればよい。
【００３４】
第１の電子部品１３は、例えば半導体基板に形成された半導体素子とすればよい。半導体基板の素子形成面の上に第１の部品電極３１が形成されている。第１の部品電極３１の上には、はんだバンプ等からなる第１の接続部材３２が形成されている。はんだバンプはどのような方法で形成してもよい。例えば、スクリーン印刷により形成してもよく、めっき法により形成してもよく、フラックスを第１の部品電極３１の上に供給した状態ではんだボールを搭載し、リフロー炉に投入する方法により形成してもよい。なお、はんだバンプの材質は、ＳｎＡｇ、ＳｎＡｇＣｕ、ＳｎＺｎ、ＳｎＺｎＢｉ、ＳｎＰｂ、ＳｎＢｉ又はＳｎＡｇＢｉＩｎ等とすればよい。また、第１の部品電極３１は、Ａｕ又はＣｕ等とすればよく、スパッタリング法又はめっき法等を用いて形成すればよい。なお、第１の部品電極３１の上に、金、銅又はインジウム等からなる突起電極（バンプ）をあらかじめ形成した後、その上にはんだバンプを形成してもよい。
【００３５】
次に、図２（ｂ）に示すように、第１の電子部品１３を加熱した状態で押圧し、熱圧接を行う。この場合の加熱温度は、第１の接続部材３２が溶融する温度以下とする。また、第１の電子部品１３における第１の部品電極３１が形成された面が、封止フィルム１４の上面よりも沈み込み、第１の部品電極３１の上に形成された第１の接続部材３２の頭頂部が封止フィルム１４を突き破って第１の基板電極２１に届くまで加圧することが好ましい。このようにすれば、後の工程において第１の接続部材３２のはんだ接合が容易となる。次に、はんだの融点以上まで昇温加熱を行い、封止フィルム１４中に含まれるフラックス成分を活性化させると共に、第１の接続部材３２を溶融させて第１の基板電極２１と拡散接合する。第１の基板電極２１の表面にあらかじめはんだをプリコートしてもよい。プリコートにより、大型基板又は反りが大きい薄型半導体素子の場合にもはんだ接合が容易となる。続いて、昇温加熱を継続することにより、封止フィルム１４の硬化を行う。その後、はんだの凝固点以下になるまで冷却を行う。これにより、第１の基板電極２１と第１の部品電極３１とを第１の接続部材３２を介して電気的に接続できる。なお、接続が形成された後もさらにはんだの融点以下の加熱を行うことが望ましい。この加熱処理により、第１の電子部品１３の直下だけでなく封止フィルム１４全体の硬化反応が促進され、より高い信頼性が得られるようになる。
【００３６】
次に、第１の基板１２に複数個の機能ブロックを形成した場合には、図２（ｃ）に示すように、ダイシング装置、打ち抜き金型装置又はレーザ切断装置等を用いて複数の機能ブロックに分割する。この製造方法によれば、封止フィルム１４と第１の基板１２の平面寸法が同一で端面精度に優れた半導体装置を得られる。
【００３７】
なお、第１の基板１２を分割した後に、はんだの溶融及び封止フィルムの硬化を行ってもよい。この場合には、封止フィルム１４が平面方向に熱収縮するため、第１の基板１２の内部に納まり、半導体装置の外形寸法は第１の基板１２の外形寸法と同一となる。
【００３８】
本実施形態の半導体装置は、シート状の封止フィルム１４を用いている。このため、封止樹脂の厚さが制御しやすく、封止樹脂の厚さのばらつきによる反りの発生を防ぐことができる。従って、微細化が進んだ場合でも高い接続信頼性を実現することができる。
【００３９】
以上の製造方法により製造した半導体装置を、断面研磨により断面解析した結果、はんだ接合部と封止フィルム１４との密着性、第１の電子部品１３における第１の部品電極３１の形成面と封止フィルム１４との密着性及び第１の基板１２における第１の基板電極２１の形成面と封止フィルム１４との密着性はいずれも良好であった。また、温度８５℃、湿度８５％の条件下でストレス試験を行ったところ、１０００サイクルにおいても安定した接続抵抗を確保することができた。このように、本実施形態の半導体装置は、フラックスを含む封止フィルムを用いることにより、均一な厚さの封止樹脂層を第１の基板１２上の全面に形成することが容易にでき、半導体装置全体の反りを低減でき、高い接続信頼性を確保できる。
【００４０】
なお、本実施形態の半導体装置において、第１の電子部品１３における第１の部品電極が形成された面と反対側の面（裏面）を封止フィルム１４から露出するようにした方が、薄型化でき製造工程も少なくなり生産性を向上させることができる。但し、第１の電子部品１３の全体が封止フィルム１４に覆われるようにした方が、より接続信頼性が向上するという利点がある。第１の電子部品１３の全体を樹脂封止する場合には、第１の電子部品１３の裏面が封止フィルム１４から露出する状態とした後、封止フィルム１４の上に第２の封止フィルムを貼り付けて硬化させればよい。
【００４１】
図１においては、第１の基板１２の上に、１つの素子が搭載されている例を示している。しかし、図３に示すように、第１の基板１２の上に複数の素子が搭載されていてもよい。図３は、第１の電子部品１３が半導体素子１３Ａと、ウェハレベルチップサイズパッケージ１３Ｂと、チップコンデンサー１３Ｃとを含む例を示している。この他、抵抗素子、コイル及び発光ダイオード等のどのような素子を搭載することも可能である。
【００４２】
このように複数の素子を搭載する場合には、第１の基板１２が大型化する場合がある。第１の基板１２が大型化した場合には、封止フィルム１４の線膨張係数と第１の基板１２の線膨張係数を合わせるようにすることが好ましい。封止フィルム１４の線膨張係数を調整するためには、フィラーの充填量を変化させればよい。フィラーの充填量が少ないと封止フィルム１４の線膨張係数が大きくなり半導体装置の反りが大きくなる。一方、フィラーの充填量が多すぎると封止フィルム１４がもろくなり、熱硬化後の引っ張り応力により割れが発生する。このため、フィラーの充填量は適切な範囲に設定する必要がある。例えば、第１の基板１２のサイズが２０ｍｍ×２０ｍｍの場合に、封止フィルム１４のフィラー充填量を５０質量％〜６０質量％とすると、半導体装置の反り量は約０．０９ｍｍとなった。反り量が小さいため、マザーボードへ実装した後に、オープン不良等の不具合は認められなかった。
【００４３】
また、第１の電子部品１３が高速演算処理チップのような発熱量が大きい素子の場合には、図４に示すように放熱板１５を設けてもよい。放熱板１５は、ステンレス、銅、アルミニウム又は金等の熱伝導率の高い材料により形成すればよい。また、放熱板１５は図４（ａ）に示すように平板としてもよいが、図４（ｂ）に示すような柱状の放熱フィン有する放熱板１５Ｂとしたり、図４（ｃ）に示すように、針状の放熱フィンを有する放熱板１５Ｃとしたりすれば、さらに放熱性を高くすることができ好ましい。放熱フィンは放熱板本体と一体に形成しても、放熱板本体に貼り付けてもよい。
【００４４】
放熱性を要求される場合には、封止フィルム１４に充填するフィラーを、熱伝導性が高いアルミナ、窒化珪素又は炭化珪素等の無機フィラーとすることが好ましい。
【００４５】
このような構成とすれば、フラックスを含む樹脂が均一な膜厚で第１の基板１２上の全面に接着され、第１の電子部品１３を覆うことができる。さらに、線膨張係数が低い放熱板１５と第１の基板１２とにより封止フィルム１４及び第１の電子部品１３を挟み込むので、半導体装置全体の反りをさらに低減でき、高い接続信頼性を確保すると共に放熱性も向上させることができる。
【００４６】
（一実施形態の一変形例）
図５は一実施形態の一変形例に係る半導体装置の断面構成を示している。図５において図１と同一の構成要素には同一の符号を附すことにより説明を省略する。本変形例の半導体装置は、封止フィルム１４の上に第２の基板１６が搭載されている。第２の基板１６の搭載面には第２の電子部品１７が搭載されている。第２の電子部品１７は、例えば半導体素子であり、第２の部品電極７１を有し、第２の部品電極７１が形成された面を上にして第２の基板１６の上にダイボンディングされている。第２の基板１６の搭載面には、第２の基板電極６１が形成され、第２の基板電極６１と第２の部品電極７１とは、ワイヤ７２により電気的に接続されている。第２の基板１６の搭載面の上には、第２の電子部品１７及びワイヤ７２を覆うように封止樹脂１８が形成されている。
【００４７】
第２の基板１６の搭載面と反対側の面（裏面）には、第２の基板接続電極６５が形成されている。第１の基板１２の搭載面には、第１の基板接続電極２５が形成されており、第１の基板接続電極２５と第２の基板接続電極６５とは対向し、第２の接続部材６６を介して電気的に接続されている。第２の接続部材６６は、例えば、銅ボールとはんだとにより形成されている。
【００４８】
本変形例の半導体装置は、第１の基板１２と第２の基板１６との間に隙間なく封止フィルム１４が充填されている。このため、半導体装置に熱が加わった際の膨張及び収縮量並びに熱応力が小さくなり、半導体装置の反りを低減できる。従って、高い接続信頼性を確保することが可能となる。また、水蒸気等の水分の侵入を防ぐことができるので、電極部の腐食及びマイグレーション等の不具合の発生を抑えることができる。従って、高温高湿下においても、高い接続信頼性を確保できるという効果も得られる。
【００４９】
次に、本変形例の半導体装置の製造方法について説明する。図６は、本変形例に係る半導体装置の製造方法を工程順に示している。まず、先に図２（ａ）及び（ｂ）に示したようにして、第１の基板１２の上に第１の電子部品１３を載置し、第１の基板電極２１と第１の部品電極３１とを第１の接続部材３２を介して接続する。
【００５０】
次に、図６（ａ）に示すように、まず、第２の基板１６の搭載面の上に第２の電子部品１７を搭載する。第２の電子部品１７はどのようなものでもよいが、例えばメモリ等とすればよい。第２の電子部品１７の第２の基板１６への搭載は通常のダイボンディングにより行えばよい。続いて、第２の電子部品１７及びワイヤ７２を覆うように、第２の基板１６の搭載面の上に封止樹脂１８を形成する。次に、第２の基板１６の裏面にバンプからなる第２の接続部材６６を形成する。第２の接続部材６６は、例えば、第２の基板１６に形成された第２の基板接続電極６５にスクリーン印刷によりはんだを供給した後、銅ボールを搭載し、リフロー炉等を用いて加熱して形成すればよい。なお、第２の接続部材６６は銅ボールからなるバンプに限らず、金又はアルミニウム等からなるスタッドバンプ、はんだ、金、金―ニッケル、銅又はインジウム等からなるめっきバンプとしてもよい。この後、第２の基板接続電極６５と、第１の基板１２に形成された第１の基板接続電極２５とが対向するように、第２の基板１６を封止フィルム１４の上に搭載する。
【００５１】
次に、図６（ｂ）に示すように、加熱により封止フィルム１４を軟化させ、第２の接続部材６６が封止フィルム１４を押しのけながら、第１の基板接続電極２５と接触するまで第２の基板１６を加圧して押し込む。なお、第１の基板接続電極２５にはあらかじめはんだをプリコートしておくことが好ましい。続いて、加熱を行い、封止フィルム１４に含まれるフラックス成分を活性化し、電極表面の酸化皮膜を除去する。さらにはんだの融点以上まで加熱すると、銅とはんだが拡散接合されると共に、封止フィルム１４の硬化反応が始まる。さらに、加熱し封止フィルム１４の硬化反応を完了させる。
【００５２】
次に、図６（ｃ）に示すように、ブロック毎にダイシングブレード等により分割する。
【００５３】
なお、封止フィルム１４を第１の基板上の全面に貼り付ける場合について説明したが、必要な部分のみに局所的に貼り付けてもかまわない。このように、本変形例の製造方法によれば、第１の基板１２と第２の基板１６とが容易に隙間なく接着できるので、半導体装置全体の反りが低減でき、高い接続信頼性を確保できる。
【００５４】
また、第１の基板１２の上に第２の基板１６を搭載した後、分割を行ったが、図７に示すように、先に分割を行ってもよい。図７（ａ）に示すように、第１の基板１２の上に第１の電子部品を搭載した後、金型を用いて打ち抜きを行うことにより、第１の基板１２を複数の部分に分割する。
【００５５】
次に、図７（ｂ）に示すように、各部分に対して、第２の基板１６を位置合わせする。次に、図７（ｃ）に示すように、第２の基板１６を加熱加圧することにより、第２の接続部材６６を封止フィルム１４中に押し込んだ後、はんだを接合すると共に、封止フィルム１４の硬化を行う。これにより、封止フィルムは硬化収縮し、基板１２の外形寸法内に収まる。
【００５６】
本変形例の場合においても、第１の基板１２の上に第１の電子部品１３として複数の素子が搭載されていてもよい。また、第２の電子部品１７は、半導体素子以外の電子部品であってもよく、さらに複数の素子を含む構成としてもよい。第２の電子部品１７をワイヤボンディングにより第２の基板１６に搭載する例を示したが、フリップチップ実装等により搭載してもよい。
【産業上の利用可能性】
【００５７】
本発明に係る半導体装置及びその製造方法は、半導体素子等の電子部品と基板との接続信頼性を向上させた半導体装置を実現でき、特に狭ピッチ化された半導体素子等を搭載した半導体装置及びその製造方法等として有用である。
【符号の説明】
【００５８】
１２ 第１の基板
１３ 第１の電子部品
１３Ａ 半導体素子
１３Ｂ ウェハレベルチップサイズパッケージ
１３Ｃ チップコンデンサー
１４ 封止フィルム
１５ 放熱板
１６ 第２の基板
１７ 第２の電子部品
１８ 封止樹脂
２１ 第１の基板電極
２２ 外部接続電極
２３ ボール
２５ 第１の基板接続電極
３１ 第１の部品電極
３２ 第１の接続部材
６１ 第２の基板電極
６５ 第２の基板接続電極
６６ 第２の接続部材
７１ 第２の部品電極
７２ ワイヤ
【特許請求の範囲】
【請求項１】
第１の基板電極を有する第１の基板と、
第１の部品電極を有し、前記第１の基板電極と前記第１の部品電極とを対向させて前記第１の基板の上に搭載された第１の電子部品と、
前記第１の基板電極と前記第１の部品電極とを電気的に接続する第１の接続部材と、
前記第１の基板上の全面を覆い、フラックス成分を含有する封止フィルムとを備え、
前記第１の電子部品は、側面全体が前記封止フィルムに覆われていることを特徴とする半導体装置。
【請求項２】
前記第１の電子部品は、半導体素子であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の電子部品は複数であり、少なくとも１つは半導体素子であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記封止フィルムの上に搭載された第２の基板をさらに備え、
前記第１の基板は第１の基板接続電極を有し、
前記第２の基板は第２の基板接続電極を有し、
前記第１の基板接続電極と前記第２の基板接続電極とは、互いに対向し且つ第２の接続部材を介して電気的に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記封止フィルムの上に搭載された放熱板をさらに備えていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記放熱板は、前記第１の電子部品における前記第１の部品電極と反対側の面と接していることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１の接続部材は、はんだであることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１の接続部材は、はんだ及び前記第１の部品電極の上に形成された突起電極からなることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項９】
第１の基板電極を有する第１の基板の上にフラックスを含有する封止フィルムを貼り付ける工程（ａ）と、
第１の電子部品に形成された第１の部品電極の上に第１の接続部材を接続する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記第１の電子部品を前記封止フィルム中に埋設すると共に、前記第１の基板電極と前記第１の接続部材とを電気的に接続する工程（ｃ）と、
前記工程（ｃ）よりも後に、前記封止フィルムを加熱して硬化する工程（ｄ）とを備え、
前記工程（ｃ）では、前記第１の電子部品の側面全体が前記封止フィルムに覆われるようにすることを特徴とする半導体装置の製造方法。
【請求項１０】
第２の基板に形成された第２の基板接続電極の上に第２の接続部材を接続する工程（ｅ）と、
前記工程（ｃ）よりも後で且つ前記工程（ｄ）よりも前に、前記第２の基板接続電極と接続された前記第２の接続部材を前記封止フィルム中に埋設すると共に、前記第１の基板に形成された第１の基板接続電極と前記第２の接続部材とを電気的に接続する工程（ｆ）とをさらに備えていることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１の電子部品は複数であり、少なくとも１つは半導体素子であることを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の電子部品は複数であり、
前記工程（ｄ）よりも後に、前記第１の基板を少なくとも１つの第１の電子部品が搭載された複数のブロックに分割することを特徴とする請求項９〜１１のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
第１の基板電極を有する第１の基板と、
第１の部品電極を有し、前記第１の基板電極と前記第１の部品電極とを対向させて前記第１の基板の上に搭載された第１の電子部品と、
前記第１の基板電極と前記第１の部品電極とを電気的に接続する第１の接続部材と、
前記第１の基板上の全面を覆い、フラックス成分を含有する封止フィルムとを備え、
前記第１の電子部品は、側面全体が前記封止フィルムに覆われていることを特徴とする半導体装置。
【請求項２】
前記第１の電子部品は、半導体素子であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第１の電子部品は複数であり、少なくとも１つは半導体素子であることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記封止フィルムの上に搭載された第２の基板をさらに備え、
前記第１の基板は第１の基板接続電極を有し、
前記第２の基板は第２の基板接続電極を有し、
前記第１の基板接続電極と前記第２の基板接続電極とは、互いに対向し且つ第２の接続部材を介して電気的に接続されていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記封止フィルムの上に搭載された放熱板をさらに備えていることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記放熱板は、前記第１の電子部品における前記第１の部品電極と反対側の面と接していることを特徴とする請求項５に記載の半導体装置。
【請求項７】
前記第１の接続部材は、はんだであることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項８】
前記第１の接続部材は、はんだ及び前記第１の部品電極の上に形成された突起電極からなることを特徴とする請求項１〜６のいずれか１項に記載の半導体装置。
【請求項９】
第１の基板電極を有する第１の基板の上にフラックスを含有する封止フィルムを貼り付ける工程（ａ）と、
第１の電子部品に形成された第１の部品電極の上に第１の接続部材を接続する工程（ｂ）と、
前記工程（ｂ）よりも後に、前記第１の電子部品を前記封止フィルム中に埋設すると共に、前記第１の基板電極と前記第１の接続部材とを電気的に接続する工程（ｃ）と、
前記工程（ｃ）よりも後に、前記封止フィルムを加熱して硬化する工程（ｄ）とを備え、
前記工程（ｃ）では、前記第１の電子部品の側面全体が前記封止フィルムに覆われるようにすることを特徴とする半導体装置の製造方法。
【請求項１０】
第２の基板に形成された第２の基板接続電極の上に第２の接続部材を接続する工程（ｅ）と、
前記工程（ｃ）よりも後で且つ前記工程（ｄ）よりも前に、前記第２の基板接続電極と接続された前記第２の接続部材を前記封止フィルム中に埋設すると共に、前記第１の基板に形成された第１の基板接続電極と前記第２の接続部材とを電気的に接続する工程（ｆ）とをさらに備えていることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記第１の電子部品は複数であり、少なくとも１つは半導体素子であることを特徴とする請求項９又は１０に記載の半導体装置の製造方法。
【請求項１２】
前記第１の電子部品は複数であり、
前記工程（ｄ）よりも後に、前記第１の基板を少なくとも１つの第１の電子部品が搭載された複数のブロックに分割することを特徴とする請求項９〜１１のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−２７２６０９（Ｐ２０１０−２７２６０９Ａ）
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願番号】特願２００９−１２１５７７（Ｐ２００９−１２１５７７）
【出願日】平成２１年５月２０日（２００９．５．２０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願日】平成２１年５月２０日（２００９．５．２０）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]