半導体装置
【課題】伝導不純物のエネルギー準位が動作温度に対応する熱励起エネルギーよりも深い位置にある半導体材料により形成した半導体素子に高密度の電流を流す。
【解決手段】この接合素子1では、半導体層2内に空乏層が形成されることにより、順方向に電圧が印加された際、電極層4に存在する電子は半導体層2に移動することができない。このため、半導体層3の正孔の大多数は半導体層2内の伝導電子と再結合によって消滅することなく、半導体層2に拡散しながら電極層4に到達する。これにより、抵抗値の影響を受けることなく正孔に対して良導体として作用することができ、SiやSiC半導体で形成された半導体素子と同等又はそれ以上の電流を流すことができる。
【解決手段】この接合素子1では、半導体層2内に空乏層が形成されることにより、順方向に電圧が印加された際、電極層4に存在する電子は半導体層2に移動することができない。このため、半導体層3の正孔の大多数は半導体層2内の伝導電子と再結合によって消滅することなく、半導体層2に拡散しながら電極層4に到達する。これにより、抵抗値の影響を受けることなく正孔に対して良導体として作用することができ、SiやSiC半導体で形成された半導体素子と同等又はそれ以上の電流を流すことができる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、伝導不純物のエネルギー準位が動作温度に対応する熱励起エネルギーよりも深い位置にある半導体材料によって形成された半導体装置に関する。
【背景技術】
【0002】
従来より、ダイヤモンド半導体によりpn接合ダイオードを形成する技術が知られている(非特許文献1参照)。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】M. Kubovic et al., Diamond & Related Materials, Vol. 16 (2007) pp.1033-1037
【発明の概要】
【発明が解決しようとする課題】
【0004】
ダイヤモンド半導体では、伝導不純物のエネルギー準位は動作温度に対応する熱励起エネルギーよりも深い位置にある。具体的には、エネルギー準位の最も浅いアクセプター及びドナーはそれぞれB(ホウ素)及びP(りん)であるが、B及びPのエネルギー準位はそれぞれ0.37eV及び0.6eVであり、標準状態の熱励起エネルギー0.026eVより1桁以上大きい。このためダイヤモンド半導体では、高いキャリア密度が得られず、抵抗値が非常に大きくなることから、ダイヤモンド半導体で形成したpn接合素子に高密度の電流を流すことは非常に難しい。具体的には、非特許文献1に開示されているダイヤモンドpnダイオードでは、電流密度は最大でも数A/cm2(8V)程度であり、これは炭化珪素によって形成されるpn接合ダイオード等と比較すると2桁以上低い値である。
【0005】
本発明は上記課題に鑑みてなされたものであり、その目的、高密度の電流を流すことが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明に係る半導体装置は、第1の導電型を有する第1半導体と、第1の導電型と異なる第2の導電型を有し、且つ、第1半導体の不純物濃度よりも高い不純物濃度が有する第2半導体層とを接合し、第1半導体層に整流性接触となるように第1の電極を形成すると共に、第2半導体層にオーミック接触となるように第2の電極を形成する。
【発明の効果】
【0007】
本発明に係る半導体装置によれば、第1の電極と第1半導体層との接合部に空乏層が形成され、また第1半導体層と第2半導体層との接合部に空乏層が形成されるため、第1半導体層内が空乏化し伝導電子がほぼ存在しなくなる。そして、半導体装置に対して順方向に電圧を印加したときに、第1半導体層の伝導帯に存在する伝導電子は第2半導体層に掃き出され、正孔と再結合して消滅し、第1の電極に存在する電子は、第1の電極と第1半導体層間のショットキー障壁に遮られて第1半導体層に侵入することができない。一方、第2の電極から供給される正孔の一部は、第1半導体層の伝導帯に存在する伝導電子と再結合して消滅するが、大多数は伝導電子と再結合によって消滅することなく第1半導体層を通過し、第2の電極の拡散電位と順方向電圧の合成電界で緩やかに加速されて第1の電極に到達する。つまり、順方向に電圧が印加された状態において、第1の半導体層に電子が注入されないため、第1の半導体層全域が空乏化することになり、結果として少数キャリアである正孔に対して良導体として作用するので、正孔に対して良導体として作用することができ、高密度の電流を流すことができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第1の実施形態となる接合素子の構成を示す模式図である。
【図2】図1に示す接合素子の動作原理を説明するためのエネルギーバンド図。
【図3】本発明の第2の実施形態となる接合素子の構成を示す模式図である。
【図4】図3に示す接合素子の製造方法の流れを説明するための断面工程図である。
【図5】図3に示す接合素子の電流−電圧特性を示す図である。
【図6】図3に示す接合素子の順方向電流密度−電圧特性を示す図である。
【図7】図3に示す接合素子に順方向に電圧を印加した時の発光特性を示す。
【図8】本発明の第3の実施形態となる接合素子の構成を示す模式図である。
【図9】図8に示す接合素子の電流−電圧特性を示す図である。
【図10】本発明の第4の実施形態となる接合素子の構成を示す模式図である。
【図11】図10に示す接合素子の製造方法の流れを説明するための断面工程図である。
【図12】本発明の第5の実施形態となる接合素子の構成を示す模式図である。
【図13】図12に示す接合素子の製造方法の流れを説明するための断面工程図である。
【発明を実施するための形態】
【0009】
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について説明する。なお以下で参照する図面は模式的なものであり、厚みと平面寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。すなわち、具体的な厚みや平面寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また以下では、本発明をダイヤモンド半導体によるpn接合ダイオードに適用した場合を例にして説明するが、これは便宜的な選択であり、例えば酸化亜鉛(ZnO),チッ化アルミニウム(AlN),チッ化ホウ素(BN)等、ドナー準位及びアクセプター準位のうち少なくとも一方が動作温度に対応する熱励起エネルギーよりも充分深い位置にある全ての半導体材料に本発明は適用可能である。またシリコン(Si),炭化珪素(SiC),チッ化ガリウム(GaN),ガリウム砒素(GaAs),ゲルマニウム(Ge)等のような室温で浅い不純物準位を有する材料であっても、熱励起エネルギーが充分低くなる低温で動作させる時には本発明を適用することができる。なお、以下の説明において特に断らない場合は、半導体基板にエピタキシャル層やその他の膜や電極が形成されたものを「ダイヤモンド基板」又は単に「基板」と称する。
【0010】
〔第1の実施形態〕
〔接合素子の構成〕
始めに、図1を参照して、本発明の第1の実施形態となる接合素子の構成について説明する。図1は、本発明の第1の実施形態となる接合素子の構成を示す模式図である。
【0011】
本発明の第1の実施形態となる接合素子1は、図1に示すように、第1導電型の半導体層2と、半導体層2に接合する第2導電型の半導体層3と、半導体層2に整流性接触(ショットキー接触)する電極層4と、半導体層3にオーミック接触する電極層5とを備える。本実施形態では、半導体層2はn型のダイヤモンド半導体により形成されている。半導体層3はp型のダイヤモンド半導体により形成されている。半導体層3の不純物濃度は半導体層2の不純物濃度よりも高く設定されている。なお半導体層3の不純物濃度は半導体層2の不純物濃度より1桁以上高く設定することが望ましい。また半導体層2の伝導不純物のエネルギー準位(本実施形態ではドナー準位)は接合素子1の動作温度に対応する熱励起エネルギーよりも深い位置にあるもの(いわゆるディープレベル)とする。また半導体層2がn型半導体、半導体層3がp型半導体であるとしたが、半導体層2がp型半導体、半導体層3がn型半導体であってもよい。
【0012】
電極層4及び電極層5を構成する材料としてはそれぞれに適したものを自由に選択してよいが、本発明によれば、電極層4及び電極層5を同じ材料により形成することができる。すなわち一般的に知られているpn接合型ダイオードの場合、両伝導層は共に低抵抗のオーミック接触が求められる。ところがダイヤモンドのようなワイドバンドギャップ半導体には、一方の導電型伝導層との接触で低いコンタクト抵抗を示す電極材料は、他方の導電型伝導層との接触では強い整流性を呈し低抵抗が得られない。これに対して、本発明に係る接合素子は、一方の電極をオーム性接触、他方の電極をショットキー接触とする構成であるから、一電極材料によりp層,n層の同時コンタクトを容易に実現できる。このような同時コンタクトに適した材料としては、チタン(Ti)を例示することができる。Tiは、半導体層3に対し低抵抗(オーミック特性)を示し、半導体層2に対しては理想的な整流性(ショットキー特性)を示す。従って、電極層4及び電極層4を同じ材料により形成することが望ましい。これにより、電極の形成プロセスを短縮し、歩留まりを上げ、製造原価を下げることもできる。
【0013】
電極層4及び電極層5を形成する材料は前述のTiの他にアルミニウム(Al),ニッケル(Ni),モリブデン(Mo),タングステン(W),タンタル(Ta),白金(Pt)等でも良く、またこれら元素を含む2元素以上からなる合金、これら元素の炭化物,窒化物,及び珪化物でもよい。両電極を良好に形成するためのポイントは電極層5のコンタクト抵抗が最小になるように材料設計し、成膜条件を最適化することである。このようにして得られた電極は電極層4に対しても自動的に最適化したことになり、電極層4においては極めて優れた整流性を呈する。
【0014】
〔接合素子の動作原理〕
次に、図2(a)〜(d)を参照して、本発明の第1の実施形態となる接合素子1の動作原理について説明する。図2(a)〜(d)は本発明の第1の実施形態となる接合素子1のエネルギーバンド図を示し、図中の黒丸及び白丸はそれぞれ伝導に関与する電子及び正孔を示す。
【0015】
図2(a)は、ゼロバイアス時で熱平衡状態に置かれた接合素子1のエネルギーバンド図を示す。図に示す通り、ゼロバイアス時で熱平衡状態にある時には、半導体層2の左側にショットキー接触による幅WSBの空乏層が形成され、半導体層2の右側には半導体層2と半導体層3とが接合することによって形成されるpn接合(双極性接合)により幅WPN1+WPN2の空乏層が形成される。WPN1及びWPN2はpn接合の接合点からそれぞれ半導体層2及び半導体層3に向かって伸びている空乏層の幅を示す。また半導体層2の両空乏層の間には幅W1の中性領域が形成され、中性領域の伝導帯と深いドナー準位には電子が存在する。また半導体層3の中性領域の価電子体には正孔が存在する。なお図中、半導体層3のアクセプター準位を浅いエネルギー準位として図示しているが、エネルギー準位が深い場合にはアクセプター準位にも正孔が存在する。
【0016】
図2(b)は、順方向電圧VFが印加された時の接合素子1のエネルギーバンド図を示す。図に示す通り、半導体層2の伝導帯に存在していた伝導電子は、半導体層3に掃き出され、正孔と再結合して消滅する。一方、半導体層3の正孔は半導体層2中に拡散する。そして正孔の一部は順方向に電圧が印加された初期に深いドナー準位の束縛伝導電子と再結合して消滅するが、大多数は伝導電子と再結合によって消滅することなく半導体層2を通過し、電極層4の拡散電位と順方向電圧VFの合成電界で緩やかに加速されて電極層4に到達する。一方、電極層4に存在する電子は、電極層4と半導体層2間のショットキー障壁に遮られて半導体層2に侵入することができない。つまり、順方向に電圧が印加された状態において、半導体層2には電子を注入することができず全域が空乏化することになり、結果として少数キャリアである正孔に対して良導体として作用する。
【0017】
半導体層2が上述のような伝導機構を有することから、半導体層3の不純物濃度を半導体層2の不純物濃度に比べて高く設定することができる。このため、半導体層3の低抵抗化もあわせて図ることができ、半導体層3の不純物濃度を1019〜1020/cm3台にすることが可能になる。このように本発明の第1の実施形態となる接合素子1によれば、順方向特性において極めて低抵抗を達成することができる。換言すれば、本発明の第1の実施形態となる接合素子1は、一般的に知られているpn接合型素子(pn接合ダイオード等)と比べて高い電流密度を実現することができる。
【0018】
図2(c)は、順方向に電圧を印加した状態から再びゼロバイアス状態に戻した時の接合素子1のエネルギーバンド図を示す。図に示す通り、接合素子のエネルギーバンドは図2(a)に示すエネルギーバンドとほぼ同じであるが、半導体層2の中性領域が消失し、半導体層2が空乏化している点で相違している。これは、順方向に電圧を印加した過程によって消滅したドナー束縛伝導電子が整流性の電極層4から容易に供給されず、また電子正孔対生成も中間領域のギャップが深いため短時間には起こらないためである。なお半導体層2のドナー濃度と厚み及び半導体層3の不純物濃度を適宜調節することにより、ゼロバイアスの熱平衡状態において半導体層2の中性領域幅W1をゼロとすることが可能である。具体的には、半導体層2の厚みL1が、熱的平衡状態において、電極層4の整流性接触が半導体層2に形成する空乏層の幅をWSB、半導体層2と半導体層3のpn接合が半導体層2側に形成する空乏層の幅をWPN1とするとき、L1≦WSB+WPN1を満足するように半導体層2の厚みを調節することが望ましい。この場合には熱平衡状態でも図2(c)に示すようなエネルギーバンド図になり、初期効果をなくすことができる。
【0019】
図2(d)は、逆方向電圧Vが印加された時の接合素子1のエネルギーバンド図を示す。図に示す通り、空乏化された半導体層2全域に逆方向電圧Vが印加された結果、半導体層3の正孔は、pn接合部分に形成された大きなエネルギー障壁に阻まれ、半導体層2に移動することができない。一方、電子は、ショットキー障壁に阻止されて、半導体層2には存在しないので、逆方向に流れることができない(仮に存在したとしてもpn接合のエネルギー障壁に遮られて半導体層2領域に移動できない)。
【0020】
以上の説明から明らかなように、本発明の第1の実施形態となる接合素子1によれば、半導体層2内に空乏層が形成されることにより、順方向に電圧が印加された際、電極層4に存在する電子は半導体層2に移動することができない。このため、半導体層3の正孔の大多数は半導体層2内の伝導電子と再結合によって消滅することなく、半導体層2に拡散しながら電極層4に到達することできる。従って、本発明の第1の実施形態となる接合素子1によれば、抵抗値の影響を受けることなく、正孔に対して良導体として作用することができ、SiやSiC半導体で形成された半導体素子と同等又はそれ以上の電流を流すことができる。
【0021】
また周知のように従来のダイヤモンドpnダイオードを含む一般のpnダイオードは、対向する伝導領域に少数キャリアが相互に注入されるために高速に応答することは不得手である。このため、インバータ等の還流ダイオードに用いた場合にはスイッチング損失が大きくなる。しかしながら、本発明の第1の実施形態となる接合素子1は、pn接合を有しながら実際はユニポーラ動作をする半導体素子であるため、導通状態から遮断状態へ、また遮断状態から導通状態へ非常に高速に移行することができる。従って、本発明の第1の実施形態となる接合素子1を従来のpnダイオードに置換えればスイッチング損失を大幅に低減することができる。
【0022】
〔第2の実施形態〕
〔接合素子の構成〕
次に、図3を参照して、本発明の第2の実施形態となる接合素子の構成について説明する。図3は、本発明の第2の実施形態となる接合素子の構成を示す模式図である。
【0023】
本発明の第2の実施形態となる接合素子10は、図3に示すように、基板6と、基板6の表面全面に形成された第2導電型の半導体層7と、半導体層7の上部にメサ状に順次積層された第2導電型の半導体層3及び第1導電型の半導体層2と、半導体層2に整流性接触する電極層4と、半導体層7にオーミック接触する電極層5とを備える。本実施形態では、基板6は高温高圧合成で製造した単結晶ダイヤモンドIb(001)基板により形成されている。半導体層7は、p+型のダイヤモンド半導体により形成されている。半導体層3は、p型のダイヤモンド半導体により形成され、半導体層7の不純物濃度より低い不純物濃度を有する。半導体層2は、n型のダイヤモンド半導体により形成され、半導体層3の不純物濃度より低い不純物濃度を有する。なお基板6はIb以外のタイプでもよく、また他の面方位の基板でも多結晶基板でもよい。半導体層7はオーミック接触を得やすくするために設けている。半導体層3を半導体層7と一体化して半導体層7を本発明に係る第2半導体層とすることにより、より高い電流密度を得ることができる。半導体層2,半導体層3,及び半導体層7の不純物種,不純物濃度,層厚の一例を示すと以下のようになる。
【0024】
(a)半導体層2:P(りん),7×1016/cm3、0.07μm
(b)半導体層3:B(ホウ素),3.5×1018/cm3,0.7μm
(c)半導体層7:B(ホウ素),4×1020/cm3,1.4μm
〔接合素子の製造方法〕
次に、図4を参照して、本発明の第2の実施形態となる接合素子10の製造方法について説明する。図4は、本発明の第2の実施形態となる接合素子10の製造方法の流れを示す断面工程図である。
【0025】
接合素子10を製造する際は、始めに図4(a)に示すように、、マイクロ波プラズマCVD(化学的気相成長)法を用いて硝酸と硫酸の混酸等で十分洗浄した高温高圧合成ダイヤモンドIb(001)基板6の表面に半導体層7,半導体層3,及び半導体層2を順にホモエピタキシャル成長させる。なおダイヤモンドの原料ガスとしてはメタン(CH4)と水素(H2)、p型不純物ガスとしてはジボラン(B2H6)、n型不純物ガスとしてはホスフィン(PH3)を用いることができる。またマイクロ波プラズマCVD法と共にダイヤモンド薄膜合成法として広く知られているフィラメントCVD法を利用してもよい。
【0026】
次に図4(b)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法を用いて半導体層2表面上に金属マスク8を形成し、金属マスク8をエッチングマスクとして誘導結合型プラズマエッチング(ICP)法又は反応性イオンエッチング(RIE)法により半導体層7が露出するまでエッチングすることにより、図4(c)に示すような半導体層3及び半導体層2からなるメサ構造を形成する。なお半導体層2と半導体層3の膜厚が薄い場合には、エッチングマスクとしてフォトレジシトマスクを用いて工程を簡略化しても良い。
【0027】
次に、硫酸と過酸化水素水の混合液等で金属マスク8を剥離した後、硝酸と硫酸の混酸等で基板6を十分洗浄した後、フォトリソグラフィ/真空蒸着/リフトオフ法、又は真空蒸着/フォトリソグラフィ/エッチング法を用いて、図4(d)に示すように半導体層2及び半導体層7の表面にそれぞれ所望の形状の電極層4及び電極層5を一度に成膜する。そして最後に、必要に応じて、半導体層2及び半導体層7と電極層4及び電極層5の密着性を強化するために、真空又は不活性ガス雰囲気中で420℃、30分の熱処理を行い、一連の製造工程は完了する。なお電極抵抗(注意:コンタクト抵抗ではない)を下げるために電極層4及び電極層5の上にさらに他の金属膜(PtやAu,Al等)を積層させてもよい。また上記説明では電極層4及び電極層5を一材料で一度に形成したが、電極層4がオーミック特性、電極層5がショットキー特性となるように順番に形成してもよい。
【0028】
〔実験例〕
図5は、上述の製造方法により製造された接合素子10のIV特性(メサ直径70μm)を示す。なお図中、縦軸は電流の絶対値の対数を示す。図に示す通り、印加電圧V=0〜−4[V]の間は、電流値は、測定器の検出限界以下であり、測定することができなかった。このことから、極めて良好な整流特性が得られることが確認された。なお印加電圧V=±4Vでの整流比を計算すると、接合素子10の整流比は約12桁を達成している。この値は非特許文献1で記載された通常のpn接合ダイオードの整流比と比べると2桁以上高い値を示す。
【0029】
図6は、図5と同じ接合素子10の順方向特性を測定領域を広げて測定した結果を示し、縦軸を電流密度にしてリニア軸でプロットしたものである。図に示す通り、印加電圧V=3V付近から電流が立ち上がり、その後、直線的に電流が増大する。近似直線からオン電圧VFを外挿するとオン電圧VFは4.3Vであった。また直線の傾きからpnダイオードのオン抵抗率RONSを算出すると、オン抵抗率RONSは0.8mΩcm2であった。なおこの値は、従来知られているオン抵抗率RONSと比べても非常に低い値である。
【0030】
また電流密度に着目すると、接合素子10の電流密度は非特許文献1で記載された通常のpn接合ダイオードと比較して1000倍以上の値を示した。また印加電圧は、非特許文献1で記載された通常のpn接合ダイオードのバイアス電圧と比較して、2V低い値であった。このことから、本発明の第2の実施形態となる接合素子10は、非特許文献1で記載された通常のpn接合ダイオードが抱える内部抵抗が高く、大電流密度を実現できないという問題を全く異なる方法で解決している。
【0031】
図7は、図5,6と同じ接合素子10に順方向に電圧を印加した時の発光特性を示す。一般のpn接合ダイオードに順方向に電圧を印加した場合、対向する伝導領域に小数キャリアが相互に注入され、電子と正孔の再結合による発光が観測される。ダイヤモンドpnダイオードの場合は、波長235nmに励起子による鋭い発光と波長300nm〜700nmの領域に欠陥準位からのブロードな発光が観測される。これに対して接合素子10では、図7に示すように、大電流(電流密度1800A/cm2)を注入しても一切発光が観測されなかった。これは、接合素子10がpn接合を有しながらも実際にはユニポーラ動作する半導体素子であることを示している。
【0032】
〔第3の実施形態〕
〔接合素子の構成〕
第2の実施形態となる接合素子では、オーミックコンタクトを得やすくするために第2半導体層としての半導体層3の下に半導体層7を設けた。このため第2の実施形態となる接合素子では、主に半導体層3の抵抗成分によって順方向動作時の電流密度が規定された。そこで本実施形態では、半導体層3と半導体層7を一体化して半導体層7を第2半導体層とすることにより、第2半導体層の抵抗を下げ、より大きな電流密度を実現する。以下、図8を参照して、本発明の第3の実施形態となる接合素子の構成について説明する。図8は、本発明の第3の実施形態となる接合素子の構成を示す模式図である。
【0033】
本発明の第3の実施形態となる接合素子20は、図8に示すように、基板6と、基板6の表面全面に形成された第2導電型の半導体層7と、半導体層7の上部に形成された第1導電型の半導体層2と、半導体層2に整流性接触する電極層4と、半導体層7にオーミック接触する電極層5とを備える。本実施形態では、基板6は高温高圧合成で製造した単結晶ダイヤモンドIb(001)基板により形成されている。半導体層7は、p+型の半導体により形成されている。半導体層2は、n型のダイヤモンド半導体により形成され、半導体層7の不純物濃度より低い不純物濃度を有する。なお基板6はIb以外のタイプでもよく、また他の面方位の基板でも多結晶基板でもよい。半導体層2及び半導体層7の不純物種,不純物濃度,層厚の一例を示すと以下のようになる。
【0034】
(a)半導体層2:P(りん),7×1016/cm3、0.16μm
(b)半導体層7:B(ホウ素),5×1020/cm3,5μm
半導体層7としては、フェルミ準位が価電子帯と縮退していなければ、一般的なp型半導体の伝導特性を示すものだけでなく、ホッピング伝導や不純物バンド伝導を示すものを用いても良い。半導体層7のフェルミ準位が価電子帯と縮退した場合、半導体層7は金属的な伝導特性を示し、pnダイオードを形成することができない。これに対して、半導体層7のフェルミ準位が価電子帯と縮退していない場合には、ホッピング伝導や不純物バンド伝導であってもpnダイオードを形成することができる。ダイヤモンドは、誘電率が5.7と低い(シリコンの誘電率の約半分)ために、ホウ素のアクセプター準位は360meVと深い。従ってホウ素濃度が5×1020/cm3の時の伝導特性はホウ素原子を介したホッピング伝導を示すが、フェルミ準位はまだ価電子帯と縮退していない。このため、ダイヤモンドの場合、ホウ素濃度が5×1020/cm3と高濃度である半導体層7であっても半導体層2とpn接合を形成することができる。電極層4,5としてはそれぞれ適した材料を自由に選んで良いが、前記実施形態と同様に同じ材料を用いることもできる。同一電極材料の一例としては、チタン(Ti)を例示することができる。チタンは、半導体層7に対しては良好なオーミックコンタクトを示し、半導体層2に対しては理想的な整流性を示す。
【0035】
〔接合素子の製造方法〕
本発明の第3の実施形態となる接合素子20の製造方法は、半導体層3を形成する工程を除いた以外は上記第2の実施形態となる接合素子10の製造方法と同じであるので、以下ではその説明を省略する。
【0036】
〔実験例〕
図9は、上述の製造方法により製造された接合素子20のIV特性(メサ直径70μm)を示す。なお図中、縦軸は電流の絶対値の対数を示す。図に示す通り、極めて良好な整流特性(V=±4Vで12桁以上)が得られていることがわかる。また逆バイアスが6Vまででリーク電流は10−13A以下に抑えつつ、順バイアスの3Vで電流は既に10−2Aに達しており、第1の実施形態の接合素子の電流(順バイアス3Vで約10−3A,図6参照)よりも約1桁大きい電流を実現している。さらに本接合素子20のオン抵抗率RONSは0.1mΩcm2以下であり、順バイアス4Vでの電流密度Jは3200A/cm2に達した。このように本発明の第3の実施形態となる接合素子20によれば、整流比,オン抵抗率,及び電流密度のいずれも第1の実施形態となる接合素子の性能を上回る値を実現した。
【0037】
〔第4の実施形態〕
〔接合素子の構成〕
次に、図10を参照して、本発明の第4の実施形態となる接合素子の構成について説明する。図10は、本発明の第4の実施形態となる接合素子の構成を示す模式図である。
【0038】
本発明の第4の実施形態となる接合素子30は、図10に示すように、基板9と、基板9の表面側にメサ状に順次積層された半導体層3及び半導体層2と、半導体層2に整流性接触する電極層4と、基板9の裏面側にオーミック接触する電極層5とを備える。本実施形態では、基板9は、高温高圧合成で製造したホウ素高濃度ドープ(200ppm)低抵抗p+型単結晶ダイヤモンドIIb(001)基板により形成されている。半導体層3は、p型のダイヤモンド半導体により形成され、基板9の不純物濃度より低い不純物濃度を有する。半導体層2は、n型のダイヤモンド半導体により形成され、半導体層3の不純物濃度より低い不純物濃度を有する。なお基板9は低抵抗なら他のタイプでもよく、また他の面方位の基板でも低抵抗の多結晶基板でもよい。また基板9と半導体層3との間にp+型のエピタキシャル層を挿入してもよい。また半導体層3を基板9と一体化して、基板9自体を本発明に係る第2半導体層としてもよい。
【0039】
〔接合素子の製造方法〕
次に、図11を参照して、本発明の第4の実施形態となる接合素子30の製造方法について説明する。図11は、本発明の第4の実施形態となる接合素子30の製造方法の流れを示す断面工程図である。
【0040】
接合素子30を製造する際は、始めに図11(a)に示すように、周知のマイクロ波プラズマCVD法又はフィラメントCVD法を用いて硝酸と硫酸の混酸等で十分洗浄したホウ素高濃度ドープ低抵抗p+型単結晶ダイヤモンドIIb(001)基板9の表面に半導体層3及び半導体層2を順次ホモエピタキシャル成長させる。次に図11(b)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法を用いて半導体層2表面に金属マスク8を形成した後、金属マスク8をエッチングマスクとして誘導結合型プラズマエッチング(ICP)法又は反応性イオンエッチング(RIE)法により基板9表面が露出するまでエッチングすることにより、図11(c)に示すような半導体層3及び半導体層2からなるメサ構造を形成する。なお金属マスク8を用いずにフォトレジシトマスクを使うことにより工程を簡略化しても良い。
【0041】
次に、硫酸と過酸化水素水の混合液等で金属マスク8を剥離し、硝酸と硫酸の混酸等で基板9を十分洗浄する。次に図11(d)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法、又は真空蒸着/フォトリソグラフィ/エッチング法を用いて半導体層2表面に所望の形状の電極層4を形成した後、基板9の裏面全面に真空蒸着により電極層5を成膜する。そして最後に、必要に応じて、半導体層2及び基板9と電極層4及び電極層5の密着性を強化するために、真空又は不活性ガス雰囲気中で420℃,30分の熱処理を行い、一連の製造工程は完了する。なお本実施形態では、電極層4と電極層5を順次形成したが、電極層4及び電極層5を同じ材料として一度に形成してもよい。
【0042】
〔実験例〕
上記の製造方法により作製された接合素子30の電気特性を測定したところ、第1の実施形態の接合素子1と変わらぬ良好な整流特性が得られた。またその順方向特性を詳細に解析した所、オン抵抗率RONSは0.5mΩcm2、電流密度Jは4000A/cm2となり、第1の実施形態の接合素子1を凌ぐ性能が得られることが知見された。上述の第2の実施形態となる接合素子10は電極層5を基板6の表面側に配置した構成であるために、基板6表面を有効活用することができない。また電極層5から流入した電流が半導体層7を経由して基板面に平行に伝導する構成であるために、電極層5のコンタクト抵抗と半導体層7の抵抗成分が高くなる。これに対し本実施形態では、電極層5が基板9の裏面側に配置されているので、基板6表面を有効活用することができる。また電極層5から入った電流は基板9及びpn接合に垂直、且つ、一様に侵入するので電極層5のコンタクト抵抗や基板9の抵抗成分が高くなることを防止できる。
【0043】
〔第5の実施形態〕
〔接合素子の構成〕
次に、図12を参照して、本発明の第5の実施形態となる接合素子の構成について説明する。図12は、本発明の第5の実施形態となる接合素子の構成を示す模式図である。
【0044】
本発明の第5の実施形態となる接合素子40は、図12に示すように、第1導電型の基板11と、基板11の表面全面に形成された第1導電型の半導体層12と、半導体層12の上部にメサ状に形成された第1導電型とは異なる第2導電型の半導体層13と、半導体層13に整流性接触する電極層4と、半導体層11にオーミック接触する電極層5とを備える。本実施形態では、基板11は、昇華法で形成されたN(窒素)高ドープ低抵抗n+型単結晶4H−SiC基板(抵抗率15mΩcm)により形成され、8°オフ(0001)Si面を表面に有している。半導体層12は、窒素高ドープ(ND>1018cm−3)n+型伝導層であり、その厚みは0.5μmである。半導体層13は、アクセプタ準位が室温の熱エネルギーより十分深い不純物、例えばボロン(B)を微量ドープしたp−型4H−SiCにより構成され、厚みは0.2μm、不純物濃度は少なくともNA=1016cm−3より低く設定されている。なお基板11は他の多形でもよく、また面方位やオフ角も上記に限定されない。また基板11が高品質であるなら半導体層12を省略して基板11上に直接メサ状の半導体層13を形成してもよい。
【0045】
電極層4を形成する材料としては、半導体層13に対し大きなショットキー障壁を形成する材料が得ればれる。このような材料としては、チタン(Ti),ニッケル(Ni),モリブデン(Mo),タングステン(W),タンタル(Ta)等や、これら元素を含む2元素以上からなる合金、これら元素の炭化物,窒化物,及び珪化物を例示することができる。両電極を良好に形成するためのポイントは電極層5のコンタクト抵抗が最小になるように材料設計し、成膜条件を最適化することである。このようにして得られた電極は電極層4に対しても自動的に最適化したことになり、電極層4においては極めて優れた整流性を呈する。電極層5を形成する材料としては、基板11に対し低抵抗のオーム性接触が実現できる材料が選ばれる。このような材料としてはNi蒸着膜を熱処理することにより形成されるNi2Si膜が最も適しているが、これに限定されることはなく、コバルト(Co),Ta,Ti,Moの蒸着膜又はその熱処理膜を用いることもできる。
【0046】
〔接合素子の製造方法〕
次に、図13を参照して、本発明の第5の実施形態となる接合素子40の製造方法について説明する。図13は、本発明の第5の実施形態となる接合素子40の製造方法の流れを示す断面工程図である。
【0047】
接合素子40を製造する際は、始めに図13(a)に示すように、公知のRCA洗浄法により十分洗浄した基板11の(0001)Si面表面に周知の常圧CVD法を用いて半導体層12及び半導体層13を順にエピタキシャル成長した後、基板11を熱酸化する(なお熱酸化膜は薄いために図示は省略している)。次に、SiO2常圧CVD/フォトリソグラフィ/ドライエッチング法を用いて半導体層13表面に膜厚1.5μmのSiO2マスク14を形成した後、SiO2マスク14をエッチングマスクとして誘導結合型プラズマエッチング(ICP)法又は反応性イオンエッチング(RIE)法により半導体層12(又は基板11)表面が露出するまでエッチングすることにより、図13(b)に示すような半導体層13のメサ構造を形成する。
【0048】
次に、基板11を緩衝フッ酸液で軽くエッチングして基板11の裏面側の熱酸化膜を除去することにより基板11のバルク面を露出させた後、電子ビーム蒸着法により基板11の裏面全面にNiを約50nm成膜する。そして直ちに基板11を1000℃の高純度窒素雰囲気で急速熱処理することにより、図13(c)に示すように基板11の裏面側に電極層5を形成する。次に基板11を緩衝フッ酸液に浸漬することにより、SiO2マスク14とその下に形成されている薄い熱酸化膜を完全に除去し、メサ状の基板表面を露出させる。そして最後に、図13(d)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法又は真空蒸着/フォトリソグラフィ/エッチング法を用いて半導体層13の表面に所望の形状の電極層4を形成し、一連の製造工程は完了する。
【0049】
〔実験例〕
上記の製造方法により作製された接合素子40の電気特性を測定した所、ダイヤモンド半導体装置と同様、通常のSiC−pnダイオードに比べて極めて低いオン抵抗と大電流密度が得られた。
【0050】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば、上記実施形態では、半導体層2と半導体層3とは同一の半導体材料であるとしたが、本発明に係る接合素子は、一定の制約はあるものの、異種の半導体材料でpn接合を形成したヘテロ接合pnダイオードにおいても同様の効果を発揮することができる。すなわち、ヘテロ接合を形成する2つの半導体材料のうち禁制帯幅が狭い半導体材料が半導体層2になる場合には、本発明を適用することによって大電流密度化と低オン抵抗化を達成可能である。但し、逆の構成に対しては本発明は有効ではない。このように、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
【符号の説明】
【0051】
1,10,20,30,40:接合素子
2:半導体層(第1半導体層)
3:半導体層(第2半導体層)
4:電極層(第1電極)
5:電極層(第2電極)
【技術分野】
【0001】
本発明は、伝導不純物のエネルギー準位が動作温度に対応する熱励起エネルギーよりも深い位置にある半導体材料によって形成された半導体装置に関する。
【背景技術】
【0002】
従来より、ダイヤモンド半導体によりpn接合ダイオードを形成する技術が知られている(非特許文献1参照)。
【先行技術文献】
【非特許文献】
【0003】
【非特許文献1】M. Kubovic et al., Diamond & Related Materials, Vol. 16 (2007) pp.1033-1037
【発明の概要】
【発明が解決しようとする課題】
【0004】
ダイヤモンド半導体では、伝導不純物のエネルギー準位は動作温度に対応する熱励起エネルギーよりも深い位置にある。具体的には、エネルギー準位の最も浅いアクセプター及びドナーはそれぞれB(ホウ素)及びP(りん)であるが、B及びPのエネルギー準位はそれぞれ0.37eV及び0.6eVであり、標準状態の熱励起エネルギー0.026eVより1桁以上大きい。このためダイヤモンド半導体では、高いキャリア密度が得られず、抵抗値が非常に大きくなることから、ダイヤモンド半導体で形成したpn接合素子に高密度の電流を流すことは非常に難しい。具体的には、非特許文献1に開示されているダイヤモンドpnダイオードでは、電流密度は最大でも数A/cm2(8V)程度であり、これは炭化珪素によって形成されるpn接合ダイオード等と比較すると2桁以上低い値である。
【0005】
本発明は上記課題に鑑みてなされたものであり、その目的、高密度の電流を流すことが可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
本発明に係る半導体装置は、第1の導電型を有する第1半導体と、第1の導電型と異なる第2の導電型を有し、且つ、第1半導体の不純物濃度よりも高い不純物濃度が有する第2半導体層とを接合し、第1半導体層に整流性接触となるように第1の電極を形成すると共に、第2半導体層にオーミック接触となるように第2の電極を形成する。
【発明の効果】
【0007】
本発明に係る半導体装置によれば、第1の電極と第1半導体層との接合部に空乏層が形成され、また第1半導体層と第2半導体層との接合部に空乏層が形成されるため、第1半導体層内が空乏化し伝導電子がほぼ存在しなくなる。そして、半導体装置に対して順方向に電圧を印加したときに、第1半導体層の伝導帯に存在する伝導電子は第2半導体層に掃き出され、正孔と再結合して消滅し、第1の電極に存在する電子は、第1の電極と第1半導体層間のショットキー障壁に遮られて第1半導体層に侵入することができない。一方、第2の電極から供給される正孔の一部は、第1半導体層の伝導帯に存在する伝導電子と再結合して消滅するが、大多数は伝導電子と再結合によって消滅することなく第1半導体層を通過し、第2の電極の拡散電位と順方向電圧の合成電界で緩やかに加速されて第1の電極に到達する。つまり、順方向に電圧が印加された状態において、第1の半導体層に電子が注入されないため、第1の半導体層全域が空乏化することになり、結果として少数キャリアである正孔に対して良導体として作用するので、正孔に対して良導体として作用することができ、高密度の電流を流すことができる。
【図面の簡単な説明】
【0008】
【図1】本発明の第1の実施形態となる接合素子の構成を示す模式図である。
【図2】図1に示す接合素子の動作原理を説明するためのエネルギーバンド図。
【図3】本発明の第2の実施形態となる接合素子の構成を示す模式図である。
【図4】図3に示す接合素子の製造方法の流れを説明するための断面工程図である。
【図5】図3に示す接合素子の電流−電圧特性を示す図である。
【図6】図3に示す接合素子の順方向電流密度−電圧特性を示す図である。
【図7】図3に示す接合素子に順方向に電圧を印加した時の発光特性を示す。
【図8】本発明の第3の実施形態となる接合素子の構成を示す模式図である。
【図9】図8に示す接合素子の電流−電圧特性を示す図である。
【図10】本発明の第4の実施形態となる接合素子の構成を示す模式図である。
【図11】図10に示す接合素子の製造方法の流れを説明するための断面工程図である。
【図12】本発明の第5の実施形態となる接合素子の構成を示す模式図である。
【図13】図12に示す接合素子の製造方法の流れを説明するための断面工程図である。
【発明を実施するための形態】
【0009】
以下、図面を参照して、本発明の実施形態となる半導体装置の構成について説明する。なお以下で参照する図面は模式的なものであり、厚みと平面寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。すなわち、具体的な厚みや平面寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。また以下では、本発明をダイヤモンド半導体によるpn接合ダイオードに適用した場合を例にして説明するが、これは便宜的な選択であり、例えば酸化亜鉛(ZnO),チッ化アルミニウム(AlN),チッ化ホウ素(BN)等、ドナー準位及びアクセプター準位のうち少なくとも一方が動作温度に対応する熱励起エネルギーよりも充分深い位置にある全ての半導体材料に本発明は適用可能である。またシリコン(Si),炭化珪素(SiC),チッ化ガリウム(GaN),ガリウム砒素(GaAs),ゲルマニウム(Ge)等のような室温で浅い不純物準位を有する材料であっても、熱励起エネルギーが充分低くなる低温で動作させる時には本発明を適用することができる。なお、以下の説明において特に断らない場合は、半導体基板にエピタキシャル層やその他の膜や電極が形成されたものを「ダイヤモンド基板」又は単に「基板」と称する。
【0010】
〔第1の実施形態〕
〔接合素子の構成〕
始めに、図1を参照して、本発明の第1の実施形態となる接合素子の構成について説明する。図1は、本発明の第1の実施形態となる接合素子の構成を示す模式図である。
【0011】
本発明の第1の実施形態となる接合素子1は、図1に示すように、第1導電型の半導体層2と、半導体層2に接合する第2導電型の半導体層3と、半導体層2に整流性接触(ショットキー接触)する電極層4と、半導体層3にオーミック接触する電極層5とを備える。本実施形態では、半導体層2はn型のダイヤモンド半導体により形成されている。半導体層3はp型のダイヤモンド半導体により形成されている。半導体層3の不純物濃度は半導体層2の不純物濃度よりも高く設定されている。なお半導体層3の不純物濃度は半導体層2の不純物濃度より1桁以上高く設定することが望ましい。また半導体層2の伝導不純物のエネルギー準位(本実施形態ではドナー準位)は接合素子1の動作温度に対応する熱励起エネルギーよりも深い位置にあるもの(いわゆるディープレベル)とする。また半導体層2がn型半導体、半導体層3がp型半導体であるとしたが、半導体層2がp型半導体、半導体層3がn型半導体であってもよい。
【0012】
電極層4及び電極層5を構成する材料としてはそれぞれに適したものを自由に選択してよいが、本発明によれば、電極層4及び電極層5を同じ材料により形成することができる。すなわち一般的に知られているpn接合型ダイオードの場合、両伝導層は共に低抵抗のオーミック接触が求められる。ところがダイヤモンドのようなワイドバンドギャップ半導体には、一方の導電型伝導層との接触で低いコンタクト抵抗を示す電極材料は、他方の導電型伝導層との接触では強い整流性を呈し低抵抗が得られない。これに対して、本発明に係る接合素子は、一方の電極をオーム性接触、他方の電極をショットキー接触とする構成であるから、一電極材料によりp層,n層の同時コンタクトを容易に実現できる。このような同時コンタクトに適した材料としては、チタン(Ti)を例示することができる。Tiは、半導体層3に対し低抵抗(オーミック特性)を示し、半導体層2に対しては理想的な整流性(ショットキー特性)を示す。従って、電極層4及び電極層4を同じ材料により形成することが望ましい。これにより、電極の形成プロセスを短縮し、歩留まりを上げ、製造原価を下げることもできる。
【0013】
電極層4及び電極層5を形成する材料は前述のTiの他にアルミニウム(Al),ニッケル(Ni),モリブデン(Mo),タングステン(W),タンタル(Ta),白金(Pt)等でも良く、またこれら元素を含む2元素以上からなる合金、これら元素の炭化物,窒化物,及び珪化物でもよい。両電極を良好に形成するためのポイントは電極層5のコンタクト抵抗が最小になるように材料設計し、成膜条件を最適化することである。このようにして得られた電極は電極層4に対しても自動的に最適化したことになり、電極層4においては極めて優れた整流性を呈する。
【0014】
〔接合素子の動作原理〕
次に、図2(a)〜(d)を参照して、本発明の第1の実施形態となる接合素子1の動作原理について説明する。図2(a)〜(d)は本発明の第1の実施形態となる接合素子1のエネルギーバンド図を示し、図中の黒丸及び白丸はそれぞれ伝導に関与する電子及び正孔を示す。
【0015】
図2(a)は、ゼロバイアス時で熱平衡状態に置かれた接合素子1のエネルギーバンド図を示す。図に示す通り、ゼロバイアス時で熱平衡状態にある時には、半導体層2の左側にショットキー接触による幅WSBの空乏層が形成され、半導体層2の右側には半導体層2と半導体層3とが接合することによって形成されるpn接合(双極性接合)により幅WPN1+WPN2の空乏層が形成される。WPN1及びWPN2はpn接合の接合点からそれぞれ半導体層2及び半導体層3に向かって伸びている空乏層の幅を示す。また半導体層2の両空乏層の間には幅W1の中性領域が形成され、中性領域の伝導帯と深いドナー準位には電子が存在する。また半導体層3の中性領域の価電子体には正孔が存在する。なお図中、半導体層3のアクセプター準位を浅いエネルギー準位として図示しているが、エネルギー準位が深い場合にはアクセプター準位にも正孔が存在する。
【0016】
図2(b)は、順方向電圧VFが印加された時の接合素子1のエネルギーバンド図を示す。図に示す通り、半導体層2の伝導帯に存在していた伝導電子は、半導体層3に掃き出され、正孔と再結合して消滅する。一方、半導体層3の正孔は半導体層2中に拡散する。そして正孔の一部は順方向に電圧が印加された初期に深いドナー準位の束縛伝導電子と再結合して消滅するが、大多数は伝導電子と再結合によって消滅することなく半導体層2を通過し、電極層4の拡散電位と順方向電圧VFの合成電界で緩やかに加速されて電極層4に到達する。一方、電極層4に存在する電子は、電極層4と半導体層2間のショットキー障壁に遮られて半導体層2に侵入することができない。つまり、順方向に電圧が印加された状態において、半導体層2には電子を注入することができず全域が空乏化することになり、結果として少数キャリアである正孔に対して良導体として作用する。
【0017】
半導体層2が上述のような伝導機構を有することから、半導体層3の不純物濃度を半導体層2の不純物濃度に比べて高く設定することができる。このため、半導体層3の低抵抗化もあわせて図ることができ、半導体層3の不純物濃度を1019〜1020/cm3台にすることが可能になる。このように本発明の第1の実施形態となる接合素子1によれば、順方向特性において極めて低抵抗を達成することができる。換言すれば、本発明の第1の実施形態となる接合素子1は、一般的に知られているpn接合型素子(pn接合ダイオード等)と比べて高い電流密度を実現することができる。
【0018】
図2(c)は、順方向に電圧を印加した状態から再びゼロバイアス状態に戻した時の接合素子1のエネルギーバンド図を示す。図に示す通り、接合素子のエネルギーバンドは図2(a)に示すエネルギーバンドとほぼ同じであるが、半導体層2の中性領域が消失し、半導体層2が空乏化している点で相違している。これは、順方向に電圧を印加した過程によって消滅したドナー束縛伝導電子が整流性の電極層4から容易に供給されず、また電子正孔対生成も中間領域のギャップが深いため短時間には起こらないためである。なお半導体層2のドナー濃度と厚み及び半導体層3の不純物濃度を適宜調節することにより、ゼロバイアスの熱平衡状態において半導体層2の中性領域幅W1をゼロとすることが可能である。具体的には、半導体層2の厚みL1が、熱的平衡状態において、電極層4の整流性接触が半導体層2に形成する空乏層の幅をWSB、半導体層2と半導体層3のpn接合が半導体層2側に形成する空乏層の幅をWPN1とするとき、L1≦WSB+WPN1を満足するように半導体層2の厚みを調節することが望ましい。この場合には熱平衡状態でも図2(c)に示すようなエネルギーバンド図になり、初期効果をなくすことができる。
【0019】
図2(d)は、逆方向電圧Vが印加された時の接合素子1のエネルギーバンド図を示す。図に示す通り、空乏化された半導体層2全域に逆方向電圧Vが印加された結果、半導体層3の正孔は、pn接合部分に形成された大きなエネルギー障壁に阻まれ、半導体層2に移動することができない。一方、電子は、ショットキー障壁に阻止されて、半導体層2には存在しないので、逆方向に流れることができない(仮に存在したとしてもpn接合のエネルギー障壁に遮られて半導体層2領域に移動できない)。
【0020】
以上の説明から明らかなように、本発明の第1の実施形態となる接合素子1によれば、半導体層2内に空乏層が形成されることにより、順方向に電圧が印加された際、電極層4に存在する電子は半導体層2に移動することができない。このため、半導体層3の正孔の大多数は半導体層2内の伝導電子と再結合によって消滅することなく、半導体層2に拡散しながら電極層4に到達することできる。従って、本発明の第1の実施形態となる接合素子1によれば、抵抗値の影響を受けることなく、正孔に対して良導体として作用することができ、SiやSiC半導体で形成された半導体素子と同等又はそれ以上の電流を流すことができる。
【0021】
また周知のように従来のダイヤモンドpnダイオードを含む一般のpnダイオードは、対向する伝導領域に少数キャリアが相互に注入されるために高速に応答することは不得手である。このため、インバータ等の還流ダイオードに用いた場合にはスイッチング損失が大きくなる。しかしながら、本発明の第1の実施形態となる接合素子1は、pn接合を有しながら実際はユニポーラ動作をする半導体素子であるため、導通状態から遮断状態へ、また遮断状態から導通状態へ非常に高速に移行することができる。従って、本発明の第1の実施形態となる接合素子1を従来のpnダイオードに置換えればスイッチング損失を大幅に低減することができる。
【0022】
〔第2の実施形態〕
〔接合素子の構成〕
次に、図3を参照して、本発明の第2の実施形態となる接合素子の構成について説明する。図3は、本発明の第2の実施形態となる接合素子の構成を示す模式図である。
【0023】
本発明の第2の実施形態となる接合素子10は、図3に示すように、基板6と、基板6の表面全面に形成された第2導電型の半導体層7と、半導体層7の上部にメサ状に順次積層された第2導電型の半導体層3及び第1導電型の半導体層2と、半導体層2に整流性接触する電極層4と、半導体層7にオーミック接触する電極層5とを備える。本実施形態では、基板6は高温高圧合成で製造した単結晶ダイヤモンドIb(001)基板により形成されている。半導体層7は、p+型のダイヤモンド半導体により形成されている。半導体層3は、p型のダイヤモンド半導体により形成され、半導体層7の不純物濃度より低い不純物濃度を有する。半導体層2は、n型のダイヤモンド半導体により形成され、半導体層3の不純物濃度より低い不純物濃度を有する。なお基板6はIb以外のタイプでもよく、また他の面方位の基板でも多結晶基板でもよい。半導体層7はオーミック接触を得やすくするために設けている。半導体層3を半導体層7と一体化して半導体層7を本発明に係る第2半導体層とすることにより、より高い電流密度を得ることができる。半導体層2,半導体層3,及び半導体層7の不純物種,不純物濃度,層厚の一例を示すと以下のようになる。
【0024】
(a)半導体層2:P(りん),7×1016/cm3、0.07μm
(b)半導体層3:B(ホウ素),3.5×1018/cm3,0.7μm
(c)半導体層7:B(ホウ素),4×1020/cm3,1.4μm
〔接合素子の製造方法〕
次に、図4を参照して、本発明の第2の実施形態となる接合素子10の製造方法について説明する。図4は、本発明の第2の実施形態となる接合素子10の製造方法の流れを示す断面工程図である。
【0025】
接合素子10を製造する際は、始めに図4(a)に示すように、、マイクロ波プラズマCVD(化学的気相成長)法を用いて硝酸と硫酸の混酸等で十分洗浄した高温高圧合成ダイヤモンドIb(001)基板6の表面に半導体層7,半導体層3,及び半導体層2を順にホモエピタキシャル成長させる。なおダイヤモンドの原料ガスとしてはメタン(CH4)と水素(H2)、p型不純物ガスとしてはジボラン(B2H6)、n型不純物ガスとしてはホスフィン(PH3)を用いることができる。またマイクロ波プラズマCVD法と共にダイヤモンド薄膜合成法として広く知られているフィラメントCVD法を利用してもよい。
【0026】
次に図4(b)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法を用いて半導体層2表面上に金属マスク8を形成し、金属マスク8をエッチングマスクとして誘導結合型プラズマエッチング(ICP)法又は反応性イオンエッチング(RIE)法により半導体層7が露出するまでエッチングすることにより、図4(c)に示すような半導体層3及び半導体層2からなるメサ構造を形成する。なお半導体層2と半導体層3の膜厚が薄い場合には、エッチングマスクとしてフォトレジシトマスクを用いて工程を簡略化しても良い。
【0027】
次に、硫酸と過酸化水素水の混合液等で金属マスク8を剥離した後、硝酸と硫酸の混酸等で基板6を十分洗浄した後、フォトリソグラフィ/真空蒸着/リフトオフ法、又は真空蒸着/フォトリソグラフィ/エッチング法を用いて、図4(d)に示すように半導体層2及び半導体層7の表面にそれぞれ所望の形状の電極層4及び電極層5を一度に成膜する。そして最後に、必要に応じて、半導体層2及び半導体層7と電極層4及び電極層5の密着性を強化するために、真空又は不活性ガス雰囲気中で420℃、30分の熱処理を行い、一連の製造工程は完了する。なお電極抵抗(注意:コンタクト抵抗ではない)を下げるために電極層4及び電極層5の上にさらに他の金属膜(PtやAu,Al等)を積層させてもよい。また上記説明では電極層4及び電極層5を一材料で一度に形成したが、電極層4がオーミック特性、電極層5がショットキー特性となるように順番に形成してもよい。
【0028】
〔実験例〕
図5は、上述の製造方法により製造された接合素子10のIV特性(メサ直径70μm)を示す。なお図中、縦軸は電流の絶対値の対数を示す。図に示す通り、印加電圧V=0〜−4[V]の間は、電流値は、測定器の検出限界以下であり、測定することができなかった。このことから、極めて良好な整流特性が得られることが確認された。なお印加電圧V=±4Vでの整流比を計算すると、接合素子10の整流比は約12桁を達成している。この値は非特許文献1で記載された通常のpn接合ダイオードの整流比と比べると2桁以上高い値を示す。
【0029】
図6は、図5と同じ接合素子10の順方向特性を測定領域を広げて測定した結果を示し、縦軸を電流密度にしてリニア軸でプロットしたものである。図に示す通り、印加電圧V=3V付近から電流が立ち上がり、その後、直線的に電流が増大する。近似直線からオン電圧VFを外挿するとオン電圧VFは4.3Vであった。また直線の傾きからpnダイオードのオン抵抗率RONSを算出すると、オン抵抗率RONSは0.8mΩcm2であった。なおこの値は、従来知られているオン抵抗率RONSと比べても非常に低い値である。
【0030】
また電流密度に着目すると、接合素子10の電流密度は非特許文献1で記載された通常のpn接合ダイオードと比較して1000倍以上の値を示した。また印加電圧は、非特許文献1で記載された通常のpn接合ダイオードのバイアス電圧と比較して、2V低い値であった。このことから、本発明の第2の実施形態となる接合素子10は、非特許文献1で記載された通常のpn接合ダイオードが抱える内部抵抗が高く、大電流密度を実現できないという問題を全く異なる方法で解決している。
【0031】
図7は、図5,6と同じ接合素子10に順方向に電圧を印加した時の発光特性を示す。一般のpn接合ダイオードに順方向に電圧を印加した場合、対向する伝導領域に小数キャリアが相互に注入され、電子と正孔の再結合による発光が観測される。ダイヤモンドpnダイオードの場合は、波長235nmに励起子による鋭い発光と波長300nm〜700nmの領域に欠陥準位からのブロードな発光が観測される。これに対して接合素子10では、図7に示すように、大電流(電流密度1800A/cm2)を注入しても一切発光が観測されなかった。これは、接合素子10がpn接合を有しながらも実際にはユニポーラ動作する半導体素子であることを示している。
【0032】
〔第3の実施形態〕
〔接合素子の構成〕
第2の実施形態となる接合素子では、オーミックコンタクトを得やすくするために第2半導体層としての半導体層3の下に半導体層7を設けた。このため第2の実施形態となる接合素子では、主に半導体層3の抵抗成分によって順方向動作時の電流密度が規定された。そこで本実施形態では、半導体層3と半導体層7を一体化して半導体層7を第2半導体層とすることにより、第2半導体層の抵抗を下げ、より大きな電流密度を実現する。以下、図8を参照して、本発明の第3の実施形態となる接合素子の構成について説明する。図8は、本発明の第3の実施形態となる接合素子の構成を示す模式図である。
【0033】
本発明の第3の実施形態となる接合素子20は、図8に示すように、基板6と、基板6の表面全面に形成された第2導電型の半導体層7と、半導体層7の上部に形成された第1導電型の半導体層2と、半導体層2に整流性接触する電極層4と、半導体層7にオーミック接触する電極層5とを備える。本実施形態では、基板6は高温高圧合成で製造した単結晶ダイヤモンドIb(001)基板により形成されている。半導体層7は、p+型の半導体により形成されている。半導体層2は、n型のダイヤモンド半導体により形成され、半導体層7の不純物濃度より低い不純物濃度を有する。なお基板6はIb以外のタイプでもよく、また他の面方位の基板でも多結晶基板でもよい。半導体層2及び半導体層7の不純物種,不純物濃度,層厚の一例を示すと以下のようになる。
【0034】
(a)半導体層2:P(りん),7×1016/cm3、0.16μm
(b)半導体層7:B(ホウ素),5×1020/cm3,5μm
半導体層7としては、フェルミ準位が価電子帯と縮退していなければ、一般的なp型半導体の伝導特性を示すものだけでなく、ホッピング伝導や不純物バンド伝導を示すものを用いても良い。半導体層7のフェルミ準位が価電子帯と縮退した場合、半導体層7は金属的な伝導特性を示し、pnダイオードを形成することができない。これに対して、半導体層7のフェルミ準位が価電子帯と縮退していない場合には、ホッピング伝導や不純物バンド伝導であってもpnダイオードを形成することができる。ダイヤモンドは、誘電率が5.7と低い(シリコンの誘電率の約半分)ために、ホウ素のアクセプター準位は360meVと深い。従ってホウ素濃度が5×1020/cm3の時の伝導特性はホウ素原子を介したホッピング伝導を示すが、フェルミ準位はまだ価電子帯と縮退していない。このため、ダイヤモンドの場合、ホウ素濃度が5×1020/cm3と高濃度である半導体層7であっても半導体層2とpn接合を形成することができる。電極層4,5としてはそれぞれ適した材料を自由に選んで良いが、前記実施形態と同様に同じ材料を用いることもできる。同一電極材料の一例としては、チタン(Ti)を例示することができる。チタンは、半導体層7に対しては良好なオーミックコンタクトを示し、半導体層2に対しては理想的な整流性を示す。
【0035】
〔接合素子の製造方法〕
本発明の第3の実施形態となる接合素子20の製造方法は、半導体層3を形成する工程を除いた以外は上記第2の実施形態となる接合素子10の製造方法と同じであるので、以下ではその説明を省略する。
【0036】
〔実験例〕
図9は、上述の製造方法により製造された接合素子20のIV特性(メサ直径70μm)を示す。なお図中、縦軸は電流の絶対値の対数を示す。図に示す通り、極めて良好な整流特性(V=±4Vで12桁以上)が得られていることがわかる。また逆バイアスが6Vまででリーク電流は10−13A以下に抑えつつ、順バイアスの3Vで電流は既に10−2Aに達しており、第1の実施形態の接合素子の電流(順バイアス3Vで約10−3A,図6参照)よりも約1桁大きい電流を実現している。さらに本接合素子20のオン抵抗率RONSは0.1mΩcm2以下であり、順バイアス4Vでの電流密度Jは3200A/cm2に達した。このように本発明の第3の実施形態となる接合素子20によれば、整流比,オン抵抗率,及び電流密度のいずれも第1の実施形態となる接合素子の性能を上回る値を実現した。
【0037】
〔第4の実施形態〕
〔接合素子の構成〕
次に、図10を参照して、本発明の第4の実施形態となる接合素子の構成について説明する。図10は、本発明の第4の実施形態となる接合素子の構成を示す模式図である。
【0038】
本発明の第4の実施形態となる接合素子30は、図10に示すように、基板9と、基板9の表面側にメサ状に順次積層された半導体層3及び半導体層2と、半導体層2に整流性接触する電極層4と、基板9の裏面側にオーミック接触する電極層5とを備える。本実施形態では、基板9は、高温高圧合成で製造したホウ素高濃度ドープ(200ppm)低抵抗p+型単結晶ダイヤモンドIIb(001)基板により形成されている。半導体層3は、p型のダイヤモンド半導体により形成され、基板9の不純物濃度より低い不純物濃度を有する。半導体層2は、n型のダイヤモンド半導体により形成され、半導体層3の不純物濃度より低い不純物濃度を有する。なお基板9は低抵抗なら他のタイプでもよく、また他の面方位の基板でも低抵抗の多結晶基板でもよい。また基板9と半導体層3との間にp+型のエピタキシャル層を挿入してもよい。また半導体層3を基板9と一体化して、基板9自体を本発明に係る第2半導体層としてもよい。
【0039】
〔接合素子の製造方法〕
次に、図11を参照して、本発明の第4の実施形態となる接合素子30の製造方法について説明する。図11は、本発明の第4の実施形態となる接合素子30の製造方法の流れを示す断面工程図である。
【0040】
接合素子30を製造する際は、始めに図11(a)に示すように、周知のマイクロ波プラズマCVD法又はフィラメントCVD法を用いて硝酸と硫酸の混酸等で十分洗浄したホウ素高濃度ドープ低抵抗p+型単結晶ダイヤモンドIIb(001)基板9の表面に半導体層3及び半導体層2を順次ホモエピタキシャル成長させる。次に図11(b)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法を用いて半導体層2表面に金属マスク8を形成した後、金属マスク8をエッチングマスクとして誘導結合型プラズマエッチング(ICP)法又は反応性イオンエッチング(RIE)法により基板9表面が露出するまでエッチングすることにより、図11(c)に示すような半導体層3及び半導体層2からなるメサ構造を形成する。なお金属マスク8を用いずにフォトレジシトマスクを使うことにより工程を簡略化しても良い。
【0041】
次に、硫酸と過酸化水素水の混合液等で金属マスク8を剥離し、硝酸と硫酸の混酸等で基板9を十分洗浄する。次に図11(d)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法、又は真空蒸着/フォトリソグラフィ/エッチング法を用いて半導体層2表面に所望の形状の電極層4を形成した後、基板9の裏面全面に真空蒸着により電極層5を成膜する。そして最後に、必要に応じて、半導体層2及び基板9と電極層4及び電極層5の密着性を強化するために、真空又は不活性ガス雰囲気中で420℃,30分の熱処理を行い、一連の製造工程は完了する。なお本実施形態では、電極層4と電極層5を順次形成したが、電極層4及び電極層5を同じ材料として一度に形成してもよい。
【0042】
〔実験例〕
上記の製造方法により作製された接合素子30の電気特性を測定したところ、第1の実施形態の接合素子1と変わらぬ良好な整流特性が得られた。またその順方向特性を詳細に解析した所、オン抵抗率RONSは0.5mΩcm2、電流密度Jは4000A/cm2となり、第1の実施形態の接合素子1を凌ぐ性能が得られることが知見された。上述の第2の実施形態となる接合素子10は電極層5を基板6の表面側に配置した構成であるために、基板6表面を有効活用することができない。また電極層5から流入した電流が半導体層7を経由して基板面に平行に伝導する構成であるために、電極層5のコンタクト抵抗と半導体層7の抵抗成分が高くなる。これに対し本実施形態では、電極層5が基板9の裏面側に配置されているので、基板6表面を有効活用することができる。また電極層5から入った電流は基板9及びpn接合に垂直、且つ、一様に侵入するので電極層5のコンタクト抵抗や基板9の抵抗成分が高くなることを防止できる。
【0043】
〔第5の実施形態〕
〔接合素子の構成〕
次に、図12を参照して、本発明の第5の実施形態となる接合素子の構成について説明する。図12は、本発明の第5の実施形態となる接合素子の構成を示す模式図である。
【0044】
本発明の第5の実施形態となる接合素子40は、図12に示すように、第1導電型の基板11と、基板11の表面全面に形成された第1導電型の半導体層12と、半導体層12の上部にメサ状に形成された第1導電型とは異なる第2導電型の半導体層13と、半導体層13に整流性接触する電極層4と、半導体層11にオーミック接触する電極層5とを備える。本実施形態では、基板11は、昇華法で形成されたN(窒素)高ドープ低抵抗n+型単結晶4H−SiC基板(抵抗率15mΩcm)により形成され、8°オフ(0001)Si面を表面に有している。半導体層12は、窒素高ドープ(ND>1018cm−3)n+型伝導層であり、その厚みは0.5μmである。半導体層13は、アクセプタ準位が室温の熱エネルギーより十分深い不純物、例えばボロン(B)を微量ドープしたp−型4H−SiCにより構成され、厚みは0.2μm、不純物濃度は少なくともNA=1016cm−3より低く設定されている。なお基板11は他の多形でもよく、また面方位やオフ角も上記に限定されない。また基板11が高品質であるなら半導体層12を省略して基板11上に直接メサ状の半導体層13を形成してもよい。
【0045】
電極層4を形成する材料としては、半導体層13に対し大きなショットキー障壁を形成する材料が得ればれる。このような材料としては、チタン(Ti),ニッケル(Ni),モリブデン(Mo),タングステン(W),タンタル(Ta)等や、これら元素を含む2元素以上からなる合金、これら元素の炭化物,窒化物,及び珪化物を例示することができる。両電極を良好に形成するためのポイントは電極層5のコンタクト抵抗が最小になるように材料設計し、成膜条件を最適化することである。このようにして得られた電極は電極層4に対しても自動的に最適化したことになり、電極層4においては極めて優れた整流性を呈する。電極層5を形成する材料としては、基板11に対し低抵抗のオーム性接触が実現できる材料が選ばれる。このような材料としてはNi蒸着膜を熱処理することにより形成されるNi2Si膜が最も適しているが、これに限定されることはなく、コバルト(Co),Ta,Ti,Moの蒸着膜又はその熱処理膜を用いることもできる。
【0046】
〔接合素子の製造方法〕
次に、図13を参照して、本発明の第5の実施形態となる接合素子40の製造方法について説明する。図13は、本発明の第5の実施形態となる接合素子40の製造方法の流れを示す断面工程図である。
【0047】
接合素子40を製造する際は、始めに図13(a)に示すように、公知のRCA洗浄法により十分洗浄した基板11の(0001)Si面表面に周知の常圧CVD法を用いて半導体層12及び半導体層13を順にエピタキシャル成長した後、基板11を熱酸化する(なお熱酸化膜は薄いために図示は省略している)。次に、SiO2常圧CVD/フォトリソグラフィ/ドライエッチング法を用いて半導体層13表面に膜厚1.5μmのSiO2マスク14を形成した後、SiO2マスク14をエッチングマスクとして誘導結合型プラズマエッチング(ICP)法又は反応性イオンエッチング(RIE)法により半導体層12(又は基板11)表面が露出するまでエッチングすることにより、図13(b)に示すような半導体層13のメサ構造を形成する。
【0048】
次に、基板11を緩衝フッ酸液で軽くエッチングして基板11の裏面側の熱酸化膜を除去することにより基板11のバルク面を露出させた後、電子ビーム蒸着法により基板11の裏面全面にNiを約50nm成膜する。そして直ちに基板11を1000℃の高純度窒素雰囲気で急速熱処理することにより、図13(c)に示すように基板11の裏面側に電極層5を形成する。次に基板11を緩衝フッ酸液に浸漬することにより、SiO2マスク14とその下に形成されている薄い熱酸化膜を完全に除去し、メサ状の基板表面を露出させる。そして最後に、図13(d)に示すように、フォトリソグラフィ/真空蒸着/リフトオフ法又は真空蒸着/フォトリソグラフィ/エッチング法を用いて半導体層13の表面に所望の形状の電極層4を形成し、一連の製造工程は完了する。
【0049】
〔実験例〕
上記の製造方法により作製された接合素子40の電気特性を測定した所、ダイヤモンド半導体装置と同様、通常のSiC−pnダイオードに比べて極めて低いオン抵抗と大電流密度が得られた。
【0050】
以上、本発明者らによってなされた発明を適用した実施の形態について説明したが、この実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば、上記実施形態では、半導体層2と半導体層3とは同一の半導体材料であるとしたが、本発明に係る接合素子は、一定の制約はあるものの、異種の半導体材料でpn接合を形成したヘテロ接合pnダイオードにおいても同様の効果を発揮することができる。すなわち、ヘテロ接合を形成する2つの半導体材料のうち禁制帯幅が狭い半導体材料が半導体層2になる場合には、本発明を適用することによって大電流密度化と低オン抵抗化を達成可能である。但し、逆の構成に対しては本発明は有効ではない。このように、本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれることは勿論である。
【符号の説明】
【0051】
1,10,20,30,40:接合素子
2:半導体層(第1半導体層)
3:半導体層(第2半導体層)
4:電極層(第1電極)
5:電極層(第2電極)
【特許請求の範囲】
【請求項1】
第1不純物濃度の不純物を有する、第1導電型の第1半導体層と、
前記第1半導体層に接合し、前記第1不純物濃度より高い第2不純物濃度の不純物を有する、前記第1導電型とは異なる第2導電型の第2半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記第2半導体層にオーミック接触する第2電極と
を備えることを特徴とする半導体装置。
【請求項2】
基板と、
前記基板の表面全面に配設された、第2不純物濃度の不純物を有する、第2導電型の第2半導体層と、
前記第2半導体層の表面にメサ状に積層された、前記第2不純物濃度より低い第1不純物濃度の不純物を有する、前記第2導電型とは異なる第1導電型の第1半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記第2半導体層にオーミック接触する第2電極と
を備えることを特徴とする半導体装置。
【請求項3】
基板と、
前記基板の表面全面に配設された、第3不純物濃度の不純物を有する、第2導電型の第3半導体層と、
前記第3半導体層の表面にメサ状に順次積層された、前記第3不純物濃度より低い第2不純物濃度の不純物を有する、第2導電型の第2半導体層、及び前記第2不純物濃度より低い第1不純物濃度の不純物を有する、第2導電型とは異なる第1導電型の第1半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記第3半導体層にオーミック接触する第2電極と
を備えることを特徴とする半導体装置。
【請求項4】
第3不純物濃度の不純物を有する、第2導電型の基板と、
前記基板の表面側にメサ状に順次積層された、前記第3不純物濃度より低い第2不純物濃度の不純物を有する、第2導電型の第2半導体層、及び前記第2不純物濃度より低い第1不純物濃度の不純物を有する、第2導電型とは異なる第1導電型の第1半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記基板にオーミック接触する第2電極と、
を備えることを特徴とする半導体装置。
【請求項5】
請求項1乃至請求項4のうち、いずれか1項に記載の半導体装置において、前記第1不純物濃度は前記第2不純物濃度より少なくとも一桁以上低いことを特徴とする半導体装置。
【請求項6】
請求項1乃至請求項5のうち、いずれか1項に記載の半導体装置において、前記第1半導体層の伝導不純物のエネルギー準位が半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にあることを特徴とする半導体装置。
【請求項7】
請求項1乃至請求項6のうち、いずれか1項に記載の半導体装置において、前記第1半導体層の厚みL1が、熱的平衡状態において、前記第1電極の整流性接触が第1半導体層に形成する空乏層の幅をWSB、第1半導体層と第2半導体層の双極性接合が第1半導体層側に形成する空乏層の幅をWPN1とするとき、L1≦WSB+WPN1を満足することを特徴とする半導体装置。
【請求項8】
請求項1乃至請求項7のうち、いずれか1項に記載の半導体装置において、ダイヤモンド(C)、炭化珪素(SiC)、酸化亜鉛(ZnO)、チッ化アルミニウム(AlN)、及びチッ化ホウ素(BN)の中から選ばれた1つを主材料として構成されていることを特徴とする半導体装置。
【請求項9】
請求項1乃至請求項7のうち、いずれか1項に記載の半導体装置において、常温以下の低温で動作することを意図して製造された炭化珪素(SiC)、チッ化ガリウム(GaN)、ガリウム砒素(GaAs)、シリコン(Si)、及びゲルマニウム(Ge)のいずれかを主材料として構成されていることを特徴とする半導体装置。
【請求項10】
請求項1乃至請求項9のうち、いずれか1項に記載の半導体装置において、前記第1電極と前記第2電極が同一電極材料により形成されていることを特徴とする半導体装置。
【請求項11】
請求項1乃至請求項10のうち、いずれか1項に記載の半導体装置において、前記第1電極及び/又は前記第2電極がチタン(Ti)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、白金(Pt)から選ばれた1つの元素、又はこれら元素のうちの1つを含む2元素以上からなる合金、又は、これら元素の炭化物、窒化物、及び珪化物から選ばれた1つにより構成されていることを特徴とする半導体装置。
【請求項12】
請求項1乃至請求項11のうち、いずれか1項に記載の半導体装置において、前記第1半導体層の禁制帯幅が前記第2半導体層の禁制帯幅より小さいことを特徴とする半導体装置。
【請求項1】
第1不純物濃度の不純物を有する、第1導電型の第1半導体層と、
前記第1半導体層に接合し、前記第1不純物濃度より高い第2不純物濃度の不純物を有する、前記第1導電型とは異なる第2導電型の第2半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記第2半導体層にオーミック接触する第2電極と
を備えることを特徴とする半導体装置。
【請求項2】
基板と、
前記基板の表面全面に配設された、第2不純物濃度の不純物を有する、第2導電型の第2半導体層と、
前記第2半導体層の表面にメサ状に積層された、前記第2不純物濃度より低い第1不純物濃度の不純物を有する、前記第2導電型とは異なる第1導電型の第1半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記第2半導体層にオーミック接触する第2電極と
を備えることを特徴とする半導体装置。
【請求項3】
基板と、
前記基板の表面全面に配設された、第3不純物濃度の不純物を有する、第2導電型の第3半導体層と、
前記第3半導体層の表面にメサ状に順次積層された、前記第3不純物濃度より低い第2不純物濃度の不純物を有する、第2導電型の第2半導体層、及び前記第2不純物濃度より低い第1不純物濃度の不純物を有する、第2導電型とは異なる第1導電型の第1半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記第3半導体層にオーミック接触する第2電極と
を備えることを特徴とする半導体装置。
【請求項4】
第3不純物濃度の不純物を有する、第2導電型の基板と、
前記基板の表面側にメサ状に順次積層された、前記第3不純物濃度より低い第2不純物濃度の不純物を有する、第2導電型の第2半導体層、及び前記第2不純物濃度より低い第1不純物濃度の不純物を有する、第2導電型とは異なる第1導電型の第1半導体層と、
前記第1半導体層に整流性接触する第1電極と、
前記基板にオーミック接触する第2電極と、
を備えることを特徴とする半導体装置。
【請求項5】
請求項1乃至請求項4のうち、いずれか1項に記載の半導体装置において、前記第1不純物濃度は前記第2不純物濃度より少なくとも一桁以上低いことを特徴とする半導体装置。
【請求項6】
請求項1乃至請求項5のうち、いずれか1項に記載の半導体装置において、前記第1半導体層の伝導不純物のエネルギー準位が半導体装置の動作温度に対応する熱励起エネルギーよりも深い位置にあることを特徴とする半導体装置。
【請求項7】
請求項1乃至請求項6のうち、いずれか1項に記載の半導体装置において、前記第1半導体層の厚みL1が、熱的平衡状態において、前記第1電極の整流性接触が第1半導体層に形成する空乏層の幅をWSB、第1半導体層と第2半導体層の双極性接合が第1半導体層側に形成する空乏層の幅をWPN1とするとき、L1≦WSB+WPN1を満足することを特徴とする半導体装置。
【請求項8】
請求項1乃至請求項7のうち、いずれか1項に記載の半導体装置において、ダイヤモンド(C)、炭化珪素(SiC)、酸化亜鉛(ZnO)、チッ化アルミニウム(AlN)、及びチッ化ホウ素(BN)の中から選ばれた1つを主材料として構成されていることを特徴とする半導体装置。
【請求項9】
請求項1乃至請求項7のうち、いずれか1項に記載の半導体装置において、常温以下の低温で動作することを意図して製造された炭化珪素(SiC)、チッ化ガリウム(GaN)、ガリウム砒素(GaAs)、シリコン(Si)、及びゲルマニウム(Ge)のいずれかを主材料として構成されていることを特徴とする半導体装置。
【請求項10】
請求項1乃至請求項9のうち、いずれか1項に記載の半導体装置において、前記第1電極と前記第2電極が同一電極材料により形成されていることを特徴とする半導体装置。
【請求項11】
請求項1乃至請求項10のうち、いずれか1項に記載の半導体装置において、前記第1電極及び/又は前記第2電極がチタン(Ti)、アルミニウム(Al)、ニッケル(Ni)、モリブデン(Mo)、タングステン(W)、タンタル(Ta)、白金(Pt)から選ばれた1つの元素、又はこれら元素のうちの1つを含む2元素以上からなる合金、又は、これら元素の炭化物、窒化物、及び珪化物から選ばれた1つにより構成されていることを特徴とする半導体装置。
【請求項12】
請求項1乃至請求項11のうち、いずれか1項に記載の半導体装置において、前記第1半導体層の禁制帯幅が前記第2半導体層の禁制帯幅より小さいことを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−260278(P2009−260278A)
【公開日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願番号】特願2009−44570(P2009−44570)
【出願日】平成21年2月26日(2009.2.26)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度独立行政法人科学技術振興機構「産学共同シーズイノベーション化事業/顕在化ステージにおける研究課題/自動車動力系利用のための高温動作光素子開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000003997)日産自動車株式会社 (16,386)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
【公開日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願日】平成21年2月26日(2009.2.26)
【国等の委託研究の成果に係る記載事項】(出願人による申告)平成19年度独立行政法人科学技術振興機構「産学共同シーズイノベーション化事業/顕在化ステージにおける研究課題/自動車動力系利用のための高温動作光素子開発」委託研究、産業技術力強化法第19条の適用を受ける特許出願
【出願人】(000003997)日産自動車株式会社 (16,386)
【出願人】(301021533)独立行政法人産業技術総合研究所 (6,529)
【Fターム(参考)】
[ Back to top ]