半導体装置
【課題】 半導体チップにかかる応力やストレスを緩和して、半導体装置の信頼性を向上させること。
【解決手段】 半導体装置（２０）は、主面（２２ａ）を持つ配線基板（２２）と、この配線基板の主面上に配置された半導体チップ（２４）と、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に設けられた接着層と、を含む。接着層は、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に隙間（３８）ができるように介装された、少なくとも１片の接着部材（２６）から成る。
【解決手段】 半導体装置（２０）は、主面（２２ａ）を持つ配線基板（２２）と、この配線基板の主面上に配置された半導体チップ（２４）と、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に設けられた接着層と、を含む。接着層は、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に隙間（３８）ができるように介装された、少なくとも１片の接着部材（２６）から成る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、配線基板上に少なくとも１個の半導体チップを搭載した、半導体装置に関する。
【背景技術】
【０００２】
この種の半導体装置として、配線基板上に少なくとも１個の半導体チップを搭載したものが知られている。
【０００３】
例えば、特許文献１（特開２００４−７２００９号公報）は、配線基板と、配線基板の表面上に第１の絶縁性接着層を介して接着された第１の半導体チップ（下チップ）と、第１の半導体チップの表面（回路形成面）上に第２の絶縁性接着層（絶縁層）を介して接着された第２の半導体チップ（上チップ）と、を有する半導体装置を開示している。すなわち、特許文献１に開示された半導体装置は、上チップの裏面全面に絶縁層を設け、該絶縁層を介して上チップを下チップに積層した、ＭＣＰ（Multi Chip Package）である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−７２００９号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された半導体装置では、次に述べるような問題点がある。
【０００６】
詳述すると、上チップの裏面に形成する絶縁層は、ウエハ状態で貼り付けられ、ウエハを個々のチップ毎に切断する際に同時に絶縁層を形成している。そのため、半導体ウエハのチップエリア外、不良チップのエリアに無駄な部分が多くなる。このような絶縁層は、一般的に、ＤＡＦ（Die Attached Film）で形成されるが、ＤＡＦは高価な材料である。その結果、製造コストを低減するためには、上記無駄な部分の削減を検討する必要がある。
【課題を解決するための手段】
【０００７】
本発明の第１の態様による半導体装置は、主面を持つ配線基板と、この配線基板の主面上に配置された半導体チップと、配線基板の主面と半導体チップの裏面との間に設けられた接着層と、を含む半導体装置であって、接着層が、配線基板の主面と半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の接着部材から成る、ことを特徴とする。
【０００８】
本発明の第２の態様による半導体装置は、主面を持つ配線基板と、この配線基板の主面上に配置された第１の半導体チップと、第１の半導体チップの裏面と配線基板の主面との間に設けられた第１の接着層と、第１の半導体チップの主面上に配置された第２の半導体チップと、第２の半導体チップの裏面と第１の半導体チップの主面との間に設けられた第２の接着層と、を含む半導体装置であって、第２の接着層が、第２の半導体チップの裏面と第１の半導体チップの主面との間に隙間ができるように介装された、少なくとも１片の第２の接着部材から成る、
ことを特徴とする。
【発明の効果】
【０００９】
本発明によると、半導体チップ（又は第２の半導体チップ）を、配線基板（又は第１の半導体チップ）の主面上に、半導体チップ（又は第２の半導体チップ）より小さいサイズに個片化された少なくとも１片の接着部材から成る接着層（又は第２の接着層）を介して搭載しているので、半導体チップ（又は第２の半導体チップ）と配線基板（又は第１の半導体チップ）との接着面積を小さくすることができる。その結果、半導体チップ（又は第２の半導体チップ）にかかる応力やストレスを緩和できるので、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施例に係る半導体装置を示す断面図である。
【図２】図１に示した半導体装置の概略構成を示す平面図である。
【図３】図１に示した半導体装置の組立フローを示す断面図である。
【図４】図１に示した半導体装置において、半導体チップの裏面への接着層の形成工程を示す断面図である。
【図５】本発明の第１の実施例の第１の変形例を示す断面図である。
【図６】図５に示した半導体装置の概略康性を示す平面図である。
【図７】本発明の第２の実施例に係る半導体装置を示す断面図である。
【図８】図７に示した半導体装置の概略構成を示す平面図である。
【図９】図７に示した半導体装置の組立フローを示す断面図である。
【図１０】本発明の第２の実施例の第２の変形例を示す断面図である。
【図１１】本発明の第２の実施例の第３の変形例を示す断面図である。
【発明を実施するための形態】
【００１１】
先ず、本発明の要点について説明する。
【００１２】
本発明の第１の実施の形態に係る半導体装置では、半導体チップが、２片の接着部材（例えば、個片化されたＤＡＦ（Die Attached Film）から成る接着層を介して、配線基板の主面の上方に配置される。半導体チップは、その主面上に、対向する２辺に沿って複数個の電極パッドが設けられている。それぞれの電極パッドは、配線基板の主面に配置された接続パッドと、Ａｕ、Ｃｕ等の導電性ワイヤで電気的に接続される。２片の接着部材は、複数個の電極パッドに対応し、半導体チップの対向する２辺に沿って配置される。配線基板の主面には、封止樹脂層が形成され、この封止樹脂層によって半導体チップのほぼ全面と複数本のワイヤが覆われる。
【００１３】
第１の実施の形態に係る半導体装置は、その変形例として、半導体チップはその主面の中央領域に沿って複数個の電極パッドが設けられても良い。この場合、接着層は、１片の接着部材から成る。
【００１４】
本発明の第２の実施の形態に係る半導体装置では、第１の半導体チップを第１の接着層を介して配線基板の主面上に搭載し、個片化した少なくも１片の第２の接着部材から成る第２の接着層が設けられた第２の半導体チップが、第１の半導体チップの主面上に搭載される。
【実施例１】
【００１５】
図１及び図２を参照して、本発明の第１の実施例に係る半導体装置２０について説明する。図１は半導体装置２０を示す断面図であり、図２は半導体装置２０の概略構成を示す平面図である。尚、図２の平面図では、封止樹脂層（図１の３０）が省略されている。
【００１６】
ここでは、図１及び図２に示されるように、直交座標系（Ｘ，Ｙ，Ｚ）を使用している。図１及び図２に図示した状態では、直交座標系（Ｘ，Ｙ，Ｚ）において、Ｘ軸方向は前後方向（奥行方向）であり、Ｙ軸方向は左右方向（幅方向）であり、Ｚ軸方向は上下方向（高さ方向）である。
【００１７】
図示の半導体装置２０は、１枚の配線基板２２と、１個の半導体チップ２４と、２片の接着部材（接着層）２６と、複数本のワイヤ２８と、封止樹脂層３０と、複数個の半田ボール３２を有する。
【００１８】
配線基板２２は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板２２は、互いに対向する上面２２１ａ及び下面２２１ｂを持つ絶縁基材２２１と、この絶縁基材２２１の上面２２１ａ及び下面２２１ｂにそれぞれパターン形成された上側配線層（図示せず）及び下側配線層（図示せず）と、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜２２２及び下側絶縁膜２２３とを有している。
【００１９】
配線基板２２の上面配線層には複数個の接続パッド２２４が接続形成され、配線基板２２の下側配線層には複数個のランド部２２５が接続形成されている。複数個の接続パッド２２４は、図２に示すように、配線基板２２の上面２２ａの周縁部近傍に配置されている。図示の例では、複数個の接続パッド２２４は、後述する半導体チップ２４を間に挟んで、左右方向Ｙに互いに離間して両側に配置され、前後方向Ｘに延在している。また、複数個のランド部２２５は、配線基板２２の下面（裏面）２２ｂに格子状に配置されている。複数個の接続バッド２２４と複数個のランド部２２５とは、それらに連続する配線と絶縁基材２２１を貫くビア２２６等により互いに接続されている。各接続パッド２２４には各ワイヤ２８が接続され、各ランド部２２５には各半田ボール３２が搭載される。
【００２０】
上側絶縁膜２２２は、例えばソルダーレジスト（ＳＲ）から構成される。上側絶縁膜２２２は、予め定められた所定の領域を除いて、絶縁基材２２１の上面２２１ａ全面に形成される。換言すると、上側絶縁膜２２２は、その一部が所定の領域に関して除去されており、一つ以上の開口部２２２ａを有している。これら開口部２２２ａは、複数個の接続パッド２２４が形成された領域及びその周辺領域を露出させる。
【００２１】
下側絶縁膜２２３も、例えばソルダーレジスト（ＳＲ）から構成される。
【００２２】
半導体チップ２４は、略矩形の板状で、その上面（主面）２４ａ側に所定の回路及び複数個の電極パッド２４１が形成されている。複数個の電極パッド２４１は、半導体チップ２４の左右方向Ｙに対向する２辺に沿って配列形成されている。
【００２３】
半導体チップ２４は、２片の接着部材（接着層）２６を介して、配線基板２２の上面（主面）２２ａの上方に搭載されている。各接着部材（接着層）２６は、例えば個片化されたＤＡＦ（Die Attached Film）から成る。接着部材（接着層）２６は、複数個の電極パッド２４１に対応し、半導体チップ２４の下面（裏面）２４ｂ側の左右方向Ｙに対向する２辺に沿って２つ配置されている。
【００２４】
複数本のワイヤ２８の各々は、例えば、Ａｕ、Ｃｕ等の導電性金属からなる。複数本のワイヤ２８は、複数個の電極パッド２４１とこれらに対応する複数個の接続パッド２２４との間を電気的に接続する。換言すれば、複数個の電極パッド２４１は、配線基板２２の複数個の接続パッド２２４とそれぞれ複数本のワイヤ２８で電気的に接続されている。
【００２５】
封止樹脂層３０は、絶縁性樹脂からなり、配線基板２２の主面（上面）２２ａ側に形成されている。すなわち、封止樹脂層３０によって、半導体チップ２４のほぼ全面と複数本のワイヤ２８とが覆われる。
【００２６】
換言すれば、本第１の実施例による半導体装置（２０）は、主面（２２ａ）を持つ配線基板（２２）と、この配線基板（２２）の主面（２２ａ）上に配置された半導体チップ（２４）と、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に設けられた接着層と、を含む半導体装置であって、上記接着層が、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に隙間ができるように介装された、少なくとも１片の接着部材（２６）から成る、ことを特徴とする。
【００２７】
すなわち、本第１の実施例による半導体装置（２０）では、半導体チップ（２４）を、配線基板（２２）の主面（２２ａ）上に、半導体チップ（２４）より小さいサイズに個片化された少なくとも１片の接着部材（２６）から成る接着層により搭載している。
【００２８】
次に、第１の実施例に係る半導体装置２０に係る効果について説明する。
【００２９】
第１に、半導体チップ２４を、配線基板２２の主面（上面）２２ａに、半導体チップ２４より小さいサイズに個片化された少なくとも１片の接着部材２６から成る接着層により搭載しているので、配線基板２２に対する半導体チップ２４の接着面積を小さくすることができる。その結果、半導体チップ２４、接着層（接着部材）２６、配線基板２２の熱膨張係数による半導体チップ２４にかかる応力やストレスが緩和される。したがって、この応力・ストレスに起因した半導体チップ２４のチップ反りやチップクラックの発生も低減できる。それにより、半導体装置２０の信頼性を向上させることができる。
【００３０】
第２に、半導体チップ２４の周囲、ほぼ全面（接着層（接着部材）２６の接続部分を除く）を、同一の封止樹脂層３０で包み込むように構成される。その結果、半導体装置２０の耐湿性を向上させることができる。
【００３１】
第３に、個片化された接着層（接着部材）２６を用いることで、不良チップやウエハの外周領域の無駄な部分に接着層を形成することがなくなる。その結果、半導体装置２０の部品コストを低減できる。
【００３２】
第４に、個片化された接着層（接着部材）２６を用いているが、半導体チップ２４の複数個の電極パッド２４１の下方に接着層（接着部材）２６を配置している。そのため、接着層（接着部材）２６がワイヤボンディング時の支えとなり、良好にワイヤ接続できる。
【００３３】
第５に、半導体チップ２４の裏面（下面）２４ｂ側の対向する２辺に沿って２片の接着部材２６を配置し、当該２辺に平行な方向で封止樹脂層３０を充填している。そのため、ボイドを発生することなく、半導体チップ２４と配線基板２２との間の隙間に封止樹脂層３０を充填させることができる。
【００３４】
図３は、半導体装置２０の組立フローを示す断面図である。
【００３５】
図３（ａ）を参照して、配線母基板３３は、位置決め穴（図示せず）が形成された枠部（図示せず）に囲まれた領域に、マトリックス状に配置された複数の製品形成部３４を有する。製品形成部３４の各々には、配線母基板３３の上面（主面）３３ａ上に複数個の接続パッド２２４が形成され、配線母基板３３の下面（裏面）３３ｂ上に複数個のランド部２２５が形成されている。これら製品形成部３４が後にダイシングライン３６に沿って個々に切断され、配線基板２２となる。
【００３６】
次に、図３（ｂ）に示されるように、配線母基板３３の主面（上面）３３ａ上の複数の製品形成部３４に、複数個の半導体チップ２４を形成する。各半導体チップ２４は、その裏面（下面）２４ｂに設けられた２片の接着部材２６から成る接着層により、配線母基板３３の主面３３ａ上に接着固定される。したがって、半導体チップ２４の裏面（下面）２４ｂと配線母基板３３の主面（上面）３３ａとの間には、２片の接着部材２６間に挟まれた隙間３８が形成される。
【００３７】
引き続いて、図３（ｂ）に示されるように、半導体チップ２４の複数個の電極パッド２４１と対応する複数個の接続パッド２２４との間を、それぞれ、複数本のワイヤ２８により接続する。
【００３８】
次に、図３（ｃ）に示されるように、配線母基板３３の主面（上面）３３ａ側に、一括モールドによって封止樹脂層３０を形成する。このとき、封止樹脂層３０は、上記隙間３８にも充填される。
【００３９】
次に、図３（ｄ）に示されるように、配線母基板３３の上下を引っ繰り返して、配線母基板３３の裏面（下面）３３ｂ側の複数個のランド部２２５にそれぞれ複数個の半田ボール３２を搭載する。これらの半田ボール３２が、半導体装置２０の外部端子として利用される。
【００４０】
複数個の半田ボール３２の搭載は、例えば、複数個のランド部２２５に対応して配列形成された複数の吸着孔を備える吸着機構（図示せず）を用いて行なうことができる。この場合、吸着機構に複数個の半田ボール３２を吸着保持させ、保持された複数個の半田ボール３２にフラックスを転写形成して、配線母基板３２の複数個のランド部２２５に一括搭載する。その後、リフロー処理により、複数個の半田ボール３２と複数個のランド部２２５との間を接続固定する。
【００４１】
次に、図３（ｅ）に示されるように、封止樹脂層３０をダイシングテープ４０に接着し、封止樹脂層３０及び配線母基板３２をダイシングテープ４０に支持させる。それから図示しないダイシングブレードを用いて、配線母基板３２及び封止樹脂層３０をダイシングライン３６（図３（ａ）参照）に沿って縦横に切断する。これにより、配線母基板３２は、製品形成部３４毎に個片化される。その後、個片化された製品形成部３４及び封止樹脂層３０をダイシングテープ４０からピックアップすることで、図１に示すような半導体装置２０が得られる。
【００４２】
換言すれば、本第１の実施例による半導体装置（２０）の製造方法は、主面（２２ａ）を持つ配線基板（２２）を準備し、配線基板（２２）の主面（２２ａ）上に、少なくとも１片の接着部材（２６）から成る接着層を介して、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４）との間に隙間（３８）ができるように、半導体チップ（２４）を搭載する。
【００４３】
図４を参照して、半導体チップ２４の裏面２４ｂへ２片の接着部材２６から成る接着層を形成する工程について説明する。
【００４４】
まず、図示しない接着シートを所定のサイズに個片化することで、複数の個片の接着部材２６が準備される。個片の接着部材２６は、例えば電極パッド２４１のサイズが８０μｍ幅の場合、約２倍の幅の１６０μｍ幅で構成される。
【００４５】
次に、図４（ａ）に示されるように、供給ステージ４２上に所定の間隔で、２片の接着部材２６を載置する。供給ステージ４２上に載置された２片の接着部材２６は、供給ステージ４２の吸着孔４２ａから吸引されることで所定の位置に保持固定される。本実施例では、半導体チップ２４の複数個の電極パッド２４１が形成された２辺に対応する間隔で、２片の接着部材２６が配置される。
【００４６】
次に、図４（ｂ）に示されるように、ボンディングツール４４で半導体チップ２４の主面（上面）２４ａを保持し、所定の間隔で配置された２片の接着部材２６に、複数個の電極パッド２４１が形成された辺が対応するように位置あわせされる。
【００４７】
そして、図４（ｃ）に示されるように、ボンディングツール４４により加熱された半導体チップ２４の裏面（下面）２４ｂを２片の接着部材２６に押し付ける。
【００４８】
これにより、２片の接着部材２６は半導体チップ２４の裏面２４ｂに接着され、図４（ｄ）に示されるように、選択的に２片の接着部材２６が貼り付けられた半導体チップ２４が得られる。
【００４９】
その後、ボンディングツール４４に保持された半導体チップ２４は、ボンディング温度まで加熱され、２片の接着部材２６から成る接着層も溶融される。
【００５０】
そして、半導体チップ２４を、図４（ｅ）に示されるように、ボンディングステージ４６上の配線基板２２の主面（上面）２２ａの上方に搭載する。その後、所定の温度でキュアすることで、２片の接着部材（接着層）２６が硬化され、半導体チップ２４と配線基板２２との間に隙間３８を形成するように、半導体チップ２４を配線基板２２の主面２２ａ上に搭載できる。
【００５１】
このように、半導体チップ２４の裏面２４ｂに、２片の接着部材２６から成る接着層を形成するように構成したことで、不良チップやチップエリア外の部分への接着層を形成することなく、接着シートを利用できる。
【００５２】
［変形例１］
図５及び図６を参照して、本発明の第１の実施例の第１の変形例に係る半導体装置２０Ａについて説明する。図５は半導体装置２０Ａを示す断面図であり、図６は半導体装置２０Ａの概略構成を示す平面図である。図１及び図２に示した半導体装置２０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
【００５３】
図示の半導体装置２０Ａは、第１の実施例に係る半導体装置２０とほぼ同様に構成されており、半導体チップ２４Ａは、その上面（主面）２４Ａａ上に、中央領域に沿って複数個の電極パッド２４１Ａが設けられており、当該半導体チップ２２Ａが、１片の接着部材２６から成る接着層を介して、配線基板２２の主面（上面）２２ａの上方に搭載されている点で、第１の実施例に係る半導体装置２０と異なる。
【００５４】
本第１の変形例の半導体装置２０Ａも、上記第１の実施例に係る半導体装置２０と同様の効果が得られると共に、さらに、配線基板２２に対する半導体チップ２４Ａの接着面積を低減できるため、半導体チップ２４Ａにかかる応力・ストレスを低減できる。
【実施例２】
【００５５】
次に、図７及び図８を参照して、本発明の第２の実施例に係る半導体装置５０について説明する。図７は半導体装置５０を示す断面図であり、図８は半導体装置５０の概略構成を示す平面図である。尚、図８の平面図では、封止樹脂層（図７の６０）、第２の半導体チップ（図７の５４）、および複数本の第２のワイヤ（図７の５８）が省略されている。
【００５６】
ここでは、図７及び図８に示されるように、直交座標系（Ｘ，Ｙ，Ｚ）を使用している。図７及び図８に図示した状態では、直交座標系（Ｘ，Ｙ，Ｚ）において、Ｘ軸方向は前後方向（奥行方向）であり、Ｙ軸方向は左右方向（幅方向）であり、Ｚ軸方向は上下方向（高さ方向）である。
【００５７】
図示の半導体装置５０は、１枚の配線基板５２と、第１の半導体チップ５３と、第２の半導体チップ５４と、第１の接着層５５と、２片の第２の接着部材５６から成る第２の接着層と、複数本の第１のワイヤ５７と、複数本の第２のワイヤ５８と、封止樹脂層６０と、複数個の半田ボール６２とを有する。
【００５８】
配線基板５２は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板５２は、互いに対向する上面５２１ａ及び下面５２１ｂを持つ絶縁基材５２１と、この絶縁基材５２１の上面５２１ａ及び下面５２１ｂにそれぞれパターン形成された上側配線層（図示せず）及び下側配線層（図示せず）と、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜５２２及び下側絶縁膜５２３とを有している。
【００５９】
配線基板５２の上面配線層には複数個の接続パッド５２４が接続形成され、配線基板５２の下側配線層には複数個のランド部５２５が接続形成されている。複数個の接続パッド５２４は、図８に示すように、配線基板５２の主面（上面）５２ａの周縁部近傍に配置されている。図示の例では、複数個の接続パッド５２４は、後述する第１の半導体チップ５３を間に挟んで、左右方向Ｙに互いに離間して両側に配置され、前後方向Ｘに延在している。また、複数個のランド部５２５は、配線基板５２の裏面（下面）５２ｂに格子状に配置されている。複数個の接続バッド５２４と複数個のランド部５２５とは、それらに連続する配線と絶縁基材５２１を貫くビア５２６等により互いに接続されている。各接続パッド５２４には第１及び第２のワイヤ５７、５８が接続され、各ランド部５２５には各半田ボール６２が搭載される。
【００６０】
上側絶縁膜５２２は、例えばソルダーレジスト（ＳＲ）から構成される。上側絶縁膜５２２は、予め定められた所定の領域を除いて、絶縁基材５２１の上面５２１ａ全面に形成される。換言すると、上側絶縁膜５２２は、その一部が所定の領域に関して除去されており、一つ以上の開口部５２２ａを有している。これら開口部５２２ａは、複数個の接続パッド５２４が形成された領域及びその周辺領域を露出させる。
【００６１】
下側絶縁膜５２３も、例えばソルダーレジスト（ＳＲ）から構成される。
【００６２】
第１の半導体チップ５３は、略矩形の板状で、その主面（上面）５３ａ側に所定の回路及び複数個の第１の電極パッド５３１が形成されている。複数個の第１の電極パッド５３１は、第１の半導体チップ５３の左右方向Ｙに対向する２辺に沿って配列形成されている。
【００６３】
第１の半導体チップ５３は、第１の接着層５５を介して、配線基板５２の主面（上面）５２ａの上方に搭載されている。第１の接着層５５は、例えばＤＡＦ（Die Attached Film）から成る。
【００６４】
第２の半導体チップ５４は、第１の半導体チップ５３と同様に、略矩形の板状で、その主面（上面）５４ａ側に所定の回路及び複数個の第２の電極パッド５４１が形成されている。複数個の第２の電極パッド５４１も、第２の半導体チップ５４の左右方向Ｙに対向する２辺に沿って配列形成されている。
【００６５】
第２の半導体チップ５４は、２片の接着部材５６から成る第２の接着層を介して、第１の半導体チップ５３の主面（上面）５３ａの上方に搭載されている。各接着部材５６は、例えば個片化されたＤＡＦ（Die Attached Film）から成る。２片の接着部材５６は、複数個の第２の電極パッド５４１に対応し、第２の半導体チップ５４の裏面（下面）５４ｂ側の左右方向Ｙに対向する２辺に沿って２つ配置されている。
【００６６】
複数本の第１及び第２のワイヤ５７、５８の各々は、例えば、Ａｕ、Ｃｕ等の導電性金属からなる。複数本の第１のワイヤ５７は、複数個の第１の電極パッド５３１とこれらに対応する複数個の接続パッド５２４との間を電気的に接続する。複数本の第２のワイヤ５８は、複数個の第２の電極パッド５４１とこれらに対応する複数個の接続パッド５２４との間を電気的に接続する。換言すれば、複数個の第１及び第２の電極パッド５３１、５４１は、配線基板５２の複数個の接続パッド５２４と、それぞれ、複数本の第１及び第２のワイヤ５７、５８で電気的に接続されている。
【００６７】
封止樹脂層６０は、絶縁性樹脂からなり、配線基板５２の主面（上面）５２ａ側に形成されている。すなわち、封止樹脂層６０によって、第１及び第２の半導体チップ５３、５４のほぼ全面と複数本の第１及び第２のワイヤ５７、５８とが覆われる。
【００６８】
換言すれば、本第２の実施例による半導体装置（５０）は、主面（５２ａ）を持つ配線基板（５２）と、この配線基板（５２）の主面（５２ａ）上に配置された第１の半導体チップ（５３）と、第１の半導体チップ（５３）の裏面（５３ｂ）と配線基板（５２）の主面（５２ａ）との間に設けられた第１の接着層（５５）と、第１の半導体チップ（５３）の主面（５３ａ）上に配置された第２の半導体チップ（５４）と、第２の半導体チップ（５４）の裏面（５４ｂ）と第１の半導体チップ（５３）の主面（５３ａ）との間に設けられた第２の接着層と、を含む半導体装置であって、上記第２の接着層が、第２の半導体チップ（５４）の裏面（５４ｂ）と第１の半導体チップ（５３）の主面（５３ａ）との間に隙間ができるように介装された、少なくとも１片の第２の接着部材（５６）から成る、ことを特徴とする。
【００６９】
本第２の実施例の半導体装置５０も、上記第１の実施例に係る半導体装置２０と同様の効果が得られると共に、複数の半導体チップ５３、５４を搭載することで、半導体装置５０の大容量化或いは高機能化を図ることができる。
【００７０】
また、第２の半導体チップ５４の２片の第２の接着部材５６から成る接着層が、第１の半導体チップ５３と配線基板５２とを接続する複数本の第１のワイヤ５７を包み込むように配置されるので、モールド時の封止樹脂層６０の流動によるワイヤ流れ、ワイヤショートの発生を低減できる。
【００７１】
図９は、半導体装置５０の組立フローを示す断面図である。
【００７２】
図９（ａ）を参照して、配線母基板６３は、位置決め穴（図示せず）が形成された枠部（図示せず）に囲まれた領域に、マトリックス状に配置された複数の製品形成部６４を有する。製品形成部６４の各々には、配線母基板６３の主面（上面）６３ａ上に複数個の接続パッド５２４が形成され、配線母基板６３の裏面（下面）６３ｂ上に複数個のランド部５２５が形成されている。これら製品形成部６４が後にダイシングライン６６に沿って個々に切断され、配線基板５２となる。
【００７３】
次に、図９（ｂ）に示されるように、配線母基板６３の主面（上面）６３ａ上の複数の製品形成部６４に、複数個の第１の半導体チップ５３を搭載する。各第１の半導体チップ５３は、その裏面（下面）５３ｂに設けられた第１の接着層５５により、配線母基板６３の主面６３ａ上に接着固定される。引き続いて、図９（ｂ）に示されるように、第１の半導体チップ５３の複数個の第１の電極パッド５３１と対応する複数個の接続パッド５２４との間を、それぞれ、複数本の第１のワイヤ５７により接続する。
【００７４】
次に、図９（ｃ）に示されるように、複数個の第１の半導体チップ５３の主面（上面）５３ａ上に、複数個の第２の半導体チップ５４を搭載する。各第２の半導体チップ５４は、その裏面（下面）５４ｂに設けられた２片の第２の接着部材５６から成る第２の接着層により、対応する第１の半導体チップ５３の主面５３ａ上に接着固定される。したがって、第２の半導体チップ５４の裏面（下面）５４ｂと第１の半導体チップ５３の主面（上面）５３ａとの間には、２片の第２の接着部材５６間に挟まれた隙間６８が形成される。引き続いて、図９（ｃ）に示されるように、第２の半導体チップ５４の複数個の第２の電極パッド５４１と対応する複数個の接続パッド５２４との間を、それぞれ、複数本の第２のワイヤ５８により接続する。
【００７５】
次に、図９（ｄ）に示されるように、配線母基板６３の主面（上面）６３ａ側に、一括モールドによって封止樹脂層６０を形成する。このとき、封止樹脂層６０は、上記隙間６８にも充填される。
【００７６】
次に、図９（ｅ）に示されるように、配線母基板６３の上下を引っ繰り返して、配線母基板６３の裏面（下面）６３ｂ側の複数個のランド部５２５にそれぞれ複数個の半田ボール６２を搭載する。これらの半田ボール６２が、半導体装置５０の外部端子として利用される。
【００７７】
複数個の半田ボール６２の搭載は、例えば、複数個のランド部５２５に対応して配列形成された複数の吸着孔を備える吸着機構（図示せず）を用いて行なうことができる。この場合、吸着機構に複数個の半田ボール６２を吸着保持させ、保持された複数個の半田ボール６２にフラックスを転写形成して、配線母基板６３の複数個のランド部５２５に一括搭載する。その後、リフロー処理により、複数個の半田ボール６２と複数個のランド部５２５との間を接続固定する。
【００７８】
次に、図９（ｆ）に示されるように、封止樹脂層６０をダイシングテープ７０に接着し、封止樹脂層６０及び配線母基板６３をダイシングテープ７０に支持させる。それから図示しないダイシングブレードを用いて、配線母基板６３及び封止樹脂層６０をダイシングライン６６（図９（ａ）参照）に沿って縦横に切断する。これにより、配線母基板６３は、製品形成部６４毎に個片化される。その後、個片化された製品形成部６４及び封止樹脂層６０をダイシングテープ７０からピックアップすることで、図７に示すような半導体装置５０が得られる。
【００７９】
換言すれば、本第２の実施例による半導体装置（５０）の製造方法は、主面（５２ａ）を持つ配線基板（５２）を準備し、この配線基板（５２）の主面（５２ａ）上に第１の接着層（５５）を介して第１の半導体チップ（５３）を搭載し、第１の半導体チップ（５３）の主面（５３ａ）上に配置された複数個の第１の電極パッド（５３１）と配線基板（５２）の主面（５２ａ）上に配置された複数個の接続パッド（５２４）とをそれぞれ複数本の第１のワイヤ（５７）で電気的に接続し、第１の半導体チップ（５３）上に、少なくとも１片の第２の接着部材（５６）から成る第２の接着層を介して、第２の半導体チップ（５４）の裏面（５４ｂ）と第１の半導体チップ（５３）の主面（５３ａ）との間に隙間（６８）ができるように、第２の半導体チップ（５４）を搭載する。
【００８０】
［変形例２］
図１０を参照して、本発明の第２の実施例の第２の変形例に係る半導体装置５０Ａについて説明する。図１０は半導体装置５０Ａを示す断面図である。図７及び図８に示した半導体装置５０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
【００８１】
図示の半導体装置５０Ａは、第２の実施例に係る半導体装置５０とほぼ同様に構成されており、第１の接着層５５の代わりに、個片化されたＤＡＦ（Die Attached Film）から成る２片の第１の接着部材５５Ａから成る第１の接着層を用いる点で、第２の実施例に係る半導体装置５０と異なる。
【００８２】
本第２の変形例の半導体装置５０Ａも、上記第２の実施例に係る半導体装置５０と同様の効果が得られる。
【００８３】
［変形例３］
図１１を参照して、本発明の第２の実施例の第３の変形例に係る半導体装置５０Ｂについて説明する。図１１は半導体装置５０Ｂを示す断面図である。図７及び図８に示した半導体装置５０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
【００８４】
図示の半導体装置５０Ｂは、第２の実施例に係る半導体装置５０とほぼ同様に構成されており、第２の半導体チップ５４Ａは、その主面（上面）５４Ａａ上に、中央領域に沿って複数個の第２の電極パッド５４１Ａが設けられており、当該第２の半導体チップ５４Ａが、１片の第２の接着部材５６から成る第２の接着層を介して、第１の半導体チップ５３の主面（上面）５３ａの上方に搭載されている点で、第２の実施例に係る半導体装置５０と異なる。
【００８５】
すなわち、第２の実施例に係る半導体装置５０では、同じパッド配置の２つの半導体チップ５３、５４を積層搭載した場合について説明しているが、本第３の変形例の半導体装置５０Ｂでは、異なるパッド配置の２つの半導体チップ５３、５４Ａを積層搭載している。
【００８６】
本第３の変形例の半導体装置５０Ｂも、上記第１の実施例に係る半導体装置２０と同様の効果が得られると共に、さらに、第２の半導体チップ５４Ａと第１の半導体チップ５３との間の接着面積を低減できるため、第２の半導体チップ５４Ａにかかる応力・ストレスを低減できる。
【００８７】
以上、本発明者によってなされた発明をいくつかの実施例に即して具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更・変形が可能であることは言うまでもない。
【００８８】
例えば、上記第１及び第２の実施例では、配線基板上に、１個の半導体チップ或いは２個の半導体チップを搭載する場合について説明したが、配線基板上に、３個以上の半導体チップを積層搭載したＭＣＰに対しても、本発明を適用することができる。
【００８９】
この場合、半導体装置は、主面を持つ配線基板と、該配線基板の主面上に順次積層して配置された第１乃至第Ｎ（Ｎは３以上の整数）の半導体チップと、前記第１の半導体チップの裏面と前記配線基板の主面との間に設けられた第１の接着層と、第ｎ（２≦ｎ≦Ｎ）の半導体チップの裏面と第（ｎ−１）の半導体チップの主面との間に設けられた第ｎの接着層と、を含む半導体装置において、少なくとも１つの第ｍ（ｍはｎから選択された１つ）の接着層が、前記第ｍの半導体チップの裏面と前記第（ｍ−１）の半導体チップの主面との間に隙間ができるように介装された、少なくとも１片の第ｍの接着部材から成る。
【００９０】
また、上記第２の実施例では、配線基板上に、複数個の半導体チップが積層されたＭＣＰについて説明したが、配線基板上に、複数個の半導体チップが並置されたＭＣＰに対しても、本発明を適用することができる。
【００９１】
さらに、上記実施例では、ガラスエポキシ基材からなる配線基板を備える半導体装置について説明したが、本発明は、ポリイミド基材からなるフレキシブル配線基板を備えた半導体装置に適用することもできる。
【００９２】
本発明は、様々な半導体装置に搭載することができる。即ち、半導体装置は、それぞれ情報記憶機能を備えたＣＰＵ（Central Processing Unit）、ＭＣＵ（Micro Control Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＡＳＳＰ（Application Specific Standard Circuit）等の半導体製品全般に、本願発明が適用できる。また本願を適用したデバイスは、ＭＣＰ（マルチチップパッケージ）以外に、ＳＯＣ（システムオンチップ）やＰＯＰ（パッケージオンパッケージ）等の半導体装置に適用できる。また、トランジスタは、電界効果トランジスタ（Filed Effect Transistor; FET）であればよく、ＭＯＳ（Metal Oxide Semiconductor）以外にもＭＩＳ（Metal-Insulator Semiconductor）、ＴＦＴ（Thin Film Transistor）等の様々なＦＥＴに適用できる。トランジスタは、ＦＥＴ以外のトランジスタであっても良い。また、Ｐチャンネル型のトランジスタまたはＰＭＯＳトランジスタは、第１導電型のトランジスタ、Ｎチャンネル型のトランジスタまたはＮＭＯＳトランジスタは、第２導電型のトランジスタの代表例である。更に、Ｐ型の半導体基板に限らず、Ｎ型の半導体基板であっても良いし、ＳＯＩ（Silicon on Insulator）構造の半導体基板であっても、それ以外の半導体基板であっても良い。
【００９３】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００９４】
（付記１） 主面を持つ配線基板を準備し、
前記配線基板の主面上に、少なくとも１片の接着部材から成る接着層を介して、前記配線基板の主面と半導体チップの裏面との間に隙間ができるように、前記半導体チップを搭載する、
半導体装置の製造方法。
【００９５】
（付記２） 前記半導体チップは、その主面上に、複数個の電極パッドを持ち、
前記接着部材を、前記複数個の電極パッドと対向する位置に配置する、
付記１に記載の半導体装置の製造方法。
【００９６】
（付記３） 前記複数個の電極パッドは、前記半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
２片の接着部材を前記２辺の周辺領域と対向して配置する、
付記２に記載の半導体装置の製造方法。
【００９７】
（付記４） 前記複数個の電極パッドは、前記半導体チップの主面上の中央領域に沿って配置されており、
１片の接着部材を前記中央領域と対向して配置する、
付記２に記載の半導体装置の製造方法。
【００９８】
（付記５） 前記配線基板は、その主面上に、複数個の接続パッドを持ち、
前記複数個の電極パッドと前記複数個の接続パッドとをそれぞれ複数本のワイヤで電気的に接続し、
前記配線基板の主面上で、前記半導体チップと前記複数本のワイヤとを封止樹脂層で覆う、
付記２乃至４のいずれか１つに記載の半導体装置の製造方法。
【００９９】
（付記６） 前記配線基板は、その裏面上に、前記複数個の接続パッドと当該配線基板を貫くビアを介してそれぞれ接続された複数個のランド部を持ち、
前記複数個のランド部上にそれぞれ複数個の半田ボールを搭載する、
請求項５に記載の半導体装置の製造方法。
【０１００】
（付記７） 主面を持つ配線基板を準備し、
前記配線基板の主面上に第１の接着層を介して第１の半導体チップを搭載し、
前記第１の半導体チップの主面上に配置された複数個の第１の電極パッドと前記配線基板の主面上に配置された複数個の接続パッドとをそれぞれ複数本の第１のワイヤで電気的に接続し、
前記第１の半導体チップ上に、少なくとも１片の第２の接着部材から成る第２の接着層を介して、第２の半導体チップの裏面と前記第１の半導体チップの主面との間に隙間ができるように、前記第２の半導体チップを搭載する、
半導体装置の製造方法。
【０１０１】
（付記８） 前記第２の半導体チップは、その主面上に、複数個の第２の電極パッドを持ち、
前記第２の接着部材を、前記複数個の第２の電極パッドと対向する位置に配置する、
付記７に記載の半導体装置の製造方法。
【０１０２】
（付記９） 前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
２片の第２の接着部材を前記第２の半導体チップの２辺の周辺領域と対向して配置する、
付記８に記載の半導体装置の製造方法。
【０１０３】
（付記１０） 前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の中央領域に沿って配置されており、
１片の第２の接着部材を前記第２の半導体チップの中央領域と対向して配置する、
付記８に記載の半導体装置の製造方法。
【０１０４】
（付記１１） 前記第１の接着層が、前記配線基板の主面と前記第１の半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の第１の接着部材から成り、
前記第１の接着部材を、前記複数個の第１の電極パッドと対向する位置に配置する、
付記７乃至１０のいずれか１つに記載の半導体装置の製造方法。
【０１０５】
（付記１２） 前記複数個の第１の電極パッドは、前記第１の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
２片の第１の接着部材を前記第１の半導体チップの２辺の周辺領域と対向して配置する、
付記１１に記載の半導体装置の製造方法。
【０１０６】
（付記１３） 前記複数個の第２の電極パッドと前記複数個の接続パッドとをそれぞれ複数本の第２のワイヤで電気的に接続し、
前記配線基板の主面上で、前記第１の半導体チップ、前記第２の半導体チップ、前記複数本の第１のワイヤ、および前記複数本の第２のワイヤを封止樹脂層で覆う、
付記８乃至１２のいずれか１つに記載の半導体装置の製造方法。
【０１０７】
（付記１４） 前記配線基板は、その裏面上に、前記複数個の接続パッドと当該配線基板を貫くビアを介してそれぞれ接続された複数個のランド部を持ち、
前記複数個のランド部上にそれぞれ複数個の半田ボールを搭載する、
付記１３に記載の半導体装置の製造方法。
【符号の説明】
【０１０８】
２０、２０Ａ 半導体装置
２２ 配線基板
２２ａ 配線基板の主面（上面）
２２ｂ 配線基板の裏面（下面）
２２１ 絶縁基材
２２２ 第１の絶縁膜（ＳＲ）
２２３ 第２の絶縁膜（ＳＲ）
２２４ 接続パッド
２２５ ランド部
２４、２４Ａ 半導体チップ
２４ａ、２４Ａａ 半導体チップの主面（上面）
２４ｂ 半導体チップの裏面（下面）
２４１、２４１Ａ 電極パッド
２６ 接着層（接着部材）
２８ ワイヤ
３０ 封止樹脂層
３２ 半田ボール
５０、５０Ａ、５０Ｂ 半導体装置
５２ 配線基板
５２ａ 配線基板の主面（上面）
５２ｂ 配線基板の裏面（下面）
５２１ 絶縁基材
５２２ 第１の絶縁膜（ＳＲ）
５２３ 第２の絶縁膜（ＳＲ）
５２４ 接続パッド
５２５ ランド部
５３ 第１の半導体チップ
５３ａ 第１の半導体チップの主面（上面）
５３ｂ 第１の半導体チップの裏面（下面）
５３１ 第１の電極パッド
５４、５４Ａ 第２の半導体チップ
５４ａ、５４Ａａ 第２の半導体チップの主面（上面）
５４ｂ 第２の半導体チップの裏面（下面）
５４１、５４１Ａ 第２の電極パッド
５５、５５Ａ 第１の接着層（第１の接着部材）
５６ 第２の接着層（第２の接着部材）
５７ 第１のワイヤ
５８ 第２のワイヤ
６０ 封止樹脂層
６２ 半田ボール
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、配線基板上に少なくとも１個の半導体チップを搭載した、半導体装置に関する。
【背景技術】
【０００２】
この種の半導体装置として、配線基板上に少なくとも１個の半導体チップを搭載したものが知られている。
【０００３】
例えば、特許文献１（特開２００４−７２００９号公報）は、配線基板と、配線基板の表面上に第１の絶縁性接着層を介して接着された第１の半導体チップ（下チップ）と、第１の半導体チップの表面（回路形成面）上に第２の絶縁性接着層（絶縁層）を介して接着された第２の半導体チップ（上チップ）と、を有する半導体装置を開示している。すなわち、特許文献１に開示された半導体装置は、上チップの裏面全面に絶縁層を設け、該絶縁層を介して上チップを下チップに積層した、ＭＣＰ（Multi Chip Package）である。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−７２００９号公報（図１）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に開示された半導体装置では、次に述べるような問題点がある。
【０００６】
詳述すると、上チップの裏面に形成する絶縁層は、ウエハ状態で貼り付けられ、ウエハを個々のチップ毎に切断する際に同時に絶縁層を形成している。そのため、半導体ウエハのチップエリア外、不良チップのエリアに無駄な部分が多くなる。このような絶縁層は、一般的に、ＤＡＦ（Die Attached Film）で形成されるが、ＤＡＦは高価な材料である。その結果、製造コストを低減するためには、上記無駄な部分の削減を検討する必要がある。
【課題を解決するための手段】
【０００７】
本発明の第１の態様による半導体装置は、主面を持つ配線基板と、この配線基板の主面上に配置された半導体チップと、配線基板の主面と半導体チップの裏面との間に設けられた接着層と、を含む半導体装置であって、接着層が、配線基板の主面と半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の接着部材から成る、ことを特徴とする。
【０００８】
本発明の第２の態様による半導体装置は、主面を持つ配線基板と、この配線基板の主面上に配置された第１の半導体チップと、第１の半導体チップの裏面と配線基板の主面との間に設けられた第１の接着層と、第１の半導体チップの主面上に配置された第２の半導体チップと、第２の半導体チップの裏面と第１の半導体チップの主面との間に設けられた第２の接着層と、を含む半導体装置であって、第２の接着層が、第２の半導体チップの裏面と第１の半導体チップの主面との間に隙間ができるように介装された、少なくとも１片の第２の接着部材から成る、
ことを特徴とする。
【発明の効果】
【０００９】
本発明によると、半導体チップ（又は第２の半導体チップ）を、配線基板（又は第１の半導体チップ）の主面上に、半導体チップ（又は第２の半導体チップ）より小さいサイズに個片化された少なくとも１片の接着部材から成る接着層（又は第２の接着層）を介して搭載しているので、半導体チップ（又は第２の半導体チップ）と配線基板（又は第１の半導体チップ）との接着面積を小さくすることができる。その結果、半導体チップ（又は第２の半導体チップ）にかかる応力やストレスを緩和できるので、半導体装置の信頼性を向上させることができる。
【図面の簡単な説明】
【００１０】
【図１】本発明の第１の実施例に係る半導体装置を示す断面図である。
【図２】図１に示した半導体装置の概略構成を示す平面図である。
【図３】図１に示した半導体装置の組立フローを示す断面図である。
【図４】図１に示した半導体装置において、半導体チップの裏面への接着層の形成工程を示す断面図である。
【図５】本発明の第１の実施例の第１の変形例を示す断面図である。
【図６】図５に示した半導体装置の概略康性を示す平面図である。
【図７】本発明の第２の実施例に係る半導体装置を示す断面図である。
【図８】図７に示した半導体装置の概略構成を示す平面図である。
【図９】図７に示した半導体装置の組立フローを示す断面図である。
【図１０】本発明の第２の実施例の第２の変形例を示す断面図である。
【図１１】本発明の第２の実施例の第３の変形例を示す断面図である。
【発明を実施するための形態】
【００１１】
先ず、本発明の要点について説明する。
【００１２】
本発明の第１の実施の形態に係る半導体装置では、半導体チップが、２片の接着部材（例えば、個片化されたＤＡＦ（Die Attached Film）から成る接着層を介して、配線基板の主面の上方に配置される。半導体チップは、その主面上に、対向する２辺に沿って複数個の電極パッドが設けられている。それぞれの電極パッドは、配線基板の主面に配置された接続パッドと、Ａｕ、Ｃｕ等の導電性ワイヤで電気的に接続される。２片の接着部材は、複数個の電極パッドに対応し、半導体チップの対向する２辺に沿って配置される。配線基板の主面には、封止樹脂層が形成され、この封止樹脂層によって半導体チップのほぼ全面と複数本のワイヤが覆われる。
【００１３】
第１の実施の形態に係る半導体装置は、その変形例として、半導体チップはその主面の中央領域に沿って複数個の電極パッドが設けられても良い。この場合、接着層は、１片の接着部材から成る。
【００１４】
本発明の第２の実施の形態に係る半導体装置では、第１の半導体チップを第１の接着層を介して配線基板の主面上に搭載し、個片化した少なくも１片の第２の接着部材から成る第２の接着層が設けられた第２の半導体チップが、第１の半導体チップの主面上に搭載される。
【実施例１】
【００１５】
図１及び図２を参照して、本発明の第１の実施例に係る半導体装置２０について説明する。図１は半導体装置２０を示す断面図であり、図２は半導体装置２０の概略構成を示す平面図である。尚、図２の平面図では、封止樹脂層（図１の３０）が省略されている。
【００１６】
ここでは、図１及び図２に示されるように、直交座標系（Ｘ，Ｙ，Ｚ）を使用している。図１及び図２に図示した状態では、直交座標系（Ｘ，Ｙ，Ｚ）において、Ｘ軸方向は前後方向（奥行方向）であり、Ｙ軸方向は左右方向（幅方向）であり、Ｚ軸方向は上下方向（高さ方向）である。
【００１７】
図示の半導体装置２０は、１枚の配線基板２２と、１個の半導体チップ２４と、２片の接着部材（接着層）２６と、複数本のワイヤ２８と、封止樹脂層３０と、複数個の半田ボール３２を有する。
【００１８】
配線基板２２は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板２２は、互いに対向する上面２２１ａ及び下面２２１ｂを持つ絶縁基材２２１と、この絶縁基材２２１の上面２２１ａ及び下面２２１ｂにそれぞれパターン形成された上側配線層（図示せず）及び下側配線層（図示せず）と、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜２２２及び下側絶縁膜２２３とを有している。
【００１９】
配線基板２２の上面配線層には複数個の接続パッド２２４が接続形成され、配線基板２２の下側配線層には複数個のランド部２２５が接続形成されている。複数個の接続パッド２２４は、図２に示すように、配線基板２２の上面２２ａの周縁部近傍に配置されている。図示の例では、複数個の接続パッド２２４は、後述する半導体チップ２４を間に挟んで、左右方向Ｙに互いに離間して両側に配置され、前後方向Ｘに延在している。また、複数個のランド部２２５は、配線基板２２の下面（裏面）２２ｂに格子状に配置されている。複数個の接続バッド２２４と複数個のランド部２２５とは、それらに連続する配線と絶縁基材２２１を貫くビア２２６等により互いに接続されている。各接続パッド２２４には各ワイヤ２８が接続され、各ランド部２２５には各半田ボール３２が搭載される。
【００２０】
上側絶縁膜２２２は、例えばソルダーレジスト（ＳＲ）から構成される。上側絶縁膜２２２は、予め定められた所定の領域を除いて、絶縁基材２２１の上面２２１ａ全面に形成される。換言すると、上側絶縁膜２２２は、その一部が所定の領域に関して除去されており、一つ以上の開口部２２２ａを有している。これら開口部２２２ａは、複数個の接続パッド２２４が形成された領域及びその周辺領域を露出させる。
【００２１】
下側絶縁膜２２３も、例えばソルダーレジスト（ＳＲ）から構成される。
【００２２】
半導体チップ２４は、略矩形の板状で、その上面（主面）２４ａ側に所定の回路及び複数個の電極パッド２４１が形成されている。複数個の電極パッド２４１は、半導体チップ２４の左右方向Ｙに対向する２辺に沿って配列形成されている。
【００２３】
半導体チップ２４は、２片の接着部材（接着層）２６を介して、配線基板２２の上面（主面）２２ａの上方に搭載されている。各接着部材（接着層）２６は、例えば個片化されたＤＡＦ（Die Attached Film）から成る。接着部材（接着層）２６は、複数個の電極パッド２４１に対応し、半導体チップ２４の下面（裏面）２４ｂ側の左右方向Ｙに対向する２辺に沿って２つ配置されている。
【００２４】
複数本のワイヤ２８の各々は、例えば、Ａｕ、Ｃｕ等の導電性金属からなる。複数本のワイヤ２８は、複数個の電極パッド２４１とこれらに対応する複数個の接続パッド２２４との間を電気的に接続する。換言すれば、複数個の電極パッド２４１は、配線基板２２の複数個の接続パッド２２４とそれぞれ複数本のワイヤ２８で電気的に接続されている。
【００２５】
封止樹脂層３０は、絶縁性樹脂からなり、配線基板２２の主面（上面）２２ａ側に形成されている。すなわち、封止樹脂層３０によって、半導体チップ２４のほぼ全面と複数本のワイヤ２８とが覆われる。
【００２６】
換言すれば、本第１の実施例による半導体装置（２０）は、主面（２２ａ）を持つ配線基板（２２）と、この配線基板（２２）の主面（２２ａ）上に配置された半導体チップ（２４）と、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に設けられた接着層と、を含む半導体装置であって、上記接着層が、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４ｂ）との間に隙間ができるように介装された、少なくとも１片の接着部材（２６）から成る、ことを特徴とする。
【００２７】
すなわち、本第１の実施例による半導体装置（２０）では、半導体チップ（２４）を、配線基板（２２）の主面（２２ａ）上に、半導体チップ（２４）より小さいサイズに個片化された少なくとも１片の接着部材（２６）から成る接着層により搭載している。
【００２８】
次に、第１の実施例に係る半導体装置２０に係る効果について説明する。
【００２９】
第１に、半導体チップ２４を、配線基板２２の主面（上面）２２ａに、半導体チップ２４より小さいサイズに個片化された少なくとも１片の接着部材２６から成る接着層により搭載しているので、配線基板２２に対する半導体チップ２４の接着面積を小さくすることができる。その結果、半導体チップ２４、接着層（接着部材）２６、配線基板２２の熱膨張係数による半導体チップ２４にかかる応力やストレスが緩和される。したがって、この応力・ストレスに起因した半導体チップ２４のチップ反りやチップクラックの発生も低減できる。それにより、半導体装置２０の信頼性を向上させることができる。
【００３０】
第２に、半導体チップ２４の周囲、ほぼ全面（接着層（接着部材）２６の接続部分を除く）を、同一の封止樹脂層３０で包み込むように構成される。その結果、半導体装置２０の耐湿性を向上させることができる。
【００３１】
第３に、個片化された接着層（接着部材）２６を用いることで、不良チップやウエハの外周領域の無駄な部分に接着層を形成することがなくなる。その結果、半導体装置２０の部品コストを低減できる。
【００３２】
第４に、個片化された接着層（接着部材）２６を用いているが、半導体チップ２４の複数個の電極パッド２４１の下方に接着層（接着部材）２６を配置している。そのため、接着層（接着部材）２６がワイヤボンディング時の支えとなり、良好にワイヤ接続できる。
【００３３】
第５に、半導体チップ２４の裏面（下面）２４ｂ側の対向する２辺に沿って２片の接着部材２６を配置し、当該２辺に平行な方向で封止樹脂層３０を充填している。そのため、ボイドを発生することなく、半導体チップ２４と配線基板２２との間の隙間に封止樹脂層３０を充填させることができる。
【００３４】
図３は、半導体装置２０の組立フローを示す断面図である。
【００３５】
図３（ａ）を参照して、配線母基板３３は、位置決め穴（図示せず）が形成された枠部（図示せず）に囲まれた領域に、マトリックス状に配置された複数の製品形成部３４を有する。製品形成部３４の各々には、配線母基板３３の上面（主面）３３ａ上に複数個の接続パッド２２４が形成され、配線母基板３３の下面（裏面）３３ｂ上に複数個のランド部２２５が形成されている。これら製品形成部３４が後にダイシングライン３６に沿って個々に切断され、配線基板２２となる。
【００３６】
次に、図３（ｂ）に示されるように、配線母基板３３の主面（上面）３３ａ上の複数の製品形成部３４に、複数個の半導体チップ２４を形成する。各半導体チップ２４は、その裏面（下面）２４ｂに設けられた２片の接着部材２６から成る接着層により、配線母基板３３の主面３３ａ上に接着固定される。したがって、半導体チップ２４の裏面（下面）２４ｂと配線母基板３３の主面（上面）３３ａとの間には、２片の接着部材２６間に挟まれた隙間３８が形成される。
【００３７】
引き続いて、図３（ｂ）に示されるように、半導体チップ２４の複数個の電極パッド２４１と対応する複数個の接続パッド２２４との間を、それぞれ、複数本のワイヤ２８により接続する。
【００３８】
次に、図３（ｃ）に示されるように、配線母基板３３の主面（上面）３３ａ側に、一括モールドによって封止樹脂層３０を形成する。このとき、封止樹脂層３０は、上記隙間３８にも充填される。
【００３９】
次に、図３（ｄ）に示されるように、配線母基板３３の上下を引っ繰り返して、配線母基板３３の裏面（下面）３３ｂ側の複数個のランド部２２５にそれぞれ複数個の半田ボール３２を搭載する。これらの半田ボール３２が、半導体装置２０の外部端子として利用される。
【００４０】
複数個の半田ボール３２の搭載は、例えば、複数個のランド部２２５に対応して配列形成された複数の吸着孔を備える吸着機構（図示せず）を用いて行なうことができる。この場合、吸着機構に複数個の半田ボール３２を吸着保持させ、保持された複数個の半田ボール３２にフラックスを転写形成して、配線母基板３２の複数個のランド部２２５に一括搭載する。その後、リフロー処理により、複数個の半田ボール３２と複数個のランド部２２５との間を接続固定する。
【００４１】
次に、図３（ｅ）に示されるように、封止樹脂層３０をダイシングテープ４０に接着し、封止樹脂層３０及び配線母基板３２をダイシングテープ４０に支持させる。それから図示しないダイシングブレードを用いて、配線母基板３２及び封止樹脂層３０をダイシングライン３６（図３（ａ）参照）に沿って縦横に切断する。これにより、配線母基板３２は、製品形成部３４毎に個片化される。その後、個片化された製品形成部３４及び封止樹脂層３０をダイシングテープ４０からピックアップすることで、図１に示すような半導体装置２０が得られる。
【００４２】
換言すれば、本第１の実施例による半導体装置（２０）の製造方法は、主面（２２ａ）を持つ配線基板（２２）を準備し、配線基板（２２）の主面（２２ａ）上に、少なくとも１片の接着部材（２６）から成る接着層を介して、配線基板（２２）の主面（２２ａ）と半導体チップ（２４）の裏面（２４）との間に隙間（３８）ができるように、半導体チップ（２４）を搭載する。
【００４３】
図４を参照して、半導体チップ２４の裏面２４ｂへ２片の接着部材２６から成る接着層を形成する工程について説明する。
【００４４】
まず、図示しない接着シートを所定のサイズに個片化することで、複数の個片の接着部材２６が準備される。個片の接着部材２６は、例えば電極パッド２４１のサイズが８０μｍ幅の場合、約２倍の幅の１６０μｍ幅で構成される。
【００４５】
次に、図４（ａ）に示されるように、供給ステージ４２上に所定の間隔で、２片の接着部材２６を載置する。供給ステージ４２上に載置された２片の接着部材２６は、供給ステージ４２の吸着孔４２ａから吸引されることで所定の位置に保持固定される。本実施例では、半導体チップ２４の複数個の電極パッド２４１が形成された２辺に対応する間隔で、２片の接着部材２６が配置される。
【００４６】
次に、図４（ｂ）に示されるように、ボンディングツール４４で半導体チップ２４の主面（上面）２４ａを保持し、所定の間隔で配置された２片の接着部材２６に、複数個の電極パッド２４１が形成された辺が対応するように位置あわせされる。
【００４７】
そして、図４（ｃ）に示されるように、ボンディングツール４４により加熱された半導体チップ２４の裏面（下面）２４ｂを２片の接着部材２６に押し付ける。
【００４８】
これにより、２片の接着部材２６は半導体チップ２４の裏面２４ｂに接着され、図４（ｄ）に示されるように、選択的に２片の接着部材２６が貼り付けられた半導体チップ２４が得られる。
【００４９】
その後、ボンディングツール４４に保持された半導体チップ２４は、ボンディング温度まで加熱され、２片の接着部材２６から成る接着層も溶融される。
【００５０】
そして、半導体チップ２４を、図４（ｅ）に示されるように、ボンディングステージ４６上の配線基板２２の主面（上面）２２ａの上方に搭載する。その後、所定の温度でキュアすることで、２片の接着部材（接着層）２６が硬化され、半導体チップ２４と配線基板２２との間に隙間３８を形成するように、半導体チップ２４を配線基板２２の主面２２ａ上に搭載できる。
【００５１】
このように、半導体チップ２４の裏面２４ｂに、２片の接着部材２６から成る接着層を形成するように構成したことで、不良チップやチップエリア外の部分への接着層を形成することなく、接着シートを利用できる。
【００５２】
［変形例１］
図５及び図６を参照して、本発明の第１の実施例の第１の変形例に係る半導体装置２０Ａについて説明する。図５は半導体装置２０Ａを示す断面図であり、図６は半導体装置２０Ａの概略構成を示す平面図である。図１及び図２に示した半導体装置２０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
【００５３】
図示の半導体装置２０Ａは、第１の実施例に係る半導体装置２０とほぼ同様に構成されており、半導体チップ２４Ａは、その上面（主面）２４Ａａ上に、中央領域に沿って複数個の電極パッド２４１Ａが設けられており、当該半導体チップ２２Ａが、１片の接着部材２６から成る接着層を介して、配線基板２２の主面（上面）２２ａの上方に搭載されている点で、第１の実施例に係る半導体装置２０と異なる。
【００５４】
本第１の変形例の半導体装置２０Ａも、上記第１の実施例に係る半導体装置２０と同様の効果が得られると共に、さらに、配線基板２２に対する半導体チップ２４Ａの接着面積を低減できるため、半導体チップ２４Ａにかかる応力・ストレスを低減できる。
【実施例２】
【００５５】
次に、図７及び図８を参照して、本発明の第２の実施例に係る半導体装置５０について説明する。図７は半導体装置５０を示す断面図であり、図８は半導体装置５０の概略構成を示す平面図である。尚、図８の平面図では、封止樹脂層（図７の６０）、第２の半導体チップ（図７の５４）、および複数本の第２のワイヤ（図７の５８）が省略されている。
【００５６】
ここでは、図７及び図８に示されるように、直交座標系（Ｘ，Ｙ，Ｚ）を使用している。図７及び図８に図示した状態では、直交座標系（Ｘ，Ｙ，Ｚ）において、Ｘ軸方向は前後方向（奥行方向）であり、Ｙ軸方向は左右方向（幅方向）であり、Ｚ軸方向は上下方向（高さ方向）である。
【００５７】
図示の半導体装置５０は、１枚の配線基板５２と、第１の半導体チップ５３と、第２の半導体チップ５４と、第１の接着層５５と、２片の第２の接着部材５６から成る第２の接着層と、複数本の第１のワイヤ５７と、複数本の第２のワイヤ５８と、封止樹脂層６０と、複数個の半田ボール６２とを有する。
【００５８】
配線基板５２は、例えば、略矩形板状のガラスエポキシ基板から成る。配線基板５２は、互いに対向する上面５２１ａ及び下面５２１ｂを持つ絶縁基材５２１と、この絶縁基材５２１の上面５２１ａ及び下面５２１ｂにそれぞれパターン形成された上側配線層（図示せず）及び下側配線層（図示せず）と、これら上側配線層及び下側配線層をそれぞれ覆うように形成された上側絶縁膜５２２及び下側絶縁膜５２３とを有している。
【００５９】
配線基板５２の上面配線層には複数個の接続パッド５２４が接続形成され、配線基板５２の下側配線層には複数個のランド部５２５が接続形成されている。複数個の接続パッド５２４は、図８に示すように、配線基板５２の主面（上面）５２ａの周縁部近傍に配置されている。図示の例では、複数個の接続パッド５２４は、後述する第１の半導体チップ５３を間に挟んで、左右方向Ｙに互いに離間して両側に配置され、前後方向Ｘに延在している。また、複数個のランド部５２５は、配線基板５２の裏面（下面）５２ｂに格子状に配置されている。複数個の接続バッド５２４と複数個のランド部５２５とは、それらに連続する配線と絶縁基材５２１を貫くビア５２６等により互いに接続されている。各接続パッド５２４には第１及び第２のワイヤ５７、５８が接続され、各ランド部５２５には各半田ボール６２が搭載される。
【００６０】
上側絶縁膜５２２は、例えばソルダーレジスト（ＳＲ）から構成される。上側絶縁膜５２２は、予め定められた所定の領域を除いて、絶縁基材５２１の上面５２１ａ全面に形成される。換言すると、上側絶縁膜５２２は、その一部が所定の領域に関して除去されており、一つ以上の開口部５２２ａを有している。これら開口部５２２ａは、複数個の接続パッド５２４が形成された領域及びその周辺領域を露出させる。
【００６１】
下側絶縁膜５２３も、例えばソルダーレジスト（ＳＲ）から構成される。
【００６２】
第１の半導体チップ５３は、略矩形の板状で、その主面（上面）５３ａ側に所定の回路及び複数個の第１の電極パッド５３１が形成されている。複数個の第１の電極パッド５３１は、第１の半導体チップ５３の左右方向Ｙに対向する２辺に沿って配列形成されている。
【００６３】
第１の半導体チップ５３は、第１の接着層５５を介して、配線基板５２の主面（上面）５２ａの上方に搭載されている。第１の接着層５５は、例えばＤＡＦ（Die Attached Film）から成る。
【００６４】
第２の半導体チップ５４は、第１の半導体チップ５３と同様に、略矩形の板状で、その主面（上面）５４ａ側に所定の回路及び複数個の第２の電極パッド５４１が形成されている。複数個の第２の電極パッド５４１も、第２の半導体チップ５４の左右方向Ｙに対向する２辺に沿って配列形成されている。
【００６５】
第２の半導体チップ５４は、２片の接着部材５６から成る第２の接着層を介して、第１の半導体チップ５３の主面（上面）５３ａの上方に搭載されている。各接着部材５６は、例えば個片化されたＤＡＦ（Die Attached Film）から成る。２片の接着部材５６は、複数個の第２の電極パッド５４１に対応し、第２の半導体チップ５４の裏面（下面）５４ｂ側の左右方向Ｙに対向する２辺に沿って２つ配置されている。
【００６６】
複数本の第１及び第２のワイヤ５７、５８の各々は、例えば、Ａｕ、Ｃｕ等の導電性金属からなる。複数本の第１のワイヤ５７は、複数個の第１の電極パッド５３１とこれらに対応する複数個の接続パッド５２４との間を電気的に接続する。複数本の第２のワイヤ５８は、複数個の第２の電極パッド５４１とこれらに対応する複数個の接続パッド５２４との間を電気的に接続する。換言すれば、複数個の第１及び第２の電極パッド５３１、５４１は、配線基板５２の複数個の接続パッド５２４と、それぞれ、複数本の第１及び第２のワイヤ５７、５８で電気的に接続されている。
【００６７】
封止樹脂層６０は、絶縁性樹脂からなり、配線基板５２の主面（上面）５２ａ側に形成されている。すなわち、封止樹脂層６０によって、第１及び第２の半導体チップ５３、５４のほぼ全面と複数本の第１及び第２のワイヤ５７、５８とが覆われる。
【００６８】
換言すれば、本第２の実施例による半導体装置（５０）は、主面（５２ａ）を持つ配線基板（５２）と、この配線基板（５２）の主面（５２ａ）上に配置された第１の半導体チップ（５３）と、第１の半導体チップ（５３）の裏面（５３ｂ）と配線基板（５２）の主面（５２ａ）との間に設けられた第１の接着層（５５）と、第１の半導体チップ（５３）の主面（５３ａ）上に配置された第２の半導体チップ（５４）と、第２の半導体チップ（５４）の裏面（５４ｂ）と第１の半導体チップ（５３）の主面（５３ａ）との間に設けられた第２の接着層と、を含む半導体装置であって、上記第２の接着層が、第２の半導体チップ（５４）の裏面（５４ｂ）と第１の半導体チップ（５３）の主面（５３ａ）との間に隙間ができるように介装された、少なくとも１片の第２の接着部材（５６）から成る、ことを特徴とする。
【００６９】
本第２の実施例の半導体装置５０も、上記第１の実施例に係る半導体装置２０と同様の効果が得られると共に、複数の半導体チップ５３、５４を搭載することで、半導体装置５０の大容量化或いは高機能化を図ることができる。
【００７０】
また、第２の半導体チップ５４の２片の第２の接着部材５６から成る接着層が、第１の半導体チップ５３と配線基板５２とを接続する複数本の第１のワイヤ５７を包み込むように配置されるので、モールド時の封止樹脂層６０の流動によるワイヤ流れ、ワイヤショートの発生を低減できる。
【００７１】
図９は、半導体装置５０の組立フローを示す断面図である。
【００７２】
図９（ａ）を参照して、配線母基板６３は、位置決め穴（図示せず）が形成された枠部（図示せず）に囲まれた領域に、マトリックス状に配置された複数の製品形成部６４を有する。製品形成部６４の各々には、配線母基板６３の主面（上面）６３ａ上に複数個の接続パッド５２４が形成され、配線母基板６３の裏面（下面）６３ｂ上に複数個のランド部５２５が形成されている。これら製品形成部６４が後にダイシングライン６６に沿って個々に切断され、配線基板５２となる。
【００７３】
次に、図９（ｂ）に示されるように、配線母基板６３の主面（上面）６３ａ上の複数の製品形成部６４に、複数個の第１の半導体チップ５３を搭載する。各第１の半導体チップ５３は、その裏面（下面）５３ｂに設けられた第１の接着層５５により、配線母基板６３の主面６３ａ上に接着固定される。引き続いて、図９（ｂ）に示されるように、第１の半導体チップ５３の複数個の第１の電極パッド５３１と対応する複数個の接続パッド５２４との間を、それぞれ、複数本の第１のワイヤ５７により接続する。
【００７４】
次に、図９（ｃ）に示されるように、複数個の第１の半導体チップ５３の主面（上面）５３ａ上に、複数個の第２の半導体チップ５４を搭載する。各第２の半導体チップ５４は、その裏面（下面）５４ｂに設けられた２片の第２の接着部材５６から成る第２の接着層により、対応する第１の半導体チップ５３の主面５３ａ上に接着固定される。したがって、第２の半導体チップ５４の裏面（下面）５４ｂと第１の半導体チップ５３の主面（上面）５３ａとの間には、２片の第２の接着部材５６間に挟まれた隙間６８が形成される。引き続いて、図９（ｃ）に示されるように、第２の半導体チップ５４の複数個の第２の電極パッド５４１と対応する複数個の接続パッド５２４との間を、それぞれ、複数本の第２のワイヤ５８により接続する。
【００７５】
次に、図９（ｄ）に示されるように、配線母基板６３の主面（上面）６３ａ側に、一括モールドによって封止樹脂層６０を形成する。このとき、封止樹脂層６０は、上記隙間６８にも充填される。
【００７６】
次に、図９（ｅ）に示されるように、配線母基板６３の上下を引っ繰り返して、配線母基板６３の裏面（下面）６３ｂ側の複数個のランド部５２５にそれぞれ複数個の半田ボール６２を搭載する。これらの半田ボール６２が、半導体装置５０の外部端子として利用される。
【００７７】
複数個の半田ボール６２の搭載は、例えば、複数個のランド部５２５に対応して配列形成された複数の吸着孔を備える吸着機構（図示せず）を用いて行なうことができる。この場合、吸着機構に複数個の半田ボール６２を吸着保持させ、保持された複数個の半田ボール６２にフラックスを転写形成して、配線母基板６３の複数個のランド部５２５に一括搭載する。その後、リフロー処理により、複数個の半田ボール６２と複数個のランド部５２５との間を接続固定する。
【００７８】
次に、図９（ｆ）に示されるように、封止樹脂層６０をダイシングテープ７０に接着し、封止樹脂層６０及び配線母基板６３をダイシングテープ７０に支持させる。それから図示しないダイシングブレードを用いて、配線母基板６３及び封止樹脂層６０をダイシングライン６６（図９（ａ）参照）に沿って縦横に切断する。これにより、配線母基板６３は、製品形成部６４毎に個片化される。その後、個片化された製品形成部６４及び封止樹脂層６０をダイシングテープ７０からピックアップすることで、図７に示すような半導体装置５０が得られる。
【００７９】
換言すれば、本第２の実施例による半導体装置（５０）の製造方法は、主面（５２ａ）を持つ配線基板（５２）を準備し、この配線基板（５２）の主面（５２ａ）上に第１の接着層（５５）を介して第１の半導体チップ（５３）を搭載し、第１の半導体チップ（５３）の主面（５３ａ）上に配置された複数個の第１の電極パッド（５３１）と配線基板（５２）の主面（５２ａ）上に配置された複数個の接続パッド（５２４）とをそれぞれ複数本の第１のワイヤ（５７）で電気的に接続し、第１の半導体チップ（５３）上に、少なくとも１片の第２の接着部材（５６）から成る第２の接着層を介して、第２の半導体チップ（５４）の裏面（５４ｂ）と第１の半導体チップ（５３）の主面（５３ａ）との間に隙間（６８）ができるように、第２の半導体チップ（５４）を搭載する。
【００８０】
［変形例２］
図１０を参照して、本発明の第２の実施例の第２の変形例に係る半導体装置５０Ａについて説明する。図１０は半導体装置５０Ａを示す断面図である。図７及び図８に示した半導体装置５０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
【００８１】
図示の半導体装置５０Ａは、第２の実施例に係る半導体装置５０とほぼ同様に構成されており、第１の接着層５５の代わりに、個片化されたＤＡＦ（Die Attached Film）から成る２片の第１の接着部材５５Ａから成る第１の接着層を用いる点で、第２の実施例に係る半導体装置５０と異なる。
【００８２】
本第２の変形例の半導体装置５０Ａも、上記第２の実施例に係る半導体装置５０と同様の効果が得られる。
【００８３】
［変形例３］
図１１を参照して、本発明の第２の実施例の第３の変形例に係る半導体装置５０Ｂについて説明する。図１１は半導体装置５０Ｂを示す断面図である。図７及び図８に示した半導体装置５０と同様の機能を有するものには同一の参照符号を付し、説明の簡略化のために以下では相違点についてのみ説明する。
【００８４】
図示の半導体装置５０Ｂは、第２の実施例に係る半導体装置５０とほぼ同様に構成されており、第２の半導体チップ５４Ａは、その主面（上面）５４Ａａ上に、中央領域に沿って複数個の第２の電極パッド５４１Ａが設けられており、当該第２の半導体チップ５４Ａが、１片の第２の接着部材５６から成る第２の接着層を介して、第１の半導体チップ５３の主面（上面）５３ａの上方に搭載されている点で、第２の実施例に係る半導体装置５０と異なる。
【００８５】
すなわち、第２の実施例に係る半導体装置５０では、同じパッド配置の２つの半導体チップ５３、５４を積層搭載した場合について説明しているが、本第３の変形例の半導体装置５０Ｂでは、異なるパッド配置の２つの半導体チップ５３、５４Ａを積層搭載している。
【００８６】
本第３の変形例の半導体装置５０Ｂも、上記第１の実施例に係る半導体装置２０と同様の効果が得られると共に、さらに、第２の半導体チップ５４Ａと第１の半導体チップ５３との間の接着面積を低減できるため、第２の半導体チップ５４Ａにかかる応力・ストレスを低減できる。
【００８７】
以上、本発明者によってなされた発明をいくつかの実施例に即して具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更・変形が可能であることは言うまでもない。
【００８８】
例えば、上記第１及び第２の実施例では、配線基板上に、１個の半導体チップ或いは２個の半導体チップを搭載する場合について説明したが、配線基板上に、３個以上の半導体チップを積層搭載したＭＣＰに対しても、本発明を適用することができる。
【００８９】
この場合、半導体装置は、主面を持つ配線基板と、該配線基板の主面上に順次積層して配置された第１乃至第Ｎ（Ｎは３以上の整数）の半導体チップと、前記第１の半導体チップの裏面と前記配線基板の主面との間に設けられた第１の接着層と、第ｎ（２≦ｎ≦Ｎ）の半導体チップの裏面と第（ｎ−１）の半導体チップの主面との間に設けられた第ｎの接着層と、を含む半導体装置において、少なくとも１つの第ｍ（ｍはｎから選択された１つ）の接着層が、前記第ｍの半導体チップの裏面と前記第（ｍ−１）の半導体チップの主面との間に隙間ができるように介装された、少なくとも１片の第ｍの接着部材から成る。
【００９０】
また、上記第２の実施例では、配線基板上に、複数個の半導体チップが積層されたＭＣＰについて説明したが、配線基板上に、複数個の半導体チップが並置されたＭＣＰに対しても、本発明を適用することができる。
【００９１】
さらに、上記実施例では、ガラスエポキシ基材からなる配線基板を備える半導体装置について説明したが、本発明は、ポリイミド基材からなるフレキシブル配線基板を備えた半導体装置に適用することもできる。
【００９２】
本発明は、様々な半導体装置に搭載することができる。即ち、半導体装置は、それぞれ情報記憶機能を備えたＣＰＵ（Central Processing Unit）、ＭＣＵ（Micro Control Unit）、ＤＳＰ（Digital Signal Processor）、ＡＳＩＣ（Application Specific Integrated Circuit）、ＡＳＳＰ（Application Specific Standard Circuit）等の半導体製品全般に、本願発明が適用できる。また本願を適用したデバイスは、ＭＣＰ（マルチチップパッケージ）以外に、ＳＯＣ（システムオンチップ）やＰＯＰ（パッケージオンパッケージ）等の半導体装置に適用できる。また、トランジスタは、電界効果トランジスタ（Filed Effect Transistor; FET）であればよく、ＭＯＳ（Metal Oxide Semiconductor）以外にもＭＩＳ（Metal-Insulator Semiconductor）、ＴＦＴ（Thin Film Transistor）等の様々なＦＥＴに適用できる。トランジスタは、ＦＥＴ以外のトランジスタであっても良い。また、Ｐチャンネル型のトランジスタまたはＰＭＯＳトランジスタは、第１導電型のトランジスタ、Ｎチャンネル型のトランジスタまたはＮＭＯＳトランジスタは、第２導電型のトランジスタの代表例である。更に、Ｐ型の半導体基板に限らず、Ｎ型の半導体基板であっても良いし、ＳＯＩ（Silicon on Insulator）構造の半導体基板であっても、それ以外の半導体基板であっても良い。
【００９３】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００９４】
（付記１） 主面を持つ配線基板を準備し、
前記配線基板の主面上に、少なくとも１片の接着部材から成る接着層を介して、前記配線基板の主面と半導体チップの裏面との間に隙間ができるように、前記半導体チップを搭載する、
半導体装置の製造方法。
【００９５】
（付記２） 前記半導体チップは、その主面上に、複数個の電極パッドを持ち、
前記接着部材を、前記複数個の電極パッドと対向する位置に配置する、
付記１に記載の半導体装置の製造方法。
【００９６】
（付記３） 前記複数個の電極パッドは、前記半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
２片の接着部材を前記２辺の周辺領域と対向して配置する、
付記２に記載の半導体装置の製造方法。
【００９７】
（付記４） 前記複数個の電極パッドは、前記半導体チップの主面上の中央領域に沿って配置されており、
１片の接着部材を前記中央領域と対向して配置する、
付記２に記載の半導体装置の製造方法。
【００９８】
（付記５） 前記配線基板は、その主面上に、複数個の接続パッドを持ち、
前記複数個の電極パッドと前記複数個の接続パッドとをそれぞれ複数本のワイヤで電気的に接続し、
前記配線基板の主面上で、前記半導体チップと前記複数本のワイヤとを封止樹脂層で覆う、
付記２乃至４のいずれか１つに記載の半導体装置の製造方法。
【００９９】
（付記６） 前記配線基板は、その裏面上に、前記複数個の接続パッドと当該配線基板を貫くビアを介してそれぞれ接続された複数個のランド部を持ち、
前記複数個のランド部上にそれぞれ複数個の半田ボールを搭載する、
請求項５に記載の半導体装置の製造方法。
【０１００】
（付記７） 主面を持つ配線基板を準備し、
前記配線基板の主面上に第１の接着層を介して第１の半導体チップを搭載し、
前記第１の半導体チップの主面上に配置された複数個の第１の電極パッドと前記配線基板の主面上に配置された複数個の接続パッドとをそれぞれ複数本の第１のワイヤで電気的に接続し、
前記第１の半導体チップ上に、少なくとも１片の第２の接着部材から成る第２の接着層を介して、第２の半導体チップの裏面と前記第１の半導体チップの主面との間に隙間ができるように、前記第２の半導体チップを搭載する、
半導体装置の製造方法。
【０１０１】
（付記８） 前記第２の半導体チップは、その主面上に、複数個の第２の電極パッドを持ち、
前記第２の接着部材を、前記複数個の第２の電極パッドと対向する位置に配置する、
付記７に記載の半導体装置の製造方法。
【０１０２】
（付記９） 前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
２片の第２の接着部材を前記第２の半導体チップの２辺の周辺領域と対向して配置する、
付記８に記載の半導体装置の製造方法。
【０１０３】
（付記１０） 前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の中央領域に沿って配置されており、
１片の第２の接着部材を前記第２の半導体チップの中央領域と対向して配置する、
付記８に記載の半導体装置の製造方法。
【０１０４】
（付記１１） 前記第１の接着層が、前記配線基板の主面と前記第１の半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の第１の接着部材から成り、
前記第１の接着部材を、前記複数個の第１の電極パッドと対向する位置に配置する、
付記７乃至１０のいずれか１つに記載の半導体装置の製造方法。
【０１０５】
（付記１２） 前記複数個の第１の電極パッドは、前記第１の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
２片の第１の接着部材を前記第１の半導体チップの２辺の周辺領域と対向して配置する、
付記１１に記載の半導体装置の製造方法。
【０１０６】
（付記１３） 前記複数個の第２の電極パッドと前記複数個の接続パッドとをそれぞれ複数本の第２のワイヤで電気的に接続し、
前記配線基板の主面上で、前記第１の半導体チップ、前記第２の半導体チップ、前記複数本の第１のワイヤ、および前記複数本の第２のワイヤを封止樹脂層で覆う、
付記８乃至１２のいずれか１つに記載の半導体装置の製造方法。
【０１０７】
（付記１４） 前記配線基板は、その裏面上に、前記複数個の接続パッドと当該配線基板を貫くビアを介してそれぞれ接続された複数個のランド部を持ち、
前記複数個のランド部上にそれぞれ複数個の半田ボールを搭載する、
付記１３に記載の半導体装置の製造方法。
【符号の説明】
【０１０８】
２０、２０Ａ 半導体装置
２２ 配線基板
２２ａ 配線基板の主面（上面）
２２ｂ 配線基板の裏面（下面）
２２１ 絶縁基材
２２２ 第１の絶縁膜（ＳＲ）
２２３ 第２の絶縁膜（ＳＲ）
２２４ 接続パッド
２２５ ランド部
２４、２４Ａ 半導体チップ
２４ａ、２４Ａａ 半導体チップの主面（上面）
２４ｂ 半導体チップの裏面（下面）
２４１、２４１Ａ 電極パッド
２６ 接着層（接着部材）
２８ ワイヤ
３０ 封止樹脂層
３２ 半田ボール
５０、５０Ａ、５０Ｂ 半導体装置
５２ 配線基板
５２ａ 配線基板の主面（上面）
５２ｂ 配線基板の裏面（下面）
５２１ 絶縁基材
５２２ 第１の絶縁膜（ＳＲ）
５２３ 第２の絶縁膜（ＳＲ）
５２４ 接続パッド
５２５ ランド部
５３ 第１の半導体チップ
５３ａ 第１の半導体チップの主面（上面）
５３ｂ 第１の半導体チップの裏面（下面）
５３１ 第１の電極パッド
５４、５４Ａ 第２の半導体チップ
５４ａ、５４Ａａ 第２の半導体チップの主面（上面）
５４ｂ 第２の半導体チップの裏面（下面）
５４１、５４１Ａ 第２の電極パッド
５５、５５Ａ 第１の接着層（第１の接着部材）
５６ 第２の接着層（第２の接着部材）
５７ 第１のワイヤ
５８ 第２のワイヤ
６０ 封止樹脂層
６２ 半田ボール
【特許請求の範囲】
【請求項１】
主面を持つ配線基板と、
該配線基板の主面上に配置された半導体チップと、
前記配線基板の主面と前記半導体チップの裏面との間に設けられた接着層と、
を含む半導体装置において、
前記接着層が、前記配線基板の主面と前記半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の接着部材から成る、
ことを特徴とする半導体装置。
【請求項２】
前記半導体チップは、その主面上に複数個の電極パッドを持ち、
前記接着部材は、前記複数個の電極パッドと対向する位置に配置されている、
請求項１に記載の半導体装置。
【請求項３】
前記複数個の電極パッドは、前記半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
前記接着部材は、前記２辺の周辺領域と対向した、２片から成る、
請求項２に記載の半導体装置。
【請求項４】
前記複数個の電極パッドは、前記半導体チップの主面上の中央領域に沿って配置されており、
前記接着部材は、前記中央領域と対向した、１片から成る、
請求項２に記載の半導体装置。
【請求項５】
前記配線基板は、その主面上に、前記複数個の電極パッドとそれぞれ複数本のワイヤを介して電気的に接続される複数個の接続パッドを持ち、
前記配線基板の主面上に、前記半導体チップと前記複数本のワイヤを覆う封止樹脂層を更に備える、
請求項２乃至４のいずれか１つに記載の半導体装置。
【請求項６】
主面を持つ配線基板と、
該配線基板の主面上に配置された第１の半導体チップと、
前記第１の半導体チップの裏面と前記配線基板の主面との間に設けられた第１の接着層と、
前記第１の半導体チップの主面上に配置された第２の半導体チップと、
前記第２の半導体チップの裏面と前記第１の半導体チップの主面との間に設けられた第２の接着層と、
を含む半導体装置において、
前記第２の接着層が、前記第２の半導体チップの裏面と前記第１の半導体チップの主面との間に隙間ができるように介装された、少なくとも１片の第２の接着部材から成る、
ことを特徴とする半導体装置。
【請求項７】
前記第１の半導体チップは、その主面上に複数個の第１の電極パッドを持ち、
前記第２の半導体チップは、その主面上に複数個の第２の電極パッドを持ち、
前記第２の接着部材は、前記複数個の第２の電極パッドと対向する位置に配置されている、
請求項６に記載の半導体装置。
【請求項８】
前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
前記第２の接着部材は、前記第２の半導体チップの前記２辺の周辺領域と対向した、２片から成る、
請求項７に記載の半導体装置。
【請求項９】
前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の中央領域に沿って配置されており、
前記第２の接着部材は、前記第２の半導体チップの前記中央領域と対向した、１片から成る、
請求項７に記載の半導体装置。
【請求項１０】
前記第１の接着層が、前記配線基板の主面と前記第１の半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の第１の接着部材から成り、
前記第１の接着部材は、前記複数個の第１の電極パッドと対向する位置に配置されている、
請求項７に記載の半導体装置。
【請求項１１】
前記複数個の第１の電極パッドは、前記第１の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
前記第１の接着部材は、前記第１の半導体チップの前記２辺の周辺領域と対向した、２片から成る、
請求項１０に記載の半導体装置。
【請求項１２】
前記配線基板は、その主面上に、前記複数個の第１の電極パッドおよび前記複数個の第２の電極パッドとそれぞれ複数本のワイヤを介して電気的に接続される複数個の接続パッドを持ち、
前記配線基板の主面上に、前記第１の半導体チップ、前記第２の半導体チップ、および前記複数本のワイヤを覆う封止樹脂層を更に備える、
請求項７乃至１１のいずれか１つに記載の半導体装置。
【請求項１】
主面を持つ配線基板と、
該配線基板の主面上に配置された半導体チップと、
前記配線基板の主面と前記半導体チップの裏面との間に設けられた接着層と、
を含む半導体装置において、
前記接着層が、前記配線基板の主面と前記半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の接着部材から成る、
ことを特徴とする半導体装置。
【請求項２】
前記半導体チップは、その主面上に複数個の電極パッドを持ち、
前記接着部材は、前記複数個の電極パッドと対向する位置に配置されている、
請求項１に記載の半導体装置。
【請求項３】
前記複数個の電極パッドは、前記半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
前記接着部材は、前記２辺の周辺領域と対向した、２片から成る、
請求項２に記載の半導体装置。
【請求項４】
前記複数個の電極パッドは、前記半導体チップの主面上の中央領域に沿って配置されており、
前記接着部材は、前記中央領域と対向した、１片から成る、
請求項２に記載の半導体装置。
【請求項５】
前記配線基板は、その主面上に、前記複数個の電極パッドとそれぞれ複数本のワイヤを介して電気的に接続される複数個の接続パッドを持ち、
前記配線基板の主面上に、前記半導体チップと前記複数本のワイヤを覆う封止樹脂層を更に備える、
請求項２乃至４のいずれか１つに記載の半導体装置。
【請求項６】
主面を持つ配線基板と、
該配線基板の主面上に配置された第１の半導体チップと、
前記第１の半導体チップの裏面と前記配線基板の主面との間に設けられた第１の接着層と、
前記第１の半導体チップの主面上に配置された第２の半導体チップと、
前記第２の半導体チップの裏面と前記第１の半導体チップの主面との間に設けられた第２の接着層と、
を含む半導体装置において、
前記第２の接着層が、前記第２の半導体チップの裏面と前記第１の半導体チップの主面との間に隙間ができるように介装された、少なくとも１片の第２の接着部材から成る、
ことを特徴とする半導体装置。
【請求項７】
前記第１の半導体チップは、その主面上に複数個の第１の電極パッドを持ち、
前記第２の半導体チップは、その主面上に複数個の第２の電極パッドを持ち、
前記第２の接着部材は、前記複数個の第２の電極パッドと対向する位置に配置されている、
請求項６に記載の半導体装置。
【請求項８】
前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
前記第２の接着部材は、前記第２の半導体チップの前記２辺の周辺領域と対向した、２片から成る、
請求項７に記載の半導体装置。
【請求項９】
前記複数個の第２の電極パッドは、前記第２の半導体チップの主面上の中央領域に沿って配置されており、
前記第２の接着部材は、前記第２の半導体チップの前記中央領域と対向した、１片から成る、
請求項７に記載の半導体装置。
【請求項１０】
前記第１の接着層が、前記配線基板の主面と前記第１の半導体チップの裏面との間に隙間ができるように介装された、少なくとも１片の第１の接着部材から成り、
前記第１の接着部材は、前記複数個の第１の電極パッドと対向する位置に配置されている、
請求項７に記載の半導体装置。
【請求項１１】
前記複数個の第１の電極パッドは、前記第１の半導体チップの主面上の対向する２辺の周辺領域に沿って配置されており、
前記第１の接着部材は、前記第１の半導体チップの前記２辺の周辺領域と対向した、２片から成る、
請求項１０に記載の半導体装置。
【請求項１２】
前記配線基板は、その主面上に、前記複数個の第１の電極パッドおよび前記複数個の第２の電極パッドとそれぞれ複数本のワイヤを介して電気的に接続される複数個の接続パッドを持ち、
前記配線基板の主面上に、前記第１の半導体チップ、前記第２の半導体チップ、および前記複数本のワイヤを覆う封止樹脂層を更に備える、
請求項７乃至１１のいずれか１つに記載の半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−２４３９０６（Ｐ２０１２−２４３９０６Ａ）
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願番号】特願２０１１−１１１５８３（Ｐ２０１１−１１１５８３）
【出願日】平成２３年５月１８日（２０１１．５．１８）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２４年１２月１０日（２０１２．１２．１０）
【国際特許分類】
【出願日】平成２３年５月１８日（２０１１．５．１８）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]