半導体試験装置および半導体試験装置のタイミング調整方法
【課題】複数の被試験デバイスに対して電源供給部から電源の供給を行って試験を行うときに、同時スイッチングノイズの影響を抑制することを目的とする。
【解決手段】本発明の半導体試験装置１は、複数のＤＵＴ３に電源を供給するデバイスパワーサプライ５を備える半導体試験装置１であって、ＤＵＴ３の試験を行うピンエレクトロニクスカード２のドライバ１２およびコンパレータ１３とＤＵＴ３との間の伝送経路１５の伝播遅延Ｔｐｄを校正するデータをタイミング校正データとして記憶するタイミング校正データ記憶部２１と、ＤＵＴ３を複数のグループに分割して、当該グループごとに異なる遅延量をタイミング校正データに加算する遅延量加算部２５と、を備えたことを特徴としている。
【解決手段】本発明の半導体試験装置１は、複数のＤＵＴ３に電源を供給するデバイスパワーサプライ５を備える半導体試験装置１であって、ＤＵＴ３の試験を行うピンエレクトロニクスカード２のドライバ１２およびコンパレータ１３とＤＵＴ３との間の伝送経路１５の伝播遅延Ｔｐｄを校正するデータをタイミング校正データとして記憶するタイミング校正データ記憶部２１と、ＤＵＴ３を複数のグループに分割して、当該グループごとに異なる遅延量をタイミング校正データに加算する遅延量加算部２５と、を備えたことを特徴としている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被試験デバイスの試験を行う半導体試験装置および半導体試験装置のタイミングを調整する半導体試験装置のタイミング調整方法に関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）の試験を行うために半導体試験装置が用いられる。半導体試験装置は、ＤＵＴの試験を行うための試験部（ピンエレクトロニクスカード）を設けており、ピンエレクトロニクスカードからＤＵＴに向けて試験信号を出力して、ＤＵＴからの応答信号に基づいて試験を行う。
【０００３】
ピンエレクトロニクスカードに設けられる各ドライバおよび各コンパレータはその駆動タイミングが調整される。このために、ＴＤＲ（Time Domain Relectometry）測定を用いて、タイミングが調整される。この種の技術としては、例えば特許文献１に開示された技術がある。
【０００４】
図８は、ピンエレクトロニクスカードによりＤＵＴの試験を行う半導体試験装置の一例を示している。この図に示すように、半導体試験装置１は、ピンエレクトロニクスカード（図中ではＰＥ）２とＤＵＴ３と経路基板４とを複数設けており、またデバイスパワーサプライ５と電源用配線基板６とを備えている。
【０００５】
各ピンエレクトロニクスカード２はＤＵＴ３の試験を行う試験部であり、タイミングジェネレータ１１とドライバ１２とコンパレータ１３とを有している。タイミングジェネレータ１１はドライバ１２およびコンパレータ１３の駆動タイミング（ストローブ）を規定している。ドライバ１２はＤＵＴ３に対して試験信号を出力する。コンパレータ１３はＤＵＴ３からの応答信号を比較することにより、良否判定を行う。
【０００６】
ＤＵＴ３は駆動回路１４を有しており、試験信号に応じて駆動回路１４が駆動して、応答信号を出力する。ピンエレクトロニクスカード２とＤＵＴ３との間には経路基板４（図中でＢＵ＋ＰＣ）が設けられており、この経路基板４に伝送経路１５が複数配置されている。試験信号および応答信号は伝送経路１５を伝送される。
【０００７】
各ＤＵＴ３の駆動回路１４はデバイスパワーサプライ５の電源電圧の供給を受けて駆動する。デバイスパワーサプライ５と各ＤＵＴ３との間は電源用配線基板６により接続されている。電源用配線基板６は固有のインピーダンスＺ１を有しており、このインピーダンスＺ１による電圧変動を緩和するためにコンデンサＣ１およびインダクタＬ１、Ｌ２が設けられている。インダクタＬ１、Ｌ２はコンデンサＣ１の寄生インダクタンスおよび各ＤＵＴ３までの配線経路のインダクタンスの合計を表しており、各ＤＵＴ３の電源経路の共通インピーダンスを簡易的に示している。
【０００８】
ピンエレクトロニクスカード２とＤＵＴ３との間を接続する複数の伝送経路１５は固有の伝播遅延Ｔｐｄを有している。このために、この伝播遅延Ｔｐｄを考慮したタイミング校正を行う。このタイミング校正を行うことで、タイミングジェネレータ１１の駆動タイミングが校正される。
【０００９】
図９にタイミング校正を示す。ここでは、ＤＵＴ３−１〜３−３の３つが設けられており、これらＤＵＴ３−１〜３−３はデバイスパワーサプライ５に接続されている。タイミングジェネレータ１１−１〜１１−３がドライバ１２−１〜１２−３およびコンパレータ１３−１〜１３−３のタイミングを制御している。ドライバ１２−１〜１２−３およびコンパレータ１３−１〜１３−３とＤＵＴ３との間には伝送経路１５が介在している。各伝送経路１５には固有の伝播遅延Ｔｐｄが存在している。ドライバ１１−１〜１１−３に接続される伝送経路１５の伝播遅延ＴｐｄをＴｐｄ１−１〜１−３、コンパレータ１１−１〜１１−３に接続される伝送経路１５の伝播遅延ＴｐｄをＴｐｄ２−１〜２−３とする。
【００１０】
同図に示すように、タイミングジェネレータ１１−１によりドライバ１２−１のタイミング（ストローブ）を負方向にＴｐｄ１−１だけずらし、コンパレータ１３−１のタイミングを正方向にＴｐｄ２−１だけずらしている。また、タイミングジェネレータ１１−２によりドライバ１２−２のタイミングを負方向にＴｐｄ１−２だけずらし、コンパレータ１３−２のタイミングを正方向にＴｐｄ２−２だけずらしている。さらに、タイミングジェネレータ１１−３によりドライバ１２−３のタイミングを負方向にＴｐｄ１−３だけずらし、コンパレータ１３−３のタイミングを正方向にＴｐｄ２−３だけずらしている。
【００１１】
これにより、ＤＵＴ３を基準（時刻ｔ＝０）としたときに、試験信号および応答信号のタイミングを一致させることができる。つまり、各伝送経路１５の伝播時間Ｔｐｄを考慮した補正（校正）を行うことで、ＤＵＴ３に対する信号の入出力のタイミングを一致させることができる。従って、伝播時間Ｔｐｄを考慮したタイミング校正を行うことで、ＤＵＴ３に対する正確な試験を実現することができる。
【００１２】
図１０はＤＵＴ３の試験を行うためのフローを示している。まず、ＴＤＲ測定により各経路基板４の伝播時間Ｔｐｄを求める（ステップＳ１０１）。そして、得られた伝播時間Ｔｐｄをタイミング校正データとしてタイミングジェネレータ１１のタイミング校正を行う（ステップＳ１０２）。そして、校正されたタイミングでタイミングジェネレータ１１を駆動して、ＤＵＴ３の試験（デバイステスト）を行う（ステップＳ１０３）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００９−２３６５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、図８に示したように、各ＤＵＴ３は電源用配線基板６を介して、デバイスパワーサプライ５に接続されており、デバイスパワーサプライ５から電源の供給を受けている。
【００１５】
そして、ＤＵＴ３には駆動回路１４が設けられており、この駆動回路１４には試験信号を入力するレシーバおよび応答信号を出力するドライバが設けられている。前述したように、ＤＵＴ３の駆動タイミング（つまり、駆動回路１４の駆動タイミング）を一致させるタイミング校正を行う。
【００１６】
このとき、電源用配線基板６の経路上にある共通インピーダンスが存在するため、全てのＤＵＴ３が同じタイミングで駆動すると、各ＤＵＴ３の駆動回路１４に電圧が上昇するオーバーシュート、或いは電圧が下降するアンダーシュートが発生する。これが、各ＤＵＴ３の駆動回路１４から出力される波形に影響を及ぼす。
【００１７】
図１１のａ）はＤＵＴ３の駆動回路１４のドライバを駆動したときに出力される信号を示している。同図ｂ）〜ｄ）はＤＵＴ３の駆動回路１４を駆動したときに出力される応答信号をコンパレータ１３−１〜１３−３で観測したときの波形である。同図ｅ）はＤＵＴ３の駆動回路１４の電源電圧の波形を示している。なお、デバイスパワーサプライ５の出力電圧が１．８ボルト、電源用配線基板６のインピーダンスＺ１が０Ω、インダクタＬ１、Ｌ２が５ｎＨ、ＤＵＴ３の駆動周期が１ｎｓｅｃの場合の波形を示している。
【００１８】
同図ａ）に示すように、タイミング校正を行っていることで、各ＤＵＴ３−１〜３−３は同じタイミングで駆動回路１４を駆動しており、出力される信号の波形は同じ波形となる。従って、ＤＵＴ３−１〜３−３が同時に駆動することから、アンダーシュートおよびオーバーシュートが発生する。これにより、同図ｅ）に示すように、ＤＵＴ３の駆動回路１４の電源電圧の波形は不安定になる。
【００１９】
本来であれば、デバイスパワーサプライ５が供給する電源電圧は１．８ボルトであるため、ＤＵＴ３の駆動回路１４の電源電圧も１．８ボルトで安定していなければならない。しかし、アンダーシュートおよびオーバーシュートが発生しているため、０．５ボルト近傍から３．０ボルト近傍まで不安定に変化している。
【００２０】
このアンダーシュートおよびオーバーシュートが発生している電源電圧に基づいて動作するＤＵＴ３−１〜３−３が出力する波形も不安定になる。これにより、ピンエレクトロニクスカード２のコンパレータ１３−１〜１３−３で観測するＤＵＴ３−１〜３−３から出力された信号の波形も本来の波形から電圧の振幅が小さくなっている。
【００２１】
同図ｂ）はコンパレータ１３−１で観測する波形、同図ｃ）はコンパレータ１３−２で観測する波形、同図ｄ）はコンパレータ１３−３で観測する波形になる。各コンパレータ１３−１〜１３−３は、本来ＤＵＴ３の電源電圧（つまり、１．８ボルト）の半分の０．９ボルトを閾値として、観測する波形のハイレベルまたはローレベルを判定する。
【００２２】
このとき、アンダーシュートおよびオーバーシュートを発生しているために、コンパレータ１３−１〜１３−３で観測する波形の電圧が閾値である０．９ボルトに対して大幅に低下している。このため、０．９ボルトを閾値としてハイレベルとローレベルとを判定するときに、誤判定を生じる。これが、ＤＵＴ３の試験の正確性を損なう結果となる。
【００２３】
このように、ＤＵＴ３を同時に駆動することで生じるアンダーシュートやオーバーシュートにより波形が不安定になる現象は同時スイッチングノイズと呼ばれる。近年では、ＤＵＴ３の動作速度の高速化および高集積化が顕著になっており、同時スイッチングノイズの影響による誤判定は大きな問題となる。
【００２４】
そして、この同時スイッチングノイズの影響が大きくなると、本来良品であるＤＵＴ３が不良品と判定されることになり、ＤＵＴ３の試験（デバイステスト）の歩留まりが低下する問題が生じる。また、同時スイッチングノイズの影響により、ＤＵＴ３が誤作動を起こすこともある。
【００２５】
そこで、本発明は、複数の被試験デバイスに対して電源供給部から電源の供給を行って試験を行うときに、同時スイッチングノイズの影響を抑制することを目的とする。
【課題を解決するための手段】
【００２６】
以上の課題を解決するため、本発明の半導体試験装置は、複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置であって、前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を校正するデータをタイミング校正データとして記憶するタイミング校正データ記憶部と、前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する遅延量加算部と、を備えたことを特徴とする。
【００２７】
複数の被試験デバイスを複数のグループに分割して、各グループの被試験デバイスのタイミング校正データに異なる遅延量を加算することで、各グループの被試験デバイスは異なるタイミングで駆動する。これにより、各グループ間では同時スイッチングノイズの影響を抑制できる。
【００２８】
また、前記遅延量加算部は、前記被試験デバイスのデータレートを前記グループ数で除算した値ずつ前記グループごとに加算していることを特徴とする。
【００２９】
データレートをグループ数で除算した値ずつ各グループの遅延量として加算していることで、均等な遅延量を与えることができる。これにより、同時スイッチングノイズの影響をより抑制することができる。
【００３０】
また、前記グループの数は２つであり、当該２つのグループの前記被試験デバイスに入出力される信号の位相差が１８０度となるような遅延量を加算していることを特徴とする。
【００３１】
グループ数が２つの場合は、被試験デバイスに入出力される信号の位相差が１８０度となるような遅延量を与えることができる。これにより、各グループの中で同時スイッチングノイズの影響を生じたとしても、２つのグループの同時スイッチングノイズが相互にキャンセルし合うようになるため、同時スイッチングノイズの影響を抑制することができる。
【００３２】
また、前記グループごとに割り当てる前記遅延量を変更可能にした遅延量割り当て部を備えたことを特徴とする。
【００３３】
被試験デバイスの物理的な空間配置によっては、同時スイッチングノイズの影響も異なるようになる。このために、グループごとに割り当てる遅延量を変更可能にすることで、空間配置に最適な遅延量を与えることができ、同時スイッチングノイズの影響をより抑制することができる。
【００３４】
また、複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置のタイミングを調整する半導体試験装置のタイミング調整方法であって、前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を測定して、この伝播遅延を校正するタイミング校正データを得る工程と、前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する工程と、を有することを特徴とする。
【発明の効果】
【００３５】
本発明は、各グループの被試験デバイスのタイミング校正データに異なる遅延量を加算することで、各グループの被試験デバイスが同時に駆動することがなくなり、同時スイッチングノイズの影響を抑制することができる。
【図面の簡単な説明】
【００３６】
【図１】実施形態の制御部の構成を示すブロック図である。
【図２】図１の構成の処理の流れを示すフローチャートである。
【図３】各ＤＵＴの駆動タイミングをずらした一例を示す図である。
【図４】図３の場合における各種波形を示す図である。
【図５】変形例１における各ＤＵＴの駆動タイミングを示す一例である。
【図６】変形例２の制御部の構成を示すブロック図である。
【図７】図６の構成の処理の流れを示すフローチャートである。
【図８】半導体試験装置の全体構成の一例を示す図である。
【図９】従来の各ＤＵＴの駆動タイミングを示す図である。
【図１０】図９の構成の処理の流れを示すフローチャートである。
【図１１】図９の場合における各種波形を示す図である。
【発明を実施するための形態】
【００３７】
以下、図面を参照して、本発明の実施形態について説明する。図８は本実施形態の半導体試験装置１を示している。この半導体試験装置１の構成は既に説明したが、改めて説明する。半導体試験装置１はピンエレクトロニクスカード２によりＤＵＴ３の試験を行うための装置であり、ピンエレクトロニクスカード２とＤＵＴ３との間には経路基板４を設けている。
【００３８】
ここでは、ＤＵＴ３は３つを設けており、これに伴いピンエレクトロニクスカード２および経路基板４も３つになっている。各ＤＵＴ３はデバイスパワーサプライ５に対して電源用配線基板６を介して接続されている。なお、ＤＵＴ３の個数は複数であれば３つ以外であってもよい。また、ピンエレクトロニクスカード２の個数もＤＵＴ３の個数と同じであってもよいし、異なる数であってもよい。
【００３９】
ピンエレクトロニクスカード２（図中ＰＥ）はＤＵＴ３の試験を行う試験部である。各ピンエレクトロニクスカード２はｎ（ｎは２以上の整数）個のタイミングジェネレータ１１（図中ではＴＧ）とドライバ１２とコンパレータ１３とを有している。ここでは、各ピンエレクトロニクスカード２のタイミングジェネレータ１１とドライバ１２とコンパレータ１３との個数を全てｎ個としているが、ドライバ１２とコンパレータ１３との個数を異ならせるようにしてもよい。
【００４０】
タイミングジェネレータ１１はドライバ１２およびコンパレータ１３の駆動タイミング（ストローブ）を出力している。ドライバ１２はＤＵＴ３に対して試験を行う信号（試験信号：テスト信号）を出力する。コンパレータ１３はＤＵＴ３から出力される信号（応答信号）に基づいて、ハイレベルとローレベルとを判定することで、良否判定を行う。
【００４１】
ＤＵＴ（Device Under Test）３はピンエレクトロニクスカード２により試験される被試験デバイスである。ＤＵＴ３はｎ個のドライバ１２およびコンパレータ１３に対応して、ｎ個の駆動回路１４を有している。駆動回路１４は正電圧Ｖｃｃと負電圧Ｖｓｓとの差分に基づいて動作を行う。駆動回路１４にはピンエレクトロニクスカード２から出力された試験信号を入力するレシーバとピンエレクトロニクスカード２に対して応答信号を出力するドライバとを有している。
【００４２】
経路基板４はピンエレクトロニクスカード２とＤＵＴ３との間を接続している。この経路基板４はベースユニットとプローブカードとを有して構成している（図中でＢＵ＋ＰＣ）。経路基板４にはｎ個のドライバ１２およびコンパレータ１３、そして駆動回路１４に対応してｎ個の伝送経路１５が設けられている。各伝送経路１５にはそれぞれ固有の伝播遅延Ｔｐｄが発生しており、この伝播遅延Ｔｐｄのタイミングを考慮したタイミングの補正（タイミング校正）が行われる。
【００４３】
デバイスパワーサプライ５（図中ではＤＰＳ）は各ＤＵＴ３に所定の電源電圧を供給する電源供給部になる。デバイスパワーサプライ５と各ＤＵＴ３とは電源用配線基板６を介して接続されている。電源用配線基板６はベースユニットとプローブカードとを有している（図中でＢＵ＋ＰＣ）。電源用配線基板６の配線はインピーダンスＺ１を持ち、インピーダンスＺ１による電圧変動を緩和するためのコンデンサＣ１が実装されている。また、電源用配線基板６のインダクタＬ１、Ｌ２はコンデンサＣ１の寄生インダクタンスおよび各ＤＵＴ３の配線経路のインダクタンスの合計を示しており、各ＤＵＴ３の電源経路の共通インピーダンスを簡易的に示している。
【００４４】
図１は本実施形態の半導体試験装置１として、３つのピンエレクトロニクスカード２−１〜２−３を有しており、ピンエレクトロニクスカード２−１〜２−３はＤＵＴ３−１〜３−３に接続されているものとする。ピンエレクトロニクスカード２−１〜２−３は制御部２０に接続されており、制御部２０によりコントロールがされている。制御部２０はタイミング校正データ記憶部２１と設定部２２とＰＥグループリスト記憶部２３と遅延量生成部２４と遅延量加算部２５とタイミング校正データ出力部２６とを備えて構成している。
【００４５】
タイミング校正データ記憶部２１は経路基板４の各伝送経路１５の固有の伝播遅延Ｔｐｄを校正するためのタイミング校正データを記憶している。各ピンエレクトロニクスカード２−１〜２−３とＤＵＴ３−１〜３−３との間にはそれぞれｎ個の伝送経路１５が設けられており、各伝送経路１５には固有の伝播遅延Ｔｐｄが存在する。タイミング校正データ記憶部２１はこの伝播遅延Ｔｐｄの分だけタイミングをずらすことで、伝播遅延Ｔｐｄの分を校正する。これがタイミング校正データになる。
【００４６】
各伝送経路１５の伝播遅延Ｔｐｄを得る手法としては、例えばＴＤＲ（Time Domain Reflectometry）測定を適用することができる。ＴＤＲ測定は、伝送経路１５にパルス信号を出力して、反射して戻ってくるまでの時間を計測することにより、伝播遅延Ｔｐｄを得ている。伝播遅延ＴｐｄはＴＤＲ測定以外によっても得ることができる。例えば、予め伝送経路１５の固有の設計値等から得ることもできる。
【００４７】
設定部２２は各伝送経路１５のタイミング校正データに与える遅延量を設定する。この遅延量は手動により任意に設定することもできるが、ここではＤＵＴ３のデータレートを、複数のＤＵＴ３を複数のグループに分割したときのグループ数で除算した値（除算値）ずつずらした遅延量を設定する。ＤＵＴ３のデータレートは予め得られる値であり、ここでは例えばデータレートは１ｎｓｅｃとする。
【００４８】
グループ数はＤＵＴ３の個数と一致させてもよいし、異ならせてもよい。つまり、１つのグループの中に複数のＤＵＴ３を設定してもよいし、１つのグループの中に１つのＤＵＴ３を設定してもよい。ここでは、３つのＤＵＴ３−１〜３−３はそれぞれ１つのグループを構成しているものとする（つまり、１つのグループの中に１つのＤＵＴ３がある）。勿論、１つのグループの中に複数のＤＵＴ３を設定してもよい。
【００４９】
従って、ＤＵＴ３のデータレート１ｎｓｅｃをグループ数（つまり、ＤＵＴ３の個数）である３で除算した３３０ｐｓｅｃが得られる。ＤＵＴ３のグループごとにこの除算値（３３０ｐｓｅｃ）ずつずらした値がＤＵＴ３のグループごとの遅延量となる。このＤＵＴ３のグループごとの遅延量をＤＵＴ遅延量リストとする。
【００５０】
ここで、前記の除算値は、タイミング校正データにより校正されるピンエレクトロニクスカード２の分解能に応じて丸めるようにしてもよい。つまり、本来であれば、１ｎｓｅｃをグループ数である３で除算すると、３３３．３３・・・ｐｓｅｃになるが、ピンエレクトロニクスカード２の分解能に応じて丸めた値である３３０ｐｓｅｃとしている。
【００５１】
ＰＥグループリスト記憶部２３はＤＵＴ３に対応するピンエレクトロニクスカード２をリスト化（ＰＥグループリスト）として記憶している。ＤＵＴ３には少なくとも１つのピンエレクトロニクスカード２が接続されているため、その対応関係を記憶している。ここでは、ＤＵＴ３−１〜３−３に対応するピンエレクトロニクスカード２−１〜２−３がＰＥグループリストとして記憶されている。
【００５２】
遅延量生成部２４は設定部２２からＤＵＴ遅延量リストを取得する。このＤＵＴ遅延量リストはＤＵＴ３のグループごとに設定した遅延量になっており、ＰＥグループリスト記憶部２３のＰＥグループリストを参照して、ＤＵＴ３のグループごとに設定した遅延量をピンエレクトロニクスカード２ごとに設定する遅延量として生成する。このときのピンエレクトロニクスカード２ごとの遅延量がＰＥ遅延量リストとなる。
【００５３】
ここでは、ＤＵＴ３−１〜３−３の３つのグループがあり、それぞれピンエレクトロニクスカード２−１〜２−３に対応している。そこで、１つ目のグループであるＤＵＴ３−１に対応するピンエレクトロニクスカード２−１には０ｐｓｅｃの遅延量を与える。２つ目のグループであるＤＵＴ３−２に対応するピンエレクトロニクスカード２−２には３３０ｐｓｅｃの遅延量を与える。３つ目のグループであるＤＵＴ３−３に対応するピンエレクトロニクスカード２−３には６６０ｐｓｅｃの遅延量を与える。このように、ＤＵＴ３のグループごとの遅延量をピンエレクトロニクスカード２ごとの遅延量としたＰＥ遅延量リストが遅延量生成部２４により生成される。
【００５４】
遅延量加算部２５はタイミング校正データ記憶部２１から各伝送経路１５のタイミング校正データを取得する。各伝送経路１５は１つのピンエレクトロニクスカード２に対応している。そこで、遅延量加算部２５は各ピンエレクトロニクスカード２のタイミング校正データに対して、ＰＥ遅延量リストが示すピンエレクトロニクスカード２ごとの遅延量を加算する。
【００５５】
タイミング校正データ出力部２６は遅延量加算部２５により遅延量が加算されたタイミング校正データを、対応するピンエレクトロニクスカード２のタイミングジェネレータ１１に対して出力する。タイミングジェネレータ１１はこのタイミング校正データに基づいてタイミング校正を行って、ドライバ１２およびコンパレータ１３のタイミング（ストローブ）を規定する。
【００５６】
以上が構成である。次に、図２のフローを参照して動作について説明する。まず、ＴＤＲ測定により伝送経路１５の伝播遅延Ｔｐｄを測定する（ステップＳ１）。伝播遅延Ｔｐｄは伝送経路１５の固有の電気長であり、各伝送経路１５の伝播遅延Ｔｐｄを測定する。勿論、伝播遅延Ｔｐｄが予め得られているような場合には、ＴＤＲ測定を行うことを要しない。
【００５７】
ここでは、ピンエレクトロニクスカード２−１のタイミングジェネレータ１１−１１〜１１−１ｎとＤＵＴ１の各駆動回路１４とを接続する伝送経路１５の伝播遅延ＴｐｄをＴｐｄ１−１〜１−ｎとする。また、ピンエレクトロニクスカード２−２のタイミングジェネレータ１１−２１〜１１−２ｎとＤＵＴ２の各駆動回路１４とを接続する伝送経路１５の伝播遅延ＴｐｄをＴｐｄ２−１〜２−ｎとする。そして、ピンエレクトロニクスカード２−３のタイミングジェネレータ１１−３１〜１１−３ｎとＤＵＴ３の各駆動回路１４とを接続する伝送経路１５の伝播遅延ＴｐｄをＴｐｄ３−１〜３−ｎとする。
【００５８】
これらの伝播遅延Ｔｐｄはタイミングジェネレータ１１を駆動するときのタイミングを校正するタイミング校正データとして使用され、タイミング校正データ記憶部２１はステップＳ１のＴＤＲ測定により得られた伝播遅延Ｔｐｄ１−１〜１−ｎ、２−１〜２−ｎ、３−１〜３−ｎを打ち消すようなデータをタイミング校正データとしてタイミング校正データ記憶部２１に記憶する。
【００５９】
次に、同時に測定する複数のＤＵＴ３の個数を設定し、当該複数のＤＵＴ３を複数のグループに分割する。ここでは、１グループに１つのＤＵＴ３があり、ＤＵＴ３−１〜３−３の３つのグループが形成される。このＤＵＴ３のグループを設定すると共に、ＤＵＴ３のデータレートを設定部２２に設定する（ステップＳ３）。ここでは、ＤＵＴ３のデータレートは１ｎｓｅｃであり、グループ数は３になる。
【００６０】
設定部２２はＤＵＴ３のデータレートをグループ数で除算する。そして、各グループのＤＵＴ３で除算値ずつ遅延量をずらすようにする。従って、ＤＵＴ３−１は０ｐｓｅｃ、ＤＵＴ３−２は３３０ｐｓｅｃ、ＤＵＴ３−３は６６０ｐｓｅｃの遅延量が割り当てられる。これがＤＵＴ遅延量リストとして生成される（ステップＳ４）。
【００６１】
遅延量生成部２４は設定部２２からＤＵＴ遅延量リストを取得する。これにより、ＤＵＴ３のグループごとの遅延量を認識できる。そして、遅延量生成部２４はＰＥグループリスト記憶部２３を参照する（ステップＳ５）。ＰＥグループリスト記憶部２３のＰＥグループリストはＤＵＴ３ごとに対応するピンエレクトロニクスカード２を記憶している。よって、ＤＵＴ３のグループごとに設定されている遅延量を、ピンエレクトロニクスカード２ごとの遅延量とすることができる。これをＰＥ遅延量リストとして生成する（ステップＳ６）。
【００６２】
ステップＳ２において、ピンエレクトロニクスカード２ごとにタイミング校正データが得られており、これがタイミング校正データ記憶部２１に記憶されている。そこで、遅延量加算部２５はタイミング校正データ記憶部２１からピンエレクトロニクスカード２ごとのタイミング校正データを読み出して、遅延量生成部２４のＰＥ遅延量リストに基づいてピンエレクトロニクスカード２ごとの遅延量を加算する（ステップＳ７）。
【００６３】
ここでは、ＤＵＴ３−１に対応するピンエレクトロニクスカード２−１に対するタイミング校正データＴｐｄ１−１〜１−ｎに対して、０ｐｓｅｃの遅延量を加算する。また、ＤＵＴ３−２に対応するピンエレクトロニクスカード２−２に対するタイミング校正データＴｐｄ２−１〜２−ｎに対して、３３０ｐｓｅｃの遅延量を加算する。そして、ＤＵＴ３−３に対応するピンエレクトロニクスカード２−３に対するタイミング校正データＴｐｄ３−１〜３−ｎに対して、６６０ｐｓｅｃの遅延量を加算する。
【００６４】
タイミング校正データ出力部２６は各ピンエレクトロニクスカード２−１〜２−３のタイミングジェネレータ１１に対して、遅延量を加算した後のタイミング校正データを出力する（ステップＳ８）。タイミングジェネレータ１１は入力したタイミング校正データに基づいて駆動することで、ドライバ１２およびコンパレータ１３のタイミングを校正する。このタイミング校正がされたドライバ１２およびコンパレータ１３を用いて試験信号を生成して、ＤＵＴ３の試験（デバイステスト）を行う（ステップＳ９）。
【００６５】
図３はタイミング校正データによりドライバ１２およびコンパレータ１３のタイミングが校正されたときの試験信号および応答信号のタイミングを示している。ＤＵＴ３−１については、ドライバ１２−１の伝送経路１５の伝播遅延Ｔｐｄ１−１のタイミング校正がされており、コンパレータ１３−１の伝送経路１５の伝播遅延Ｔｐｄ２−１のタイミング校正がされている。
【００６６】
このときのタイミング校正データの遅延量の加算は０ｐｓｅｃとなっている。よって、ＤＵＴ３−１が駆動するタイミング（試験信号を入力するタイミング、応答信号を出力するタイミング）は基準となる時刻ｔ＝０となっている。この時刻ｔ＝０となるように、ドライバ１２−１は伝播遅延Ｔｐｄ１−１の分だけ早いタイミングで試験信号を出力し、コンパレータ１３−１は伝播遅延Ｔｐｄ２−１の分だけ遅いタイミングで応答信号を入力する。
【００６７】
ＤＵＴ３−２については、ドライバ１２−２の伝送経路１５の伝播遅延がＴｐｄ１−２になっており、コンパレータ１３−２の伝送経路１５の伝播遅延がＴｐｄ２−２になっている。このとき、ピンエレクトロニクスカード２のタイミング校正データは前記の伝播遅延Ｔｐｄ２−１および２−２に対して３３０ｐｓｅｃの遅延量が加算されている。
【００６８】
よって、ドライバ１２−２は伝播遅延Ｔｐｄ１−２の分だけ早いタイミングに３３０ｐｓｅｃを加算したタイミングで駆動し、コンパレータ１３−２は伝播遅延Ｔｐｄ２−２の分だけ遅いタイミングに３３０ｐｓｅｃを加算したタイミングで駆動する。つまり、ＤＵＴ３−２が駆動するタイミングは基準となる時刻ｔ＝０から３３０ｐｓｅｃだけ遅くなっている。
【００６９】
ＤＵＴ３−３については、ドライバ１２−３の伝送経路１５の伝播遅延がＴｐｄ１−３になっており、コンパレータ１３−３の伝送経路１５の伝播遅延がＴｐｄ２−３になっている。このとき、ピンエレクトロニクスカード２のタイミング校正データは前記の伝播遅延Ｔｐｄ１−３およびＴｐｄ２−３に対して６６０ｐｓｅｃの遅延量が加算されている。
【００７０】
よって、ドライバ１２−３は伝播遅延Ｔｐｄ１−３の分だけ早いタイミングに６６０ｐｓｅｃを加算したタイミングで駆動し、コンパレータ１３−３は伝播遅延Ｔｐｄ２−３の分だけ遅いタイミングに６６０ｐｓｅｃを加算したタイミングで駆動する。つまり、ＤＵＴ３−３が駆動するタイミングは基準となる時刻ｔ＝０から６６０ｐｓｅｃだけ遅くなっている。
【００７１】
従って、ＤＵＴ３−１〜３−３は同時に駆動することなく、それぞれ駆動タイミングが３３０ｐｓｅｃずつ遅くなっている。前述したように、ＤＵＴ３−１〜３−３はデバイスパワーサプライ５の電源電圧の供給を受けて動作を行う。このときに、ＤＵＴ３−１〜３−３が同時に駆動を行うと、アンダーシュートやオーバーシュートが発生して、電源電圧の波形が不安定になり、その結果コンパレータ１３−１〜１３−３に入力される波形の値が小さくなることは既に述べたとおりである。
【００７２】
本実施形態では、ＤＵＴ３−１〜３−３が駆動するタイミングが３３０ｐｓｅｃずつ異なるようにしている。図４ａ）はＤＵＴ３−１〜３−３の駆動回路１４のドライバを駆動したときに出力される信号を示している。また、同図ｂ）〜ｄ）はＤＵＴ３−１〜３−３の駆動回路１４を駆動したときに出力される応答信号をコンパレータ１３−１〜１３−３で観測したときの波形である。同図ｅ）はＤＵＴ３−１〜３−３の駆動回路１４の電源電圧の波形を示している。なお、デバイスパワーサプライ５の出力電圧が１．８ボルト、電源用配線基板６のインピーダンスＺ１が０Ω、インダクタＬ１、Ｌ２が５ｎＨ、ＤＵＴ３の駆動周期が１ｎｓｅｃｅｃの場合の波形を示している。
【００７３】
同図ａ）に示すように、ＤＵＴ３−１〜３−３が駆動するタイミングが３３０ｐｓｅｃずつ異なっているため、出力される信号も３３０ｐｓｅｃずつ異なっている。従って、各ＤＵＴ３−１〜３−３の駆動タイミングが同時になることがなくなるため、アンダーシュートやオーバーシュートを発生することなく、同時スイッチングノイズの影響を抑制できる。
【００７４】
同図ｅ）に示すように、ＤＵＴ３−１〜３−３の電源電圧の波形は、デバイスパワーサプライ５の出力電圧１．８ボルト近傍で安定した波形になっている。このために、同図ｂ）〜ｄ）に示すように、コンパレータ１３−１〜１３−３で観測される波形も０ボルト近傍から２．０ボルト近傍までの振幅が大きな波形となり、デバイスパワーサプライ５の出力電圧である１．８ボルトの半分の０．９ボルトを閾値として、ハイレベルとローベルトとを正確に判定することができる。
【００７５】
これにより、複数のＤＵＴ３に対してデバイスパワーサプライ５から電源を供給して試験を行うときに、同時スイッチングノイズの影響を抑制して、正確な試験を行うことができる。従って、良品と判定されるべきＤＵＴ３が不良品と判定されることがなくなり、デバイステストの歩留まりが向上する。且つ、ＤＵＴ３−１〜３−３が同時に動作することがないため、ＤＵＴ３−１〜３−３自身も誤作動を起こすことがなくなる。
【００７６】
ここで、１つのＤＵＴ３に対して１または複数のピンエレクトロニクスカード２が接続されているときに、この１つのＤＵＴ３に入出力される信号のタイミング（つまり、駆動タイミング）は同時となるようにしなければならない。１つのＤＵＴ３に入出力される信号のタイミングにバラツキを生じると、正確な試験を行うことができないためである。
【００７７】
半導体試験装置１は、多くのＤＵＴ３の試験を同時に行うことがある。このときに、１つのＤＵＴ３に対する信号の入出力タイミングは同時にしなければならない、という制限があることから、通常は全てのＤＵＴ３の駆動タイミングを同時に設定する。つまり、伝送経路１５の伝播遅延Ｔｐｄの分だけ校正したタイミング校正データを用意して、画一的に全てのＤＵＴ３の駆動タイミングを同時にしている。
【００７８】
特に、試験対象となるＤＵＴ３の個数が多数のときに、各ＤＵＴ３で駆動タイミングを異ならせると、駆動タイミングの設定作業が非常に煩雑になる。つまり、ＤＵＴ３の駆動タイミングはタイミングジェネレータ１１のタイミングを設定する制御部２０により制御することは可能であるが、この制御内容を各ＤＵＴ３のそれぞれで異なるように設定しなければならない。従って、設定作業の容易性の観点から、ＤＵＴ３の駆動タイミングは同時に設定するようにしている。
【００７９】
本実施形態では、複数のＤＵＴ３を複数のグループに分割して、各グループのＤＵＴ３にそれぞれ異なる遅延量を与えている。ただし、ＤＵＴ３のグループ数およびＤＵＴ３のデータレートを入力するだけで、タイミング校正データに加算する遅延量は遅延量生成部２４が自動的に生成し、遅延量加算部２５がタイミング校正データに自動的に遅延量を加算する。
【００８０】
よって、格別に設定作業を行う必要がなく、同時スイッチングノイズの影響を抑制することができる。従って、半導体試験装置１のハードウェアやソフトウェア等に格別の構成の変更を要することなく、同時スイッチングノイズの影響を抑制することができる。
【００８１】
以上において、ＤＵＴ３は３つの場合を説明し、１つのＤＵＴ３が１グループを構成している場合を説明したが、１グループに複数のＤＵＴ３が含まれていてもよい。この場合には、グループごとに遅延量を異ならせるようにする。例えば、１００個のＤＵＴ３が試験対象となっている場合に、１０個のＤＵＴ３を１グループとして合計１０グループを構成し、当該１０グループのＤＵＴ３の駆動タイミングをそれぞれ異ならせるように遅延量を与えるようにしてもよい。
【００８２】
この場合、１つのグループ内のＤＵＴ３は同じタイミングで駆動するため、同時スイッチングノイズの問題を生じるが、１００個全てのＤＵＴ３を同じタイミングで駆動させた場合と比較して、格段に同時スイッチングノイズの影響を抑制することができる。
【００８３】
また、設定部２２により、ＤＵＴ３のデータレートをＤＵＴ３のグループ数で除算した値を遅延量としているが、この遅延量は任意に設定してもよい。例えば、前述した場合では、０ｐｓｅｃ、３３０ｐｓｅｃ、６６０ｐｓｅｃの遅延量としていたが、０ｐｓｅｃ、３００ｐｓｅｃ、７００ｐｓｅｃ等のように均等でない遅延量としてもよい。ただし、遅延量はできる限り均等にすることが望ましい。
【００８４】
次に、変形例１について説明する。図５に示すように、この変形例１では４つのＤＵＴ３−１〜３−４にピンエレクトロニクスカード２−１〜２−４が接続されている。４つのＤＵＴ３−１〜３−４のうち、ＤＵＴ３−１および３−２がグループＡ、ＤＵＴ３−３および３−４がグループＢとしている。
【００８５】
この図に示すように、グループＡのＤＵＴ３−１および３−２は同じタイミング（ｔ＝０）で動作をするようにしている。一方、グループＢのＤＵＴ３−３および３−４は同じタイミングで動作をするが、時刻ｔ＝０からＴ１の分だけ遅延量を持たせている。これにより、ＤＵＴ３−１および３−２とＤＵＴ３−３および３−４とは異なるタイミングで駆動する。
【００８６】
このとき、グループＡとグループＢとの遅延量Ｔ１は信号の位相差が１８０度となるような遅延量とする。ＤＵＴ３−１と３−２とが動作するタイミングは同一であり、ＤＵＴ３−３と３−４とが動作するタイミングは同一である。よって、ＤＵＴ３−１と３−２との間、およびＤＵＴ３−３と３−４との間では同時スイッチングノイズが生じる。
【００８７】
しかし、グループＡとグループＢとでは信号の位相差が１８０度となるような遅延量を与えている。信号の位相差が１８０度になると、グループＡとグループＢとでそれぞれに生じている同時スイッチングノイズが打ち消しあうようになる。従って、グループＡおよびグループＢの中でのＤＵＴ３のタイミングが同時であることから同時スイッチングノイズを生じたとしても、両者がキャンセルし合うようになる。これにより、正確な試験を行うことができるようになる。
【００８８】
次に、変形例２について説明する。図６は変形例２の半導体試験装置１を示している。図１で説明した半導体試験装置１との違いは、遅延量割り当て部３１を設けた点である。この遅延量割り当て部３１は設定部２２と遅延量生成部２４との間に設けられている。
【００８９】
遅延量割り当て部３１は設定部２２により得られる遅延量を任意のグループに割り当てる。前述したＤＵＴ３のデータレートが１ｎｓｅｃであり、ＤＵＴ３のグループ数が３つである場合には、遅延量が０ｐｓｅｃ、３３０ｐｓｅｃ、６６０ｐｓｅｃとなる。この場合に、遅延量割り当て部３１はＤＵＴ３−１〜３−３にそれぞれ前記の３つの遅延量を任意に割り当てることができる。
【００９０】
図７は図６の構成のフローチャートである。図２のフローチャートのステップＳ４が図７のフローチャートではステップＳ１０に代わっている。また、図７のフローチャートでは、ステップＳ１０およびステップＳ６〜Ｓ９がＤＵＴ３の試験を行うデバイステストを構成している。よって、ステップＳ９では試験信号の生成が行われる。
【００９１】
ステップＳ３では、ＤＵＴ３のデータレートから同時測定を行うＤＵＴ３のグループ数を除算して遅延量を得る。ステップＳ１０ではステップＳ３の遅延量をＤＵＴ３のグループの任意のグループに割り当てる。例えば、前述の場合、ＤＵＴ３−１のグループに３３０ｐｓｅｃ、ＤＵＴ３−２のグループに０ｐｓｅｃ、ＤＵＴ３−３のグループに６６０ｐｓｅｃを割り当てる。
【００９２】
複数のＤＵＴ３を同時に駆動するときに生じる同時スイッチングノイズの影響は、ＤＵＴ３の物理的な配置によって影響を受ける。このため、画一的に遅延量をＤＵＴ３の各グループに順番に割り当てるよりは、ＤＵＴ３の物理的な配置によって任意のグループに遅延量を割り当てるようにすることができる。
【００９３】
これを行うのが、遅延量割り当て部３１であり、遅延量割り当て部３１はＤＵＴ３のグループごとの遅延量を動的に割り当ててＤＵＴ遅延量リストを作成する（ステップＳ１０）。これにより、同時スイッチングノイズの影響をさらに抑制することができるようになる。
【符号の説明】
【００９４】
１ 半導体試験装置
２ ピンエレクトロニクスカード
３ ＤＵＴ
４ 経路基板
５ デバイスパワーサプライ
６ 電源用配線基板
１１ タイミングジェネレータ
１２ ドライバ
１３ コンパレータ
１４ 駆動回路
１５ 伝送経路
２０ 制御部
２１ タイミング校正データ記憶部
２２ 設定部
２３ グループリスト記憶部
２４ 遅延量生成部
２５ 遅延量加算部
２６ タイミング校正データ出力部
３１ 遅延量割り当て部
【技術分野】
【０００１】
本発明は、被試験デバイスの試験を行う半導体試験装置および半導体試験装置のタイミングを調整する半導体試験装置のタイミング調整方法に関するものである。
【背景技術】
【０００２】
被試験デバイス（ＤＵＴ：Device Under Test）の試験を行うために半導体試験装置が用いられる。半導体試験装置は、ＤＵＴの試験を行うための試験部（ピンエレクトロニクスカード）を設けており、ピンエレクトロニクスカードからＤＵＴに向けて試験信号を出力して、ＤＵＴからの応答信号に基づいて試験を行う。
【０００３】
ピンエレクトロニクスカードに設けられる各ドライバおよび各コンパレータはその駆動タイミングが調整される。このために、ＴＤＲ（Time Domain Relectometry）測定を用いて、タイミングが調整される。この種の技術としては、例えば特許文献１に開示された技術がある。
【０００４】
図８は、ピンエレクトロニクスカードによりＤＵＴの試験を行う半導体試験装置の一例を示している。この図に示すように、半導体試験装置１は、ピンエレクトロニクスカード（図中ではＰＥ）２とＤＵＴ３と経路基板４とを複数設けており、またデバイスパワーサプライ５と電源用配線基板６とを備えている。
【０００５】
各ピンエレクトロニクスカード２はＤＵＴ３の試験を行う試験部であり、タイミングジェネレータ１１とドライバ１２とコンパレータ１３とを有している。タイミングジェネレータ１１はドライバ１２およびコンパレータ１３の駆動タイミング（ストローブ）を規定している。ドライバ１２はＤＵＴ３に対して試験信号を出力する。コンパレータ１３はＤＵＴ３からの応答信号を比較することにより、良否判定を行う。
【０００６】
ＤＵＴ３は駆動回路１４を有しており、試験信号に応じて駆動回路１４が駆動して、応答信号を出力する。ピンエレクトロニクスカード２とＤＵＴ３との間には経路基板４（図中でＢＵ＋ＰＣ）が設けられており、この経路基板４に伝送経路１５が複数配置されている。試験信号および応答信号は伝送経路１５を伝送される。
【０００７】
各ＤＵＴ３の駆動回路１４はデバイスパワーサプライ５の電源電圧の供給を受けて駆動する。デバイスパワーサプライ５と各ＤＵＴ３との間は電源用配線基板６により接続されている。電源用配線基板６は固有のインピーダンスＺ１を有しており、このインピーダンスＺ１による電圧変動を緩和するためにコンデンサＣ１およびインダクタＬ１、Ｌ２が設けられている。インダクタＬ１、Ｌ２はコンデンサＣ１の寄生インダクタンスおよび各ＤＵＴ３までの配線経路のインダクタンスの合計を表しており、各ＤＵＴ３の電源経路の共通インピーダンスを簡易的に示している。
【０００８】
ピンエレクトロニクスカード２とＤＵＴ３との間を接続する複数の伝送経路１５は固有の伝播遅延Ｔｐｄを有している。このために、この伝播遅延Ｔｐｄを考慮したタイミング校正を行う。このタイミング校正を行うことで、タイミングジェネレータ１１の駆動タイミングが校正される。
【０００９】
図９にタイミング校正を示す。ここでは、ＤＵＴ３−１〜３−３の３つが設けられており、これらＤＵＴ３−１〜３−３はデバイスパワーサプライ５に接続されている。タイミングジェネレータ１１−１〜１１−３がドライバ１２−１〜１２−３およびコンパレータ１３−１〜１３−３のタイミングを制御している。ドライバ１２−１〜１２−３およびコンパレータ１３−１〜１３−３とＤＵＴ３との間には伝送経路１５が介在している。各伝送経路１５には固有の伝播遅延Ｔｐｄが存在している。ドライバ１１−１〜１１−３に接続される伝送経路１５の伝播遅延ＴｐｄをＴｐｄ１−１〜１−３、コンパレータ１１−１〜１１−３に接続される伝送経路１５の伝播遅延ＴｐｄをＴｐｄ２−１〜２−３とする。
【００１０】
同図に示すように、タイミングジェネレータ１１−１によりドライバ１２−１のタイミング（ストローブ）を負方向にＴｐｄ１−１だけずらし、コンパレータ１３−１のタイミングを正方向にＴｐｄ２−１だけずらしている。また、タイミングジェネレータ１１−２によりドライバ１２−２のタイミングを負方向にＴｐｄ１−２だけずらし、コンパレータ１３−２のタイミングを正方向にＴｐｄ２−２だけずらしている。さらに、タイミングジェネレータ１１−３によりドライバ１２−３のタイミングを負方向にＴｐｄ１−３だけずらし、コンパレータ１３−３のタイミングを正方向にＴｐｄ２−３だけずらしている。
【００１１】
これにより、ＤＵＴ３を基準（時刻ｔ＝０）としたときに、試験信号および応答信号のタイミングを一致させることができる。つまり、各伝送経路１５の伝播時間Ｔｐｄを考慮した補正（校正）を行うことで、ＤＵＴ３に対する信号の入出力のタイミングを一致させることができる。従って、伝播時間Ｔｐｄを考慮したタイミング校正を行うことで、ＤＵＴ３に対する正確な試験を実現することができる。
【００１２】
図１０はＤＵＴ３の試験を行うためのフローを示している。まず、ＴＤＲ測定により各経路基板４の伝播時間Ｔｐｄを求める（ステップＳ１０１）。そして、得られた伝播時間Ｔｐｄをタイミング校正データとしてタイミングジェネレータ１１のタイミング校正を行う（ステップＳ１０２）。そして、校正されたタイミングでタイミングジェネレータ１１を駆動して、ＤＵＴ３の試験（デバイステスト）を行う（ステップＳ１０３）。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特開２００９−２３６５１６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１４】
ところで、図８に示したように、各ＤＵＴ３は電源用配線基板６を介して、デバイスパワーサプライ５に接続されており、デバイスパワーサプライ５から電源の供給を受けている。
【００１５】
そして、ＤＵＴ３には駆動回路１４が設けられており、この駆動回路１４には試験信号を入力するレシーバおよび応答信号を出力するドライバが設けられている。前述したように、ＤＵＴ３の駆動タイミング（つまり、駆動回路１４の駆動タイミング）を一致させるタイミング校正を行う。
【００１６】
このとき、電源用配線基板６の経路上にある共通インピーダンスが存在するため、全てのＤＵＴ３が同じタイミングで駆動すると、各ＤＵＴ３の駆動回路１４に電圧が上昇するオーバーシュート、或いは電圧が下降するアンダーシュートが発生する。これが、各ＤＵＴ３の駆動回路１４から出力される波形に影響を及ぼす。
【００１７】
図１１のａ）はＤＵＴ３の駆動回路１４のドライバを駆動したときに出力される信号を示している。同図ｂ）〜ｄ）はＤＵＴ３の駆動回路１４を駆動したときに出力される応答信号をコンパレータ１３−１〜１３−３で観測したときの波形である。同図ｅ）はＤＵＴ３の駆動回路１４の電源電圧の波形を示している。なお、デバイスパワーサプライ５の出力電圧が１．８ボルト、電源用配線基板６のインピーダンスＺ１が０Ω、インダクタＬ１、Ｌ２が５ｎＨ、ＤＵＴ３の駆動周期が１ｎｓｅｃの場合の波形を示している。
【００１８】
同図ａ）に示すように、タイミング校正を行っていることで、各ＤＵＴ３−１〜３−３は同じタイミングで駆動回路１４を駆動しており、出力される信号の波形は同じ波形となる。従って、ＤＵＴ３−１〜３−３が同時に駆動することから、アンダーシュートおよびオーバーシュートが発生する。これにより、同図ｅ）に示すように、ＤＵＴ３の駆動回路１４の電源電圧の波形は不安定になる。
【００１９】
本来であれば、デバイスパワーサプライ５が供給する電源電圧は１．８ボルトであるため、ＤＵＴ３の駆動回路１４の電源電圧も１．８ボルトで安定していなければならない。しかし、アンダーシュートおよびオーバーシュートが発生しているため、０．５ボルト近傍から３．０ボルト近傍まで不安定に変化している。
【００２０】
このアンダーシュートおよびオーバーシュートが発生している電源電圧に基づいて動作するＤＵＴ３−１〜３−３が出力する波形も不安定になる。これにより、ピンエレクトロニクスカード２のコンパレータ１３−１〜１３−３で観測するＤＵＴ３−１〜３−３から出力された信号の波形も本来の波形から電圧の振幅が小さくなっている。
【００２１】
同図ｂ）はコンパレータ１３−１で観測する波形、同図ｃ）はコンパレータ１３−２で観測する波形、同図ｄ）はコンパレータ１３−３で観測する波形になる。各コンパレータ１３−１〜１３−３は、本来ＤＵＴ３の電源電圧（つまり、１．８ボルト）の半分の０．９ボルトを閾値として、観測する波形のハイレベルまたはローレベルを判定する。
【００２２】
このとき、アンダーシュートおよびオーバーシュートを発生しているために、コンパレータ１３−１〜１３−３で観測する波形の電圧が閾値である０．９ボルトに対して大幅に低下している。このため、０．９ボルトを閾値としてハイレベルとローレベルとを判定するときに、誤判定を生じる。これが、ＤＵＴ３の試験の正確性を損なう結果となる。
【００２３】
このように、ＤＵＴ３を同時に駆動することで生じるアンダーシュートやオーバーシュートにより波形が不安定になる現象は同時スイッチングノイズと呼ばれる。近年では、ＤＵＴ３の動作速度の高速化および高集積化が顕著になっており、同時スイッチングノイズの影響による誤判定は大きな問題となる。
【００２４】
そして、この同時スイッチングノイズの影響が大きくなると、本来良品であるＤＵＴ３が不良品と判定されることになり、ＤＵＴ３の試験（デバイステスト）の歩留まりが低下する問題が生じる。また、同時スイッチングノイズの影響により、ＤＵＴ３が誤作動を起こすこともある。
【００２５】
そこで、本発明は、複数の被試験デバイスに対して電源供給部から電源の供給を行って試験を行うときに、同時スイッチングノイズの影響を抑制することを目的とする。
【課題を解決するための手段】
【００２６】
以上の課題を解決するため、本発明の半導体試験装置は、複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置であって、前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を校正するデータをタイミング校正データとして記憶するタイミング校正データ記憶部と、前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する遅延量加算部と、を備えたことを特徴とする。
【００２７】
複数の被試験デバイスを複数のグループに分割して、各グループの被試験デバイスのタイミング校正データに異なる遅延量を加算することで、各グループの被試験デバイスは異なるタイミングで駆動する。これにより、各グループ間では同時スイッチングノイズの影響を抑制できる。
【００２８】
また、前記遅延量加算部は、前記被試験デバイスのデータレートを前記グループ数で除算した値ずつ前記グループごとに加算していることを特徴とする。
【００２９】
データレートをグループ数で除算した値ずつ各グループの遅延量として加算していることで、均等な遅延量を与えることができる。これにより、同時スイッチングノイズの影響をより抑制することができる。
【００３０】
また、前記グループの数は２つであり、当該２つのグループの前記被試験デバイスに入出力される信号の位相差が１８０度となるような遅延量を加算していることを特徴とする。
【００３１】
グループ数が２つの場合は、被試験デバイスに入出力される信号の位相差が１８０度となるような遅延量を与えることができる。これにより、各グループの中で同時スイッチングノイズの影響を生じたとしても、２つのグループの同時スイッチングノイズが相互にキャンセルし合うようになるため、同時スイッチングノイズの影響を抑制することができる。
【００３２】
また、前記グループごとに割り当てる前記遅延量を変更可能にした遅延量割り当て部を備えたことを特徴とする。
【００３３】
被試験デバイスの物理的な空間配置によっては、同時スイッチングノイズの影響も異なるようになる。このために、グループごとに割り当てる遅延量を変更可能にすることで、空間配置に最適な遅延量を与えることができ、同時スイッチングノイズの影響をより抑制することができる。
【００３４】
また、複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置のタイミングを調整する半導体試験装置のタイミング調整方法であって、前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を測定して、この伝播遅延を校正するタイミング校正データを得る工程と、前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する工程と、を有することを特徴とする。
【発明の効果】
【００３５】
本発明は、各グループの被試験デバイスのタイミング校正データに異なる遅延量を加算することで、各グループの被試験デバイスが同時に駆動することがなくなり、同時スイッチングノイズの影響を抑制することができる。
【図面の簡単な説明】
【００３６】
【図１】実施形態の制御部の構成を示すブロック図である。
【図２】図１の構成の処理の流れを示すフローチャートである。
【図３】各ＤＵＴの駆動タイミングをずらした一例を示す図である。
【図４】図３の場合における各種波形を示す図である。
【図５】変形例１における各ＤＵＴの駆動タイミングを示す一例である。
【図６】変形例２の制御部の構成を示すブロック図である。
【図７】図６の構成の処理の流れを示すフローチャートである。
【図８】半導体試験装置の全体構成の一例を示す図である。
【図９】従来の各ＤＵＴの駆動タイミングを示す図である。
【図１０】図９の構成の処理の流れを示すフローチャートである。
【図１１】図９の場合における各種波形を示す図である。
【発明を実施するための形態】
【００３７】
以下、図面を参照して、本発明の実施形態について説明する。図８は本実施形態の半導体試験装置１を示している。この半導体試験装置１の構成は既に説明したが、改めて説明する。半導体試験装置１はピンエレクトロニクスカード２によりＤＵＴ３の試験を行うための装置であり、ピンエレクトロニクスカード２とＤＵＴ３との間には経路基板４を設けている。
【００３８】
ここでは、ＤＵＴ３は３つを設けており、これに伴いピンエレクトロニクスカード２および経路基板４も３つになっている。各ＤＵＴ３はデバイスパワーサプライ５に対して電源用配線基板６を介して接続されている。なお、ＤＵＴ３の個数は複数であれば３つ以外であってもよい。また、ピンエレクトロニクスカード２の個数もＤＵＴ３の個数と同じであってもよいし、異なる数であってもよい。
【００３９】
ピンエレクトロニクスカード２（図中ＰＥ）はＤＵＴ３の試験を行う試験部である。各ピンエレクトロニクスカード２はｎ（ｎは２以上の整数）個のタイミングジェネレータ１１（図中ではＴＧ）とドライバ１２とコンパレータ１３とを有している。ここでは、各ピンエレクトロニクスカード２のタイミングジェネレータ１１とドライバ１２とコンパレータ１３との個数を全てｎ個としているが、ドライバ１２とコンパレータ１３との個数を異ならせるようにしてもよい。
【００４０】
タイミングジェネレータ１１はドライバ１２およびコンパレータ１３の駆動タイミング（ストローブ）を出力している。ドライバ１２はＤＵＴ３に対して試験を行う信号（試験信号：テスト信号）を出力する。コンパレータ１３はＤＵＴ３から出力される信号（応答信号）に基づいて、ハイレベルとローレベルとを判定することで、良否判定を行う。
【００４１】
ＤＵＴ（Device Under Test）３はピンエレクトロニクスカード２により試験される被試験デバイスである。ＤＵＴ３はｎ個のドライバ１２およびコンパレータ１３に対応して、ｎ個の駆動回路１４を有している。駆動回路１４は正電圧Ｖｃｃと負電圧Ｖｓｓとの差分に基づいて動作を行う。駆動回路１４にはピンエレクトロニクスカード２から出力された試験信号を入力するレシーバとピンエレクトロニクスカード２に対して応答信号を出力するドライバとを有している。
【００４２】
経路基板４はピンエレクトロニクスカード２とＤＵＴ３との間を接続している。この経路基板４はベースユニットとプローブカードとを有して構成している（図中でＢＵ＋ＰＣ）。経路基板４にはｎ個のドライバ１２およびコンパレータ１３、そして駆動回路１４に対応してｎ個の伝送経路１５が設けられている。各伝送経路１５にはそれぞれ固有の伝播遅延Ｔｐｄが発生しており、この伝播遅延Ｔｐｄのタイミングを考慮したタイミングの補正（タイミング校正）が行われる。
【００４３】
デバイスパワーサプライ５（図中ではＤＰＳ）は各ＤＵＴ３に所定の電源電圧を供給する電源供給部になる。デバイスパワーサプライ５と各ＤＵＴ３とは電源用配線基板６を介して接続されている。電源用配線基板６はベースユニットとプローブカードとを有している（図中でＢＵ＋ＰＣ）。電源用配線基板６の配線はインピーダンスＺ１を持ち、インピーダンスＺ１による電圧変動を緩和するためのコンデンサＣ１が実装されている。また、電源用配線基板６のインダクタＬ１、Ｌ２はコンデンサＣ１の寄生インダクタンスおよび各ＤＵＴ３の配線経路のインダクタンスの合計を示しており、各ＤＵＴ３の電源経路の共通インピーダンスを簡易的に示している。
【００４４】
図１は本実施形態の半導体試験装置１として、３つのピンエレクトロニクスカード２−１〜２−３を有しており、ピンエレクトロニクスカード２−１〜２−３はＤＵＴ３−１〜３−３に接続されているものとする。ピンエレクトロニクスカード２−１〜２−３は制御部２０に接続されており、制御部２０によりコントロールがされている。制御部２０はタイミング校正データ記憶部２１と設定部２２とＰＥグループリスト記憶部２３と遅延量生成部２４と遅延量加算部２５とタイミング校正データ出力部２６とを備えて構成している。
【００４５】
タイミング校正データ記憶部２１は経路基板４の各伝送経路１５の固有の伝播遅延Ｔｐｄを校正するためのタイミング校正データを記憶している。各ピンエレクトロニクスカード２−１〜２−３とＤＵＴ３−１〜３−３との間にはそれぞれｎ個の伝送経路１５が設けられており、各伝送経路１５には固有の伝播遅延Ｔｐｄが存在する。タイミング校正データ記憶部２１はこの伝播遅延Ｔｐｄの分だけタイミングをずらすことで、伝播遅延Ｔｐｄの分を校正する。これがタイミング校正データになる。
【００４６】
各伝送経路１５の伝播遅延Ｔｐｄを得る手法としては、例えばＴＤＲ（Time Domain Reflectometry）測定を適用することができる。ＴＤＲ測定は、伝送経路１５にパルス信号を出力して、反射して戻ってくるまでの時間を計測することにより、伝播遅延Ｔｐｄを得ている。伝播遅延ＴｐｄはＴＤＲ測定以外によっても得ることができる。例えば、予め伝送経路１５の固有の設計値等から得ることもできる。
【００４７】
設定部２２は各伝送経路１５のタイミング校正データに与える遅延量を設定する。この遅延量は手動により任意に設定することもできるが、ここではＤＵＴ３のデータレートを、複数のＤＵＴ３を複数のグループに分割したときのグループ数で除算した値（除算値）ずつずらした遅延量を設定する。ＤＵＴ３のデータレートは予め得られる値であり、ここでは例えばデータレートは１ｎｓｅｃとする。
【００４８】
グループ数はＤＵＴ３の個数と一致させてもよいし、異ならせてもよい。つまり、１つのグループの中に複数のＤＵＴ３を設定してもよいし、１つのグループの中に１つのＤＵＴ３を設定してもよい。ここでは、３つのＤＵＴ３−１〜３−３はそれぞれ１つのグループを構成しているものとする（つまり、１つのグループの中に１つのＤＵＴ３がある）。勿論、１つのグループの中に複数のＤＵＴ３を設定してもよい。
【００４９】
従って、ＤＵＴ３のデータレート１ｎｓｅｃをグループ数（つまり、ＤＵＴ３の個数）である３で除算した３３０ｐｓｅｃが得られる。ＤＵＴ３のグループごとにこの除算値（３３０ｐｓｅｃ）ずつずらした値がＤＵＴ３のグループごとの遅延量となる。このＤＵＴ３のグループごとの遅延量をＤＵＴ遅延量リストとする。
【００５０】
ここで、前記の除算値は、タイミング校正データにより校正されるピンエレクトロニクスカード２の分解能に応じて丸めるようにしてもよい。つまり、本来であれば、１ｎｓｅｃをグループ数である３で除算すると、３３３．３３・・・ｐｓｅｃになるが、ピンエレクトロニクスカード２の分解能に応じて丸めた値である３３０ｐｓｅｃとしている。
【００５１】
ＰＥグループリスト記憶部２３はＤＵＴ３に対応するピンエレクトロニクスカード２をリスト化（ＰＥグループリスト）として記憶している。ＤＵＴ３には少なくとも１つのピンエレクトロニクスカード２が接続されているため、その対応関係を記憶している。ここでは、ＤＵＴ３−１〜３−３に対応するピンエレクトロニクスカード２−１〜２−３がＰＥグループリストとして記憶されている。
【００５２】
遅延量生成部２４は設定部２２からＤＵＴ遅延量リストを取得する。このＤＵＴ遅延量リストはＤＵＴ３のグループごとに設定した遅延量になっており、ＰＥグループリスト記憶部２３のＰＥグループリストを参照して、ＤＵＴ３のグループごとに設定した遅延量をピンエレクトロニクスカード２ごとに設定する遅延量として生成する。このときのピンエレクトロニクスカード２ごとの遅延量がＰＥ遅延量リストとなる。
【００５３】
ここでは、ＤＵＴ３−１〜３−３の３つのグループがあり、それぞれピンエレクトロニクスカード２−１〜２−３に対応している。そこで、１つ目のグループであるＤＵＴ３−１に対応するピンエレクトロニクスカード２−１には０ｐｓｅｃの遅延量を与える。２つ目のグループであるＤＵＴ３−２に対応するピンエレクトロニクスカード２−２には３３０ｐｓｅｃの遅延量を与える。３つ目のグループであるＤＵＴ３−３に対応するピンエレクトロニクスカード２−３には６６０ｐｓｅｃの遅延量を与える。このように、ＤＵＴ３のグループごとの遅延量をピンエレクトロニクスカード２ごとの遅延量としたＰＥ遅延量リストが遅延量生成部２４により生成される。
【００５４】
遅延量加算部２５はタイミング校正データ記憶部２１から各伝送経路１５のタイミング校正データを取得する。各伝送経路１５は１つのピンエレクトロニクスカード２に対応している。そこで、遅延量加算部２５は各ピンエレクトロニクスカード２のタイミング校正データに対して、ＰＥ遅延量リストが示すピンエレクトロニクスカード２ごとの遅延量を加算する。
【００５５】
タイミング校正データ出力部２６は遅延量加算部２５により遅延量が加算されたタイミング校正データを、対応するピンエレクトロニクスカード２のタイミングジェネレータ１１に対して出力する。タイミングジェネレータ１１はこのタイミング校正データに基づいてタイミング校正を行って、ドライバ１２およびコンパレータ１３のタイミング（ストローブ）を規定する。
【００５６】
以上が構成である。次に、図２のフローを参照して動作について説明する。まず、ＴＤＲ測定により伝送経路１５の伝播遅延Ｔｐｄを測定する（ステップＳ１）。伝播遅延Ｔｐｄは伝送経路１５の固有の電気長であり、各伝送経路１５の伝播遅延Ｔｐｄを測定する。勿論、伝播遅延Ｔｐｄが予め得られているような場合には、ＴＤＲ測定を行うことを要しない。
【００５７】
ここでは、ピンエレクトロニクスカード２−１のタイミングジェネレータ１１−１１〜１１−１ｎとＤＵＴ１の各駆動回路１４とを接続する伝送経路１５の伝播遅延ＴｐｄをＴｐｄ１−１〜１−ｎとする。また、ピンエレクトロニクスカード２−２のタイミングジェネレータ１１−２１〜１１−２ｎとＤＵＴ２の各駆動回路１４とを接続する伝送経路１５の伝播遅延ＴｐｄをＴｐｄ２−１〜２−ｎとする。そして、ピンエレクトロニクスカード２−３のタイミングジェネレータ１１−３１〜１１−３ｎとＤＵＴ３の各駆動回路１４とを接続する伝送経路１５の伝播遅延ＴｐｄをＴｐｄ３−１〜３−ｎとする。
【００５８】
これらの伝播遅延Ｔｐｄはタイミングジェネレータ１１を駆動するときのタイミングを校正するタイミング校正データとして使用され、タイミング校正データ記憶部２１はステップＳ１のＴＤＲ測定により得られた伝播遅延Ｔｐｄ１−１〜１−ｎ、２−１〜２−ｎ、３−１〜３−ｎを打ち消すようなデータをタイミング校正データとしてタイミング校正データ記憶部２１に記憶する。
【００５９】
次に、同時に測定する複数のＤＵＴ３の個数を設定し、当該複数のＤＵＴ３を複数のグループに分割する。ここでは、１グループに１つのＤＵＴ３があり、ＤＵＴ３−１〜３−３の３つのグループが形成される。このＤＵＴ３のグループを設定すると共に、ＤＵＴ３のデータレートを設定部２２に設定する（ステップＳ３）。ここでは、ＤＵＴ３のデータレートは１ｎｓｅｃであり、グループ数は３になる。
【００６０】
設定部２２はＤＵＴ３のデータレートをグループ数で除算する。そして、各グループのＤＵＴ３で除算値ずつ遅延量をずらすようにする。従って、ＤＵＴ３−１は０ｐｓｅｃ、ＤＵＴ３−２は３３０ｐｓｅｃ、ＤＵＴ３−３は６６０ｐｓｅｃの遅延量が割り当てられる。これがＤＵＴ遅延量リストとして生成される（ステップＳ４）。
【００６１】
遅延量生成部２４は設定部２２からＤＵＴ遅延量リストを取得する。これにより、ＤＵＴ３のグループごとの遅延量を認識できる。そして、遅延量生成部２４はＰＥグループリスト記憶部２３を参照する（ステップＳ５）。ＰＥグループリスト記憶部２３のＰＥグループリストはＤＵＴ３ごとに対応するピンエレクトロニクスカード２を記憶している。よって、ＤＵＴ３のグループごとに設定されている遅延量を、ピンエレクトロニクスカード２ごとの遅延量とすることができる。これをＰＥ遅延量リストとして生成する（ステップＳ６）。
【００６２】
ステップＳ２において、ピンエレクトロニクスカード２ごとにタイミング校正データが得られており、これがタイミング校正データ記憶部２１に記憶されている。そこで、遅延量加算部２５はタイミング校正データ記憶部２１からピンエレクトロニクスカード２ごとのタイミング校正データを読み出して、遅延量生成部２４のＰＥ遅延量リストに基づいてピンエレクトロニクスカード２ごとの遅延量を加算する（ステップＳ７）。
【００６３】
ここでは、ＤＵＴ３−１に対応するピンエレクトロニクスカード２−１に対するタイミング校正データＴｐｄ１−１〜１−ｎに対して、０ｐｓｅｃの遅延量を加算する。また、ＤＵＴ３−２に対応するピンエレクトロニクスカード２−２に対するタイミング校正データＴｐｄ２−１〜２−ｎに対して、３３０ｐｓｅｃの遅延量を加算する。そして、ＤＵＴ３−３に対応するピンエレクトロニクスカード２−３に対するタイミング校正データＴｐｄ３−１〜３−ｎに対して、６６０ｐｓｅｃの遅延量を加算する。
【００６４】
タイミング校正データ出力部２６は各ピンエレクトロニクスカード２−１〜２−３のタイミングジェネレータ１１に対して、遅延量を加算した後のタイミング校正データを出力する（ステップＳ８）。タイミングジェネレータ１１は入力したタイミング校正データに基づいて駆動することで、ドライバ１２およびコンパレータ１３のタイミングを校正する。このタイミング校正がされたドライバ１２およびコンパレータ１３を用いて試験信号を生成して、ＤＵＴ３の試験（デバイステスト）を行う（ステップＳ９）。
【００６５】
図３はタイミング校正データによりドライバ１２およびコンパレータ１３のタイミングが校正されたときの試験信号および応答信号のタイミングを示している。ＤＵＴ３−１については、ドライバ１２−１の伝送経路１５の伝播遅延Ｔｐｄ１−１のタイミング校正がされており、コンパレータ１３−１の伝送経路１５の伝播遅延Ｔｐｄ２−１のタイミング校正がされている。
【００６６】
このときのタイミング校正データの遅延量の加算は０ｐｓｅｃとなっている。よって、ＤＵＴ３−１が駆動するタイミング（試験信号を入力するタイミング、応答信号を出力するタイミング）は基準となる時刻ｔ＝０となっている。この時刻ｔ＝０となるように、ドライバ１２−１は伝播遅延Ｔｐｄ１−１の分だけ早いタイミングで試験信号を出力し、コンパレータ１３−１は伝播遅延Ｔｐｄ２−１の分だけ遅いタイミングで応答信号を入力する。
【００６７】
ＤＵＴ３−２については、ドライバ１２−２の伝送経路１５の伝播遅延がＴｐｄ１−２になっており、コンパレータ１３−２の伝送経路１５の伝播遅延がＴｐｄ２−２になっている。このとき、ピンエレクトロニクスカード２のタイミング校正データは前記の伝播遅延Ｔｐｄ２−１および２−２に対して３３０ｐｓｅｃの遅延量が加算されている。
【００６８】
よって、ドライバ１２−２は伝播遅延Ｔｐｄ１−２の分だけ早いタイミングに３３０ｐｓｅｃを加算したタイミングで駆動し、コンパレータ１３−２は伝播遅延Ｔｐｄ２−２の分だけ遅いタイミングに３３０ｐｓｅｃを加算したタイミングで駆動する。つまり、ＤＵＴ３−２が駆動するタイミングは基準となる時刻ｔ＝０から３３０ｐｓｅｃだけ遅くなっている。
【００６９】
ＤＵＴ３−３については、ドライバ１２−３の伝送経路１５の伝播遅延がＴｐｄ１−３になっており、コンパレータ１３−３の伝送経路１５の伝播遅延がＴｐｄ２−３になっている。このとき、ピンエレクトロニクスカード２のタイミング校正データは前記の伝播遅延Ｔｐｄ１−３およびＴｐｄ２−３に対して６６０ｐｓｅｃの遅延量が加算されている。
【００７０】
よって、ドライバ１２−３は伝播遅延Ｔｐｄ１−３の分だけ早いタイミングに６６０ｐｓｅｃを加算したタイミングで駆動し、コンパレータ１３−３は伝播遅延Ｔｐｄ２−３の分だけ遅いタイミングに６６０ｐｓｅｃを加算したタイミングで駆動する。つまり、ＤＵＴ３−３が駆動するタイミングは基準となる時刻ｔ＝０から６６０ｐｓｅｃだけ遅くなっている。
【００７１】
従って、ＤＵＴ３−１〜３−３は同時に駆動することなく、それぞれ駆動タイミングが３３０ｐｓｅｃずつ遅くなっている。前述したように、ＤＵＴ３−１〜３−３はデバイスパワーサプライ５の電源電圧の供給を受けて動作を行う。このときに、ＤＵＴ３−１〜３−３が同時に駆動を行うと、アンダーシュートやオーバーシュートが発生して、電源電圧の波形が不安定になり、その結果コンパレータ１３−１〜１３−３に入力される波形の値が小さくなることは既に述べたとおりである。
【００７２】
本実施形態では、ＤＵＴ３−１〜３−３が駆動するタイミングが３３０ｐｓｅｃずつ異なるようにしている。図４ａ）はＤＵＴ３−１〜３−３の駆動回路１４のドライバを駆動したときに出力される信号を示している。また、同図ｂ）〜ｄ）はＤＵＴ３−１〜３−３の駆動回路１４を駆動したときに出力される応答信号をコンパレータ１３−１〜１３−３で観測したときの波形である。同図ｅ）はＤＵＴ３−１〜３−３の駆動回路１４の電源電圧の波形を示している。なお、デバイスパワーサプライ５の出力電圧が１．８ボルト、電源用配線基板６のインピーダンスＺ１が０Ω、インダクタＬ１、Ｌ２が５ｎＨ、ＤＵＴ３の駆動周期が１ｎｓｅｃｅｃの場合の波形を示している。
【００７３】
同図ａ）に示すように、ＤＵＴ３−１〜３−３が駆動するタイミングが３３０ｐｓｅｃずつ異なっているため、出力される信号も３３０ｐｓｅｃずつ異なっている。従って、各ＤＵＴ３−１〜３−３の駆動タイミングが同時になることがなくなるため、アンダーシュートやオーバーシュートを発生することなく、同時スイッチングノイズの影響を抑制できる。
【００７４】
同図ｅ）に示すように、ＤＵＴ３−１〜３−３の電源電圧の波形は、デバイスパワーサプライ５の出力電圧１．８ボルト近傍で安定した波形になっている。このために、同図ｂ）〜ｄ）に示すように、コンパレータ１３−１〜１３−３で観測される波形も０ボルト近傍から２．０ボルト近傍までの振幅が大きな波形となり、デバイスパワーサプライ５の出力電圧である１．８ボルトの半分の０．９ボルトを閾値として、ハイレベルとローベルトとを正確に判定することができる。
【００７５】
これにより、複数のＤＵＴ３に対してデバイスパワーサプライ５から電源を供給して試験を行うときに、同時スイッチングノイズの影響を抑制して、正確な試験を行うことができる。従って、良品と判定されるべきＤＵＴ３が不良品と判定されることがなくなり、デバイステストの歩留まりが向上する。且つ、ＤＵＴ３−１〜３−３が同時に動作することがないため、ＤＵＴ３−１〜３−３自身も誤作動を起こすことがなくなる。
【００７６】
ここで、１つのＤＵＴ３に対して１または複数のピンエレクトロニクスカード２が接続されているときに、この１つのＤＵＴ３に入出力される信号のタイミング（つまり、駆動タイミング）は同時となるようにしなければならない。１つのＤＵＴ３に入出力される信号のタイミングにバラツキを生じると、正確な試験を行うことができないためである。
【００７７】
半導体試験装置１は、多くのＤＵＴ３の試験を同時に行うことがある。このときに、１つのＤＵＴ３に対する信号の入出力タイミングは同時にしなければならない、という制限があることから、通常は全てのＤＵＴ３の駆動タイミングを同時に設定する。つまり、伝送経路１５の伝播遅延Ｔｐｄの分だけ校正したタイミング校正データを用意して、画一的に全てのＤＵＴ３の駆動タイミングを同時にしている。
【００７８】
特に、試験対象となるＤＵＴ３の個数が多数のときに、各ＤＵＴ３で駆動タイミングを異ならせると、駆動タイミングの設定作業が非常に煩雑になる。つまり、ＤＵＴ３の駆動タイミングはタイミングジェネレータ１１のタイミングを設定する制御部２０により制御することは可能であるが、この制御内容を各ＤＵＴ３のそれぞれで異なるように設定しなければならない。従って、設定作業の容易性の観点から、ＤＵＴ３の駆動タイミングは同時に設定するようにしている。
【００７９】
本実施形態では、複数のＤＵＴ３を複数のグループに分割して、各グループのＤＵＴ３にそれぞれ異なる遅延量を与えている。ただし、ＤＵＴ３のグループ数およびＤＵＴ３のデータレートを入力するだけで、タイミング校正データに加算する遅延量は遅延量生成部２４が自動的に生成し、遅延量加算部２５がタイミング校正データに自動的に遅延量を加算する。
【００８０】
よって、格別に設定作業を行う必要がなく、同時スイッチングノイズの影響を抑制することができる。従って、半導体試験装置１のハードウェアやソフトウェア等に格別の構成の変更を要することなく、同時スイッチングノイズの影響を抑制することができる。
【００８１】
以上において、ＤＵＴ３は３つの場合を説明し、１つのＤＵＴ３が１グループを構成している場合を説明したが、１グループに複数のＤＵＴ３が含まれていてもよい。この場合には、グループごとに遅延量を異ならせるようにする。例えば、１００個のＤＵＴ３が試験対象となっている場合に、１０個のＤＵＴ３を１グループとして合計１０グループを構成し、当該１０グループのＤＵＴ３の駆動タイミングをそれぞれ異ならせるように遅延量を与えるようにしてもよい。
【００８２】
この場合、１つのグループ内のＤＵＴ３は同じタイミングで駆動するため、同時スイッチングノイズの問題を生じるが、１００個全てのＤＵＴ３を同じタイミングで駆動させた場合と比較して、格段に同時スイッチングノイズの影響を抑制することができる。
【００８３】
また、設定部２２により、ＤＵＴ３のデータレートをＤＵＴ３のグループ数で除算した値を遅延量としているが、この遅延量は任意に設定してもよい。例えば、前述した場合では、０ｐｓｅｃ、３３０ｐｓｅｃ、６６０ｐｓｅｃの遅延量としていたが、０ｐｓｅｃ、３００ｐｓｅｃ、７００ｐｓｅｃ等のように均等でない遅延量としてもよい。ただし、遅延量はできる限り均等にすることが望ましい。
【００８４】
次に、変形例１について説明する。図５に示すように、この変形例１では４つのＤＵＴ３−１〜３−４にピンエレクトロニクスカード２−１〜２−４が接続されている。４つのＤＵＴ３−１〜３−４のうち、ＤＵＴ３−１および３−２がグループＡ、ＤＵＴ３−３および３−４がグループＢとしている。
【００８５】
この図に示すように、グループＡのＤＵＴ３−１および３−２は同じタイミング（ｔ＝０）で動作をするようにしている。一方、グループＢのＤＵＴ３−３および３−４は同じタイミングで動作をするが、時刻ｔ＝０からＴ１の分だけ遅延量を持たせている。これにより、ＤＵＴ３−１および３−２とＤＵＴ３−３および３−４とは異なるタイミングで駆動する。
【００８６】
このとき、グループＡとグループＢとの遅延量Ｔ１は信号の位相差が１８０度となるような遅延量とする。ＤＵＴ３−１と３−２とが動作するタイミングは同一であり、ＤＵＴ３−３と３−４とが動作するタイミングは同一である。よって、ＤＵＴ３−１と３−２との間、およびＤＵＴ３−３と３−４との間では同時スイッチングノイズが生じる。
【００８７】
しかし、グループＡとグループＢとでは信号の位相差が１８０度となるような遅延量を与えている。信号の位相差が１８０度になると、グループＡとグループＢとでそれぞれに生じている同時スイッチングノイズが打ち消しあうようになる。従って、グループＡおよびグループＢの中でのＤＵＴ３のタイミングが同時であることから同時スイッチングノイズを生じたとしても、両者がキャンセルし合うようになる。これにより、正確な試験を行うことができるようになる。
【００８８】
次に、変形例２について説明する。図６は変形例２の半導体試験装置１を示している。図１で説明した半導体試験装置１との違いは、遅延量割り当て部３１を設けた点である。この遅延量割り当て部３１は設定部２２と遅延量生成部２４との間に設けられている。
【００８９】
遅延量割り当て部３１は設定部２２により得られる遅延量を任意のグループに割り当てる。前述したＤＵＴ３のデータレートが１ｎｓｅｃであり、ＤＵＴ３のグループ数が３つである場合には、遅延量が０ｐｓｅｃ、３３０ｐｓｅｃ、６６０ｐｓｅｃとなる。この場合に、遅延量割り当て部３１はＤＵＴ３−１〜３−３にそれぞれ前記の３つの遅延量を任意に割り当てることができる。
【００９０】
図７は図６の構成のフローチャートである。図２のフローチャートのステップＳ４が図７のフローチャートではステップＳ１０に代わっている。また、図７のフローチャートでは、ステップＳ１０およびステップＳ６〜Ｓ９がＤＵＴ３の試験を行うデバイステストを構成している。よって、ステップＳ９では試験信号の生成が行われる。
【００９１】
ステップＳ３では、ＤＵＴ３のデータレートから同時測定を行うＤＵＴ３のグループ数を除算して遅延量を得る。ステップＳ１０ではステップＳ３の遅延量をＤＵＴ３のグループの任意のグループに割り当てる。例えば、前述の場合、ＤＵＴ３−１のグループに３３０ｐｓｅｃ、ＤＵＴ３−２のグループに０ｐｓｅｃ、ＤＵＴ３−３のグループに６６０ｐｓｅｃを割り当てる。
【００９２】
複数のＤＵＴ３を同時に駆動するときに生じる同時スイッチングノイズの影響は、ＤＵＴ３の物理的な配置によって影響を受ける。このため、画一的に遅延量をＤＵＴ３の各グループに順番に割り当てるよりは、ＤＵＴ３の物理的な配置によって任意のグループに遅延量を割り当てるようにすることができる。
【００９３】
これを行うのが、遅延量割り当て部３１であり、遅延量割り当て部３１はＤＵＴ３のグループごとの遅延量を動的に割り当ててＤＵＴ遅延量リストを作成する（ステップＳ１０）。これにより、同時スイッチングノイズの影響をさらに抑制することができるようになる。
【符号の説明】
【００９４】
１ 半導体試験装置
２ ピンエレクトロニクスカード
３ ＤＵＴ
４ 経路基板
５ デバイスパワーサプライ
６ 電源用配線基板
１１ タイミングジェネレータ
１２ ドライバ
１３ コンパレータ
１４ 駆動回路
１５ 伝送経路
２０ 制御部
２１ タイミング校正データ記憶部
２２ 設定部
２３ グループリスト記憶部
２４ 遅延量生成部
２５ 遅延量加算部
２６ タイミング校正データ出力部
３１ 遅延量割り当て部
【特許請求の範囲】
【請求項１】
複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置であって、
前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を校正するデータをタイミング校正データとして記憶するタイミング校正データ記憶部と、
前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する遅延量加算部と、
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記遅延量加算部は、前記被試験デバイスのデータレートを前記グループ数で除算した値ずつ前記グループごとに加算していること
を特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記グループの数は２つであり、当該２つのグループの前記被試験デバイスに入出力される信号の位相差が１８０度となるような遅延量を加算していること
を特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記グループごとに割り当てる前記遅延量を変更可能にした遅延量割り当て部を備えたこと
を特徴とする請求項１記載の半導体試験装置。
【請求項５】
複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置のタイミングを調整する半導体試験装置のタイミング調整方法であって、
前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を測定して、この伝播遅延を校正するタイミング校正データを得る工程と、
前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する工程と、
を有することを特徴とする半導体試験装置のタイミング調整方法。
【請求項１】
複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置であって、
前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を校正するデータをタイミング校正データとして記憶するタイミング校正データ記憶部と、
前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する遅延量加算部と、
を備えたことを特徴とする半導体試験装置。
【請求項２】
前記遅延量加算部は、前記被試験デバイスのデータレートを前記グループ数で除算した値ずつ前記グループごとに加算していること
を特徴とする請求項１記載の半導体試験装置。
【請求項３】
前記グループの数は２つであり、当該２つのグループの前記被試験デバイスに入出力される信号の位相差が１８０度となるような遅延量を加算していること
を特徴とする請求項２記載の半導体試験装置。
【請求項４】
前記グループごとに割り当てる前記遅延量を変更可能にした遅延量割り当て部を備えたこと
を特徴とする請求項１記載の半導体試験装置。
【請求項５】
複数の被試験デバイスに電源を供給する電源供給部を備える半導体試験装置のタイミングを調整する半導体試験装置のタイミング調整方法であって、
前記被試験デバイスの試験を行う試験部のドライバおよびコンパレータと前記被試験デバイスとの間の伝送経路の伝播遅延を測定して、この伝播遅延を校正するタイミング校正データを得る工程と、
前記被試験デバイスを複数のグループに分割して、当該グループごとに異なる遅延量を前記タイミング校正データに加算する工程と、
を有することを特徴とする半導体試験装置のタイミング調整方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−７２７６２（Ｐ２０１３−７２７６２Ａ）
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願番号】特願２０１１−２１２３０７（Ｐ２０１１−２１２３０７）
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
【公開日】平成２５年４月２２日（２０１３．４．２２）
【国際特許分類】
【出願日】平成２３年９月２８日（２０１１．９．２８）
【出願人】（０００００６５０７）横河電機株式会社 (4,443)
【Ｆターム（参考）】
[ Back to top ]