受信信号の信号処理回路
【課題】受信信号の信号処理回路において電圧制御発振回路（ＶＣＯ）をフリーラン状態で検査・調整することを可能とする。
【解決手段】自動周波数同調制御信号（ＡＦＴ信号）に応じて受信信号から所望の周波数の信号を選択して出力するチューナに対してＡＦＴ信号を生成して出力する信号処理回路において、制御信号を受けて、制御信号に応じてミュート回路への入力信号を所定の条件を満たさない信号とするモードと、ミュート回路への入力信号をアンロック検出回路の出力信号とするモードと、を切り替える制御用回路を備えることによって上記課題を解決することができる。
【解決手段】自動周波数同調制御信号（ＡＦＴ信号）に応じて受信信号から所望の周波数の信号を選択して出力するチューナに対してＡＦＴ信号を生成して出力する信号処理回路において、制御信号を受けて、制御信号に応じてミュート回路への入力信号を所定の条件を満たさない信号とするモードと、ミュート回路への入力信号をアンロック検出回路の出力信号とするモードと、を切り替える制御用回路を備えることによって上記課題を解決することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）内蔵の受信信号の信号処理回路に関する。
【背景技術】
【０００２】
一般に、テレビジョン受信機等に含まれる受信回路は、チューナにおいて所望のチャネルの受信信号を選局した後、あらかじめ規定された中間周波数（たとえば、５８．７５ＭＨｚ）を搬送波とするように、局部発振回路の発振周波数に基づいて受信信号を中間周波数信号に変換する。そこで、受信回路では、局部発振回路にて得られる発振周波数が真に中間周波数となるように、チューナから出力された中間周波数信号の周波数と中間周波数とのずれ量を自動周波数同調（ＡＦＴ：Ａｕｔｏ Ｆｒｅｑｕｅｎｃｙ Ｔｕｎｉｎｇ）回路にて検出し、検出した結果をチューナの局部発振回路へとフィードバックすることで、チューナから出力される中間信号の周波数が中間周波数となるように帰還制御している。
【０００３】
図４は、従来の受信回路１００の概略構成を示すブロック図である。図４において、受信回路１００は、マイクロコンピュータによって発振周波数を制御することのできるチューナ１０、弾性表面波フィルタ（ＳＡＷＦ：Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｆｉｌｔｅｒ）１２及び信号処理回路１４を含んで構成される。
【０００４】
アンテナからＲＦ周波数帯域の信号が入力され、チューナ１０において所望の周波数の信号が選択され、ＲＦ周波数帯域よりも低い中間周波数ｆＩＦを有する中間周波数信号にダウンコンバートされてＳＡＷＦ１２へ出力される。このとき、チューナ１０では、ＲＦＡＧＣ端子から入力されるＲＦＡＧＣ信号に応じた増幅率で出力信号を増幅して出力する。また、ＡＦＴ端子から入力される自動周波数同調制御電圧（ＡＦＴ信号）に応じてマイクロコンピュータが選択周波数を調整する。ＳＡＷＦ１２では、中間周波数ｆＩＦ以外の周波数帯域の信号を除去して帯域制限した信号を信号処理回路１４へ出力する。
【０００５】
信号処理回路１４は、図５に示すように、入力アンプ２０、ビデオ検波器（もしくはＡＭ検波器）２２、出力アンプ２４、ＲＦ自動ゲイン調整回路（ＲＦＡＧＣ：ＲＦ Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌｌｅｒ）２６、ＩＦ自動ゲイン調整回路（ＩＦＡＧＣ）２８、アンロック検出回路３０、局部発振回路３２、ミュート回路３４及び周波数電圧変換回路３６を含んで構成される。なお、信号処理回路１４は、信号処理ＩＣとしてパッケージ化されている。
【０００６】
入力アンプ２０は、ＳＡＷＦ１２から出力された信号を受けて、ＩＦＡＧＣ２８からのＩＦＡＧＣ信号に応じた増幅率で信号を増幅して出力する。局部発振回路３２は、位相検波回路（ＰＤ）、低域周波数フィルタ（ＬＰＦ）、電圧制御発振回路（ＶＣＯ）を含むループ回路で構成される。ＰＤは、入力アンプ２０から中間周波数の信号を受けて、ＶＣＯの出力信号との位相を比較し、その位相差に応じた電圧ＶＰＤを出力する。ＬＰＦは、電圧ＶＰＤから不要周波数成分を取り除き、直流制御電圧Ｖｃとして出力する。ＶＣＯは、直流制御電圧Ｖｃを受けて、直流制御電圧Ｖｃに応じた発振周波数ｆ０を有する出力信号ＳＯＵＴをＰＤとビデオ検波器（もしくはＡＭ検波器）２２へ出力する。ビデオ検波器（もしくはＡＭ検波器）２２は、入力アンプ２０からの出力信号及び局部発振回路３２からの出力信号をビデオ検波（もしくはＡＭ検波）して出力アンプ２４へ出力する。出力アンプ２４は、ビデオ検波器（もしくはＡＭ検波器）２２から出力された信号を所定の増幅率で増幅してビデオ出力端子に出力する。
【０００７】
ＩＦＡＧＣ２８は、ＩＦＡＧＣ端子に入力される信号の電圧値に応じたＩＦＡＧＣ信号（ＩＦ自動ゲイン調整信号）を生成して出力する。また、ＲＦＡＧＣ２６は、ＩＦＡＧＣ２８からのＩＦＡＧＣ信号を受けて、入力アンプ２０の増幅率の変化に対応させてチューナ１０での信号の増幅率を変化させるためにＩＦＡＧＣ信号に応じたＲＦＡＧＣ信号（ＲＦ自動ゲイン調整信号）を生成する。これらの回路によって、システム全体の信号の増幅率が調整される。
【０００８】
アンロック検出回路３０は、出力アンプ２４からの信号及びＩＦＡＧＣ端子の電圧値を受けて、それらの信号の電圧値が共に各々の所定の閾値を超えていれば無信号状態にあるものとしてロック制御信号をハイレベルにし、少なくとも一方が所定の閾値より大きければロック制御信号をローレベルにする。
【０００９】
周波数電圧変換回路３６は、局部発振回路３２からの出力を受けて、出力信号ＳＯＵＴの発振周波数ｆ０に応じた電圧値を有するＡＦＴ信号を生成して出力する。発振周波数ｆ０ がちょうど中間周波数ｆIFとなるときにＡＦＴ信号の電圧値が電源電圧Ｖｃｃの１／２となるように調整する。すなわち、図６に示すように、中間周波数ｆIFと発振周波数ｆ０とが一致するときを中心として、中間周波数ｆIFと発振周波数ｆ０とのずれ量に応じてＡＦＴ信号の電圧値は変化する。また、ミュート回路３４は、アンロック検出回路３０からのロック制御信号を受けて、ロック信号がハイレベルであればＡＦＴ信号の電圧値を強制的に所定の直流電圧（ミュート電圧：例えば、電源電圧Ｖｃｃの１／２）にして周波数電圧変換回路３６から出力させる。
【００１０】
【特許文献１】特開２００２−０１０１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このような受信回路１００では、信号処理回路１４は１つの半導体素子としてチップ化されることが多くなっている。このとき、チップ化された状態において局部発振回路３２に含まれるＶＣＯの発振特性を検査・調整することが必要となることがある。
【００１２】
ＶＣＯの発振特性を調査する場合、ＰＤへの中間周波数信号の入力を停止させたフリーラン状態とし、ＶＣＯの発振周波数ｆ０に応じて変化するＡＦＴ信号を測定する方法を用いることが好ましい。しかしながら、中間周波数信号の入力を止めるとアンロック検出回路３０から出力されるロック制御信号がハイレベルとなり、ミュート回路３４の作用によってＡＦＴ信号がミュート電圧に固定されてしまう。したがって、ＡＦＴ端子から出力されるＡＦＴ信号を測定したとしてもＶＣＯの発振特性を検査・調整することができなくなる。そこで、従来の受信回路１００では、ＩＦＡＧＣ端子に外部から電圧を印加し、アンロック検出回路３０から出力されるロック制御信号を強制的にローレベルとなるようにしてミュート回路３４が作用しない状態とすることによって、ＡＦＴ信号の測定によりＶＣＯの検査・調整を行う必要があった。
【００１３】
そこで、本発明は、従来よりも容易にＶＣＯの検査・調整を行うことを可能とする受信信号の信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、自動周波数同調制御信号に応じて受信信号から所望の周波数の信号を選択して出力するチューナ、に対して自動周波数同調制御信号を生成して出力する信号処理回路であって、周波数制御電圧を受けて、周波数制御電圧に応じた発振周波数を有する基準信号を出力する電圧制御発振回路と、前記チューナから出力される中間周波数を有する中間周波数信号と前記電圧制御発振回路から出力される基準信号との位相差に応じた検波電圧を出力する位相検波回路と、前記検波電圧から不要周波数成分を取り除いて前記周波数制御電圧を出力する低域フィルタと、を含む局部発振回路と、自動ゲイン調整信号に応じた増幅率で前記中間周波数信号を増幅するアンプと、入力信号に応じて前記アンプに対して自動ゲイン調整信号を生成して出力する調整信号生成部と、入力信号が所定の条件を満たす場合には周波数電圧変換回路から前記電圧制御発振回路から出力された基準信号の発振周波数に応じた電圧値を有する信号を自動周波数同調制御信号として出力させると共に、入力信号が前記所定の条件を満たさない場合には前記周波数電圧変換回路から一定の電圧値を有する信号を自動周波数同調制御信号として出力させるミュート回路と、前記位相検波回路への前記中間周波数信号の入力が停止された場合に前記調整信号生成部への入力信号に応じて前記所定の条件を満たす信号を出力し、前記位相検波回路への前記中間周波数信号の入力がある場合には前記所定の条件を満たさない信号を出力するアンロック検出回路と、制御信号を受けて、前記制御信号に応じて前記ミュート回路への入力信号を前記所定の条件を満たさない信号とするモードと、前記ミュート回路への入力信号を前記アンロック検出回路の出力信号とするモードと、を切り替える制御用回路と、を備えることを特徴とする信号処理回路。
【００１５】
具体的には、前記制御用回路は、コレクタには前記ミュート回路の入力端子が接続され、エミッタには前記所定の条件を満たさない電圧が印加され、ベースには前記制御信号が入力されるトランジスタを含むことが好適である。
【００１６】
このように、位相検波回路への中間周波数信号の入力が停止された場合においても、装置外部からの制御信号に応じて電圧制御発振回路の発振周波数に応じた自動周波数同調制御信号を周波数電圧変換回路から出力させることができる。
【発明の効果】
【００１７】
モジュール化された回路に含まれるＶＣＯの検査・調整を行うことを容易にする受信信号の信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態における受信回路２００は、図１のブロック図に示すように、チューナ１０、ＳＡＷＦ１２及び信号処理回路４０を含んで構成される。チューナ１０及びＳＡＷＦ１２の機能は従来と同様であるのでここでは説明を省略する。
【００１９】
信号処理回路４０は、図２に示すように、入力アンプ２０、ビデオ検波器（もしくはＡＭ検波器）２２、出力アンプ２４、ＲＦＡＧＣ２６、ＩＦＡＧＣ２８、アンロック検出回路３０、局部発振回路３２、ミュート回路３４、周波数電圧変換回路３６及び外部制御用回路４２を含んで構成される。信号処理回路４０は、外部制御用回路４２を除いて従来の信号処理回路１４と同様の構成を有する。そこで、アンロック検出回路３０及び外部制御用回路４２を除く構成要素については説明を省略する。なお、信号処理回路４０は、信号処理ＩＣとしてパッケージ化されている。
【００２０】
アンロック検出回路３０は、図３に示すように、オペアンプ６０，６２、ピークホールド回路６４及びアンド素子６６を含んで構成することができる。オペアンプ６０の反転入力端子ＩＮ（＋）は信号処理回路４０のＩＦＡＧＣ端子に接続され、非反転入力端子ＩＮ（−）は所定の基準電圧ＶＲＥＦ１に保持される。従って、ＩＦＡＧＣ端子の電圧値ＶＡＧＣが基準電圧ＶＲＥＦ１以下であればオペアンプ６０の出力信号ＡＣＯＭＰはハイレベルとなり、電圧値ＶＡＧＣが基準電圧ＶＲＥＦ１を超えればオペアンプ６０の出力信号ＡＣＯＭＰはローレベルとなる。また、オペアンプ６２の非反転入力端子ＩＮ（−）はピークホールド回路６４を介して出力アンプ２４の出力端子に接続され、反転入力端子ＩＮ（＋）は所定の基準電圧ＶＲＥＦ２に保持される。ピークホールド回路６４は、所定のサンプリング時間毎に出力アンプ２４から出力されるビデオ信号の最大値を保持して出力する。従って、ピークホールド回路６４から出力されるビデオ信号の電圧値ＶＶＩＤＥＯが基準電圧ＶＲＥＦ２以下であればオペアンプ６２の出力信号ＶＣＯＭＰはローレベルとなり、電圧値ＶＶＩＤＥＯが基準電圧ＶＲＥＦ２を超えればオペアンプ６２の出力信号ＶＣＯＭＰはハイレベルとなる。出力信号ＡＣＯＭＰ及び出力信号ＶＣＯＭＰはアンド素子６６に入力される。したがって、図４に示すように、ＩＦＡＧＣ端子の電圧値ＶＡＧＣが基準電圧ＶＲＥＦ１より大きいという条件とビデオ信号の電圧値ＶＶＩＤＥＯが基準電圧ＶＲＥＦ２より小さいという条件とが共に満たされる場合にのみアンド素子６６からハイレベルのロック制御信号が出力され、少なくとも一方の条件が満たされない場合にはローレベルのロック制御信号が出力される。
【００２１】
外部制御用回路４２は、信号処理回路４０の素子の制御端子Ｔに入力される制御信号Ｓに応じてミュート回路３４への入力をローレベル（接地）にする回路である。外部制御用回路４２は、図２に示すように、トランジスタ７０及びプルアップ抵抗７２を含んで構成することができる。トランジスタ７０のコレクタはミュート回路３４の入力端子に接続され、エミッタは接地される。トランジスタ７０のベースはプルアップ抵抗７２を介して接地されると共に制御端子Ｔに接続される。このような回路構成とすることによって、制御端子Ｔを開放（オープン）にするとトランジスタ７０が導通状態となりミュート回路３４の入力端子が強制的にローレベルにされる。なお、トランジスタ７０は電界効果型トランジスタに置き換えることもできる。
【００２２】
このとき、ミュート回路３４は、アンロック検出回路３０からのロック制御信号を受けて、ロック信号がハイレベルであればＡＦＴ信号の電圧値を強制的にミュート電圧（例えば、図６では電源電圧Ｖｃｃの１／２）にして周波数電圧変換回路３６から出力させる。一方、ロック信号がローレベルであれば、図６に示したように、局部発振回路３２からの出力信号の発振周波数ｆ０に応じた電圧値を有するＡＦＴ信号を周波数電圧変換回路３６から出力させる。
【００２３】
受信回路２００において、ＶＣＯの発振特性を調査する場合、ＰＤへの中間周波数信号の入力を停止させたフリーラン状態とする。このとき、制御端子Ｔに開放（オープン）の制御信号を入力することによって、中間周波数信号を停止させた状態において、ＲＦＡＧＣ２６及びＩＦＡＧＣ２８からの自動ゲイン調整信号（ＲＦＡＧＣ信号及びＩＦＡＧＣ信号）の値に拘らずミュート回路３４の入力をローレベルに設定することができる。すなわち、アンロック検出回路３０から出力されるロック制御信号がハイレベルとなることによって、周波数電圧変換回路３６から出力されるＡＦＴ信号がミュート電圧に固定されてしまうことを防ぐことができる。
【００２４】
したがって、ＶＣＯをフリーラン状態に保ったまま、ＶＣＯの発振周波数ｆ０に応じた電圧値を有するＡＦＴ信号を測定することによってＶＣＯの発振特性を検査・調整することができる。このとき、ＩＦＡＧＣ端子に外部から電圧を印加する必要はなく、外部制御用回路４２に繋がる制御端子Ｔに外部のコンピュータ等からハイレベルの制御信号を入力するだけでＶＣＯの検査・調整モードにすることができる。
【００２５】
なお、外部制御用回路４２は、ＩＦＡＧＣ端子の電圧値によらず信号処理回路４０の素子の制御端子Ｔに入力される制御信号Ｓに応じてミュート回路３４への入力をローレベルする回路であればよく、図２に示す具体的な回路構成に限定されるものではない。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態における受信回路の構成を示すブロック図である。
【図２】本発明の実施の形態における信号処理回路の構成を示すブロック図である。
【図３】本発明の実施の形態におけるアンロック検出回路の構成を示す回路図である。
【図４】従来の受信回路の構成を示すブロック図である。
【図５】従来の信号処理回路の構成を示すブロック図である。
【図６】周波数とＡＦＴ信号の電圧値との関係を示す図である。
【符号の説明】
【００２７】
１０ チューナ、１２ ＳＡＷフィルタ、１４ 信号処理回路、２０ 入力アンプ、２２ ビデオ検波器（もしくはＡＭ検波器）、２４ 出力アンプ、２６ ＲＦＡＧＣ回路、２８ ＩＦＡＧＣ回路、３０ アンロック検出回路、３２ 局部発振回路、３４ ミュート回路、３６ 周波数電圧変換回路、４０ 信号処理回路、４２ 外部制御用回路、６０，６２ オペアンプ、６４ ピークホールド回路、６６ アンド素子、７０ トランジスタ、７２ プルアップ抵抗、１００，２００ 受信回路。
【技術分野】
【０００１】
ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ：電圧制御発振器）内蔵の受信信号の信号処理回路に関する。
【背景技術】
【０００２】
一般に、テレビジョン受信機等に含まれる受信回路は、チューナにおいて所望のチャネルの受信信号を選局した後、あらかじめ規定された中間周波数（たとえば、５８．７５ＭＨｚ）を搬送波とするように、局部発振回路の発振周波数に基づいて受信信号を中間周波数信号に変換する。そこで、受信回路では、局部発振回路にて得られる発振周波数が真に中間周波数となるように、チューナから出力された中間周波数信号の周波数と中間周波数とのずれ量を自動周波数同調（ＡＦＴ：Ａｕｔｏ Ｆｒｅｑｕｅｎｃｙ Ｔｕｎｉｎｇ）回路にて検出し、検出した結果をチューナの局部発振回路へとフィードバックすることで、チューナから出力される中間信号の周波数が中間周波数となるように帰還制御している。
【０００３】
図４は、従来の受信回路１００の概略構成を示すブロック図である。図４において、受信回路１００は、マイクロコンピュータによって発振周波数を制御することのできるチューナ１０、弾性表面波フィルタ（ＳＡＷＦ：Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ Ｆｉｌｔｅｒ）１２及び信号処理回路１４を含んで構成される。
【０００４】
アンテナからＲＦ周波数帯域の信号が入力され、チューナ１０において所望の周波数の信号が選択され、ＲＦ周波数帯域よりも低い中間周波数ｆＩＦを有する中間周波数信号にダウンコンバートされてＳＡＷＦ１２へ出力される。このとき、チューナ１０では、ＲＦＡＧＣ端子から入力されるＲＦＡＧＣ信号に応じた増幅率で出力信号を増幅して出力する。また、ＡＦＴ端子から入力される自動周波数同調制御電圧（ＡＦＴ信号）に応じてマイクロコンピュータが選択周波数を調整する。ＳＡＷＦ１２では、中間周波数ｆＩＦ以外の周波数帯域の信号を除去して帯域制限した信号を信号処理回路１４へ出力する。
【０００５】
信号処理回路１４は、図５に示すように、入力アンプ２０、ビデオ検波器（もしくはＡＭ検波器）２２、出力アンプ２４、ＲＦ自動ゲイン調整回路（ＲＦＡＧＣ：ＲＦ Ａｕｔｏ Ｇａｉｎ Ｃｏｎｔｒｏｌｌｅｒ）２６、ＩＦ自動ゲイン調整回路（ＩＦＡＧＣ）２８、アンロック検出回路３０、局部発振回路３２、ミュート回路３４及び周波数電圧変換回路３６を含んで構成される。なお、信号処理回路１４は、信号処理ＩＣとしてパッケージ化されている。
【０００６】
入力アンプ２０は、ＳＡＷＦ１２から出力された信号を受けて、ＩＦＡＧＣ２８からのＩＦＡＧＣ信号に応じた増幅率で信号を増幅して出力する。局部発振回路３２は、位相検波回路（ＰＤ）、低域周波数フィルタ（ＬＰＦ）、電圧制御発振回路（ＶＣＯ）を含むループ回路で構成される。ＰＤは、入力アンプ２０から中間周波数の信号を受けて、ＶＣＯの出力信号との位相を比較し、その位相差に応じた電圧ＶＰＤを出力する。ＬＰＦは、電圧ＶＰＤから不要周波数成分を取り除き、直流制御電圧Ｖｃとして出力する。ＶＣＯは、直流制御電圧Ｖｃを受けて、直流制御電圧Ｖｃに応じた発振周波数ｆ０を有する出力信号ＳＯＵＴをＰＤとビデオ検波器（もしくはＡＭ検波器）２２へ出力する。ビデオ検波器（もしくはＡＭ検波器）２２は、入力アンプ２０からの出力信号及び局部発振回路３２からの出力信号をビデオ検波（もしくはＡＭ検波）して出力アンプ２４へ出力する。出力アンプ２４は、ビデオ検波器（もしくはＡＭ検波器）２２から出力された信号を所定の増幅率で増幅してビデオ出力端子に出力する。
【０００７】
ＩＦＡＧＣ２８は、ＩＦＡＧＣ端子に入力される信号の電圧値に応じたＩＦＡＧＣ信号（ＩＦ自動ゲイン調整信号）を生成して出力する。また、ＲＦＡＧＣ２６は、ＩＦＡＧＣ２８からのＩＦＡＧＣ信号を受けて、入力アンプ２０の増幅率の変化に対応させてチューナ１０での信号の増幅率を変化させるためにＩＦＡＧＣ信号に応じたＲＦＡＧＣ信号（ＲＦ自動ゲイン調整信号）を生成する。これらの回路によって、システム全体の信号の増幅率が調整される。
【０００８】
アンロック検出回路３０は、出力アンプ２４からの信号及びＩＦＡＧＣ端子の電圧値を受けて、それらの信号の電圧値が共に各々の所定の閾値を超えていれば無信号状態にあるものとしてロック制御信号をハイレベルにし、少なくとも一方が所定の閾値より大きければロック制御信号をローレベルにする。
【０００９】
周波数電圧変換回路３６は、局部発振回路３２からの出力を受けて、出力信号ＳＯＵＴの発振周波数ｆ０に応じた電圧値を有するＡＦＴ信号を生成して出力する。発振周波数ｆ０ がちょうど中間周波数ｆIFとなるときにＡＦＴ信号の電圧値が電源電圧Ｖｃｃの１／２となるように調整する。すなわち、図６に示すように、中間周波数ｆIFと発振周波数ｆ０とが一致するときを中心として、中間周波数ｆIFと発振周波数ｆ０とのずれ量に応じてＡＦＴ信号の電圧値は変化する。また、ミュート回路３４は、アンロック検出回路３０からのロック制御信号を受けて、ロック信号がハイレベルであればＡＦＴ信号の電圧値を強制的に所定の直流電圧（ミュート電圧：例えば、電源電圧Ｖｃｃの１／２）にして周波数電圧変換回路３６から出力させる。
【００１０】
【特許文献１】特開２００２−０１０１６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このような受信回路１００では、信号処理回路１４は１つの半導体素子としてチップ化されることが多くなっている。このとき、チップ化された状態において局部発振回路３２に含まれるＶＣＯの発振特性を検査・調整することが必要となることがある。
【００１２】
ＶＣＯの発振特性を調査する場合、ＰＤへの中間周波数信号の入力を停止させたフリーラン状態とし、ＶＣＯの発振周波数ｆ０に応じて変化するＡＦＴ信号を測定する方法を用いることが好ましい。しかしながら、中間周波数信号の入力を止めるとアンロック検出回路３０から出力されるロック制御信号がハイレベルとなり、ミュート回路３４の作用によってＡＦＴ信号がミュート電圧に固定されてしまう。したがって、ＡＦＴ端子から出力されるＡＦＴ信号を測定したとしてもＶＣＯの発振特性を検査・調整することができなくなる。そこで、従来の受信回路１００では、ＩＦＡＧＣ端子に外部から電圧を印加し、アンロック検出回路３０から出力されるロック制御信号を強制的にローレベルとなるようにしてミュート回路３４が作用しない状態とすることによって、ＡＦＴ信号の測定によりＶＣＯの検査・調整を行う必要があった。
【００１３】
そこで、本発明は、従来よりも容易にＶＣＯの検査・調整を行うことを可能とする受信信号の信号処理回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、自動周波数同調制御信号に応じて受信信号から所望の周波数の信号を選択して出力するチューナ、に対して自動周波数同調制御信号を生成して出力する信号処理回路であって、周波数制御電圧を受けて、周波数制御電圧に応じた発振周波数を有する基準信号を出力する電圧制御発振回路と、前記チューナから出力される中間周波数を有する中間周波数信号と前記電圧制御発振回路から出力される基準信号との位相差に応じた検波電圧を出力する位相検波回路と、前記検波電圧から不要周波数成分を取り除いて前記周波数制御電圧を出力する低域フィルタと、を含む局部発振回路と、自動ゲイン調整信号に応じた増幅率で前記中間周波数信号を増幅するアンプと、入力信号に応じて前記アンプに対して自動ゲイン調整信号を生成して出力する調整信号生成部と、入力信号が所定の条件を満たす場合には周波数電圧変換回路から前記電圧制御発振回路から出力された基準信号の発振周波数に応じた電圧値を有する信号を自動周波数同調制御信号として出力させると共に、入力信号が前記所定の条件を満たさない場合には前記周波数電圧変換回路から一定の電圧値を有する信号を自動周波数同調制御信号として出力させるミュート回路と、前記位相検波回路への前記中間周波数信号の入力が停止された場合に前記調整信号生成部への入力信号に応じて前記所定の条件を満たす信号を出力し、前記位相検波回路への前記中間周波数信号の入力がある場合には前記所定の条件を満たさない信号を出力するアンロック検出回路と、制御信号を受けて、前記制御信号に応じて前記ミュート回路への入力信号を前記所定の条件を満たさない信号とするモードと、前記ミュート回路への入力信号を前記アンロック検出回路の出力信号とするモードと、を切り替える制御用回路と、を備えることを特徴とする信号処理回路。
【００１５】
具体的には、前記制御用回路は、コレクタには前記ミュート回路の入力端子が接続され、エミッタには前記所定の条件を満たさない電圧が印加され、ベースには前記制御信号が入力されるトランジスタを含むことが好適である。
【００１６】
このように、位相検波回路への中間周波数信号の入力が停止された場合においても、装置外部からの制御信号に応じて電圧制御発振回路の発振周波数に応じた自動周波数同調制御信号を周波数電圧変換回路から出力させることができる。
【発明の効果】
【００１７】
モジュール化された回路に含まれるＶＣＯの検査・調整を行うことを容易にする受信信号の信号処理回路を提供することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施の形態における受信回路２００は、図１のブロック図に示すように、チューナ１０、ＳＡＷＦ１２及び信号処理回路４０を含んで構成される。チューナ１０及びＳＡＷＦ１２の機能は従来と同様であるのでここでは説明を省略する。
【００１９】
信号処理回路４０は、図２に示すように、入力アンプ２０、ビデオ検波器（もしくはＡＭ検波器）２２、出力アンプ２４、ＲＦＡＧＣ２６、ＩＦＡＧＣ２８、アンロック検出回路３０、局部発振回路３２、ミュート回路３４、周波数電圧変換回路３６及び外部制御用回路４２を含んで構成される。信号処理回路４０は、外部制御用回路４２を除いて従来の信号処理回路１４と同様の構成を有する。そこで、アンロック検出回路３０及び外部制御用回路４２を除く構成要素については説明を省略する。なお、信号処理回路４０は、信号処理ＩＣとしてパッケージ化されている。
【００２０】
アンロック検出回路３０は、図３に示すように、オペアンプ６０，６２、ピークホールド回路６４及びアンド素子６６を含んで構成することができる。オペアンプ６０の反転入力端子ＩＮ（＋）は信号処理回路４０のＩＦＡＧＣ端子に接続され、非反転入力端子ＩＮ（−）は所定の基準電圧ＶＲＥＦ１に保持される。従って、ＩＦＡＧＣ端子の電圧値ＶＡＧＣが基準電圧ＶＲＥＦ１以下であればオペアンプ６０の出力信号ＡＣＯＭＰはハイレベルとなり、電圧値ＶＡＧＣが基準電圧ＶＲＥＦ１を超えればオペアンプ６０の出力信号ＡＣＯＭＰはローレベルとなる。また、オペアンプ６２の非反転入力端子ＩＮ（−）はピークホールド回路６４を介して出力アンプ２４の出力端子に接続され、反転入力端子ＩＮ（＋）は所定の基準電圧ＶＲＥＦ２に保持される。ピークホールド回路６４は、所定のサンプリング時間毎に出力アンプ２４から出力されるビデオ信号の最大値を保持して出力する。従って、ピークホールド回路６４から出力されるビデオ信号の電圧値ＶＶＩＤＥＯが基準電圧ＶＲＥＦ２以下であればオペアンプ６２の出力信号ＶＣＯＭＰはローレベルとなり、電圧値ＶＶＩＤＥＯが基準電圧ＶＲＥＦ２を超えればオペアンプ６２の出力信号ＶＣＯＭＰはハイレベルとなる。出力信号ＡＣＯＭＰ及び出力信号ＶＣＯＭＰはアンド素子６６に入力される。したがって、図４に示すように、ＩＦＡＧＣ端子の電圧値ＶＡＧＣが基準電圧ＶＲＥＦ１より大きいという条件とビデオ信号の電圧値ＶＶＩＤＥＯが基準電圧ＶＲＥＦ２より小さいという条件とが共に満たされる場合にのみアンド素子６６からハイレベルのロック制御信号が出力され、少なくとも一方の条件が満たされない場合にはローレベルのロック制御信号が出力される。
【００２１】
外部制御用回路４２は、信号処理回路４０の素子の制御端子Ｔに入力される制御信号Ｓに応じてミュート回路３４への入力をローレベル（接地）にする回路である。外部制御用回路４２は、図２に示すように、トランジスタ７０及びプルアップ抵抗７２を含んで構成することができる。トランジスタ７０のコレクタはミュート回路３４の入力端子に接続され、エミッタは接地される。トランジスタ７０のベースはプルアップ抵抗７２を介して接地されると共に制御端子Ｔに接続される。このような回路構成とすることによって、制御端子Ｔを開放（オープン）にするとトランジスタ７０が導通状態となりミュート回路３４の入力端子が強制的にローレベルにされる。なお、トランジスタ７０は電界効果型トランジスタに置き換えることもできる。
【００２２】
このとき、ミュート回路３４は、アンロック検出回路３０からのロック制御信号を受けて、ロック信号がハイレベルであればＡＦＴ信号の電圧値を強制的にミュート電圧（例えば、図６では電源電圧Ｖｃｃの１／２）にして周波数電圧変換回路３６から出力させる。一方、ロック信号がローレベルであれば、図６に示したように、局部発振回路３２からの出力信号の発振周波数ｆ０に応じた電圧値を有するＡＦＴ信号を周波数電圧変換回路３６から出力させる。
【００２３】
受信回路２００において、ＶＣＯの発振特性を調査する場合、ＰＤへの中間周波数信号の入力を停止させたフリーラン状態とする。このとき、制御端子Ｔに開放（オープン）の制御信号を入力することによって、中間周波数信号を停止させた状態において、ＲＦＡＧＣ２６及びＩＦＡＧＣ２８からの自動ゲイン調整信号（ＲＦＡＧＣ信号及びＩＦＡＧＣ信号）の値に拘らずミュート回路３４の入力をローレベルに設定することができる。すなわち、アンロック検出回路３０から出力されるロック制御信号がハイレベルとなることによって、周波数電圧変換回路３６から出力されるＡＦＴ信号がミュート電圧に固定されてしまうことを防ぐことができる。
【００２４】
したがって、ＶＣＯをフリーラン状態に保ったまま、ＶＣＯの発振周波数ｆ０に応じた電圧値を有するＡＦＴ信号を測定することによってＶＣＯの発振特性を検査・調整することができる。このとき、ＩＦＡＧＣ端子に外部から電圧を印加する必要はなく、外部制御用回路４２に繋がる制御端子Ｔに外部のコンピュータ等からハイレベルの制御信号を入力するだけでＶＣＯの検査・調整モードにすることができる。
【００２５】
なお、外部制御用回路４２は、ＩＦＡＧＣ端子の電圧値によらず信号処理回路４０の素子の制御端子Ｔに入力される制御信号Ｓに応じてミュート回路３４への入力をローレベルする回路であればよく、図２に示す具体的な回路構成に限定されるものではない。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態における受信回路の構成を示すブロック図である。
【図２】本発明の実施の形態における信号処理回路の構成を示すブロック図である。
【図３】本発明の実施の形態におけるアンロック検出回路の構成を示す回路図である。
【図４】従来の受信回路の構成を示すブロック図である。
【図５】従来の信号処理回路の構成を示すブロック図である。
【図６】周波数とＡＦＴ信号の電圧値との関係を示す図である。
【符号の説明】
【００２７】
１０ チューナ、１２ ＳＡＷフィルタ、１４ 信号処理回路、２０ 入力アンプ、２２ ビデオ検波器（もしくはＡＭ検波器）、２４ 出力アンプ、２６ ＲＦＡＧＣ回路、２８ ＩＦＡＧＣ回路、３０ アンロック検出回路、３２ 局部発振回路、３４ ミュート回路、３６ 周波数電圧変換回路、４０ 信号処理回路、４２ 外部制御用回路、６０，６２ オペアンプ、６４ ピークホールド回路、６６ アンド素子、７０ トランジスタ、７２ プルアップ抵抗、１００，２００ 受信回路。
【特許請求の範囲】
【請求項１】
自動周波数同調制御信号に応じて受信信号から所望の周波数の信号を選択して出力するチューナ、に対して自動周波数同調制御信号を生成して出力する信号処理回路であって、
周波数制御電圧を受けて、周波数制御電圧に応じた発振周波数を有する基準信号を出力する電圧制御発振回路と、
前記チューナから出力される中間周波数を有する中間周波数信号と前記電圧制御発振回路から出力される基準信号との位相差に応じた検波電圧を出力する位相検波回路と、
前記検波電圧から不要周波数成分を取り除いて前記周波数制御電圧を出力する低域フィルタと、を含む局部発振回路と、
自動ゲイン調整信号に応じた増幅率で前記中間周波数信号を増幅するアンプと、
入力信号に応じて前記アンプに対して自動ゲイン調整信号を生成して出力する調整信号生成部と、
入力信号が所定の条件を満たす場合には周波数電圧変換回路から前記電圧制御発振回路から出力された基準信号の発振周波数に応じた電圧値を有する信号を自動周波数同調制御信号として出力させると共に、入力信号が前記所定の条件を満たさない場合には前記周波数電圧変換回路から一定の電圧値を有する信号を自動周波数同調制御信号として出力させるミュート回路と、
前記位相検波回路への前記中間周波数信号の入力が停止された場合に前記調整信号生成部への入力信号に応じて前記所定の条件を満たす信号を出力し、前記位相検波回路への前記中間周波数信号の入力がある場合には前記所定の条件を満たさない信号を出力するアンロック検出回路と、
制御信号を受けて、前記制御信号に応じて前記ミュート回路への入力信号を前記所定の条件を満たさない信号とするモードと、前記ミュート回路への入力信号を前記アンロック検出回路の出力信号とするモードと、を切り替える制御用回路と、
を備えることを特徴とする信号処理回路。
【請求項２】
請求項１に記載の信号処理回路であって、
前記制御用回路は、コレクタには前記ミュート回路の入力端子が接続され、エミッタには前記所定の条件を満たさない電圧が印加され、ベースには前記制御信号が入力されるトランジスタを含むことを特徴とする信号処理回路。
【請求項１】
自動周波数同調制御信号に応じて受信信号から所望の周波数の信号を選択して出力するチューナ、に対して自動周波数同調制御信号を生成して出力する信号処理回路であって、
周波数制御電圧を受けて、周波数制御電圧に応じた発振周波数を有する基準信号を出力する電圧制御発振回路と、
前記チューナから出力される中間周波数を有する中間周波数信号と前記電圧制御発振回路から出力される基準信号との位相差に応じた検波電圧を出力する位相検波回路と、
前記検波電圧から不要周波数成分を取り除いて前記周波数制御電圧を出力する低域フィルタと、を含む局部発振回路と、
自動ゲイン調整信号に応じた増幅率で前記中間周波数信号を増幅するアンプと、
入力信号に応じて前記アンプに対して自動ゲイン調整信号を生成して出力する調整信号生成部と、
入力信号が所定の条件を満たす場合には周波数電圧変換回路から前記電圧制御発振回路から出力された基準信号の発振周波数に応じた電圧値を有する信号を自動周波数同調制御信号として出力させると共に、入力信号が前記所定の条件を満たさない場合には前記周波数電圧変換回路から一定の電圧値を有する信号を自動周波数同調制御信号として出力させるミュート回路と、
前記位相検波回路への前記中間周波数信号の入力が停止された場合に前記調整信号生成部への入力信号に応じて前記所定の条件を満たす信号を出力し、前記位相検波回路への前記中間周波数信号の入力がある場合には前記所定の条件を満たさない信号を出力するアンロック検出回路と、
制御信号を受けて、前記制御信号に応じて前記ミュート回路への入力信号を前記所定の条件を満たさない信号とするモードと、前記ミュート回路への入力信号を前記アンロック検出回路の出力信号とするモードと、を切り替える制御用回路と、
を備えることを特徴とする信号処理回路。
【請求項２】
請求項１に記載の信号処理回路であって、
前記制御用回路は、コレクタには前記ミュート回路の入力端子が接続され、エミッタには前記所定の条件を満たさない電圧が印加され、ベースには前記制御信号が入力されるトランジスタを含むことを特徴とする信号処理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００７−１０４４１５（Ｐ２００７−１０４４１５Ａ）
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００５−２９２６０６（Ｐ２００５−２９２６０６）
【出願日】平成１７年１０月５日（２００５．１０．５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１７年１０月５日（２００５．１０．５）
【出願人】（０００００１８８９）三洋電機株式会社 (18,308)
【Ｆターム（参考）】
[ Back to top ]