回路モジュール、電子部品実装基板および回路モジュールの製造方法

【課題】回路モジュールの製造方法において、現状の材料、プロセスを活用して、はんだの接合信頼性を向上すること。
【解決手段】回路モジュールは、片側の面に半導体素子が搭載され対向する面には半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、片側の面に接地層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、半導体素子搭載基板の電極パッドと回路基板の接地層を接合するはんだボールを備えている。接地層は、ソルダーレジスト層に被覆され第１の膜厚を有する第１の電極部分と、第１の電極部分と連続しかつソルダーレジスト層の開口部の内側に設けられ第１の電極部分よりも膜厚が厚い第２の電極部分から構成され、はんだボールは第２の電極部分と半導体素子搭載基板の電極パッドを接合しているものである。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路モジュールに関し、特に回路モジュールにおけるはんだボールの接合信頼性を向上させる技術に関するものである。
【背景技術】
【０００２】
通信機器、衛星、レーダー等には高周波電子部品が使用されている。高周波電子部品を搭載した回路モジュールは、信頼性が高く、長寿命であることが不可欠であるため、回路モジュールに使用される部品は、採用に当って十分に吟味選別される。近年このような回路モジュールにおいても、高密度実装への要求が高まっている。
【０００３】
ＢＧＡ（ＢａｌｌＧｒｉｄＡｒｒａｙ）は主として半導体パッケージに適用されてきた。使用されるはんだボール（バンプ）の直径は５００〜７００μｍ程度のものがもっとも普及している。最近の高実装密度をめざしたものでははんだボールの直径が１００μｍあるいはそれ以下であるような微小パッケージも出現している。このような構造は特にＣＳＰ（ＣｈｉｐＳｉｚｅ／ＳｃａｌｅＰａｃｋａｇｅ）と呼ばれている。
【０００４】
ＣＳＰは回路基板にはんだボールで実装され、他の電子部品と組み合わせて回路モジュールが作られる。このような回路モジュールは、実装対象の回路基板の一面に設けられたパッド電極に対してフラックスを印刷・供給した後にＣＳＰのはんだボールを位置合わせして仮搭載し、リフロー炉などではんだボールを加熱・溶融させて回路基板上に実装する方法で製造する。
【０００５】
ＢＧＡやＣＳＰにあっては、収納する半導体チップの高密度化が進むに連れて多ピン化、狭ピッチ化して行く傾向がある。それに対応して使用されるはんだボールは小径化する傾向にあり、最新のＣＳＰを使用する回路モジュールにあっては、この傾向に適合した高精度の回路基板設計が必要になってきている。ＢＧＡやＣＳＰを実装する回路基板のパッド電極構造としては、ＳＭＤ（ＳｏｌｄｅｒＭａｓｋｄｅｆｉｎｅｄ）構造とＮＳＭＤ（Ｎｏｎ-ＳｏｌｄｅｒＭａｓｋｄｅｆｉｎｅｄ）構造が知られている。
【０００６】
ＳＭＤ構造とＮＳＭＤ構造では、パッド形状が、プリント配線板の構成部材である銅（Ｃｕ）の配線パターンと最外層に塗布されるソルダーレジストとの組み合わせで決定される。ソルダーレジストは、回路基板の表面を覆う絶縁膜で、電子部品の実装時にはんだが不必要な部分へ付着するのを防止する。ソルダーレジストには通常有機樹脂が使用される。はんだ接合が終わった後では、ソルダーレジストは回路基板の保護膜として配線パターンの保護と絶縁性維持を担う。
【０００７】
ＳＭＤ構造では、パッド電極はソルダーレジストの開口によって形成される。開口部は全面はんだボールと接合する。ＮＳＭＤ構造では、パッドからの引き出し配線がある場合、パッド電極の一部だけがソルダーレジストと接する。パッドオンビア構造の場合では、パッド電極は、パッドの全部がソルダーレジストと接していない、島のような構造を呈している。
【０００８】
ＮＳＭＤ構造では、パッド電極の上面と側面は、共にソルダーレジストから離れて露出しているため、露出面（上面および側面）においてはんだボールと接合する。パッド電極の直径は回路基板を構成する基材表面のソルダーレジスト開口部の径よりも小さいため、広い面積を有する配線部にパッド電極を形成するとパッド電極の周囲にはある間隔で配線が存在しない部分（配線のギャップ）が形成される。はんだボールのはんだはパッド電極の上面だけでなく側面部にも回り込む。
【０００９】
ＮＳＭＤ構造は、ＳＭＤ構造に比較して、接合完了後は熱応力や振動・衝撃に強いため、実装信頼性を確保する上で有利であると言われている。しかし、ＮＳＭＤ構造では上述したようにパッド電極周辺に配線が存在しない部分が形成されるため、電磁シールド特性は低下する。ＳＭＤ構造でははんだボールで接続されるパッド電極の周縁部は金属電極で覆われているため、電磁シールド特性が低下することはない。
【００１０】
ＳＭＤ構造やＮＳＭＤ構造のパッド電極を適用した事例は、例えば特許文献１に開示されている。これまでＳＭＤやＮＳＭＤといったパッド電極構造の選択は、主として接続部の力学的な信頼性向上を重視して開発が進められてきた。特許文献１にあるようなＳＭＤとＮＳＭＤの長所を組み合わせた構造は、回路基板とはんだボールとの界面に加わる熱応力や振動・衝撃力に対する耐性を向上させようとする目的で行われている。
【００１１】
しかしながら、対象が高周波電子部品を搭載する回路モジュールであったり、実装の高密度化に伴う構造の微細化が進んではんだボールの直径が１００μｍを切るような微小サイズのＣＳＰになってくると、力学的な信頼性に加えて、実装上の課題がクロースアップされてくる。この問題を無視すると信頼性の高い回路モジュールを製造することが出来なくなるため、新たな対策が必要となる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００５−２５２０７４号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
上述したように一般的なＳＭＤ構造とＮＳＭＤ構造には、それぞれ特徴がある。ＳＭＤ構造またはＮＳＭＤ構造のパッド電極構造を使って高周波対応の回路モジュールを作ろうとすれば、以下で説明するような課題を解決する必要がある。
【００１４】
第１の課題は電磁シールド機能に関する。高周波回路に要求される特徴的な機能として電磁シールド機能がある。回路モジュール内部の高周波電子部品から回路モジュール外部への電磁波の漏洩、ならびに外部から飛来する電磁波による高周波電子部品への干渉を遮断するために、回路モジュール基板には電磁シールド構造が必要である。
【００１５】
通常、電磁シールド構造は接地（ＧＮＤ）電位に接続された金属板や導電性のシールド材を電子回路の周囲に巡らせたり、電子回路を覆うように被せたりすることで行われる。同じ考えで回路モジュールを構成する回路基板においては、できる限り広い範囲をベタＧＮＤと呼ばれるＧＮＤ層で覆うことが行われる。一方、回路のノイズ耐性を高める意味で、強固なＧＮＤを確保する必要から、高周波回路はこのベタＧＮＤと呼ばれる広い面積を占めるＧＮＤパターン上に多数個のＧＮＤ接続部を敷設することも行われる。
【００１６】
シールド機能と確実なＧＮＤ電位を確保するという意味において、多数個の接続部を有するＢＧＡやＣＳＰ構造は都合が良いが、課題もある。上述したようにベタＧＮＤは一定の広さを有する平面層で構成される。この平面に開口部（穴）が存在すると電磁シールド機能や強固なＧＮＤが損なわれ、特性劣化の原因となる。以上は、ＢＧＡやＣＳＰ構造を形成するはんだボールを取り付けるパッド電極にも当てはまる。
【００１７】
ＮＳＭＤタイプのパッド電極であれば、パッド電極周辺に配線が存在しない部分が存在する。このような配線のギャップは電磁波の漏洩やシールド機能の低下、ノイズ耐性の低下につながるため避けねばならない。ＳＭＤタイプのパッド電極であれば、電極上にソルダーレジストで開口部を設けて、そこにはんだボールを取り付けることで、ＢＧＡを形成する方式のため、回路モジュール基板のＧＮＤ機能が十分に確保される。しかしＳＭＤパッドは、上述したように、はんだボールがパッド電極の上面だけで接続されるため、熱応力や振動・衝撃力に対する耐性が不足する。実装信頼性を確保する上で有利であるとは言えない。
【００１８】
第２の課題はフラックスの供給限界に関する。ＳＭＤパッドをはんだボールの直径が１００μｍを切るような微小サイズに適用しようとすると、浮上してくる課題である。電子回路の実装方法として一般的な表面実装を実施するにあたり、ＢＧＡやＣＳＰを使用する場合には、ＢＧＡやＣＳＰのはんだボールと回路基板のパッド電極との間にフラックスを供給してマウンターと呼ばれる搭載機を用いて回路基板上に搭載を行い、その粘着力で仮固定しながらリフロー炉に投入しはんだを溶融・接合する。
【００１９】
一般的な表面実装工程においてフラックスの供給にはスクリーン印刷法が用いられている。印刷に用いられるマスクの厚さは概ね１００μｍ〜１５０μｍである。ところがＣＳＰなどの普及により、はんだボールが小径化すると、回路基板のパッド電極の開口寸法もそれに応じて小さくなる。上述したような寸法では、スクリーン印刷法によるフラックスの供給が困難になって来る。通常、正常なはんだ印刷やフラックス印刷が行える印刷マスクの開口径はマスク厚さの２倍程度必要であると言われている。前記マスク厚さの場合、印刷可能な最小マスク開口径は２００〜３００μｍとなる。これがフラックスを供給できる下限値である。このため開口径が１００μｍ以下であるような電極パッドに、フラックスを印刷法で安定供給することは困難である。
【００２０】
第３の課題はソルダーレジストの形成精度に関する。ＳＭＤ方式ではんだボール搭載用のパッド電極を形成する場合、パッド電極の開口径が小さくなるとソルダーレジストの加工精度の問題から、開口が不安定になる。ソルダーレジストの開口径は、設計上は一定の値とするが、実際に製造された回路基板の開口はソルダーレジストの上面と下面とで寸法が異なっている。これはソルダーレジストに厚さがあることによって生じる。通常用いられるソルダーレジストの場合は上面の開口が広く、下面は狭くなる。本発明では、特に断らない限り、ソルダーレジストの開口径は上面開口径の値として説明する。
【００２１】
一般的な市販ソルダーレジスト材料を用いて一般的な加工工程でパッド電極を形成する場合、ソルダーレジストの厚さは、その材料特性上の理由から自由にコントロールすることは困難である。形成される膜厚は仕上がり厚さで概ね３０〜４０μｍ前後である。この時のソルダーレジストの開口寸法精度は設計値に対し、およそ±３０μｍと言われている。開口径が０．５ｍｍ以上もあるような大きなパッド電極である場合には、±３０μｍの加工精度でも大きな問題とはならないが、パッド電極の開口径が小さくなって１００μｍ前後になって来ると次のような課題が浮上してくる。
【００２２】
通常、ＣＳＰ実装では、はんだボールの直径とパッドの直径（ＳＭＤ構造では上面開口径、ＮＳＭＤ構造ではパッド電極径）とは同一寸法になるように設計される。たとえば実装しようとするＣＳＰのはんだボールの直径が１３０μｍだとすると、回路基板のパッド電極の設計値も１３０μｍになる。この場合、ＳＭＤ構造でパッド電極を形成すると、上述したような加工精度のバラツキがあるため、上面開口径は１００μｍ〜１６０μｍまでばらつく。いま、パッド電極の仕上がり開口径が最小のφ１００μｍの場合を考える。はんだボール径が１３０μｍの場合、はんだボールの底辺が基板パッドの銅箔に届かない場合が生じるので、はんだの未接続が発生する。
【００２３】
開口径の問題は、ソルダーレジストの塗布厚を薄くすると、パッド電極の銅箔表面からはんだボールの先端までの距離が短くなって有利であるが、前述したようにソルダーレジストの厚さは、その材料特性上の理由から自由にコントロールすることは難しい。一般的な材料、プロセスでソルダーレジスト層を形成するには仕上がり厚さの範囲で工作可能な構造を採用することが求められる。仕上がり厚さは概ね３０〜４０μｍ前後である。
【００２４】
次に、パッド電極の仕上がり開口径がφ１６０μｍの場合を考える。この場合には、搭載時点ではんだボールが問題なく銅箔に接するため、接合は正常に行われる。しかし、場合によっては開口部が広すぎるためＣＳＰの搭載は問題ないものの、リフロー時にはんだが濡れ広がり、スタンドオフが低く形成されることが考えられる。スタンドオフはＣＳＰと回路基板の隙間を指す。
【００２５】
スタンドオフが低すぎると、熱応力に対する耐性が失われる。ソルダーレジスト開口径を広げると、隣接はんだボール同士が溶融接合するブリッジが生じる可能性も高くなり好ましくない。したがって、パッド電極の仕上がり開口径を大きく設計する手法は安易に採用には踏み切れない。
【００２６】
この発明は、上述のような課題を解決するためになされたもので、現状の材料、プロセスを活用して、はんだの未接続問題が生じない回路モジュールの提供とその製造方法を得ることを目的とする。
【課題を解決するための手段】
【００２７】
本発明に係る回路モジュールは、片側の面に半導体素子が搭載され対向する面には半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、片側の面に電極層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、半導体素子搭載基板の電極パッドと回路基板の電極層を接合するはんだボールを備えている。電極層は、ソルダーレジスト層に被覆され第１の膜厚を有する第１の電極部分と、第１の電極部分と連続しかつソルダーレジスト層の開口部の内側に設けられ第１の電極部分よりも膜厚が厚い第２の電極部分から構成され、はんだボールは第２の電極部分と半導体素子搭載基板の電極パッドを接合しているものである。
【発明の効果】
【００２８】
本発明の回路モジュールによれば、はんだの接合信頼性を向上させることができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の回路モジュールを示す断面図である。
【図２】はんだボールが仮止めされた状態を示す断面図である。
【図３】信号ラインとＧＮＤを含む電極パッドの構造を示す平面図と断面図である。
【図４】ＧＮＤ専用の電極パッドの構造を示す平面図と断面図である。
【図５】はんだボールが仮止めされた状態に対してソルダーレジスト層の開口径が小さい場合を説明するための図である。
【図６】はんだボールが仮止めされた状態に対してソルダーレジスト層の開口径が大きい場合を説明するための図である。
【図７】はんだボールが仮止めされた状態において、ソルダーレジスト層の開口径が最低限必要な寸法である場合を説明するための図である。
【図８】銅張積層基板の構成を示す断面図である。
【図９】銅張積層基板にエッチングレジストを塗布した状態を示す図である。
【図１０】ハーフエッチング処理中の回路基板を示す図である。
【図１１】ハーフエッチング処理後の回路基板を示す図である。
【図１２】未硬化のソルダーレジストを塗布した回路基板を示す図である。
【図１３】ソルダーレジストを露光・現像してパッド電極を形成した状態を示す図である。
【図１４】リフロー後のはんだボールを示す断面図である。
【図１５】エッチングレジスト開口部に銅めっきを積み上げた状態を示す図である。
【図１６】レジストを除去し凸型突起が完成した状態を示す図である。
【発明を実施するための形態】
【００３０】
実施の形態１．
図１は本発明に係る回路モジュールを説明する断面図である。電子部品実装基板２００は主基板（マザーボード）２０と回路モジュール１００と回路モジュールはんだボール７から構成されている。主基板２０には、回路モジュールはんだボール７が接合されるパッド電極９が形成されている。回路モジュール１００は、ＣＳＰ（半導体パッケージ）１と、回路基板２と、はんだボール３とで構成されている。ＣＳＰ１には高周波用の半導体素子８が実装され、裏面にはたとえば再配線加工技術でＣＳＰパッド電極５が形成されている。主基板２０には、ＣＰＵ（Central Processing Unit）やメモリモジュールなど信号処理を行なうための他の部品が装着される。ＣＳＰ１は回路基板２の中央に実装されている。
【００３１】
回路基板２は、例えば表面および内部に導体層を有する多層基板である。回路基板２の表面にはＳＭＤ構造またはＮＳＭＤ構造で形成されたパッド電極層２２、ＣＳＰ１などの電子部品を搭載する微小はんだボール対応のパッド電極層４が設けてある。回路基板２の裏面には電磁シールドを確保するための平面（ベタ）のＧＮＤパターン６が巡らされている。ＧＮＤパターン６は裏面ソルダーレジスト１１で被覆されている。回路基板２の表面にはソルダーレジスト層１０が形成されている。ＣＳＰ１の周囲には回路基板２の全体を支え、主基板２０との接続に用いられる回路モジュールはんだボール７がめぐらされている。回路モジュールはんだボール７は電磁シールド特性を確保する目的もあり、はんだボール３よりもかなり大きい。
【００３２】
パッド電極層４の構造を詳しく説明する。図２は回路基板２の要所の断面図模式図である。ＣＳＰ１が回路基板２に仮搭載されている状態を示している。このあと、回路基板２はリフロー工程に入る。銅箔（パッド電極層４）１６は、回路基板２の配線部または一定面積を有する導体部に設けられた断面が突出した構造を有する電極パッド４ａと、凸状の電極パッド４ａを取り囲むソルダーレジスト層１０によって被覆された平面部４ｂから構成される。
【００３３】
ソルダーレジスト層１０には開口部が設けられていて、この開口部から電極パッド４ａが突出している。ソルダーレジスト層１０はＳＭＤ型式で電極パッド４ａを取り囲んでいる。はんだボール３には転写法で供給されたフラックス１２が付着している。凸状に加工されたパッド電極４ａとはんだボール３はフラックス１２の粘着力で仮固定されている。
【００３４】
実施の形態１では、凸状の電極パッド４ａは銅箔１６をハーフエッチング加工することで形成される。エッチングせずに残った凸形状部分をパッド電極４ａとする。ソルダーレジスト層１０は凸型電極周辺のエッチングで凹んだ部位に通常のプロセスで形成する。この組み合わせにより、通常プロセスで形成できるソルダーレジスト厚さであっても、小径はんだボールの実装が可能となる。はんだボール３はパッド電極４ａの凸形状の上面に実装する。
【００３５】
フラックス１２の供給には印刷法よりも転写法を採用することが望ましい。転写法は、ＢＧＡやＣＳＰのはんだボールを利用してフラックスを供給する方法である。具体的には、まずペースト転写ユニットを準備し、回転テーブル機構などを利用してユニットの平板上にフラックスを所定の厚みに成膜する。その後、成膜されたフラックスにＢＧＡやＣＳＰのはんだボール先端部を接触させ、ボールにフラックスを転写した後、回路基板上へ位置決め搭載し、仮固定が完了した状態でリフロー炉に投入し、はんだ接合を完了する。
【００３６】
例えば、はんだボール３の直径は１３０μｍ、ソルダーレジスト層１０の上面開口径は１３０μｍである。回路基板２のハーフエッチングされた銅箔部１６ｂの厚さは約２５μｍ、ハーフエッチングされていない銅箔部１６ａの厚さは約５０μｍである。したがって段差Ｂは約２５μｍである。凸状に加工されたパッド電極４ａが設けられた回路基板２は、通常の銅張積層基板で製作する。
【００３７】
凸状のパッド電極４ａとソルダーレジスト層１０の関係は、ソルダーレジストの開口部端部と、パッド電極の中心とをつなぐ円弧と、パッド電極に実装される電子部品のはんだボールの最外周に相当する円弧が、同等か、ソルダーレジストの開口部端部と前記パッド電極の中心とをつなぐ円弧が、パッド電極に実装される電子部品のはんだボールの最外周に相当する円弧より径が大きい条件を満足することが好ましい（図５〜６参照）。この条件を満足する構造を取れば、ソルダーレジストの形成精度に関わるパッド電極の課題を解決できる。
【００３８】
パッド電極層４には信号ライン用のパッド電極層４ｓとＧＮＤ用のパッド電極層（接地層）４ｇの区別が存在する。図３は回路基板のパッド電極の構造を示す平面図と断面図である。図にはＧＮＤラインと信号ラインが表わされている。回路基板２は、基板本体２ａと銅箔１６とソルダーレジスト層１０から構成されている。電磁シールド機能を満たすためにＳＭＤタイプのパッド電極を採用している。銅箔１６には信号ライン用の銅箔とＧＮＤ用の銅箔の区別が存在し、両者は途中で分離されている。
【００３９】
ＧＮＤ用のパッド電極層４ｇには、膜厚が薄い平面部（第１の電極部分）４ｂ（ｇ）と、平面部４ｂ（ｇ）よりも膜厚が厚い凸状のパッド電極（第２の電極部分）４ａ（ｇ）が存在する。パッド電極４ａ（ｇ）はソルダーレジスト層１０の開口部から突出している。信号ライン用のパッド電極層４ｓにも、膜厚が薄い平面部４ｂ（ｓ）と、平面部４ｂ（ｓ）よりも膜厚が厚い凸状のパッド電極４ａ（ｓ）が存在する。パッド電極４ａ（ｓ）はソルダーレジスト層１０の開口部から突出している。
【００４０】
図４に示す平面図と断面図は、ＧＮＤ用ライン専用のパッド電極の構造を示している。回路基板２は基板本体２ａとＧＮＤ用のパッド電極層４ｇとソルダーレジスト層１０から構成されている。ＧＮＤ用のパッド電極層４ｇには、膜厚が薄い平面部４ｂ（ｇ）と、平面部４ｂ（ｇ）よりも膜厚が厚い凸状のパッド電極４ａ（ｇ）が存在する。パッド電極４ａ（ｇ）はソルダーレジスト層１０の開口部から突出している。
【００４１】
はんだボールとソルダーレジストの開口部との関係を説明する。図５〜図７ははんだボール径が一定である場合において、ソルダーレジストの開口径が小さいものから大きいものまでを３段階で比較した図である。点Ａと点Ｃはパッド電極層４の中心を通る縦断面においてソルダーレジスト層１０の上面開口部の２つの端部を示している。点Ｂはパッド電極４の中心を通る縦断面においてパッド電極の中心を示している。
【００４２】
図５はソルダーレジストの開口径が小さい場合を示している。はんだボールの外周円の径は点Ａ、Ｂ、Ｃをつなぐ円弧より大きい。はんだボールが点Ｂと接触しないため、はんだボールの接続不良が生じる可能性が高い。図６はソルダーレジストの開口径が大きい場合を示している。はんだボールの外周円の径は点Ａ、Ｂ、Ｃをつなぐ円弧より小さい。はんだボールと点Ｂは確実に接触するため、はんだボールは正常に接続される。
【００４３】
図７はソルダーレジストの開口径が図５と図６の中間にある場合である。はんだボールの外周円と点Ａ、点Ｂ、点Ｃをつなぐ円弧とが同じ大きさであるため、はんだボールの先端と点Ｂとが接触している。この条件がはんだボールとパッド電極がはんだ接合可能なソルダーレジストの最小開口径である。すなわちはんだボールとパッド電極が正常に接続される限界である。
【００４４】
以上をまとめていえば、点Ａ、Ｂ、Ｃをつなぐ円弧と、はんだボールの外周円との関係は、両者の直径が同じ場合か、点Ａ、Ｂ、Ｃをつなぐ円弧よりはんだボールの外周円が小さい場合において正常なはんだ接合が成立する。この場合注意すべきことは、開口部が広すぎるときに生じる課題が生じないようにすることである。
【００４５】
実施の形態１では、パッド電極層４を凸状に加工する方法として回路基板２の最外層に対してハーフエッチング加工を行なう。以下図面を用いて凸状のパッド電極の製造方法を説明する。図８はハーフエッチングを行う前の銅張積層基板２ｂの要所を拡大した断面図模式図である。銅張積層基板２ｂは、例えば、縦が１４ｍｍ、横が３０ｍｍ、厚さが０．７ｍｍである。
【００４６】
銅張積層基板２ｂに対し、図９のように銅箔１６の表面にスプレーコーティングなどの方法でエッチングレジスト１７を塗布する。エッチングレジスト１７には所定のパターンを露光・現像し、開口部を設ける。次に図１０に示すようにエッチングレジスト１７をマスクにして、銅が露出している部分のみハーフエッチングを施し、当該部分を所要の深さまで除去して部分的に銅箔厚さを薄くする。例えば厚さ５０μｍの銅箔に対して１／２、すなわち２５μｍのハーフエッチングを施す。エッチングレジスト１７を除去すると図１１に示す凸状に加工された部位が設けられた回路基板を得ることができる。
【００４７】
次いでソルダーレジストのコーティング工程を説明する。図１２は、実施の形態１に係るソルダーレジストのコーティング工程を示す模式図断面図である。表面に銅箔１６を設けた凸状の部位を有する回路基板２ａに対し、ソルダーレジスト１８をコーティングする。ソルダーレジスト１８はスプレーコーティング法やカーテンコータによる塗布方法を用いて付与する。これらは段差のある基板表面に薄い樹脂膜を塗布する方法として特に有効である。
【００４８】
ソルダーレジストの供給量は仕上がり厚さがおよそ３０〜４０μｍになるよう調整する。次に、図１３に示すように、凸状に加工された銅箔上に塗布されたソルダーレジストを露光、現像して、不要なソルダーレジストを溶解させる。銅箔をハーフエッチング加工して得られた凸状部位の表面には、酸化することが無くかつはんだに濡れやすい材料をめっきする。通常は、ニッケル（Ｎｉ）／金（Ａｕ）めっき処理が施される。これは金が銅中に拡散しやすい性質があるためニッケルなどのバリヤメタルを介して金層を形成する必要があるなどの理由による。
【００４９】
ニッケルめっき２１の厚さは通常３〜５μｍの値が選ばれる。金めっき（極めて薄い層のため図示しない）の厚さは、フラッシュ金めっきと呼ばれる０．１μｍ以下にすることがコスト面から有利である。金めっきを薄く形成することは、はんだボールの主構成材料であるすず（Ｓｎ）との金属間化合物の生成を抑制し、はんだボールとの接合の信頼性を向上させる。以上で、表面にめっき層を設けた、以上で、凸状に加工されたＳＭＤ構造のパッド電極が設けられた回路基板が完成する。
【００５０】
次に、回路基板の所定の位置にＣＳＰを実装する方法を説明する。ＣＳＰパッド電極５には既に、はんだボールが接合され、このはんだボールにはマウンターなどでフラックスが転写・付与されているものとする。回路基板２にＣＳＰ１を実装する場合は、回路基板２に設けた凸状のパッド電極４ａに、フラックスを転写・付与したＣＳＰ１を搭載・仮固定する。ここで、はんだボール３とパッド電極４ａの凸部は必ず接触していなければならない。図６に図示したように、はんだボール３の先端部がパッド電極４ａに接触している形である。回路基板２には同時に他の電子部品やはんだボールなども搭載される。他の電子部品の搭載に必要なはんだペーストの印刷等は、ＣＳＰ１の搭載に先んじて実施する。
【００５１】
すべての部品が搭載終了した後、回路基板２をリフロー炉に投入し、ＣＳＰ１のはんだボール３と回路基板２のパッド電極層４を接続することにより実装が行われる。リフロー炉ではんだを過熱・溶融させて回路基板上に実装する工程は一般的な表面実装部品の実装工程と変わらない。リフロー炉を通過する加熱工程の終了後、はんだボールを冷却固化させる。
【００５２】
入熱により溶融したはんだボール３は、パッド電極４ａで確実に接するため、パッド電極層４を容易に濡れ広がり外周部に向かって流動する。この工程でパッド電極と前記ソルダーレジストとで構成される空間（パッド開口部）はすべてはんだで満たされる。接合時にはんだ未接合が生じないため優れたはんだ接合を得ることができる。
【００５３】
形成されたはんだボールの形状を図１４に示す。ソルダーレジストで定義されたパッド電極がすべてはんだで満たされている。リフロー工程が完了した時点で、不要になったフラックスがはんだボールなどを覆う形で存在する。これは不要成分である。使用したフラックスが洗浄対応であれば有機溶剤等で洗浄することで溶解除去し、その後乾燥処理することによって回路モジュールが完成する。使用したフラックスが無洗浄対応であれば洗浄することなく回路モジュールが完成する。以上で、回路基板へのＣＳＰの実装が完了し、回路モジュールが完成する。
【００５４】
本発明のパッド電極は、ＮＳＭＤ構造の利点とされている構造も合わせ持っている。すなわち、図１４の断面図に示すように、はんだボールがパッド電極の上面だけでなく側面部にも回り込む構造のため、回路基板とはんだボールとの界面に加わる熱応力や振動・衝撃力などの機械力に対しても有効な接合形態とすることが出来る。
【００５５】
以上ハーフエッチング法による説明をしたが、さらに他の加工方法として、サンドブラストやウェットブラスト等の方法を用いて銅箔を薄く加工してもよい。また、ソルダーレジストの高さ関係について言及すれば、通常は図４に示すようにパッド電極層４の凸部の高さよりもソルダーレジスト層１０の方が高いが、今後ソルダーレジストが薄く形成できる技術が開発され、凸部がソルダーレジストの高さを超えるようなことがあっても良い。この場合は回路基板をハンドリング中に、傾いたりしてもＣＳＰが落下したりしないよう、フラックスの仮固定を強固にすることが必要である。
【００５６】
実施の形態２．
実施の形態１に係る回路基板の製造方法では、本発明を特徴付けるパッド電極の凸部を、ハーフエッチング加工により形成する場合を例として説明したが、凸部を形成する方法はこれに限定されるものではなく、例えば、めっきの積み上げにより形成することも可能である。実施の形態２においては、めっきによる凸型のパッド電極が必要な場合について説明する。
【００５７】
この場合のプロセスは、ハーフエッチングに関連する処理に代わってめっきを積み上げて凸部を形成する。それ以外は基本的に実施の形態１に係るプロセスで行った工程と同じである。めっきにより凸部を形成する処理について説明すると以下の通りである。めっきは無電解または電解めっきを利用する。
【００５８】
実施の形態２に対応する回路基板の製造方法を図１５〜図１６に基づいて説明する。まず通常の銅張積層基板を製作する（図８参照）。対象となる回路基板２は、例えば表面および内部に導体層を有する多層基板である。次いで通常の方法で、回路基板に必要な配線回路を形成する。
【００５９】
次いで基板をエッチングレジスト１７で覆い、露光・現像を施したうえで、めっきの積み上げが必要な部分のみ開口する（図９参照）。その後、開口したエッチングレジスト１７付の基板をめっきプロセスに投入し、図１５に示すように無電解または電解銅めっきを行う。めっきレジストを除去すれば、図１６に示す凸状の構造をした突起付の回路基板が完成する。
【００６０】
前記以外の構成については、実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。以上、本発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【産業上の利用可能性】
【００６１】
本発明に係わる回路モジュールは、通常の材料と工作法を用いて小径はんだボールの実装が可能で、かつ高い信頼性が要求される電子機器に有効に利用できる。
【符号の説明】
【００６２】
１ＣＳＰ、２回路基板、３はんだボール、４パッド電極層、７回路モジュールはんだボール、８半導体素子、１０ソルダーレジスト層、２０主基板、１００回路モジュール、２００電子部品実装基板

【特許請求の範囲】
【請求項１】
片側の面に半導体素子が搭載され対向する面には前記半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、
片側の面に電極層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、
前記半導体素子搭載基板の電極パッドと前記回路基板の電極層を接合するはんだボールを備えており、
前記電極層は、前記ソルダーレジスト層に被覆され第１の膜厚を有する第１の電極部分と、前記第１の電極部分と連続しかつ前記ソルダーレジスト層の開口部の内側に設けられ前記第１の電極部分よりも膜厚が厚い第２の電極部分から構成され、
前記はんだボールは前記第２の電極部分と前記半導体素子搭載基板の電極パッドを接合していることを特徴とする回路モジュール。
【請求項２】
片側の面に半導体素子が搭載され対向する面には前記半導体素子に繋がる複数の電極パッドが形成されている半導体素子搭載基板と、
片側の面に電極層を介して開口部を有するソルダーレジスト層が形成されている回路基板と、
前記半導体素子搭載基板の電極パッドと前記回路基板の電極層を接合する第１のはんだボールと、
前記半導体素子搭載基板と対向配置された主基板と、
前記第１のはんだボールよりも大径で、前記主基板と前記回路基板を接合する第２のはんだボールとを備えており、
前記電極層は、前記ソルダーレジスト層に被覆され第１の膜厚を有する第１の電極部分と、前記第１の電極部分と連続しかつ前記ソルダーレジスト層の開口部の内側に設けられ前記第１の膜厚よりも膜厚が厚い第２の電極部分から構成され、
前記第１のはんだボールは前記第２の電極部分と前記半導体素子搭載基板の電極パッドを接合していることを特徴とする電子部品実装基板。
【請求項３】
導電層が形成された回路基板にエッチングレジスト層を形成し、該エッチングレジスト層に露光プロセスにより開口部を設け、その後エッチングにより周囲よりも膜厚の薄い第１の導電層部を形成する工程と、
エッチングされた回路基板にソルダーレジストを塗布し、該ソルダーレジストに露光プロセスにより開口部を設け、開口部から第１の導電層部よりも膜厚の厚い第２の導電層部を露呈させる工程と、
半導体素子搭載基板に接合されたはんだボールにフラックスを転写する工程と、
フラックスが転写された半導体素子搭載基板を開口部から第２の導電層部が露呈した回路基板に仮固定する工程と、
仮固定された回路基板と半導体素子搭載基板を加熱する工程を備えている回路モジュールの製造方法。
【請求項４】
導電層が形成された回路基板にエッチングレジスト層を形成し、該エッチングレジスト層に露光プロセスにより開口部を設け、その後めっきにより周囲よりも膜厚の厚い第１の導電層部を形成する工程と、
エッチングされた回路基板にソルダーレジストを塗布し、該ソルダーレジストに露光プロセスにより開口部を設け、開口部から第１の導電層部を露呈させる工程と、
半導体素子搭載基板に接合されたはんだボールにフラックスを転写する工程と、
フラックスが転写された半導体素子搭載基板を開口部から第１の導電層部が露呈した回路基板に仮固定する工程と、
仮固定された回路基板と半導体素子搭載基板を加熱する工程を備えている回路モジュールの製造方法。

【図１】