回路基板、半導体パッケージ及び回路基板の製造方法
【課題】本発明は、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができ、従来と比較して容易に製造することのできる回路基板及び半導体パッケージを提供する。
【解決手段】本発明の回路基板は、半導体チップと電気的に連結されるパターン部１１２が一面に形成された基板部１１０と、パターン部１１２が外部に露出するように基板部１１０上に形成され、半導体チップを実装する際に発生する熱によってパターン部１１２を覆うように流動するアンダーフィル層１３０と、基板部１１０とアンダーフィル層１３０との間に形成され、基板部１１０に形成された回路パターンを保護するためのソルダーレジスト層１２０とを含むことを特徴とする。
【解決手段】本発明の回路基板は、半導体チップと電気的に連結されるパターン部１１２が一面に形成された基板部１１０と、パターン部１１２が外部に露出するように基板部１１０上に形成され、半導体チップを実装する際に発生する熱によってパターン部１１２を覆うように流動するアンダーフィル層１３０と、基板部１１０とアンダーフィル層１３０との間に形成され、基板部１１０に形成された回路パターンを保護するためのソルダーレジスト層１２０とを含むことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板、半導体パッケージ及び回路基板の製造方法に関し、より詳しくは、アンダーフィル層が形成された回路基板、この回路基板を含んだ半導体パッケージ及びアンダーフィル層が形成された回路基板の製造方法に関する。
【背景技術】
【０００２】
半導体産業において技術開発の主な傾向の一つとしては、半導体素子のサイズを縮小することがある。
【０００３】
半導体素子の軽量化、薄型化及び小型化を実現するためには、実装部品の個別サイズを小さくする技術と、多数の個別素子をワンチップ（ｏｎｅ ｃｈｉｐ）化するＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ｃｈｉｐ）技術及び多数の個別素子を１つのパッケージ（ｐａｃｋａｇｅ）に集積するＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）技術等が必要である。
【０００４】
一般的に回路基板上にはフリップチップ接続によって半導体素子が搭載されている。この時、半導体素子の下部にははんだボールが装着され、はんだボールを基板の表面に形成された接続パッドに接触させる。そして、はんだボールの周辺に熱を加えることによって、半導体素子と接続パッドを互いに電気的に連結する。そして、半導体素子と回路基板のソルダーレジスト層との間に液状のアンダーフィル樹脂を充填して硬化させている。
【０００５】
しかし、既存のアンダーフィル工程は、その単位工程費用が高く、さらに内側に位置するパターン部の周辺にはアンダーフィル部が充填されない不良が発生する可能性があるため、このような工程を省略できる技術が求められていた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来技術の問題点を解決するためのものであり、その目的はアンダーフィル層を基板上に形成した回路基板、半導体パッケージ及び回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の回路基板は、半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、上記パターン部が外部に露出するように上記基板部上に形成され、上記半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層とを含むことができる。
【０００８】
また、本発明に係る回路基板のアンダーフィル層は、上記パターン部より広い部分が露出するように上記基板部の上部に形成されていることを特徴とする。
【０００９】
また、本発明に係る回路基板のアンダーフィル層は、上記パターン部が部分的に露出するように上記基板部の上部に形成されていることを特徴とする。
【００１０】
また、本発明の回路基板は、上記基板部と上記アンダーフィル層との間に形成され、上記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする。
【００１１】
また、本発明に係る回路基板のソルダーレジスト層は、上記パターン部を外部に露出するように形成され、上記アンダーフィル層の開放された部分は、上記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする。
【００１２】
また、本発明の半導体パッケージは、底面に導電性接着剤が付着された半導体チップと、上記半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、上記パターン部を外部に露出するように上記基板部上に形成され、上記半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層とを備えた回路基板とを含むことができる。
【００１３】
また、本発明の半導体パッケージは、上記基板部と上記アンダーフィル層との間に形成され、上記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする。
【００１４】
また、本発明に係る半導体パッケージのソルダーレジスト層は、上記パターン部を外部に露出するように形成され、上記アンダーフィル層の開放された部分は上記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする。
【００１５】
また、本発明に係る回路基板の製造方法は、基板部の上部にパターン部を形成する段階と、半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層を上記基板部の上部に形成する段階と、上記パターン部を上記アンダーフィル層から外部に露出させる段階とを含むことができる。
【００１６】
また、本発明に係る回路基板の製造方法において、上記基板部の上部にパターン部を形成する段階の後には、回路パターンを保護するためのソルダーレジスト層を形成する段階をさらに含むことを特徴とする。
【００１７】
また、本発明に係る回路基板の製造方法は、基板部の上部にパターン部を形成する段階と、半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層を、上記パターン部上に配置されたマスクを通じて上記パターン部を外部に露出するように形成する段階とを含むことができる。
【００１８】
また、本発明に係る回路基板の製造方法において、上記パターン部を上記アンダーフィル層から外部に露出させる段階は、レーザを用いて上記パターン部を覆っている上記アンダーフィル層を除去する段階であることを特徴とする。
【００１９】
また、本発明に係る回路基板の製造方法において、上記パターン部を上記アンダーフィル層から外部に露出させる段階は、感光材質の上記アンダーフィル層に光を照射して露出させる段階であることを特徴とする。
【発明の効果】
【００２０】
本発明に係る回路基板、半導体パッケージ及び回路基板の製造方法は、基板部の上部にアンダーフィル層を形成したので、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができ、従来と比較して簡単に製造することができる。
【００２１】
また、本発明に係る回路基板、半導体パッケージ及び回路基板の製造方法は、アンダーフィル層がパターン部の開放された空間の周辺に夫々形成されているので、熱加工時にはアンダーフィル層が移動して開放された空間を完全に充填し、これによって基板部の空間がアンダーフィル層によって充填されないという不良を防止することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施例に係る回路基板の構造を示す断面図である。
【図２】本発明の第１実施例に係る半導体パッケージの製造方法を説明するための断面図である。
【図３】本発明の第１実施例に係る回路基板の製造方法を説明するための断面図である。
【図４】本発明の第２実施例に係る回路基板の製造方法を説明するための断面図である。
【図５】本発明の第３実施例に係る回路基板の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２３】
本発明に係る回路基板、半導体パッケージ及び回路基板の製造方法について、図１乃至図５を参照してさらに具体的に説明する。以下では図面を参照し、本発明の具体的な実施例を詳細に説明する。
【００２４】
但し、本発明の思想は提示した実施例に限らず、本発明の思想を理解した当業者が同一の思想の範囲内で他の構成要素の追加、変更、削除等を通じて退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施例を容易に提案することができ、これも本願発明の思想の範囲内に含まれる。
【００２５】
また、各実施例の図面において、機能が同一の構成要素に対しては同一または類似の参照符号を用いて説明する。
【００２６】
図１は、本発明の第１実施例に係る回路基板の構造を示す断面図である。
【００２７】
図１を参照すると、回路基板１００は、基板部１１０と、ソルダーレジスト層１２０と、アンダーフィル層１３０とを含むことができる。
【００２８】
基板部１１０の表面には半導体チップ２００（図２）と電気的に連結するためのパターン部１１２が形成されている。ここで、基板部１１０は、有機基板やＬＴＣＣ（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃ）のようなセラミック基板等を用いることができる。
【００２９】
また、基板部１１０の上部には、パターン部１１２の周辺にソルダーレジスト層１２０とアンダーフィル層１３０とを設けることができる。そして、基板部１１０は多数の層から製造することができ、このような多数の層を電気的に連結するための回路パターンを形成することができる。
【００３０】
ソルダーレジスト層１２０は基板部１１０の表面に設けられているが、パターン部１１２が露出するようにパターン部１１２の周辺に形成されている。
【００３１】
そして、ソルダーレジスト層１２０は、電気的な絶縁機能とともに熱応力を緩和する役割をしており、ポリマー（ｐｏｌｙｍｅｒ）を含む絶縁物質からなることが可能である。この時、ソルダーレジスト層１２０は、パターン部１１２を開放するために感光性のポリマーを含む絶縁物質であってもよく、絶縁物質を選択的に露光、現像してパターン部１１２を開放することができる。
【００３２】
ただし、本実施例ではソルダーレジスト層１２０が形成されているが、これに限定されるわけではなくソルダーレジスト層１２０を省略することも可能である。
【００３３】
アンダーフィル層１３０は、ソルダーレジスト層１２０の上部に形成され、ソルダーレジスト層１２０と同一のサイズで形成することができる。従って、アンダーフィル層１３０もソルダーレジスト層１２０と同様に、パターン部１１２が露出するように基板部１１０上に設けられている。
【００３４】
また、アンダーフィル層１３０は、外部からの衝撃が発生しても半導体チップ２００との接着強度を補完する役割をしている。
【００３５】
従って、アンダーフィル層１３０の材質は、流動性を有する高分子であり、半導体チップ２００の実装時に発生する熱によってパターン部１１２の露出した部分に流動するようになっている。
【００３６】
従って、本実施例に係る回路基板１００は、基板部１１０の上部にあるアンダーフィル層１３０が半導体チップ２００の実装時に自動的に溶けてパターン部１１２の周辺へ流れるようになっている。従って、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができるので、製造工程が簡単となり、これによって生産性をさらに向上させることができるという効果がある。
【００３７】
また、本実施例に係る回路基板１００は、パターン部１１２の周辺にアンダーフィル層１３０が夫々形成されているので、熱加工の時に夫々のアンダーフィル層１３０が開放された空間に移動してパターン部１１２の周囲に完全に充填され、これによってアンダーフィル層１３０が基板部の空間に充填されない不良を防止することができる。
【００３８】
図２は、本発明の第１実施例に係る半導体パッケージの製造方法を説明するための断面図である。
【００３９】
図２を参照すると、半導体パッケージは、半導体チップ２００及び回路基板を含んでいる。
【００４０】
半導体チップ２００は、基板部１１０上に連結され、半導体チップ２００の下部には導電性接着剤であるはんだボール２１０を装着することができる。この時、半導体チップ２００の下部に形成されたはんだボール２１０は、基板部１１０のパターン部１１２が形成された位置と対応するように互いに離隔して形成されることになる。
【００４１】
回路基板１００は、基板部１１０と、ソルダーレジスト層１２０と、アンダーフィル層１３０とを含むことができ、前述した構成と同一であるため、その具体的な説明は省略することができる。
【００４２】
従って、はんだボール２１０が回路基板１００のパターン部１１２に対応するように、半導体チップ２００を基板部１１０の上部に配置する（図２（ａ））。
【００４３】
そして、半導体チップ２００のはんだボール２１０が基板部１１０のパターン部１１２に接触するように、半導体チップ２００と基板部１１０を互いに接触させる（図２（ｂ））。
【００４４】
この時、半導体チップ２００のはんだボール２１０が溶けてパターン部１１２に接触しながら電気的に連結されるように、外部から熱を加えると、その熱によってアンダーフィル層１３０も共に溶けて、パターン部１１２上に移動することになる（図２（ｃ））。
【００４５】
従って、本実施例に係る半導体パッケージは、半導体チップ２００の実装時にアンダーフィル層１３０が自動的に溶けてパターン部１１２の周辺に流れるようになっているので、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができる。これによって製造工程が簡単となり、生産性をさらに向上することができるという効果がある。
【００４６】
図３は、本発明の第１実施例に係る回路基板の製造方法を説明するための断面図である。
【００４７】
図３を参照すると、回路基板１００の製造方法は、基板部１１０の上部にパターン部１１２を形成する段階を含むことができる（図３（ａ））。
【００４８】
そして、基板部１１０の上部にはソルダーレジスト層１２０を形成するが、パターン部１１２を覆うように形成することになる。この時、ソルダーレジスト層１２０はガラス材質であることが可能である（図３（ｂ））。
【００４９】
ソルダーレジスト層１２０をパターン部１１２上に形成した後には、ソルダーレジスト層１２０の上部に高分子材質のアンダーフィル層１３０を形成することができる（図３（ｃ））。
【００５０】
次に、パターン部１１２を形成した位置に沿ってレーザ（矢印）加工を行い、それによってソルダーレジスト層１２０及びアンダーフィル層１３０を溶かす。従って、このような工程を通じてパターン部１１２の周辺が全体的に開放されるように形成される（図３（ｄ））。
【００５１】
しかし、ソルダーレジスト層１２０及びアンダーフィル層１３０は、パターン部１１２の全体を開放するように形成されることに限定されるわけではなく、パターン部１１２が部分的にのみ露出するように形成することも可能である。
【００５２】
図４は、本発明の第２実施例に係る回路基板の製造方法を説明するための断面図である。
【００５３】
図４を参照すると、回路基板１００の製造方法は、基板部１１０の上部にパターン部１１２を形成する段階を含むことができる（図４（ａ））。
【００５４】
そして、基板部１１０の上部にパターン部１１２を形成した後にはパターン部１１２の上部を覆うようにソルダーレジスト層１２０を形成する。
【００５５】
この時、ソルダーレジスト層１２０は、パターン部１１２を開放するために感光性のポリマーを含む絶縁物質であってもよく、パターン部１１２の周辺が開放されるように露光、現像してパターン部１１２を外部に開放する。
【００５６】
次に、ソルダーレジスト層１２０の上部にアンダーフィル層１３０を形成するために、開口が製造されたマスクＭを上部に配置する段階を含んでいる（図４（ｂ））。
【００５７】
基板部１１０の上部にソルダーレジスト層１２０が形成された後に、マスクＭの開口によるスクリーンプリンティング工程を通じてソルダーレジスト層１２０の上部に、ソルダーレジスト層１２０と同一のサイズのアンダーフィル層１３０を設けることができる（図４（ｃ））。
【００５８】
従って、ソルダーレジスト層１２０とアンダーフィル層１３０は、パターン部１１２が外部に露出されるように互いに同一のサイズで形成することができるが、これに限定されるわけではなく、アンダーフィル層１３０の開放部がソルダーレジスト層１２０の開放部より大きく開放されるようにすることも可能である。
【００５９】
図５は、本発明の第３実施例に係る回路基板の製造方法を説明するための断面図である。
【００６０】
図５を参照すると、回路基板１００の製造方法は、基板部１１０の上部にパターン部１１２を形成する段階を含むことができる（図５（ａ））。
【００６１】
そして、基板部１１０の上部にパターン部１１２を形成した後には、パターン部１１２の上部を覆うようにソルダーレジスト層１２０を形成する。
【００６２】
この時、ソルダーレジスト層１２０は、パターン部１１２を開放するために感光性のポリマーを含む絶縁物質であってもよく、パターン部１１２の周辺が開放されるように露光、現像してパターン部１１２を開放してもよい。
【００６３】
そして、ソルダーレジスト層１２０とパターン部１１２を覆うように、アンダーフィル層１３０を基板部１１０に形成することができる。この時、パターン部１１２の周辺が完全に開放されるように、レーザを用いてパターン部１１２の周辺を走査するようにし（図５（ｂ）：矢印）、このような工程を通じてソルダーレジスト層１２０の上部のみにアンダーフィル層１３０を設けることができる（図５（ｃ））。
【００６４】
この時、本実施例ではレーザ工程でアンダーフィル層１３０を溶かしてパターン部１１２の周辺を開放するが、このような工程に限定されるわけではなく、エッチング工程を使用することも可能である。
【００６５】
従って、本実施例に係る回路基板の製造方法は、基板部１１０の上部にアンダーフィル層１３０を形成したので、アンダーフィルを注入した後に行う別途のリフロー工程を省略しても良く、より簡単に製造することができる。
【００６６】
また、本実施例に係る回路基板、半導体パッケージ及び回路基板の製造方法は、アンダーフィル層１３０がパターン部１１２の開放された空間の周辺に夫々形成されているので、熱加工時にアンダーフィル層１３０が移動して開放された空間を完全に充填し、これによって基板部１１０の空間がアンダーフィル層１３０によって充填されないという不良を防止することができる。
【符号の説明】
【００６７】
１００ 回路基板
１１０ 基板部
１１２ パターン部
１２０ ソルダーレジスト層
１３０ アンダーフィル層
２００ 半導体チップ
２１０ はんだボール
【技術分野】
【０００１】
本発明は、回路基板、半導体パッケージ及び回路基板の製造方法に関し、より詳しくは、アンダーフィル層が形成された回路基板、この回路基板を含んだ半導体パッケージ及びアンダーフィル層が形成された回路基板の製造方法に関する。
【背景技術】
【０００２】
半導体産業において技術開発の主な傾向の一つとしては、半導体素子のサイズを縮小することがある。
【０００３】
半導体素子の軽量化、薄型化及び小型化を実現するためには、実装部品の個別サイズを小さくする技術と、多数の個別素子をワンチップ（ｏｎｅ ｃｈｉｐ）化するＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ ｃｈｉｐ）技術及び多数の個別素子を１つのパッケージ（ｐａｃｋａｇｅ）に集積するＳＩＰ（Ｓｙｓｔｅｍ Ｉｎ Ｐａｃｋａｇｅ）技術等が必要である。
【０００４】
一般的に回路基板上にはフリップチップ接続によって半導体素子が搭載されている。この時、半導体素子の下部にははんだボールが装着され、はんだボールを基板の表面に形成された接続パッドに接触させる。そして、はんだボールの周辺に熱を加えることによって、半導体素子と接続パッドを互いに電気的に連結する。そして、半導体素子と回路基板のソルダーレジスト層との間に液状のアンダーフィル樹脂を充填して硬化させている。
【０００５】
しかし、既存のアンダーフィル工程は、その単位工程費用が高く、さらに内側に位置するパターン部の周辺にはアンダーフィル部が充填されない不良が発生する可能性があるため、このような工程を省略できる技術が求められていた。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、上述した従来技術の問題点を解決するためのものであり、その目的はアンダーフィル層を基板上に形成した回路基板、半導体パッケージ及び回路基板の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の回路基板は、半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、上記パターン部が外部に露出するように上記基板部上に形成され、上記半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層とを含むことができる。
【０００８】
また、本発明に係る回路基板のアンダーフィル層は、上記パターン部より広い部分が露出するように上記基板部の上部に形成されていることを特徴とする。
【０００９】
また、本発明に係る回路基板のアンダーフィル層は、上記パターン部が部分的に露出するように上記基板部の上部に形成されていることを特徴とする。
【００１０】
また、本発明の回路基板は、上記基板部と上記アンダーフィル層との間に形成され、上記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする。
【００１１】
また、本発明に係る回路基板のソルダーレジスト層は、上記パターン部を外部に露出するように形成され、上記アンダーフィル層の開放された部分は、上記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする。
【００１２】
また、本発明の半導体パッケージは、底面に導電性接着剤が付着された半導体チップと、上記半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、上記パターン部を外部に露出するように上記基板部上に形成され、上記半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層とを備えた回路基板とを含むことができる。
【００１３】
また、本発明の半導体パッケージは、上記基板部と上記アンダーフィル層との間に形成され、上記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする。
【００１４】
また、本発明に係る半導体パッケージのソルダーレジスト層は、上記パターン部を外部に露出するように形成され、上記アンダーフィル層の開放された部分は上記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする。
【００１５】
また、本発明に係る回路基板の製造方法は、基板部の上部にパターン部を形成する段階と、半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層を上記基板部の上部に形成する段階と、上記パターン部を上記アンダーフィル層から外部に露出させる段階とを含むことができる。
【００１６】
また、本発明に係る回路基板の製造方法において、上記基板部の上部にパターン部を形成する段階の後には、回路パターンを保護するためのソルダーレジスト層を形成する段階をさらに含むことを特徴とする。
【００１７】
また、本発明に係る回路基板の製造方法は、基板部の上部にパターン部を形成する段階と、半導体チップを実装する際に発生する熱によって上記パターン部を覆うように流動するアンダーフィル層を、上記パターン部上に配置されたマスクを通じて上記パターン部を外部に露出するように形成する段階とを含むことができる。
【００１８】
また、本発明に係る回路基板の製造方法において、上記パターン部を上記アンダーフィル層から外部に露出させる段階は、レーザを用いて上記パターン部を覆っている上記アンダーフィル層を除去する段階であることを特徴とする。
【００１９】
また、本発明に係る回路基板の製造方法において、上記パターン部を上記アンダーフィル層から外部に露出させる段階は、感光材質の上記アンダーフィル層に光を照射して露出させる段階であることを特徴とする。
【発明の効果】
【００２０】
本発明に係る回路基板、半導体パッケージ及び回路基板の製造方法は、基板部の上部にアンダーフィル層を形成したので、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができ、従来と比較して簡単に製造することができる。
【００２１】
また、本発明に係る回路基板、半導体パッケージ及び回路基板の製造方法は、アンダーフィル層がパターン部の開放された空間の周辺に夫々形成されているので、熱加工時にはアンダーフィル層が移動して開放された空間を完全に充填し、これによって基板部の空間がアンダーフィル層によって充填されないという不良を防止することができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の第１実施例に係る回路基板の構造を示す断面図である。
【図２】本発明の第１実施例に係る半導体パッケージの製造方法を説明するための断面図である。
【図３】本発明の第１実施例に係る回路基板の製造方法を説明するための断面図である。
【図４】本発明の第２実施例に係る回路基板の製造方法を説明するための断面図である。
【図５】本発明の第３実施例に係る回路基板の製造方法を説明するための断面図である。
【発明を実施するための形態】
【００２３】
本発明に係る回路基板、半導体パッケージ及び回路基板の製造方法について、図１乃至図５を参照してさらに具体的に説明する。以下では図面を参照し、本発明の具体的な実施例を詳細に説明する。
【００２４】
但し、本発明の思想は提示した実施例に限らず、本発明の思想を理解した当業者が同一の思想の範囲内で他の構成要素の追加、変更、削除等を通じて退歩的な他の発明や本発明の思想の範囲内に含まれる他の実施例を容易に提案することができ、これも本願発明の思想の範囲内に含まれる。
【００２５】
また、各実施例の図面において、機能が同一の構成要素に対しては同一または類似の参照符号を用いて説明する。
【００２６】
図１は、本発明の第１実施例に係る回路基板の構造を示す断面図である。
【００２７】
図１を参照すると、回路基板１００は、基板部１１０と、ソルダーレジスト層１２０と、アンダーフィル層１３０とを含むことができる。
【００２８】
基板部１１０の表面には半導体チップ２００（図２）と電気的に連結するためのパターン部１１２が形成されている。ここで、基板部１１０は、有機基板やＬＴＣＣ（ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｃｏ−ｆｉｒｅｄ ｃｅｒａｍｉｃ）のようなセラミック基板等を用いることができる。
【００２９】
また、基板部１１０の上部には、パターン部１１２の周辺にソルダーレジスト層１２０とアンダーフィル層１３０とを設けることができる。そして、基板部１１０は多数の層から製造することができ、このような多数の層を電気的に連結するための回路パターンを形成することができる。
【００３０】
ソルダーレジスト層１２０は基板部１１０の表面に設けられているが、パターン部１１２が露出するようにパターン部１１２の周辺に形成されている。
【００３１】
そして、ソルダーレジスト層１２０は、電気的な絶縁機能とともに熱応力を緩和する役割をしており、ポリマー（ｐｏｌｙｍｅｒ）を含む絶縁物質からなることが可能である。この時、ソルダーレジスト層１２０は、パターン部１１２を開放するために感光性のポリマーを含む絶縁物質であってもよく、絶縁物質を選択的に露光、現像してパターン部１１２を開放することができる。
【００３２】
ただし、本実施例ではソルダーレジスト層１２０が形成されているが、これに限定されるわけではなくソルダーレジスト層１２０を省略することも可能である。
【００３３】
アンダーフィル層１３０は、ソルダーレジスト層１２０の上部に形成され、ソルダーレジスト層１２０と同一のサイズで形成することができる。従って、アンダーフィル層１３０もソルダーレジスト層１２０と同様に、パターン部１１２が露出するように基板部１１０上に設けられている。
【００３４】
また、アンダーフィル層１３０は、外部からの衝撃が発生しても半導体チップ２００との接着強度を補完する役割をしている。
【００３５】
従って、アンダーフィル層１３０の材質は、流動性を有する高分子であり、半導体チップ２００の実装時に発生する熱によってパターン部１１２の露出した部分に流動するようになっている。
【００３６】
従って、本実施例に係る回路基板１００は、基板部１１０の上部にあるアンダーフィル層１３０が半導体チップ２００の実装時に自動的に溶けてパターン部１１２の周辺へ流れるようになっている。従って、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができるので、製造工程が簡単となり、これによって生産性をさらに向上させることができるという効果がある。
【００３７】
また、本実施例に係る回路基板１００は、パターン部１１２の周辺にアンダーフィル層１３０が夫々形成されているので、熱加工の時に夫々のアンダーフィル層１３０が開放された空間に移動してパターン部１１２の周囲に完全に充填され、これによってアンダーフィル層１３０が基板部の空間に充填されない不良を防止することができる。
【００３８】
図２は、本発明の第１実施例に係る半導体パッケージの製造方法を説明するための断面図である。
【００３９】
図２を参照すると、半導体パッケージは、半導体チップ２００及び回路基板を含んでいる。
【００４０】
半導体チップ２００は、基板部１１０上に連結され、半導体チップ２００の下部には導電性接着剤であるはんだボール２１０を装着することができる。この時、半導体チップ２００の下部に形成されたはんだボール２１０は、基板部１１０のパターン部１１２が形成された位置と対応するように互いに離隔して形成されることになる。
【００４１】
回路基板１００は、基板部１１０と、ソルダーレジスト層１２０と、アンダーフィル層１３０とを含むことができ、前述した構成と同一であるため、その具体的な説明は省略することができる。
【００４２】
従って、はんだボール２１０が回路基板１００のパターン部１１２に対応するように、半導体チップ２００を基板部１１０の上部に配置する（図２（ａ））。
【００４３】
そして、半導体チップ２００のはんだボール２１０が基板部１１０のパターン部１１２に接触するように、半導体チップ２００と基板部１１０を互いに接触させる（図２（ｂ））。
【００４４】
この時、半導体チップ２００のはんだボール２１０が溶けてパターン部１１２に接触しながら電気的に連結されるように、外部から熱を加えると、その熱によってアンダーフィル層１３０も共に溶けて、パターン部１１２上に移動することになる（図２（ｃ））。
【００４５】
従って、本実施例に係る半導体パッケージは、半導体チップ２００の実装時にアンダーフィル層１３０が自動的に溶けてパターン部１１２の周辺に流れるようになっているので、アンダーフィルを注入した後に行う別途のリフロー工程を省略することができる。これによって製造工程が簡単となり、生産性をさらに向上することができるという効果がある。
【００４６】
図３は、本発明の第１実施例に係る回路基板の製造方法を説明するための断面図である。
【００４７】
図３を参照すると、回路基板１００の製造方法は、基板部１１０の上部にパターン部１１２を形成する段階を含むことができる（図３（ａ））。
【００４８】
そして、基板部１１０の上部にはソルダーレジスト層１２０を形成するが、パターン部１１２を覆うように形成することになる。この時、ソルダーレジスト層１２０はガラス材質であることが可能である（図３（ｂ））。
【００４９】
ソルダーレジスト層１２０をパターン部１１２上に形成した後には、ソルダーレジスト層１２０の上部に高分子材質のアンダーフィル層１３０を形成することができる（図３（ｃ））。
【００５０】
次に、パターン部１１２を形成した位置に沿ってレーザ（矢印）加工を行い、それによってソルダーレジスト層１２０及びアンダーフィル層１３０を溶かす。従って、このような工程を通じてパターン部１１２の周辺が全体的に開放されるように形成される（図３（ｄ））。
【００５１】
しかし、ソルダーレジスト層１２０及びアンダーフィル層１３０は、パターン部１１２の全体を開放するように形成されることに限定されるわけではなく、パターン部１１２が部分的にのみ露出するように形成することも可能である。
【００５２】
図４は、本発明の第２実施例に係る回路基板の製造方法を説明するための断面図である。
【００５３】
図４を参照すると、回路基板１００の製造方法は、基板部１１０の上部にパターン部１１２を形成する段階を含むことができる（図４（ａ））。
【００５４】
そして、基板部１１０の上部にパターン部１１２を形成した後にはパターン部１１２の上部を覆うようにソルダーレジスト層１２０を形成する。
【００５５】
この時、ソルダーレジスト層１２０は、パターン部１１２を開放するために感光性のポリマーを含む絶縁物質であってもよく、パターン部１１２の周辺が開放されるように露光、現像してパターン部１１２を外部に開放する。
【００５６】
次に、ソルダーレジスト層１２０の上部にアンダーフィル層１３０を形成するために、開口が製造されたマスクＭを上部に配置する段階を含んでいる（図４（ｂ））。
【００５７】
基板部１１０の上部にソルダーレジスト層１２０が形成された後に、マスクＭの開口によるスクリーンプリンティング工程を通じてソルダーレジスト層１２０の上部に、ソルダーレジスト層１２０と同一のサイズのアンダーフィル層１３０を設けることができる（図４（ｃ））。
【００５８】
従って、ソルダーレジスト層１２０とアンダーフィル層１３０は、パターン部１１２が外部に露出されるように互いに同一のサイズで形成することができるが、これに限定されるわけではなく、アンダーフィル層１３０の開放部がソルダーレジスト層１２０の開放部より大きく開放されるようにすることも可能である。
【００５９】
図５は、本発明の第３実施例に係る回路基板の製造方法を説明するための断面図である。
【００６０】
図５を参照すると、回路基板１００の製造方法は、基板部１１０の上部にパターン部１１２を形成する段階を含むことができる（図５（ａ））。
【００６１】
そして、基板部１１０の上部にパターン部１１２を形成した後には、パターン部１１２の上部を覆うようにソルダーレジスト層１２０を形成する。
【００６２】
この時、ソルダーレジスト層１２０は、パターン部１１２を開放するために感光性のポリマーを含む絶縁物質であってもよく、パターン部１１２の周辺が開放されるように露光、現像してパターン部１１２を開放してもよい。
【００６３】
そして、ソルダーレジスト層１２０とパターン部１１２を覆うように、アンダーフィル層１３０を基板部１１０に形成することができる。この時、パターン部１１２の周辺が完全に開放されるように、レーザを用いてパターン部１１２の周辺を走査するようにし（図５（ｂ）：矢印）、このような工程を通じてソルダーレジスト層１２０の上部のみにアンダーフィル層１３０を設けることができる（図５（ｃ））。
【００６４】
この時、本実施例ではレーザ工程でアンダーフィル層１３０を溶かしてパターン部１１２の周辺を開放するが、このような工程に限定されるわけではなく、エッチング工程を使用することも可能である。
【００６５】
従って、本実施例に係る回路基板の製造方法は、基板部１１０の上部にアンダーフィル層１３０を形成したので、アンダーフィルを注入した後に行う別途のリフロー工程を省略しても良く、より簡単に製造することができる。
【００６６】
また、本実施例に係る回路基板、半導体パッケージ及び回路基板の製造方法は、アンダーフィル層１３０がパターン部１１２の開放された空間の周辺に夫々形成されているので、熱加工時にアンダーフィル層１３０が移動して開放された空間を完全に充填し、これによって基板部１１０の空間がアンダーフィル層１３０によって充填されないという不良を防止することができる。
【符号の説明】
【００６７】
１００ 回路基板
１１０ 基板部
１１２ パターン部
１２０ ソルダーレジスト層
１３０ アンダーフィル層
２００ 半導体チップ
２１０ はんだボール
【特許請求の範囲】
【請求項１】
半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、
前記パターン部が外部に露出するように前記基板部上に形成され、前記半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層と
を含むことを特徴とする回路基板。
【請求項２】
前記アンダーフィル層は、前記パターン部より広い部分が露出するように前記基板部の上部に形成されていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記アンダーフィル層は、前記パターン部が部分的に露出するように前記基板部の上部に形成されていることを特徴とする請求項１に記載の回路基板。
【請求項４】
前記基板部と前記アンダーフィル層との間に形成され、前記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の回路基板。
【請求項５】
前記ソルダーレジスト層は、前記パターン部を外部に露出するように形成され、前記アンダーフィル層の開放された部分は、前記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする請求項４に記載の回路基板。
【請求項６】
底面に導電性接着剤が付着された半導体チップと、
前記半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、前記パターン部を外部に露出するように前記基板部上に形成され、前記半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層とを備えた回路基板と
を含むことを特徴とする半導体パッケージ。
【請求項７】
前記基板部と前記アンダーフィル層との間に形成され、前記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする請求項６に記載の半導体パッケージ。
【請求項８】
前記ソルダーレジスト層は、前記パターン部を外部に露出するように形成され、前記アンダーフィル層の開放された部分は、前記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
基板部の上部にパターン部を形成する段階と、
半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層を前記基板部の上部に形成する段階と、
前記パターン部を前記アンダーフィル層から外部に露出させる段階と
を含むことを特徴とする回路基板の製造方法。
【請求項１０】
基板部の上部にパターン部を形成する段階と、
半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層を、前記パターン部上に配置されたマスクを通じて前記パターン部を外部に露出するように形成する段階と
を含むことを特徴とする回路基板の製造方法。
【請求項１１】
前記基板部の上部にパターン部を形成する段階の後には、
回路パターンを保護するためのソルダーレジスト層を形成する段階をさらに含むことを特徴とする請求項９または請求項１０に記載の回路基板の製造方法。
【請求項１２】
前記パターン部を前記アンダーフィル層から外部に露出させる段階は、
レーザを用いて前記パターン部を覆っている前記アンダーフィル層を除去する段階であることを特徴とする請求項９に記載の回路基板の製造方法。
【請求項１３】
前記パターン部を前記アンダーフィル層から外部に露出させる段階は、
感光材質の前記アンダーフィル層に光を照射して露出させる段階であることを特徴とする請求項９に記載の回路基板の製造方法。
【請求項１】
半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、
前記パターン部が外部に露出するように前記基板部上に形成され、前記半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層と
を含むことを特徴とする回路基板。
【請求項２】
前記アンダーフィル層は、前記パターン部より広い部分が露出するように前記基板部の上部に形成されていることを特徴とする請求項１に記載の回路基板。
【請求項３】
前記アンダーフィル層は、前記パターン部が部分的に露出するように前記基板部の上部に形成されていることを特徴とする請求項１に記載の回路基板。
【請求項４】
前記基板部と前記アンダーフィル層との間に形成され、前記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の回路基板。
【請求項５】
前記ソルダーレジスト層は、前記パターン部を外部に露出するように形成され、前記アンダーフィル層の開放された部分は、前記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする請求項４に記載の回路基板。
【請求項６】
底面に導電性接着剤が付着された半導体チップと、
前記半導体チップと電気的に連結されるパターン部が一面に形成された基板部と、前記パターン部を外部に露出するように前記基板部上に形成され、前記半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層とを備えた回路基板と
を含むことを特徴とする半導体パッケージ。
【請求項７】
前記基板部と前記アンダーフィル層との間に形成され、前記基板部に形成された回路パターンを保護するためのソルダーレジスト層をさらに含むことを特徴とする請求項６に記載の半導体パッケージ。
【請求項８】
前記ソルダーレジスト層は、前記パターン部を外部に露出するように形成され、前記アンダーフィル層の開放された部分は、前記ソルダーレジスト層の開放された部分と同一、または、より大きいサイズであることを特徴とする請求項７に記載の半導体パッケージ。
【請求項９】
基板部の上部にパターン部を形成する段階と、
半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層を前記基板部の上部に形成する段階と、
前記パターン部を前記アンダーフィル層から外部に露出させる段階と
を含むことを特徴とする回路基板の製造方法。
【請求項１０】
基板部の上部にパターン部を形成する段階と、
半導体チップを実装する際に発生する熱によって前記パターン部を覆うように流動するアンダーフィル層を、前記パターン部上に配置されたマスクを通じて前記パターン部を外部に露出するように形成する段階と
を含むことを特徴とする回路基板の製造方法。
【請求項１１】
前記基板部の上部にパターン部を形成する段階の後には、
回路パターンを保護するためのソルダーレジスト層を形成する段階をさらに含むことを特徴とする請求項９または請求項１０に記載の回路基板の製造方法。
【請求項１２】
前記パターン部を前記アンダーフィル層から外部に露出させる段階は、
レーザを用いて前記パターン部を覆っている前記アンダーフィル層を除去する段階であることを特徴とする請求項９に記載の回路基板の製造方法。
【請求項１３】
前記パターン部を前記アンダーフィル層から外部に露出させる段階は、
感光材質の前記アンダーフィル層に光を照射して露出させる段階であることを特徴とする請求項９に記載の回路基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−５４９２６（Ｐ２０１１−５４９２６Ａ）
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願番号】特願２００９−２８９７１３（Ｐ２００９−２８９７１３）
【出願日】平成２１年１２月２１日（２００９．１２．２１）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２３年３月１７日（２０１１．３．１７）
【国際特許分類】
【出願日】平成２１年１２月２１日（２００９．１２．２１）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]