圧電発振器
【課題】圧電発振器が非動作状態から発信動作状態となるまでに必要とする起動時間を短縮し、所定時間経過後、起動促進用の電圧の供給を絶つことにより、位相雑音特性及び周波数安定度特性に優れた圧電発振器を提供する。
【解決手段】圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印可してから所定時間だけ圧電振動子に所定レベルの起動促進用の電圧を印可する為の瞬時電圧供給手段を設けた。
【解決手段】圧電振動子と、増幅回路とを備えた圧電発振器であり、電源電圧を印可してから所定時間だけ圧電振動子に所定レベルの起動促進用の電圧を印可する為の瞬時電圧供給手段を設けた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電発振器に関し、特に非動作状態から発振動作状態となるまでの起動時間を短縮した圧電発振器に関する。
【背景技術】
【０００２】
携帯電話は長時間の連続使用ができるように基準発信源として使用している水晶発振器を間欠的に動作させて低消費電力化を図っている。
このように間欠動作させる水晶発振器にあっては駆動開始から所望の出力信号を発振するまでに要する起動時間が短時間であることが望まれており、特開平９−２２３９３０号公報に示すような構成のものが実用化されている。
図３８は上記公報に記載されている起動特性を改善した従来の水晶発振器の例を示す回路図である。
同図に示す水晶発振器１００は、典型的なコルピッツ型水晶発振器であるが、トランジスタ１０１のベースに容量１０２を介して接続した水晶振動子１０３の他方端を電源電圧Ｖｃｃラインに接続するよう構成したところが特徴であり、通常、電源電圧Ｖｃｃラインを比較的大きな値の容量１０４を介して接地されているので、水晶振動子１０３の他方端は電源電圧Ｖｃｃラインを介して接地されることになる。
尚、抵抗１０５及び抵抗１０６はベースバイアス回路であり、１０７はエミッタ抵抗であり、容量１０８及び容量１０９は負荷容量の一部を担うものである。
このような構成によれば、電源電圧Ｖｃｃを印加した直後に電源電圧Ｖｃｃと同等の電圧レベルの電圧がパルス波的に水晶振動子１０３に印加されることになるので、これにより水晶振動子１０３が高い振動レベルにて揺動し、結果的に発振信号が所要のレベルに達するまでの起動時間が短時間なものとなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２２３９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような構成の水晶発振器では、電源電圧Ｖｃｃラインが発振ループの一部として含まれる為、電源電圧に含まれるノイズや電源電圧Ｖｃｃラインを介して混入するノイズが水晶振動子１０３に直接印加されることになるので、その影響により位相雑音特性が悪化する虞があった。
即ち、上記のような構成の水晶発振器１００は、電源電圧Ｖｃｃラインと接地との間に介在する容量１０４がバイパスコンデンサとしての役目を兼ねてはいるものの、一般に、電源電圧及び電源電圧Ｖｃｃラインの無数の個所から混入するノイズを完全に除去することは、バイパスコンデンサを複数設けたとしても不可能である。
従って、このノイズ信号は、発振信号と共に発振回路に備えた増幅回路により増幅された後、出力されてしまうので水晶発振器１００の位相雑音特性を悪化させてしまうのである。
そして、このような水晶発振器の出力信号をデジタル処理に用いた場合、出力信号に混在したノイズ信号によってデータ処理の際にビットエラーが発生してしまうという問題が生じる場合がある。
更には、当該発振器を携帯電話機等に組み込んだ際、電源電圧Ｖｃｃラインに接続される他の回路等の浮遊容量が発振ループに含まれることになり、設定周波数が変動してしまうという問題が生じる場合があった。
即ち、発振回路の負荷容量には、上記水晶発振器１００を構成する電子部品と配線パターンによる容量の他に水晶発振器１００が搭載される装置側の電源電圧Ｖｃｃラインに接続されたバイパスコンデンサ、及び、浮遊容量が含まれるので、水晶発振器１００の出力周波数の調整を行う際には、これらの値を予め想定した状態にて設定する必要が生じる。
しかし、このような調整方法は、水晶発振器が搭載される装置に使用されたバイパスコンデンサの値が機種によって異なる場合が多く、その為、それぞれの装置に対応するよう水晶発振器の調整条件を変更しなければならないので、当該発振器を組み込む機器の生産効率性を低下させる要因にもなる。
本発明は圧電発振回路の上記諸問題を解決する為になされたものであって起動特性に優れ、位相雑音特性、及び、周波数安定度を劣化することなく起動特性を改善した水晶発振器を提供することを目的としている。
【課題を解決するための手段】
【０００５】
発明の開示上記課題を解決する為に本発明に係わる請求項１記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Ｖｃｃラインと前記ＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項２記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記第一のＮＰＮ型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Ｖｃｃラインと前記第一のＮＰＮ型トランジスタのベースとの間に第二のＮＰＮ型トランジスタを順方向接続し、電源電圧Ｖｃｃラインと該第二のＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記第一のＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項３記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＰＮＰ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、接地と前記ＰＮＰ型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＰＮＰ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項４記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項５記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項６記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
【０００６】
請求項７記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項８記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項９記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項１０記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項１１記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項１２記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
【０００７】
請求項１３記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項１４記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項１５記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項１６記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項１７記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項１８記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
【０００８】
請求項１９記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項２０記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項２１記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項２２記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項２３記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２４記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Ｖｃｃの投入から所要の間だけＯＮ動作することにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
【０００９】
請求項２５記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Ｖｃｃの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２６記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２７記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Ｖｃｃとを抵抗を介して接続 し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２８記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項２９記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３０記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【００１０】
請求項３１記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３２記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３３記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３４記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３５記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３６記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【００１１】
請求項３７記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３８記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３９記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項４０記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Ｖｃｃ投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする。
請求項４１記載の発明は、圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする。
請求項４２記載の発明は、圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Ｖｃｃを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする。
【００１２】
請求項４３記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Ｖｃｃラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする。
請求項４４記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする。
請求項４５記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴのベースを電源電圧Ｖｃｃラインに接続し、更に、電源電圧Ｖｃｃラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型ＰチャネルＦＥＴのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型ＰチャネルＦＥＴが電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする。
【図面の簡単な説明】
【００１３】
【図１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図６】電源電圧Ｖｃｃの立ち上り特性を示す図である。
【図７】（ａ）は本発明に基づく水晶発振器に備えたトランジスタ３３のベース電位の立ち上り特性を示す図であり、（ｂ）は本発明に基づく水晶発振器のトランジスタ３３のエミッタ・ベース間電圧の立ち上り特性を示す図である。
【図８】本発明に基づく水晶発振器の起動促進用電圧の立ち上り特性を示す図である。
【図９】（ａ）から（ｄ）は、本発明に基づく水晶発振器の起動特性を示す図である。
【図１０】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１６】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１７】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１８】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１９】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２０】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２６】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２７】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２８】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２９】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３０】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３６】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３７】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３８】従来の水晶発振器の回路構成図である。
【発明を実施するための形態】
【００１４】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図１は本発明に基づく水晶発振器の一実施例を示した回路図である。
同図に示す水晶発振器１−１は、点線で囲った水晶発振回路２と一点鎖線で囲った第一の高速起動用回路３とを備えたものである。
水晶発振回路２は一般的なコルピッツ型水晶発振回路であり、容量４を介して一端を接地した水晶振動子５の他方端を発振用トランジスタ６のベースに接続し、このベースと接地との間に負荷容量の一部となる容量７と容量８との直列回路を挿入接続すると共に、この直列回路の接続中点を抵抗９を介して接地されたトランジスタ６のエミッタに接続し、更にベースに抵抗１０と抵抗１１とから成るベースバイアス回路によって適宜ベースバイアスを施すと共に、トランジスタ６のコレクタと電源電圧Ｖｃｃラインとを抵抗１２を介して接続するよう構成したものである。
高速起動用回路３は電源電圧Ｖｃｃラインにコレクタを接続したスイッチング動作を行う起動促進用の第一のＮＰＮ型トランジスタ１３（以下、トランジスタ１３と称す。）のベースと電源電圧Ｖｃｃラインとを容量１４を介して接続すると共に、このベースと接地とを逆方向接続のダイオード１５を介して接続したものであり、更に、トランジスタ１３のエミッタを水晶振動子５とトランジスタ６の接続中点Ａに接続するよう構成したものである。
【００１５】
次に水晶発振器１−１の動作について説明する。
尚、水晶発振回路２については上述したように一般的なコルピッツ型水晶発振回路でありその動作については既知であるので説明を省略する。
電源電圧Ｖｃｃを印加するとその直後より容量１４には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ１３のベース電流となり、このトランジスタ１３が導通状態（ＯＮ動作状態）となる。
その結果、水晶振動子５に電源電圧Ｖｃｃが印加されるので水晶振動子５は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量１４への電荷のチャージが完了すると、トランジスタ１３のベース電流であるチャージ電流が消滅するのでトランジスタ１３はＯＦＦ動作状態となり水晶振動子５と電源電圧Ｖｃｃラインとが切り離された状態で水晶発振回路２は定常発振動作を持続する。
尚、ダイオード１５は電源電圧Ｖｃｃが印加されている際にはトランジスタ１３のベースと接地間とを高インピーダンス状態に保ち、電源電圧Ｖｃｃが印加されていない状態では容量１４のチャージ電荷の放電を促進する為のもので、必ずしも必要ではなく、また、ダイオード１５の代わりとして抵抗を用いても良い。
【００１６】
図２は本発明に基づく水晶発振器１−２の他の実施例を示すものである。
同図に示す水晶発振器１−２が図１に示した実施例と異なるのは第一の高速起動用回路３の内部構成が相違する点である。
即ち、電源電圧Ｖｃｃラインにコレクタを接続した第一のＮＰＮ型トランジスタ１３のベースとエミッタとを抵抗１６を介して接続すると共に、該トランジスタ１３のコレクタを電源電圧Ｖｃｃラインを、また、エミッタを水晶振動子５の一方端Ａに接続する。
更に、電源電圧Ｖｃｃラインにコレクタを接続した第二のＮＰＮ型トランジスタ１７のエミッタと前記トランジスタ１３のベースとを抵抗１８を介して接続し、トランジスタ１７のベースとコレクタとを容量１４を介して接続すると共に、トランジスタ１７のベースと接地とを逆方向接続のダイオードを介して接続したものである。
この例ではトランジスタ１３とトランジスタ１７とを２段接続したので図１の回路に比べて全体の増幅度が大きくなって水晶振動子５に加わるパルス状Ｖｃｃ電圧の立ち上りを大きくすることができるのでより一層の起動促進効果が得られる場合がある。
【００１７】
更に、スイッチング動作を行うトランジスタとしてＰＮＰ型を使用したものとしては、例えば図３、図４に示す構成とすれば良い。
即ち、図３及び図４に示す水晶発振器１−３及び１−４は本発明に基づく他の実施例であり、図３はトランジスタを一段構成のコルピッツ型発振回路であり、図４は、トランジスタを二段構成した所謂カスコード接続型バッファ回路を備えた水晶発振器である。
水晶発振器１−３、１−４が特徴とする点は、高速起動用回路３として、ＰＮＰ型トランジスタ１９をスイッチ回路素子としたものであり、トランジスタ１９のエミッタを電源電圧Ｖｃｃラインに接続し、トランジスタ１９のコレクタを水晶振動子５の一端に接続し、更に、トランジスタ１９のベースと接地との間に容量２０を挿入接続すると共に、トランジスタ１９のベースにＮＰＮ型トランジスタ２１のエミッタを接続し、更にトランジスタ２１のベースとコレクタとを接地するよう構成したものを用いたところにある。
尚、トランジスタ２１は上記のようにベースとコレクタとを接続した構成によりダイオードとして機能するものである。
そしてこのような構成であっても、電源電圧Ｖｃｃを印加するとその直後より容量２０には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ１９のベース電流となり、このトランジスタ１９が導通状態となる。
その結果、水晶振動子５に電源電圧Ｖｃｃが印加されるので水晶振動子５は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量２０への電荷のチャージが完了すると、トランジスタ１９のベース電流であるチャージ電流が消滅するのでトランジスタ１９はＯＦＦ動作状態となり水晶振動子５と電源電圧Ｖｃｃラインとが切り離された状態で水晶発振回路２は定常発振動作を持続することができる。
【００１８】
更に、図５は本発明に基づく水晶発振器の他の実施例を示した回路図である。
同図に示す水晶発振器１−５は、一点鎖線内のコルピッツ型水晶発振回路２と、点線内の高速起動用回路３とを備えたものである。
水晶発振回路２は、発振用トランジスタ２２のベースに、一端が容量２３を介して接地された水晶振動子２４の他方端を接続し、更に、ベースと接地間に負荷容量の一部となる容量２５及び容量２６の直列回路を挿入接続し、この直列回路の接続中点とトランジスタ２２のエミッタとを接続すると共に、エミッタと接地間にエミッタ抵抗２７を接続する。
更に、前記トランジスタ２２のコレクタにはそのベースを高周波ノイズパス用容量２８を介して接地したトランジスタ２９をカスコード接続し、該トランジスタ２９のベースと電源電圧Ｖｃｃラインとの間に定電流回路３０を挿入接続し、更に抵抗３１及び抵抗３２から成る回路網にてトランジスタ２２及びトランジスタ２９にベースバイアスを適宜印加するよう構成したものである。
尚、前記トランジスタ２９のコレクタと電源電圧Ｖｃｃラインとの間に負荷抵抗Ｒｃを挿入接続し、発振出力はトランジスタ２９のコレクタから直流カット用容量Ｃを介して取り出すが、出力端ＯＵＴと接地との間に接続した容量ＣＬ及び抵抗ＲＬは水晶発振器の使用条件に一致させる為の擬似負荷であって、以下に示す実験を行う為に付加したものである。
一方、高速起動用回路３は、ＰＮＰ型トランジスタ３３のエミッタと電源電圧Ｖｃｃラインとを抵抗３４を介して接続し、トランジスタ３３のベースと電源電圧Ｖｃｃラインとを第一の容量３５を介して接続すると共に、トランジスタ３３のベースと接地とを第二の容量３６を介して接続し、トランジスタ３３のコレクタと水晶振動子２４の他方端側とを抵抗３７及び抵抗３８とから成る直列回路を介して接続する。
更に、抵抗３７及び抵抗３８とから成る直列回路の接続中点にトランジスタ３９のベースを接続し、トランジスタ３９のコレクタを抵抗４０を介して電源電圧Ｖｃｃラインに接続してトランジスタ３３とトランジスタ３９とをダーリントン接続とすると共に、トランジスタ３９のエミッタを水晶振動子２４の他方端側に接続したものである。
以下に本発明の効果を水晶発振器１−５の回路設定方法と動作説明を交えながら説明する。
尚、水晶発振回路２については上述した通り一般的なコルピッツ型発振回路であり、その動作については既知であるので詳細な説明は省略する。
【００１９】
先ず、高速起動用回路３の基本的動作について説明する。
水晶発振器１−５に例えば図６に示した立ち上り特性（立ち上り時間１００ｎｓ）を呈した電源電圧Ｖｃｃを印加する場合を考えると、電源電圧Ｖｃｃ印加開始直後から容量３５及び容量３６にチャージ電流が発生するのでトランジスタ３３のベースには容量３５及び容量３６の容量比とチャージ電流とに基づく過渡的なベースバイアス電圧が印加される。
一方、トランジスタ３３のエミッタにも抵抗３４を介して電源電圧Ｖｃｃが印加されるが、電源電圧Ｖｃｃの値が小さい間はエミッタからベースに電流は流れない。
エミッタからベースに電流が流れるのはトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂが閾値電圧（例えば０．７５Ｖ）以上に達したときであり、これに伴い初めてトランジスタ３３がＯＮ動作する。
トランジスタ３３がＯＮ動作を開始するタイミングは、後述するように容量３５と容量３６との分圧回路によって印加されるベース電圧の上昇とエミッタ電圧値の上昇との関係によって決定される。
【００２０】
上述のようにトランジスタ３３がＯＮ動作すると、その間トランジスタ３３を介して電源電圧Ｖｃｃよりトランジスタ３９にベース電流が供給されてトランジスタ３９がＯＮ動作するので、電源電圧Ｖｃｃがトランジスタ３９を介して起動促進用電圧として水晶振動子２４に印加される。
この場合、水晶発振器１−５を効率良く高速起動させる為には水晶振動子２４を強励振させるに充分な高電位であって、急峻な立ち上り特性を有する起動促進用 電圧が必要であるから、先ず電源電圧Ｖｃｃを印加開始した時点から所定時間だけ遅延した時点をトランジスタ３３の動作開始タイミングとするよう容量３５の容量値Ｃ３５と容量３６の容量値Ｃ３６との容量比Ｃ３５／Ｃ３６を所定の値に設定し、これにより電源電圧Ｖｃｃが高電位に達した時に高速起動用回路３を動作開始させる。
即ち、高速起動用回路３の動作開始のタイミングを決定するトランジスタ３３の動作開始タイミングは、トランジスタ３３のエミッタ電圧Ｖｅの値がトランジスタ３３のベース電圧Ｖｂとトランジスタ３３のエミッタ・ベース間の閾値電圧Ｖｅｂ（＝０．７５Ｖ）との和以上（Ｖｅ≧Ｖｂ＋（閾値電圧０．７５Ｖ））に達した時点である。
そして更に、容量３５の値Ｃ３５に対して容量３６の値Ｃ３６を小さく設定する程、トランジスタ３３のベースには容量３５と容量３６との分圧比に基づき高電 位が発生するので、電源電圧Ｖｃｃが印加開始されてからＶｅ≧Ｖｂ＋（閾値電圧０．７５Ｖ）に達するまでに長時間を要し、トランジスタ３３の動作開始タイミングを遅延させることができる。
【００２１】
図７は容量３５と３６の値の比とトランジスタ３３のＯＮ動作開始タイミングとの関係を確認する為のシミュレーション結果である。
先ず、同図（ａ）は容量３５の値をＣ３５＝５ｐＦと固定し、他方の容量３６の値Ｃ３６を３ｐＦと１５ｐＦにした場合のトランジスタ３３のベース（接地間）電圧Ｖｂとエミッタ（接地間）電圧Ｖｅ及び電源電圧Ｖｃｃの立ち上り特性との関係を図示したものである。
この図から明らかなように、ベース電圧Ｖｂについては容量３６の値が小さい方が電圧の立ち上りが早く、エミッタ電圧Ｖｅについてはトランジスタ３３がＯＮするまではＣ３６＝３ｐＦも１５ｐＦも電源電圧Ｖｃｃとほぼ同一の立ち上りとなる。
上述した通り、トランジスタ３３がＯＮ動作する為にはエミッタ・ベース間電圧Ｖｅｂが０．７５Ｖ以上になる必要があるが、トランジスタ３３がＯＦＦ状態ではエミッタ電流が流れないから上述した通りエミッタ電圧はほぼ電源電圧Ｖｃｃと同電位となる。
このことは図７（ａ）に示すように例えばＣ３６＝１５ｐＦの場合のＶｅ電圧曲線が、電源電圧投入から約４０ｎｓまでの間電源電圧Ｖｃｃとほぼ同一の立ち上り特性であることからも理解できよう。
上記の通り、トランジスタ３３がＯＮするのは図７（ａ）に示すＶｅ電圧曲線とＶｂ電圧曲線の差の電圧が０．７５Ｖ以上になるタイミングであるが、上述し且つ、図７（ａ）に示した通りエミッタ電圧Ｖｅは容量３６の値に関わらず両者ともほぼ同一の立ち上りであるのに対し、ベース電圧Ｖｂの立ち上りは容量３６を１５ｐＦと大きくした方が立ち上りが遅くなるのでエミッタ・ベース間の閾値電圧が０．７５Ｖ以上となる条件を満たすことになる。
詳しくは後述するが、トランジスタ３３のＯＮ動作開始タイミングはＣ３６＝１５ｐＦでは４０ｎｓ、Ｃ３６＝５ｐＦでは８０ｎｓ程度であり、図７（ａ）に示す結果からもその様子が伺える。
以上説明したように、容量３５と容量３６との容量比に基づきトランジスタ３３のＯＮ動作開始タイミング、延いては高速起動用回路３の動作開始のタイミングを任意に遅延させて電源電圧Ｖｃｃが高電位状態に達した時に高速起動用回路３が動作するよう設定することができる。
【００２２】
図７（ｂ）は、容量３６の容量値が３ｐＦ、４ｐＦ、７ｐＦ、１５ｐＦの各場合のトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂ（Ｖｅｂ＝Ｖｅ−Ｖｂ）の立ち上り特性についてシミュレーションを行った結果を示すものであり、特性Ａは容量３６の容量値がＣ３６＝３ｐＦの場合、特性ＢはＣ３６＝４ｐＦの場合、特性ＤはＣ３６＝７ｐＦの場合、特性ＥはＣ３６＝１５ｐＦの場合のＶｅｂの立ち上り特性である。
尚、電源電圧Ｖｃｃは２．８Ｖであり、その立ち上り特性は回路への電源投入開始時点から定電圧Ｖｃｃ＝２．８Ｖに達するまでの時間が約１００ｎｓであり、その他の各素子値を容量３５＝５ｐＦ、抵抗３４＝１ｋΩ、抵抗３７＝１ｋΩ、抵抗３８＝１０ｋΩ、抵抗４０＝２００Ωとした。
同図に示すように電圧Ｖｅｂが閾値（０．７５Ｖ）に達する時間Ｔｅｂは容量３６の値が大きい程短時間であり、容量３６が３ｐＦの場合ではＴｅｂ＝約８３ｎｓ、４ｐＦの場合ではＴｅｂ＝７２ｎｓ、７ｐＦの場合ではＴｅｂ＝５５ｎｓ、１５ｐＦの場合ではＴｅｂ＝４１ｎｓであった。
その理由は、前記図７（ａ）の説明からも理解できよう。
【００２３】
尚、図７（ａ）に示したトランジスタ３３のエミッタ電圧Ｖｅの立ち上り特性がエミッタ・ベース間電圧Ｖｅｂ（＝Ｖｅ−Ｖｂ）が閾値電圧をほぼ超えた時点から電源電圧Ｖｃｃの立ち上り特性と一致しなくなるのは、トランジスタ３３がＯＮ動作を開始した為にエミッタ電流が流れ抵抗３４による電圧降下が発生し、エミッタ電圧Ｖｅが低下した為である。
尚、以上の通りであるのでトランジスタ３３の動作開始タイミングを決定する際、抵抗３４の端子間電圧Ｖ３４を考慮しなくても差し支えない。
ところで、水晶発振器１−５を高速起動させる為の高速起動用回路３の最適な設定条件は、トランジスタ３３の動作タイミングに注目する他、トランジスタ３３のコレクタ電流値をバランス良く設定した方が好ましい。
即ち、図７（ｂ）に示すようにトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂは、容量３６が３ｐＦ〜１５ｐＦの何れの条件でも電源電圧Ｖｃｃが規定値に達する以前にトランジスタ３３をＯＮ動作させるに必要な閾値電圧０．７５Ｖに達しているが、次段トランジスタ３９に充分なベース電流を供給し、これにより所望大量のコレクタ電流を発生させてパルス的な高電位の起動促進用電圧を発生させるには、トランジスタ３３のＯＮ動作に伴い充分なコレクタ電流がトランジスタ３３に供給される方が好ましい。
これに対して高速起動用回路３の動作開始タイミングを遅らせることのみに注目して容量３６を必要以上に小容量値に設定すると、トランジスタ３３のベース電圧が高電位となる分、抵抗３４間の電圧が小さくなり、これによりＶｅｂが閾値を超えたとしても、トランジスタ３３には充分な量のコレクタ電流が流れないのでトランジスタ３９に供給されるベース電流が少ないと共に充分なコレクタ電流が発生せず起動促進用電圧の立ち上り特性が鈍ってしまう。
また逆に、容量３６を必要以上に大容量値に設定してしまうと、電源電圧Ｖｃｃが充分高電位の状態に立ち上っていない状態にて高速起動用回路３がＯＮ動作してしまうので充分高電位な起動促進用電圧を印加することができない。
【００２４】
図８は上述した現象を説明する為に容量３５と容量３６との容量比の違いに於ける起動促進用電圧の立ち上り特性の違いを示したシミュレーション結果であり、図５に示した回路図におけるトランジスタ３９のエミッタ電圧であって、容量３５の容量値をＣ３５＝５ｐＦに固定し、特性Ａは容量３６の容量値がＣ３６＝３ｐＦの場合、特性ＢはＣ３６＝４ｐＦの場合、特性ＤはＣ３６＝７ｐＦの場合、特性ＥがＣ３６＝１５ｐＦの場合である。
尚、この特性はトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂの立ち上り特性は図７（ｂ）に示すものと同一であり、また、高速起動用回路３を構成するその他の要素の設定条件については図６の説明にて用いた場合と同じである。
図８に示すように起動促進用電圧は、その立ち上り容量比Ｃ３５／Ｃ３６が大きい程、電源電圧Ｖｃｃの印加開始時点より遅延する度合いが大きくなるので、電源電圧Ｖｃｃが充分上昇した状態に於いて高速起動用回路３が動作し、高電位の起動促進用電圧を発生することができるが、特性Ａと特性Ｂとでは立ち上り開始時点から１．５Ｖまで到達するに要した時間を比較すると、特性Ａ（Ｃ３６＝３ｐＦ）が約２８ｎｓであったのに対し、特性Ｂ（Ｃ３６＝４ｐＦ）では約２０ｎｓであり、特性Ｂ場合の方が特性Ａの場合よりも約８ｎｓ速度い立ち上り特性が得られた。
これは特性Ａの方が特性Ｂと比較して過剰に遅延動作を図った結果、電源電圧Ｖｃｃの殆どがベース電圧Ｖｂに費やされてしまったので、抵抗１６の端子間電圧が低電圧となりトランジスタ３３に大きなコレクタ電流が発生せず、これに伴いトランジスタ３９に大きなコレクタ電流が発生しないので立ち上り特性の急峻な起動促進用電圧が発生しないのである。
更に、特性Ｄ（Ｃ３６＝７ｐＦ）及び特性Ｅ（Ｃ３６＝１５ｐＦ）については電源電圧Ｖｃｃが充分に高電位に達していない段階で高速起動用回路３が動作開始したので急峻な立ち上り特性を有した起動促進用電圧が得られないことが見て取れる。
【００２５】
図９は、上記特性Ａ〜特性Ｅの起動促進用電圧の違いによる水晶発振器１−５の発振起動特性の違いを示すシミュレーション結果であり、同図（ａ）は特性Ａの起動促進用電圧を印加した場合、同図（ｂ）は特性Ｂの起動促進用電圧を印加した場合、同図（ｃ）は特性Ｄの起動促進用電圧を印加した場合、同図（ｄ）は特性Ｅの起動促進用電圧を印加した場合である。
同図に示すように起動促進用電圧が特性Ａの場合では水晶発振器１−５が起動状態に要する時間（起動時間）が約０．５００ｍｓ、特性Ｂの場合では起動時間が０．４７５ｍｓ、特性Ｃの場合では起動時間が０．５２５ｍｓ、特性Ｄの場合では起動時間が０．５７５ｍｓであり、このことから容量３６の値がＣ３６＝４ｐＦの場合が最適に水晶発振器１−５が高速起動することが理解できる。
従って以上のことを踏まえると、容量３５と容量３６との値には回路毎に最適値が存在することが解り、トランジスタ３３のエミッタ・ベース間に閾値以上の電圧Ｖｅｂを印加することができ、且つ、高速起動用回路３が充分動作する条件が満たされるタイミングになるよう設定することにより、立ち上り特性の急峻な起動促進用電圧が発生し、その結果、水晶発振器１−５を高速起動させることができる。
尚、高速起動用回路３を備えない水晶発振回路２のみで構成した水晶発振器では、起動時間が約１．２ｍｓ程度であり、これと比較すると起動促進用電圧が特性Ａ〜特性Ｅの何れの場合であってもコルピッツ型発振回路よりも高速起動特性を得る効果が明らかである。
更に、容量３５と容量３６との容量比に基づき起動時間を自在に設定することができるから、水晶発振器１−５の使用条件や回路条件に応じて必要とされる水晶発振器の起動時間に自在に対応することができる。
【００２６】
図１０〜図１２に示す回路図は本発明に基づく水晶発振器の他の実施例である。
図１０に示す水晶発振器１−６の特徴は、高速起動用回路３におけるスイッチング用トランジスタ３３のコレクタとトランジスタ３９のベースとを逆方向接続したトランジスタ４１（又はダイオード）を介して接地するよう構成した点であり、例えば電源断時にトランジスタ３９のベース等に発生する負電圧を放電する効果等がある。
図１１に示す水晶発振器１−７の特徴は、高速起動用回路３に於いて、電源電圧Ｖｃｃラインと水晶振動子２４の他方端との間にＮＰＮ型トランジスタ２４を順方向接続し、電源電圧Ｖｃｃラインと接地との間に容量３５と容量３６の直列回路を挿入接続すると共に、この直列回路の接続中点とトランジスタ２４のベースとを接続し、更に逆方向接続のダイオード２５を容量３６に並列接続するよう構成したものである。
図１２に示す水晶発振器１−８は、図１０の回路を変形したものであり、高速起動用回路３に於いて電源電圧Ｖｃｃラインと水晶振動子２４の他方端との間にＮＰＮ型トランジスタ４２を順方向接続し、電源電圧Ｖｃｃラインとトランジスタ４２のベースとを抵抗４４と容量４５との直列回路を介して接続し、更に、トランジスタ４２のベースを逆方向接続のダイオード４３を介して接地するよう構成したものである。
尚、高速起動用回路３の動作開始タイミングを設定するには図１０、図１１に示す水晶発振器では、容量３５と容量３６との容量比により、図１２に示す水晶発振器１−８では、抵抗４４と容量４５との直列回路の時定数により夫々決定することが可能である。
更に、上記の説明では電源電圧Ｖｃｃの立ち上り特性が遅い場合、容量３６の容量値を小さく設定することにより、水晶発振器１の起動特性を高速化するよう構成した例を説明したが、本発明はこれに限定されるものではなく例えば図１３から図１５に示すような構成であっても構わない。
そしてこれら水晶発振器１−９、１−１０、１−１１は、電源電圧Ｖｃｃの立ち上り特性が例えば１μｓ程度と鈍い場合、図５に示す回路では容量３６を大容量値にすることによってトランジスタ３３のベース電圧の立上りを急峻にする必要があるが、大容量値は集積回路により構成し難いという欠点を解決することができる。
【００２７】
即ち、図１３に示す水晶発振器１−９は、図５に示す回路の高速起動用回路３に於いて、更に、容量３５、３６の接続中点と接地との間にＰＮＰ型トランジスタ４６を順方向接続すると共に、電源電圧Ｖｃｃラインと接地間に容量４７と容量４８との直列回路を挿入接続し、更に、この直列回路の接続中点にトランジスタ４６のベースを接続し、更に、トランジスタ３３のＯＮ動作開始タイミングとトランジスタ４６のＯＮ動作開始タイミングとがほぼ同時期となるよう容量４７と容量４８との容量比を設定するよう構成した点が特徴である。
そして図１３に示すように付加回路を有する水晶発振器１−９では、電源投入後、所定時間トランジスタ４６がＯＮ動作し、これを介してトランジスタ３３のベース電流の一部が流れるので等価的に容量３６の値を大容量にしたものと同等になる。
よってトランジスタ３９のベース電圧の立上りを急峻にできるので、これに伴いトランジスタ２２のベース電圧をも急峻に立ち上げることができる。
【００２８】
図１４に示す水晶発振器１−１０は、トランジスタ３３のコレクタを抵抗４９を介して接地すると共に、トランジスタ３９のベース及びトランジスタ５０のベースをトランジスタ３３のコレクタに接続し、更に、トランジスタ５０のエミッタを容量５１と抵抗５２とから成る直列回路を介して接地すると共に、トランジスタ５０のコレクタをトランジスタ３３のベースに接続するよう構成した点が図５に示す水晶発振器１−５の構成と違なるところである。
そして水晶発振器１−１０に於いては、容量５１及び抵抗５２がトランジスタ５０のエミッタ負荷となり、トランジスタ５０がＯＮ動作状態となったとき、トランジスタ５０とトランジスタ３９のベース電圧を電源電圧近くにまで上げる働きをする。
更に、容量５１は、電源電圧Ｖｃｃが定常値に達したとき、高速起動用回路３をＯＦＦ動作状態とする働きをする。
上記のように構成された水晶発振器１−１０は、容量３５と容量３６との分圧比に基づきトランジスタ３３にベース電流が供給されてトランジスタ３３にコレクタ電流が発生し、このコレクタ電流の一部がトランジスタ５０のベースにベース電流として供給されたタイミングでトランジスタ５０がトランジスタ３３のベース電流を流す為の経路として働く。
そして、これに伴い容量３６に大きな値のものを用いなくともトランジスタ３３のベースに大きなベース電流を流すことができるのでトランジスタ３３に大きなコレクタ電流が発生し、トランジスタ３９を介して水晶振動子２４に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
【００２９】
更にまた、図１５に示す水晶発振器１−１１は、トランジスタ３３のコレクタを抵抗５３を介して接地すると共に、トランジスタ３３のコレクタにＮＰＮ型トランジスタ５４のベースを接続し、トランジスタ５４のコレクタを容量５５を介して電源電圧Ｖｃｃラインに、エミッタを接地に接続し、更に、トランジスタ５４のコレクタにＰＮＰ型トランジスタ５６のベースを接続すると共に、トランジスタ５６のエミッタを電源電圧Ｖｃｃラインに、コレクタを抵抗５７を介して接地し、更にトランジスタ５６のコレクタをトランジスタ３９のベースに接続するよう構成したものである。
そしてこのような構成の水晶発振器１−１１は、容量３５と容量３６の分圧比に基づき電源電圧Ｖｃｃ印加時から所要の時間でトランジスタ３３がＯＮ動作となる。
これに伴いトランジスタ５４のベース電圧が上昇し、トランジスタ５４がＯＮ動作すると、それに伴いトランジスタ５６がＯＮ動作する。
容量５５は、トランジスタ５４がＯＮ動作状態になるまでトランジスタ５６がＯＮ動作にならないようトランジスタ５６のベース電圧を電源電圧に近い値に保つ働きをする。
トランジスタ５４がＯＮ動作状態になったとき、トランジスタ５４がトランジスタ５６のベース電流を流すための経路として働き、トランジスタ３３のベースに大きなベース電流を流すことができる。
このとき、上記所定時間が経過する間にも電源電圧Ｖｃｃは高電位へと推移していた為、トランジスタ３９にはトランジスタ５６を介して急峻な立上り特性を呈する大量のベース電流が供給され、電源電圧Ｖｃｃラインからトランジスタ３９を介して水晶振動子２４に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
以上、水晶振動子の一端に起動促進用電圧を印加する構成の高速起動用回路３を備えた水晶発振器を例にあげ本発明を説明したが本発明はこれに限定されるものではなく、以下に説明するように構成した水晶発振器であっても良い。
【００３０】
即ち、図１６から図２５は本発明に基づく他の実施例を示す回路図である。
以下、図示した実施例に基づいて本発明を詳細に説明する。
先ず、図１６に示すように水晶発振器１−１２は、点線にて囲まれた水晶発振回路２と、一点鎖線にて囲まれた高速起動用回路３−１とを備えたものである。
そして水晶発振回路２は、一般的なコルピッツ型発振回路であり、構成に付いては既に上述したので図５に示す水晶発振器と同一機能部には同一の番号を付し、その説明を省略する。
高速起動用回路３−１は、スイッチ素子として例えば第二のトランジスタ５８を用いたスイッチ回路と、電源電圧Ｖｃｃラインにコレクタを接続した第三のトランジスタ５９のベースと電源電圧Ｖｃｃラインとを容量６０を介し接続し、且つ、トランジスタ５９のベースと接地とを逆方向接続のダイオード６１を介し接続するよう構成したスイッチ制御回路６２とを備え、更に、トランジスタ５８のベースとトランジスタ５９のエミッタとを抵抗６３を介して接続するよう構成したものであり、トランジスタ５８のコレクタをトランジスタ２２のエミッタに接続したものである。
【００３１】
以下にこのような構成の水晶発振器１−１２の動作について説明する。
尚、水晶発振回路２が上述した通り、一般的なコルピッツ型発振回路である為、その動作についての説明を省略する。
先ず、電源電圧Ｖｃｃを印加すると、その直後から容量６０に電荷がチャージされ始めることにより発生したチャージ電流をベース電流としてトランジスタ５９が動作し、これによりトランジスタ５９のエミッタ電流が抵抗６３を介してトランジスタ５８のベースに供給され、トランジスタ５８が動作（ＯＮ動作）するので、トランジスタ２２にはエミッタ・接地間が低インピーダンスとなり、これに伴い発生した大きなエミッタ電流に基づき大きなコレクタ電流が発生する。
そして、この大きなコレクタ電流に基づき発生する大きなベース電流によって水晶振動子２４が強励振するので、水晶発振器１−１２は高速起動することができる。
【００３２】
一方、電源電圧Ｖｃｃを印加してから所要の時間が経過すると、容量６０のチャージが完了するとチャージ電流の発生しなくなるのでトランジスタ５９が非動作状態となってトランジスタ５８へのベース電流の供給が停止し、トランジスタ５８が非動作（ＯＦＦ動作）することになるので高速起動用回路３−１の消費電流が発生することなく水晶発振回路２は定常発振することが可能となる。
尚、ダイオード６１は、電源電圧Ｖｃｃが印加されている状態では、トランジスタ５９のベースと接地との間が高インピーダンス状態に保たれる一方、電源電圧Ｖｃｃが印加されていな状態ではトランジスタ５９のベースがマイナス電位となるので容量６０に帯電した電荷を放電する働きを担うものである。
そして、ダイオード６１の代わりに大きな値の抵抗を用いた構成であっても良いが、特に集積回路により構成する場合では、半導体回路により大きな値の抵抗を構成することが困難であることからダイオードを用いることが望ましい。
また、トランジスタ５８と発振回路とを交流的に切断する必要がある場合は、図１７に示すような構成とすれば良い。
即ち、図１７は本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器１−１３の特徴とする点は、第一のトランジスタ２２のエミッタと第二のトランジスタ５８のコレクタとを抵抗６４を介して接続するよう構成したところにある。
このような構成とすることにより、水晶発振回路２は、水晶発振回路２の発振ループ中の信号がトランジスタ５８に分流することがないので、安定した発振動作を持続することが可能である。
【００３３】
更に、図１８に示す水晶発振器１−１４は、点線にて囲まれた水晶発振回路２と、一点鎖線にて囲まれた高速起動用回路３−１とを備えたものであり、その構成は以下のようである。
尚、水晶発振回路２は一般的なコルピッツ型水晶発振回路であり、その構成については既に図５に示す水晶発振器を用いて説明を省略する。
高速起動用回路３−１は、スイッチ回路として第五のトランジスタであるＰＮＰ型トランジスタ６５のエミッタと電源電圧Ｖｃｃラインとを接続し、ベースと第六のトランジスタ５９のコレクタとを接続すると共に、トランジスタ６５のベースと接地とを抵抗６３を介して接続し、更に、トランジスタ５９のベースを容量６０を介して電源電圧Ｖｃｃラインに接続すると共に、このベースと接地とを逆方向接続のダイオード６１を介して接続するよう構成したものである。
尚、二点鎖線にて囲まれた回路はスイッチ制御回路６２である。
【００３４】
以下、水晶発振器１−１４の動作について説明する。
尚、水晶発振回路２の動作説明については、一般的なコルピッツ型発振回路である為、説明を省略する。
電源電圧Ｖｃｃを印加すると、その直後より容量６０に電荷がチャージされることにより発生するチャージ電流がトランジスタ５９にベース電流として供給されるのでＯＮ動作となったトランジスタ６０を介してトランジスタ６５のベースと接地とが接続し、これに伴いトランジスタ６５がＯＮ動作するのでトランジスタ２２のコレクタと電源電圧Ｖｃｃラインとがトランジスタ６５を介して接続される。
そしてこれにより、トランジスタ２２のコレクタ電位が電源電圧Ｖｃｃと等しくなるに伴いトランジスタ２２には大きなコレクタ電流が発生する為、発振ループ回路の負荷容量の一部である容量９の端子間インピーダンスを変動させることなく水晶振動子２４を強励振させることができるので、水晶発振器１−１４は、短時間で起動状態に達する。
電源電圧Ｖｃｃを印加してから所要の時間が経過して容量６０に電荷が十分チャージされると、これに伴いチャージ電流が消滅するのでトランジスタ５９が非動作することによりトランジスタ６５がＯＦＦ動作し、抵抗１１がトランジスタ５のコレクタ抵抗として機能する結果、高速起動用回路３−１によって電力を消費することなく水晶発振器１−１４は定常発振動作を持続することができる。
【００３５】
図１９及び図２０はに示す水晶発振器１−１５、１−１６の特徴とする点は、図５に示す水晶発振器と同様、水晶発振回路がカスコード接続したバッファ回路を備えたところであり第四のトランジスタ２９をトランジスタ２２にカスコード接続すると共に、図１９に示す水晶発振器１−１５に於いては、トランジスタ６５のコレクタをトランジスタ２２のコレクタに接続し、また、図２０に示す水晶発振器１−１６に於いては、トランジスタ６５のコレクタをトランジスタ２９のコレクタに接続するよう構成したところにある。
これらのような構成の水晶発振器であっても、高速起動用回路３−１が上述したように機能することにより、起動特性が優れたものとなる。
更に、図２１から図２３に示す水晶発振器１−１７から１−１９が特徴とする点は、スイッチ制御回路６２に備えるトランジスタ５９のコレクタと電源電圧Ｖｃｃラインとを抵抗６７を介して接続するよう構成したところにある。
このような構成は、ダイオード６１に生じる漏れ電流がトランジスタ５９のベース電流として働くことによりトランジスタ６５のエミッタ・コレクタ間に電流が発生してしまう場合、これにより水晶発振回路２の発振条動作が不安定になることを回避する為のものであり、漏れ電流が生じてトランジスタ５９が動作しても抵抗６７を介して電源電圧Ｖｃｃからコレクタ電流がトランジスタ５９に供給されるのでトランジスタ６５が不要な動作をすることを防いでいる。
更に、上述では高速起動用回路として大別して２つのタイプ、即ちトランジスタ２２のエミッタに接続するよう構成したもの、または、トランジスタ２２のコレクタまたはトランジスタ２９のコレクタに接続するよう構成したものを備えた水晶発振器を用いて本発明を説明したが、図２４または図２５に示すように本発明に基づく両タイプの高速起動用回路の機能を併合するよう構成した高速起動用回路を用いた水晶発振器であっても構わない。
【００３６】
即ち、先ず、図２４に示す水晶発振器１−２０は、電源電圧Ｖｃｃラインにエミッタを接続したＰＮＰ型トランジスタ６５のベースにスイッチ制御回路６２内に備えるトランジスタ５９のコレクタを接続し、トランジスタ５９のベースと電源とを容量６０を介して接続すると共に、このベースと接地とを逆方向接続のダイオード６１を介して接続し、更に、トランジスタ５９のエミッタとトランジスタ５８のベースとを抵抗６３を介して接続し、トランジスタ５８のエミッタを接地するよう構成した点を特徴とする。
そして、トランジスタ５８のコレクタをトランジスタ２２のエミッタに接続すると共に、トランジスタ６５のコレクタをトランジスタ２２のコレクタに接続する。
尚、図２５に示す水晶発振器１−２１は図２４に示す高速起動用回路３−２に於いてトランジスタ５８のコレクタとトランジスタ２２のエミッタとを抵抗６４を介して接続するよう構成した点を特徴としたものであり、これによりトランジスタ５８のＯＮ動作と共に、発振ループ回路とトランジスタ５８とが交流的に導通してしまうのを防いでいる。
尚、図示はしないが、図１９〜図２３に示す水晶発振器の場合についても図２４または図２５に示す水晶発振器の構成の如く、図１９から図２３に示す高速起動用回路と図１６または図１７に示す高速起動用回路３−１を組み合わせてた併合型構成の高速起動用回路を用いた水晶発振器としても良い。
【００３７】
更に、図２６及び図２７は、本発明に基づく水晶発振器の他の実施例を示すものである。
図２６に示す水晶発振器１−２２は点線で囲った水晶発振回路２と一点鎖線で囲った第二の高速起動用回路３−３とを備えたものである。
同図に示す水晶発振回路２はコルピッツ型発振回路であって、既に説明した図５に示す水晶発振器と同一機能部には同一の符号を付し、構成についての説明は省略する。
高速起動用回路３−３は二点鎖線にて囲まれたスイッチ制御回路６２と、点線にて囲まれた電流制御回路６８とを備えたものである。
そしてスイッチ制御回路６２は電源電圧Ｖｃｃラインにコレクタを接続したトランジスタ６９のコレクタとベース間に容量７０と接続すると共に、このベースと接地との間に逆方向ダイオードとして機能するトランジスタ７１を挿入接続したものである。
電流制御回路６８はカレントミラー接続されたＰＮＰ型トランジスタ７２及びトランジスタ７３のエミッタを電源電圧Ｖｃｃラインに接続し、更に、夫々のベース及びトランジスタ７３のコレクタを抵抗７４と順方向接続のトランジスタ７５を介して接地し、且つ、エミッタが電源電圧Ｖｃｃラインに接続されたＰＮＰ型トランジスタ７６のベースに接続し、更に、トランジスタ７２のコレクタをカレントミラー接続されたトランジスタ７７及びトランジスタ７８のベース及びトランジスタ７８のコレクタに接続し、夫々のトランジスタのエミッタを接地する。
そして、トランジスタ７５のベースとスイッチ制御回路６２に備えられたトランジスタ６９のエミッタとを抵抗７９を介して接続し、トランジスタ７６のコレクタとトランジスタ２２のコレクタとを抵抗８０を介して接続し、トランジスタ７７のコレクタとトランジスタ２２のエミッタとを抵抗８１を介して接続したものである。
尚、後述する電流制御回路６８にて一時的に供給される上述したコレクタ電流、エミッタ電流の値を水晶発振回路２の定常時コレクタ電流及びエミッタ電流の値より大きくなるよう例えば抵抗７４の値を予め設定しておく。
【００３８】
以下に、上記のような構成の水晶発振器１−２２の動作について説明する。
尚、水晶発振回路２については一般的なコルピッツ型発振回路であり、その動作については既知であるので説明を省略する。
先ず、電源電圧Ｖｃｃを印加すると、その直後から容量７０に電荷のチャージが開始され、その期間、発生したチャージ電流がトランジスタ６９のベース電流となることによりトランジスタ６９がＯＮ動作状態となるのでトランジスタ７５にベース電流が供給され、トランジス７５がＯＮ動作状態となる。
そして、トランジスタ７３が抵抗７４及びトランジスタ７５を介して接地されることによりトランジスタ７３には大きな値のコレクタ電流が発生すると共に、この電流と等しい値のコレクタ電流がトランジスタ７２とトランジスタ７６とトランジスタ７７及びトランジスタ７８に発生するので、一時的にトランジスタ２２のコレクタ電流及びエミッタ電流が電流制御回路６８にて制御される。
これにより電源電圧Ｖｃｃを印加直後から所定期間だけトランジスタ２２は定常時のバイアス設定条件よりも大きなコレクタ電流及びエミッタ電流が供給されるので、これに基づく大きな値のベース電流の発生に伴い水晶振動子２４が強励振され非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
【００３９】
一方、所定期間が経過し、容量７０への電荷のチャージが完了するとチャージ電流の消滅と共に高速起動用回路３−３の機能が停止し、且つ、高速起動用回路３−３の電圧供給端（トランジスタ７６のコレクタ、トランジスタ７７のコレクタ）と水晶発振回路２とが非導通状態となって水晶発振回路２は定常発振動作を持続することになる。
尚、上述したカスコード増幅回路を用いた構成でなくとも図２７に示す水晶発振器１−２３ようなトランジスタ１段から成るコルピッツ型水晶発振回路２に高速起動用回路３−３を接続するよう構成したものであっても構わない。
更に、前記ダイオード７１は電源電圧Ｖｃｃが印加されていない状態で容量７０のチャージ電荷の放電を促進する為のもので、この例ではトランジスタをダイオード接続するよう構成したが通常のダイオードをこれに使用しても構わない。
更に、上述した説明では、発振ループ側接続タイプの高速起動用回路３または発振段増幅回路側接続タイプの高速起動用回路３−１乃至３−３の何れかの高速起動用回路を備えた構成の水晶発振器を例にあげ本発明を説明したが、本発明はこれに限定されるものではなく、発振ループ側接続タイプの高速起動用回路３と発振段増幅回路側接続タイプの高速起動用回路３−１乃至３−３とを両方備えた水晶発振器であっても構わない。
即ち、例えるならば図２８に示す水晶発振器１−２４は、図１に示す水晶発振器に図１８に示す高速起動用回路３−１を備えたものであり、また図２９に示す水晶発振器１−２５は図２に示す水晶発振器に図１８に示す高速起動用回路３−１を備えたものである。
そしてこのように構成した水晶発振器は、２つの高速起動用回路を備えたことにより、高速起動用回路を１つ備えた場合と比較して水晶振動子が電源電圧Ｖｃｃ印加直後から強励振するので、水晶発振器を高速起動させることができる。
【００４０】
更に、図３０は、本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器１−２６は、既に図５にて説明したコルピッツ型水晶発振回路を発振回路としたものであって、その構成の特徴は、電源電圧Ｖｃｃラインとトランジスタ２９のベースとの間に容量８２を挿入接続したところであるである。
このような構成の水晶発振器１−２６の場合、電源電圧Ｖｃｃの投入と共に容量８２に発生したチャージ電流がトランジスタ２９のベースとの接続点Ｃに供給されるので一時的に接続点Ｃの電位は電源電圧Ｖｃｃと等しい状態となるのでトランジスタ２９のベース及びトランジスタ２２のベース、更には水晶振動子２４に大電流を供給することができ高速起動を実現することができる。
この際、接続点Ｃに供給された電流の一部が容量２８に分流されるが、容量８２の働きによって接続点Ｃの電流が増加量した効果の方が大きい為、従来の回路と比較して大きく起動特性が劣化することは無い。
更に、定常発振状態では電源電圧Ｖｃｃに含まれるノイズ及びベースバイアス回路により発生した熱雑音が接続点Ｃに供給されるが、これらノイズ信号は容量２８を介して接地へ流されるので発振信号に畳重し水晶発振器１−２６の雑音特性を劣化させることがない。
そして更に、起動特性とノイズ特性とのバランスは容量８２の容量値Ｃ８２と容量２８の容量値Ｃ２８との容量比Ｃ８２／Ｃ２８により自在に設定することができ、起動特性が重要視される場合は容量比を大きく設定し、ノイズ特性が重要視される場合は容量比を小さく設定すれば良い。
【００４１】
更に、ピアス型水晶発振器の場合では、以下のような構成とすれば良い。
即ち、図３１に示す水晶発振回路１−２７は、発振用トランジスタ８３のベースに水晶振動子８４の一方の端子を接続すると共に、電源Ｖｃｃと接地との間に挿入接続された抵抗８５と抵抗８６との直列回路の接続中点に先のベースを接続し、更に、ベースと接地との間に容量８７を挿入接続すると共に、ベースと電源Ｖｃｃとの間に容量８８を挿入接続する。
そして、水晶振動子８４の他方の端子を容量８９を介して接地すると共に、発振回路の出力端ＯＵＴであるトランジスタ８３のコレクタ及び、一端が電源Ｖｃｃに接続された抵抗９０の他方端にそれぞれ接続し、更に、トランジスタ８３のエミッタを抵抗９１を介して接続するよう構成したものである。
更に、容量８８を電源ライン及びパス容量９２を介して接地したことにより容量８７と容量８８とを交流的に並列回路構成とし、更に、容量８７と容量８８との合成容量を発振回路の負荷容量とすると共に、容量８７と容量８８との割合を容量８７：容量８８＝６：４とするよう構成したところにある。
このとき、上記負荷容量は、水晶振動子８４の励振信号レベルが負荷容量のインピーダンス値に比例するものであることから、トランジスタ８３のベース電流に畳重する水晶振動子８４の励振信号が全域に亙ってトランジスタ８３のＡ級増幅動作域内となるよう予め小さな値に設定される。
尚、抵抗８５、８６、９０、９１に於いても、トランジスタ８３がＡ級増幅動作するよう設定されたものである。
【００４２】
上記のような構成の水晶発振回路１−２７の動作について下記に説明する。
先ず、電源Ｖｃｃ投入直後、容量８８に電荷がチャージされ始めてから終了する間、電源Ｖｃｃから水晶振動子８４の一方の端子へチャージ電流が供給されることとなるので、電源Ｖｃｃと水晶振動子８４とがダイレクトに接続された構成とほぼ等しい状態となり、その結果、電源Ｖｃｃを分圧したベース電圧を起動電圧（起動電流源）とした従来の構成のものと比較して、高電圧の電源Ｖｃｃを大起動電流発生源として利用することとなるので、水晶振動子８４を強励振されることができ、これに伴って水晶発振回路１−２７は高速起動する。
その後、容量８８に電荷がチャージしきると上記チャージ電流が流れなくなるので起動電流の流動経路であった容量８８が負荷容量の一部としてのみ機能して定常発振状態へと移行することになる。
即ち、上記負荷容量のインピーダンス値及びトランジスタ８３の動作点の設定条件に基づいて、水晶振動子８４が低レベルの励振信号を発振し、且つ、トランジスタ８３がＡ級増幅動作するので、水晶発振回路１−２７は、正弦波信号を出力させる為の最良の条件にて発振し続けることができる。
尚、出力端ＯＵＴからは、トランジスタ８３のコレクタ電流が水晶振動子８４の正弦波の励振信号に誘導されるので正弦波信号が得られる。
更に、このような水晶発振回路１−２７は、上述したように負荷容量の一部である容量８８を起動時の起動電流の経路に用いているので発振回路の起動時と定常時との間で負荷容量の変化が生じなく周波数ジャンプ等に代表される周波数変動が発生しないという利点も有している。
そして更に、上記容量Ｃ８７：容量８８＝６：４とした構成とした場合、起動特性及び出力信号波形が共に平均して優れた水晶発振回路が得られるが、容量８７：容量８８＝３：７〜７：３の範囲内であれば実用に耐えうる起動特性及び出力信号波形が得られると共に、電源電圧変動が生じた場合、例えば容量８８のみで全負荷容量を構成したものと比較して負荷容量の変動量が少ないという具合に優れた周波数安定度が得られることも確認された。
【００４３】
更に、図３２から図３５に示す構成の水晶発振器でも良い。
先ず、図３２〜図３４に示す水晶発振器は何れも周波数制御機能を有するものであり、図３２に示す水晶発振回路１−２８が図３０の構成と異なる点は、容量８９を可変容量素子９３とすると共に、水晶振動子８４の他方の端子に抵抗９４を介して周波数制御信号入力端子Ｖｃｏを接続し、更に、先の他方の端子と出力端ＯＵＴとを直流カット用容量９５を介して接続するよう構成したところにある。
図３３に示す水晶発振回路１−２９が図３０の構成と異なる点は、容量８９の代わりに容量９６が水晶振動子８４の他方の端子側に接続されるよう容量９６と可変容量素子９３との直列回路を接続したと共に、容量９６と可変容量素子９３との接続中点に抵抗９４を介して周波数制御信号入力端子Ｖｃｏを接続したところにある。
図３４に示す水晶発振回路１−３０が図３０のものと異なる点は、容量８７の代わりに容量９６が水晶振動子９３の他方の端子側に接続されるよう容量９６と可変容量素子９３との直列回路を接続したと共に、容量９６と可変容量素子９３との接続中点に抵抗９４を介して周波数制御信号入力端子Ｖｃｏを接続したところにある。
そしてこれらの構成の水晶発振回路の構成であっても負荷容量の設定条件を上述した条件に基づき設定すれば図３１の構成と同等の機能が得られる。
【００４４】
図３５に示す水晶発振器１−３１が特徴とする点は、電源と接地との間に第三の容量９５と第一の抵抗９６との直列回を挿入接続し、電源にエミッタを接続したＰＮＰ型トランジスタ９７のベースと先の直列回路の接続中点とを接続すると共に、ＰＮＰ型トランジスタ９７のコレクタと接地とを第二の抵抗９８を介して接続し、更に、水晶振動子８４の一方の端子と接地との間を容量８７とＦＥＴ９９との直列回路を介してＦＥＴ９９のソース端子が接地されるよう接続し、ＦＥＴ９９のゲート端子とＰＮＰ型トランジスタ９７のベースとを接続するよう構成したところにある。
このような構成の水晶発振回路１−３１は、電源電圧Ｖｃｃ投入直後の容量９５にチャージ電流が生じている間ではトランジスタ９７のベース電位と電源電圧とが等しいので、トランジスタ９７が非動作状態であり、これによりＦＥＴがゲート電位＝０ＶであるのでＦＥＴ９９の非動作状態となる。
このときＦＥＴ９９が非動作状態であることにより、容量８７とＦＥＴ９９との直列回路が高インピーダンス状態となる為、これにより水晶振動子８４が高励振レベルを出力し、その結果、水晶発振回路１−３１は優れた起動特性が得られる。
容量９５のチャージ電流の発生が停止した後の定常発振状態では、トランジスタ９７の動作と共にＦＥＴ９９が動作するので、先の直列回路のインピーダンスがＦＥＴ９９のインピーダンスの分だけ低下し、これにより水晶振動子は所要の低レベルの励振信号を出力することができる。
また、圧電振動子として水晶振動子を用いて本発明を説明したが、本発明はこれに限定されるものではなく、あらゆる圧電振動子を用いた発振器に適用しても構わない。
以上、高速起動回路を備えた構成においてはコルピッツ型水晶発振器を用いて本発明を説明したが本発明はこれに限定されるものではなく、ピアス型水晶発振器等その他のあらゆる構成の圧電発振器に適用することができる。
更に、高速起動用回路３−１としてバイポーラトランジスタを使用した構成を用いて本発明を説明したが本発明はこれに限定されるものではなく、図３６、図３７に示すようＭＯＳＦＥＴトランジスタを用いたものであっても構わない。
【００４５】
即ち、図３６、図３７はＭＯＳトランジスタをスイッチ回路素子として使用したところが特徴であり、図３６は発振回路２がコルピッツ型の水晶発振器１−３２、図３７が発振回路がピアス型の水晶発振器１−３３である。
そして高速起動用回路３−１は、ディプレーション型ＰチャネルＭＯＳＦＥＴ５８のトランジスタ５８のベースを電源電圧Ｖｃｃラインに接続しゲートを容量６０を介して設置すると共に抵抗６１を介して電源電圧Ｖｃｃラインに接続したものであり、ドレイン・ソース間がトランジスタ２２またはトランジスタ８３のエミッタ抵抗２７、または９１に並列接続されている。
このような構成の水晶発振器１−３２、１−３３であっても電源電圧Ｖｃｃ印加後所定の時間の間だけトランジスタ２２に大電流のコレクタ電流及びエミッタ電流が発生するので、これに基づき水晶振動子２４が強励振し、結果水晶発振器の起動時間を短縮することが可能である。
また、スイッチングトランジスタのベースバイアス回路の分圧素子として容量を用いた構成については、この例に限らず、例えば集積回路や半導体素子によって同等に機能するものであれば何でも利用し得る。
【００４６】
以上説明したように本発明に基づく圧電発振回路は、電源電圧を印加してから所要期間だけ圧電振動子に所定レベルの起動促進用の電圧を印加する為の瞬時電圧供給手段を設けたことにより、圧電発振器が非動作状態から発振動作状態となるまでに必要とする起動時間が短縮することは勿論、所定時間経過後、起動促進用の電圧の供給が断たれるので、位相雑音特性及び周波数安定度特性に優れたものとなるという効果を奏する。
【技術分野】
【０００１】
本発明は、圧電発振器に関し、特に非動作状態から発振動作状態となるまでの起動時間を短縮した圧電発振器に関する。
【背景技術】
【０００２】
携帯電話は長時間の連続使用ができるように基準発信源として使用している水晶発振器を間欠的に動作させて低消費電力化を図っている。
このように間欠動作させる水晶発振器にあっては駆動開始から所望の出力信号を発振するまでに要する起動時間が短時間であることが望まれており、特開平９−２２３９３０号公報に示すような構成のものが実用化されている。
図３８は上記公報に記載されている起動特性を改善した従来の水晶発振器の例を示す回路図である。
同図に示す水晶発振器１００は、典型的なコルピッツ型水晶発振器であるが、トランジスタ１０１のベースに容量１０２を介して接続した水晶振動子１０３の他方端を電源電圧Ｖｃｃラインに接続するよう構成したところが特徴であり、通常、電源電圧Ｖｃｃラインを比較的大きな値の容量１０４を介して接地されているので、水晶振動子１０３の他方端は電源電圧Ｖｃｃラインを介して接地されることになる。
尚、抵抗１０５及び抵抗１０６はベースバイアス回路であり、１０７はエミッタ抵抗であり、容量１０８及び容量１０９は負荷容量の一部を担うものである。
このような構成によれば、電源電圧Ｖｃｃを印加した直後に電源電圧Ｖｃｃと同等の電圧レベルの電圧がパルス波的に水晶振動子１０３に印加されることになるので、これにより水晶振動子１０３が高い振動レベルにて揺動し、結果的に発振信号が所要のレベルに達するまでの起動時間が短時間なものとなる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−２２３９３０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記のような構成の水晶発振器では、電源電圧Ｖｃｃラインが発振ループの一部として含まれる為、電源電圧に含まれるノイズや電源電圧Ｖｃｃラインを介して混入するノイズが水晶振動子１０３に直接印加されることになるので、その影響により位相雑音特性が悪化する虞があった。
即ち、上記のような構成の水晶発振器１００は、電源電圧Ｖｃｃラインと接地との間に介在する容量１０４がバイパスコンデンサとしての役目を兼ねてはいるものの、一般に、電源電圧及び電源電圧Ｖｃｃラインの無数の個所から混入するノイズを完全に除去することは、バイパスコンデンサを複数設けたとしても不可能である。
従って、このノイズ信号は、発振信号と共に発振回路に備えた増幅回路により増幅された後、出力されてしまうので水晶発振器１００の位相雑音特性を悪化させてしまうのである。
そして、このような水晶発振器の出力信号をデジタル処理に用いた場合、出力信号に混在したノイズ信号によってデータ処理の際にビットエラーが発生してしまうという問題が生じる場合がある。
更には、当該発振器を携帯電話機等に組み込んだ際、電源電圧Ｖｃｃラインに接続される他の回路等の浮遊容量が発振ループに含まれることになり、設定周波数が変動してしまうという問題が生じる場合があった。
即ち、発振回路の負荷容量には、上記水晶発振器１００を構成する電子部品と配線パターンによる容量の他に水晶発振器１００が搭載される装置側の電源電圧Ｖｃｃラインに接続されたバイパスコンデンサ、及び、浮遊容量が含まれるので、水晶発振器１００の出力周波数の調整を行う際には、これらの値を予め想定した状態にて設定する必要が生じる。
しかし、このような調整方法は、水晶発振器が搭載される装置に使用されたバイパスコンデンサの値が機種によって異なる場合が多く、その為、それぞれの装置に対応するよう水晶発振器の調整条件を変更しなければならないので、当該発振器を組み込む機器の生産効率性を低下させる要因にもなる。
本発明は圧電発振回路の上記諸問題を解決する為になされたものであって起動特性に優れ、位相雑音特性、及び、周波数安定度を劣化することなく起動特性を改善した水晶発振器を提供することを目的としている。
【課題を解決するための手段】
【０００５】
発明の開示上記課題を解決する為に本発明に係わる請求項１記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Ｖｃｃラインと前記ＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項２記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記第一のＮＰＮ型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Ｖｃｃラインと前記第一のＮＰＮ型トランジスタのベースとの間に第二のＮＰＮ型トランジスタを順方向接続し、電源電圧Ｖｃｃラインと該第二のＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記第一のＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項３記載の発明は、圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＰＮＰ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、接地と前記ＰＮＰ型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＰＮＰ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする。
請求項４記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項５記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項６記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
【０００６】
請求項７記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項８記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項９記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項１０記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項１１記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項１２記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
【０００７】
請求項１３記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項１４記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする。
請求項１５記載の発明は、圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする。
請求項１６記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項１７記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項１８記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
【０００８】
請求項１９記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項２０記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項２１記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする。
請求項２２記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項２３記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２４記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Ｖｃｃの投入から所要の間だけＯＮ動作することにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
【０００９】
請求項２５記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Ｖｃｃの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２６記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２７記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Ｖｃｃとを抵抗を介して接続 し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする。
請求項２８記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項２９記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３０記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【００１０】
請求項３１記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３２記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３３記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３４記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３５記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３６記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
【００１１】
請求項３７記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３８記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項３９記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする。
請求項４０記載の発明は、圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Ｖｃｃ投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする。
請求項４１記載の発明は、圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする。
請求項４２記載の発明は、圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Ｖｃｃを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする。
【００１２】
請求項４３記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Ｖｃｃラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする。
請求項４４記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする。
請求項４５記載の発明は、圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴのベースを電源電圧Ｖｃｃラインに接続し、更に、電源電圧Ｖｃｃラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型ＰチャネルＦＥＴのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型ＰチャネルＦＥＴが電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする。
【図面の簡単な説明】
【００１３】
【図１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図６】電源電圧Ｖｃｃの立ち上り特性を示す図である。
【図７】（ａ）は本発明に基づく水晶発振器に備えたトランジスタ３３のベース電位の立ち上り特性を示す図であり、（ｂ）は本発明に基づく水晶発振器のトランジスタ３３のエミッタ・ベース間電圧の立ち上り特性を示す図である。
【図８】本発明に基づく水晶発振器の起動促進用電圧の立ち上り特性を示す図である。
【図９】（ａ）から（ｄ）は、本発明に基づく水晶発振器の起動特性を示す図である。
【図１０】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１６】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１７】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１８】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図１９】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２０】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２６】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２７】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２８】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図２９】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３０】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３１】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３２】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３３】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３４】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３５】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３６】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３７】本発明に基づく水晶発振器の一実施例の回路構成図である。
【図３８】従来の水晶発振器の回路構成図である。
【発明を実施するための形態】
【００１４】
以下、図示した実施例に基づいて本発明を詳細に説明する。
図１は本発明に基づく水晶発振器の一実施例を示した回路図である。
同図に示す水晶発振器１−１は、点線で囲った水晶発振回路２と一点鎖線で囲った第一の高速起動用回路３とを備えたものである。
水晶発振回路２は一般的なコルピッツ型水晶発振回路であり、容量４を介して一端を接地した水晶振動子５の他方端を発振用トランジスタ６のベースに接続し、このベースと接地との間に負荷容量の一部となる容量７と容量８との直列回路を挿入接続すると共に、この直列回路の接続中点を抵抗９を介して接地されたトランジスタ６のエミッタに接続し、更にベースに抵抗１０と抵抗１１とから成るベースバイアス回路によって適宜ベースバイアスを施すと共に、トランジスタ６のコレクタと電源電圧Ｖｃｃラインとを抵抗１２を介して接続するよう構成したものである。
高速起動用回路３は電源電圧Ｖｃｃラインにコレクタを接続したスイッチング動作を行う起動促進用の第一のＮＰＮ型トランジスタ１３（以下、トランジスタ１３と称す。）のベースと電源電圧Ｖｃｃラインとを容量１４を介して接続すると共に、このベースと接地とを逆方向接続のダイオード１５を介して接続したものであり、更に、トランジスタ１３のエミッタを水晶振動子５とトランジスタ６の接続中点Ａに接続するよう構成したものである。
【００１５】
次に水晶発振器１−１の動作について説明する。
尚、水晶発振回路２については上述したように一般的なコルピッツ型水晶発振回路でありその動作については既知であるので説明を省略する。
電源電圧Ｖｃｃを印加するとその直後より容量１４には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ１３のベース電流となり、このトランジスタ１３が導通状態（ＯＮ動作状態）となる。
その結果、水晶振動子５に電源電圧Ｖｃｃが印加されるので水晶振動子５は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量１４への電荷のチャージが完了すると、トランジスタ１３のベース電流であるチャージ電流が消滅するのでトランジスタ１３はＯＦＦ動作状態となり水晶振動子５と電源電圧Ｖｃｃラインとが切り離された状態で水晶発振回路２は定常発振動作を持続する。
尚、ダイオード１５は電源電圧Ｖｃｃが印加されている際にはトランジスタ１３のベースと接地間とを高インピーダンス状態に保ち、電源電圧Ｖｃｃが印加されていない状態では容量１４のチャージ電荷の放電を促進する為のもので、必ずしも必要ではなく、また、ダイオード１５の代わりとして抵抗を用いても良い。
【００１６】
図２は本発明に基づく水晶発振器１−２の他の実施例を示すものである。
同図に示す水晶発振器１−２が図１に示した実施例と異なるのは第一の高速起動用回路３の内部構成が相違する点である。
即ち、電源電圧Ｖｃｃラインにコレクタを接続した第一のＮＰＮ型トランジスタ１３のベースとエミッタとを抵抗１６を介して接続すると共に、該トランジスタ１３のコレクタを電源電圧Ｖｃｃラインを、また、エミッタを水晶振動子５の一方端Ａに接続する。
更に、電源電圧Ｖｃｃラインにコレクタを接続した第二のＮＰＮ型トランジスタ１７のエミッタと前記トランジスタ１３のベースとを抵抗１８を介して接続し、トランジスタ１７のベースとコレクタとを容量１４を介して接続すると共に、トランジスタ１７のベースと接地とを逆方向接続のダイオードを介して接続したものである。
この例ではトランジスタ１３とトランジスタ１７とを２段接続したので図１の回路に比べて全体の増幅度が大きくなって水晶振動子５に加わるパルス状Ｖｃｃ電圧の立ち上りを大きくすることができるのでより一層の起動促進効果が得られる場合がある。
【００１７】
更に、スイッチング動作を行うトランジスタとしてＰＮＰ型を使用したものとしては、例えば図３、図４に示す構成とすれば良い。
即ち、図３及び図４に示す水晶発振器１−３及び１−４は本発明に基づく他の実施例であり、図３はトランジスタを一段構成のコルピッツ型発振回路であり、図４は、トランジスタを二段構成した所謂カスコード接続型バッファ回路を備えた水晶発振器である。
水晶発振器１−３、１−４が特徴とする点は、高速起動用回路３として、ＰＮＰ型トランジスタ１９をスイッチ回路素子としたものであり、トランジスタ１９のエミッタを電源電圧Ｖｃｃラインに接続し、トランジスタ１９のコレクタを水晶振動子５の一端に接続し、更に、トランジスタ１９のベースと接地との間に容量２０を挿入接続すると共に、トランジスタ１９のベースにＮＰＮ型トランジスタ２１のエミッタを接続し、更にトランジスタ２１のベースとコレクタとを接地するよう構成したものを用いたところにある。
尚、トランジスタ２１は上記のようにベースとコレクタとを接続した構成によりダイオードとして機能するものである。
そしてこのような構成であっても、電源電圧Ｖｃｃを印加するとその直後より容量２０には電荷のチャージが開始され、その間、チャージ電流が発生し、この電流がトランジスタ１９のベース電流となり、このトランジスタ１９が導通状態となる。
その結果、水晶振動子５に電源電圧Ｖｃｃが印加されるので水晶振動子５は瞬間的に揺動され、結果的に非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
一方、所定期間が経過し、容量２０への電荷のチャージが完了すると、トランジスタ１９のベース電流であるチャージ電流が消滅するのでトランジスタ１９はＯＦＦ動作状態となり水晶振動子５と電源電圧Ｖｃｃラインとが切り離された状態で水晶発振回路２は定常発振動作を持続することができる。
【００１８】
更に、図５は本発明に基づく水晶発振器の他の実施例を示した回路図である。
同図に示す水晶発振器１−５は、一点鎖線内のコルピッツ型水晶発振回路２と、点線内の高速起動用回路３とを備えたものである。
水晶発振回路２は、発振用トランジスタ２２のベースに、一端が容量２３を介して接地された水晶振動子２４の他方端を接続し、更に、ベースと接地間に負荷容量の一部となる容量２５及び容量２６の直列回路を挿入接続し、この直列回路の接続中点とトランジスタ２２のエミッタとを接続すると共に、エミッタと接地間にエミッタ抵抗２７を接続する。
更に、前記トランジスタ２２のコレクタにはそのベースを高周波ノイズパス用容量２８を介して接地したトランジスタ２９をカスコード接続し、該トランジスタ２９のベースと電源電圧Ｖｃｃラインとの間に定電流回路３０を挿入接続し、更に抵抗３１及び抵抗３２から成る回路網にてトランジスタ２２及びトランジスタ２９にベースバイアスを適宜印加するよう構成したものである。
尚、前記トランジスタ２９のコレクタと電源電圧Ｖｃｃラインとの間に負荷抵抗Ｒｃを挿入接続し、発振出力はトランジスタ２９のコレクタから直流カット用容量Ｃを介して取り出すが、出力端ＯＵＴと接地との間に接続した容量ＣＬ及び抵抗ＲＬは水晶発振器の使用条件に一致させる為の擬似負荷であって、以下に示す実験を行う為に付加したものである。
一方、高速起動用回路３は、ＰＮＰ型トランジスタ３３のエミッタと電源電圧Ｖｃｃラインとを抵抗３４を介して接続し、トランジスタ３３のベースと電源電圧Ｖｃｃラインとを第一の容量３５を介して接続すると共に、トランジスタ３３のベースと接地とを第二の容量３６を介して接続し、トランジスタ３３のコレクタと水晶振動子２４の他方端側とを抵抗３７及び抵抗３８とから成る直列回路を介して接続する。
更に、抵抗３７及び抵抗３８とから成る直列回路の接続中点にトランジスタ３９のベースを接続し、トランジスタ３９のコレクタを抵抗４０を介して電源電圧Ｖｃｃラインに接続してトランジスタ３３とトランジスタ３９とをダーリントン接続とすると共に、トランジスタ３９のエミッタを水晶振動子２４の他方端側に接続したものである。
以下に本発明の効果を水晶発振器１−５の回路設定方法と動作説明を交えながら説明する。
尚、水晶発振回路２については上述した通り一般的なコルピッツ型発振回路であり、その動作については既知であるので詳細な説明は省略する。
【００１９】
先ず、高速起動用回路３の基本的動作について説明する。
水晶発振器１−５に例えば図６に示した立ち上り特性（立ち上り時間１００ｎｓ）を呈した電源電圧Ｖｃｃを印加する場合を考えると、電源電圧Ｖｃｃ印加開始直後から容量３５及び容量３６にチャージ電流が発生するのでトランジスタ３３のベースには容量３５及び容量３６の容量比とチャージ電流とに基づく過渡的なベースバイアス電圧が印加される。
一方、トランジスタ３３のエミッタにも抵抗３４を介して電源電圧Ｖｃｃが印加されるが、電源電圧Ｖｃｃの値が小さい間はエミッタからベースに電流は流れない。
エミッタからベースに電流が流れるのはトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂが閾値電圧（例えば０．７５Ｖ）以上に達したときであり、これに伴い初めてトランジスタ３３がＯＮ動作する。
トランジスタ３３がＯＮ動作を開始するタイミングは、後述するように容量３５と容量３６との分圧回路によって印加されるベース電圧の上昇とエミッタ電圧値の上昇との関係によって決定される。
【００２０】
上述のようにトランジスタ３３がＯＮ動作すると、その間トランジスタ３３を介して電源電圧Ｖｃｃよりトランジスタ３９にベース電流が供給されてトランジスタ３９がＯＮ動作するので、電源電圧Ｖｃｃがトランジスタ３９を介して起動促進用電圧として水晶振動子２４に印加される。
この場合、水晶発振器１−５を効率良く高速起動させる為には水晶振動子２４を強励振させるに充分な高電位であって、急峻な立ち上り特性を有する起動促進用 電圧が必要であるから、先ず電源電圧Ｖｃｃを印加開始した時点から所定時間だけ遅延した時点をトランジスタ３３の動作開始タイミングとするよう容量３５の容量値Ｃ３５と容量３６の容量値Ｃ３６との容量比Ｃ３５／Ｃ３６を所定の値に設定し、これにより電源電圧Ｖｃｃが高電位に達した時に高速起動用回路３を動作開始させる。
即ち、高速起動用回路３の動作開始のタイミングを決定するトランジスタ３３の動作開始タイミングは、トランジスタ３３のエミッタ電圧Ｖｅの値がトランジスタ３３のベース電圧Ｖｂとトランジスタ３３のエミッタ・ベース間の閾値電圧Ｖｅｂ（＝０．７５Ｖ）との和以上（Ｖｅ≧Ｖｂ＋（閾値電圧０．７５Ｖ））に達した時点である。
そして更に、容量３５の値Ｃ３５に対して容量３６の値Ｃ３６を小さく設定する程、トランジスタ３３のベースには容量３５と容量３６との分圧比に基づき高電 位が発生するので、電源電圧Ｖｃｃが印加開始されてからＶｅ≧Ｖｂ＋（閾値電圧０．７５Ｖ）に達するまでに長時間を要し、トランジスタ３３の動作開始タイミングを遅延させることができる。
【００２１】
図７は容量３５と３６の値の比とトランジスタ３３のＯＮ動作開始タイミングとの関係を確認する為のシミュレーション結果である。
先ず、同図（ａ）は容量３５の値をＣ３５＝５ｐＦと固定し、他方の容量３６の値Ｃ３６を３ｐＦと１５ｐＦにした場合のトランジスタ３３のベース（接地間）電圧Ｖｂとエミッタ（接地間）電圧Ｖｅ及び電源電圧Ｖｃｃの立ち上り特性との関係を図示したものである。
この図から明らかなように、ベース電圧Ｖｂについては容量３６の値が小さい方が電圧の立ち上りが早く、エミッタ電圧Ｖｅについてはトランジスタ３３がＯＮするまではＣ３６＝３ｐＦも１５ｐＦも電源電圧Ｖｃｃとほぼ同一の立ち上りとなる。
上述した通り、トランジスタ３３がＯＮ動作する為にはエミッタ・ベース間電圧Ｖｅｂが０．７５Ｖ以上になる必要があるが、トランジスタ３３がＯＦＦ状態ではエミッタ電流が流れないから上述した通りエミッタ電圧はほぼ電源電圧Ｖｃｃと同電位となる。
このことは図７（ａ）に示すように例えばＣ３６＝１５ｐＦの場合のＶｅ電圧曲線が、電源電圧投入から約４０ｎｓまでの間電源電圧Ｖｃｃとほぼ同一の立ち上り特性であることからも理解できよう。
上記の通り、トランジスタ３３がＯＮするのは図７（ａ）に示すＶｅ電圧曲線とＶｂ電圧曲線の差の電圧が０．７５Ｖ以上になるタイミングであるが、上述し且つ、図７（ａ）に示した通りエミッタ電圧Ｖｅは容量３６の値に関わらず両者ともほぼ同一の立ち上りであるのに対し、ベース電圧Ｖｂの立ち上りは容量３６を１５ｐＦと大きくした方が立ち上りが遅くなるのでエミッタ・ベース間の閾値電圧が０．７５Ｖ以上となる条件を満たすことになる。
詳しくは後述するが、トランジスタ３３のＯＮ動作開始タイミングはＣ３６＝１５ｐＦでは４０ｎｓ、Ｃ３６＝５ｐＦでは８０ｎｓ程度であり、図７（ａ）に示す結果からもその様子が伺える。
以上説明したように、容量３５と容量３６との容量比に基づきトランジスタ３３のＯＮ動作開始タイミング、延いては高速起動用回路３の動作開始のタイミングを任意に遅延させて電源電圧Ｖｃｃが高電位状態に達した時に高速起動用回路３が動作するよう設定することができる。
【００２２】
図７（ｂ）は、容量３６の容量値が３ｐＦ、４ｐＦ、７ｐＦ、１５ｐＦの各場合のトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂ（Ｖｅｂ＝Ｖｅ−Ｖｂ）の立ち上り特性についてシミュレーションを行った結果を示すものであり、特性Ａは容量３６の容量値がＣ３６＝３ｐＦの場合、特性ＢはＣ３６＝４ｐＦの場合、特性ＤはＣ３６＝７ｐＦの場合、特性ＥはＣ３６＝１５ｐＦの場合のＶｅｂの立ち上り特性である。
尚、電源電圧Ｖｃｃは２．８Ｖであり、その立ち上り特性は回路への電源投入開始時点から定電圧Ｖｃｃ＝２．８Ｖに達するまでの時間が約１００ｎｓであり、その他の各素子値を容量３５＝５ｐＦ、抵抗３４＝１ｋΩ、抵抗３７＝１ｋΩ、抵抗３８＝１０ｋΩ、抵抗４０＝２００Ωとした。
同図に示すように電圧Ｖｅｂが閾値（０．７５Ｖ）に達する時間Ｔｅｂは容量３６の値が大きい程短時間であり、容量３６が３ｐＦの場合ではＴｅｂ＝約８３ｎｓ、４ｐＦの場合ではＴｅｂ＝７２ｎｓ、７ｐＦの場合ではＴｅｂ＝５５ｎｓ、１５ｐＦの場合ではＴｅｂ＝４１ｎｓであった。
その理由は、前記図７（ａ）の説明からも理解できよう。
【００２３】
尚、図７（ａ）に示したトランジスタ３３のエミッタ電圧Ｖｅの立ち上り特性がエミッタ・ベース間電圧Ｖｅｂ（＝Ｖｅ−Ｖｂ）が閾値電圧をほぼ超えた時点から電源電圧Ｖｃｃの立ち上り特性と一致しなくなるのは、トランジスタ３３がＯＮ動作を開始した為にエミッタ電流が流れ抵抗３４による電圧降下が発生し、エミッタ電圧Ｖｅが低下した為である。
尚、以上の通りであるのでトランジスタ３３の動作開始タイミングを決定する際、抵抗３４の端子間電圧Ｖ３４を考慮しなくても差し支えない。
ところで、水晶発振器１−５を高速起動させる為の高速起動用回路３の最適な設定条件は、トランジスタ３３の動作タイミングに注目する他、トランジスタ３３のコレクタ電流値をバランス良く設定した方が好ましい。
即ち、図７（ｂ）に示すようにトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂは、容量３６が３ｐＦ〜１５ｐＦの何れの条件でも電源電圧Ｖｃｃが規定値に達する以前にトランジスタ３３をＯＮ動作させるに必要な閾値電圧０．７５Ｖに達しているが、次段トランジスタ３９に充分なベース電流を供給し、これにより所望大量のコレクタ電流を発生させてパルス的な高電位の起動促進用電圧を発生させるには、トランジスタ３３のＯＮ動作に伴い充分なコレクタ電流がトランジスタ３３に供給される方が好ましい。
これに対して高速起動用回路３の動作開始タイミングを遅らせることのみに注目して容量３６を必要以上に小容量値に設定すると、トランジスタ３３のベース電圧が高電位となる分、抵抗３４間の電圧が小さくなり、これによりＶｅｂが閾値を超えたとしても、トランジスタ３３には充分な量のコレクタ電流が流れないのでトランジスタ３９に供給されるベース電流が少ないと共に充分なコレクタ電流が発生せず起動促進用電圧の立ち上り特性が鈍ってしまう。
また逆に、容量３６を必要以上に大容量値に設定してしまうと、電源電圧Ｖｃｃが充分高電位の状態に立ち上っていない状態にて高速起動用回路３がＯＮ動作してしまうので充分高電位な起動促進用電圧を印加することができない。
【００２４】
図８は上述した現象を説明する為に容量３５と容量３６との容量比の違いに於ける起動促進用電圧の立ち上り特性の違いを示したシミュレーション結果であり、図５に示した回路図におけるトランジスタ３９のエミッタ電圧であって、容量３５の容量値をＣ３５＝５ｐＦに固定し、特性Ａは容量３６の容量値がＣ３６＝３ｐＦの場合、特性ＢはＣ３６＝４ｐＦの場合、特性ＤはＣ３６＝７ｐＦの場合、特性ＥがＣ３６＝１５ｐＦの場合である。
尚、この特性はトランジスタ３３のエミッタ・ベース間電圧Ｖｅｂの立ち上り特性は図７（ｂ）に示すものと同一であり、また、高速起動用回路３を構成するその他の要素の設定条件については図６の説明にて用いた場合と同じである。
図８に示すように起動促進用電圧は、その立ち上り容量比Ｃ３５／Ｃ３６が大きい程、電源電圧Ｖｃｃの印加開始時点より遅延する度合いが大きくなるので、電源電圧Ｖｃｃが充分上昇した状態に於いて高速起動用回路３が動作し、高電位の起動促進用電圧を発生することができるが、特性Ａと特性Ｂとでは立ち上り開始時点から１．５Ｖまで到達するに要した時間を比較すると、特性Ａ（Ｃ３６＝３ｐＦ）が約２８ｎｓであったのに対し、特性Ｂ（Ｃ３６＝４ｐＦ）では約２０ｎｓであり、特性Ｂ場合の方が特性Ａの場合よりも約８ｎｓ速度い立ち上り特性が得られた。
これは特性Ａの方が特性Ｂと比較して過剰に遅延動作を図った結果、電源電圧Ｖｃｃの殆どがベース電圧Ｖｂに費やされてしまったので、抵抗１６の端子間電圧が低電圧となりトランジスタ３３に大きなコレクタ電流が発生せず、これに伴いトランジスタ３９に大きなコレクタ電流が発生しないので立ち上り特性の急峻な起動促進用電圧が発生しないのである。
更に、特性Ｄ（Ｃ３６＝７ｐＦ）及び特性Ｅ（Ｃ３６＝１５ｐＦ）については電源電圧Ｖｃｃが充分に高電位に達していない段階で高速起動用回路３が動作開始したので急峻な立ち上り特性を有した起動促進用電圧が得られないことが見て取れる。
【００２５】
図９は、上記特性Ａ〜特性Ｅの起動促進用電圧の違いによる水晶発振器１−５の発振起動特性の違いを示すシミュレーション結果であり、同図（ａ）は特性Ａの起動促進用電圧を印加した場合、同図（ｂ）は特性Ｂの起動促進用電圧を印加した場合、同図（ｃ）は特性Ｄの起動促進用電圧を印加した場合、同図（ｄ）は特性Ｅの起動促進用電圧を印加した場合である。
同図に示すように起動促進用電圧が特性Ａの場合では水晶発振器１−５が起動状態に要する時間（起動時間）が約０．５００ｍｓ、特性Ｂの場合では起動時間が０．４７５ｍｓ、特性Ｃの場合では起動時間が０．５２５ｍｓ、特性Ｄの場合では起動時間が０．５７５ｍｓであり、このことから容量３６の値がＣ３６＝４ｐＦの場合が最適に水晶発振器１−５が高速起動することが理解できる。
従って以上のことを踏まえると、容量３５と容量３６との値には回路毎に最適値が存在することが解り、トランジスタ３３のエミッタ・ベース間に閾値以上の電圧Ｖｅｂを印加することができ、且つ、高速起動用回路３が充分動作する条件が満たされるタイミングになるよう設定することにより、立ち上り特性の急峻な起動促進用電圧が発生し、その結果、水晶発振器１−５を高速起動させることができる。
尚、高速起動用回路３を備えない水晶発振回路２のみで構成した水晶発振器では、起動時間が約１．２ｍｓ程度であり、これと比較すると起動促進用電圧が特性Ａ〜特性Ｅの何れの場合であってもコルピッツ型発振回路よりも高速起動特性を得る効果が明らかである。
更に、容量３５と容量３６との容量比に基づき起動時間を自在に設定することができるから、水晶発振器１−５の使用条件や回路条件に応じて必要とされる水晶発振器の起動時間に自在に対応することができる。
【００２６】
図１０〜図１２に示す回路図は本発明に基づく水晶発振器の他の実施例である。
図１０に示す水晶発振器１−６の特徴は、高速起動用回路３におけるスイッチング用トランジスタ３３のコレクタとトランジスタ３９のベースとを逆方向接続したトランジスタ４１（又はダイオード）を介して接地するよう構成した点であり、例えば電源断時にトランジスタ３９のベース等に発生する負電圧を放電する効果等がある。
図１１に示す水晶発振器１−７の特徴は、高速起動用回路３に於いて、電源電圧Ｖｃｃラインと水晶振動子２４の他方端との間にＮＰＮ型トランジスタ２４を順方向接続し、電源電圧Ｖｃｃラインと接地との間に容量３５と容量３６の直列回路を挿入接続すると共に、この直列回路の接続中点とトランジスタ２４のベースとを接続し、更に逆方向接続のダイオード２５を容量３６に並列接続するよう構成したものである。
図１２に示す水晶発振器１−８は、図１０の回路を変形したものであり、高速起動用回路３に於いて電源電圧Ｖｃｃラインと水晶振動子２４の他方端との間にＮＰＮ型トランジスタ４２を順方向接続し、電源電圧Ｖｃｃラインとトランジスタ４２のベースとを抵抗４４と容量４５との直列回路を介して接続し、更に、トランジスタ４２のベースを逆方向接続のダイオード４３を介して接地するよう構成したものである。
尚、高速起動用回路３の動作開始タイミングを設定するには図１０、図１１に示す水晶発振器では、容量３５と容量３６との容量比により、図１２に示す水晶発振器１−８では、抵抗４４と容量４５との直列回路の時定数により夫々決定することが可能である。
更に、上記の説明では電源電圧Ｖｃｃの立ち上り特性が遅い場合、容量３６の容量値を小さく設定することにより、水晶発振器１の起動特性を高速化するよう構成した例を説明したが、本発明はこれに限定されるものではなく例えば図１３から図１５に示すような構成であっても構わない。
そしてこれら水晶発振器１−９、１−１０、１−１１は、電源電圧Ｖｃｃの立ち上り特性が例えば１μｓ程度と鈍い場合、図５に示す回路では容量３６を大容量値にすることによってトランジスタ３３のベース電圧の立上りを急峻にする必要があるが、大容量値は集積回路により構成し難いという欠点を解決することができる。
【００２７】
即ち、図１３に示す水晶発振器１−９は、図５に示す回路の高速起動用回路３に於いて、更に、容量３５、３６の接続中点と接地との間にＰＮＰ型トランジスタ４６を順方向接続すると共に、電源電圧Ｖｃｃラインと接地間に容量４７と容量４８との直列回路を挿入接続し、更に、この直列回路の接続中点にトランジスタ４６のベースを接続し、更に、トランジスタ３３のＯＮ動作開始タイミングとトランジスタ４６のＯＮ動作開始タイミングとがほぼ同時期となるよう容量４７と容量４８との容量比を設定するよう構成した点が特徴である。
そして図１３に示すように付加回路を有する水晶発振器１−９では、電源投入後、所定時間トランジスタ４６がＯＮ動作し、これを介してトランジスタ３３のベース電流の一部が流れるので等価的に容量３６の値を大容量にしたものと同等になる。
よってトランジスタ３９のベース電圧の立上りを急峻にできるので、これに伴いトランジスタ２２のベース電圧をも急峻に立ち上げることができる。
【００２８】
図１４に示す水晶発振器１−１０は、トランジスタ３３のコレクタを抵抗４９を介して接地すると共に、トランジスタ３９のベース及びトランジスタ５０のベースをトランジスタ３３のコレクタに接続し、更に、トランジスタ５０のエミッタを容量５１と抵抗５２とから成る直列回路を介して接地すると共に、トランジスタ５０のコレクタをトランジスタ３３のベースに接続するよう構成した点が図５に示す水晶発振器１−５の構成と違なるところである。
そして水晶発振器１−１０に於いては、容量５１及び抵抗５２がトランジスタ５０のエミッタ負荷となり、トランジスタ５０がＯＮ動作状態となったとき、トランジスタ５０とトランジスタ３９のベース電圧を電源電圧近くにまで上げる働きをする。
更に、容量５１は、電源電圧Ｖｃｃが定常値に達したとき、高速起動用回路３をＯＦＦ動作状態とする働きをする。
上記のように構成された水晶発振器１−１０は、容量３５と容量３６との分圧比に基づきトランジスタ３３にベース電流が供給されてトランジスタ３３にコレクタ電流が発生し、このコレクタ電流の一部がトランジスタ５０のベースにベース電流として供給されたタイミングでトランジスタ５０がトランジスタ３３のベース電流を流す為の経路として働く。
そして、これに伴い容量３６に大きな値のものを用いなくともトランジスタ３３のベースに大きなベース電流を流すことができるのでトランジスタ３３に大きなコレクタ電流が発生し、トランジスタ３９を介して水晶振動子２４に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
【００２９】
更にまた、図１５に示す水晶発振器１−１１は、トランジスタ３３のコレクタを抵抗５３を介して接地すると共に、トランジスタ３３のコレクタにＮＰＮ型トランジスタ５４のベースを接続し、トランジスタ５４のコレクタを容量５５を介して電源電圧Ｖｃｃラインに、エミッタを接地に接続し、更に、トランジスタ５４のコレクタにＰＮＰ型トランジスタ５６のベースを接続すると共に、トランジスタ５６のエミッタを電源電圧Ｖｃｃラインに、コレクタを抵抗５７を介して接地し、更にトランジスタ５６のコレクタをトランジスタ３９のベースに接続するよう構成したものである。
そしてこのような構成の水晶発振器１−１１は、容量３５と容量３６の分圧比に基づき電源電圧Ｖｃｃ印加時から所要の時間でトランジスタ３３がＯＮ動作となる。
これに伴いトランジスタ５４のベース電圧が上昇し、トランジスタ５４がＯＮ動作すると、それに伴いトランジスタ５６がＯＮ動作する。
容量５５は、トランジスタ５４がＯＮ動作状態になるまでトランジスタ５６がＯＮ動作にならないようトランジスタ５６のベース電圧を電源電圧に近い値に保つ働きをする。
トランジスタ５４がＯＮ動作状態になったとき、トランジスタ５４がトランジスタ５６のベース電流を流すための経路として働き、トランジスタ３３のベースに大きなベース電流を流すことができる。
このとき、上記所定時間が経過する間にも電源電圧Ｖｃｃは高電位へと推移していた為、トランジスタ３９にはトランジスタ５６を介して急峻な立上り特性を呈する大量のベース電流が供給され、電源電圧Ｖｃｃラインからトランジスタ３９を介して水晶振動子２４に急峻な立上り特性を呈する起動促進用電圧を印加することができる。
以上、水晶振動子の一端に起動促進用電圧を印加する構成の高速起動用回路３を備えた水晶発振器を例にあげ本発明を説明したが本発明はこれに限定されるものではなく、以下に説明するように構成した水晶発振器であっても良い。
【００３０】
即ち、図１６から図２５は本発明に基づく他の実施例を示す回路図である。
以下、図示した実施例に基づいて本発明を詳細に説明する。
先ず、図１６に示すように水晶発振器１−１２は、点線にて囲まれた水晶発振回路２と、一点鎖線にて囲まれた高速起動用回路３−１とを備えたものである。
そして水晶発振回路２は、一般的なコルピッツ型発振回路であり、構成に付いては既に上述したので図５に示す水晶発振器と同一機能部には同一の番号を付し、その説明を省略する。
高速起動用回路３−１は、スイッチ素子として例えば第二のトランジスタ５８を用いたスイッチ回路と、電源電圧Ｖｃｃラインにコレクタを接続した第三のトランジスタ５９のベースと電源電圧Ｖｃｃラインとを容量６０を介し接続し、且つ、トランジスタ５９のベースと接地とを逆方向接続のダイオード６１を介し接続するよう構成したスイッチ制御回路６２とを備え、更に、トランジスタ５８のベースとトランジスタ５９のエミッタとを抵抗６３を介して接続するよう構成したものであり、トランジスタ５８のコレクタをトランジスタ２２のエミッタに接続したものである。
【００３１】
以下にこのような構成の水晶発振器１−１２の動作について説明する。
尚、水晶発振回路２が上述した通り、一般的なコルピッツ型発振回路である為、その動作についての説明を省略する。
先ず、電源電圧Ｖｃｃを印加すると、その直後から容量６０に電荷がチャージされ始めることにより発生したチャージ電流をベース電流としてトランジスタ５９が動作し、これによりトランジスタ５９のエミッタ電流が抵抗６３を介してトランジスタ５８のベースに供給され、トランジスタ５８が動作（ＯＮ動作）するので、トランジスタ２２にはエミッタ・接地間が低インピーダンスとなり、これに伴い発生した大きなエミッタ電流に基づき大きなコレクタ電流が発生する。
そして、この大きなコレクタ電流に基づき発生する大きなベース電流によって水晶振動子２４が強励振するので、水晶発振器１−１２は高速起動することができる。
【００３２】
一方、電源電圧Ｖｃｃを印加してから所要の時間が経過すると、容量６０のチャージが完了するとチャージ電流の発生しなくなるのでトランジスタ５９が非動作状態となってトランジスタ５８へのベース電流の供給が停止し、トランジスタ５８が非動作（ＯＦＦ動作）することになるので高速起動用回路３−１の消費電流が発生することなく水晶発振回路２は定常発振することが可能となる。
尚、ダイオード６１は、電源電圧Ｖｃｃが印加されている状態では、トランジスタ５９のベースと接地との間が高インピーダンス状態に保たれる一方、電源電圧Ｖｃｃが印加されていな状態ではトランジスタ５９のベースがマイナス電位となるので容量６０に帯電した電荷を放電する働きを担うものである。
そして、ダイオード６１の代わりに大きな値の抵抗を用いた構成であっても良いが、特に集積回路により構成する場合では、半導体回路により大きな値の抵抗を構成することが困難であることからダイオードを用いることが望ましい。
また、トランジスタ５８と発振回路とを交流的に切断する必要がある場合は、図１７に示すような構成とすれば良い。
即ち、図１７は本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器１−１３の特徴とする点は、第一のトランジスタ２２のエミッタと第二のトランジスタ５８のコレクタとを抵抗６４を介して接続するよう構成したところにある。
このような構成とすることにより、水晶発振回路２は、水晶発振回路２の発振ループ中の信号がトランジスタ５８に分流することがないので、安定した発振動作を持続することが可能である。
【００３３】
更に、図１８に示す水晶発振器１−１４は、点線にて囲まれた水晶発振回路２と、一点鎖線にて囲まれた高速起動用回路３−１とを備えたものであり、その構成は以下のようである。
尚、水晶発振回路２は一般的なコルピッツ型水晶発振回路であり、その構成については既に図５に示す水晶発振器を用いて説明を省略する。
高速起動用回路３−１は、スイッチ回路として第五のトランジスタであるＰＮＰ型トランジスタ６５のエミッタと電源電圧Ｖｃｃラインとを接続し、ベースと第六のトランジスタ５９のコレクタとを接続すると共に、トランジスタ６５のベースと接地とを抵抗６３を介して接続し、更に、トランジスタ５９のベースを容量６０を介して電源電圧Ｖｃｃラインに接続すると共に、このベースと接地とを逆方向接続のダイオード６１を介して接続するよう構成したものである。
尚、二点鎖線にて囲まれた回路はスイッチ制御回路６２である。
【００３４】
以下、水晶発振器１−１４の動作について説明する。
尚、水晶発振回路２の動作説明については、一般的なコルピッツ型発振回路である為、説明を省略する。
電源電圧Ｖｃｃを印加すると、その直後より容量６０に電荷がチャージされることにより発生するチャージ電流がトランジスタ５９にベース電流として供給されるのでＯＮ動作となったトランジスタ６０を介してトランジスタ６５のベースと接地とが接続し、これに伴いトランジスタ６５がＯＮ動作するのでトランジスタ２２のコレクタと電源電圧Ｖｃｃラインとがトランジスタ６５を介して接続される。
そしてこれにより、トランジスタ２２のコレクタ電位が電源電圧Ｖｃｃと等しくなるに伴いトランジスタ２２には大きなコレクタ電流が発生する為、発振ループ回路の負荷容量の一部である容量９の端子間インピーダンスを変動させることなく水晶振動子２４を強励振させることができるので、水晶発振器１−１４は、短時間で起動状態に達する。
電源電圧Ｖｃｃを印加してから所要の時間が経過して容量６０に電荷が十分チャージされると、これに伴いチャージ電流が消滅するのでトランジスタ５９が非動作することによりトランジスタ６５がＯＦＦ動作し、抵抗１１がトランジスタ５のコレクタ抵抗として機能する結果、高速起動用回路３−１によって電力を消費することなく水晶発振器１−１４は定常発振動作を持続することができる。
【００３５】
図１９及び図２０はに示す水晶発振器１−１５、１−１６の特徴とする点は、図５に示す水晶発振器と同様、水晶発振回路がカスコード接続したバッファ回路を備えたところであり第四のトランジスタ２９をトランジスタ２２にカスコード接続すると共に、図１９に示す水晶発振器１−１５に於いては、トランジスタ６５のコレクタをトランジスタ２２のコレクタに接続し、また、図２０に示す水晶発振器１−１６に於いては、トランジスタ６５のコレクタをトランジスタ２９のコレクタに接続するよう構成したところにある。
これらのような構成の水晶発振器であっても、高速起動用回路３−１が上述したように機能することにより、起動特性が優れたものとなる。
更に、図２１から図２３に示す水晶発振器１−１７から１−１９が特徴とする点は、スイッチ制御回路６２に備えるトランジスタ５９のコレクタと電源電圧Ｖｃｃラインとを抵抗６７を介して接続するよう構成したところにある。
このような構成は、ダイオード６１に生じる漏れ電流がトランジスタ５９のベース電流として働くことによりトランジスタ６５のエミッタ・コレクタ間に電流が発生してしまう場合、これにより水晶発振回路２の発振条動作が不安定になることを回避する為のものであり、漏れ電流が生じてトランジスタ５９が動作しても抵抗６７を介して電源電圧Ｖｃｃからコレクタ電流がトランジスタ５９に供給されるのでトランジスタ６５が不要な動作をすることを防いでいる。
更に、上述では高速起動用回路として大別して２つのタイプ、即ちトランジスタ２２のエミッタに接続するよう構成したもの、または、トランジスタ２２のコレクタまたはトランジスタ２９のコレクタに接続するよう構成したものを備えた水晶発振器を用いて本発明を説明したが、図２４または図２５に示すように本発明に基づく両タイプの高速起動用回路の機能を併合するよう構成した高速起動用回路を用いた水晶発振器であっても構わない。
【００３６】
即ち、先ず、図２４に示す水晶発振器１−２０は、電源電圧Ｖｃｃラインにエミッタを接続したＰＮＰ型トランジスタ６５のベースにスイッチ制御回路６２内に備えるトランジスタ５９のコレクタを接続し、トランジスタ５９のベースと電源とを容量６０を介して接続すると共に、このベースと接地とを逆方向接続のダイオード６１を介して接続し、更に、トランジスタ５９のエミッタとトランジスタ５８のベースとを抵抗６３を介して接続し、トランジスタ５８のエミッタを接地するよう構成した点を特徴とする。
そして、トランジスタ５８のコレクタをトランジスタ２２のエミッタに接続すると共に、トランジスタ６５のコレクタをトランジスタ２２のコレクタに接続する。
尚、図２５に示す水晶発振器１−２１は図２４に示す高速起動用回路３−２に於いてトランジスタ５８のコレクタとトランジスタ２２のエミッタとを抵抗６４を介して接続するよう構成した点を特徴としたものであり、これによりトランジスタ５８のＯＮ動作と共に、発振ループ回路とトランジスタ５８とが交流的に導通してしまうのを防いでいる。
尚、図示はしないが、図１９〜図２３に示す水晶発振器の場合についても図２４または図２５に示す水晶発振器の構成の如く、図１９から図２３に示す高速起動用回路と図１６または図１７に示す高速起動用回路３−１を組み合わせてた併合型構成の高速起動用回路を用いた水晶発振器としても良い。
【００３７】
更に、図２６及び図２７は、本発明に基づく水晶発振器の他の実施例を示すものである。
図２６に示す水晶発振器１−２２は点線で囲った水晶発振回路２と一点鎖線で囲った第二の高速起動用回路３−３とを備えたものである。
同図に示す水晶発振回路２はコルピッツ型発振回路であって、既に説明した図５に示す水晶発振器と同一機能部には同一の符号を付し、構成についての説明は省略する。
高速起動用回路３−３は二点鎖線にて囲まれたスイッチ制御回路６２と、点線にて囲まれた電流制御回路６８とを備えたものである。
そしてスイッチ制御回路６２は電源電圧Ｖｃｃラインにコレクタを接続したトランジスタ６９のコレクタとベース間に容量７０と接続すると共に、このベースと接地との間に逆方向ダイオードとして機能するトランジスタ７１を挿入接続したものである。
電流制御回路６８はカレントミラー接続されたＰＮＰ型トランジスタ７２及びトランジスタ７３のエミッタを電源電圧Ｖｃｃラインに接続し、更に、夫々のベース及びトランジスタ７３のコレクタを抵抗７４と順方向接続のトランジスタ７５を介して接地し、且つ、エミッタが電源電圧Ｖｃｃラインに接続されたＰＮＰ型トランジスタ７６のベースに接続し、更に、トランジスタ７２のコレクタをカレントミラー接続されたトランジスタ７７及びトランジスタ７８のベース及びトランジスタ７８のコレクタに接続し、夫々のトランジスタのエミッタを接地する。
そして、トランジスタ７５のベースとスイッチ制御回路６２に備えられたトランジスタ６９のエミッタとを抵抗７９を介して接続し、トランジスタ７６のコレクタとトランジスタ２２のコレクタとを抵抗８０を介して接続し、トランジスタ７７のコレクタとトランジスタ２２のエミッタとを抵抗８１を介して接続したものである。
尚、後述する電流制御回路６８にて一時的に供給される上述したコレクタ電流、エミッタ電流の値を水晶発振回路２の定常時コレクタ電流及びエミッタ電流の値より大きくなるよう例えば抵抗７４の値を予め設定しておく。
【００３８】
以下に、上記のような構成の水晶発振器１−２２の動作について説明する。
尚、水晶発振回路２については一般的なコルピッツ型発振回路であり、その動作については既知であるので説明を省略する。
先ず、電源電圧Ｖｃｃを印加すると、その直後から容量７０に電荷のチャージが開始され、その期間、発生したチャージ電流がトランジスタ６９のベース電流となることによりトランジスタ６９がＯＮ動作状態となるのでトランジスタ７５にベース電流が供給され、トランジス７５がＯＮ動作状態となる。
そして、トランジスタ７３が抵抗７４及びトランジスタ７５を介して接地されることによりトランジスタ７３には大きな値のコレクタ電流が発生すると共に、この電流と等しい値のコレクタ電流がトランジスタ７２とトランジスタ７６とトランジスタ７７及びトランジスタ７８に発生するので、一時的にトランジスタ２２のコレクタ電流及びエミッタ電流が電流制御回路６８にて制御される。
これにより電源電圧Ｖｃｃを印加直後から所定期間だけトランジスタ２２は定常時のバイアス設定条件よりも大きなコレクタ電流及びエミッタ電流が供給されるので、これに基づく大きな値のベース電流の発生に伴い水晶振動子２４が強励振され非動作状態から発振動作状態に達するまでの起動時間が短縮されたものとなる。
【００３９】
一方、所定期間が経過し、容量７０への電荷のチャージが完了するとチャージ電流の消滅と共に高速起動用回路３−３の機能が停止し、且つ、高速起動用回路３−３の電圧供給端（トランジスタ７６のコレクタ、トランジスタ７７のコレクタ）と水晶発振回路２とが非導通状態となって水晶発振回路２は定常発振動作を持続することになる。
尚、上述したカスコード増幅回路を用いた構成でなくとも図２７に示す水晶発振器１−２３ようなトランジスタ１段から成るコルピッツ型水晶発振回路２に高速起動用回路３−３を接続するよう構成したものであっても構わない。
更に、前記ダイオード７１は電源電圧Ｖｃｃが印加されていない状態で容量７０のチャージ電荷の放電を促進する為のもので、この例ではトランジスタをダイオード接続するよう構成したが通常のダイオードをこれに使用しても構わない。
更に、上述した説明では、発振ループ側接続タイプの高速起動用回路３または発振段増幅回路側接続タイプの高速起動用回路３−１乃至３−３の何れかの高速起動用回路を備えた構成の水晶発振器を例にあげ本発明を説明したが、本発明はこれに限定されるものではなく、発振ループ側接続タイプの高速起動用回路３と発振段増幅回路側接続タイプの高速起動用回路３−１乃至３−３とを両方備えた水晶発振器であっても構わない。
即ち、例えるならば図２８に示す水晶発振器１−２４は、図１に示す水晶発振器に図１８に示す高速起動用回路３−１を備えたものであり、また図２９に示す水晶発振器１−２５は図２に示す水晶発振器に図１８に示す高速起動用回路３−１を備えたものである。
そしてこのように構成した水晶発振器は、２つの高速起動用回路を備えたことにより、高速起動用回路を１つ備えた場合と比較して水晶振動子が電源電圧Ｖｃｃ印加直後から強励振するので、水晶発振器を高速起動させることができる。
【００４０】
更に、図３０は、本発明に基づく水晶発振器の他の実施例を示すものである。
同図に示す水晶発振器１−２６は、既に図５にて説明したコルピッツ型水晶発振回路を発振回路としたものであって、その構成の特徴は、電源電圧Ｖｃｃラインとトランジスタ２９のベースとの間に容量８２を挿入接続したところであるである。
このような構成の水晶発振器１−２６の場合、電源電圧Ｖｃｃの投入と共に容量８２に発生したチャージ電流がトランジスタ２９のベースとの接続点Ｃに供給されるので一時的に接続点Ｃの電位は電源電圧Ｖｃｃと等しい状態となるのでトランジスタ２９のベース及びトランジスタ２２のベース、更には水晶振動子２４に大電流を供給することができ高速起動を実現することができる。
この際、接続点Ｃに供給された電流の一部が容量２８に分流されるが、容量８２の働きによって接続点Ｃの電流が増加量した効果の方が大きい為、従来の回路と比較して大きく起動特性が劣化することは無い。
更に、定常発振状態では電源電圧Ｖｃｃに含まれるノイズ及びベースバイアス回路により発生した熱雑音が接続点Ｃに供給されるが、これらノイズ信号は容量２８を介して接地へ流されるので発振信号に畳重し水晶発振器１−２６の雑音特性を劣化させることがない。
そして更に、起動特性とノイズ特性とのバランスは容量８２の容量値Ｃ８２と容量２８の容量値Ｃ２８との容量比Ｃ８２／Ｃ２８により自在に設定することができ、起動特性が重要視される場合は容量比を大きく設定し、ノイズ特性が重要視される場合は容量比を小さく設定すれば良い。
【００４１】
更に、ピアス型水晶発振器の場合では、以下のような構成とすれば良い。
即ち、図３１に示す水晶発振回路１−２７は、発振用トランジスタ８３のベースに水晶振動子８４の一方の端子を接続すると共に、電源Ｖｃｃと接地との間に挿入接続された抵抗８５と抵抗８６との直列回路の接続中点に先のベースを接続し、更に、ベースと接地との間に容量８７を挿入接続すると共に、ベースと電源Ｖｃｃとの間に容量８８を挿入接続する。
そして、水晶振動子８４の他方の端子を容量８９を介して接地すると共に、発振回路の出力端ＯＵＴであるトランジスタ８３のコレクタ及び、一端が電源Ｖｃｃに接続された抵抗９０の他方端にそれぞれ接続し、更に、トランジスタ８３のエミッタを抵抗９１を介して接続するよう構成したものである。
更に、容量８８を電源ライン及びパス容量９２を介して接地したことにより容量８７と容量８８とを交流的に並列回路構成とし、更に、容量８７と容量８８との合成容量を発振回路の負荷容量とすると共に、容量８７と容量８８との割合を容量８７：容量８８＝６：４とするよう構成したところにある。
このとき、上記負荷容量は、水晶振動子８４の励振信号レベルが負荷容量のインピーダンス値に比例するものであることから、トランジスタ８３のベース電流に畳重する水晶振動子８４の励振信号が全域に亙ってトランジスタ８３のＡ級増幅動作域内となるよう予め小さな値に設定される。
尚、抵抗８５、８６、９０、９１に於いても、トランジスタ８３がＡ級増幅動作するよう設定されたものである。
【００４２】
上記のような構成の水晶発振回路１−２７の動作について下記に説明する。
先ず、電源Ｖｃｃ投入直後、容量８８に電荷がチャージされ始めてから終了する間、電源Ｖｃｃから水晶振動子８４の一方の端子へチャージ電流が供給されることとなるので、電源Ｖｃｃと水晶振動子８４とがダイレクトに接続された構成とほぼ等しい状態となり、その結果、電源Ｖｃｃを分圧したベース電圧を起動電圧（起動電流源）とした従来の構成のものと比較して、高電圧の電源Ｖｃｃを大起動電流発生源として利用することとなるので、水晶振動子８４を強励振されることができ、これに伴って水晶発振回路１−２７は高速起動する。
その後、容量８８に電荷がチャージしきると上記チャージ電流が流れなくなるので起動電流の流動経路であった容量８８が負荷容量の一部としてのみ機能して定常発振状態へと移行することになる。
即ち、上記負荷容量のインピーダンス値及びトランジスタ８３の動作点の設定条件に基づいて、水晶振動子８４が低レベルの励振信号を発振し、且つ、トランジスタ８３がＡ級増幅動作するので、水晶発振回路１−２７は、正弦波信号を出力させる為の最良の条件にて発振し続けることができる。
尚、出力端ＯＵＴからは、トランジスタ８３のコレクタ電流が水晶振動子８４の正弦波の励振信号に誘導されるので正弦波信号が得られる。
更に、このような水晶発振回路１−２７は、上述したように負荷容量の一部である容量８８を起動時の起動電流の経路に用いているので発振回路の起動時と定常時との間で負荷容量の変化が生じなく周波数ジャンプ等に代表される周波数変動が発生しないという利点も有している。
そして更に、上記容量Ｃ８７：容量８８＝６：４とした構成とした場合、起動特性及び出力信号波形が共に平均して優れた水晶発振回路が得られるが、容量８７：容量８８＝３：７〜７：３の範囲内であれば実用に耐えうる起動特性及び出力信号波形が得られると共に、電源電圧変動が生じた場合、例えば容量８８のみで全負荷容量を構成したものと比較して負荷容量の変動量が少ないという具合に優れた周波数安定度が得られることも確認された。
【００４３】
更に、図３２から図３５に示す構成の水晶発振器でも良い。
先ず、図３２〜図３４に示す水晶発振器は何れも周波数制御機能を有するものであり、図３２に示す水晶発振回路１−２８が図３０の構成と異なる点は、容量８９を可変容量素子９３とすると共に、水晶振動子８４の他方の端子に抵抗９４を介して周波数制御信号入力端子Ｖｃｏを接続し、更に、先の他方の端子と出力端ＯＵＴとを直流カット用容量９５を介して接続するよう構成したところにある。
図３３に示す水晶発振回路１−２９が図３０の構成と異なる点は、容量８９の代わりに容量９６が水晶振動子８４の他方の端子側に接続されるよう容量９６と可変容量素子９３との直列回路を接続したと共に、容量９６と可変容量素子９３との接続中点に抵抗９４を介して周波数制御信号入力端子Ｖｃｏを接続したところにある。
図３４に示す水晶発振回路１−３０が図３０のものと異なる点は、容量８７の代わりに容量９６が水晶振動子９３の他方の端子側に接続されるよう容量９６と可変容量素子９３との直列回路を接続したと共に、容量９６と可変容量素子９３との接続中点に抵抗９４を介して周波数制御信号入力端子Ｖｃｏを接続したところにある。
そしてこれらの構成の水晶発振回路の構成であっても負荷容量の設定条件を上述した条件に基づき設定すれば図３１の構成と同等の機能が得られる。
【００４４】
図３５に示す水晶発振器１−３１が特徴とする点は、電源と接地との間に第三の容量９５と第一の抵抗９６との直列回を挿入接続し、電源にエミッタを接続したＰＮＰ型トランジスタ９７のベースと先の直列回路の接続中点とを接続すると共に、ＰＮＰ型トランジスタ９７のコレクタと接地とを第二の抵抗９８を介して接続し、更に、水晶振動子８４の一方の端子と接地との間を容量８７とＦＥＴ９９との直列回路を介してＦＥＴ９９のソース端子が接地されるよう接続し、ＦＥＴ９９のゲート端子とＰＮＰ型トランジスタ９７のベースとを接続するよう構成したところにある。
このような構成の水晶発振回路１−３１は、電源電圧Ｖｃｃ投入直後の容量９５にチャージ電流が生じている間ではトランジスタ９７のベース電位と電源電圧とが等しいので、トランジスタ９７が非動作状態であり、これによりＦＥＴがゲート電位＝０ＶであるのでＦＥＴ９９の非動作状態となる。
このときＦＥＴ９９が非動作状態であることにより、容量８７とＦＥＴ９９との直列回路が高インピーダンス状態となる為、これにより水晶振動子８４が高励振レベルを出力し、その結果、水晶発振回路１−３１は優れた起動特性が得られる。
容量９５のチャージ電流の発生が停止した後の定常発振状態では、トランジスタ９７の動作と共にＦＥＴ９９が動作するので、先の直列回路のインピーダンスがＦＥＴ９９のインピーダンスの分だけ低下し、これにより水晶振動子は所要の低レベルの励振信号を出力することができる。
また、圧電振動子として水晶振動子を用いて本発明を説明したが、本発明はこれに限定されるものではなく、あらゆる圧電振動子を用いた発振器に適用しても構わない。
以上、高速起動回路を備えた構成においてはコルピッツ型水晶発振器を用いて本発明を説明したが本発明はこれに限定されるものではなく、ピアス型水晶発振器等その他のあらゆる構成の圧電発振器に適用することができる。
更に、高速起動用回路３−１としてバイポーラトランジスタを使用した構成を用いて本発明を説明したが本発明はこれに限定されるものではなく、図３６、図３７に示すようＭＯＳＦＥＴトランジスタを用いたものであっても構わない。
【００４５】
即ち、図３６、図３７はＭＯＳトランジスタをスイッチ回路素子として使用したところが特徴であり、図３６は発振回路２がコルピッツ型の水晶発振器１−３２、図３７が発振回路がピアス型の水晶発振器１−３３である。
そして高速起動用回路３−１は、ディプレーション型ＰチャネルＭＯＳＦＥＴ５８のトランジスタ５８のベースを電源電圧Ｖｃｃラインに接続しゲートを容量６０を介して設置すると共に抵抗６１を介して電源電圧Ｖｃｃラインに接続したものであり、ドレイン・ソース間がトランジスタ２２またはトランジスタ８３のエミッタ抵抗２７、または９１に並列接続されている。
このような構成の水晶発振器１−３２、１−３３であっても電源電圧Ｖｃｃ印加後所定の時間の間だけトランジスタ２２に大電流のコレクタ電流及びエミッタ電流が発生するので、これに基づき水晶振動子２４が強励振し、結果水晶発振器の起動時間を短縮することが可能である。
また、スイッチングトランジスタのベースバイアス回路の分圧素子として容量を用いた構成については、この例に限らず、例えば集積回路や半導体素子によって同等に機能するものであれば何でも利用し得る。
【００４６】
以上説明したように本発明に基づく圧電発振回路は、電源電圧を印加してから所要期間だけ圧電振動子に所定レベルの起動促進用の電圧を印加する為の瞬時電圧供給手段を設けたことにより、圧電発振器が非動作状態から発振動作状態となるまでに必要とする起動時間が短縮することは勿論、所定時間経過後、起動促進用の電圧の供給が断たれるので、位相雑音特性及び周波数安定度特性に優れたものとなるという効果を奏する。
【特許請求の範囲】
【請求項１】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Ｖｃｃラインと前記ＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項２】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記第一のＮＰＮ型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Ｖｃｃラインと前記第一のＮＰＮ型トランジスタのベースとの間に第二のＮＰＮ型トランジスタを順方向接続し、電源電圧Ｖｃｃラインと該第二のＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記第一のＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項３】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＰＮＰ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、接地と前記ＰＮＰ型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＰＮＰ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項４】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項５】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項６】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項７】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項８】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項９】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項１０】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項１１】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１２】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１３】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１４】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１５】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項１６】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項１７】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項１８】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項１９】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項２０】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項２１】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項２２】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項２３】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２４】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Ｖｃｃの投入から所要の間だけＯＮ動作することにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２５】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Ｖｃｃの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２６】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２７】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Ｖｃｃとを抵抗を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２８】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項２９】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３０】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３１】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３２】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３３】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３４】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３５】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３６】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３７】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３８】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３９】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項４０】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Ｖｃｃ投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする圧電発振器。
【請求項４１】
圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項４２】
圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Ｖｃｃを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項４３】
圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Ｖｃｃラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする圧電発振器。
【請求項４４】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする圧電発振器。
【請求項４５】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴのベースを電源電圧Ｖｃｃラインに接続し、更に、電源電圧Ｖｃｃラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型ＰチャネルＦＥＴのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型ＰチャネルＦＥＴが電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする圧電発振器。
【請求項１】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記電源電圧Ｖｃｃラインと前記ＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項２】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路が第一のＮＰＮ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、前記第一のＮＰＮ型トランジスタのベースとエミッタとの間に抵抗を挿入接続し、前記電源電圧Ｖｃｃラインと前記第一のＮＰＮ型トランジスタのベースとの間に第二のＮＰＮ型トランジスタを順方向接続し、電源電圧Ｖｃｃラインと該第二のＮＰＮ型トランジスタのベースとの間に容量を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記第一のＮＰＮ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項３】
圧電振動子と、増幅回路と、高速起動用回路を備え、該高速起動用回路がＰＮＰ型トランジスタを電源電圧Ｖｃｃラインと前記圧電振動子の一端の間に順方向接続し、接地と前記ＰＮＰ型トランジスタのベースとの間に容量及びダイオードから成る並列回路を挿入接続した構成であり、電源電圧Ｖｃｃ投入後所定時間前記ＰＮＰ型トランジスタを介して前記電源電圧Ｖｃｃラインから圧電振動子に起動促進用電圧を印加することを特徴とする圧電発振器。
【請求項４】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項５】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項６】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項７】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項８】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路と、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、該分圧回路の分圧比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項９】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項１０】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備えたものであり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項１１】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１２】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続した構成であり、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１３】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記ＰＮＰ型トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、電源電圧Ｖｃｃの立ち上り電圧に基づき電源電圧Ｖｃｃの印加開始時点から所定時間遅延して動作開始し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１４】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路が第一のＰＮＰ型トランジスタスイッチと、該スイッチ用トランジスタのベースと電源電圧Ｖｃｃラインとの間に第一の容量を、該ベースと接地との間に第二の容量を含み、圧電発振器の発振ループと電源電圧Ｖｃｃラインとの間に前記ＰＮＰ型トランジスタのコレクタ・エミッタを順方向に挿入接続し、前記トランジスタスイッチの出力電圧に基づきＯＮ・ＯＦＦ制御される第二のトランジスタスイッチを備え、前記第一の容量と前記第二の容量との容量比に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御し、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力するものであり、前記ＰＮＰ型トランジスタのベースと接地との間に該ＰＮＰ型トランジスタのＯＮ動作タイミングとほぼ同時期にＯＮ動作するトランジスタスイッチを備えたものであることを特徴とする圧電発振器。
【請求項１５】
圧電振動子と、増幅回路と、前記圧電振動子の一端に電源電圧Ｖｃｃ投入後に所要のレベルの起動促進用電圧を印加する為の高速起動用回路とを備え、該高速起動用回路がトランジスタスイッチと、該トランジスタスイッチのベースバイアス回路用の分圧回路とを備えたものであり、該分圧回路が容量と抵抗とから成る直列回路を備え、該直列回路の時定数に基づき該高速起動用回路の動作開始タイミングの遅延時間を制御しことにより、前記電源電圧Ｖｃｃの立ち上り特性よりも急峻な立ち上り特性を有した起動促進用電圧を出力することを特徴とする圧電発振器。
【請求項１６】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタ電流を増加させるよう制御することにより、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項１７】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路によって電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを減少させるよう制御することにより、前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項１８】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、該スイッチ回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することをにより、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項１９】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、該スイッチ制御回路が容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項２０】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項２１】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路が第二のトランジスタを備えたものであり、該第二のトランジスタのコレクタと前記発振用トランジスタのエミッタとを抵抗を介して接続し、前記第二のトランジスタのコレクタ・エミッタ間に前記発振用トランジスタのエミッタ抵抗を挿入接続し、該スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、第三のトランジスタのコレクタと電源電圧Ｖｃｃラインとを接続すると共に、前記第三のトランジスタのコレクタと前記第二のトランジスタのベースとを抵抗を介して接続するよう構成し、前記容量のチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御することにより、電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続し、該エミッタ抵抗の両端間のインピーダンスを減少させ前記圧電発振器の起動時間を短縮したことを特徴とする圧電発振器。
【請求項２２】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記発振用トランジスタのコレクタの電位を上昇させコレクタ電流を増加させるよう制御することにより、圧電振動子を強励振刺せ前記圧電発振器の起動時間を短縮し、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項２３】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃの投入から所要の間だけ前記高速起動用回路が前記第二のトランジスタのコレクタ電位をあげるよう制御することにより、前記発振用トランジスタのコレクタ電位が上がり、これに伴う前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２４】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備え、該スイッチ回路が電源電圧Ｖｃｃの投入から所要の間だけＯＮ動作することにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２５】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、該スイッチ制御回路が容量を備えたものでると共に、電源電圧Ｖｃｃの投入から所要の間だけ該容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２６】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２７】
圧電振動子と発振用トランジスタと、該発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路とスイッチ制御回路とを備え、前記スイッチ回路がＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタまたは前記第二のトランジスタのコレクタに接続するよう構成したものであり、前記スイッチ制御回路が第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、該第三のトランジスタのベースと電源電圧Ｖｃｃラインとを容量を介して接続し、前記第三のトランジスタのコレクタと電源電圧Ｖｃｃとを抵抗を介して接続し、該ベースを逆方向接続のダイオードを介して接地するよう構成したものであり、前記スイッチ制御回路が電源電圧Ｖｃｃの投入から所要の間だけ前記容量に電荷がチャージされる際に発生したチャージ電流に基づいて前記スイッチ回路をＯＮ動作させることにより、該スイッチ回路を介して電源電圧Ｖｃｃラインと前記発振用トランジスタのコレクタまたは電源電圧Ｖｃｃラインと前記第二のトランジスタのコレクタとを接続して前記発振用のトランジスタのコレクタ電位をあげるよう制御することで、前記発振用トランジスタのコレクタ電流の増加に基づき前記圧電振動子が強励振するので、起動時間が短縮されることを特徴とする圧電発振器。
【請求項２８】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項２９】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３０】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３１】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、該スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３２】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３３】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路を備えたものであり、前記スイッチ制御回路が容量を備えたものであると共に、該容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御するものであり、前記スイッチ回路の一つが電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し電源電圧Ｖｃｃの投入後から所要の間だけ前記エミッタ抵抗の両端間のインピーダンスを低く、且つ、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３４】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３５】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３６】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３７】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタ・エミッタ間に前記エミッタ抵抗を挿入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３８】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗及びコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、該高速起動用回路が少なくとも２つのスイッチ回路と、スイッチ制御回路とを備えたものであり、前記スイッチ回路の一つが第二のトランジスタを備え該第二のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに入接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記発振用トランジスタのコレクタに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続するよう構成したものであり、更に前記スイッチ制御回路が第三のトランジスタを備えると共に、該第三のトランジスタのエミッタを抵抗を介して前記第二のトランジスタのベースに接続し、前記第三のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、更に前記第三のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項３９】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、前記発振用トランジスタとカスコード接続する第二のトランジスタと、該第二のトランジスタのコレクタ抵抗と、高速起動用回路とを備えた圧電発振器であり、前記スイッチ回路の一つが第三のトランジスタを備え、該第三のトランジスタのコレクタを抵抗を介して前記発振用トランジスタのエミッタに接続したものであり、他方のスイッチ回路がＰＮＰ型トランジスタを備え、該ＰＮＰ型トランジスタのエミッタを電源電圧Ｖｃｃラインに接続し、更に、前記ＰＮＰ型トランジスタのコレクタを前記第二のトランジスタのコレクタに接続するよう構成したものであり、更に前記スイッチ制御回路が第四のトランジスタを備えると共に、該第四のトランジスタのエミッタを抵抗を介して前記第三のトランジスタのベースに接続し、前記第四のトランジスタのコレクタを前記ＰＮＰ型トランジスタのベースに接続し、前記ＰＮＰ型トランジスタのベースと電源電圧Ｖｃｃラインとを抵抗を介して接続し、更に前記第四のトランジスタのベースと電源電圧Ｖｃｃラインとを前記容量を介して接続すると共に、該ベースを逆方向接続のダイオードを介して接続するよう構成したものであり、電源電圧Ｖｃｃの投入後から所要の間だけ前記容量に電荷がチャージされる際に発生するチャージ電流に基づいて前記スイッチ回路のＯＮ・ＯＦＦ動作を制御し、前記エミッタ抵抗の両端間を接続することにより該エミッタ抵抗の両端間のインピーダンスを低くし、且つ、前記スイッチ回路の他方が前記コレクタ抵抗の両端間を接続し、前記コレクタ抵抗間の電位を下げるよう制御することにより、前記発振用トランジスタのコレクタ電流が増加し、前記圧電発振器の起動時間が短縮され、前記所要の時間が経過した後では前記高速起動用回路による制御が停止することにより前記発振用トランジスタのコレクタ電流が所要の値まで低下することを特徴とする圧電発振器。
【請求項４０】
圧電振動子と、発振用トランジスタと、高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路が電源電圧Ｖｃｃ投入後所要の間だけ前記発振用トランジスタのコレクタ電流及びエミッタ電流をカレントミラー回路から成る電流制御回路によって制御することを特徴とする圧電発振器。
【請求項４１】
圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路が前記圧電振動子に起動促進用電圧を印加し、前記第二の高速起動用回路が前記発振用トランジスタのコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項４２】
圧電振動子と、発振用トランジスタと、２つの高速起動用回路とを備えた圧電発振器であり、前記高速起動用回路がスイッチ回路を備えたものであり、前記第一の高速起動用回路が電源電圧Ｖｃｃ印加後所要の間だけ、前記第一の高速起動用回路に備えた前記スイッチ回路を介し電源電圧Ｖｃｃを発振促進用電圧として前記圧電振動子に印加し、前記第二の高速起動用回路がスイッチ回路にて前記発振用トランジスタのコレクタ抵抗またはエミッタ抵抗またはコレクタ抵抗とエミッタ抵抗とをバイパスすることによりコレクタ電流を増加させることを特徴とする圧電発振器。
【請求項４３】
圧電振動子と、発振用トランジスタと、該発振用トランジスタとカスコード接続したバッファ用トランジスタとを備えた圧電発振器に於いて、前記バッファ用トランジスタのベースと電源電圧Ｖｃｃラインとを第一の容量を介して接続し、該ベースを第二の容量を介して接地したことを特徴とする圧電発振器。
【請求項４４】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴをスイッチ素子としたスイッチ回路を備えた圧電発振器であり、該スイッチ回路が電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする圧電発振器。
【請求項４５】
圧電振動子と、発振用トランジスタと、該発振用トランジスタのエミッタ抵抗と、高速起動用回路とを備えると共に、該高速起動用回路がディプレーション型ＰチャネルＦＥＴのベースを電源電圧Ｖｃｃラインに接続し、更に、電源電圧Ｖｃｃラインと接地との間に設けた抵抗と容量との直列回路の該抵抗と容量との接続点をディプレーション型ＰチャネルＦＥＴのゲートに接続し、且つ、ドレイン・ソース間と前記発振用トランジスタのエミッタ抵抗とを並列接続するよう構成したものであり、前記ディプレーション型ＰチャネルＦＥＴが電源電圧投入後の所要の時間だけＯＮ動作し、前記エミッタ抵抗の両端間を接続することにより前記圧電振動子への起動電流を高め、更に、前記所要の時間が経過した後に前記スイッチ回路がＯＦＦ動作することを特徴とする圧電発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【公開番号】特開２００９−２３９９７０（Ｐ２００９−２３９９７０Ａ）
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願番号】特願２００９−１６９１３３（Ｐ２００９−１６９１３３）
【出願日】平成２１年７月１７日（２００９．７．１７）
【分割の表示】特願２００２−５１３０８３（Ｐ２００２−５１３０８３）の分割
【原出願日】平成１３年７月１７日（２００１．７．１７）
【出願人】（０００００３１０４）エプソントヨコム株式会社 (1,528)
【出願人】（５００２９８９７８）
【Ｆターム（参考）】
【公開日】平成２１年１０月１５日（２００９．１０．１５）
【国際特許分類】
【出願日】平成２１年７月１７日（２００９．７．１７）
【分割の表示】特願２００２−５１３０８３（Ｐ２００２−５１３０８３）の分割
【原出願日】平成１３年７月１７日（２００１．７．１７）
【出願人】（０００００３１０４）エプソントヨコム株式会社 (1,528)
【出願人】（５００２９８９７８）
【Ｆターム（参考）】
[ Back to top ]