埋め込み配線を有する半導体装置及び埋め込み配線の製造方法
【課題】ディッシングを抑制できる太幅の埋め込み配線を有する半導体装置、及びディッシングを抑制できる太幅の埋め込み配線の簡易な製造方法を提供する。
【解決手段】金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリア線６が配設されていることを特徴とする半導体装置及びその埋め込み配線の製造方法。
【解決手段】金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリア線６が配設されていることを特徴とする半導体装置及びその埋め込み配線の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込み配線を有する半導体装置及び埋め込み配線の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置においては、微細化、多層化のためダマシン法と呼ばれるＣＭＰ（化学的機械的研磨）を用いた埋め込み配線形成法が広く用いられている。半導体装置の多層化にあたっては、各層の高度の平坦性を確保する必要があるが、このＣＭＰにより高度の平坦性を実現できるからである。
【０００３】
しかしこのＣＭＰを用いるにあたり、Ｃｕを材料とする太幅配線や配線密度の異なる領域が混在する半導体装置においては、研磨時に一部の配線や太幅配線にディッシングと呼ばれる段差が発生する。そのため、研磨剤や研磨パッドの組成や材質を工夫したり、研磨圧力を調整することによりディッシングを抑制している。
【０００４】
また特許文献１（特開２００４−６３９９５）では、ディッシングの発生を抑制する手段として、所定幅の埋め込み配線と所定幅を超える埋め込み配線とについて、めっき工程と研磨工程をそれぞれ独立して行う方法を開示している。
【０００５】
また特許文献２（特開２０００−６８２７７）では、広い金属領域を金属ストライプに分割する設計ステップを含む半導体装置の製造方法が開示されている。また特許文献３（特開２０００−３９１２）には、配線密度の大きな領域と小さな領域とで、銅膜とストッパ膜の量を変えることにより、ＣＭＰ法による研磨時のエロージョン又はディッシングを防止する方法を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−６３９９５号公報
【特許文献２】特開２０００−６８２７７号公報
【特許文献３】特開２０００−３９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ダマシン法を用いた埋め込み配線は、その良好な特性から一般にＣｕを配線材料に用いて形成される。しかしＣｕは硬度が比較的低く、ＣＭＰ工程において、特に配線幅が大きい太幅配線にディッシングという段差が発生することが知られている。
【０００８】
半導体装置のこのような埋め込み配線には、その周囲にＣＭＰストッパ膜と呼ばれる、配線となる金属よりも硬度の大きいバリア膜が形成されており、これがＣｕの過剰な研磨を防止する。しかし太幅配線では、ＣＭＰストッパ膜間の幅が大きいため、ＣＭＰストッパ膜から遠ざかるにつれ、研磨パッドのたわみや研磨剤の抉り出しの影響を受け、配線中央部の金属が過剰に研磨され、ディッシングが発生する。
【０００９】
このようなディッシングを抑制する特許文献１に記載の方法では、太幅配線のディッシングを抑制することができるものの、配線の幅や配線密度が異なる部分が増加するにつれて、独立して形成しなければならない領域、即ち工程が増加してしまう。
【００１０】
また特許文献２に開示された方法は、独立した細い配線を複数組み合わせて太幅配線の代用とするものである。また特許文献３に開示された方法では、太幅配線に対応することができない。
【００１１】
本発明は、ディッシングを抑制できる太幅の埋め込み配線を有する半導体装置、及びディッシングを抑制できる太幅の埋め込み配線の簡易な製造方法を提供する。
【課題を解決するための手段】
【００１２】
第１の視点において、本発明に係る半導体装置は、金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリアメタル線が配設されていることを特徴とする。ここでバリアメタルとは、配線金属が絶縁層に拡散することを防ぐためのものを含むが、主として配線をＣＭＰ法で形成する際にディッシングを抑制する効果を持つものである。バリアメタル線とは、バリアメタルが配線表面において線状に現れるものを言う。
【００１３】
第２の視点において、本発明に係る半導体の埋め込み配線の製造方法は、絶縁膜上に所定値以下の間隔をおいて、該所定値以下の幅の第１のトレンチを形成し、該第１のトレンチ内面にバリアメタル膜を形成する工程と、該第１のトレンチ内に配線金属を堆積させる工程と、該第１のトレンチ内に堆積させた金属配線をハードマスクとして用いて、該第１のトレンチの間の前記絶縁層に第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程と、該第２のトレンチ内及び該第１のトレンチ内の金属配線の上に配線金属を堆積させる工程と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明に係る半導体装置の埋め込み配線は、効果的にＣＭＰ工程におけるディッシングを防止できる。また、本発明に係る半導体装置の埋め込み配線の製造方法により、任意の異なる配線幅を持つ太幅配線や異なる配線密度を含む埋め込み配線であっても、２段階で製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る半導体装置の埋め込み配線の一構造例を示す概略断面図である。
【図２】本発明に係る半導体装置の埋め込み配線の一製造方法例を示す概略断面図である。
【図３】本発明に係る半導体装置の埋め込み配線の一製造方法例を示す概略断面図である。
【図４】本発明に係る半導体装置の埋め込み配線の一製造方法例を示す概略断面図である。
【図５】本発明に係る半導体装置の埋め込み配線の他の構造例を示す概略断面図である。
【発明を実施するための形態】
【００１６】
第１の視点において、前記埋め込み配線は、前記金属を該金属よりも硬度の高い金属材料からなるバリアメタルで底面及び側面を被覆した配線要素を長さ方向に複数配置してなり、隣接する該配線要素は互いに該バリアメタル同士が少なくとも一部において接触しており、該複数の配線要素の幅がいずれも前記所定値以下であることが好ましい。
【００１７】
前記所定値は、化学的機械的研磨（ＣＭＰ）工程において発生する前記埋め込み配線の前記金属のディッシングの深さが、所定の制限値以下となる幅値であることが好ましい。金属のディッシングの深さの制限値とは、埋め込み配線の抵抗値に悪影響を与えず、かつその後の半導体装置製造工程で問題とならない程度のディッシングの深さである。また、ディッシングの深さがこのような制限値以下となるような配線幅は、研磨剤、研磨パッドの種類や研磨圧力、時間等のＣＭＰ条件や配線の設計条件によって経験的に定められる値である。
【００１８】
前記埋め込み配線の前記金属は銅であることが好ましい。
【００１９】
前記埋め込み配線は、化学的機械的研磨法を用いて形成されることが好ましい。
【００２０】
第２の視点において、前記第１のトレンチ内に堆積させた配線金属をＣＭＰにより平坦化する工程と、前記第２のトレンチ内及び該第１のトレンチ内の金属配線の上に堆積させた配線金属をＣＭＰにより平坦化する工程と、をさらに含むことが好ましい。
【００２１】
また、前記第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程以降において、同時に細幅配線を形成する位置にも細幅配線用トレンチを形成し、該細幅配線用トレンチ内面にバリアメタル膜を形成し、該細幅配線用トレンチ内に配線金属を堆積させることが好ましい。この場合、２段階目のＣＭＰにおいて配線金属が全体として平坦化される。
【実施例】
【００２２】
（構造例１）
本発明に係る半導体装置の、埋め込み配線の構造とその製造方法について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の構造例１に係る半導体装置の「太幅配線」（Ａ領域）の構造を示す幅方向の概略断面図である。なお、図１には本発明に係る太幅配線ではない「通常配線」（ディッシングの問題が生じない細幅の配線）も比較のために図示している（Ｂ領域）。後述のように、この「通常配線」も本発明に係る太幅配線と同時に形成することができる。図１は配線の幅方向の断面図であるが、この太幅配線の表面は、太幅配線全体が長さ方向にわたってバリア（メタル）線６で複数の領域に区切られている構造になっている。
【００２４】
図１に示すように、構造例１に係る太幅配線は、所定の値以下の幅を持つ複数の配線要素が接触して配列されている構造となっている。所定の値とは、公知のＣＭＰ処理によっても配線のディッシングが発生しない、又はその後の半導体製造工程に影響を与えない程度のディッシングに抑制できる幅値である。これは研磨剤、研磨パッドや研磨圧力等の研磨条件や、半導体の構成、配線形状等の研磨対象に相関して定められる値である。なお、各配線要素の幅は必ずしも同じでなくとも良い。製造に最も適したように区切ることができる。
【００２５】
構造例１の各配線要素は、それぞれ上面を除いた周囲が金属膜（バリアメタル）６によって覆われており、これがＣＭＰストッパ膜としての機能を果たすとともに、隣接する配線要素がこのバリアメタル６で接触することにより、全体として１つの太幅配線を構成している。従ってバリアメタル６は導電性が良いことが条件となる。また、ＣＭＰストッパ膜の機能を果たすべく、配線材料よりも硬度が大きい必要がある。この硬度は、配線材料との硬度比が十分満足するように設定される。構造例１では、配線表面から見ると、このバリアメタルの接触部分が配線の表面に現れて、バリアメタル線６で太幅配線を並列した複数の配線領域に仕切ったような構造となっている。
【００２６】
（構造例２、３）
なお、本発明に係る半導体装置の太幅配線はこのように内部まで仕切りされていてもよいし、また表面領域のみがバリアメタル線で仕切りされていてもよい。したがって例えば、図５（ａ）や（ｂ）のような構造でも良い。このような構造でも、ＣＭＰ工程におけるディッシングを抑制するために十分な効果があることは当然である。
【００２７】
（製造方法例）
次に構造例１の製造方法を説明する。なお、以下の説明図面において、本発明とは直接関係のない通常配線についても、同時に形成可能であることを説明するために図示している。図中のＡは太幅配線を形成する領域を、Ｂは通常配線を形成する領域を示す。本製造方法では事前に、配線を形成する際のＣＭＰ工程条件を加味して、ディッシングが発生しない（又は後の工程に影響しない程度のディッシングしか発生しない）配線幅を決定しておく必要がある。そして各幅をこの幅以下となるようにした配線要素に仕切りする。
【００２８】
太幅配線をどのように区切るか決定した後、図２（ａ）に示すように、まず第１絶縁膜１を形成し、太幅配線の各配線要素に該当する位置（及び通常配線に該当する位置）にプラグ３を形成する。プラグ３は、各配線要素すべてに対応して形成してもよく、また下層の配線に接続する部分等の必要部分のみに形成しても良い。図では、各配線要素すべてに対応してプラグ３を形成する例を示している。
【００２９】
次に、図２（ｂ）に示すように、プラグ３を形成した第１絶縁膜１の上に、第２絶縁膜２を形成する。第１及び第２の絶縁膜１、２は公知の材料でよく、同一の材料でかまわない。ここまでは従来の配線形成法と同様である。
【００３０】
次に、図２（ｃ）に示すように、第２絶縁膜２の上にフォトレジスト４を形成し、フォトリソグラフィーにより、太幅配線の配線要素のうち１つおきの配線要素に相当する位置を開口したパターンを作成し、第２絶縁膜２に第１トレンチ５をプラグ３に達するまでドライエッチングで形成する。
【００３１】
次に、図３（ｄ）に示すように、フォトレジスト４を除去し、第２絶縁膜２の上にＣＭＰストッパ膜（バリアメタル）となる金属膜６を堆積させる。堆積させる方法は、材料にもよるがスパッタリング、めっき、ＣＶＤ等の公知の方法でよい。この金属膜材料としては、硬度及び導電性を考慮し、ＴａＮ（タンタルナイトライド）等が挙げられる。ＴａＮは、モース硬度で８．０、比抵抗値が１３５μΩ・ｃｍ（２０℃）と本発明に用いるバリアメタルとして好適な特性を有する。このバリアメタルは、配線形成後には太幅配線を区切るバリア線となる部分である。次に金属膜の上にＣｕ膜７を、第１トレンチ５全体を埋めてさらに堆積させる。この堆積方法も、めっき等の公知の方法でよい。
【００３２】
次に、図３（ｅ）に示すように、第２絶縁膜２が露出するまでＣｕ膜７及び金属膜６をＣＭＰにより研磨する。第１トレンチ５の幅はディッシングが問題とならない幅に設定されているので、この工程でＣｕ膜７が過大にディッシングされることはない。ここまでの工程で、第１トレンチ５を埋めて形成される第１段階の配線要素１０が完成する。
【００３３】
次に、太幅配線の残りの部分（第２段階の配線要素に相当する部分）と、通常配線を形成する。図３（ｆ）に示すように、第１トレンチ５を埋めた第１段階の配線要素１０が形成された第２絶縁膜２の上に再びフォトレジスト１４を形成し、太幅配線の残りの範囲に第２トレンチ１１と、通常配線に相当する範囲に通常配線用トレンチ１２をそれぞれプラグ３に達するまでドライエッチングで形成する。このとき、第２トレンチ１１を形成する太幅配線の残りの範囲は、フォトレジストのパターニングは必要なく、第１トレンチ５に形成した第１段階の配線要素１０をマスクの代わりに用いることができる。
【００３４】
次に、図４（ｇ）に示すように、フォトレジスト１４を除去し、再度全面にＣＭＰストッパ膜（バリアメタル）となる金属膜２０を堆積させる。さらに金属膜２０の上にＣｕ膜２１を、第２トレンチ１１及び通常配線に相当する範囲のトレンチ１２全体を埋めてさらに堆積させる。
【００３５】
そして図４（ｈ）に示すように、第２絶縁膜２が露出するまでＣｕ膜２１及び金属膜２０をＣＭＰにより研磨する。これにより、第２段階の配線要素１５が形成され、同時に隣接した配線要素１０、１５同士が接触した太幅配線Ａ（及び通常配線Ｂ）の形成が完了する。
【００３６】
このように、本発明に係る太幅配線の製造方法では、太幅配線を所定の値以下の任意の幅の配線要素に区切って、１つおきに形成することにより、２段階目の配線要素は先に形成した配線要素をマスクとするセルフアライン法で形成できる。また、幅の異なる太幅配線でも任意の配線要素に区切って形成すればよいため、多種多様な配線が混在する半導体装置の配線でも、２段階で製造することが可能である。なお、セルフアライン法によれば、第１段階で形成した配線要素の間を埋めて第２段階で配線要素を形成するので、配線要素の間に間隙が生じることもない。
【００３７】
以上、本発明を上記実施形態及び実施例に即して説明したが、本発明は上記の構成ないし各工程の数値条件や使用材質等にのみ制限されるものではなく、本発明の範囲内で当業者であればなしうるであろう各種変形、修正特に記載した各要素の異なった組み合わせ等を含むことはもちろんである。
【符号の説明】
【００３８】
１ 第１絶縁膜
２ 第２絶縁膜
３ プラグ
４、１４ フォトレジスト
５ 第１トレンチ
６、２０ 金属膜（ＣＭＰストッパ膜、バリアメタル線）
７、２１ Ｃｕ膜
１０ 第１段階の配線要素
１１ 第２トレンチ
１２ 通常配線用トレンチ
１５ 第２段階の配線要素
【技術分野】
【０００１】
本発明は、埋め込み配線を有する半導体装置及び埋め込み配線の製造方法に関する。
【背景技術】
【０００２】
近年の半導体装置においては、微細化、多層化のためダマシン法と呼ばれるＣＭＰ（化学的機械的研磨）を用いた埋め込み配線形成法が広く用いられている。半導体装置の多層化にあたっては、各層の高度の平坦性を確保する必要があるが、このＣＭＰにより高度の平坦性を実現できるからである。
【０００３】
しかしこのＣＭＰを用いるにあたり、Ｃｕを材料とする太幅配線や配線密度の異なる領域が混在する半導体装置においては、研磨時に一部の配線や太幅配線にディッシングと呼ばれる段差が発生する。そのため、研磨剤や研磨パッドの組成や材質を工夫したり、研磨圧力を調整することによりディッシングを抑制している。
【０００４】
また特許文献１（特開２００４−６３９９５）では、ディッシングの発生を抑制する手段として、所定幅の埋め込み配線と所定幅を超える埋め込み配線とについて、めっき工程と研磨工程をそれぞれ独立して行う方法を開示している。
【０００５】
また特許文献２（特開２０００−６８２７７）では、広い金属領域を金属ストライプに分割する設計ステップを含む半導体装置の製造方法が開示されている。また特許文献３（特開２０００−３９１２）には、配線密度の大きな領域と小さな領域とで、銅膜とストッパ膜の量を変えることにより、ＣＭＰ法による研磨時のエロージョン又はディッシングを防止する方法を開示している。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００４−６３９９５号公報
【特許文献２】特開２０００−６８２７７号公報
【特許文献３】特開２０００−３９１２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ダマシン法を用いた埋め込み配線は、その良好な特性から一般にＣｕを配線材料に用いて形成される。しかしＣｕは硬度が比較的低く、ＣＭＰ工程において、特に配線幅が大きい太幅配線にディッシングという段差が発生することが知られている。
【０００８】
半導体装置のこのような埋め込み配線には、その周囲にＣＭＰストッパ膜と呼ばれる、配線となる金属よりも硬度の大きいバリア膜が形成されており、これがＣｕの過剰な研磨を防止する。しかし太幅配線では、ＣＭＰストッパ膜間の幅が大きいため、ＣＭＰストッパ膜から遠ざかるにつれ、研磨パッドのたわみや研磨剤の抉り出しの影響を受け、配線中央部の金属が過剰に研磨され、ディッシングが発生する。
【０００９】
このようなディッシングを抑制する特許文献１に記載の方法では、太幅配線のディッシングを抑制することができるものの、配線の幅や配線密度が異なる部分が増加するにつれて、独立して形成しなければならない領域、即ち工程が増加してしまう。
【００１０】
また特許文献２に開示された方法は、独立した細い配線を複数組み合わせて太幅配線の代用とするものである。また特許文献３に開示された方法では、太幅配線に対応することができない。
【００１１】
本発明は、ディッシングを抑制できる太幅の埋め込み配線を有する半導体装置、及びディッシングを抑制できる太幅の埋め込み配線の簡易な製造方法を提供する。
【課題を解決するための手段】
【００１２】
第１の視点において、本発明に係る半導体装置は、金属製埋め込み配線を有する半導体装置であって、該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリアメタル線が配設されていることを特徴とする。ここでバリアメタルとは、配線金属が絶縁層に拡散することを防ぐためのものを含むが、主として配線をＣＭＰ法で形成する際にディッシングを抑制する効果を持つものである。バリアメタル線とは、バリアメタルが配線表面において線状に現れるものを言う。
【００１３】
第２の視点において、本発明に係る半導体の埋め込み配線の製造方法は、絶縁膜上に所定値以下の間隔をおいて、該所定値以下の幅の第１のトレンチを形成し、該第１のトレンチ内面にバリアメタル膜を形成する工程と、該第１のトレンチ内に配線金属を堆積させる工程と、該第１のトレンチ内に堆積させた金属配線をハードマスクとして用いて、該第１のトレンチの間の前記絶縁層に第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程と、該第２のトレンチ内及び該第１のトレンチ内の金属配線の上に配線金属を堆積させる工程と、を含むことを特徴とする。
【発明の効果】
【００１４】
本発明に係る半導体装置の埋め込み配線は、効果的にＣＭＰ工程におけるディッシングを防止できる。また、本発明に係る半導体装置の埋め込み配線の製造方法により、任意の異なる配線幅を持つ太幅配線や異なる配線密度を含む埋め込み配線であっても、２段階で製造することができる。
【図面の簡単な説明】
【００１５】
【図１】本発明に係る半導体装置の埋め込み配線の一構造例を示す概略断面図である。
【図２】本発明に係る半導体装置の埋め込み配線の一製造方法例を示す概略断面図である。
【図３】本発明に係る半導体装置の埋め込み配線の一製造方法例を示す概略断面図である。
【図４】本発明に係る半導体装置の埋め込み配線の一製造方法例を示す概略断面図である。
【図５】本発明に係る半導体装置の埋め込み配線の他の構造例を示す概略断面図である。
【発明を実施するための形態】
【００１６】
第１の視点において、前記埋め込み配線は、前記金属を該金属よりも硬度の高い金属材料からなるバリアメタルで底面及び側面を被覆した配線要素を長さ方向に複数配置してなり、隣接する該配線要素は互いに該バリアメタル同士が少なくとも一部において接触しており、該複数の配線要素の幅がいずれも前記所定値以下であることが好ましい。
【００１７】
前記所定値は、化学的機械的研磨（ＣＭＰ）工程において発生する前記埋め込み配線の前記金属のディッシングの深さが、所定の制限値以下となる幅値であることが好ましい。金属のディッシングの深さの制限値とは、埋め込み配線の抵抗値に悪影響を与えず、かつその後の半導体装置製造工程で問題とならない程度のディッシングの深さである。また、ディッシングの深さがこのような制限値以下となるような配線幅は、研磨剤、研磨パッドの種類や研磨圧力、時間等のＣＭＰ条件や配線の設計条件によって経験的に定められる値である。
【００１８】
前記埋め込み配線の前記金属は銅であることが好ましい。
【００１９】
前記埋め込み配線は、化学的機械的研磨法を用いて形成されることが好ましい。
【００２０】
第２の視点において、前記第１のトレンチ内に堆積させた配線金属をＣＭＰにより平坦化する工程と、前記第２のトレンチ内及び該第１のトレンチ内の金属配線の上に堆積させた配線金属をＣＭＰにより平坦化する工程と、をさらに含むことが好ましい。
【００２１】
また、前記第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程以降において、同時に細幅配線を形成する位置にも細幅配線用トレンチを形成し、該細幅配線用トレンチ内面にバリアメタル膜を形成し、該細幅配線用トレンチ内に配線金属を堆積させることが好ましい。この場合、２段階目のＣＭＰにおいて配線金属が全体として平坦化される。
【実施例】
【００２２】
（構造例１）
本発明に係る半導体装置の、埋め込み配線の構造とその製造方法について、図面を参照して詳細に説明する。
【００２３】
図１は、本発明の構造例１に係る半導体装置の「太幅配線」（Ａ領域）の構造を示す幅方向の概略断面図である。なお、図１には本発明に係る太幅配線ではない「通常配線」（ディッシングの問題が生じない細幅の配線）も比較のために図示している（Ｂ領域）。後述のように、この「通常配線」も本発明に係る太幅配線と同時に形成することができる。図１は配線の幅方向の断面図であるが、この太幅配線の表面は、太幅配線全体が長さ方向にわたってバリア（メタル）線６で複数の領域に区切られている構造になっている。
【００２４】
図１に示すように、構造例１に係る太幅配線は、所定の値以下の幅を持つ複数の配線要素が接触して配列されている構造となっている。所定の値とは、公知のＣＭＰ処理によっても配線のディッシングが発生しない、又はその後の半導体製造工程に影響を与えない程度のディッシングに抑制できる幅値である。これは研磨剤、研磨パッドや研磨圧力等の研磨条件や、半導体の構成、配線形状等の研磨対象に相関して定められる値である。なお、各配線要素の幅は必ずしも同じでなくとも良い。製造に最も適したように区切ることができる。
【００２５】
構造例１の各配線要素は、それぞれ上面を除いた周囲が金属膜（バリアメタル）６によって覆われており、これがＣＭＰストッパ膜としての機能を果たすとともに、隣接する配線要素がこのバリアメタル６で接触することにより、全体として１つの太幅配線を構成している。従ってバリアメタル６は導電性が良いことが条件となる。また、ＣＭＰストッパ膜の機能を果たすべく、配線材料よりも硬度が大きい必要がある。この硬度は、配線材料との硬度比が十分満足するように設定される。構造例１では、配線表面から見ると、このバリアメタルの接触部分が配線の表面に現れて、バリアメタル線６で太幅配線を並列した複数の配線領域に仕切ったような構造となっている。
【００２６】
（構造例２、３）
なお、本発明に係る半導体装置の太幅配線はこのように内部まで仕切りされていてもよいし、また表面領域のみがバリアメタル線で仕切りされていてもよい。したがって例えば、図５（ａ）や（ｂ）のような構造でも良い。このような構造でも、ＣＭＰ工程におけるディッシングを抑制するために十分な効果があることは当然である。
【００２７】
（製造方法例）
次に構造例１の製造方法を説明する。なお、以下の説明図面において、本発明とは直接関係のない通常配線についても、同時に形成可能であることを説明するために図示している。図中のＡは太幅配線を形成する領域を、Ｂは通常配線を形成する領域を示す。本製造方法では事前に、配線を形成する際のＣＭＰ工程条件を加味して、ディッシングが発生しない（又は後の工程に影響しない程度のディッシングしか発生しない）配線幅を決定しておく必要がある。そして各幅をこの幅以下となるようにした配線要素に仕切りする。
【００２８】
太幅配線をどのように区切るか決定した後、図２（ａ）に示すように、まず第１絶縁膜１を形成し、太幅配線の各配線要素に該当する位置（及び通常配線に該当する位置）にプラグ３を形成する。プラグ３は、各配線要素すべてに対応して形成してもよく、また下層の配線に接続する部分等の必要部分のみに形成しても良い。図では、各配線要素すべてに対応してプラグ３を形成する例を示している。
【００２９】
次に、図２（ｂ）に示すように、プラグ３を形成した第１絶縁膜１の上に、第２絶縁膜２を形成する。第１及び第２の絶縁膜１、２は公知の材料でよく、同一の材料でかまわない。ここまでは従来の配線形成法と同様である。
【００３０】
次に、図２（ｃ）に示すように、第２絶縁膜２の上にフォトレジスト４を形成し、フォトリソグラフィーにより、太幅配線の配線要素のうち１つおきの配線要素に相当する位置を開口したパターンを作成し、第２絶縁膜２に第１トレンチ５をプラグ３に達するまでドライエッチングで形成する。
【００３１】
次に、図３（ｄ）に示すように、フォトレジスト４を除去し、第２絶縁膜２の上にＣＭＰストッパ膜（バリアメタル）となる金属膜６を堆積させる。堆積させる方法は、材料にもよるがスパッタリング、めっき、ＣＶＤ等の公知の方法でよい。この金属膜材料としては、硬度及び導電性を考慮し、ＴａＮ（タンタルナイトライド）等が挙げられる。ＴａＮは、モース硬度で８．０、比抵抗値が１３５μΩ・ｃｍ（２０℃）と本発明に用いるバリアメタルとして好適な特性を有する。このバリアメタルは、配線形成後には太幅配線を区切るバリア線となる部分である。次に金属膜の上にＣｕ膜７を、第１トレンチ５全体を埋めてさらに堆積させる。この堆積方法も、めっき等の公知の方法でよい。
【００３２】
次に、図３（ｅ）に示すように、第２絶縁膜２が露出するまでＣｕ膜７及び金属膜６をＣＭＰにより研磨する。第１トレンチ５の幅はディッシングが問題とならない幅に設定されているので、この工程でＣｕ膜７が過大にディッシングされることはない。ここまでの工程で、第１トレンチ５を埋めて形成される第１段階の配線要素１０が完成する。
【００３３】
次に、太幅配線の残りの部分（第２段階の配線要素に相当する部分）と、通常配線を形成する。図３（ｆ）に示すように、第１トレンチ５を埋めた第１段階の配線要素１０が形成された第２絶縁膜２の上に再びフォトレジスト１４を形成し、太幅配線の残りの範囲に第２トレンチ１１と、通常配線に相当する範囲に通常配線用トレンチ１２をそれぞれプラグ３に達するまでドライエッチングで形成する。このとき、第２トレンチ１１を形成する太幅配線の残りの範囲は、フォトレジストのパターニングは必要なく、第１トレンチ５に形成した第１段階の配線要素１０をマスクの代わりに用いることができる。
【００３４】
次に、図４（ｇ）に示すように、フォトレジスト１４を除去し、再度全面にＣＭＰストッパ膜（バリアメタル）となる金属膜２０を堆積させる。さらに金属膜２０の上にＣｕ膜２１を、第２トレンチ１１及び通常配線に相当する範囲のトレンチ１２全体を埋めてさらに堆積させる。
【００３５】
そして図４（ｈ）に示すように、第２絶縁膜２が露出するまでＣｕ膜２１及び金属膜２０をＣＭＰにより研磨する。これにより、第２段階の配線要素１５が形成され、同時に隣接した配線要素１０、１５同士が接触した太幅配線Ａ（及び通常配線Ｂ）の形成が完了する。
【００３６】
このように、本発明に係る太幅配線の製造方法では、太幅配線を所定の値以下の任意の幅の配線要素に区切って、１つおきに形成することにより、２段階目の配線要素は先に形成した配線要素をマスクとするセルフアライン法で形成できる。また、幅の異なる太幅配線でも任意の配線要素に区切って形成すればよいため、多種多様な配線が混在する半導体装置の配線でも、２段階で製造することが可能である。なお、セルフアライン法によれば、第１段階で形成した配線要素の間を埋めて第２段階で配線要素を形成するので、配線要素の間に間隙が生じることもない。
【００３７】
以上、本発明を上記実施形態及び実施例に即して説明したが、本発明は上記の構成ないし各工程の数値条件や使用材質等にのみ制限されるものではなく、本発明の範囲内で当業者であればなしうるであろう各種変形、修正特に記載した各要素の異なった組み合わせ等を含むことはもちろんである。
【符号の説明】
【００３８】
１ 第１絶縁膜
２ 第２絶縁膜
３ プラグ
４、１４ フォトレジスト
５ 第１トレンチ
６、２０ 金属膜（ＣＭＰストッパ膜、バリアメタル線）
７、２１ Ｃｕ膜
１０ 第１段階の配線要素
１１ 第２トレンチ
１２ 通常配線用トレンチ
１５ 第２段階の配線要素
【特許請求の範囲】
【請求項１】
金属製埋め込み配線を有する半導体装置であって、
該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリアメタル線が配設されていることを特徴とする、半導体装置。
【請求項２】
前記埋め込み配線は、前記金属を該金属よりも硬度の高い金属材料からなるバリアメタルで底面及び側面を被覆した配線要素を長さ方向に複数配置してなり、
隣接する該配線要素は互いに該バリアメタル同士が少なくとも一部において接触しており、
該複数の配線要素の幅がいずれも前記所定値以下である、
ことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記所定値は、化学的機械的研磨工程において発生する前記埋め込み配線の前記金属のディッシングの深さが、所定の制限値以下となる幅値であることを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記埋め込み配線の前記金属は銅であることを特徴とする、請求項１〜３のいずれか一に記載の半導体装置。
【請求項５】
前記埋め込み配線は、化学的機械的研磨法を用いて形成されることを特徴とする、請求項１〜４のいずれか一に記載の半導体装置。
【請求項６】
絶縁膜上に所定値以下の間隔をおいて、該所定値以下の幅の第１のトレンチを形成し、該第１のトレンチ内面にバリアメタル膜を形成する工程と、
該第１のトレンチ内に配線金属を堆積させる工程と、
該第１のトレンチ内に堆積させた金属配線をハードマスクとして用いて、該第１のトレンチの間の前記絶縁層に第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程と、
該第２のトレンチ内及び該第１のトレンチ内の金属配線の上に配線金属を堆積させる工程と、
を含むことを特徴とする、半導体装置の埋め込み配線の製造方法。
【請求項７】
前記第１のトレンチ内に堆積させた配線金属を化学的機械的研磨法により平坦化する工程と、
前記第２のトレンチ内及び該第１のトレンチ内の金属配線の上に堆積させた配線金属を化学的機械的研磨法により平坦化する工程と、
をさらに含むことを特徴とする、請求項６に記載の製造方法。
【請求項８】
前記第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程以降において、同時に細幅配線を形成する位置にも細幅配線用トレンチを形成し、該細幅配線用トレンチ内面にバリアメタル膜を形成し、該細幅配線用トレンチ内に配線金属を堆積させることを特徴とする、請求項６又は７に記載の製造方法。
【請求項１】
金属製埋め込み配線を有する半導体装置であって、
該埋め込み配線の表面の長さ方向に、所定値以下の間隔で、該金属よりも硬度の高い金属材料からなるバリアメタル線が配設されていることを特徴とする、半導体装置。
【請求項２】
前記埋め込み配線は、前記金属を該金属よりも硬度の高い金属材料からなるバリアメタルで底面及び側面を被覆した配線要素を長さ方向に複数配置してなり、
隣接する該配線要素は互いに該バリアメタル同士が少なくとも一部において接触しており、
該複数の配線要素の幅がいずれも前記所定値以下である、
ことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記所定値は、化学的機械的研磨工程において発生する前記埋め込み配線の前記金属のディッシングの深さが、所定の制限値以下となる幅値であることを特徴とする、請求項１又は２に記載の半導体装置。
【請求項４】
前記埋め込み配線の前記金属は銅であることを特徴とする、請求項１〜３のいずれか一に記載の半導体装置。
【請求項５】
前記埋め込み配線は、化学的機械的研磨法を用いて形成されることを特徴とする、請求項１〜４のいずれか一に記載の半導体装置。
【請求項６】
絶縁膜上に所定値以下の間隔をおいて、該所定値以下の幅の第１のトレンチを形成し、該第１のトレンチ内面にバリアメタル膜を形成する工程と、
該第１のトレンチ内に配線金属を堆積させる工程と、
該第１のトレンチ内に堆積させた金属配線をハードマスクとして用いて、該第１のトレンチの間の前記絶縁層に第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程と、
該第２のトレンチ内及び該第１のトレンチ内の金属配線の上に配線金属を堆積させる工程と、
を含むことを特徴とする、半導体装置の埋め込み配線の製造方法。
【請求項７】
前記第１のトレンチ内に堆積させた配線金属を化学的機械的研磨法により平坦化する工程と、
前記第２のトレンチ内及び該第１のトレンチ内の金属配線の上に堆積させた配線金属を化学的機械的研磨法により平坦化する工程と、
をさらに含むことを特徴とする、請求項６に記載の製造方法。
【請求項８】
前記第２のトレンチをエッチングにより形成し、該第２のトレンチ内面にバリアメタル膜を形成する工程以降において、同時に細幅配線を形成する位置にも細幅配線用トレンチを形成し、該細幅配線用トレンチ内面にバリアメタル膜を形成し、該細幅配線用トレンチ内に配線金属を堆積させることを特徴とする、請求項６又は７に記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１１−４９４０３（Ｐ２０１１−４９４０３Ａ）
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願番号】特願２００９−１９７２７１（Ｐ２００９−１９７２７１）
【出願日】平成２１年８月２７日（２００９．８．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願日】平成２１年８月２７日（２００９．８．２７）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]