基準電圧回路

【課題】素子バラツキの影響が出力電圧特性のバラツキに現れるという問題を解決する。
【解決手段】第１の電流−電圧変換回路と第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段（ＡＰ１）を有し、前記第１または第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路を有し、前記第１のカレントミラー回路からの出力電流を第３の電流−電圧変換回路を介して電圧に変換して供給する基準電圧回路において、前記第１、第２および第３の電流−電圧変換回路は、第１のダイオード（またはダイオード接続された第１のバイポーラトランジスタ）と第１の抵抗Ｒ１が直列接続され、さらに第２の抵抗Ｒ２が並列接続されてなるか、あるいは、第１のダイオード（またはダイオード接続された第２のバイポーラトランジスタ）と第１の抵抗Ｒ２が並列接続され、さらに第２の抵抗が直列接続される。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧回路に関し、特に、ＣＭＯＳ半導体集積回路上に形成して好適とされ、チップ面積が小さく、低電圧から動作し、温度特性の小さな基準電圧回路に関する。
【背景技術】
【０００２】
従来のＣＭＯＳ基準電圧回路は、特許文献１（特開平１１−４５１２５号公報）に詳しく記載されている。この基準電圧回路は、電流−電圧変換により基準電圧を得ているのは、それ以前に考案された温度特性が相殺されたこの種の基準電圧回路と同じであるのは当然であるが、それ以前に考案された温度特性が相殺されたこの種の基準電圧回路では、正の温度特性を持つ基準電流を抵抗とダイオード（あるいはダイオード接続されたトランジスタ）から成る出力回路で電圧に変換し、抵抗での電圧降下分が正の温度特性を持つ電圧成分、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧が負の温度特性を持つ電圧成分を得、両者を加算することで、温度特性が相殺された１．２V前後の基準電圧を得ていた。
【０００３】
一方、特許文献１（特開平１１−４５１２５号公報）に記載された、番場の考案した基準電圧回路では、殆ど温度特性を持たない基準電流を得て抵抗のみから成る出力回路で電圧に変換し任意の電圧値の基準電圧が得られている。
【０００４】
したがって、従来のこの種の基準電圧回路の出力電圧として規定される温度特性が相殺される１．２Vを回路内で電流値に変換して得ているために、基準電圧回路は１．２V以下の電源電圧で動作させることができる優れものである。
【０００５】
本発明者が筆者であるテキスト、非特許文献１（「携帯無線端末のCMOS化のためのアナログ回路設計技術」、トリケップス社、1999年）では、すぐさま公開となったその年の内に「電流モード型基準電圧回路」として紹介し、詳しい回路解析を載せている。
【０００６】
特に、これまでの基準電圧回路では、負の温度特性を持つ電圧成分をダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧を用いていたために、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧が持つ温度特性からのズレが出力電圧に顕著に現れる。
【０００７】
すなわち、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧は、負の温度特性を持つが、温度が低くなるにしたがって、負の温度特性の傾きが鈍ってくる。
【０００８】
一方、正の温度特性を持つ電圧は、電流密度の異なる２つのダイオード（あるいはダイオード接続されたトランジスタ）の順方向電圧の差電圧により抵抗に流れる電流を得、それを更に抵抗で電圧変換して実現している。
【０００９】
ここで留意すべき点は、上記テキストには記載が漏れているのではあるが、ダイオード（あるいはダイオード接続されたトランジスタ）での順方向電圧は温度が低くなるにしたがって負の温度特性の傾きが鈍ってくるために、温度特性に対する直線性が悪いのであるが、（電流密度の異なる）２つのダイオード（あるいはダイオード接続されたトランジスタ）の順方向電圧の差電圧は温度特性に対する直線性が非常に良いという点である。
【００１０】
このように、基準電圧回路は、電流モード型に回路構成を変更することで、温度特性に対する直線性が悪い素子を用いていても、その差電圧を電流として用いることで、温度特性に対する直線性を大幅に改善していることである。
【００１１】
ここでは特許文献１（特開平１１−４５１２５号公報）に記載された内容にしたがって、その動作を説明する。図１において、OP amp DA1により、VA=VBとなるように、トランジスタP1とP2の共通ゲート電圧が制御される。
【００１２】
したがって、
VA＝VB (1)
【００１３】
また、
I1＝I2 (2)
である。
【００１４】
また、pチャネルトランジスタP1の出力電流I1はダイオードD1に流れるI1Aと抵抗R4に流れるI1Bとに分流される。同様に、pチャネルトランジスタP2の出力電流I2は直列接続される抵抗R1とN個並列接続されたダイオードD2に共通に流れるI2Aと抵抗R2に流れるI2Bとに分流される。
【００１５】
ここで、
R2＝R4 (3)
とすると、
I1A＝I2A (4)
I1B＝I2B (5)
となる。
【００１６】
また、ダイオードD1、D2の順方向電圧をVF1、VF2とすると、
VA＝VF1 (6)
VB＝VF2＋ΔVF (7)
とおけ、
ΔVF＝VF1−VF2 (8)
となる。
【００１７】
R1での電圧降下がΔVFであり、
I2A＝ΔVF/R1 (9)
I1B＝I2B＝VF1/R2 (10)
となる。
【００１８】
ここで、
ΔVF＝V_Tln(N) (11)
である。
【００１９】
ただし、V_Tは熱電圧であり、
V_T＝kT/q (12)
と表わされる。
ここに、Tは絶対温度[K]、kはボルツマン定数、qは単位電子電荷である。
【００２０】
したがって、I3（＝I2）が抵抗R3で電圧変換され、
Vref＝R3×I3
＝R3｛VF1/R2＋(V_Tln(N))/R1｝
＝(R3/R2){VF1＋(R2/R1)(V_Tln(N))} (13)
と表わされる。
【００２１】
ここで、{VF1＋(R2/R1)(V_Tln(N))}は、温度特性が相殺された1.2V前後の電圧値である。具体的には、VF1は、およそ−1.9mV/℃の負の温度特性を持ち、V_Tは、0.0853mV/℃の正の温度特性を持つ。したがって、温度特性が相殺されるためには、(R2/R1)ln(N)の値は22.3となる。
【００２２】
また、V_Tは常温では26mVであるから、(R2/R1)(V_Tln(N))は常温では、およそ580ｍVとなる。
【００２３】
したがって、VF1が常温で620mVであるとすると、{VF1＋(R2/R1)(V_Tln(N))}は、ほぼ1.2Vとなる。
【００２４】
温度特性を厳密に議論すると、ダイオードD1に抵抗R4が並列接続されているから、低温になると、抵抗R4に流れる電流は、ダイオードの持つ温度特性の非直線性のために、電流値が減少傾向にある。
【００２５】
一方、ダイオードD2に抵抗R1が直列接続されているから、ダイオードD2に流れる電流が正の温度特性を持つなら、ダイオードD2と抵抗R1間の電圧は、ダイオードD1での電圧よりも低くなってしまう。
【００２６】
両者の電圧が等しくなるように制御されるから、低温では電流が増加することで、両者の電圧が等しくなるように働く。逆に、高温では逆に働く。
【００２７】
すなわち、この回路では、ダイオードD1、D2に流れる電流は、(V_Tln(N))/R1で規定される温度特性よりも小さな温度特性に設定され、抵抗R2、R4に流れる電流(VF1/R2、VF1/R4)も低温で多少増加する。
【００２８】
こうして、トランジスタP1、P2、およびP3から供給される駆動電流は、ダイオードの持つ順方向電圧の温度特性の非直線性を相殺する方向に働くために、得られる基準電圧の温度特性も、温度に対して変動の少ない直線に非常に近い特性に設定できる。
【００２９】
また、抵抗比(R3/R2)は温度特性を持たないから、出力される基準電圧Vrefも、温度特性が相殺された電圧となる。
【００３０】
ここで、抵抗比(R3/R2)は、任意に設定でき、1<(R3/R2)に設定すれば、Vrefは、1.2Vよりも高い電圧となり、1>(R3/R2)に設定すれば、Vrefは1.2Vよりも低い電圧となる。
【００３１】
特許文献１（特開平１１−４５１２５号公報）では、具体的なNの値として、N＝10の記載がある。しかしながら、実際に、回路を実現した時（IEEE Symposium on VLSI Circuits 1998(May)）には、N＝100としていた。
【００３２】
CMOSプロセスにおいては、微細化が進み、MOSトランジスタが微細な大きさになったのに対し、寄生バイポーラ素子を流用するダイオードの大きさは、MOSトランジスタに比べると桁違いに大きい。
【００３３】
また、ダイオードD1とD2との比Nを、1桁から2桁程度と大きくするから、そのチップ上での面積は大きなものとなっている。
【００３４】
なお、特許文献２、３には、ダイオードD1を有し、ダイオードD1に電圧VN1を発生する第１の電圧発生回路と、ダイオードD2を有し、ダイオードD2に電圧VN2を発生する第２の電圧発生回路と、出力抵抗素子と、VN1、VN２が略等しくなるようにフィードバック制御を行う演算増幅器OPと、演算増幅器OPによりゲート電極が制御され、第１の電圧発生回路、第２の電圧発生回路、出力抵抗素子に供給される電流を制御するトランジスタPT１、PT2、PT3と、第１の電圧発生回路、第２の電圧発生回路、出力抵抗素子に、CMOS基準電圧発生回路を起動するための電流を供給する電流源ＩＳ１、ＩＳ２、ＩＳ３を備えたCMOS基準電圧発生回路が開示されている。
【００３５】
【特許文献１】特開平１１−４５１２５号公報
【特許文献２】特開２００３−１７３２１２号公報
【特許文献３】特開２００３−１７３２１３号公報
【非特許文献１】木村、「電流モード型基準電圧回路」、「携帯無線端末のCMOS化のためのアナログ回路設計技術」、トリケップス社、1999年
【発明の開示】
【発明が解決しようとする課題】
【００３６】
従来の回路は下記記載の問題点を有している。
【００３７】
第１の問題点は、バラツキが大きくなる、ということである。
【００３８】
その理由は、ダイオードに直列接続される抵抗がある回路とない回路で、電圧が等しくなるように制御しているためである。
【００３９】
第２の問題点は、ダイオード比を、2〜3桁程度とる必要がある、ということである。
【００４０】
その理由は、比較制御される回路がダイオードに直列接続される抵抗がある回路とない回路であるために直列接続される抵抗をそれなりに大きくする必要があり、両者のダイオード間の電圧差を大きくするためにダイオード比を2〜3桁程度とる必要があった。
【００４１】
したがって、本発明は、上記問題点に鑑みて創案されたものであって、本発明の目的は、高精度化を実現し、特性・性能向上を図る基準電圧回路を提供することにある。
【００４２】
より具体的には、ダイオードを２、３個しか用いなくても、回路を実現でき、小さなチップ面積でもって、低電圧から動作する温度特性の小さな任意の基準電圧を出力し、素子バラツキの影響が小さくなる基準電圧回路の実現を図るものである。あるいは、また、本発明の他の目的は低電圧化が可能な基準電圧回路の実現を図るものである。さらに、また、本発明の他の目的はチップ面積を小さくする基準電圧回路の実現を図るものである。
【課題を解決するための手段】
【００４３】
本願で開示される発明は、上記目的を達成するため概略以下の構成とされる。
【００４４】
本発明の基準電圧回路は、第１の電流−電圧変換回路と、第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１の電流−電圧変換回路または前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路を有し、前記第１のカレントミラー回路からの出力電流を第３の電流−電圧変換回路を介して電圧に変換して供給する基準電圧回路において、前記第１、第２および第３の電流−電圧変換回路は第１のダイオード（またはダイオード接続された第１のバイポーラトランジスタ）と第１の抵抗が直列接続され、さらに第２の抵抗が並列接続されてなるか、あるいは、第１のダイオード（またはダイオード接続された第２のバイポーラトランジスタ）と第１の抵抗が並列接続され、さらに第２の抵抗が直列接続されてなる。
あるいは、前記第３の電流−電圧変換回路は抵抗からなる。
【００４５】
あるいは、前記第１および第２の電流−電圧変換回路にそれぞれ、さらに第３および第４のダイオード（またはダイオード接続されたバイポーラトランジスタ）が並列接続されてなる。
【００４６】
あるいは、前記制御手段が、差動増幅器（あるいはOP amp）である。
【００４７】
あるいは、前記第１および第２の電流−電圧変換回路は第１のダイオード（またはダイオード接続された第１のバイポーラトランジスタ）と第１の抵抗が直列接続され、さらに第２の抵抗が並列接続されてなり、前記第２の抵抗の中間電位が差動増幅器（あるいはOP amp）の入力端子に供給される。
【００４８】
あるいは、前記制御手段が、前記第１のカレントミラー回路を含むカレントミラー回路により自己バイアスされた第２のカレントミラー回路である。
【００４９】
あるいは、前記制御手段が、前記第１の電流−電圧変換回路に供給される電流と前記第２の電流−電圧変換回路に供給される電流を第２のカレントミラー回路により比較し、前記第２のカレントミラー回路の出力で第３のカレントミラー回路をバイアスすることで前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路の電圧が等しくなるように制御する。
【００５０】
あるいは、前記制御手段が、前記第１のカレントミラー回路を含む逆ワイドラーカレントミラー回路により自己バイアスされた第２のカレントミラー回路である。
【００５１】
第１の電流−電圧変換回路と第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段を有し、前記第１の電流−電圧変換回路または前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路を有し、前記第１のカレントミラー回路からの出力電流を第３の電流−電圧変換回路を介して電圧に変換して供給する基準電圧回路において、前記第１および第３の電流−電圧変換回路は、ダイオード接続された第１のバイポーラトランジスタが第１のエミッタ抵抗を介して接地され、さらにベースには第２の抵抗が並列接続されて直接接地されるかあるいは前記第１のエミッタ抵抗を介して接地され、前記第２の電流−電圧変換回路は、第２のバイポーラトランジスタが第２のエミッタ抵抗を介して接地され、ベースは前記第１の電流−電圧変換回路の出力端子に接続され、コレクタには第３のバイポーラトランジスタのベースが接続されるとともに第４の抵抗が並列接続されて直接接地されるかあるいは前記第２のエミッタ抵抗を介して接地され、前記第３のバイポーラトランジスタのコレクタは前記第１のカレントミラー回路を駆動する。
【００５２】
あるいは、ダイオード接続された第１のバイポーラトランジスタが第１のエミッタ抵抗を介して接地され、さらにベースには第２の抵抗が並列接続されて直接接地されてなる第１の電流−電圧変換回路と第２のバイポーラトランジスタが第２のエミッタ抵抗を介して接地され、ベースは前記第１の電流−電圧変換回路の出力端子に接続され、コレクタには第３、第４のバイポーラトランジスタのベースが接続されるとともに第４の抵抗が並列接続されて直接接地されてなる第２の電流−電圧変換回路を有し、前記第３、第４のバイポーラトランジスタはそれぞれ前記第１、第２のバイポーラトランジスタとトランジスタサイズが等しく、それぞれ第１、第２のエミッタ抵抗と等しい第３、第４のエミッタ抵抗を介して接地され、前記第２、第４の抵抗と等しい第７の抵抗の一方の端子が接地されて前記第３、または、第４のバイポーラトランジスタと等しい第５のエミッタ抵抗を介して接地された第５のバイポーラトランジスタをバイアスし、前記第５のバイポーラトランジスタに流れる電流が前記第３、または、第４のバイポーラトランジスタと等しくする手段を有し、前記第３、および、第４のバイポーラトランジスタに流れる電流と前記第７の抵抗に流れる電流の和電流が前記第１の電流−電圧変換回路、および前記第２のバイポーラトランジスタと前記第４の抵抗を駆動する手段を有し、前記第１、または第２のバイポーラトランジスタに流れる電流と前記第２、または第４の抵抗に流れる電流の和電流に比例する電流で第３の電流−電圧変換回路を駆動する。
【００５３】
あるいは、前記第３の電流−電圧変換回路は抵抗からなる。
【００５４】
ダイオード（またはダイオード接続されたバイポーラトランジスタ）と抵抗を直列接続し、さらに抵抗を並列接続することで0.7V程度の低電圧で温度特性が相殺された基準電流が得られる。さらに、OP ampの基準となる電圧をダイオード（またはダイオード接続されたバイポーラトランジスタ）２、３個で構成することで小さなチップ面積で実現できる。
【発明の効果】
【００５５】
本発明によれば、チップ面積を小さくすることができる。その理由は、ダイオードを３〜４個だけしか用いないでも回路を実現することができるためである。
【００５６】
本発明によれば、低電圧で動作させることができる。
【００５７】
その理由は、出力電圧が1.2V以下（具体的には1.0V以下）の任意の電圧値に設定できるためである。
【００５８】
本発明によれば、バラツキに対する影響を低減することができる。
【００５９】
その理由は、比較される２つの電流−電圧変換回路と出力回路の回路トポロジを同一にできるためである。
【発明を実施するための最良の形態】
【００６０】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００６１】
図２（ａ）、（ｂ）は、本発明の一実施の形態のＣＭＯＳ基準電圧回路に用いられる第１の電流−電圧変換回路および第２の電流−電圧変換回路を示し、図２（ｃ）は、本発明の基準電圧回路に用いられる第３の電流−電圧変換回路を示したものである。図２（ａ）を参照すると、第１の電流−電圧変換回路は、抵抗Ｒ１とダイオードＤ１の直列回路に抵抗Ｒ２が並列接続されている。図２（ｂ）を参照すると、第２の電流−電圧変換回路は、抵抗Ｒ１と、ダイオードＤ１と抵抗Ｒ２の並列回路が直列に接続されている。図２（ｃ）を参照すると、第３の電流−電圧変換回路は、抵抗Ｒ１のみからなる。
【００６２】
図３は、本発明（請求項１）に記載されたＣＭＯＳ基準電圧回路の一実施形態の回路構成を示す図である。ここで、第１の電流−電圧変換回路および第２の電流−電圧変換回路にはいずれも、図２（ａ）に示す回路を適用する場合について説明する。ただし、第１の電流−電圧変換回路および第２の電流−電圧変換回路を全く同一の回路構成とすると、動作点が無数となって定まらないために、ここでは、第１の電流−電圧変換回路と第２の電流−電圧変換回路では、ダイオードの個数が異なるものとする。具体的には、第１の電流−電圧変換回路では１個のダイオードとし、第２の電流−電圧変換回路では２または３個のダイオードを並列接続することを考える。
【実施例１】
【００６３】
図４において、ＭＯＳトランジスタＭ１とＭ２（とＭ３）は、カレントミラー回路を構成し、共通ゲート電圧は、OP amp（ＡＰ１）により、OP ampの反転入力端子（−）と非反転入力端子（＋）の２つの入力端子電圧が等しくなるように制御され、それにより、カレントミラー回路に流れる電流が決定される。
【００６４】
ここで、比較される第１の電流−電圧変換回路（I-V1）と第２の電流−電圧変換回路（I-V2）、および、出力回路を構成する第３の電流−電圧変換回路（I-V3）も、図２(a)に示した電流−電圧変換回路（Ｉ−Ｖ変換回路）として、回路トポロジを統一する。ただし、比較される第１の電流−電圧変換回路（I-V1）と、第２の電流−電圧変換回路（I-V2）では、並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数をNとする。
【００６５】
第１から第３の電流−電圧変換回路（Ｉ−Ｖ変換回路）の回路トポロジを統一することで、回路動作が同一になり、プロセスにゆらぎが生じても、その変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。
【００６６】
本実施例の動作について説明する。図４において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により、２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
【００６７】
ここで、第１の電流−電圧変換回路（I-V1）と第２の電流−電圧変換回路（I-V2）では、並列接続される抵抗R2とR4の抵抗値が等しいとすると、
IAP＝IBP (14)
【００６８】
ただし、
IAP＝VA/R2 (15)
IBP＝VB/R4 (16)
となる。
【００６９】
ここで、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (17)
となる。
【００７０】
ただし、
I1＝IAP＋IAS (18)
I2＝IBP＋IBS (19)
となる。
【００７１】
したがって
IAS＝IBS (20)
が成り立ち、
VA＝R1IAS＋V_Tln(IAS/IS) (21)
VB＝R3IBS＋V_Tln{IAS/(NIS)} (22)
と表わされる。
【００７２】
ここで、ISは飽和電流であり、VA＝VB、IAS＝IBSであるから、(21)、(22)式より、
IAS＝IBS＝{V_Tln(N)}/(R3−R1)＝ΔVF/(R3−R1) (23)
と求められる。
【００７３】
したがって、
VA＝VF1＋R1ΔVF/(R3−R1) (24)
VB＝VF2＋R3ΔVF/(R3−R1) (25)
となる。
【００７４】
すなわち、
I1＝VA/R2＋IAS＝(1/R2)[VF1＋{(R1＋R2)/(R3−R1)}ΔVF] (26)
I2＝VB/R4＋IBS＝(1/R2)[VF2＋{(R3＋R2)/(R3−R1)}ΔVF] (27)
【００７５】
ここで、ＭＯＳトランジスタＭ２とＭ３の電流が等しい（I2＝I3）とすると、出力回路では、
I3＝(VREF−VF3)/R5＋VREF/R6 (28)
となるから、
VREF＝{R6/(R5＋R6)}{VF3＋R5×I3} (29)
と表される。
【００７６】
ここで、{VF3＋R5×I3}にかかる{R6/(R5＋R6)}の項は、抵抗R5と抵抗R6の抵抗分圧比を示し、電圧{VF3＋R5×I3}が抵抗R5と抵抗R6の抵抗比でより低い電圧に分圧されることを示している。すなわち、低電圧化回路であると言える。
【００７７】
また、VF3はおよそ−1.9mV/℃の温度特性を持つ。したがって、電圧{VF3＋R5×I3}が温度特性を持たないようにするためには、R5×I3が正の温度特性を持つ必要がある。すなわち、抵抗R5の温度特性を無視すれば、電流I3が正の温度特性を持つ必要がある。
【００７８】
今、I1＝I2＝I3であるから、たとえば、(26)式において、VF1は、およそ−1.9mV/℃の温度特性を持ち、ΔVF（＝V_Tln(N)）は、正の温度特性を持つから、抵抗比{(R1＋R2)/(R3−R1)}を大きな値に設定することで、I1(＝I3)には任意の正の温度特性を持たせられる。
【００７９】
あるいは、同様に、(27)式において、VF2はおよそ−1.9mV/℃の温度特性を持ち、ΔVF（＝V_Tln(N)）は、正の温度特性を持つから、抵抗比{(R3＋R2)/(R3−R1)}を大きな値に設定することで、I2(＝I3)には任意の正の温度特性を持たせられる。
【００８０】
したがって、抵抗分圧比{R6/(R5＋R6)}は、温度特性を持たないから、R5×I3に正の温度特性を持たせることで、出力電圧VREFの温度特性を相殺することができる。
【００８１】
すなわち、出力電圧VREFは(29)式に(26)式、あるいは(27)式を代入することで、
VREF＝{R6/(R5＋R6)}(R5/R2)[VF1＋(R2/R5)VF3＋{(R1＋R2)/(R3−R1)}ΔVF]
＝{R6/(R5＋R6)}(R5/R2)[VF2＋(R2/R5)VF3＋{(R3＋R2)/(R3−R1)}ΔVF] (30)
となる。
【００８２】
ここで、VF1はおよそ−1.9mV/℃の温度特性を持つ。また、VF2もおよそ−1.9mV/℃の温度特性を持つ。また、VF3もおよそ−1.9mV/℃の温度特性を持つ。
【００８３】
また、ΔVFは良く知られているように、この回路においても、熱電圧V_T（その温度特性は0.0853mV/℃）に比例する正の温度特性を持つようになる。
【００８４】
すなわち、(30)式の[VF1＋(R2/R5)VF3＋{(R1＋R2)/(R3−R1)}ΔVF]の項の温度特性は、負の温度特性を持つ{VF1＋(R2/R5)VF3}と、正の温度特性を持つΔVFを抵抗比{(R1＋R2)/(R3−R1)}を設定して重み付け加算することで相殺することができる。
【００８５】
あるいは、(30)式の[VF2＋(R2/R5)VF3＋{(R3＋R2)/(R3−R1)}ΔVF]の項の温度特性は、負の温度特性を持つ{VF2＋(R2/R5)VF3}と、正の温度特性を持つΔVFを抵抗比{(R3＋R2)/(R3−R1)}を設定して重み付け加算することで、相殺することができる。
【００８６】
たとえば、ここで、VF1は常温でおよそ710mV となるものとすると、VF3は常温でおよそ710mV となり、{VF1＋(R2/R5)VF3}は、常温でおよそ1430mVとなるものとすると、
{(R1＋R2)/(R3−R1)}ΔVFは、常温でおよそ1340ｍVとなり、
[VF1＋(R2/R5)VF3＋{(R1＋R2)/(R3−R1)}ΔVF]は、常温でおよそ2770mVとなる。
【００８７】
ただし、{R6/(R5＋R6)}は0.35、(R5/R2)は0.93であり、N＝2とすると、
{(R1＋R2)/(R3−R1)}は74.4程度である。
【００８８】
得られるVREFは、およそ900mVである。
【００８９】
あるいは、VF2は、常温でおよそ690ｍVとなるものとすると、VF3は常温でおよそ710mV となり、{VF2＋(R2/R5)VF3}は常温でおよそ1410mVとなるものとすると、
{(R3＋R2)/(R3−R1)}ΔVFは常温で1360mVとなり、[VF2＋(R2/R5)VF3＋{(R3＋R2)/(R3−R1)}ΔVF]は常温でおよそ2770mVとなる。
【００９０】
ただし、{R6/(R5＋R6)}は0.35、(R5/R2)は0.93であり、N＝2とすると{(R3＋R2)/(R3−R1)}は75.4程度である。得られるVREFはおよそ900mVである。
【００９１】
[VF1＋(R2/R5)VF3＋{(R1＋R2)/(R3−R1)}ΔVF]（、あるいは、[VF2＋(R2/R5)VF3＋{(R3＋R2)/(R3−R1)}ΔVF] ）は、従来技術の説明のおよそ2倍の、ほぼ2.77Vとなることがわかる。
【００９２】
また、抵抗比{R6/(R5＋R6)} と(R5/R2)は、いずれも温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。
【００９３】
ここで、抵抗比{R6/(R5＋R6)}(R5/R2)は任意に設定でき、
1/2<{R6/(R5＋R6)} (R5/R2)
に設定すれば、VREFは、1.2Vよりも高い電圧となる。
【００９４】
一方、
1/2>{R6/(R5＋R6)} (R5/R2)
に設定すれば、VREFは1.2Vよりも低い電圧となる。
【００９５】
特に、VREFが1.2Vよりも低い電圧となる2>{R6/(R5＋R6)}(R5/R2)に設定する場合には、電源電圧を下げることができる。例えば、上述したように、VREF＝0.9Vに設定すれば、電源電圧が1.1V程度から動作させることができる。
【００９６】
付け加えるならば、
{VF1＋(R2/R5)VF3}や、
{(R1＋R2)/(R3−R1)}ΔVFや、
[VF1＋(R2/R5)VF3＋{(R1＋R2)/(R3−R1)}ΔVF]
は、値（電圧値）としては、1.2Vを超える値であるが、この電圧値が、回路内に発生する訳ではなく、(30)式に示した電圧VREFが、出力端子に発生するだけである。
【００９７】
この電圧VREFを、1.0V以下に設定すれば、２７℃±73℃の温度変動を考慮すると、回路内のVA、VB、VREFのいずれの電圧も1.1V以下となる。
【実施例２】
【００９８】
図５のように、図３の出力回路の第３の電流−電圧変換回路（I-V3）を、図２（ｂ）に変更しても良い。図５において、ＭＯＳトランジスタＭ１とＭ２（とＭ３）は、カレントミラー回路を構成し、共通ゲート電圧は、OP amp（ＡＰ１）により、OP ampの２つの入力端子電圧が等しくなるように制御され、それにより、カレントミラー回路に流れる電流が決定される。
【００９９】
ここで、比較される第１の電流−電圧変換回路（I-V1）と、第２の電流−電圧変換回路（I-V2）は、図２(a)に示した電流−電圧変換回路（Ｉ−Ｖ変換回路）として同一の回路トポロジとする。ただし、比較される第１の電流−電圧変換回路（I-V1）と第２の電流−電圧変換回路（I-V2）では、並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数をNとする。
【０１００】
また、出力回路の第３の電流−電圧変換回路（I-V3）は、図２(c)に示される電流−電圧変換回路（Ｉ−Ｖ変換回路）として、出力回路の簡略化を図れる。
【０１０１】
図２(b)の電流−電圧変換回路と、図２(a)の電流−電圧変換回路はおよそ類似している。
【０１０２】
すなわち、図５において、
I3＝(VREF−VF3)/R5 (31)
となっている。
【０１０３】
(31)式より、
VREF＝VF3＋R5×I3 (32)
と求められる。
【０１０４】
(32)式と(29)式とを比較すると、(32)式には抵抗分圧比の項{R6/(R5＋R6)}がない。しかし、回路上では、ダイオードD3に並列に抵抗R6が接続されており、(32)式では抵抗R6の存在感が薄い。
【０１０５】
今、ダイオードD3に流れる電流をIF3とすると、
I3＝IF3＋VF3/R6 (33)
と表され、
VF3＝V_Tln{IF3/IS} (34)
IF3＝ISexp(VF3/V_T) (35)
である。
【０１０６】
(33)式を(32)式に代入すると、
VREF＝(1−R5/R6)VF3＋R5×IF3 (36)
と表される。
【０１０７】
すなわち、R5＜R6なる条件で、ダイオードの順方向電圧VF3を、(1−R5/R6)（＜1）に圧縮し、それにダイオードに流れる電流IF3と抵抗R5の積を加算した電圧がVREFになっていることを示している。
【０１０８】
ここで、VF3は、およそ−1.9mV/℃前後の温度特性を持つが、それを、(1−R5/R6)（＜1）に圧縮している。したがって、出力される基準電圧VREFの温度特性を相殺するためには、負の温度特性が−1.9mV/℃前後の(1−R5/R6)（＜1）に圧縮された小さな負の温度特性と、それに見合う小さな正の温度特性とを加算すれば良いのは、これまでと同様である。
【０１０９】
すなわち、電流I3に正の温度特性を持たせることで、ダイオードに流れる電流IF3の温度特性も正の温度特性を維持し、(1−R5/R6)VF3の負の温度特性に相当する正の温度特性を持つ電圧R5×IF3を発生させることで、温度特性を持たない基準電圧VREFが得られる。
【０１１０】
上述した説明のように、図２(b)に示した電流−電圧変換回路でも出力線圧VREFを1.2Vよりも低い任意の電圧値に設定できることがわかる。すなわち、図２(b)に示した電流−電圧変換回路の構成図においても、図２(a)に示した電流−電圧変換回路と同等の特性を実現できる。
【実施例３】
【０１１１】
図６において、ＭＯＳトランジスタＭ１とＭ２（とＭ３）はカレントミラー回路を構成し、OP amp（ＡＰ１）により、OP ampの２つの入力端子電圧が等しくなるように共通ゲート電圧により流れる電流が制御される。並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数をNとする。
【０１１２】
図６において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1、D2の順方向電圧をVF1、VF2とすると、OP amp（AP1）により２つの入力端子電圧が等しく（VA＝VB）なるように制御される。
【０１１３】
ここで、第１の電流−電圧変換回路と第２の電流−電圧変換回路では並列接続される抵抗R2とR4の抵抗値が等しいとすると、
IAP＝IBP (36)
【０１１４】
ただし、
IAP＝VA/R2 (37)
IBP＝VB/R4 (38)
となる。
【０１１５】
ここで、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (39)
となる。
【０１１６】
ただし、
I1＝IAP＋IAS (40)
I2＝IBP＋IBS (41)
となる。
【０１１７】
したがって
IAS＝IBS (42)
が成り立ち、
VA＝R1IAS＋V_Tln(IAS/IS) (43)
VB＝R3IBS＋V_Tln{IAS/(NIS)} (44)
と表わされる。
【０１１８】
ここで、ISは飽和電流であり、VA＝VB、IAS＝IBSであるから、(43)、(44)式より、
IAS＝IBS＝{V_Tln(N)}/(R3−R1)＝ΔVF/(R3−R1) (45)
と求められる。
【０１１９】
したがって、
VA＝VF1＋R1ΔVF/(R3−R1) (46)
VB＝VF2＋R3ΔVF/(R3−R1) (47)
となる。
【０１２０】
すなわち、
I1＝VA/R2＋IAS＝(1/R2)[VF1＋{(R1＋R2)/(R3−R1)}ΔVF] (48)
I2＝VB/R4＋IBS＝(1/R2)[VF2＋{(R3＋R2)/(R3−R1)}ΔVF] (49)
【０１２１】
ここで、ＭＯＳトランジスタＭ２とＭ３の電流が等しい（I2＝I3）とすると、
VREF＝R5I3＝(R5/R2)[VF1＋{(R1＋R2)/(R3−R1)}ΔVF]
＝(R5/R2)[VF2＋{(R3＋R2)/(R3−R1)}ΔVF] (50)
となる。
【０１２２】
ここで、順方向電圧VF1は、およそ−1.9mV/℃の温度特性を持つ。また、順方向電圧VF2も、およそ−1.9mV/℃の温度特性を持つ。また、ΔVFは良く知られているように、この回路においても、熱電圧V_T（その温度特性は0.0853mV/℃）に比例する正の温度特性を持つようになる。
【０１２３】
すなわち、(50)式の[VF1＋{(R1＋R2)/(R3−R1)}ΔVF]の項の温度特性は、負の温度特性を持つVF1と、正の温度特性を持つΔVFを抵抗比{(R1＋R2)/(R3−R1)}を設定して重み付け加算することで、相殺することができる。
【０１２４】
あるいは、(49)式の[VF2＋{(R3＋R2)/(R3−R1)}ΔVF]の項の温度特性は、負の温度特性を持つVF2と、正の温度特性を持つΔVFを抵抗比{(R3＋R2)/(R3−R1)}を設定して重み付け加算することで相殺することができる。
【０１２５】
ここで、VF1は、常温でおよそ620mV となるものとすると、{(R1＋R2)/(R3−R1)}ΔVF は、常温でおよそ580ｍVとなる。あるいは、VF2は常温でおよそ580ｍVとなるものとすると、{(R3＋R2)/(R3−R1)}ΔVFは、常温で620mVとなり、[VF1＋{(R1＋R2)/(R3−R1)}ΔVF]（、あるいは、[VF2＋{(R3＋R2)/(R3−R1)}ΔVF]）は、従来技術の説明と同様に、ほぼ1.2Vとなることがわかる。
【０１２６】
また、抵抗比(R5/R2)は温度特性を持たないから、出力される基準電圧VREFも温度特性が相殺された電圧となる。ここで、抵抗比(R5/R2)は任意に設定でき、1<(R5/R2)に設定すれば、VREFは1.2Vよりも高い電圧となり、1>(R5/R2)に設定すれば、VREFは1.2Vよりも低い電圧となることは従来技術の場合と同様である。
【０１２７】
特に、VREFが1.2Vよりも低い電圧となる1>(R5/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF＝1.0Vに設定すれば、電源電圧が1.2V程度から動作させることができる。
【０１２８】
［シミュレーション値の例］
SPICEシミュレーションの例として、R1＝5.24KΩ、R3＝8KΩとし、R2＝R4＝100KΩの設定（N＝２）にしたら、VREFはR5＝50KΩとして、−46℃で668.7ｍV、27℃で671.1mV、100℃で668.8mVが得られ、温度特性は146℃の変化で−0.358%となり、常温で最大電圧となり、低温、高温で電圧が微小に減少する微小ではあるが、お椀を伏せた型の温度特性が得られた。実用上では、温度特性は小さいために問題とはならない。
【０１２９】
［他のシミュレーション値の例］
あるいは、他のSPICEシミュレーションの例として、R1＝3.66KΩ、R3＝8KΩとし、R2＝R4＝100KΩの設定（N＝3）にしたらVREFはR5＝50KΩとして、−46℃で668.2ｍV、27℃で670.4mV、100℃で668.0mVが得られ、温度特性は146℃の変化で−0.358%となり、常温で最大電圧となり、低温、高温で電圧が微小に減少する微小ではあるが、お椀を伏せた型の温度特性が得られた。実用上では温度特性は小さいために問題とはならない。
【０１３０】
［シミュレーション値への補足説明］
なお、ＭＯＳトランジスタＭ１とＭ２からなるカレントミラー回路の電流比は、１：１ではなく、ダイオード（またはダイオード接続されたバイポーラトランジスタ）の順方向電圧VFの温度特性の非線形性、具体的には良く知られているように、温度が低くなると鈍っていく、を補正して多少お椀を伏せたような特性、具体的には、常温でピークとなり、低温側と高温側では多少下がる、を実現するためにカレントミラー回路の電流比は１：１から変更することも可能である。
【０１３１】
あるいは、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1とD2の電流密度を大きく異ならせるために、ＭＯＳトランジスタＭ１のトランジスタサイズをＭＯＳトランジスタＭ２のトランジスタサイズに比べて大きな値に設定することもなされる。
【０１３２】
当然ではあるが、上述したように、D2を単位ダイオード（またはダイオード接続されたバイポーラ単位トランジスタ）をN個並列接続してD1とD2の電流密度を大きく異ならせる手法が勿論有効である。ただし、このNの値はこれまでの１０〜１００などと大きな値ではなく、２とか３とかの小さな自然数で良い。
＜発明の他の実施の形態＞
【０１３３】
図４に示した回路においても、OP amp（AP1）の電源電圧をできるだけ下げるために、図７に示すように、並列接続される抵抗R2とR4を同一に分割してR2A、R2BとR4A、R4Bとしてそれぞれの分圧電圧を、OP amp（AP1）の差動入力信号電圧とすることができる。ここで、VAとVBは等しく制御されるが、ダイオードを介した電圧であるから、常温から±50℃程度の温度変化を想定すると、1.1V〜0.5V程度の電圧となる。
【０１３４】
したがって、OP amp（AP1）はpチャネルトランジスタ入力の差動対となり、0Vの入力信号電圧から動作可能である。このために、OP amp（AP1）の電源電圧は入力信号電圧が低ければ低い程電源電圧を下げられる。すなわち、抵抗R2とR4を分割することで入力信号電圧を下げられ、その結果、電源電圧も下げられる。
【実施例４】
【０１３５】
図７において、ＭＯＳトランジスタＭ１とＭ２（とＭ３）はカレントミラー回路を構成し、共通ゲート電圧はOP amp（ＡＰ１）により、OP ampの２つの入力端子電圧が等しくなるように制御され、それによりカレントミラー回路に流れる電流が決定される。
【０１３６】
ここで、比較される第１の電流−電圧変換回路（I-V1）と、第２の電流−電圧変換回路（I-V2）、および、出力回路を構成する第３の電流−電圧変換回路（I-V3）も、図２(a)に示した電流−電圧変換回路（Ｉ−Ｖ変換回路）として回路トポロジを統一する。ただし、比較される第１の電流−電圧変換回路（I-V1）と第２の電流−電圧変換回路（I-V2）では、並列接続されるダイオード（またはダイオード接続されたバイポーラトランジスタ）の数をNとする。
【０１３７】
また、比較される第１の電流−電圧変換回路（I-V1）と第２の電流−電圧変換回路（I-V2）において、並列接続される抵抗R2とR4を同一に分割してR2A、R2BとR4A、R4Bとしてそれぞれの分圧電圧をOP amp（AP1）の差動入力信号電圧としている。
【０１３８】
第１から第３の電流−電圧変換回路（Ｉ−Ｖ変換回路）の回路トポロジを統一することで回路動作が同一になり、プロセスにゆらぎが生じてもその変動は同じように変化するものと期待でき、出力電圧の電圧特性は製造バラツキに対して小さくなるものと期待される。
【０１３９】
本実施例の動作について説明する。図４においては、OP ampがpチャネルトランジスタを入力対とする差動対で構成されているとすると、入力電圧は0V程度から動作可能である。したがって、電源電圧を下げて低電圧化する場合には、OP ampの動作電圧がより下げられるように入力電圧はできるだけ低い方が良い。
【０１４０】
図７は、図４において、抵抗R2とR4をそれぞれ分割してR2AとR2B、R4AとR4Bにした場合を示している。
【０１４１】
ここで、
R2A：R2B＝R4A：R4B (51)
に設定すれば、分圧抵抗の中点からVA、VBに比例した電圧が得られる。
【０１４２】
すなわち、
VAR2B/(R2A＋R2B)＝VBR4B/(R4A＋R4B) (52)
となる。すなわち、VA＝VBとなるように制御される。したがって、図４と同様に、基準電圧回路が実現できる。
【０１４３】
［シミュレーション値の例］
SPICEシミュレーションの例として、R1＝5.24KΩ、R3＝8KΩとし、R2A＝R4A＝170KΩ、R2B＝R4B＝30KΩ、R5＝185.9 KΩ、R6＝100 KΩ、D1：D2：D3＝1：2：1の設定（N＝２）にしたら、VREFは、−46℃で898.2ｍV、27℃で903.1mV、100℃で898.2mVが得られ、温度特性は、146℃の変化で−0.543%となり、常温で最大電圧となり、低温、高温で電圧が微小に減少する微小ではあるがお椀を伏せた型の温度特性が得られた。実用上では、温度特性は小さいために問題とはならない。
【実施例５】
【０１４４】
同様に、図８に示すように、図５に示した回路においても、抵抗R2とR4をそれぞれ分割してR2AとR2B、R4AとR4Bにする。
【０１４５】
このことにより、OP ampの入力電圧を下げることができ、OP ampの動作電圧を下げることで低電圧化を図ることができる。
【実施例６】
【０１４６】
同様に、図９に示すように、図６に示した回路においても、抵抗R2とR4をそれぞれ分割してR2AとR2B、R4AとR4Bにする。
【０１４７】
このことにより、、OP ampの入力電圧を下げることができ、OP ampの動作電圧を下げることで低電圧化を図ることができる。
＜発明の他の実施の形態＞
【０１４８】
図３に示した基準電圧回路において、I-V1、I-V2の比較される２つの電流−電圧変換回路に、いずれも図２(b)に示した電流−電圧変換回路を用いることができる。
【実施例７】
【０１４９】
図１０に示す基準電圧回路は、図３に示した回路において、I-V1、I-V2、I-V3の３つの電流−電圧変換回路に、いずれも図２(b)に示した電流−電圧変換回路を用いた例である。
【０１５０】
本実施例の動作について説明する。図１０において、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (53)
となる。
【０１５１】
ただし、制御回路（OP amp）により、
VA＝VB (54)
となっている。
【０１５２】
ここで、
I1＝(VA−VF1)/R1 (55)
I2＝(VB−VF2)/R3 (56)
である。
【０１５３】
(55)式と(56)式を(54)式に代入して、VA(＝VB)について解くと、
VA＝{R1R3/(R3−R1)}(VF1/R1−VF2/R3) (57)
となる。
【０１５４】
(55)式と(56)式に代入すると、
I1＝I2＝(VF1−VF2)/(R3−R1)＝ΔVF/(R3−R1) (58)
と求められる。
【０１５５】
したがって、
VA＝VF1＋{R1/(R3−R1)}ΔVF (59)
VB＝VF2＋{R3/(R3−R1)}ΔVF (60)
とも書き表される。
【０１５６】
ここで、注意すべきは、これらの回路解析式では、ダイオード（またはダイオード接続されたバイポーラトランジスタ）に並列接続された抵抗R2、R4が現れていない点である。実際の回路上では、ダイオード（またはダイオード接続されたバイポーラトランジスタ）に並列接続された抵抗R2、R4はダイオード（またはダイオード接続されたバイポーラトランジスタ）に流れる電流を変化させ、特に温度特性に影響を及ぼすことになる。
【０１５７】
例えば、R2とR3の大きさを極端に違わせると、２つのダイオード（またはダイオード接続されたバイポーラトランジスタ）に流れる電流を大きく変化させて、順方向電圧の（負の）温度特性の値を変えることが可能となる。
【０１５８】
図１０のように、出力回路の第３の電流−電圧変換回路を図２(b)にすると、
I3＝(VREF−VF3)/R5 (61)
となっている。
【０１５９】
(61)式より、
VREF＝VF3＋R5×I3 (62)
と求められる。
【０１６０】
(62)式には、抵抗分圧比の項{R6/(R5＋R6)}がかかっていない。しかし、回路上ではダイオードD3に並列に抵抗R6が接続されており、(62)式では抵抗R6の存在感が薄い。今、ダイオードD3に流れる電流をIF3とすると、
I3＝IF3＋VF3/R6 (63)
と表され、(63)式を(62)式に代入すると、
VREF＝(1−R5/R6)VF3＋R5×IF3 (64)
と表される。
【０１６１】
すなわち、R5＜R6なる条件で、ダイオードの順方向電圧VF3を(1−R5/R6)（＜1）に圧縮し、それにダイオードに流れる電流IF3と抵抗R5の積を加算した電圧がVREFになっていることを示している。ここで、VF3は、およそ−1.9mV/℃前後の温度特性を持つが、それを(1−R5/R6)（＜1）に圧縮している。したがって、出力される基準電圧VREFの温度特性を相殺するためには、負の温度特性が−1.9mV/℃前後の(1−R5/R6)（＜1）に圧縮された小さな負の温度特性と、それに見合う小さな正の温度特性とを加算すれば良いのは、これまでと同様である。
【０１６２】
すなわち、電流I3に正の温度特性を持たせることで、ダイオードに流れる電流IF3の温度特性も正の温度特性を維持し、(1−R5/R6)VF3の負の温度特性に相当する正の温度特性を持つ電圧R5×IF3を発生させることで、温度特性を持たない基準電圧VREFが得られる。
【０１６３】
上述した説明のように、図２(b)に示した電流−電圧変換回路でも、出力線圧VREFを1.2Vよりも低い任意の電圧値に設定できることがわかる。すなわち、図２(b)の電流−電圧変換回路と、図２(a)の電流−電圧変換回路は、およそ類似しており、図２(b)に示した電流−電圧変換回路図においても、図２(a)に示した電流−電圧変換回路と同等の特性を実現できる。
【実施例８】
【０１６４】
図１１に示す基準電圧回路は、図３に示した回路において、I-V1、I-V2の２つの電流−電圧変換回路に、いずれも図２(b)に示した電流−電圧変換回路を用い、出力のI-V3の電流−電圧変換回路には、図２(a)に示した電流−電圧変換回路を用いた例である。
【０１６５】
図１１において、ＭＯＳトランジスタＭ１とＭ２とＭ３の電流が等しい（I1＝I2＝I3）とすると、出力回路では
I3＝(VREF−VF3)/R5＋VREF/R6 (65)
となるから、
VREF＝{R6/(R5＋R6)}{VF3＋R5×I3} (66)
と表される。
【０１６６】
ここで、{VF3＋R5×I3}にかかる{R6/(R5＋R6)}の項は、抵抗R5と抵抗R6の抵抗分圧比を示し、電圧{VF3＋R5×I3}が抵抗R5と抵抗R6の抵抗比で、より低い電圧に分圧されることを示している。すなわち、低電圧化回路であると言える。
【０１６７】
また、VF3は、およそ−1.9mV/℃の温度特性を持つ。したがって、電圧{VF3＋R5×I3}が温度特性を持たないようにするためには、R5×I3が正の温度特性を持つ必要がある。すなわち、抵抗R5の温度特性を無視すれば、電流I3が正の温度特性を持つ必要がある。
【０１６８】
今、I1＝I2＝I3であるから、たとえば、(58)式において、ΔVF（＝(VF1−VF2)）には正の温度特性を持たせられないが、抵抗比(R3−R1)を設定することで、正の温度特性を持たせられ、任意の電流値I1(＝I2＝I3)が得られる。
【０１６９】
したがって、抵抗分圧比{R6/(R5＋R6)}は温度特性を持たないから、R5×I3に正の温度特性を持たせることで出力電圧VREFの温度特性を相殺することができる。
【実施例９】
【０１７０】
同様に、図２(a)と図２(b)に示した回路を、第１の電流−電圧変換回路と第２の電流−電圧変換回路のいずれかに任意に利用することができる。具体的な回路図は、図６から図８に示される。
【０１７１】
例えば、図２(b)に示す回路を第１の電流−電圧変換回路（I-V1）と第２の電流−電圧変換回路（I-V2）に用い、図２(c)に示す回路を出力の電流−電圧変換回路（I-V3）にした場合には図１２のようになる。
【０１７２】
本実施例の動作について説明する。図１２において、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (67)
となる。
【０１７３】
ただし、制御回路（OP amp）により
VA＝VB (68)
となっている。
【０１７４】
ここで、
I1＝(VA−VF1)/R1 (69)
I2＝(VB−VF2)/R3 (70)
である。
【０１７５】
(69)式と(70)式を(67)式に代入して、VA(＝VB)について解くと、
VA＝{R1R3/(R3−R1)}(VF1/R1−VF2/R3) (71)
となる。
【０１７６】
(69)式と(70)式に代入すると、
I1＝I2＝(VF1−VF2)/(R3−R1)＝ΔVF/(R3−R1) (72)
と求められ、
VA＝VF1＋{R1/(R3−R1)}ΔVF (73)
VB＝VF2＋{R3/(R3−R1)}ΔVF (74)
とも書き表される。
【０１７７】
ここで、注意すべきは、これらの回路解析式ではダイオード（またはダイオード接続されたバイポーラトランジスタ）に並列接続された抵抗R2、R4が現れていない点である。
【０１７８】
実際の回路上では、ダイオード（またはダイオード接続されたバイポーラトランジスタ）に並列接続された抵抗R2、R4はダイオード（またはダイオード接続されたバイポーラトランジスタ）に流れる電流を変化させ、特に温度特性に影響を及ぼすことになる。
【０１７９】
例えば、R2とR3の大きさを極端に異ならせると、２つのダイオード（またはダイオード接続されたバイポーラトランジスタ）に流れる電流を大きく変化させて、順方向電圧の（負の）温度特性の値を変えることが可能となる。
【０１８０】
［シミュレーション値の例］
SPICEシミュレーションでは、R1<R3（R1＝1.2KΩ、R3＝2.408KΩ）とし、R2をR4の2倍程度（R2＝70KΩ、R4＝38KΩ）の設定（N＝２）にしたら、VREFは、R5＝20kΩとして、−46℃で542.5ｍV、27℃で541.5mV、100℃で542.4mVが得られ、温度特性は、146℃の変化で、＋0.185%となり、常温で最小電圧となり、低温、高温で電圧が微小に上昇する極微小ではあるが、お椀型の温度特性が得られた。実際には温度特性は無いようなものである。
【０１８１】
シミュレーションでは、抵抗の値を変えることで、お椀を伏せた型にもなった。抵抗の値を変えていくと、直線化でき、たまたま、上記の値の場合に直線を多少越えてしまいお椀型の温度特性となった。
【０１８２】
このように、図１２の回路解析式(72)式でのΔVFと、図６の回路解析式(45)式でのΔVFとは全く異なった温度特性を持つことが理解されよう。
＜発明の他の実施の形態＞
【０１８３】
図３に示した基準電圧回路において、I-V1、I-V2の比較される２つの電流−電圧変換回路のいずれかに、図２(a)と図２(b)に示した電流−電圧変換回路を任意に用いることができる。
【０１８４】
また、I-V3の出力回路の電流−電圧変換回路には、図２(a)と図２(b)と図２(c)に示した任意の電流−電圧変換回路を用いることができる。
【０１８５】
同様に、図３に示した基準電圧回路において、図２(a)と図２(b)に示した回路を第１の電流−電圧変換回路と第２の電流−電圧変換回路のいずれかに任意に利用することができる。
【０１８６】
また、出力回路の電流−電圧変換回路には、図２(a)と図２(b)と図２(c)に示した任意の電流−電圧変換回路を用いることができる。具体的な回路図は図１３から図１６に示される。
【実施例１０】
【０１８７】
図１３の基準電圧回路は、第１の電流−電圧変換回路に、図２(b)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に、図２(a)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に、図２(a)に示した電流−電圧変換回路を用いている。
【０１８８】
図１３において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは、第１の電流−電圧変換回路（抵抗Ｒ１と、並列回路（抵抗Ｒ２とダイオードＤ１）よりなる）により発生し、電圧VBは、第２の電流−電圧変換回路（直列回路（抵抗Ｒ３とダイオードＤ２）と抵抗Ｒ４の並列回路よりなる）により発生する電圧である。ここでは、第１の電流−電圧変換回路として図２(b)に示した電流−電圧変換回路を、第２の電流−電圧変換回路として図２(a)に示した電流−電圧変換回路を、第３の電流−電圧変換回路として図２(a)に示した電流−電圧変換回路を用いている。
【０１８９】
図１３において、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (75)
となる。
【０１９０】
ただし、制御回路（OP amp）により
VA＝VB (76)
となっている。
【０１９１】
ここで、
I1＝(VA−VF1)/R1 (77)
I2＝(VB−VF2)/R3＋VB/R4 (78)
である。
【０１９２】
(77)式と(78)式を(75)式に代入して、VA(＝VB)について解くと、
VA＝VB＝{R1R3R4/(R3R4−R1R4−R3R1)}(VF1/R1−VF2/R3)
＝R4(R3VF1−R1VF2)/(R3R4−R1R4−R3R1) (79)
となる。
【０１９３】
(77)式と(78)式に代入すると、
I1＝I2＝{(R3＋R4)VF1−R4VF2}/(R3R4−R1R4−R3R1) (80)
と求められる。
【０１９４】
また、出力電流I3は
I3＝(VREF−VF3)/R5＋VREF/R6 (81)
と表される。
【０１９５】
したがって、
VREF＝{R6/(R5＋R6)}(VF3＋R5×I3) (82)
となる。
【０１９６】
ここで、{VF3＋R5×I3}にかかる{R6/(R5＋R6)}の項は、抵抗R5と抵抗R6の抵抗分圧比を示し、電圧{VF3＋R5×I3}が抵抗R5と抵抗R6の抵抗比でより低い電圧に分圧されることを示している。すなわち、低電圧化回路であると言える。
【０１９７】
また、VF3はおよそ−1.9mV/℃の温度特性を持つ。したがって、電圧{VF3＋R5×I3}が温度特性を持たないようにするためには、R5×I3が正の温度特性を持つ必要がある。
【０１９８】
すなわち、抵抗R5の温度特性を無視すれば、電流I3が正の温度特性を持つ必要がある。抵抗分圧比{R6/(R5＋R6)}は温度特性を持たないから、R5×I3に正の温度特性を持たせることで出力電圧VREFの温度特性を相殺することができることがわかる。
【０１９９】
あるいは、
VREF＝{R5R6/(R5＋R6)}[{(R3＋R4)VF1−R4VF2}/(R3R4−R1R4−R3R1)−VF3/R5] (83)
とも表される。
【０２００】
しかし、(83)式から容易にわかるように、VF1、VF2、VF3は、いずれも負の温度特性（およそ−1.9mV/℃前後の値）を持つが、それぞれが重み付けされて加減算されることにより、ＶREFの温度特性を相殺できる。
【実施例１１】
【０２０１】
図１４の基準電圧回路は、第１の電流−電圧変換回路に、図２(b)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に、図２(a)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に、図２(c)に示した電流−電圧変換回路を用いている。
【０２０２】
図１４において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路により発生し、電圧VBは第２の電流−電圧変換回路により発生する電圧である。
【０２０３】
前述したように、この基準電圧回路は、
第１の電流−電圧変換回路に、図２(b)に示した電流−電圧変換回路を、
第２の電流−電圧変換回路に、図２(a)に示した電流−電圧変換回路を、
第３の電流−電圧変換回路に、図２(c)に示した電流−電圧変換回路
を用いている。この回路構成は、図１３において、出力回路の第３の電流−電圧変換回路を、抵抗に変更しただけであり、(75)式から(80)式が同様に成り立つ。
【０２０４】
したがって、出力される基準電圧VREFは、
VREF＝R5×I3＝R5{(R3＋R4)VF1−R4VF2}/(R3R4−R1R4−R3R1) (84)
と表される。
【０２０５】
(84)式から容易にわかるように、VF1、VF2はいずれも負の温度特性（およそ−1.9mV/℃前後の値）を持つが、それぞれが重み付けされて加減算されることによりVREFの温度特性を相殺できる。
【０２０６】
［シミュレーション値の例］
そこで、図１４を、SPICEシミュレーションしてみると、R1＝3KΩ、R3＝4.5KΩとし、R2＝R4＝100KΩ、N＝３に設定すると、VREFはR5＝10kΩとして、−46℃で450.2ｍV、27℃で451.9mV、100℃で449.9mVが得られ、温度特性は、146℃の変化で−0.376%となった。このように、手計算による回路解析は出来なくても、基準電圧回路としての動作はシミュレーションにより確認できる。
【０２０７】
同様に、図１３においても、各素子の定数を設定することで所望の基準電圧回路の特性が得られるものと考えられる。
【実施例１２】
【０２０８】
図１５の基準電圧回路は、第１の電流−電圧変換回路に図２(a)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に図２(b)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に図２(b)に示した電流−電圧変換回路を用いている。
【０２０９】
本実施例の動作を説明する。図１５において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路により発生し、電圧VBは第２の電流−電圧変換回路により発生する電圧である。
【０２１０】
ここでは、第１の電流−電圧変換回路に、図２(a)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に、図２(b)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に、図２(b)に示した電流−電圧変換回路を用いている。図１５において、ＭＯＳトランジスタＭ１とＭ２の電流が等しいとすると、
I1＝I2 (85)
となる。
【０２１１】
ただし、制御回路（OP amp）により、
VA＝VB (86)
となっている。
【０２１２】
ここで、
I1＝(VA−VF1)/R1＋VA/R2 (87)
I2＝(VB−VF2)/R3 (88)
である。
【０２１３】
(87)式と(88)式を(85)式に代入して、VA(＝VB)について解くと、
VA＝VB＝{R1R2R3/(R2R3＋R1R3−R1R2)}(VF1/R1−VF2/R3)
＝(R2R3VF1−R1R2VF2)/ (R2R3＋R1R3−R1R2) (89)
となる。
【０２１４】
(87)式と(88)式に代入すると、
I1＝I2＝{R2VF1−(R1＋R2)VF2}/(R2R3＋R1R3−R1R2) (90)
と求められる。
【０２１５】
また、出力電流I3は、
I3＝(VREF−VF3)/R5＋VREF/R6 (91)
と表される。
【０２１６】
したがって、
VREF＝{R6/(R5＋R6)}(VF3＋R5×I3) (92)
となる。
【０２１７】
ここで、{VF3＋R5×I3}にかかる{R6/(R5＋R6)}の項は、抵抗R5と抵抗R6の抵抗分圧比を示し、電圧{VF3＋R5×I3}が抵抗R5と抵抗R6の抵抗比でより低い電圧に分圧されることを示している。すなわち、低電圧化回路であると言える。
【０２１８】
また、VF3はおよそ−1.9mV/℃の温度特性を持つ。したがって、電圧{VF3＋R5×I3}が温度特性を持たないようにするためには、R5×I3が正の温度特性を持つ必要がある。すなわち、抵抗R5の温度特性を無視すれば、電流I3が正の温度特性を持つ必要がある。
【０２１９】
抵抗分圧比{R6/(R5＋R6)}は、温度特性を持たないから、R5×I3に正の温度特性を持たせることで、出力電圧VREFの温度特性を相殺することができることがわかる。
【０２２０】
あるいは、
VREF＝{R5R6/(R5＋R6)}[{R2VF1−(R1＋R2)VF2}/(R2R3＋R1R3−R1R2)−VF3/R5] (93)
とも表される。
【０２２１】
しかし、(83)式から容易にわかるように、VF1、VF2、VF3はいずれも負の温度特性（およそ−1.9mV/℃前後の値）を持つが、それぞれが重み付けされて加減算されることによりVREFの温度特性を相殺できる。
【実施例１３】
【０２２２】
図１６の基準電圧回路は、第１の電流−電圧変換回路に図２(a)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に図２(b)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に図２(c)に示した電流−電圧変換回路を用いている。
【０２２３】
本実施例の動作を説明する。図１６において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路により発生し、電圧VBは第２の電流−電圧変換回路により発生する電圧である。
【０２２４】
前述したように、この基準電圧回路は、第１の電流−電圧変換回路に図２(a)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に図２(b)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に図２(c)に示した電流−電圧変換回路を用いている。この回路構成は、図１３において出力の電流−電圧変換回路（Ｒ５、Ｄ３の直列回路にＲ６を並列接続）を抵抗（Ｒ５）に変更しただけであり、(85)式から(91)式が同様に成り立つ。
【０２２５】
したがって、出力される基準電圧VREFは、
VREF＝R5×I3
＝R5{R2VF1−(R1＋R2)VF2}/(R2R3＋R1R3−R1R2) (94)
と表される。
【０２２６】
(84)式から容易にわかるように、VF1、VF2はいずれも負の温度特性（およそ−1.9mV/℃前後の値）を持つが、それぞれが重み付けされて加減算されることによりVREFの温度特性を相殺できる。
【０２２７】
さらに言えば、図４乃至図１６では、動作説明が簡単になるように、カレントミラー回路に単純カレントミラー回路を用いた場合について説明した。
【０２２８】
しかし、最近では、CMOSプロセスの微細化が著しく進み、トランジスタのチャネル長変調の影響が出やすく、例えば、図４の回路においては、MOSトランジスタM1とM2とはドレイン−ソース電圧が等しいが、MOSトランジスタM3とは、ドレイン−ソース電圧に多少の違いが生じる。特に、温度変動時には、MOSトランジスタM1-M2とM3のドレイン−ソース電圧は、ダイオードの順方向電圧の温度特性による変動分だけ変動することになる。したがって、厳密に見れば、極多少ではあるがトランジスタのチャネル長変調の影響が見出せる。このために、カレントミラー回路に、カスコードカレントミラー回路などを用いて、この影響を低減することが通常行われている。
【０２２９】
また、図４〜図１６においては、第１の電流−電圧変換回路と第２の電流−電圧変換回路は同じ回路トポロジであり、ダイオード（またはダイオード接続されたバイポーラトランジスタ）には抵抗が直列接続されている。一般に、従来回路のように、ダイオード（またはダイオード接続されたバイポーラトランジスタ）とダイオード（またはダイオード接続されたバイポーラトランジスタ）に抵抗が直列接続された回路では素子バラツキに対する感度の大きさが問題となる。
【０２３０】
バイポーラプロセスにおいては、線形カレントミラー回路のように電流比が必要となる回路では、バイポーラトランジスタのエミッタ抵抗を挿入することが普通に行われ、バイポーラトランジスタのエミッタを直接接地することは避けてきており、電流比が変化する非線形カレントミラー回路においては、一方のバイポーラトランジスタのエミッタを直接接地し他方のバイポーラトランジスタのエミッタはエミッタ抵抗を介して接地するカレントミラー回路、例えば、ワイドラーカレントミラー回路が用いられることがあった。しかし、基準電流／電圧回路のような場合には、素子間の整合をとり、このように抵抗を挿入する方が、素子バラツキの影響を多少なりとも低減できると考えられてきており、これまで実行されて来ていた。本願においても、この考え方を踏襲している訳である。
【０２３１】
しかし、図４、図６の場合には、一見すると、たまたま、回路解析が成功しているように見受けられるが、このように、抵抗を挿入すると、回路解析は、一般には手計算では行えなくなり、通常用いられているSPICE等の回路シミュレーションによって、その回路特性を見極めることが行われて来た。本願においても、一部ではあるが、SPICEを用いた回路シミュレーションによって、請求する基準電圧回路の特性確認を行っている。
【０２３２】
さらに、図１７のように、２つのダイオードをそれぞれ第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続しても、温度特性が相殺された基準電圧回路を実現することができる。
【実施例１４】
【０２３３】
実施例１４では、図１８に示すように、単位ダイオードD3、D4を、それぞれ図２(a)に示した第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続する。
【０２３４】
図１８において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。
【０２３５】
電圧VAは、第１の電流−電圧変換回路（I-Ｖ1）と並列接続されたダイオードD3により発生し、電圧VBは第２の電流−電圧変換回路（I-Ｖ2）と並列接続されたダイオードD4により発生する電圧である。
【０２３６】
ここでは、第１乃至第３の電流−電圧変換回路には、いずれも図２(a)に示した電流−電圧変換回路を用いている。
【０２３７】
本実施例の動作について説明する。簡単にするために、R2＝R4とすると、
I1＝I2 (95)
VF3＝VF4 (96)
となる。
【０２３８】
ここで、単位ダイオードD3、D4に流れる電流が等しく、IFとすると、
I1＝VF3/R2＋IF＋(VF3−VF1)/R1
＝VF3/R2＋IF＋ΔVF1/R1 (97)
I2＝VF4/R4＋IF＋(VF4−VF2)/R3
＝VF3/R2＋IF＋ΔVF2/R3 (98)
と表わされる。
【０２３９】
したがって、
ΔVF1/R1＝ΔVF2/R3 (99)
となる。
【０２４０】
ここで、単位ダイオードD3、D4に流れる電流IFと、抵抗R1、R3に流れる電流ΔVF1/R1(＝ΔVF2/R3)が、いずれも正の温度特性を持つものと仮定すると、抵抗R2、R4に流れる電流VF3/R2(＝VF4/R4)は、負の温度特性を持つ。
【０２４１】
今、VF3の温度特性を−1.9mV/℃、ΔVF1の温度特性を、＋0.0853mV/℃と仮定すれば、
VF3/R2：(IF＋ΔVF1/R1)＝1：22.27
に設定すると、駆動電流I1は、温度特性を持たなくなる。
【０２４２】
すなわち、R2>R1に設定し、ダイオードD1とD3に流れる電流の和が抵抗R2に流れる電流の22.27倍にすれば良い。実際には、抵抗R1、R2、R3、R4（、R5）は温度特性を持ち、それらは互いに同じ温度特性を持つとすれば、出力される基準電圧VREFが温度特性を持たないようにすることもできる。
【０２４３】
逆に、(IF＋ΔVF1/R1)/( VF3/R2)＞22.27に設定することで、駆動電流I1は正の温度特性を持たせることができる。
【０２４４】
また、出力には、図２(a)に示した電流−電圧変換回路を用いると、出力される基準電圧VREFは、
VREF＝{R6/(R5＋R6)}(VF5＋R5×I3) (100)
となる。
【０２４５】
ここで、{VF5＋R5×I3}にかかる{R6/(R5＋R6)}の項は、抵抗R5と抵抗R6の抵抗分圧比を示し、電圧{VF5＋R5×I3}が抵抗R5と抵抗R6の抵抗比でより低い電圧に分圧されることを示している。すなわち、低電圧化回路であると言える。
【０２４６】
また、VF5はおよそ−1.9mV/℃の温度特性を持つ。したがって、電圧{VF5＋R5×I3}が温度特性を持たないようにするためには、R5×I3が正の温度特性を持つ必要がある。
【０２４７】
すなわち、抵抗R5の温度特性を無視すれば、電流I3が正の温度特性を持つ必要がある。抵抗分圧比{R6/(R5＋R6)}は温度特性を持たないから、R5×I3に正の温度特性を持たせることで出力電圧VREFの温度特性を相殺することができることがわかる。
【０２４８】
I1＝I2＝I3
であるから、
VREF＝{R6/(R5＋R6)}{VF5＋R5(VF3/R2＋IF＋ΔVF1/R1)}
＝{R6/(R5＋R6)}{VF5＋R5(VF3/R2＋IF＋ΔVF2/R3)} (101)
となる。
【０２４９】
上述したように、R5×I3に正の温度特性を持たせられ、出力電圧VREFの温度特性を相殺することができる。
【実施例１５】
【０２５０】
図１９に示すように、単位ダイオードD3、D4をそれぞれ図２(a)に示した第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続する。図１９において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。
【０２５１】
電圧VAは第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。ここでは、第１から第２の電流−電圧変換回路には、いずれも図２(a)に示した電流−電圧変換回路を用い、第３の電流−電圧変換回路には、図２(b)に示した電流−電圧変換回路を用いている。
【０２５２】
本実施例の動作について説明する。図１９において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。ここでは、第１の電流−電圧変換回路に図２(a)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に図２(a)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に図２(b)に示した電流−電圧変換回路を用いている。この回路構成は、図１８において出力の電流−電圧変換回路を図２(b)に示した電流−電圧変換回路に変更しただけであり、(95)式から(100)式が同様に成り立つ。
【０２５３】
図１９のように、出力の電流−電圧変換回路を図２(b)にすると、
I3＝(VREF−VF3)/R5 (102)
となっている。
【０２５４】
(102)式より、出力される基準電圧VREFは、
VREF＝VF3＋R5×I3 (103)
と求められる。
【０２５５】
(103)式には、抵抗分圧比の項{R6/(R5＋R6)}がかかっていない。しかし、回路上では、ダイオードD3に並列に抵抗R6が接続されており、(103)式では抵抗R6の存在感が薄い。今、ダイオードD3に流れる電流をIF3とすると、
I3＝IF3＋VF3/R6 (104)
と表される。
【０２５６】
(104)式を(103)式に代入すると、
VREF＝(1−R5/R6)VF3＋R5×IF3 (105)
と表される。
【０２５７】
すなわち、R5＜R6なる条件で、ダイオードの順方向電圧VF3を(1−R5/R6)（＜1）に圧縮し、それにダイオードに流れる電流IF3と抵抗R5の積を加算した電圧がVREFになっていることを示している。ここで、VF3はおよそ−1.9mV/℃前後の温度特性を持つが、それを(1−R5/R6)（＜1）に圧縮している。したがって、出力される基準電圧VREFの温度特性を相殺するためには、負の温度特性が−1.9mV/℃前後の(1−R5/R6)（＜1）に圧縮された小さな負の温度特性とそれに見合う小さな正の温度特性とを加算すれば良いのは、これまでと同様である。すなわち、電流I3に正の温度特性を持たせることで、ダイオードに流れる電流IF3の温度特性も正の温度特性を維持し、(1−R5/R6)VF3の負の温度特性に相当する正の温度特性を持つ電圧R5×IF3を発生させることで、温度特性を持たない基準電圧VREFが得られる。
【０２５８】
上述した説明のように、図２(b)に示した電流−電圧変換回路でも、出力線圧VREFを1.2Vより低い任意の電圧値に設定できることがわかる。すなわち、図２(b)の電流−電圧変換回路と、図２(a)の電流−電圧変換回路は、およそ類似しており、図２(b)に示した電流−電圧変換回路図においても、図２(a)に示した電流−電圧変換回路と同等の特性を実現できる。
【実施例１６】
【０２５９】
図２０に示すように、単位ダイオードD3、D4を、それぞれ図２(a)に示した第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続する。図２０において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは、第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。
【０２６０】
ここでは、第１から第２の電流−電圧変換回路には、いずれも図２(a)に示した電流−電圧変換回路を用い、第３の電流−電圧変換回路には図２(c)に示した電流−電圧変換回路を用い、出力の電流−電圧変換回路を抵抗にすることで回路の簡略化している。
【０２６１】
図２０において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。ここでは、第１の電流−電圧変換回路に、図２(a)に示した電流−電圧変換回路を、第２の電流−電圧変換回路に図２(b)に示した電流−電圧変換回路を、第３の電流−電圧変換回路に図２(c)に示した電流−電圧変換回路を用いている。この回路構成は、図１８において出力の電流−電圧変換回路を抵抗に変更しただけであり、(95)式から(100)式が同様に成り立つ。
【０２６２】
図２０において、ＭＯＳトランジスタM1とＭ２とＭ３の電流が等しい（I1＝I2＝I3）とすると、出力回路から出力される基準電圧VREFは、
VREF＝R5I3
＝(R5/R2)[VF3＋{R2IF＋(R2/R1)ΔVF1}]
＝(R5/R2)[VF3＋{R2IF＋(R2/R3)ΔVF2}] (106)
と表される。
【０２６３】
ここで、単位ダイオードD3、D4に流れる電流IFと抵抗R1、R3に流れる電流ΔVF1/R1(＝ΔVF2/R3)がいずれも正の温度特性を持つものと仮定すると、抵抗R2、R4に流れる電流VF3/R2(＝VF4/R4)は負の温度特性を持つ。
【０２６４】
今、VF3の温度特性を−1.9mV/℃、ΔVF1の温度特性を＋0.0853mV/℃と仮定すれば、
VF3/R2：(IF＋ΔVF1/R1)＝1：22.27
に設定すると駆動電流I1は温度特性を持たなくなる。すなわち、R2>R1に設定し、ダイオードD1とD3に流れる電流の和が抵抗R2に流れる電流の22.27倍にすれば良い。
【０２６５】
実際には、抵抗R1、R2、R3、R4（、R5）は、温度特性を持ち、それらは互いに同じ温度特性を持つとすれば、出力される基準電圧VREFが温度特性を持たないように出力電圧VREFの温度特性を相殺することもできる。すなわち、温度特性を持たない基準電圧VFEFが得られる。ここで、抵抗比(R5/R2)は任意に設定でき、1<(R5/R2)に設定すれば、VREFは1.2Vよりも高い電圧となり、1>(R5/R2)に設定すればVREFは1.2Vよりも低い電圧となることは、従来技術の場合と同様である。
【０２６６】
特に、VREFが1.2Vよりも低い電圧となる1>(R5/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF＝1.0Vに設定すれば、電源電圧が1.2V程度から動作させることができる。
【０２６７】
［シミュレーション値の例］
SPICEシミュレーションの例として、R1＝3KΩ、R3＝9KΩとし、R2＝R4＝55KΩに設定（N＝3）したらVREFはR5＝40KΩとして、−46℃で964.6ｍV、27℃で968.7mV、100℃で965.7mVが得られ、温度特性は146℃の変化で−0.423%となり、常温で最大電圧となり、低温、高温で電圧が微小に減少する。微小ではあるがお椀を伏せた型の温度特性が得られた。
【０２６８】
同様に、図１７に示した回路においても、OP amp（AP1）の電源電圧をできるだけ下げるために、図２１に示すように、並列接続される抵抗R2とR4を同一に分割してR2A、R2BとR4A、R4Bとしてそれぞれの分圧電圧をOP amp（AP1）の差動入力信号電圧とすることができる。
【０２６９】
ここで、VAとVBは等しく制御されるが、ダイオードを介した電圧であるから、常温から±50℃程度の温度変化を想定すると、1.1V〜0.5V程度の電圧となる。したがって、OP amp（AP1）はpチャネルトランジスタ入力の差動対となり、0Vの入力信号電圧から動作可能である。このために、OP amp（AP1）の電源電圧は入力信号電圧が低ければ低い程電源電圧を下げられる。すなわち、抵抗R2とR4を分割することで入力信号電圧を下げられ、その結果、電源電圧も下げられる。
【実施例１７】
【０２７０】
図２１に示すように、単位ダイオードD3、D4をそれぞれ図２(a)に示した第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続する。図２１において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。
【０２７１】
また、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路において、並列接続される抵抗R2とR4を同一に分割して、R2A、R2BとR4A、R4Bとして、それぞれの分圧電圧をOP amp（AP1）の差動入力信号電圧としている。ここでは、第１から第２の電流−電圧変換回路には、いずれも図２(a)に示した電流−電圧変換回路を用い、第３の電流−電圧変換回路には、図２(a)に示した電流−電圧変換回路を用いている。
【０２７２】
本実施例の動作を説明する。図２１においては、OP ampがpチャネルトランジスタを入力対とする差動対で構成されているとすると、入力電圧は0V程度から動作可能である。したがって、電源電圧を下げて低電圧化する場合にはOP ampの動作電圧がより下げられるように入力電圧はできるだけ低い方が良い。
【０２７３】
図２１は、図１８において、抵抗R2とR4をそれぞれ分割してR2AとR2B、R4AとR4Bにした場合を示している。
【０２７４】
ここで、
R2A：R2B＝R4A：R4B (107)
に設定すれば、分圧抵抗の中点からVA、VBに比例した電圧が得られる。
【０２７５】
すなわち、
VAR2B/(R2A＋R2B)＝VBR4B/(R4A＋R4B) (108)
となる。VA＝VBとなるように制御される。したがって、図１８と同様に、基準電圧回路が実現できる。
【実施例１８】
【０２７６】
図２２に示すように、単位ダイオードD3、D4を、それぞれ図２(a)に示した第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続する。図２２において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。
【０２７７】
電圧VAは第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。また、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路において、並列接続される抵抗R2とR4を同一に分割してR2A、R2BとR4A、R4Bとしてそれぞれの分圧電圧をOP amp（AP1）の差動入力信号電圧としている。
【０２７８】
ここでは、第１から第２の電流−電圧変換回路にはいずれも図２(a)に示した電流−電圧変換回路を用い、第３の電流−電圧変換回路には図２(b)に示した電流−電圧変換回路を用いている。
【０２７９】
本実施例の動作について説明する。図２２においては、OP ampがpチャネルトランジスタを入力対とする差動対で構成されているとすると、入力電圧は0V程度から動作可能である。したがって、電源電圧を下げて低電圧化する場合にはOP ampの動作電圧がより下げられるように入力電圧はできるだけ低い方が良い。この場合にも、VA＝VBとなるように制御され、図１９と同様に、同一特性の基準電圧回路が実現できる。
【実施例１９】
【０２８０】
図２３に示すように、単位ダイオードD3、D4を、それぞれ図２(a)に示した第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続する。図２３において、OP ampにより比較される２つの電圧VAとVBが等しくなるように制御される。電圧VAは第１の電流−電圧変換回路と並列接続されたダイオードにより発生し、電圧VBは第２の電流−電圧変換回路と並列接続されたダイオードにより発生する電圧である。
【０２８１】
また、比較される第１の電流−電圧変換回路と第２の電流−電圧変換回路において、並列接続される抵抗R2とR4を同一に分割して、R2A、R2Bと、R4A、R4Bとして、それぞれの分圧電圧をOP amp（AP1）の差動入力信号電圧としている。ここでは、第１から第２の電流−電圧変換回路には、いずれも図２(a)に示した電流−電圧変換回路を用い、第３の電流−電圧変換回路には、図２(c)に示した抵抗を電流−電圧変換回路を用いて出力回路を簡略化している。
【０２８２】
本実施例の動作について説明する。図２３においては、OP ampがpチャネルトランジスタを入力対とする差動対で構成されているとすると、入力電圧は0V程度から動作可能である。したがって、電源電圧を下げて低電圧化する場合にはOP ampの動作電圧がより下げられるように入力電圧はできるだけ低い方が良い。
【０２８３】
この場合にも、VA＝VBとなるように制御され、図２０と同様に、同一特性の基準電圧回路が実現できる。
＜発明の他の実施の形態＞
【０２８４】
図１７においては、第１の電流−電圧変換回路と第２の電流−電圧変換回路には図２(a)と図２(b)に示した、いずれかの電流−電圧変換回路を適用でき、これまでに回路解析して動作を説明した同一の回路トポロジの図２(a)に示した電流−電圧変換回路のみを用いた図１８〜図２３の他にも、異なる回路トポロジの電流−電圧変換回路を用いた回路構成でも実現できることは、図３の場合と同様である。
【０２８５】
しかし、上述したように、手計算による回路解析はいずれも困難である。上述した基準電圧回路の例と同様に、単位ダイオードD3、D4を第１の電流−電圧変換回路と第２の電流−電圧変換回路に並列接続することで、必要とされる電流比（上記の説明では、22.27）が容易に実現される。
＜発明の他の実施の形態＞
【０２８６】
以上説明した図３や図１７に示した基準電圧回路において、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1と抵抗R1を直列接続し、さらに抵抗R2を並列接続した回路トポロジ{(R1-D2)//R2}、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1と抵抗R2を並列接続し、さらに抵抗R1を直列接続した回路トポロジ{R1-(D2//R2)}、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1と抵抗R1を直列接続し、さらに抵抗R2とダイオード（またはダイオード接続されたバイポーラトランジスタ）D3を並列接続した回路トポロジ{(R1-D2)//R2//D3}、ダイオード（またはダイオード接続されたバイポーラトランジスタ）D1と抵抗R2を並列接続し、さらに抵抗R1を直列接続し、これらにダイオード（またはダイオード接続されたバイポーラトランジスタ）D3を並列接続した回路トポロジ[{R1-(D2//R2)}//D3]に持ついずれかの電流−電圧変換回路を第１の電流−電圧変換回路と第２の電流−電圧変換回路に持つ上述した基準電圧回路は自己バイアス化することでOP ampを省略することができる。
【０２８７】
図２４及び図２５に、自己バイアス化した基準電圧回路の一例を示す。ただし、簡単にするためにスタートアップ回路は省略している。
【実施例２０】
【０２８８】
図２４において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、pチャネルトランジスタM3とM4（とM5）はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、pチャネルトランジスタM3とM４（とM5）はそれぞれカレントミラー回路を構成しており、pチャネルトランジスタM３とM４のカレントミラー回路はnチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。pチャネルトランジスタM５のドレインは第３の第２の電流−電圧変換回路（I-V3）に接続されている。
【０２８９】
本実施例の動作について説明する。nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、pチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
【０２９０】
いずれにしても、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路に印加される電圧と第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３に示した基準電圧回路と同等の特性が得られ、基準電圧回路が実現できる。
【実施例２１】
【０２９１】
同様に、図２５に示すように、自己バイアス化することで、OP ampを省略することができる。図２５は、図２４に示した構成において、第１の電流−電圧変換回路（I-V１）に並列にダイオードD3が接続され、第２の電流−電圧変換回路（I-V2）に並列にダイオードD3が接続されている。図２５において、nチャネルトランジスタM1とM2はゲートが共通接続されて、M1はゲートとドレインが共通接続されている。また、pチャネルトランジスタM3とM4（とM5）はゲートが共通接続されて、M4はゲートとドレインが共通接続されている。したがって、nチャネルトランジスタM1とM2、pチャネルトランジスタM3とM４（とM5）は、それぞれカレントミラー回路を構成しており、pチャネルトランジスタM３とM４のカレントミラー回路は、nチャネルトランジスタM1とM2のカレントミラー回路を自己バイアスしている。
【０２９２】
本実施例の動作について説明する。nチャネルトランジスタM1とM2に流れる電流は比例し、nチャネルトランジスタM1とM2とがトランジスタサイズが等しく、pチャネルトランジスタM3とM4とがトランジスタサイズが等しい場合には、nチャネルトランジスタM1とM2に流れる電流は等しくなる。
【０２９３】
いずれにしても、自己バイアスされることで、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路とそれに並列接続されたダイオードD3に印加される電圧と第２の電流−電圧変換回路とそれに並列接続されたダイオードD4に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３と同等の特性が得られ、基準電圧回路が実現できる。
【０２９４】
ただし、上述した図２４，２５に示した基準電圧回路においては、トランジスタのチャネル長変調の影響が出やすい。
【０２９５】
次に、チャネル長変調の影響を低減する他の回路例として、図２６と図２７に示す。ただし、簡単にするためにスタートアップ回路は省略している。
【実施例２２】
【０２９６】
図２６を参照すると、第１、第２の電流−電圧変換回路（I-V1、I-V2）にソースが接続されたnチャネルトランジスタM1とM2と、nチャネルトランジスタM1とM2のドレインと電源VDD間に接続され、ドレインとゲートが接続されたpチャネルトランジスタM７とM５と、２つの第１の電流−電圧変換回路（I-V1）にソースが接続されゲートが共通接続されたnチャネルトランジスタM３とM４はカレントミラーを構成し、nチャネルトランジスタM３とM４のドレインと電源VDD間に接続されたpチャネルトランジスタM８とM６と、第３の電流−電圧変換回路（I-V３）と電源VDD間に接続されたpチャネルトランジスタM９とを備え、nチャネルトランジスタM1とM2のゲートが共通接続され、nチャネルトランジスタM４のドレインに接続され、pチャネルトランジスタM５、M６のゲートは共通接続されてカレントミラーを構成し、pチャネルトランジスタM７、M８、M9のゲートは共通接続されカレントミラーを構成している。
【０２９７】
図２６において、第１、第２の電流−電圧変換回路に接続するnチャネルトランジスタM1とM2のそれぞれに流れる電流は、pチャネルトランジスタM5とM6からなるカレントミラー回路とpチャネルトランジスタM7とM8からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において、電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
【０２９８】
本実施例の動作について説明する。nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路に印加される電圧と第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３と同等の特性が得られ、基準電圧回路が実現できる。ここで、２つの第１の電流−電圧変換回路（I-V1）は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
【実施例２３】
【０２９９】
図２７に示す例は、図２６の第１、第２の電流−電圧変換回路（I-V1、I-V2）のそれぞれに並列にダイオードを接続したものである。図２７において、nチャネルトランジスタM1とM2のそれぞれに流れる電流はpチャネルトランジスタM5とM6からなるカレントミラー回路とpチャネルトランジスタM7とM8からなるカレントミラー回路を介して、nチャネルトランジスタM3とM4からなるカレントミラー回路において電流比較され、nチャネルトランジスタM1とM2のそれぞれに流れる電流が等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
【０３００】
本実施例の動作について説明する。nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路とそれに並列接続されたダイオードD3に印加される電圧と第２の電流−電圧変換回路とそれに並列接続されたダイオードD4に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図１７と同等の特性が得られ、基準電圧回路が実現できる。ここで、第１の電流−電圧変換回路とそれに並列接続されたダイオードD5：（I-V1）//D5、第１の電流−電圧変換回路とそれに並列接続されたダイオードD6：(I-V1）//D6は、nチャネルトランジスタM3とM4とのドレイン電圧が等しくなるように挿入している。
＜発明の他の実施の形態＞
【０３０１】
さらに、チャネル長変調の影響を低減する他の回路の例を、図２８と図２９に示す。ただし、簡単にするためにスタートアップ回路は省略している。
【実施例２４】
【０３０２】
図２８において、pチャネルトランジスタM4のソースには抵抗R4が挿入され、pチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、pチャネルトランジスタM4のトランジスタサイズはpチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、pチャネルトランジスタM4とM5からなるカレントミラー回路は、逆ワイドラーカレントミラー回路を構成している。
【０３０３】
本実施例の動作について説明する。nチャネルトランジスタM1に流れる電流が大きくなると、その分だけpチャネルトランジスタM4に流れる電流が大きくなる。しかし、pチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では、増えた分の電流を流しきれなくなり、pチャネルトランジスタM5のドレイン電圧が高くなり、pチャネルトランジスタM5のドレインにゲートが接続されたpチャネルトランジスタM6に流れる電流が減少する。したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっているから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
【０３０４】
すなわち、nチャネルトランジスタM1-M3とpチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が所定の値、この例では、等しくなるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
【０３０５】
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路に印加される電圧と第２の電流−電圧変換回路に印加される電圧は等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。すなわち、図３と同等の特性が得られ、基準電圧回路が実現できる。ここで、２つの第１の電流−電圧変換回路（I-V1）はnチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように挿入している。
【実施例２５】
【０３０６】
図２９に示す例は、図２８の第１、第２の電流−電圧変換回路（I-V1、I-V2）のそれぞれに並列にダイオードを接続したものである。図２９において、pチャネルトランジスタM4のソースには抵抗R4が挿入され、pチャネルトランジスタM5とゲート電圧が共通であるから、等しい電流が流せるように、pチャネルトランジスタM4のトランジスタサイズはpチャネルトランジスタM5のトランジスタサイズよりも大きくしてある。ここで、pチャネルトランジスタM4とM5からなるカレントミラー回路は逆ワイドラーカレントミラー回路を構成している。
【０３０７】
本実施例の動作について説明する。nチャネルトランジスタM1に流れる電流が大きくなるとその分だけpチャネルトランジスタM4に流れる電流が大きくなる。しかし、pチャネルトランジスタM5に流れる電流はそれ以上に大きくなるために、nチャネルトランジスタM2では増えた分の電流を流しきれなくなり、pチャネルトランジスタM5のドレイン電圧が高くなり、pチャネルトランジスタM5のドレインにゲートが接続されたpチャネルトランジスタM6に流れる電流が減少する。
【０３０８】
したがって、ドレイン電流が共通であるnチャネルトランジスタM3に流れる電流も減少する。ここで、nチャネルトランジスタM3とnチャネルトランジスタM2とはカレントミラー回路を構成しており、nチャネルトランジスタM1とnチャネルトランジスタM2とはゲート電圧が共通になっていることから、M1-M3の共通ゲート電圧が低下し、したがって、nチャネルトランジスタM1に流れる電流も減少する。
【０３０９】
すなわち、nチャネルトランジスタM1-M3とpチャネルトランジスタM4-M6からなる電流ループは、負帰還回路を構成しており、逆ワイドラーカレントミラー回路を介して、nチャネルトランジスタM1とnチャネルトランジスタM2の電流が、所定の値（この例では、等しくなる）になるように、nチャネルトランジスタM1とM2の共通ゲート電圧が制御される。
【０３１０】
したがって、nチャネルトランジスタM1とM2のそれぞれのゲート−ソース間電圧が等しくなるから、第１の電流−電圧変換回路それに並列接続されたダイオードD3に印加される電圧と、第２の電流−電圧変換回路それに並列接続されたダイオードD4に印加される電圧とは互いに等しくなり、上述したOP ampを用いた場合と等しい動作条件が実現できる。
【０３１１】
すなわち、図９と同等の特性が得られ、基準電圧回路が実現できる。ここで、２つの第１の電流−電圧変換回路（I-V1）とそれに並列接続されたダイオードD5はnチャネルトランジスタM3とM1とのドレイン電圧が等しくなるように、挿入している。
＜発明の他の実施の形態＞
【０３１２】
さらに、ダイオードをバイポーラトランジスタに置き換えることで、低電圧化が計られる。図３０〜図３４にバイポーラトランジスタを用いた回路を示す。ここでは、バイポーラトランジスタQ1とバイポーラトランジスタQ2が非線形カレントミラー回路を構成している。ただし、これは、従来の逆ワイドラーカレントミラー回路からアナロジしたものである。簡単にするためにスタートアップ回路は省略している。
【実施例２６】
【０３１３】
図３０において、第１の電流−電圧変換回路（I-V1）、第２の電流−電圧変換回路（I-V２をそれぞれ構成するバイポーラトランジスタQ1とバイポーラトランジスタQ2はエミッタサイズ比がK:1(K>1)であり、Q1、Q2は、それぞれエミッタ抵抗R1、R3（R1>R3）を有するカレントミラー回路を構成している。
【０３１４】
また、バイポーラトランジスタQ1とQ2の共通ベース−グランド(GND)間には、抵抗R2が挿入され、バイポーラトランジスタQ2のコレクタには、バイポーラトランジスタQ3のベースと対グランド(GND)間には抵抗R4が挿入されている。ここでは、抵抗R2と抵抗R4が等しいものとする。第１の電流−電圧変換回路（I-V1）のバイポーラトランジスタQ1のコレクタと電源VDD間には、pチャネルトランジスタM６、M7が縦積みに接続され、第２の電流−電圧変換回路（I-V２）のバイポーラトランジスタQ3のコレクタと電源VDD間には、pチャネルトランジスタM8、M9が縦積みに接続され、バイポーラトランジスタQ3のコレクタと電源VDD間には、pチャネルトランジスタM10、M11が縦積みに接続され、一端がグランドに接続された抵抗R5の他端と電源間には、pチャネルトランジスタM12、M13が縦積みに接続されている。さらに、カレントミラー回路を構成するnチャネルトランジスタM1、M2のM1と電源VDD間に、pチャネルトランジスタM3、M4が縦積みに接続され、M2と電源間にダイオード接続されたpチャネルトランジスタM5が接続されている。pチャネルトランジスタM3、M６、M8、M10、M12のゲートは共通接続され、pチャネルトランジスタM４、M5、M7、M9、M11、M13のゲートは共通接続され、トランジスタM10のソースと電源間には抵抗R7が接続されている。
【０３１５】
本実施例の動作について説明する。今、バイポーラトランジスタのベース電流が無視できるものと仮定し、バイポーラトランジスタQ1とバイポーラトランジスタQ2に流れている電流が等しい時に、バイポーラトランジスタQ1のコレクタ電圧VAとバイポーラトランジスタQ2のコレクタ電圧VBが等しくなっているとする。
【０３１６】
この時に、バイポーラトランジスタQ1のコレクタ電流(IC1)とバイポーラトランジスタQ2のコレクタ電流(IC2)は、
IC(＝IC1＝IC2)＝(VBE2−VBE1)/(R1−R3)
＝ΔVBE/(R1−R3)
＝V_Tln(K)/(R1−R3) (109)
と表わされる。
【０３１７】
今、バイポーラトランジスタQ1のコレクタ電流(IC1)が増えて、(109)式に示されたICの値よりも大きくなると、バイポーラトランジスタQ1とバイポーラトランジスタQ2の共通ベース電圧は、当然高くなる。しかし、共通ベース電圧はVBE1とR1IC1の和電圧であり、また、VBE2とR3IC2の和電圧でもある。良く知られているように、コレクタ電流の増加によるVBEの増加は対数圧縮されるために多少の増加に止まる。
【０３１８】
しかし、エミッタ抵抗での電圧降下の増大は、コレクタ電流の増加に比例する。ここで、R1＞R3であるから、エミッタ抵抗R1での電圧降下の増分は、エミッタ抵抗R3での電圧降下の増分よりも大きくなる。したがって、バイポーラトランジスタQ2のコレクタ電流(IC2)はバイポーラトランジスタQ1のコレクタ電流(IC1)よりも大きくなる方向に動作しようとする。しかし、バイポーラトランジスタQ1とバイポーラトランジスタQ2の駆動電流が等しく設定されているのなら、バイポーラトランジスタQ2は抵抗R4に流れる電流を食いつぶすために、バイポーラトランジスタQ3のベース電圧が低下することになる。
【０３１９】
したがって、バイポーラトランジスタQ3のコレクタ電流(I_C3)は減少することになる。このバイポーラトランジスタQ3のコレクタ電流(I_C3)は、カスコードトランジスタM10-M11の駆動電流となっている。
【０３２０】
一方、カスコードトランジスタM10-M11と、電源VDD間には、抵抗R7が挿入されており、カスコードトランジスタM10-M11と、カスコードトランジスタM6-M7、M8-9は、逆ワイドラーカレントミラー回路を構成している。
【０３２１】
したがって、カスコードトランジスタM10-M11に流れる電流が増えると、カスコードトランジスタM6-M7、M8-9に流れる電流は、急激に増加する。ここで、カスコードトランジスタM6-M7と、カスコードトランジスタM8-9には等しい電流が流れている。したがって、カスコードトランジスタM6-M7に流れる電流が増えると、バイポーラトランジスタQ1に流れる電流が増え、抵抗R1に流れる電流も増えるが、バイポーラトランジスタQ2に流れる電流はさらに増え、抵抗R4に流れる電流を減少させ、バイポーラトランジスタQ3のベース電圧を低下させ、バイポーラトランジスタQ3に流れる電流が減少し、カスコードトランジスタM10-M11に流れる電流が減少する方向に働き、カスコードトランジスタM6-M7に流れる電流も減少し、所定の電流値に落ち着くことになる。
【０３２２】
すなわち、バイポーラトランジスタQ1−Q3と、自己バイアス回路を構成している逆ワイドラーカスコードカレントミラー回路との間で、負帰還の電流ループを形成していることがわかる。
【０３２３】
この時に、カスコードトランジスタM6-M7に流れる電流は、
I1＝IC＋(VBE1＋ICR1)/R2
＝[VBE1＋{(R1＋R2)/(R1−R3)}V_Tln(K)]/R2
＝[VBE1＋{(R1＋R2)/(R1−R3)}ΔVBE]/R2
＝[VBE2＋{(R2＋R3)/(R1−R3)}ΔVBE]/R2 (110)
と表わされる。
【０３２４】
カスコードトランジスタM6-M7に流れる電流と、カスコードトランジスタM12-M13に流れる電流IOUTと等しいとすると、
VREF＝R5IOUT
＝(R5/R2)[VBE1＋{(R1＋R2)/(R1−R3)}ΔVBE]
＝(R5/R2)[VBE2＋{(R3＋R2)/(R1−R3)}ΔVBE] (111)
となる。
【０３２５】
ここで、VBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。ΔVBEは、良く知られているように、この回路においても正の温度特性を持ち、熱電圧V_T（その温度特性は0.0853mV/℃）に比例する。
【０３２６】
すなわち、(110)式の[VBE1＋{(R1＋R2)/(R1−R3)}ΔVBE]の項の温度特性は、負の温度特性を持つVBE1と、正の温度特性を持つΔVBEを、抵抗比{(R2＋R2)/(R1−R3)} を設定して重み付け加算することで相殺することができる。
【０３２７】
したがって、VBE1は常温でおよそ580ｍVとなるものとすると、VBE2は常温で620mVとなり、[VBE1＋{(R1＋R2)/(R1−R3)}ΔVBE]は、同様に、ほぼ1.2Vとなることがわかる。
【０３２８】
また、抵抗比(R5/R2)は温度特性を持たないから、出力される基準電圧VREFは温度特性が相殺された電圧となる。
【０３２９】
ここで、抵抗比(R5/R2)は任意に設定でき、1<(R5/R2)に設定すればVREFは1.2Vよりも高い電圧となり、1>(R5/R2)に設定すればVREFは1.2Vよりも低い電圧となることは従来技術の場合と同様である。特に、VREFが1.2Vよりも低い電圧となる1>(R5/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF＝0.8Vに設定すれば電源電圧が1.2V程度から動作させることができる。
【実施例２７】
【０３３０】
同様に、図３１〜図３４のように回路を変化させることができる。ただし、図３４は、図３２と等価であり、直列接続される回路素子（具体的には、ダイオード接続されたバイポーラトランジスタQ1と並列接続される抵抗R2とそれらと直列接続される抵抗R1）を入れ替えたものである。いずれにおいても手計算による回路解析は困難である。
【０３３１】
本実施例の動作について説明する。図３１〜図３４においても図３０に示した場合と同様に、カスコードトランジスタM6-M7に流れる電流が増えるとバイポーラトランジスタQ1に流れる電流が増え、抵抗R1に流れる電流も増えるが、バイポーラトランジスタQ2に流れる電流はさらに増え、抵抗R4に流れる電流を減少させ、バイポーラトランジスタQ3のベース電圧を低下させ、バイポーラトランジスタQ3に流れる電流が減少し、カスコードトランジスタM10-M11に流れる電流が減少する方向に働き、カスコードトランジスタM6-M7に流れる電流も減少し、所定の電流値に落ち着くことになる。
【０３３２】
すなわち、バイポーラトランジスタQ1−Q3と自己バイアス回路を構成している逆ワイドラーカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【０３３３】
したがって、いずれの回路の場合にも、バイポーラトランジスタQ2のベース電圧とバイポーラトランジスタQ3のベース電圧が等しくなるように制御され、バイポーラトランジスタのVBEに比例する負の温度特性を持つ電流とバイポーラトランジスタQ1のVBEとバイポーラトランジスタQ2のVBEの差電圧ΔVBEに比例する正の温度特性を持つ電流とをR1〜R4の各抵抗値で重み付け加算して温度特性を相殺でき（、実際には抵抗の持つ温度特性の分だけ減じた）、得られた電流を抵抗を介して電圧に変換することで温度特性を持たない任意の基準電圧を得ることができる。
＜発明の他の実施の形態＞
【０３３４】
図３０に示した基準電圧回路については、一部回路を変更して、バイポーラトランジスタに流れる電流とそれに並列接続された抵抗に流れる電流とに分解して駆動電流を設定することもできる。
【実施例２８】
【０３３５】
図３５は、図３０に示した基準電圧回路の自己バイアス方式を一部変更して、バイポーラトランジスタに流れる電流と、それに並列接続された抵抗に流れる電流とに分解して駆動電流を設定する場合の回路を示している。ただし、簡単にするためにスタートアップ回路は省略している。第１の電流−電圧変換回路（I-V1）のトランジスタQ1のコレクタと電源間には、ダイオード接続されたpチャネルトランジスタM8とトランジスタM1が並列に接続され、第２の電流−電圧変換回路（I-V2）のトランジスタQ2のコレクタと電源間には、ダイオード接続されたpチャネルトランジスタM9とトランジスタM2が並列に接続され、トランジスタQ3のコレクタと電源間にはダイオード接続されたpチャネルトランジスタM３が接続され、トランジスタQ4、Q7と電源間には、pチャネルトランジスタM４とM13が接続され、トランジスタQ5のベースと抵抗R8の接続点と電源間にはpチャネルトランジスタM７が接続され、トランジスタQ5のコレクタと電源間にはpチャネルトランジスタM５が接続され、トランジスタQ６のコレクタと電源間にはpチャネルトランジスタM６が接続され、第３の電流−電圧変換回路（I-V3）の抵抗R5と電源間には、pチャネルトランジスタM10、M11、M12が並列接続され、トランジスタM2、M4、M13、M5、M6、M10のゲートは共通接続され、トランジスタM１、M3、M13、M11のゲートは共通接続され、トランジスタM８、M9、M13、M7、M6、M12のゲートは共通接続され、トランジスタQ6のコレクタに接続されれている。ここで、トランジスタM８のW/L比は単位トランジスタ（M11、M10）の２倍にしている。
【０３３６】
今、バイポーラトランジスタQ1のトランジスタサイズが単位バイポーラトランジスタであるQ2のK倍であるとする。
【０３３７】
また、バイポーラトランジスタQ3のトランジスタサイズも単位バイポーラトランジスタQ3のK倍であるとする。
【０３３８】
さらに、抵抗R2とR4とR8が等しく、抵抗R1とR6が等しく、抵抗R3とR7とR9とR10とR11が等しいものとする。
【０３３９】
ここで、MOSトランジスタM5とM6でそれぞれ駆動されるバイポーラトランジスタQ5とバイポーラトランジスタQ6は、いずれも逆相増幅器を構成し、２段で、正相増幅器となっている。すなわち、この２段（正相）増幅器の出力が、MOSトランジスタM７のゲートに接続され、MOSトランジスタM７のドレイン出力電流が抵抗R8を介して接地されており、抵抗R8の他方の端子が（単位）バイポーラトランジスタQ5のベースに接続されている。
【０３４０】
一方、MOSトランジスタM４とそれで駆動されるバイポーラトランジスタＱ４は逆相増幅器を構成し、ダイオード接続されたMOSトランジスタM13とバイポーラトランジスタＱ７は逆に正相増幅器を構成し、２段で逆相増幅器となっている。
【０３４１】
さらに、MOSトランジスタM2、M9とそれで駆動されるバイポーラトランジスタQ2は逆相増幅器を構成し、ダイオード接続されたMOSトランジスタM3とバイポーラトランジスタQ3は逆に正相増幅器を構成し、同様に、２段で逆相増幅器となっている。
【０３４２】
また、MOSトランジスタM７のゲートとMOSトランジスタM８のゲートとMOSトランジスタM９のゲートが互いに接続されており、電流比が、１：１：１のカレントミラー回路を構成している。
【０３４３】
同様に、MOSトランジスタM１のゲートとMOSトランジスタM２のゲートが共通接続されて電流比が１：１のカレントミラー回路を構成し、MOSトランジスタM13のゲートとMOSトランジスタM２のゲートとMOSトランジスタM４のゲートが共通接続されて電流比が１：１：１のカレントミラー回路を構成している。
【０３４４】
本実施例の動作について説明する。始めに、ダイオード接続されたバイポーラトランジスタQ１のコレクタ電圧(＝ベース電圧）VAと（単位）バイポーラトランジスタQ5のコレクタ電圧が等しくなることを説明する。
【０３４５】
バイポーラトランジスタQ5と抵抗R9、バイポーラトランジスタQ6と抵抗R10、バイポーラトランジスタQ7と抵抗R11はいずれもバイポーラトランジスタQ2と抵抗R3のコピーであり、抵抗R8は抵抗R2（＝R4）のコピーである。
【０３４６】
また、バイポーラトランジスタQ3と抵抗R6はバイポーラトランジスタQ1と抵抗R1のコピーであり、バイポーラトランジスタQ4と抵抗R7はバイポーラトランジスタQ2と抵抗R3のコピーである。
【０３４７】
したがって、バイポーラトランジスタQ7と抵抗R11に共通に流れる電流はMOSトランジスタM13を介し、MOSトランジスタM13とカレントミラー回路を構成するMOSトランジスタM2とMOSトランジスタM4とMOSトランジスタM5と MOSトランジスタM6とにコピーされる。したがって、バイポーラトランジスタQ5と抵抗R9と負荷トランジスタM5とバイポーラトランジスタQ6と抵抗R10と負荷トランジスタM6からなる２段（正相）増幅器の出力信号によりMOSトランジスタに流れる電流が制御され、接地された抵抗R8の端子電圧がバイポーラトランジスタQ5と抵抗R9に共通に流れる電流とバイポーラトランジスタQ6と抵抗R10に共通に流れる電流が等しくなるように、負帰還路（ループ）を介して制御されることになる。したがって、このMOSトランジスタM4とカレントミラー回路を構成するMOSトランジスタM2を介して等しい電流がバイポーラトランジスタQ2と抵抗R3および並列接続された抵抗R4に供給される。
【０３４８】
また、バイポーラトランジスタQ3と抵抗R6に共通に流れる電流はMOSトランジスタM3を介し、MOSトランジスタM3とカレントミラー回路を構成するMOSトランジスタM1にコピーされる。したがって、このバイポーラトランジスタQ3と抵抗R6に共通に流れる電流と等しい電流がバイポーラトランジスタQ1と抵抗R1および並列接続された抵抗R2に供給される。
【０３４９】
ここで、MOSトランジスタM２、M9とバイポーラトランジスタQ2と抵抗R3とそれに並列接続される抵抗R4は逆相増幅器を構成し、負帰還路を構成してバイポーラトランジスタQ3と抵抗R6とに共通に流れる電流が所定の値になるように動作する。
【０３５０】
また、バイポーラトランジスタQ7と抵抗R11に共通に流れる電流はMOSトランジスタM13を介し、MOSトランジスタM13とカレントミラー回路を構成するMOSトランジスタM2とMOSトランジスタM4とにコピーされる。したがって、このバイポーラトランジスタQ7と抵抗R11に共通に流れる電流と等しい電流がバイポーラトランジスタQ2と抵抗R3および並列接続された抵抗R4に供給される。
【０３５１】
ここで、MOSトランジスタM4とバイポーラトランジスタQ4と抵抗R7は逆相増幅器を構成し、負帰還路を構成してバイポーラトランジスタQ7と抵抗R11とに共通に流れる電流が所定の値になるように動作する。
【０３５２】
このように、２重の負帰還路を構成することでMOSトランジスタM3とMOSトランジスタM1からなるカレントミラー回路に流れる電流値とMOSトランジスタM13とMOSトランジスタM2とMOSトランジスタM4からなるカレントミラー回路に流れる電流値を所定の値に設定している。
【０３５３】
一方、抵抗R8に流れる電流は、MOSトランジスタM7を介して、MOSトランジスタM7とカレントミラー回路を構成するMOSトランジスタM８とMOSトランジスタM８にコピーされる。したがって、端子電圧VAを発生させる駆動電流I1は、バイポーラトランジスタQ3と抵抗R6に共通に流れる電流と抵抗R8に流れる電流の和になっており、端子電圧VBを発生させる駆動電流I2はバイポーラトランジスタQ4と抵抗R7に共通に流れる電流と抵抗R8に流れる電流の和になっていることがわかる。
【０３５４】
ここで、バイポーラトランジスタQ1のベースとバイポーラトランジスタQ2のベースが共通接続されてその端子電圧がVAとなっており、バイポーラトランジスタQ3のベースとバイポーラトランジスタQ4のベースが共通接続されてその端子電圧がVBとなっている。
【０３５５】
今、抵抗R2と抵抗R4と抵抗R8の値がいずれも等しく、かつ抵抗R2と抵抗R4と抵抗R8に流れる電流がいずれも等しくなっているから、端子電圧がVAと端子電圧がVBは等しくなる。
【０３５６】
このように、本発明では３つの負帰還路を構成することで駆動電流I1とI2が所定の値に設定される。ここで、バイポーラトランジスタQ3(＝Q1)のエミッタ面積比Kと抵抗R6(＝R1)と抵抗R7(＝R3)を設定（R6>R7）すれば、回路が起動すると、VB(＝VA)(>0)なる電圧値は一意的に定まる。
【０３５７】
今、I1＝I2を目標に、抵抗R6(＝R1)と抵抗R7(＝R3)を設定（R6>R7）したとする。この場合に、バイポーラトランジスタQ4に流れる電流(I_C4)とバイポーラトランジスタQ３に流れる電流(I_C3)とに若干の差異δが生じた（I_C3＝(1＋δ)I_C4）とすると、
ΔVBE＝VBE4−VBE3
＝V_Tln{K/(1＋δ)}
＝R6I_C3−R7I_C4
＝{R6(1＋δ)−R7}I_C4 (112)
と表され、電流比の差異は抵抗R6と抵抗R7の値を再設定することで解消される。
【０３５８】
すなわち、抵抗R6と抵抗R7の値を設定することで駆動電流I1と駆動電流I2を等しくすることができる。いずれにしても、VA＝VBに設定される。すなわち、図３０の基準電圧回路と同じ動作条件が実現される。
【０３５９】
ここで、MOSトランジスタM10、M11を単位MOSトランジスタとして、MOSトランジスタM12を単位MOSトランジスタの2倍のトランジスタサイズとすると、MOSトランジスタM13とM10、MOSトランジスタM3とM11、MOSトランジスタM7とM12がそれぞれカレントミラー回路を形成して電流がコピーされ、
IOUT＝I1＋I2＝2I2 (113)
となる。
【０３６０】
出力回路の電流−電圧変換回路を、図２(c)に示す抵抗とすれば、
VREF＝R5×IOUT (114)
と表され、図３０に示した基準電圧回路と同様の結果が得られる。
＜発明の他の実施の形態＞
【０３６１】
以上、図３０〜図３５に示した基準電圧回路においては、カレントミラー回路を構成するバイポーラトランジスタQ1、Q2のエミッタサイズ比はK：1(K>1)に設定していた。バイポーラトランジスタQ1、Q2は非線形カレントミラー回路を構成するのであるから、従来のワイドラーカレントミラー回路からアナロジしても良い。すなわち、バイポーラトランジスタQ1、Q2のエミッタサイズ比は、1：K(K>1)に設定しても良い。
【０３６２】
図３６〜図４１にカレントミラー回路を構成するバイポーラトランジスタQ1、Q2のエミッタサイズ比を1：K(K>1)に設定した場合に得られる基準電圧回路を示す。ただし、簡単にするためにスタートアップ回路は省略している。
【実施例２９】
【０３６３】
図３６において、バイポーラトランジスタQ1とバイポーラトランジスタQ2は、エミッタサイズ比が1：K(K>1)であり、それぞれエミッタ抵抗R1、R3（R1>R3）を有するカレントミラー回路を構成している。
【０３６４】
また、共通ベース−グランド(GND)間には抵抗R2が挿入され、バイポーラトランジスタQ2のコレクタにはバイポーラトランジスタQ3のベースと対グランド(GND)間には抵抗R4が挿入されている。ここでは、抵抗R2と抵抗R4が等しいものとする。
【０３６５】
本実施例の動作について説明する。今、バイポーラトランジスタのベース電流が無視できるものと仮定し、バイポーラトランジスタQ1とバイポーラトランジスタQ2に流れている電流が等しい時にバイポーラトランジスタQ1のコレクタ電圧とバイポーラトランジスタQ2のコレクタ電圧が等しくなっているとする。
【０３６６】
この時にバイポーラトランジスタQ1のコレクタ電流(IC1)とバイポーラトランジスタQ2のコレクタ電流(IC2)は、
IC(＝IC1＝IC2)＝(VBE1−VBE2)/(R3−R1)＝ΔVBE/(R3−R1)
＝V_Tln(K)/(R3−R1) (115)
と表わされる。
【０３６７】
今、バイポーラトランジスタQ1のコレクタ電流(IC1)が増えて(114)式に示されたICの値よりも大きくなると、バイポーラトランジスタQ1とバイポーラトランジスタQ2の共通ベース電圧は当然高くなる。しかし、共通ベース電圧はVBE1とR1IC1の和電圧であり、また、VBE2とR3IC2の和電圧でもある。良く知られているように、コレクタ電流の増加によるVBEの増加は対数圧縮されるために多少の増加に止まる。しかし、エミッタ抵抗での電圧降下の増大はコレクタ電流の増加に比例する。ここで、R3＞R1であるから、エミッタ抵抗R3での電圧降下の増分はエミッタ抵抗R1での電圧降下の増分よりも大きくなる。
【０３６８】
したがって、バイポーラトランジスタQ2のコレクタ電流(IC2)はバイポーラトランジスタQ1のコレクタ電流(IC1)よりも小さくなる方向に動作しようとする。しかし、バイポーラトランジスタQ1とバイポーラトランジスタQ2の駆動電流が等しく設定されているのなら、バイポーラトランジスタQ2に流れる電流が制限されるために、残りの電流は抵抗R4に流し込まれるために、バイポーラトランジスタQ3のベース電圧が増加することになる。したがって、バイポーラトランジスタQ3のコレクタ電流(I_C3)は増加することになる。このバイポーラトランジスタQ3は逆相増幅回路となっているためにバイポーラトランジスタQ3のコレクタ電圧は低下し、接続されるバイポーラトランジスタＱ４のベース電圧は下がるためにバイポーラトランジスタQ4のコレクタ電流は減少することになる。このバイポーラトランジスタQ4のコレクタ電流(I_C4)は、カスコードトランジスタM10-M11の駆動電流となっている。
【０３６９】
一方、カスコードトランジスタM10-M11と電源VDD間には抵抗R7が挿入されており、カスコードトランジスタM10-M11とカスコードトランジスタM6-M7、M8-9は、逆ワイドラーカレントミラー回路を構成している。したがって、カスコードトランジスタM10-M11に流れる電流が減るとカスコードトランジスタM6-M7、M8-9に流れる電流は急激に減少する。
【０３７０】
ここで、カスコードトランジスタM6-M7とカスコードトランジスタM8-9には等しい電流が流れている。
【０３７１】
したがって、カスコードトランジスタM6-M7に流れる電流が減少するとバイポーラトランジスタQ1に流れる電流が低下し、抵抗R1に流れる電流も減るが、バイポーラトランジスタQ2に流れる電流の減り方は小さく、抵抗R4に流れる電流を減少させ、バイポーラトランジスタQ3のベース電圧を低下させ、バイポーラトランジスタQ3に流れる電流が減少し、この逆相増幅回路の機能により、逆に、バイポーラトランジスタQ4に流れる電流が減少し、カスコードトランジスタM10-M11に流れる電流が減少する方向に働き、カスコードトランジスタM6-M7に流れる電流も減少し、所定の電流値に落ち着くことになる。
【０３７２】
すなわち、バイポーラトランジスタQ1−Q3と自己バイアス回路を構成している逆ワイドラーカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【０３７３】
この時に、カスコードトランジスタM6-M7に流れる電流は、
I1＝IC＋(VBE1＋ICR1)/R2
＝[VBE1＋{(R1＋R2)/(R3−R1)}V_Tln(K)]/R2
＝[VBE1＋{(R1＋R2)/(R3−R1)}ΔVBE]/R2
＝[VBE2＋{(R2＋R3)/(R3−R1)}ΔVBE]/R2 (116)
と表わされる。
【０３７４】
カスコードトランジスタM6-M7に流れる電流とカスコードトランジスタM12-M13に流れる電流IOUTと等しいとすると、
VREF＝R5IOUT
＝(R5/R2)[VBE1＋{(R1＋R2)/(R3−R1)}ΔVBE]
＝(R5/R2)[VBE2＋{(R3＋R2)/(R3−R1)}ΔVBE] (117)
となる。
【０３７５】
ここで、VBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。ΔVBEは良く知られているように、この回路においても、正の温度特性を持ち、熱電圧V_T（その温度特性は0.0853mV/℃）に比例する。
【０３７６】
すなわち、(117)式の[VBE1＋{(R1＋R2)/(R3−R1)}ΔVBE]の項の温度特性は、負の温度特性を持つVBE1と正の温度特性を持つΔVBEを抵抗比{(R2＋R2)/(R3−R1)} を設定して重み付け加算することで相殺することができる。
【０３７７】
したがって、VBE1は常温でおよそ580ｍVとなるものとすると、VBE2は常温で620mVとなり、[VBE1＋{(R1＋R2)/(R3−R1)}ΔVBE]は、同様に、ほぼ1.2Vとなることがわかる。
【０３７８】
また、抵抗比(R5/R2)は温度特性を持たないから、出力される基準電圧VREFは温度特性が相殺された電圧となる。ここで、抵抗比(R5/R2)は任意に設定でき、1<(R5/R2)に設定すれば、VREFは1.2Vよりも高い電圧となり、1>(R5/R2)に設定すればVREFは1.2Vよりも低い電圧となることは従来技術の場合と同様である。特に、VREFが1.2Vよりも低い電圧となる1>(R5/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF＝0.8Vに設定すれば電源電圧が1.2V程度から動作させることができる。
【実施例３０】
【０３７９】
同様に、図３７〜図４０のように回路を変化させることができる。ただし、図４０は、図３８と等価であり、直列接続される回路素子（具体的には、ダイオード接続されたバイポーラトランジスタQ1と並列接続される抵抗R2とそれらと直列接続される抵抗R1）を入れ替えたものである。いずれにおいても、手計算による回路解析は困難である。
【０３８０】
図３７〜図４０においても、図３６に示した場合と同様に、カスコードトランジスタM6-M7に流れる電流が増えると、バイポーラトランジスタQ1に流れる電流が増え、抵抗R1に流れる電流も増えるが、バイポーラトランジスタQ2に流れる電流の増え方は小さく、抵抗R4に流れる電流を増加させ、バイポーラトランジスタQ3のベース電圧を向上（高上）させ、バイポーラトランジスタQ3に流れる電流が増加し、この逆相増幅回路の機能により、逆にバイポーラトランジスタQ4に流れる電流が減少し、カスコードトランジスタM10-M11に流れる電流が減少する方向に働き、カスコードトランジスタM6-M7に流れる電流も減少し、所定の電流値に落ち着くことになる。
【０３８１】
すなわち、バイポーラトランジスタQ1−Q3と自己バイアス回路を構成している逆ワイドラーカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【０３８２】
したがって、いずれの回路の場合にも、バイポーラトランジスタQ2のベース電圧とバイポーラトランジスタQ3のベース電圧が等しくなるように制御され、バイポーラトランジスタのVBEに比例する負の温度特性を持つ電流と、バイポーラトランジスタQ1のVBEとバイポーラトランジスタQ2のVBEの差電圧ΔVBEに比例する正の温度特性を持つ電流とを、R1〜R4の各抵抗値で重み付け加算して、温度特性を相殺でき（、実際には抵抗の持つ温度特性の分だけ減じた）、得られた電流を抵抗を介して電圧に変換することで温度特性を持たない任意の基準電圧を得ることができる。
＜発明の他の実施の形態＞
【０３８３】
図３６に示した基準電圧回路については、同様に、一部回路を変更して、バイポーラトランジスタに流れる電流とそれに並列接続された抵抗に流れる電流とに分解して駆動電流を設定することもできる。
【実施例３１】
【０３８４】
図４１は、図３６に示した基準電圧回路の自己バイアス方式を一部変更して、バイポーラトランジスタに流れる電流とそれに並列接続された抵抗に流れる電流とに分解して駆動電流を設定する場合の回路を示している。ただし、簡単にするためにスタートアップ回路は省略している。
【０３８５】
今、バイポーラトランジスタQ2のトランジスタサイズが単位バイポーラトランジスタであるQ1のK倍であるとする。
【０３８６】
また、バイポーラトランジスタQ3のトランジスタサイズも単位バイポーラトランジスタQ3のK倍であるとする。
【０３８７】
さらに、抵抗R2とR4とR8が等しく、抵抗R3とR6が等しく、抵抗R1とR7とR9とR10とR11が等しいものとする。ここで、MOSトランジスタM5とM6でそれぞれ駆動されるバイポーラトランジスタQ5とバイポーラトランジスタQ6はいずれも逆相増幅器を構成し、２段で正相増幅器となっている。
【０３８８】
すなわち、この２段（正相）増幅器の出力がMOSトランジスタM７のゲートに接続され、MOSトランジスタM７のドレイン出力電流が抵抗R8を介して接地されており、抵抗R8の他方の端子が（単位）バイポーラトランジスタQ5のベースに接続されている。
【０３８９】
一方、MOSトランジスタM４とそれで駆動されるバイポーラトランジスタQ4は逆相増幅器を構成し、ダイオード接続されたMOSトランジスタM13とバイポーラトランジスタＱ７は逆に正相増幅器を構成し、２段で逆相増幅器となっている。
【０３９０】
さらに、MOSトランジスタM2、M9とそれで駆動されるバイポーラトランジスタQ2は逆相増幅器を構成し、ダイオード接続されたMOSトランジスタM3とバイポーラトランジスタQ3は逆に正相増幅器を構成し、同様に、２段で逆相増幅器となっている。
【０３９１】
また、MOSトランジスタM７のゲートとMOSトランジスタM８のゲートとMOSトランジスタM９のゲートが互いに接続されており、電流比が１：１：１のカレントミラー回路を構成している。
【０３９２】
同様に、MOSトランジスタM3のゲートとMOSトランジスタM２のゲートが共通接続されて電流比が１：１のカレントミラー回路を構成し、MOSトランジスタM13のゲートとMOSトランジスタM1のゲートとMOSトランジスタM４のゲートが共通接続されて電流比が１：１：１のカレントミラー回路を構成している。
【０３９３】
本実施例の動作について説明する。始めに、ダイオード接続されたバイポーラトランジスタQ１のコレクタ電圧(＝ベース電圧）VAと（単位）バイポーラトランジスタQ5のコレクタ電圧が等しくなることを説明する。
【０３９４】
バイポーラトランジスタQ5と抵抗R9、バイポーラトランジスタQ6と抵抗R10、バイポーラトランジスタQ7と抵抗R11はいずれもバイポーラトランジスタQ1と抵抗R1のコピーであり、抵抗R8は抵抗R2（＝R4）のコピーである。
【０３９５】
また、バイポーラトランジスタQ3と抵抗R6はバイポーラトランジスタQ2と抵抗R3のコピーであり、バイポーラトランジスタQ4と抵抗R7はバイポーラトランジスタQ1と抵抗R1のコピーである。
【０３９６】
したがって、バイポーラトランジスタQ7と抵抗R11に共通に流れる電流は、MOSトランジスタM13を介し、MOSトランジスタM13とカレントミラー回路を構成するMOSトランジスタM1とMOSトランジスタM4とMOSトランジスタM5と MOSトランジスタM6とにコピーされる。
【０３９７】
したがって、バイポーラトランジスタQ5と抵抗R9と負荷トランジスタM5とバイポーラトランジスタQ6と抵抗R10と負荷トランジスタM6からなる２段（正相）増幅器の出力信号によりMOSトランジスタに流れる電流が制御され、接地された抵抗R8の端子電圧がバイポーラトランジスタQ5と抵抗R9に共通に流れる電流とバイポーラトランジスタQ6と抵抗R10に共通に流れる電流が等しくなるように、負帰還路（ループ）を介して制御されることになる。
【０３９８】
したがって、このMOSトランジスタM4とカレントミラー回路を構成するMOSトランジスタM1を介して等しい電流がバイポーラトランジスタQ1と抵抗R1および並列接続された抵抗R2に供給される。
【０３９９】
また、バイポーラトランジスタQ3と抵抗R6に共通に流れる電流は、MOSトランジスタM3を介し、MOSトランジスタM3とカレントミラー回路を構成するMOSトランジスタM2にコピーされる。
【０４００】
したがって、このバイポーラトランジスタQ3と抵抗R6に共通に流れる電流と等しい電流が、バイポーラトランジスタQ2と抵抗R3および並列接続された抵抗R4に供給される。
【０４０１】
ここで、MOSトランジスタM２、M9とバイポーラトランジスタQ2と抵抗R3とそれに並列接続される抵抗R4は逆相増幅器を構成し、負帰還路を構成してバイポーラトランジスタQ3と抵抗R6とに共通に流れる電流が所定の値になるように動作する。また、バイポーラトランジスタQ7と抵抗R11に共通に流れる電流はMOSトランジスタM13を介し、MOSトランジスタM13とカレントミラー回路を構成するMOSトランジスタM1とMOSトランジスタM4とにコピーされる。したがって、このバイポーラトランジスタQ7と抵抗R11に共通に流れる電流と等しい電流がバイポーラトランジスタQ1と抵抗R1および並列接続された抵抗R2に供給される。
【０４０２】
ここで、MOSトランジスタM4とバイポーラトランジスタQ4と抵抗R7は、逆相増幅器を構成し、負帰還路を構成してバイポーラトランジスタQ7と抵抗R11とに共通に流れる電流が所定の値になるように動作する。
【０４０３】
このように、２重の負帰還路を構成することでMOSトランジスタM3とMOSトランジスタM1からなるカレントミラー回路に流れる電流値とMOSトランジスタM13とMOSトランジスタM1とMOSトランジスタM4からなるカレントミラー回路に流れる電流値を所定の値に設定している。
【０４０４】
一方、抵抗R8に流れる電流はMOSトランジスタM7を介して、MOSトランジスタM7とカレントミラー回路を構成するMOSトランジスタM８と、MOSトランジスタM８にコピーされる。
【０４０５】
したがって、端子電圧VAを発生させる駆動電流I1はバイポーラトランジスタQ3と抵抗R6に共通に流れる電流と抵抗R8に流れる電流の和になっており、端子電圧VBを発生させる駆動電流I2はバイポーラトランジスタQ4と抵抗R7に共通に流れる電流と抵抗R8に流れる電流の和になっていることがわかる。ここで、バイポーラトランジスタQ1のベースとバイポーラトランジスタQ2のベースが共通接続されてその端子電圧がVAとなっており、バイポーラトランジスタQ3のベースとバイポーラトランジスタQ4のベースが共通接続されてその端子電圧がVBとなっている。今、抵抗R2と抵抗R4と抵抗R8の値がいずれも等しく、かつ抵抗R2と抵抗R4と抵抗R8に流れる電流がいずれも等しくなっているから、端子電圧VAと端子電圧VBは等しくなる。
【０４０６】
このように、本実施例では、３つの負帰還路を構成することで、駆動電流I1とI2が所定の値に設定される。
【０４０７】
ここで、バイポーラトランジスタQ3(＝Q2)のエミッタ面積比Kと抵抗R6(＝R3)と抵抗R11(＝R7(＝R1))を設定（R6>R11(＝R7)）すれば、回路が起動するとVB(＝VA)(>0)なる電圧値は一意的に定まる。
【０４０８】
今、I1＝I2を目標に抵抗R6(＝R3)と抵抗R11(＝R7(＝R1))を設定（R6>R11(＝R7)）したとする。
【０４０９】
この場合に、バイポーラトランジスタQ7（＝Q4）に流れる電流(I_C7)とバイポーラトランジスタQ3に流れる電流(I_C3)とに若干の差異δが生じた（I_C3＝(1＋δ)I_C7）とすると、
ΔVBE＝VBE4−VBE3
＝V_Tln{K/(1＋δ)}
＝R6I_C3−R7I_C7
＝{R6(1＋δ)−R7}I_C7 (118)
と表され、電流比の差異は抵抗R6と抵抗R11(＝R7)の値を再設定することで解消される。すなわち、抵抗R6と抵抗R11(＝R7)の値を設定することで、駆動電流I1と駆動電流I2を等しくすることができる。
【０４１０】
いずれにしても、VA＝VBに設定される。すなわち、図３６の基準電圧回路と同じ動作条件が実現される。
【０４１１】
ここで、MOSトランジスタM10、M11を単位MOSトランジスタとして、MOSトランジスタM12を単位MOSトランジスタの2倍のトランジスタサイズとすると、MOSトランジスタM13とM10、MOSトランジスタM3とM11、MOSトランジスタM7とM12がそれぞれカレントミラー回路を形成して電流がコピーされ、
IOUT＝I1＋I2＝2I2 (119)
となる。
【０４１２】
出力回路の電流−電圧変換回路を図２(c)に示す抵抗とすれば、
VREF＝R5×IOUT (120)
と表され、図３６に示した基準電圧回路と同様の結果が得られる。
＜発明の他の実施の形態＞
【０４１３】
以上、図３０〜図４１に示した基準電圧回路においては、カレントミラー回路を構成するバイポーラトランジスタQ1はダイオード接続されていた。バイポーラトランジスタQ1、Q2は非線形カレントミラー回路を構成するのであるから、従来の永田カレントミラー回路からアナロジしても良い。エミッタサイズ比は、1：K(K>1)に設定しても良い。
【０４１４】
図４２〜図４６にカレントミラー回路を構成するバイポーラトランジスタQ1、Q2のエミッタサイズ比を1：K(K>1)に設定した場合に得られる基準電圧回路を示す。ただし、簡単にするためにスタートアップ回路は省略している。
【実施例３２】
【０４１５】
図４２において、バイポーラトランジスタQ1とバイポーラトランジスタQ2はエミッタサイズ比が1：K(K>1)であり、バイポーラトランジスタQ1のベース−コレクタ間に抵抗R0が挿入され、それぞれエミッタ抵抗R1、R3を介して接地され、バイポーラトランジスタQ1のコレクタと、バイポーラトランジスタQ2のベースが接続されて、非線形カレントミラー回路を構成している。
【０４１６】
また、バイポーラトランジスタQ1のベース−グランド(GND)間には、抵抗R2が挿入され、バイポーラトランジスタQ2のコレクタとバイポーラトランジスタQ3のベースの接続ノードとグランド(GND)間には、抵抗R4が挿入されている。ここでは、抵抗R2と抵抗R4が等しいものとする。
【０４１７】
図４２に示したバイポーラトランジスタQ1、Q2、抵抗R0、エミッタ抵抗R1、R3からなる非線形カレントミラー回路の動作については、若干の説明が必要になる。
【０４１８】
この回路構成は最も単純な、非線形カレントミラー回路を代表するものであり、たとえば、R0＝R3＝0、R1≠0(、K<1)とおくと、従来から知られた、逆ワイドラーカレントミラー回路が得られる。
【０４１９】
また、R0＝R1＝0、R3≠0とおくと、従来から知られた、ワイドラーカレントミラー回路が得られる。あるいは、R1＝R3＝0、R0≠0とおくとピーク特性を有する従来から知られた永田カレントミラー回路が得られる。
【０４２０】
あるいは、R1＝0、R0≠0、R3≠0とおくとピーク特性が弱められた永田−ワイドラーカレントミラー回路が得られる。
【０４２１】
さらに、R3＝0、R0≠0、R1≠0とおくとR0<R1の場合には逆ワイドラーカレントミラー回路と同等の特性が得られ、R0>R1の場合には、永田カレントミラー回路と同等の特性が得られる。
【０４２２】
ここでは、エミッタ抵抗R1、R3をバイポーラトランジスタのバラツキ低減のために挿入している意図があり、R0≠0、R1≠0、R3≠0とし、R0>R1としてピーク特性を有し、かつ、ピーク値に達するまでの単調増加領域に限定して考えることとする。
【０４２３】
本実施例の動作について説明する。今、バイポーラトランジスタのベース電流が無視できるものと仮定し、バイポーラトランジスタQ1とバイポーラトランジスタQ2に流れている電流が等しい時にバイポーラトランジスタQ1のコレクタ電圧とバイポーラトランジスタQ2のコレクタ電圧が等しくなっているとする。
【０４２４】
この時にバイポーラトランジスタQ1のコレクタ電流(IC1)とバイポーラトランジスタQ2のコレクタ電流(IC2)は、
IC(＝IC1＝IC2)＝(VBE1−VBE2)/(R0＋R3−R1)
＝ΔVBE/(R0＋R3−R1)
＝V_Tln(K)/(R0＋R3−R1) (121)
と表わされる。
【０４２５】
今、バイポーラトランジスタQ1のコレクタ電流(IC1)が増えて(121)式に示されたICの値よりも大きくなると、単調増加領域にあるからバイポーラトランジスタQ1のコレクタ電圧、すなわち、バイポーラトランジスタQ2のベース電圧は当然高くなる。しかし、バイポーラトランジスタQ2のベース電圧は、VBE1とR1IC1の和電圧からR0IC1を減じた電圧値であり、また、VBE2とR3IC2の和電圧でもある。
【０４２６】
良く知られているように、コレクタ電流の増加によるVBEの増加は、対数圧縮されるために多少の増加に止まる。しかし、エミッタ抵抗での電圧降下の増大は、コレクタ電流の増加に比例し、コレクタ抵抗での電圧降下の増大もコレクタ電流の増加に比例する。
【０４２７】
ここで、R0＞0であり、単調増加領域にあるから、エミッタ抵抗R3での電圧降下の増分（＝抵抗R0での電圧降下の増分）は、エミッタ抵抗R1での電圧降下の増分よりも大きくなる。
【０４２８】
したがって、バイポーラトランジスタQ2のコレクタ電流(IC2)は、バイポーラトランジスタQ1のコレクタ電流(IC1)よりも小さくなる方向に動作しようとする。しかし、バイポーラトランジスタQ1とバイポーラトランジスタQ2の駆動電流が等しく設定されているのなら、バイポーラトランジスタQ2に流れる電流が制限されるために、残りの電流は抵抗R4に流し込まれるために、バイポーラトランジスタQ3のベース電圧が増加することになる。したがって、バイポーラトランジスタQ3のコレクタ電流(I_C3)は増加することになる。
【０４２９】
このバイポーラトランジスタQ3は逆相増幅回路となっているために、バイポーラトランジスタQ3のコレクタ電圧は低下し、接続されるバイポーラトランジスタQ4のベース電圧は下がるためにバイポーラトランジスタQ4のコレクタ電流は減少することになる。
【０４３０】
このバイポーラトランジスタQ4のコレクタ電流(I_C4)はカスコードトランジスタM10-M11の駆動電流となっている。
【０４３１】
一方、カスコードトランジスタM10-M11と電源VDD間には、抵抗R7が挿入されており、カスコードトランジスタM10-M11とカスコードトランジスタM6-M7、M8-9は、逆ワイドラーカレントミラー回路を構成している。したがって、カスコードトランジスタM10-M11に流れる電流が減ると、カスコードトランジスタM6-M7、M8-9に流れる電流は急激に減少する。
【０４３２】
ここで、カスコードトランジスタM6-M7とカスコードトランジスタM8-9には等しい電流が流れている。したがって、カスコードトランジスタM6-M7に流れる電流が減少するとバイポーラトランジスタQ1に流れる電流が低下し、抵抗R1に流れる電流も減るが、バイポーラトランジスタQ2に流れる電流の減り方は小さく、抵抗R4に流れる電流を減少させ、バイポーラトランジスタQ3のベース電圧を低下させ、バイポーラトランジスタQ3に流れる電流が減少し、この逆相増幅回路の機能により逆にバイポーラトランジスタQ4に流れる電流が減少し、カスコードトランジスタM10-M11に流れる電流が減少する方向に働き、カスコードトランジスタM6-M7に流れる電流も減少し、所定の電流値に落ち着くことになる。
【０４３３】
すなわち、バイポーラトランジスタQ1−Q3と自己バイアス回路を構成している逆ワイドラーカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。
【０４３４】
この時に、カスコードトランジスタM6-M7に流れる電流I1は、
I1＝IC＋(VBE1＋ICR1)/R2
＝[VBE1＋{(R1＋R2)/(R0＋R3−R1)}V_Tln(K)]/R2
＝[VBE1＋{(R1＋R2)/(R0＋R3−R1)}ΔVBE]/R2
＝[VBE2＋{( R0＋R2＋R3)/(R0＋R3−R1)}ΔVBE]/R2 (122)
と表わされる。
【０４３５】
カスコードトランジスタM6-M7に流れる電流とカスコードトランジスタM12-M13に流れる電流IOUTと等しいとすると、
VREF＝R5IOUT
＝(R5/R2)[VBE1＋{(R1＋R2)/( R0＋R3−R1)}ΔVBE]
＝(R5/R2)[VBE2＋{( R0＋R2＋R3)/( R0＋R3−R1)}ΔVBE] (123)
となる。
【０４３６】
ここで、VBE1はおよそ−1.9mV/℃の温度特性を持つ。また、VBE2もおよそ−1.9mV/℃の温度特性を持つ。ΔVBEは良く知られているように、この回路においても、正の温度特性を持ち、熱電圧V_T（その温度特性は0.0853mV/℃）に比例する。
【０４３７】
すなわち、(122)式の[VBE1＋{(R1＋R2)/( R0＋R3−R1)}ΔVBE]の項の温度特性は、負の温度特性を持つVBE1と、正の温度特性を持つΔVBEを抵抗比{(R2＋R2)/(R0＋R3−R1)} を設定して重み付け加算することで相殺することができる。
【０４３８】
したがって、VBE1は常温でおよそ620ｍVとなるものとすると、VBE2は常温で580mVとなり、[VBE1＋{(R1＋R2)/(R0＋R3−R1)}ΔVBE]は、同様に、ほぼ1.2Vとなることがわかる。
【０４３９】
また、抵抗比(R5/R2)は温度特性を持たないから、出力される基準電圧VREFは、温度特性が相殺された電圧となる。ここで、抵抗比(R5/R2)は任意に設定でき、1<(R5/R2)に設定すればVREFは1.2Vよりも高い電圧となり、1>(R5/R2)に設定すればVREFは1.2Vよりも低い電圧となることは、従来技術の場合と同様である。特に、VREFが1.2Vよりも低い電圧となる1>(R5/R2)に設定する場合には、電源電圧を下げられる。例えば、VREF＝0.8Vに設定すれば電源電圧が1.2V程度から動作させることができる。
【実施例３３】
【０４４０】
同様に、図４３〜図４６のように回路を変化させることができる。いずれにおいても手計算による回路解析は困難である。本実施例の動作について説明する。
【０４４１】
図４３〜図４６においても、図４２に示した場合と同様に、カスコードトランジスタM6-M7に流れる電流が増えるとバイポーラトランジスタQ1に流れる電流が増え、抵抗R0に流れる電流も増えるが、バイポーラトランジスタQ1とバイポーラトランジスタQ2を含むカレントミラー回路が単調増加領域にあるから、バイポーラトランジスタQ2に流れる電流の増え方は小さく、抵抗R4に流れる電流を増加させ、バイポーラトランジスタQ3のベース電圧を高上させ、バイポーラトランジスタQ3に流れる電流が増加し、この逆相増幅回路の機能により逆にバイポーラトランジスタQ4に流れる電流が減少し、カスコードトランジスタM10-M11に流れる電流が減少する方向に働き、カスコードトランジスタM6-M7に流れる電流も減少し、所定の電流値に落ち着くことになる。
【０４４２】
すなわち、バイポーラトランジスタQ1−Q4と自己バイアス回路を構成している逆ワイドラーカスコードカレントミラー回路との間で負帰還の電流ループを形成していることがわかる。したがって、いずれの回路の場合にも、バイポーラトランジスタQ2のベース電圧とバイポーラトランジスタQ3のベース電圧が等しくなるように制御され、バイポーラトランジスタのVBEに比例する負の温度特性を持つ電流とバイポーラトランジスタQ1のVBEとバイポーラトランジスタQ2のVBEの差電圧ΔVBEに比例する正の温度特性を持つ電流とをR0〜R4の各抵抗値で重み付け加算して温度特性を相殺でき（、実際には抵抗の持つ温度特性の分だけ減じた）、得られた電流は抵抗を介して電圧に変換することで、温度特性を持たない任意の基準電圧を得ることができる。
＜発明の他の実施の形態＞
【０４４３】
図４２に示した基準電圧回路については、同様に、一部回路を変更して、バイポーラトランジスタに流れる電流とそれに並列接続された抵抗に流れる電流とに分解して駆動電流を設定することもできる。
【実施例３４】
【０４４４】
図４６は、図４２に示した基準電圧回路の自己バイアス方式を一部変更して、バイポーラトランジスタに流れる電流とそれに並列接続された抵抗に流れる電流とに分解して駆動電流を設定する場合の回路を示している。ただし、簡単にするためにスタートアップ回路は省略している。
【０４４５】
今、バイポーラトランジスタQ2のトランジスタサイズが単位バイポーラトランジスタであるQ1のK倍であるとする。また、バイポーラトランジスタQ3のトランジスタサイズも単位バイポーラトランジスタQ3のK倍であるとする。
【０４４６】
さらに、抵抗R2とR4とR8が等しく、抵抗R3とR6が等しく、抵抗R1とR7とR9とR10とR11が等しいものとする。ここで、MOSトランジスタM5とM6でそれぞれ駆動されるバイポーラトランジスタQ5とバイポーラトランジスタQ6はいずれも逆相増幅器を構成し、２段で正相増幅器となっている。
【０４４７】
すなわち、この２段（正相）増幅器の出力がMOSトランジスタM７のゲートに接続され、MOSトランジスタM７のドレイン出力電流が抵抗R8を介して接地されており、抵抗R8の他方の端子が（単位）バイポーラトランジスタQ5のベースに接続されている。
【０４４８】
一方、MOSトランジスタM４とそれで駆動されるバイポーラトランジスタQ4は逆相増幅器を構成し、ダイオード接続されたMOSトランジスタM13とバイポーラトランジスタＱ７は逆に正相増幅器を構成し、２段で逆相増幅器となっている。
【０４４９】
さらに、単調増加領域にあるから、MOSトランジスタM2、M9とそれで駆動されるバイポーラトランジスタQ2は逆相増幅器を構成し、ダイオード接続されたMOSトランジスタM3とバイポーラトランジスタQ3は逆に正相増幅器を構成し、同様に、２段で逆相増幅器となっている。
【０４５０】
また、MOSトランジスタM７のゲートとMOSトランジスタM８のゲートとMOSトランジスタM９のゲートが互いに接続されており、電流比が１：１：１のカレントミラー回路を構成している。
【０４５１】
同様に、MOSトランジスタM１のゲートとMOSトランジスタM２のゲートが共通接続されて電流比が１：１のカレントミラー回路を構成し、MOSトランジスタM13のゲートとMOSトランジスタM２のゲートとMOSトランジスタM４のゲートが共通接続されて電流比が１：１：１のカレントミラー回路を構成している。
【０４５２】
本実施例の動作について説明する。始めに、ダイオード接続されたバイポーラトランジスタQ１のコレクタ電圧(＝ベース電圧）VAと（単位）バイポーラトランジスタQ5のコレクタ電圧が等しくなることを説明する。
【０４５３】
バイポーラトランジスタQ5と抵抗R9、バイポーラトランジスタQ6と抵抗R10、バイポーラトランジスタQ7と抵抗R11は、いずれも、バイポーラトランジスタQ1と抵抗R1のコピーであり、抵抗R8は抵抗R2（＝R4）のコピーである。また、バイポーラトランジスタQ3と抵抗R6はバイポーラトランジスタQ2と抵抗R3のコピーであり、バイポーラトランジスタQ4と抵抗R7はバイポーラトランジスタQ1と抵抗R1のコピーである。
【０４５４】
したがって、バイポーラトランジスタQ7と抵抗R11に共通に流れる電流は、MOSトランジスタM13を介し、MOSトランジスタM13とカレントミラー回路を構成するMOSトランジスタM1とMOSトランジスタM4とMOSトランジスタM5とMOSトランジスタM6とにコピーされる。
【０４５５】
したがって、バイポーラトランジスタQ5と抵抗R9と負荷トランジスタM5とバイポーラトランジスタQ6と抵抗R10と負荷トランジスタM6からなる２段（正相）増幅器の出力信号によりMOSトランジスタに流れる電流が制御され、接地された抵抗R8の端子電圧がバイポーラトランジスタQ5と抵抗R9に共通に流れる電流とバイポーラトランジスタQ6と抵抗R10に共通に流れる電流が等しくなるように負帰還路（ループ）を介して制御されることになる。
【０４５６】
したがって、このMOSトランジスタM4とカレントミラー回路を構成するMOSトランジスタM2を介して等しい電流がバイポーラトランジスタQ2と抵抗R3および並列接続された抵抗R4に供給される。
【０４５７】
また、バイポーラトランジスタQ3と抵抗R6に共通に流れる電流はMOSトランジスタM3を介し、MOSトランジスタM3とカレントミラー回路を構成するMOSトランジスタM1にコピーされる。
【０４５８】
したがって、このバイポーラトランジスタQ3と抵抗R6に共通に流れる電流と等しい電流がバイポーラトランジスタQ1と抵抗R0とR1および並列接続された抵抗R2に供給される。
【０４５９】
ここで、バイポーラトランジスタQ1とバイポーラトランジスタQ2を含むカレントミラー回路は単調増加領域で動作しており、MOSトランジスタM2、M9と、バイポーラトランジスタQ2と、抵抗R3と、それに並列接続される抵抗R4とは、逆相増幅器を構成し、負帰還路を構成して、バイポーラトランジスタQ3と抵抗R6とに共通に流れる電流が所定の値になるように動作する。
【０４６０】
また、バイポーラトランジスタQ7と抵抗R11に共通に流れる電流は、MOSトランジスタM13を介し、MOSトランジスタM13と、カレントミラー回路を構成するMOSトランジスタM2と、MOSトランジスタM4とにコピーされる。
【０４６１】
したがって、このバイポーラトランジスタQ7と抵抗R11に共通に流れる電流と等しい電流が、バイポーラトランジスタQ2と抵抗R3および並列接続された抵抗R4に供給される。
【０４６２】
ここで、MOSトランジスタM4とバイポーラトランジスタQ4と抵抗R7は、逆相増幅器を構成し、負帰還路を構成してバイポーラトランジスタQ7と抵抗R11とに共通に流れる電流が所定の値になるように動作する。
【０４６３】
このように、２重の負帰還路を構成することで、MOSトランジスタM3とMOSトランジスタM1からなるカレントミラー回路に流れる電流値と、MOSトランジスタM13とMOSトランジスタM2とMOSトランジスタM4からなるカレントミラー回路に流れる電流値を、所定の値に設定している。
【０４６４】
一方、抵抗R8に流れる電流はMOSトランジスタM7を介して、MOSトランジスタM7とカレントミラー回路を構成するMOSトランジスタM８とMOSトランジスタM９にコピーされる。したがって、端子電圧VAを発生させる駆動電流I1は、バイポーラトランジスタQ3と抵抗R6に共通に流れる電流と、抵抗R8に流れる電流との和になっており、端子電圧VBを発生させる駆動電流I2は、バイポーラトランジスタQ4と抵抗R7に共通に流れる電流と、抵抗R8に流れる電流との和になっていることがわかる。
【０４６５】
ここで、バイポーラトランジスタQ1のベースと抵抗R2が共通接続されてその端子電圧がVAとなっており、バイポーラトランジスタQ3のベースとバイポーラトランジスタQ4のベースが共通接続されてその端子電圧がVBとなっている。
【０４６６】
今、抵抗R2と抵抗R4と抵抗R8の値がいずれも等しく、かつ抵抗R2と抵抗R4と抵抗R8に流れる電流がいずれも等しくなっているから、端子電圧VAと端子電圧VBは等しくなる。このように、本発明では３つの負帰還路を構成することで、駆動電流I1とI2が所定の値に設定される。
【０４６７】
ここで、バイポーラトランジスタQ3(＝Q2)のエミッタ面積比Kと、抵抗R6(＝R3)と抵抗R7(＝R1)を設定（R6>R7）すれば、回路が起動すると、VB(＝VA)(>0)なる電圧値は、一意的に定まる。
【０４６８】
今、I1＝I2を目標に、抵抗R6(＝R3)と抵抗R0、R7(＝R1)を設定（R0>R1）したとする。この場合に、バイポーラトランジスタQ7(＝Q4)に流れる電流(I_C4)とバイポーラトランジスタQ３に流れる電流(I_C3)とに若干の差異δが生じた（I_C3＝(1＋δ)I_C7）とすると、
ΔVBE＝VBE4−VBE3
＝V_Tln{K/(1＋δ)}
＝R6I_C3−R7I_C7
＝{R6(1＋δ)−R11}I_C7 (124)
と表され、電流比の差異は、抵抗R6と抵抗R11（＝R7）の値を再設定することで解消される。
【０４６９】
すなわち、抵抗R6と抵抗R11（＝R7）の値を設定することで、駆動電流I1と駆動電流I2を等しくすることができる。いずれにしても、VA＝VBに設定される。すなわち、図４２の基準電圧回路と同じ動作条件が実現される。
【０４７０】
ここで、MOSトランジスタM10、M11を単位MOSトランジスタとして、MOSトランジスタM12を単位MOSトランジスタの2倍のトランジスタサイズとすると、MOSトランジスタM13とM10、MOSトランジスタM3とM11、MOSトランジスタM7とM12がそれぞれカレントミラー回路を形成して電流がコピーされ、
IOUT＝I1＋I2＝2I2 (125)
となる。
【０４７１】
出力回路の電流−電圧変換回路を図２(c)に示す抵抗とすれば、
VREF＝R5×IOUT (126)
と表され、図４２に示した基準電圧回路と同様の結果が得られる。
【０４７２】
上述した図３０〜図３５に示した基準電圧回路においては、出力の電流−電圧変換回路を簡単のために抵抗として簡略化して動作説明をした。しかし、これまでに説明した図２〜図２９に示した基準電圧回路の場合と同様に、出力の電流−電圧変換回路は図３０、図３１、図３４、図３５のそれぞれの回路の第１の電流−電圧変換回路のいずれを用いても良いことは言うまでもない。ただし、この場合にもトランジスタを単位トランジスタにして出力回路のチップ上に占める面積を多少減らすことができることを付け加えておく。
【産業上の利用可能性】
【０４７３】
本発明の活用例として、LSI上に集積される各種基準電圧回路が挙げられる。特に、最近の集積回路プロセスの超々微細化の進展に伴い、LSIへの供給電源電圧が低下してきており、電源電圧が1V前後でも動作する温度変動がない安定した基準電圧回路が必要になってきている。本発明は、そうした要望に答えることができる。
【図面の簡単な説明】
【０４７４】
【図１】従来の基準電流回路の構成を示す図である。
【図２】本発明（請求項１〜８）に適用する電流−電圧変換回路の構成を示す図である。
【図３】本発明（請求項１、２、４）の実施例の回路構成を示す図である。
【図４】本発明（請求項１、２、４）の第一の実施例の回路構成を示す図である。
【図５】本発明（請求項１、２、４）の第二の実施例の回路構成を示す図である。
【図６】本発明（請求項１、２、４）の第三の実施例の回路構成を示す図である。
【図７】本発明（請求項５）の第一の実施例の回路構成を示す図である。
【図８】本発明（請求項５）の第二の実施例の回路構成を示す図である。
【図９】本発明（請求項５）の第三の実施例の回路構成を示す図である。
【図１０】本発明（請求項１、２および４）の第ニの実施例の回路構成を示す図である。
【図１１】本発明（請求項１、２、３）の第三の実施例の回路構成を示す図である。
【図１２】本発明（請求項１、２、４）の第四の実施例の回路構成を示す図である。
【図１３】本発明（請求項１、２、４）の第五の実施例の回路構成を示す図である。
【図１４】本発明（請求項１、２、３）の第六の実施例の回路構成を示す図である。
【図１５】本発明（請求項１、２、４）の第七の実施例の回路構成を示す図である。
【図１６】本発明（請求項１、２、４）の第八の実施例の回路構成を示す図である。
【図１７】本発明（請求項３）の実施例の回路構成を示す図である。
【図１８】本発明（請求項３）の第一の実施例の回路構成を示す図である。
【図１９】本発明（請求項３）の第二の実施例の回路構成を示す図である。
【図２０】本発明（請求項３）の第三の実施例の回路構成を示す図である。
【図２１】本発明（請求項５）の第四の実施例の回路構成を示す図である。
【図２２】本発明（請求項５）の第五の実施例の回路構成を示す図である。
【図２３】本発明（請求項５）の第六の実施例の回路構成を示す図である。
【図２４】本発明（請求項６）の実施例の回路構成を示す図である。
【図２５】本発明（請求項６）の他の実施例の回路構成を示す図である。
【図２６】本発明（請求項７）の実施例の回路構成を示す図である。
【図２７】本発明（請求項７）の他の実施例の回路構成を示す図である。
【図２８】本発明（請求項８）の実施例の回路構成を示す図である。
【図２９】本発明（請求項８）の他の実施例の回路構成を示す図である。
【図３０】本発明（請求項９）の第一の実施例の回路構成を示す図である。
【図３１】本発明（請求項９）の第ニの実施例の回路構成を示す図である。
【図３２】本発明（請求項９）の第三の実施例の回路構成を示す図である。
【図３３】本発明（請求項９）の第四の実施例の回路構成を示す図である。
【図３４】本発明（請求項９）の第五の実施例の他の回路構成を示す図である。
【図３５】本発明（請求項１０）の第一の実施例の回路構成を示す図である。
【図３６】本発明（請求項９）の第五の実施例の回路構成を示す図である。
【図３７】本発明（請求項９）の第六の実施例の回路構成を示す図である。
【図３８】本発明（請求項９）の第七の実施例の回路構成を示す図である。
【図３９】本発明（請求項９）の第八の実施例の回路構成を示す図である。
【図４０】本発明（請求項９）の第九の実施例の回路構成を示す図である。
【図４１】本発明（請求項１０）の第二の実施例の回路構成を示す図である。
【図４２】本発明（請求項９）の第十の実施例の回路構成を示す図である。
【図４３】本発明（請求項９）の第十一の実施例の回路構成を示す図である。
【図４４】本発明（請求項９）の第十二の実施例の回路構成を示す図である。
【図４５】本発明（請求項９）の第十三の実施例の回路構成を示す図である。
【図４６】本発明（請求項１０）の第三の実施例の回路構成を示す図である。
【符号の説明】
【０４７５】
I-V1 第１の電流−電圧変換回路
I-V2 第２の電流−電圧変換回路
I-V3 第３の電流−電圧変換回路

【特許請求の範囲】
【請求項１】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段と、
前記第１の電流−電圧変換回路又は前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路からの出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
を備えている基準電圧回路において、
前記第１、第２、及び第３の電流−電圧変換回路は、
第１のダイオードと第１の抵抗とが直列接続されてなる回路と、該回路に並列に接続されてなる第２の抵抗を含むか、又は、
第１のダイオードと第１の抵抗が並列接続されてなる回路と、該回路に直列に接続されてなる第２の抵抗を含む、ことを特徴とする基準電圧回路。
【請求項２】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段と、
前記第１の電流−電圧変換回路又は前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路からの出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
を備えている基準電圧回路において、
前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路は、
第１のダイオードと第１の抵抗とが直列接続されてなる回路と、該回路に並列に接続されてなる第２の抵抗を含むか、又は、
第１のダイオードと第１の抵抗が並列接続されてなる回路と、該回路に直列に接続されてなる第２の抵抗を含み、
前記第３の電流−電圧変換回路は抵抗素子からなる、ことを特徴とする基準電圧回路。
【請求項３】
前記第１の電流−電圧変換回路には、第３のダイオードが並列接続され、
前記第２の電流−電圧変換回路には、第４のダイオードが並列接続されてなる、ことを特徴とする請求項１又は２に記載の基準電圧回路。
【請求項４】
前記制御手段が、差動増幅器を含む、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
【請求項５】
前記第１及び第２の電流−電圧変換回路が、ともに、
第１のダイオードと第１の抵抗が直列接続されてなる回路と、該回路に並列に接続されてなる第２の抵抗を含み、
前記第１及び第２の電流−電圧変換回路の前記第２の抵抗の中間電位が、前記差動増幅器の入力端子にそれぞれ供給される、ことを特徴とする請求項４に記載の基準電圧回路。
【請求項６】
前記制御手段が、前記第１のカレントミラー回路を含むカレントミラー回路により自己バイアスされた第２のカレントミラー回路を備えている、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
【請求項７】
前記制御手段が、前記第１の電流−電圧変換回路に供給される電流と前記第２の電流−電圧変換回路に供給される電流とを第２のカレントミラー回路で比較し、前記第２のカレントミラー回路の出力で、第３のカレントミラー回路をバイアスすることで、前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路の電圧が等しくなるように制御する、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
【請求項８】
前記制御手段が、前記第１のカレントミラー回路を含む逆ワイドラーカレントミラー回路により、自己バイアスされた第２のカレントミラー回路を備えている、ことを特徴とする請求項１乃至３のいずれか一に記載の基準電圧回路。
【請求項９】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路と前記第２の電流−電圧変換回路の電圧が等しくなるように制御する制御手段と、
前記第１の電流−電圧変換回路又は前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路と、
前記第１のカレントミラー回路からの出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
を備えている基準電圧回路において、
前記第１及び第３の電流−電圧変換回路は、ダイオード接続された第１のバイポーラトランジスタを備え、
前記第１のバイポーラトランジスタは、第１のエミッタ抵抗を介して接地され、
前記第１のバイポーラトランジスタのベースは第２の抵抗が並列接続されて直接接地されるか、あるいは前記第１のエミッタ抵抗を介して接地され、
前記第２の電流−電圧変換回路は、第２及び第３のバイポーラトランジスタを備え、
前記第２のバイポーラトランジスタは第２のエミッタ抵抗を介して接地され、ベースは前記第１の電流−電圧変換回路の出力端子に接続され、コレクタは前記第３のバイポーラトランジスタのベースが接続されるとともに、第４の抵抗が並列接続されて直接接地されるか、あるいは、前記第２のエミッタ抵抗を介して接地され、
前記第３のバイポーラトランジスタのコレクタは、前記第１のカレントミラー回路を駆動する、ことを特徴とする基準電圧回路。
【請求項１０】
ダイオード接続された第１のバイポーラトランジスタが第１のエミッタ抵抗を介して接地され、さらにベースには、第２の抵抗が並列接続されて直接接地されてなる第１の電流−電圧変換回路と、
第２のバイポーラトランジスタが第２のエミッタ抵抗を介して接地され、ベースは前記第１の電流−電圧変換回路の出力端子に接続され、コレクタには、第３及び第４のバイポーラトランジスタのベースが接続されるとともに、第４の抵抗が並列接続されて直接接地されてなる第２の電流−電圧変換回路と、
を有し、
前記第３及び第４のバイポーラトランジスタは、それぞれ、前記第１及び第２のバイポーラトランジスタとトランジスタサイズが等しく、それぞれ、第１及び第２のエミッタ抵抗と等しい第３及び第４のエミッタ抵抗を介して接地され、
前記第２及び第４の抵抗と等しい第７の抵抗の一の端子が接地されて、前記第３又は第４のバイポーラトランジスタと等しい第５のエミッタ抵抗を介して接地された第５のバイポーラトランジスタをバイアスし、
前記第５のバイポーラトランジスタに流れる電流が、前記第３又は第４のバイポーラトランジスタと等しくする手段と、
前記第３及び第４のバイポーラトランジスタに流れる電流と、前記第７の抵抗に流れる電流の和電流が、前記第１の電流−電圧変換回路及び前記第２のバイポーラトランジスタと前記第４の抵抗を駆動する手段を有し、
前記第１又は第２のバイポーラトランジスタに流れる電流と、前記第２又は第４の抵抗に流れる電流の和電流に比例する電流で、前記第３の電流−電圧変換回路を駆動する、ことを特徴とする基準電圧回路。
【請求項１１】
前記第３の電流−電圧変換回路は抵抗素子からなる、ことを特徴とする請求項９又は１０に記載の基準電圧回路。
【請求項１２】
前記ダイオードが、ダイオード接続されたバイポーラトランジスタよりなる、ことを特徴とする請求項１、３、５のいずれか一に記載の基準電圧回路。
【請求項１３】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
前記第１の電流−電圧変換回路又は前記第２の電流−電圧変換回路に供給される電流値に比例する電流を出力する第１のカレントミラー回路と、
前記第１及び第２の電流−電圧変換回路の出力と前記第１のカレントミラー回路との間に接続された第２のカレントミラー回路と、
前記第１のカレントミラー回路の出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
を備え、
前記第１及び第２の電流−電圧変換回路は、
第１のダイオードと第１の抵抗が直列接続されてなる回路と、該回路に並列接続されてなる第２の抵抗を含むか、又は、
第１のダイオードと第１の抵抗が並列接続されてなる回路と、該回路に直列接続されてなる第２の抵抗を含み、
前記第３の電流−電圧変換回路は抵抗素子よりなり、
前記第２のカレントミラー回路が前記第１のカレントミラー回路によって自己バイアスされることで、前記第１の電流−電圧変換回路に印加される電圧と前記第２の電流−電圧変換回路に印加される電圧とが等しくなるように制御される、ことを特徴とする基準電圧回路。
【請求項１４】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
前記第１及び第２の電流−電圧変換回路にそれぞれ供給される電流値に比例する電流をそれぞれ出力する第１及び第２のカレントミラー回路と、
前記第１及び第２の電流−電圧変換回路の出力と前記第１及び第２のカレントミラー回路の入力との間にそれぞれ接続された第１及び第２のトランジスタと、
前記第１及び第２のカレントミラー回路の出力を受け電流比較する第３のカレントミラー回路と、
前記第１のカレントミラー回路の出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
を備え、
前記第１及び第２の電流−電圧変換回路は、
第１のダイオードと第１の抵抗が直列接続されてなる回路と、該回路に並列接続されてなる第２の抵抗を含むか、又は、
第１のダイオードと第１の抵抗が並列接続されてなる回路と、該回路に直列接続されてなる第２の抵抗を含み、
前記第３の電流−電圧変換回路は抵抗素子よりなり、
前記第３のカレントミラー回路の出力は前記第１及び第２のトランジスタの共通接続された制御端子に接続され、前記第３のカレントミラー回路には、前記第１の電流−電圧変換回路と同一構成の第４及び第５の電流−電圧変換回路が接続されている、ことを特徴とする基準電圧回路。
【請求項１５】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
第１、第２の出力を有する第１のカレントミラー回路と、
前記第１及び第２の電流−電圧変換回路と前記第１のカレントミラー回路の入力と第１の出力との間にそれぞれ接続された第１及び第２のトランジスタと、
前記第１のカレントミラー回路の第２の出力からの出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
前記第１及び第２のトランジスタの制御端子に制御端子が共通接続され、ダイオード接続され、前記第１の電流−電圧変換回路と同一の構成の第４の電流−電圧変換回路に接続され、前記第１及び第２のトランジスタとカレントミラー回路を構成する第３のトランジスタと、
前記第３のトランジスタの出力と電源間に接続され、制御端子が前記第１のカレントミラー回路の第１の出力に接続された第４のトランジスタと、
を備え、
前記第１及び第２の電流−電圧変換回路は、
第１のダイオードと第１の抵抗が直列接続されてなる回路と、該回路に並列接続されてなる第２の抵抗を含むか、又は、
第１のダイオードと第１の抵抗が並列接続されてなる回路と、該回路に直列接続されてなる第２の抵抗を含み、
前記第３の電流−電圧変換回路は抵抗素子よりなる、ことを特徴とする基準電圧回路。
【請求項１６】
前記第１及び第２の電流−電圧変換回路にそれぞれ並列に接続されたダイオードを有する、ことを特徴とする請求項１３記載の基準電圧回路。
【請求項１７】
前記第１及び第２の電流−電圧変換回路、前記第４及び第５の電流−電圧変換回路にそれぞれ並列に接続されたダイオードを有する、ことを特徴とする請求項１４記載の基準電圧回路。
【請求項１８】
前記第１及び第２の電流−電圧変換回路、前記第４の電流−電圧変換回路にそれぞれ並列に接続されたダイオードを有する、ことを特徴とする請求項１５記載の基準電圧回路。
【請求項１９】
電流をそれぞれ入力して電圧にそれぞれ変換する第１及び第２の電流−電圧変換回路と、
前記第１及び第２の電流−電圧変換回路と電源間にそれぞれ複数段縦積み接続されてなるトランジスタを含むカスコード型のカレントミラー回路と、
前記カレントミラー回路の出力電流を受け電圧に変換して出力する第３の電流−電圧変換回路と、
を備え、
前記第１及び２の電流−電圧変換回路に印加される電圧が等しくなるように、前記第１及び第２の電流−電圧変換回路にそれぞれ接続される前記トランジスタがバイアスされる、ことを特徴とする基準電圧回路。
【請求項２０】
前記第１及び第２の電流−電圧変換回路は、
第１のダイオードと第１の抵抗が直列接続されてなる回路と、該回路に並列接続されてなる第２の抵抗を含むか、又は、
第１のダイオードと第１の抵抗が並列接続されてなる回路と、該回路に直列接続されてなる第２の抵抗を含み、
前記第３の電流−電圧変換回路は抵抗素子よりなる、ことを特徴とする請求項１７記載の基準電圧回路。
【請求項２１】
前記第１の電流−電圧変換回路は、ダイオード接続された第１のバイポーラトランジスタを備え、前記第１のバイポーラトランジスタは、第１のエミッタ抵抗を介して接地され、前記第１のバイポーラトランジスタのベースは第２の抵抗が並列接続されて直接接地されるか、あるいは前記第１のエミッタ抵抗を介して接地され、
前記第２の電流−電圧変換回路は、第２、第３のバイポーラトランジスタを備え、前記第２のバイポーラトランジスタは第２のエミッタ抵抗を介して接地され、ベースは前記第１の電流−電圧変換回路の出力端子に接続され、コレクタは前記第３のバイポーラトランジスタのベースが接続されるとともに、第４の抵抗が並列接続されて直接接地されるか、あるいは、前記第２のエミッタ抵抗を介して接地され、前記第３のバイポーラトランジスタのコレクタは、前記カレントミラー回路の入力に接続され、
前記第３の電流−電圧変換回路は、抵抗素子よりなる、ことを特徴とする請求項１７記載の基準電圧回路。
【請求項２２】
カスコード型のカレントミラー回路が、逆ワイドラー型のカスコードカレントミラー回路を備え、前記第１乃至第３のバイポーラトランジスタと、自己バイアス回路を構成する前記逆ワイドラー型のカスコードカレントミラー回路との間で負帰還電流ループを構成している、ことを特徴とする請求項２１記載の基準電圧回路。

【図１】