多層配線基板及び多層配線基板への電子チップ部品実装構造
【課題】絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品を高密度実装することが可能な多層配線基板を提供する。また、多層配線基板への電子チップ部品の高密度実装構造を提供する。
【解決手段】絶縁性基材群42を中空のビアホール44が貫通している。ビアホール44の開口46の周囲にランド部47を設ける。ランド部47は、電子チップ部品51の面状電極52を接合することのできる表面積を備えた接合領域Z1として形成されている。接合領域Z1に電子チップ部品51の面状電極52を重ね合わせて接合することによって、電子チップ部品の高密度実装構造が得られる。
【解決手段】絶縁性基材群42を中空のビアホール44が貫通している。ビアホール44の開口46の周囲にランド部47を設ける。ランド部47は、電子チップ部品51の面状電極52を接合することのできる表面積を備えた接合領域Z1として形成されている。接合領域Z1に電子チップ部品51の面状電極52を重ね合わせて接合することによって、電子チップ部品の高密度実装構造が得られる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、多層配線基板及び多層配線基板への電子チップ部品実装構造に関する。特に、電子チップ部品の実装密度を高めるための対策が講じられた中空のビアホールを備えた多層配線基板、及び、電子チップ部品の実装密度を高めた中空のビアホールを備えた多層配線基板への電子チップ部品実装構造に関する。
【背景技術】
【0002】
配線基板(プリント基板)のうち、配線回路を備えた絶縁性基材を多層に亘って積層した構造を持つ多層配線基板は、それ自体が配線の高密度化を達成した配線基板として知られている。この多層配線基板では、絶縁性基材の層間の配線回路はビアホール(スルーホール)によって結線されている。
【0003】
この種の多層配線基板には、多層に積層された絶縁性基材群を中空のビアホールが貫通した構成を備えたもの、多層に積層された絶縁性基材群を貫通する中空のビアホールに導電性組成物(導電性ペースト)が充填された構成を備えたもの、などが知られている。
【0004】
このうち、前者、すなわち多層に積層された絶縁性基材群を中空のビアホールが貫通した構成を備える従来の多層配線基板を図8及び図9に示してある。また、図8及び図9には多層配線基板への電子チップ部品実装構造を併せて示してある。
【0005】
この多層配線基板1では、図9に例示したように、多層に積層されたそれぞれの絶縁性基材2a…の配線回路3…が、ビアホール4の孔壁面に備わっている筒状の導電層5によって電気的に接続されている。また、絶縁性基材群2の表面に形成された回路パターン6の一端が、複数枚の絶縁性基材2aでなる絶縁性基材群2の表面に位置しているビアホール4の開口4の周囲の適宜個所で、図8又は図9のようにビアホール4の導電層5に接続されている。そして、この回路パターン6の他端がランド部10として形成されていて、そのランド部10に電子チップ部品8の面状電極9が接合されている。
【0006】
したがって、この構成を採用した多層配線基板への電子チップ部品実装構造によると、図9のように、ビアホール4の開口4aと電子チップ部品8との間に回路パターン6の長さに見合う不可避的スペースS1が形成されてしまい、その不可避的スペースS1によって電子チップ部品8の実装密度の高密度化(電子チップ部品の配置の高密度化)が阻害されるおそれがある。
【0007】
一方、後者の多層配線基板は、上記した構成の前者の多層配線基板の場合よりも、その構造上、電子チップ部品8の実装密度の高密度化を図りやすいということが云える。そして、後者の多層配線基板については、その電子チップ部品配置の高密度化(電子チップ部品の実装密度の高密度化)をさらに高めるための研究が鋭意行われている(たとえば、特許文献1〜4参照)。ここで掲げた特許文献1〜4によって提案されている多層配線基板は、ビアホールに導電性組成物を充填してそのビアホールを導電性組成物で埋めることによって、その導電性組成物の表面を当該多層配線基板の表面側に露出させてある。
【0008】
特許文献1に記載されている多層配線基板とその多層配線基板への電子チップ部品実装構造を図10に示してある。同図の多層配線基板11では、多層に積層されている絶縁性基材12…の配線回路13が、ビアホール14に充填されている導電性組成物(導電性ペースト)15に電気的に接続されていて、その導電性組成物15の表面16に電子チップ部品17の面状電極18が重ね合わされて接合されている。なお、19は層間接着剤である。
【0009】
図10に示した多層配線基板への電子チップ部品実装構造は「チップオンビア」と呼ばれることがあり、この実装構造によると、電子チップ部品17がビアホール14の直上に配置される。そのため、図8及び図9に見られるような回路パターン6を、ビアホール4と電子チップ部品8との相互間に形成しておく必要がなくなり、その結果、図9に示した不可避的スペースS1が形成されなくなって、それだけ電子チップ部品の実装密度の高密度化を促進しやすいということが云える。
【0010】
上記した「チップオンビア」と呼ばれる電子チップ部品の実装構造を採用することのできる多層配線基板については、特許文献2、特許文献3、特許文献4などにも記載がある。
【0011】
ところで、ピン電極を備えた電子チップ部品を多層配線基板に実装することについての先行例が提案されている(たとえば、特許文献5参照)。ここで掲げた特許文献5によって示されている電子チップ部品の実装構造を図11を参照して説明する。
【0012】
図11は特許文献5によって示されている電子チップ部品実装構造を示した断面図である。図示の多層配線基板21は、多層に積層されている絶縁性基材22a…の配線回路23が、絶縁性基材群22を貫通するスルーホール24によって電気的に接続されている。また、絶縁性基材群22の表面及び裏面に位置しているスルーホール24の開口の周囲に連続してランド部25,26が設けられている。これらのランド部25,26は、絶縁性基材群22の表面及び裏面に密着するメッキ層によって形成されていることにより、スルーホール24の筒状の導電層27の孔壁面からの剥離を防止することに役立っている。電子チップ部品28は、スルーホール24に挿通されたピン電極29の端部と絶縁性基材群22の裏面側のランド部26とが半田付けにより接合され、さらにその半田30がスルーホール24の内部にまで充填されていることによって、多層配線基板21に実装されている。なお、25a,26aはランド部25,26に設けられた非貫通のビアホールを示し、これらのビアホール25a,26aによってランド部26と絶縁性基材22a,22aとの密着面積が増大している。
【0013】
図11に示した実装構造は、ピン電極29を備えた電子チップ部品28に適用されていて、スルーホール24の開口の周囲に設けられたランド部25,26が半田ランドとして利用されている。そして、この場合のランド部25,26のサイズは、ピン電極29の端部をランド部25,26に半田付けにより接合するのに十分なサイズであればよい。したがって、これらのランド部25,26に面状電極を備える電子チップ部品の上記面状電極を重ね合わせて半田付けするということは想定されていず、それらのランド部25,26に電子チップ部品の面状電極を重ね合わせて半田付けすることも行われていない。また、電子チップ部品28がスルーホール24の直上に配置されているので、ピン電極29を備えた電子チップ部品28の実装密度の高密度化を促進しやすいということが云える。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開2008−198733号公報
【特許文献2】特開2003−92473号公報
【特許文献3】特開2002−124769号公報
【特許文献4】特開2002−26520号公報
【特許文献5】特開2004−172329号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
図8及び図9に示した従来例では、ビアホール4の開口4aと電子チップ部品8との間に回路パターン6の長さに見合う不可避的スペースS1が形成され、その不可避的スペースS1によって電子チップ部品8の実装密度の高密度化が阻害されるおそれがあるという問題がある。
【0016】
また、図10を参照して説明した「チップオンビア」と呼ばれる電子チップ部品の実装構造は、実装密度の高密度化を図りやすいということが云える反面で、そのための多層配線基板11のビアホール14に導電性組成物が充填されていることが要求されるために、多層配線基板11自体の製作コストが高くつくという問題がある。
【0017】
さらに、図11を参照して説明した実装構造は、ピン電極29を備えた電子チップ部品28に適用されるものであり、面状電極を備えた電子チップ部品に対して適用することができないという問題がある。
【0018】
本発明は、以上の状況に鑑みてなされたものであり、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能な多層配線基板を提供することを目的とする。
【0019】
また、本発明は、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板に電子チップ部品が高密度実装された多層配線基板への電子チップ部品実装構造を提供することを目的とする。
【課題を解決するための手段】
【0020】
本発明に係る多層配線基板は、絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる。そして、上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部の全体が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されている。
【0021】
この発明によると、ビアホールに備わっている筒状の導電層に連続するランド部に形成された接合領域に、電子チップ部品の面状電極やピン電極を重ね合わせて接合することができるので、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図8及び図9に示された回路パターン6を形成しておく必要がなくなる。したがって、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。特に、電子チップ部品をビアホールの直上に配置することができるために、その電子チップ部品の高密度実装が顕著に促進される。
【0022】
別の発明に係る多層配線基板は、絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる。そして、上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部は、上記開口の形成個所の径方向片側に偏った領域が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されている。
【0023】
この発明によると、ビアホールに備わっている筒状の導電層に連続するランド部に形成された接合領域に、電子チップ部品の面状電極やピン電極を重ね合わせて接合することができるので、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図8及び図9に示された回路パターン6を形成しておく必要がなくなる。したがって、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。
【0024】
本発明に係る多層配線基板は、上記接合領域が、上記電子チップ部品の面状電極の全体を重ね合わせて接合することのできる表面積を備えていることが望ましい。この構成であれば、電子チップ部品の面状電極とランド部の接合領域とを広い接合面積で強固に接合することが可能になる。
【0025】
本発明に係る多層配線基板への電子チップ部品実装構造は、多層配線基板におけるランド部の上記接合領域に、電子チップ部品の電極が重なり合って接合されている。この構成であれば、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図8及び図9に示された回路パターン6を形成しておく必要がなくなるので、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。
【0026】
本発明に係る多層配線基板への電子チップ部品実装構造は、多層配線基板におけるランド部の上記接合領域に、電子チップ部品の面状電極の全体が重なり合って接合されている、という構成を採用することが可能である。この構成であれば、電子チップ部品の面状電極とランド部の接合領域とが広い接合面積で強固に接合された実装構造が得られる。
【発明の効果】
【0027】
以上のように、本発明によれば、多層配線基板が中空のビアホールを有しているにもかかわらず、電子チップ部品の高密度実装が可能になる。また、多層配線基板が中空のビアホールを有しているにもかかわらず、電子チップ部品が高密度実装された多層配線基板を提供することが可能になる。
【図面の簡単な説明】
【0028】
【図1】本発明に係る多層配線基板への電子チップ部品の実装構造を示した概略平面図である。
【図2】図1の実装構造の概略縦断断面図である。
【図3】本発明に係る多層配線基板への電子チップ部品の実装構造を示した概略平面図である。
【図4】図3の実装構造の概略縦断断面図である。
【図5】(A)〜(H)は開口からの偏り方向が異なる接合領域を例示した説明図である。
【図6】電子チップ部品を例示した概略斜視図である。
【図7】電子チップ部品の一般的な実装例を示した側面図である。
【図8】中空のビアホールを備える多層配線基板への電子チップ部品の実装構造の従来例を示した平面図である。
【図9】図9の実装構造の縦断面図である。
【図10】先行例に示された電子チップ部品の実装構造を示した断面図である。
【図11】他の先行例に示されている電子チップ部品の実装構造を示した断面図である。
【発明を実施するための形態】
【0029】
図1は本発明の実施形態に係る多層配線基板41への電子チップ部品51の実装構造を示した概略平面図、図2は同実装構造の概略縦断断面図である。
【0030】
図2のように、図例の多層配線基板41では、多層に積層されたそれぞれの絶縁性基材42a…の配線回路43a…が、ビアホール44の孔壁面に備わっている筒状の導電層45によって電気的に接続されている。ビアホール44は、多層の絶縁性基材42a…の積層体でなる絶縁性基材群42を貫通していて、その内部は中空である。
【0031】
絶縁性基材群42の表面に位置しているビアホール44の開口46の周囲に、上記導電層45に連続するランド部47が設けられている。図例のランド部47は、上記開口46を中心位置に有する方形に形作られていて、ランド部47が形作っている方形の4つのコーナ部は円弧状に形成されている。そして、ランド部47の全体が、電子チップ部品51の電極52を接合することのできる表面積を備えた接合領域Z1として形成されている。
【0032】
図3は本発明に係る別の実施形態に係る多層配線基板41への電子チップ部品51の実装構造を示した概略平面図、図4は同実装構造の概略縦断断面図である。
【0033】
図4のように、図例の多層配線基板41では、多層に積層されたそれぞれの絶縁性基材42a…の配線回路43a…が、ビアホール44の孔壁面に備わっている筒状の導電層45によって電気的に接続されている。ビアホール44は、多層の絶縁性基材42a…の積層体でなる絶縁性基材群42を貫通していて、その内部は中空である。
【0034】
絶縁性基材群42の表面に位置しているビアホール44の開口46の周囲に、上記導電層45に連続するランド部47が設けられている。図例のランド部47は、上記開口46を中心位置に有する方形に形作られていて、ランド部47が形作っている方形の4つのコーナ部は円弧状に形成されている。そして、ランド部47の開口46の径方向片側に偏った領域が、電子チップ部品51の電極52を接合することのできる表面積を備えた接合領域Z2として形成されている。
【0035】
次に、別の実施形態に係るランド部47の上記接合領域Z2を図5を参照してさらに具体的に説明する。図5(A)〜(H)は開口からの偏り方向が異なる接合領域を例示した説明図である。接合領域Z2には、上記のようにランド部47の開口46の形成個所の径方向片側に偏った領域が相当している。ここで、開口46の形成個所の径方向片側に偏った領域とは、開口46の口縁に接する直線(図中一点鎖線で示してある)Lを境として、開口46の反対側に位置する領域を意味していて、その領域の形状は矩形、三角形、その他の多角形、円弧形などであってもよい。
【0036】
接合領域Z2は、図5(A)のようにランド部47の開口46の径方向左側に偏っていても、図5(B)のようにランド部47の開口46の径方向下側に偏っていても、図5(C)のようにランド部47の開口46の径方向右側に偏っていても、図5(D)のようにランド部47の開口46の径方向上側に偏っていてもよい。これらの(A)〜(D)に示した接合領域Z2は略矩形に形成されている。また、接合領域Z2は、図5(E)のようにランド部47の開口46の径方向斜め左上側に偏っていても、図5(F)のようにランド部47の開口46の径方向斜め左下側に偏っていても、図5(G)のようにランド部47の開口46の径方向斜め右下側に偏っていても、図5(H)のようにランド部47の開口46の径方向斜め右上側に偏っていてもよい、これらの(A)〜(D)に示した接合領域Z2は略三角形に形成されている。図5では、接合領域Z2の開口46からの偏り方向が、方形のランド部47の対辺方向や対角方向に定められている事例を示しているけれども、偏り方向は図示した方向以外の方向に定めることも可能である。
【0037】
また、接合領域Z2の形状は、ランド部47の形状と偏り方向とによって定まり、図5の事例では、ランド部47が方形であるために、その偏り方向に応じて略矩形又は略三角形に形成されている。したがって、ランド部47が円形であれば、接合領域の形状は円弧形状になる。
【0038】
図6は上記した各実施形態に採用されている電子チップ部品51を例示した概略斜視図、図7は電子チップ部品51の一般的な実装例を示した側面図である。この電子チップ部品51は、チップ部品本体53の底面に電極52を備えていて、その電極52は、チップ部品本体53の底面に重なり合った面状電極として形成されている。この電子チップ部品51は、一般的には図7のように、配線基板(多層配線基板、両面配線基板などを含む)60の表面のランド部61に半田付け62によって接合される。その際には、面状電極52の全体がランド部61に重なり合っているときに十分な接合強度が得られるとされている。
【0039】
このことを勘案して、上記した各実施形態では、ランド部47の接合領域Z1,Z2に、電子チップ部品51の面状電極52の全体を重ね合わせて接合することのできる表面積を付与している。こうしておくと、図1又は図3のように、面状電極52の全体が接合領域Z1,Z2に重なり合った状態で接合されて十分な接合強度が発揮されるようになる。
【0040】
図1及び図2に示した実施形態のように、多層配線基板41におけるランド部47の全体によって形成されている接合領域Z1に、電子チップ部品51の面状電極52の全体が重なり合って接合されていて、ビアホール44の直上に電子チップ部品51が位置していると、図9に示された不可避的スペースS1が形成されないので、電子チップ部品51の実装密度の高密度化が顕著に促進されることになる。
【0041】
また、図3及び図4に示した実施形態のように、多層配線基板41におけるランド部47の接合領域Z2に、電子チップ部品51の面状電極52の全体が重なり合って接合されていると、図4に示した開口46と電子チップ部品51との間に形成されるスペースS2を、図9に示された不可避的スペースS1よりも格段に狭くすることが可能になる。したがって、それだけ、電子チップ部品51の実装密度の高密度化が促進されることになる。上記スペースS2は、電子チップ部品51の面状電極52をランド部47の開口46の口縁に接触させて位置させることによって無くすることが可能である。
【0042】
以上説明した実施形態に係る実装構造では、面状電極52を備えた電子チップ部品51を対象とした事例を説明したけれども、本発明に係る実装構造は、ピン電極を備えた電子チップ部品を対象とすることも可能である。すなわち、ピン電極を備えた電子チップ部品を対象するときには、そのピン電極を折り曲げてランド部47の接合領域に重ね合わせ、その重なり箇所を半田付けする。
【符号の説明】
【0043】
41 多層配線基板
42 絶縁性基材群
42a 絶縁性基材
44 ビアホール
45 導電層
46 ビアホールの開口
47 ランド部
51 電子チップ部品
52 電極(面状電極)
Z1,Z2 接合領域
【技術分野】
【0001】
本発明は、多層配線基板及び多層配線基板への電子チップ部品実装構造に関する。特に、電子チップ部品の実装密度を高めるための対策が講じられた中空のビアホールを備えた多層配線基板、及び、電子チップ部品の実装密度を高めた中空のビアホールを備えた多層配線基板への電子チップ部品実装構造に関する。
【背景技術】
【0002】
配線基板(プリント基板)のうち、配線回路を備えた絶縁性基材を多層に亘って積層した構造を持つ多層配線基板は、それ自体が配線の高密度化を達成した配線基板として知られている。この多層配線基板では、絶縁性基材の層間の配線回路はビアホール(スルーホール)によって結線されている。
【0003】
この種の多層配線基板には、多層に積層された絶縁性基材群を中空のビアホールが貫通した構成を備えたもの、多層に積層された絶縁性基材群を貫通する中空のビアホールに導電性組成物(導電性ペースト)が充填された構成を備えたもの、などが知られている。
【0004】
このうち、前者、すなわち多層に積層された絶縁性基材群を中空のビアホールが貫通した構成を備える従来の多層配線基板を図8及び図9に示してある。また、図8及び図9には多層配線基板への電子チップ部品実装構造を併せて示してある。
【0005】
この多層配線基板1では、図9に例示したように、多層に積層されたそれぞれの絶縁性基材2a…の配線回路3…が、ビアホール4の孔壁面に備わっている筒状の導電層5によって電気的に接続されている。また、絶縁性基材群2の表面に形成された回路パターン6の一端が、複数枚の絶縁性基材2aでなる絶縁性基材群2の表面に位置しているビアホール4の開口4の周囲の適宜個所で、図8又は図9のようにビアホール4の導電層5に接続されている。そして、この回路パターン6の他端がランド部10として形成されていて、そのランド部10に電子チップ部品8の面状電極9が接合されている。
【0006】
したがって、この構成を採用した多層配線基板への電子チップ部品実装構造によると、図9のように、ビアホール4の開口4aと電子チップ部品8との間に回路パターン6の長さに見合う不可避的スペースS1が形成されてしまい、その不可避的スペースS1によって電子チップ部品8の実装密度の高密度化(電子チップ部品の配置の高密度化)が阻害されるおそれがある。
【0007】
一方、後者の多層配線基板は、上記した構成の前者の多層配線基板の場合よりも、その構造上、電子チップ部品8の実装密度の高密度化を図りやすいということが云える。そして、後者の多層配線基板については、その電子チップ部品配置の高密度化(電子チップ部品の実装密度の高密度化)をさらに高めるための研究が鋭意行われている(たとえば、特許文献1〜4参照)。ここで掲げた特許文献1〜4によって提案されている多層配線基板は、ビアホールに導電性組成物を充填してそのビアホールを導電性組成物で埋めることによって、その導電性組成物の表面を当該多層配線基板の表面側に露出させてある。
【0008】
特許文献1に記載されている多層配線基板とその多層配線基板への電子チップ部品実装構造を図10に示してある。同図の多層配線基板11では、多層に積層されている絶縁性基材12…の配線回路13が、ビアホール14に充填されている導電性組成物(導電性ペースト)15に電気的に接続されていて、その導電性組成物15の表面16に電子チップ部品17の面状電極18が重ね合わされて接合されている。なお、19は層間接着剤である。
【0009】
図10に示した多層配線基板への電子チップ部品実装構造は「チップオンビア」と呼ばれることがあり、この実装構造によると、電子チップ部品17がビアホール14の直上に配置される。そのため、図8及び図9に見られるような回路パターン6を、ビアホール4と電子チップ部品8との相互間に形成しておく必要がなくなり、その結果、図9に示した不可避的スペースS1が形成されなくなって、それだけ電子チップ部品の実装密度の高密度化を促進しやすいということが云える。
【0010】
上記した「チップオンビア」と呼ばれる電子チップ部品の実装構造を採用することのできる多層配線基板については、特許文献2、特許文献3、特許文献4などにも記載がある。
【0011】
ところで、ピン電極を備えた電子チップ部品を多層配線基板に実装することについての先行例が提案されている(たとえば、特許文献5参照)。ここで掲げた特許文献5によって示されている電子チップ部品の実装構造を図11を参照して説明する。
【0012】
図11は特許文献5によって示されている電子チップ部品実装構造を示した断面図である。図示の多層配線基板21は、多層に積層されている絶縁性基材22a…の配線回路23が、絶縁性基材群22を貫通するスルーホール24によって電気的に接続されている。また、絶縁性基材群22の表面及び裏面に位置しているスルーホール24の開口の周囲に連続してランド部25,26が設けられている。これらのランド部25,26は、絶縁性基材群22の表面及び裏面に密着するメッキ層によって形成されていることにより、スルーホール24の筒状の導電層27の孔壁面からの剥離を防止することに役立っている。電子チップ部品28は、スルーホール24に挿通されたピン電極29の端部と絶縁性基材群22の裏面側のランド部26とが半田付けにより接合され、さらにその半田30がスルーホール24の内部にまで充填されていることによって、多層配線基板21に実装されている。なお、25a,26aはランド部25,26に設けられた非貫通のビアホールを示し、これらのビアホール25a,26aによってランド部26と絶縁性基材22a,22aとの密着面積が増大している。
【0013】
図11に示した実装構造は、ピン電極29を備えた電子チップ部品28に適用されていて、スルーホール24の開口の周囲に設けられたランド部25,26が半田ランドとして利用されている。そして、この場合のランド部25,26のサイズは、ピン電極29の端部をランド部25,26に半田付けにより接合するのに十分なサイズであればよい。したがって、これらのランド部25,26に面状電極を備える電子チップ部品の上記面状電極を重ね合わせて半田付けするということは想定されていず、それらのランド部25,26に電子チップ部品の面状電極を重ね合わせて半田付けすることも行われていない。また、電子チップ部品28がスルーホール24の直上に配置されているので、ピン電極29を備えた電子チップ部品28の実装密度の高密度化を促進しやすいということが云える。
【先行技術文献】
【特許文献】
【0014】
【特許文献1】特開2008−198733号公報
【特許文献2】特開2003−92473号公報
【特許文献3】特開2002−124769号公報
【特許文献4】特開2002−26520号公報
【特許文献5】特開2004−172329号公報
【発明の概要】
【発明が解決しようとする課題】
【0015】
図8及び図9に示した従来例では、ビアホール4の開口4aと電子チップ部品8との間に回路パターン6の長さに見合う不可避的スペースS1が形成され、その不可避的スペースS1によって電子チップ部品8の実装密度の高密度化が阻害されるおそれがあるという問題がある。
【0016】
また、図10を参照して説明した「チップオンビア」と呼ばれる電子チップ部品の実装構造は、実装密度の高密度化を図りやすいということが云える反面で、そのための多層配線基板11のビアホール14に導電性組成物が充填されていることが要求されるために、多層配線基板11自体の製作コストが高くつくという問題がある。
【0017】
さらに、図11を参照して説明した実装構造は、ピン電極29を備えた電子チップ部品28に適用されるものであり、面状電極を備えた電子チップ部品に対して適用することができないという問題がある。
【0018】
本発明は、以上の状況に鑑みてなされたものであり、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能な多層配線基板を提供することを目的とする。
【0019】
また、本発明は、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板に電子チップ部品が高密度実装された多層配線基板への電子チップ部品実装構造を提供することを目的とする。
【課題を解決するための手段】
【0020】
本発明に係る多層配線基板は、絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる。そして、上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部の全体が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されている。
【0021】
この発明によると、ビアホールに備わっている筒状の導電層に連続するランド部に形成された接合領域に、電子チップ部品の面状電極やピン電極を重ね合わせて接合することができるので、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図8及び図9に示された回路パターン6を形成しておく必要がなくなる。したがって、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。特に、電子チップ部品をビアホールの直上に配置することができるために、その電子チップ部品の高密度実装が顕著に促進される。
【0022】
別の発明に係る多層配線基板は、絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる。そして、上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部は、上記開口の形成個所の径方向片側に偏った領域が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されている。
【0023】
この発明によると、ビアホールに備わっている筒状の導電層に連続するランド部に形成された接合領域に、電子チップ部品の面状電極やピン電極を重ね合わせて接合することができるので、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図8及び図9に示された回路パターン6を形成しておく必要がなくなる。したがって、絶縁性基材群を中空のビアホールが貫通してなる多層配線基板でありながら、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。
【0024】
本発明に係る多層配線基板は、上記接合領域が、上記電子チップ部品の面状電極の全体を重ね合わせて接合することのできる表面積を備えていることが望ましい。この構成であれば、電子チップ部品の面状電極とランド部の接合領域とを広い接合面積で強固に接合することが可能になる。
【0025】
本発明に係る多層配線基板への電子チップ部品実装構造は、多層配線基板におけるランド部の上記接合領域に、電子チップ部品の電極が重なり合って接合されている。この構成であれば、当該多層配線基板に実装された電子チップ部品とビアホールの開口との相互間に図8及び図9に示された回路パターン6を形成しておく必要がなくなるので、電子チップ部品がピン電極を備えているか面状電極を備えているかに関係なく、その電子チップ部品を高密度実装することが可能になる。
【0026】
本発明に係る多層配線基板への電子チップ部品実装構造は、多層配線基板におけるランド部の上記接合領域に、電子チップ部品の面状電極の全体が重なり合って接合されている、という構成を採用することが可能である。この構成であれば、電子チップ部品の面状電極とランド部の接合領域とが広い接合面積で強固に接合された実装構造が得られる。
【発明の効果】
【0027】
以上のように、本発明によれば、多層配線基板が中空のビアホールを有しているにもかかわらず、電子チップ部品の高密度実装が可能になる。また、多層配線基板が中空のビアホールを有しているにもかかわらず、電子チップ部品が高密度実装された多層配線基板を提供することが可能になる。
【図面の簡単な説明】
【0028】
【図1】本発明に係る多層配線基板への電子チップ部品の実装構造を示した概略平面図である。
【図2】図1の実装構造の概略縦断断面図である。
【図3】本発明に係る多層配線基板への電子チップ部品の実装構造を示した概略平面図である。
【図4】図3の実装構造の概略縦断断面図である。
【図5】(A)〜(H)は開口からの偏り方向が異なる接合領域を例示した説明図である。
【図6】電子チップ部品を例示した概略斜視図である。
【図7】電子チップ部品の一般的な実装例を示した側面図である。
【図8】中空のビアホールを備える多層配線基板への電子チップ部品の実装構造の従来例を示した平面図である。
【図9】図9の実装構造の縦断面図である。
【図10】先行例に示された電子チップ部品の実装構造を示した断面図である。
【図11】他の先行例に示されている電子チップ部品の実装構造を示した断面図である。
【発明を実施するための形態】
【0029】
図1は本発明の実施形態に係る多層配線基板41への電子チップ部品51の実装構造を示した概略平面図、図2は同実装構造の概略縦断断面図である。
【0030】
図2のように、図例の多層配線基板41では、多層に積層されたそれぞれの絶縁性基材42a…の配線回路43a…が、ビアホール44の孔壁面に備わっている筒状の導電層45によって電気的に接続されている。ビアホール44は、多層の絶縁性基材42a…の積層体でなる絶縁性基材群42を貫通していて、その内部は中空である。
【0031】
絶縁性基材群42の表面に位置しているビアホール44の開口46の周囲に、上記導電層45に連続するランド部47が設けられている。図例のランド部47は、上記開口46を中心位置に有する方形に形作られていて、ランド部47が形作っている方形の4つのコーナ部は円弧状に形成されている。そして、ランド部47の全体が、電子チップ部品51の電極52を接合することのできる表面積を備えた接合領域Z1として形成されている。
【0032】
図3は本発明に係る別の実施形態に係る多層配線基板41への電子チップ部品51の実装構造を示した概略平面図、図4は同実装構造の概略縦断断面図である。
【0033】
図4のように、図例の多層配線基板41では、多層に積層されたそれぞれの絶縁性基材42a…の配線回路43a…が、ビアホール44の孔壁面に備わっている筒状の導電層45によって電気的に接続されている。ビアホール44は、多層の絶縁性基材42a…の積層体でなる絶縁性基材群42を貫通していて、その内部は中空である。
【0034】
絶縁性基材群42の表面に位置しているビアホール44の開口46の周囲に、上記導電層45に連続するランド部47が設けられている。図例のランド部47は、上記開口46を中心位置に有する方形に形作られていて、ランド部47が形作っている方形の4つのコーナ部は円弧状に形成されている。そして、ランド部47の開口46の径方向片側に偏った領域が、電子チップ部品51の電極52を接合することのできる表面積を備えた接合領域Z2として形成されている。
【0035】
次に、別の実施形態に係るランド部47の上記接合領域Z2を図5を参照してさらに具体的に説明する。図5(A)〜(H)は開口からの偏り方向が異なる接合領域を例示した説明図である。接合領域Z2には、上記のようにランド部47の開口46の形成個所の径方向片側に偏った領域が相当している。ここで、開口46の形成個所の径方向片側に偏った領域とは、開口46の口縁に接する直線(図中一点鎖線で示してある)Lを境として、開口46の反対側に位置する領域を意味していて、その領域の形状は矩形、三角形、その他の多角形、円弧形などであってもよい。
【0036】
接合領域Z2は、図5(A)のようにランド部47の開口46の径方向左側に偏っていても、図5(B)のようにランド部47の開口46の径方向下側に偏っていても、図5(C)のようにランド部47の開口46の径方向右側に偏っていても、図5(D)のようにランド部47の開口46の径方向上側に偏っていてもよい。これらの(A)〜(D)に示した接合領域Z2は略矩形に形成されている。また、接合領域Z2は、図5(E)のようにランド部47の開口46の径方向斜め左上側に偏っていても、図5(F)のようにランド部47の開口46の径方向斜め左下側に偏っていても、図5(G)のようにランド部47の開口46の径方向斜め右下側に偏っていても、図5(H)のようにランド部47の開口46の径方向斜め右上側に偏っていてもよい、これらの(A)〜(D)に示した接合領域Z2は略三角形に形成されている。図5では、接合領域Z2の開口46からの偏り方向が、方形のランド部47の対辺方向や対角方向に定められている事例を示しているけれども、偏り方向は図示した方向以外の方向に定めることも可能である。
【0037】
また、接合領域Z2の形状は、ランド部47の形状と偏り方向とによって定まり、図5の事例では、ランド部47が方形であるために、その偏り方向に応じて略矩形又は略三角形に形成されている。したがって、ランド部47が円形であれば、接合領域の形状は円弧形状になる。
【0038】
図6は上記した各実施形態に採用されている電子チップ部品51を例示した概略斜視図、図7は電子チップ部品51の一般的な実装例を示した側面図である。この電子チップ部品51は、チップ部品本体53の底面に電極52を備えていて、その電極52は、チップ部品本体53の底面に重なり合った面状電極として形成されている。この電子チップ部品51は、一般的には図7のように、配線基板(多層配線基板、両面配線基板などを含む)60の表面のランド部61に半田付け62によって接合される。その際には、面状電極52の全体がランド部61に重なり合っているときに十分な接合強度が得られるとされている。
【0039】
このことを勘案して、上記した各実施形態では、ランド部47の接合領域Z1,Z2に、電子チップ部品51の面状電極52の全体を重ね合わせて接合することのできる表面積を付与している。こうしておくと、図1又は図3のように、面状電極52の全体が接合領域Z1,Z2に重なり合った状態で接合されて十分な接合強度が発揮されるようになる。
【0040】
図1及び図2に示した実施形態のように、多層配線基板41におけるランド部47の全体によって形成されている接合領域Z1に、電子チップ部品51の面状電極52の全体が重なり合って接合されていて、ビアホール44の直上に電子チップ部品51が位置していると、図9に示された不可避的スペースS1が形成されないので、電子チップ部品51の実装密度の高密度化が顕著に促進されることになる。
【0041】
また、図3及び図4に示した実施形態のように、多層配線基板41におけるランド部47の接合領域Z2に、電子チップ部品51の面状電極52の全体が重なり合って接合されていると、図4に示した開口46と電子チップ部品51との間に形成されるスペースS2を、図9に示された不可避的スペースS1よりも格段に狭くすることが可能になる。したがって、それだけ、電子チップ部品51の実装密度の高密度化が促進されることになる。上記スペースS2は、電子チップ部品51の面状電極52をランド部47の開口46の口縁に接触させて位置させることによって無くすることが可能である。
【0042】
以上説明した実施形態に係る実装構造では、面状電極52を備えた電子チップ部品51を対象とした事例を説明したけれども、本発明に係る実装構造は、ピン電極を備えた電子チップ部品を対象とすることも可能である。すなわち、ピン電極を備えた電子チップ部品を対象するときには、そのピン電極を折り曲げてランド部47の接合領域に重ね合わせ、その重なり箇所を半田付けする。
【符号の説明】
【0043】
41 多層配線基板
42 絶縁性基材群
42a 絶縁性基材
44 ビアホール
45 導電層
46 ビアホールの開口
47 ランド部
51 電子チップ部品
52 電極(面状電極)
Z1,Z2 接合領域
【特許請求の範囲】
【請求項1】
絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる多層配線基板において、
上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部の全体が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されていることを特徴とする多層配線基板。
【請求項2】
絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる多層配線基板において、
上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部は、上記開口の形成個所の径方向片側に偏った領域が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されていることを特徴とする多層配線基板。
【請求項3】
上記接合領域が、上記電子チップ部品の面状電極の全体を重ね合わせて接合することのできる表面積を備えている請求項1又は請求項2に記載した多層配線基板。
【請求項4】
請求項1又は請求項2に記載した多層配線基板におけるランド部の接合領域に、電子チップ部品の電極が重なり合って接合されていることを特徴とする多層配線基板への電子チップ部品実装構造。
【請求項5】
請求項1又は請求項2に記載した多層配線基板におけるランド部の接合領域に、電子チップ部品の面状電極の全体が重なり合って接合されていることを特徴とする多層配線基板への電子チップ部品実装構造。
【請求項1】
絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる多層配線基板において、
上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部の全体が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されていることを特徴とする多層配線基板。
【請求項2】
絶縁性基材が多層に積層されてなる絶縁性基材群を、中空のビアホールが貫通してなる多層配線基板において、
上記絶縁性基材群の表面に位置している上記ビアホールの開口の周囲に、そのビアホールに備わっている筒状の導電層に連続するランド部が設けられ、そのランド部は、上記開口の形成個所の径方向片側に偏った領域が、電子チップ部品の電極を接合することのできる表面積を備えた接合領域として形成されていることを特徴とする多層配線基板。
【請求項3】
上記接合領域が、上記電子チップ部品の面状電極の全体を重ね合わせて接合することのできる表面積を備えている請求項1又は請求項2に記載した多層配線基板。
【請求項4】
請求項1又は請求項2に記載した多層配線基板におけるランド部の接合領域に、電子チップ部品の電極が重なり合って接合されていることを特徴とする多層配線基板への電子チップ部品実装構造。
【請求項5】
請求項1又は請求項2に記載した多層配線基板におけるランド部の接合領域に、電子チップ部品の面状電極の全体が重なり合って接合されていることを特徴とする多層配線基板への電子チップ部品実装構造。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2012−79783(P2012−79783A)
【公開日】平成24年4月19日(2012.4.19)
【国際特許分類】
【出願番号】特願2010−221233(P2010−221233)
【出願日】平成22年9月30日(2010.9.30)
【出願人】(000201113)船井電機株式会社 (7,855)
【Fターム(参考)】
【公開日】平成24年4月19日(2012.4.19)
【国際特許分類】
【出願日】平成22年9月30日(2010.9.30)
【出願人】(000201113)船井電機株式会社 (7,855)
【Fターム(参考)】
[ Back to top ]