情報再生装置及び再生信号処理回路
【課題】Ｂｌｕ−ｒａｙ Ｄｉｓｃの再生系に於いて、ＳＮ比が低い状況下でもＰＬＬを安定的に動作させること。
【解決手段】動作状況に応じてＰＬＬのループ構成を変更し、ＦＩＲイコライザ出力を位相検出に用いる。
【発明の効果】入力信号のＳＮ比が低い状況下でも低いエラー率を達成することと、位相検出精度が低いエッジ及び従来方式では誤ってエッジとして検出する可能性の高い信号列を回避し、多様な形態の入力信号にも対応可能な光ディスク再生信号処理システムを実現する。
【解決手段】動作状況に応じてＰＬＬのループ構成を変更し、ＦＩＲイコライザ出力を位相検出に用いる。
【発明の効果】入力信号のＳＮ比が低い状況下でも低いエラー率を達成することと、位相検出精度が低いエッジ及び従来方式では誤ってエッジとして検出する可能性の高い信号列を回避し、多様な形態の入力信号にも対応可能な光ディスク再生信号処理システムを実現する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録媒体に記録された情報を再生する情報再生装置、及び再生信号を処理する再生信号処理回路に関する。
【背景技術】
【０００２】
近年、ＤＶＤ（digital versatile disc）をはじめとする光ディスクドライブの再生信号を処理系にＰＲＭＬ(partial response most-likelihood)方式が用いられるようになってきた。この再生方式は、通信分野や情報記録装置分野でも磁気テープ装置及び磁気ディスク装置では既に広く採用されてきたもので、符号間干渉が強い状況下に於いても低いビットエラー率を達成するのに有利な方式である。よって、線記録密度を高める場合には、特に有効な信号処理方式である。
【０００３】
尚、本発明では、Blu-ray Discに用いられる最短ラン長が２Tの再生信号を中心にして論旨を進めるので，特に断りのない限り最短ラン長は２Tである。また，主にＡＤ変換後の信号を対象としているので、以下に於いては、特に断らない限り単に再生信号などと表現した場合、ＡＤ変換後のデータを指すものとする。ただし、文脈上明らかな場合は、この限りでない。
【０００４】
図２にPRML信号処理を用いた一般的な光ディスクの再生回路の構成を示す。このような回路の例は、例えば特開2002-298514号に記載されている。図において，光ヘッドから得られた再生信号はアナログ信号処理器10により，AGC(automatic gain control)、等化、直流成分除去等の処理が施された後，ADコンバータ21でデジタル・データ列に変換される。スライサー22は、パターンに依存して生じる直流成分を最小化する処理を行う。その後，FIRイコライザ23で必要に応じて等化を行った後にヴィタビ復号器40に入力され、ここで２値化される。ＰＲＭＬ信号処理系は、再生信号のクロックに同期したクロック信号を基準として動作するので再生信号の位相に信号処理系のクロックを同期させるためにＰＬＬ(phase-locked loop)を用いる。図２の様にADC(analog to digital converter)の後にＰＬＬを入れる場合には、位相比較器31にデジタル方式を用いたデジタルＰＬＬが用いられるのが一般的である。図２の例では、PLL30は，位相比較器31，ローパスフィルター33，VCO(voltage controlled oscillator)34から構成される。位相比較器31は入力信号とVCO34の生成するクロック52との位相を比較して位相誤差を生成する。
【０００５】
【特許文献１】特開２００２−２９８５１４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＰＲＭＬ信号処理系中のヴィタビ復号器が期待される効果を発揮するためには、再生されたクロックが再生信号クロックと十分な精度で同期している必要がある。しかし、PLLの位相比較器は入力信号の雑音の影響を受けるので、入力信号のSNR(signal to noise ratio)が低下すると再生クロックの周波数揺らぎが大きくなり、エラー率が高くなるという問題を有する。また、分解能が著しく低い成分を含む信号が入力された場合、雑音や直流成分の変動などの影響と相俟って、位相誤差の検出精度低下や誤ったエッジを検出してしまうという問題がある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、AD変換されたデジタル信号を等化処理する適応型等化器（FIR EQ, Adaptive EQ）からの出力と、上記のAD変換されたデジタル信号を等化処理するショートFIR等化器（例えばリミットイコライザー）からの出力とを、選択して、PLL回路中の位相比較器に入力するセレクターを設けるものである。通常の使用条件であれば、FIRイコライザには、低域通過フィルタ特性を有するために高域の雑音が抑圧される結果、位相比較器に入力される信号のSNRが改善される。但し、PLLのループ遅延が増大する。一方、ショートFIRイコライザには雑音抑圧効果は期待できない代わりに例えばショートFIRイコライザにリミットイコライザを用いた場合には、少ないタップ数にも関わらず２T信号振幅のみを大幅に増幅可能であるために位相比較器に入力される信号のジッターを改善することが出来る。
【発明の効果】
【０００８】
入力信号のSNRが低い状況下でも低いエラー率を達成することと、位相検出精度が低いエッジ及び従来方式では誤ってエッジとして検出する可能性の高い信号列を回避し、かつ、多様な形態の入力信号にも対応可能な光ディスク再生信号処理システムが実現される。
【発明を実施するための最良の形態】
【０００９】
以下本発明の詳細を，実施例を用いて説明する。
【実施例１】
【００１０】
図１は、本発明の再生信号の復号回路の構成を示すものである。図示していない光ヘッドで検出したRF信号はアナログ等化器で等化処理とAGC処理が施された後，デジタル信号処理部20に入力する。デジタル信号処理部20内では，入力したRF信号をADコンバータ21でクロックごとにデジタル信号化した後，スライサー22でDC補正を施し，FIRイコライザ23でデジタル等化されてヴィタビ復号器40によって2値化され，2値化出力51として取り出される。ヴィタビ復号器40は，再生信号とビット列とPRクラスの畳み込みから生成される目標信号とを比較して，誤差が最小になるビット列を選択して2値化するものである。上に述べたFIRイコライザのタップ係数の学習処理はLSE制御部24により実施される。クロック信号52を生成するPLL（Phase Locked Loop）回路30は2つの位相検出器位相比較器A,位相比較器B（それぞれ31,32）とセレクター35及びローパスフィルター33，VCO(Voltage Controlled Oscillator)34，ロックモニター36から構成される。
【００１１】
本構成の特徴はADコンバータ21の後と、FIRイコライザ23またはショートFIRイコライザ２５の後の２つの信号に対して，イコライザ選択器２６で選択し、それぞれ位相比較器A及び位相比較器Bを設け，帰還経路選択器３５で選択して使うことである。この理由を次に説明する。
【００１２】
FIRイコライザ23では、再生信号の品質を改善できる。AD変換してから位相検出器31で位相を検出した結果に基づいてVCO34を制御するまでの応答遅れをt1とする。またAD変換してからFIRイコライザ23で等化処理した後の再生信号から位相検出器32によって位相誤差を検出し，VCOを制御してクロック信号52に反映するまでの応答遅れをt2とする。図１の構成を見ても明らかなように，t2はt1に比較して大きいため，クロックの引き込み処理などのように，PLLループの応答速度が重要な場合において，位相比較器Bを用いた場合には，引き込み失敗が発生する可能性が高い。本構成の特徴はこのように，応答速度が重要な場合には，最短のパスである位相比較器Aを用いてVCOを制御し，引き込み後の定常動作のように安定性が重要な場合には，位相比較器Bを用いるように，帰還経路選択器で切り替え可能なことである。このような切換を行うため、セレクター３５（帰還経路選択器３５）を設けている。チャネルシーケンサー１０１は、再生システム及びLSI内の他のモジュール１０２の状態（ロックモニター36により監視した位相誤差のRMS値など）に応じて、予め定められた手順に沿って帰還経路選択器及び等化器選択器の切り替え、各種定数の変更を行う。また、ドライブを制御するソフトウェアは、MPU(micro processing unit)１０４で実行され、その命令は、MPUインターフェース１０３を介して再生信号処理システムに伝えられ、帰還経路選択器及び等化器選択器の切り替え、各種定数の変更を行う。また、FIRイコライザは、適応等化制御器を有効にすることによりヴィタビ復号結果をターゲット波形とした適応等化を行うことが出来る。
【００１３】
また、本構成のもう一つの特徴は、システムに入力される信号の分解能やSNRなどの特性に応じてイコライザ選択器２６を用いてPLLループ中に挿入するイコライザを複数の形式のイコライザから任意のものを選択することが出来ることにある。通常の使用条件であれば、FIR型イコライザには、低域通過フィルタ特性を有するために高域の雑音が抑圧される結果、位相比較器に入力される信号のSNRが改善される。但し、PLLのループ遅延が増大する。一方、ショートFIRイコライザ２５には雑音抑圧効果は期待できない代わりに例えばショートFIRイコライザにリミットイコライザを用いた場合には、少ないタップ数にも関わらず２T信号振幅のみを大幅に増幅可能であるために位相比較器に入力される信号のジッターを改善することが出来る。
【００１４】
また、PLLをロックさせる過程の初期に於いてデータクロック周波数とVCOの発振周波数の差が大きい場合、PLL単独では引き込むことが出来ない、或いは、引き込みが可能であってもその時間が非常に長くなることが予測される。ワイドキャプチャー機構３８は、そのような状況下に於いて、両者の周波数差を小さくするように電圧を加算器３９を通してVCOに与えることにより上記のような困難を小さくするものである。例えば、ウォブル信号を６９逓倍（BD―REの場合）した信号とVCO出力信号とを一定期間周波数カウンターでそれぞれのクロックサイクル数を計測し、VCOの発振周波数が低い場合にはVCO発振周波数を増大させるように、発振周波数が高い場合には下降させるように制御電圧を位相比較器出力に加える。
【実施例２】
【００１５】
チャネルシーケンサーには様々なシーケンス（手順）が定義されている。また、これらは、ファームウェアの指示に基づくMPUからの要求、或いは、チャネルシーケンサーに内蔵されている各種状態変数の監視機構が発行する各種割り込み要求を契機に実行される。以下の実施例では、これらのシーケンスについて説明する。尚、各割り込みには優先度が与えられていて、仮に、優先度が低い割り込みに伴う処理を実行中に優先度の高い割り込みが発生した場合には、実行中の処理を中断して優先度の高い割り込みに伴う処理を先に実行する。また、割り込みの優先度は、必要に応じて変更可能となっている。
【００１６】
図5に示したのは、FIRイコライザまたはショートFIRイコライザ２５の出力を用いて位相検出を行う場合の手順で、入力される再生信号品質がBlu-ray Disc規格で定められている範囲内である場合に専ら利用するモードである。Wide captureは、ウォブル周波数またはシンクマーク間隔などを観測することによりVCOの発振周波数を再生信号クロック周波数にほぼ一致させる。wide captureのシーケンスも他のシーケンス同様、監視対象の変数が条件を満たした場合、即ち、VCO出力周波数がウォブル信号周波数の６９倍したものとの差が1％以上になった時に実行される。換言すれば、両者の周波数の差で１％以内であればWide captureが出来たと判断する。これは、図１に示した系で位相比較器Aを用いた際のPLLの周波数引き込み能力を考慮して決めた値である。
【００１７】
続いて、Wide capture終了時のVCO制御電圧を初期値として位相比較器Aの出力を用いたPLL動作に移行する。この時、ループフィルタの各定数は、位相比較器Aを用いた際に適した値に設定する。ここで仮定している品質の信号であれば、この構成のPLLで引き込むことが可能である。位相ロックの状況は、位相比較器の出力から求めた位相誤差の実効値の大きさで判断するのが本来妥当である。しかし、デジタル信号処理系で実効値を求める回路は、回路規模と消費電力の観点から実効値をクロック周波数で逐次求めるのは実現性が乏しい。よって、ここでは位相誤差の絶対値を平均化した値（RMSPE）を代わりに用いている。RMSPEが基準値を予め設定された期間で下回った場合、位相比較器Aを用いたPLLはロックしたものと判断される。これは、瞬時値でロックを判定するとロックしていない状況下でも短期間、偶然RMSPEが小さい値をとったことによる誤動作を起こしやすいからである。位相比較器Aを用いたループがロックしたと判定されたら、帰還経路選択器を位相比較器B側に、イコライザ選択器をショートFIRイコライザ側に、それぞれ切り替える。また、同時にループフィルタの各定数もショートFIRイコライザと位相比較器Bを用いる際に適した値に切り替える。これは、ショートFIRイコライザを挿入すること及び位相比較器を３時刻方式に切り替えることによるループゲイン変動と、ループ遅延量の増大に対応するために行うものである。以上の切り替えの後、RMSPEの値を監視し、一定時間内に基準値（今の場合0.07T）以下に下がれば次の実施例に記述したロック状態を維持するモードに遷移する。一方、一定時間内に基準値（今の場合0.07T）以下に下がらなかった場合は、タイムアウト（time out）と判断され、再度、位相比較器Aを使用した引き込み過程へ戻る。位相比較器Bを使用するモードでRMSPEが十分に小さくならないのは、入力信号のSNが非常に悪い、或いは、位相または周波数変動が大きいなどの理由が考えられる。いずれにしても、そのままループ遅延の大きな位相比較器Bを使用するモードを継続したままにしておくとPLLが不安定化したり、プルアウトしてしまう可能性がある。これを避けるために、一定時間内に、よりキャプチャーレンジが広く安定性も高い位相比較器Aを使用したモードに再度移行する。
【００１８】
尚、PLLがどのモードにあったとしてもwide captureブロックは、VCOへの主力を停止したまま並行して動作を継続している。そして、周波数誤差が1％を越えたことを検出するとPLLは完全にロックが外れたものとし、再び、図５のシーケンスを初めからやり直す。
【００１９】
ショートFIRイコライザの代わりにFIRイコライザ出力を位相検出に用いる場合でも同じPLL制御シーケンスを用いる。ただし、位相比較器Bを使用する際のループフィルタの各係数は、ショートFIRイコライザを使用する場合とは異なることは言うまでもない。信号品質がBlu-ray Disc規格で定められている範囲内である場合、適応等化を行う必要性は小さいのでFIRイコライザの各タップ係数は、予め決定しておいた定数を用いれば十分に低いエラーレートを得られることが期待できる。ループフィルタの各係数、FIRイコライザのタップ係数は、媒体の種類及び記録密度によって異なるものを用意することは当然である。また、FIRイコライザを適応等化器として使用している場合に於いても同様の手順で行えば良い。
【実施例３】
【００２０】
（PLLロック維持）
図６にPLLの引き込みが終了した後に、状態を監視してロックを維持するためのシーケンスを示す。このシーケンスが実行されるのはPLLのロックが外れた場合であるので、チャネルシーケンサーが監視すべきはロックモニターの出力である。尚、ロックモニター出力の監視過程は、実際には先に述べたようにチャネルシーケンサーが行うが、図６ではこのシーケンスの中に含まれるような表現になっている。この様な表現をしたのは、このシーケンスに於ける監視対象変数がロックモニターであることを明確にするためである。以後の各実施例中に於いてもシーケンスを説明するフローチャートでも同様の表現をすることとする。
【００２１】
PLL引き込みシーケンスが終了（PLLがロック状態になった）したら、PLLは、ロック状態を維持するモードに移行する。即ち、プルインモードでは無効にされていた図６に示したシーケンスを有効にする。図６に示したように、ロックモニター出力を監視し、基準値（今の場合0.07T）以下であれば動作モードをそのまま維持する。一方、RMSPEがある期間連続して基準値を超えた場合は、位相比較器Aを用いたモードに切り替える。これは、微小な欠陥などの外乱により一時的に大きな位相誤差が生じた場合にループ遅延の大きなままでは復帰に時間が掛かるからである。位相比較器Aを使用するループで準ロック状態に引き込んだら（或いは、準ロック状態を確認したら）、位相比較器Bを使用するループに切り替える。この際、必要に応じてループフィルタの定数を切り替えるのはこれまでの説明と同様である。RMSPEの値を監視し、一定時間内に基準値（今の場合0.07T）以下になった場合（ロック状態）、そのままロックモニター出力を監視する状態へ戻る。一方、一定時間内に基準値（今の場合0.07T）以下に下がらなかった場合は、タイムアウト（time out）と判断され、再度位相比較器Aを使用した引き込み過程へ戻る。位相比較器Bを使用するモードでRMSPEが十分に小さくならないのは、入力信号のSNが非常に悪い、或いは、位相または周波数変動が大きいなどの理由が考えられる。いずれにしても、そのままループ遅延の大きな位相比較器Bを使用するモードを継続したままにしておくとPLLが不安定化したり、プルアウトしてしまう可能性がある。これを避けるために、一定時間内に、よりキャプチャーレンジが広く安定性も高い位相比較器Aを使用したモードに再度移行する。
【実施例４】
【００２２】
（エラー訂正数の監視）
入力されている信号の品質は、ジッター観測器で概ね評価することが出来るので信号品質がBlu-ray Disc規格で定められている範囲内であると判断された場合には、実施例２及び３のモードで十分低いエラーレートを得られることが期待できる。しかし、ジッターが十分に小さいにも関わらず、エラーレートが期待よりも大きい場合が起こりうる。これは、エラー訂正数を監視することで検出可能である。
【００２３】
このように統計的に得た信号品質が良いのに期待されるよりもエラーレートが高いというようなことが起こる原因としては、部分的に信号品質が低い領域が存在することが考えられる。物理的な原因としては、例えば、指紋をふき取った後に残留している油膜などが考えられる。このような油膜が例えば10μｍ存在していたとすると、Blu−ray Discではエラーレートが１−２桁劣化することがありうる。油膜が付着していることによる球面収差の発生などが原因であり、かつ、その厚さがFIRイコライザの対応範囲内であれば、その影響はほぼ打ち消すことが可能である。
【００２４】
図７にこのような場合に対処するシーケンスを示す。まず、ECC復号結果のうちエラー訂正が行われたcode wordの数を監視し、これが予め設定した数を超えるクラスターが連続した場合、或いは、そのようなクラスターが一定以上の頻度で出現する場合に上記のような状況下にあると判断される。その場合、適応等化制御器を起動してFIRイコライザで適応等化を開始する。部分的に生じている信号劣化は、適応等化により補償されるために全体としてエラー訂正の数が減少する。この状況下で、今度は、FIRイコライザのタップ係数の変化を監視し、タップ係数が十分に整定したと判断したらFIRタップ係数をその時点の値に固定し、適応等化を停止させる。これにより、再生を続ける間に信号劣化の要因が存在する半径を脱した場合に自動的に適応等化を停止させることができる。適応等化を停止させるのは、突発的かつ急激な信号品質変化があった場合には、却って悪い結果をもたらす可能性があるからである。また、適応等化停止後にFIRイコライザのタップ係数を最後の値に保持しておくのは、再生半径による信号品質変化を生じている可能性があるからである。そして、通常は、最初のエラー訂正が行われたcode word数の監視状態に戻る。但し、この適応等化シーケンス停止の指令が外部から与えられている場合は終了する。
【００２５】
このシーケンスは、本来、部分的なディスクの汚れのようなケースに対応するものである。しかし、このシーケンスを有効にしておけば、ゆっくりとした変動要因（カバー層厚さの半径方向の分布など）やクラスター毎の記録状態の相違などにも対応可能である。
【実施例５】
【００２６】
（適応型ビタビ復号器）
光ディスクの再生信号をPRML方式で処理する上で直面する課題の一つにアシンメトリへの対応が挙げられる。プリミティブなPRML処理系では、入力信号にアシンメトリが無いことが前提となっている。従って、指定されたPRクラスに基づいて合成されたターゲット信号もアシンメトリのないものとなるのでFIRイコライザを用いた適応等化を行っても十分に等化誤差を小さく出来ない場合がある。BDの場合、マークまたはスペースが短い信号ほど出現頻度が高いので、残留等化誤差は、長いマークまたはスペース信号ほど大きくなる。ここでは、アシンメトリに対応する方式としては、ターゲットの値を入力信号に適応させる方式のヴィタビ復号器（適応ヴィタビ復号器）を用いている（この様なヴィタビ復号器に関しては特開平１１−２９６９８７公報に記載がある）。
【００２７】
図８は、PR(1,2,2,1)を適用したヴィタビ復号の結果を横軸に入力信号レベル、縦軸に出現頻度をとり、ターゲットレベル毎に分布図を描いたものである。各ターゲットレベルに対応するビット列（0,0,0,0）、(1,1,1,1)に対応する入力信号レベルの平均値をそれぞれA0000, A1111のように表記している。ターゲットレベル０（アイセンター）に対応する入力信号の平均値はA0011（実際は、A0011とA1100は縮退している）である。また、ターゲットレベル３及び-３に対応するのは、A1111とA0000である。これらは、入力信号の特性を反映していて、アシンメトリが無い場合には、A0011はA0000とA1111のちょうど中央になるのに対し、アシンメトリがある場合は、その程度に応じて中央からずれる。この性質を用いてアシンメトリを検出し、必要に応じてターゲットレベルを適切に調整することにより再生性能を向上させることが可能で、以下にその方法を述べる。
【００２８】
初めに、アシンメトリのみが大きい場合の処理方法について述べる。処理の手順を図９に示す。まず、次の方法でアシンメトリの程度を調べる。初め、ヴィタビ復号器のターゲットは、BD用の標準PRクラス（例えば、PR(1,2,2,1)）に設定し、ヴィタビ復号を行う。この時、ターゲットの更新のみ行わないようにしておく。すなわち、ターゲット追従は、行わないが各ターゲットレベルに対応する入力信号レベルの平均値を得ることが出来、これらの値を用いてアシンメトリの程度を判断する。今、このようにして得られたビット列（0,0,0,0）、(1,1,1,1)に対応する入力信号レベルの平均値をそれぞれA0000, A1111のように表記する。また、アイパターンのセンターに対応する０レベルの値は、A0011（実際は、A0011, A1100が縮退している）である。この時、（数式３）で定義されるβをアシンメトリの指標とする。
【００２９】
【数１】
【００３０】
βの絶対値が予め設定した値（標準値0.05）を越えている場合は、アシンメトリが大きくターゲットレベル補正が必要であると判断する。
【００３１】
アシンメトリが大きいと判断された場合は、次に、ターゲットレベルを入力信号に対して追従させる。この間、ターゲット値の変化を監視し、飽和したと判断されたらその時点の値でホールドし、再びアシンメトリ評価の段階に戻る。
【００３２】
最もプリミティブな適応ヴィタビ復号器では、全てのターゲットが入力信号レベルに応じて個別に調整される。しかし、ここで用いている適応ヴィタビ復号器は、アシンメトリに対応するだけの時は、時間軸方向で互いにビット列反転の関係にあるターゲットレベルを同一の値にするように制限することも可能になっている。
【実施例６】
【００３３】
次に、適応等化とアシンメトリ対応をともに必要とする場合について説明する。このシーケンスを適用するのはジッターが基準値よりも大きい場合である。ジッター増大に対して考えられる主要な原因の内、白色雑音と低分解能に対応するには、適応等化が有効であると考えられるからである。適応等化が実現された状態に於けるFIRイコライザが実現している周波数特性は、振幅が不足している周波数成分（主に、２T信号）をブーストし、一方で、無用な高周波成分を抑圧するようなものであるからである。
【００３４】
図１０にこのシーケンスを示す。上に述べたように、初めにLSEエンジンを起動して適応等化を行う。この時、アシンメトリに関する情報は未だ得られていないので、ヴィタビ復号器のターゲットは、BD用の標準PRクラス、例えば、PR(1,2,2,1)に対応した値を初期値として設定した状態で行う。この間、FIRイコライザのタップ係数を監視し、係数が整定するのを待つ。タップ係数が整定したら実施例５で述べたのと同じ要領でアシンメトリの指標βを計測する。ここでβが基準値よりも大きい場合は、実施例５で述べたのと同じ要領でターゲット値を入力信号に適応させ、ターゲット値が整定したらその時点のターゲット値を保持する。この時点で既に、分解能の調整及びアシンメトリ対応を終了しているので初期状態よりも再生性能は相当に向上している。従って、多くの場合は、この時点でFIRイコライザとターゲットの調整を終了しても十分である。しかし、FIRイコライザのタップ係数は、アシンメトリを考慮していない状態で学習しているのでLSEエンジンで合成したターゲット波形はアシンメトリを持たないので等化誤差を更に小さくする余地が残されている。従って、サブモード選択により、ここで再度FIRイコライザのタップ係数学習を行い、より等化誤差を小さくすることが出来る。
【００３５】
以上の動作終了後、ここで、予めこの処理を終了する指示が出されていれば終了し、出されていなければ、NECCの監視状態に移行する。クラスター毎のNECCの移動平均値を評価し、上記調整終了直後のNECCと比較し、50％以上増加するか、その数が100を越えるかした場合に上記手順を初めから行う。
【実施例７】
【００３６】
（リンク）
BDのRW（書換え型）媒体では、隣接するクラスターが連続して記録される場合もあれば、そうでない場合もある。後者の場合、隣接するクラスター間の接続部（リンク）では、通常、再生信号から再生されるクロックの位相と周波数が不連続となる。従って、リンクでは非常に大きな位相誤差が入力される可能性があり、再生系の動作状況によってはPLL,適応等化器、適応ヴィタビ復号器の動作に悪影響を及ぼす可能性がある。同様に、R（追記型）媒体でも連続して記録されなかったクラスター間のリンクでは、再生クロックの位相と周波数が不連続となる。また、リンクには、重ね書きされている部分があり、この部分から再生される信号からは正常な位相検出は不可能である。従って、-R媒体のリンクでも非常に大きな位相誤差が入力される可能性があり、再生系の動作状況によってはPLL,適応等化器、適応ヴィタビ復号器の動作に悪影響を及ぼす可能性がある。以上の事から、BD-RW及-R媒体のリンクに於いては、再生系、特にPLLの動作に関しては、特別な配慮をすべきである。
【００３７】
ところで、リンクの出現タイミングは、ウォブル信号から再生したADIPアドレスまたはデータ系から再生されたデータアドレスを監視することにより予測可能である。そこで、リンクの出現が予測された場合、一時的に再生系の動作をホールドするなどすることにより再生系の安定動作を図っている。
【００３８】
図１１にリンクに於ける再生系の動作手順を示す。このシーケンスは、RWまたはR媒体を再生中は意図的に無効にしない限り常に有効である。リンク出現は、前述のようにウォブル信号から再生したADIPアドレスまたはデータ系から再生されたデータアドレスを監視することにより予測する。RW媒体では、リンクの位置は固定でなく、次のクラスターの記録開始位置は、SPS(start position shift)によりノミナルの開始位置に対して±2.3ウォブル波長ほど変わり得る。また、記録される順番もアドレスが大きいほうが後であるとは限らない。従って、リンクに伴う各種処理の開始タイミングもこのことを考慮して決められている。以下に於いては、ウォブル信号の再生結果を用いる場合について述べる。
【００３９】
次クラスターの記録開始位置は、ノミナルでは再生中のクラスターに対応するウォブルのsync_3ユニットの終わりから25.5ウォブル後である。従って、上記不確定さ及び記録位置制御の精度を考慮して再生中クラスターに対応するsync_3ユニットの終わりから20ウォブル後から39ウォブル後までの間、以下の処理を行う。即ち、VCO制御電圧のホールド、FIRイコライザのタップ係数のホールド、ヴィタビ復号器のターゲットレベルのホールド、ハイパスフィルターのカットオフ周波数をリンク用に予め設定した値にする。ここで出される各パラメータのホールド指令は、個別にレジスタなどで指定するホールド指令とは別に出されるものである。即ち、直前に学習中であれば学習を抑止し、解除後は自動的に学習を再開するが、直前に学習していなければ本ホールド指令解除後も学習は行わない。PLLに関しては、ロックは当然外れることを前提としているので直前の動作状態に関わらず、引き込み動作（実施例２及び３で述べた過程）を初めから行う。即ち、39ウォブル経過するまではワイドキャプチャーのみを有効にし、VCO制御電圧をホールドすることにより位相制御へ移行するのを抑止している。39ウォブル経過後は、リンクを通過していることが保障されているので実施例２及び３で述べたシーケンスでPLLはプルインを行う。そして、PLLのロックモニターがロック状態を示したらFIRタップ係数及びヴィタビ復号器のターゲットレベルのホールド指令を解除する。尚、再生倍速などの状況に合わせてホールドのタイミングを制御する定数は変更可能となっている。
【実施例８】
【００４０】
（定常状態維持及び復帰（欠陥対応））
光ディスク媒体は、媒体可換であることや基板が樹脂製であることなどから、埃や指紋などの汚れの付着、傷、記録膜の欠陥などが存在することを前提とする必要がある。これらは、リンクと同様に再生信号の振幅や位相、直流成分の不連続などを引き起こす。しかし、リンクとは異なり、出現位置を予め知ることは出来ないので、何らかの方法で信号の異常を検出し、その後に対応処理を行う必要がある。尚、以下に於いては、特別に断らない限り、原因の如何を問わずに再生信号の局所的な異常のことを広義の欠陥と呼ぶこととする。
【００４１】
結果の検出方法は、その大きさや性質によって適した方法が異なるので光ディスク装置では複数の検出手段が用意されていることが多い。その一部は、デジタル信号処理LSIの外、例えば、デジタル信号処理LSIの前段に配置されるアナログICには再生信号の包絡線形状の異常を検出する回路が搭載されているのが一般的である。また、1-7PPコードの復調を行うブロックなどでもシンク検出状況から欠陥を検出できる。また、本発明の信号処理システムでは観測手段などを用いて信号の異常を検出する手段を用意している。即ち、入力される信号の振幅をADCに於いて観測し、予め設定した振幅を一定期間（予め設定）以上下回った場合に欠陥と判断する。また、ヴィタビ復号器のターゲットレベルまたはターゲットレベル観測値を監視することにより信号の異常を検出する手段も備えている。図１２にヴィタビ復号器に内蔵されているターゲットレベル追従及び観測系の構成を示す。ヴィタビ復号器の出力は、パターン検出器７１に入力され、チャネルクロック毎にどのビット列であるかを判定し、パターンセレクター７２はそのビット列に対応するターゲットレベルを観測或いは追従するターゲット追従器７３を選択する。対応する時刻の入力信号（ヴィタビ復号器によって生じる遅延は調整済み）のレベルが選択されたターゲット追従器に入力される。ターゲット追従器は、時定数nT（ｎは、自然数）を持つ積分器である。ターゲットレベルテーブル７４は、ヴィタビ復号及び適応等化の際に用いられるターゲットレベルを保持しており、ターゲットレベル追従が選択されている場合、ターゲット追従器の出力を各ターゲットレベルの更新を受け付ける。また、ターゲット追従指示の有無に関わらずターゲット追従器の出力を参照することが可能となっている。そして、各ターゲットレベル相互の間隔が設定値よりも小さくなった場合、或いは、各ターゲットレベルの絶対値が設定範囲外になった場合、或いは、各ターゲットレベルの関係が異常である場合、欠陥と判断される。
【００４２】
欠陥によるデータ消失は、BDなど、光ディスクでは欠陥の存在を前提とした強力なエラー訂正システムが備わっているので、その長さがエラー訂正システムの能力以内であればリードエラー（ECCデコード不能）にはならない。つまり、リードエラーを避けるためにはデータ消失期間を極力短くすべきであるが、欠陥でPLLのロックが外れると再びロックするまでの間はビットエラー率は極端に悪くなっている。つまり、実質的にその分欠陥が長くなっているのと等価である。従って、欠陥に起因するリードエラーを回避するためにはPLLのロックが外れたらなるべく早く復帰させることが重要である。また、適応等化器やターゲットが追従状態にある場合には、欠陥から生じる異常信号によって誤ったタップ係数やターゲット値を学習してしまうのでなるべく早期にこれらの動作をホールドする必要がある。
【００４３】
図１３に欠陥処理のシーケンスを示す。欠陥監視は、先に述べたようにLSI外部、LSI内の他ブロック、そして再生システム内それぞれからの欠陥通知信号を監視することにより、常に行っている。また、各欠陥通知信号のうち監視の対象とするものを選択可能としている。選択されている欠陥通知信号のどれか一つでも欠陥を通知してきた場合には、以下の処理を行う。即ち、VCO制御電圧のホールド、FIRイコライザのタップ係数のホールド、ヴィタビ復号器のターゲットレベルのホールド、ハイパスフィルターのカットオフ周波数をリンク用に予め設定した値にする。ここで出される各パラメータのホールド指令は、個別にレジスタなどで指定するホールド指令とは別に出されるものである。即ち、直前に学習中であれば学習を抑止し、解除後は自動的に学習を再開するが、直前に学習していなければ本ホールド指令解除後も学習は行わない。PLLに関しては、ロックは当然外れることを前提としているので直前の動作状態に関わらず、引き込み動作（実施例２及び３で述べた過程）を初めから行う必要がある。即ち、全ての欠陥通知信号が解除されるまではワイドキャプチャーのみを有効にし、VCO制御電圧をホールドすることにより位相制御へ移行するのを抑止している。全ての欠陥通知信号が解除されたら実施例２及び３で述べたシーケンスでPLLはプルインを行う。そして、PLLのロックモニターがロック状態を示したらFIRタップ係数及びヴィタビ復号器のターゲットレベルのホールド指令を解除する。
【実施例９】
【００４４】
（２T無視）
BDでは、ＲＬＬ符号化規則を満たす最小の長さの２Tマーク及びスペースに関連するエッジを位相検出の対象から排除することによりPLLで再生されるクロックのジッターを低減することが可能である。図１４は、２Tエッジの判別方法の説明図である。本発明では、図１４に示した３方式を選択可能な構成としている。尚、図１４及び以下の説明は、２時刻方式の位相比較器の場合について説明する。２時刻方式では、連続する２時刻のサンプルの符号が異なることでエッジを判別している。振幅方式１は、エッジを構成する２つのサンプルを閾値と比較することにより２Tエッジを判別する。即ち、どちらか一方でも、その絶対値が閾値よりも小さい場合は、２Tマーク若しくはスペースに接するエッジであると判別する。この方式の利点は、従来の位相比較器Aに簡単に付加可能であり、かつ、付加することによる遅延を生じないことである。振幅方式２は、振幅方式１がエッジを構成する２サンプルを用いたのに対し、振幅方式２は図１４（ｂ）に示すようにエッジを構成する２サンプルの前後の２サンプルを用いる。エッジを構成するサンプル点に於いては、２Tエッジとそれ以外のエッジとの振幅差が小さい。このため、振幅方式１では雑音が大きい場合に判別を誤る率が高まる。振幅方式２では、２Tエッジとそれ以外のエッジとではエッジの判別点に於ける振幅差が大きいので誤る率はより小さいという利点がある。隣接符号方式は、nTマークまたはスペース信号では、連続するｎ個のサンプルが同一符号を取ることを利用したものである。つまり、エッジを挟んで前後それぞれ３サンプルずつ、合計６サンプルの符号を監視し、エッジに先行する３サンプルが互いに同一符号、かつ、エッジに後続する３サンプルも互いに同一符号である場合は２Tエッジでないと判別する。この方式の利点は、閾値を設定する必要が無いことである。判別によって２Tの遅延を生じる。
【００４５】
図１５は、上記方式を全て実現した位相比較器の構成図である。離散的入力信号X(n)は、分配器２０１に入力される。分配器は、５つの遅延器がシリーズ接続されていて、入力X(n)に対してX(n)~X(n-5)を位相比較器動作モードに応じて各ポートに出力しうる構造になっている。また、出力制御器に位相比較器動作モードに応じた制御信号も出力する。表１に位相比較器動作モード毎の各出力設定を示す。
【００４６】
【表１】
【００４７】
上記各動作モードの他、２Tエッジ排除を行わない設定及び隣接符号方式と各振幅方式を組み合わせたモードも可能になっている。基本位相比較器２０２は、通常の２時刻方式位相比較器のことで、入力された２サンプルの符号が互いに異なる場合に位相誤差を出力する。図１６にその構成を示す。入力された２サンプルのそれぞれの符号を符号判別器３で判別する。符号判別器の出力は、正の場合１、負の場合０である。これらの出力の排他的論理和を排他的論理和演算器２０６に入力し、その出力を出力選択器２０７のポートｂに入力する。出力選択器は、ポートｂの入力が0.5以上であればポートaの入力値を、0.5未満であればポートｃの入力値をポートｄから出力する。基本位相比較器への入力Aの符号は、最終段の出力選択器のポートｂに入力される。また、同出力選択器のポート cにはそれぞれ前段の出力選択器出力を、ポートaには、符号反転器２０８に通した前段の出力選択器出力を入力する。基本位相比較器出力は、出力制御器２０５のPEポートに入力される。
【００４８】
振幅判定器２０３は、振幅方式１及び２で使用するもので、２Tエッジ判別を行うサンプル値と閾値を比較する。振幅判定器の構成を図１７に示す。本実施例では、閾値をプラス側とマイナス側とで独立して設定可能になっている。振幅判定器への２入力値は、それぞれ２つの出力選択器のポートa及びｂに入力される。ただし、図１７にあるように、一方の出力選択器のポートaに振幅判定器入力Aを入力した場合、もう一方の出力選択器２０７のポートaには振幅判定器入力Bを入力するようにする。また、各出力選択器のポートｂには振幅判定器入力Aの符号判定結果を入力する。各出力選択器の出力をそれぞれ絶対値化器２０９に入力して絶対値化した後、大小比較器２１０のポートAに入力される。大小比較器のポートBには、プラス側またはマイナス側の閾値の絶対値を入力する。大小比較器は、ポートAの入力をポートBの入力と比較し、ポートA入力がポートB入力よりも大きければ１を、小さければ０を出力する。２つの大小比較器出力は、論理積演算器２１１で論理積を取る。従って、振幅判定器の出力は、２Tエッジで無いと判断されたときのみ１をとる。
【００４９】
２つの隣接符号判定器２０４には、それぞれエッジに先行する３サンプルと、エッジに後続する３サンプルをそれぞれ入力する。隣接符号判定器の構成を図１８に示す。符号判定器と大小比較器を用いて各入力サンプルの符号を取り、正であれば１を負であれば０とする。その後、大小比較器出力のうちの１つを共通として残りの２出力とそれぞれ排他的論理和を取り、その出力をそれぞれ論理否定演算器２１２に通した後に論理積を取る。その結果、隣接符合判定器入力が全て同一符号の場合のみに出力が１となる。
【００５０】
出力制御器は、以上の論理出力を受けて基本位相比較器出力を出力するか否かを決定する。その構成を図１９に示す。
【００５１】
また、以上に於いては、実施例９で図１４を用いた説明にあったように、２時刻方式の位相比較器の場合について述べた。しかし、２Tマーク及びスペースに関連するエッジを排除する方式のうち振幅方式は、３時刻方式の位相比較器にも容易に適用することが出来る。
【００５２】
３時刻方式の位相比較器は、図２０にあるように、クロック点とデータ点が一致している。従って、理想的には０レベルをクロスする点がエッジである。実際には、エッジでも厳密に０レベルではなく、０に近い値をとる。２Tマークまたはスペースに由来する再生信号の極大または極小は、図２０から解るようにエッジの前後１クロックの点であるから、これらの点を閾値と比較することによって２Tマークまたはスペースに関連するエッジを判別できることは容易に理解できる。
【実施例１０】
【００５３】
＜２Ｔ無視検出切替え＞
BDでは２Tマーク及びスペースに関連するエッジを位相検出の対象から排除することによりPLLで再生されるクロックのジッターを低減することが可能である。しかし、２Tマーク・スペースに関連するエッジを位相検出の対象から排除してしまうと、当然エッジの出現頻度が小さくなるので、その分、PLLのゲインが低下すること及びプルイン過程のように位相誤差が大きい状態では、２Tエッジ以外のものを誤って排除してしまう可能性がある。そこで、これらの課題を解決するためにチャネルシーケンサーは、状況に応じて位相比較器の動作を自動的に切り替えるシーケンスを内蔵している。
【００５４】
上にも述べたように、２Tエッジ排除機能は、位相誤差が大きい状況下で使用すると２Tエッジ以外のものを誤って排除してしまう確率が高くなる。従って、位相誤差が２Tエッジ排除を行うのに十分に小さくなったことを確認してから同機能を有効にするという手順を踏む必要がある。また、２Tエッジ排除のモード及び２Tエッジ排除機能そのものを使用するか否かは予め設定しておく必要がある。図２１に、以上のことを勘案したシーケンスのフローチャートを示す。
【００５５】
基本的な手順は、実施例２とほぼ同様である。ただし、ワイドキャプチャー後に位相比較器Aを用いたプルイン過程からイコライザと位相比較器Bを用いた引き込み過程へ移行する際のRMSPEの閾値は、実施例２の場合よりも大きな値で、かつ、２Tエッジ排除を行うのに十分に小さな値としている。この時点で２Tエッジ排除機能を有効にすると同時にループゲインも２Tエッジ排除時に適した値に変更する。以下の処理は、実施例２で述べたのと同様である。
【００５６】
ロック状態を維持するシーケンスも２Tエッジ排除機能を使用することを前提としたものとする必要がある。これを図２２に示す。これも実施例３に示した２Tエッジ排除機能を使用しない場合とほぼ同様で、２Tエッジ排除機能の制御と、それに伴うループゲイン制御を行っている点及び位相比較器Aを使用した際引き込み時のRMSPEの閾値が異なる。
【実施例１１】
【００５７】
＜サイクルスリップ＞
PRML技術を用いた復号系では、復号動作中にPLLがサイクルスリップを起こすと、ヴィタビ復号器のパスメモリー長に近い長さに渡ってバーストエラーを起こす。PLLの動作異常が、極短時間であったとしても、その影響が数10から100T程度に及ぶことになる。光ディスクシステムでは、この様なバーストエラー自体は、発生することが予測されているのでエラー訂正システムで救うことが可能である。しかし、適応FIRイコライザまたは適応ターゲットが適応動作を行っている最中にサイクルスリップが発生した場合は、単に復号結果がバーストエラーを起こすだけに留まらず、学習中のタップ係数やターゲットレベルが異常な値を取ることによって、その影響が遥かに長期間にわたって伝播することがある。
【００５８】
このような異常動作を回避する手段としてPLLのサイクルスリップ検出を行うことができるようになっている。その方法の説明を図２４に示す。サイクルスリップは、図２３に示すように、何らかの要因により位相誤差が±Tを越えることにより入力信号とクロックの位相が１周期以上ずれる。図２３では、位相の還元表示を行っているので位相誤差がTを越えると次の瞬間-Tになる。また、実際の２時刻方式位相比較器では、位相誤差が大きい領域では、位相誤差検出の直線性が保たれていないので実際には図２３にあるように位相誤差の大きさがTより少し小さい値でこの現象が起こる。いずれにせよ、位相誤差を監視することによりサイクルスリップを検出することが出来る。即ち、十分に大きな閾値φを指定し、この閾値を超えて位相誤差が大きくなり、かつ、一定時間内に反対の符号でかつ大きさがφ以上をとった場合にサイクルスリップが発生したと判断する。以上は、２時刻方式位相比較器を前提に説明したが、その他の形式の位相比較器の場合にも同様の議論が成立する。
【００５９】
サイクルスリップが発生した後に実行されるシーケンスを図２４に示す。適応動作要素である適応FIRイコライザ及び適応ヴィタビ復号器は、適応動作を直ちに中止し、FIRイコライザのタップ係数並びにターゲットレベルを初期値に戻す（リセット）。以下は、基本的にwide capture後のPLLの引き込み動作と同じである。
【実施例１２】
【００６０】
（光ディスク装置）
図２５は本発明の光ディスク装置の構成を示す実施例である。光ディスク媒体100はモータ160により回転される。再生時にはCPU140によって指令された光強度になるようにレーザパワー／パルス制御器120が光ヘッド110内の半導体レーザ112に流す電流を制御してレーザ光114を発生させる。レーザ光114は対物レンズ111によって集光され光スポット101を光ディスク媒体100上に形成する。この光スポット101からの反射光115は対物レンズ111を介して，光検出器113で検出される。光検出器は複数に分割された光検出素子から構成されている。再生信号処理回路130は，光ヘッド110で検出された信号を用いて，光ディスク媒体100上に記録された情報を再生する。記録時には，レーザパワー／パルス制御器120は，所定の記録データを所定の記録パルス電流に変換して，パルス光が半導体レーザ112から出射されるように制御する。図１に示した本発明の再生信号の復号回路は再生信号処理回路130に内蔵される。こうした構成によって，PRML方式を用いた光ディスク装置を実現することができる。
【実施例１３】
【００６１】
続いて、図１に示した実施例を、一部変更した例について説明する。スライサーは、アシンメトリのある信号が入力された場合などに生じるオフセットを軽減する役割を果たし、例えば図３に示すような構成で実現できる。リミッター２１３は、設定された閾値よりも大きな振幅の信号が入力されても最大出力振幅を閾値に制限するものである。また、光ディスクシステムでは、マークとスペースの出現頻度が同一になるように考慮されているので、スライサー出力にオフセットが無い場合は、リミッター出力をIIR（infinite impulse response）フィルタに通すと、フィルタ出力は０である。スライサー出力にオフセットがある場合には、IIRフィルタ214の出力は積分効果により有限な値をとるので、その出力を図３にあるように入力信号から減ずるようにして帰還を掛けることによりスライサー出力からオフセットを取り除く。以上が、スライサーの動作説明である。
【００６２】
スライサーによるオフセット除去は、当然のことながら完全ということはなく、残留オフセットが存在する。CDやDVDでは、分解能が５０％以上確保できるので、残留オフセットは無視できる。しかし、BDの場合、２T信号の分解能は、標準的な状態でも25％程度で、１０％を切る事態も起こりうる。従って、相対的に残留オフセットの影響が大きくなり、無視できなくなることがある。この残留オフセットは、当然、ヴィタビ復号器のターゲットレベルの追従及び観測結果にも反映される。PRクラスがPR(1,2,2,1)の場合であれば、ビットパターン(0011)と(1100)のターゲットレベルの平均値（“０”レベル）が残留オフセットに相当する。従って、この値を用いて残留オフセットを補正することが可能である。
【００６３】
図４は、上記の“０”レベルを用いて残留オフセットを補正する方法を示したものである。即ち、“０”レベルの値に係数器２１５で適当なゲインを掛けてスライサー出力に負帰還を掛けることにより実現している。
【００６４】
上記の例では、ビットパターン(0011)と(1100)のターゲットレベルの平均値がアイパターンの中心であると考えた。この他にも、２T信号のピークとボトムに対応したレベルの平均値を用いるのも有効である。
【００６５】
図４の例では、フィードバック制御方式で残留オフセットを抑圧している。しかし、再生システム全体の動作を考えるとこの他にもPLL、適応イコライザ、適応ヴィタビ復号器などの複数個のフィードバックループが存在するので相互の干渉が起こる可能性がある。この様な現象を回避する方法としては、ターゲットレベルのフィードバック系の時定数を他の系よりも十分に大きくしておく事の他にファームウェアで残留オフセットの大きさを監視し、補正が必要であると判断された場合にスライサー出力に補正を加えるという準静的な方式も有効である。この場合、加える補正値は、ターゲットレベルから算出した値をFIRイコライザの直流ゲインで除した値を用いるべきである。
【００６６】
【特許文献２】特開平１１−２９６９８７
【産業上の利用可能性】
【００６７】
本発明は，主に光ディスク装置に用いられる。
【図面の簡単な説明】
【００６８】
【図１】再生システムの構成を示す図。
【図２】PRML再生システムの構成を示す図。
【図３】スライサーの構成を説明する図。
【図４】残留オフセットを補正する機構の説明図。
【図５】PLLのプルインシーケンスを示す図。
【図６】PLLのロック維持シーケンスを示す図。
【図７】適応等化で局所汚れに対応するシーケンスを示す図。
【図８】レベル分布を示す図。
【図９】アシンメトリに対応するシーケンスを示す図。
【図１０】アシンメトリ対応と適応等化を行うシーケンスを示す図。
【図１１】リンク対応シーケンスを示す図。
【図１２】ターゲットレベル計測方式を示す図。
【図１３】欠陥対応シーケンスを示す図。
【図１４】２Tエッジ排除方式を説明する図。
【図１５】２Tエッジ排除位相比較器の構成を示す図。
【図１６】基本位相比較器の構成を示す図。
【図１７】振幅判定器の構成を示す図。
【図１８】隣接符号判定器の構成を示す図。
【図１９】出力制御器の構成を示す図。
【図２０】３時刻方式位相比較の説明図
【図２１】２Tエッジ排除を使用する際のプルインシーケンスを説明する図。
【図２２】２Tエッジ排除を使用する際のロック維持シーケンスを説明する図。
【図２３】サイクルスリップを説明する図。
【図２４】サイクルスリップ検出後のシーケンスを説明する図。
【図２５】本発明の光ディスク装置の構成を示す実施例を説明する図。
【符号の説明】
【００６９】
１：遅延器、２：振幅判定器、３：符号判別器、４：３入力加算器、５：乗算器、６：減算器、１０：アナログ等化器、２０：デジタル信号処理部、 ２１：ADコンバータ、２２：スライサー、２３：FIRイコライザ、２４：適応等化制御器、２５：ショートFIRイコライザ、２６：イコライザ選択器、３１：位相比較器A、３２：位相比較器B、３５：帰還経路選択器、３６：ロックモニター、３８：ワイドキャプチャー機構、３９：加算器、４０：ヴィタビ復号器、７１：パターン検出器、７２：パターンセレクター、７３：ターゲット追従器、７４：ターゲットレベルテーブル、１０１：チャネルシーケンサー、１０２：モジュール、１０３：MPUインターフェース、１０４：MPU、２０１：分配器、２０２：基本位相比較器、２０３：振幅判定器、２０４：隣接符号判定器、２０５：出力制御器、２０６：排他的論理和演算器、２０７：出力選択器、２０８：符号反転器、２０９：絶対値化器、２１０：大小比較器、２１１：論理積演算器、２１２：論理否定演算器、２１３：リミッター、２１４：IIRフィルタ、２１５：係数器。
【技術分野】
【０００１】
本発明は、記録媒体に記録された情報を再生する情報再生装置、及び再生信号を処理する再生信号処理回路に関する。
【背景技術】
【０００２】
近年、ＤＶＤ（digital versatile disc）をはじめとする光ディスクドライブの再生信号を処理系にＰＲＭＬ(partial response most-likelihood)方式が用いられるようになってきた。この再生方式は、通信分野や情報記録装置分野でも磁気テープ装置及び磁気ディスク装置では既に広く採用されてきたもので、符号間干渉が強い状況下に於いても低いビットエラー率を達成するのに有利な方式である。よって、線記録密度を高める場合には、特に有効な信号処理方式である。
【０００３】
尚、本発明では、Blu-ray Discに用いられる最短ラン長が２Tの再生信号を中心にして論旨を進めるので，特に断りのない限り最短ラン長は２Tである。また，主にＡＤ変換後の信号を対象としているので、以下に於いては、特に断らない限り単に再生信号などと表現した場合、ＡＤ変換後のデータを指すものとする。ただし、文脈上明らかな場合は、この限りでない。
【０００４】
図２にPRML信号処理を用いた一般的な光ディスクの再生回路の構成を示す。このような回路の例は、例えば特開2002-298514号に記載されている。図において，光ヘッドから得られた再生信号はアナログ信号処理器10により，AGC(automatic gain control)、等化、直流成分除去等の処理が施された後，ADコンバータ21でデジタル・データ列に変換される。スライサー22は、パターンに依存して生じる直流成分を最小化する処理を行う。その後，FIRイコライザ23で必要に応じて等化を行った後にヴィタビ復号器40に入力され、ここで２値化される。ＰＲＭＬ信号処理系は、再生信号のクロックに同期したクロック信号を基準として動作するので再生信号の位相に信号処理系のクロックを同期させるためにＰＬＬ(phase-locked loop)を用いる。図２の様にADC(analog to digital converter)の後にＰＬＬを入れる場合には、位相比較器31にデジタル方式を用いたデジタルＰＬＬが用いられるのが一般的である。図２の例では、PLL30は，位相比較器31，ローパスフィルター33，VCO(voltage controlled oscillator)34から構成される。位相比較器31は入力信号とVCO34の生成するクロック52との位相を比較して位相誤差を生成する。
【０００５】
【特許文献１】特開２００２−２９８５１４
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＰＲＭＬ信号処理系中のヴィタビ復号器が期待される効果を発揮するためには、再生されたクロックが再生信号クロックと十分な精度で同期している必要がある。しかし、PLLの位相比較器は入力信号の雑音の影響を受けるので、入力信号のSNR(signal to noise ratio)が低下すると再生クロックの周波数揺らぎが大きくなり、エラー率が高くなるという問題を有する。また、分解能が著しく低い成分を含む信号が入力された場合、雑音や直流成分の変動などの影響と相俟って、位相誤差の検出精度低下や誤ったエッジを検出してしまうという問題がある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明は、AD変換されたデジタル信号を等化処理する適応型等化器（FIR EQ, Adaptive EQ）からの出力と、上記のAD変換されたデジタル信号を等化処理するショートFIR等化器（例えばリミットイコライザー）からの出力とを、選択して、PLL回路中の位相比較器に入力するセレクターを設けるものである。通常の使用条件であれば、FIRイコライザには、低域通過フィルタ特性を有するために高域の雑音が抑圧される結果、位相比較器に入力される信号のSNRが改善される。但し、PLLのループ遅延が増大する。一方、ショートFIRイコライザには雑音抑圧効果は期待できない代わりに例えばショートFIRイコライザにリミットイコライザを用いた場合には、少ないタップ数にも関わらず２T信号振幅のみを大幅に増幅可能であるために位相比較器に入力される信号のジッターを改善することが出来る。
【発明の効果】
【０００８】
入力信号のSNRが低い状況下でも低いエラー率を達成することと、位相検出精度が低いエッジ及び従来方式では誤ってエッジとして検出する可能性の高い信号列を回避し、かつ、多様な形態の入力信号にも対応可能な光ディスク再生信号処理システムが実現される。
【発明を実施するための最良の形態】
【０００９】
以下本発明の詳細を，実施例を用いて説明する。
【実施例１】
【００１０】
図１は、本発明の再生信号の復号回路の構成を示すものである。図示していない光ヘッドで検出したRF信号はアナログ等化器で等化処理とAGC処理が施された後，デジタル信号処理部20に入力する。デジタル信号処理部20内では，入力したRF信号をADコンバータ21でクロックごとにデジタル信号化した後，スライサー22でDC補正を施し，FIRイコライザ23でデジタル等化されてヴィタビ復号器40によって2値化され，2値化出力51として取り出される。ヴィタビ復号器40は，再生信号とビット列とPRクラスの畳み込みから生成される目標信号とを比較して，誤差が最小になるビット列を選択して2値化するものである。上に述べたFIRイコライザのタップ係数の学習処理はLSE制御部24により実施される。クロック信号52を生成するPLL（Phase Locked Loop）回路30は2つの位相検出器位相比較器A,位相比較器B（それぞれ31,32）とセレクター35及びローパスフィルター33，VCO(Voltage Controlled Oscillator)34，ロックモニター36から構成される。
【００１１】
本構成の特徴はADコンバータ21の後と、FIRイコライザ23またはショートFIRイコライザ２５の後の２つの信号に対して，イコライザ選択器２６で選択し、それぞれ位相比較器A及び位相比較器Bを設け，帰還経路選択器３５で選択して使うことである。この理由を次に説明する。
【００１２】
FIRイコライザ23では、再生信号の品質を改善できる。AD変換してから位相検出器31で位相を検出した結果に基づいてVCO34を制御するまでの応答遅れをt1とする。またAD変換してからFIRイコライザ23で等化処理した後の再生信号から位相検出器32によって位相誤差を検出し，VCOを制御してクロック信号52に反映するまでの応答遅れをt2とする。図１の構成を見ても明らかなように，t2はt1に比較して大きいため，クロックの引き込み処理などのように，PLLループの応答速度が重要な場合において，位相比較器Bを用いた場合には，引き込み失敗が発生する可能性が高い。本構成の特徴はこのように，応答速度が重要な場合には，最短のパスである位相比較器Aを用いてVCOを制御し，引き込み後の定常動作のように安定性が重要な場合には，位相比較器Bを用いるように，帰還経路選択器で切り替え可能なことである。このような切換を行うため、セレクター３５（帰還経路選択器３５）を設けている。チャネルシーケンサー１０１は、再生システム及びLSI内の他のモジュール１０２の状態（ロックモニター36により監視した位相誤差のRMS値など）に応じて、予め定められた手順に沿って帰還経路選択器及び等化器選択器の切り替え、各種定数の変更を行う。また、ドライブを制御するソフトウェアは、MPU(micro processing unit)１０４で実行され、その命令は、MPUインターフェース１０３を介して再生信号処理システムに伝えられ、帰還経路選択器及び等化器選択器の切り替え、各種定数の変更を行う。また、FIRイコライザは、適応等化制御器を有効にすることによりヴィタビ復号結果をターゲット波形とした適応等化を行うことが出来る。
【００１３】
また、本構成のもう一つの特徴は、システムに入力される信号の分解能やSNRなどの特性に応じてイコライザ選択器２６を用いてPLLループ中に挿入するイコライザを複数の形式のイコライザから任意のものを選択することが出来ることにある。通常の使用条件であれば、FIR型イコライザには、低域通過フィルタ特性を有するために高域の雑音が抑圧される結果、位相比較器に入力される信号のSNRが改善される。但し、PLLのループ遅延が増大する。一方、ショートFIRイコライザ２５には雑音抑圧効果は期待できない代わりに例えばショートFIRイコライザにリミットイコライザを用いた場合には、少ないタップ数にも関わらず２T信号振幅のみを大幅に増幅可能であるために位相比較器に入力される信号のジッターを改善することが出来る。
【００１４】
また、PLLをロックさせる過程の初期に於いてデータクロック周波数とVCOの発振周波数の差が大きい場合、PLL単独では引き込むことが出来ない、或いは、引き込みが可能であってもその時間が非常に長くなることが予測される。ワイドキャプチャー機構３８は、そのような状況下に於いて、両者の周波数差を小さくするように電圧を加算器３９を通してVCOに与えることにより上記のような困難を小さくするものである。例えば、ウォブル信号を６９逓倍（BD―REの場合）した信号とVCO出力信号とを一定期間周波数カウンターでそれぞれのクロックサイクル数を計測し、VCOの発振周波数が低い場合にはVCO発振周波数を増大させるように、発振周波数が高い場合には下降させるように制御電圧を位相比較器出力に加える。
【実施例２】
【００１５】
チャネルシーケンサーには様々なシーケンス（手順）が定義されている。また、これらは、ファームウェアの指示に基づくMPUからの要求、或いは、チャネルシーケンサーに内蔵されている各種状態変数の監視機構が発行する各種割り込み要求を契機に実行される。以下の実施例では、これらのシーケンスについて説明する。尚、各割り込みには優先度が与えられていて、仮に、優先度が低い割り込みに伴う処理を実行中に優先度の高い割り込みが発生した場合には、実行中の処理を中断して優先度の高い割り込みに伴う処理を先に実行する。また、割り込みの優先度は、必要に応じて変更可能となっている。
【００１６】
図5に示したのは、FIRイコライザまたはショートFIRイコライザ２５の出力を用いて位相検出を行う場合の手順で、入力される再生信号品質がBlu-ray Disc規格で定められている範囲内である場合に専ら利用するモードである。Wide captureは、ウォブル周波数またはシンクマーク間隔などを観測することによりVCOの発振周波数を再生信号クロック周波数にほぼ一致させる。wide captureのシーケンスも他のシーケンス同様、監視対象の変数が条件を満たした場合、即ち、VCO出力周波数がウォブル信号周波数の６９倍したものとの差が1％以上になった時に実行される。換言すれば、両者の周波数の差で１％以内であればWide captureが出来たと判断する。これは、図１に示した系で位相比較器Aを用いた際のPLLの周波数引き込み能力を考慮して決めた値である。
【００１７】
続いて、Wide capture終了時のVCO制御電圧を初期値として位相比較器Aの出力を用いたPLL動作に移行する。この時、ループフィルタの各定数は、位相比較器Aを用いた際に適した値に設定する。ここで仮定している品質の信号であれば、この構成のPLLで引き込むことが可能である。位相ロックの状況は、位相比較器の出力から求めた位相誤差の実効値の大きさで判断するのが本来妥当である。しかし、デジタル信号処理系で実効値を求める回路は、回路規模と消費電力の観点から実効値をクロック周波数で逐次求めるのは実現性が乏しい。よって、ここでは位相誤差の絶対値を平均化した値（RMSPE）を代わりに用いている。RMSPEが基準値を予め設定された期間で下回った場合、位相比較器Aを用いたPLLはロックしたものと判断される。これは、瞬時値でロックを判定するとロックしていない状況下でも短期間、偶然RMSPEが小さい値をとったことによる誤動作を起こしやすいからである。位相比較器Aを用いたループがロックしたと判定されたら、帰還経路選択器を位相比較器B側に、イコライザ選択器をショートFIRイコライザ側に、それぞれ切り替える。また、同時にループフィルタの各定数もショートFIRイコライザと位相比較器Bを用いる際に適した値に切り替える。これは、ショートFIRイコライザを挿入すること及び位相比較器を３時刻方式に切り替えることによるループゲイン変動と、ループ遅延量の増大に対応するために行うものである。以上の切り替えの後、RMSPEの値を監視し、一定時間内に基準値（今の場合0.07T）以下に下がれば次の実施例に記述したロック状態を維持するモードに遷移する。一方、一定時間内に基準値（今の場合0.07T）以下に下がらなかった場合は、タイムアウト（time out）と判断され、再度、位相比較器Aを使用した引き込み過程へ戻る。位相比較器Bを使用するモードでRMSPEが十分に小さくならないのは、入力信号のSNが非常に悪い、或いは、位相または周波数変動が大きいなどの理由が考えられる。いずれにしても、そのままループ遅延の大きな位相比較器Bを使用するモードを継続したままにしておくとPLLが不安定化したり、プルアウトしてしまう可能性がある。これを避けるために、一定時間内に、よりキャプチャーレンジが広く安定性も高い位相比較器Aを使用したモードに再度移行する。
【００１８】
尚、PLLがどのモードにあったとしてもwide captureブロックは、VCOへの主力を停止したまま並行して動作を継続している。そして、周波数誤差が1％を越えたことを検出するとPLLは完全にロックが外れたものとし、再び、図５のシーケンスを初めからやり直す。
【００１９】
ショートFIRイコライザの代わりにFIRイコライザ出力を位相検出に用いる場合でも同じPLL制御シーケンスを用いる。ただし、位相比較器Bを使用する際のループフィルタの各係数は、ショートFIRイコライザを使用する場合とは異なることは言うまでもない。信号品質がBlu-ray Disc規格で定められている範囲内である場合、適応等化を行う必要性は小さいのでFIRイコライザの各タップ係数は、予め決定しておいた定数を用いれば十分に低いエラーレートを得られることが期待できる。ループフィルタの各係数、FIRイコライザのタップ係数は、媒体の種類及び記録密度によって異なるものを用意することは当然である。また、FIRイコライザを適応等化器として使用している場合に於いても同様の手順で行えば良い。
【実施例３】
【００２０】
（PLLロック維持）
図６にPLLの引き込みが終了した後に、状態を監視してロックを維持するためのシーケンスを示す。このシーケンスが実行されるのはPLLのロックが外れた場合であるので、チャネルシーケンサーが監視すべきはロックモニターの出力である。尚、ロックモニター出力の監視過程は、実際には先に述べたようにチャネルシーケンサーが行うが、図６ではこのシーケンスの中に含まれるような表現になっている。この様な表現をしたのは、このシーケンスに於ける監視対象変数がロックモニターであることを明確にするためである。以後の各実施例中に於いてもシーケンスを説明するフローチャートでも同様の表現をすることとする。
【００２１】
PLL引き込みシーケンスが終了（PLLがロック状態になった）したら、PLLは、ロック状態を維持するモードに移行する。即ち、プルインモードでは無効にされていた図６に示したシーケンスを有効にする。図６に示したように、ロックモニター出力を監視し、基準値（今の場合0.07T）以下であれば動作モードをそのまま維持する。一方、RMSPEがある期間連続して基準値を超えた場合は、位相比較器Aを用いたモードに切り替える。これは、微小な欠陥などの外乱により一時的に大きな位相誤差が生じた場合にループ遅延の大きなままでは復帰に時間が掛かるからである。位相比較器Aを使用するループで準ロック状態に引き込んだら（或いは、準ロック状態を確認したら）、位相比較器Bを使用するループに切り替える。この際、必要に応じてループフィルタの定数を切り替えるのはこれまでの説明と同様である。RMSPEの値を監視し、一定時間内に基準値（今の場合0.07T）以下になった場合（ロック状態）、そのままロックモニター出力を監視する状態へ戻る。一方、一定時間内に基準値（今の場合0.07T）以下に下がらなかった場合は、タイムアウト（time out）と判断され、再度位相比較器Aを使用した引き込み過程へ戻る。位相比較器Bを使用するモードでRMSPEが十分に小さくならないのは、入力信号のSNが非常に悪い、或いは、位相または周波数変動が大きいなどの理由が考えられる。いずれにしても、そのままループ遅延の大きな位相比較器Bを使用するモードを継続したままにしておくとPLLが不安定化したり、プルアウトしてしまう可能性がある。これを避けるために、一定時間内に、よりキャプチャーレンジが広く安定性も高い位相比較器Aを使用したモードに再度移行する。
【実施例４】
【００２２】
（エラー訂正数の監視）
入力されている信号の品質は、ジッター観測器で概ね評価することが出来るので信号品質がBlu-ray Disc規格で定められている範囲内であると判断された場合には、実施例２及び３のモードで十分低いエラーレートを得られることが期待できる。しかし、ジッターが十分に小さいにも関わらず、エラーレートが期待よりも大きい場合が起こりうる。これは、エラー訂正数を監視することで検出可能である。
【００２３】
このように統計的に得た信号品質が良いのに期待されるよりもエラーレートが高いというようなことが起こる原因としては、部分的に信号品質が低い領域が存在することが考えられる。物理的な原因としては、例えば、指紋をふき取った後に残留している油膜などが考えられる。このような油膜が例えば10μｍ存在していたとすると、Blu−ray Discではエラーレートが１−２桁劣化することがありうる。油膜が付着していることによる球面収差の発生などが原因であり、かつ、その厚さがFIRイコライザの対応範囲内であれば、その影響はほぼ打ち消すことが可能である。
【００２４】
図７にこのような場合に対処するシーケンスを示す。まず、ECC復号結果のうちエラー訂正が行われたcode wordの数を監視し、これが予め設定した数を超えるクラスターが連続した場合、或いは、そのようなクラスターが一定以上の頻度で出現する場合に上記のような状況下にあると判断される。その場合、適応等化制御器を起動してFIRイコライザで適応等化を開始する。部分的に生じている信号劣化は、適応等化により補償されるために全体としてエラー訂正の数が減少する。この状況下で、今度は、FIRイコライザのタップ係数の変化を監視し、タップ係数が十分に整定したと判断したらFIRタップ係数をその時点の値に固定し、適応等化を停止させる。これにより、再生を続ける間に信号劣化の要因が存在する半径を脱した場合に自動的に適応等化を停止させることができる。適応等化を停止させるのは、突発的かつ急激な信号品質変化があった場合には、却って悪い結果をもたらす可能性があるからである。また、適応等化停止後にFIRイコライザのタップ係数を最後の値に保持しておくのは、再生半径による信号品質変化を生じている可能性があるからである。そして、通常は、最初のエラー訂正が行われたcode word数の監視状態に戻る。但し、この適応等化シーケンス停止の指令が外部から与えられている場合は終了する。
【００２５】
このシーケンスは、本来、部分的なディスクの汚れのようなケースに対応するものである。しかし、このシーケンスを有効にしておけば、ゆっくりとした変動要因（カバー層厚さの半径方向の分布など）やクラスター毎の記録状態の相違などにも対応可能である。
【実施例５】
【００２６】
（適応型ビタビ復号器）
光ディスクの再生信号をPRML方式で処理する上で直面する課題の一つにアシンメトリへの対応が挙げられる。プリミティブなPRML処理系では、入力信号にアシンメトリが無いことが前提となっている。従って、指定されたPRクラスに基づいて合成されたターゲット信号もアシンメトリのないものとなるのでFIRイコライザを用いた適応等化を行っても十分に等化誤差を小さく出来ない場合がある。BDの場合、マークまたはスペースが短い信号ほど出現頻度が高いので、残留等化誤差は、長いマークまたはスペース信号ほど大きくなる。ここでは、アシンメトリに対応する方式としては、ターゲットの値を入力信号に適応させる方式のヴィタビ復号器（適応ヴィタビ復号器）を用いている（この様なヴィタビ復号器に関しては特開平１１−２９６９８７公報に記載がある）。
【００２７】
図８は、PR(1,2,2,1)を適用したヴィタビ復号の結果を横軸に入力信号レベル、縦軸に出現頻度をとり、ターゲットレベル毎に分布図を描いたものである。各ターゲットレベルに対応するビット列（0,0,0,0）、(1,1,1,1)に対応する入力信号レベルの平均値をそれぞれA0000, A1111のように表記している。ターゲットレベル０（アイセンター）に対応する入力信号の平均値はA0011（実際は、A0011とA1100は縮退している）である。また、ターゲットレベル３及び-３に対応するのは、A1111とA0000である。これらは、入力信号の特性を反映していて、アシンメトリが無い場合には、A0011はA0000とA1111のちょうど中央になるのに対し、アシンメトリがある場合は、その程度に応じて中央からずれる。この性質を用いてアシンメトリを検出し、必要に応じてターゲットレベルを適切に調整することにより再生性能を向上させることが可能で、以下にその方法を述べる。
【００２８】
初めに、アシンメトリのみが大きい場合の処理方法について述べる。処理の手順を図９に示す。まず、次の方法でアシンメトリの程度を調べる。初め、ヴィタビ復号器のターゲットは、BD用の標準PRクラス（例えば、PR(1,2,2,1)）に設定し、ヴィタビ復号を行う。この時、ターゲットの更新のみ行わないようにしておく。すなわち、ターゲット追従は、行わないが各ターゲットレベルに対応する入力信号レベルの平均値を得ることが出来、これらの値を用いてアシンメトリの程度を判断する。今、このようにして得られたビット列（0,0,0,0）、(1,1,1,1)に対応する入力信号レベルの平均値をそれぞれA0000, A1111のように表記する。また、アイパターンのセンターに対応する０レベルの値は、A0011（実際は、A0011, A1100が縮退している）である。この時、（数式３）で定義されるβをアシンメトリの指標とする。
【００２９】
【数１】
【００３０】
βの絶対値が予め設定した値（標準値0.05）を越えている場合は、アシンメトリが大きくターゲットレベル補正が必要であると判断する。
【００３１】
アシンメトリが大きいと判断された場合は、次に、ターゲットレベルを入力信号に対して追従させる。この間、ターゲット値の変化を監視し、飽和したと判断されたらその時点の値でホールドし、再びアシンメトリ評価の段階に戻る。
【００３２】
最もプリミティブな適応ヴィタビ復号器では、全てのターゲットが入力信号レベルに応じて個別に調整される。しかし、ここで用いている適応ヴィタビ復号器は、アシンメトリに対応するだけの時は、時間軸方向で互いにビット列反転の関係にあるターゲットレベルを同一の値にするように制限することも可能になっている。
【実施例６】
【００３３】
次に、適応等化とアシンメトリ対応をともに必要とする場合について説明する。このシーケンスを適用するのはジッターが基準値よりも大きい場合である。ジッター増大に対して考えられる主要な原因の内、白色雑音と低分解能に対応するには、適応等化が有効であると考えられるからである。適応等化が実現された状態に於けるFIRイコライザが実現している周波数特性は、振幅が不足している周波数成分（主に、２T信号）をブーストし、一方で、無用な高周波成分を抑圧するようなものであるからである。
【００３４】
図１０にこのシーケンスを示す。上に述べたように、初めにLSEエンジンを起動して適応等化を行う。この時、アシンメトリに関する情報は未だ得られていないので、ヴィタビ復号器のターゲットは、BD用の標準PRクラス、例えば、PR(1,2,2,1)に対応した値を初期値として設定した状態で行う。この間、FIRイコライザのタップ係数を監視し、係数が整定するのを待つ。タップ係数が整定したら実施例５で述べたのと同じ要領でアシンメトリの指標βを計測する。ここでβが基準値よりも大きい場合は、実施例５で述べたのと同じ要領でターゲット値を入力信号に適応させ、ターゲット値が整定したらその時点のターゲット値を保持する。この時点で既に、分解能の調整及びアシンメトリ対応を終了しているので初期状態よりも再生性能は相当に向上している。従って、多くの場合は、この時点でFIRイコライザとターゲットの調整を終了しても十分である。しかし、FIRイコライザのタップ係数は、アシンメトリを考慮していない状態で学習しているのでLSEエンジンで合成したターゲット波形はアシンメトリを持たないので等化誤差を更に小さくする余地が残されている。従って、サブモード選択により、ここで再度FIRイコライザのタップ係数学習を行い、より等化誤差を小さくすることが出来る。
【００３５】
以上の動作終了後、ここで、予めこの処理を終了する指示が出されていれば終了し、出されていなければ、NECCの監視状態に移行する。クラスター毎のNECCの移動平均値を評価し、上記調整終了直後のNECCと比較し、50％以上増加するか、その数が100を越えるかした場合に上記手順を初めから行う。
【実施例７】
【００３６】
（リンク）
BDのRW（書換え型）媒体では、隣接するクラスターが連続して記録される場合もあれば、そうでない場合もある。後者の場合、隣接するクラスター間の接続部（リンク）では、通常、再生信号から再生されるクロックの位相と周波数が不連続となる。従って、リンクでは非常に大きな位相誤差が入力される可能性があり、再生系の動作状況によってはPLL,適応等化器、適応ヴィタビ復号器の動作に悪影響を及ぼす可能性がある。同様に、R（追記型）媒体でも連続して記録されなかったクラスター間のリンクでは、再生クロックの位相と周波数が不連続となる。また、リンクには、重ね書きされている部分があり、この部分から再生される信号からは正常な位相検出は不可能である。従って、-R媒体のリンクでも非常に大きな位相誤差が入力される可能性があり、再生系の動作状況によってはPLL,適応等化器、適応ヴィタビ復号器の動作に悪影響を及ぼす可能性がある。以上の事から、BD-RW及-R媒体のリンクに於いては、再生系、特にPLLの動作に関しては、特別な配慮をすべきである。
【００３７】
ところで、リンクの出現タイミングは、ウォブル信号から再生したADIPアドレスまたはデータ系から再生されたデータアドレスを監視することにより予測可能である。そこで、リンクの出現が予測された場合、一時的に再生系の動作をホールドするなどすることにより再生系の安定動作を図っている。
【００３８】
図１１にリンクに於ける再生系の動作手順を示す。このシーケンスは、RWまたはR媒体を再生中は意図的に無効にしない限り常に有効である。リンク出現は、前述のようにウォブル信号から再生したADIPアドレスまたはデータ系から再生されたデータアドレスを監視することにより予測する。RW媒体では、リンクの位置は固定でなく、次のクラスターの記録開始位置は、SPS(start position shift)によりノミナルの開始位置に対して±2.3ウォブル波長ほど変わり得る。また、記録される順番もアドレスが大きいほうが後であるとは限らない。従って、リンクに伴う各種処理の開始タイミングもこのことを考慮して決められている。以下に於いては、ウォブル信号の再生結果を用いる場合について述べる。
【００３９】
次クラスターの記録開始位置は、ノミナルでは再生中のクラスターに対応するウォブルのsync_3ユニットの終わりから25.5ウォブル後である。従って、上記不確定さ及び記録位置制御の精度を考慮して再生中クラスターに対応するsync_3ユニットの終わりから20ウォブル後から39ウォブル後までの間、以下の処理を行う。即ち、VCO制御電圧のホールド、FIRイコライザのタップ係数のホールド、ヴィタビ復号器のターゲットレベルのホールド、ハイパスフィルターのカットオフ周波数をリンク用に予め設定した値にする。ここで出される各パラメータのホールド指令は、個別にレジスタなどで指定するホールド指令とは別に出されるものである。即ち、直前に学習中であれば学習を抑止し、解除後は自動的に学習を再開するが、直前に学習していなければ本ホールド指令解除後も学習は行わない。PLLに関しては、ロックは当然外れることを前提としているので直前の動作状態に関わらず、引き込み動作（実施例２及び３で述べた過程）を初めから行う。即ち、39ウォブル経過するまではワイドキャプチャーのみを有効にし、VCO制御電圧をホールドすることにより位相制御へ移行するのを抑止している。39ウォブル経過後は、リンクを通過していることが保障されているので実施例２及び３で述べたシーケンスでPLLはプルインを行う。そして、PLLのロックモニターがロック状態を示したらFIRタップ係数及びヴィタビ復号器のターゲットレベルのホールド指令を解除する。尚、再生倍速などの状況に合わせてホールドのタイミングを制御する定数は変更可能となっている。
【実施例８】
【００４０】
（定常状態維持及び復帰（欠陥対応））
光ディスク媒体は、媒体可換であることや基板が樹脂製であることなどから、埃や指紋などの汚れの付着、傷、記録膜の欠陥などが存在することを前提とする必要がある。これらは、リンクと同様に再生信号の振幅や位相、直流成分の不連続などを引き起こす。しかし、リンクとは異なり、出現位置を予め知ることは出来ないので、何らかの方法で信号の異常を検出し、その後に対応処理を行う必要がある。尚、以下に於いては、特別に断らない限り、原因の如何を問わずに再生信号の局所的な異常のことを広義の欠陥と呼ぶこととする。
【００４１】
結果の検出方法は、その大きさや性質によって適した方法が異なるので光ディスク装置では複数の検出手段が用意されていることが多い。その一部は、デジタル信号処理LSIの外、例えば、デジタル信号処理LSIの前段に配置されるアナログICには再生信号の包絡線形状の異常を検出する回路が搭載されているのが一般的である。また、1-7PPコードの復調を行うブロックなどでもシンク検出状況から欠陥を検出できる。また、本発明の信号処理システムでは観測手段などを用いて信号の異常を検出する手段を用意している。即ち、入力される信号の振幅をADCに於いて観測し、予め設定した振幅を一定期間（予め設定）以上下回った場合に欠陥と判断する。また、ヴィタビ復号器のターゲットレベルまたはターゲットレベル観測値を監視することにより信号の異常を検出する手段も備えている。図１２にヴィタビ復号器に内蔵されているターゲットレベル追従及び観測系の構成を示す。ヴィタビ復号器の出力は、パターン検出器７１に入力され、チャネルクロック毎にどのビット列であるかを判定し、パターンセレクター７２はそのビット列に対応するターゲットレベルを観測或いは追従するターゲット追従器７３を選択する。対応する時刻の入力信号（ヴィタビ復号器によって生じる遅延は調整済み）のレベルが選択されたターゲット追従器に入力される。ターゲット追従器は、時定数nT（ｎは、自然数）を持つ積分器である。ターゲットレベルテーブル７４は、ヴィタビ復号及び適応等化の際に用いられるターゲットレベルを保持しており、ターゲットレベル追従が選択されている場合、ターゲット追従器の出力を各ターゲットレベルの更新を受け付ける。また、ターゲット追従指示の有無に関わらずターゲット追従器の出力を参照することが可能となっている。そして、各ターゲットレベル相互の間隔が設定値よりも小さくなった場合、或いは、各ターゲットレベルの絶対値が設定範囲外になった場合、或いは、各ターゲットレベルの関係が異常である場合、欠陥と判断される。
【００４２】
欠陥によるデータ消失は、BDなど、光ディスクでは欠陥の存在を前提とした強力なエラー訂正システムが備わっているので、その長さがエラー訂正システムの能力以内であればリードエラー（ECCデコード不能）にはならない。つまり、リードエラーを避けるためにはデータ消失期間を極力短くすべきであるが、欠陥でPLLのロックが外れると再びロックするまでの間はビットエラー率は極端に悪くなっている。つまり、実質的にその分欠陥が長くなっているのと等価である。従って、欠陥に起因するリードエラーを回避するためにはPLLのロックが外れたらなるべく早く復帰させることが重要である。また、適応等化器やターゲットが追従状態にある場合には、欠陥から生じる異常信号によって誤ったタップ係数やターゲット値を学習してしまうのでなるべく早期にこれらの動作をホールドする必要がある。
【００４３】
図１３に欠陥処理のシーケンスを示す。欠陥監視は、先に述べたようにLSI外部、LSI内の他ブロック、そして再生システム内それぞれからの欠陥通知信号を監視することにより、常に行っている。また、各欠陥通知信号のうち監視の対象とするものを選択可能としている。選択されている欠陥通知信号のどれか一つでも欠陥を通知してきた場合には、以下の処理を行う。即ち、VCO制御電圧のホールド、FIRイコライザのタップ係数のホールド、ヴィタビ復号器のターゲットレベルのホールド、ハイパスフィルターのカットオフ周波数をリンク用に予め設定した値にする。ここで出される各パラメータのホールド指令は、個別にレジスタなどで指定するホールド指令とは別に出されるものである。即ち、直前に学習中であれば学習を抑止し、解除後は自動的に学習を再開するが、直前に学習していなければ本ホールド指令解除後も学習は行わない。PLLに関しては、ロックは当然外れることを前提としているので直前の動作状態に関わらず、引き込み動作（実施例２及び３で述べた過程）を初めから行う必要がある。即ち、全ての欠陥通知信号が解除されるまではワイドキャプチャーのみを有効にし、VCO制御電圧をホールドすることにより位相制御へ移行するのを抑止している。全ての欠陥通知信号が解除されたら実施例２及び３で述べたシーケンスでPLLはプルインを行う。そして、PLLのロックモニターがロック状態を示したらFIRタップ係数及びヴィタビ復号器のターゲットレベルのホールド指令を解除する。
【実施例９】
【００４４】
（２T無視）
BDでは、ＲＬＬ符号化規則を満たす最小の長さの２Tマーク及びスペースに関連するエッジを位相検出の対象から排除することによりPLLで再生されるクロックのジッターを低減することが可能である。図１４は、２Tエッジの判別方法の説明図である。本発明では、図１４に示した３方式を選択可能な構成としている。尚、図１４及び以下の説明は、２時刻方式の位相比較器の場合について説明する。２時刻方式では、連続する２時刻のサンプルの符号が異なることでエッジを判別している。振幅方式１は、エッジを構成する２つのサンプルを閾値と比較することにより２Tエッジを判別する。即ち、どちらか一方でも、その絶対値が閾値よりも小さい場合は、２Tマーク若しくはスペースに接するエッジであると判別する。この方式の利点は、従来の位相比較器Aに簡単に付加可能であり、かつ、付加することによる遅延を生じないことである。振幅方式２は、振幅方式１がエッジを構成する２サンプルを用いたのに対し、振幅方式２は図１４（ｂ）に示すようにエッジを構成する２サンプルの前後の２サンプルを用いる。エッジを構成するサンプル点に於いては、２Tエッジとそれ以外のエッジとの振幅差が小さい。このため、振幅方式１では雑音が大きい場合に判別を誤る率が高まる。振幅方式２では、２Tエッジとそれ以外のエッジとではエッジの判別点に於ける振幅差が大きいので誤る率はより小さいという利点がある。隣接符号方式は、nTマークまたはスペース信号では、連続するｎ個のサンプルが同一符号を取ることを利用したものである。つまり、エッジを挟んで前後それぞれ３サンプルずつ、合計６サンプルの符号を監視し、エッジに先行する３サンプルが互いに同一符号、かつ、エッジに後続する３サンプルも互いに同一符号である場合は２Tエッジでないと判別する。この方式の利点は、閾値を設定する必要が無いことである。判別によって２Tの遅延を生じる。
【００４５】
図１５は、上記方式を全て実現した位相比較器の構成図である。離散的入力信号X(n)は、分配器２０１に入力される。分配器は、５つの遅延器がシリーズ接続されていて、入力X(n)に対してX(n)~X(n-5)を位相比較器動作モードに応じて各ポートに出力しうる構造になっている。また、出力制御器に位相比較器動作モードに応じた制御信号も出力する。表１に位相比較器動作モード毎の各出力設定を示す。
【００４６】
【表１】
【００４７】
上記各動作モードの他、２Tエッジ排除を行わない設定及び隣接符号方式と各振幅方式を組み合わせたモードも可能になっている。基本位相比較器２０２は、通常の２時刻方式位相比較器のことで、入力された２サンプルの符号が互いに異なる場合に位相誤差を出力する。図１６にその構成を示す。入力された２サンプルのそれぞれの符号を符号判別器３で判別する。符号判別器の出力は、正の場合１、負の場合０である。これらの出力の排他的論理和を排他的論理和演算器２０６に入力し、その出力を出力選択器２０７のポートｂに入力する。出力選択器は、ポートｂの入力が0.5以上であればポートaの入力値を、0.5未満であればポートｃの入力値をポートｄから出力する。基本位相比較器への入力Aの符号は、最終段の出力選択器のポートｂに入力される。また、同出力選択器のポート cにはそれぞれ前段の出力選択器出力を、ポートaには、符号反転器２０８に通した前段の出力選択器出力を入力する。基本位相比較器出力は、出力制御器２０５のPEポートに入力される。
【００４８】
振幅判定器２０３は、振幅方式１及び２で使用するもので、２Tエッジ判別を行うサンプル値と閾値を比較する。振幅判定器の構成を図１７に示す。本実施例では、閾値をプラス側とマイナス側とで独立して設定可能になっている。振幅判定器への２入力値は、それぞれ２つの出力選択器のポートa及びｂに入力される。ただし、図１７にあるように、一方の出力選択器のポートaに振幅判定器入力Aを入力した場合、もう一方の出力選択器２０７のポートaには振幅判定器入力Bを入力するようにする。また、各出力選択器のポートｂには振幅判定器入力Aの符号判定結果を入力する。各出力選択器の出力をそれぞれ絶対値化器２０９に入力して絶対値化した後、大小比較器２１０のポートAに入力される。大小比較器のポートBには、プラス側またはマイナス側の閾値の絶対値を入力する。大小比較器は、ポートAの入力をポートBの入力と比較し、ポートA入力がポートB入力よりも大きければ１を、小さければ０を出力する。２つの大小比較器出力は、論理積演算器２１１で論理積を取る。従って、振幅判定器の出力は、２Tエッジで無いと判断されたときのみ１をとる。
【００４９】
２つの隣接符号判定器２０４には、それぞれエッジに先行する３サンプルと、エッジに後続する３サンプルをそれぞれ入力する。隣接符号判定器の構成を図１８に示す。符号判定器と大小比較器を用いて各入力サンプルの符号を取り、正であれば１を負であれば０とする。その後、大小比較器出力のうちの１つを共通として残りの２出力とそれぞれ排他的論理和を取り、その出力をそれぞれ論理否定演算器２１２に通した後に論理積を取る。その結果、隣接符合判定器入力が全て同一符号の場合のみに出力が１となる。
【００５０】
出力制御器は、以上の論理出力を受けて基本位相比較器出力を出力するか否かを決定する。その構成を図１９に示す。
【００５１】
また、以上に於いては、実施例９で図１４を用いた説明にあったように、２時刻方式の位相比較器の場合について述べた。しかし、２Tマーク及びスペースに関連するエッジを排除する方式のうち振幅方式は、３時刻方式の位相比較器にも容易に適用することが出来る。
【００５２】
３時刻方式の位相比較器は、図２０にあるように、クロック点とデータ点が一致している。従って、理想的には０レベルをクロスする点がエッジである。実際には、エッジでも厳密に０レベルではなく、０に近い値をとる。２Tマークまたはスペースに由来する再生信号の極大または極小は、図２０から解るようにエッジの前後１クロックの点であるから、これらの点を閾値と比較することによって２Tマークまたはスペースに関連するエッジを判別できることは容易に理解できる。
【実施例１０】
【００５３】
＜２Ｔ無視検出切替え＞
BDでは２Tマーク及びスペースに関連するエッジを位相検出の対象から排除することによりPLLで再生されるクロックのジッターを低減することが可能である。しかし、２Tマーク・スペースに関連するエッジを位相検出の対象から排除してしまうと、当然エッジの出現頻度が小さくなるので、その分、PLLのゲインが低下すること及びプルイン過程のように位相誤差が大きい状態では、２Tエッジ以外のものを誤って排除してしまう可能性がある。そこで、これらの課題を解決するためにチャネルシーケンサーは、状況に応じて位相比較器の動作を自動的に切り替えるシーケンスを内蔵している。
【００５４】
上にも述べたように、２Tエッジ排除機能は、位相誤差が大きい状況下で使用すると２Tエッジ以外のものを誤って排除してしまう確率が高くなる。従って、位相誤差が２Tエッジ排除を行うのに十分に小さくなったことを確認してから同機能を有効にするという手順を踏む必要がある。また、２Tエッジ排除のモード及び２Tエッジ排除機能そのものを使用するか否かは予め設定しておく必要がある。図２１に、以上のことを勘案したシーケンスのフローチャートを示す。
【００５５】
基本的な手順は、実施例２とほぼ同様である。ただし、ワイドキャプチャー後に位相比較器Aを用いたプルイン過程からイコライザと位相比較器Bを用いた引き込み過程へ移行する際のRMSPEの閾値は、実施例２の場合よりも大きな値で、かつ、２Tエッジ排除を行うのに十分に小さな値としている。この時点で２Tエッジ排除機能を有効にすると同時にループゲインも２Tエッジ排除時に適した値に変更する。以下の処理は、実施例２で述べたのと同様である。
【００５６】
ロック状態を維持するシーケンスも２Tエッジ排除機能を使用することを前提としたものとする必要がある。これを図２２に示す。これも実施例３に示した２Tエッジ排除機能を使用しない場合とほぼ同様で、２Tエッジ排除機能の制御と、それに伴うループゲイン制御を行っている点及び位相比較器Aを使用した際引き込み時のRMSPEの閾値が異なる。
【実施例１１】
【００５７】
＜サイクルスリップ＞
PRML技術を用いた復号系では、復号動作中にPLLがサイクルスリップを起こすと、ヴィタビ復号器のパスメモリー長に近い長さに渡ってバーストエラーを起こす。PLLの動作異常が、極短時間であったとしても、その影響が数10から100T程度に及ぶことになる。光ディスクシステムでは、この様なバーストエラー自体は、発生することが予測されているのでエラー訂正システムで救うことが可能である。しかし、適応FIRイコライザまたは適応ターゲットが適応動作を行っている最中にサイクルスリップが発生した場合は、単に復号結果がバーストエラーを起こすだけに留まらず、学習中のタップ係数やターゲットレベルが異常な値を取ることによって、その影響が遥かに長期間にわたって伝播することがある。
【００５８】
このような異常動作を回避する手段としてPLLのサイクルスリップ検出を行うことができるようになっている。その方法の説明を図２４に示す。サイクルスリップは、図２３に示すように、何らかの要因により位相誤差が±Tを越えることにより入力信号とクロックの位相が１周期以上ずれる。図２３では、位相の還元表示を行っているので位相誤差がTを越えると次の瞬間-Tになる。また、実際の２時刻方式位相比較器では、位相誤差が大きい領域では、位相誤差検出の直線性が保たれていないので実際には図２３にあるように位相誤差の大きさがTより少し小さい値でこの現象が起こる。いずれにせよ、位相誤差を監視することによりサイクルスリップを検出することが出来る。即ち、十分に大きな閾値φを指定し、この閾値を超えて位相誤差が大きくなり、かつ、一定時間内に反対の符号でかつ大きさがφ以上をとった場合にサイクルスリップが発生したと判断する。以上は、２時刻方式位相比較器を前提に説明したが、その他の形式の位相比較器の場合にも同様の議論が成立する。
【００５９】
サイクルスリップが発生した後に実行されるシーケンスを図２４に示す。適応動作要素である適応FIRイコライザ及び適応ヴィタビ復号器は、適応動作を直ちに中止し、FIRイコライザのタップ係数並びにターゲットレベルを初期値に戻す（リセット）。以下は、基本的にwide capture後のPLLの引き込み動作と同じである。
【実施例１２】
【００６０】
（光ディスク装置）
図２５は本発明の光ディスク装置の構成を示す実施例である。光ディスク媒体100はモータ160により回転される。再生時にはCPU140によって指令された光強度になるようにレーザパワー／パルス制御器120が光ヘッド110内の半導体レーザ112に流す電流を制御してレーザ光114を発生させる。レーザ光114は対物レンズ111によって集光され光スポット101を光ディスク媒体100上に形成する。この光スポット101からの反射光115は対物レンズ111を介して，光検出器113で検出される。光検出器は複数に分割された光検出素子から構成されている。再生信号処理回路130は，光ヘッド110で検出された信号を用いて，光ディスク媒体100上に記録された情報を再生する。記録時には，レーザパワー／パルス制御器120は，所定の記録データを所定の記録パルス電流に変換して，パルス光が半導体レーザ112から出射されるように制御する。図１に示した本発明の再生信号の復号回路は再生信号処理回路130に内蔵される。こうした構成によって，PRML方式を用いた光ディスク装置を実現することができる。
【実施例１３】
【００６１】
続いて、図１に示した実施例を、一部変更した例について説明する。スライサーは、アシンメトリのある信号が入力された場合などに生じるオフセットを軽減する役割を果たし、例えば図３に示すような構成で実現できる。リミッター２１３は、設定された閾値よりも大きな振幅の信号が入力されても最大出力振幅を閾値に制限するものである。また、光ディスクシステムでは、マークとスペースの出現頻度が同一になるように考慮されているので、スライサー出力にオフセットが無い場合は、リミッター出力をIIR（infinite impulse response）フィルタに通すと、フィルタ出力は０である。スライサー出力にオフセットがある場合には、IIRフィルタ214の出力は積分効果により有限な値をとるので、その出力を図３にあるように入力信号から減ずるようにして帰還を掛けることによりスライサー出力からオフセットを取り除く。以上が、スライサーの動作説明である。
【００６２】
スライサーによるオフセット除去は、当然のことながら完全ということはなく、残留オフセットが存在する。CDやDVDでは、分解能が５０％以上確保できるので、残留オフセットは無視できる。しかし、BDの場合、２T信号の分解能は、標準的な状態でも25％程度で、１０％を切る事態も起こりうる。従って、相対的に残留オフセットの影響が大きくなり、無視できなくなることがある。この残留オフセットは、当然、ヴィタビ復号器のターゲットレベルの追従及び観測結果にも反映される。PRクラスがPR(1,2,2,1)の場合であれば、ビットパターン(0011)と(1100)のターゲットレベルの平均値（“０”レベル）が残留オフセットに相当する。従って、この値を用いて残留オフセットを補正することが可能である。
【００６３】
図４は、上記の“０”レベルを用いて残留オフセットを補正する方法を示したものである。即ち、“０”レベルの値に係数器２１５で適当なゲインを掛けてスライサー出力に負帰還を掛けることにより実現している。
【００６４】
上記の例では、ビットパターン(0011)と(1100)のターゲットレベルの平均値がアイパターンの中心であると考えた。この他にも、２T信号のピークとボトムに対応したレベルの平均値を用いるのも有効である。
【００６５】
図４の例では、フィードバック制御方式で残留オフセットを抑圧している。しかし、再生システム全体の動作を考えるとこの他にもPLL、適応イコライザ、適応ヴィタビ復号器などの複数個のフィードバックループが存在するので相互の干渉が起こる可能性がある。この様な現象を回避する方法としては、ターゲットレベルのフィードバック系の時定数を他の系よりも十分に大きくしておく事の他にファームウェアで残留オフセットの大きさを監視し、補正が必要であると判断された場合にスライサー出力に補正を加えるという準静的な方式も有効である。この場合、加える補正値は、ターゲットレベルから算出した値をFIRイコライザの直流ゲインで除した値を用いるべきである。
【００６６】
【特許文献２】特開平１１−２９６９８７
【産業上の利用可能性】
【００６７】
本発明は，主に光ディスク装置に用いられる。
【図面の簡単な説明】
【００６８】
【図１】再生システムの構成を示す図。
【図２】PRML再生システムの構成を示す図。
【図３】スライサーの構成を説明する図。
【図４】残留オフセットを補正する機構の説明図。
【図５】PLLのプルインシーケンスを示す図。
【図６】PLLのロック維持シーケンスを示す図。
【図７】適応等化で局所汚れに対応するシーケンスを示す図。
【図８】レベル分布を示す図。
【図９】アシンメトリに対応するシーケンスを示す図。
【図１０】アシンメトリ対応と適応等化を行うシーケンスを示す図。
【図１１】リンク対応シーケンスを示す図。
【図１２】ターゲットレベル計測方式を示す図。
【図１３】欠陥対応シーケンスを示す図。
【図１４】２Tエッジ排除方式を説明する図。
【図１５】２Tエッジ排除位相比較器の構成を示す図。
【図１６】基本位相比較器の構成を示す図。
【図１７】振幅判定器の構成を示す図。
【図１８】隣接符号判定器の構成を示す図。
【図１９】出力制御器の構成を示す図。
【図２０】３時刻方式位相比較の説明図
【図２１】２Tエッジ排除を使用する際のプルインシーケンスを説明する図。
【図２２】２Tエッジ排除を使用する際のロック維持シーケンスを説明する図。
【図２３】サイクルスリップを説明する図。
【図２４】サイクルスリップ検出後のシーケンスを説明する図。
【図２５】本発明の光ディスク装置の構成を示す実施例を説明する図。
【符号の説明】
【００６９】
１：遅延器、２：振幅判定器、３：符号判別器、４：３入力加算器、５：乗算器、６：減算器、１０：アナログ等化器、２０：デジタル信号処理部、 ２１：ADコンバータ、２２：スライサー、２３：FIRイコライザ、２４：適応等化制御器、２５：ショートFIRイコライザ、２６：イコライザ選択器、３１：位相比較器A、３２：位相比較器B、３５：帰還経路選択器、３６：ロックモニター、３８：ワイドキャプチャー機構、３９：加算器、４０：ヴィタビ復号器、７１：パターン検出器、７２：パターンセレクター、７３：ターゲット追従器、７４：ターゲットレベルテーブル、１０１：チャネルシーケンサー、１０２：モジュール、１０３：MPUインターフェース、１０４：MPU、２０１：分配器、２０２：基本位相比較器、２０３：振幅判定器、２０４：隣接符号判定器、２０５：出力制御器、２０６：排他的論理和演算器、２０７：出力選択器、２０８：符号反転器、２０９：絶対値化器、２１０：大小比較器、２１１：論理積演算器、２１２：論理否定演算器、２１３：リミッター、２１４：IIRフィルタ、２１５：係数器。
【特許請求の範囲】
【請求項１】
情報記録媒体に記録された情報を再生する情報再生装置であって，
前記情報記録媒体に記録されたデータパターンを再生して再生信号を得る手段と、
前記再生信号を、PLL回路で生成したクロック毎にデジタル信号化するADコンバータと、
前記デジタル信号化されたデジタル信号を、第１の等化条件で等化処理し、その出力をビタビ復号器に入力する第１の等化器と、
前記デジタル信号化されたデジタル信号を、第２の等化条件で等化処理する第２の等化器と、
前記第１の等化器からの出力と前記第２の等化器からの出力を選択し、何れかの出力を前記PLL回路の位相比較器へと選択出力するセレクターとを有することを特徴とする情報再生装置。
【請求項２】
前記ＰＬＬ回路は、第１．第２の位相検出器を有し、
前記第１の位相検出器は、前記第１又は第２の等化器で等化処理される前の信号から、位相誤差情報を検出するものであり、
前記第２の位相検出器は、前記セレクターで選択された信号から位相誤差情報を検出するものであり，
前記PLL回路は，前記第１，第２の位相検出器の何れかを選択する検出器セレクターを有することを特徴とする請求項１記載の情報再生装置。
【請求項３】
前記ＰＬＬ回路は更に、位相誤差の大きさを観測する観測手段を有し、
前記観測手段により観測した前記位相誤差の大きさに応じて、前記検出器セレクターにより前記位相検出器を選択することを特徴とする請求項２記載の情報再生装置。
【請求項４】
前記第１の等化器は、適応等化型の等化器であることを特徴とする請求項１記載の情報再生装置。
【請求項５】
前記情報再生装置は、エラー訂正を行ったコードワードの数が予め設定した数を超えた場合に前記第１の等化器の適応動作を有効にし、
前記第１の等化器のタップ係数の時間変化の整定を確認後、タップ係数をホールドし、適応動作を停止するようにされていることを特徴とする請求項４記載の情報再生装置。
【請求項６】
前記第２の等化器は、リミットイコライザであることを特徴とする請求項1記載の情報再生装置。
【請求項７】
前記ビタビ復号器は、適応型のビタビ復号器であることを特徴とする請求項１記載の情報再生装置。
【請求項８】
前記情報再生装置は、アシンメトリを観測する手段を有し、
アシンメトリが予め設定された値よりも大きくなった場合にターゲットレベルの適応動作を有効にし、
ターゲットレベルの変動の整定を確認後ターゲットレベル値をホールドし、
ターゲットレベルの適応動作を中止するようにされていることを特徴とする請求項７記載の情報再生装置。
【請求項９】
前記ＰＬＬ回路は、位相を検出する位相検出器を有し、
前記情報記録媒体は、ＲＬＬ符号化規則に基づいて情報が記録され、
前記ＲＬＬ符号化規則を満たす最短マークまたはスペースのエッジを、前記位相の検出の対象から外す回路を有することを特徴とする請求項１記載の情報再生装置。
【請求項１０】
前記エッジを、前記検出の対象から外すかどうかの切替えを行う回路を有することを特徴とする請求項１記載の情報再生装置。
【請求項１１】
前記情報再生装置は、更に前記ＰＬＬのサイクルスリップを検出する手段とを有することを特徴とする請求項１記載の情報再生装置。
【請求項１２】
前記ADコンバータと前記第１又は第２の等化器との間に、オフセットを軽減させるためのスライサーを有し、
前記ビタビ復号器のターゲットレベルの平均値に所定のゲインを掛けて、前記スライサーの出力に帰還させる帰還回路とを有することを特徴とする請求項１記載の情報再生装置。
【請求項１３】
前記ＰＬＬ回路は、第１、第２の位相検出器を有し、
前記第１の位相検出器は、前記第１，第２の等化器を経由せずに、再生信号から位相誤差情報を検出するものであり、
前記第２の位相検出器は、前記第１又は第２の等化器を経由した再生信号から位相誤差情報を検出するものであって，
前記第１の位相検出器を用いて、PLLの引き込み動作を行い、PLLがロックした後に、前記第２の位相検出器に切り替えて動作するようにされていることを特徴とする請求項１記載の情報再生装置。
【請求項１４】
再生信号の位相に信号処理系のクロックを同期させるためのＰＬＬ回路と、
前記再生信号を、前記PLL回路で生成したクロック毎にデジタル信号化するアナログ／デジタル変換回路と、
入力された信号を２値化処理するビタビ復号器と、
前記デジタル信号化されたデジタル信号を、第１の条件で等化処理し、その出力を前記ビタビ復号器に入力する第１の等化器と、
前記デジタル信号化されたデジタル信号を、第２の等化条件で等化処理する第２の等化器と、
前記第１の等化器からの出力と前記第２の等化器からの出力を選択し、何れかの出力を前記PLL回路の位相比較器へと選択出力するセレクターとを有することを特徴とする信号処理回路。
【請求項１５】
前記第１の等化器は適応等化型の等化器であり、前記第２の等化器はリミットイコライザであることを特徴とする請求項１４記載の信号処理回路。
【請求項１】
情報記録媒体に記録された情報を再生する情報再生装置であって，
前記情報記録媒体に記録されたデータパターンを再生して再生信号を得る手段と、
前記再生信号を、PLL回路で生成したクロック毎にデジタル信号化するADコンバータと、
前記デジタル信号化されたデジタル信号を、第１の等化条件で等化処理し、その出力をビタビ復号器に入力する第１の等化器と、
前記デジタル信号化されたデジタル信号を、第２の等化条件で等化処理する第２の等化器と、
前記第１の等化器からの出力と前記第２の等化器からの出力を選択し、何れかの出力を前記PLL回路の位相比較器へと選択出力するセレクターとを有することを特徴とする情報再生装置。
【請求項２】
前記ＰＬＬ回路は、第１．第２の位相検出器を有し、
前記第１の位相検出器は、前記第１又は第２の等化器で等化処理される前の信号から、位相誤差情報を検出するものであり、
前記第２の位相検出器は、前記セレクターで選択された信号から位相誤差情報を検出するものであり，
前記PLL回路は，前記第１，第２の位相検出器の何れかを選択する検出器セレクターを有することを特徴とする請求項１記載の情報再生装置。
【請求項３】
前記ＰＬＬ回路は更に、位相誤差の大きさを観測する観測手段を有し、
前記観測手段により観測した前記位相誤差の大きさに応じて、前記検出器セレクターにより前記位相検出器を選択することを特徴とする請求項２記載の情報再生装置。
【請求項４】
前記第１の等化器は、適応等化型の等化器であることを特徴とする請求項１記載の情報再生装置。
【請求項５】
前記情報再生装置は、エラー訂正を行ったコードワードの数が予め設定した数を超えた場合に前記第１の等化器の適応動作を有効にし、
前記第１の等化器のタップ係数の時間変化の整定を確認後、タップ係数をホールドし、適応動作を停止するようにされていることを特徴とする請求項４記載の情報再生装置。
【請求項６】
前記第２の等化器は、リミットイコライザであることを特徴とする請求項1記載の情報再生装置。
【請求項７】
前記ビタビ復号器は、適応型のビタビ復号器であることを特徴とする請求項１記載の情報再生装置。
【請求項８】
前記情報再生装置は、アシンメトリを観測する手段を有し、
アシンメトリが予め設定された値よりも大きくなった場合にターゲットレベルの適応動作を有効にし、
ターゲットレベルの変動の整定を確認後ターゲットレベル値をホールドし、
ターゲットレベルの適応動作を中止するようにされていることを特徴とする請求項７記載の情報再生装置。
【請求項９】
前記ＰＬＬ回路は、位相を検出する位相検出器を有し、
前記情報記録媒体は、ＲＬＬ符号化規則に基づいて情報が記録され、
前記ＲＬＬ符号化規則を満たす最短マークまたはスペースのエッジを、前記位相の検出の対象から外す回路を有することを特徴とする請求項１記載の情報再生装置。
【請求項１０】
前記エッジを、前記検出の対象から外すかどうかの切替えを行う回路を有することを特徴とする請求項１記載の情報再生装置。
【請求項１１】
前記情報再生装置は、更に前記ＰＬＬのサイクルスリップを検出する手段とを有することを特徴とする請求項１記載の情報再生装置。
【請求項１２】
前記ADコンバータと前記第１又は第２の等化器との間に、オフセットを軽減させるためのスライサーを有し、
前記ビタビ復号器のターゲットレベルの平均値に所定のゲインを掛けて、前記スライサーの出力に帰還させる帰還回路とを有することを特徴とする請求項１記載の情報再生装置。
【請求項１３】
前記ＰＬＬ回路は、第１、第２の位相検出器を有し、
前記第１の位相検出器は、前記第１，第２の等化器を経由せずに、再生信号から位相誤差情報を検出するものであり、
前記第２の位相検出器は、前記第１又は第２の等化器を経由した再生信号から位相誤差情報を検出するものであって，
前記第１の位相検出器を用いて、PLLの引き込み動作を行い、PLLがロックした後に、前記第２の位相検出器に切り替えて動作するようにされていることを特徴とする請求項１記載の情報再生装置。
【請求項１４】
再生信号の位相に信号処理系のクロックを同期させるためのＰＬＬ回路と、
前記再生信号を、前記PLL回路で生成したクロック毎にデジタル信号化するアナログ／デジタル変換回路と、
入力された信号を２値化処理するビタビ復号器と、
前記デジタル信号化されたデジタル信号を、第１の条件で等化処理し、その出力を前記ビタビ復号器に入力する第１の等化器と、
前記デジタル信号化されたデジタル信号を、第２の等化条件で等化処理する第２の等化器と、
前記第１の等化器からの出力と前記第２の等化器からの出力を選択し、何れかの出力を前記PLL回路の位相比較器へと選択出力するセレクターとを有することを特徴とする信号処理回路。
【請求項１５】
前記第１の等化器は適応等化型の等化器であり、前記第２の等化器はリミットイコライザであることを特徴とする請求項１４記載の信号処理回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【公開番号】特開２００６−３４４２９４（Ｐ２００６−３４４２９４Ａ）
【公開日】平成１８年１２月２１日（２００６．１２．２１）
【国際特許分類】
【出願番号】特願２００５−１６８９７９（Ｐ２００５−１６８９７９）
【出願日】平成１７年６月９日（２００５．６．９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成１８年１２月２１日（２００６．１２．２１）
【国際特許分類】
【出願日】平成１７年６月９日（２００５．６．９）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]