放電灯点灯装置
【課題】本発明は、少なくとも容量性分を含んだ放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することを目的とする。
【解決手段】少なくとも容量性成分を含んだ放電灯２００を点灯させる放電灯点灯装置１００において、プッシュプル回路２０のオンデューティ比を５％から２５％に固定したことを特徴とする放電灯点灯装置１００。
【解決手段】少なくとも容量性成分を含んだ放電灯２００を点灯させる放電灯点灯装置１００において、プッシュプル回路２０のオンデューティ比を５％から２５％に固定したことを特徴とする放電灯点灯装置１００。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性を有する放電灯を点灯させる放電灯点灯装置に関する。
【背景技術】
【０００２】
従来、複写機、ファクシミリ、スキャナー等の読み取り用、又はパーソナルコンピュータ、ナビゲーションシステム等の液晶表示装置のバックライト用、の光源に、ランプ管内に水銀が封入された冷陰極放電灯が使用されてきた。しかし近年、水銀の代わりにキセノンのような希ガスを封入した容量性を有する放電灯が開発され、またそれを点灯させるための放電灯点灯装置も開発されている。
【０００３】
従来のこれら放電灯点灯装置は、高周波を発生するインバータ回路を含んで構成されている。このインバータ回路を構成するプッシュプル回路のオンデューティ比は、通常約３５％から４７％の範囲内に設定されている。また、負荷である放電灯が短絡した場合に備え、点灯装置の回路を保護するための出力短絡保護回路を有するものもある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら前述の出力短絡保護回路を有する放電灯点灯装置は、負荷が短絡した場合に、短絡した瞬間から出力短絡保護回路が動作するまでの間にタイムラグを生じる。その結果、前述のプッシュプル回路のオンデューティ比では、そのタイムラグの間に、プッシュプル回路を構成する電界効果トランジスタ（以下、FETと略す）に定格電流以上の電流が流れて、FETが破壊されるといった問題を有する。
【０００５】
そこで、本発明は前述の問題点に鑑みて、容量性を有した放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の放電灯点灯装置は、容量性を有する放電灯を点灯させる放電灯点灯装置であって、スイッチング素子を有し、オンオフ信号に基づいて前記スイッチング素子をオンオフさせ、そのオンオフした電流信号を前記放電灯に供給するプッシュプル回路と、前記放電灯が短絡した場合に前記スイッチング素子に流れる電流が、前記トランジスタの定格電流以下になるようなデューティ比の前記オンオフ信号を前記プッシュプル回路へ出力する制御部と、を具備する。
【発明の効果】
【０００７】
本発明によれば、容量性を有した放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下に図面を参照して本発明の実施の形態について詳細に説明する。
本実施の形態は、複写機、ファクシミリ等の原稿照射用に用いられる、容量性を有した外面電極型の希ガス蛍光放電灯（以下、放電灯と略す）の点灯回路の例である。
【０００９】
図１は、本実施の形態における放電灯点灯装置の回路図である。点灯回路１００は、例えば、複写機等の光源として用いられる希ガスを用いた放電灯へ印加する電圧を制御するものである。
【００１０】
点灯回路１００の入力端子部１１には、直流電源からの直流電圧、例えば２４Vの電圧が与えられる端子T１と、接地（以下、GNDと略す）用の端子T２と、回路のオンオフを示す制御信号が入力される端子T３と、GND用の端子T４とが設けられている。また、点灯回路１００の出力は、放電灯２００に供給されている。
【００１１】
また、点灯回路１００は、チョッパ回路を含んで構成される定電圧回路１０と、制御部２０と、プッシュプル回路３０とを含んで構成されている。
【００１２】
定電圧回路１０の入力側には、端子T１、端子T２、端子T３、及び端子T４が接続される。端子T１は、定電圧回路１０に直流電源からの直流電圧を与える。端子T２及びT４は、定電圧回路１０に接地端子からのGND電位を与える。端子T３は、定電圧回路１０に制御信号を与える。
【００１３】
制御部２０は、放電灯の点灯周波数等を制御し、プッシュプル回路３０へ制御パルス信号を出力する。制御部２０からの制御パルス信号としての出力OUT１及び出力OUT２は、夫々抵抗Ｒ１及び抵抗Ｒ３を介してトランジスタFET１及びトランジスタFET２のゲートに入力される。（以下同様に修正）トランジスタFET１及びトランジスタFET２のドレインは、昇圧トランスの１次側コイルの両端に夫々接続される。また、FET１及びFET２のソースは、夫々基準電位に接続される。さらに、出力（以下、同じ）OUT１及びOUT２は、抵抗Ｒ２及び抵抗Ｒ４を介してFET１及びFET２のゲートとに供給される。これらFET１と、FET２と、抵抗R１と、抵抗R２と、抵抗R３と、抵抗R４とによりプッシュプル回路３０は構成されている。
【００１４】
制御部２０は、OUT１及びOUT２により、FET１、及びFET２のゲートに夫々矩形波の制御パルス信号を交互に供給する。具体的には、プッシュプル回路３０は、昇圧トランスの１次側コイルの両端に、制御部２０の制御下、互いに逆極性の駆動パルス信号を印加することにより、昇圧トランスにて昇圧された電圧が所低の電圧に達して、外面電極ランプ２００が点灯する。本実施の形態においては、プッシュプル回路３０のオンデューティ比が５％から２５％の範囲となるように制御されている。
【００１５】
以上のように構成された実施の形態の動作について図２及び図３を用いて以下に説明する。
【００１６】
図２（a）、（b）、及び（c）は、プッシュプル回路３０のオンデューティ比が３５％から４７％の場合のタイミングチャートである。図２（d）、（e）、及び（f）は、プッシュプル回路３０のオンデューティ比が５％から２５％の場合のタイミングチャートである。
【００１７】
制御部２０に制御されて、FET1,FET2は交互にオンとなる。これにより、昇圧トランスの２次側にランプ電圧が発生し、放電灯は点灯する。図２はこの場合のランプ電圧およびランプ電流を示している。
【００１８】
図２（a）に示すように、オンデューティ比が３５％から４７％の場合は、OUT１及びOUT２のオン時間TONが長い。これに対し、図２（d）に示すように、オンデューティ比が５％から２５％の場合は、OUT１及びOUT２のオン時間TONが短い。また、図２（b）と図２（e）のランプ電圧を比較すると、図２（e）に示すように、オンデューティ比が５％から２５％の場合のランプ電圧のほうが立下りが早くなっている。しかし、図２（c）と図２（f）のランプ電流を比較すると、放電灯が容量性成分を含んでいることから、オンデューティ比が３５％から４７％の場合も、５％から２５％の場合も、どちらの場合においても、ランプ電流にはほとんど変化がないことがわかる。即ち、本実施の形態においては、オンデューティを５〜２５％に設定しているが、放電灯は問題なく点灯する。
【００１９】
ここで、放電灯が短絡する異常が発生するものとする。この場合には、昇圧トランスの１次側には、昇圧トランスのインダクタンス比およびFET1，FET2のオン抵抗に応じた大電流が流れようとする。しかしながら、本実施の形態においては、FET1，FET2のオン期間は比較的短く、昇圧トランスの１次側に流れる電流は比較的小さい。
【００２０】
図３に、放電灯が短絡したときの昇圧トランスの１次側の電圧と電流の変化を示す。図３（g）にオンデューティ比が３５％から４７％の場合のFETにかかる電圧の変化を示す。図３（h）にオンデューティ比が５％から２５％の場合のFETにかかる電圧の変化を示す。図３（i）点線は、オンデューティ比が３５％から４７％の場合の昇圧トランスの１次側の電流の変化を示す。また、図３（c）実線は、オンデューティ比が５％から２５％の場合の昇圧トランスの１次側の電流の変化を示す。
【００２１】
図３（i）に示すように、従来の短絡保護回路を含んで構成した放電灯点灯装置においてのプッシュプル回路３０のオンデューティ比が３５％から４７％の場合は、負荷短絡時と短絡保護回路が動作するまでのタイムラグにより、FET１及びFET２の定格電流を超えて電流が流れ続けてしまい、FET１及びFET２が破壊される虞れがあった。
【００２２】
しかし本実施の形態におけるオンデューティ比が５％から２５％の場合は、電流がFET1，FET2の定格電流を超えてしまう前にFET1，FET2がオフとなって電流経路が遮断されるので、電流の増加は比較的小さくFET１及びFET２が破壊され虞れが無い。その結果、放電灯点灯装置に短絡保護回路が不要となり、放電灯点灯装置の回路構成が簡略化でき、さらに回路作成コストも抑えることが可能である。
【００２３】
以上説明したように、本発明によれば、容量性を有した放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することができる。
【００２４】
なお、本発明の実施の形態におけるデューティ比は、５％から２５％に限定せず、プッシュプル回路３０を構成するFET１及びFET２の定格電流を超えないような範囲において自由に設定してもよい。
【００２５】
なお、本発明は前述した実施の形態に限定されるものではなく、本発明の要旨を変更しない程度に改変が可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態に係る、放電灯点灯回路の回路図。
【図２】本発明の実施の形態に係る、放電灯点灯回路におけるタイミングチャート。
【図３】本発明の実施の形態に係る、放電灯が短絡したときの昇圧トランスの１次側の電圧と電流の変化の説明図。
【符号の説明】
【００２７】
１０ 定電圧回路
１１ 入力端子
２０ 制御部
３０ プッシュプル回路
１００ 放電灯点灯装置
２００ 放電灯
【技術分野】
【０００１】
本発明は、容量性を有する放電灯を点灯させる放電灯点灯装置に関する。
【背景技術】
【０００２】
従来、複写機、ファクシミリ、スキャナー等の読み取り用、又はパーソナルコンピュータ、ナビゲーションシステム等の液晶表示装置のバックライト用、の光源に、ランプ管内に水銀が封入された冷陰極放電灯が使用されてきた。しかし近年、水銀の代わりにキセノンのような希ガスを封入した容量性を有する放電灯が開発され、またそれを点灯させるための放電灯点灯装置も開発されている。
【０００３】
従来のこれら放電灯点灯装置は、高周波を発生するインバータ回路を含んで構成されている。このインバータ回路を構成するプッシュプル回路のオンデューティ比は、通常約３５％から４７％の範囲内に設定されている。また、負荷である放電灯が短絡した場合に備え、点灯装置の回路を保護するための出力短絡保護回路を有するものもある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら前述の出力短絡保護回路を有する放電灯点灯装置は、負荷が短絡した場合に、短絡した瞬間から出力短絡保護回路が動作するまでの間にタイムラグを生じる。その結果、前述のプッシュプル回路のオンデューティ比では、そのタイムラグの間に、プッシュプル回路を構成する電界効果トランジスタ（以下、FETと略す）に定格電流以上の電流が流れて、FETが破壊されるといった問題を有する。
【０００５】
そこで、本発明は前述の問題点に鑑みて、容量性を有した放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の放電灯点灯装置は、容量性を有する放電灯を点灯させる放電灯点灯装置であって、スイッチング素子を有し、オンオフ信号に基づいて前記スイッチング素子をオンオフさせ、そのオンオフした電流信号を前記放電灯に供給するプッシュプル回路と、前記放電灯が短絡した場合に前記スイッチング素子に流れる電流が、前記トランジスタの定格電流以下になるようなデューティ比の前記オンオフ信号を前記プッシュプル回路へ出力する制御部と、を具備する。
【発明の効果】
【０００７】
本発明によれば、容量性を有した放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することができる。
【発明を実施するための最良の形態】
【０００８】
以下に図面を参照して本発明の実施の形態について詳細に説明する。
本実施の形態は、複写機、ファクシミリ等の原稿照射用に用いられる、容量性を有した外面電極型の希ガス蛍光放電灯（以下、放電灯と略す）の点灯回路の例である。
【０００９】
図１は、本実施の形態における放電灯点灯装置の回路図である。点灯回路１００は、例えば、複写機等の光源として用いられる希ガスを用いた放電灯へ印加する電圧を制御するものである。
【００１０】
点灯回路１００の入力端子部１１には、直流電源からの直流電圧、例えば２４Vの電圧が与えられる端子T１と、接地（以下、GNDと略す）用の端子T２と、回路のオンオフを示す制御信号が入力される端子T３と、GND用の端子T４とが設けられている。また、点灯回路１００の出力は、放電灯２００に供給されている。
【００１１】
また、点灯回路１００は、チョッパ回路を含んで構成される定電圧回路１０と、制御部２０と、プッシュプル回路３０とを含んで構成されている。
【００１２】
定電圧回路１０の入力側には、端子T１、端子T２、端子T３、及び端子T４が接続される。端子T１は、定電圧回路１０に直流電源からの直流電圧を与える。端子T２及びT４は、定電圧回路１０に接地端子からのGND電位を与える。端子T３は、定電圧回路１０に制御信号を与える。
【００１３】
制御部２０は、放電灯の点灯周波数等を制御し、プッシュプル回路３０へ制御パルス信号を出力する。制御部２０からの制御パルス信号としての出力OUT１及び出力OUT２は、夫々抵抗Ｒ１及び抵抗Ｒ３を介してトランジスタFET１及びトランジスタFET２のゲートに入力される。（以下同様に修正）トランジスタFET１及びトランジスタFET２のドレインは、昇圧トランスの１次側コイルの両端に夫々接続される。また、FET１及びFET２のソースは、夫々基準電位に接続される。さらに、出力（以下、同じ）OUT１及びOUT２は、抵抗Ｒ２及び抵抗Ｒ４を介してFET１及びFET２のゲートとに供給される。これらFET１と、FET２と、抵抗R１と、抵抗R２と、抵抗R３と、抵抗R４とによりプッシュプル回路３０は構成されている。
【００１４】
制御部２０は、OUT１及びOUT２により、FET１、及びFET２のゲートに夫々矩形波の制御パルス信号を交互に供給する。具体的には、プッシュプル回路３０は、昇圧トランスの１次側コイルの両端に、制御部２０の制御下、互いに逆極性の駆動パルス信号を印加することにより、昇圧トランスにて昇圧された電圧が所低の電圧に達して、外面電極ランプ２００が点灯する。本実施の形態においては、プッシュプル回路３０のオンデューティ比が５％から２５％の範囲となるように制御されている。
【００１５】
以上のように構成された実施の形態の動作について図２及び図３を用いて以下に説明する。
【００１６】
図２（a）、（b）、及び（c）は、プッシュプル回路３０のオンデューティ比が３５％から４７％の場合のタイミングチャートである。図２（d）、（e）、及び（f）は、プッシュプル回路３０のオンデューティ比が５％から２５％の場合のタイミングチャートである。
【００１７】
制御部２０に制御されて、FET1,FET2は交互にオンとなる。これにより、昇圧トランスの２次側にランプ電圧が発生し、放電灯は点灯する。図２はこの場合のランプ電圧およびランプ電流を示している。
【００１８】
図２（a）に示すように、オンデューティ比が３５％から４７％の場合は、OUT１及びOUT２のオン時間TONが長い。これに対し、図２（d）に示すように、オンデューティ比が５％から２５％の場合は、OUT１及びOUT２のオン時間TONが短い。また、図２（b）と図２（e）のランプ電圧を比較すると、図２（e）に示すように、オンデューティ比が５％から２５％の場合のランプ電圧のほうが立下りが早くなっている。しかし、図２（c）と図２（f）のランプ電流を比較すると、放電灯が容量性成分を含んでいることから、オンデューティ比が３５％から４７％の場合も、５％から２５％の場合も、どちらの場合においても、ランプ電流にはほとんど変化がないことがわかる。即ち、本実施の形態においては、オンデューティを５〜２５％に設定しているが、放電灯は問題なく点灯する。
【００１９】
ここで、放電灯が短絡する異常が発生するものとする。この場合には、昇圧トランスの１次側には、昇圧トランスのインダクタンス比およびFET1，FET2のオン抵抗に応じた大電流が流れようとする。しかしながら、本実施の形態においては、FET1，FET2のオン期間は比較的短く、昇圧トランスの１次側に流れる電流は比較的小さい。
【００２０】
図３に、放電灯が短絡したときの昇圧トランスの１次側の電圧と電流の変化を示す。図３（g）にオンデューティ比が３５％から４７％の場合のFETにかかる電圧の変化を示す。図３（h）にオンデューティ比が５％から２５％の場合のFETにかかる電圧の変化を示す。図３（i）点線は、オンデューティ比が３５％から４７％の場合の昇圧トランスの１次側の電流の変化を示す。また、図３（c）実線は、オンデューティ比が５％から２５％の場合の昇圧トランスの１次側の電流の変化を示す。
【００２１】
図３（i）に示すように、従来の短絡保護回路を含んで構成した放電灯点灯装置においてのプッシュプル回路３０のオンデューティ比が３５％から４７％の場合は、負荷短絡時と短絡保護回路が動作するまでのタイムラグにより、FET１及びFET２の定格電流を超えて電流が流れ続けてしまい、FET１及びFET２が破壊される虞れがあった。
【００２２】
しかし本実施の形態におけるオンデューティ比が５％から２５％の場合は、電流がFET1，FET2の定格電流を超えてしまう前にFET1，FET2がオフとなって電流経路が遮断されるので、電流の増加は比較的小さくFET１及びFET２が破壊され虞れが無い。その結果、放電灯点灯装置に短絡保護回路が不要となり、放電灯点灯装置の回路構成が簡略化でき、さらに回路作成コストも抑えることが可能である。
【００２３】
以上説明したように、本発明によれば、容量性を有した放電灯の点灯装置において、短絡保護回路を必要とせず、なおかつ負荷短絡時の部品破壊を防ぐことができる放電灯点灯装置を提供することができる。
【００２４】
なお、本発明の実施の形態におけるデューティ比は、５％から２５％に限定せず、プッシュプル回路３０を構成するFET１及びFET２の定格電流を超えないような範囲において自由に設定してもよい。
【００２５】
なお、本発明は前述した実施の形態に限定されるものではなく、本発明の要旨を変更しない程度に改変が可能である。
【図面の簡単な説明】
【００２６】
【図１】本発明の実施の形態に係る、放電灯点灯回路の回路図。
【図２】本発明の実施の形態に係る、放電灯点灯回路におけるタイミングチャート。
【図３】本発明の実施の形態に係る、放電灯が短絡したときの昇圧トランスの１次側の電圧と電流の変化の説明図。
【符号の説明】
【００２７】
１０ 定電圧回路
１１ 入力端子
２０ 制御部
３０ プッシュプル回路
１００ 放電灯点灯装置
２００ 放電灯
【特許請求の範囲】
【請求項１】
容量性を有する放電灯を点灯させる放電灯点灯装置であって、
昇圧トランスの１次側に接続されたスイッチング素子を有し、オンオフ信号に基づいて前記スイッチング素子をオンオフさせて、前記昇圧トランスの２次側に接続された前記放電灯を駆動する駆動信号を発生させるプッシュプル回路と、
前記昇圧トランスの２次側が短絡した場合に前記スイッチング素子に流れる電流が、前記スイッチング素子の定格電流以下になるようなデューティ比の前記オンオフ信号を前記プッシュプル回路へ出力する制御部と、
を具備することを特徴とする放電灯点灯装置。
【請求項２】
前記オンオフ信号のオンデューティ比は５％以上２５％以下の範囲であることを特徴とする請求項１記載の放電灯点灯装置。
【請求項１】
容量性を有する放電灯を点灯させる放電灯点灯装置であって、
昇圧トランスの１次側に接続されたスイッチング素子を有し、オンオフ信号に基づいて前記スイッチング素子をオンオフさせて、前記昇圧トランスの２次側に接続された前記放電灯を駆動する駆動信号を発生させるプッシュプル回路と、
前記昇圧トランスの２次側が短絡した場合に前記スイッチング素子に流れる電流が、前記スイッチング素子の定格電流以下になるようなデューティ比の前記オンオフ信号を前記プッシュプル回路へ出力する制御部と、
を具備することを特徴とする放電灯点灯装置。
【請求項２】
前記オンオフ信号のオンデューティ比は５％以上２５％以下の範囲であることを特徴とする請求項１記載の放電灯点灯装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２００７−４２３４１（Ｐ２００７−４２３４１Ａ）
【公開日】平成１９年２月１５日（２００７．２．１５）
【国際特許分類】
【出願番号】特願２００５−２２３１９６（Ｐ２００５−２２３１９６）
【出願日】平成１７年８月１日（２００５．８．１）
【出願人】（０００１１１６７２）ハリソン東芝ライティング株式会社 (995)
【Ｆターム（参考）】
【公開日】平成１９年２月１５日（２００７．２．１５）
【国際特許分類】
【出願日】平成１７年８月１日（２００５．８．１）
【出願人】（０００１１１６７２）ハリソン東芝ライティング株式会社 (995)
【Ｆターム（参考）】
[ Back to top ]