有機エレクトロルミネッセント素子およびその製造方法
【課題】フラットパネル表示装置であって、同極性のトランジスタのみを使用した駆動回路構成において、消費電力を低減し、かつ動作を安定化させる。
【解決手段】シフトレジスタの各段に、待機状態と非待機状態とを切り替えるスイッチと待機状態判別手段とを設けることにより、消費電力を低減化した。また、デューティ・サイクルが非対称なクロック信号を用いてシフトレジスタが動作し、よりデータ転送が確実。
【解決手段】シフトレジスタの各段に、待機状態と非待機状態とを切り替えるスイッチと待機状態判別手段とを設けることにより、消費電力を低減化した。また、デューティ・サイクルが非対称なクロック信号を用いてシフトレジスタが動作し、よりデータ転送が確実。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶表示装置およびＯＬＥＤ表示装置に関する。
【背景技術】
【０００２】
図１１に従来の薄膜トランジスタを用いた液晶表示装置の一例を示す。１０１は液晶表示装置の画素を駆動する薄膜トランジスタでpチャネルのトランジスタである。１０２は画素の蓄積容量、１０３は液晶で容量性の負荷である。１０４は画素トランジスタ１０１のソース端子に接続するソース線で、１０５は画素トランジスタ１０１のゲートに接続するゲート線で、１０６は蓄積容量１０２と、液晶の対向電極につながる共通電極を示している。１０７はゲート線を駆動するゲート線駆動回路である。１０８はソース線１０４を駆動するソース線駆動回路である。なお、本発明でいう画素とは、液晶表示装置に表示される画像の最小構成単位であり、光の明暗を制御する光スイッチのことである。
【０００３】
ゲート駆動回路１０７はゲート線１０５を順に走査し、同一のゲート線につながる画素トランジスタ１０１をオンさせる電圧をゲート線に印加し、ソース駆動回路１０８が表示したい画像データに応じた電圧をソース線１０４に印加することによって、画素トランジスタ１０１を介して蓄積容量１０２と液晶１０３を所望の電圧に充電する。次に、ゲート線１０５に同一のゲート線上の画素トランジスタ１０１をオフさせる電圧を印加し、画素トランジスタがオフした後は、蓄積容量１０２、液晶１０３に印加された電圧は次の走査まで保持される。順番に走査を行い、ゲート線１０５を順次オンさせていくことによって画面全体の表示を行う。
【０００４】
ゲート線駆動回路１０７は、ほぼゲート線の本数分の段数のシフトレジスタにより、走査データを順にシフトさせる。図１２はＶＧＡ（画素数６４０×４８０）表示の場合の走査データのタイミングを示したものである。図１２のＧ１〜Ｇ４８０は初段から４８０段（最終段）までのシフトレジスタの出力を示している。１１１は垂直走査期間（１フィールド期間）である。１１２は水平走査期間であり、ゲート線にＬレベルが印加され、同一のゲート線上の画素トランジスタがオン状態となる期間に対応している。
【０００５】
なお、実際にはブランキング期間が存在するが、本願発明では直接関係しないので図からは省略した。
【０００６】
図１３にシフトレジスタを構成する１段あたりの構成例を示す。１２１はインバータであり、入力データを反転して出力する機能を有するものである。図１３（ａ）の例は、ふたつのインバータ１２１ｂ、１２１ｃによる帰還１２８と、ひとつのインバータ１２１ａとから構成されるＤフリップフロップである。１２６、１２７はスイッチであり、トランジスタにより構成されたトランスファゲートなどが用いられ、それぞれ図１３のＳＷ１、ＳＷ２に対応している。図１３（ａ）のＤフリップフロップは、図１３（ｂ）に示される論理機能を有しており、スイッチ１２６がオンかつスイッチ１２７がオフの場合には、入力されたデータをそのままの論理で出力する。また、スイッチ１２６がオフかつスイッチ１２７がオンの場合には、保持されている前回入力されたデータを出力する。なおスイッチ１２７は、帰還を構成しているインバータ１２１ｃを高抵抗にすることにより、省略することも可能である。
【０００７】
図１３（ｃ）は、インバータ１２１を同一極性のトランジスタのみで構成した例である。１２３はｐＭＯＳトランジスタ、１２４は抵抗である。ｐＭＯＳトランジスタ１２３のソース線は電源１２２に、ドレイン電極は抵抗１２４に接続されており、抵抗１２４の他方の接点はグランド電位１２９に接続されている。入力をｐＭＯＳトランジスタ１２３のゲート線とし、出力をドレイン電極とすることにより、インバータ機能を構成することができる。
【０００８】
図１４は図１３で示したＤフリップフロップによる４段のシフトレジスタ構成の例である。１３９〜１４２はそれぞれ１段目〜４段目のＤフリップフロップであり、１３１〜１３４はスイッチング動作を行うためのｐＭＯＳトランジスタであり、それぞれ１段目〜４段目のＤフリップフロップ１３９〜１４２の動作を制御するものである。１３５〜１３８は、１３1〜１３４のトランジスタのオン・オフを制御する信号である。以下、図１４を参照してシフトレジスタの動作を説明する。
【０００９】
シフトレジスタの第１段目は制御信号１３５により制御される。制御信号１３５をＬレベルにすることによりスイッチングトランジスタ１３１はオン状態となり、入力端子１４３の信号が1段目の出力１４４に現れる。また、制御信号１３５をＨレベルにすることにより、トランジスタスイッチ１３１はオフ状態となり、入力端子１４３の信号の変化に依らずＤフリップフロップの効果により出力１４４の信号レベルは前状態のまま保持される。各段のＤフリップフロップおよびスイッチングトランジスタについても機能は同様である。各段の制御信号１３５〜１３８について、順次ＬレベルとＨレベルを交互に切り替えることにより、入力端子１４３の信号レベルを端子１４４、１４５、１４６、１４７の順にシフト動作させることができる。
【００１０】
図１５は、シフトレジスタの制御信号をデューティ・サイクル５０％の位相の１８０°ずれた２本のクロック（ＣＬＫ１とＣＬＫ２）とした場合におけるデータのシフト動作を示したタイミングチャートである。ＣＬＫ１を制御端子１３５、ＣＬＫ２を制御端子１３６に入力し、Ｄに示される信号を入力端子１４３に入力した場合、ＣＬＫ１、ＣＬＫ２に同期して端子１４４には信号Ｑ１が、端子１４５には信号Ｑ２が現れる。
【００１１】
同様に、ほぼゲート線の本数分の段数を設けたシフトレジスタを構成することにより、走査データを順にシフトさせるゲート線駆動回路を構成することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
液晶表示装置、ＯＬＥＤ表示装置などのフラットパネルディスプレイでは、低電力、狭額縁、高品位な表示性能が大きな商品価値となっており、また、製造においては低コスト化が大きな課題である。
【００１３】
図１３（ｃ）の構成においては、インバータがＨ出力となる場合にはｐＭＯＳトランジスタ１２３がオン状態であるために、電源１２２からグランド１２９に向けて１２５に示される貫通電流が発生し、消費電流の増加が問題となっていた。
【００１４】
また、シフトレジスタを図１５の例に示したデューティ・サイクル５０％の２相クロックで制御する場合には、１４８に示されるように同時に反転するふたつのクロック信号が必要とされるが、伝搬されるクロック信号のスキューなどにより、どちらか一方のクロック信号が他方のクロック信号に対して前後する場合が発生した場合には、スイッチングトランジスタのオン、オフ状態が不安定なために、ラッチデータの不安定な状態が生じやすく、走査データのシフト機能の誤動作が懸念された。
【００１５】
また、安定してシフトレジスタを動作させる方法として、位相を９０°ずらした４本のクロック信号を用いる方法がある。図１６は、シフトレジスタの制御信号を４本クロック（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４）とした場合におけるデータのシフト動作を示したタイミングチャートである。ＣＬＫ１を制御端子１３５、ＣＬＫ２を制御端子１３６、ＣＬＫ３を制御端子１３７、ＣＬＫ４を制御端子１３８に入力し、Ｄに示される信号を入力端子１４３に入力した場合、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４に同期して端子１４４には信号Ｑ１が、端子１４５には信号Ｑ２が、端子１４６には信号Ｑ３が、端子１４７には信号Ｑ４が現れ、データを安定してシフトさせる動作が可能である。しかしながらこの構成においては、制御信号配線数の増加に伴い配線密度が増大し、回路構成が複雑化するために、液晶表示パネルの狭額縁化と回路基板の狭面積化が困難であり、高コスト化をまねくという問題があった。
【００１６】
本発明では、かかる事情に鑑み、駆動回路の消費電力を低減し、また、画素トランジスタと同一極性をもつトランジスタのみで構成する場合においても、高信頼性動作が実現でき、高画像品位かつ安価な液晶表示装置、及びＯＬＥＤ表示装置を提供することを目的とする。
【００１７】
なお、上記のＯＬＥＤは、オーガニック・ライティング・エミッション・ダイオードの略記である。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明は、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ソース線駆動回路または前記ゲート線駆動回路が同極性のみを有するトランジスタで構成された複数の縦続された段からなるシフトレジスタから構成されており、前記シフトレジスタの各段がデューテイ・サイクル５０％ではなく位相のずれたクロック信号に接続されたことを特徴とする。
【００１９】
この構成によれば、クロック信号のスキューに起因するラッチデータの不安定状態を排除でき、同一極性のみを有するトランジスタで構成されたシフトレジスタを２相のクロック信号のみを用いて高い信頼性で動作させることができるという作用を有する。
【００２０】
また、本発明は、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ゲート線駆動回路が、複数の縦続されたｍ段(ｍ＞３)からなるシフトレジスタを有しており、走査信号に対応したゲート線を選択する走査信号パルスと、任意複数本のゲート線を一括して選択する複数ゲート線選択パルスが同一フィールド内で位相をずらして走査されるものであり、各々選択されたゲート線には薄膜トランジスタを導通状態にするオン電圧が印加され、前記走査信号に対応したゲート線の画素電極に対しては１走査線に相当する画像信号が書き込まれ、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極は同時に一定電位に充電されることを特徴とする。
【００２１】
また、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極が同時に充電される一定電位は黒信号レベルであり、画像が書き込まれるフィールド毎に黒信号の書き込みが挿入されることを特徴とする。
【００２２】
この構成によれば、液晶表示装置の動画視認性の向上を実現できるという作用を有する。
【００２３】
また、本発明は、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路とを有するアクティブマトリクス型液晶表示装置であって、その駆動方法が、前記画素電極に画像信号電圧を印加するために薄膜トランジスタを導通状態にするオン電圧がゲート線に印加されている期間において前記画像信号電圧が印加される前記画素電極との間に補助容量を形成した隣接する前記蓄積容量線に対して所定の補償電圧を印加するものであり、前記所定の補償電圧は第１、第２および第３の補償電圧からなり、同一走査信号配線に対して１フィールド毎に前記第１および第２の補償電圧を交互に印加し、かつ前記画素電極に前記画像信号電圧が充電された後、各蓄積容量線の電位は前記第３の補償電圧となる事を特徴とする。
【００２４】
この構成によれば、前記第３の補償電圧を、前記第１および第２の補償電圧の中間電位に設定でき、前記第１および第２の補償電圧信号が蓄積容量線に印加されるのは選択されたゲート線に対応する蓄積容量線のみでよく、補償電圧信号のシフトレジスタの消費電力低減を実現できるという作用を有する。また、画素電位を補償電圧で制御でき、画像信号電圧の振幅を小さくすることが可能であり、低消費電力のソース線駆動回路を実現することができるという作用を有する。また、画像信号電圧の電位中心と対向電位を同電位にすることによって液晶に印加される直流成分を除去し、フリッカや焼き付き現象の発生を抑えた高品位の液晶表示装置を実現することができるという作用を有する。また、液晶材料の誘電率異方性に起因する容量結合電圧の動的挙動により、表示画像が変化した場合、その変化を増幅する方向へ自動的にオーバードライブ電圧が印加され、液晶の高速応答駆動を実現できるという作用を有する。
【００２５】
また、本発明は、請求項５に記載の液晶表示装置であって、前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路を構成するシフトレジスタ部と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路を構成するシフトレジスタ部を共通とした事を特徴とする。
【００２６】
この構成によれば、低消費電力かつ高速応答の液晶駆動回路を狭面積で実現できるという作用を有する。
【００２７】
また、本発明は、薄膜トランジスタを用いた液晶表示装置において、請求項１から請求項６のいずれかに記載の液晶表示装置の駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成することを特徴とする。
【００２８】
この構成によれば、部品点数を削減し安価な液晶表示装置を実現できるという作用を有する。
【００２９】
また、本発明は、薄膜トランジスタを用いた液晶表示装置において、請求項１から請求項６のいずれかに記載の液晶表示装置の駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成するものであって、前記駆動回路が表示画面両側に設けられており、駆動信号が画面両側から印加されることを特徴とする。
【００３０】
この構成によれば、ゲート配線抵抗あるいは蓄積容量線抵抗が高い場合においても十分な駆動電圧を印加することができ、高品位画像の液晶表示装置が実現できるという作用を有する。
【００３１】
また、本発明は、薄膜トランジスタを用いた液晶表示装置において、駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成するものであって、前記駆動回路が複数の機能を有するものであり、前記複数の機能の切り替えは周辺回路は同一でありアレイマスク版の結線変更によって行われることを、または、選択する機能に関与する配線のみにコンタクト部分の絶縁破壊を生じさせることの出きる高電圧または結線を溶断することのできる大電流を印加するための予備配線を有することを特徴とする。
【００３２】
この構成によれば、複数の機能を切り替えて使用する場合においても、切り替え信号などの信号配線および前記切り替え信号の制御回路は不要であり、また機能切り替え後のモードによらず周辺部品を共有化することができ、安価かつ多機能な液晶表示装置を実現できるという作用を有する。
【００３３】
また、本発明は上記の液晶表示装置をＯＬＥＤ表示装置にかえて構成することを特徴とする。液晶層や、液晶セルにかえてＯＬＥＤ層で構成できる。
【発明の効果】
【００３４】
以上説明したことからあきらかなように、駆動回路のシフトレジスタ部の消費電力を低減し、また、画素トランジスタと同一極性をもつトランジスタのみで構成する場合においても、動作の信頼性が高く、高画像品位であり、安価な液晶表示装置を提供できるという有効な効果を奏し、産業的価値が大である。
【図面の簡単な説明】
【００３５】
【図１】（ａ）本発明のインバータ回路構成図（ｂ）本発明のインバータ回路構成の論理を説明する図
【図２】本発明のシフトレジスタ構成例図
【図３】本発明のデューティ・サイクルが非対称な２相クロックによるシフトレジスタ動作を示したタイミングチャート
【図４】（ａ）本発明の待機状態判別手段を具備したシフトレジスタの構成例図（ｂ）（ａ）の動作を説明するタイミングチャート
【図５】本発明の実施の形態２の液晶表示装置構成図
【図６】本発明の実施の形態２の液晶表示装置における１画素分の等価回路図
【図７】本発明の実施の形態２の液晶表示装置における駆動方法の説明図
【図８】（ａ）本発明の実施の形態３の液晶表示装置のゲート駆動回路構成図（ｂ）本発明の実施の形態３における出力信号選択回路部図
【図９】本発明の実施の形態３における出力信号切り替え信号とゲート選択パルス信号のタイミングチャート
【図１０】（ａ）本発明の実施の形態５における順方向走査機能が選択されたシフトレジスタ構成図（ｂ）本発明の実施の形態５における逆方向走査機能が選択されたシフトレジスタ構成図
【図１１】従来の薄膜トランジスタを用いた液晶表示装置構成図
【図１２】ＶＧＡ（画素数６４０×４８０）表示の場合の走査データのタイミングの従来例図
【図１３】（ａ）従来のシフトレジスタを構成する１段あたりのＤフリップフロップ構成例図（ｂ）（ａ）に示したＤフリップフロップの論理を説明する図（ｃ）（ａ）に示したＤフリップフロップのインバータをｐＭＯＳトランジスタで構成した従来例図
【図１４】Ｄフリップフロップによる４段のシフトレジスタ構成の例図
【図１５】従来例におけるデューティ・サイクル５０％の２相クロックによるシフトレジスタ動作を示したタイミングチャート
【図１６】従来例におけるデューティ・サイクル５０％の４相クロックによるシフトレジスタ動作を示したタイミングチャート
【発明を実施するための形態】
【００３６】
以下、本発明の各実施の形態を説明する。図示していないが、本発明の液晶表示装置には、液晶層、及び液晶セルを有する構成である。
【００３７】
（実施の形態１）
まず、本発明の実施の形態１について、図面を参照して説明する。なお、従来例と同一部分は同一の符号を付けて説明を省略する。
【００３８】
本発明（実施の形態１）においても、液晶表示装置の構成は従来例と同じで図１１のようになっている。本発明（実施の形態１）では、インバータを図１（ａ）に示される構成とした。１１は駆動トランジスタ、１２は負荷トランジスタであり、それぞれｐチャネルトランジスタである。駆動トランジスタ１１のソース線は電源１２２に、ドレイン電極は負荷トランジスタ１２のソース線に接続されており、負荷トランジスタ１２のドレイン電極はグランド電位１２９に接続されている。入力１４（ＩＮ）を駆動トランジスタ１１のゲート線とし、出力１３（ＯＵＴ）をドレイン電極とする。負荷トランジスタ１２のゲート線は待機状態切り替え信号１５（ＳＢ）が入力される。待機状態切り替え信号１５がＬレベルであるときは、負荷トランジスタ１２はゲートオン抵抗をその抵抗値とする負荷として作用し、出力１３においては入力１４の反転信号を得ることができ、インバータとしてふるまう。
【００３９】
また、待機状態切り替え信号１５がＨレベルであるときは、負荷トランジスタ１２はオフし高抵抗となる。この場合も、入力１４がＬレベルの場合においては出力１３にＨレベルが現れ、インバータ動作となる。入力１４がＨレベルの場合においては、駆動トランジスタ１１もオフし高抵抗となるため、出力１３には駆動トランジスタ１１のオフ抵抗値と負荷トランジスタ１２のオフ抵抗値とで分圧されたレベルが現れる。上記のように図１（ａ）の構成は図２（ｂ）に示される論理機能を有する。
【００４０】
このようにして、待機状態においては貫通電流１２５をカットし消費電力を抑えることができ、低消費電力インバータ回路を構成することができた。
【００４１】
図２に、Ｄフリップフロップにインバータ回路を用いて構成したシフトレジスタを示した。２１はインバータであり、上記に説明した低消費電力インバータ回路を用いた。２２は入力端子である。２３は１段目のシフトレジスタの出力、２４は２段目のシフトレジスタの出力である。２５、２８はスイッチング動作を行うためのｐチャネルトランジスタであり、それぞれ１段目、２段目のＤフリップフロップの動作を制御するものである。２６、２７は、それぞれトランジスタ２５、２８のオン・オフを制御する信号である。
【００４２】
図３は、図２のシフトレジスタの制御信号２６、２７を、オン電圧になる期間が重ならないように設定した、デューティ・サイクルが非対称な２相クロック（ＣＬＫ１とＣＬＫ２）とした場合におけるデータのシフト動作を示したタイミングチャートである。ＣＬＫ１を制御端子２６、ＣＬＫ２を制御端子２７に入力し、Ｄに示される信号を入力端子２２に入力した場合、端子２３には信号Ｑ１が、端子２４には信号Ｑ２が現れる。
【００４３】
ＣＬＫ１、ＣＬＫ２に同期してスイッチングトランジスタ２５（ＳＷ１）、スイッチングトランジスタ２８（ＳＷ２）はＯＮ、ＯＦＦするが、同時にＯＮ状態となることはない。したがって、この構成に依れば、前段の値が確実に保持されてから次段のシフトレジスタにデータが伝送されるために、信頼性の高いデータシフト動作が可能である。
【００４４】
同様な構成を用いて、ゲート線の本数分に対応する段数を設けたシフトレジスタを構成することにより、走査データを順にシフトさせる信頼性の高いゲート線駆動回路を構成することができた。
【００４５】
図４（ａ）は前記低消費電力インバータ回路２１を用いたＤフリップフロップによる、待機状態判別手段を具備したシフトレジスタの構成を示したものである。図４（ｂ）はそのタイミングチャートを示したものである。
【００４６】
４１は、前記低消費電力インバータ回路２１により構成されるＤフリップフロップであり、ＳＢ端子は図１（ａ）で説明した待機状態切り替え信号１５が入力される。４２は待機状態判別手段であり、ｎ−２段目の出力（Ｑｎ−２）と、（ｎ−１）段目の出力（Ｑｎ−１）と、（ｎ）段目の出力（Ｑｎ）を入力したＡＮＤ回路であり、その出力は（ｎ）段目のＳＢ端子に入力される。
【００４７】
４３は奇数段目のＤフリップフロップに入力されるクロック信号、４４は偶数段目のＤフリップフロップに入力されるクロック信号である。４５は、シフトレジスタのスタートパルス入力端子である。
【００４８】
この構成では、シフトされるデータのレベルはＬレベルであることから、ＡＮＤ論理演算機能を有する待機状態判別手段４２の出力は、３段分のデータ幅を持つ。
【００４９】
本発明（実施の形態１）における待機状態判別手段の効果を５段目のＤフリップフロップに着目して説明する。
【００５０】
５段目のＤフリップフロップに対応する待機状態判別手段４２の出力は、図４（ｂ）のＳＢ５に示される波形となる。この場合、斜線部４６の区間は待機状態切り替え信号がＨレベルであるため、５段目のＤフリップフロップを構成するインバータの負荷トランジスタをオフに切り替え、貫通電流の発生が抑えられた低消費電力の待機状態となる。また、４７の区間においては待機状態切り替え信号がＬレベルであり、５段目のＤフリップフロップを構成するインバータの負荷トランジスタはオンに切り替わり、通常のインバータ動作として機能する非待機状態となる。
【００５１】
斜線部４６の区間は５段目のＤフリップフロップがデータのシフトに寄与しない区間に相当し、４７の区間は５段目のＤフリップフロップがデータのシフトに寄与する区間に相当する。
【００５２】
このように、シフトレジスタとしての機能に関与しないＤフリップフロップ内のインバータ回路を選択的にオフにすることにより、ゲート駆動回路の画面走査におけるシフトレジスタ動作の消費電力を低減することができた。
【００５３】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００５４】
（実施の形態２）
次に、本発明の実施の形態２を図面を参照して説明する。
【００５５】
図５、図６は、本発明（実施の形態２）の液晶表示装置の構成を示したものである。従来例図１１と同一部分には同一の符号を付けている。
【００５６】
図５の５１は蓄積容量線であり、液晶表示画素との間に補助容量１０２を形成している。５２はゲート線駆動回路と蓄積容量線駆動回路であり、本発明（実施の形態１）のシフトレジスタを用いて構成した。また、ゲート線駆動回路と蓄積容量線駆動回路については、ひとつのシフトレジスタを共用して構成した。
【００５７】
これによって、ゲート線駆動回路と蓄積容量線駆動回路のシフトレジスタは、データのシフトに寄与しない段のフリップフロップについて貫通電流の発生を抑えることができ、液晶表示装置の消費電力を低減することができた。
【００５８】
次に、本発明（実施の形態２）の液晶表示装置の駆動の様子を、以下に説明する。
【００５９】
図６は1画素の詳細を等価回路で示したものであり、画素トランジスタ１０のドレイン電極とゲート線１０５の間には、ゲート−ドレイン間容量６１（Ｃｇｄ）が存在している。
【００６０】
図７は本発明（実施の形態２）の駆動方法を示す駆動電圧波形図である。図７（ａ）は画像信号電圧Ｖｓおよび対向電圧Ｖｃの波形であり、図７（ｂ）〜（ｄ）はｎ段目のゲート線（Ｇｎ）に対して順次印加される走査信号電圧波形（ＶＧｎ）と、ｎ段目の蓄積容量線（Ｃｓｔｎ）に対して順次印加される補償電圧波形（Ｖｃｓｔｎ）を示したものである。
【００６１】
画像信号電圧Ｖｓは、１走査期間（１Ｈ）毎に対向電圧Ｖｃを基準に極性反転する電圧となっている。走査信号電圧ＶＧ１〜ＶＧ３において、Ｖｇｏｎ、Ｖｇｏｆｆは、それぞれ画素トランジスタ１０１をオン、オフさせる電圧である。また、補償信号電圧Ｖｃｓｔ１〜Ｖｃｓｔ３において、Ｖｅｐ、Ｖｅｍ、Ｖｅｃは、蓄積容量１０２（Ｃｓ）に与える補償電圧であり、順次走査される走査信号配線ごとにＶｅｐとＶｅｍが切り替えて印加される。
【００６２】
この補償電圧Ｖｅｐ、Ｖｅｍはゲート線にオン電圧が印加されるタイミングと同時に印加され、画素へ所望の電位の充電が完了する時間が経過した後には、同蓄積容量線に対してＶｅｐとＶｅｍの中間電位であるＶｅｃが印加される。また、補償電圧Ｖｅｐ、Ｖｅｍは1フィールド毎に画像信号電圧Ｖｓの極性と同期させてＶｅｐとＶｅｍとを入れ替える。
【００６３】
以上のように液晶パネルを駆動することにより、画素トランジスタ１０１がオフ状態となった時の各画素の液晶に印加される液晶画素電圧Ｖｌｃは、
Ｖｌｃ（＋）＝Ｖｓ−Ｖｃ＋[Ｃｓ・（Ｖｅｃ−Ｖｅｍ）−Ｃｇｄ・（Ｖｇｏｎ−Ｖｇｏｆｆ）]／（Ｃｓ＋ＣＬＣ＋Ｃｇｄ）
または、
Ｖｌｃ（−）＝Ｖｓ−Ｖｃ−[Ｃｓ・（Ｖｅｐ−Ｖｅｃ）＋Ｃｇｄ・（Ｖｇｏｎ−Ｖｇｏｆｆ）]／（Ｃｓ＋ＣＬＣ＋Ｃｇｄ）
で算出される。液晶画素電圧Ｖｌｃは、画像信号電圧Ｖｓの1フィールド毎の極性反転に対して正、負２種類の電圧となる。そのため、対向電圧Ｖｃに対して正側をＶｌｃ（＋）、負側をＶｌｃ（−）と定義した。
【００６４】
ここで、Ｖｌｃ（＋）とＶｌｃ（−）の実効値が等しくなるように、補償電圧ＶｅｐとＶｅｍを設定することで、液晶を交流駆動することができる。
【００６５】
このようにして、画素電位を補償電圧で制御でき、画像信号電圧の振幅を小さくすることが可能であり、ソース線駆動回路部において低消費電力化を実現することができた。
【００６６】
また、画像信号電圧Ｖｓの電位中心と対向電位Ｖｃを同電位にすることによって液晶に印加される直流成分を除去し、フリッカや焼き付き現象の発生を抑えた高品位の液晶表示装置を実現することができた。
【００６７】
また、補償電圧Ｖｅｐと補償電圧Ｖｅｍの中間電位に設定した第３の補償電圧Ｖｅｃを利用することにより、補償電圧としてＶｅｐとＶｅｍの２電位のみを用いた同様の原理の駆動方法に比べて、補償電圧信号が蓄積容量線に印加されるのは選択されたゲート線に対応する蓄積容量線のみでよく、補償電圧信号のシフトレジスタの消費電力低減を実現できた。
【００６８】
なお、補償電圧がＶｅｍからＶｅｃに変化するタイミングおよびＶｅｐからＶｅｃに変化するタイミングは図７に示したものに限定されず、当段ゲート線に印加される走査信号電圧がＶｇｏｆｆになり、画素電極に画像信号電圧Ｖｓが充電された後、数Ｈ期間の間で変化するタイミングであってもよい。
【００６９】
また、液晶材料の誘電率異方性のために、液晶画素容量は画素に書き込まれた電位により異なり、黒書き込み時の液晶画素容量は白書き込み時の液晶画素容量に比べて大きいものとなる。したがって、本発明の駆動法によれば、表示画像が変化した場合、このような液晶材料の誘電率異方性に起因する容量結合電圧の動的挙動により、その変化を増幅する方向へ自動的に画素電極にオーバードライブ電圧が印加されるため、液晶の高速応答駆動を実現できた。
【００７０】
また、５２のゲート線駆動回路と蓄積容量線駆動回路は画面両側にそれぞれ設けられており、ゲート線および蓄積容量線は画面両側から駆動される構成とした。
【００７１】
この構成により、ゲート配線抵抗が高い場合においても十分なオン電圧を印加することができ、表示品位の高い大画面液晶表示装置を実現できるようになった。
【００７２】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３を図面を参照して説明する。
【００７４】
図８（ａ）は、本発明(実施の形態３)の液晶表示装置のゲート駆動回路の構成を示したものである。８１はシフトレジスタであり、本発明(実施の形態１)、本発明（実施の形態２）に示した駆動回路を構成する低消費電力動作可能なシフトレジスタを用いた。また、８２は出力信号選択回路、８３は出力信号切り替え信号である。８４は出力信号選択回路の出力であり、各出力はゲート線に接続されている。
【００７５】
図８（ｂ）は、出力信号選択回路８２の回路構成例である。出力信号選択回路８２は、シフトレジスタ８１の各段毎に設けられており、シフトレジスタの(ｎ−1)段、(ｎ)段、(ｎ＋1)段の各出力信号からゲート駆動信号を発生させる機能を有する。
【００７６】
以下に、出力信号選択回路８２の動作を説明する。
【００７７】
出力信号切り替え信号８３が‘Ｈ’である場合には、シフトレジスタにおける(ｎ−1)段、(ｎ)段、(ｎ＋1)段の各出力信号データが‘０’、‘１’、‘０’（走査信号パルス）である場合においては、走査信号に対応したゲート線を選択し、薄膜トランジスタをオンする電圧を出力し、それ以外の場合においては、出力はオフ電圧となる。
【００７８】
また、出力信号切り替え信号８３が‘Ｌ’である場合には、シフトレジスタにおける(ｎ−1)段、(ｎ)段の各出力信号データが‘１’、‘１’（複数ゲート線選択パルス列）である場合においては、走査信号に対応したゲート線を選択し、薄膜トランジスタをオンする電圧を出力し、それ以外の場合においては、出力はオフ電圧となる。
【００７９】
このような構成においては、走査信号に対応したゲート線を選択する走査信号パルスと、任意複数本のゲート線を一括して選択する複数ゲート線選択パルス列は順次同時に走査することが可能である。
【００８０】
上記に説明した機能を有するゲートドライバを具備した液晶表示装置においては、走査信号に対応したゲート線の画素電極に対しては1走査線に相当する画像信号をソース線より書き込み、また、前記複数ゲート線選択パルス列に対応した任意複数本のゲート線の画素電極に対しては同時に黒画像信号電位に充電するという構成を持たせることが可能である。
【００８１】
上記構成を用いて、画像が書き込まれるフィールド毎に黒信号の書き込みを挿入可能である液晶表示装置を開発した。図９は本発明（実施の形態３）におけるゲート選択パルス信号のタイミングチャートである。図９において、８６は画像信号書き込み期間であり、８５は黒信号挿入期間である。また、８７は1フィールド期間である。
【００８２】
画像を表示した後に、一括して複数のゲート線を選択した期間に黒信号挿入期間をあてることにより、画像書き込みの時間を十分に確保しながら、フィールド毎に黒信号の書き込みを挿入可能とすることができた。
【００８３】
本実施の形態においては、４ライン分（Ｇｎ，Ｇｎ−１，Ｇｎ−２，Ｇｎ−３）について順次画像の書き込みがなされた後に、４ライン分（Ｇｎ−４，Ｇｎ−５，Ｇｎ−６，Ｇｎ−７）が一括選択され、一斉に黒信号による書き込みが行われる。
【００８４】
このようにして、液晶表示装置に動画像を表示する場合において、液晶画素の容量による電荷保持効果に起因して発生する残像ボケを、黒挿入によるストロボ効果によって解消し、動画視認性の向上した液晶表示装置を実現できた。
【００８５】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００８６】
（実施の形態４）
本発明（実施の形態４）では、本発明（実施の形態１〜３）の駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成した。
【００８７】
これによって、駆動回路を薄膜トランジスタ製造プロセスで、画素と駆動回路を一括して製造することができ、駆動回路を構成する部品を削減することができた。また、画素トランジスタと駆動回路に使用するトランジスタを同じｐチャネルのトランジスタで構成することができるため、薄膜トランジスタの種類を減らし、簡単な薄膜トランジスタ製造プロセスで液晶表示装置を製造することができるようになった。
【００８８】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００８９】
（実施の形態５）
次に、本発明の実施の形態５を図面を参照して説明する。
【００９０】
図１０は、本発明(実施の形態５)の液晶表示装置のゲート駆動回路の構成を示したものである。図１０におけるシフトレジスタは、本発明(実施の形態１)、本発明（実施の形態２）、本発明（実施の形態３）に示した駆動回路を構成する低消費電力動作可能なシフトレジスタを用いている。なお、ここではＤフリップフロップ４１に入力される待機状態切り替え信号および、待機状態判別手段についての記述は省略した。
【００９１】
また、本発明（実施の形態４）に示したように、これらの駆動回路は画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成した。
【００９２】
図１０（ａ）は、前記駆動回路がＱｎ、Ｑｎ＋１、Ｑｎ＋２の順に、データをシフトする場合（順方向走査）の構成であり、９５はその走査方向である。
【００９３】
また、図１０（ｂ）は、前記駆動回路がＱｎ、Ｑｎ−１、Ｑｎ−２の順に、データをシフトする場合（逆方向走査）の構成であり、９６はその走査方向である。
【００９４】
Ｄフリップフロップの動作を制御するクロック信号の結線９７と、各段のＤフリップフロップのデータ入力端子９１と各段の出力Ｑｎを接続する結線９４を図１０（ａ）または図１０（ｂ）のように切り替えることによって、同一のクロック信号、同一のＤフリップフロップを用いて、順方向走査の機能と逆方向走査の機能を切り替えることができる。
【００９５】
したがって、順方向スキャンの機能と逆方向スキャンの機能を切り替えて使用する場合においては、機能の切り替えは露光プロセスにおけるアレイマスク版の結線変更のみによって行うことができる。
【００９６】
このようにして、切り替え信号などの信号配線および前記切り替え信号の制御回路は不要であり、また機能切り替え後のモードによらず周辺部品および信号制御回路構成を共有化することができ、安価かつ多機能な液晶表示装置を実現できた。
【００９７】
なお、本発明では画素トランジスタと駆動回路で使用するトランジスタをｐチャネルトランジスタとして説明したが、ｎチャネルトランジスタであっても、本発明の実施の効果は同じである。
【００９８】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【産業上の利用可能性】
【００９９】
本発明では、駆動回路の消費電力を低減し、また、画素トランジスタと同一極性をもつトランジスタのみで構成する場合においても、高信頼性動作が実現でき、高画像品位かつ安価な液晶表示装置、及びＯＬＥＤ表示装置を提供できる。
【符号の説明】
【０１００】
１１ pチャンネル駆動トランジスタ
１２ pチャンネル負荷トランジスタ
１３ 低消費電力インバータ回路の出力
１４ 低消費電力インバータ回路の入力
１５ 低消費電力インバータ回路の待機状態切り替え信号
２１ 低消費電力インバータ回路
２２ 低消費電力インバータを用いたシフトレジスタの入力
２３ 低消費電力インバータを用いたシフトレジスタの1段目の出力
２４ 低消費電力インバータを用いたシフトレジスタの２段目の出力
２５ １段目のＤフリップフロップを制御するスイッチングトランジスタ
２６ トランジスタ２５を制御する信号
２７ トランジスタ２８を制御する信号
２８ ２段目のＤフリップフロップを制御するスイッチングトランジスタ
４１ 低消費電力インバータ回路２１により構成されるＤフリップフロップ
４２ 待機状態判別手段
４３ 奇数段目のＤフリップフロップに入力されるクロック信号
４４ 偶数段目のＤフリップフロップに入力されるクロック信号
４５ シフトレジスタのスタートパルス入力端子
４６ ５段目のＤフリップフロップの低消費電力待機状態区間
４７ ５段目のＤフリップフロップが通常動作する非待機状態区間
５１ 蓄積容量線
５２ シフトレジスタを共用して一体構成したゲート線駆動回路と蓄積容量線駆動回路
６１ ゲート−ドレイン間容量（Ｃｇｄ）
８１ 本発明（実施の形態３）におけるシフトレジスタ
８２ 出力信号選択回路
８３ 出力信号切り替え信号（ＳＥＴ）
８４ 出力信号選択回路８２の出力
８５ 本発明（実施の形態３）における黒信号挿入期間
８６ 本発明（実施の形態３）における画像信号書き込み期間
８７ １フィールド期間
９１ Ｄフリップフロップのデータ入力端子
９４ Ｄフリップフロップのデータ入力端子９１と各段の出力Ｑｎを接続する結線
９５ 本発明（実施の形態５）における順走査方向
９６ 本発明（実施の形態５）における逆走査方向
９７ 本発明（実施の形態５）におけるＤフリップフロップの動作を制御するクロック信号の結線
１０１ 液晶表示装置の画素を駆動する薄膜トランジスタ
１０２ 画素の蓄積容量
１０３ 液晶
１０４ ソース線
１０５ ゲート線
１０６ 共通電極
１０７ ゲート線駆動回路
１０８ ソース線駆動回路
１１１ 垂直走査期間
１１２ 水平走査期間
１２１ 従来例のインバータ
１２２ 電源
１２３ 従来例のｐチャネルトランジスタ
１２４ 抵抗
１２５ 貫通電流
１２６ 従来例のフリップフロップを構成するスイッチ（ＳＷ１）
１２７ 従来例のフリップフロップを構成するスイッチ（ＳＷ２）
１２８ Ｄフリップフロップ構成における出力帰還部
１２９ グランド電位
１３１ 従来例のシフトレジスタ1段目のスイッチングトランジスタ
１３２ 従来例のシフトレジスタ２段目のスイッチングトランジスタ
１３３ 従来例のシフトレジスタ２段目のスイッチングトランジスタ
１３４ 従来例のシフトレジスタ４段目のスイッチングトランジスタ
１３５ トランジスタ１３1のオン・オフを制御する信号
１３６ トランジスタ１３２のオン・オフを制御する信号
１３７ トランジスタ１３３のオン・オフを制御する信号
１３８ トランジスタ１３４のオン・オフを制御する信号
１３９ 従来例のシフトレジスタにおける１段目のＤフリップフロップ
１４０ 従来例のシフトレジスタにおける２段目のＤフリップフロップ
１４１ 従来例のシフトレジスタにおける３段目のＤフリップフロップ
１４２ 従来例のシフトレジスタにおける４段目のＤフリップフロップ
１４３ 従来例のシフトレジスタにおける入力端子
１４４ 従来例のシフトレジスタにおける1段目の出力端子
１４５ 従来例のシフトレジスタにおける２段目の出力端子
１４６ 従来例のシフトレジスタにおける３段目の出力端子
１４７ 従来例のシフトレジスタにおける４段目の出力端子
１４８ 同時に反転する２相のクロック信号波形
【技術分野】
【０００１】
本発明は液晶表示装置およびＯＬＥＤ表示装置に関する。
【背景技術】
【０００２】
図１１に従来の薄膜トランジスタを用いた液晶表示装置の一例を示す。１０１は液晶表示装置の画素を駆動する薄膜トランジスタでpチャネルのトランジスタである。１０２は画素の蓄積容量、１０３は液晶で容量性の負荷である。１０４は画素トランジスタ１０１のソース端子に接続するソース線で、１０５は画素トランジスタ１０１のゲートに接続するゲート線で、１０６は蓄積容量１０２と、液晶の対向電極につながる共通電極を示している。１０７はゲート線を駆動するゲート線駆動回路である。１０８はソース線１０４を駆動するソース線駆動回路である。なお、本発明でいう画素とは、液晶表示装置に表示される画像の最小構成単位であり、光の明暗を制御する光スイッチのことである。
【０００３】
ゲート駆動回路１０７はゲート線１０５を順に走査し、同一のゲート線につながる画素トランジスタ１０１をオンさせる電圧をゲート線に印加し、ソース駆動回路１０８が表示したい画像データに応じた電圧をソース線１０４に印加することによって、画素トランジスタ１０１を介して蓄積容量１０２と液晶１０３を所望の電圧に充電する。次に、ゲート線１０５に同一のゲート線上の画素トランジスタ１０１をオフさせる電圧を印加し、画素トランジスタがオフした後は、蓄積容量１０２、液晶１０３に印加された電圧は次の走査まで保持される。順番に走査を行い、ゲート線１０５を順次オンさせていくことによって画面全体の表示を行う。
【０００４】
ゲート線駆動回路１０７は、ほぼゲート線の本数分の段数のシフトレジスタにより、走査データを順にシフトさせる。図１２はＶＧＡ（画素数６４０×４８０）表示の場合の走査データのタイミングを示したものである。図１２のＧ１〜Ｇ４８０は初段から４８０段（最終段）までのシフトレジスタの出力を示している。１１１は垂直走査期間（１フィールド期間）である。１１２は水平走査期間であり、ゲート線にＬレベルが印加され、同一のゲート線上の画素トランジスタがオン状態となる期間に対応している。
【０００５】
なお、実際にはブランキング期間が存在するが、本願発明では直接関係しないので図からは省略した。
【０００６】
図１３にシフトレジスタを構成する１段あたりの構成例を示す。１２１はインバータであり、入力データを反転して出力する機能を有するものである。図１３（ａ）の例は、ふたつのインバータ１２１ｂ、１２１ｃによる帰還１２８と、ひとつのインバータ１２１ａとから構成されるＤフリップフロップである。１２６、１２７はスイッチであり、トランジスタにより構成されたトランスファゲートなどが用いられ、それぞれ図１３のＳＷ１、ＳＷ２に対応している。図１３（ａ）のＤフリップフロップは、図１３（ｂ）に示される論理機能を有しており、スイッチ１２６がオンかつスイッチ１２７がオフの場合には、入力されたデータをそのままの論理で出力する。また、スイッチ１２６がオフかつスイッチ１２７がオンの場合には、保持されている前回入力されたデータを出力する。なおスイッチ１２７は、帰還を構成しているインバータ１２１ｃを高抵抗にすることにより、省略することも可能である。
【０００７】
図１３（ｃ）は、インバータ１２１を同一極性のトランジスタのみで構成した例である。１２３はｐＭＯＳトランジスタ、１２４は抵抗である。ｐＭＯＳトランジスタ１２３のソース線は電源１２２に、ドレイン電極は抵抗１２４に接続されており、抵抗１２４の他方の接点はグランド電位１２９に接続されている。入力をｐＭＯＳトランジスタ１２３のゲート線とし、出力をドレイン電極とすることにより、インバータ機能を構成することができる。
【０００８】
図１４は図１３で示したＤフリップフロップによる４段のシフトレジスタ構成の例である。１３９〜１４２はそれぞれ１段目〜４段目のＤフリップフロップであり、１３１〜１３４はスイッチング動作を行うためのｐＭＯＳトランジスタであり、それぞれ１段目〜４段目のＤフリップフロップ１３９〜１４２の動作を制御するものである。１３５〜１３８は、１３1〜１３４のトランジスタのオン・オフを制御する信号である。以下、図１４を参照してシフトレジスタの動作を説明する。
【０００９】
シフトレジスタの第１段目は制御信号１３５により制御される。制御信号１３５をＬレベルにすることによりスイッチングトランジスタ１３１はオン状態となり、入力端子１４３の信号が1段目の出力１４４に現れる。また、制御信号１３５をＨレベルにすることにより、トランジスタスイッチ１３１はオフ状態となり、入力端子１４３の信号の変化に依らずＤフリップフロップの効果により出力１４４の信号レベルは前状態のまま保持される。各段のＤフリップフロップおよびスイッチングトランジスタについても機能は同様である。各段の制御信号１３５〜１３８について、順次ＬレベルとＨレベルを交互に切り替えることにより、入力端子１４３の信号レベルを端子１４４、１４５、１４６、１４７の順にシフト動作させることができる。
【００１０】
図１５は、シフトレジスタの制御信号をデューティ・サイクル５０％の位相の１８０°ずれた２本のクロック（ＣＬＫ１とＣＬＫ２）とした場合におけるデータのシフト動作を示したタイミングチャートである。ＣＬＫ１を制御端子１３５、ＣＬＫ２を制御端子１３６に入力し、Ｄに示される信号を入力端子１４３に入力した場合、ＣＬＫ１、ＣＬＫ２に同期して端子１４４には信号Ｑ１が、端子１４５には信号Ｑ２が現れる。
【００１１】
同様に、ほぼゲート線の本数分の段数を設けたシフトレジスタを構成することにより、走査データを順にシフトさせるゲート線駆動回路を構成することができる。
【発明の概要】
【発明が解決しようとする課題】
【００１２】
液晶表示装置、ＯＬＥＤ表示装置などのフラットパネルディスプレイでは、低電力、狭額縁、高品位な表示性能が大きな商品価値となっており、また、製造においては低コスト化が大きな課題である。
【００１３】
図１３（ｃ）の構成においては、インバータがＨ出力となる場合にはｐＭＯＳトランジスタ１２３がオン状態であるために、電源１２２からグランド１２９に向けて１２５に示される貫通電流が発生し、消費電流の増加が問題となっていた。
【００１４】
また、シフトレジスタを図１５の例に示したデューティ・サイクル５０％の２相クロックで制御する場合には、１４８に示されるように同時に反転するふたつのクロック信号が必要とされるが、伝搬されるクロック信号のスキューなどにより、どちらか一方のクロック信号が他方のクロック信号に対して前後する場合が発生した場合には、スイッチングトランジスタのオン、オフ状態が不安定なために、ラッチデータの不安定な状態が生じやすく、走査データのシフト機能の誤動作が懸念された。
【００１５】
また、安定してシフトレジスタを動作させる方法として、位相を９０°ずらした４本のクロック信号を用いる方法がある。図１６は、シフトレジスタの制御信号を４本クロック（ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４）とした場合におけるデータのシフト動作を示したタイミングチャートである。ＣＬＫ１を制御端子１３５、ＣＬＫ２を制御端子１３６、ＣＬＫ３を制御端子１３７、ＣＬＫ４を制御端子１３８に入力し、Ｄに示される信号を入力端子１４３に入力した場合、ＣＬＫ１、ＣＬＫ２、ＣＬＫ３、ＣＬＫ４に同期して端子１４４には信号Ｑ１が、端子１４５には信号Ｑ２が、端子１４６には信号Ｑ３が、端子１４７には信号Ｑ４が現れ、データを安定してシフトさせる動作が可能である。しかしながらこの構成においては、制御信号配線数の増加に伴い配線密度が増大し、回路構成が複雑化するために、液晶表示パネルの狭額縁化と回路基板の狭面積化が困難であり、高コスト化をまねくという問題があった。
【００１６】
本発明では、かかる事情に鑑み、駆動回路の消費電力を低減し、また、画素トランジスタと同一極性をもつトランジスタのみで構成する場合においても、高信頼性動作が実現でき、高画像品位かつ安価な液晶表示装置、及びＯＬＥＤ表示装置を提供することを目的とする。
【００１７】
なお、上記のＯＬＥＤは、オーガニック・ライティング・エミッション・ダイオードの略記である。
【課題を解決するための手段】
【００１８】
上記の目的を達成するために、本発明は、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ソース線駆動回路または前記ゲート線駆動回路が同極性のみを有するトランジスタで構成された複数の縦続された段からなるシフトレジスタから構成されており、前記シフトレジスタの各段がデューテイ・サイクル５０％ではなく位相のずれたクロック信号に接続されたことを特徴とする。
【００１９】
この構成によれば、クロック信号のスキューに起因するラッチデータの不安定状態を排除でき、同一極性のみを有するトランジスタで構成されたシフトレジスタを２相のクロック信号のみを用いて高い信頼性で動作させることができるという作用を有する。
【００２０】
また、本発明は、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ゲート線駆動回路が、複数の縦続されたｍ段(ｍ＞３)からなるシフトレジスタを有しており、走査信号に対応したゲート線を選択する走査信号パルスと、任意複数本のゲート線を一括して選択する複数ゲート線選択パルスが同一フィールド内で位相をずらして走査されるものであり、各々選択されたゲート線には薄膜トランジスタを導通状態にするオン電圧が印加され、前記走査信号に対応したゲート線の画素電極に対しては１走査線に相当する画像信号が書き込まれ、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極は同時に一定電位に充電されることを特徴とする。
【００２１】
また、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極が同時に充電される一定電位は黒信号レベルであり、画像が書き込まれるフィールド毎に黒信号の書き込みが挿入されることを特徴とする。
【００２２】
この構成によれば、液晶表示装置の動画視認性の向上を実現できるという作用を有する。
【００２３】
また、本発明は、液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路とを有するアクティブマトリクス型液晶表示装置であって、その駆動方法が、前記画素電極に画像信号電圧を印加するために薄膜トランジスタを導通状態にするオン電圧がゲート線に印加されている期間において前記画像信号電圧が印加される前記画素電極との間に補助容量を形成した隣接する前記蓄積容量線に対して所定の補償電圧を印加するものであり、前記所定の補償電圧は第１、第２および第３の補償電圧からなり、同一走査信号配線に対して１フィールド毎に前記第１および第２の補償電圧を交互に印加し、かつ前記画素電極に前記画像信号電圧が充電された後、各蓄積容量線の電位は前記第３の補償電圧となる事を特徴とする。
【００２４】
この構成によれば、前記第３の補償電圧を、前記第１および第２の補償電圧の中間電位に設定でき、前記第１および第２の補償電圧信号が蓄積容量線に印加されるのは選択されたゲート線に対応する蓄積容量線のみでよく、補償電圧信号のシフトレジスタの消費電力低減を実現できるという作用を有する。また、画素電位を補償電圧で制御でき、画像信号電圧の振幅を小さくすることが可能であり、低消費電力のソース線駆動回路を実現することができるという作用を有する。また、画像信号電圧の電位中心と対向電位を同電位にすることによって液晶に印加される直流成分を除去し、フリッカや焼き付き現象の発生を抑えた高品位の液晶表示装置を実現することができるという作用を有する。また、液晶材料の誘電率異方性に起因する容量結合電圧の動的挙動により、表示画像が変化した場合、その変化を増幅する方向へ自動的にオーバードライブ電圧が印加され、液晶の高速応答駆動を実現できるという作用を有する。
【００２５】
また、本発明は、請求項５に記載の液晶表示装置であって、前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路を構成するシフトレジスタ部と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路を構成するシフトレジスタ部を共通とした事を特徴とする。
【００２６】
この構成によれば、低消費電力かつ高速応答の液晶駆動回路を狭面積で実現できるという作用を有する。
【００２７】
また、本発明は、薄膜トランジスタを用いた液晶表示装置において、請求項１から請求項６のいずれかに記載の液晶表示装置の駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成することを特徴とする。
【００２８】
この構成によれば、部品点数を削減し安価な液晶表示装置を実現できるという作用を有する。
【００２９】
また、本発明は、薄膜トランジスタを用いた液晶表示装置において、請求項１から請求項６のいずれかに記載の液晶表示装置の駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成するものであって、前記駆動回路が表示画面両側に設けられており、駆動信号が画面両側から印加されることを特徴とする。
【００３０】
この構成によれば、ゲート配線抵抗あるいは蓄積容量線抵抗が高い場合においても十分な駆動電圧を印加することができ、高品位画像の液晶表示装置が実現できるという作用を有する。
【００３１】
また、本発明は、薄膜トランジスタを用いた液晶表示装置において、駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成するものであって、前記駆動回路が複数の機能を有するものであり、前記複数の機能の切り替えは周辺回路は同一でありアレイマスク版の結線変更によって行われることを、または、選択する機能に関与する配線のみにコンタクト部分の絶縁破壊を生じさせることの出きる高電圧または結線を溶断することのできる大電流を印加するための予備配線を有することを特徴とする。
【００３２】
この構成によれば、複数の機能を切り替えて使用する場合においても、切り替え信号などの信号配線および前記切り替え信号の制御回路は不要であり、また機能切り替え後のモードによらず周辺部品を共有化することができ、安価かつ多機能な液晶表示装置を実現できるという作用を有する。
【００３３】
また、本発明は上記の液晶表示装置をＯＬＥＤ表示装置にかえて構成することを特徴とする。液晶層や、液晶セルにかえてＯＬＥＤ層で構成できる。
【発明の効果】
【００３４】
以上説明したことからあきらかなように、駆動回路のシフトレジスタ部の消費電力を低減し、また、画素トランジスタと同一極性をもつトランジスタのみで構成する場合においても、動作の信頼性が高く、高画像品位であり、安価な液晶表示装置を提供できるという有効な効果を奏し、産業的価値が大である。
【図面の簡単な説明】
【００３５】
【図１】（ａ）本発明のインバータ回路構成図（ｂ）本発明のインバータ回路構成の論理を説明する図
【図２】本発明のシフトレジスタ構成例図
【図３】本発明のデューティ・サイクルが非対称な２相クロックによるシフトレジスタ動作を示したタイミングチャート
【図４】（ａ）本発明の待機状態判別手段を具備したシフトレジスタの構成例図（ｂ）（ａ）の動作を説明するタイミングチャート
【図５】本発明の実施の形態２の液晶表示装置構成図
【図６】本発明の実施の形態２の液晶表示装置における１画素分の等価回路図
【図７】本発明の実施の形態２の液晶表示装置における駆動方法の説明図
【図８】（ａ）本発明の実施の形態３の液晶表示装置のゲート駆動回路構成図（ｂ）本発明の実施の形態３における出力信号選択回路部図
【図９】本発明の実施の形態３における出力信号切り替え信号とゲート選択パルス信号のタイミングチャート
【図１０】（ａ）本発明の実施の形態５における順方向走査機能が選択されたシフトレジスタ構成図（ｂ）本発明の実施の形態５における逆方向走査機能が選択されたシフトレジスタ構成図
【図１１】従来の薄膜トランジスタを用いた液晶表示装置構成図
【図１２】ＶＧＡ（画素数６４０×４８０）表示の場合の走査データのタイミングの従来例図
【図１３】（ａ）従来のシフトレジスタを構成する１段あたりのＤフリップフロップ構成例図（ｂ）（ａ）に示したＤフリップフロップの論理を説明する図（ｃ）（ａ）に示したＤフリップフロップのインバータをｐＭＯＳトランジスタで構成した従来例図
【図１４】Ｄフリップフロップによる４段のシフトレジスタ構成の例図
【図１５】従来例におけるデューティ・サイクル５０％の２相クロックによるシフトレジスタ動作を示したタイミングチャート
【図１６】従来例におけるデューティ・サイクル５０％の４相クロックによるシフトレジスタ動作を示したタイミングチャート
【発明を実施するための形態】
【００３６】
以下、本発明の各実施の形態を説明する。図示していないが、本発明の液晶表示装置には、液晶層、及び液晶セルを有する構成である。
【００３７】
（実施の形態１）
まず、本発明の実施の形態１について、図面を参照して説明する。なお、従来例と同一部分は同一の符号を付けて説明を省略する。
【００３８】
本発明（実施の形態１）においても、液晶表示装置の構成は従来例と同じで図１１のようになっている。本発明（実施の形態１）では、インバータを図１（ａ）に示される構成とした。１１は駆動トランジスタ、１２は負荷トランジスタであり、それぞれｐチャネルトランジスタである。駆動トランジスタ１１のソース線は電源１２２に、ドレイン電極は負荷トランジスタ１２のソース線に接続されており、負荷トランジスタ１２のドレイン電極はグランド電位１２９に接続されている。入力１４（ＩＮ）を駆動トランジスタ１１のゲート線とし、出力１３（ＯＵＴ）をドレイン電極とする。負荷トランジスタ１２のゲート線は待機状態切り替え信号１５（ＳＢ）が入力される。待機状態切り替え信号１５がＬレベルであるときは、負荷トランジスタ１２はゲートオン抵抗をその抵抗値とする負荷として作用し、出力１３においては入力１４の反転信号を得ることができ、インバータとしてふるまう。
【００３９】
また、待機状態切り替え信号１５がＨレベルであるときは、負荷トランジスタ１２はオフし高抵抗となる。この場合も、入力１４がＬレベルの場合においては出力１３にＨレベルが現れ、インバータ動作となる。入力１４がＨレベルの場合においては、駆動トランジスタ１１もオフし高抵抗となるため、出力１３には駆動トランジスタ１１のオフ抵抗値と負荷トランジスタ１２のオフ抵抗値とで分圧されたレベルが現れる。上記のように図１（ａ）の構成は図２（ｂ）に示される論理機能を有する。
【００４０】
このようにして、待機状態においては貫通電流１２５をカットし消費電力を抑えることができ、低消費電力インバータ回路を構成することができた。
【００４１】
図２に、Ｄフリップフロップにインバータ回路を用いて構成したシフトレジスタを示した。２１はインバータであり、上記に説明した低消費電力インバータ回路を用いた。２２は入力端子である。２３は１段目のシフトレジスタの出力、２４は２段目のシフトレジスタの出力である。２５、２８はスイッチング動作を行うためのｐチャネルトランジスタであり、それぞれ１段目、２段目のＤフリップフロップの動作を制御するものである。２６、２７は、それぞれトランジスタ２５、２８のオン・オフを制御する信号である。
【００４２】
図３は、図２のシフトレジスタの制御信号２６、２７を、オン電圧になる期間が重ならないように設定した、デューティ・サイクルが非対称な２相クロック（ＣＬＫ１とＣＬＫ２）とした場合におけるデータのシフト動作を示したタイミングチャートである。ＣＬＫ１を制御端子２６、ＣＬＫ２を制御端子２７に入力し、Ｄに示される信号を入力端子２２に入力した場合、端子２３には信号Ｑ１が、端子２４には信号Ｑ２が現れる。
【００４３】
ＣＬＫ１、ＣＬＫ２に同期してスイッチングトランジスタ２５（ＳＷ１）、スイッチングトランジスタ２８（ＳＷ２）はＯＮ、ＯＦＦするが、同時にＯＮ状態となることはない。したがって、この構成に依れば、前段の値が確実に保持されてから次段のシフトレジスタにデータが伝送されるために、信頼性の高いデータシフト動作が可能である。
【００４４】
同様な構成を用いて、ゲート線の本数分に対応する段数を設けたシフトレジスタを構成することにより、走査データを順にシフトさせる信頼性の高いゲート線駆動回路を構成することができた。
【００４５】
図４（ａ）は前記低消費電力インバータ回路２１を用いたＤフリップフロップによる、待機状態判別手段を具備したシフトレジスタの構成を示したものである。図４（ｂ）はそのタイミングチャートを示したものである。
【００４６】
４１は、前記低消費電力インバータ回路２１により構成されるＤフリップフロップであり、ＳＢ端子は図１（ａ）で説明した待機状態切り替え信号１５が入力される。４２は待機状態判別手段であり、ｎ−２段目の出力（Ｑｎ−２）と、（ｎ−１）段目の出力（Ｑｎ−１）と、（ｎ）段目の出力（Ｑｎ）を入力したＡＮＤ回路であり、その出力は（ｎ）段目のＳＢ端子に入力される。
【００４７】
４３は奇数段目のＤフリップフロップに入力されるクロック信号、４４は偶数段目のＤフリップフロップに入力されるクロック信号である。４５は、シフトレジスタのスタートパルス入力端子である。
【００４８】
この構成では、シフトされるデータのレベルはＬレベルであることから、ＡＮＤ論理演算機能を有する待機状態判別手段４２の出力は、３段分のデータ幅を持つ。
【００４９】
本発明（実施の形態１）における待機状態判別手段の効果を５段目のＤフリップフロップに着目して説明する。
【００５０】
５段目のＤフリップフロップに対応する待機状態判別手段４２の出力は、図４（ｂ）のＳＢ５に示される波形となる。この場合、斜線部４６の区間は待機状態切り替え信号がＨレベルであるため、５段目のＤフリップフロップを構成するインバータの負荷トランジスタをオフに切り替え、貫通電流の発生が抑えられた低消費電力の待機状態となる。また、４７の区間においては待機状態切り替え信号がＬレベルであり、５段目のＤフリップフロップを構成するインバータの負荷トランジスタはオンに切り替わり、通常のインバータ動作として機能する非待機状態となる。
【００５１】
斜線部４６の区間は５段目のＤフリップフロップがデータのシフトに寄与しない区間に相当し、４７の区間は５段目のＤフリップフロップがデータのシフトに寄与する区間に相当する。
【００５２】
このように、シフトレジスタとしての機能に関与しないＤフリップフロップ内のインバータ回路を選択的にオフにすることにより、ゲート駆動回路の画面走査におけるシフトレジスタ動作の消費電力を低減することができた。
【００５３】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００５４】
（実施の形態２）
次に、本発明の実施の形態２を図面を参照して説明する。
【００５５】
図５、図６は、本発明（実施の形態２）の液晶表示装置の構成を示したものである。従来例図１１と同一部分には同一の符号を付けている。
【００５６】
図５の５１は蓄積容量線であり、液晶表示画素との間に補助容量１０２を形成している。５２はゲート線駆動回路と蓄積容量線駆動回路であり、本発明（実施の形態１）のシフトレジスタを用いて構成した。また、ゲート線駆動回路と蓄積容量線駆動回路については、ひとつのシフトレジスタを共用して構成した。
【００５７】
これによって、ゲート線駆動回路と蓄積容量線駆動回路のシフトレジスタは、データのシフトに寄与しない段のフリップフロップについて貫通電流の発生を抑えることができ、液晶表示装置の消費電力を低減することができた。
【００５８】
次に、本発明（実施の形態２）の液晶表示装置の駆動の様子を、以下に説明する。
【００５９】
図６は1画素の詳細を等価回路で示したものであり、画素トランジスタ１０のドレイン電極とゲート線１０５の間には、ゲート−ドレイン間容量６１（Ｃｇｄ）が存在している。
【００６０】
図７は本発明（実施の形態２）の駆動方法を示す駆動電圧波形図である。図７（ａ）は画像信号電圧Ｖｓおよび対向電圧Ｖｃの波形であり、図７（ｂ）〜（ｄ）はｎ段目のゲート線（Ｇｎ）に対して順次印加される走査信号電圧波形（ＶＧｎ）と、ｎ段目の蓄積容量線（Ｃｓｔｎ）に対して順次印加される補償電圧波形（Ｖｃｓｔｎ）を示したものである。
【００６１】
画像信号電圧Ｖｓは、１走査期間（１Ｈ）毎に対向電圧Ｖｃを基準に極性反転する電圧となっている。走査信号電圧ＶＧ１〜ＶＧ３において、Ｖｇｏｎ、Ｖｇｏｆｆは、それぞれ画素トランジスタ１０１をオン、オフさせる電圧である。また、補償信号電圧Ｖｃｓｔ１〜Ｖｃｓｔ３において、Ｖｅｐ、Ｖｅｍ、Ｖｅｃは、蓄積容量１０２（Ｃｓ）に与える補償電圧であり、順次走査される走査信号配線ごとにＶｅｐとＶｅｍが切り替えて印加される。
【００６２】
この補償電圧Ｖｅｐ、Ｖｅｍはゲート線にオン電圧が印加されるタイミングと同時に印加され、画素へ所望の電位の充電が完了する時間が経過した後には、同蓄積容量線に対してＶｅｐとＶｅｍの中間電位であるＶｅｃが印加される。また、補償電圧Ｖｅｐ、Ｖｅｍは1フィールド毎に画像信号電圧Ｖｓの極性と同期させてＶｅｐとＶｅｍとを入れ替える。
【００６３】
以上のように液晶パネルを駆動することにより、画素トランジスタ１０１がオフ状態となった時の各画素の液晶に印加される液晶画素電圧Ｖｌｃは、
Ｖｌｃ（＋）＝Ｖｓ−Ｖｃ＋[Ｃｓ・（Ｖｅｃ−Ｖｅｍ）−Ｃｇｄ・（Ｖｇｏｎ−Ｖｇｏｆｆ）]／（Ｃｓ＋ＣＬＣ＋Ｃｇｄ）
または、
Ｖｌｃ（−）＝Ｖｓ−Ｖｃ−[Ｃｓ・（Ｖｅｐ−Ｖｅｃ）＋Ｃｇｄ・（Ｖｇｏｎ−Ｖｇｏｆｆ）]／（Ｃｓ＋ＣＬＣ＋Ｃｇｄ）
で算出される。液晶画素電圧Ｖｌｃは、画像信号電圧Ｖｓの1フィールド毎の極性反転に対して正、負２種類の電圧となる。そのため、対向電圧Ｖｃに対して正側をＶｌｃ（＋）、負側をＶｌｃ（−）と定義した。
【００６４】
ここで、Ｖｌｃ（＋）とＶｌｃ（−）の実効値が等しくなるように、補償電圧ＶｅｐとＶｅｍを設定することで、液晶を交流駆動することができる。
【００６５】
このようにして、画素電位を補償電圧で制御でき、画像信号電圧の振幅を小さくすることが可能であり、ソース線駆動回路部において低消費電力化を実現することができた。
【００６６】
また、画像信号電圧Ｖｓの電位中心と対向電位Ｖｃを同電位にすることによって液晶に印加される直流成分を除去し、フリッカや焼き付き現象の発生を抑えた高品位の液晶表示装置を実現することができた。
【００６７】
また、補償電圧Ｖｅｐと補償電圧Ｖｅｍの中間電位に設定した第３の補償電圧Ｖｅｃを利用することにより、補償電圧としてＶｅｐとＶｅｍの２電位のみを用いた同様の原理の駆動方法に比べて、補償電圧信号が蓄積容量線に印加されるのは選択されたゲート線に対応する蓄積容量線のみでよく、補償電圧信号のシフトレジスタの消費電力低減を実現できた。
【００６８】
なお、補償電圧がＶｅｍからＶｅｃに変化するタイミングおよびＶｅｐからＶｅｃに変化するタイミングは図７に示したものに限定されず、当段ゲート線に印加される走査信号電圧がＶｇｏｆｆになり、画素電極に画像信号電圧Ｖｓが充電された後、数Ｈ期間の間で変化するタイミングであってもよい。
【００６９】
また、液晶材料の誘電率異方性のために、液晶画素容量は画素に書き込まれた電位により異なり、黒書き込み時の液晶画素容量は白書き込み時の液晶画素容量に比べて大きいものとなる。したがって、本発明の駆動法によれば、表示画像が変化した場合、このような液晶材料の誘電率異方性に起因する容量結合電圧の動的挙動により、その変化を増幅する方向へ自動的に画素電極にオーバードライブ電圧が印加されるため、液晶の高速応答駆動を実現できた。
【００７０】
また、５２のゲート線駆動回路と蓄積容量線駆動回路は画面両側にそれぞれ設けられており、ゲート線および蓄積容量線は画面両側から駆動される構成とした。
【００７１】
この構成により、ゲート配線抵抗が高い場合においても十分なオン電圧を印加することができ、表示品位の高い大画面液晶表示装置を実現できるようになった。
【００７２】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００７３】
（実施の形態３）
次に、本発明の実施の形態３を図面を参照して説明する。
【００７４】
図８（ａ）は、本発明(実施の形態３)の液晶表示装置のゲート駆動回路の構成を示したものである。８１はシフトレジスタであり、本発明(実施の形態１)、本発明（実施の形態２）に示した駆動回路を構成する低消費電力動作可能なシフトレジスタを用いた。また、８２は出力信号選択回路、８３は出力信号切り替え信号である。８４は出力信号選択回路の出力であり、各出力はゲート線に接続されている。
【００７５】
図８（ｂ）は、出力信号選択回路８２の回路構成例である。出力信号選択回路８２は、シフトレジスタ８１の各段毎に設けられており、シフトレジスタの(ｎ−1)段、(ｎ)段、(ｎ＋1)段の各出力信号からゲート駆動信号を発生させる機能を有する。
【００７６】
以下に、出力信号選択回路８２の動作を説明する。
【００７７】
出力信号切り替え信号８３が‘Ｈ’である場合には、シフトレジスタにおける(ｎ−1)段、(ｎ)段、(ｎ＋1)段の各出力信号データが‘０’、‘１’、‘０’（走査信号パルス）である場合においては、走査信号に対応したゲート線を選択し、薄膜トランジスタをオンする電圧を出力し、それ以外の場合においては、出力はオフ電圧となる。
【００７８】
また、出力信号切り替え信号８３が‘Ｌ’である場合には、シフトレジスタにおける(ｎ−1)段、(ｎ)段の各出力信号データが‘１’、‘１’（複数ゲート線選択パルス列）である場合においては、走査信号に対応したゲート線を選択し、薄膜トランジスタをオンする電圧を出力し、それ以外の場合においては、出力はオフ電圧となる。
【００７９】
このような構成においては、走査信号に対応したゲート線を選択する走査信号パルスと、任意複数本のゲート線を一括して選択する複数ゲート線選択パルス列は順次同時に走査することが可能である。
【００８０】
上記に説明した機能を有するゲートドライバを具備した液晶表示装置においては、走査信号に対応したゲート線の画素電極に対しては1走査線に相当する画像信号をソース線より書き込み、また、前記複数ゲート線選択パルス列に対応した任意複数本のゲート線の画素電極に対しては同時に黒画像信号電位に充電するという構成を持たせることが可能である。
【００８１】
上記構成を用いて、画像が書き込まれるフィールド毎に黒信号の書き込みを挿入可能である液晶表示装置を開発した。図９は本発明（実施の形態３）におけるゲート選択パルス信号のタイミングチャートである。図９において、８６は画像信号書き込み期間であり、８５は黒信号挿入期間である。また、８７は1フィールド期間である。
【００８２】
画像を表示した後に、一括して複数のゲート線を選択した期間に黒信号挿入期間をあてることにより、画像書き込みの時間を十分に確保しながら、フィールド毎に黒信号の書き込みを挿入可能とすることができた。
【００８３】
本実施の形態においては、４ライン分（Ｇｎ，Ｇｎ−１，Ｇｎ−２，Ｇｎ−３）について順次画像の書き込みがなされた後に、４ライン分（Ｇｎ−４，Ｇｎ−５，Ｇｎ−６，Ｇｎ−７）が一括選択され、一斉に黒信号による書き込みが行われる。
【００８４】
このようにして、液晶表示装置に動画像を表示する場合において、液晶画素の容量による電荷保持効果に起因して発生する残像ボケを、黒挿入によるストロボ効果によって解消し、動画視認性の向上した液晶表示装置を実現できた。
【００８５】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００８６】
（実施の形態４）
本発明（実施の形態４）では、本発明（実施の形態１〜３）の駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成した。
【００８７】
これによって、駆動回路を薄膜トランジスタ製造プロセスで、画素と駆動回路を一括して製造することができ、駆動回路を構成する部品を削減することができた。また、画素トランジスタと駆動回路に使用するトランジスタを同じｐチャネルのトランジスタで構成することができるため、薄膜トランジスタの種類を減らし、簡単な薄膜トランジスタ製造プロセスで液晶表示装置を製造することができるようになった。
【００８８】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【００８９】
（実施の形態５）
次に、本発明の実施の形態５を図面を参照して説明する。
【００９０】
図１０は、本発明(実施の形態５)の液晶表示装置のゲート駆動回路の構成を示したものである。図１０におけるシフトレジスタは、本発明(実施の形態１)、本発明（実施の形態２）、本発明（実施の形態３）に示した駆動回路を構成する低消費電力動作可能なシフトレジスタを用いている。なお、ここではＤフリップフロップ４１に入力される待機状態切り替え信号および、待機状態判別手段についての記述は省略した。
【００９１】
また、本発明（実施の形態４）に示したように、これらの駆動回路は画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成した。
【００９２】
図１０（ａ）は、前記駆動回路がＱｎ、Ｑｎ＋１、Ｑｎ＋２の順に、データをシフトする場合（順方向走査）の構成であり、９５はその走査方向である。
【００９３】
また、図１０（ｂ）は、前記駆動回路がＱｎ、Ｑｎ−１、Ｑｎ−２の順に、データをシフトする場合（逆方向走査）の構成であり、９６はその走査方向である。
【００９４】
Ｄフリップフロップの動作を制御するクロック信号の結線９７と、各段のＤフリップフロップのデータ入力端子９１と各段の出力Ｑｎを接続する結線９４を図１０（ａ）または図１０（ｂ）のように切り替えることによって、同一のクロック信号、同一のＤフリップフロップを用いて、順方向走査の機能と逆方向走査の機能を切り替えることができる。
【００９５】
したがって、順方向スキャンの機能と逆方向スキャンの機能を切り替えて使用する場合においては、機能の切り替えは露光プロセスにおけるアレイマスク版の結線変更のみによって行うことができる。
【００９６】
このようにして、切り替え信号などの信号配線および前記切り替え信号の制御回路は不要であり、また機能切り替え後のモードによらず周辺部品および信号制御回路構成を共有化することができ、安価かつ多機能な液晶表示装置を実現できた。
【００９７】
なお、本発明では画素トランジスタと駆動回路で使用するトランジスタをｐチャネルトランジスタとして説明したが、ｎチャネルトランジスタであっても、本発明の実施の効果は同じである。
【００９８】
なお、上記の実施の形態の液晶表示装置をＯＬＥＤ表示装置にかえて構成できる。液晶層を含む液晶セルをＯＬＥＤ層にかえてＯＬＥＤ表示装置を構成する。
【産業上の利用可能性】
【００９９】
本発明では、駆動回路の消費電力を低減し、また、画素トランジスタと同一極性をもつトランジスタのみで構成する場合においても、高信頼性動作が実現でき、高画像品位かつ安価な液晶表示装置、及びＯＬＥＤ表示装置を提供できる。
【符号の説明】
【０１００】
１１ pチャンネル駆動トランジスタ
１２ pチャンネル負荷トランジスタ
１３ 低消費電力インバータ回路の出力
１４ 低消費電力インバータ回路の入力
１５ 低消費電力インバータ回路の待機状態切り替え信号
２１ 低消費電力インバータ回路
２２ 低消費電力インバータを用いたシフトレジスタの入力
２３ 低消費電力インバータを用いたシフトレジスタの1段目の出力
２４ 低消費電力インバータを用いたシフトレジスタの２段目の出力
２５ １段目のＤフリップフロップを制御するスイッチングトランジスタ
２６ トランジスタ２５を制御する信号
２７ トランジスタ２８を制御する信号
２８ ２段目のＤフリップフロップを制御するスイッチングトランジスタ
４１ 低消費電力インバータ回路２１により構成されるＤフリップフロップ
４２ 待機状態判別手段
４３ 奇数段目のＤフリップフロップに入力されるクロック信号
４４ 偶数段目のＤフリップフロップに入力されるクロック信号
４５ シフトレジスタのスタートパルス入力端子
４６ ５段目のＤフリップフロップの低消費電力待機状態区間
４７ ５段目のＤフリップフロップが通常動作する非待機状態区間
５１ 蓄積容量線
５２ シフトレジスタを共用して一体構成したゲート線駆動回路と蓄積容量線駆動回路
６１ ゲート−ドレイン間容量（Ｃｇｄ）
８１ 本発明（実施の形態３）におけるシフトレジスタ
８２ 出力信号選択回路
８３ 出力信号切り替え信号（ＳＥＴ）
８４ 出力信号選択回路８２の出力
８５ 本発明（実施の形態３）における黒信号挿入期間
８６ 本発明（実施の形態３）における画像信号書き込み期間
８７ １フィールド期間
９１ Ｄフリップフロップのデータ入力端子
９４ Ｄフリップフロップのデータ入力端子９１と各段の出力Ｑｎを接続する結線
９５ 本発明（実施の形態５）における順走査方向
９６ 本発明（実施の形態５）における逆走査方向
９７ 本発明（実施の形態５）におけるＤフリップフロップの動作を制御するクロック信号の結線
１０１ 液晶表示装置の画素を駆動する薄膜トランジスタ
１０２ 画素の蓄積容量
１０３ 液晶
１０４ ソース線
１０５ ゲート線
１０６ 共通電極
１０７ ゲート線駆動回路
１０８ ソース線駆動回路
１１１ 垂直走査期間
１１２ 水平走査期間
１２１ 従来例のインバータ
１２２ 電源
１２３ 従来例のｐチャネルトランジスタ
１２４ 抵抗
１２５ 貫通電流
１２６ 従来例のフリップフロップを構成するスイッチ（ＳＷ１）
１２７ 従来例のフリップフロップを構成するスイッチ（ＳＷ２）
１２８ Ｄフリップフロップ構成における出力帰還部
１２９ グランド電位
１３１ 従来例のシフトレジスタ1段目のスイッチングトランジスタ
１３２ 従来例のシフトレジスタ２段目のスイッチングトランジスタ
１３３ 従来例のシフトレジスタ２段目のスイッチングトランジスタ
１３４ 従来例のシフトレジスタ４段目のスイッチングトランジスタ
１３５ トランジスタ１３1のオン・オフを制御する信号
１３６ トランジスタ１３２のオン・オフを制御する信号
１３７ トランジスタ１３３のオン・オフを制御する信号
１３８ トランジスタ１３４のオン・オフを制御する信号
１３９ 従来例のシフトレジスタにおける１段目のＤフリップフロップ
１４０ 従来例のシフトレジスタにおける２段目のＤフリップフロップ
１４１ 従来例のシフトレジスタにおける３段目のＤフリップフロップ
１４２ 従来例のシフトレジスタにおける４段目のＤフリップフロップ
１４３ 従来例のシフトレジスタにおける入力端子
１４４ 従来例のシフトレジスタにおける1段目の出力端子
１４５ 従来例のシフトレジスタにおける２段目の出力端子
１４６ 従来例のシフトレジスタにおける３段目の出力端子
１４７ 従来例のシフトレジスタにおける４段目の出力端子
１４８ 同時に反転する２相のクロック信号波形
【特許請求の範囲】
【請求項１】
液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ソース線駆動回路または前記ゲート線駆動回路が同極性のみを有するトランジスタで構成された複数の縦続された段からなるシフトレジスタから構成されており、前記シフトレジスタの各段がデューテイ・サイクル５０％ではなく位相のずれたクロック信号に接続されることを特徴とする液晶表示装置。
【請求項２】
液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ゲート線駆動回路が、複数の縦続されたｍ段(ｍ＞３)からなるシフトレジスタを有しており、走査信号に対応したゲート線を選択する走査信号パルスと、任意複数本のゲート線を一括して選択する複数ゲート線選択パルスが同一フィールド内で位相をずらして走査されるものであり、各々選択されたゲート線には薄膜トランジスタを導通状態にするオン電圧が印加され、前記走査信号に対応したゲート線の画素電極に対しては１走査線に相当する画像信号が書き込まれ、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極は同時に一定電位に充電されることを特徴とする液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置の駆動回路において、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極が同時に充電される一定電位が黒信号レベルであることを特徴とする液晶表示装置。
【請求項４】
液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路とを有するアクティブマトリクス型液晶表示装置であって、その駆動方法が、前記画素電極に画像信号電圧を印加するために薄膜トランジスタを導通状態にするオン電圧がゲート線に印加されている期間において前記画像信号電圧が印加される前記画素電極との間に補助容量を形成した隣接する前記蓄積容量線に対して所定の補償電圧を印加するものであり、前記所定の補償電圧は第１、第２および第３の補償電圧からなり、同一走査信号配線に対して１フィールド毎に前記第１および第２の補償電圧を交互に印加し、かつ前記画素電極に前記画像信号電圧が充電された後、各蓄積容量線の電位は第３の補償電圧となる事を特徴とする液晶表示装置。
【請求項５】
請求項４に記載の液晶表示装置であって、前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路を構成するシフトレジスタ部と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路を構成するシフトレジスタ部を共通とした事を特徴とする液晶表示装置。
【請求項６】
請求項１から請求項５のいずれかに記載の液晶表示装置の駆動回路と画素トランジスタとが同一のプロセスを用いて同一ガラス基板上に形成されることを特徴とする液晶表示装置。
【請求項７】
請求項１から請求項５のいずれかに記載の液晶表示装置の駆動回路と画素トランジスタとを同一のプロセスを用いて同一ガラス基板上に形成される液晶表示装置であって、前記駆動回路が表示画面両側に設けられており、駆動信号が画面両側から印加されることを特徴とする液晶表示装置。
【請求項８】
駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成する液晶表示装置であって、前記駆動回路が複数の機能を有するものであり、前記複数の機能の切り替えは周辺回路は同一でありアレイマスク版の結線変更によって行われることを、または、選択する機能に関与する配線のみにコンタクト部分の絶縁破壊を生じさせることの出きる高電圧または結線を溶断することのできる大電流を印加するための予備配線を有することを特徴とする液晶表示装置。
【請求項９】
請求項１から請求項８のいずれかに記載の液晶表示装置をＯＬＥＤ表示装置にかえて構成することをＯＬＥＤ表示装置。
【請求項１】
液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ソース線駆動回路または前記ゲート線駆動回路が同極性のみを有するトランジスタで構成された複数の縦続された段からなるシフトレジスタから構成されており、前記シフトレジスタの各段がデューテイ・サイクル５０％ではなく位相のずれたクロック信号に接続されることを特徴とする液晶表示装置。
【請求項２】
液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路とを有するアクティブマトリクス型液晶表示装置において、前記ゲート線駆動回路が、複数の縦続されたｍ段(ｍ＞３)からなるシフトレジスタを有しており、走査信号に対応したゲート線を選択する走査信号パルスと、任意複数本のゲート線を一括して選択する複数ゲート線選択パルスが同一フィールド内で位相をずらして走査されるものであり、各々選択されたゲート線には薄膜トランジスタを導通状態にするオン電圧が印加され、前記走査信号に対応したゲート線の画素電極に対しては１走査線に相当する画像信号が書き込まれ、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極は同時に一定電位に充電されることを特徴とする液晶表示装置。
【請求項３】
請求項２に記載の液晶表示装置の駆動回路において、前記複数ゲート線選択パルスに対応した任意複数本のゲート線の画素電極が同時に充電される一定電位が黒信号レベルであることを特徴とする液晶表示装置。
【請求項４】
液晶表示画素と薄膜トランジスタにより形成された画素駆動用トランジスタと前記画素駆動用トランジスタのソース線を駆動するソース線駆動回路と前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路とを有するアクティブマトリクス型液晶表示装置であって、その駆動方法が、前記画素電極に画像信号電圧を印加するために薄膜トランジスタを導通状態にするオン電圧がゲート線に印加されている期間において前記画像信号電圧が印加される前記画素電極との間に補助容量を形成した隣接する前記蓄積容量線に対して所定の補償電圧を印加するものであり、前記所定の補償電圧は第１、第２および第３の補償電圧からなり、同一走査信号配線に対して１フィールド毎に前記第１および第２の補償電圧を交互に印加し、かつ前記画素電極に前記画像信号電圧が充電された後、各蓄積容量線の電位は第３の補償電圧となる事を特徴とする液晶表示装置。
【請求項５】
請求項４に記載の液晶表示装置であって、前記画素駆動用トランジスタのゲート線を駆動するゲート線駆動回路を構成するシフトレジスタ部と前記液晶表示画素との間に補助容量を形成する蓄積容量線を駆動する蓄積容量線駆動回路を構成するシフトレジスタ部を共通とした事を特徴とする液晶表示装置。
【請求項６】
請求項１から請求項５のいずれかに記載の液晶表示装置の駆動回路と画素トランジスタとが同一のプロセスを用いて同一ガラス基板上に形成されることを特徴とする液晶表示装置。
【請求項７】
請求項１から請求項５のいずれかに記載の液晶表示装置の駆動回路と画素トランジスタとを同一のプロセスを用いて同一ガラス基板上に形成される液晶表示装置であって、前記駆動回路が表示画面両側に設けられており、駆動信号が画面両側から印加されることを特徴とする液晶表示装置。
【請求項８】
駆動回路を画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に形成する液晶表示装置であって、前記駆動回路が複数の機能を有するものであり、前記複数の機能の切り替えは周辺回路は同一でありアレイマスク版の結線変更によって行われることを、または、選択する機能に関与する配線のみにコンタクト部分の絶縁破壊を生じさせることの出きる高電圧または結線を溶断することのできる大電流を印加するための予備配線を有することを特徴とする液晶表示装置。
【請求項９】
請求項１から請求項８のいずれかに記載の液晶表示装置をＯＬＥＤ表示装置にかえて構成することをＯＬＥＤ表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−２０３７４２（Ｐ２０１１−２０３７４２Ａ）
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願番号】特願２０１１−１０４９７７（Ｐ２０１１−１０４９７７）
【出願日】平成２３年５月１０日（２０１１．５．１０）
【分割の表示】特願２００１−１６４４７８（Ｐ２００１−１６４４７８）の分割
【原出願日】平成１３年５月３１日（２００１．５．３１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２３年１０月１３日（２０１１．１０．１３）
【国際特許分類】
【出願日】平成２３年５月１０日（２０１１．５．１０）
【分割の表示】特願２００１−１６４４７８（Ｐ２００１−１６４４７８）の分割
【原出願日】平成１３年５月３１日（２００１．５．３１）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]