極低電圧検出回路
【課題】太陽電池などの再生可能エネルギー発電装置においてリチューム電池などの２次電池への損傷を避けるために０．３Ｖ以下の極低電源電圧を検出して誤動作を防止する。
【解決手段】太陽電池を単一セルもしくは並列セルで使用する事を可能にする、極低電圧を正確に所定の温度係数で検出する回路Ｕ７５を構成し、極低電圧検出を実現することにより、単一セル昇圧での誤動作を防止して、部分影障害を解消し、コスト削減と利便性と安全性が向上する。
【解決手段】太陽電池を単一セルもしくは並列セルで使用する事を可能にする、極低電圧を正確に所定の温度係数で検出する回路Ｕ７５を構成し、極低電圧検出を実現することにより、単一セル昇圧での誤動作を防止して、部分影障害を解消し、コスト削減と利便性と安全性が向上する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、単一セルもしくは並列セルの太陽電池や燃料電池などの環境発電に必要な極低電源電圧検出回路もしくは極低電圧リセット回路に関するものである。
【背景技術】
【０００２】
非炭素エネルギー利用を促進することは非常に重要な課題である。太陽光発電、熱発電、電波発電、振動発電、風力発電などの再生可能な非炭素エネルギー源から電力を発生する環境発電が大きな研究テーマとしてとりあげられている。発電したエネルギーは電力として配電されもしくはリチューム電池などの2次電池に充電されて蓄えられて利用される。
【０００３】
充電に際して充電電流と充電電圧は正確に管理される必要がある。2次電池は異常な充電電流や充電電圧で発火、破壊などの障害を起こす。
【０００４】
環境発電源は非常に低い電圧した出力しないものがほとんどである。
例えば単一セル太陽電池の発生するエネルギーは最大電力を出力する最大電力点を有することが知られている。
【０００５】
この最大電力点の電圧は０．２５Ｖ〜０．４５Ｖ程度で非常に低く通常の製造工程では正常に動作する回路を集積回路に実現することは不可能であった。そのために太陽電池を直列に接続して発電電圧を高くする必要があった。
【０００６】
そのため太陽電池をレーザーでカットしてそれを配線で接続する加工工程が必要になり太陽電池パネルのコストを増加させる要因になっている。
【０００７】
また直列接続された太陽電池は直列セルの一つでも影に隠れると発電しなくなる。部分影対策が必要になってくる。
【０００８】
この問題を回避する追加の制御回路が必要となりやはりコスト増加の要因になっていた。ここにコスト面と利便性から単一セルの極低電圧から動作する回路の必要性が重要となってきていた。
【０００９】
太陽電池はＣＯ２を排出しないエネルギー源として広く利用されているが、携帯機器（例えば携帯電話や携帯パソコン）にはその出力エネルギーを効率よく充電する技術がコスト増加になりまた充電のために消費電流が増加するので携帯機器には広く利用されるにはいたっていない。
【００１０】
ちなみに２０億台の携帯電話と２０億台のノートＰＣが稼動しているとすると１０００万ＫＷの電力が消費されている計算になり、これは火力発電所１０機の発電量に相当する大きな量である。
【００１１】
本発明はあらゆる電子装置に使われる充電器にＣＯ２を発生しないエネルギーから充電することで地球のエネルギー節減に貢献しようとするものである。
【００１２】
単一セルの太陽電池で利用する様々な提案がなされている。しかしながら起動時に起動用の高い電圧源が別途必要だったり、高価な製造工程が必要だったり完全に単一セルで起動し動作する提案は見出せなかった。
【００１３】
本発明は通常の製造工程で製造可能であり、太陽電池パネルの製造コストをまったく増加させることなく、単一セルの太陽電池からエネルギーを取り出すために極低電圧を正確に検出する回路構成を実現するものである。
【００１４】
極低電圧動作を実現する先行技術は以下の特許文献のような例がある。これらはある程度の動作を実現していて有効性が認められる。ところがアナログ回路の場合VTH以下の動作をさせると動作点や出力の大きな温度変動は避けられず、幅広く利用されるにはいたっていない。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】US 7349190B1、Cypress。
【特許文献２】US 6147521、SGT。
【特許文献３】US 6834670MICROCHIP
【特許文献４】特許公報3128522、SII。
【特許文献５】特許公報3343168、DVE。
【特許文献６】特許公報 平４-65546、松浦。
【特許文献７】特許公報 4223041、ＮＴＴ。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
環境発電素子例えば太陽電池や燃料電池は単一セルでは出力電圧が０．３Vから０．６Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が０．３V以下での極低電圧領域で誤動作する問題を防止しないと2次電池例えばリチューム電池などは発火もしくは破壊して復活しなくなる危険がある。また燃料電池は過放電である電圧以下に放電すると復帰することが出来なくなるので極低電圧を検出して昇圧充電回路の誤動作を防止することは必須命題である。
【００１７】
従来の方法でも単に低い電圧を検出することは検出回路の印加電圧が高ければ可能であったが検出回路電源が０．３V以下の電源電圧を検出する電圧検出回路は実現されていなかった。従来技術の延長線上ではVTHを非常に低いトランジスタを利用しても動作点や出力の温度変動が大きく出るので実用化するには別途温度感応素子で温度変動を吸収して温度安定度を補正する必要があった。
【００１８】
本発明が解決しようとする課題は、特殊な製造工程を用いずに温度センサー無しに温度による特性変動が少ない、０．３Ｖ以下の極低電圧で確実に動作する電圧検出回路構成を実現することである。
【発明の開示】
【課題を解決するための手段】
【００１９】
上記課題を解決するため、負の温度係数を有する電源電圧検出器と正負の温度係数を有する比較器とならなり二つの温度係数の差で負の温度係数と平坦な温度係数をＦＥＴ素子のチャンネル長を調整することによって発生する極低電圧で電源電圧検出回路を実現する。
【００２０】
本発明の一形態によれば、（ａ）太陽電池などの再生可能エネルギー源が接続される第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）とを有し、第一の電源端子と第二の電源端子と間に接続される、（ｂ）出力端子（ＦＢ）を有する非直線分圧電圧を発生する電源電圧検出器Ｕ７５と、（ｃ）所定の反転閾値を有し入力端子（ＩＮ）と第１の出力端子（Ｑ）と第２の出力端子（ＱＸを有する比較器Ｕ７４、と（ｄ）該比較器出力を増幅する緩衝増幅器Ｕ７６の出力（ＶＤＯ）からなる極低電圧検出回路であって、
前記電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１）と第１型の第２のＦＥＴ素子（Ｍ２）とからなり第１ＦＥＴ素子（Ｍ１）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続され、電源電圧検出器Ｕ７５の出力端子（ＦＢ）電圧は第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）との電位差に対して比例する領域と反比例する領域を有し前記２つの領域の間で前記出力（ＦＢ）電圧は頂点を有し該頂点の出力端子（ＦＢ）電圧は負の温度係数を有し、
前記比較器Ｕ７４は第１型の第３ＦＥＴ素子（Ｍ３）と第１型の第４のＦＥＴ素子（Ｍ４）と第２型の第５ＦＥＴ素子（Ｍ５）と第２型の第６のＦＥＴ素子（Ｍ６）とからなり、
第３ＦＥＴ素子（Ｍ３）のソース端子は入力端子（ＩＮ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、
第４ＦＥＴ素子（Ｍ４）のソース端子は第１の電源端子（ＶＳＳ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、第５ＦＥＴ素子（Ｍ５）のソース端子は第２の電源端子（ＶＤＤ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、
第６ＦＥＴ素子（Ｍ６）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、
該比較器Ｕ７４の出力（Ｑ）は入力ＩＮと同位相で出力（ＱＸ）は入力ＩＮと逆位相の電圧レベルを増幅し入力ＩＮ電圧に対して出力ＱＸが反転する閾値をＶＴｉｎとすると、入力閾値ＶＴｉｎは第４ＦＥＴ素子（Ｍ４）の閾値よりも低い値であって、第４ＦＥＴ素子（Ｍ４）のチャンネル長Ｌに対して前記入力閾値ＶＴｉｎの温度係数がほぼゼロの値（Ｌ０）を有しチャンネル長ＬがＬ０よりも大きい場合には正の温度係数を有しチャンネル長ＬがＬ０よりも小さい場合には負の温度係数を有し、
電圧比較器出力Ｑが、
Ｌ＜Ｌ０の場合ＶＤｏｕｔが負の温度係数
Ｌ＞Ｌ０の場合ＶＤｏｕｔが正の温度係数
であることに特徴を有するものである。
本発明の第二形態によれば、請求項１において、
電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１１）と第１型の第２のＦＥＴ素子（Ｍ１２）と第１型の第３のＦＥＴ素子（Ｍ１３）と
からなり第１ＦＥＴ素子（Ｍ１１）及び第３のＦＥＴ素子（Ｍ１３）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ１２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続されることに特徴を有するものである。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明を詳細に説明する。図面を通じて、同様な要素には同様な参照符号が付されている。
【００２２】
説明の便宜上、本発明の適用対象である従来の電圧検出回路の具体例についてまず説明する。
【００２３】
図１は従来の電源電圧検出回路の具体例を示す。
図１において、従来例に係る電源電圧検出回路はは電源端子VDD、VSSを有する。電源端子VDDとVSS間には、電源電圧と基準グランドが接続される。
ＶＳＳが基準グランドの場合にはＶＤＤは正の電位、ＶＤＤが基準グランドの場合にはＶＳＳには負の電位が供給される。
【００２４】
従来例の電源電圧検出回路は、比較器Ｕ１、分圧抵抗R1とR2、基準電圧器Ｕ２から構成される。分圧抵抗R1とR2で分圧した電圧ＦＢと基準電圧発生器Ｕ２の出力ＶＲと比較してＦＢ＞VRの時に出力ＶＤｏｕｔが変化して電源電圧検出が行われる。
【００２５】
比較回路Ｕ１のトランジスタ素子回路図は図２に例示される。ＦＥＴ素子が３段直列に構成さされるのでP型FET Ｐ１とＰ２の閾値をＶＴｐ、Ｎ型FET Ｎ１〜Ｎ３の閾値をＶｔｎとすると最低動作電圧はＶｔｐ＋２＊Ｖｔｎで決まるので極低電圧例えば０．２Ｖで動作させるためには、
おおむねＶｔｐ＋Ｖｔｎ＜０．２Ｖにする必要がある。
【００２６】
図４は従来例の動作波形図を示す。図４において、横軸は電源電圧を示す。４１，４２，４３は温度９０度、３０度、−２０度時のＲ１とＲ２の分圧電圧、基準電圧発生器U2の出力電圧ＶＲ、４２は検出出力電圧をそれぞれ示す。温度によって変化しないで重なり合っているので一つしか表示されない。従来の電源電圧検出回路では温度係数は平坦になるもののＦＥＴのＶＴＨを０．１５Ｖ程度まで下げても電源電圧が０．８Ｖ程度まで上昇しないと動作は困難であることが理解できる。
【００２７】
図５はシリコン単結晶太陽電池の電流電圧特性の一例を示す。横軸は発電電圧を縦軸は出力電流をそれぞれ示す。
特性曲線５０，５１、５２は温度が０度、３０度、６０度の時の発電特性を、特性曲線５３，５４、５５は温度が０度、３０度、６０度の時の発電効率特性を示す。
【００２８】
太陽電池パネルはその温度によって発電電圧と最大発電動作点が低下する。
太陽電池はＰ−Ｎダイオードなので−２ｍＶ／度で電圧が低下する。したがって検出電圧を同様な温度係数で下げてやれば発電領域を温度によらず広く確保できる。したがって単一セルの太陽電池では０．２V程度の極低電圧でマイナスの温度係数で電源電圧を検出して誤動作を防止することは非常に重要である。
また図示しないが太陽電池パネルに照射される光量が減少しても温度ほどではないが出力電圧が低下する傾向がある。
【００２９】
太陽電池パネルの出力電圧は昇圧回路の入力電圧に供給されて２次電池に充電される。昇圧回路に限らず電子回路は極低電圧では誤動作もしくは異常動作状態になることがあるので誤動作防止することが必須である。しかし極低電圧を検出しないことには誤動作防止は実現しないので、極低電圧を検出することも必須である。
【００３０】
したがって太陽電池パネルの出力と動作点が一定値以下例えば図５の例では２００ｍＶ以下で電圧検出して昇圧回路や充電制御にその状態を知らせてやる事が必須になってくる。ここに０．３Ｖ以下の極低電圧で確実に動作する極低電圧検出回路が必要であることが理解される。
【００３１】
参考文献に１，２、３にはその低電圧検出に関する具体的提案がされているが、電源電圧範囲は、文献１においては０．９〜２Ｖ、文献２においては２．５Ｖ程度、文献３においては２Ｖ程度の検出電圧が明示されている。しかし単一太陽電池セルに必要な０．３Ｖ以下の極低電圧には利用が出来ない。
【００３２】
図６は文献１の実施例の直流特性を再現したシミュレーション波形図を示し、横軸は電源電圧、縦軸は電圧を表す。
図中６０と６１は温度９０度と−２０度電源電圧検出回路の出力波形をそれぞれ示す。６２と６３は温度９０度と−２０度時の基準電圧回路の出力波形をそれぞれ示す。６４と６５は温度９０度と−２０度時の比較回路の出力波形をそれぞれ示す。１．０〜１．２Ｖで電源電圧が検出されていることがわかる。
６０と６２交点で出力ＶＤＯ６４が反転している、６１と６３交点で出力ＶＤＯ６５が反転している、ことがグラフから読み取れる。
【００３３】
図６において曲線６２と６３からも理解できるように電源電圧が０．７Ｖ以上でないと基準電圧が一定値にならない。これはＭＯＳＦＥＴに共通の特性でありソースドレイン間の電圧がある電圧以上にならないと定電流特性が現れる飽和領域にならないことによるものである。この性質はＦＥＴ素子の閾値ＶＴＨを下げても同様であり、デプレションかエンハンスメントかによっても同じであり飽和領域はソースドレイン間の電圧がある電圧以上である必要がある。したがって飽和領域を利用する従来の電圧検出回路は０．３Ｖ以下の極低電圧には適用することはＭＯＳＦＥＴの基本的物理特性から不可能であった。
【００３４】
参考文献に４，５，６においては基準電圧の温度係数を限りなく平坦に近づけるための提案がされているが、電源電圧が０．３Ｖの極低電圧では電源電圧対出力電圧も温度係数を一定には出来ないことも示されている。
参考文献に７においては極低電圧を検出して昇圧回路を制御することが記載されているが極低電圧を検出する具体的方策が明示はされていない。
【００３５】
本発明の第１の側面によれば、極低電圧で確実に電源電圧検出動作を保証しかつ温度による出力変動を平坦にもしくは負に設定することが可能な極低電源電圧検出回路が提供される。これについて、図７−図１６を参照して説明する。
【００３６】
図７は本発明の第１の実施形態に係る極低電圧検出のブロック構成図を示したもので、電源電圧検出器Ｕ７５と比較器Ｕ７４と緩衝器Ｕ７６からなる。
電源電圧検出器Ｕ７５は図８に示すようにＮチャンネルエンハンスメントＭＯＳＦＥＴ Ｍ２とＮチャンネルデプレションＭＯＳＦＥＴ Ｍ１とからなる。
図９はＮチャンネルエンハンスメントＭＯＳＦＥＴ Ｍ１１とＮチャンネルデプレションＭＯＳＦＥＴ Ｍ１２、Ｍ１３とからなる。図８の電源電圧検出回路に温度係数補正用にM13が追加されている。
この電源電圧検出器Ｕ７５の出力特性は常に一定の電圧を出力するのでなく電源電圧が極低電圧の時に図１５の３１，３２，３３に示すように山型の曲線を出力する。電源電圧検出器Ｕ７５は温度が上昇すると頂点の出力電圧は低下する負の温度係数を有する。
【００３７】
図１０は比較器のトランジスタ回路図を示す。
Ｍ５とＭ６はＰチャンネルエンハンスメントＭＯＳＦＥＴ
Ｍ３とＭ４はＮチャンネルエンハンスメントＭＯＳＦＥＴ
Ｍ４のゲートとＭ３のソース端子が入力端子ＩＮに接続されている。入力ＩＮの電位が上昇したときＭ４に対しては電流を増加する方向にＭ３に対しては電流を減らす方向に作用するので出力ＱＸ変化と同位相で作用して通常の２段バッファーよりも入力感度が高い。入力ＩＮに極微小の信号が加えられると、出力Ｑは普通の2段増幅器よりも大きな増幅率を示す。
【００３８】
ＱＸの反転電圧はＭ６とＭ４の電流駆動能力比すなわちＦＥＴ素子のチャンネル長の比で決まるのでＭ４のサイズを変化させると正の温度係数にも負の温度係数にも設定することができしたがってほぼ温度傾斜を平坦に設定することが可能である。
図１３は本発明の比較器と比較器回路のＭ３のソース端子をＩＮ端子でなくＶＳＳ端子に通常接続した２段増幅器のＤＣ動作解析波形を示す。
このときＭ４のチャンネル長
Ｌ＝２．０ｕ、Ｗ＝は５ｕ
Ｍ６のサイズは
Ｌ＝１０ｕ、Ｗ＝は２ｕである。
１ｕは１ミクロン＝１０−Ｅ６ｍを表す。
横軸は入力端子の電圧で縦軸は８１、８２、８３、８４はM5のソース端子をVSSに接続した場合の通常の２段増幅器を構成した場合の出力波形を示す。出力波形８５，８６，８７，８８は本発明の図１４比較器の出力波形を示す。８２，８４，８６，８８は温度−２０度のとき、８１，８３，８５，８７は温度が９０度の時を示す。
【００３９】
中間出力Qが通常接続の場合の波形８１，８３が大きくずれているのに対して本発明の構成では８５と８７が接近していてと反転電圧が３８ｍV程度でありソース端子をIN端子に接続することによって望ましい効果が得られていることが理解できる。
【００４０】
図１４は本発明における比較器の温度によるＤＣ動作解析波形を示す。
横軸は入力端子ＩＮの電圧で縦軸は出力端子Ｑと最終出力端子の電圧ＶＤＯを示す。Ｑ１、Ｑ２、Ｑ３、Ｑ４は出力端子Ｑの電圧、 Ｄ１、Ｄ２、Ｄ３、Ｄ４は出力端子ＶＤＯ出力波形を示す。
【００４１】
Ｑ１とＤ１、Ｑ３とＤ３は温度が−２０度、Ｑ２とＤ２、Ｑ４とＤ４は温度が９０度の場合、Ｑ１，Ｑ２，Ｄ１，Ｄ２はＭ４のチャンネル長＝０．５ｕの場合に出力温度係数はＤ１からＤ２に減少する負の温度係数、Ｑ３，Ｑ４、Ｄ３，Ｄ４はＭ４のチャンネル長＝５ｕの場合、Ｄ３からＤ４に増加する正の温度係数をそれぞれ有することがわかる。
【００４２】
図１２はNMOSFETのドレイン電流−ゲート電圧特性を示す。
図示されないが試験FETの主要パラメータは
ゲート酸化膜厚TOX=１４ｎｍ、閾値Vth0=１５０ｍＶ、チャンネル長L=１ｕ、チャンネル幅Ｗ＝１０ｕである。
閾値Vth0の定義方法はｇｍマックス法による。
Vth0=（VT-VDS/２）――式１
式１においてVTはｇｍ曲線が最大値を示す点のVgs-Ids曲線の接線と横軸VGS軸との交点の電圧と定義されている。
ＩＤ１とＭＧ１は温度９０度の時、ＩＤ２とＧＭ２は温度−２０度のときのドレイン電流と増幅度をそれぞれ示す。図１２よりゲート電圧が閾値Ｖｔｈ０以下であっても増幅度、ドレイン電流ともにゼロでない値を有する。
【００４３】
図１２においてＩＤ１とＩＤ２は交点が存在する。この交点では温度係数がゼロでありゲート電圧ＶＧがそれ以上では正の温度係数、それ以下では負の温度係数を持つことが旧知のこととして知られていた。本発明はこの性質を利用し正負平坦な温度係数を有する極低電圧で動作可能な電圧検出回路を実現する回路構成を新規に考案されたものである。
【００４４】
図１５は本発明にかかわる電源電圧検出器の温度によるＤＣ動作解析波形を示す。
横軸は電源電圧で縦軸はＦＢ出力端子電圧と出力端子ＶＤＯの電圧を示す。
曲線３１，３２，３３はＦＢ出力端子電圧すなわち比較器の入力電圧を示す。
曲線３４，３５，３６は出力電圧ＶＤＯを示す。曲線３４は３５と３６の間の曲線を指し示す。曲線３１と３４は温度９０度の時、３２と３５は温度３０度の時、３３と３６は温度−２０度の時をそれぞれ示す。
この時Ｍ４のチャンネル長は１．５ｕあり、−２０度の出力曲線３６と９０度の出力曲線３４が接近していて平坦な温度特性を示している。
【００４５】
図１６は本発明にかかわる電源電圧検出器の温度によるＤＣ動作解析波形を示し、図１０の比較器のＭ４チャンネル長が大きい５ｕの場合での波形図である。
横軸は電源電圧で縦軸はＦＢ出力端子電圧と出力端子ＶＤＯの電圧を示す。
曲線２１，２２，２３はＦＢ出力端子電圧すなわち比較器の入力電圧を示す。
曲線２４，２５，２６は出力電圧ＶＤＯを示す。
２１と２４は温度９０度の時、２２と２５は温度３０度の時、２３と２６は温度−２０度の時をそれぞれ示す。
図１６では温度９０度の時の出力２４が−２０度の出力２６よりも図１５に比べて大きく低下していて負の温度係数を有していることが読み取れる。
【００４６】
本発明の1形態によれば、０．３Ｖ以下の極低電源電圧を確実に検出することが出来その温度係数をトランジスタのサイズ比で決めることが出来るので、環境発電に用いられる発電素子から昇圧する回路の誤動作を防止する制御信号を出力することができる。
【００４７】
本発明の1形態はＮ型ＦＥＴで実施例を示したが、同様の作用をＰ型ＦＥＴで実現できることは容易に推察される範疇である。また図８、９、１０の例示回路においてＦＥＴのチャンル長を変化させると諸特性が調整できるのでポリシリコンフューズをレーザーで切断する機能を付加することも容易に推察される範疇である。
【図面の簡単な説明】
【００４８】
【図１】従来の電源電圧検出器のブロック図を示す。
【図２】従来の電源電圧比較器の回路図を示す。
【図３】従来の基準電圧発生器の回路図を示す。
【図４】従来の電源電圧検出器動作解析波形図を示す。
【図５】太陽電池の温度による発電特性を示す。
【図６】従来例文献３の電源電圧検出器動作解析波形図を示す。
【図７】基準器の回路図を示す。
【図８】電源電圧検出器の回路図を示す。
【図９】別の電源電圧検出器の回路図を示す。
【図１０】比較器の回路図を示す。
【図１１】緩衝器の回路図を示す。
【図１２】Ｎ型ＦＥＴのドレイン電流と増幅度−ゲート電圧特性を示す。
【図１３】本発明の比較器と比較器回路のＭ３のソース端子をＩＮ端子でなくＶＳＳ端子に通常接続した２段増幅器のＤＣ動作解析波形を示す。
【図１４】本発明にかかわる比較器の温度によるＤＣ動作解析波形を示す。
【図１５】本発明にかかわる電源電圧検出器の温度係数が平坦な場合のＤＣ動作解析波形を示す。
【図１６】本発明にかかわる電源電圧検出器の温度係数が負の場合のＤＣ動作解析波形を示す。
【符号の説明】
【００４９】
ＶＤＤ，ＶＳＳ： 入力端子
ＶＤＯもしくはＶＤｏｕｔ：出力端子
ＶＲ：基準電圧
ＦＢ：電源電圧検出出力
Ｕ１： 比較器
Ｕ２： 基準電圧発生器
Ｕ７４： 比較器
Ｕ７５： 電源電圧検出器
Ｕ７６： 緩衝器
Ｍ１〜Ｍ１３： ＭＯＳＦＥＴ
Ｎ１〜Ｎ７：ＮＭＯＳエンハンスメントＦＥＴ
Ｐ１〜Ｐ６：ＰＭＯＳエンハンスメントＦＥＴ
ＮＥ１： ＮＭＯＳエンハンスメントＦＥＴ
ＮＤ１： ＮＭＯＳデプレションＦＥＴ
Ｒ１〜Ｒ８：抵抗体
【技術分野】
【０００１】
本発明は、単一セルもしくは並列セルの太陽電池や燃料電池などの環境発電に必要な極低電源電圧検出回路もしくは極低電圧リセット回路に関するものである。
【背景技術】
【０００２】
非炭素エネルギー利用を促進することは非常に重要な課題である。太陽光発電、熱発電、電波発電、振動発電、風力発電などの再生可能な非炭素エネルギー源から電力を発生する環境発電が大きな研究テーマとしてとりあげられている。発電したエネルギーは電力として配電されもしくはリチューム電池などの2次電池に充電されて蓄えられて利用される。
【０００３】
充電に際して充電電流と充電電圧は正確に管理される必要がある。2次電池は異常な充電電流や充電電圧で発火、破壊などの障害を起こす。
【０００４】
環境発電源は非常に低い電圧した出力しないものがほとんどである。
例えば単一セル太陽電池の発生するエネルギーは最大電力を出力する最大電力点を有することが知られている。
【０００５】
この最大電力点の電圧は０．２５Ｖ〜０．４５Ｖ程度で非常に低く通常の製造工程では正常に動作する回路を集積回路に実現することは不可能であった。そのために太陽電池を直列に接続して発電電圧を高くする必要があった。
【０００６】
そのため太陽電池をレーザーでカットしてそれを配線で接続する加工工程が必要になり太陽電池パネルのコストを増加させる要因になっている。
【０００７】
また直列接続された太陽電池は直列セルの一つでも影に隠れると発電しなくなる。部分影対策が必要になってくる。
【０００８】
この問題を回避する追加の制御回路が必要となりやはりコスト増加の要因になっていた。ここにコスト面と利便性から単一セルの極低電圧から動作する回路の必要性が重要となってきていた。
【０００９】
太陽電池はＣＯ２を排出しないエネルギー源として広く利用されているが、携帯機器（例えば携帯電話や携帯パソコン）にはその出力エネルギーを効率よく充電する技術がコスト増加になりまた充電のために消費電流が増加するので携帯機器には広く利用されるにはいたっていない。
【００１０】
ちなみに２０億台の携帯電話と２０億台のノートＰＣが稼動しているとすると１０００万ＫＷの電力が消費されている計算になり、これは火力発電所１０機の発電量に相当する大きな量である。
【００１１】
本発明はあらゆる電子装置に使われる充電器にＣＯ２を発生しないエネルギーから充電することで地球のエネルギー節減に貢献しようとするものである。
【００１２】
単一セルの太陽電池で利用する様々な提案がなされている。しかしながら起動時に起動用の高い電圧源が別途必要だったり、高価な製造工程が必要だったり完全に単一セルで起動し動作する提案は見出せなかった。
【００１３】
本発明は通常の製造工程で製造可能であり、太陽電池パネルの製造コストをまったく増加させることなく、単一セルの太陽電池からエネルギーを取り出すために極低電圧を正確に検出する回路構成を実現するものである。
【００１４】
極低電圧動作を実現する先行技術は以下の特許文献のような例がある。これらはある程度の動作を実現していて有効性が認められる。ところがアナログ回路の場合VTH以下の動作をさせると動作点や出力の大きな温度変動は避けられず、幅広く利用されるにはいたっていない。
【先行技術文献】
【特許文献】
【００１５】
【特許文献１】US 7349190B1、Cypress。
【特許文献２】US 6147521、SGT。
【特許文献３】US 6834670MICROCHIP
【特許文献４】特許公報3128522、SII。
【特許文献５】特許公報3343168、DVE。
【特許文献６】特許公報 平４-65546、松浦。
【特許文献７】特許公報 4223041、ＮＴＴ。
【発明の概要】
【発明が解決しようとする課題】
【００１６】
環境発電素子例えば太陽電池や燃料電池は単一セルでは出力電圧が０．３Vから０．６Vと非常に低くその電圧を昇圧してエネルギーを2次電池に蓄積する場合、昇圧回路が０．３V以下での極低電圧領域で誤動作する問題を防止しないと2次電池例えばリチューム電池などは発火もしくは破壊して復活しなくなる危険がある。また燃料電池は過放電である電圧以下に放電すると復帰することが出来なくなるので極低電圧を検出して昇圧充電回路の誤動作を防止することは必須命題である。
【００１７】
従来の方法でも単に低い電圧を検出することは検出回路の印加電圧が高ければ可能であったが検出回路電源が０．３V以下の電源電圧を検出する電圧検出回路は実現されていなかった。従来技術の延長線上ではVTHを非常に低いトランジスタを利用しても動作点や出力の温度変動が大きく出るので実用化するには別途温度感応素子で温度変動を吸収して温度安定度を補正する必要があった。
【００１８】
本発明が解決しようとする課題は、特殊な製造工程を用いずに温度センサー無しに温度による特性変動が少ない、０．３Ｖ以下の極低電圧で確実に動作する電圧検出回路構成を実現することである。
【発明の開示】
【課題を解決するための手段】
【００１９】
上記課題を解決するため、負の温度係数を有する電源電圧検出器と正負の温度係数を有する比較器とならなり二つの温度係数の差で負の温度係数と平坦な温度係数をＦＥＴ素子のチャンネル長を調整することによって発生する極低電圧で電源電圧検出回路を実現する。
【００２０】
本発明の一形態によれば、（ａ）太陽電池などの再生可能エネルギー源が接続される第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）とを有し、第一の電源端子と第二の電源端子と間に接続される、（ｂ）出力端子（ＦＢ）を有する非直線分圧電圧を発生する電源電圧検出器Ｕ７５と、（ｃ）所定の反転閾値を有し入力端子（ＩＮ）と第１の出力端子（Ｑ）と第２の出力端子（ＱＸを有する比較器Ｕ７４、と（ｄ）該比較器出力を増幅する緩衝増幅器Ｕ７６の出力（ＶＤＯ）からなる極低電圧検出回路であって、
前記電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１）と第１型の第２のＦＥＴ素子（Ｍ２）とからなり第１ＦＥＴ素子（Ｍ１）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続され、電源電圧検出器Ｕ７５の出力端子（ＦＢ）電圧は第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）との電位差に対して比例する領域と反比例する領域を有し前記２つの領域の間で前記出力（ＦＢ）電圧は頂点を有し該頂点の出力端子（ＦＢ）電圧は負の温度係数を有し、
前記比較器Ｕ７４は第１型の第３ＦＥＴ素子（Ｍ３）と第１型の第４のＦＥＴ素子（Ｍ４）と第２型の第５ＦＥＴ素子（Ｍ５）と第２型の第６のＦＥＴ素子（Ｍ６）とからなり、
第３ＦＥＴ素子（Ｍ３）のソース端子は入力端子（ＩＮ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、
第４ＦＥＴ素子（Ｍ４）のソース端子は第１の電源端子（ＶＳＳ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、第５ＦＥＴ素子（Ｍ５）のソース端子は第２の電源端子（ＶＤＤ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、
第６ＦＥＴ素子（Ｍ６）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、
該比較器Ｕ７４の出力（Ｑ）は入力ＩＮと同位相で出力（ＱＸ）は入力ＩＮと逆位相の電圧レベルを増幅し入力ＩＮ電圧に対して出力ＱＸが反転する閾値をＶＴｉｎとすると、入力閾値ＶＴｉｎは第４ＦＥＴ素子（Ｍ４）の閾値よりも低い値であって、第４ＦＥＴ素子（Ｍ４）のチャンネル長Ｌに対して前記入力閾値ＶＴｉｎの温度係数がほぼゼロの値（Ｌ０）を有しチャンネル長ＬがＬ０よりも大きい場合には正の温度係数を有しチャンネル長ＬがＬ０よりも小さい場合には負の温度係数を有し、
電圧比較器出力Ｑが、
Ｌ＜Ｌ０の場合ＶＤｏｕｔが負の温度係数
Ｌ＞Ｌ０の場合ＶＤｏｕｔが正の温度係数
であることに特徴を有するものである。
本発明の第二形態によれば、請求項１において、
電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１１）と第１型の第２のＦＥＴ素子（Ｍ１２）と第１型の第３のＦＥＴ素子（Ｍ１３）と
からなり第１ＦＥＴ素子（Ｍ１１）及び第３のＦＥＴ素子（Ｍ１３）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ１２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続されることに特徴を有するものである。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して、本発明を詳細に説明する。図面を通じて、同様な要素には同様な参照符号が付されている。
【００２２】
説明の便宜上、本発明の適用対象である従来の電圧検出回路の具体例についてまず説明する。
【００２３】
図１は従来の電源電圧検出回路の具体例を示す。
図１において、従来例に係る電源電圧検出回路はは電源端子VDD、VSSを有する。電源端子VDDとVSS間には、電源電圧と基準グランドが接続される。
ＶＳＳが基準グランドの場合にはＶＤＤは正の電位、ＶＤＤが基準グランドの場合にはＶＳＳには負の電位が供給される。
【００２４】
従来例の電源電圧検出回路は、比較器Ｕ１、分圧抵抗R1とR2、基準電圧器Ｕ２から構成される。分圧抵抗R1とR2で分圧した電圧ＦＢと基準電圧発生器Ｕ２の出力ＶＲと比較してＦＢ＞VRの時に出力ＶＤｏｕｔが変化して電源電圧検出が行われる。
【００２５】
比較回路Ｕ１のトランジスタ素子回路図は図２に例示される。ＦＥＴ素子が３段直列に構成さされるのでP型FET Ｐ１とＰ２の閾値をＶＴｐ、Ｎ型FET Ｎ１〜Ｎ３の閾値をＶｔｎとすると最低動作電圧はＶｔｐ＋２＊Ｖｔｎで決まるので極低電圧例えば０．２Ｖで動作させるためには、
おおむねＶｔｐ＋Ｖｔｎ＜０．２Ｖにする必要がある。
【００２６】
図４は従来例の動作波形図を示す。図４において、横軸は電源電圧を示す。４１，４２，４３は温度９０度、３０度、−２０度時のＲ１とＲ２の分圧電圧、基準電圧発生器U2の出力電圧ＶＲ、４２は検出出力電圧をそれぞれ示す。温度によって変化しないで重なり合っているので一つしか表示されない。従来の電源電圧検出回路では温度係数は平坦になるもののＦＥＴのＶＴＨを０．１５Ｖ程度まで下げても電源電圧が０．８Ｖ程度まで上昇しないと動作は困難であることが理解できる。
【００２７】
図５はシリコン単結晶太陽電池の電流電圧特性の一例を示す。横軸は発電電圧を縦軸は出力電流をそれぞれ示す。
特性曲線５０，５１、５２は温度が０度、３０度、６０度の時の発電特性を、特性曲線５３，５４、５５は温度が０度、３０度、６０度の時の発電効率特性を示す。
【００２８】
太陽電池パネルはその温度によって発電電圧と最大発電動作点が低下する。
太陽電池はＰ−Ｎダイオードなので−２ｍＶ／度で電圧が低下する。したがって検出電圧を同様な温度係数で下げてやれば発電領域を温度によらず広く確保できる。したがって単一セルの太陽電池では０．２V程度の極低電圧でマイナスの温度係数で電源電圧を検出して誤動作を防止することは非常に重要である。
また図示しないが太陽電池パネルに照射される光量が減少しても温度ほどではないが出力電圧が低下する傾向がある。
【００２９】
太陽電池パネルの出力電圧は昇圧回路の入力電圧に供給されて２次電池に充電される。昇圧回路に限らず電子回路は極低電圧では誤動作もしくは異常動作状態になることがあるので誤動作防止することが必須である。しかし極低電圧を検出しないことには誤動作防止は実現しないので、極低電圧を検出することも必須である。
【００３０】
したがって太陽電池パネルの出力と動作点が一定値以下例えば図５の例では２００ｍＶ以下で電圧検出して昇圧回路や充電制御にその状態を知らせてやる事が必須になってくる。ここに０．３Ｖ以下の極低電圧で確実に動作する極低電圧検出回路が必要であることが理解される。
【００３１】
参考文献に１，２、３にはその低電圧検出に関する具体的提案がされているが、電源電圧範囲は、文献１においては０．９〜２Ｖ、文献２においては２．５Ｖ程度、文献３においては２Ｖ程度の検出電圧が明示されている。しかし単一太陽電池セルに必要な０．３Ｖ以下の極低電圧には利用が出来ない。
【００３２】
図６は文献１の実施例の直流特性を再現したシミュレーション波形図を示し、横軸は電源電圧、縦軸は電圧を表す。
図中６０と６１は温度９０度と−２０度電源電圧検出回路の出力波形をそれぞれ示す。６２と６３は温度９０度と−２０度時の基準電圧回路の出力波形をそれぞれ示す。６４と６５は温度９０度と−２０度時の比較回路の出力波形をそれぞれ示す。１．０〜１．２Ｖで電源電圧が検出されていることがわかる。
６０と６２交点で出力ＶＤＯ６４が反転している、６１と６３交点で出力ＶＤＯ６５が反転している、ことがグラフから読み取れる。
【００３３】
図６において曲線６２と６３からも理解できるように電源電圧が０．７Ｖ以上でないと基準電圧が一定値にならない。これはＭＯＳＦＥＴに共通の特性でありソースドレイン間の電圧がある電圧以上にならないと定電流特性が現れる飽和領域にならないことによるものである。この性質はＦＥＴ素子の閾値ＶＴＨを下げても同様であり、デプレションかエンハンスメントかによっても同じであり飽和領域はソースドレイン間の電圧がある電圧以上である必要がある。したがって飽和領域を利用する従来の電圧検出回路は０．３Ｖ以下の極低電圧には適用することはＭＯＳＦＥＴの基本的物理特性から不可能であった。
【００３４】
参考文献に４，５，６においては基準電圧の温度係数を限りなく平坦に近づけるための提案がされているが、電源電圧が０．３Ｖの極低電圧では電源電圧対出力電圧も温度係数を一定には出来ないことも示されている。
参考文献に７においては極低電圧を検出して昇圧回路を制御することが記載されているが極低電圧を検出する具体的方策が明示はされていない。
【００３５】
本発明の第１の側面によれば、極低電圧で確実に電源電圧検出動作を保証しかつ温度による出力変動を平坦にもしくは負に設定することが可能な極低電源電圧検出回路が提供される。これについて、図７−図１６を参照して説明する。
【００３６】
図７は本発明の第１の実施形態に係る極低電圧検出のブロック構成図を示したもので、電源電圧検出器Ｕ７５と比較器Ｕ７４と緩衝器Ｕ７６からなる。
電源電圧検出器Ｕ７５は図８に示すようにＮチャンネルエンハンスメントＭＯＳＦＥＴ Ｍ２とＮチャンネルデプレションＭＯＳＦＥＴ Ｍ１とからなる。
図９はＮチャンネルエンハンスメントＭＯＳＦＥＴ Ｍ１１とＮチャンネルデプレションＭＯＳＦＥＴ Ｍ１２、Ｍ１３とからなる。図８の電源電圧検出回路に温度係数補正用にM13が追加されている。
この電源電圧検出器Ｕ７５の出力特性は常に一定の電圧を出力するのでなく電源電圧が極低電圧の時に図１５の３１，３２，３３に示すように山型の曲線を出力する。電源電圧検出器Ｕ７５は温度が上昇すると頂点の出力電圧は低下する負の温度係数を有する。
【００３７】
図１０は比較器のトランジスタ回路図を示す。
Ｍ５とＭ６はＰチャンネルエンハンスメントＭＯＳＦＥＴ
Ｍ３とＭ４はＮチャンネルエンハンスメントＭＯＳＦＥＴ
Ｍ４のゲートとＭ３のソース端子が入力端子ＩＮに接続されている。入力ＩＮの電位が上昇したときＭ４に対しては電流を増加する方向にＭ３に対しては電流を減らす方向に作用するので出力ＱＸ変化と同位相で作用して通常の２段バッファーよりも入力感度が高い。入力ＩＮに極微小の信号が加えられると、出力Ｑは普通の2段増幅器よりも大きな増幅率を示す。
【００３８】
ＱＸの反転電圧はＭ６とＭ４の電流駆動能力比すなわちＦＥＴ素子のチャンネル長の比で決まるのでＭ４のサイズを変化させると正の温度係数にも負の温度係数にも設定することができしたがってほぼ温度傾斜を平坦に設定することが可能である。
図１３は本発明の比較器と比較器回路のＭ３のソース端子をＩＮ端子でなくＶＳＳ端子に通常接続した２段増幅器のＤＣ動作解析波形を示す。
このときＭ４のチャンネル長
Ｌ＝２．０ｕ、Ｗ＝は５ｕ
Ｍ６のサイズは
Ｌ＝１０ｕ、Ｗ＝は２ｕである。
１ｕは１ミクロン＝１０−Ｅ６ｍを表す。
横軸は入力端子の電圧で縦軸は８１、８２、８３、８４はM5のソース端子をVSSに接続した場合の通常の２段増幅器を構成した場合の出力波形を示す。出力波形８５，８６，８７，８８は本発明の図１４比較器の出力波形を示す。８２，８４，８６，８８は温度−２０度のとき、８１，８３，８５，８７は温度が９０度の時を示す。
【００３９】
中間出力Qが通常接続の場合の波形８１，８３が大きくずれているのに対して本発明の構成では８５と８７が接近していてと反転電圧が３８ｍV程度でありソース端子をIN端子に接続することによって望ましい効果が得られていることが理解できる。
【００４０】
図１４は本発明における比較器の温度によるＤＣ動作解析波形を示す。
横軸は入力端子ＩＮの電圧で縦軸は出力端子Ｑと最終出力端子の電圧ＶＤＯを示す。Ｑ１、Ｑ２、Ｑ３、Ｑ４は出力端子Ｑの電圧、 Ｄ１、Ｄ２、Ｄ３、Ｄ４は出力端子ＶＤＯ出力波形を示す。
【００４１】
Ｑ１とＤ１、Ｑ３とＤ３は温度が−２０度、Ｑ２とＤ２、Ｑ４とＤ４は温度が９０度の場合、Ｑ１，Ｑ２，Ｄ１，Ｄ２はＭ４のチャンネル長＝０．５ｕの場合に出力温度係数はＤ１からＤ２に減少する負の温度係数、Ｑ３，Ｑ４、Ｄ３，Ｄ４はＭ４のチャンネル長＝５ｕの場合、Ｄ３からＤ４に増加する正の温度係数をそれぞれ有することがわかる。
【００４２】
図１２はNMOSFETのドレイン電流−ゲート電圧特性を示す。
図示されないが試験FETの主要パラメータは
ゲート酸化膜厚TOX=１４ｎｍ、閾値Vth0=１５０ｍＶ、チャンネル長L=１ｕ、チャンネル幅Ｗ＝１０ｕである。
閾値Vth0の定義方法はｇｍマックス法による。
Vth0=（VT-VDS/２）――式１
式１においてVTはｇｍ曲線が最大値を示す点のVgs-Ids曲線の接線と横軸VGS軸との交点の電圧と定義されている。
ＩＤ１とＭＧ１は温度９０度の時、ＩＤ２とＧＭ２は温度−２０度のときのドレイン電流と増幅度をそれぞれ示す。図１２よりゲート電圧が閾値Ｖｔｈ０以下であっても増幅度、ドレイン電流ともにゼロでない値を有する。
【００４３】
図１２においてＩＤ１とＩＤ２は交点が存在する。この交点では温度係数がゼロでありゲート電圧ＶＧがそれ以上では正の温度係数、それ以下では負の温度係数を持つことが旧知のこととして知られていた。本発明はこの性質を利用し正負平坦な温度係数を有する極低電圧で動作可能な電圧検出回路を実現する回路構成を新規に考案されたものである。
【００４４】
図１５は本発明にかかわる電源電圧検出器の温度によるＤＣ動作解析波形を示す。
横軸は電源電圧で縦軸はＦＢ出力端子電圧と出力端子ＶＤＯの電圧を示す。
曲線３１，３２，３３はＦＢ出力端子電圧すなわち比較器の入力電圧を示す。
曲線３４，３５，３６は出力電圧ＶＤＯを示す。曲線３４は３５と３６の間の曲線を指し示す。曲線３１と３４は温度９０度の時、３２と３５は温度３０度の時、３３と３６は温度−２０度の時をそれぞれ示す。
この時Ｍ４のチャンネル長は１．５ｕあり、−２０度の出力曲線３６と９０度の出力曲線３４が接近していて平坦な温度特性を示している。
【００４５】
図１６は本発明にかかわる電源電圧検出器の温度によるＤＣ動作解析波形を示し、図１０の比較器のＭ４チャンネル長が大きい５ｕの場合での波形図である。
横軸は電源電圧で縦軸はＦＢ出力端子電圧と出力端子ＶＤＯの電圧を示す。
曲線２１，２２，２３はＦＢ出力端子電圧すなわち比較器の入力電圧を示す。
曲線２４，２５，２６は出力電圧ＶＤＯを示す。
２１と２４は温度９０度の時、２２と２５は温度３０度の時、２３と２６は温度−２０度の時をそれぞれ示す。
図１６では温度９０度の時の出力２４が−２０度の出力２６よりも図１５に比べて大きく低下していて負の温度係数を有していることが読み取れる。
【００４６】
本発明の1形態によれば、０．３Ｖ以下の極低電源電圧を確実に検出することが出来その温度係数をトランジスタのサイズ比で決めることが出来るので、環境発電に用いられる発電素子から昇圧する回路の誤動作を防止する制御信号を出力することができる。
【００４７】
本発明の1形態はＮ型ＦＥＴで実施例を示したが、同様の作用をＰ型ＦＥＴで実現できることは容易に推察される範疇である。また図８、９、１０の例示回路においてＦＥＴのチャンル長を変化させると諸特性が調整できるのでポリシリコンフューズをレーザーで切断する機能を付加することも容易に推察される範疇である。
【図面の簡単な説明】
【００４８】
【図１】従来の電源電圧検出器のブロック図を示す。
【図２】従来の電源電圧比較器の回路図を示す。
【図３】従来の基準電圧発生器の回路図を示す。
【図４】従来の電源電圧検出器動作解析波形図を示す。
【図５】太陽電池の温度による発電特性を示す。
【図６】従来例文献３の電源電圧検出器動作解析波形図を示す。
【図７】基準器の回路図を示す。
【図８】電源電圧検出器の回路図を示す。
【図９】別の電源電圧検出器の回路図を示す。
【図１０】比較器の回路図を示す。
【図１１】緩衝器の回路図を示す。
【図１２】Ｎ型ＦＥＴのドレイン電流と増幅度−ゲート電圧特性を示す。
【図１３】本発明の比較器と比較器回路のＭ３のソース端子をＩＮ端子でなくＶＳＳ端子に通常接続した２段増幅器のＤＣ動作解析波形を示す。
【図１４】本発明にかかわる比較器の温度によるＤＣ動作解析波形を示す。
【図１５】本発明にかかわる電源電圧検出器の温度係数が平坦な場合のＤＣ動作解析波形を示す。
【図１６】本発明にかかわる電源電圧検出器の温度係数が負の場合のＤＣ動作解析波形を示す。
【符号の説明】
【００４９】
ＶＤＤ，ＶＳＳ： 入力端子
ＶＤＯもしくはＶＤｏｕｔ：出力端子
ＶＲ：基準電圧
ＦＢ：電源電圧検出出力
Ｕ１： 比較器
Ｕ２： 基準電圧発生器
Ｕ７４： 比較器
Ｕ７５： 電源電圧検出器
Ｕ７６： 緩衝器
Ｍ１〜Ｍ１３： ＭＯＳＦＥＴ
Ｎ１〜Ｎ７：ＮＭＯＳエンハンスメントＦＥＴ
Ｐ１〜Ｐ６：ＰＭＯＳエンハンスメントＦＥＴ
ＮＥ１： ＮＭＯＳエンハンスメントＦＥＴ
ＮＤ１： ＮＭＯＳデプレションＦＥＴ
Ｒ１〜Ｒ８：抵抗体
【特許請求の範囲】
【請求項１】
（ａ）太陽電池などの環境発電源が接続される第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）とを有し、第一の電源端子と第二の電源端子と間に接続される、（ｂ）出力端子（ＦＢ）を有する非直線分圧電圧を発生する電源電圧検出器Ｕ７５と、（ｃ）所定の反転閾値を有する入力端子（ＩＮ）と第１の出力端子（Ｑ）と第２の出力端子（ＱＸを有する比較器Ｕ７４、と（ｄ）該比較器出力を増幅する緩衝増幅器Ｕ７６の出力（ＶＤＯ）からなる極低電圧検出回路であって、
前記電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１）と第１型の第２のＦＥＴ素子（Ｍ２）とからなり第１ＦＥＴ素子（Ｍ１）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続され、電源電圧検出器Ｕ７５の出力端子（ＦＢ）電圧は第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）との電位差に対して比例する領域と反比例する領域を有し前記２つの領域の間で前記出力（ＦＢ）電圧は頂点を有し該頂点の出力端子（ＦＢ）電圧は負の温度係数を有し、
前記比較器Ｕ７４は第１型の第３ＦＥＴ素子（Ｍ３）と第１型の第４のＦＥＴ素子（Ｍ４）と第２型の第５ＦＥＴ素子（Ｍ５）と第２型の第６のＦＥＴ素子（Ｍ６）とからなり、
第３ＦＥＴ素子（Ｍ３）のソース端子は入力端子（ＩＮ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、
第４ＦＥＴ素子（Ｍ４）のソース端子は第１の電源端子（ＶＳＳ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、第５ＦＥＴ素子（Ｍ５）のソース端子は第２の電源端子（ＶＤＤ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、第６ＦＥＴ素子（Ｍ６）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、
該比較器Ｕ７４の出力（Ｑ）は入力ＩＮと同位相で出力（ＱＸ）は入力ＩＮと逆位相の電圧レベルを増幅し入力ＩＮ電圧に対して出力ＱＸが反転する閾値をＶＴｉｎとすると、入力閾値ＶＴｉｎは第４ＦＥＴ素子（Ｍ４）の閾値よりも低い値であって、第４ＦＥＴ素子（Ｍ４）のチャンネル長Ｌに対して前記入力反転閾値ＶＴｉｎの温度係数がほぼゼロの値（Ｌ０）を有しチャンネル長ＬがＬ０よりも大きい場合には正の温度係数を有しチャンネル長ＬがＬ０よりも小さい場合には負の温度係数を有し、
電圧比較器出力Ｑが、
Ｌ＜Ｌ０の場合ＶＤｏｕｔが負の温度係数
Ｌ＞Ｌ０の場合ＶＤｏｕｔが正の温度係数
であることに特徴を有する極低電圧検出回路。
【請求項２】
請求項１において、
電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１１）と第１型の第２のＦＥＴ素子（Ｍ１２）と第１型の第３のＦＥＴ素子（Ｍ１３）と
からなり第１ＦＥＴ素子（Ｍ１１）及び第３のＦＥＴ素子（Ｍ１３）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ１２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続されることに特徴を有する極低電圧検出回路。
【請求項１】
（ａ）太陽電池などの環境発電源が接続される第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）とを有し、第一の電源端子と第二の電源端子と間に接続される、（ｂ）出力端子（ＦＢ）を有する非直線分圧電圧を発生する電源電圧検出器Ｕ７５と、（ｃ）所定の反転閾値を有する入力端子（ＩＮ）と第１の出力端子（Ｑ）と第２の出力端子（ＱＸを有する比較器Ｕ７４、と（ｄ）該比較器出力を増幅する緩衝増幅器Ｕ７６の出力（ＶＤＯ）からなる極低電圧検出回路であって、
前記電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１）と第１型の第２のＦＥＴ素子（Ｍ２）とからなり第１ＦＥＴ素子（Ｍ１）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続され、電源電圧検出器Ｕ７５の出力端子（ＦＢ）電圧は第一の電源端子（ＶＳＳ）と第二の電源端子（ＶＤＤ）との電位差に対して比例する領域と反比例する領域を有し前記２つの領域の間で前記出力（ＦＢ）電圧は頂点を有し該頂点の出力端子（ＦＢ）電圧は負の温度係数を有し、
前記比較器Ｕ７４は第１型の第３ＦＥＴ素子（Ｍ３）と第１型の第４のＦＥＴ素子（Ｍ４）と第２型の第５ＦＥＴ素子（Ｍ５）と第２型の第６のＦＥＴ素子（Ｍ６）とからなり、
第３ＦＥＴ素子（Ｍ３）のソース端子は入力端子（ＩＮ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、
第４ＦＥＴ素子（Ｍ４）のソース端子は第１の電源端子（ＶＳＳ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、第５ＦＥＴ素子（Ｍ５）のソース端子は第２の電源端子（ＶＤＤ）、ゲート端子は第２の出力端子（ＱＸ）にドレイン端子は第１の出力端子（Ｑ）に接続され、第６ＦＥＴ素子（Ｍ６）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は入力端子（ＩＮ）にドレイン端子は第２の出力端子（ＱＸ）に接続され、
該比較器Ｕ７４の出力（Ｑ）は入力ＩＮと同位相で出力（ＱＸ）は入力ＩＮと逆位相の電圧レベルを増幅し入力ＩＮ電圧に対して出力ＱＸが反転する閾値をＶＴｉｎとすると、入力閾値ＶＴｉｎは第４ＦＥＴ素子（Ｍ４）の閾値よりも低い値であって、第４ＦＥＴ素子（Ｍ４）のチャンネル長Ｌに対して前記入力反転閾値ＶＴｉｎの温度係数がほぼゼロの値（Ｌ０）を有しチャンネル長ＬがＬ０よりも大きい場合には正の温度係数を有しチャンネル長ＬがＬ０よりも小さい場合には負の温度係数を有し、
電圧比較器出力Ｑが、
Ｌ＜Ｌ０の場合ＶＤｏｕｔが負の温度係数
Ｌ＞Ｌ０の場合ＶＤｏｕｔが正の温度係数
であることに特徴を有する極低電圧検出回路。
【請求項２】
請求項１において、
電源電圧検出器Ｕ７５は第１型の第１ＦＥＴ素子（Ｍ１１）と第１型の第２のＦＥＴ素子（Ｍ１２）と第１型の第３のＦＥＴ素子（Ｍ１３）と
からなり第１ＦＥＴ素子（Ｍ１１）及び第３のＦＥＴ素子（Ｍ１３）のソース端子は第１の電源端子（ＶＳＳ）にゲート端子は第２の電源端子（ＶＤＤ）にドレイン端子は電源電圧検出器Ｕ７５の出力端子（ＦＢ）接続され、第２ＦＥＴ素子（Ｍ１２）のソース端子は第２の電源端子（ＶＤＤ）に、ゲート端子は第１の電源端子（ＶＳＳ）にドレイン端子は電源電圧検出器の出力端子（ＦＢ）に接続されることに特徴を有する極低電圧検出回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−１４５２０５（Ｐ２０１１−１４５２０５Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−７００４（Ｐ２０１０−７００４）
【出願日】平成２２年１月１５日（２０１０．１．１５）
【出願人】（５１００１５４１９）ノーベルパワーソーラー株式会社 (5)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１５日（２０１０．１．１５）
【出願人】（５１００１５４１９）ノーベルパワーソーラー株式会社 (5)
【Ｆターム（参考）】
[ Back to top ]