欠陥検査方法、半導体装置の製造方法及び欠陥検査装置
【課題】欠陥検出の精度を向上させることのできる欠陥検査方法を提供する。
【解決手段】ウェハ上に欠陥があるか否かを検査する第１の欠陥検査処理（ステップＳ１１）を実行した後、その第１の欠陥検査処理にて検出された欠陥により、不良チップを判定する（ステップＳ１２，Ｓ１３）。続いて、不良チップを除いて、その不良チップに隣接するチップに欠陥があるか否かを、第１の欠陥検査処理よりも検査感度を上げて検査する（ステップＳ１６）。
【解決手段】ウェハ上に欠陥があるか否かを検査する第１の欠陥検査処理（ステップＳ１１）を実行した後、その第１の欠陥検査処理にて検出された欠陥により、不良チップを判定する（ステップＳ１２，Ｓ１３）。続いて、不良チップを除いて、その不良チップに隣接するチップに欠陥があるか否かを、第１の欠陥検査処理よりも検査感度を上げて検査する（ステップＳ１６）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、欠陥検査方法、半導体装置の製造方法及び欠陥検査装置に関するものである。
【背景技術】
【０００２】
近年の半導体装置の製造工程では、導電パターンの高集積化が進んでいる。このため、導電パターンに異物等が付着して回路がショートしていないか等を確認する欠陥検査の重要性が増している。
【０００３】
従来の欠陥検査は、半導体装置の製造過程において半導体ウェハ上に付着した異物や半導体パターンの不良等の欠陥をインラインで検査していた。このような検査工程では、欠陥検査装置によって欠陥の座標が取得され、欠陥が検出された箇所については、光学顕微鏡や走査型電子顕微鏡などによる詳細な観察が行われる。このインライン欠陥検査で得られた欠陥情報を用いて、プロセス条件の調整やプロセス状態の問題点を感知するといった製造工程へのフィードバックが行われる。
【０００４】
ここで、欠陥の有無を判定する方法としては、半導体ウェハ表面の外観を撮像し、画像データに基づいて得られる輝度信号を利用することが知られている（例えば、特許文献１参照）。この判定方法では、検査対象となる部分の輝度信号と、比較基準となる部分の輝度信号との差分が予め設定された欠陥検出用の閾値以上であれば欠陥であると判定していた。
【０００５】
また、欠陥の有無を判定する別の方法としては、半導体ウェハ表面にレーザ光を照射し、そのレーザ照射によって生じる散乱光を利用することが知られている（例えば、特許文献２参照）。この判定方法では、検出した散乱光の強度が予め設定された欠陥検出用の閾値以上であれば欠陥であると判定していた。
【０００６】
これらの判定方法では、半導体ウェハの表面からの散乱光の強度や画像データの輝度を閾値と比較し、その比較結果から欠陥を検出している。このため、閾値が大きすぎると、本来検出すべき欠陥を検出することができなくなる。その一方で、閾値が小さすぎると、実際には欠陥が無いにも関わらず、欠陥であると誤検出してしまうことがある。例えば各チップ間の境界領域では散乱光の強度が大きくなるため、閾値を小さく設定した場合には、上記境界領域に欠陥があると誤検出してしまう。そこで、従来は、複数の標準的なサンプルを作成して、その検査結果から経験的に閾値を設定していた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２２６０４９号公報
【特許文献２】特開２００２−３０３５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上述のように閾値が設定される場合には、各チップ間の境界領域からの散乱光強度よりも低くなるように上記閾値が設定されるため、本来検出すべき真の欠陥からの散乱光強度が上記境界領域からの散乱光強度よりも小さい場合には、その真の欠陥を欠陥として検出することができない。この点において、なお改善の余地を残すものとなっていた。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、ウェハ上に欠陥があるか否かを検査する第１の検査工程と、前記第１の検査工程にて検出された欠陥により、不良チップを判定する第１の判定工程と、前記不良チップを除いて、前記不良チップに隣接するチップに欠陥があるか否かを、前記第１の検査工程よりも検査感度を上げて検査する第２の検査工程と、を有する。
【発明の効果】
【００１０】
本発明の一観点によれば、欠陥検出の精度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】半導体装置の製造システムを示すブロック図。
【図２】欠陥検査システムを示すブロック図。
【図３】欠陥検査装置を示すブロック図。
【図４】レビュー装置を示すブロック図。
【図５】欠陥管理装置を示すブロック図。
【図６】ウェハを示す平面図。
【図７】半導体装置の製造方法を示すフローチャート。
【図８】欠陥検査方法を示すフローチャート。
【図９】（ａ）〜（ｄ）は、欠陥検査方法の説明図。
【図１０】（ａ）〜（ｃ）は、欠陥検査方法の説明図。
【図１１】（ａ）〜（ｄ）は、欠陥検査方法の説明図。
【図１２】（ａ）、（ｂ）は、欠陥検査方法の説明図。
【図１３】（ａ）〜（ｃ）は、欠陥検査方法の説明図。
【図１４】（ａ）、（ｂ）は、変形例の欠陥検査方法の説明図。
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、第１実施形態を図１〜図１３に従って説明する。
図１に示すように、半導体装置の製造システム１では、半導体装置の製造工程の順に多数（ここでは、ｋ個）の製造装置Ａ１〜Ａｋが配置されている。これら製造装置Ａ１〜Ａｋは、ポッド（ＦＯＵＰとも言う。）２に収容されて搬送される半導体基板（ウェハ）Ｗに対して所定の製造処理を施す。すなわち、製造装置Ａ１〜Ａｋでは、例えばイオン注入工程、不純物活性化工程、化学気相成長工程、レジストパターン形成工程、エッチング工程、アッシング工程や化学機械研磨工程等の製造処理が行われる。また、製造装置Ａ１〜Ａｋは、１つ又は複数の処理装置（図示略）を有している。例えばレジストパターンを形成する製造装置は、レジスト塗布装置と、加熱装置と、露光装置と、現像装置とを有している。なお、製造装置Ａ１〜Ａｋの中には、同じ製造装置が含まれることもある。
【００１３】
図６に、製造装置Ａ１〜Ａｋによる製造処理の終了したウェハＷの平面図を示している。ウェハＷの表面には、多数のチップ１０が規則的に、ここでは行列状に形成されている。なお、ある１つのチップ１０内に形成されたパターン、例えば素子分離領域のパターン、ゲート電極のパターンや配線のパターン等は、他のチップ内に形成されたパターンと同一である。
【００１４】
図１に示すように、製造システム１は、ウェハＷ上の欠陥をインライン（製造工程内）で検査する欠陥検査システム２０を有している。この欠陥検査システム２０は、各製造工程のうちの所定工程後、例えば電気的不良への影響度が大きいと予想されるキープロセス工程（素子分離形成工程、ゲート電極形成工程、導体プラグ形成工程や配線形成工程など）の後のウェハＷに対して欠陥検査処理を行う。本例では、欠陥検査システム２０は、素子分離形成工程が実施される製造装置Ａ２１から搬送されたウェハＷに対してインライン欠陥検査を行い、欠陥検査後のウェハＷを製造装置Ａ２２に搬送する。また、欠陥検査システム２０は、ポリゲート電極形成工程が実施される製造装置Ａ４１から搬送されたウェハＷに対してインライン欠陥検査を行い、欠陥検査後のウェハＷを製造装置Ａ４２に搬送する。
【００１５】
この欠陥検査システム２０は、歩留まりに影響する致命的な欠陥（致命欠陥）を検出すると、その検出した致命欠陥の位置情報等を示す致命欠陥データを欠陥管理装置６０に出力する。
【００１６】
欠陥管理装置６０は、欠陥検査システム２０及び電気的特性検査装置８０を統括的に制御する。この欠陥検査システム２０から入力される致命欠陥の位置情報に基づいて、その致命欠陥を含むチップを不良チップとして判定する。また、欠陥管理装置６０は、上記判定された不良チップの位置情報を含む不良チップ情報をデータベース７０に格納する。欠陥管理装置６０は、不良チップ情報に基づいて、不良チップと隣接する隣接チップを検査対象としたインライン欠陥検査を実行させるための制御信号を、欠陥検査システム２０に出力する。また、欠陥管理装置６０は、不良チップを除くチップを、電気的特性検査を実行する検査領域に設定し、その検査領域に対して電気的特性検査を実行させるための制御信号を電気的特性検査装置８０に出力する。
【００１７】
電気的特性検査装置８０は、最後の製造工程が実施される製造装置Ａｋから搬送されてきたウェハＷ、つまりプロセスアウト後のウェハＷ上の各チップ１０に対して電気的特性検査を行う。具体的には、電気的特性検査装置８０は、欠陥管理装置６０からの制御信号に基づいて、インライン欠陥検査で不良チップと判定されたチップを除くチップに対して電気的特性検査を行う。より具体的には、電気的特性検査装置８０は、例えばウェハＷ上の検査対象の各チップ１０の電極パッドにプローブを当て、半導体集積回路設計時に作成したテストパターンを入力し、このとき得られる出力信号からチップの特性を調べる。また、電気的特性検査装置８０は、チップの動作不良が確認されたときは、そのチップの座標データを取得する。そして、電気的特性検査装置８０は、ウェハＷの検査対象となる全てのチップについて同様の検査を行い、動作不良を起している全てのチップの座標データを取得し、そのデータを欠陥管理装置６０に出力する。
【００１８】
次に、欠陥検査システム２０の内部構成例を説明する。
図２に示すように、欠陥検査システム２０は、欠陥の有無、個数、密度、形状、サイズ、座標等を示す検査データを出力する欠陥検査装置３０と、その検査データを用いて欠陥についての評価、具体的にはＳＥＭレビューを行うレビュー装置５０とを有している。
【００１９】
欠陥検査装置３０は、前工程の製造装置Ａ２１（Ａ４１）からウェハＷが搬送されると、そのウェハＷに対して所定の欠陥検査を行う。具体的には、欠陥検査装置３０は、例えばウェハＷにレーザを照射し、その散乱光を検出するレーザ散乱測定により、上記検査データを取得する。欠陥検査装置３０は、取得した検査データをレビュー装置５０に送信する。そして、検査終了後のウェハＷは、例えば上記欠陥検査において欠陥が検出された場合にはレビュー装置５０に搬送され、そのレビュー装置５０においてＳＥＭレビューが行われる。また、検査終了後のウェハＷは、レビュー装置５０によるＳＥＭレビューが不要である場合には、次工程の製造装置Ａ２２（Ａ４２）に搬送される。
【００２０】
レビュー装置５０は、欠陥検査装置３０から搬送されてきたウェハＷに対して、上記検査データを用いて、上記検出された欠陥について、ＳＥＭレビューを行う。レビュー装置５０は、ＳＥＭレビューの結果に基づいて、上記検出された欠陥を所定のクラスに分類し、その欠陥が致命的な欠陥であるか否かを判定する。このレビュー装置５０は、致命欠陥の位置情報を上記欠陥管理装置６０（図１参照）に出力する。そして、ＳＥＭレビュー終了後のウェハＷは、次工程の製造装置Ａ２２（Ａ４２）に搬送される。
【００２１】
次に、欠陥検査装置３０の内部構成例を説明する。
図３に示すように、欠陥検査装置３０は、外観検査部３１と、データ処理部３５とを備えている。外観検査部３１は、ステージ３２と、レーザ光源３３と、光検出部３４とを備えている。
【００２２】
ステージ３２の上には、前工程の製造装置Ａ２１（Ａ４１）から搬送されてきたウェハＷが保持される。レーザ光源３３から出射したレーザ光Ｂ１がウェハＷの表面に斜め方向から入射される。光検出部３４は、ウェハＷの表面からの散乱光Ｂ２を検出する。レーザ光源３３から出射したレーザ光Ｂ１を、ウェハＷの表面上で２次元的に走査することにより、ウェハＷの表面上における散乱光Ｂ２の強度分布を得ることができる。
【００２３】
データ処理部３５は、制御部３６と、出力部３７と、入力部３８と、記憶部３９と、通信部４０とを有している。制御部３６は、図示は省略しているが、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）を有している。この制御部３６は、記憶部３９に記憶されている欠陥検査用のプログラムを実行することで各種の機能を実現する。本実施形態の制御部３６は、欠陥検出部３６Ａと、感度制御部３６Ｂと、検査領域設定部３６Ｃとに機能分割できる。
【００２４】
欠陥検出部３６Ａは、外観検査部３１の各部の動作を制御して、ウェハＷ表面の欠陥検出を行い、上記検査データを取得する。具体的には、欠陥検出部３６Ａは、レーザ光源３３からレーザ光Ｂ１をウェハＷ表面に照射させ、そのレーザ照射によって光検出部３４で検出された散乱光Ｂ２の強度を光検出部３４から取得し、その散乱光Ｂ２の強度が所定の閾値よりも高いものを欠陥として検出する。
【００２５】
この欠陥検出部３６Ａは、前工程の製造装置Ａ２１（Ａ４１）から搬送されてきたウェハＷに対して、第１の欠陥検査処理をはじめに実行する。また、欠陥検出部３６Ａは、欠陥管理装置６０からの制御信号に基づいて、第２の欠陥検査処理を実行する。
【００２６】
感度制御部３６Ｂは、第２の欠陥検査処理を実行する際に、第１の欠陥検査処理時よりも検査感度が高くなるように制御する。具体的には、感度制御部３６Ｂは、不良チップと隣接する隣接チップに対してのみ欠陥検査を実行する際に、第１の欠陥検査処理時よりも欠陥検出用の閾値が低くなるように制御する。
【００２７】
検査領域設定部３６Ｃは、欠陥管理装置６０からの制御信号や不良チップ情報に基づいて、欠陥検出部３６Ａにて欠陥検査処理（欠陥検出処理）を実行する検査領域を設定する。具体的には、検査領域設定部３６Ｃは、第１の欠陥検査処理を実行する際に、不良チップ情報に基づいて、不良チップを除くチップを検査領域に設定する。また、検査領域設定部３６Ｃは、第２の欠陥検査処理を実行する際に、直前の欠陥検査処理、つまり第１の欠陥検査処理にて検出された不良チップに隣接するチップのみを検査領域に設定する。
【００２８】
出力部３７は、記憶部３９に記憶された検査データを、例えばウェハＷ上の欠陥の存在位置を示したマップの形式で、表示装置や印刷装置等に出力する。入力部３８は、例えば作業者が操作するキーボードやマウス装置である。
【００２９】
記憶部３９には、欠陥検出部３６Ａによる欠陥検出の結果、つまり検査データが記憶される。この記憶部３９は、例えばＨＤＤ（Hard Disk Drive）などの記憶装置や外付けの記憶装置である。なお、記憶部３９は、図３では欠陥検査装置３０に内蔵した形で図示しているが、例えば欠陥検査装置３０からアクセス可能なネットワーク上のコンピュータに設けてもよい。
【００３０】
通信部４０は、記憶部３９に記憶された検査データ（例えば、欠陥の位置座標等）を、レビュー装置５０に送信する。この通信部４０は、有線又は無線の通信手段である。
次に、レビュー装置５０の内部構成例を説明する。
【００３１】
図４に示すように、レビュー装置５０は、ウェハＷの表面の拡大画像を取得する拡大検査部５１と、その拡大検査部５１の制御とデータ処理を行うデータ処理部５２とを有している。データ処理部５２は、制御部５３と、出力部５４と、入力部５５と、記憶部５６と、通信部５７とを有している。
【００３２】
通信部５７は、欠陥検査装置３０から送信された検査データを受信し、その受信した検査データを記憶部５６に格納する。なお、通信部５７は、有線又は無線の通信手段である。
【００３３】
制御部５３は、図示は省略しているが、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）を有している。この制御部５３は、記憶部５６に記憶されているＳＥＭレビュー用のプログラムを実行することで各種の機能を実現する。本実施形態の制御部５３は、ＳＥＭ制御部５３Ａと、欠陥判定部５３Ｂとに機能分割できる。
【００３４】
ＳＥＭ制御部５３Ａは、記憶部５６に記憶された検査データを用い、該当する欠陥を拡大検査部５１、ここでは走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）によって測定し、その測定結果を示すＳＥＭデータ（ＳＥＭ画像）を生成する。具体的には、ＳＥＭ制御部５３Ａは、拡大検査部５１を制御してウェハＷの表面を電子ビームで走査し、表面から放出される２次電子を観測することにより、２次元画像情報（ＳＥＭデータ）を生成する。そして、ＳＥＭ制御部５３Ａは、生成したＳＥＭデータを記憶部５６に格納する。
【００３５】
欠陥判定部５３Ｂは、記憶部５６に記憶されたＳＥＭデータを用いて、欠陥の有無及び欠陥の種別を判定し、その判定結果を示す判定データを生成する。具体的には、欠陥判定部５３Ｂは、データベース化したＳＥＭデータ（欠陥画像）を、事前に定めた画像認識ルールに基づいて分析し、欠陥を発生原因ごとに分類する。例えば欠陥の分類の種類には、例えば異物の付着、パターン不良、ＳＴＩ（Shallow Trench Isolation）のスクラッチ、層間絶縁膜のスクラッチなどがある。さらに、欠陥は、欠陥起因によりチップが不良となる確率が高い致命的な場合には致命欠陥、不良となる確率が低い場合には非致命欠陥とも分類される。このような分類は、一般に、ＳＥＭ画像を用いた半導体ウェハの欠陥自動分類技術（Automatic Defect Classification：ＡＤＣ）と呼ばれている。なお、上記画像認識ルールは、製品種別及び工程ごとに定義されている。
【００３６】
また、欠陥判定部５３Ｂは、致命欠陥の有無及び座標等を示す致命欠陥データを欠陥管理装置６０に出力する。欠陥判定部５３Ｂは、生成した判定データを記憶部５６に格納する。なお、記憶部５６に記憶された判定データは、例えば欠陥の発生原因の追及や解析などに用いられる。これにより、欠陥の発生原因となる製造プロセスに対して適切な対策を施すことが可能となる。
【００３７】
出力部５４は、ＳＥＭ制御部５３Ａによって生成されたＳＥＭデータに対し所定の処理を施し、表示装置や印刷装置等に出力する。また、入力部５５により特定の欠陥情報についての出力指令が入力されたときに、該当する欠陥情報が記憶部５６から読み出され、その欠陥情報が出力部５４に出力される。なお、入力部５５は、例えば作業者が操作するキーボードやマウス装置である。
【００３８】
次に、欠陥管理装置６０の内部構成例を説明する。
図５に示すように、欠陥管理装置６０は、処理装置６１と、その処理装置６１に接続される、メモリ６２、入力装置６３、表示装置６４、記憶装置６５、ドライブ装置６６及び通信装置６７とを備えている。
【００３９】
処理装置６１は、メモリ６２を利用してプログラムを実行し、欠陥検査処理に必要な機能を実現する。プログラムは、処理装置６１を、欠陥検査システム２０及び電気的特性検査装置８０を制御する各種手段として機能させるためのものである。メモリ６２には、各種機能を提供するために必要なプログラムとデータが格納されている。このメモリ６２としては、通常、キャッシュ・メモリ、システム・メモリ及びディスプレイ・メモリ等を含む。
【００４０】
入力装置６３は、ユーザからの要求や指示、パラメータの入力に用いられる。この入力装置６３としては、例えばキーボードやマウス装置等が用いられる。表示装置６４は、不良チップ情報を、例えばウェハＷ上の不良チップの存在位置を示したマップの形式で表示させるのに用いられる。この表示装置６４としては、例えばＣＲＴ、ＬＣＤ、ＰＤＰ等が用いられる。
【００４１】
記憶装置６５は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置等を含む。この記憶装置６５には、上述のプログラムとデータが格納される。処理装置６１は、入力装置６３による指示に応答してプログラムやデータをメモリ６２へ転送し、それを実行する。また、記憶装置６５はデータベースとしても使用される。なお、この記憶装置６５に、不良チップ情報を格納するようにしてもよい。すなわち、データベース７０を欠陥管理装置６０に内蔵させるようにしてもよい。
【００４２】
処理装置６１が実行するプログラムは、記憶媒体６８にて提供される。ドライブ装置６６は、記憶媒体６８を駆動し、その記憶内容にアクセスする。処理装置６１は、ドライブ装置６６を介して記憶媒体６８からプログラムを読み出し、それを記憶装置６５にインストールする。
【００４３】
記憶媒体６８としては、メモリカード、フレキシブルディスク、光ディスク（例えばＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ）、光磁気ディスク（例えばＭＯ、ＭＤ）等、任意のコンピュータ読み取り可能な記憶媒体を使用することができる。この記憶媒体６８に、上述のプログラムを格納しておき、必要に応じて、メモリ６２にロードして使用することもできる。
【００４４】
なお、記憶媒体６８には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置を含む。さらに、コンピュータによって直接実行可能なプログラムを記録した記憶媒体だけでなく、一旦他の記憶媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記憶媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記憶媒体も含む。
【００４５】
通信装置６７は、欠陥管理装置６０をネットワークに接続するために用いられる。通信装置６７は、通信に伴うデータ変換等を行って、他の装置（欠陥検査装置３０、レビュー装置５０、データベース７０や電気的特性検査装置８０）との間でプログラムやデータの送受信を行う。また、欠陥管理装置６０は、外部の情報提供者のデータベース等からネットワークを介して、上述のプログラムとデータを受け取り、必要に応じて、メモリ６２にロードして使用することもできる。
【００４６】
次に、半導体装置の製造方法について説明する。
図７に示すように、ウェハ処理が開始されると、まず、ウェハＷに対して所定の製造処理が施される（ステップＳ１）。ここでは、ウェハＷが製造装置Ａ１→…→Ａ２１の順に搬送されて、そのウェハＷに対して製造装置Ａ１〜Ａ２１による製造処理が施される。そして、製造装置Ａ２１による製造処理が終了すると、ウェハＷが欠陥検査システム２０に搬送され、その欠陥検査システム２０によってウェハＷ上の欠陥がインラインで検査される（ステップＳ２）。このとき、致命欠陥が検出されると、欠陥管理装置６０において、その致命欠陥を含むチップが不良チップと判定され、その不良チップの座標等を示す不良チップ情報がデータベース７０に格納される。
【００４７】
続いて、欠陥検査終了後のウェハＷが製造装置Ａ２２→…→Ａ４１の順に搬送されて、そのウェハＷに対して製造装置Ａ２２〜Ａ４１による製造処理が施される（ステップＳ３）。そして、製造装置Ａ４１による製造処理が終了すると、ウェハＷが欠陥検査システム２０に搬送され、その欠陥検査システム２０によってウェハＷ上の欠陥がインラインで検査される（ステップＳ４）。このとき、上記ステップＳ２のインライン欠陥検査において、不良チップ（致命欠陥）が検出された場合には、まず、不良チップ情報に基づいて、不良チップと判定されたチップを除く領域を検査領域に設定して欠陥検査が行われる。また、本工程において、致命欠陥が検出されると、その致命欠陥を含むチップ、つまり不良チップの座標等を示す不良チップ情報がデータベース７０に追加される。
【００４８】
次いで、欠陥検査終了後のウェハＷが製造装置Ａ４２→…→Ａｋの順に搬送されて、そのウェハＷに対して製造装置Ａ４２〜Ａｋによる製造処理が施される（ステップＳ５）。そして、製造装置Ａｋによる製造処理が終了すると、ウェハＷ上に所望の回路パターンを有する多数の半導体集積回路が形成されたことになる。
【００４９】
このようにウェハ処理が終了した後に、欠陥管理装置６０では、各チップの電気的特性を検査する際の検査領域の設定が行われる（ステップＳ６）。ここでは、不良チップ情報に基づいて、上記インライン欠陥検査（ステップＳ２，Ｓ４）で不良チップと判定されたチップを除くチップが検査領域に設定される。続いて、欠陥管理装置６０は、上記検査領域のチップに対して電気的特性検査を実行させるための制御信号を生成する。そして、電気的特性検査装置８０は、欠陥管理装置６０からの制御信号に基づいて、検査領域に設定されたチップに対して電気的特性検査を行う（ステップＳ７）。この検査において動作不良が確認されたチップは不良チップと判定され、その不良チップの位置情報等のデータが欠陥管理装置６０に出力される。欠陥管理装置６０では、電気的特性検査で検出された不良チップの位置情報等を示す不良チップ情報が生成され、その不良チップ情報がデータベース７０に追加される。そして、データベース７０に格納された不良チップ情報に基づいて、不良チップと判定されたチップが最終的にリジェクトされる（ステップＳ８）。
【００５０】
次に、インライン欠陥検査処理の詳細を図８〜図１３に従って説明する。まず、ステップＳ２におけるインライン欠陥検査処理の詳細について説明する。
図８に示すように、まず、欠陥検査装置３０の検査領域設定部３６Ｃによって、欠陥検査を実施する検査領域の設定が行われる（ステップＳ１０）。ここでは、不良チップ情報が未だ生成されていないため、ウェハＷ上の全てのチップ領域が検査領域に設定される。
【００５１】
次に、欠陥検査装置３０の欠陥検出部３６Ａによって第１の欠陥検査処理が実行される（ステップＳ１１）。具体的には、欠陥検出部３６Ａは外観検査部３１を制御し、例えばウェハＷの表面の上側左端から検査（レーザ光照射）を開始し、ウェハＷ表面の全面に螺旋状にレーザ光を走査する。欠陥検出部３６Ａは、この走査（レーザ光照射）による散乱光の強度を取得し、予め設定されている第１の閾値Ｔ１（図９（ｂ）、（ｄ）参照）と比較して、上記散乱光強度が第１の閾値Ｔ１以上であるか否かを判定する。ここで、上記第１の閾値Ｔ１は、図９（ａ）、（ｂ）に示すように、各チップ１０間の境界領域からの散乱光強度Ｃ１（図９（ｂ）参照）よりも高くなるように設定されている。これは、仮に第１の閾値Ｔ１が散乱光強度Ｃ１よりも低く設定された場合には（図９（ｂ）の破線参照）、チップ１０間の境界領域に欠陥が存在すると誤検出してしまうため、このような誤検出を防止するために第１の閾値Ｔ１は散乱光強度Ｃ１よりも高く設定されている。すなわち、第１の欠陥検査処理は、疑似欠陥を検出しないように検査感度を低くした状態で実施される。
【００５２】
次に、欠陥検出部３６Ａは、上記判定結果に基づいて、散乱光強度が第１の閾値Ｔ１以上となった場合に、その散乱光強度に対応する領域に欠陥が存在すると判定し、その領域の座標等を取得する。ここで、欠陥情報としては、例えばウェハＷ上の欠陥の有無、個数、密度、形状、サイズ、位置座標、欠陥からの散乱光強度等が取得される。例えば図９（ｃ）に示すように、チップ１０内、具体的にはチップ１０Ａ，１０Ｂ，１０Ｃに欠陥１１Ａ，１１Ｂ，１１Ｃ（黒塗の楕円参照）が存在する場合には、そのチップ１０Ａ〜１０Ｃの領域（欠陥１１Ａ〜１１Ｃ）からの散乱光強度は図９（ｄ）に示すように高くなる。このとき、欠陥１１Ａからの散乱光強度が第１の閾値Ｔ１以上となるため、チップ１０Ａの領域内で欠陥１１Ａが検出される。但し、欠陥１１Ｂ，１１Ｃからの散乱光強度は、欠陥の存在しない領域のそれよりも高くなるものの、第１の閾値Ｔ１未満である。このため、これら欠陥１１Ｂ，１１Ｃは、第１の欠陥検査処理では欠陥として検出することができない。すなわち、図９の例では、第１の欠陥検査処理において欠陥１１Ａのみが欠陥として検出される。
【００５３】
そして、欠陥検出部３６Ａは、レーザ光によるウェハＷ全面の走査を終了した段階、例えばレーザ光がウェハＷの下側右側に到達した段階で第１の欠陥検査処理を終了する。
次に、上記第１の欠陥検査処理において欠陥が検出された場合には、レビュー装置５０において、その欠陥がＳＥＭレビューされ、そのＳＥＭレビューで生成されたＳＥＭデータに基づいてＡＤＣが行われる（ステップＳ１２）。このＡＤＣにおいて、各欠陥が致命欠陥であるか否かが判定される。ここでは、図１０（ａ）に示すように、ウェハＷ上の１つの欠陥１１Ａが致命欠陥として判定される。
【００５４】
続いて、上記ステップＳ１１，Ｓ１２において致命欠陥が検出されたか否かが判定される（ステップＳ１３）。ここでは、図１０（ａ）に示すように、１つの致命欠陥１１Ａが検出されているため、ステップＳ１４に移る。なお、上記ステップＳ１１，Ｓ１２において致命欠陥が全く検出されなかった場合には、当該ウェハＷに対するインライン欠陥検査を終了する。
【００５５】
次に、ステップＳ１４において、欠陥管理装置６０は、レビュー装置５０からの致命欠陥データ、ここでは致命欠陥１１Ａの座標位置等に基づいて、その致命欠陥１１Ａを含むチップ１０Ａ（図１０（ｂ）参照）を不良チップと判定する。そして、欠陥管理装置６０は、その不良チップの位置情報等を示す不良チップ情報を生成し、その不良チップ情報をデータベース７０に格納する（ステップＳ１４）。
【００５６】
続いて、欠陥管理装置６０は、第２の欠陥検査処理を実行させるための制御信号を生成し、その制御信号を欠陥検査装置３０に出力する。すると、欠陥検査装置３０の検査領域設定部３６Ｃは、不良チップ情報に基づいて、上記第１の欠陥検査処理にて検出された不良チップ（ここでは、不良チップ１０Ａ）と隣接するチップ１０Ｂ，１０Ｃのみを検査領域に設定する。また、感度制御部３６Ｂは、上記第１の欠陥検査処理時よりも欠陥検出用の閾値が低くなるように設定する。具体的には、感度制御部３６Ｂは、欠陥検出用の閾値を、上記第１の閾値Ｔ１よりも低い第２の閾値Ｔ２（図１１（ｂ）、（ｄ）参照）に設定する。このように検査感度を上げて不良チップの隣接領域を検査するのは、その不良チップが大きな傷に起因して発生した不良チップである場合には、その傷の発生メカニズムから、例えばウェハＷに加わった力の加重や力の方向から隣接領域にも傷が発生している可能性が高いためである。
【００５７】
次に、欠陥検査装置３０の欠陥検出部３６Ａによって第２の欠陥検査処理が実行される（ステップＳ１６）。具体的には、欠陥検出部３６Ａは、検査領域に設定されたチップ１０Ｂ，１０Ｃの領域に対して、高い検査感度（第２の閾値Ｔ２）で欠陥検査処理を実行する。例えば欠陥検出部３６Ａは、チップ１０Ｂ，１０Ａ，１０Ｃの領域に対してレーザ光を走査し、検査領域であるチップ１０Ｂ，１０Ｃの領域からの散乱光のみを取得し、その取得した散乱光強度が第２の閾値Ｔ２以上であるか否かを判定する。
【００５８】
次に、欠陥検出部３６Ａは、上記判定結果に基づいて、散乱光強度が第２の閾値Ｔ２以上となった場合に、その散乱光強度に対応する領域に欠陥が存在すると判定し、その領域の座標等を取得する。例えば図１１（ａ）に示すように、検査領域であるチップ１０Ｂ，１０Ｃ内に存在する欠陥１１Ｂ，１１Ｃ（黒塗の楕円参照）からの散乱光強度が共に、図１１（ｂ）に示すように、第２の閾値Ｔ２以上となる。このため、チップ１０Ｂ，１０Ｃの領域内で欠陥１１Ｂ，１１Ｃが検出される。このような第２の欠陥検査処理によって、第１の欠陥検査処理において検出することのできなかった欠陥１１Ｂ，１１Ｃを検出することができる。
【００５９】
次に、上記第２の欠陥検査処理において欠陥が検出された場合には、レビュー装置５０において、その欠陥がＳＥＭレビューされ、そのＳＥＭレビューで生成されたＳＥＭデータに基づいてＡＤＣが行われる（ステップＳ１７）。このＡＤＣにおいて、各欠陥が致命欠陥であるか否かが判定される。ここでは、図１２（ａ）に示すように、欠陥１１Ｂ，１１Ｃが致命欠陥として判定される。
【００６０】
続いて、上記ステップＳ１６，Ｓ１７において２つの致命欠陥１１Ｂ，１１Ｃが検出されているため（ステップＳ１８でＹＥＳ）、欠陥管理装置６０は、致命欠陥１１Ｂ，１１Ｃの座標位置等に基づいて、それら致命欠陥１１Ｂ，１１Ｃを含むチップ１０Ｂ，１０Ｃ（図１２（ｂ）参照）を不良チップと判定する。そして、欠陥管理装置６０は、その不良チップの位置情報等を示す不良チップ情報を生成し、その不良チップ情報をデータベース７０に追加する（ステップＳ１９）。なお、図１２（ｂ）に示した不良チップ情報は、第１の欠陥検査処理にて生成された不良チップ情報と、第２の欠陥検査処理にて生成された不良チップ情報とを重ね合わせたものである。
【００６１】
次に、ステップＳ４におけるインライン欠陥検査処理の詳細について説明する。
まず、欠陥検査装置３０の検査領域設定部３６Ｃは、不良チップ情報に基づいて、欠陥検査を実施する検査領域を設定する（ステップＳ１０）。ここでは、図１２（ｂ）に示す不良チップ情報に基づいて、不良チップ１０Ａ〜１０Ｃを除くチップ領域が検査領域に設定される。
【００６２】
次に、欠陥検査装置３０の欠陥検出部３６Ａによって第２の欠陥検査処理が実行される（ステップＳ１１）。具体的には、欠陥検出部３６Ａは、検査領域に設定されたチップに対して、低い検査感度（第１の閾値Ｔ１）で欠陥検査処理を実行する。例えば欠陥検出部３６Ａは、ウェハＷ表面の全面に螺旋状にレーザ光を走査し、検査領域から除外されたチップ１０Ａ〜１０Ｃの領域からの散乱光を取得せず、その他のチップ領域、つまり検査領域からの散乱光のみを取得する。そして、欠陥検出部３６Ａは、取得した散乱光強度が第１の閾値Ｔ１以上となった場合に、その散乱光強度に対応する領域に欠陥が存在すると判定する。
【００６３】
次に、レビュー装置５０において、第１の欠陥検査処理で検出された欠陥がＳＥＭレビューされ、その欠陥が致命欠陥であるか否かが判定される。ここでは、図１３（ａ）に示すように、チップ１０Ｄ内に存在する欠陥１１Ｄのみが致命結果として判定される。なお、このとき、仮にチップ１０Ａ〜１０Ｃの領域に欠陥１１Ａ〜１１Ｃとは別の欠陥が存在しても、チップ１０Ａ〜１０Ｃの領域は検査領域から除外されているため、第１の欠陥検査処理にて上記別の欠陥が検出されることもなく、その欠陥がＳＥＭレビューされることもない。
【００６４】
続いて、上記ステップＳ１１，Ｓ１２において１つの致命欠陥１１Ｄが検出されているため（ステップＳ１３でＹＥＳ）、欠陥管理装置６０は、致命欠陥１１Ｄを含むチップ１０Ｄを不良チップと判定する。そして、欠陥管理装置６０は、その不良チップの位置情報等を示す不良チップ情報を生成し、その不良チップ情報をデータベースに追加する（ステップＳ１４）。ここで、図１３（ｂ）は、当該ステップＳ１４で生成された不良チップ情報を示している。また、図１３（ｃ）は、図１３（ｂ）に示した不良チップ情報と、図１２（ｂ）に示した不良チップ情報、つまり先のステップＳ２のインライン欠陥検査において生成された不良チップ情報とを重ね合わせた不良チップ情報を示している。
【００６５】
その後、ステップＳ２のインライン欠陥検査と同様に、第２の欠陥検査処理が実行される。ここでは、図１１（ｃ）に示すように、不良チップ１０Ｄと隣接するチップ１０Ｅ，１０Ｆのみが検査領域に設定され、高い検査感度（第２の閾値Ｔ２）で欠陥検査処理が実行される。このとき、チップ１０Ｅ，１０Ｆには欠陥が存在しないため、図１１（ｄ）に示すように、チップ１０Ｅ，１０Ｆからの散乱光の強度は第２の閾値Ｔ２未満となる。ちなみに、この欠陥検査処理では、チップ１０Ｅ，１０Ｆの間に存在するチップ１０Ｄを除いて、チップ１０Ｅ，１０Ｆの領域のみを検査領域に設定し、チップ１０Ｄ，１０Ｅ間の境界領域及びチップ１０Ｄ，１０Ｆ間の境界領域についても検査領域から除外している。このため、散乱光強度が高くなるチップ間の境界領域からの散乱光は検出されないため、その領域に欠陥が存在すると誤検出されることも抑制される。
【００６６】
そして、第２の欠陥検査処理で欠陥が検出されない場合には、ＳＥＭレビューもされず、当該ウェハＷに対するインライン欠陥検査が終了される。
なお、本実施形態において、欠陥検出部３６Ａは第１の検査部及び第２の検査部の一例、致命欠陥１１Ａ〜１１Ｃは致命的な欠陥の一例、ステップＳ１０，Ｓ１１は第１の検査工程の一例、ステップＳ１２は第１の判定工程の一例、ステップＳ１３は第１の生成工程の一例である。また、ステップＳ１５，Ｓ１６は第２の検査工程の一例、ステップＳ１７は第２の判定工程の一例、ステップＳ１９は第２の生成工程の一例、ステップＳ６，Ｓ７は第３の検査工程の一例、製造装置Ａ２１，Ａ４１による製造工程は第１の製造工程の一例、製造装置Ａ２２，Ａ４２による製造工程は第２の製造工程の一例である。
【００６７】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）低い検査感度でウェハＷ全体を検査した際に致命欠陥が検出された場合に、その致命欠陥を含む不良チップと隣接するチップに欠陥があるか否かを、高い検査感度で検査するようにした。ここで、低い検査感度で検出された不良チップが大きな傷に起因して発生した不良チップである場合には、その傷の発生メカニズムから、不良チップの隣接領域にも傷が発生している可能性が高い。すなわち、低い検査感度で検出された不良チップと隣接するチップ領域には、致命欠陥が存在する可能性が高い。このため、上記方法によれば、致命欠陥の発生している可能性が高い領域を高感度で検査することができ、高精度に致命欠陥を検出することができる。これにより、欠陥検出の精度を向上させることができる。
【００６８】
（２）低い検査感度で検査する第１の欠陥検査処理における検査領域を、前工程までに検出された不良チップを除くウェハＷ上のチップ領域に設定するようにした。このため、前工程までに不良チップ、つまり救済不可と判定されたチップについての欠陥検査を省略することができる。さらに、仮に前工程までに検出された致命欠陥とは別の欠陥（非致命欠陥も含む）が不良チップに発生している場合には、その別の欠陥が第１の欠陥検査処理で検出されないため、その別の欠陥については第１の欠陥検査処理の後工程であるＳＥＭレビューも省略することができる。これにより、インライン欠陥検査の処理時間を短縮することができる。
【００６９】
（３）電気的特性検査における検査領域を、インライン欠陥検査で検出された不良チップを除くウェハＷ上のチップ領域に設定するようにした。これにより、インライン欠陥検査で不良チップ、つまり救済不可と判定されたチップについての電気的特性検査を省略することができるため、電気的特性検査の処理時間を短縮することができる。
【００７０】
（４）ウェハ処理途中のインライン欠陥検査において、最終的にリジェクトされるチップの情報を示す不良チップ情報を生成するようにした。このとき、欠陥管理装置６０において、欠陥検査システム２０の検査結果（致命欠陥の位置情報）に基づいて、致命欠陥を含む不良チップが自動的に判定され、その不良チップの位置情報等を示す不良チップ情報が自動的に生成される。また、このようにウェハ処理途中に生成された不良チップ情報を、ウェハ処理終了後の電気的特性検査で共有するようにし、さらにリジェクト処理の際にも利用するようにした。これにより、ウェハ処理終了後に、例えばレビュー装置５０の出力部５４に出力される、ウェハＷ上の致命欠陥の存在位置を示した欠陥マップを参照して、作業者の手入力などによってリジェクト対象のチップを決定する操作が不要となる。
【００７１】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態のインライン欠陥検査では、第２の欠陥検査処理を１回実行するようにしたが、その第２の欠陥検査処理を２回以上実行するようにしてもよい。例えば図１４（ａ）に示すように、第１の欠陥検査処理（ステップＳ１１）及びＳＥＭレビュー・ＡＤＣ（ステップＳ１２）でチップ１０Ａが不良チップと判定され、１回目の第２の欠陥検査処理（ステップＳ１６）及びＳＥＭレビュー・ＡＤＣ（ステップＳ１７）でチップ１０Ｂ，１０Ｃが不良チップと判定されたとする。このとき、１回目の第２の欠陥検査処理で不良チップと判定されたチップ１０Ｂ，１０Ｃとそれぞれ隣接するチップ１０Ｇ，１０Ｈを検査領域に設定し、欠陥検出用の閾値を第２の閾値Ｔ２に設定し、２回目の第２の欠陥検査処理を実行するようにしてもよい。
【００７２】
・あるいは、複数回実行される第２の欠陥検査処理において、欠陥検出用の閾値が段階的に小さくなるように設定するようにしてもよい。
・上記実施形態では、第１の欠陥検査処理（ステップＳ１１）及びＳＥＭレビュー・ＡＤＣ（ステップＳ１２）で不良チップと判定されたチップと隣接するチップのうち、レーザ光の走査方向に沿って隣接するチップのみを、第２の欠陥検査処理の検査領域に設定するようにした。これに限らず、図１４（ｂ）に示すように、第１の欠陥検査処理でチップ１２Ａが不良チップと判定された場合に、レーザ光の走査方向に沿ってチップ１２Ａと隣接するチップ１２Ｂ，１２Ｃと併せて、そのレーザ光の走査方向とは直交する方向に沿ってチップ１２Ａと隣接するチップ１２Ｄ，１２Ｅを、第２の欠陥検査処理の検査領域に設定してもよい。この場合において、チップ１２Ｄ，１２Ｅを検査する際には、例えば図１４（ｂ）の破線矢印で示すように、レーザ光の走査方向を、チップ１２Ｄ→１２Ａ→１２Ｅと順に走査する方向に変更した上で、第２の欠陥検査処理を実行すればよい。
【００７３】
・上記実施形態のレビュー装置５０において、致命欠陥の位置情報等に基づいて不良チップ情報を生成するようにしてもよい。この場合にも、その生成した不良チップ情報を、欠陥検査システム２０及び電気的特性検査装置８０が共有するデータベース７０に格納する。また、欠陥検査装置３０は、レビュー装置５０から致命欠陥の有無を示す情報を取得した際に、第２の欠陥検査処理を実行するようにしてもよい。さらに、電気的特性検査装置８０は、データベース７０に格納された不良チップ情報に基づいて、不良チップを除くチップを検査対象に設定し、その検査対象のチップに対して電気的特性を検査するようにしてもよい。以上のように変更することにより、欠陥管理装置６０を省略することができる。
【００７４】
・上記実施形態では、レビュー装置５０としてＳＥＭレビューを実施する装置に具体化したが、欠陥及びその周囲の拡大画像が得られる他の装置に具体化してもよい。
・上記実施形態における欠陥検査システム２０に、欠陥管理装置６０を含めるようにしてもよい。
【００７５】
・上記実施形態では、機能試験として電気的特性検査を例に挙げたが、その他の機能試験の際に、データベース７０に格納された不良チップ情報を利用するようにしてもよい。
・上記実施形態では、所定の製造工程後（キープロセス工程後）のみにインライン欠陥検査を実行するようにしたが、例えば全ての製造工程後にインライン欠陥検査を実行するようにしてもよい。
【符号の説明】
【００７６】
Ｗ ウェハ
Ａ１〜Ａｋ 製造装置
２０ 欠陥検査システム
３０ 欠陥検査装置
３６ 制御部
３６Ａ 欠陥検出部
３６Ｂ 感度制御部
３６Ｃ 検査領域設定部
５０ レビュー装置
６０ 欠陥管理装置
７０ データベース
８０ 電気的特性検査装置
【技術分野】
【０００１】
本発明は、欠陥検査方法、半導体装置の製造方法及び欠陥検査装置に関するものである。
【背景技術】
【０００２】
近年の半導体装置の製造工程では、導電パターンの高集積化が進んでいる。このため、導電パターンに異物等が付着して回路がショートしていないか等を確認する欠陥検査の重要性が増している。
【０００３】
従来の欠陥検査は、半導体装置の製造過程において半導体ウェハ上に付着した異物や半導体パターンの不良等の欠陥をインラインで検査していた。このような検査工程では、欠陥検査装置によって欠陥の座標が取得され、欠陥が検出された箇所については、光学顕微鏡や走査型電子顕微鏡などによる詳細な観察が行われる。このインライン欠陥検査で得られた欠陥情報を用いて、プロセス条件の調整やプロセス状態の問題点を感知するといった製造工程へのフィードバックが行われる。
【０００４】
ここで、欠陥の有無を判定する方法としては、半導体ウェハ表面の外観を撮像し、画像データに基づいて得られる輝度信号を利用することが知られている（例えば、特許文献１参照）。この判定方法では、検査対象となる部分の輝度信号と、比較基準となる部分の輝度信号との差分が予め設定された欠陥検出用の閾値以上であれば欠陥であると判定していた。
【０００５】
また、欠陥の有無を判定する別の方法としては、半導体ウェハ表面にレーザ光を照射し、そのレーザ照射によって生じる散乱光を利用することが知られている（例えば、特許文献２参照）。この判定方法では、検出した散乱光の強度が予め設定された欠陥検出用の閾値以上であれば欠陥であると判定していた。
【０００６】
これらの判定方法では、半導体ウェハの表面からの散乱光の強度や画像データの輝度を閾値と比較し、その比較結果から欠陥を検出している。このため、閾値が大きすぎると、本来検出すべき欠陥を検出することができなくなる。その一方で、閾値が小さすぎると、実際には欠陥が無いにも関わらず、欠陥であると誤検出してしまうことがある。例えば各チップ間の境界領域では散乱光の強度が大きくなるため、閾値を小さく設定した場合には、上記境界領域に欠陥があると誤検出してしまう。そこで、従来は、複数の標準的なサンプルを作成して、その検査結果から経験的に閾値を設定していた。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２０１０−２２６０４９号公報
【特許文献２】特開２００２−３０３５８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかし、上述のように閾値が設定される場合には、各チップ間の境界領域からの散乱光強度よりも低くなるように上記閾値が設定されるため、本来検出すべき真の欠陥からの散乱光強度が上記境界領域からの散乱光強度よりも小さい場合には、その真の欠陥を欠陥として検出することができない。この点において、なお改善の余地を残すものとなっていた。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、ウェハ上に欠陥があるか否かを検査する第１の検査工程と、前記第１の検査工程にて検出された欠陥により、不良チップを判定する第１の判定工程と、前記不良チップを除いて、前記不良チップに隣接するチップに欠陥があるか否かを、前記第１の検査工程よりも検査感度を上げて検査する第２の検査工程と、を有する。
【発明の効果】
【００１０】
本発明の一観点によれば、欠陥検出の精度を向上させることができるという効果を奏する。
【図面の簡単な説明】
【００１１】
【図１】半導体装置の製造システムを示すブロック図。
【図２】欠陥検査システムを示すブロック図。
【図３】欠陥検査装置を示すブロック図。
【図４】レビュー装置を示すブロック図。
【図５】欠陥管理装置を示すブロック図。
【図６】ウェハを示す平面図。
【図７】半導体装置の製造方法を示すフローチャート。
【図８】欠陥検査方法を示すフローチャート。
【図９】（ａ）〜（ｄ）は、欠陥検査方法の説明図。
【図１０】（ａ）〜（ｃ）は、欠陥検査方法の説明図。
【図１１】（ａ）〜（ｄ）は、欠陥検査方法の説明図。
【図１２】（ａ）、（ｂ）は、欠陥検査方法の説明図。
【図１３】（ａ）〜（ｃ）は、欠陥検査方法の説明図。
【図１４】（ａ）、（ｂ）は、変形例の欠陥検査方法の説明図。
【発明を実施するための形態】
【００１２】
（第１実施形態）
以下、第１実施形態を図１〜図１３に従って説明する。
図１に示すように、半導体装置の製造システム１では、半導体装置の製造工程の順に多数（ここでは、ｋ個）の製造装置Ａ１〜Ａｋが配置されている。これら製造装置Ａ１〜Ａｋは、ポッド（ＦＯＵＰとも言う。）２に収容されて搬送される半導体基板（ウェハ）Ｗに対して所定の製造処理を施す。すなわち、製造装置Ａ１〜Ａｋでは、例えばイオン注入工程、不純物活性化工程、化学気相成長工程、レジストパターン形成工程、エッチング工程、アッシング工程や化学機械研磨工程等の製造処理が行われる。また、製造装置Ａ１〜Ａｋは、１つ又は複数の処理装置（図示略）を有している。例えばレジストパターンを形成する製造装置は、レジスト塗布装置と、加熱装置と、露光装置と、現像装置とを有している。なお、製造装置Ａ１〜Ａｋの中には、同じ製造装置が含まれることもある。
【００１３】
図６に、製造装置Ａ１〜Ａｋによる製造処理の終了したウェハＷの平面図を示している。ウェハＷの表面には、多数のチップ１０が規則的に、ここでは行列状に形成されている。なお、ある１つのチップ１０内に形成されたパターン、例えば素子分離領域のパターン、ゲート電極のパターンや配線のパターン等は、他のチップ内に形成されたパターンと同一である。
【００１４】
図１に示すように、製造システム１は、ウェハＷ上の欠陥をインライン（製造工程内）で検査する欠陥検査システム２０を有している。この欠陥検査システム２０は、各製造工程のうちの所定工程後、例えば電気的不良への影響度が大きいと予想されるキープロセス工程（素子分離形成工程、ゲート電極形成工程、導体プラグ形成工程や配線形成工程など）の後のウェハＷに対して欠陥検査処理を行う。本例では、欠陥検査システム２０は、素子分離形成工程が実施される製造装置Ａ２１から搬送されたウェハＷに対してインライン欠陥検査を行い、欠陥検査後のウェハＷを製造装置Ａ２２に搬送する。また、欠陥検査システム２０は、ポリゲート電極形成工程が実施される製造装置Ａ４１から搬送されたウェハＷに対してインライン欠陥検査を行い、欠陥検査後のウェハＷを製造装置Ａ４２に搬送する。
【００１５】
この欠陥検査システム２０は、歩留まりに影響する致命的な欠陥（致命欠陥）を検出すると、その検出した致命欠陥の位置情報等を示す致命欠陥データを欠陥管理装置６０に出力する。
【００１６】
欠陥管理装置６０は、欠陥検査システム２０及び電気的特性検査装置８０を統括的に制御する。この欠陥検査システム２０から入力される致命欠陥の位置情報に基づいて、その致命欠陥を含むチップを不良チップとして判定する。また、欠陥管理装置６０は、上記判定された不良チップの位置情報を含む不良チップ情報をデータベース７０に格納する。欠陥管理装置６０は、不良チップ情報に基づいて、不良チップと隣接する隣接チップを検査対象としたインライン欠陥検査を実行させるための制御信号を、欠陥検査システム２０に出力する。また、欠陥管理装置６０は、不良チップを除くチップを、電気的特性検査を実行する検査領域に設定し、その検査領域に対して電気的特性検査を実行させるための制御信号を電気的特性検査装置８０に出力する。
【００１７】
電気的特性検査装置８０は、最後の製造工程が実施される製造装置Ａｋから搬送されてきたウェハＷ、つまりプロセスアウト後のウェハＷ上の各チップ１０に対して電気的特性検査を行う。具体的には、電気的特性検査装置８０は、欠陥管理装置６０からの制御信号に基づいて、インライン欠陥検査で不良チップと判定されたチップを除くチップに対して電気的特性検査を行う。より具体的には、電気的特性検査装置８０は、例えばウェハＷ上の検査対象の各チップ１０の電極パッドにプローブを当て、半導体集積回路設計時に作成したテストパターンを入力し、このとき得られる出力信号からチップの特性を調べる。また、電気的特性検査装置８０は、チップの動作不良が確認されたときは、そのチップの座標データを取得する。そして、電気的特性検査装置８０は、ウェハＷの検査対象となる全てのチップについて同様の検査を行い、動作不良を起している全てのチップの座標データを取得し、そのデータを欠陥管理装置６０に出力する。
【００１８】
次に、欠陥検査システム２０の内部構成例を説明する。
図２に示すように、欠陥検査システム２０は、欠陥の有無、個数、密度、形状、サイズ、座標等を示す検査データを出力する欠陥検査装置３０と、その検査データを用いて欠陥についての評価、具体的にはＳＥＭレビューを行うレビュー装置５０とを有している。
【００１９】
欠陥検査装置３０は、前工程の製造装置Ａ２１（Ａ４１）からウェハＷが搬送されると、そのウェハＷに対して所定の欠陥検査を行う。具体的には、欠陥検査装置３０は、例えばウェハＷにレーザを照射し、その散乱光を検出するレーザ散乱測定により、上記検査データを取得する。欠陥検査装置３０は、取得した検査データをレビュー装置５０に送信する。そして、検査終了後のウェハＷは、例えば上記欠陥検査において欠陥が検出された場合にはレビュー装置５０に搬送され、そのレビュー装置５０においてＳＥＭレビューが行われる。また、検査終了後のウェハＷは、レビュー装置５０によるＳＥＭレビューが不要である場合には、次工程の製造装置Ａ２２（Ａ４２）に搬送される。
【００２０】
レビュー装置５０は、欠陥検査装置３０から搬送されてきたウェハＷに対して、上記検査データを用いて、上記検出された欠陥について、ＳＥＭレビューを行う。レビュー装置５０は、ＳＥＭレビューの結果に基づいて、上記検出された欠陥を所定のクラスに分類し、その欠陥が致命的な欠陥であるか否かを判定する。このレビュー装置５０は、致命欠陥の位置情報を上記欠陥管理装置６０（図１参照）に出力する。そして、ＳＥＭレビュー終了後のウェハＷは、次工程の製造装置Ａ２２（Ａ４２）に搬送される。
【００２１】
次に、欠陥検査装置３０の内部構成例を説明する。
図３に示すように、欠陥検査装置３０は、外観検査部３１と、データ処理部３５とを備えている。外観検査部３１は、ステージ３２と、レーザ光源３３と、光検出部３４とを備えている。
【００２２】
ステージ３２の上には、前工程の製造装置Ａ２１（Ａ４１）から搬送されてきたウェハＷが保持される。レーザ光源３３から出射したレーザ光Ｂ１がウェハＷの表面に斜め方向から入射される。光検出部３４は、ウェハＷの表面からの散乱光Ｂ２を検出する。レーザ光源３３から出射したレーザ光Ｂ１を、ウェハＷの表面上で２次元的に走査することにより、ウェハＷの表面上における散乱光Ｂ２の強度分布を得ることができる。
【００２３】
データ処理部３５は、制御部３６と、出力部３７と、入力部３８と、記憶部３９と、通信部４０とを有している。制御部３６は、図示は省略しているが、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）を有している。この制御部３６は、記憶部３９に記憶されている欠陥検査用のプログラムを実行することで各種の機能を実現する。本実施形態の制御部３６は、欠陥検出部３６Ａと、感度制御部３６Ｂと、検査領域設定部３６Ｃとに機能分割できる。
【００２４】
欠陥検出部３６Ａは、外観検査部３１の各部の動作を制御して、ウェハＷ表面の欠陥検出を行い、上記検査データを取得する。具体的には、欠陥検出部３６Ａは、レーザ光源３３からレーザ光Ｂ１をウェハＷ表面に照射させ、そのレーザ照射によって光検出部３４で検出された散乱光Ｂ２の強度を光検出部３４から取得し、その散乱光Ｂ２の強度が所定の閾値よりも高いものを欠陥として検出する。
【００２５】
この欠陥検出部３６Ａは、前工程の製造装置Ａ２１（Ａ４１）から搬送されてきたウェハＷに対して、第１の欠陥検査処理をはじめに実行する。また、欠陥検出部３６Ａは、欠陥管理装置６０からの制御信号に基づいて、第２の欠陥検査処理を実行する。
【００２６】
感度制御部３６Ｂは、第２の欠陥検査処理を実行する際に、第１の欠陥検査処理時よりも検査感度が高くなるように制御する。具体的には、感度制御部３６Ｂは、不良チップと隣接する隣接チップに対してのみ欠陥検査を実行する際に、第１の欠陥検査処理時よりも欠陥検出用の閾値が低くなるように制御する。
【００２７】
検査領域設定部３６Ｃは、欠陥管理装置６０からの制御信号や不良チップ情報に基づいて、欠陥検出部３６Ａにて欠陥検査処理（欠陥検出処理）を実行する検査領域を設定する。具体的には、検査領域設定部３６Ｃは、第１の欠陥検査処理を実行する際に、不良チップ情報に基づいて、不良チップを除くチップを検査領域に設定する。また、検査領域設定部３６Ｃは、第２の欠陥検査処理を実行する際に、直前の欠陥検査処理、つまり第１の欠陥検査処理にて検出された不良チップに隣接するチップのみを検査領域に設定する。
【００２８】
出力部３７は、記憶部３９に記憶された検査データを、例えばウェハＷ上の欠陥の存在位置を示したマップの形式で、表示装置や印刷装置等に出力する。入力部３８は、例えば作業者が操作するキーボードやマウス装置である。
【００２９】
記憶部３９には、欠陥検出部３６Ａによる欠陥検出の結果、つまり検査データが記憶される。この記憶部３９は、例えばＨＤＤ（Hard Disk Drive）などの記憶装置や外付けの記憶装置である。なお、記憶部３９は、図３では欠陥検査装置３０に内蔵した形で図示しているが、例えば欠陥検査装置３０からアクセス可能なネットワーク上のコンピュータに設けてもよい。
【００３０】
通信部４０は、記憶部３９に記憶された検査データ（例えば、欠陥の位置座標等）を、レビュー装置５０に送信する。この通信部４０は、有線又は無線の通信手段である。
次に、レビュー装置５０の内部構成例を説明する。
【００３１】
図４に示すように、レビュー装置５０は、ウェハＷの表面の拡大画像を取得する拡大検査部５１と、その拡大検査部５１の制御とデータ処理を行うデータ処理部５２とを有している。データ処理部５２は、制御部５３と、出力部５４と、入力部５５と、記憶部５６と、通信部５７とを有している。
【００３２】
通信部５７は、欠陥検査装置３０から送信された検査データを受信し、その受信した検査データを記憶部５６に格納する。なお、通信部５７は、有線又は無線の通信手段である。
【００３３】
制御部５３は、図示は省略しているが、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）を有している。この制御部５３は、記憶部５６に記憶されているＳＥＭレビュー用のプログラムを実行することで各種の機能を実現する。本実施形態の制御部５３は、ＳＥＭ制御部５３Ａと、欠陥判定部５３Ｂとに機能分割できる。
【００３４】
ＳＥＭ制御部５３Ａは、記憶部５６に記憶された検査データを用い、該当する欠陥を拡大検査部５１、ここでは走査型電子顕微鏡（Scanning Electron Microscope：ＳＥＭ）によって測定し、その測定結果を示すＳＥＭデータ（ＳＥＭ画像）を生成する。具体的には、ＳＥＭ制御部５３Ａは、拡大検査部５１を制御してウェハＷの表面を電子ビームで走査し、表面から放出される２次電子を観測することにより、２次元画像情報（ＳＥＭデータ）を生成する。そして、ＳＥＭ制御部５３Ａは、生成したＳＥＭデータを記憶部５６に格納する。
【００３５】
欠陥判定部５３Ｂは、記憶部５６に記憶されたＳＥＭデータを用いて、欠陥の有無及び欠陥の種別を判定し、その判定結果を示す判定データを生成する。具体的には、欠陥判定部５３Ｂは、データベース化したＳＥＭデータ（欠陥画像）を、事前に定めた画像認識ルールに基づいて分析し、欠陥を発生原因ごとに分類する。例えば欠陥の分類の種類には、例えば異物の付着、パターン不良、ＳＴＩ（Shallow Trench Isolation）のスクラッチ、層間絶縁膜のスクラッチなどがある。さらに、欠陥は、欠陥起因によりチップが不良となる確率が高い致命的な場合には致命欠陥、不良となる確率が低い場合には非致命欠陥とも分類される。このような分類は、一般に、ＳＥＭ画像を用いた半導体ウェハの欠陥自動分類技術（Automatic Defect Classification：ＡＤＣ）と呼ばれている。なお、上記画像認識ルールは、製品種別及び工程ごとに定義されている。
【００３６】
また、欠陥判定部５３Ｂは、致命欠陥の有無及び座標等を示す致命欠陥データを欠陥管理装置６０に出力する。欠陥判定部５３Ｂは、生成した判定データを記憶部５６に格納する。なお、記憶部５６に記憶された判定データは、例えば欠陥の発生原因の追及や解析などに用いられる。これにより、欠陥の発生原因となる製造プロセスに対して適切な対策を施すことが可能となる。
【００３７】
出力部５４は、ＳＥＭ制御部５３Ａによって生成されたＳＥＭデータに対し所定の処理を施し、表示装置や印刷装置等に出力する。また、入力部５５により特定の欠陥情報についての出力指令が入力されたときに、該当する欠陥情報が記憶部５６から読み出され、その欠陥情報が出力部５４に出力される。なお、入力部５５は、例えば作業者が操作するキーボードやマウス装置である。
【００３８】
次に、欠陥管理装置６０の内部構成例を説明する。
図５に示すように、欠陥管理装置６０は、処理装置６１と、その処理装置６１に接続される、メモリ６２、入力装置６３、表示装置６４、記憶装置６５、ドライブ装置６６及び通信装置６７とを備えている。
【００３９】
処理装置６１は、メモリ６２を利用してプログラムを実行し、欠陥検査処理に必要な機能を実現する。プログラムは、処理装置６１を、欠陥検査システム２０及び電気的特性検査装置８０を制御する各種手段として機能させるためのものである。メモリ６２には、各種機能を提供するために必要なプログラムとデータが格納されている。このメモリ６２としては、通常、キャッシュ・メモリ、システム・メモリ及びディスプレイ・メモリ等を含む。
【００４０】
入力装置６３は、ユーザからの要求や指示、パラメータの入力に用いられる。この入力装置６３としては、例えばキーボードやマウス装置等が用いられる。表示装置６４は、不良チップ情報を、例えばウェハＷ上の不良チップの存在位置を示したマップの形式で表示させるのに用いられる。この表示装置６４としては、例えばＣＲＴ、ＬＣＤ、ＰＤＰ等が用いられる。
【００４１】
記憶装置６５は、通常、磁気ディスク装置、光ディスク装置、光磁気ディスク装置等を含む。この記憶装置６５には、上述のプログラムとデータが格納される。処理装置６１は、入力装置６３による指示に応答してプログラムやデータをメモリ６２へ転送し、それを実行する。また、記憶装置６５はデータベースとしても使用される。なお、この記憶装置６５に、不良チップ情報を格納するようにしてもよい。すなわち、データベース７０を欠陥管理装置６０に内蔵させるようにしてもよい。
【００４２】
処理装置６１が実行するプログラムは、記憶媒体６８にて提供される。ドライブ装置６６は、記憶媒体６８を駆動し、その記憶内容にアクセスする。処理装置６１は、ドライブ装置６６を介して記憶媒体６８からプログラムを読み出し、それを記憶装置６５にインストールする。
【００４３】
記憶媒体６８としては、メモリカード、フレキシブルディスク、光ディスク（例えばＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ）、光磁気ディスク（例えばＭＯ、ＭＤ）等、任意のコンピュータ読み取り可能な記憶媒体を使用することができる。この記憶媒体６８に、上述のプログラムを格納しておき、必要に応じて、メモリ６２にロードして使用することもできる。
【００４４】
なお、記憶媒体６８には、通信媒体を介してアップロード又はダウンロードされたプログラムを記録した媒体、ディスク装置を含む。さらに、コンピュータによって直接実行可能なプログラムを記録した記憶媒体だけでなく、一旦他の記憶媒体（ハードディスク等）にインストールすることによって実行可能となるようなプログラムを記録した記憶媒体や、暗号化されたり、圧縮されたりしたプログラムを記録した記憶媒体も含む。
【００４５】
通信装置６７は、欠陥管理装置６０をネットワークに接続するために用いられる。通信装置６７は、通信に伴うデータ変換等を行って、他の装置（欠陥検査装置３０、レビュー装置５０、データベース７０や電気的特性検査装置８０）との間でプログラムやデータの送受信を行う。また、欠陥管理装置６０は、外部の情報提供者のデータベース等からネットワークを介して、上述のプログラムとデータを受け取り、必要に応じて、メモリ６２にロードして使用することもできる。
【００４６】
次に、半導体装置の製造方法について説明する。
図７に示すように、ウェハ処理が開始されると、まず、ウェハＷに対して所定の製造処理が施される（ステップＳ１）。ここでは、ウェハＷが製造装置Ａ１→…→Ａ２１の順に搬送されて、そのウェハＷに対して製造装置Ａ１〜Ａ２１による製造処理が施される。そして、製造装置Ａ２１による製造処理が終了すると、ウェハＷが欠陥検査システム２０に搬送され、その欠陥検査システム２０によってウェハＷ上の欠陥がインラインで検査される（ステップＳ２）。このとき、致命欠陥が検出されると、欠陥管理装置６０において、その致命欠陥を含むチップが不良チップと判定され、その不良チップの座標等を示す不良チップ情報がデータベース７０に格納される。
【００４７】
続いて、欠陥検査終了後のウェハＷが製造装置Ａ２２→…→Ａ４１の順に搬送されて、そのウェハＷに対して製造装置Ａ２２〜Ａ４１による製造処理が施される（ステップＳ３）。そして、製造装置Ａ４１による製造処理が終了すると、ウェハＷが欠陥検査システム２０に搬送され、その欠陥検査システム２０によってウェハＷ上の欠陥がインラインで検査される（ステップＳ４）。このとき、上記ステップＳ２のインライン欠陥検査において、不良チップ（致命欠陥）が検出された場合には、まず、不良チップ情報に基づいて、不良チップと判定されたチップを除く領域を検査領域に設定して欠陥検査が行われる。また、本工程において、致命欠陥が検出されると、その致命欠陥を含むチップ、つまり不良チップの座標等を示す不良チップ情報がデータベース７０に追加される。
【００４８】
次いで、欠陥検査終了後のウェハＷが製造装置Ａ４２→…→Ａｋの順に搬送されて、そのウェハＷに対して製造装置Ａ４２〜Ａｋによる製造処理が施される（ステップＳ５）。そして、製造装置Ａｋによる製造処理が終了すると、ウェハＷ上に所望の回路パターンを有する多数の半導体集積回路が形成されたことになる。
【００４９】
このようにウェハ処理が終了した後に、欠陥管理装置６０では、各チップの電気的特性を検査する際の検査領域の設定が行われる（ステップＳ６）。ここでは、不良チップ情報に基づいて、上記インライン欠陥検査（ステップＳ２，Ｓ４）で不良チップと判定されたチップを除くチップが検査領域に設定される。続いて、欠陥管理装置６０は、上記検査領域のチップに対して電気的特性検査を実行させるための制御信号を生成する。そして、電気的特性検査装置８０は、欠陥管理装置６０からの制御信号に基づいて、検査領域に設定されたチップに対して電気的特性検査を行う（ステップＳ７）。この検査において動作不良が確認されたチップは不良チップと判定され、その不良チップの位置情報等のデータが欠陥管理装置６０に出力される。欠陥管理装置６０では、電気的特性検査で検出された不良チップの位置情報等を示す不良チップ情報が生成され、その不良チップ情報がデータベース７０に追加される。そして、データベース７０に格納された不良チップ情報に基づいて、不良チップと判定されたチップが最終的にリジェクトされる（ステップＳ８）。
【００５０】
次に、インライン欠陥検査処理の詳細を図８〜図１３に従って説明する。まず、ステップＳ２におけるインライン欠陥検査処理の詳細について説明する。
図８に示すように、まず、欠陥検査装置３０の検査領域設定部３６Ｃによって、欠陥検査を実施する検査領域の設定が行われる（ステップＳ１０）。ここでは、不良チップ情報が未だ生成されていないため、ウェハＷ上の全てのチップ領域が検査領域に設定される。
【００５１】
次に、欠陥検査装置３０の欠陥検出部３６Ａによって第１の欠陥検査処理が実行される（ステップＳ１１）。具体的には、欠陥検出部３６Ａは外観検査部３１を制御し、例えばウェハＷの表面の上側左端から検査（レーザ光照射）を開始し、ウェハＷ表面の全面に螺旋状にレーザ光を走査する。欠陥検出部３６Ａは、この走査（レーザ光照射）による散乱光の強度を取得し、予め設定されている第１の閾値Ｔ１（図９（ｂ）、（ｄ）参照）と比較して、上記散乱光強度が第１の閾値Ｔ１以上であるか否かを判定する。ここで、上記第１の閾値Ｔ１は、図９（ａ）、（ｂ）に示すように、各チップ１０間の境界領域からの散乱光強度Ｃ１（図９（ｂ）参照）よりも高くなるように設定されている。これは、仮に第１の閾値Ｔ１が散乱光強度Ｃ１よりも低く設定された場合には（図９（ｂ）の破線参照）、チップ１０間の境界領域に欠陥が存在すると誤検出してしまうため、このような誤検出を防止するために第１の閾値Ｔ１は散乱光強度Ｃ１よりも高く設定されている。すなわち、第１の欠陥検査処理は、疑似欠陥を検出しないように検査感度を低くした状態で実施される。
【００５２】
次に、欠陥検出部３６Ａは、上記判定結果に基づいて、散乱光強度が第１の閾値Ｔ１以上となった場合に、その散乱光強度に対応する領域に欠陥が存在すると判定し、その領域の座標等を取得する。ここで、欠陥情報としては、例えばウェハＷ上の欠陥の有無、個数、密度、形状、サイズ、位置座標、欠陥からの散乱光強度等が取得される。例えば図９（ｃ）に示すように、チップ１０内、具体的にはチップ１０Ａ，１０Ｂ，１０Ｃに欠陥１１Ａ，１１Ｂ，１１Ｃ（黒塗の楕円参照）が存在する場合には、そのチップ１０Ａ〜１０Ｃの領域（欠陥１１Ａ〜１１Ｃ）からの散乱光強度は図９（ｄ）に示すように高くなる。このとき、欠陥１１Ａからの散乱光強度が第１の閾値Ｔ１以上となるため、チップ１０Ａの領域内で欠陥１１Ａが検出される。但し、欠陥１１Ｂ，１１Ｃからの散乱光強度は、欠陥の存在しない領域のそれよりも高くなるものの、第１の閾値Ｔ１未満である。このため、これら欠陥１１Ｂ，１１Ｃは、第１の欠陥検査処理では欠陥として検出することができない。すなわち、図９の例では、第１の欠陥検査処理において欠陥１１Ａのみが欠陥として検出される。
【００５３】
そして、欠陥検出部３６Ａは、レーザ光によるウェハＷ全面の走査を終了した段階、例えばレーザ光がウェハＷの下側右側に到達した段階で第１の欠陥検査処理を終了する。
次に、上記第１の欠陥検査処理において欠陥が検出された場合には、レビュー装置５０において、その欠陥がＳＥＭレビューされ、そのＳＥＭレビューで生成されたＳＥＭデータに基づいてＡＤＣが行われる（ステップＳ１２）。このＡＤＣにおいて、各欠陥が致命欠陥であるか否かが判定される。ここでは、図１０（ａ）に示すように、ウェハＷ上の１つの欠陥１１Ａが致命欠陥として判定される。
【００５４】
続いて、上記ステップＳ１１，Ｓ１２において致命欠陥が検出されたか否かが判定される（ステップＳ１３）。ここでは、図１０（ａ）に示すように、１つの致命欠陥１１Ａが検出されているため、ステップＳ１４に移る。なお、上記ステップＳ１１，Ｓ１２において致命欠陥が全く検出されなかった場合には、当該ウェハＷに対するインライン欠陥検査を終了する。
【００５５】
次に、ステップＳ１４において、欠陥管理装置６０は、レビュー装置５０からの致命欠陥データ、ここでは致命欠陥１１Ａの座標位置等に基づいて、その致命欠陥１１Ａを含むチップ１０Ａ（図１０（ｂ）参照）を不良チップと判定する。そして、欠陥管理装置６０は、その不良チップの位置情報等を示す不良チップ情報を生成し、その不良チップ情報をデータベース７０に格納する（ステップＳ１４）。
【００５６】
続いて、欠陥管理装置６０は、第２の欠陥検査処理を実行させるための制御信号を生成し、その制御信号を欠陥検査装置３０に出力する。すると、欠陥検査装置３０の検査領域設定部３６Ｃは、不良チップ情報に基づいて、上記第１の欠陥検査処理にて検出された不良チップ（ここでは、不良チップ１０Ａ）と隣接するチップ１０Ｂ，１０Ｃのみを検査領域に設定する。また、感度制御部３６Ｂは、上記第１の欠陥検査処理時よりも欠陥検出用の閾値が低くなるように設定する。具体的には、感度制御部３６Ｂは、欠陥検出用の閾値を、上記第１の閾値Ｔ１よりも低い第２の閾値Ｔ２（図１１（ｂ）、（ｄ）参照）に設定する。このように検査感度を上げて不良チップの隣接領域を検査するのは、その不良チップが大きな傷に起因して発生した不良チップである場合には、その傷の発生メカニズムから、例えばウェハＷに加わった力の加重や力の方向から隣接領域にも傷が発生している可能性が高いためである。
【００５７】
次に、欠陥検査装置３０の欠陥検出部３６Ａによって第２の欠陥検査処理が実行される（ステップＳ１６）。具体的には、欠陥検出部３６Ａは、検査領域に設定されたチップ１０Ｂ，１０Ｃの領域に対して、高い検査感度（第２の閾値Ｔ２）で欠陥検査処理を実行する。例えば欠陥検出部３６Ａは、チップ１０Ｂ，１０Ａ，１０Ｃの領域に対してレーザ光を走査し、検査領域であるチップ１０Ｂ，１０Ｃの領域からの散乱光のみを取得し、その取得した散乱光強度が第２の閾値Ｔ２以上であるか否かを判定する。
【００５８】
次に、欠陥検出部３６Ａは、上記判定結果に基づいて、散乱光強度が第２の閾値Ｔ２以上となった場合に、その散乱光強度に対応する領域に欠陥が存在すると判定し、その領域の座標等を取得する。例えば図１１（ａ）に示すように、検査領域であるチップ１０Ｂ，１０Ｃ内に存在する欠陥１１Ｂ，１１Ｃ（黒塗の楕円参照）からの散乱光強度が共に、図１１（ｂ）に示すように、第２の閾値Ｔ２以上となる。このため、チップ１０Ｂ，１０Ｃの領域内で欠陥１１Ｂ，１１Ｃが検出される。このような第２の欠陥検査処理によって、第１の欠陥検査処理において検出することのできなかった欠陥１１Ｂ，１１Ｃを検出することができる。
【００５９】
次に、上記第２の欠陥検査処理において欠陥が検出された場合には、レビュー装置５０において、その欠陥がＳＥＭレビューされ、そのＳＥＭレビューで生成されたＳＥＭデータに基づいてＡＤＣが行われる（ステップＳ１７）。このＡＤＣにおいて、各欠陥が致命欠陥であるか否かが判定される。ここでは、図１２（ａ）に示すように、欠陥１１Ｂ，１１Ｃが致命欠陥として判定される。
【００６０】
続いて、上記ステップＳ１６，Ｓ１７において２つの致命欠陥１１Ｂ，１１Ｃが検出されているため（ステップＳ１８でＹＥＳ）、欠陥管理装置６０は、致命欠陥１１Ｂ，１１Ｃの座標位置等に基づいて、それら致命欠陥１１Ｂ，１１Ｃを含むチップ１０Ｂ，１０Ｃ（図１２（ｂ）参照）を不良チップと判定する。そして、欠陥管理装置６０は、その不良チップの位置情報等を示す不良チップ情報を生成し、その不良チップ情報をデータベース７０に追加する（ステップＳ１９）。なお、図１２（ｂ）に示した不良チップ情報は、第１の欠陥検査処理にて生成された不良チップ情報と、第２の欠陥検査処理にて生成された不良チップ情報とを重ね合わせたものである。
【００６１】
次に、ステップＳ４におけるインライン欠陥検査処理の詳細について説明する。
まず、欠陥検査装置３０の検査領域設定部３６Ｃは、不良チップ情報に基づいて、欠陥検査を実施する検査領域を設定する（ステップＳ１０）。ここでは、図１２（ｂ）に示す不良チップ情報に基づいて、不良チップ１０Ａ〜１０Ｃを除くチップ領域が検査領域に設定される。
【００６２】
次に、欠陥検査装置３０の欠陥検出部３６Ａによって第２の欠陥検査処理が実行される（ステップＳ１１）。具体的には、欠陥検出部３６Ａは、検査領域に設定されたチップに対して、低い検査感度（第１の閾値Ｔ１）で欠陥検査処理を実行する。例えば欠陥検出部３６Ａは、ウェハＷ表面の全面に螺旋状にレーザ光を走査し、検査領域から除外されたチップ１０Ａ〜１０Ｃの領域からの散乱光を取得せず、その他のチップ領域、つまり検査領域からの散乱光のみを取得する。そして、欠陥検出部３６Ａは、取得した散乱光強度が第１の閾値Ｔ１以上となった場合に、その散乱光強度に対応する領域に欠陥が存在すると判定する。
【００６３】
次に、レビュー装置５０において、第１の欠陥検査処理で検出された欠陥がＳＥＭレビューされ、その欠陥が致命欠陥であるか否かが判定される。ここでは、図１３（ａ）に示すように、チップ１０Ｄ内に存在する欠陥１１Ｄのみが致命結果として判定される。なお、このとき、仮にチップ１０Ａ〜１０Ｃの領域に欠陥１１Ａ〜１１Ｃとは別の欠陥が存在しても、チップ１０Ａ〜１０Ｃの領域は検査領域から除外されているため、第１の欠陥検査処理にて上記別の欠陥が検出されることもなく、その欠陥がＳＥＭレビューされることもない。
【００６４】
続いて、上記ステップＳ１１，Ｓ１２において１つの致命欠陥１１Ｄが検出されているため（ステップＳ１３でＹＥＳ）、欠陥管理装置６０は、致命欠陥１１Ｄを含むチップ１０Ｄを不良チップと判定する。そして、欠陥管理装置６０は、その不良チップの位置情報等を示す不良チップ情報を生成し、その不良チップ情報をデータベースに追加する（ステップＳ１４）。ここで、図１３（ｂ）は、当該ステップＳ１４で生成された不良チップ情報を示している。また、図１３（ｃ）は、図１３（ｂ）に示した不良チップ情報と、図１２（ｂ）に示した不良チップ情報、つまり先のステップＳ２のインライン欠陥検査において生成された不良チップ情報とを重ね合わせた不良チップ情報を示している。
【００６５】
その後、ステップＳ２のインライン欠陥検査と同様に、第２の欠陥検査処理が実行される。ここでは、図１１（ｃ）に示すように、不良チップ１０Ｄと隣接するチップ１０Ｅ，１０Ｆのみが検査領域に設定され、高い検査感度（第２の閾値Ｔ２）で欠陥検査処理が実行される。このとき、チップ１０Ｅ，１０Ｆには欠陥が存在しないため、図１１（ｄ）に示すように、チップ１０Ｅ，１０Ｆからの散乱光の強度は第２の閾値Ｔ２未満となる。ちなみに、この欠陥検査処理では、チップ１０Ｅ，１０Ｆの間に存在するチップ１０Ｄを除いて、チップ１０Ｅ，１０Ｆの領域のみを検査領域に設定し、チップ１０Ｄ，１０Ｅ間の境界領域及びチップ１０Ｄ，１０Ｆ間の境界領域についても検査領域から除外している。このため、散乱光強度が高くなるチップ間の境界領域からの散乱光は検出されないため、その領域に欠陥が存在すると誤検出されることも抑制される。
【００６６】
そして、第２の欠陥検査処理で欠陥が検出されない場合には、ＳＥＭレビューもされず、当該ウェハＷに対するインライン欠陥検査が終了される。
なお、本実施形態において、欠陥検出部３６Ａは第１の検査部及び第２の検査部の一例、致命欠陥１１Ａ〜１１Ｃは致命的な欠陥の一例、ステップＳ１０，Ｓ１１は第１の検査工程の一例、ステップＳ１２は第１の判定工程の一例、ステップＳ１３は第１の生成工程の一例である。また、ステップＳ１５，Ｓ１６は第２の検査工程の一例、ステップＳ１７は第２の判定工程の一例、ステップＳ１９は第２の生成工程の一例、ステップＳ６，Ｓ７は第３の検査工程の一例、製造装置Ａ２１，Ａ４１による製造工程は第１の製造工程の一例、製造装置Ａ２２，Ａ４２による製造工程は第２の製造工程の一例である。
【００６７】
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）低い検査感度でウェハＷ全体を検査した際に致命欠陥が検出された場合に、その致命欠陥を含む不良チップと隣接するチップに欠陥があるか否かを、高い検査感度で検査するようにした。ここで、低い検査感度で検出された不良チップが大きな傷に起因して発生した不良チップである場合には、その傷の発生メカニズムから、不良チップの隣接領域にも傷が発生している可能性が高い。すなわち、低い検査感度で検出された不良チップと隣接するチップ領域には、致命欠陥が存在する可能性が高い。このため、上記方法によれば、致命欠陥の発生している可能性が高い領域を高感度で検査することができ、高精度に致命欠陥を検出することができる。これにより、欠陥検出の精度を向上させることができる。
【００６８】
（２）低い検査感度で検査する第１の欠陥検査処理における検査領域を、前工程までに検出された不良チップを除くウェハＷ上のチップ領域に設定するようにした。このため、前工程までに不良チップ、つまり救済不可と判定されたチップについての欠陥検査を省略することができる。さらに、仮に前工程までに検出された致命欠陥とは別の欠陥（非致命欠陥も含む）が不良チップに発生している場合には、その別の欠陥が第１の欠陥検査処理で検出されないため、その別の欠陥については第１の欠陥検査処理の後工程であるＳＥＭレビューも省略することができる。これにより、インライン欠陥検査の処理時間を短縮することができる。
【００６９】
（３）電気的特性検査における検査領域を、インライン欠陥検査で検出された不良チップを除くウェハＷ上のチップ領域に設定するようにした。これにより、インライン欠陥検査で不良チップ、つまり救済不可と判定されたチップについての電気的特性検査を省略することができるため、電気的特性検査の処理時間を短縮することができる。
【００７０】
（４）ウェハ処理途中のインライン欠陥検査において、最終的にリジェクトされるチップの情報を示す不良チップ情報を生成するようにした。このとき、欠陥管理装置６０において、欠陥検査システム２０の検査結果（致命欠陥の位置情報）に基づいて、致命欠陥を含む不良チップが自動的に判定され、その不良チップの位置情報等を示す不良チップ情報が自動的に生成される。また、このようにウェハ処理途中に生成された不良チップ情報を、ウェハ処理終了後の電気的特性検査で共有するようにし、さらにリジェクト処理の際にも利用するようにした。これにより、ウェハ処理終了後に、例えばレビュー装置５０の出力部５４に出力される、ウェハＷ上の致命欠陥の存在位置を示した欠陥マップを参照して、作業者の手入力などによってリジェクト対象のチップを決定する操作が不要となる。
【００７１】
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・上記実施形態のインライン欠陥検査では、第２の欠陥検査処理を１回実行するようにしたが、その第２の欠陥検査処理を２回以上実行するようにしてもよい。例えば図１４（ａ）に示すように、第１の欠陥検査処理（ステップＳ１１）及びＳＥＭレビュー・ＡＤＣ（ステップＳ１２）でチップ１０Ａが不良チップと判定され、１回目の第２の欠陥検査処理（ステップＳ１６）及びＳＥＭレビュー・ＡＤＣ（ステップＳ１７）でチップ１０Ｂ，１０Ｃが不良チップと判定されたとする。このとき、１回目の第２の欠陥検査処理で不良チップと判定されたチップ１０Ｂ，１０Ｃとそれぞれ隣接するチップ１０Ｇ，１０Ｈを検査領域に設定し、欠陥検出用の閾値を第２の閾値Ｔ２に設定し、２回目の第２の欠陥検査処理を実行するようにしてもよい。
【００７２】
・あるいは、複数回実行される第２の欠陥検査処理において、欠陥検出用の閾値が段階的に小さくなるように設定するようにしてもよい。
・上記実施形態では、第１の欠陥検査処理（ステップＳ１１）及びＳＥＭレビュー・ＡＤＣ（ステップＳ１２）で不良チップと判定されたチップと隣接するチップのうち、レーザ光の走査方向に沿って隣接するチップのみを、第２の欠陥検査処理の検査領域に設定するようにした。これに限らず、図１４（ｂ）に示すように、第１の欠陥検査処理でチップ１２Ａが不良チップと判定された場合に、レーザ光の走査方向に沿ってチップ１２Ａと隣接するチップ１２Ｂ，１２Ｃと併せて、そのレーザ光の走査方向とは直交する方向に沿ってチップ１２Ａと隣接するチップ１２Ｄ，１２Ｅを、第２の欠陥検査処理の検査領域に設定してもよい。この場合において、チップ１２Ｄ，１２Ｅを検査する際には、例えば図１４（ｂ）の破線矢印で示すように、レーザ光の走査方向を、チップ１２Ｄ→１２Ａ→１２Ｅと順に走査する方向に変更した上で、第２の欠陥検査処理を実行すればよい。
【００７３】
・上記実施形態のレビュー装置５０において、致命欠陥の位置情報等に基づいて不良チップ情報を生成するようにしてもよい。この場合にも、その生成した不良チップ情報を、欠陥検査システム２０及び電気的特性検査装置８０が共有するデータベース７０に格納する。また、欠陥検査装置３０は、レビュー装置５０から致命欠陥の有無を示す情報を取得した際に、第２の欠陥検査処理を実行するようにしてもよい。さらに、電気的特性検査装置８０は、データベース７０に格納された不良チップ情報に基づいて、不良チップを除くチップを検査対象に設定し、その検査対象のチップに対して電気的特性を検査するようにしてもよい。以上のように変更することにより、欠陥管理装置６０を省略することができる。
【００７４】
・上記実施形態では、レビュー装置５０としてＳＥＭレビューを実施する装置に具体化したが、欠陥及びその周囲の拡大画像が得られる他の装置に具体化してもよい。
・上記実施形態における欠陥検査システム２０に、欠陥管理装置６０を含めるようにしてもよい。
【００７５】
・上記実施形態では、機能試験として電気的特性検査を例に挙げたが、その他の機能試験の際に、データベース７０に格納された不良チップ情報を利用するようにしてもよい。
・上記実施形態では、所定の製造工程後（キープロセス工程後）のみにインライン欠陥検査を実行するようにしたが、例えば全ての製造工程後にインライン欠陥検査を実行するようにしてもよい。
【符号の説明】
【００７６】
Ｗ ウェハ
Ａ１〜Ａｋ 製造装置
２０ 欠陥検査システム
３０ 欠陥検査装置
３６ 制御部
３６Ａ 欠陥検出部
３６Ｂ 感度制御部
３６Ｃ 検査領域設定部
５０ レビュー装置
６０ 欠陥管理装置
７０ データベース
８０ 電気的特性検査装置
【特許請求の範囲】
【請求項１】
ウェハ上に欠陥があるか否かを検査する第１の検査工程と、
前記第１の検査工程にて検出された欠陥により、不良チップを判定する第１の判定工程と、
前記不良チップを除いて、前記不良チップに隣接するチップに欠陥があるか否かを、前記第１の検査工程よりも検査感度を上げて検査する第２の検査工程と、
を有することを特徴とする欠陥検査方法。
【請求項２】
前記判定工程の後に、前記不良チップの位置情報を示す不良チップ情報を生成する第１の生成工程を有し、
前記第２の検査工程の後に、
前記第２の検査工程にて検出された欠陥により、不良チップを判定する第２の判定工程と、
前記第２の判定工程にて判定された前記不良チップの位置情報を前記不良チップ情報に追加する第２の生成工程と、
を有することを特徴とする請求項１に記載の欠陥検査方法。
【請求項３】
前記第１の検査工程は、前工程までに生成された前記不良チップ情報に基づいて、前記不良チップを除くウェハ上に欠陥があるか否かを検査することを特徴とする請求項２に記載の欠陥検査方法。
【請求項４】
前記欠陥は、前記ウェハ上に照射されたレーザ光の散乱光の強度が所定の閾値以上であるか否かを判定することにより検出され、
前記第２の検査工程では、前記第１の検査工程よりも前記閾値を低く設定することを特徴とする請求項１〜３のいずれか１つに記載の欠陥検査方法。
【請求項５】
ウェハに対して所定の製造処理を施す第１の製造工程と、
前記第１の製造工程後のウェハ上に欠陥があるか否かを、請求項１〜４のいずれか１つに記載の欠陥検査方法にて検査する工程と、
前記検査後のウェハに対して、前記第１の製造工程の次工程の製造処理を施す第２の製造工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記ウェハに対する全ての製造処理が終了した後に、前記不良チップを除く前記ウェハ上のチップに対して、電気的特性検査を含む機能試験を行う第３の検査工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
ウェハ上に欠陥があるか否かを検査する第１の検査工程を実行する第１の検査部と、
前記第１の検査工程にて検出された欠陥により不良チップと判定されたチップが存在する場合に、前記不良チップを除いて、前記不良チップに隣接するチップを検査領域に設定する検査領域設定部と、
前記第１の検査工程にて検出された欠陥により前記不良チップと判定されたチップが存在する場合に、前記第１の検査工程時よりも検査感度を高く設定する感度制御部と、
前記検査領域設定部で設定された検査領域に欠陥があるか否かを、前記感度制御部で設定された検査感度で検査する第２の検査工程を実行する第２の検査部と、
を有することを特徴とする欠陥検査装置。
【請求項１】
ウェハ上に欠陥があるか否かを検査する第１の検査工程と、
前記第１の検査工程にて検出された欠陥により、不良チップを判定する第１の判定工程と、
前記不良チップを除いて、前記不良チップに隣接するチップに欠陥があるか否かを、前記第１の検査工程よりも検査感度を上げて検査する第２の検査工程と、
を有することを特徴とする欠陥検査方法。
【請求項２】
前記判定工程の後に、前記不良チップの位置情報を示す不良チップ情報を生成する第１の生成工程を有し、
前記第２の検査工程の後に、
前記第２の検査工程にて検出された欠陥により、不良チップを判定する第２の判定工程と、
前記第２の判定工程にて判定された前記不良チップの位置情報を前記不良チップ情報に追加する第２の生成工程と、
を有することを特徴とする請求項１に記載の欠陥検査方法。
【請求項３】
前記第１の検査工程は、前工程までに生成された前記不良チップ情報に基づいて、前記不良チップを除くウェハ上に欠陥があるか否かを検査することを特徴とする請求項２に記載の欠陥検査方法。
【請求項４】
前記欠陥は、前記ウェハ上に照射されたレーザ光の散乱光の強度が所定の閾値以上であるか否かを判定することにより検出され、
前記第２の検査工程では、前記第１の検査工程よりも前記閾値を低く設定することを特徴とする請求項１〜３のいずれか１つに記載の欠陥検査方法。
【請求項５】
ウェハに対して所定の製造処理を施す第１の製造工程と、
前記第１の製造工程後のウェハ上に欠陥があるか否かを、請求項１〜４のいずれか１つに記載の欠陥検査方法にて検査する工程と、
前記検査後のウェハに対して、前記第１の製造工程の次工程の製造処理を施す第２の製造工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項６】
前記ウェハに対する全ての製造処理が終了した後に、前記不良チップを除く前記ウェハ上のチップに対して、電気的特性検査を含む機能試験を行う第３の検査工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
ウェハ上に欠陥があるか否かを検査する第１の検査工程を実行する第１の検査部と、
前記第１の検査工程にて検出された欠陥により不良チップと判定されたチップが存在する場合に、前記不良チップを除いて、前記不良チップに隣接するチップを検査領域に設定する検査領域設定部と、
前記第１の検査工程にて検出された欠陥により前記不良チップと判定されたチップが存在する場合に、前記第１の検査工程時よりも検査感度を高く設定する感度制御部と、
前記検査領域設定部で設定された検査領域に欠陥があるか否かを、前記感度制御部で設定された検査感度で検査する第２の検査工程を実行する第２の検査部と、
を有することを特徴とする欠陥検査装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１２−２３８８０１（Ｐ２０１２−２３８８０１Ａ）
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願番号】特願２０１１−１０８３７６（Ｐ２０１１−１０８３７６）
【出願日】平成２３年５月１３日（２０１１．５．１３）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２４年１２月６日（２０１２．１２．６）
【国際特許分類】
【出願日】平成２３年５月１３日（２０１１．５．１３）
【出願人】（３０８０１４３４１）富士通セミコンダクター株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]