欠陥検査装置および欠陥検査方法
【課題】作業者の負荷が大きいという問題や作業効率が低いという問題がある。
【解決手段】取得部１１は、半導体パターンが写されたパターン画像を取得する。入力部１２は、描写フィールドのフィールドサイズと、描写フィールドの継ぎ目の幅とを受け付ける。制御部１４は、入力部１２が受け付けたフィールドサイズおよび継ぎ目の幅に基づいて、その継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する。検査部１５は、取得部１１が取得したパターン画像を用いて、半導体パターンから制御部１４にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する。
【解決手段】取得部１１は、半導体パターンが写されたパターン画像を取得する。入力部１２は、描写フィールドのフィールドサイズと、描写フィールドの継ぎ目の幅とを受け付ける。制御部１４は、入力部１２が受け付けたフィールドサイズおよび継ぎ目の幅に基づいて、その継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する。検査部１５は、取得部１１が取得したパターン画像を用いて、半導体パターンから制御部１４にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置および欠陥検査装置に関する。
【背景技術】
【０００２】
半導体の製造には、レチクル（マスク）上に描写された設計パターンを、露光装置を用いて半導体ウェハなどの半導体基板に露光するリソグラフィ技術が必要である。また、設計パターンをレチクルに描写する描写方式としては、ベクタースキャン方式が知られている。
【０００３】
ベクタースキャン方式は、電子ビームをレチクルに照射して設計パターンをレチクル上に直接描写するデバイス直描用電子線露光装置で一般的に用いられる。ベクタースキャン方式では、電子ビームがレチクル上の描画領域のみをなぞることにより、設計パターンが一筆画のようにレチクルに描写される。
【０００４】
ベクタースキャン方式では、図１０に示すように、半導体基板１内のチップの集まりであるショット２ごとに設計パターンの描写が行われる。また、各ショット２は、図１１で示したように、複数のフィールド３に分割され、フィールド３ごと設計パターンの描写が行われる。このため、ベクタースキャン方式では、隣り合うフィールド３の間には、必ず継ぎ目５が発生する。なお、図１１では、フィールド３として、半導体基板１内の二つのセルマット４に対応するフィールドが示されている。また、フィールド３の大きさはフィールドサイズと呼ばれる。
【０００５】
隣り合うフィールド３の設計パターンは、連続していることもあるし、わずかにずれることもある。このため、設計パターンが半導体基板１に露光されると、継ぎ目５で連続した設計パターンが露光された半導体基板と、継ぎ目５でわずかにすれた設計パターンが露光された半導体基板とが形成されることになる。しかしながら、このわずかなずれは、半導体基板の品質には影響を与えない。
【０００６】
また、半導体装置の製造では、半導体基板に露光された設計パターンである半導体パターンの欠陥を検査するパターン検査が行われる。通常、パターン検査では、図１２に示したように、複数の半導体基板のそれぞれが写された画像データ６のそれぞれが比較されることで、半導体パターンの欠陥が検査されている。なお、このようなパターン検査は、特許文献１、２および３に記載されている。
【０００７】
ベクタースキャン方式で描写された設計パターンが半導体基板に露光された場合において、パターン検査が行われると、隣り合うフィールドのパターンが連続しているものとわずかにずれているものとがあるため、隣り合うフィールドの継ぎ目に存在するわずかなずれが誤って欠陥として検出されることがある。この継ぎ目に発生する疑似的な欠陥は、バッティングエラーと呼ばれる。
【０００８】
バッティングエラーが誤って本当の欠陥として検出されると、パターン検査の精度が低下することになるので、パターン検査では、バッティングエラーの検出を回避する必要がある。
【０００９】
図１３は、バッティングエラーの検出を回避する回避処理を説明するためのフローチャートである。
【００１０】
先ず、欠陥の検査を行う領域である検査領域が設定される（ステップＳ１）。その後、作業者が手動でバッティングエラーの発生箇所を指定することで、その発生箇所を検査領域から除外する（ステップＳ２）。続いて、発生箇所が除外された検査領域に対してパターン検査が行われ（ステップＳ３）、その検査結果が出力される（ステップＳ４）。
【００１１】
これにより、バッティングエラーの発生箇所に対してパターン検査が行われないので、バッティングエラーの検出を回避することが可能になる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−３４２７５７号公報
【特許文献１】特開２００９−９２６７４号公報
【特許文献１】特開２００９−９７９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記の回避処理では、作業者が手動でバッティングエラーの発生箇所を指定して検査領域から除外する必要があるため、作業者の負荷が大きいという問題や、作業効率が低いという問題がある。
【課題を解決するための手段】
【００１４】
本発明による第一の欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、前記半導体パターンが写された画像を取得する取得部と、前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅とを受け付ける入力部と、前記入力部が受け付けたサイズおよび幅に基づいて、前記継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する。
【００１５】
本発明による第二の欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、前記半導体パターンが写された画像を取得する取得部と、前記取得部が取得した画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する。
【００１６】
本発明による第一の欠陥検査方法は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、前記半導体パターンが写された画像を取得する取得ステップと、前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅と受け付ける入力ステップと、前記受け付けられたサイズおよび幅に基づいて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する。
【００１７】
本発明による第二の欠陥検査方法は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、前記半導体パターンが写された画像を取得する取得ステップと、前記取得された画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する。
【発明の効果】
【００１８】
本発明によれば、バッティングエラーの発生箇所となる、描写フィールドの継ぎ目に相当する半導体パターン上の非検査領域が欠陥検査装置にて特定されるので、作業者が手動でバッティングエラーの発生箇所を指定しなくてもよくなり、作業者の負荷の低減、および、作業効率の向上を図ることが可能になる。
【図面の簡単な説明】
【００１９】
【図１】本発明による第一の実施形態の欠陥検査装置の構成を示したブロック図である。
【図２】半導体パターンが形成されている形成領域の一例を示した説明図である。
【図３】非検査領域の一例を示した説明図である。
【図４】半導体パターンの欠陥の検査の一例を説明するための説明図である。
【図５】欠陥検査装置の動作の一例を説明するためのフローチャートである。
【図６】半導体パターンの欠陥の検査の他の例を説明するための説明図である。
【図７】欠陥検査装置の動作の他の例を説明するためのフローチャートである。
【図８】非検査領域の特定方法の一例を説明するための説明図である。
【図９】欠陥検査装置の動作の他の例を説明するためのフローチャートである。
【図１０】ベクタースキャン方式を説明するための説明図である。
【図１１】ベクタースキャン方式を説明するための他の説明図である。
【図１２】パターン検査を説明するための説明図である。
【図１３】バッティングエラーの検出を回避する回避処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
【００２１】
図１は、本発明による第一の実施形態の欠陥検査装置の構成を示したブロック図である。図１において、欠陥検査装置１００は、取得部１１と、入力部１２と、記憶部１３と、制御部１４と、検査部１５とを有する。
【００２２】
取得部１１は、半導体基板（例えば、シリコンウェハ）上の半導体パターンが写された画像であるパターン画像を取得する。なお、取得部１１は、半導体パターンを撮像することでパターン画像を取得してもよいし、半導体パターンを撮像する撮像装置などからパターン画像を取得してもよい。
【００２３】
半導体パターンは、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光されたパターンである。なお、設計パターンの露光は、デバイス直描用電子線露光装置などの露光装置によってベクタースキャン方式で行われる。
【００２４】
ここで、隣り合う描写フィールドの継ぎ目にバッティングエラーが発生することがある。なお、露光装置は、設計パターンを縮小して半導体基板上に露光してもよい。
【００２５】
入力部１２は、作業者（つまり、欠陥検査装置１００のユーザ）から、半導体パターンの欠陥を検査する検査領域を示す領域情報と、描写フィールドの継ぎ目に相当する半導体パターン上の領域である非検査領域を特定するための特定情報を受け付ける。なお、検査領域は非検査領域を含む。
【００２６】
特定情報は、少なくとも、描写フィールドのサイズであるフィールドサイズと、描写フィールドの継ぎ目の幅とを含む。また、露光装置が設計パターンを縮小して半導体基板上に露光する場合、特定情報は、設計パターンの縮小倍率をさらに含む。また、特定情報は半導体基板の半導体チップ内の予め定められたチップ基点に対する半導体パターンの相対位置をさらに含んでもよい。なお、チップ基点は、例えば、チップの角である。
【００２７】
したがって、入力部１２は描写フィールドのサイズと、描写フィールドの継ぎ目の幅とを受け付けることになる。また、設計パターンが縮小されて露光される場合、入力部１２は、その設計パターンの縮小倍率をさらに受け付けることになる。
【００２８】
記憶部１３は、入力部１２が受け付けた領域情報および特定情報を記憶する。
【００２９】
制御部１４は、記憶部１３に記憶された特定情報に基づいて、取得部１１が取得したパターン画像に写された半導体パターン内の非検査領域を特定する。なお、非検査領域は、バッティングエラーが発生する可能性のある発生箇所でもある。
【００３０】
これにより、制御部１４は、入力部１２が受け付けたフィールドサイズおよび継ぎ目の幅に基づいて非検査領域を特定することになる。また、設計パターンが縮小されて露光される場合、制御部は、入力部１２が受け付けたフィールドサイズ、継ぎ目の幅および縮小倍率に基づいて非検査領域が特定することになる。
【００３１】
以下、制御部１４による非検査領域の特定方法の具体例を説明する。
【００３２】
図２および図３は、非検査領域の特定方法の具体例を説明するための説明図である。より具体的には、図２は、半導体チップ上における、半導体パターンが形成されている形成領域の一例を示した説明図であり、図３は、非検査領域の一例を示した説明図である。なお、図２および３では、描写フィールドが、一辺の長さ５００ｕｍの正方形であり、縮小倍率が１／５であり、継ぎ目幅が１００ｕｍであるとしている。この場合、記憶部１３には、フィールドサイズとして、描写フィールドの一辺の長さである５００ｕｍが記憶される。
【００３３】
非検査領域は、隣り合う描写フィールドの継ぎ目に当たるので、描写フィールドごとに繰り返し現れる。このため、制御部１４は、先ず、ある描写フィールドにおける非検査領域である個別非検査領域を求める。具体的には、制御部１４は、フィールドサイズに縮小倍率を乗算して、個別非検査領域の外周の長さを求め、さらに、継ぎ目幅に縮小倍率を乗算して、個別非検査領域の幅を求めることで、その個別非検査領域を求める。これにより、非検査領域は、図３で示したように、外周が一辺の長さが１００ｕｍの正方形であり、幅が２０ｕｍの領域となる。
【００３４】
続いて、制御部１４は、チップ基点に対する半導体パターンの相対位置から、個別非検査領域を２次元的に繰り返したパターン領域を非検査領域として特定する。なお、図２では、チップの角をチップ基点とし、チップの角から最も近い半導体パターン上の位置を、チップ基点に対する半導体パターンの相対位置としている。
【００３５】
ここで、記憶部１３が記憶した特定情報内に相対位置がない場合、制御部１４は、予め定められた位置を相対位置として用いる。なお、相対位置は、半導体チップのチップデザインごとに異なるので、欠陥検査装置１００があるチップデザインに特化されていれば、予め定められた位置を相対位置として用いても問題はない。
【００３６】
図１に戻る。検査部１５は、取得部１１が取得したパターン画像を用いて、少なくとも半導体パターンのうちの最終検査領域内の欠陥を検査する。ここで、最終検査領域は、半導体パターンから制御部１４にて特定された非検査領域を除いた領域である。
なお、検査部１５は、例えば、パターン画像を、他の半導体基板上に露光された半導体パターンが写されたパターン画像と比較して、輝度の異なる箇所を半導体パターンの欠陥として検出することで、半導体パターンの欠陥を検査する。
【００３７】
検査部１５は、欠陥の検査を行うと、最終検査領域内の欠陥を示す最終検査結果を出力する。
【００３８】
本実施形態では、検査部１５は、半導体パターンのうちの、記憶部１３に記憶された領域情報が示す検査領域から非検査領域を除いた最終検査領域内の欠陥を検査し、その検査結果を最終検査結果として出力する。したがって、検査部１５は、図４で示したように、複数のパターン画像内の最終検査領域を比較して、半導体パターンの欠陥を検査することになる。
【００３９】
次に動作を説明する。
【００４０】
図５は、本実施形態の欠陥検査装置１００の動作を説明するためのフローチャートである。
【００４１】
先ず、入力部１２は、作業者から領域情報を受け付け、その領域情報を記憶部１３に記憶する。これにより、検査領域が欠陥検査装置１００に設定される（ステップＳ１０１）。
【００４２】
次に、入力部１２は、作業者から特定情報を受け付け、その特定情報を記憶部１３に記憶する（ステップＳ１０２）。
【００４３】
その後、取得部１１は、パターン画像を取得し、そのパターン画像を制御部１４に出力する。制御部１４は、パターン画像を受け付けると、記憶部１３から特定情報を取得し、その特定情報に基づいて非検査領域を特定する。制御部１４は、その特定した非検査領域と、記憶部１３に記憶された領域情報が示す検査領域とを検査部１５に設定する（ステップＳ１０３）。
【００４４】
続いて、制御部１４は、パターン画像を検査部１５に出力する。検査部１５は、パターン画像を受け付けると、そのパターン画像を用いて、そのパターン画像に写された半導体パターンの欠陥を検査する（ステップＳ１０４）。具体的には、検査部１５は、半導体パターンのうちの検査領域から非検査領域を除いた最終検査領域内の欠陥を検査する。
【００４５】
そして、検査部１５は、その検査結果を最終検査結果として出力する（ステップＳ１０５）。
【００４６】
本実施形態によれば、取得部１１は、半導体パターンが写されたパターン画像を取得する。入力部１２は、描写フィールドのフィールドサイズと、描写フィールドの継ぎ目の幅とを受け付ける。制御部１４は、入力部１２が受け付けたフィールドサイズおよび継ぎ目の幅に基づいて、その継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する。検査部１５は、取得部１１が取得したパターン画像を用いて、半導体パターンから制御部１４にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する。
【００４７】
この場合、描写フィールドの継ぎ目に相当する半導体パターン上の領域である非検査領域がフィールドサイズに基づいて特定される。非検査領域は、バッティングエラーが発生する可能性のある領域でもあるため、作業者が手動でバッティングエラーの発生箇所を検査領域から除外しなくてもよくなり、作業者の負荷の低減、および、作業効率の向上を実現することが可能になる。
【００４８】
また、本実施形態では、設計パターンが縮小されて露光される場合、入力部１２は、設計パターンの縮小倍率をさらに受け付ける。制御部１４は、入力部１２が受け付けたフィールドサイズ、継ぎ目の幅および縮小倍率に基づいて、非検査領域を特定する。したがって、設計パターンが縮小されて露光される場合でも、作業者の負荷の低減、および、作業効率の向上を実現することが可能になる。
【００４９】
また、本実施形態では、検査部１５が、半導体パターンのうちの最終検査領域内の欠陥を検査し、その検査結果を最終検査結果として出力する。この場合、非検査領域内の欠陥を検査しなくてもよくなるため、効率良く欠陥の検査を行うことが可能になる。
【００５０】
このように、本実施形態による欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置（１００）であって、半導体パターンが写された画像を取得する取得部（１１）と、描写フィールドのサイズと、描写フィールドの継ぎ目の幅とを受け付ける入力部（１２）と、入力部（１２）が受け付けたサイズに基づいて、その継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する制御部（１４）と、取得部（１１）が取得した画像を用いて、半導体パターンから制御部（１４）にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する検査部（１５）と、を有して構成される。
【００５１】
また、本実施形態による欠陥検査装置は、設計パターンが縮小されて露光される場合、入力部（１２）が設計パターンの縮小倍率をさらに受け付け、制御部（１４）が、入力部（１２）が受け付けたサイズ、幅および縮小倍率に基づいて、非検査領域を特定するように構成される。
【００５２】
また、本実施形態による欠陥検査装置は、検査部（１５）が、半導体パターンのうちの最終検査領域内の欠陥を検査し、その検査結果を最終検査結果として出力するように構成される。
【００５３】
次に第二の実施形態について説明する。
【００５４】
本実施形態では、検査部１５による別の検査方法について説明する。
【００５５】
本実施形態の検査部１５は、半導体パターンのうちの非検査領域を含む検査領域内欠陥を検査し、その検査結果から、制御部１４にて特定された非検査領域内の欠陥を除いて最終検査結果を生成する。したがって、検査部１５は、図６で示したように、複数のパターン画像内の検査領域を比較して半導体パターンの欠陥を検査し、その後、その検査結果から非検査領域内の欠陥を除いて、最終検査結果を生成することになる。
【００５６】
次に動作を説明する。
【００５７】
図７は、本実施形態の欠陥検査装置１００の動作を説明するためのフローチャートである。
【００５８】
先ず、入力部１２は、作業者から領域情報を受け付け、その領域情報を記憶部１３に記憶する。これにより、検査領域が欠陥検査装置１００に設定される（ステップＳ２０１）。
【００５９】
次に、入力部１２は、作業者から特定情報を受け付け、その特定情報を記憶部１３に記憶する（ステップＳ２０２）。
【００６０】
その後、取得部１１は、パターン画像を取得し、そのパターン画像を制御部１４に出力する。制御部１４は、パターン画像を受け付けると、記憶部１３から特定情報を取得し、その特定情報に基づいて非検査領域を特定する。制御部１４は、その特定した非検査領域と、記憶部１３に記憶された領域情報が示す検査領域とを検査部１５に設定する（ステップＳ２０３）。
【００６１】
続いて、制御部１４は、パターン画像を検査部１５に出力する。検査部１５は、パターン画像を受け付けると、そのパターン画像を用いて、そのパターン画像に写された半導体パターンのうちの検査領域内の欠陥を検査し、その検査結果から非検査領域の欠陥を除いて最終検査結果を生成する（ステップＳ２０４）。
【００６２】
そして、検査部１５は、その生成した最終検査結果を出力する（ステップＳ１０５）。
【００６３】
以上のように本実施形態でも、作業者が手動でバッティングエラーの発生箇所を検査領域から除外しなくてもよくなり、作業者の負荷の低減、および、作業効率の向上を実現することが可能になる。
【００６４】
このように、本実施形態による欠陥検査装置は、検査部（１５）が、半導体パターンのうちの非検査領域を含む検査領域内の欠陥を検査し、その検査結果から、制御部（１４）にて特定された非検査領域内の欠陥を除いて最終検査結果を生成し、その生成した最終検査結果を出力するように構成される。
【００６５】
次に第三の実施形態について説明する。
【００６６】
本実施形態では、非検査領域の特定方法の他の例について説明する。
【００６７】
図８は、本実施形態における非検査領域の特定方法を説明するための説明図である。図８では、二つのセルマット８１に対応する領域内の欠陥８２と、バッティングエラーの発生箇所８３とが示されている。
【００６８】
図８で示されているように、バッティングエラーの発生箇所８３では、欠陥８２が密集して発生する。欠陥が密集して発生している領域はパターン画像を用いて欠陥を検査することで発見することができるので、パターン画像を用いて、バッティングエラーの発生箇所８３を特定することができる。
【００６９】
そこで、本実施形態では、制御部１４は、パターン画像を用いて、パターン画像に写された半導体パターン内の、描写フィールドの継ぎ目に当たる非検査領域を特定する。
【００７０】
例えば、制御部１４は、先ず、パターン画像を用いて、そのパターン画像内の所定範囲に写されている半導体パターンの欠陥を検査して、所定数以上の欠陥を含む所定の大きさの領域である欠陥密集領域を半導体パターンから検出する。続いて、制御部１４は、その検出した欠陥密集領域に基づいて、非検出領域を特定する。
【００７１】
また、バッティングエラーの発生箇所は、描写フィールドの継ぎ目に相当するので、ある方向に延伸している。このため、制御部１４は、所定数以上の欠陥を含む所定の大きさの領域がある方向に対して、予め定められた数以上連続している場合、それら領域を密集欠陥領域として検出してもよい。
【００７２】
また、バッティングエラーとしての欠陥は同程度の輝度となるため、制御部１４は、予め定められた輝度の範囲に含まれる欠陥が所定数以上であり、かつ、所定の大きさを有する領域を、欠陥密集領域として検出してもよい。
【００７３】
次に動作を説明する。
【００７４】
図９は、本実施形態の欠陥検査装置１００の動作を説明するためのフローチャートである。
【００７５】
先ず、取得部１１は、パターン画像を取得し、そのパターン画像を制御部１４に出力する。制御部１４は、パターン画像を受け付けると、そのパターン画像内の所定範囲に写されている半導体パターンの欠陥を検査する（ステップＳ３０１）。
【００７６】
続いて、制御部１４は、その所定範囲に写された半導体パターンの中に欠陥密集領域が存在するか否かを判断する。例えば、制御部１４は、その半導体パターンを所定の大きさの領域に分割に、それらの領域の中に所定数以上の欠陥があるか否かを判断する（ステップＳ３０２）。
【００７７】
欠陥密集領域が存在する場合、制御部１４は、その欠陥密集領域に基づいて非検査領域を特定し、その非検査領域を検査部１５に設定する（ステップＳ３０３）。
【００７８】
また、欠陥密集領域が存在しない場合、および、非検査領域を設定した場合、制御部１４は、パターン画像を検査部１５に出力する。
【００７９】
検査部１５は、パターン画像を受け付けると、そのパターン画像を用いて半導体パターンの欠陥を検査する（ステップＳ３０４）。なお、非検査領域が設定されている場合、検査部１５は、半導体パターンの全ての領域を検査領域とし、その検査領域から非検査領域を除いた最終検査領域内の欠陥を検査する。また、非検査領域が設定されていない場合、検査部１５は、半導体パターンの全ての領域を最終検査領域とし、その最終検査領域内の欠陥を検査する。
【００８０】
検査部１５は、その検査結果を最終検査結果として出力する（ステップＳ３０５）。
【００８１】
なお、本実施形態では、検査部１５は、第一の実施形態のように、半導体パターンのうちの最終検査領域内の欠陥を検査し、その検査結果を前記最終検査結果として出力している。しかしながら、検査部１５は、第二の実施形態のように、半導体パターンのうちの非検査領域を含む検査領域内の欠陥を検査し、その検査結果から非検査領域内の欠陥を除いて最終検査結果を生成し、その最終検査結果を出力してもよい。
【００８２】
本実施形態によれば、制御部１４は、パターン画像を用いて、パターン画像に写された半導体パターン内の、描写フィールドの継ぎ目に当たる非検査領域を特定する。
【００８３】
この場合、フィールドサイズ等の特定情報が入力されなくても、非検査領域を特定することが可能になるので、作業者の負荷の低減、および、作業効率の向上をさらに図ることが可能になる。
【００８４】
このように、本実施形態による欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置（１００）であって、半導体パターンが写された画像を取得する取得部（１１）と、取得部（１１）が取得した画像を用いて、描写フィールドの継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する制御部（１４）と、取得部（１１）が取得した画像を用いて、半導体パターンから制御部（１４）にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する検査部（１５）と、を有して構成される。
【００８５】
また、本実施形態による欠陥操作装置は、制御部（１４）が、半導体パターンを写した画像を用いて、その画像内の所定範囲に写されている半導体パターンの欠陥を検査して、所定数以上の欠陥を含む所定の大きさの領域である欠陥密集領域を当該半導体パターンから検出し、当該欠陥密集領域に基づいて前記非検査領域を特定するように構成される。
【００８６】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【００８７】
１１ 取得部
１２ 入力部
１３ 記憶部
１４ 制御部
１５ 検査部
【技術分野】
【０００１】
本発明は、半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置および欠陥検査装置に関する。
【背景技術】
【０００２】
半導体の製造には、レチクル（マスク）上に描写された設計パターンを、露光装置を用いて半導体ウェハなどの半導体基板に露光するリソグラフィ技術が必要である。また、設計パターンをレチクルに描写する描写方式としては、ベクタースキャン方式が知られている。
【０００３】
ベクタースキャン方式は、電子ビームをレチクルに照射して設計パターンをレチクル上に直接描写するデバイス直描用電子線露光装置で一般的に用いられる。ベクタースキャン方式では、電子ビームがレチクル上の描画領域のみをなぞることにより、設計パターンが一筆画のようにレチクルに描写される。
【０００４】
ベクタースキャン方式では、図１０に示すように、半導体基板１内のチップの集まりであるショット２ごとに設計パターンの描写が行われる。また、各ショット２は、図１１で示したように、複数のフィールド３に分割され、フィールド３ごと設計パターンの描写が行われる。このため、ベクタースキャン方式では、隣り合うフィールド３の間には、必ず継ぎ目５が発生する。なお、図１１では、フィールド３として、半導体基板１内の二つのセルマット４に対応するフィールドが示されている。また、フィールド３の大きさはフィールドサイズと呼ばれる。
【０００５】
隣り合うフィールド３の設計パターンは、連続していることもあるし、わずかにずれることもある。このため、設計パターンが半導体基板１に露光されると、継ぎ目５で連続した設計パターンが露光された半導体基板と、継ぎ目５でわずかにすれた設計パターンが露光された半導体基板とが形成されることになる。しかしながら、このわずかなずれは、半導体基板の品質には影響を与えない。
【０００６】
また、半導体装置の製造では、半導体基板に露光された設計パターンである半導体パターンの欠陥を検査するパターン検査が行われる。通常、パターン検査では、図１２に示したように、複数の半導体基板のそれぞれが写された画像データ６のそれぞれが比較されることで、半導体パターンの欠陥が検査されている。なお、このようなパターン検査は、特許文献１、２および３に記載されている。
【０００７】
ベクタースキャン方式で描写された設計パターンが半導体基板に露光された場合において、パターン検査が行われると、隣り合うフィールドのパターンが連続しているものとわずかにずれているものとがあるため、隣り合うフィールドの継ぎ目に存在するわずかなずれが誤って欠陥として検出されることがある。この継ぎ目に発生する疑似的な欠陥は、バッティングエラーと呼ばれる。
【０００８】
バッティングエラーが誤って本当の欠陥として検出されると、パターン検査の精度が低下することになるので、パターン検査では、バッティングエラーの検出を回避する必要がある。
【０００９】
図１３は、バッティングエラーの検出を回避する回避処理を説明するためのフローチャートである。
【００１０】
先ず、欠陥の検査を行う領域である検査領域が設定される（ステップＳ１）。その後、作業者が手動でバッティングエラーの発生箇所を指定することで、その発生箇所を検査領域から除外する（ステップＳ２）。続いて、発生箇所が除外された検査領域に対してパターン検査が行われ（ステップＳ３）、その検査結果が出力される（ステップＳ４）。
【００１１】
これにより、バッティングエラーの発生箇所に対してパターン検査が行われないので、バッティングエラーの検出を回避することが可能になる。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００２−３４２７５７号公報
【特許文献１】特開２００９−９２６７４号公報
【特許文献１】特開２００９−９７９５８号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記の回避処理では、作業者が手動でバッティングエラーの発生箇所を指定して検査領域から除外する必要があるため、作業者の負荷が大きいという問題や、作業効率が低いという問題がある。
【課題を解決するための手段】
【００１４】
本発明による第一の欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、前記半導体パターンが写された画像を取得する取得部と、前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅とを受け付ける入力部と、前記入力部が受け付けたサイズおよび幅に基づいて、前記継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する。
【００１５】
本発明による第二の欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、前記半導体パターンが写された画像を取得する取得部と、前記取得部が取得した画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する。
【００１６】
本発明による第一の欠陥検査方法は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、前記半導体パターンが写された画像を取得する取得ステップと、前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅と受け付ける入力ステップと、前記受け付けられたサイズおよび幅に基づいて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する。
【００１７】
本発明による第二の欠陥検査方法は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、前記半導体パターンが写された画像を取得する取得ステップと、前記取得された画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する。
【発明の効果】
【００１８】
本発明によれば、バッティングエラーの発生箇所となる、描写フィールドの継ぎ目に相当する半導体パターン上の非検査領域が欠陥検査装置にて特定されるので、作業者が手動でバッティングエラーの発生箇所を指定しなくてもよくなり、作業者の負荷の低減、および、作業効率の向上を図ることが可能になる。
【図面の簡単な説明】
【００１９】
【図１】本発明による第一の実施形態の欠陥検査装置の構成を示したブロック図である。
【図２】半導体パターンが形成されている形成領域の一例を示した説明図である。
【図３】非検査領域の一例を示した説明図である。
【図４】半導体パターンの欠陥の検査の一例を説明するための説明図である。
【図５】欠陥検査装置の動作の一例を説明するためのフローチャートである。
【図６】半導体パターンの欠陥の検査の他の例を説明するための説明図である。
【図７】欠陥検査装置の動作の他の例を説明するためのフローチャートである。
【図８】非検査領域の特定方法の一例を説明するための説明図である。
【図９】欠陥検査装置の動作の他の例を説明するためのフローチャートである。
【図１０】ベクタースキャン方式を説明するための説明図である。
【図１１】ベクタースキャン方式を説明するための他の説明図である。
【図１２】パターン検査を説明するための説明図である。
【図１３】バッティングエラーの検出を回避する回避処理を説明するためのフローチャートである。
【発明を実施するための形態】
【００２０】
以下、本発明の実施形態について図面を参照して説明する。なお、以下の説明では、同じ機能を有する構成には同じ符号を付け、その説明を省略する場合がある。
【００２１】
図１は、本発明による第一の実施形態の欠陥検査装置の構成を示したブロック図である。図１において、欠陥検査装置１００は、取得部１１と、入力部１２と、記憶部１３と、制御部１４と、検査部１５とを有する。
【００２２】
取得部１１は、半導体基板（例えば、シリコンウェハ）上の半導体パターンが写された画像であるパターン画像を取得する。なお、取得部１１は、半導体パターンを撮像することでパターン画像を取得してもよいし、半導体パターンを撮像する撮像装置などからパターン画像を取得してもよい。
【００２３】
半導体パターンは、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光されたパターンである。なお、設計パターンの露光は、デバイス直描用電子線露光装置などの露光装置によってベクタースキャン方式で行われる。
【００２４】
ここで、隣り合う描写フィールドの継ぎ目にバッティングエラーが発生することがある。なお、露光装置は、設計パターンを縮小して半導体基板上に露光してもよい。
【００２５】
入力部１２は、作業者（つまり、欠陥検査装置１００のユーザ）から、半導体パターンの欠陥を検査する検査領域を示す領域情報と、描写フィールドの継ぎ目に相当する半導体パターン上の領域である非検査領域を特定するための特定情報を受け付ける。なお、検査領域は非検査領域を含む。
【００２６】
特定情報は、少なくとも、描写フィールドのサイズであるフィールドサイズと、描写フィールドの継ぎ目の幅とを含む。また、露光装置が設計パターンを縮小して半導体基板上に露光する場合、特定情報は、設計パターンの縮小倍率をさらに含む。また、特定情報は半導体基板の半導体チップ内の予め定められたチップ基点に対する半導体パターンの相対位置をさらに含んでもよい。なお、チップ基点は、例えば、チップの角である。
【００２７】
したがって、入力部１２は描写フィールドのサイズと、描写フィールドの継ぎ目の幅とを受け付けることになる。また、設計パターンが縮小されて露光される場合、入力部１２は、その設計パターンの縮小倍率をさらに受け付けることになる。
【００２８】
記憶部１３は、入力部１２が受け付けた領域情報および特定情報を記憶する。
【００２９】
制御部１４は、記憶部１３に記憶された特定情報に基づいて、取得部１１が取得したパターン画像に写された半導体パターン内の非検査領域を特定する。なお、非検査領域は、バッティングエラーが発生する可能性のある発生箇所でもある。
【００３０】
これにより、制御部１４は、入力部１２が受け付けたフィールドサイズおよび継ぎ目の幅に基づいて非検査領域を特定することになる。また、設計パターンが縮小されて露光される場合、制御部は、入力部１２が受け付けたフィールドサイズ、継ぎ目の幅および縮小倍率に基づいて非検査領域が特定することになる。
【００３１】
以下、制御部１４による非検査領域の特定方法の具体例を説明する。
【００３２】
図２および図３は、非検査領域の特定方法の具体例を説明するための説明図である。より具体的には、図２は、半導体チップ上における、半導体パターンが形成されている形成領域の一例を示した説明図であり、図３は、非検査領域の一例を示した説明図である。なお、図２および３では、描写フィールドが、一辺の長さ５００ｕｍの正方形であり、縮小倍率が１／５であり、継ぎ目幅が１００ｕｍであるとしている。この場合、記憶部１３には、フィールドサイズとして、描写フィールドの一辺の長さである５００ｕｍが記憶される。
【００３３】
非検査領域は、隣り合う描写フィールドの継ぎ目に当たるので、描写フィールドごとに繰り返し現れる。このため、制御部１４は、先ず、ある描写フィールドにおける非検査領域である個別非検査領域を求める。具体的には、制御部１４は、フィールドサイズに縮小倍率を乗算して、個別非検査領域の外周の長さを求め、さらに、継ぎ目幅に縮小倍率を乗算して、個別非検査領域の幅を求めることで、その個別非検査領域を求める。これにより、非検査領域は、図３で示したように、外周が一辺の長さが１００ｕｍの正方形であり、幅が２０ｕｍの領域となる。
【００３４】
続いて、制御部１４は、チップ基点に対する半導体パターンの相対位置から、個別非検査領域を２次元的に繰り返したパターン領域を非検査領域として特定する。なお、図２では、チップの角をチップ基点とし、チップの角から最も近い半導体パターン上の位置を、チップ基点に対する半導体パターンの相対位置としている。
【００３５】
ここで、記憶部１３が記憶した特定情報内に相対位置がない場合、制御部１４は、予め定められた位置を相対位置として用いる。なお、相対位置は、半導体チップのチップデザインごとに異なるので、欠陥検査装置１００があるチップデザインに特化されていれば、予め定められた位置を相対位置として用いても問題はない。
【００３６】
図１に戻る。検査部１５は、取得部１１が取得したパターン画像を用いて、少なくとも半導体パターンのうちの最終検査領域内の欠陥を検査する。ここで、最終検査領域は、半導体パターンから制御部１４にて特定された非検査領域を除いた領域である。
なお、検査部１５は、例えば、パターン画像を、他の半導体基板上に露光された半導体パターンが写されたパターン画像と比較して、輝度の異なる箇所を半導体パターンの欠陥として検出することで、半導体パターンの欠陥を検査する。
【００３７】
検査部１５は、欠陥の検査を行うと、最終検査領域内の欠陥を示す最終検査結果を出力する。
【００３８】
本実施形態では、検査部１５は、半導体パターンのうちの、記憶部１３に記憶された領域情報が示す検査領域から非検査領域を除いた最終検査領域内の欠陥を検査し、その検査結果を最終検査結果として出力する。したがって、検査部１５は、図４で示したように、複数のパターン画像内の最終検査領域を比較して、半導体パターンの欠陥を検査することになる。
【００３９】
次に動作を説明する。
【００４０】
図５は、本実施形態の欠陥検査装置１００の動作を説明するためのフローチャートである。
【００４１】
先ず、入力部１２は、作業者から領域情報を受け付け、その領域情報を記憶部１３に記憶する。これにより、検査領域が欠陥検査装置１００に設定される（ステップＳ１０１）。
【００４２】
次に、入力部１２は、作業者から特定情報を受け付け、その特定情報を記憶部１３に記憶する（ステップＳ１０２）。
【００４３】
その後、取得部１１は、パターン画像を取得し、そのパターン画像を制御部１４に出力する。制御部１４は、パターン画像を受け付けると、記憶部１３から特定情報を取得し、その特定情報に基づいて非検査領域を特定する。制御部１４は、その特定した非検査領域と、記憶部１３に記憶された領域情報が示す検査領域とを検査部１５に設定する（ステップＳ１０３）。
【００４４】
続いて、制御部１４は、パターン画像を検査部１５に出力する。検査部１５は、パターン画像を受け付けると、そのパターン画像を用いて、そのパターン画像に写された半導体パターンの欠陥を検査する（ステップＳ１０４）。具体的には、検査部１５は、半導体パターンのうちの検査領域から非検査領域を除いた最終検査領域内の欠陥を検査する。
【００４５】
そして、検査部１５は、その検査結果を最終検査結果として出力する（ステップＳ１０５）。
【００４６】
本実施形態によれば、取得部１１は、半導体パターンが写されたパターン画像を取得する。入力部１２は、描写フィールドのフィールドサイズと、描写フィールドの継ぎ目の幅とを受け付ける。制御部１４は、入力部１２が受け付けたフィールドサイズおよび継ぎ目の幅に基づいて、その継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する。検査部１５は、取得部１１が取得したパターン画像を用いて、半導体パターンから制御部１４にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する。
【００４７】
この場合、描写フィールドの継ぎ目に相当する半導体パターン上の領域である非検査領域がフィールドサイズに基づいて特定される。非検査領域は、バッティングエラーが発生する可能性のある領域でもあるため、作業者が手動でバッティングエラーの発生箇所を検査領域から除外しなくてもよくなり、作業者の負荷の低減、および、作業効率の向上を実現することが可能になる。
【００４８】
また、本実施形態では、設計パターンが縮小されて露光される場合、入力部１２は、設計パターンの縮小倍率をさらに受け付ける。制御部１４は、入力部１２が受け付けたフィールドサイズ、継ぎ目の幅および縮小倍率に基づいて、非検査領域を特定する。したがって、設計パターンが縮小されて露光される場合でも、作業者の負荷の低減、および、作業効率の向上を実現することが可能になる。
【００４９】
また、本実施形態では、検査部１５が、半導体パターンのうちの最終検査領域内の欠陥を検査し、その検査結果を最終検査結果として出力する。この場合、非検査領域内の欠陥を検査しなくてもよくなるため、効率良く欠陥の検査を行うことが可能になる。
【００５０】
このように、本実施形態による欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置（１００）であって、半導体パターンが写された画像を取得する取得部（１１）と、描写フィールドのサイズと、描写フィールドの継ぎ目の幅とを受け付ける入力部（１２）と、入力部（１２）が受け付けたサイズに基づいて、その継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する制御部（１４）と、取得部（１１）が取得した画像を用いて、半導体パターンから制御部（１４）にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する検査部（１５）と、を有して構成される。
【００５１】
また、本実施形態による欠陥検査装置は、設計パターンが縮小されて露光される場合、入力部（１２）が設計パターンの縮小倍率をさらに受け付け、制御部（１４）が、入力部（１２）が受け付けたサイズ、幅および縮小倍率に基づいて、非検査領域を特定するように構成される。
【００５２】
また、本実施形態による欠陥検査装置は、検査部（１５）が、半導体パターンのうちの最終検査領域内の欠陥を検査し、その検査結果を最終検査結果として出力するように構成される。
【００５３】
次に第二の実施形態について説明する。
【００５４】
本実施形態では、検査部１５による別の検査方法について説明する。
【００５５】
本実施形態の検査部１５は、半導体パターンのうちの非検査領域を含む検査領域内欠陥を検査し、その検査結果から、制御部１４にて特定された非検査領域内の欠陥を除いて最終検査結果を生成する。したがって、検査部１５は、図６で示したように、複数のパターン画像内の検査領域を比較して半導体パターンの欠陥を検査し、その後、その検査結果から非検査領域内の欠陥を除いて、最終検査結果を生成することになる。
【００５６】
次に動作を説明する。
【００５７】
図７は、本実施形態の欠陥検査装置１００の動作を説明するためのフローチャートである。
【００５８】
先ず、入力部１２は、作業者から領域情報を受け付け、その領域情報を記憶部１３に記憶する。これにより、検査領域が欠陥検査装置１００に設定される（ステップＳ２０１）。
【００５９】
次に、入力部１２は、作業者から特定情報を受け付け、その特定情報を記憶部１３に記憶する（ステップＳ２０２）。
【００６０】
その後、取得部１１は、パターン画像を取得し、そのパターン画像を制御部１４に出力する。制御部１４は、パターン画像を受け付けると、記憶部１３から特定情報を取得し、その特定情報に基づいて非検査領域を特定する。制御部１４は、その特定した非検査領域と、記憶部１３に記憶された領域情報が示す検査領域とを検査部１５に設定する（ステップＳ２０３）。
【００６１】
続いて、制御部１４は、パターン画像を検査部１５に出力する。検査部１５は、パターン画像を受け付けると、そのパターン画像を用いて、そのパターン画像に写された半導体パターンのうちの検査領域内の欠陥を検査し、その検査結果から非検査領域の欠陥を除いて最終検査結果を生成する（ステップＳ２０４）。
【００６２】
そして、検査部１５は、その生成した最終検査結果を出力する（ステップＳ１０５）。
【００６３】
以上のように本実施形態でも、作業者が手動でバッティングエラーの発生箇所を検査領域から除外しなくてもよくなり、作業者の負荷の低減、および、作業効率の向上を実現することが可能になる。
【００６４】
このように、本実施形態による欠陥検査装置は、検査部（１５）が、半導体パターンのうちの非検査領域を含む検査領域内の欠陥を検査し、その検査結果から、制御部（１４）にて特定された非検査領域内の欠陥を除いて最終検査結果を生成し、その生成した最終検査結果を出力するように構成される。
【００６５】
次に第三の実施形態について説明する。
【００６６】
本実施形態では、非検査領域の特定方法の他の例について説明する。
【００６７】
図８は、本実施形態における非検査領域の特定方法を説明するための説明図である。図８では、二つのセルマット８１に対応する領域内の欠陥８２と、バッティングエラーの発生箇所８３とが示されている。
【００６８】
図８で示されているように、バッティングエラーの発生箇所８３では、欠陥８２が密集して発生する。欠陥が密集して発生している領域はパターン画像を用いて欠陥を検査することで発見することができるので、パターン画像を用いて、バッティングエラーの発生箇所８３を特定することができる。
【００６９】
そこで、本実施形態では、制御部１４は、パターン画像を用いて、パターン画像に写された半導体パターン内の、描写フィールドの継ぎ目に当たる非検査領域を特定する。
【００７０】
例えば、制御部１４は、先ず、パターン画像を用いて、そのパターン画像内の所定範囲に写されている半導体パターンの欠陥を検査して、所定数以上の欠陥を含む所定の大きさの領域である欠陥密集領域を半導体パターンから検出する。続いて、制御部１４は、その検出した欠陥密集領域に基づいて、非検出領域を特定する。
【００７１】
また、バッティングエラーの発生箇所は、描写フィールドの継ぎ目に相当するので、ある方向に延伸している。このため、制御部１４は、所定数以上の欠陥を含む所定の大きさの領域がある方向に対して、予め定められた数以上連続している場合、それら領域を密集欠陥領域として検出してもよい。
【００７２】
また、バッティングエラーとしての欠陥は同程度の輝度となるため、制御部１４は、予め定められた輝度の範囲に含まれる欠陥が所定数以上であり、かつ、所定の大きさを有する領域を、欠陥密集領域として検出してもよい。
【００７３】
次に動作を説明する。
【００７４】
図９は、本実施形態の欠陥検査装置１００の動作を説明するためのフローチャートである。
【００７５】
先ず、取得部１１は、パターン画像を取得し、そのパターン画像を制御部１４に出力する。制御部１４は、パターン画像を受け付けると、そのパターン画像内の所定範囲に写されている半導体パターンの欠陥を検査する（ステップＳ３０１）。
【００７６】
続いて、制御部１４は、その所定範囲に写された半導体パターンの中に欠陥密集領域が存在するか否かを判断する。例えば、制御部１４は、その半導体パターンを所定の大きさの領域に分割に、それらの領域の中に所定数以上の欠陥があるか否かを判断する（ステップＳ３０２）。
【００７７】
欠陥密集領域が存在する場合、制御部１４は、その欠陥密集領域に基づいて非検査領域を特定し、その非検査領域を検査部１５に設定する（ステップＳ３０３）。
【００７８】
また、欠陥密集領域が存在しない場合、および、非検査領域を設定した場合、制御部１４は、パターン画像を検査部１５に出力する。
【００７９】
検査部１５は、パターン画像を受け付けると、そのパターン画像を用いて半導体パターンの欠陥を検査する（ステップＳ３０４）。なお、非検査領域が設定されている場合、検査部１５は、半導体パターンの全ての領域を検査領域とし、その検査領域から非検査領域を除いた最終検査領域内の欠陥を検査する。また、非検査領域が設定されていない場合、検査部１５は、半導体パターンの全ての領域を最終検査領域とし、その最終検査領域内の欠陥を検査する。
【００８０】
検査部１５は、その検査結果を最終検査結果として出力する（ステップＳ３０５）。
【００８１】
なお、本実施形態では、検査部１５は、第一の実施形態のように、半導体パターンのうちの最終検査領域内の欠陥を検査し、その検査結果を前記最終検査結果として出力している。しかしながら、検査部１５は、第二の実施形態のように、半導体パターンのうちの非検査領域を含む検査領域内の欠陥を検査し、その検査結果から非検査領域内の欠陥を除いて最終検査結果を生成し、その最終検査結果を出力してもよい。
【００８２】
本実施形態によれば、制御部１４は、パターン画像を用いて、パターン画像に写された半導体パターン内の、描写フィールドの継ぎ目に当たる非検査領域を特定する。
【００８３】
この場合、フィールドサイズ等の特定情報が入力されなくても、非検査領域を特定することが可能になるので、作業者の負荷の低減、および、作業効率の向上をさらに図ることが可能になる。
【００８４】
このように、本実施形態による欠陥検査装置は、レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置（１００）であって、半導体パターンが写された画像を取得する取得部（１１）と、取得部（１１）が取得した画像を用いて、描写フィールドの継ぎ目に相当する半導体パターン上の領域である非検査領域を特定する制御部（１４）と、取得部（１１）が取得した画像を用いて、半導体パターンから制御部（１４）にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、その最終検査領域内の欠陥を示す最終検査結果を出力する検査部（１５）と、を有して構成される。
【００８５】
また、本実施形態による欠陥操作装置は、制御部（１４）が、半導体パターンを写した画像を用いて、その画像内の所定範囲に写されている半導体パターンの欠陥を検査して、所定数以上の欠陥を含む所定の大きさの領域である欠陥密集領域を当該半導体パターンから検出し、当該欠陥密集領域に基づいて前記非検査領域を特定するように構成される。
【００８６】
以上説明した各実施形態において、図示した構成は単なる一例であって、本発明はその構成に限定されるものではない。
【符号の説明】
【００８７】
１１ 取得部
１２ 入力部
１３ 記憶部
１４ 制御部
１５ 検査部
【特許請求の範囲】
【請求項１】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、
前記半導体パターンが写された画像を取得する取得部と、
前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅とを受け付ける入力部と、
前記入力部が受け付けたサイズおよび幅に基づいて、前記継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する欠陥検査装置。
【請求項２】
請求項１に記載の欠陥検査装置において、
前記設計パターンが縮小されて露光される場合、前記入力部は、前記設計パターンの縮小倍率をさらに受け付け、
前記制御部は、前記入力部が受け付けたサイズ、幅および縮小倍率に基づいて、前記非検査領域を特定する、欠陥検査装置。
【請求項３】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、
前記半導体パターンが写された画像を取得する取得部と、
前記取得部が取得した画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する欠陥検査装置。
【請求項４】
請求項３に記載の欠陥検査装置において、
前記制御部は、前記画像を用いて、当該画像内の所定範囲に写されている半導体パターンの欠陥を検査して、所定数以上の欠陥を含む所定の大きさの領域である欠陥密集領域を当該半導体パターンから検出し、当該欠陥密集領域に基づいて前記非検査領域を特定する、欠陥検査装置。
【請求項５】
請求項１ないし４のいずれか１項に記載の欠陥検査装置において、
前記検査部は、前記半導体パターンのうちの前記最終検査領域内の欠陥を検査し、当該検査結果を前記最終検査結果として出力する、欠陥検査装置。
【請求項６】
請求項１ないし４のいずれか１項に記載の欠陥検査装置において、
前記検査部は、前記半導体パターンのうちの前記非検査領域を含む検査領域内の欠陥を検査し、当該検査結果から前記非検査領域内の欠陥を除いて前記最終検査結果を生成し、当該最終検査結果を出力する、欠陥検査装置。
【請求項７】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、
前記半導体パターンが写された画像を取得する取得ステップと、
前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅と受け付ける入力ステップと、
前記受け付けられたサイズおよび幅に基づいて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する欠陥検査方法。
【請求項８】
請求項７に記載の欠陥検査方法において、
前記設計パターンが縮小されて露光される場合、前記設計パターンの縮小倍率をさらに受け付ける受付ステップをさらに有し、
前記特定ステップでは、前記受け付けられたサイズ、幅および縮小倍率に基づいて、前記非検査領域を特定する、欠陥検査方法。
【請求項９】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、
前記半導体パターンが写された画像を取得する取得ステップと、
前記取得された画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する欠陥検査方法。
【請求項１０】
請求項９に記載の欠陥検査方法において、
前記特定ステップでは、前記画像を用いて、当該画像内の所定範囲に写されている半導体パターンの欠陥を検査して、当該半導体パターンの中に、所定数以上の欠陥が存在し、かつ、所定の大きさの密集欠陥領域を検出し、当該検出結果に基づいて前記非検査領域を特定する、欠陥検査方法。
【請求項１１】
請求項７ないし１０のいずれか１項に記載の欠陥検査方法において、
前記検査ステップでは、前記半導体パターンのうちの前記最終検査領域内の欠陥を検査し、当該検査結果を前記最終検査結果として出力する、欠陥検査方法。
【請求項１２】
請求項７ないし１０のいずれか１項に記載の欠陥検査方法において、
前記検査ステップでは、前記半導体パターンのうちの前記非検査領域を含む検査領域内の欠陥を検査し、当該検査結果から前記非検査領域内の欠陥を除いて前記最終検査結果を生成し、当該最終検査結果を出力する、欠陥検査方法。
【請求項１】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、
前記半導体パターンが写された画像を取得する取得部と、
前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅とを受け付ける入力部と、
前記入力部が受け付けたサイズおよび幅に基づいて、前記継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する欠陥検査装置。
【請求項２】
請求項１に記載の欠陥検査装置において、
前記設計パターンが縮小されて露光される場合、前記入力部は、前記設計パターンの縮小倍率をさらに受け付け、
前記制御部は、前記入力部が受け付けたサイズ、幅および縮小倍率に基づいて、前記非検査領域を特定する、欠陥検査装置。
【請求項３】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査装置であって、
前記半導体パターンが写された画像を取得する取得部と、
前記取得部が取得した画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する制御部と、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査部と、を有する欠陥検査装置。
【請求項４】
請求項３に記載の欠陥検査装置において、
前記制御部は、前記画像を用いて、当該画像内の所定範囲に写されている半導体パターンの欠陥を検査して、所定数以上の欠陥を含む所定の大きさの領域である欠陥密集領域を当該半導体パターンから検出し、当該欠陥密集領域に基づいて前記非検査領域を特定する、欠陥検査装置。
【請求項５】
請求項１ないし４のいずれか１項に記載の欠陥検査装置において、
前記検査部は、前記半導体パターンのうちの前記最終検査領域内の欠陥を検査し、当該検査結果を前記最終検査結果として出力する、欠陥検査装置。
【請求項６】
請求項１ないし４のいずれか１項に記載の欠陥検査装置において、
前記検査部は、前記半導体パターンのうちの前記非検査領域を含む検査領域内の欠陥を検査し、当該検査結果から前記非検査領域内の欠陥を除いて前記最終検査結果を生成し、当該最終検査結果を出力する、欠陥検査装置。
【請求項７】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、
前記半導体パターンが写された画像を取得する取得ステップと、
前記描写フィールドのサイズと、前記描写フィールドの継ぎ目の幅と受け付ける入力ステップと、
前記受け付けられたサイズおよび幅に基づいて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する欠陥検査方法。
【請求項８】
請求項７に記載の欠陥検査方法において、
前記設計パターンが縮小されて露光される場合、前記設計パターンの縮小倍率をさらに受け付ける受付ステップをさらに有し、
前記特定ステップでは、前記受け付けられたサイズ、幅および縮小倍率に基づいて、前記非検査領域を特定する、欠陥検査方法。
【請求項９】
レチクル上に描写フィールドごとに描写された設計パターンが半導体基板上に露光された半導体パターンの欠陥を検査する欠陥検査方法であって、
前記半導体パターンが写された画像を取得する取得ステップと、
前記取得された画像を用いて、前記描写フィールドの継ぎ目に相当する前記半導体パターン上の領域である非検査領域を特定する特定ステップと、
前記取得部が取得した画像を用いて、前記半導体パターンから前記制御部にて特定された非検査領域を除いた最終検査領域内の欠陥を少なくとも検査し、当該最終検査領域内の欠陥を示す最終検査結果を出力する検査ステップと、を有する欠陥検査方法。
【請求項１０】
請求項９に記載の欠陥検査方法において、
前記特定ステップでは、前記画像を用いて、当該画像内の所定範囲に写されている半導体パターンの欠陥を検査して、当該半導体パターンの中に、所定数以上の欠陥が存在し、かつ、所定の大きさの密集欠陥領域を検出し、当該検出結果に基づいて前記非検査領域を特定する、欠陥検査方法。
【請求項１１】
請求項７ないし１０のいずれか１項に記載の欠陥検査方法において、
前記検査ステップでは、前記半導体パターンのうちの前記最終検査領域内の欠陥を検査し、当該検査結果を前記最終検査結果として出力する、欠陥検査方法。
【請求項１２】
請求項７ないし１０のいずれか１項に記載の欠陥検査方法において、
前記検査ステップでは、前記半導体パターンのうちの前記非検査領域を含む検査領域内の欠陥を検査し、当該検査結果から前記非検査領域内の欠陥を除いて前記最終検査結果を生成し、当該最終検査結果を出力する、欠陥検査方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−６４５７６（Ｐ２０１１−６４５７６Ａ）
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願番号】特願２００９−２１５５６３（Ｐ２００９−２１５５６３）
【出願日】平成２１年９月１７日（２００９．９．１７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２３年３月３１日（２０１１．３．３１）
【国際特許分類】
【出願日】平成２１年９月１７日（２００９．９．１７）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]