液晶表示装置、液晶表示装置の製造方法
【課題】良好な電圧応答特性を保持しつつ、透過率を向上させることが可能な液晶表示装置を提供する。
【解決手段】液晶表示装置１では、画素電極１２が、液晶層１５の側から順に、第１サブ電極１２Ａ、誘電体層１３および第２サブ電極１２Ｂを有する。第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ供給する電位Ｖａ，Ｖｂを適宜設定することで、液晶層１５のうちのスリット直上の領域Ａへの印加電圧と、スリットのない領域Ｂへの印加電圧との大小関係を目的に応じて自在に制御可能となる。映像表示時には、液晶層１５全体で電界歪みを軽減するような駆動を行い、スリット位置に起因した局部的な透過率低下を抑制する。製造プロセス（プレチルト付与工程）では、プレチルト付与に有利な電界歪み（横電界）を発生させる。
【解決手段】液晶表示装置１では、画素電極１２が、液晶層１５の側から順に、第１サブ電極１２Ａ、誘電体層１３および第２サブ電極１２Ｂを有する。第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ供給する電位Ｖａ，Ｖｂを適宜設定することで、液晶層１５のうちのスリット直上の領域Ａへの印加電圧と、スリットのない領域Ｂへの印加電圧との大小関係を目的に応じて自在に制御可能となる。映像表示時には、液晶層１５全体で電界歪みを軽減するような駆動を行い、スリット位置に起因した局部的な透過率低下を抑制する。製造プロセス（プレチルト付与工程）では、プレチルト付与に有利な電界歪み（横電界）を発生させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＶＡモードの液晶を用いた液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ：Liquid Crystal Display）では、例えばＶＡ（Vertical Alignment）モードの液晶が用いられている。このような液晶表示装置では、画素電極を有する基板と対向電極を有する基板と間に、垂直配向膜を介して液晶層が封止されるが、この液晶層が、負の誘電率異方性、即ち液晶分子の誘電率がその短軸方向よりも長軸方向において小さい、という性質を有している。このような構造により、液晶は、電圧無印加時（オフ状態）には液晶分子の長軸方向が基板面に対して垂直な方向に沿った配向となるが、電圧印加時（オン状態）には、その電圧の大きさに応じて液晶分子が倒れた（傾いた）配向となる。
【０００３】
ところが、電圧無印加の状態において液晶層に電圧が印加されると、基板面に垂直に配向していた液晶分子が倒れるが、その倒れる方向は任意である。このため、液晶分子の配向が乱れ、電圧に対する応答が遅くなる、あるいは所望の透過率を得にくい等の弊害が生じる。
【０００４】
そこで、電圧応答時における液晶分子の倒れる方向を規制するために、予め液晶分子を特定の方向に傾けて配列させておく（いわゆるプレチルトを付与する）手法が利用されている。即ち、例えば配向膜を布等で擦り一定方向に沿った溝を形成するラビング方式や、電極に所定の間隔でスリットやリブ（突起）等を設けたＭＶＡ（Multi-domain Vertical Alignment）方式、ＰＶＡ（Patterned Vertical Alignment）方式等である。また、この他にも、一方の基板側を垂直配向、もう一方の基板側を水平配向としたＨＡＮ型（ハイブリッド配向型）のものも提案されている（例えば、特許文献１）。
【０００５】
更に最近では、画素電極に複数のスリットを設け、対向電極をベタ形成（スリットなし）すると共に、ポリマーにより液晶分子をプレチルト状態に保持したＰＳＡ（Polymer Sustained Alignment）方式も提案されている（特許文献２）。このようなプレチルトを用いた手法によれば、液晶分子の電圧に対する応答特性を改善できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２０２５７５号公報
【特許文献２】米国特許７１４５６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献２の手法では、電圧応答特性を改善することはできるものの、液晶層のうち、画素電極のスリットに対応する部分（スリットの直上）では、他の部分（スリットのない部分）に比べ十分な電圧が印加されにくい。また、特にスリットのエッジ付近において電界歪み（横電界）が生じるために、液晶が捩れながら配向する。このため、駆動時には、スリット位置に対応して暗線（局所的に光透過量の少ない部分）が生じ、高透過率を得にくいという問題がある。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能な液晶表示装置および液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の液晶表示装置は、液晶層と、液晶層を挟んで対向配置された一対の基板と、一対の基板のうち一方の基板の液晶層側に設けられた複数の画素電極と、複数の画素電極に対向して他方の基板に設けられた対向電極とを備えたものである。各画素電極は、液晶層の側から順に、１または複数のスリットを有する第１のサブ電極と、誘電体層と、少なくとも第１のサブ電極のスリットに対向する領域に配置された第２のサブ電極とを有している。
【００１０】
本発明の液晶表示装置の製造方法は、一対の基板のうち一方の基板に複数の画素電極を形成する工程と、他方の基板に対向電極を形成する工程と、一対の基板間に液晶層を封止する工程と、画素電極と対向電極とを通じて液晶層に電圧を印加しつつ液晶層を露光することにより、液晶層にプレチルトを付与する工程とを含むものである。複数の画素電極を形成する工程では、各画素電極として一方の基板側から、第２のサブ電極と、誘電体層と、第２のサブ電極に対向して１または複数のスリットを有する第１のサブ電極とをこの順に形成する。
【００１１】
本発明の液晶表示装置および液晶表示装置の製造方法では、画素電極を、スリットを有する第１のサブ電極と、少なくともそのスリットに対向配置された第２のサブ電極との２層電極構造とすると共に、これら第１および第２のサブ電極間に誘電体層を設ける。このため、例えば各電極への供給電位を適宜設定することによって、液晶層のうちスリット直上の領域に印加される電圧と、スリットのない領域に印加される電圧との大小関係を自在に制御可能となる。従って、映像表示時には、液晶層全体で電界歪みを軽減するような駆動が可能となり、この結果、例えばスリット位置に起因した局部的な透過率低下が抑制される。一方、製造プロセスでは、プレチルト付与に有利な電界歪み（横電界）を発生させることができるようになる。
【００１２】
具体的には、映像表示時おいては（液晶表示装置では）、駆動部が、各画素電極および対向電極に対し、例えば次のような電位供給を行うことが望ましい。即ち、液晶層のスリット直上の第１領域への印加電圧（第１のサブ電極と対向電極との電位差に応じた電圧）と、スリットのない第２領域への印加電圧（第２のサブ電極と対向電極との電位差に応じた電圧）との差が低減されるように、より望ましくは同等となるように電位供給を行うのがよい。
【００１３】
一方、製造プロセスでは（液晶表示装置の製造方法では）、プレチルト付与工程において、液晶層に対し、例えば次のような電圧を印加することが望ましい。即ち、スリット直上の第１領域への印加電圧（第１のサブ電極と対向電極との電位差に応じた電圧）と、スリットのない第２領域への印加電圧（第２のサブ電極と対向電極との電位差に応じた電圧）とを互いに異なるようにするのがよい。
【発明の効果】
【００１４】
本発明の液晶表示装置およびその製造方法によれば、画素電極が、スリットを有する第１のサブ電極と、誘電体層と、少なくともそのスリットに対向する第２のサブ電極とを有するので、液晶層における電界分布を目的に応じて制御可能となる。例えば、映像表示時には電界歪みを抑制して局所的に透過率が下がることを抑制する一方、製造プロセスでは、電界歪みを発生させてプレチルト付与を効率的に行うことができる。よって、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。
【図２】図１に示した画素の一部領域の断面図である。
【図３】液晶分子のプレチルト角を説明するための模式図である。
【図４】図２に示した第１サブ電極および第２サブ電極の平面図である。
【図５】図２に示した画素電極および対向電極への電位供給の概要を説明するための断面模式図である。
【図６】図５に示した画素電極および対向電極間の回路構成図である。
【図７】図１に示した液晶表示装置の製造方法（プレチルト付加工程）を説明するための断面模式図である。
【図８】実施例１の電界分布（等電位分布）を表した特性図である。
【図９】実施例１の電界分布（等電位分布）を表した特性図である。
【図１０】比較例に係る液晶表示装置における画素の一部領域の断面図である。
【図１１】比較例の電界分布（等電位分布）を表した特性図、および液晶分子の配向状態を表す平面模式図である。
【図１２】実施例２の第２サブ電極への供給電位と透過率との関係（Ｔ＝２００ｎｍ）を表す特性図である。
【図１３】実施例２の第２サブ電極への供給電位と透過率との関係（Ｔ＝４００ｎｍ）を表す特性図である。
【図１４】実施例２の第２サブ電極への供給電位と透過率との関係（Ｔ＝１０００ｎｍ）を表す特性図である。
【図１５】実施例３の電界分布（等電位分布）を表した特性図である。
【図１６】実施例３の透過率分布の測定結果を表した平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
実施の形態（画素電極を、２つの電極で誘電体膜を挟んだ積層構造とした例）
１．液晶表示装置の構成
２．液晶表示装置の製造方法（プレチルト付与時の電位Ｖａ，Ｖｂの設定例）
３．液晶表示装置の作用（映像表示時の電位Ｖａ，Ｖｂの設定例）
【００１７】
＜実施の形態＞
［液晶表示装置１の構成］
図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。液晶表示装置１は、例えば液晶表示パネル２、バックライト３、データドライバ５１、ゲートドライバ５２、タイミング制御部６１およびバックライト駆動部６２を備え、外部入力信号Ｄinに基づいて映像表示を行うものである。
【００１８】
バックライト３は、液晶表示パネル２に向けて光を照射する光源であり、液晶表示パネル２の背面（後述の入射側偏光板１９側の面）側に配置される。このバックライト３は、例えばＬＥＤ（Light Emitting Diode：発光ダイオード）やＣＣＦＬ（Cold Cathode Fluorescent Lamp）等を含むものである。バックライト駆動部６２は、そのバックライト３の点灯動作（発光動作）を制御するものである。
【００１９】
タイミング制御部６１は、ゲートドライバ５２、データドライバ５１およびバックライト駆動部６２の駆動タイミングを制御すると共に、外部入力信号Ｄinに基づく映像信号をデータドライバ５１へ供給するものである。
【００２０】
ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素１０を駆動するものである。データドライバ５１は、タイミング制御部６１から供給される映像信号（外部入力信号Ｄinに基づく映像信号）に対してＤ／Ａ変換を施すと共に、そのＤ／Ａ変換後の映像信号を液晶表示パネル２の各画素１０へ出力するものである。ゲートドライバ５２およびデータドライバ５１からの各駆動信号により選択された画素１０に、映像信号に応じて設定された電位Ｖａ，Ｖｂ（詳細は後述）がそれぞれ供給されるようになっている。
【００２１】
液晶表示パネル２は、ゲートドライバ５２から供給される駆動信号およびデータドライバ５１から供給される映像信号に基づき、バックライト３から発せられる光を変調するものである。この液晶表示パネル２は、全体としてマトリクス状に配置された複数の画素１０を含む。
【００２２】
図２は、液晶表示パネル２の断面構成を表すものである。但し、図２では、画素１０の一部領域のみを示している。液晶表示パネル２は、駆動基板１１と対向基板１８との間に液晶層１５を挟み込んだものであり、駆動基板１１および対向基板１８の外側には、入射側偏光板１９および出射側偏光板２０が貼り合わせられている。駆動基板１１の液晶層１５側の面には、画素電極１２が画素毎に配設されており、この画素電極１２の表面を覆って配向膜１４が形成されている。対向基板１８の液晶層１５側の面には、有効表示領域のほぼ全面に渡って対向電極１７が配設され、この対向電極１７の表面を覆って配向膜１６が形成されている。
【００２３】
駆動基板１１は、例えばガラス基板上に画素１０を駆動するための駆動回路、例えば前述したゲートドライバ５２、データドライバ５１、タイミング制御部６１およびバックライト制御部６２等が配設されたものである。この駆動基板１１上において、各画素電極１２には、ゲートドライバ５２およびデータドライバ５１からの各駆動信号が伝送されるゲート線やソース線等の配線と、ＴＦＴ（薄膜トランジスタ）（いずれも図示せず）等が接続されている。このＴＦＴは、画素１０毎に１つあるいは２つ配設されている。詳細は後述するが、本実施の形態において画素電極１２は、第１サブ電極１２Ａおよび第２サブ電極１２Ｂの２つの電極層を有する。このため、これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ互いに同一の電位を供給する場合には、ＴＦＴは１つとする。第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ互いに異なる電位を供給する場合には、第１サブ電極１２Ａおよび第２サブ電極１２ＢにＴＦＴおよび配線が別々に設けられる。
【００２４】
対向基板１８は、ガラス基板の表面（対向電極１７側の面または出射側偏光板２０側の面）に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが配列してなるカラーフィルタ（図示せず）を有するものである。
【００２５】
対向電極１７は、例えばＩＴＯ等の透明導電膜からなり、各画素１０に共通の電極として（全ての画素電極１２と対向して）設けられている。この対向電極１７は、所定の電位、例えばグランド電位に保持されている。
【００２６】
配向膜１４，１６は、例えば垂直配向膜であり、液晶層１５内の液晶分子（詳細には配向膜１４，１６近傍の液晶分子）を、その長軸方向（ダイレクタ）が基板面に対してほぼ垂直となるように配向させるものである。このような配向膜１４，１６としては、例えばポリイミドやポリシロキサン等の垂直配向剤が用いられる。
【００２７】
液晶層１５は、例えば垂直配向型の液晶分子を含むものである。この液晶層１５では、液晶分子が、例えば長軸および短軸をそれぞれ中心軸として回転対称な形状をなし、負の誘電率異方性（長軸方向における誘電率が短軸方向よりも小さい性質）を示す。
【００２８】
この液晶層１５では、図３に示したように、配向膜１４，１６との界面近傍の液晶分子（液晶分子１５ａ）が、配向膜１４，１６からの規制により長軸方向Ｄ１が基板面に略垂直となるように配向しつつ、その垂直方向から僅かに傾いた状態で保持されている。即ち、液晶層１５の配向膜１４，１６との界面近傍では、いわゆるプレチルトが付与されており、液晶分子１５ａの垂直方向からの傾き角（プレチルト角）θは、例えば０°〜３°程度である。このようなプレチルトは、液晶層１５の配向膜１４，１６との界面近傍においてポリマーによって保持されており、この界面近傍の液晶分子の配向に倣って他の液晶分子（例えば液晶層１５の厚み方向における中央付近の液晶分子）も同等の方向に配向している。
【００２９】
入射側偏光板１９および出射側偏光板２０は、例えば互いにクロスニコルの状態で配置されており、バックライト３からの光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。即ち、ノーマリーブラックとなるように、入射側偏光板１９および出射側偏光板２０が駆動基板１１および対向基板１８に貼り合わせられている。
【００３０】
（画素電極１２の構成）
画素電極１２は、駆動基板１１の側から順に、第２サブ電極１２Ｂ、誘電体層１３および第１サブ電極１２Ａを積層したものである。
【００３１】
図４（Ａ）は、第１サブ電極１２Ａの平面構成を模式的に表したものである。第１サブ電極１２Ａには、複数の線状のスリット１２ａ１が所定のパターンで設けられている。例えば、スリット１２ａ１は、電極面内の複数の方向（ここでは４つの方向Ａ１〜Ａ４）に沿って延在して設けられている。このようなスリットパターンを有することにより、画素１０内に配向方向の異なる領域が形成（配向分割）されるため、視野角特性が向上する。このような第１サブ電極１２Ａは、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなり、厚みは例えば５０ｎｍ〜２００ｎｍである。スリット１２ａ１の幅Ｓは、例えば２ｎｍ〜８ｎｍであり、このスリット１２ａ１と同方向に延在する電極部分１２ａ２の幅Ｌは、例えば２ｎｍ〜８ｎｍである。
【００３２】
尚、スリット１２ａ１のパターンとしては、このような４方向に沿って延在するパターンに限らず、例えばストライプ状やＶ字状など様々なパターンを採用できる。また、スリット１２ａ１の幅Ｓやその数、電極部分１２ａ２の幅Ｌやその数についても任意に設定可能である。
【００３３】
図４（Ｂ）は、第２サブ電極１２Ｂの平面構成を模式的に表したものである。第２サブ電極１２Ｂは、第１サブ電極１２Ａの全域に渡って設けられており、ここでは、スリットや間隙等のない電極となっている。以下では、このような第２サブ電極１２Ｂを、 “ベタ電極”と称して説明する。但し、第２サブ電極１２Ｂは、少なくとも第１サブ電極１２Ａのスリット１２ａ１に対向する領域（スリット１２ａ１の直下の領域）に形成されていればよい。つまり、第２サブ電極１２Ｂは、必ずしもベタ電極でなければならない訳ではなく、第１サブ電極１２Ａの電極部分１２ａ２に対向する領域（電極部分１２ａ２の直下の領域）には、スリットや間隙等が設けられていてもよい。このような第２サブ電極１２Ｂは、例えばＩＴＯ等の透明導電膜からなり、厚みは例えば５０ｎｍ〜２００ｎｍである。尚、図４（Ａ），（Ｂ）のＩ−Ｉ線における断面構成が図２における第１サブ電極１２Ａおよび第２サブ電極１２Ｂの構成に対応している。
【００３４】
誘電体層１３は、画素１０毎に、あるいは有効表示領域の全域に渡って、第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間に挿設されている。この誘電体層１３は、例えば窒化シリコン（ＳｉＮ）等の無機絶縁膜あるいは有機絶縁膜よりなり、誘電率が例えば３〜７である場合には、厚みが例えば０．０１μｍ〜１０μｍであり、望ましくは０．１μｍ〜３μｍである。
【００３５】
上記のように、画素電極１２は、誘電体層１３を介して第１サブ電極１２Ａおよび第２サブ電極１２Ｂが積層された２層電極構造を有する。このような電極構造において、液晶層１５に近い側の第１サブ電極１２Ａが複数のスリット１２ａ１を有し、液晶層１５に遠い側の第２サブ電極１２Ｂがベタ電極となっている。
【００３６】
これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂにはそれぞれ、前述のタイミング制御部６１、ゲートドライバ５２およびデータドライバ５１の駆動により、互いに同一のまたは異なる電位を供給可能である。例えば、図５に示したように、第１サブ電極１２Ａには電位Ｖａ、第２サブ電極１２Ｂには電位Ｖｂがそれぞれ供給可能であると共に、対向電極１７は、例えばグランド電位に設定されている。これにより、液晶層１５のスリット１２ａ１の直上の領域（領域Ａ）には、対向電極１７と第２サブ電極１２Ｂとの電位差（Ｖｂ）に応じた電圧が印加されるようになっている。一方、液晶層１５の電極部分１２ａ２の直上の領域（領域Ｂ）には、対向電極１７と第１サブ電極１２Ａとの電位差（Ｖａ）に応じた電圧が印加されるようになっている。図６に、領域Ａ，Ｂにおける回路構成を示す。但し、ＣLCを第１サブ電極１２Ａおよび対向電極１７間の静電容量、ＣINSを第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間の静電容量とする。静電容量ＣLCは、電極部分１２ａ２の中心部、静電容量ＣINSは、スリット１２ａ１の中心部をそれぞれ想定したものである。
【００３７】
電位Ｖａ，Ｖｂは、互いに同一であってもよいし異なっていてもよいが、同一電位とする場合には、上述のように、ＴＦＴは各画素１０に１つ配設されていればよい。一方、電位Ｖａ，Ｖｂを同一電位に限らず、互いに異なる電位にも設定可能にする場合には、各画素１０に２つのＴＦＴを配設すればよい。
【００３８】
このような画素電極１２の電極構造により、後述する製造プロセス（プレチルト付与時）および映像表示時の各場合に応じて、第１サブ電極１２Ａおよび第２サブ電極１２Ｂのそれぞれに所望の電位が供給されるようになっている。
【００３９】
［液晶表示装置１の製造方法］
（１．パネル封止工程）
液晶表示装置１は、例えば次のようにして製造することができる。即ち、まず、駆動基板１１の表面に、２つのＴＦＴを公知の薄膜プロセスにより形成した後、そのＴＦＴが形成された表面を覆うように、絶縁膜よりなる平坦化膜を成膜する。この平坦化膜上に、第２サブ電極１２Ｂを例えば蒸着法やスパッタ法により成膜した後、フォトリソグラフィ法により画素１０毎に矩形状にパターニングする。続いて、この第２サブ電極１２Ｂ上に、誘電体層１３を例えばプラズマＣＶＤ法により、所望の厚みとなるように成膜する。次いで、誘電体層１３上に、第１サブ電極１２Ａを、例えば蒸着法やスパッタ法により成膜した後、フォトリソグラフィ法により複数のスリット１２ａ１をパターン形成する。尚、誘電体層１３および平坦化膜にはコンタクトホールを設け、このコンタクトホールを介して第１サブ電極１２Ａおよび第２サブ電極１２Ｂをそれぞれ、駆動基板１１上に形成されたＴＦＴに電気的に接続するようにする。このようにして形成した画素電極１２の表面、具体的には、第１サブ電極１２Ａの電極部分１２ａ２の表面、およびスリット１２ａ１により露出した誘電体層１３の表面を覆うように、垂直配向剤を例えばスピンコート法により塗布し、ベークすることにより、配向膜１４を形成する。
【００４０】
一方、対向基板１８の表面に、対向電極１７を例えば蒸着法やスパッタ法により成膜した後、この対向電極１７の表面に垂直配向剤を、例えばスピンコート法により塗布し、ベークすることにより、配向膜１６を形成する。
【００４１】
この後、駆動基板１１の周縁領域に、例えばＵＶ硬化性や熱硬化性のシール部を印刷し、このシール部に囲まれた領域に、例えばＵＶ硬化性のモノマーを混入させた液晶を滴下注入することにより液晶層１５を形成する。この後、駆動基板１１上に、対向基板１８を、例えば感光性のアクリル樹脂よりなるスペーサを介して重ね合わせ、シール部を硬化させる。このようにして、駆動基板１１および対向基板１８間に液晶層１５が封止されたパネル封止体が形成される。
【００４２】
（２．プレチルト付加工程）
続いて、上記のようにして形成したパネル封止体において、液晶層１５に電圧を印加しつつ露光（ＵＶ照射）することにより、液晶層１５にプレチルトを付加する。具体的には、図７（Ａ）に示したように、対向電極１７をグランド電位に保持しつつ、画素電極１２の第１サブ電極１２Ａに電位Ｖａ、第２サブ電極１２Ｂに電位Ｖｂをそれぞれ供給する。但し、この際、領域Ａ，Ｂのそれぞれに印加される電圧が異なるように、電位Ｖａ，Ｖｂを設定する。具体的には、電位Ｖａ，Ｖｂを以下の式（５）を満足するように設定すればよい。
Ｖｂ≠Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（５）
【００４３】
これにより、液晶層１５には、電界歪み（横電界）が発生し、液晶分子１５ａがスリット１２ａ１のパターンに応じて傾倒し易くなる。そして、この液晶分子１５ａが傾いた状態で、ＵＶ照射を行うことにより、液晶層１５に混入したモノマーが、配向膜１４，１６との界面近傍において硬化する。この後、図７（Ｂ）に示したように、第１サブ電極１２Ａおよび第２サブ電極１２Ｂをグランド電位とし、液晶層１５を電圧無印加状態に戻すと、その界面近傍に形成されたポリマーが液晶分子１５ａを垂直方向から僅かに傾けた状態で保持する。このようにして、液晶分子１５ａには、図３に示したようなプレチルト角θが付与される。
【００４４】
尚、電位Ｖａ，Ｖｂは、上記式（５）に満足するものであれば、互いに異なっていてもよいが、互いに同一となるように、即ち以下の式（６）を満足するように設定してもよい。式（６）を満足する場合、上述したように第１サブ電極１２Ａおよび第２サブ電極１２Ｂを駆動するためのＴＦＴを１つ配設すれば足りるため、装置構成が簡易化する。
Ｖｂ＝Ｖａ ………（６）
【００４５】
図８（Ａ）〜（Ｃ）および図９（Ａ），（Ｂ）に、上記の式（５）を満足する電位Ｖａ，Ｖｂにより、液晶層１５に形成される電界分布（等電位分布）についての実施例（実施例１）を示す。但し、各図において、Ｘ（μｍ）は基板面においてスリット１２ａ１の延在方向と直交する方向におけるスケールを示している。Ｚ（μｍ）は、液晶層１５の厚み方向におけるスケールであり、Ｚ＝０を第１サブ電極１２Ａ側（配向膜１４側）、Ｚ＝３．５μｍを対向電極側（配向膜１６側）とする。
【００４６】
実施例１では、上記のようなパネル封止体において、第１サブ電極１２Ａのスリット１２ａ１の幅Ｓを４μｍ、電極部分１２ａ２の幅Ｌを４μｍとし、誘電体層１３には誘電率ε＝６および厚みＴ＝２００ｎｍのＳｉＮを用いた。配向膜１４，１６は、垂直配向膜（ＪＡＬＳ２１３１−Ｒ６：ＪＳＲ製）を、第１サブ電極１２Ａ上に塗布し、ホットプレート上で８０℃、８０秒間乾燥させた後、窒素雰囲気のクリーンオーブン内で２００℃、６０分間ベークすることにより形成した。液晶層１５としては、誘電率ε(⊥)＝６．２、ε(‖)＝３．０、厚みが３．５μｍのＶＡ液晶を用い、アクリルモノマー（Ａ−ＢＰ−２Ｅ：新中村化学製）を０．３ｗｔ％混入した。また、このような構成により、静電容量ＣLCは１５．８×１０-12Ｆ、静電容量ＣINSは２６７×１０-12Ｆ（面積は１μｍ2換算）となった。尚、真空の誘電率ε０は８．９×１０-12Ｆとした。
【００４７】
このようなパネル封止体に対し、電位Ｖａを１０Ｖ（一定）に設定し、電位Ｖｂを変化させつつ液晶層１５に電圧を印加した。具体的には、電位Ｖｂの電位Ｖａに対する比（Ｖｂ／Ｖａ）を、それぞれ０、０．５、０．７５、１、１．２となるように設定した。実施例１では、上記式（５）を満足して電位Ｖａ，Ｖｂを設定することにより、液晶層１５には、プレチルト付与に有効な電界歪みが生じ、また電位Ｖａ，Ｖｂの比率によって、電界歪みの発生具合が異なることがわかる。ここでは、図８（Ｃ）に示したＶｂ／Ｖａ＝０．７５の場合が、プレチルト形成に理想的な電界分布となっている。但し、電位Ｖａ，Ｖｂの組み合わせは、これに限定されず、所望のプレチルト角、液晶層１５の液晶材料や厚み、モノマー材料、第１サブ電極１２Ａのスリット１２ａ１および電極部分１２ａ２のスケール、誘電体層１３の材料や厚み等に応じて、適宜設定すればよい。
【００４８】
上記のようにしてプレチルト付与後のパネル封止体の駆動基板１１の裏面に、入射側偏光板１９、対向基板１８の表面に出射側偏光板２０を、互いにクロスニコル配置となるように貼り合わせる。これにより、図１に示した液晶表示装置１が完成する。
【００４９】
［液晶表示装置１の作用］
（映像表示動作）
液晶表示装置１では、以下の要領で画素電極１２と対向電極１７との間に、外部入力信号Ｄinに基づく駆動電圧を印加することにより、映像が表示される。具体的には、タイミング制御部６１の制御に応じて、ゲートドライバ５２が、各画素１０に接続されたゲート線に走査信号を順次供給すると共に、データドライバ５１が、外部入力信号Ｄinに基づく映像信号を、所定のソース線に供給する。これにより、映像信号が供給されたソース線と走査信号が供給されたゲート線との交差点に位置する画素１０が選択され、その画素１０に駆動電圧が印加されることとなる。
【００５０】
選択された画素１０では、駆動電圧が印加されると、液晶層１５に含まれる液晶分子１５ａの配向状態が、画素電極１２と対向電極１７との間の電位差に応じて変化する。具体的には、電圧無印加状態から駆動電圧が印加されることにより、配向膜１４，１６の近傍に位置する液晶分子１５ａが倒れ、その動作に倣うように、液晶層１５の厚み方向中央部に向かって、順次液晶分子１５ａが倒れていく。この際、液晶分子１５ａにプレチルト角が付与されていることにより、液晶分子１５ａがその自らの傾き方向に倒れ易くなることから、駆動電圧に対する応答時間が短くなる。その結果、液晶層１５における光学的特性が変化し、バックライト３から液晶表示パネル２へ入射した光は、変調されて出射する。液晶表示装置１では、このようにして映像が表示される。
【００５１】
ここで、比較例に係る液晶表示装置の映像表示動作について説明する。図１０は、比較例に係る液晶表示装置の画素の一部領域の断面構成を表したものである。この液晶表示装置は、駆動基板１０１と対向基板１０７との間に液晶層１０４を挟み込んだものであり、駆動基板１０１および対向基板１０７の外側には、入射側偏光板１０８および出射側偏光板１０９が貼り合わせられている。駆動基板１０１の液晶層１０４側の面には、画素電極１０２が画素毎に配設されており、この画素電極１０２の表面を覆って配向膜１０３が形成されている。対向基板１０７の液晶層１０４側の面には、有効表示領域のほぼ全面に渡って対向電極１０６が配設され、この対向電極１０６の表面を覆って配向膜１０５が形成されている。即ち、比較例の液晶表示装置では、画素電極１０３が、複数のスリット１０２ａ１を有する、いわゆるファインスリット構造が採用されている。
【００５２】
図１１（Ａ）に、上記比較例の映像表示時における電界分布、図１１（Ｂ）は、その際の液晶分子（液晶分子１０４ａ）の配向状態を模式的に示す。但し、図１１（Ｂ）において、Ｙ（μｍ）は基板面においてスリット１２ａ１の延在方向におけるスケールを示しており、Ｙ軸において破線で囲った部分よりも上方が画素電極１０２のスリット１０２ａ１、下方が電極部分１０２ａ２に対応している。また、液晶分子１０４ａを、円形部分と棒状部分とを用いて模式的に表しているが、棒状部分は液晶分子の長軸方向（ダイレクタ）を示し、円形部分はその長軸方向先端（液晶分子の“頭”）を示している。例えば、円形部分のみで示されている液晶分子１０４ａは、基板面に対してほぼ垂直な方向に沿って立っている姿勢であることを表しており、棒状部分がより長く示されている液晶分子１０４ａ程、基板面に垂直な方向からより大きな角度で倒れていることを表している。尚、画素電極以外の構成条件およびプロセス条件は、上記実施例１と同様とした。
【００５３】
比較例では、図１１（Ａ），（Ｂ）に示したように、液晶層１０４において、スリット１０２ａ１の直上の領域Ａと、電極部分１０２ａ２の直上の領域Ｂとの間で、印加電圧に差が発生し易い（電界歪みが生じ易い）。このため、領域Ａでは、領域Ｂに比べ、液晶分子１０４ａが倒れにくい。この結果、映像表示の際には、領域Ａでは領域Ｂに比べて透過光量が少なくなることから、スリット位置に起因して局部的に輝度の低い箇所（暗線）が生じ、透過率が低下してしまう。また、輝度分布も不均一なものとなるため、表示画質が低下する。
【００５４】
これに対し、本実施の形態では、画素電極１２が、複数のスリット１２ａ１を有する第１サブ電極１２Ａと、ベタ形成された第２サブ電極１２Ｂとの２層電極構造とされ、これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間に誘電体層１３が挿設されている。これにより、対向電極１７、第１サブ電極１２Ａおよび第２サブ電極１２Ｂの各電極への供給電位を適宜設定することにより、液晶層１５のうち領域Ａへ印加される電圧と、領域Ｂへ印加される電圧との大小関係を自在に制御可能となる。
【００５５】
従って、映像表示の際には、液晶層１５全体で電界歪みの発生を軽減させるような駆動が可能となる。このため、本実施の形態では、例えばスリット１２ａ１のパターンに起因して透過率が低下することが抑制される。
【００５６】
（映像表示時における電位Ｖａ，Ｖｂの設定）
詳細には、領域Ａおよび領域Ｂにそれぞれ印加される電圧同士の差が低減されるように、第１サブ電極１２Ａへ供給する電位Ｖａと、第２サブ電極１２Ｂに供給する電位Ｖｂとをそれぞれ設定する。尚、ここでは、例えば電位Ｖａを映像信号に基づく電位とし、この電位Ｖａの値に応じて電位Ｖｂを設定する場合を例に挙げて説明するが、逆に電位Ｖｂを映像信号に基づく電位として、これに応じて電位Ｖａを設定するようにしてもよい。
【００５７】
電位Ｖｂは、以下の式（１）および式（２）を満足するように設定するとよい。理想的には、以下の式（３）を満足することが望ましい。式（１），（２）を満足することにより、上述の単層構造の画素電極１０２を有する比較例（図８）よりも高透過率を得られる。更に、式（３）を満足することにより、領域Ａ，Ｂ間の各電圧を略同一とすることができるため、液晶層１５に形成される電界がフラットとなり、画素電極１２を実質的にスリットや凹凸のないベタ電極と見做すことができる。従って、より透過率を高めることができ、また、輝度分布が均一化されるため、良好な表示画質を実現できる。
０．８｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝≦Ｖｂ ………（１）
Ｖｂ≦１．２｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝ ………（２）
Ｖｂ＝Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（３）
【００５８】
ここで、上記式（１），（２）の導出について説明する。図１２〜図１４に、実施例２として、電位Ｖａを１０Ｖ（一定）とした場合の、電位Ｖｂと透過率との関係を示す。尚、画素電極１２、液晶層１５、配向膜１４，１６についての構成条件およびプロセス条件については、上記実施例１と同様とした。但し、誘電体層１３の厚みＴを、図１２では２００ｎｍ、図１３では４００ｎｍ、図１４では１０００ｎｍとした。また、透過率は、出射光量／入射光量とし、最大透過率を１として記載している。尚、上述の単層構造の画素電極１０２を有する比較例（図１０）における透過率は、画素電極１０２に電位１０Ｖ（一定）を供給した場合、各図に点線で示したように０．８８となった。また、Ｔ＝２００ｎｍのとき、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝２６７×１０-12Ｆ、Ｔ＝４００ｎｍのとき、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝１３４×１０-12Ｆ、Ｔ＝１０００ｎｍのときには、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝２６．７×１０-12Ｆとなった。
【００５９】
実施例２では、誘電体層１３の厚みＴの大きさに応じて静電容量ＣINSが変化するため、電位Ｖｂに対する透過率特性は異なってくるが、いずれのケースにおいても、比較例の透過率（０．８８）を上回る透過率を実現することが望ましい。表１に、誘電体層１３の厚みＴが２００ｎｍ，４００ｎｍ，１０００ｎｍの各場合における理想的な電位（上記式（３）を満たす電位）Ｖｂ０、透過率が０．８８となる電位（比較例と同等の透過率となる電位）Ｖｂ１、およびこれらの比（Ｖｂ１／Ｖｂ０）を示す。
【００６０】
【表１】
【００６１】
表１に示したように、厚みＴ＝２００ｎｍの場合、電位Ｖｂ０が１０．６Ｖ、電位Ｖｂ１が８．２Ｖとなり、厚みＴ＝４００ｎｍの場合、電位Ｖｂ０が１１．２Ｖ、電位Ｖｂ１が８．９Ｖとなり、厚みＴ＝１０００ｎｍの場合、電位Ｖｂ０が１３．０Ｖ、電位Ｖｂ１が９．６Ｖとなった。また、Ｖｂ１／Ｖｂ０は、それぞれ０．７７、０．８０、０．７５となり、理想的な電位Ｖｂ０に対する電位Ｖｂ１の変動幅はそれぞれ、２３％、２０％、２５％となった。これらの結果から、比較例よりも高透過率を実現するためには、理想的な電位Ｖｂ０に対する変動幅が２０％以内となるように、電位Ｖｂを設定することが望ましいことがわかる。即ち、上記式（３）によって与えられる電位Ｖｂが理想的な値ではあるが、その０．８倍以上１．２倍以下であれば（つまり、上記式（１），（２）を満足すれば）、比較例よりも高透過率を実現可能となる。
【００６２】
図１５（Ａ）〜（Ｄ）には、上記の式（１），（２）を満足する電位Ｖａ，Ｖｂにより、液晶層１５に形成される電界分布（等電位分布）についての実施例（実施例３）を示す。但し、各図において、Ｘ（μｍ）は基板面においてスリット１２ａ１の延在方向と直交する方向におけるスケールを示している。Ｚ（μｍ）は、液晶層１５の厚み方向におけるスケールであり、Ｚ＝０を第１サブ電極１２Ａ側（配向膜１４側）、Ｚ＝３．５μｍを対向電極側（配向膜１６側）とする。また、液晶表示パネル２において、第１サブ電極１２Ａ、誘電体層１３、配向膜１４，１６および液晶層１５の構成要件およびプロセス条件を上記実施例１と同様とした。これにより、実施例３においても、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝２６７×１０-12Ｆとなった。
【００６３】
このような液晶表示パネル２に対し、電位Ｖａを１０Ｖ（一定）に設定し、電位Ｖｂを変化させつつ液晶層１５に電圧を印加した。具体的には、電位Ｖｂの電位Ｖａに対する比（Ｖｂ／Ｖａ）を、それぞれ１、１．０５、１．１、１．２となるように設定した。図１５（Ａ）〜（Ｄ）に示したように、上記式（１），（２）を満足して電位Ｖａ，Ｖｂを設定することにより、液晶層１５では、上記比較例における電界分布（図１１（Ａ））と比べ、領域Ａ，Ｂ間での電圧差が低減され、電界歪みが軽減されていることがわかる。これにより、スリット１２ａ１に起因して生じる暗線の発生が抑制され、高透過率が実現される（図１６（Ａ）〜（Ｄ））。図１６（Ａ）〜（Ｄ）は、実施例３におけるＸＹ平面における透過率分布の測定結果である。
【００６４】
また、ここでは、図１５（Ｂ）に示したＶｂ／Ｖａ＝１．０５（Ｖｂ＝１０．５Ｖ）の場合が、上記式（３）を満たすＶｂ＝１０．６Ｖと近く、ほぼ理想的な電界分布（フラットな電界分布）となっている。但し、電位Ｖａ，Ｖｂの組み合わせは、これに限定されず、映像信号に基づく電位、液晶層１５の液晶材料や厚み、モノマー材料、第１サブ電極１２Ａのスリット１２ａ１および電極部分１２ａ２のスケール、誘電体層１３の材料や厚み等に応じて、適宜設定すればよい。
【００６５】
尚、上記式（３）の代わりに、上記製造プロセスにおいて式（６）を満足するように電位Ｖａ，Ｖｂを設定する場合と同様の理由から、電位Ｖａ，Ｖｂを互いに等しく、即ち、以下の式（４）を満足するようにしてもよい。
Ｖｂ＝Ｖａ ………（４）
【００６６】
以上説明したように、本実施の形態では、画素電極１２が、第１サブ電極１２Ａと第２サブ電極１２Ｂとの２層電極構造とすると共に、これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間に誘電体層１３を設ける。このため、第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ供給する電位Ｖａ，Ｖｂを適宜設定することで、液晶層１５のうちのスリット直上の領域Ａへの印加電圧と、スリットのない領域Ｂへの印加電圧との大小関係を目的に応じて自在に制御可能となる。例えば、映像表示時には、スリット１２ａ１からの影響を極力低減して液晶層１５全体で電界歪みを軽減するような駆動を行うことができ、この結果、例えばスリット位置に起因した局部的な透過率低下を抑制できる。一方で、製造プロセス（プレチルト付与工程）においては、スリット１２ａ１の機能を効果的に発揮させ、プレチルト付与に有利な電界歪み（横電界）を発生させることができる。よって、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能となる。
【００６７】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、第１サブ電極１２Ａへの供給電位Ｖａを１０Ｖ（一定）とし、この電位Ｖａと上記式（１）〜（６）のいずれかに基づいて、電位Ｖｂを設定する場合を例に挙げて説明したが、電位Ｖａは勿論１０Ｖに限らず、他の値としてもよい。
【００６８】
また、映像表示時には、電位Ｖａを映像信号に基づく電位として説明したが、映像信号に基づく電位を電位Ｖｂとしてもよく、あるいは、映像信号に応じて電位Ｖａ，Ｖｂの双方を上記（１）〜（４）に基づいて適切な値にそれぞれ設定してもよい。
【００６９】
更に、本発明の液晶表示装置における各層の材料や厚み、寸法等は、上述したものに限定されない。例えば、液晶層１５や誘電体層１３については、その材料や厚み等の選定の仕方により、各電極間の静電容量ＣLC，ＣINSが変化するが、上記式（１）〜（６）のいずれかに基づいて電位Ｖａ，Ｖｂを設定すればよい。また、第１サブ電極１２Ａでは、スリットの幅Ｓと電極部分の幅Ｌとが互いに等しい（Ｓ＝Ｌ＝４μｍ）である場合を例に挙げて説明したが、スリットの幅Ｓと電極部分の幅Ｌとは互いに異なっていてもよい。
【符号の説明】
【００７０】
１…液晶表示装置、２…液晶表示パネル、３…バックライト、１０…画素、１１…駆動基板、１２…画素電極、１２Ａ…第１サブ電極、１２ａ１…スリット、１２ａ２…電極部分、１２Ｂ…第２サブ電極、１３…誘電体層、１４，１６…配向膜、１５…液晶層、１５ａ…液晶分子、１７…対向電極、１８…対向基板、１９…入射側偏光板、２０…出射側偏光板、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、Ｖａ，Ｖｂ…電位、ＣLC，ＣINS…静電容量、θ…プレチルト角、Ｄ１…長軸方向（ダイレクタ）。
【技術分野】
【０００１】
本発明は、例えばＶＡモードの液晶を用いた液晶表示装置およびその製造方法に関する。
【背景技術】
【０００２】
近年、液晶表示装置（ＬＣＤ：Liquid Crystal Display）では、例えばＶＡ（Vertical Alignment）モードの液晶が用いられている。このような液晶表示装置では、画素電極を有する基板と対向電極を有する基板と間に、垂直配向膜を介して液晶層が封止されるが、この液晶層が、負の誘電率異方性、即ち液晶分子の誘電率がその短軸方向よりも長軸方向において小さい、という性質を有している。このような構造により、液晶は、電圧無印加時（オフ状態）には液晶分子の長軸方向が基板面に対して垂直な方向に沿った配向となるが、電圧印加時（オン状態）には、その電圧の大きさに応じて液晶分子が倒れた（傾いた）配向となる。
【０００３】
ところが、電圧無印加の状態において液晶層に電圧が印加されると、基板面に垂直に配向していた液晶分子が倒れるが、その倒れる方向は任意である。このため、液晶分子の配向が乱れ、電圧に対する応答が遅くなる、あるいは所望の透過率を得にくい等の弊害が生じる。
【０００４】
そこで、電圧応答時における液晶分子の倒れる方向を規制するために、予め液晶分子を特定の方向に傾けて配列させておく（いわゆるプレチルトを付与する）手法が利用されている。即ち、例えば配向膜を布等で擦り一定方向に沿った溝を形成するラビング方式や、電極に所定の間隔でスリットやリブ（突起）等を設けたＭＶＡ（Multi-domain Vertical Alignment）方式、ＰＶＡ（Patterned Vertical Alignment）方式等である。また、この他にも、一方の基板側を垂直配向、もう一方の基板側を水平配向としたＨＡＮ型（ハイブリッド配向型）のものも提案されている（例えば、特許文献１）。
【０００５】
更に最近では、画素電極に複数のスリットを設け、対向電極をベタ形成（スリットなし）すると共に、ポリマーにより液晶分子をプレチルト状態に保持したＰＳＡ（Polymer Sustained Alignment）方式も提案されている（特許文献２）。このようなプレチルトを用いた手法によれば、液晶分子の電圧に対する応答特性を改善できる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００３−２０２５７５号公報
【特許文献２】米国特許７１４５６２２号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記特許文献２の手法では、電圧応答特性を改善することはできるものの、液晶層のうち、画素電極のスリットに対応する部分（スリットの直上）では、他の部分（スリットのない部分）に比べ十分な電圧が印加されにくい。また、特にスリットのエッジ付近において電界歪み（横電界）が生じるために、液晶が捩れながら配向する。このため、駆動時には、スリット位置に対応して暗線（局所的に光透過量の少ない部分）が生じ、高透過率を得にくいという問題がある。
【０００８】
本発明はかかる問題点に鑑みてなされたもので、その目的は、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能な液晶表示装置および液晶表示装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明の液晶表示装置は、液晶層と、液晶層を挟んで対向配置された一対の基板と、一対の基板のうち一方の基板の液晶層側に設けられた複数の画素電極と、複数の画素電極に対向して他方の基板に設けられた対向電極とを備えたものである。各画素電極は、液晶層の側から順に、１または複数のスリットを有する第１のサブ電極と、誘電体層と、少なくとも第１のサブ電極のスリットに対向する領域に配置された第２のサブ電極とを有している。
【００１０】
本発明の液晶表示装置の製造方法は、一対の基板のうち一方の基板に複数の画素電極を形成する工程と、他方の基板に対向電極を形成する工程と、一対の基板間に液晶層を封止する工程と、画素電極と対向電極とを通じて液晶層に電圧を印加しつつ液晶層を露光することにより、液晶層にプレチルトを付与する工程とを含むものである。複数の画素電極を形成する工程では、各画素電極として一方の基板側から、第２のサブ電極と、誘電体層と、第２のサブ電極に対向して１または複数のスリットを有する第１のサブ電極とをこの順に形成する。
【００１１】
本発明の液晶表示装置および液晶表示装置の製造方法では、画素電極を、スリットを有する第１のサブ電極と、少なくともそのスリットに対向配置された第２のサブ電極との２層電極構造とすると共に、これら第１および第２のサブ電極間に誘電体層を設ける。このため、例えば各電極への供給電位を適宜設定することによって、液晶層のうちスリット直上の領域に印加される電圧と、スリットのない領域に印加される電圧との大小関係を自在に制御可能となる。従って、映像表示時には、液晶層全体で電界歪みを軽減するような駆動が可能となり、この結果、例えばスリット位置に起因した局部的な透過率低下が抑制される。一方、製造プロセスでは、プレチルト付与に有利な電界歪み（横電界）を発生させることができるようになる。
【００１２】
具体的には、映像表示時おいては（液晶表示装置では）、駆動部が、各画素電極および対向電極に対し、例えば次のような電位供給を行うことが望ましい。即ち、液晶層のスリット直上の第１領域への印加電圧（第１のサブ電極と対向電極との電位差に応じた電圧）と、スリットのない第２領域への印加電圧（第２のサブ電極と対向電極との電位差に応じた電圧）との差が低減されるように、より望ましくは同等となるように電位供給を行うのがよい。
【００１３】
一方、製造プロセスでは（液晶表示装置の製造方法では）、プレチルト付与工程において、液晶層に対し、例えば次のような電圧を印加することが望ましい。即ち、スリット直上の第１領域への印加電圧（第１のサブ電極と対向電極との電位差に応じた電圧）と、スリットのない第２領域への印加電圧（第２のサブ電極と対向電極との電位差に応じた電圧）とを互いに異なるようにするのがよい。
【発明の効果】
【００１４】
本発明の液晶表示装置およびその製造方法によれば、画素電極が、スリットを有する第１のサブ電極と、誘電体層と、少なくともそのスリットに対向する第２のサブ電極とを有するので、液晶層における電界分布を目的に応じて制御可能となる。例えば、映像表示時には電界歪みを抑制して局所的に透過率が下がることを抑制する一方、製造プロセスでは、電界歪みを発生させてプレチルト付与を効率的に行うことができる。よって、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能となる。
【図面の簡単な説明】
【００１５】
【図１】本発明の一実施の形態に係る液晶表示装置の全体構成を表すブロック図である。
【図２】図１に示した画素の一部領域の断面図である。
【図３】液晶分子のプレチルト角を説明するための模式図である。
【図４】図２に示した第１サブ電極および第２サブ電極の平面図である。
【図５】図２に示した画素電極および対向電極への電位供給の概要を説明するための断面模式図である。
【図６】図５に示した画素電極および対向電極間の回路構成図である。
【図７】図１に示した液晶表示装置の製造方法（プレチルト付加工程）を説明するための断面模式図である。
【図８】実施例１の電界分布（等電位分布）を表した特性図である。
【図９】実施例１の電界分布（等電位分布）を表した特性図である。
【図１０】比較例に係る液晶表示装置における画素の一部領域の断面図である。
【図１１】比較例の電界分布（等電位分布）を表した特性図、および液晶分子の配向状態を表す平面模式図である。
【図１２】実施例２の第２サブ電極への供給電位と透過率との関係（Ｔ＝２００ｎｍ）を表す特性図である。
【図１３】実施例２の第２サブ電極への供給電位と透過率との関係（Ｔ＝４００ｎｍ）を表す特性図である。
【図１４】実施例２の第２サブ電極への供給電位と透過率との関係（Ｔ＝１０００ｎｍ）を表す特性図である。
【図１５】実施例３の電界分布（等電位分布）を表した特性図である。
【図１６】実施例３の透過率分布の測定結果を表した平面図である。
【発明を実施するための形態】
【００１６】
以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
実施の形態（画素電極を、２つの電極で誘電体膜を挟んだ積層構造とした例）
１．液晶表示装置の構成
２．液晶表示装置の製造方法（プレチルト付与時の電位Ｖａ，Ｖｂの設定例）
３．液晶表示装置の作用（映像表示時の電位Ｖａ，Ｖｂの設定例）
【００１７】
＜実施の形態＞
［液晶表示装置１の構成］
図１は、本発明の一実施の形態に係る液晶表示装置（液晶表示装置１）の全体構成を表すものである。液晶表示装置１は、例えば液晶表示パネル２、バックライト３、データドライバ５１、ゲートドライバ５２、タイミング制御部６１およびバックライト駆動部６２を備え、外部入力信号Ｄinに基づいて映像表示を行うものである。
【００１８】
バックライト３は、液晶表示パネル２に向けて光を照射する光源であり、液晶表示パネル２の背面（後述の入射側偏光板１９側の面）側に配置される。このバックライト３は、例えばＬＥＤ（Light Emitting Diode：発光ダイオード）やＣＣＦＬ（Cold Cathode Fluorescent Lamp）等を含むものである。バックライト駆動部６２は、そのバックライト３の点灯動作（発光動作）を制御するものである。
【００１９】
タイミング制御部６１は、ゲートドライバ５２、データドライバ５１およびバックライト駆動部６２の駆動タイミングを制御すると共に、外部入力信号Ｄinに基づく映像信号をデータドライバ５１へ供給するものである。
【００２０】
ゲートドライバ５２は、タイミング制御部６１によるタイミング制御に従って、液晶表示パネル２内の各画素１０を駆動するものである。データドライバ５１は、タイミング制御部６１から供給される映像信号（外部入力信号Ｄinに基づく映像信号）に対してＤ／Ａ変換を施すと共に、そのＤ／Ａ変換後の映像信号を液晶表示パネル２の各画素１０へ出力するものである。ゲートドライバ５２およびデータドライバ５１からの各駆動信号により選択された画素１０に、映像信号に応じて設定された電位Ｖａ，Ｖｂ（詳細は後述）がそれぞれ供給されるようになっている。
【００２１】
液晶表示パネル２は、ゲートドライバ５２から供給される駆動信号およびデータドライバ５１から供給される映像信号に基づき、バックライト３から発せられる光を変調するものである。この液晶表示パネル２は、全体としてマトリクス状に配置された複数の画素１０を含む。
【００２２】
図２は、液晶表示パネル２の断面構成を表すものである。但し、図２では、画素１０の一部領域のみを示している。液晶表示パネル２は、駆動基板１１と対向基板１８との間に液晶層１５を挟み込んだものであり、駆動基板１１および対向基板１８の外側には、入射側偏光板１９および出射側偏光板２０が貼り合わせられている。駆動基板１１の液晶層１５側の面には、画素電極１２が画素毎に配設されており、この画素電極１２の表面を覆って配向膜１４が形成されている。対向基板１８の液晶層１５側の面には、有効表示領域のほぼ全面に渡って対向電極１７が配設され、この対向電極１７の表面を覆って配向膜１６が形成されている。
【００２３】
駆動基板１１は、例えばガラス基板上に画素１０を駆動するための駆動回路、例えば前述したゲートドライバ５２、データドライバ５１、タイミング制御部６１およびバックライト制御部６２等が配設されたものである。この駆動基板１１上において、各画素電極１２には、ゲートドライバ５２およびデータドライバ５１からの各駆動信号が伝送されるゲート線やソース線等の配線と、ＴＦＴ（薄膜トランジスタ）（いずれも図示せず）等が接続されている。このＴＦＴは、画素１０毎に１つあるいは２つ配設されている。詳細は後述するが、本実施の形態において画素電極１２は、第１サブ電極１２Ａおよび第２サブ電極１２Ｂの２つの電極層を有する。このため、これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ互いに同一の電位を供給する場合には、ＴＦＴは１つとする。第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ互いに異なる電位を供給する場合には、第１サブ電極１２Ａおよび第２サブ電極１２ＢにＴＦＴおよび配線が別々に設けられる。
【００２４】
対向基板１８は、ガラス基板の表面（対向電極１７側の面または出射側偏光板２０側の面）に、例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）のフィルタが配列してなるカラーフィルタ（図示せず）を有するものである。
【００２５】
対向電極１７は、例えばＩＴＯ等の透明導電膜からなり、各画素１０に共通の電極として（全ての画素電極１２と対向して）設けられている。この対向電極１７は、所定の電位、例えばグランド電位に保持されている。
【００２６】
配向膜１４，１６は、例えば垂直配向膜であり、液晶層１５内の液晶分子（詳細には配向膜１４，１６近傍の液晶分子）を、その長軸方向（ダイレクタ）が基板面に対してほぼ垂直となるように配向させるものである。このような配向膜１４，１６としては、例えばポリイミドやポリシロキサン等の垂直配向剤が用いられる。
【００２７】
液晶層１５は、例えば垂直配向型の液晶分子を含むものである。この液晶層１５では、液晶分子が、例えば長軸および短軸をそれぞれ中心軸として回転対称な形状をなし、負の誘電率異方性（長軸方向における誘電率が短軸方向よりも小さい性質）を示す。
【００２８】
この液晶層１５では、図３に示したように、配向膜１４，１６との界面近傍の液晶分子（液晶分子１５ａ）が、配向膜１４，１６からの規制により長軸方向Ｄ１が基板面に略垂直となるように配向しつつ、その垂直方向から僅かに傾いた状態で保持されている。即ち、液晶層１５の配向膜１４，１６との界面近傍では、いわゆるプレチルトが付与されており、液晶分子１５ａの垂直方向からの傾き角（プレチルト角）θは、例えば０°〜３°程度である。このようなプレチルトは、液晶層１５の配向膜１４，１６との界面近傍においてポリマーによって保持されており、この界面近傍の液晶分子の配向に倣って他の液晶分子（例えば液晶層１５の厚み方向における中央付近の液晶分子）も同等の方向に配向している。
【００２９】
入射側偏光板１９および出射側偏光板２０は、例えば互いにクロスニコルの状態で配置されており、バックライト３からの光を電圧無印加状態（オフ状態）では遮断、電圧印加状態（オン状態）では透過させるようになっている。即ち、ノーマリーブラックとなるように、入射側偏光板１９および出射側偏光板２０が駆動基板１１および対向基板１８に貼り合わせられている。
【００３０】
（画素電極１２の構成）
画素電極１２は、駆動基板１１の側から順に、第２サブ電極１２Ｂ、誘電体層１３および第１サブ電極１２Ａを積層したものである。
【００３１】
図４（Ａ）は、第１サブ電極１２Ａの平面構成を模式的に表したものである。第１サブ電極１２Ａには、複数の線状のスリット１２ａ１が所定のパターンで設けられている。例えば、スリット１２ａ１は、電極面内の複数の方向（ここでは４つの方向Ａ１〜Ａ４）に沿って延在して設けられている。このようなスリットパターンを有することにより、画素１０内に配向方向の異なる領域が形成（配向分割）されるため、視野角特性が向上する。このような第１サブ電極１２Ａは、例えばＩＴＯ（インジウム錫酸化物）等の透明導電膜からなり、厚みは例えば５０ｎｍ〜２００ｎｍである。スリット１２ａ１の幅Ｓは、例えば２ｎｍ〜８ｎｍであり、このスリット１２ａ１と同方向に延在する電極部分１２ａ２の幅Ｌは、例えば２ｎｍ〜８ｎｍである。
【００３２】
尚、スリット１２ａ１のパターンとしては、このような４方向に沿って延在するパターンに限らず、例えばストライプ状やＶ字状など様々なパターンを採用できる。また、スリット１２ａ１の幅Ｓやその数、電極部分１２ａ２の幅Ｌやその数についても任意に設定可能である。
【００３３】
図４（Ｂ）は、第２サブ電極１２Ｂの平面構成を模式的に表したものである。第２サブ電極１２Ｂは、第１サブ電極１２Ａの全域に渡って設けられており、ここでは、スリットや間隙等のない電極となっている。以下では、このような第２サブ電極１２Ｂを、 “ベタ電極”と称して説明する。但し、第２サブ電極１２Ｂは、少なくとも第１サブ電極１２Ａのスリット１２ａ１に対向する領域（スリット１２ａ１の直下の領域）に形成されていればよい。つまり、第２サブ電極１２Ｂは、必ずしもベタ電極でなければならない訳ではなく、第１サブ電極１２Ａの電極部分１２ａ２に対向する領域（電極部分１２ａ２の直下の領域）には、スリットや間隙等が設けられていてもよい。このような第２サブ電極１２Ｂは、例えばＩＴＯ等の透明導電膜からなり、厚みは例えば５０ｎｍ〜２００ｎｍである。尚、図４（Ａ），（Ｂ）のＩ−Ｉ線における断面構成が図２における第１サブ電極１２Ａおよび第２サブ電極１２Ｂの構成に対応している。
【００３４】
誘電体層１３は、画素１０毎に、あるいは有効表示領域の全域に渡って、第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間に挿設されている。この誘電体層１３は、例えば窒化シリコン（ＳｉＮ）等の無機絶縁膜あるいは有機絶縁膜よりなり、誘電率が例えば３〜７である場合には、厚みが例えば０．０１μｍ〜１０μｍであり、望ましくは０．１μｍ〜３μｍである。
【００３５】
上記のように、画素電極１２は、誘電体層１３を介して第１サブ電極１２Ａおよび第２サブ電極１２Ｂが積層された２層電極構造を有する。このような電極構造において、液晶層１５に近い側の第１サブ電極１２Ａが複数のスリット１２ａ１を有し、液晶層１５に遠い側の第２サブ電極１２Ｂがベタ電極となっている。
【００３６】
これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂにはそれぞれ、前述のタイミング制御部６１、ゲートドライバ５２およびデータドライバ５１の駆動により、互いに同一のまたは異なる電位を供給可能である。例えば、図５に示したように、第１サブ電極１２Ａには電位Ｖａ、第２サブ電極１２Ｂには電位Ｖｂがそれぞれ供給可能であると共に、対向電極１７は、例えばグランド電位に設定されている。これにより、液晶層１５のスリット１２ａ１の直上の領域（領域Ａ）には、対向電極１７と第２サブ電極１２Ｂとの電位差（Ｖｂ）に応じた電圧が印加されるようになっている。一方、液晶層１５の電極部分１２ａ２の直上の領域（領域Ｂ）には、対向電極１７と第１サブ電極１２Ａとの電位差（Ｖａ）に応じた電圧が印加されるようになっている。図６に、領域Ａ，Ｂにおける回路構成を示す。但し、ＣLCを第１サブ電極１２Ａおよび対向電極１７間の静電容量、ＣINSを第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間の静電容量とする。静電容量ＣLCは、電極部分１２ａ２の中心部、静電容量ＣINSは、スリット１２ａ１の中心部をそれぞれ想定したものである。
【００３７】
電位Ｖａ，Ｖｂは、互いに同一であってもよいし異なっていてもよいが、同一電位とする場合には、上述のように、ＴＦＴは各画素１０に１つ配設されていればよい。一方、電位Ｖａ，Ｖｂを同一電位に限らず、互いに異なる電位にも設定可能にする場合には、各画素１０に２つのＴＦＴを配設すればよい。
【００３８】
このような画素電極１２の電極構造により、後述する製造プロセス（プレチルト付与時）および映像表示時の各場合に応じて、第１サブ電極１２Ａおよび第２サブ電極１２Ｂのそれぞれに所望の電位が供給されるようになっている。
【００３９】
［液晶表示装置１の製造方法］
（１．パネル封止工程）
液晶表示装置１は、例えば次のようにして製造することができる。即ち、まず、駆動基板１１の表面に、２つのＴＦＴを公知の薄膜プロセスにより形成した後、そのＴＦＴが形成された表面を覆うように、絶縁膜よりなる平坦化膜を成膜する。この平坦化膜上に、第２サブ電極１２Ｂを例えば蒸着法やスパッタ法により成膜した後、フォトリソグラフィ法により画素１０毎に矩形状にパターニングする。続いて、この第２サブ電極１２Ｂ上に、誘電体層１３を例えばプラズマＣＶＤ法により、所望の厚みとなるように成膜する。次いで、誘電体層１３上に、第１サブ電極１２Ａを、例えば蒸着法やスパッタ法により成膜した後、フォトリソグラフィ法により複数のスリット１２ａ１をパターン形成する。尚、誘電体層１３および平坦化膜にはコンタクトホールを設け、このコンタクトホールを介して第１サブ電極１２Ａおよび第２サブ電極１２Ｂをそれぞれ、駆動基板１１上に形成されたＴＦＴに電気的に接続するようにする。このようにして形成した画素電極１２の表面、具体的には、第１サブ電極１２Ａの電極部分１２ａ２の表面、およびスリット１２ａ１により露出した誘電体層１３の表面を覆うように、垂直配向剤を例えばスピンコート法により塗布し、ベークすることにより、配向膜１４を形成する。
【００４０】
一方、対向基板１８の表面に、対向電極１７を例えば蒸着法やスパッタ法により成膜した後、この対向電極１７の表面に垂直配向剤を、例えばスピンコート法により塗布し、ベークすることにより、配向膜１６を形成する。
【００４１】
この後、駆動基板１１の周縁領域に、例えばＵＶ硬化性や熱硬化性のシール部を印刷し、このシール部に囲まれた領域に、例えばＵＶ硬化性のモノマーを混入させた液晶を滴下注入することにより液晶層１５を形成する。この後、駆動基板１１上に、対向基板１８を、例えば感光性のアクリル樹脂よりなるスペーサを介して重ね合わせ、シール部を硬化させる。このようにして、駆動基板１１および対向基板１８間に液晶層１５が封止されたパネル封止体が形成される。
【００４２】
（２．プレチルト付加工程）
続いて、上記のようにして形成したパネル封止体において、液晶層１５に電圧を印加しつつ露光（ＵＶ照射）することにより、液晶層１５にプレチルトを付加する。具体的には、図７（Ａ）に示したように、対向電極１７をグランド電位に保持しつつ、画素電極１２の第１サブ電極１２Ａに電位Ｖａ、第２サブ電極１２Ｂに電位Ｖｂをそれぞれ供給する。但し、この際、領域Ａ，Ｂのそれぞれに印加される電圧が異なるように、電位Ｖａ，Ｖｂを設定する。具体的には、電位Ｖａ，Ｖｂを以下の式（５）を満足するように設定すればよい。
Ｖｂ≠Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（５）
【００４３】
これにより、液晶層１５には、電界歪み（横電界）が発生し、液晶分子１５ａがスリット１２ａ１のパターンに応じて傾倒し易くなる。そして、この液晶分子１５ａが傾いた状態で、ＵＶ照射を行うことにより、液晶層１５に混入したモノマーが、配向膜１４，１６との界面近傍において硬化する。この後、図７（Ｂ）に示したように、第１サブ電極１２Ａおよび第２サブ電極１２Ｂをグランド電位とし、液晶層１５を電圧無印加状態に戻すと、その界面近傍に形成されたポリマーが液晶分子１５ａを垂直方向から僅かに傾けた状態で保持する。このようにして、液晶分子１５ａには、図３に示したようなプレチルト角θが付与される。
【００４４】
尚、電位Ｖａ，Ｖｂは、上記式（５）に満足するものであれば、互いに異なっていてもよいが、互いに同一となるように、即ち以下の式（６）を満足するように設定してもよい。式（６）を満足する場合、上述したように第１サブ電極１２Ａおよび第２サブ電極１２Ｂを駆動するためのＴＦＴを１つ配設すれば足りるため、装置構成が簡易化する。
Ｖｂ＝Ｖａ ………（６）
【００４５】
図８（Ａ）〜（Ｃ）および図９（Ａ），（Ｂ）に、上記の式（５）を満足する電位Ｖａ，Ｖｂにより、液晶層１５に形成される電界分布（等電位分布）についての実施例（実施例１）を示す。但し、各図において、Ｘ（μｍ）は基板面においてスリット１２ａ１の延在方向と直交する方向におけるスケールを示している。Ｚ（μｍ）は、液晶層１５の厚み方向におけるスケールであり、Ｚ＝０を第１サブ電極１２Ａ側（配向膜１４側）、Ｚ＝３．５μｍを対向電極側（配向膜１６側）とする。
【００４６】
実施例１では、上記のようなパネル封止体において、第１サブ電極１２Ａのスリット１２ａ１の幅Ｓを４μｍ、電極部分１２ａ２の幅Ｌを４μｍとし、誘電体層１３には誘電率ε＝６および厚みＴ＝２００ｎｍのＳｉＮを用いた。配向膜１４，１６は、垂直配向膜（ＪＡＬＳ２１３１−Ｒ６：ＪＳＲ製）を、第１サブ電極１２Ａ上に塗布し、ホットプレート上で８０℃、８０秒間乾燥させた後、窒素雰囲気のクリーンオーブン内で２００℃、６０分間ベークすることにより形成した。液晶層１５としては、誘電率ε(⊥)＝６．２、ε(‖)＝３．０、厚みが３．５μｍのＶＡ液晶を用い、アクリルモノマー（Ａ−ＢＰ−２Ｅ：新中村化学製）を０．３ｗｔ％混入した。また、このような構成により、静電容量ＣLCは１５．８×１０-12Ｆ、静電容量ＣINSは２６７×１０-12Ｆ（面積は１μｍ2換算）となった。尚、真空の誘電率ε０は８．９×１０-12Ｆとした。
【００４７】
このようなパネル封止体に対し、電位Ｖａを１０Ｖ（一定）に設定し、電位Ｖｂを変化させつつ液晶層１５に電圧を印加した。具体的には、電位Ｖｂの電位Ｖａに対する比（Ｖｂ／Ｖａ）を、それぞれ０、０．５、０．７５、１、１．２となるように設定した。実施例１では、上記式（５）を満足して電位Ｖａ，Ｖｂを設定することにより、液晶層１５には、プレチルト付与に有効な電界歪みが生じ、また電位Ｖａ，Ｖｂの比率によって、電界歪みの発生具合が異なることがわかる。ここでは、図８（Ｃ）に示したＶｂ／Ｖａ＝０．７５の場合が、プレチルト形成に理想的な電界分布となっている。但し、電位Ｖａ，Ｖｂの組み合わせは、これに限定されず、所望のプレチルト角、液晶層１５の液晶材料や厚み、モノマー材料、第１サブ電極１２Ａのスリット１２ａ１および電極部分１２ａ２のスケール、誘電体層１３の材料や厚み等に応じて、適宜設定すればよい。
【００４８】
上記のようにしてプレチルト付与後のパネル封止体の駆動基板１１の裏面に、入射側偏光板１９、対向基板１８の表面に出射側偏光板２０を、互いにクロスニコル配置となるように貼り合わせる。これにより、図１に示した液晶表示装置１が完成する。
【００４９】
［液晶表示装置１の作用］
（映像表示動作）
液晶表示装置１では、以下の要領で画素電極１２と対向電極１７との間に、外部入力信号Ｄinに基づく駆動電圧を印加することにより、映像が表示される。具体的には、タイミング制御部６１の制御に応じて、ゲートドライバ５２が、各画素１０に接続されたゲート線に走査信号を順次供給すると共に、データドライバ５１が、外部入力信号Ｄinに基づく映像信号を、所定のソース線に供給する。これにより、映像信号が供給されたソース線と走査信号が供給されたゲート線との交差点に位置する画素１０が選択され、その画素１０に駆動電圧が印加されることとなる。
【００５０】
選択された画素１０では、駆動電圧が印加されると、液晶層１５に含まれる液晶分子１５ａの配向状態が、画素電極１２と対向電極１７との間の電位差に応じて変化する。具体的には、電圧無印加状態から駆動電圧が印加されることにより、配向膜１４，１６の近傍に位置する液晶分子１５ａが倒れ、その動作に倣うように、液晶層１５の厚み方向中央部に向かって、順次液晶分子１５ａが倒れていく。この際、液晶分子１５ａにプレチルト角が付与されていることにより、液晶分子１５ａがその自らの傾き方向に倒れ易くなることから、駆動電圧に対する応答時間が短くなる。その結果、液晶層１５における光学的特性が変化し、バックライト３から液晶表示パネル２へ入射した光は、変調されて出射する。液晶表示装置１では、このようにして映像が表示される。
【００５１】
ここで、比較例に係る液晶表示装置の映像表示動作について説明する。図１０は、比較例に係る液晶表示装置の画素の一部領域の断面構成を表したものである。この液晶表示装置は、駆動基板１０１と対向基板１０７との間に液晶層１０４を挟み込んだものであり、駆動基板１０１および対向基板１０７の外側には、入射側偏光板１０８および出射側偏光板１０９が貼り合わせられている。駆動基板１０１の液晶層１０４側の面には、画素電極１０２が画素毎に配設されており、この画素電極１０２の表面を覆って配向膜１０３が形成されている。対向基板１０７の液晶層１０４側の面には、有効表示領域のほぼ全面に渡って対向電極１０６が配設され、この対向電極１０６の表面を覆って配向膜１０５が形成されている。即ち、比較例の液晶表示装置では、画素電極１０３が、複数のスリット１０２ａ１を有する、いわゆるファインスリット構造が採用されている。
【００５２】
図１１（Ａ）に、上記比較例の映像表示時における電界分布、図１１（Ｂ）は、その際の液晶分子（液晶分子１０４ａ）の配向状態を模式的に示す。但し、図１１（Ｂ）において、Ｙ（μｍ）は基板面においてスリット１２ａ１の延在方向におけるスケールを示しており、Ｙ軸において破線で囲った部分よりも上方が画素電極１０２のスリット１０２ａ１、下方が電極部分１０２ａ２に対応している。また、液晶分子１０４ａを、円形部分と棒状部分とを用いて模式的に表しているが、棒状部分は液晶分子の長軸方向（ダイレクタ）を示し、円形部分はその長軸方向先端（液晶分子の“頭”）を示している。例えば、円形部分のみで示されている液晶分子１０４ａは、基板面に対してほぼ垂直な方向に沿って立っている姿勢であることを表しており、棒状部分がより長く示されている液晶分子１０４ａ程、基板面に垂直な方向からより大きな角度で倒れていることを表している。尚、画素電極以外の構成条件およびプロセス条件は、上記実施例１と同様とした。
【００５３】
比較例では、図１１（Ａ），（Ｂ）に示したように、液晶層１０４において、スリット１０２ａ１の直上の領域Ａと、電極部分１０２ａ２の直上の領域Ｂとの間で、印加電圧に差が発生し易い（電界歪みが生じ易い）。このため、領域Ａでは、領域Ｂに比べ、液晶分子１０４ａが倒れにくい。この結果、映像表示の際には、領域Ａでは領域Ｂに比べて透過光量が少なくなることから、スリット位置に起因して局部的に輝度の低い箇所（暗線）が生じ、透過率が低下してしまう。また、輝度分布も不均一なものとなるため、表示画質が低下する。
【００５４】
これに対し、本実施の形態では、画素電極１２が、複数のスリット１２ａ１を有する第１サブ電極１２Ａと、ベタ形成された第２サブ電極１２Ｂとの２層電極構造とされ、これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間に誘電体層１３が挿設されている。これにより、対向電極１７、第１サブ電極１２Ａおよび第２サブ電極１２Ｂの各電極への供給電位を適宜設定することにより、液晶層１５のうち領域Ａへ印加される電圧と、領域Ｂへ印加される電圧との大小関係を自在に制御可能となる。
【００５５】
従って、映像表示の際には、液晶層１５全体で電界歪みの発生を軽減させるような駆動が可能となる。このため、本実施の形態では、例えばスリット１２ａ１のパターンに起因して透過率が低下することが抑制される。
【００５６】
（映像表示時における電位Ｖａ，Ｖｂの設定）
詳細には、領域Ａおよび領域Ｂにそれぞれ印加される電圧同士の差が低減されるように、第１サブ電極１２Ａへ供給する電位Ｖａと、第２サブ電極１２Ｂに供給する電位Ｖｂとをそれぞれ設定する。尚、ここでは、例えば電位Ｖａを映像信号に基づく電位とし、この電位Ｖａの値に応じて電位Ｖｂを設定する場合を例に挙げて説明するが、逆に電位Ｖｂを映像信号に基づく電位として、これに応じて電位Ｖａを設定するようにしてもよい。
【００５７】
電位Ｖｂは、以下の式（１）および式（２）を満足するように設定するとよい。理想的には、以下の式（３）を満足することが望ましい。式（１），（２）を満足することにより、上述の単層構造の画素電極１０２を有する比較例（図８）よりも高透過率を得られる。更に、式（３）を満足することにより、領域Ａ，Ｂ間の各電圧を略同一とすることができるため、液晶層１５に形成される電界がフラットとなり、画素電極１２を実質的にスリットや凹凸のないベタ電極と見做すことができる。従って、より透過率を高めることができ、また、輝度分布が均一化されるため、良好な表示画質を実現できる。
０．８｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝≦Ｖｂ ………（１）
Ｖｂ≦１．２｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝ ………（２）
Ｖｂ＝Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（３）
【００５８】
ここで、上記式（１），（２）の導出について説明する。図１２〜図１４に、実施例２として、電位Ｖａを１０Ｖ（一定）とした場合の、電位Ｖｂと透過率との関係を示す。尚、画素電極１２、液晶層１５、配向膜１４，１６についての構成条件およびプロセス条件については、上記実施例１と同様とした。但し、誘電体層１３の厚みＴを、図１２では２００ｎｍ、図１３では４００ｎｍ、図１４では１０００ｎｍとした。また、透過率は、出射光量／入射光量とし、最大透過率を１として記載している。尚、上述の単層構造の画素電極１０２を有する比較例（図１０）における透過率は、画素電極１０２に電位１０Ｖ（一定）を供給した場合、各図に点線で示したように０．８８となった。また、Ｔ＝２００ｎｍのとき、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝２６７×１０-12Ｆ、Ｔ＝４００ｎｍのとき、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝１３４×１０-12Ｆ、Ｔ＝１０００ｎｍのときには、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝２６．７×１０-12Ｆとなった。
【００５９】
実施例２では、誘電体層１３の厚みＴの大きさに応じて静電容量ＣINSが変化するため、電位Ｖｂに対する透過率特性は異なってくるが、いずれのケースにおいても、比較例の透過率（０．８８）を上回る透過率を実現することが望ましい。表１に、誘電体層１３の厚みＴが２００ｎｍ，４００ｎｍ，１０００ｎｍの各場合における理想的な電位（上記式（３）を満たす電位）Ｖｂ０、透過率が０．８８となる電位（比較例と同等の透過率となる電位）Ｖｂ１、およびこれらの比（Ｖｂ１／Ｖｂ０）を示す。
【００６０】
【表１】
【００６１】
表１に示したように、厚みＴ＝２００ｎｍの場合、電位Ｖｂ０が１０．６Ｖ、電位Ｖｂ１が８．２Ｖとなり、厚みＴ＝４００ｎｍの場合、電位Ｖｂ０が１１．２Ｖ、電位Ｖｂ１が８．９Ｖとなり、厚みＴ＝１０００ｎｍの場合、電位Ｖｂ０が１３．０Ｖ、電位Ｖｂ１が９．６Ｖとなった。また、Ｖｂ１／Ｖｂ０は、それぞれ０．７７、０．８０、０．７５となり、理想的な電位Ｖｂ０に対する電位Ｖｂ１の変動幅はそれぞれ、２３％、２０％、２５％となった。これらの結果から、比較例よりも高透過率を実現するためには、理想的な電位Ｖｂ０に対する変動幅が２０％以内となるように、電位Ｖｂを設定することが望ましいことがわかる。即ち、上記式（３）によって与えられる電位Ｖｂが理想的な値ではあるが、その０．８倍以上１．２倍以下であれば（つまり、上記式（１），（２）を満足すれば）、比較例よりも高透過率を実現可能となる。
【００６２】
図１５（Ａ）〜（Ｄ）には、上記の式（１），（２）を満足する電位Ｖａ，Ｖｂにより、液晶層１５に形成される電界分布（等電位分布）についての実施例（実施例３）を示す。但し、各図において、Ｘ（μｍ）は基板面においてスリット１２ａ１の延在方向と直交する方向におけるスケールを示している。Ｚ（μｍ）は、液晶層１５の厚み方向におけるスケールであり、Ｚ＝０を第１サブ電極１２Ａ側（配向膜１４側）、Ｚ＝３．５μｍを対向電極側（配向膜１６側）とする。また、液晶表示パネル２において、第１サブ電極１２Ａ、誘電体層１３、配向膜１４，１６および液晶層１５の構成要件およびプロセス条件を上記実施例１と同様とした。これにより、実施例３においても、ＣLC＝１５．８×１０-12Ｆ、ＣINS＝２６７×１０-12Ｆとなった。
【００６３】
このような液晶表示パネル２に対し、電位Ｖａを１０Ｖ（一定）に設定し、電位Ｖｂを変化させつつ液晶層１５に電圧を印加した。具体的には、電位Ｖｂの電位Ｖａに対する比（Ｖｂ／Ｖａ）を、それぞれ１、１．０５、１．１、１．２となるように設定した。図１５（Ａ）〜（Ｄ）に示したように、上記式（１），（２）を満足して電位Ｖａ，Ｖｂを設定することにより、液晶層１５では、上記比較例における電界分布（図１１（Ａ））と比べ、領域Ａ，Ｂ間での電圧差が低減され、電界歪みが軽減されていることがわかる。これにより、スリット１２ａ１に起因して生じる暗線の発生が抑制され、高透過率が実現される（図１６（Ａ）〜（Ｄ））。図１６（Ａ）〜（Ｄ）は、実施例３におけるＸＹ平面における透過率分布の測定結果である。
【００６４】
また、ここでは、図１５（Ｂ）に示したＶｂ／Ｖａ＝１．０５（Ｖｂ＝１０．５Ｖ）の場合が、上記式（３）を満たすＶｂ＝１０．６Ｖと近く、ほぼ理想的な電界分布（フラットな電界分布）となっている。但し、電位Ｖａ，Ｖｂの組み合わせは、これに限定されず、映像信号に基づく電位、液晶層１５の液晶材料や厚み、モノマー材料、第１サブ電極１２Ａのスリット１２ａ１および電極部分１２ａ２のスケール、誘電体層１３の材料や厚み等に応じて、適宜設定すればよい。
【００６５】
尚、上記式（３）の代わりに、上記製造プロセスにおいて式（６）を満足するように電位Ｖａ，Ｖｂを設定する場合と同様の理由から、電位Ｖａ，Ｖｂを互いに等しく、即ち、以下の式（４）を満足するようにしてもよい。
Ｖｂ＝Ｖａ ………（４）
【００６６】
以上説明したように、本実施の形態では、画素電極１２が、第１サブ電極１２Ａと第２サブ電極１２Ｂとの２層電極構造とすると共に、これらの第１サブ電極１２Ａおよび第２サブ電極１２Ｂ間に誘電体層１３を設ける。このため、第１サブ電極１２Ａおよび第２サブ電極１２Ｂへ供給する電位Ｖａ，Ｖｂを適宜設定することで、液晶層１５のうちのスリット直上の領域Ａへの印加電圧と、スリットのない領域Ｂへの印加電圧との大小関係を目的に応じて自在に制御可能となる。例えば、映像表示時には、スリット１２ａ１からの影響を極力低減して液晶層１５全体で電界歪みを軽減するような駆動を行うことができ、この結果、例えばスリット位置に起因した局部的な透過率低下を抑制できる。一方で、製造プロセス（プレチルト付与工程）においては、スリット１２ａ１の機能を効果的に発揮させ、プレチルト付与に有利な電界歪み（横電界）を発生させることができる。よって、良好な電圧応答特性を保持しつつ、透過率を向上させることが可能となる。
【００６７】
以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等では、第１サブ電極１２Ａへの供給電位Ｖａを１０Ｖ（一定）とし、この電位Ｖａと上記式（１）〜（６）のいずれかに基づいて、電位Ｖｂを設定する場合を例に挙げて説明したが、電位Ｖａは勿論１０Ｖに限らず、他の値としてもよい。
【００６８】
また、映像表示時には、電位Ｖａを映像信号に基づく電位として説明したが、映像信号に基づく電位を電位Ｖｂとしてもよく、あるいは、映像信号に応じて電位Ｖａ，Ｖｂの双方を上記（１）〜（４）に基づいて適切な値にそれぞれ設定してもよい。
【００６９】
更に、本発明の液晶表示装置における各層の材料や厚み、寸法等は、上述したものに限定されない。例えば、液晶層１５や誘電体層１３については、その材料や厚み等の選定の仕方により、各電極間の静電容量ＣLC，ＣINSが変化するが、上記式（１）〜（６）のいずれかに基づいて電位Ｖａ，Ｖｂを設定すればよい。また、第１サブ電極１２Ａでは、スリットの幅Ｓと電極部分の幅Ｌとが互いに等しい（Ｓ＝Ｌ＝４μｍ）である場合を例に挙げて説明したが、スリットの幅Ｓと電極部分の幅Ｌとは互いに異なっていてもよい。
【符号の説明】
【００７０】
１…液晶表示装置、２…液晶表示パネル、３…バックライト、１０…画素、１１…駆動基板、１２…画素電極、１２Ａ…第１サブ電極、１２ａ１…スリット、１２ａ２…電極部分、１２Ｂ…第２サブ電極、１３…誘電体層、１４，１６…配向膜、１５…液晶層、１５ａ…液晶分子、１７…対向電極、１８…対向基板、１９…入射側偏光板、２０…出射側偏光板、５１…データドライバ、５２…ゲートドライバ、６１…タイミング制御部、６２…バックライト駆動部、Ｖａ，Ｖｂ…電位、ＣLC，ＣINS…静電容量、θ…プレチルト角、Ｄ１…長軸方向（ダイレクタ）。
【特許請求の範囲】
【請求項１】
液晶層と、
前記液晶層を挟んで対向配置された一対の基板と、
前記一対の基板のうち一方の基板の前記液晶層側に設けられた複数の画素電極と、
前記複数の画素電極に対向して、他方の基板に設けられた対向電極とを備え、
各画素電極は、前記液晶層の側から順に、１または複数のスリットを有する第１のサブ電極と、誘電体層と、少なくとも前記スリットに対向する領域に配置された第２のサブ電極とを有する
液晶表示装置。
【請求項２】
各画素電極および前記対向電極に対し電位供給を行う駆動部を備え、
前記液晶層は、前記第１のサブ電極と前記対向電極との電位差に応じた電圧が印加される第１領域と、前記第２のサブ電極と前記対向電極との電位差に応じた電圧が印加される第２領域とを含み、
前記駆動部は、前記液晶層の前記第１領域および前記第２領域に印加される各電圧同士の差が低減されるように、前記対向電極、前記第１および第２のサブ電極のそれぞれに電位供給を行う
請求項１に記載の液晶表示装置。
【請求項３】
前記駆動部は、以下の式（１）および式（２）を満足するように電位供給を行う
請求項２に記載の液晶表示装置。
０．８｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝＜Ｖｂ ………（１）
Ｖｂ＜１．２｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝ ………（２）
但し、
Ｖａ：第１のサブ電極と対向電極との間の電位差
Ｖｂ：第２のサブ電極と対向電極との間の電位差
ＣINS：第１および第２のサブ電極間の静電容量
ＣLC：第１のサブ電極および対向電極間の静電容量
とする。
【請求項４】
更に、以下の式（３）を満足する請求項３に記載の液晶表示装置。
Ｖｂ＝Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（３）
【請求項５】
更に、以下の式（４）を満足する請求項３に記載の液晶表示装置。
Ｖｂ＝Ｖａ ………（４）
【請求項６】
各画素電極において、前記第１のサブ電極は複数のスリットを有する
請求項１ないし請求項５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第２のサブ電極は、前記第１のサブ電極の全域に渡って設けられている
請求項６に記載の液晶表示装置。
【請求項８】
前記液晶層では、前記画素電極および前記対向電極の近傍においてプレチルトが付与されている
請求項１に記載の液晶表示装置。
【請求項９】
一対の基板のうち一方の基板に複数の画素電極を形成する工程と、
他方の基板に対向電極を形成する工程と、
前記一対の基板間に液晶層を封止する工程と、
前記画素電極と前記対向電極とを通じて前記液晶層に電圧を印加しつつ、前記液晶層を露光することにより、前記液晶層にプレチルトを付与する工程とを含み、
前記複数の画素電極を形成する工程では、
各画素電極として前記一方の基板側から、第２のサブ電極と、誘電体層と、第２のサブ電極に対向して１または複数のスリットを有する第１のサブ電極とをこの順に形成する
液晶表示装置の製造方法。
【請求項１０】
前記液晶層は、前記第１のサブ電極および前記対向電極間の電位差に応じた電圧が印加される第１領域と、前記第２のサブ電極および前記対向電極間の電位差に応じた電圧が印加される第２領域とを含み、
前記プレチルトを付与する工程では、前記液晶層の前記第１領域および前記第２領域に互いに異なる電圧を印加する
請求項９に記載の液晶表示装置の製造方法。
【請求項１１】
以下の式（５）を満足するように、前記液晶層に電圧を印加する
請求項１０に記載の液晶表示装置の製造方法。
Ｖｂ≠Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（５）
但し、
Ｖａ：第１のサブ電極と対向電極との間の電位差
Ｖｂ：第２のサブ電極と対向電極との間の電位差
ＣINS：第１および第２のサブ電極間の静電容量
ＣLC：第１のサブ電極および対向電極間の静電容量
とする。
【請求項１２】
更に、以下の式（６）を満足する
請求項１１に記載の液晶表示装置の製造方法。
Ｖｂ＝Ｖａ ………（６）
【請求項１３】
前記複数の画素電極を形成する工程では、
前記第１のサブ電極に複数のスリットを形成する
請求項９ないし請求項１２のいずれか１項に記載の液晶表示装置の製造方法。
【請求項１４】
前記第２のサブ電極を前記第１のサブ電極の全域に渡って形成する
請求項１３に記載の液晶表示装置の製造方法。
【請求項１】
液晶層と、
前記液晶層を挟んで対向配置された一対の基板と、
前記一対の基板のうち一方の基板の前記液晶層側に設けられた複数の画素電極と、
前記複数の画素電極に対向して、他方の基板に設けられた対向電極とを備え、
各画素電極は、前記液晶層の側から順に、１または複数のスリットを有する第１のサブ電極と、誘電体層と、少なくとも前記スリットに対向する領域に配置された第２のサブ電極とを有する
液晶表示装置。
【請求項２】
各画素電極および前記対向電極に対し電位供給を行う駆動部を備え、
前記液晶層は、前記第１のサブ電極と前記対向電極との電位差に応じた電圧が印加される第１領域と、前記第２のサブ電極と前記対向電極との電位差に応じた電圧が印加される第２領域とを含み、
前記駆動部は、前記液晶層の前記第１領域および前記第２領域に印加される各電圧同士の差が低減されるように、前記対向電極、前記第１および第２のサブ電極のそれぞれに電位供給を行う
請求項１に記載の液晶表示装置。
【請求項３】
前記駆動部は、以下の式（１）および式（２）を満足するように電位供給を行う
請求項２に記載の液晶表示装置。
０．８｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝＜Ｖｂ ………（１）
Ｖｂ＜１．２｛Ｖａ×（ＣINS＋ＣLC）／ＣINS｝ ………（２）
但し、
Ｖａ：第１のサブ電極と対向電極との間の電位差
Ｖｂ：第２のサブ電極と対向電極との間の電位差
ＣINS：第１および第２のサブ電極間の静電容量
ＣLC：第１のサブ電極および対向電極間の静電容量
とする。
【請求項４】
更に、以下の式（３）を満足する請求項３に記載の液晶表示装置。
Ｖｂ＝Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（３）
【請求項５】
更に、以下の式（４）を満足する請求項３に記載の液晶表示装置。
Ｖｂ＝Ｖａ ………（４）
【請求項６】
各画素電極において、前記第１のサブ電極は複数のスリットを有する
請求項１ないし請求項５のいずれか１項に記載の液晶表示装置。
【請求項７】
前記第２のサブ電極は、前記第１のサブ電極の全域に渡って設けられている
請求項６に記載の液晶表示装置。
【請求項８】
前記液晶層では、前記画素電極および前記対向電極の近傍においてプレチルトが付与されている
請求項１に記載の液晶表示装置。
【請求項９】
一対の基板のうち一方の基板に複数の画素電極を形成する工程と、
他方の基板に対向電極を形成する工程と、
前記一対の基板間に液晶層を封止する工程と、
前記画素電極と前記対向電極とを通じて前記液晶層に電圧を印加しつつ、前記液晶層を露光することにより、前記液晶層にプレチルトを付与する工程とを含み、
前記複数の画素電極を形成する工程では、
各画素電極として前記一方の基板側から、第２のサブ電極と、誘電体層と、第２のサブ電極に対向して１または複数のスリットを有する第１のサブ電極とをこの順に形成する
液晶表示装置の製造方法。
【請求項１０】
前記液晶層は、前記第１のサブ電極および前記対向電極間の電位差に応じた電圧が印加される第１領域と、前記第２のサブ電極および前記対向電極間の電位差に応じた電圧が印加される第２領域とを含み、
前記プレチルトを付与する工程では、前記液晶層の前記第１領域および前記第２領域に互いに異なる電圧を印加する
請求項９に記載の液晶表示装置の製造方法。
【請求項１１】
以下の式（５）を満足するように、前記液晶層に電圧を印加する
請求項１０に記載の液晶表示装置の製造方法。
Ｖｂ≠Ｖａ×（ＣINS＋ＣLC）／ＣINS ………（５）
但し、
Ｖａ：第１のサブ電極と対向電極との間の電位差
Ｖｂ：第２のサブ電極と対向電極との間の電位差
ＣINS：第１および第２のサブ電極間の静電容量
ＣLC：第１のサブ電極および対向電極間の静電容量
とする。
【請求項１２】
更に、以下の式（６）を満足する
請求項１１に記載の液晶表示装置の製造方法。
Ｖｂ＝Ｖａ ………（６）
【請求項１３】
前記複数の画素電極を形成する工程では、
前記第１のサブ電極に複数のスリットを形成する
請求項９ないし請求項１２のいずれか１項に記載の液晶表示装置の製造方法。
【請求項１４】
前記第２のサブ電極を前記第１のサブ電極の全域に渡って形成する
請求項１３に記載の液晶表示装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−２２１４００（Ｐ２０１１−２２１４００Ａ）
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願番号】特願２０１０−９２４２０（Ｐ２０１０−９２４２０）
【出願日】平成２２年４月１３日（２０１０．４．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２３年１１月４日（２０１１．１１．４）
【国際特許分類】
【出願日】平成２２年４月１３日（２０１０．４．１３）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]