溶接電源装置
【課題】 変圧器の補助巻線の補助電圧を用いてフィードバック制御を行なうと溶接電源の出力電圧が低下してしまう。
【解決手段】 直流電圧を高周波交流電圧に変換するインバータ回路と、１次巻線、２次巻線及び補助巻線を有し高周波交流電圧を負荷に適した電圧に変換する変圧器と、変圧器の2次巻線からの２次電圧を整流する2次整流回路と、次整流電圧を平滑して負荷に供給する直流リアクトルと、変圧器の補助巻線からの補助電圧をインバータ回路が導通した時点からエネルギー伝達遅延時間が経過すると補助電圧の検出を開始しインバータ回路が遮断すると補助電圧の検出を停止し検出した補助電圧をフィードバック制御信号に生成するフィードバック制御回路と、この制御信号の値と所定の出力設定値との誤差に応じてインバータ回路を制御する主制御回路と、を備えたことを特徴とする溶接電源装置である。
【解決手段】 直流電圧を高周波交流電圧に変換するインバータ回路と、１次巻線、２次巻線及び補助巻線を有し高周波交流電圧を負荷に適した電圧に変換する変圧器と、変圧器の2次巻線からの２次電圧を整流する2次整流回路と、次整流電圧を平滑して負荷に供給する直流リアクトルと、変圧器の補助巻線からの補助電圧をインバータ回路が導通した時点からエネルギー伝達遅延時間が経過すると補助電圧の検出を開始しインバータ回路が遮断すると補助電圧の検出を停止し検出した補助電圧をフィードバック制御信号に生成するフィードバック制御回路と、この制御信号の値と所定の出力設定値との誤差に応じてインバータ回路を制御する主制御回路と、を備えたことを特徴とする溶接電源装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力電圧を所望の値に保つようフィードバック制御する溶接電源装置に関するものである。
【背景技術】
【０００２】
溶接電源の出力電圧を所定値に保持するために、変圧器の２次側に補助巻線を設け、この補助電圧を用いてフィードバック制御を行ない出力電圧を所定値に保持していた。しかし、変圧器には漏れインダクタンスが存在するために、インバータ回路を形成する各スイッチング素子が遮断するときに変圧器の２次側にフライバック電圧（逆起電圧）が発生する。さらに、変圧器の１次巻線と２次巻線との浮遊容量、各スイッチング素子間の浮遊容量及び配線間の浮遊容量が存在するために、各スイッチング素子を遮断するときに寄生振動が発生する。このフライバック電圧及び寄生振動を含んだ補助電圧を用いてフィードバック制御を行なうと、溶接電源の出力電圧は所定値より低めに制御されてしまう。この対策として、従来では各スイッチング素子が導通した時間に同期して補助電圧を検出し、この補助電圧を用いてフィードバック制御を行っていた。以下、従来の溶接電源のフィードバック制御について説明する。
【０００３】
図８は、従来技術の溶接電源装置の電気接続図である。同図において、直流電源回路は、三相交流商用電源ＡＣの出力を整流し直流電圧に変換する１次整流回路ＤＲ１と、直流電圧に変換した電圧を平滑する平滑コンデンサーＣ１とから形成されている。
【０００４】
図８に示すブリッジ接続されたインバータ回路は、第１スイッチング素子ＴＲ１乃至第４スイッチング素子ＴＲ４によって形成され、相対向する辺を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４と、第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３とがそれぞれ対をなし、これらの対をなす第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４又は第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３が交互に導通と遮断を繰り返して直流電圧を高周波交流電圧に変換する。
【０００５】
変圧器ＩＮＴは、1次巻線、１次側の高周波交流電圧をアーク加工に適した電圧に変換して出力する２次巻線と、高周波交流電圧をフィードバック制御に適した電圧に変換して出力する補助巻線とで形成されている。出力変換回路は、２次整流回路ＤＲ２及び直流リアクトルＤＣＬで形成され、２次整流回路ＤＲ２は、変圧器ＩＮＴの２次巻線の２次出力を整流しアーク加工に適した直流電圧に変換し、直流リアクトルＤＣＬは整流された直流電圧を平滑して負荷に供給する。
【０００６】
図８に示す補助整流回路ＤＲ３は変圧器ＩＮＴの補助巻線の出力を整流し、補助スイッチング素子ＳＷは第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２がＨｉｇｈレベルのとき導通し、補助整流回路ＤＲ３によって整流された補助整流電圧を補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは、図示省略の抵抗器及びコンデンサー等でローパスフィルタを形成し、補助整流電圧を平均値化してフィードバック制御信号Ｖｒｃとして出力する。
【０００７】
誤差増幅回路ＥＲは、出力電圧設定回路ＶＲによって設定した所定の出力電圧設定信号Ｖｒの値とフィードバック制御信号Ｖｒｃの値とを誤差増幅し誤差増幅信号Ｅｒとして出力する。主制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行ない、誤差増幅信号Ｅｒの値に応じてパルス幅変調制御を行ない互いに半周期ずれた信号で第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２を出力する。
【０００８】
図９は、図８に示す従来技術の溶接電源装置の動作を説明する波形タイミング図であり、同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ったオア信号Ｏｒを示し、同図（Ｄ）の波形は補助スイッチ出力信号Ｓｗを示し、同図（Ｅ）の波形はフィードバック制御信号Ｖｒｃを示し、同図（Ｆ）の波形は変圧器の2次巻線の２次電圧波形Ｎ２を示し、同図（Ｇ）の波形は変圧器の補助巻線の補助電圧波形Ｎ３を示す。
【０００９】
次に、図９の波形タイミング図を用いて従来技術の動作について説明する。
図８に示す主制御回路ＳＣから第１の出力制御信号Ｓｃ１がインバータ駆動回路ＳＤに入力されると、インバータ駆動回路ＳＤは第１スイッチング駆動信号Ｔｒ１及び第４スイッチング駆動信号Ｔｒ４を出力して相対向する辺を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４を導通する。このとき、図８に示す変圧器ＩＮＴの１次巻線Ｎ１に電圧が印加されると、変圧器ＩＮＴの2次側の2次巻線に図９（Ｆ）に示す２次電圧波形Ｎ２が発生すると同時に、補助巻線にも図９（Ｇ）に示す補助電圧波形Ｎ３が発生する。このとき、補助電圧波形Ｎ３には各スイッチング素子が遮断するときフライバック電圧が発生する。
【００１０】
図８に示すオア回路ＯＲは、図９（Ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、図９（Ｃ）に示すオア信号ＯｒもＨｉｇｈレベルになり補助スイッチング素子ＳＷを導通させる。このとき、フライバック電圧が補助スイッチング素子ＳＷによって除去され、図９（Ｄ）に示す補助スイッチング信号Ｓｗを補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは、補助スイッチング出力信号Ｓｗを平均値化して図９（Ｅ）に示すフィードバック制御信号としてを出力する。
【００１１】
誤差増幅回路ＥＲは、出力電圧設定信号Ｖｒの値とフィードバック制御信号Ｖｒｃの値とを誤差増幅し誤差増幅信号Ｅｒとして出力する。主制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行ない、誤差増幅信号Ｅｒの値に応じて第１の出力制御信号Ｓｃ１を出力制御する。
【００１２】
図８に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると、インバータ駆動回路ＳＤは第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を遮断すると共に図９（Ｃ）に示すオア信号ＯｒもＬｏｗレベルになり、補助スイッチング素子ＳＷが遮断し補助電圧平均化回路ＶＲＣに補助スイッチング出力信号Ｓｗの供給を停止する。
【００１３】
続いて、第２の出力制御信号Ｓｃ２がインバータ駆動回路ＳＤに入力されると、インバータ駆動回路ＳＤは相対向する辺を形成する第２スイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ４を導通する。このとき、オア回路ＯＲは、図９（Ｂ）に示す第２の出力制御信号Ｓｃ２がＨｉｇｈレベルになると、図９（Ｃ）に示すオア信号ＯｒもＨｉｇｈレベルになり補助スイッチング素子ＳＷが導通する。このとき、フライバック電圧が除去され、図９（Ｄ）に示す整流された補助スイッチング信号Ｓｗを補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは、補助スイッチング出力信号Ｓｗを平均値化して図９（Ｅ）に示すフィードバック制御信号としてを出力する。
【００１４】
誤差増幅回路ＥＲは、出力電圧設定信号Ｖｒの値とフィードバック制御信号Ｖｒｃの値とを誤差増幅し誤差増幅信号Ｅｒとして出力する。主制御回路ＳＣは、誤差増幅信号Ｅｒの値に応じて第２の出力制御信号Ｓｃ２を出力制御する。
【００１５】
上述より、補助スイッチング素子ＳＷは、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２がＨｉｇｈレベルのとき、補助整流電圧を補助電圧平均化回路ＶＲＣに供給し、補助電圧平均化回路ＶＲＣは供給される補助整流電圧を平均値化しフィードバック信号として出力する。このとき各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような不要成分をフィードバック信号から除去させることで、出力電圧の精度を向上させていた。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平９−１５０２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
変圧器の補助巻線から出力される補助電圧を第１の出力制御信号及び第２の出力制御信号がＨｉｇｈレベルのときに検出すると、インバータ回路を形成する各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような誤差要因となる成分を除去した補助電圧が検出でき、この補助電圧を用いてフィードバック制御を行なって溶接電源の出力電圧の精度を向上させていた。
【００１８】
しかし、変圧器には漏れインダクタンスが存在するために、インバータ回路を形成する各スイッチング素子を導通して変圧器の１次側に１次電圧を印加しても、漏れインダクタンスにより変圧器の２次側にエネルギーの伝達が遅れるエネルギー伝達遅延時間が発生する。このエネルギー伝達遅延時間内では変圧器の２次側の出力電圧が略零となり、変圧器の１次電流値が大きくなるとエネルギー伝達遅延時間は長くなる。
また、変圧器の補助巻線は２次巻線と比較して小さなエネルギーで励磁するので変圧器の１次側に１次電圧が印加されると素早く補助電圧が発生する。よって、変圧器の２次巻線の出力電圧発生時点は、補助巻線の補助電圧発生時点よりエネルギー伝達遅延時間分遅れてしまう。この補助電圧を用いて溶接電源の出力電圧のフィードバック制御を行なうと、小電流領域では変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が小さいため溶接電源の出力電圧が所望の値に制御されるが、大電流領域では変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が大きくなり、この差により溶接電源の出力電圧が所望の値に対して低めになるという大きな問題を発生する。
【００１９】
例えば、出力電流が２５Ａにときエネルギー伝達遅延時間０．０５μｓであるが、出力電流が４００Ａになると０．８μｓまで長くなってしまう。昨今、溶接電源に使用されるインバータ回路は高速化が要求され、１０μｓ（１００ＫＨｚ）の周期で使用される場合も多々ある。このとき、インバータ回路の最大オンｄｕｔｙを４．５μｓとしエネルギー伝達遅延時間が０．８μｓのとき、出力電圧は所望の値に対して約１５％も低くなってしまう。
【００２０】
そこで、本発明では、変圧器の補助巻線の補助電圧を用いて出力電圧をフィードバック制御したとき、出力電流に影響されず安定した出力電圧が得られる溶接電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決するために、第１の発明は、直流電源回路からの直流電圧を高周波交流電圧に変換するインバータ回路と、１次巻線、２次巻線及び補助巻線を有し前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変圧器の2次巻線から出力される２次電圧を整流する2次整流回路と、前記2次整流回路から出力される2次整流電圧を平滑して負荷に供給する直流リアクトルと、前記変圧器の補助巻線から出力される補助電圧を前記インバータ回路が導通した時点からエネルギー伝達遅延時間が経過すると前記補助電圧の検出を開始し前記インバータ回路が遮断すると前記補助電圧の検出を停止し前記検出した補助電圧をフィードバック制御信号に生成して出力するフィードバック制御回路と、前記フィードバック制御信号の値と予め定めた出力設定値との誤差に応じて前記インバータ回路の導通時間を制御する主制御回路と、を備えたことを特徴とする溶接電源装置
である。
【００２２】
第２の発明は、前記フィードバック制御回路は、前記エネルギー伝達遅延時間を予め定めた時間とすること、を特徴とする請求項１記載の溶接電源装置である。
【００２３】
第３の発明は、前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値、１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００２４】
第４の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記検出した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項３記載の溶接電源装置である。
【００２５】
第５の発明は、前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電圧値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００２６】
第６の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電圧値をＶＮ１とし、前記検出した１次電流値ＩＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項５記載の溶接電源装置である。
【００２７】
第７の発明は、前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電流を予め定めた値とし前記インバータ回路が導通したときに検出した１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００２８】
第８の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電流値をＩＮ１とし、前記検出した１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項７記載の溶接電源装置である。
【００２９】
第９の発明は、前記フィードバック制御回路は、前記インバータ回路が導通したときに検出した前記変圧器の２次電流値を巻線比に応じて１次電流値に換算すると共に、前記検出した前記変圧器の補助電圧を巻線比に応じて１次電圧値を換算し、前記変圧器の漏れインダクタンス値を予め定めた値とし前記換算した１次電流値及び次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００３０】
第１０の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記換算した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項１１記載の溶接電源装置である。
【発明の効果】
【００３１】
第１及び第２の発明は、変圧器の補助巻線から出力される補助電圧をインバータ回路が導通した時点から予め定めたエネルギー伝達遅延時間が経過すると補助電圧の検出を開始する。これによって、変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が小さくなり、この補助電圧を用いて溶接電源の出力電圧をフィードバック制御すると出力電圧の低下が抑制できるので、良好な溶接を得ることができる。
【００３２】
第３及び第４の発明は、変圧器の漏れインダクタンス値を予め定めた値とし、変圧器の１次電流値及び１次電圧値を検出し、エネルギー伝達遅延時間式（１Ｎ１×Ｌｓ）／ＶＮ１より検出した１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいてエネルギー伝達遅延時間を算出する。そして、補助電圧の発生時点をエネルギー伝達遅延時間分遅らせて、変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点とを略同一にする。この補助電圧発生時点を遅らせてた補助電圧を用いて溶接電源の出力電圧をフィードバック制御すると、出力電圧の低下が小電流領域から大電流領域の広い範囲で抑制でき、出力電圧を所望の値に精度の良く保つことができる。
【００３３】
第５及び第６の発明は、変圧器の漏れインダクタンス値と前記１次電圧値とを予め定めた値とし、エネルギー伝達遅延時間を１次電流値に基づいて算出するので、変圧器の１次電圧値を検出する入力電圧検出回路を必要としないので回路構成の簡素化が可能となり、出力電圧の低下も抑制できるという２つの効果を得ることができる。
【００３４】
第７及び第８の発明は、変圧器の漏れインダクタンス値と前記１次電流値とを予め定めた値とし、エネルギー伝達遅延時間を１次電圧値に基づいて算出するので、変圧器の１次電流値を検出する入力電流検出回路を必要としないので回路構成の簡素化が可能となり、出力電圧の低下も抑制できるという２つの効果を得ることができる。
【００３５】
第９及び第１０の発明は、変圧器の漏れインダクタンス値を予め定めた値とし、インバータ回路が導通したときに検出した変圧器の２次電流値を巻線比に応じて１次電流値を換算すると共に補助電圧を巻線比に応じて１次電圧値を換算し、この換算した１次電流値及び１次電圧値に基づいてエネルギー伝達遅延時間を算出するので、回路構成が大きく簡素化できる。そして、この簡素化された回路構成でも出力電圧の低下が小電流領域から大電流領域の広い範囲で抑制でき良好な溶接を得ることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係る溶接電源装置の電気接続図である。
【図２】図１に示す補助制御回路ＴＣの詳細図である。
【図３】実施の形態１の動作を説明する波形タイミング図である。
【図４】実施の形態２に係る溶接電源装置の電気接続図である。
【図５】図４に示す補助演算制御回路ＴＰの詳細図である。
【図６】実施の形態２の動作を説明する波形タイミング図である。
【図７】実施の形態３に係る溶接電源装置の電気接続図である。
【図８】従来技術の溶接電源装置の電気接続図である。
【図９】従来技術の溶接電源装置の動作を説明する波形タイミング図である。
【発明を実施するための形態】
【００３７】
図１は、本発明の実施の形態１に係る溶接電源装置の電気接続図である。
同図において、図９に示す従来技術の溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し符号の相違する構成物についてのみ説明する。
【００３８】
実施の形態１のフィードバック制御回路は、図１に示す補助スイッチング素子ＳＷ、補助整流回路ＤＲ３、補助電圧平均化回路ＶＲＣ及び補助制御回路ＴＣによって形成される。そして、補助スイッチング素子ＳＷは、下記に示す補助制御信号Ｔｃに応じて導通し補助巻線からの補助電圧を補助整流回路ＤＲ３に供給する。補助整流回路ＤＲ３は補助電圧を整流し補助整流電圧として出力する。続いて、補助電圧平均化回路ＶＲＣは補助整流電圧を平均値化してフィードバック制御信号Ｖｒｃとして出力する。
【００３９】
図２は、補助制御回路ＴＣの詳細図を示し、オア論理回路ＯＲ、スイッチ遅延時限回路ＴＢ、反転回路ＩＮ及びアンド論理回路ＡＮＤによって形成され、まず、オア論理回路ＯＲは第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ってオア論理信号Ｏｒとして出力する。
【００４０】
スイッチ遅延時限回路ＴＢは、実験結果より、出力電流が２５Ａにときエネルギー伝達遅延時間０．０５μｓであるが、出力電流が４００Ａになると０．８μｓまで長くなる。この結果に基づいて、例えば、エネルギー伝達遅延時間を０．６μｓに設定し、オア論理信号ＯｒがＨｉｇｈレベルになると、０．６μｓの時間を有するスイッチ遅延時限信号Ｔｂが出力する。そして、アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂを反転した反転信号とのアンド論理を行って補助制御信号Ｔｃとして出力する。
【００４１】
図３は、実施の形態１の溶接電源装置の動作を説明する波形タイミング図であり、
同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ったオア論理号Ｏｒを示し、同図（Ｄ）の波形は補助整流電圧信号Ｄｒ３を示す。同図（Ｅ）の波形はフィードバック制御信号Ｖｒｃを示し、同図（Ｆ）の波形はスイッチ遅延時限信号Ｔｂの波形を示す。同図（Ｇ）の波形は補助制御信号Ｔｃを示し、同図（Ｈ）の波形は変圧器の2次巻線の２次電圧波形Ｎ２を示し、同図（Ｉ）の波形は変圧器の補助巻線の補助電圧波形Ｎ３を示し、同図（Ｊ）の波形は補助スイッチング素子の出力波形Ｖａを示す。以下、同図を参照して説明する。
【００４２】
図３に示す時刻ｔ＝ｔ１において、図３（Ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が導通し、主変圧器ＩＮＴの１次側に図示省略の高周波交流電圧が印加される。
【００４３】
時刻ｔ＝ｔ１において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＨｉｇｈレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＨｉｇｈレベルになると、予め定めた時間Ｔ１のパルス幅有するスイッチ遅延時限信号Ｔｂを出力する。
【００４４】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行って図３（Ｇ）に示す補助制御信号Ｔｃとして出力する。
【００４５】
図１に示す補助スイッチング素子ＳＷは、時刻ｔ＝ｔ２において、補助制御信号ＴｃがＨｉｇｈレベルになると導通し、図３（Ｉ）に示す補助巻線の補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給する。このときスイッチ遅延時限信号Ｔｂの間（時刻ｔ＝ｔ１〜ｔ２）、補助整流回路ＤＲ３に供給される電圧は略零になり、変圧器の２次巻線の出力電圧発生時点と同図（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａの発生時点との差が非常に小さくなり、更に、フライバック電圧も削除された補助スイッチング素子ＳＷの出力波形Ｖａが補助整流回路ＤＲ３に供給される。
【００４６】
補助整流回路ＤＲ３は、図３（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａを整流して同図（Ｄ）に示す補助整流電圧信号Ｄｒ３を出力する。図１に示す補助電圧平均化回路ＶＲＣは補助整流電圧信号Ｄｒ３を平均値化し、同図（Ｅ）に示すフィードバック制御信号Ｖｒｃとして誤差増幅回路ＥＲに供給する。
【００４７】
図３に示す時刻ｔ＝ｔ３において、図３（Ａ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が遮断し、主変圧器ＩＮＴの１次側に高周波交流電圧の供給が停止する。
【００４８】
時刻ｔ＝ｔ３において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＬｏｗレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＬｏｗレベルになると動作を停止する。
【００４９】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行ない図３（Ｇ）に示す補助制御信号ＴｃがＬｏｗレベルになる。そして、補助スイッチング素子ＳＷは、補助制御信号ＴｃがＬｏｗレベルになると遮断し図３（Ｉ）に示す補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給するのを停止する。
【００５０】
図３に示す時刻ｔ＝ｔ４において、図３（Ｂ）に示す第２の出力制御信号Ｓｃ２がＨｉｇｈレベルになると、インバータ回路を形成する第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３が導通し、主変圧器ＩＮＴの１次側に高周波交流電圧が印加される
。
【００５１】
時刻ｔ＝ｔ４において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＨｉｇｈレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＨｉｇｈレベルになると、再び予め定めた時間Ｔ１のパルス幅有するスイッチ遅延時限信号Ｔｂを出力する。
【００５２】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行って図３（Ｇ）に示す補助制御信号Ｔｃとして出力する。
【００５３】
図１に示す補助スイッチング素子ＳＷは、時刻ｔ＝ｔ５において、補助制御信号ＴｃがＨｉｇｈレベルになると導通し、図３（Ｉ）に示す補助巻線の補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給する。このときスイッチ遅延時限信号Ｔｂの間（時刻ｔ＝ｔ４〜ｔ５）、補助整流回路ＤＲ３に供給される電圧は略零になり、変圧器の２次巻線の出力電圧発生時点と同図（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａの発生時点との差が非常に小さくなり、更に、フライバック電圧も削除された補助スイッチング素子ＳＷの出力波形Ｖａが補助整流回路ＤＲ３に供給される。
【００５４】
補助整流回路ＤＲ３は、図３（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａを整流して同図（Ｄ）に示す補助整流電圧信号Ｄｒ３を出力する。図１に示す補助電圧平均化回路ＶＲＣは補助整流電圧信号Ｄｒ３を平均値化し、同図（Ｅ）に示すフィードバック制御信号Ｖｒｃとして誤差増幅回路ＥＲに供給する。
【００５５】
図３に示す時刻ｔ＝ｔ６において、図３（Ａ）に示す第２の出力制御信号Ｓｃ２がＬｏｗレベルになると、インバータ回路を形成する第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３が遮断し、主変圧器ＩＮＴの１次側に高周波交流電圧の供給が停止する。
【００５６】
時刻ｔ＝ｔ６において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＬｏｗレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＬｏｗレベルになると動作を停止する。
【００５７】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行ない図３（Ｇ）に示す補助制御信号ＴｃがＬｏｗレベルになる。そして、補助スイッチング素子ＳＷは、補助制御信号ＴｃがＬｏｗレベルになると遮断し図３（Ｉ）に示す補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給するのを停止する。そして、以後は上記と同一動作を行なう。
【００５８】
上述より、図３（Ｈ）に示す変圧器の2次巻線の２次電圧波形Ｎ２の発生時点と、図３（Ｊ）に示す補助スイッチング素子の出力波形Ｖａの発生時点との差が小さくなるので、この発生時点との差が小さくなった補助電圧を用いてフィードバック制御を行なうと、溶接電圧の低下を可也抑制できる。
【００５９】
図４は、実施形態２に係る溶接電源装置の電気接続図である。同図において、図１、図２及び図９に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。
【００６０】
図４に示す入力電流検出回路ＩＤは、変圧器ＩＮＴの１次電流を検出し１次電流検出信号Ｉｄとして出力し、入力電圧検出回路ＶＩは、変圧器ＩＮＴの１次電圧を検出し１次電圧検出信号Ｉｄとして出力する。
【００６１】
フィードバック制御回路は、図４に示す補助スイッチング素子ＳＷ、補助整流回路ＤＲ３、補助電圧平均化回路ＶＲＣ及び補助演算制御回路ＴＰよって形成される。そして、補助スイッチング素子ＳＷは下記に示す補助演算制御信号Ｔｐに応じて導通し、補助巻線からの補助電圧を補助整流回路ＤＲ３に供給する。補助整流回路ＤＲ３は補助電圧を整流し補助整流電圧として出力する。続いて、補助電圧平均化回路ＶＲＣは補助整流電圧を平均値化してフィードバック制御信号Ｖｒｃとして出力する。
【００６２】
図５は、補助演算制御回路ＴＰの詳細図を示し、オア論理回路ＯＲ、スイッチ遅延演算時限回路ＴＯ、反転回路ＩＮ及びアンド論理回路ＡＮＤによって形成され、まず、オア論理回路ＯＲは第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ってオア論理信号Ｏｒとして出力する。
【００６３】
スイッチ遅延演算時限回路ＴＯは、オア論理信号ＯｒがＨｉｇｈレベルになると演算を開始し、予めさだめた変圧器ＩＮＴの漏れインダクタンス値をＬｓとし、検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて変圧器ＩＮＴのエネルギー伝達遅延時間Ｔ２を
Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１
のエネルギー伝達遅延近似式より求めて、スイッチ遅延演算時限信号Ｔｏとして出力する。アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延演算時限信号Ｔｏを反転した反転信号とのアンド論理を行って補助演算制御信号Ｔｐとして出力する。
【００６４】
図６は、実施形態２の溶接電源装置の動作を説明する波形タイミング図であり、
同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ったオア論理号Ｏｒを示し、同図（Ｄ）の波形は１次電流検出信号を示す。同図（Ｄ）の波形は１次電流検出信号Ｉｄを示し、同図（Ｅ）の波形は１次電圧検出信号Ｖｄを示し、同図（Ｆ）の波形はフィードバック制御信号Ｖｒｃを示し、同図（Ｅ）の波形はスイッチ遅延演算時限信号Ｔｏの波形を示す。同図（Ｇ）の波形は補助演算制御信号Ｔｐを示し、同図（Ｉ）の波形は変圧器の2次巻線の２次電圧波形Ｎ２を示し、同図（Ｊ）の波形は変圧器の補助巻線の補助電圧波形Ｎ３を示し、同図（Ｋ）の波形は補助スイッチング素子の出力波形Ｖａを示す。以下、同図を参照して説明する。
【００６５】
図３に示す時刻ｔ＝ｔ１において、図６（Ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が導通し、主変圧器ＩＮＴの１次側に図示省略の高周波交流電圧が印加される。
【００６６】
スイッチ遅延演算時限回路ＴＯは、オア論理信号ＯｒがＨｉｇｈレベルになると演算を開始し、予めさだめた変圧器ＩＮＴの漏れインダクタンス値をＬｓとし、検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて変圧器ＩＮＴのエネルギー伝達遅延時間Ｔ２を
Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１
のエネルギー伝達遅延近似式より求めて、図６（Ｇ）に示すパルス幅Ｔ２を有するスイッチ遅延演算時限信号Ｔｏとして出力する。そして、アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延演算時限信号Ｔｏを反転した反転信号とのアンド論理を行って図６（Ｈ）に示す補助演算制御信号Ｔｐとして出力する。
【００６７】
図１に示す補助スイッチング素子ＳＷは、時刻ｔ＝ｔ２において、補助演算制御信号ＴｐがＨｉｇｈレベルになると導通し、図６（Ｊ）に示す補助巻線の補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給する。このときスイッチ遅延演算時限信号Ｔｏの間（時刻ｔ＝ｔ１〜ｔ２）、補助整流回路ＤＲ３に供給される電圧は略零になり、変圧器の２次巻線の出力電圧発生時点と同図（ｋ）に示す補助スイッチング素子ＳＷの出力波形Ｖａの発生時点との差が略零になると共にフライバック電圧も削除された補助スイッチング素子ＳＷの出力波形Ｖａが補助整流回路ＤＲ３に供給される。
【００６８】
補助整流回路ＤＲ３は、図３（Ｋ）に示す補助スイッチング素子ＳＷの出力波形Ｖａを整流して補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは補助整流電圧信号を平均値化し、同図（Ｆ）に示すフィードバック制御信号Ｖｒｃとして誤差増幅回路ＥＲに供給する。
【００６９】
図３に示す時刻ｔ＝ｔ３において、図６（Ａ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が遮断し、主変圧器ＩＮＴの１次側に高周波交流電圧の供給が停止する。
【００７０】
時刻ｔ＝ｔ３において、図５に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＬｏｗレベルにする。スイッチ遅延演算時限回路ＴＯは、同図（Ｃ）に示すオア論理信号ＯｒがＬｏｗレベルになると動作を停止する。そして、時刻ｔ＝ｔ４以後は上記と同一動作を行なう。
【００７１】
上記より、図６（Ｉ）に示す変圧器の2次巻線の２次電圧波形Ｎ２の発生時点と、図６（Ｋ）に示す補助スイッチング素子の出力波形Ｖａの発生時点との差が略零になり、この補正された補助巻線の補助電圧を用いてフィードバック制御を行なうと、溶接電圧の低下小電流領域から大電流領域の広い範囲で抑制でき、出力電圧を所望の値に精度の良く保つことができる。
【００７２】
上述の実施形態２では、エネルギー伝達遅延時間Ｔ２を検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１ のエネルギー伝達遅延近似式より求めているが、１次電流値又は１次電圧値のどちらか一方を予め定めた値にしてエネルギー伝達遅延時間を求めてもよい。
【００７３】
図７は、実施形態３に係る溶接電源装置の電気接続図である。同図において、図４、図５及び図９に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。
【００７４】
図７に示す出力電流検出回路ＯＤは、出力電流を検出し出力電流検出信号Ｏｄとして出力する。
【００７５】
１次電流・電圧換算回路ＯＩは、出力電流検出信号Ｏｄの値から変圧器ＩＮＴの巻線比に応じて１次電流ＩＮ１を換算すると共に補助電圧平均化信号Ｖｒｃの値から変圧器ＩＮＴの巻線比に応じて１次電圧ＶＮ１も換算する。
【００７６】
スイッチ遅延演算時限回路ＴＯは、オア論理信号ＯｒがＨｉｇｈレベルになると演算を開始し、予めさだめた変圧器ＩＮＴの漏れインダクタンス値をＬｓとし、検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて変圧器ＩＮＴのエネルギー伝達遅延時間Ｔ２を
Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１
のエネルギー伝達遅延近似式より求めて、スイッチ遅延演算時限信号Ｔｏとして出力する。
アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延演算時限信号Ｔｏを反転した反転信号とのアンド論理を行って補助演算制御信号Ｔｐとして出力する。
そして、以後は実施の形態２と同一動作を行なうので動作説明は省略する。
【符号の説明】
【００７７】
ＡＮＤ アンド論理回路
Ｃ１ 平滑コンデンサー
ＤＣＬ 直流リアクトル
ＤＲ１ １次整流回路
ＤＲ２ ２次整流回路
ＤＲ３ 補助整流回路
ＥＲ 誤差増幅回路
Ｅｒ 誤差増幅信号
ＩＤ 入力電流検出回路
Ｉｄ 入力電流検出信号
ＩＮ 反転回路
ＩＮＴ 主変圧器
Ｍ 被加工物
ＯＤ 出力電流検出回路
Ｏｄ 出力電流検出信号
ＯＩ １次電流・電圧換算回路
ＯＲ オア論理回路
Ｏｒ オア論理信号
ＳＣ 主制御回路
Ｓｃ１ 第1の出力制御信号
Ｓｃ２ 第２の出力制御信号
ＳＤ インバータ駆動回路
ＳＷ 補助スイッチング素子
Ｓｗ 補助スイッチ出力信号
ＴＣ 補助制御回路
Ｔｃ 補助制御信号
ＴＢ スイッチ遅延時限回路
Ｔｂ スイッチ遅延時限信号
ＴＯ スイッチ遅延演算時限回路
Ｔｏ スイッチ遅延演算時限信号、
ＴＰ 補助演算制御回路
Ｔｐ 補助演算制御信号
ＴＨ トーチ
ＴＳ 起動スイッチ
Ｔｓ 起動信号
ＴＲ１ 第１スイッチング素子
ＴＲ２ 第２スイッチング素子
ＴＲ３ 第３スイッチング素子
ＴＲ４ 第４スイッチング素子
Ｔｒ１ 第１スイッチング素子駆動信号
Ｔｒ２ 第２スイッチング素子駆動信号
Ｔｒ３ 第３スイッチング素子駆動信号
Ｔｒ４ 第４スイッチング素子駆動信号
ＶＲ 出力電圧設定回路
Ｖｒ 出力電圧設定信号
ＶＲＣ 補助電圧平均化回路
Ｖｒｃ フィードバック制御信号
【技術分野】
【０００１】
本発明は、出力電圧を所望の値に保つようフィードバック制御する溶接電源装置に関するものである。
【背景技術】
【０００２】
溶接電源の出力電圧を所定値に保持するために、変圧器の２次側に補助巻線を設け、この補助電圧を用いてフィードバック制御を行ない出力電圧を所定値に保持していた。しかし、変圧器には漏れインダクタンスが存在するために、インバータ回路を形成する各スイッチング素子が遮断するときに変圧器の２次側にフライバック電圧（逆起電圧）が発生する。さらに、変圧器の１次巻線と２次巻線との浮遊容量、各スイッチング素子間の浮遊容量及び配線間の浮遊容量が存在するために、各スイッチング素子を遮断するときに寄生振動が発生する。このフライバック電圧及び寄生振動を含んだ補助電圧を用いてフィードバック制御を行なうと、溶接電源の出力電圧は所定値より低めに制御されてしまう。この対策として、従来では各スイッチング素子が導通した時間に同期して補助電圧を検出し、この補助電圧を用いてフィードバック制御を行っていた。以下、従来の溶接電源のフィードバック制御について説明する。
【０００３】
図８は、従来技術の溶接電源装置の電気接続図である。同図において、直流電源回路は、三相交流商用電源ＡＣの出力を整流し直流電圧に変換する１次整流回路ＤＲ１と、直流電圧に変換した電圧を平滑する平滑コンデンサーＣ１とから形成されている。
【０００４】
図８に示すブリッジ接続されたインバータ回路は、第１スイッチング素子ＴＲ１乃至第４スイッチング素子ＴＲ４によって形成され、相対向する辺を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４と、第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３とがそれぞれ対をなし、これらの対をなす第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４又は第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３が交互に導通と遮断を繰り返して直流電圧を高周波交流電圧に変換する。
【０００５】
変圧器ＩＮＴは、1次巻線、１次側の高周波交流電圧をアーク加工に適した電圧に変換して出力する２次巻線と、高周波交流電圧をフィードバック制御に適した電圧に変換して出力する補助巻線とで形成されている。出力変換回路は、２次整流回路ＤＲ２及び直流リアクトルＤＣＬで形成され、２次整流回路ＤＲ２は、変圧器ＩＮＴの２次巻線の２次出力を整流しアーク加工に適した直流電圧に変換し、直流リアクトルＤＣＬは整流された直流電圧を平滑して負荷に供給する。
【０００６】
図８に示す補助整流回路ＤＲ３は変圧器ＩＮＴの補助巻線の出力を整流し、補助スイッチング素子ＳＷは第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２がＨｉｇｈレベルのとき導通し、補助整流回路ＤＲ３によって整流された補助整流電圧を補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは、図示省略の抵抗器及びコンデンサー等でローパスフィルタを形成し、補助整流電圧を平均値化してフィードバック制御信号Ｖｒｃとして出力する。
【０００７】
誤差増幅回路ＥＲは、出力電圧設定回路ＶＲによって設定した所定の出力電圧設定信号Ｖｒの値とフィードバック制御信号Ｖｒｃの値とを誤差増幅し誤差増幅信号Ｅｒとして出力する。主制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行ない、誤差増幅信号Ｅｒの値に応じてパルス幅変調制御を行ない互いに半周期ずれた信号で第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２を出力する。
【０００８】
図９は、図８に示す従来技術の溶接電源装置の動作を説明する波形タイミング図であり、同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ったオア信号Ｏｒを示し、同図（Ｄ）の波形は補助スイッチ出力信号Ｓｗを示し、同図（Ｅ）の波形はフィードバック制御信号Ｖｒｃを示し、同図（Ｆ）の波形は変圧器の2次巻線の２次電圧波形Ｎ２を示し、同図（Ｇ）の波形は変圧器の補助巻線の補助電圧波形Ｎ３を示す。
【０００９】
次に、図９の波形タイミング図を用いて従来技術の動作について説明する。
図８に示す主制御回路ＳＣから第１の出力制御信号Ｓｃ１がインバータ駆動回路ＳＤに入力されると、インバータ駆動回路ＳＤは第１スイッチング駆動信号Ｔｒ１及び第４スイッチング駆動信号Ｔｒ４を出力して相対向する辺を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４を導通する。このとき、図８に示す変圧器ＩＮＴの１次巻線Ｎ１に電圧が印加されると、変圧器ＩＮＴの2次側の2次巻線に図９（Ｆ）に示す２次電圧波形Ｎ２が発生すると同時に、補助巻線にも図９（Ｇ）に示す補助電圧波形Ｎ３が発生する。このとき、補助電圧波形Ｎ３には各スイッチング素子が遮断するときフライバック電圧が発生する。
【００１０】
図８に示すオア回路ＯＲは、図９（Ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、図９（Ｃ）に示すオア信号ＯｒもＨｉｇｈレベルになり補助スイッチング素子ＳＷを導通させる。このとき、フライバック電圧が補助スイッチング素子ＳＷによって除去され、図９（Ｄ）に示す補助スイッチング信号Ｓｗを補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは、補助スイッチング出力信号Ｓｗを平均値化して図９（Ｅ）に示すフィードバック制御信号としてを出力する。
【００１１】
誤差増幅回路ＥＲは、出力電圧設定信号Ｖｒの値とフィードバック制御信号Ｖｒｃの値とを誤差増幅し誤差増幅信号Ｅｒとして出力する。主制御回路ＳＣは、パルス周波数が一定でパルス幅を変調するパルス幅変調制御を行ない、誤差増幅信号Ｅｒの値に応じて第１の出力制御信号Ｓｃ１を出力制御する。
【００１２】
図８に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると、インバータ駆動回路ＳＤは第１のスイッチング素子ＴＲ１及び第４のスイッチング素子ＴＲ４を遮断すると共に図９（Ｃ）に示すオア信号ＯｒもＬｏｗレベルになり、補助スイッチング素子ＳＷが遮断し補助電圧平均化回路ＶＲＣに補助スイッチング出力信号Ｓｗの供給を停止する。
【００１３】
続いて、第２の出力制御信号Ｓｃ２がインバータ駆動回路ＳＤに入力されると、インバータ駆動回路ＳＤは相対向する辺を形成する第２スイッチング素子ＴＲ２及び第３のスイッチング素子ＴＲ４を導通する。このとき、オア回路ＯＲは、図９（Ｂ）に示す第２の出力制御信号Ｓｃ２がＨｉｇｈレベルになると、図９（Ｃ）に示すオア信号ＯｒもＨｉｇｈレベルになり補助スイッチング素子ＳＷが導通する。このとき、フライバック電圧が除去され、図９（Ｄ）に示す整流された補助スイッチング信号Ｓｗを補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは、補助スイッチング出力信号Ｓｗを平均値化して図９（Ｅ）に示すフィードバック制御信号としてを出力する。
【００１４】
誤差増幅回路ＥＲは、出力電圧設定信号Ｖｒの値とフィードバック制御信号Ｖｒｃの値とを誤差増幅し誤差増幅信号Ｅｒとして出力する。主制御回路ＳＣは、誤差増幅信号Ｅｒの値に応じて第２の出力制御信号Ｓｃ２を出力制御する。
【００１５】
上述より、補助スイッチング素子ＳＷは、第１の出力制御信号Ｓｃ１及び第２の出力制御信号Ｓｃ２がＨｉｇｈレベルのとき、補助整流電圧を補助電圧平均化回路ＶＲＣに供給し、補助電圧平均化回路ＶＲＣは供給される補助整流電圧を平均値化しフィードバック信号として出力する。このとき各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような不要成分をフィードバック信号から除去させることで、出力電圧の精度を向上させていた。（例えば、特許文献１）
【先行技術文献】
【特許文献】
【００１６】
【特許文献１】特開平９−１５０２６５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１７】
変圧器の補助巻線から出力される補助電圧を第１の出力制御信号及び第２の出力制御信号がＨｉｇｈレベルのときに検出すると、インバータ回路を形成する各スイッチング素子が遮断するときに発生するフライバック電圧や振動電圧のような誤差要因となる成分を除去した補助電圧が検出でき、この補助電圧を用いてフィードバック制御を行なって溶接電源の出力電圧の精度を向上させていた。
【００１８】
しかし、変圧器には漏れインダクタンスが存在するために、インバータ回路を形成する各スイッチング素子を導通して変圧器の１次側に１次電圧を印加しても、漏れインダクタンスにより変圧器の２次側にエネルギーの伝達が遅れるエネルギー伝達遅延時間が発生する。このエネルギー伝達遅延時間内では変圧器の２次側の出力電圧が略零となり、変圧器の１次電流値が大きくなるとエネルギー伝達遅延時間は長くなる。
また、変圧器の補助巻線は２次巻線と比較して小さなエネルギーで励磁するので変圧器の１次側に１次電圧が印加されると素早く補助電圧が発生する。よって、変圧器の２次巻線の出力電圧発生時点は、補助巻線の補助電圧発生時点よりエネルギー伝達遅延時間分遅れてしまう。この補助電圧を用いて溶接電源の出力電圧のフィードバック制御を行なうと、小電流領域では変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が小さいため溶接電源の出力電圧が所望の値に制御されるが、大電流領域では変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が大きくなり、この差により溶接電源の出力電圧が所望の値に対して低めになるという大きな問題を発生する。
【００１９】
例えば、出力電流が２５Ａにときエネルギー伝達遅延時間０．０５μｓであるが、出力電流が４００Ａになると０．８μｓまで長くなってしまう。昨今、溶接電源に使用されるインバータ回路は高速化が要求され、１０μｓ（１００ＫＨｚ）の周期で使用される場合も多々ある。このとき、インバータ回路の最大オンｄｕｔｙを４．５μｓとしエネルギー伝達遅延時間が０．８μｓのとき、出力電圧は所望の値に対して約１５％も低くなってしまう。
【００２０】
そこで、本発明では、変圧器の補助巻線の補助電圧を用いて出力電圧をフィードバック制御したとき、出力電流に影響されず安定した出力電圧が得られる溶接電源装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上述した課題を解決するために、第１の発明は、直流電源回路からの直流電圧を高周波交流電圧に変換するインバータ回路と、１次巻線、２次巻線及び補助巻線を有し前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変圧器の2次巻線から出力される２次電圧を整流する2次整流回路と、前記2次整流回路から出力される2次整流電圧を平滑して負荷に供給する直流リアクトルと、前記変圧器の補助巻線から出力される補助電圧を前記インバータ回路が導通した時点からエネルギー伝達遅延時間が経過すると前記補助電圧の検出を開始し前記インバータ回路が遮断すると前記補助電圧の検出を停止し前記検出した補助電圧をフィードバック制御信号に生成して出力するフィードバック制御回路と、前記フィードバック制御信号の値と予め定めた出力設定値との誤差に応じて前記インバータ回路の導通時間を制御する主制御回路と、を備えたことを特徴とする溶接電源装置
である。
【００２２】
第２の発明は、前記フィードバック制御回路は、前記エネルギー伝達遅延時間を予め定めた時間とすること、を特徴とする請求項１記載の溶接電源装置である。
【００２３】
第３の発明は、前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値、１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００２４】
第４の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記検出した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項３記載の溶接電源装置である。
【００２５】
第５の発明は、前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電圧値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００２６】
第６の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電圧値をＶＮ１とし、前記検出した１次電流値ＩＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項５記載の溶接電源装置である。
【００２７】
第７の発明は、前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電流を予め定めた値とし前記インバータ回路が導通したときに検出した１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００２８】
第８の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電流値をＩＮ１とし、前記検出した１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項７記載の溶接電源装置である。
【００２９】
第９の発明は、前記フィードバック制御回路は、前記インバータ回路が導通したときに検出した前記変圧器の２次電流値を巻線比に応じて１次電流値に換算すると共に、前記検出した前記変圧器の補助電圧を巻線比に応じて１次電圧値を換算し、前記変圧器の漏れインダクタンス値を予め定めた値とし前記換算した１次電流値及び次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置である。
【００３０】
第１０の発明は、前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記換算した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項１１記載の溶接電源装置である。
【発明の効果】
【００３１】
第１及び第２の発明は、変圧器の補助巻線から出力される補助電圧をインバータ回路が導通した時点から予め定めたエネルギー伝達遅延時間が経過すると補助電圧の検出を開始する。これによって、変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点との差が小さくなり、この補助電圧を用いて溶接電源の出力電圧をフィードバック制御すると出力電圧の低下が抑制できるので、良好な溶接を得ることができる。
【００３２】
第３及び第４の発明は、変圧器の漏れインダクタンス値を予め定めた値とし、変圧器の１次電流値及び１次電圧値を検出し、エネルギー伝達遅延時間式（１Ｎ１×Ｌｓ）／ＶＮ１より検出した１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいてエネルギー伝達遅延時間を算出する。そして、補助電圧の発生時点をエネルギー伝達遅延時間分遅らせて、変圧器の２次巻線の出力電圧発生時点と補助巻線の補助電圧発生時点とを略同一にする。この補助電圧発生時点を遅らせてた補助電圧を用いて溶接電源の出力電圧をフィードバック制御すると、出力電圧の低下が小電流領域から大電流領域の広い範囲で抑制でき、出力電圧を所望の値に精度の良く保つことができる。
【００３３】
第５及び第６の発明は、変圧器の漏れインダクタンス値と前記１次電圧値とを予め定めた値とし、エネルギー伝達遅延時間を１次電流値に基づいて算出するので、変圧器の１次電圧値を検出する入力電圧検出回路を必要としないので回路構成の簡素化が可能となり、出力電圧の低下も抑制できるという２つの効果を得ることができる。
【００３４】
第７及び第８の発明は、変圧器の漏れインダクタンス値と前記１次電流値とを予め定めた値とし、エネルギー伝達遅延時間を１次電圧値に基づいて算出するので、変圧器の１次電流値を検出する入力電流検出回路を必要としないので回路構成の簡素化が可能となり、出力電圧の低下も抑制できるという２つの効果を得ることができる。
【００３５】
第９及び第１０の発明は、変圧器の漏れインダクタンス値を予め定めた値とし、インバータ回路が導通したときに検出した変圧器の２次電流値を巻線比に応じて１次電流値を換算すると共に補助電圧を巻線比に応じて１次電圧値を換算し、この換算した１次電流値及び１次電圧値に基づいてエネルギー伝達遅延時間を算出するので、回路構成が大きく簡素化できる。そして、この簡素化された回路構成でも出力電圧の低下が小電流領域から大電流領域の広い範囲で抑制でき良好な溶接を得ることができる。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施の形態１に係る溶接電源装置の電気接続図である。
【図２】図１に示す補助制御回路ＴＣの詳細図である。
【図３】実施の形態１の動作を説明する波形タイミング図である。
【図４】実施の形態２に係る溶接電源装置の電気接続図である。
【図５】図４に示す補助演算制御回路ＴＰの詳細図である。
【図６】実施の形態２の動作を説明する波形タイミング図である。
【図７】実施の形態３に係る溶接電源装置の電気接続図である。
【図８】従来技術の溶接電源装置の電気接続図である。
【図９】従来技術の溶接電源装置の動作を説明する波形タイミング図である。
【発明を実施するための形態】
【００３７】
図１は、本発明の実施の形態１に係る溶接電源装置の電気接続図である。
同図において、図９に示す従来技術の溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し符号の相違する構成物についてのみ説明する。
【００３８】
実施の形態１のフィードバック制御回路は、図１に示す補助スイッチング素子ＳＷ、補助整流回路ＤＲ３、補助電圧平均化回路ＶＲＣ及び補助制御回路ＴＣによって形成される。そして、補助スイッチング素子ＳＷは、下記に示す補助制御信号Ｔｃに応じて導通し補助巻線からの補助電圧を補助整流回路ＤＲ３に供給する。補助整流回路ＤＲ３は補助電圧を整流し補助整流電圧として出力する。続いて、補助電圧平均化回路ＶＲＣは補助整流電圧を平均値化してフィードバック制御信号Ｖｒｃとして出力する。
【００３９】
図２は、補助制御回路ＴＣの詳細図を示し、オア論理回路ＯＲ、スイッチ遅延時限回路ＴＢ、反転回路ＩＮ及びアンド論理回路ＡＮＤによって形成され、まず、オア論理回路ＯＲは第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ってオア論理信号Ｏｒとして出力する。
【００４０】
スイッチ遅延時限回路ＴＢは、実験結果より、出力電流が２５Ａにときエネルギー伝達遅延時間０．０５μｓであるが、出力電流が４００Ａになると０．８μｓまで長くなる。この結果に基づいて、例えば、エネルギー伝達遅延時間を０．６μｓに設定し、オア論理信号ＯｒがＨｉｇｈレベルになると、０．６μｓの時間を有するスイッチ遅延時限信号Ｔｂが出力する。そして、アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂを反転した反転信号とのアンド論理を行って補助制御信号Ｔｃとして出力する。
【００４１】
図３は、実施の形態１の溶接電源装置の動作を説明する波形タイミング図であり、
同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ったオア論理号Ｏｒを示し、同図（Ｄ）の波形は補助整流電圧信号Ｄｒ３を示す。同図（Ｅ）の波形はフィードバック制御信号Ｖｒｃを示し、同図（Ｆ）の波形はスイッチ遅延時限信号Ｔｂの波形を示す。同図（Ｇ）の波形は補助制御信号Ｔｃを示し、同図（Ｈ）の波形は変圧器の2次巻線の２次電圧波形Ｎ２を示し、同図（Ｉ）の波形は変圧器の補助巻線の補助電圧波形Ｎ３を示し、同図（Ｊ）の波形は補助スイッチング素子の出力波形Ｖａを示す。以下、同図を参照して説明する。
【００４２】
図３に示す時刻ｔ＝ｔ１において、図３（Ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が導通し、主変圧器ＩＮＴの１次側に図示省略の高周波交流電圧が印加される。
【００４３】
時刻ｔ＝ｔ１において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＨｉｇｈレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＨｉｇｈレベルになると、予め定めた時間Ｔ１のパルス幅有するスイッチ遅延時限信号Ｔｂを出力する。
【００４４】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行って図３（Ｇ）に示す補助制御信号Ｔｃとして出力する。
【００４５】
図１に示す補助スイッチング素子ＳＷは、時刻ｔ＝ｔ２において、補助制御信号ＴｃがＨｉｇｈレベルになると導通し、図３（Ｉ）に示す補助巻線の補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給する。このときスイッチ遅延時限信号Ｔｂの間（時刻ｔ＝ｔ１〜ｔ２）、補助整流回路ＤＲ３に供給される電圧は略零になり、変圧器の２次巻線の出力電圧発生時点と同図（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａの発生時点との差が非常に小さくなり、更に、フライバック電圧も削除された補助スイッチング素子ＳＷの出力波形Ｖａが補助整流回路ＤＲ３に供給される。
【００４６】
補助整流回路ＤＲ３は、図３（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａを整流して同図（Ｄ）に示す補助整流電圧信号Ｄｒ３を出力する。図１に示す補助電圧平均化回路ＶＲＣは補助整流電圧信号Ｄｒ３を平均値化し、同図（Ｅ）に示すフィードバック制御信号Ｖｒｃとして誤差増幅回路ＥＲに供給する。
【００４７】
図３に示す時刻ｔ＝ｔ３において、図３（Ａ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が遮断し、主変圧器ＩＮＴの１次側に高周波交流電圧の供給が停止する。
【００４８】
時刻ｔ＝ｔ３において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＬｏｗレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＬｏｗレベルになると動作を停止する。
【００４９】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行ない図３（Ｇ）に示す補助制御信号ＴｃがＬｏｗレベルになる。そして、補助スイッチング素子ＳＷは、補助制御信号ＴｃがＬｏｗレベルになると遮断し図３（Ｉ）に示す補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給するのを停止する。
【００５０】
図３に示す時刻ｔ＝ｔ４において、図３（Ｂ）に示す第２の出力制御信号Ｓｃ２がＨｉｇｈレベルになると、インバータ回路を形成する第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３が導通し、主変圧器ＩＮＴの１次側に高周波交流電圧が印加される
。
【００５１】
時刻ｔ＝ｔ４において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＨｉｇｈレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＨｉｇｈレベルになると、再び予め定めた時間Ｔ１のパルス幅有するスイッチ遅延時限信号Ｔｂを出力する。
【００５２】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行って図３（Ｇ）に示す補助制御信号Ｔｃとして出力する。
【００５３】
図１に示す補助スイッチング素子ＳＷは、時刻ｔ＝ｔ５において、補助制御信号ＴｃがＨｉｇｈレベルになると導通し、図３（Ｉ）に示す補助巻線の補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給する。このときスイッチ遅延時限信号Ｔｂの間（時刻ｔ＝ｔ４〜ｔ５）、補助整流回路ＤＲ３に供給される電圧は略零になり、変圧器の２次巻線の出力電圧発生時点と同図（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａの発生時点との差が非常に小さくなり、更に、フライバック電圧も削除された補助スイッチング素子ＳＷの出力波形Ｖａが補助整流回路ＤＲ３に供給される。
【００５４】
補助整流回路ＤＲ３は、図３（Ｊ）に示す補助スイッチング素子ＳＷの出力波形Ｖａを整流して同図（Ｄ）に示す補助整流電圧信号Ｄｒ３を出力する。図１に示す補助電圧平均化回路ＶＲＣは補助整流電圧信号Ｄｒ３を平均値化し、同図（Ｅ）に示すフィードバック制御信号Ｖｒｃとして誤差増幅回路ＥＲに供給する。
【００５５】
図３に示す時刻ｔ＝ｔ６において、図３（Ａ）に示す第２の出力制御信号Ｓｃ２がＬｏｗレベルになると、インバータ回路を形成する第２スイッチング素子ＴＲ２及び第３スイッチング素子ＴＲ３が遮断し、主変圧器ＩＮＴの１次側に高周波交流電圧の供給が停止する。
【００５６】
時刻ｔ＝ｔ６において、図２に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＬｏｗレベルにする。スイッチ遅延時限回路ＴＢは、同図（Ｃ）に示すオア論理信号ＯｒがＬｏｗレベルになると動作を停止する。
【００５７】
図２に示すアンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延時限信号Ｔｂの反転信号とのアンド論理を行ない図３（Ｇ）に示す補助制御信号ＴｃがＬｏｗレベルになる。そして、補助スイッチング素子ＳＷは、補助制御信号ＴｃがＬｏｗレベルになると遮断し図３（Ｉ）に示す補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給するのを停止する。そして、以後は上記と同一動作を行なう。
【００５８】
上述より、図３（Ｈ）に示す変圧器の2次巻線の２次電圧波形Ｎ２の発生時点と、図３（Ｊ）に示す補助スイッチング素子の出力波形Ｖａの発生時点との差が小さくなるので、この発生時点との差が小さくなった補助電圧を用いてフィードバック制御を行なうと、溶接電圧の低下を可也抑制できる。
【００５９】
図４は、実施形態２に係る溶接電源装置の電気接続図である。同図において、図１、図２及び図９に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。
【００６０】
図４に示す入力電流検出回路ＩＤは、変圧器ＩＮＴの１次電流を検出し１次電流検出信号Ｉｄとして出力し、入力電圧検出回路ＶＩは、変圧器ＩＮＴの１次電圧を検出し１次電圧検出信号Ｉｄとして出力する。
【００６１】
フィードバック制御回路は、図４に示す補助スイッチング素子ＳＷ、補助整流回路ＤＲ３、補助電圧平均化回路ＶＲＣ及び補助演算制御回路ＴＰよって形成される。そして、補助スイッチング素子ＳＷは下記に示す補助演算制御信号Ｔｐに応じて導通し、補助巻線からの補助電圧を補助整流回路ＤＲ３に供給する。補助整流回路ＤＲ３は補助電圧を整流し補助整流電圧として出力する。続いて、補助電圧平均化回路ＶＲＣは補助整流電圧を平均値化してフィードバック制御信号Ｖｒｃとして出力する。
【００６２】
図５は、補助演算制御回路ＴＰの詳細図を示し、オア論理回路ＯＲ、スイッチ遅延演算時限回路ＴＯ、反転回路ＩＮ及びアンド論理回路ＡＮＤによって形成され、まず、オア論理回路ＯＲは第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ってオア論理信号Ｏｒとして出力する。
【００６３】
スイッチ遅延演算時限回路ＴＯは、オア論理信号ＯｒがＨｉｇｈレベルになると演算を開始し、予めさだめた変圧器ＩＮＴの漏れインダクタンス値をＬｓとし、検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて変圧器ＩＮＴのエネルギー伝達遅延時間Ｔ２を
Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１
のエネルギー伝達遅延近似式より求めて、スイッチ遅延演算時限信号Ｔｏとして出力する。アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延演算時限信号Ｔｏを反転した反転信号とのアンド論理を行って補助演算制御信号Ｔｐとして出力する。
【００６４】
図６は、実施形態２の溶接電源装置の動作を説明する波形タイミング図であり、
同図（Ａ）の波形は第１の出力制御信号Ｓｃ１を示し、同図（Ｂ）の波形は第２の出力制御信号Ｓｃ２を示す。同図（Ｃ）の波形は第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ったオア論理号Ｏｒを示し、同図（Ｄ）の波形は１次電流検出信号を示す。同図（Ｄ）の波形は１次電流検出信号Ｉｄを示し、同図（Ｅ）の波形は１次電圧検出信号Ｖｄを示し、同図（Ｆ）の波形はフィードバック制御信号Ｖｒｃを示し、同図（Ｅ）の波形はスイッチ遅延演算時限信号Ｔｏの波形を示す。同図（Ｇ）の波形は補助演算制御信号Ｔｐを示し、同図（Ｉ）の波形は変圧器の2次巻線の２次電圧波形Ｎ２を示し、同図（Ｊ）の波形は変圧器の補助巻線の補助電圧波形Ｎ３を示し、同図（Ｋ）の波形は補助スイッチング素子の出力波形Ｖａを示す。以下、同図を参照して説明する。
【００６５】
図３に示す時刻ｔ＝ｔ１において、図６（Ａ）に示す第１の出力制御信号Ｓｃ１がＨｉｇｈレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が導通し、主変圧器ＩＮＴの１次側に図示省略の高周波交流電圧が印加される。
【００６６】
スイッチ遅延演算時限回路ＴＯは、オア論理信号ＯｒがＨｉｇｈレベルになると演算を開始し、予めさだめた変圧器ＩＮＴの漏れインダクタンス値をＬｓとし、検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて変圧器ＩＮＴのエネルギー伝達遅延時間Ｔ２を
Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１
のエネルギー伝達遅延近似式より求めて、図６（Ｇ）に示すパルス幅Ｔ２を有するスイッチ遅延演算時限信号Ｔｏとして出力する。そして、アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延演算時限信号Ｔｏを反転した反転信号とのアンド論理を行って図６（Ｈ）に示す補助演算制御信号Ｔｐとして出力する。
【００６７】
図１に示す補助スイッチング素子ＳＷは、時刻ｔ＝ｔ２において、補助演算制御信号ＴｐがＨｉｇｈレベルになると導通し、図６（Ｊ）に示す補助巻線の補助電圧波形Ｎ３を補助整流回路ＤＲ３に供給する。このときスイッチ遅延演算時限信号Ｔｏの間（時刻ｔ＝ｔ１〜ｔ２）、補助整流回路ＤＲ３に供給される電圧は略零になり、変圧器の２次巻線の出力電圧発生時点と同図（ｋ）に示す補助スイッチング素子ＳＷの出力波形Ｖａの発生時点との差が略零になると共にフライバック電圧も削除された補助スイッチング素子ＳＷの出力波形Ｖａが補助整流回路ＤＲ３に供給される。
【００６８】
補助整流回路ＤＲ３は、図３（Ｋ）に示す補助スイッチング素子ＳＷの出力波形Ｖａを整流して補助電圧平均化回路ＶＲＣに供給する。補助電圧平均化回路ＶＲＣは補助整流電圧信号を平均値化し、同図（Ｆ）に示すフィードバック制御信号Ｖｒｃとして誤差増幅回路ＥＲに供給する。
【００６９】
図３に示す時刻ｔ＝ｔ３において、図６（Ａ）に示す第１の出力制御信号Ｓｃ１がＬｏｗレベルになると、インバータ回路を形成する第１スイッチング素子ＴＲ１及び第４スイッチング素子ＴＲ４が遮断し、主変圧器ＩＮＴの１次側に高周波交流電圧の供給が停止する。
【００７０】
時刻ｔ＝ｔ３において、図５に示すオア論理回路ＯＲは、第１の出力制御信号Ｓｃ１と第２の出力制御信号Ｓｃ２とのオア論理を行ない、図３（Ｃ）に示すオア論理信号ＯｒをＬｏｗレベルにする。スイッチ遅延演算時限回路ＴＯは、同図（Ｃ）に示すオア論理信号ＯｒがＬｏｗレベルになると動作を停止する。そして、時刻ｔ＝ｔ４以後は上記と同一動作を行なう。
【００７１】
上記より、図６（Ｉ）に示す変圧器の2次巻線の２次電圧波形Ｎ２の発生時点と、図６（Ｋ）に示す補助スイッチング素子の出力波形Ｖａの発生時点との差が略零になり、この補正された補助巻線の補助電圧を用いてフィードバック制御を行なうと、溶接電圧の低下小電流領域から大電流領域の広い範囲で抑制でき、出力電圧を所望の値に精度の良く保つことができる。
【００７２】
上述の実施形態２では、エネルギー伝達遅延時間Ｔ２を検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１ のエネルギー伝達遅延近似式より求めているが、１次電流値又は１次電圧値のどちらか一方を予め定めた値にしてエネルギー伝達遅延時間を求めてもよい。
【００７３】
図７は、実施形態３に係る溶接電源装置の電気接続図である。同図において、図４、図５及び図９に示す溶接電源装置の電気接続図と同一符号の構成物は、同一動作を行なうので説明は省略し、符号の相違する構成物についてのみ説明する。
【００７４】
図７に示す出力電流検出回路ＯＤは、出力電流を検出し出力電流検出信号Ｏｄとして出力する。
【００７５】
１次電流・電圧換算回路ＯＩは、出力電流検出信号Ｏｄの値から変圧器ＩＮＴの巻線比に応じて１次電流ＩＮ１を換算すると共に補助電圧平均化信号Ｖｒｃの値から変圧器ＩＮＴの巻線比に応じて１次電圧ＶＮ１も換算する。
【００７６】
スイッチ遅延演算時限回路ＴＯは、オア論理信号ＯｒがＨｉｇｈレベルになると演算を開始し、予めさだめた変圧器ＩＮＴの漏れインダクタンス値をＬｓとし、検出した変圧器ＩＮＴの１次電流値ＩＮ１及び１次電圧値ＶＮ１に基づいて変圧器ＩＮＴのエネルギー伝達遅延時間Ｔ２を
Ｔ２＝（ＩＮ１×Ｌｓ）／ＶＮ１
のエネルギー伝達遅延近似式より求めて、スイッチ遅延演算時限信号Ｔｏとして出力する。
アンド論理回路ＡＮＤは、オア論理信号Ｏｒとスイッチ遅延演算時限信号Ｔｏを反転した反転信号とのアンド論理を行って補助演算制御信号Ｔｐとして出力する。
そして、以後は実施の形態２と同一動作を行なうので動作説明は省略する。
【符号の説明】
【００７７】
ＡＮＤ アンド論理回路
Ｃ１ 平滑コンデンサー
ＤＣＬ 直流リアクトル
ＤＲ１ １次整流回路
ＤＲ２ ２次整流回路
ＤＲ３ 補助整流回路
ＥＲ 誤差増幅回路
Ｅｒ 誤差増幅信号
ＩＤ 入力電流検出回路
Ｉｄ 入力電流検出信号
ＩＮ 反転回路
ＩＮＴ 主変圧器
Ｍ 被加工物
ＯＤ 出力電流検出回路
Ｏｄ 出力電流検出信号
ＯＩ １次電流・電圧換算回路
ＯＲ オア論理回路
Ｏｒ オア論理信号
ＳＣ 主制御回路
Ｓｃ１ 第1の出力制御信号
Ｓｃ２ 第２の出力制御信号
ＳＤ インバータ駆動回路
ＳＷ 補助スイッチング素子
Ｓｗ 補助スイッチ出力信号
ＴＣ 補助制御回路
Ｔｃ 補助制御信号
ＴＢ スイッチ遅延時限回路
Ｔｂ スイッチ遅延時限信号
ＴＯ スイッチ遅延演算時限回路
Ｔｏ スイッチ遅延演算時限信号、
ＴＰ 補助演算制御回路
Ｔｐ 補助演算制御信号
ＴＨ トーチ
ＴＳ 起動スイッチ
Ｔｓ 起動信号
ＴＲ１ 第１スイッチング素子
ＴＲ２ 第２スイッチング素子
ＴＲ３ 第３スイッチング素子
ＴＲ４ 第４スイッチング素子
Ｔｒ１ 第１スイッチング素子駆動信号
Ｔｒ２ 第２スイッチング素子駆動信号
Ｔｒ３ 第３スイッチング素子駆動信号
Ｔｒ４ 第４スイッチング素子駆動信号
ＶＲ 出力電圧設定回路
Ｖｒ 出力電圧設定信号
ＶＲＣ 補助電圧平均化回路
Ｖｒｃ フィードバック制御信号
【特許請求の範囲】
【請求項１】
直流電源回路からの直流電圧を高周波交流電圧に変換するインバータ回路と、１次巻線、２次巻線及び補助巻線を有し前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変圧器の2次巻線から出力される２次電圧を整流する2次整流回路と、前記2次整流回路から出力される2次整流電圧を平滑して負荷に供給する直流リアクトルと、前記変圧器の補助巻線から出力される補助電圧を前記インバータ回路が導通した時点からエネルギー伝達遅延時間が経過すると前記補助電圧の検出を開始し前記インバータ回路が遮断すると前記補助電圧の検出を停止し前記検出した補助電圧をフィードバック制御信号に生成して出力するフィードバック制御回路と、前記フィードバック制御信号の値と予め定めた出力設定値との誤差に応じて前記インバータ回路の導通時間を制御する主制御回路と、を備えたことを特徴とする溶接電源装置。
【請求項２】
前記フィードバック制御回路は、前記エネルギー伝達遅延時間を予め定めた時間とすること、を特徴とする請求項１記載の溶接電源装置。
【請求項３】
前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値、１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項４】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記検出した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項３記載の溶接電源装置。
【請求項５】
前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電圧値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項６】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電圧値をＶＮ１とし、前記検出した１次電流値ＩＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項５記載の溶接電源装置。
【請求項７】
前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電流を予め定めた値とし前記インバータ回路が導通したときに検出した１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項８】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電流値をＩＮ１とし、前記検出した１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項７記載の溶接電源装置。
【請求項９】
前記フィードバック制御回路は、前記インバータ回路が導通したときに検出した前記変圧器の２次電流値を巻線比に応じて１次電流値に換算すると共に、前記検出した前記変圧器の補助電圧を巻線比に応じて１次電圧値を換算し、前記変圧器の漏れインダクタンス値を予め定めた値とし前記換算した１次電流値及び次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項１０】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記換算した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項１１記載の溶接電源装置。
【請求項１】
直流電源回路からの直流電圧を高周波交流電圧に変換するインバータ回路と、１次巻線、２次巻線及び補助巻線を有し前記高周波交流電圧を負荷に適した電圧に変換する変圧器と、前記変圧器の2次巻線から出力される２次電圧を整流する2次整流回路と、前記2次整流回路から出力される2次整流電圧を平滑して負荷に供給する直流リアクトルと、前記変圧器の補助巻線から出力される補助電圧を前記インバータ回路が導通した時点からエネルギー伝達遅延時間が経過すると前記補助電圧の検出を開始し前記インバータ回路が遮断すると前記補助電圧の検出を停止し前記検出した補助電圧をフィードバック制御信号に生成して出力するフィードバック制御回路と、前記フィードバック制御信号の値と予め定めた出力設定値との誤差に応じて前記インバータ回路の導通時間を制御する主制御回路と、を備えたことを特徴とする溶接電源装置。
【請求項２】
前記フィードバック制御回路は、前記エネルギー伝達遅延時間を予め定めた時間とすること、を特徴とする請求項１記載の溶接電源装置。
【請求項３】
前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値、１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項４】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記検出した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項３記載の溶接電源装置。
【請求項５】
前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電圧値を予め定めた値とし前記インバータ回路が導通したときに検出した１次電流値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項６】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電圧値をＶＮ１とし、前記検出した１次電流値ＩＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項５記載の溶接電源装置。
【請求項７】
前記フィードバック制御回路は、前記変圧器の漏れインダクタンス値及び１次電流を予め定めた値とし前記インバータ回路が導通したときに検出した１次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項８】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓ及び前記１次電流値をＩＮ１とし、前記検出した１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項７記載の溶接電源装置。
【請求項９】
前記フィードバック制御回路は、前記インバータ回路が導通したときに検出した前記変圧器の２次電流値を巻線比に応じて１次電流値に換算すると共に、前記検出した前記変圧器の補助電圧を巻線比に応じて１次電圧値を換算し、前記変圧器の漏れインダクタンス値を予め定めた値とし前記換算した１次電流値及び次電圧値に基づいてエネルギー伝達遅延時間を算出すること、を特徴とする請求項１記載の溶接電源装置。
【請求項１０】
前記エネルギー伝達遅延時間は、前記漏れインダクタンス値をＬｓとし、前記換算した１次電流値ＩＮ１及び１次電圧値ＶＮ１によって、エネルギー伝達遅延近似式（ＩＮ１×Ｌｓ）／ＶＮ１より算出すること、を特徴とする請求項１１記載の溶接電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−２６９３１４（Ｐ２０１０−２６９３１４Ａ）
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願番号】特願２００９−１２０４５８（Ｐ２００９−１２０４５８）
【出願日】平成２１年５月１９日（２００９．５．１９）
【出願人】（００００００２６２）株式会社ダイヘン (990)
【Ｆターム（参考）】
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願日】平成２１年５月１９日（２００９．５．１９）
【出願人】（００００００２６２）株式会社ダイヘン (990)
【Ｆターム（参考）】
[ Back to top ]