発光装置、その駆動方法、及び画像形成装置
【課題】 画素回路の誤動作を防止する。
【解決手段】 シフトレジスタ50は、開始パルスSPを順次シフトして、シフト信号SR1〜SR41を生成する。シフト信号SR1〜SR41は、信号線Ls1〜Ls41を介して画素ブロックB1〜B40に供給される。画素ブロックは、複数の単位回路P1〜P89を備える。単位回路は制御回路と画素回路を備え、制御回路はあるシフト信号と次のシフト信号に基づいてサンプリング信号を生成する。サンプリング信号のアクティブ期間にデータ信号が画素回路へ取り込まれる。
【解決手段】 シフトレジスタ50は、開始パルスSPを順次シフトして、シフト信号SR1〜SR41を生成する。シフト信号SR1〜SR41は、信号線Ls1〜Ls41を介して画素ブロックB1〜B40に供給される。画素ブロックは、複数の単位回路P1〜P89を備える。単位回路は制御回路と画素回路を備え、制御回路はあるシフト信号と次のシフト信号に基づいてサンプリング信号を生成する。サンプリング信号のアクティブ期間にデータ信号が画素回路へ取り込まれる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、有機発光ダイオード素子のように電流の量に応じた大きさの光を発光する発光素子を用いた発光装置、その駆動方法、及び画像形成装置に関する。
【背景技術】
【0002】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下適宜「OLED素子」と略称する)素子が注目されている。このOLED素子を1ラインに多数設けたラインヘッドを露光手段として用いる画像形成装置が開発されている。このようなラインヘッドでは、OLED素子の他、これを駆動するためのトランジスタを含む画素回路が複数配置される。例えば、特許文献1には1ラインのOLED素子からなるラインヘッドが開示されている。
ここで、複数の画素回路は一方向に配列され、共通配線を介して選択信号が供給されると共にマトリクス配線を介してデータ信号が供給される。そして、選択信号がアクティブになると、データ信号が画素回路に取り込まれる。
【特許文献1】特開平11−274569号公報(図2、段落番号0041〜0043)
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、ラインヘッドの長手方向の長さは、印刷の対象となる用紙の幅に依存するため、長くなることがある。上述した従来の技術においては、端子から画素回路までの距離に応じて共通配線の長さが決定されるため、端子から近い画素回路に接続される共通配線の長さは短くなるが、端子から遠い画素回路に接続される共通配線の長さは長くなる。
しかしながら、配線距離が長くなると共通配線のインピーダンスが高くなり、ノイズが重畳し易くなり誤動作の原因となる。また、レイアウトの都合上、選択信号を供給する選択信号回路→マトリクス配線→画素回路の順に配置したい場合がある。この場合には、選択信号を供給する配線とデータ信号を供給する配線とが交差するので、選択信号にノイズが重畳する可能性が高くなる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、ノイズによる誤動作を低減することが可能な発光装置、その駆動方法これを用いた画像形成装置及び画像読取装置を提供することにある。
【課題を解決するための手段】
【0004】
上述した課題を解決するため、本発明に係る発光装置は、開始パルスを順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成するシフトレジスタと、各々が発光素子を備えた複数の画素回路と前記シフト信号に基づいて前記発光素子の点灯・消灯を制御するための制御信号を生成する複数の制御回路とを備えた発光制御部と、前記発光制御部と前記シフトレジスタとの間に設けられ、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と、前記複数のデータ信号線と交差して設けられ、前記複数のシフト信号を前記複数の制御回路へ供給する複数のシフト信号線と、を備える。
【0005】
この発明によれば、発光制御部の内部に制御回路を備えるから、シフト信号線にノイズが重畳しても制御回路においてノイズを除去した制御信号を生成することが可能となる。従って、画素回路の誤動作を防止して、発光装置の性能を向上させることができる。なお、発光素子は、発光を制御可能な素子であればどのようなものであってもよく、例えば、発光ダイオード素子、有機ELダイオード素子、無機ELダイオード素子等が含まれ得る。また、所定期間は、クロック信号の周期に基づいた期間であってもよい。さらに、画素回路は制御信号がアクティブとなる期間にデータ信号を取り込むことが好ましい。なお、発光制御部とは、発光する機能とその発光を制御する機能を併せ持つ構成である。
【0006】
上述した発光装置の具体的な態様として、前記複数の画素回路は複数のブロックに分割され、前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、あるブロックに属する制御回路の各々は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成することが好ましい。この場合には、ブロック単位で画素回路が駆動されるが、制御回路は画素回路に1対1に対応して設けられるので、画素回路の直前でノイズを除去することが可能となる。
【0007】
また、上述した発光装置の具体的な態様として、前記複数の画素回路は複数のブロックに分割され、前記複数の制御回路は、前記複数のブロックに各々対応して設けられ、前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、あるブロックに属する制御回路は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成し、当該制御信号を当該ブロックに属する前記画素回路に各々供給してもよい。この場合には、ブロック単位で画素回路が駆動されるが、制御回路はブロック単位で設けられる。このため、制御回路の数を低減することができる。
【0008】
また、上述した発光装置の具体的な態様として、前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、前記シフトレジスタは、前記各画素回路に対応するシフト信号を各々生成し、前記制御回路は、当該画素回路に対応するシフト信号と、次の画素回路に対応するシフト信号とに基づいて前記制御信号を生成してもよい。この場合には、ブロック単位の駆動ではなく画素回路単位の駆動となる。制御回路は画素回路に1対1に対応して設けられるので、画素回路の直前でノイズを除去することが可能となる。
【0009】
また、上述した発光装置において、前記シフトレジスタは、ローレベルでアクティブとなるように前記シフト信号を生成し、前記制御回路は、NOR回路で構成されてもよい。あるいは、前記シフトレジスタは、ハイレベルでアクティブとなるように前記シフト信号を生成し、前記制御回路は、NAND回路で構成されてもよい。これらの制御回路によれば、あるシフト信号と次のシフト信号のアクティブ期間が重複する期間を抽出して制御信号を生成する。従って、重複期間以外でノイズが重畳しても、両方のシフト信号に同時にノイズが重畳しなければ、そのノイズを除去することができる。これにより、画素回路の誤動作を低減することが可能となる。
【0010】
ここで、前記発光素子は、供給される駆動電流の大きさに応じた大きさの光を発光し、前記複数の画素回路の各々は、前記制御信号がアクティブとなる期間に前記データ信号を取り込んで記憶する記憶手段と、前記記憶手段の記憶内容に従って前記発光素子に前記駆動電流を供給する供給手段と、を備えることが好ましい。この場合には、画素回路は制御信号がアクティブになるとデータ信号を取り込むが、制御信号はノイズが除去されたものになるので、画素回路の誤動作を防止することができる。
【0011】
次に、本発明に係る画像形成装置は、光線の照射によって画像が形成される感光体と、前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、上述した発光装置を前記ヘッド部に用いたことを特徴とする。この画像形成装置は、上述した発光装置をヘッド部に用いるので、感光体上に高品質の画像を形成することが可能となる。このような画像形成装置としては、プリンタ、コピー機、及び複合機が含まれ得る。
【0012】
次に、本発明に係る発光装置の駆動方法は、各々が発光素子を備えた複数の画素回路が形成される第1領域と、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と前記複数のデータ信号線と交差する複数の信号線とが形成される第2領域とを備えた発光装置を駆動する方法であって、開始パルスをクロック信号に従って順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成し、前記複数の信号線を介して前記第1領域に前記各シフト信号を各々伝送し、前記複数のデータ信号線を介して前記データ信号を前記複数の画素回路へ供給し、前記第1領域において、前記各シフト信号に基づいて前記データ信号を前記画素回路へ取り込む制御信号を生成し、前記制御信号を用いて前記データ信号を前記複数の画素回路に取り込む、ことを特徴とする。
この発明によれば、第1領域において制御信号を生成するから、シフト信号線にノイズが重畳しても第1領域においてノイズを除去した制御信号を生成することが可能となる。従って、画素回路の誤動作を防止して、発光装置の性能を向上させることができる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施形態について図面を参照して説明する。
<発光装置>
図1は、本発明の実施形態に係る発光装置の構成を示すブロック図である。この発光装置は、画像形成装置としてのプリンタのヘッド部10とその周辺回路から構成される。発光装置は、ヘッド部10の周辺回路として、制御回路20、画像処理回路30、及び電源回路40を備える。制御回路20は、開始パルス信号SPとクロック信号CLKを生成する。開始パルス信号SPは主走査期間の開始でアクティブとなる信号である。クロック信号CLKは、主走査の基準となる時間を与える。画像処理回路30は、パラレル形式のデータ信号D1〜D89を出力する。この例のデータ信号D0〜D89はOLED素子の点灯・消灯を指示する2値の信号である。電源回路40は、論理回路用の電源信号VHH及びVLLの他に高電位側電源信号VHHEL及び低電位側電源信号VSSELを生成する。
【0014】
ヘッド部10はライン型の光ヘッドであり、領域A1〜A3を備える。領域A1には、画素ブロックB1〜B40、並びに電源線La及びLbが形成される。領域A2には、89本のデータ線L1〜L89とこれらに交差する信号線Ls1〜Ls40が形成される。領域A3にはシフトレジスタ50が形成される。画素ブロックB1〜B40はX方向に配列されている。また、データ線L1〜L89、並びに電源線La及びLbは、X方向と平行に配設されている。
シフトレジスタ50は、複数の単位シフト回路(図示せず)を縦続接続して構成され、開始パルス信号SPをクロック信号CLKに従って順次シフトして、シフト信号SR1、SR2、…SR41を生成する。図2に示すように各シフト信号SR1〜SR41は、クロック信号CLKの一周期の期間だけアクティブとなる信号である。また、隣接するシフト信号のアクティブ期間はクロック信号CLKの1/2周期だけ重複する。
【0015】
シフト信号SR1〜SR41は、信号線Ls1〜Ls41を介して画素ブロックB1〜B40に供給される。画素ブロックB1〜B39の各々は89個の単位回路P1〜P89を含み、画素ブロックB40は73個の単位回路P1〜P73を含む。なお、単位回路P1〜P89は同一の構成である。以下の説明において、個々の単位回路を問題としない場合には、それらを単に単位回路Pと総称する。
電源線Laの供給端子Taには高電位側電源信号VHHELが供給される一方、電源線Lbの供給端子Tbには低電位側電源信号VSSELが供給される。各単位回路Pは電源線La及びLbに接続されており、それらを介して高電位側電源信号VHHEL及び低電位側電源信号VSSELの給電を受ける。供給端子Ta及びTbに最も近い画素ブロックはB1であり、最も遠い画素ブロックはB40である。
【0016】
図2に単位回路Pの詳細な構成を示し、図3にそのタイミングチャートを示す。なお、この単位回路Pは、1番目のブロックB1に属し、データ線L1に接続されているものとする。単位回路Pは、制御回路CTLと画素回路PXLによって構成される。制御回路CTLはシフトレジスタ10から供給されるシフト信号に基づいてサンプリング信号を生成する機能を有する。サンプリング信号は、データ信号を画素回路PXLに取り込む期間を指定する。画素回路PXLはOLED素子85を含む。
【0017】
この例の制御回路CTLは、NOR回路60によって構成される。NOR回路60は、当該ブロックB1に対応するシフト信号SR1と次のブロックB2に対応するシフト信号SR2とが同時にローレベル(アクティブ)となる期間において、アクティブ(ハイレベル)となるサンプリング信号SAM1を生成する。ここで、シフト信号SR2はシフト信号SR1の次にアクティブとなる信号である。
【0018】
このように制御回路CTLを各画素回路PXLに設けたのは以下の理由による。シフト信号SR1〜SR41は、信号線Ls1〜Ls41を介して画素ブロックB1〜B40に供給される。このため、信号線Ls1〜Ls41にノイズが重畳することがある。その主要因として領域A2における飛び込みノイズがある。領域A2において信号線Ls1〜Ls41はデータ信号線L1〜L89と交差しているので、その交差部分には浮遊容量が付随している。換言すれば、信号線Ls1〜Ls41はデータ信号線L1〜L89と交流的にカップリングしている。従って、データ信号D1〜D89の論理レベルが変化すると、信号線Ls1〜Ls41のノイズが重畳することがある。
【0019】
図3に示す例では、シフト信号SR1にノイズN1及びN2が重畳しており、シフト信号SR2にノイズN3及びN4が重畳している。仮に、NOR回路60を領域A3に設けて信号線Ls1〜Ls40を用いてサンプリング信号SAM1〜SAM40を伝送したとすると、サンプリング信号SAM1〜SAM40にノイズが重畳し、画素回路PXLが誤動作することになる。
しかしながら、本実施形態においては、領域A1にNOR回路60を配置したので、ノイズをマスクすることができる。即ち、NOR回路60は、隣接するシフト信号SR1及びSR2が同時にアクティブになった場合にのみサンプリング信号SAM1をアクティブにする。従って、シフト信号SR1に重畳したノイズN1及びN2はシフト信号SR2によってマスクされる一方、シフト信号SR2に重畳したノイズN3及びN4はシフト信号SR1によってマスクされる。
【0020】
特に、本実施形態のように画素ブロック単位でシフト信号を供給する場合は、信号線Ls1〜Ls41の間隔が広くなる。このため、あるデータ信号線に着目すると、信号線との交差部分の距離が長くなる。この点は、ノイズをマスクする点で重要である。当該データ信号線には浮遊容量と分布抵抗が付随するので、データ信号の遅延が発生する。ある交差部分と次の交差部分ではノイズが信号線に重畳するタイミングにズレが生じる。従って、同じデータ信号が信号線Ls1〜Ls41にノイズとして飛び込んだとしても、ノイズを除去することが可能となる。従って、NOR回路60を単位回路Pに設けることによって、サンプリング信号SAM1からノイズを除去して、画素回路PXLを正常に駆動することができる。
【0021】
次に、単位回路Pの詳細を説明する。NOR回路60は、シフト信号SR1及びシフト信号SR2が共にローレベル(アクティブ)となる時刻t2から時刻t3までの期間においてハイレベルとなるサンプリング信号SAM1を生成して、ラッチ回路70に供給する。ラッチ回路70は、トランスファーゲート72、インバータ71、73、74、及びクロックドインバータ75を備える。時刻t1から時刻t2までの期間においては、シフト信号SR1がローレベルであるので、クロックドインバータ75は、ハイインピーダンス状態となる。また、サンプリング信号SAM1はローレベルであるため、トランスファーゲート72はオフ状態となる。この結果、ラッチ回路70の等価回路は、図4(A)に示すものとなる。
【0022】
次に、時刻t2から時刻t3では、シフト信号SR1はローレベルを維持するが、サンプリング信号SAM1はハイレベルとなる。このとき、クロックドインバータ75はハイインピーダンス状態を維持する一方、トランスファーゲート72はオン状態となる。この結果、ラッチ回路70の等価回路は、図4(B)に示すものとなり、データ信号D1の論理レベルが取り込まれる。
次に、時刻t4以降において、シフト信号SR1がハイレベルとなり、クロックドインバータ75は、インバータとして動作する。また、サンプリング信号SAM1はローレベルであるため、トランスファーゲート72はオフ状態となる。この結果、データラッチ回路70の等価回路は、図4(C)に示すものとなる。即ち、データ信号D1の取り込みが終了して、次の書き込みがあるまでデータ信号D1の論理レベルがラッチ回路70に記憶される。
【0023】
ラッチ回路70の出力信号はインバータ82を介してノードQに供給される。ノードQには、駆動トランジスタ83のゲート及び制御トランジスタ84のゲートが接続されている。駆動トランジスタ83はPチャネル型のTFTで構成され、制御トランジスタはNチャネル型のTFTによって構成される。駆動トランジスタ83のドレインには高電位側電源信号VDDELが供給され、そのソースにはOLED素子85の陽極が接続される。OLED素子85の陰極には低電位側電源信号VSSELが供給される。制御トランジスタ84はオン状態において、OLED素子85を短絡する。
【0024】
ここで、ノードQの論理レベルがローレベルの場合、駆動トランジスタ83はオン状態となり、制御トランジスタ84はオフ状態となる。このとき、駆動電流がOLED素子85に供給され、OLED素子85が点灯する。一方、ノードQの論理レベルがハイレベルの場合、駆動トランジスタ83はオフ状態となり、制御トランジスタ84はオン状態となる。このとき、OLED素子85には駆動電流が供給されず、OLED素子85は消灯する。
【0025】
上述した単位回路Pにおいて、ノードQの論理レベルは、サンプル信号SAM1がアクティブになると変化することが許容される。そして、サンプル信号SAM1はブロックB1に属する他の単位回路Pにおいても同様に生成される。従って、ブロックB1に属する単位回路P1〜P89は、同時に書き込み動作を実行する。このことは、他のブロックB2〜B40についても同様である。従って、ブロック単位で、OLED素子85の点灯・消灯が行われることになる。
このようにブロック単位で単位回路Pを駆動すると、サンプル信号SAM1、SAM2、…SAM40の信号波形が立ち上がるタイミングに同期して、高電位電源信号VHHELと低電位電源信号VSSELの電位が変化する。これは、電源線La及びLbに配線抵抗が存在するからである。電源インピーダンスは、供給端子Ta及びTbの距離が大きくなる程、大きくなる。電源線La及びLbの電圧変動は、負荷と電源インピーダンスの両者によって定まる。電圧変動を小さくするには、電源インピーダンスが大きくなる程、負荷を軽くすればよい。この例において、負荷の大きさは各ブロックB1〜B40に含まれる単位回路Pの数に応じて定まり、電源インピーダンスは供給端子Ta及びTbからの距離に応じて定まる。従って、電圧変動を小さくするには、供給端子Ta及びTbからの距離が長くなる程、各ブロックに含まれる単位回路Pの数が増加しないように設定すればよい。より具体的には、隣接するブロックBk(kは1から39までの自然数)及びBk+1において、供給端子Ta及びTbに近い側のブロックBkに含まれる単位回路Pの数が、供給端子Ta及びTbから遠い側のブロックBk+1に含まれる単位回路Pの数と等しいか又は大きくなるように設定することが好ましい。
【0026】
この例では、ブロックB1〜B39に含まれる単位回路Pの数を「89」とし、供給端子Ta及びTbから最も遠いブロックB40に含まれる単位回路Pの数を「73」にしたので、電源インピーダンスが大きくなる箇所の負荷を軽くすることができ、高電位側電源信号VDDELと低電位側電源信号VSSELとの間の電圧変動を抑圧することができる。OLED素子85の輝度は駆動電流の大きさに応じて変動し、駆動電流の大きさは高電位側電源信号VDDELと低電位側電源信号VSSELとの間の電圧に応じて変動する。従って、電圧変動を抑圧することによって、各ブロックB1〜B40におけるOLED素子85の発光輝度を均一に近づけることが可能となる。
【0027】
各ブロックB1〜B40に含まれる単位回路Pの数をN1〜N40としたとき、以下のように設定してもよい。
(1)N1>N2、N2=N3=…=N40
例えば、N1=112、N2=N3=…=N40=88としてもよい。この場合には、供給端子Ta及びTbに最も近いブロックB1に含まれる単位回路Pの数N1を他のブロックB2〜B40に含まれる画素回路の数N2よりも大きくなる。このため、電源インピーダンスの低い箇所で重い負荷を駆動することになる。この結果、高電位側電源信号VDDELと低電位側電源信号VSSELとの間の電圧変動を抑圧することができ、各ブロックB1〜B40におけるOLED素子85の発光輝度を均一に近づけることが可能となる。しかも、ブロックB2〜B40に含まれる単位回路Pの数を同一にして、端数をブロックB1にまとめることができる。
【0028】
(2)N1>N2>N3…>N40
この場合は、供給端子Ta及びTbからの距離が長くなる程、各ブロックB1〜B30に含まれる単位回路Pの数を減少させている。従って、電源インピーダンスが増加するにつれ負荷が軽くなるので、各ブロックB1〜B40におけるOLED素子85の発光輝度をより一層、均一に近づけることが可能となる。
(3)N1=N2>N3=N4…=N40
例えば、N1=N2=100、N3=N4…=N40=88としてもよい。
(4)N1=N2…=N38>N39=N40
例えば、N1=N2…=N38=89、N39=N40=81としてもよい。
【0029】
<発光装置の変形例>
次に、発光装置の変形例について説明する。
(1)変形例1
上述した発光装置においてシフトレジスタ50は、ローレベルでアクティブとなるシフト信号SR1〜SR41を生成したが、ハイレベルでアクティブになるシフト信号SR1〜SR41を生成してもよい。
図5に、変形例1に係る単位回路Pの回路図を示し、図6にそのタイミングチャートを示す。この単位回路Pは、制御回路CTLとしてNAND回路61を用いる点とトランスファーゲート72及びクロックドインバータ75の制御入力が逆転する点を除いて、図2に示す実施形態の単位回路Pと同様に構成されている。また、図6に示すように開始パルスSP、シフト信号SR1〜SR41、及びサンプリング信号SAM1〜SAM40の論理レベルが反転する。ここで、制御回路CTLはハイレベルでアクティブとなるシフト信号SR1及びSR2が同時にアクティブとなる期間を抽出する必要がある。このため、制御回路CTLとしてNAND回路61が用いられる。
【0030】
(2)変形例2
上述した実施形態及び変形例1においては、画素回路PXLにラッチ回路70を設けたが、ラッチ回路70の替わりに容量素子を用いて記憶手段を構成してもよい。
図7は変形例に係る単位回路Pの構成を示す回路図である。この図に示すように画素回路PXLは、駆動トランジスタ83のゲートと高電位側電源VDDELとの間に容量素子90を備える。クロックドインバータ76は、サンプリング信号SAM1がアクティブになるとインバータとして動作し、サンプリング信号SAM1が非アクティブになると出力端子をハイインピーダンス状態にする。従って、サンプリング信号SAM1のアクティブ期間にデータ信号Djを反転した論理レベルが容量素子90に書き込まれる一方、非アクティブ期間に書き込まれた論理レベルが保持されることになる。従って、容量素子90は記憶手段して作用する。
本発明の特徴は、画素回路PXLを制御するサンプリング信号SAM1(制御信号)を画素回路PXLの近傍で生成することによってノイズを除去する点にあるので、画素回路PXLをどのように構成してもよい。
【0031】
(3)変形例3
上述した実施形態、変形例1及び変形例2は各画素回路PXLごとに制御回路CTLを設けたが、画素ブロックごとに1個の制御回路CTLを設けてもよい。
図8に変形例3に係るi番目の画素ブロックBiのブロック図を示す。図8に示すように画素ブロックBiは、89個の画素回路PXL1〜PXL89と1個の制御回路CTLを備える。この場合、制御回路CTLと画素回路PXLとを図2に示すもので構成してもよいし、図6に示すもの、又は図7に示すもので構成してもよい。
画素ブロックBiに含まれる画素回路PXL1〜PXL89は、同時に駆動されるものであるから、サンプリング信号SAMiは共通である。従って、当該画素ブロックBiに供給されるシフト信号SRiと次の画素ブロックBi+1に供給されるシフト信号SRi+1に基づいて、1個の制御回路CTLによってサンプリング信号SAMiを生成することができる。これにより、制御回路CTLの数を大幅に削減して構成を簡易にすることができる。
【0032】
(3)変形例4
上述した実施形態、及び変形例1乃至3は、画素ブロック単位で画素回路PXLを駆動したが、画素回路単位の駆動としてもよい。
図8に変形例4に係る制御回路と画素回路のブロック図を示す。この場合、i番目の制御回路CTLには、シフト信号SRiと次のシフト信号SRi+1が供給されサンプリング信号SAMiが生成される。この場合、制御回路CTLと画素回路PXLとを図2に示すもので構成してもよいし、図6に示すもの、又は図7に示すもので構成してもよい。
【0033】
<画像形成装置>
図10は、上述したヘッド部10を用いた画像形成装置の一例を示す縦断側面図である。この画像形成装置は、同様な構成の4個の有機ELアレイ露光ヘッド10K、10C、10M、10Yを、対応する同様な構成である4個の感光体ドラム(像担持体)110K、110C、110M、110Yの露光位置にそれぞれ配置したものであり、タンデム方式の画像形成装置として構成されている。有機ELアレイ露光ヘッド10K、10C、10M、10Yは上述したヘッド部10によって構成されている。
【0034】
図10に示すように、この画像形成装置は、駆動ローラ121と従動ローラ122が設けられており、図示矢印方向へ循環駆動される中間転写ベルト120を備えている。この中間転写ベルト120に対して所定間隔で配置された4個の像担持体としての外周面に感光層を有する感光体110K、110C、110M、110Yが配置される。前記符号の後に付加されたK、C、M、Yはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それぞれ黒、シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても同様である。感光体110K、110C、110M、110Yは、中間転写ベルト120の駆動と同期して回転駆動される。
【0035】
各感光体110(K、C、M、Y)の周囲には、それぞれ感光体110(K、C、M、Y)の外周面を一様に帯電させる帯電手段(コロナ帯電器)111(K、C、M、Y)と、この帯電手段111(K、C、M、Y)により一様に帯電させられた外周面を感光体110(K、C、M、Y)の回転に同期して順次ライン走査する本発明の上記のような有機ELアレイ露光ヘッド10(K、C、M、Y)が設けられている。
また、この有機ELアレイ露光ヘッド10(K、C、M、Y)で形成された静電潜像に現像剤であるトナーを付与して可視像(トナー像)とする現像装置114(K、C、M、Y)を有している。
【0036】
ここで、各有機ELアレイ露光ヘッド10(K、C、M、Y)は、有機ELアレイ露光ヘッド10(K、C、M、Y)のアレイ方向が感光体ドラム110(K、C、M、Y)の母線に沿うように設置される。そして、各有機ELアレイ露光ヘッド10(K、C、M、Y)の発光エナルギーピーク波長と、感光体110(K、C、M、Y)の感度ピーク波長とは略一致するように設定されている。
【0037】
現像装置114(K、C、M、Y)は、例えば、現像剤として非磁性一成分トナーを用いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体110(K、C、M、Y)に接触あるいは押厚させることにより、感光体110(K、C、M、Y)の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである。
【0038】
このような4色の単色トナー像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各トナー像は、中間転写ベルト120上に順次一次転写され、中間転写ベルト120上で順次重ね合わされてフルカラーとなる。ピックアップローラ103によって、給紙カセット101から1枚ずつ給送された記録媒体102は、二次転写ローラ126に送られる。中間転写ベルト120上のトナー像は、二次転写ローラ126において用紙等の記録媒体102に二次転写され、定着部である定着ローラ対127を通ることで記録媒体102上に定着される。この後、記録媒体102は、排紙ローラ対128によって、装置上部に形成された排紙トレイ上へ排出される。
このように、図9の画像形成装置は、書き込み手段として有機ELアレイを用いているので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。
【0039】
次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図11は、画像形成装置の縦断側面図である。図11において、画像形成装置には主要構成部材として、ロータリ構成の現像装置161、像担持体として機能する感光体ドラム165、有機ELアレイが設けられている露光ヘッド167、中間転写ベルト169、用紙搬送路174、定着器の加熱ローラ172、給紙トレイ178が設けられている。露光ヘッド167は上述したヘッド部10によって構成されている。
現像装置161は、現像ロータリ161aが軸161bを中心として反時計回り方向に回転する。現像ロータリ161aの内部は4分割されており、それぞれイエロー(Y)、シアン(C)、マゼンタ(M)、ブラック(K)の4色の像形成ユニットが設けられている。現像ローラ162a〜162dおよびトナー供給ローラ163a〜163は、前記4色の各像形成ユニットに各々配置されている。また、規制フレード164a〜164dによってトナーは所定の厚さに規制される。
【0040】
感光体ドラム165は、帯電器168によって帯電され、図示を省略した駆動モータ、例えばステップモータにより現像ローラ162aとは逆方向に駆動される。中間転写ベルト169は、従動ローラ170bと駆動ローラ170a間に張架されており、駆動ローラ170aが前記感光体ドラム165の駆動モータに連結されて、中間転写ベルトに動力を伝達している。当該駆動モータの駆動により、中間転写ベルト169の駆動ローラ170aは感光体ドラム165とは逆方向に回動される。
用紙搬送路174には、複数の搬送ローラと排紙ローラ対176などが設けられており、用紙を搬送する。中間転写ベルト169に担持されている片面の画像(トナー像)が、二次転写ローラ171の位置で用紙の片面に転写される。二次転写ローラ171は、クラッチにより中間転写ベルト169に離当接され、クラッチオンで中間転写ベルト169に当接されて用紙に画像が転写される。
【0041】
上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処理がなされる。定着器には、加熱ローラ172、加圧ローラ173が設けられている。定着処理後の用紙は、排紙ローラ対176に引き込まれて矢印F方向に進行する。この状態から排紙ローラ対176が逆方向に回転すると、用紙は方向を反転して両面プリント用搬送路175を矢印G方向に進行する。用紙は、給紙トレイ178から、ピックアップローラ179によって1枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモークが用いられる。また、中間転写ベルト169は色ずれ補正などが必要となるのでステップモータが用いられている。これらの各モータは、図示を省略している制御手段からの信号により制御される。
【0042】
図の状態で、イエロー(Y)の静電潜像が感光体ドラム165に形成され、現像ローラ128aに高電圧が印加されることにより、感光体ドラム165にはイエローの画像が形成される。イエローの裏側および表側の画像がすべて中間転写ベルト169に担持されると、現像ロータリ161aが90度回転する。
中間転写ベルト169は1回転して感光体ドラム165の位置に戻る。次にシアン(C)の2面の画像が感光体ドラム165に形成され、この画像が中間転写ベルト169に担持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ161の90度回転、中間転写ベルト169への画像担持後の1回転処理が繰り返される。
【0043】
4色のカラー画像担持には中間転写ベルト169は4回転して、その後に更に回転位置が制御されて二次転写ローラ171の位置で用紙に画像を転写する。給紙トレー178から給紙された用紙を搬送路174で搬送し、二次転写ローラ171の位置で用紙の片面に前記カラー画像を転写する。片面に画像が転写された用紙は前記のように排紙ローラ対176で反転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転写ローラ171の位置に搬送されて、他面に前記カラー画像が転写される。ハウジング180には、排気ファン181が設けられている。
【0044】
なお、上述した発光装置を画像読取装置に適用してもよい。この画像読取装置は、対象物に光線を照射する発光部と、前記対象物によって反射された光線を読み取って画像信号を出力する読み取り部とを備え、上述した発光装置を前記発光部に用いたことを特徴とする。ここで、発光部が移動して読み取り部が固定であってもよいし、発光部と読み取り部が一体となって移動するもであってもよい。後者の場合には、読み取り部をTFTで構成し、読み取り部と発光部を1枚の基板上に形成してもよい。このような画像読取装置としては、スキャナやバーコードリーダーが該当する。
【図面の簡単な説明】
【0045】
【図1】本発明の発光装置の構成を示すブロック図である。
【図2】同装置の単位回路の回路図である。
【図3】同回路のタイミングチャートである。
【図4】同回路に用いるラッチ回路70の等価回路図である。
【図5】変形例1に係る単位回路の回路図である。
【図6】変形例1に係る単位回路のタイミングチャートである。
【図7】変形例2に係る単位回路の回路図である。
【図8】変形例2に係る単位回路の回路図である。
【図9】変形例2に係る単位回路の回路図である。
【図10】画像形成装置の一例を示す縦断側面図である。
【図11】画像形成装置の他の例を示す縦断側面図である。
【符号の説明】
【0046】
10…発光装置(ヘッド部)、A1〜A3…領域、P1〜P89…単位回路、B1〜B40…画素ブロック、Ls1〜Ls41…信号線、L1〜L89…データ信号線、SR1〜SR41…シフト信号、D1〜D89…データ信号、60…NOR回路、61…NAND回路、CTL…制御回路、PXL…画素回路、85…OLED素子(発光素子)、110Y,110M,110C,110K…感光体。
【技術分野】
【0001】
本発明は、有機発光ダイオード素子のように電流の量に応じた大きさの光を発光する発光素子を用いた発光装置、その駆動方法、及び画像形成装置に関する。
【背景技術】
【0002】
近年、液晶素子に代わる次世代の発光デバイスとして、有機エレクトロルミネッセンス素子や発光ポリマー素子などと呼ばれる有機発光ダイオード(Organic Light Emitting Diode、以下適宜「OLED素子」と略称する)素子が注目されている。このOLED素子を1ラインに多数設けたラインヘッドを露光手段として用いる画像形成装置が開発されている。このようなラインヘッドでは、OLED素子の他、これを駆動するためのトランジスタを含む画素回路が複数配置される。例えば、特許文献1には1ラインのOLED素子からなるラインヘッドが開示されている。
ここで、複数の画素回路は一方向に配列され、共通配線を介して選択信号が供給されると共にマトリクス配線を介してデータ信号が供給される。そして、選択信号がアクティブになると、データ信号が画素回路に取り込まれる。
【特許文献1】特開平11−274569号公報(図2、段落番号0041〜0043)
【発明の開示】
【発明が解決しようとする課題】
【0003】
ところで、ラインヘッドの長手方向の長さは、印刷の対象となる用紙の幅に依存するため、長くなることがある。上述した従来の技術においては、端子から画素回路までの距離に応じて共通配線の長さが決定されるため、端子から近い画素回路に接続される共通配線の長さは短くなるが、端子から遠い画素回路に接続される共通配線の長さは長くなる。
しかしながら、配線距離が長くなると共通配線のインピーダンスが高くなり、ノイズが重畳し易くなり誤動作の原因となる。また、レイアウトの都合上、選択信号を供給する選択信号回路→マトリクス配線→画素回路の順に配置したい場合がある。この場合には、選択信号を供給する配線とデータ信号を供給する配線とが交差するので、選択信号にノイズが重畳する可能性が高くなる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、ノイズによる誤動作を低減することが可能な発光装置、その駆動方法これを用いた画像形成装置及び画像読取装置を提供することにある。
【課題を解決するための手段】
【0004】
上述した課題を解決するため、本発明に係る発光装置は、開始パルスを順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成するシフトレジスタと、各々が発光素子を備えた複数の画素回路と前記シフト信号に基づいて前記発光素子の点灯・消灯を制御するための制御信号を生成する複数の制御回路とを備えた発光制御部と、前記発光制御部と前記シフトレジスタとの間に設けられ、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と、前記複数のデータ信号線と交差して設けられ、前記複数のシフト信号を前記複数の制御回路へ供給する複数のシフト信号線と、を備える。
【0005】
この発明によれば、発光制御部の内部に制御回路を備えるから、シフト信号線にノイズが重畳しても制御回路においてノイズを除去した制御信号を生成することが可能となる。従って、画素回路の誤動作を防止して、発光装置の性能を向上させることができる。なお、発光素子は、発光を制御可能な素子であればどのようなものであってもよく、例えば、発光ダイオード素子、有機ELダイオード素子、無機ELダイオード素子等が含まれ得る。また、所定期間は、クロック信号の周期に基づいた期間であってもよい。さらに、画素回路は制御信号がアクティブとなる期間にデータ信号を取り込むことが好ましい。なお、発光制御部とは、発光する機能とその発光を制御する機能を併せ持つ構成である。
【0006】
上述した発光装置の具体的な態様として、前記複数の画素回路は複数のブロックに分割され、前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、あるブロックに属する制御回路の各々は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成することが好ましい。この場合には、ブロック単位で画素回路が駆動されるが、制御回路は画素回路に1対1に対応して設けられるので、画素回路の直前でノイズを除去することが可能となる。
【0007】
また、上述した発光装置の具体的な態様として、前記複数の画素回路は複数のブロックに分割され、前記複数の制御回路は、前記複数のブロックに各々対応して設けられ、前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、あるブロックに属する制御回路は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成し、当該制御信号を当該ブロックに属する前記画素回路に各々供給してもよい。この場合には、ブロック単位で画素回路が駆動されるが、制御回路はブロック単位で設けられる。このため、制御回路の数を低減することができる。
【0008】
また、上述した発光装置の具体的な態様として、前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、前記シフトレジスタは、前記各画素回路に対応するシフト信号を各々生成し、前記制御回路は、当該画素回路に対応するシフト信号と、次の画素回路に対応するシフト信号とに基づいて前記制御信号を生成してもよい。この場合には、ブロック単位の駆動ではなく画素回路単位の駆動となる。制御回路は画素回路に1対1に対応して設けられるので、画素回路の直前でノイズを除去することが可能となる。
【0009】
また、上述した発光装置において、前記シフトレジスタは、ローレベルでアクティブとなるように前記シフト信号を生成し、前記制御回路は、NOR回路で構成されてもよい。あるいは、前記シフトレジスタは、ハイレベルでアクティブとなるように前記シフト信号を生成し、前記制御回路は、NAND回路で構成されてもよい。これらの制御回路によれば、あるシフト信号と次のシフト信号のアクティブ期間が重複する期間を抽出して制御信号を生成する。従って、重複期間以外でノイズが重畳しても、両方のシフト信号に同時にノイズが重畳しなければ、そのノイズを除去することができる。これにより、画素回路の誤動作を低減することが可能となる。
【0010】
ここで、前記発光素子は、供給される駆動電流の大きさに応じた大きさの光を発光し、前記複数の画素回路の各々は、前記制御信号がアクティブとなる期間に前記データ信号を取り込んで記憶する記憶手段と、前記記憶手段の記憶内容に従って前記発光素子に前記駆動電流を供給する供給手段と、を備えることが好ましい。この場合には、画素回路は制御信号がアクティブになるとデータ信号を取り込むが、制御信号はノイズが除去されたものになるので、画素回路の誤動作を防止することができる。
【0011】
次に、本発明に係る画像形成装置は、光線の照射によって画像が形成される感光体と、前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、上述した発光装置を前記ヘッド部に用いたことを特徴とする。この画像形成装置は、上述した発光装置をヘッド部に用いるので、感光体上に高品質の画像を形成することが可能となる。このような画像形成装置としては、プリンタ、コピー機、及び複合機が含まれ得る。
【0012】
次に、本発明に係る発光装置の駆動方法は、各々が発光素子を備えた複数の画素回路が形成される第1領域と、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と前記複数のデータ信号線と交差する複数の信号線とが形成される第2領域とを備えた発光装置を駆動する方法であって、開始パルスをクロック信号に従って順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成し、前記複数の信号線を介して前記第1領域に前記各シフト信号を各々伝送し、前記複数のデータ信号線を介して前記データ信号を前記複数の画素回路へ供給し、前記第1領域において、前記各シフト信号に基づいて前記データ信号を前記画素回路へ取り込む制御信号を生成し、前記制御信号を用いて前記データ信号を前記複数の画素回路に取り込む、ことを特徴とする。
この発明によれば、第1領域において制御信号を生成するから、シフト信号線にノイズが重畳しても第1領域においてノイズを除去した制御信号を生成することが可能となる。従って、画素回路の誤動作を防止して、発光装置の性能を向上させることができる。
【発明を実施するための最良の形態】
【0013】
以下、本発明の実施形態について図面を参照して説明する。
<発光装置>
図1は、本発明の実施形態に係る発光装置の構成を示すブロック図である。この発光装置は、画像形成装置としてのプリンタのヘッド部10とその周辺回路から構成される。発光装置は、ヘッド部10の周辺回路として、制御回路20、画像処理回路30、及び電源回路40を備える。制御回路20は、開始パルス信号SPとクロック信号CLKを生成する。開始パルス信号SPは主走査期間の開始でアクティブとなる信号である。クロック信号CLKは、主走査の基準となる時間を与える。画像処理回路30は、パラレル形式のデータ信号D1〜D89を出力する。この例のデータ信号D0〜D89はOLED素子の点灯・消灯を指示する2値の信号である。電源回路40は、論理回路用の電源信号VHH及びVLLの他に高電位側電源信号VHHEL及び低電位側電源信号VSSELを生成する。
【0014】
ヘッド部10はライン型の光ヘッドであり、領域A1〜A3を備える。領域A1には、画素ブロックB1〜B40、並びに電源線La及びLbが形成される。領域A2には、89本のデータ線L1〜L89とこれらに交差する信号線Ls1〜Ls40が形成される。領域A3にはシフトレジスタ50が形成される。画素ブロックB1〜B40はX方向に配列されている。また、データ線L1〜L89、並びに電源線La及びLbは、X方向と平行に配設されている。
シフトレジスタ50は、複数の単位シフト回路(図示せず)を縦続接続して構成され、開始パルス信号SPをクロック信号CLKに従って順次シフトして、シフト信号SR1、SR2、…SR41を生成する。図2に示すように各シフト信号SR1〜SR41は、クロック信号CLKの一周期の期間だけアクティブとなる信号である。また、隣接するシフト信号のアクティブ期間はクロック信号CLKの1/2周期だけ重複する。
【0015】
シフト信号SR1〜SR41は、信号線Ls1〜Ls41を介して画素ブロックB1〜B40に供給される。画素ブロックB1〜B39の各々は89個の単位回路P1〜P89を含み、画素ブロックB40は73個の単位回路P1〜P73を含む。なお、単位回路P1〜P89は同一の構成である。以下の説明において、個々の単位回路を問題としない場合には、それらを単に単位回路Pと総称する。
電源線Laの供給端子Taには高電位側電源信号VHHELが供給される一方、電源線Lbの供給端子Tbには低電位側電源信号VSSELが供給される。各単位回路Pは電源線La及びLbに接続されており、それらを介して高電位側電源信号VHHEL及び低電位側電源信号VSSELの給電を受ける。供給端子Ta及びTbに最も近い画素ブロックはB1であり、最も遠い画素ブロックはB40である。
【0016】
図2に単位回路Pの詳細な構成を示し、図3にそのタイミングチャートを示す。なお、この単位回路Pは、1番目のブロックB1に属し、データ線L1に接続されているものとする。単位回路Pは、制御回路CTLと画素回路PXLによって構成される。制御回路CTLはシフトレジスタ10から供給されるシフト信号に基づいてサンプリング信号を生成する機能を有する。サンプリング信号は、データ信号を画素回路PXLに取り込む期間を指定する。画素回路PXLはOLED素子85を含む。
【0017】
この例の制御回路CTLは、NOR回路60によって構成される。NOR回路60は、当該ブロックB1に対応するシフト信号SR1と次のブロックB2に対応するシフト信号SR2とが同時にローレベル(アクティブ)となる期間において、アクティブ(ハイレベル)となるサンプリング信号SAM1を生成する。ここで、シフト信号SR2はシフト信号SR1の次にアクティブとなる信号である。
【0018】
このように制御回路CTLを各画素回路PXLに設けたのは以下の理由による。シフト信号SR1〜SR41は、信号線Ls1〜Ls41を介して画素ブロックB1〜B40に供給される。このため、信号線Ls1〜Ls41にノイズが重畳することがある。その主要因として領域A2における飛び込みノイズがある。領域A2において信号線Ls1〜Ls41はデータ信号線L1〜L89と交差しているので、その交差部分には浮遊容量が付随している。換言すれば、信号線Ls1〜Ls41はデータ信号線L1〜L89と交流的にカップリングしている。従って、データ信号D1〜D89の論理レベルが変化すると、信号線Ls1〜Ls41のノイズが重畳することがある。
【0019】
図3に示す例では、シフト信号SR1にノイズN1及びN2が重畳しており、シフト信号SR2にノイズN3及びN4が重畳している。仮に、NOR回路60を領域A3に設けて信号線Ls1〜Ls40を用いてサンプリング信号SAM1〜SAM40を伝送したとすると、サンプリング信号SAM1〜SAM40にノイズが重畳し、画素回路PXLが誤動作することになる。
しかしながら、本実施形態においては、領域A1にNOR回路60を配置したので、ノイズをマスクすることができる。即ち、NOR回路60は、隣接するシフト信号SR1及びSR2が同時にアクティブになった場合にのみサンプリング信号SAM1をアクティブにする。従って、シフト信号SR1に重畳したノイズN1及びN2はシフト信号SR2によってマスクされる一方、シフト信号SR2に重畳したノイズN3及びN4はシフト信号SR1によってマスクされる。
【0020】
特に、本実施形態のように画素ブロック単位でシフト信号を供給する場合は、信号線Ls1〜Ls41の間隔が広くなる。このため、あるデータ信号線に着目すると、信号線との交差部分の距離が長くなる。この点は、ノイズをマスクする点で重要である。当該データ信号線には浮遊容量と分布抵抗が付随するので、データ信号の遅延が発生する。ある交差部分と次の交差部分ではノイズが信号線に重畳するタイミングにズレが生じる。従って、同じデータ信号が信号線Ls1〜Ls41にノイズとして飛び込んだとしても、ノイズを除去することが可能となる。従って、NOR回路60を単位回路Pに設けることによって、サンプリング信号SAM1からノイズを除去して、画素回路PXLを正常に駆動することができる。
【0021】
次に、単位回路Pの詳細を説明する。NOR回路60は、シフト信号SR1及びシフト信号SR2が共にローレベル(アクティブ)となる時刻t2から時刻t3までの期間においてハイレベルとなるサンプリング信号SAM1を生成して、ラッチ回路70に供給する。ラッチ回路70は、トランスファーゲート72、インバータ71、73、74、及びクロックドインバータ75を備える。時刻t1から時刻t2までの期間においては、シフト信号SR1がローレベルであるので、クロックドインバータ75は、ハイインピーダンス状態となる。また、サンプリング信号SAM1はローレベルであるため、トランスファーゲート72はオフ状態となる。この結果、ラッチ回路70の等価回路は、図4(A)に示すものとなる。
【0022】
次に、時刻t2から時刻t3では、シフト信号SR1はローレベルを維持するが、サンプリング信号SAM1はハイレベルとなる。このとき、クロックドインバータ75はハイインピーダンス状態を維持する一方、トランスファーゲート72はオン状態となる。この結果、ラッチ回路70の等価回路は、図4(B)に示すものとなり、データ信号D1の論理レベルが取り込まれる。
次に、時刻t4以降において、シフト信号SR1がハイレベルとなり、クロックドインバータ75は、インバータとして動作する。また、サンプリング信号SAM1はローレベルであるため、トランスファーゲート72はオフ状態となる。この結果、データラッチ回路70の等価回路は、図4(C)に示すものとなる。即ち、データ信号D1の取り込みが終了して、次の書き込みがあるまでデータ信号D1の論理レベルがラッチ回路70に記憶される。
【0023】
ラッチ回路70の出力信号はインバータ82を介してノードQに供給される。ノードQには、駆動トランジスタ83のゲート及び制御トランジスタ84のゲートが接続されている。駆動トランジスタ83はPチャネル型のTFTで構成され、制御トランジスタはNチャネル型のTFTによって構成される。駆動トランジスタ83のドレインには高電位側電源信号VDDELが供給され、そのソースにはOLED素子85の陽極が接続される。OLED素子85の陰極には低電位側電源信号VSSELが供給される。制御トランジスタ84はオン状態において、OLED素子85を短絡する。
【0024】
ここで、ノードQの論理レベルがローレベルの場合、駆動トランジスタ83はオン状態となり、制御トランジスタ84はオフ状態となる。このとき、駆動電流がOLED素子85に供給され、OLED素子85が点灯する。一方、ノードQの論理レベルがハイレベルの場合、駆動トランジスタ83はオフ状態となり、制御トランジスタ84はオン状態となる。このとき、OLED素子85には駆動電流が供給されず、OLED素子85は消灯する。
【0025】
上述した単位回路Pにおいて、ノードQの論理レベルは、サンプル信号SAM1がアクティブになると変化することが許容される。そして、サンプル信号SAM1はブロックB1に属する他の単位回路Pにおいても同様に生成される。従って、ブロックB1に属する単位回路P1〜P89は、同時に書き込み動作を実行する。このことは、他のブロックB2〜B40についても同様である。従って、ブロック単位で、OLED素子85の点灯・消灯が行われることになる。
このようにブロック単位で単位回路Pを駆動すると、サンプル信号SAM1、SAM2、…SAM40の信号波形が立ち上がるタイミングに同期して、高電位電源信号VHHELと低電位電源信号VSSELの電位が変化する。これは、電源線La及びLbに配線抵抗が存在するからである。電源インピーダンスは、供給端子Ta及びTbの距離が大きくなる程、大きくなる。電源線La及びLbの電圧変動は、負荷と電源インピーダンスの両者によって定まる。電圧変動を小さくするには、電源インピーダンスが大きくなる程、負荷を軽くすればよい。この例において、負荷の大きさは各ブロックB1〜B40に含まれる単位回路Pの数に応じて定まり、電源インピーダンスは供給端子Ta及びTbからの距離に応じて定まる。従って、電圧変動を小さくするには、供給端子Ta及びTbからの距離が長くなる程、各ブロックに含まれる単位回路Pの数が増加しないように設定すればよい。より具体的には、隣接するブロックBk(kは1から39までの自然数)及びBk+1において、供給端子Ta及びTbに近い側のブロックBkに含まれる単位回路Pの数が、供給端子Ta及びTbから遠い側のブロックBk+1に含まれる単位回路Pの数と等しいか又は大きくなるように設定することが好ましい。
【0026】
この例では、ブロックB1〜B39に含まれる単位回路Pの数を「89」とし、供給端子Ta及びTbから最も遠いブロックB40に含まれる単位回路Pの数を「73」にしたので、電源インピーダンスが大きくなる箇所の負荷を軽くすることができ、高電位側電源信号VDDELと低電位側電源信号VSSELとの間の電圧変動を抑圧することができる。OLED素子85の輝度は駆動電流の大きさに応じて変動し、駆動電流の大きさは高電位側電源信号VDDELと低電位側電源信号VSSELとの間の電圧に応じて変動する。従って、電圧変動を抑圧することによって、各ブロックB1〜B40におけるOLED素子85の発光輝度を均一に近づけることが可能となる。
【0027】
各ブロックB1〜B40に含まれる単位回路Pの数をN1〜N40としたとき、以下のように設定してもよい。
(1)N1>N2、N2=N3=…=N40
例えば、N1=112、N2=N3=…=N40=88としてもよい。この場合には、供給端子Ta及びTbに最も近いブロックB1に含まれる単位回路Pの数N1を他のブロックB2〜B40に含まれる画素回路の数N2よりも大きくなる。このため、電源インピーダンスの低い箇所で重い負荷を駆動することになる。この結果、高電位側電源信号VDDELと低電位側電源信号VSSELとの間の電圧変動を抑圧することができ、各ブロックB1〜B40におけるOLED素子85の発光輝度を均一に近づけることが可能となる。しかも、ブロックB2〜B40に含まれる単位回路Pの数を同一にして、端数をブロックB1にまとめることができる。
【0028】
(2)N1>N2>N3…>N40
この場合は、供給端子Ta及びTbからの距離が長くなる程、各ブロックB1〜B30に含まれる単位回路Pの数を減少させている。従って、電源インピーダンスが増加するにつれ負荷が軽くなるので、各ブロックB1〜B40におけるOLED素子85の発光輝度をより一層、均一に近づけることが可能となる。
(3)N1=N2>N3=N4…=N40
例えば、N1=N2=100、N3=N4…=N40=88としてもよい。
(4)N1=N2…=N38>N39=N40
例えば、N1=N2…=N38=89、N39=N40=81としてもよい。
【0029】
<発光装置の変形例>
次に、発光装置の変形例について説明する。
(1)変形例1
上述した発光装置においてシフトレジスタ50は、ローレベルでアクティブとなるシフト信号SR1〜SR41を生成したが、ハイレベルでアクティブになるシフト信号SR1〜SR41を生成してもよい。
図5に、変形例1に係る単位回路Pの回路図を示し、図6にそのタイミングチャートを示す。この単位回路Pは、制御回路CTLとしてNAND回路61を用いる点とトランスファーゲート72及びクロックドインバータ75の制御入力が逆転する点を除いて、図2に示す実施形態の単位回路Pと同様に構成されている。また、図6に示すように開始パルスSP、シフト信号SR1〜SR41、及びサンプリング信号SAM1〜SAM40の論理レベルが反転する。ここで、制御回路CTLはハイレベルでアクティブとなるシフト信号SR1及びSR2が同時にアクティブとなる期間を抽出する必要がある。このため、制御回路CTLとしてNAND回路61が用いられる。
【0030】
(2)変形例2
上述した実施形態及び変形例1においては、画素回路PXLにラッチ回路70を設けたが、ラッチ回路70の替わりに容量素子を用いて記憶手段を構成してもよい。
図7は変形例に係る単位回路Pの構成を示す回路図である。この図に示すように画素回路PXLは、駆動トランジスタ83のゲートと高電位側電源VDDELとの間に容量素子90を備える。クロックドインバータ76は、サンプリング信号SAM1がアクティブになるとインバータとして動作し、サンプリング信号SAM1が非アクティブになると出力端子をハイインピーダンス状態にする。従って、サンプリング信号SAM1のアクティブ期間にデータ信号Djを反転した論理レベルが容量素子90に書き込まれる一方、非アクティブ期間に書き込まれた論理レベルが保持されることになる。従って、容量素子90は記憶手段して作用する。
本発明の特徴は、画素回路PXLを制御するサンプリング信号SAM1(制御信号)を画素回路PXLの近傍で生成することによってノイズを除去する点にあるので、画素回路PXLをどのように構成してもよい。
【0031】
(3)変形例3
上述した実施形態、変形例1及び変形例2は各画素回路PXLごとに制御回路CTLを設けたが、画素ブロックごとに1個の制御回路CTLを設けてもよい。
図8に変形例3に係るi番目の画素ブロックBiのブロック図を示す。図8に示すように画素ブロックBiは、89個の画素回路PXL1〜PXL89と1個の制御回路CTLを備える。この場合、制御回路CTLと画素回路PXLとを図2に示すもので構成してもよいし、図6に示すもの、又は図7に示すもので構成してもよい。
画素ブロックBiに含まれる画素回路PXL1〜PXL89は、同時に駆動されるものであるから、サンプリング信号SAMiは共通である。従って、当該画素ブロックBiに供給されるシフト信号SRiと次の画素ブロックBi+1に供給されるシフト信号SRi+1に基づいて、1個の制御回路CTLによってサンプリング信号SAMiを生成することができる。これにより、制御回路CTLの数を大幅に削減して構成を簡易にすることができる。
【0032】
(3)変形例4
上述した実施形態、及び変形例1乃至3は、画素ブロック単位で画素回路PXLを駆動したが、画素回路単位の駆動としてもよい。
図8に変形例4に係る制御回路と画素回路のブロック図を示す。この場合、i番目の制御回路CTLには、シフト信号SRiと次のシフト信号SRi+1が供給されサンプリング信号SAMiが生成される。この場合、制御回路CTLと画素回路PXLとを図2に示すもので構成してもよいし、図6に示すもの、又は図7に示すもので構成してもよい。
【0033】
<画像形成装置>
図10は、上述したヘッド部10を用いた画像形成装置の一例を示す縦断側面図である。この画像形成装置は、同様な構成の4個の有機ELアレイ露光ヘッド10K、10C、10M、10Yを、対応する同様な構成である4個の感光体ドラム(像担持体)110K、110C、110M、110Yの露光位置にそれぞれ配置したものであり、タンデム方式の画像形成装置として構成されている。有機ELアレイ露光ヘッド10K、10C、10M、10Yは上述したヘッド部10によって構成されている。
【0034】
図10に示すように、この画像形成装置は、駆動ローラ121と従動ローラ122が設けられており、図示矢印方向へ循環駆動される中間転写ベルト120を備えている。この中間転写ベルト120に対して所定間隔で配置された4個の像担持体としての外周面に感光層を有する感光体110K、110C、110M、110Yが配置される。前記符号の後に付加されたK、C、M、Yはそれぞれ黒、シアン、マゼンタ、イエローを意味し、それぞれ黒、シアン、マゼンタ、イエロー用の感光体であることを示す。他の部材についても同様である。感光体110K、110C、110M、110Yは、中間転写ベルト120の駆動と同期して回転駆動される。
【0035】
各感光体110(K、C、M、Y)の周囲には、それぞれ感光体110(K、C、M、Y)の外周面を一様に帯電させる帯電手段(コロナ帯電器)111(K、C、M、Y)と、この帯電手段111(K、C、M、Y)により一様に帯電させられた外周面を感光体110(K、C、M、Y)の回転に同期して順次ライン走査する本発明の上記のような有機ELアレイ露光ヘッド10(K、C、M、Y)が設けられている。
また、この有機ELアレイ露光ヘッド10(K、C、M、Y)で形成された静電潜像に現像剤であるトナーを付与して可視像(トナー像)とする現像装置114(K、C、M、Y)を有している。
【0036】
ここで、各有機ELアレイ露光ヘッド10(K、C、M、Y)は、有機ELアレイ露光ヘッド10(K、C、M、Y)のアレイ方向が感光体ドラム110(K、C、M、Y)の母線に沿うように設置される。そして、各有機ELアレイ露光ヘッド10(K、C、M、Y)の発光エナルギーピーク波長と、感光体110(K、C、M、Y)の感度ピーク波長とは略一致するように設定されている。
【0037】
現像装置114(K、C、M、Y)は、例えば、現像剤として非磁性一成分トナーを用いるもので、その一成分現像剤を例えば供給ローラで現像ローラヘ搬送し、現像ローラ表面に付着した現像剤の膜厚を規制ブレードで規制し、その現像ローラを感光体110(K、C、M、Y)に接触あるいは押厚させることにより、感光体110(K、C、M、Y)の電位レベルに応じて現像剤を付着させることによりトナー像として現像するものである。
【0038】
このような4色の単色トナー像形成ステーションにより形成された黒、シアン、マゼンタ、イエローの各トナー像は、中間転写ベルト120上に順次一次転写され、中間転写ベルト120上で順次重ね合わされてフルカラーとなる。ピックアップローラ103によって、給紙カセット101から1枚ずつ給送された記録媒体102は、二次転写ローラ126に送られる。中間転写ベルト120上のトナー像は、二次転写ローラ126において用紙等の記録媒体102に二次転写され、定着部である定着ローラ対127を通ることで記録媒体102上に定着される。この後、記録媒体102は、排紙ローラ対128によって、装置上部に形成された排紙トレイ上へ排出される。
このように、図9の画像形成装置は、書き込み手段として有機ELアレイを用いているので、レーザ走査光学系を用いた場合よりも、装置の小型化を図ることができる。
【0039】
次に、本発明に係る画像形成装置に係る他の実施の形態について説明する。
図11は、画像形成装置の縦断側面図である。図11において、画像形成装置には主要構成部材として、ロータリ構成の現像装置161、像担持体として機能する感光体ドラム165、有機ELアレイが設けられている露光ヘッド167、中間転写ベルト169、用紙搬送路174、定着器の加熱ローラ172、給紙トレイ178が設けられている。露光ヘッド167は上述したヘッド部10によって構成されている。
現像装置161は、現像ロータリ161aが軸161bを中心として反時計回り方向に回転する。現像ロータリ161aの内部は4分割されており、それぞれイエロー(Y)、シアン(C)、マゼンタ(M)、ブラック(K)の4色の像形成ユニットが設けられている。現像ローラ162a〜162dおよびトナー供給ローラ163a〜163は、前記4色の各像形成ユニットに各々配置されている。また、規制フレード164a〜164dによってトナーは所定の厚さに規制される。
【0040】
感光体ドラム165は、帯電器168によって帯電され、図示を省略した駆動モータ、例えばステップモータにより現像ローラ162aとは逆方向に駆動される。中間転写ベルト169は、従動ローラ170bと駆動ローラ170a間に張架されており、駆動ローラ170aが前記感光体ドラム165の駆動モータに連結されて、中間転写ベルトに動力を伝達している。当該駆動モータの駆動により、中間転写ベルト169の駆動ローラ170aは感光体ドラム165とは逆方向に回動される。
用紙搬送路174には、複数の搬送ローラと排紙ローラ対176などが設けられており、用紙を搬送する。中間転写ベルト169に担持されている片面の画像(トナー像)が、二次転写ローラ171の位置で用紙の片面に転写される。二次転写ローラ171は、クラッチにより中間転写ベルト169に離当接され、クラッチオンで中間転写ベルト169に当接されて用紙に画像が転写される。
【0041】
上記のようにして画像が転写された用紙は、次に、定着ヒータを有する定着器で定着処理がなされる。定着器には、加熱ローラ172、加圧ローラ173が設けられている。定着処理後の用紙は、排紙ローラ対176に引き込まれて矢印F方向に進行する。この状態から排紙ローラ対176が逆方向に回転すると、用紙は方向を反転して両面プリント用搬送路175を矢印G方向に進行する。用紙は、給紙トレイ178から、ピックアップローラ179によって1枚ずつ取り出されるようになっている。
用紙搬送路において、搬送ローラを駆動する駆動モータは、例えば低速のブラシレスモークが用いられる。また、中間転写ベルト169は色ずれ補正などが必要となるのでステップモータが用いられている。これらの各モータは、図示を省略している制御手段からの信号により制御される。
【0042】
図の状態で、イエロー(Y)の静電潜像が感光体ドラム165に形成され、現像ローラ128aに高電圧が印加されることにより、感光体ドラム165にはイエローの画像が形成される。イエローの裏側および表側の画像がすべて中間転写ベルト169に担持されると、現像ロータリ161aが90度回転する。
中間転写ベルト169は1回転して感光体ドラム165の位置に戻る。次にシアン(C)の2面の画像が感光体ドラム165に形成され、この画像が中間転写ベルト169に担持されているイエローの画像に重ねて担持される。以下、同様にして現像ロータリ161の90度回転、中間転写ベルト169への画像担持後の1回転処理が繰り返される。
【0043】
4色のカラー画像担持には中間転写ベルト169は4回転して、その後に更に回転位置が制御されて二次転写ローラ171の位置で用紙に画像を転写する。給紙トレー178から給紙された用紙を搬送路174で搬送し、二次転写ローラ171の位置で用紙の片面に前記カラー画像を転写する。片面に画像が転写された用紙は前記のように排紙ローラ対176で反転されて、搬送径路で待機している。その後、用紙は適宜のタイミングで二次転写ローラ171の位置に搬送されて、他面に前記カラー画像が転写される。ハウジング180には、排気ファン181が設けられている。
【0044】
なお、上述した発光装置を画像読取装置に適用してもよい。この画像読取装置は、対象物に光線を照射する発光部と、前記対象物によって反射された光線を読み取って画像信号を出力する読み取り部とを備え、上述した発光装置を前記発光部に用いたことを特徴とする。ここで、発光部が移動して読み取り部が固定であってもよいし、発光部と読み取り部が一体となって移動するもであってもよい。後者の場合には、読み取り部をTFTで構成し、読み取り部と発光部を1枚の基板上に形成してもよい。このような画像読取装置としては、スキャナやバーコードリーダーが該当する。
【図面の簡単な説明】
【0045】
【図1】本発明の発光装置の構成を示すブロック図である。
【図2】同装置の単位回路の回路図である。
【図3】同回路のタイミングチャートである。
【図4】同回路に用いるラッチ回路70の等価回路図である。
【図5】変形例1に係る単位回路の回路図である。
【図6】変形例1に係る単位回路のタイミングチャートである。
【図7】変形例2に係る単位回路の回路図である。
【図8】変形例2に係る単位回路の回路図である。
【図9】変形例2に係る単位回路の回路図である。
【図10】画像形成装置の一例を示す縦断側面図である。
【図11】画像形成装置の他の例を示す縦断側面図である。
【符号の説明】
【0046】
10…発光装置(ヘッド部)、A1〜A3…領域、P1〜P89…単位回路、B1〜B40…画素ブロック、Ls1〜Ls41…信号線、L1〜L89…データ信号線、SR1〜SR41…シフト信号、D1〜D89…データ信号、60…NOR回路、61…NAND回路、CTL…制御回路、PXL…画素回路、85…OLED素子(発光素子)、110Y,110M,110C,110K…感光体。
【特許請求の範囲】
【請求項1】
開始パルスを順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成するシフトレジスタと、
各々が発光素子を備えた複数の画素回路と前記シフト信号に基づいて前記発光素子の点灯・消灯を制御するための制御信号を生成する複数の制御回路とを備えた発光制御部と、
前記発光制御部と前記シフトレジスタとの間に設けられ、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と、
前記複数のデータ信号線と交差して設けられ、前記複数のシフト信号を前記複数の制御回路へ供給する複数のシフト信号線と、
を備えた発光装置。
【請求項2】
前記複数の画素回路は複数のブロックに分割され、
前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、
前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、
あるブロックに属する制御回路の各々は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成する、
ことを特徴とする請求項1に記載の発光装置。
【請求項3】
前記複数の画素回路は複数のブロックに分割され、
前記複数の制御回路は、前記複数のブロックに各々対応して設けられ、
前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、
あるブロックに属する制御回路は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成し、当該制御信号を当該ブロックに属する前記画素回路に各々供給する、
ことを特徴とする請求項1に記載の発光装置。
【請求項4】
前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、
前記シフトレジスタは、前記各画素回路に対応するシフト信号を各々生成し、
前記制御回路は、当該画素回路に対応するシフト信号と、次の画素回路に対応するシフト信号とに基づいて前記制御信号を生成する、
ことを特徴とする請求項1に記載の発光装置。
【請求項5】
前記シフトレジスタは、ローレベルでアクティブとなるように前記シフト信号を生成し、
前記制御回路は、NOR回路で構成される、
ことを特徴とする請求項1乃至4のうちいずれか1項に記載の発光装置。
【請求項6】
前記シフトレジスタは、ハイレベルでアクティブとなるように前記シフト信号を生成し、
前記制御回路は、NAND回路で構成される、
ことを特徴とする請求項1乃至4のうちいずれか1項に記載の発光装置。
【請求項7】
前記発光素子は、供給される駆動電流の大きさに応じた大きさの光を発光し、
前記複数の画素回路の各々は、
前記制御信号がアクティブとなる期間に前記データ信号を取り込んで記憶する記憶手段と、
前記記憶手段の記憶内容に従って前記発光素子に前記駆動電流を供給する供給手段と、
を備えることを特徴とする請求項1乃至6のうちいずれか1項に記載の発光装置。
【請求項8】
光線の照射によって画像が形成される感光体と、
前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、
請求項1乃至7のうちいずれか1項に記載の発光装置を前記ヘッド部に用いたことを特徴とする画像形成装置。
【請求項9】
各々が発光素子を備えた複数の画素回路が形成される第1領域と、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と前記複数のデータ信号線と交差する複数の信号線とが形成される第2領域とを備えた発光装置の駆動方法であって、
開始パルスをクロック信号に従って順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成し、
前記複数の信号線を介して前記第1領域に前記各シフト信号を各々伝送し、
前記複数のデータ信号線を介して前記データ信号を前記複数の画素回路へ供給し、
前記第1領域において、前記各シフト信号に基づいて前記データ信号を前記画素回路へ取り込む制御信号を生成し、
前記制御信号を用いて前記データ信号を前記複数の画素回路に取り込む、
ことを特徴とする発光装置の駆動方法。
【請求項1】
開始パルスを順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成するシフトレジスタと、
各々が発光素子を備えた複数の画素回路と前記シフト信号に基づいて前記発光素子の点灯・消灯を制御するための制御信号を生成する複数の制御回路とを備えた発光制御部と、
前記発光制御部と前記シフトレジスタとの間に設けられ、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と、
前記複数のデータ信号線と交差して設けられ、前記複数のシフト信号を前記複数の制御回路へ供給する複数のシフト信号線と、
を備えた発光装置。
【請求項2】
前記複数の画素回路は複数のブロックに分割され、
前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、
前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、
あるブロックに属する制御回路の各々は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成する、
ことを特徴とする請求項1に記載の発光装置。
【請求項3】
前記複数の画素回路は複数のブロックに分割され、
前記複数の制御回路は、前記複数のブロックに各々対応して設けられ、
前記シフトレジスタは、前記各ブロックに対応するシフト信号を各々生成し、
あるブロックに属する制御回路は、当該ブロックに対応するシフト信号と、次のブロックに対応するシフト信号とに基づいて前記制御信号を生成し、当該制御信号を当該ブロックに属する前記画素回路に各々供給する、
ことを特徴とする請求項1に記載の発光装置。
【請求項4】
前記複数の制御回路は、前記複数の画素回路に各々対応して設けられ、
前記シフトレジスタは、前記各画素回路に対応するシフト信号を各々生成し、
前記制御回路は、当該画素回路に対応するシフト信号と、次の画素回路に対応するシフト信号とに基づいて前記制御信号を生成する、
ことを特徴とする請求項1に記載の発光装置。
【請求項5】
前記シフトレジスタは、ローレベルでアクティブとなるように前記シフト信号を生成し、
前記制御回路は、NOR回路で構成される、
ことを特徴とする請求項1乃至4のうちいずれか1項に記載の発光装置。
【請求項6】
前記シフトレジスタは、ハイレベルでアクティブとなるように前記シフト信号を生成し、
前記制御回路は、NAND回路で構成される、
ことを特徴とする請求項1乃至4のうちいずれか1項に記載の発光装置。
【請求項7】
前記発光素子は、供給される駆動電流の大きさに応じた大きさの光を発光し、
前記複数の画素回路の各々は、
前記制御信号がアクティブとなる期間に前記データ信号を取り込んで記憶する記憶手段と、
前記記憶手段の記憶内容に従って前記発光素子に前記駆動電流を供給する供給手段と、
を備えることを特徴とする請求項1乃至6のうちいずれか1項に記載の発光装置。
【請求項8】
光線の照射によって画像が形成される感光体と、
前記感光体に光線を照射して前記画像を形成するヘッド部とを備え、
請求項1乃至7のうちいずれか1項に記載の発光装置を前記ヘッド部に用いたことを特徴とする画像形成装置。
【請求項9】
各々が発光素子を備えた複数の画素回路が形成される第1領域と、前記複数の画素回路の各々にデータ信号を供給する複数のデータ信号線と前記複数のデータ信号線と交差する複数の信号線とが形成される第2領域とを備えた発光装置の駆動方法であって、
開始パルスをクロック信号に従って順次シフトして、あるシフト信号のアクティブ期間と次のシフト信号のアクティブ期間が所定期間だけ重なるように複数のシフト信号を生成し、
前記複数の信号線を介して前記第1領域に前記各シフト信号を各々伝送し、
前記複数のデータ信号線を介して前記データ信号を前記複数の画素回路へ供給し、
前記第1領域において、前記各シフト信号に基づいて前記データ信号を前記画素回路へ取り込む制御信号を生成し、
前記制御信号を用いて前記データ信号を前記複数の画素回路に取り込む、
ことを特徴とする発光装置の駆動方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2006−88510(P2006−88510A)
【公開日】平成18年4月6日(2006.4.6)
【国際特許分類】
【出願番号】特願2004−276601(P2004−276601)
【出願日】平成16年9月24日(2004.9.24)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成18年4月6日(2006.4.6)
【国際特許分類】
【出願日】平成16年9月24日(2004.9.24)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]