発光装置および電子機器
【課題】駆動回路毎の発光素子の光量の誤差を低減する。
【解決手段】発光装置１００は、複数の単位回路Ｕと、複数の単位回路Ｕを区分した回路群Ｇ[1]〜Ｇ[K]に対応する複数の駆動回路２２[1]〜２２[K]とを具備する。各単位回路Ｕは、駆動電流ＩDRの供給で発光する発光素子Ｅと、階調信号ＳA[n]に応じた電流値の駆動電流ＩDRを生成する駆動トランジスタＴDRと、発光制御信号ＳB[k]が指定する時間長の発光期間にて駆動電流ＩDRを発光素子Ｅに供給する発光制御スイッチＳW1とを含む。駆動回路２２[k]は、回路群Ｇ[k］の各単位回路Ｕに対して、当該単位回路Ｕの階調データＤ1[n]と当該単位回路Ｕの補正値Ａ[n]とに応じた階調信号ＳA[n]を出力する第１処理回路４１と、当該回路群Ｇ[k]の補正値Ｂ[k]に応じた時間長を指定する発光制御信号ＳB[k]を出力する第２処理回路４２とを含む。
【解決手段】発光装置１００は、複数の単位回路Ｕと、複数の単位回路Ｕを区分した回路群Ｇ[1]〜Ｇ[K]に対応する複数の駆動回路２２[1]〜２２[K]とを具備する。各単位回路Ｕは、駆動電流ＩDRの供給で発光する発光素子Ｅと、階調信号ＳA[n]に応じた電流値の駆動電流ＩDRを生成する駆動トランジスタＴDRと、発光制御信号ＳB[k]が指定する時間長の発光期間にて駆動電流ＩDRを発光素子Ｅに供給する発光制御スイッチＳW1とを含む。駆動回路２２[k]は、回路群Ｇ[k］の各単位回路Ｕに対して、当該単位回路Ｕの階調データＤ1[n]と当該単位回路Ｕの補正値Ａ[n]とに応じた階調信号ＳA[n]を出力する第１処理回路４１と、当該回路群Ｇ[k]の補正値Ｂ[k]に応じた時間長を指定する発光制御信号ＳB[k]を出力する第２処理回路４２とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を制御する技術に関する。
【背景技術】
【０００２】
複数の発光素子を配列した発光装置においては、発光素子の光量（階調）の誤差が問題となる。特許文献１や特許文献２には、発光素子に供給される駆動電流の電流値を各発光素子の実際の特性に応じて補正する技術が開示されている。また、特許文献１や特許文献３には、発光素子に駆動電流を供給する時間長を各発光素子の実際の特性に応じて補正する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０３９１４号公報
【特許文献２】特開２００５− ８１６９６号公報
【特許文献３】特開２００５−１０３８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複数の駆動回路（例えばＩＣチップ）を各発光素子の駆動に利用する場合がある。例えば、感光体ドラムなどの像担持体の露光のために電子写真方式の画像形成装置に利用される発光装置（光ヘッド）においては、直線状に配列された多数の発光素子を駆動する複数の駆動回路が各発光素子の配列に沿って配置される。
【０００５】
しかし、以上のように複数の駆動回路を利用した構成では、駆動回路の特性や駆動回路に接続される配線の特性が駆動回路毎に相違する。したがって、各発光素子の光量が合致するように駆動電流を各発光素子の特性に応じて補正しても、実際の発光素子の光量が駆動回路毎に相違する可能性がある。以上の事情を考慮して、本発明は、駆動回路毎の発光素子の光量の誤差を低減することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明の発光装置は、複数の単位回路と、複数の単位回路を区分した各回路群に対応する複数の駆動回路と、単位回路毎に第１補正値を記憶する第１記憶手段と、回路群毎に第２補正値を記憶する第２記憶手段とを具備し、複数の単位回路の各々は、駆動電流の供給で発光する発光素子と、階調信号に応じた電流値の駆動電流を生成する駆動トランジスタと、発光制御信号が指定する時間長の発光期間にて発光素子に対する駆動電流の供給を制御する発光制御スイッチとを含み、複数の駆動回路の各々は、当該駆動回路に対応する回路群の各単位回路に対して、当該単位回路に指定された階調と当該単位回路の第１補正値とに応じた階調信号を出力する第１信号生成回路と、当該駆動回路に対応する回路群の各単位回路に対して、当該回路群の第２補正値に応じた時間長を指定する発光制御信号を出力する第２信号生成回路とを含む。
【０００７】
以上の構成においては、単位回路毎の第１補正値に応じた駆動電流の電流値の補正に加えて、回路群毎（駆動回路毎）の第２補正値に応じた発光期間の時間長の補正が実行される。したがって、回路群内の各発光素子間の光量の誤差に加えて、各回路群間の発光素子の光量の誤差（すなわち、駆動回路毎の発光素子の光量の誤差）も低減することが可能である。
【０００８】
本発明の好適な態様において、複数の回路群のうちの一の回路群の単位回路と他の回路群の単位回路とに同じ階調が指定された場合に、発光素子の光量が一の回路群と他の回路群とで一致するように、一の回路群の第２補正値と他の回路群の第２補正値とは個別に設定される。以上の態様においては、各発光素子の光量を一の回路群と他の回路群とで充分に近似させる（理想的には合致させる）ことが可能である。なお、各発光素子の光量が「一致する」とは、各発光素子の光量が完全に一致する場合のほか、各発光素子の光量が実質的に一致する場合も含む。各発光素子の光量が完全には一致しない場合でも、発光装置が生成する画像の利用者に各発光素子の光量の相違が利用者に認識されない程度であれば、各発光素子の光量は実質的に一致すると言える。
【０００９】
本発明の好適な態様において、第２記憶手段は、回路群毎に複数の第２補正値を記憶し、複数の第２補正値の何れかを回路群毎に選択する選択手段を具備し、複数の駆動回路の各々における第２信号生成回路は、当該駆動回路に対応する回路群について選択手段が選択した第２補正値に応じた時間長を指定する発光制御信号を出力する。以上の態様においては、発光制御信号の生成に適用される第２補正値が複数の候補から選択されるから、各発光素子の光量の大小を容易に制御できるという利点がある。
【００１０】
本発明の好適な態様において、複数の駆動回路の各々は別個の集積回路で構成され、第１信号生成回路は、発光素子の点灯または消灯を指示する１ビットの第１階調データを、第１補正値を適用した補正で複数のビットの第２階調データに変換する補正回路と、補正回路による処理後の第２階調データから階調信号を生成するＤ/Ａ変換器とを含む。以上の態様においては、駆動回路を構成する集積回路内で１ビットの第１階調データが複数のビットの第２階調データに変換されるから、外部で第２階調データを生成してから各駆動回路に供給する構成と比較して、駆動回路に対するデータの転送量を削減することが可能である。
【００１１】
本発明に係る発光装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る発光装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。画像形成装置は、露光で潜像が形成される像担持体と、像担持体を露光する本発明の発光装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。もっとも、本発明に係る発光装置の用途は像担持体の露光に限定されない。例えば、発光素子を行列状に配列した発光装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置として利用される。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る発光装置のブロック図である。
【図２】回路群および駆動回路のブロック図である。
【図３】第１処理回路による各発光素子の光量の補正について説明するための概念図である。
【図４】第１処理回路のブロック図である。
【図５】第２処理回路による各発光素子の光量の補正について説明するための概念図である。
【図６】第２処理回路のブロック図である。
【図７】第２実施形態における第２処理回路のブロック図である。
【図８】第２実施形態における発光素子の光量について説明するための概念図である。
【図９】第３実施形態に係る発光装置のブロック図である。
【図１０】変形例に係る回路群および駆動回路のブロック図である。
【図１１】電子機器（画像形成装置）の縦断面図である。
【発明を実施するための形態】
【００１３】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００のブロック図である。発光装置１００は、像担持体を露光する露光装置（光ヘッド）として電子写真方式の画像形成装置に利用される。図１に示すように、発光装置１００は、基板１０の面上に形成されてＸ方向に配列する複数（Ｋ・Ｎ個）の単位回路Ｕと、各単位回路Ｕを駆動する駆動回路部２０と、駆動回路部２０を制御する制御回路３０とを具備する（ＫおよびＮは自然数）。
【００１４】
複数の単位回路Ｕは、相隣接するＮ個を単位としてＫ個の回路群Ｇ[1]〜Ｇ[K]に区分される。駆動回路部２０は、相異なる回路群Ｇ[k]（ｋ＝１〜Ｋ）に対応するＫ個の駆動回路２２[1]〜２２[K]を含んで構成される。第ｋ番目の駆動回路２２[k]は、当該駆動回路２２[k]に対応する回路群Ｇ[k]のＮ個の単位回路Ｕを駆動する。駆動回路２２[1]〜２２[K]は、集積回路（ＩＣチップ）の形態で基板１０の面上に実装される。ただし、基板１０の面上に各単位回路Ｕとともに形成された能動素子（例えば薄膜トランジスタ）でＫ個の駆動回路２２[1]〜２２[K]を構成した態様も採用される。
【００１５】
図２は、回路群Ｇ[1]〜Ｇ[K]および駆動回路２２[1]〜２２[K]のブロック図である。図２では第ｋ番目の回路群Ｇ[k]および駆動回路２２[k]が代表的に図示されている。図２に示すように、回路群Ｇ[k]の各単位回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと発光制御スイッチＳW1と選択スイッチＳW2とを含んで構成される。駆動トランジスタＴDRと発光制御スイッチＳW1と選択スイッチＳW2とは、例えば基板１０の面上に形成された任意の導電型の薄膜トランジスタで構成される。
【００１６】
発光素子Ｅは、駆動電流ＩDRの供給で発光する。陽極と陰極との間に有機ＥＬ材料の発光層を介在させた有機ＥＬ素子が発光素子Ｅとして好適に採用される。駆動トランジスタＴDRは、駆動電流ＩDRの電流値を自身のゲートの電位に応じて制御する。
【００１７】
発光制御スイッチＳW1は、駆動電流ＩDRの経路上（図２では駆動トランジスタＴDRと発光素子Ｅとの間）に配置され、発光素子Ｅに対する駆動電流ＩDRの供給の可否を制御する。回路群Ｇ[k]内のＮ個の単位回路Ｕの各々における発光制御スイッチＳW1のゲートは共通の制御線１４[k]に接続される。選択スイッチＳW2は、駆動トランジスタＴDRのゲートと信号線１２[k]との間に介在して両者の電気的な接続（導通／非導通）を制御する。信号線１２[k]および制御線１４[k]は回路群Ｇ[k]毎（駆動回路２２[k]）毎)に形成される。
【００１８】
図２に示すように、駆動回路２２[1]〜２２[K]の各々は、第１処理回路４１と第２処理回路４２と選択回路４４とを含んで構成される。駆動回路２２[k]の第１処理回路４１は、回路群Ｇ[k]のＮ個の単位回路Ｕの各々の階調を指定する階調信号ＳA[1]〜ＳA[N]を信号線１２[k]に時分割で出力する。
【００１９】
選択回路４４は、回路群Ｇ[k]のＮ個の単位回路Ｕの各々における選択スイッチＳW2のゲートに選択信号ＳEL[1]〜ＳEL[N]を供給する。選択信号ＳEL[1]〜ＳEL[N]は所定の順番で択一的にアクティブレベルに設定される。具体的には、回路群Ｇ[k]のうち第ｎ番目の単位回路Ｕに供給される選択信号ＳEL[n]は、信号線１２[k]に階調信号ＳA[n]が供給される期間にてアクティブレベル（選択スイッチＳW2を導通させるレベル）に設定される。したがって、回路群Ｇ[k]の第ｎ番目の単位回路Ｕにおける駆動トランジスタＴDRのゲートには、信号線１２[k]と当該単位回路Ｕの選択スイッチＳW2とを介して階調信号ＳA[n]が供給される。すなわち、第ｎ番目の単位回路Ｕの発光素子Ｅは、階調信号ＳA[n]に応じた輝度で発光する。
【００２０】
図３の部分(A)における特性ＦA1は、階調信号ＳA[1]〜ＳA[N]を共通の電位に設定した場合に駆動トランジスタＴDRが生成する駆動電流ＩDRを所定の時間長にわたって供給した場合の各発光素子Ｅの光量（すなわち、輝度の時間積分値に相当する発光パワー）を意味する。各発光素子Ｅの電気的または光学的な特性には誤差が存在するから、階調信号ＳA[1]〜ＳA[N]を共通の電位に設定した場合でも、特性ＦA1に示すように各発光素子Ｅの光量は完全には合致しない。そこで、図２の第１処理回路４１は、以下に詳述するように、共通の階調が指定された場合の各発光素子Ｅの光量が回路群Ｇ[k]内のＮ個の単位回路Ｕで近似する（理想的には合致する）ように階調信号ＳA[1]〜ＳA[N]を生成する。
【００２１】
図４は、駆動回路２２[1]〜２２[K]の各々における第１処理回路４１のブロック図である。図４においては第ｋ番目の駆動回路２２[k]の第１処理回路４１が代表的に図示されている。図１および図４に示すように、駆動回路２２[k]の第１処理回路４１には、回路群Ｇ[k]のＮ個の単位回路Ｕの階調を指定する階調データＤ1[1]〜Ｄ1[N]が制御回路３０から順次に供給される。１個の単位回路Ｕの階調データＤ1[n]は、当該単位回路Ｕ内の発光素子Ｅの点灯または消灯を指示する１ビットのデータである。
【００２２】
図４に示すように、駆動回路２２[1]〜２２[K]の各々の第１処理回路４１は、記憶回路５２と信号生成回路５４とを含んで構成される。駆動回路２２[k]における第１処理回路４１の記憶回路５２は、回路群Ｇ[k]のＮ個の単位回路Ｕに対応するＮ個の補正値Ａ[1]〜Ａ[N]の集合（ルックアップテーブル）を記憶する。補正値Ａ[1]〜Ａ[N]を書換え可能に記憶する記録媒体（例えばEEPROM）が記憶回路５２として好適であるが、書換え不能な記録媒体も記憶回路５２として採用され得る。
【００２３】
図４の信号生成回路５４は、階調データＤ1[n]と補正値Ａ[n]とに応じて階調信号ＳA[n]を生成する。図４に示すように、信号生成回路５４は、補正回路５４２とＤ/Ａ変換器５４４とを含んで構成される。補正回路５４２は、補正値Ａ[n]を利用した階調データＤ1[n]の補正で階調データＤ2[n]を生成する。階調データＤ2[n]は、駆動電流ＩDRの電流値（階調信号ＳA[n]の電位）を複数のビット（例えば10ビット）で指定するデータである。具体的には、補正回路５４２は、階調データＤ1[n]が発光素子Ｅの点灯を指示する場合には補正値Ａ[n]を階調データＤ2[n]として出力し、階調データＤ1[n]が発光素子Ｅの消灯を指示する場合には最低の階調値を指定する階調データＤ2[n]（例えば、駆動電流ＩDRの電流値をゼロに設定する数値）を出力する。Ｄ/Ａ変換器５４４は、階調データＤ2[1]〜Ｄ2[N]を順次にＤ/Ａ変換することで階調信号ＳA[1]〜ＳA[N]を生成して信号線１２[k]に出力する。
【００２４】
図３の部分(B)における特性ＦA2は、補正値Ａ[1]〜Ａ[N]を利用した補正後の階調信号ＳA[1]〜ＳA[N]を各単位回路Ｕに供給したときの各発光素子Ｅの光量を意味する。図３の部分(B)には部分(A)の特性ＦA1が破線で併記されている。特性ＦA2に示すように、補正値Ａ[1]〜Ａ[N]の各々は、同じ階調（点灯）を指定する階調データＤ1[1]〜Ｄ1[N]の補正後の階調データＤ2[1]〜Ｄ2[N]（階調信号ＳA[1]〜ＳA[N]）に応じた駆動電流ＩDRを相等しい時間長にわたって回路群Ｇ[k]のＮ個の発光素子Ｅに供給した場合に、Ｎ個の発光素子Ｅの光量が目標値ＬAに近似する（理想的には合致する）ように、各発光素子Ｅの電流と光量との関係に応じて実験的または統計的に選定される。例えば、所定の電流値の駆動電流ＩDRを供給したときの光量が小さい発光素子Ｅの補正値Ａ[n]ほど大きい数値（すなわち、駆動電流ＩDRの電流値を増加させる数値）に設定される。補正値Ａ[k]〜Ａ[N]は、回路群Ｇ[1]〜Ｇ[K]の各々について個別に設定されたうえで駆動回路２２[1]〜２２[K]の各々の記憶回路５２に格納される。
【００２５】
以上のように補正値Ａ[1]〜Ａ[N]を適用した駆動電流ＩDRの電流値の補正で、回路群Ｇ[k]内のＮ個の単位回路Ｕの発光素子Ｅについては光量の差異（バラツキ）を充分に抑制することが可能である。しかし、駆動回路２２[1]〜２２[N］の各々における回路や配線の電気的な特性には誤差が存在する。例えば、Ｄ/Ａ変換器５４４が階調信号ＳA[1]〜ＳA[N]の生成に使用する基準電位は各駆動回路２２[k]の位置（基準電位が供給される経路長）に応じて駆動回路２２[1]〜２２[N]の各々で相違し得る。したがって、回路群Ｇ[k]内のＮ個の発光素子Ｅの光量が第１処理回路４１による補正で充分に均一化されたとしても、図５の部分(A)における特性ＦB1に示すように、発光素子Ｅの光量は回路群Ｇ[1]〜Ｇ[K]の各々で相違する可能性がある。そこで、本実施形態においては、発光素子Ｅに駆動電流ＩDRを供給する期間（以下「発光期間」という）の時間長を回路群Ｇ[k]毎に個別に調整することで、回路群Ｇ[1]〜Ｇ[K]の各々における発光素子Ｅの光量の誤差を低減する。図２の駆動回路２２[k]における第２処理回路４２は、以下に詳述するように、自身に対応する回路群Ｇ[k]の発光期間の時間長を他の回路群Ｇ[k]から独立して調整する。
【００２６】
図２に示すように、駆動回路２２[k]の第２処理回路４２は、発光制御信号ＳB[k]を制御線１４[k]に供給する。したがって、回路群Ｇ[k]のＮ個の単位回路Ｕの各々における発光制御スイッチＳW1のゲートには信号線１２[k]から共通の発光制御信号ＳB[k]が供給される。発光制御信号ＳB[k]がアクティブレベルに設定されることで発光制御スイッチＳW1がオン状態に遷移すると、回路群Ｇ[k]のＮ個の発光素子Ｅに駆動電流ＩDRが供給される。他方、発光制御信号ＳB[k]が非アクティブレベルに設定されることで発光制御スイッチＳW1がオフ状態に遷移すると、回路群Ｇ[k］のＮ個の発光素子Ｅに対する駆動電流ＩDRの供給が停止する。
【００２７】
以上のように、回路群Ｇ[k]のＮ個の発光素子Ｅの各々には、発光制御信号ＳB[k]のパルス幅（デューティ比）に応じた時間長の発光期間にて駆動電流ＩDRが供給される。つまり、発光制御信号ＳB[k]は、回路群Ｇ[k]の各発光素子Ｅの発光期間の時間長を指定する信号として機能する。発光期間は、選択回路４４によるＮ個の単位回路Ｕの選択から次回の選択の開始までの期間内に設定される。
【００２８】
図６は、駆動回路２２[1]〜２２[K]の各々における第２処理回路４２のブロック図である。図６においては第ｋ番目の駆動回路２２[k]の第２処理回路４２が代表的に図示されている。図１および図６に示すように、制御回路３０は、相異なる回路群Ｇ[k]に対応するＫ個の補正値Ｂ[1]〜Ｂ[K]を順次に駆動回路２２[1]〜２２[K]の各々に供給する。制御回路３０による補正値Ｂ[1]〜Ｂ[K]の供給は、例えば発光装置１００の電源が投入された直後に実行される。
【００２９】
図６に示すように、駆動回路２２[1]〜２２[K]の各々の第２処理回路４２は、記憶回路６２と信号生成回路６４とを含んで構成される。駆動回路２２[k]の第２処理回路４２の記憶回路６２は、制御回路３０から供給される補正値Ｂ[k]を記憶する。書換え可能な記録媒体が記憶回路６２として好適であるが、補正値Ｂ[k]を書換え不能に記憶する記録媒体を記憶回路６２として採用することも可能である。
【００３０】
信号生成回路６４は、補正値Ｂ[k]に応じたパルス幅（デューティ比）の発光制御信号ＳB[k]を生成する。したがって、回路群Ｇ[k]内のＮ個の発光素子Ｅの各々には、補正値Ｂ[k]に応じた時間長の発光期間にわたって駆動電流ＩDRが供給される。発光素子Ｅの光量は駆動電流ＩDRの電流値（発光素子Ｅの輝度）と発光期間の時間長とで決定されるから、各発光素子Ｅの光量は、補正値Ｂ[1]〜Ｂ[K]に応じて回路群Ｇ[k]毎に個別に調整される。
【００３１】
図５の部分(B)における特性ＦB2は、補正値Ａ[1]〜Ａ[N]に応じた駆動電流ＩDRの電流値の補正に加えて、補正値Ｂ[1]〜Ｂ[K]に応じた発光期間の時間長の補正を実行したときの各発光素子Ｅの光量を意味する。図５の部分(B)には、部分(A)の特性ＦB1（補正値Ａ[1]〜Ａ[N]に応じた駆動電流ＩDRの電流値の補正のみを実行した場合）が破線で併記されている。特性ＦB2に示すように、補正値Ｂ[1]〜Ｂ[K]の各々は、回路群Ｇ[k]の各単位回路Ｕに同じ階調（点灯）が指定されたときの各発光素子Ｅの光量がＫ個の回路群Ｇ[1]〜Ｇ[K]で目標値ＬBに近似する（理想的には合致する）ように、例えば駆動回路２２[1]〜２２[K]の各々に関する電気的な特性に応じて実験的または統計的に選定される。所定の電位の階調信号ＳA[n]を供給したときの各発光素子Ｅの光量が小さい回路群Ｇ[k]の補正値Ｂ[k]ほど大きい数値（すなわち、発光期間の時間長を増加させる数値）に設定される。
【００３２】
以上の形態においては、単位回路Ｕ毎の補正値Ａ[k]（Ａ[1]〜Ａ[N]）に応じた駆動電流ＩDRの電流値の補正に加えて、回路群Ｇ[k]毎の補正値Ｂ[k]（Ｂ[1]〜Ｂ[K]）に応じた発光期間の時間長の補正が実行される。したがって、回路群Ｇ[K]内の各発光素子Ｅ間の光量の誤差だけではなく、各回路群Ｇ[k]間の発光素子Ｅの光量の誤差（すなわち、駆動回路２２[k]毎の発光素子Ｅの光量の誤差）も低減することが可能である。
【００３３】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３４】
図７は、駆動回路２２[k]における第２処理回路４２のブロック図である。図７に示すように、記憶回路６２は、回路群Ｇ[k]について複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）を記憶する。すなわち、駆動回路部２０の全体では回路群Ｇ[1]〜Ｇ[K]の各々について複数の第２補正値Ｂ[k]が保持される。選択回路６６は、記憶回路６２に格納された複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）の何れかを制御回路３０からの指示に応じて選択する。信号生成回路６４は、選択回路６６が選択した補正値Ｂ[k]に応じたパルス幅（デューティ比）の発光制御信号ＳB[k]を生成して制御線１４[k]に出力する。
【００３５】
制御回路３０は、例えば、画像形成装置による画像の形成に影響する各種の要因に応じて選択回路６６に補正値Ｂ[k]を指示する。画像の形成に影響する要因としては、例えば、画像形成装置による画像形成の速度（印刷品質），画像形成に使用される用紙の種類，画像の濃度，または画像形成装置が動作する環境の温度などがある。例えば、制御回路３０は、以上の条件を指定する利用者からの操作に応じて回路群Ｇ[1]〜Ｇ[K]の各々について補正値Ｂ[k]を指示する。
【００３６】
以上のように、選択回路６６が選択した補正値Ｂ[k]に応じて発光制御信号ＳB[1]〜ＳB[K]の各々のパルス幅（素子群Ｇ[1]〜Ｇ[K]の各々の発光期間）が設定されるから、各発光素子Ｅに同じ階調（点灯）が指示された場合の各発光素子Ｅの光量は可変に制御される。例えば、図８に示すように、用紙Ａの使用時には各回路群Ｇ[k]の発光素子Ｅの光量が目標値Ｌ1に設定され、用紙Ａとは性質が異なる用紙Ｂの使用時には各回路群Ｇ[k]の発光素子Ｅの光量が目標値Ｌ2に設定されるという具合である。
【００３７】
以上の形態においても第１実施形態と同様の効果が実現される。更に、各回路群Ｇ[k]の発光期間の時間長の選定に複数の補正値Ｂ[k]が選択的に適用されるから、実際の使用の条件に適した画像形成が可能となる。なお、画像形成の条件に応じて各発光素子Ｅの光量を可変に制御するという作用は、例えば第１処理回路４１の記憶回路５２に格納された補正値Ａ[1]〜Ａ[N]を可変に制御するという構成（以下「対比例」という）でも実現される。しかし、対比例においては、単位回路Ｕ毎のＮ個の補正値Ａ[1]〜Ａ[N]の集合を画像形成の複数の条件の各々について記憶回路５２に保持する必要があるから、記憶回路５２に必要な容量が増大するという問題がある。第２実施形態においては、発光期間の時間長（発光制御信号ＳB[k]のパルス幅）を指定する複数の補正値Ｂ[k]が回路群Ｇ[k]毎に記憶回路６２に保持されるから、対比例と比較して駆動回路部２０に必要な記憶容量を削減できる（更には駆動回路部２０の規模が縮小される）という利点がある。
【００３８】
＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る発光装置１００のブロック図である。制御回路３０は、記憶回路３２と補正回路３４とを含んで構成される。記憶回路３２は、Ｋ個の回路群Ｇ[1]〜Ｇ[K]の各々についてＮ個の補正値Ａ[1]〜Ａ[N]を記憶する。つまり、記憶回路３２は、第１実施形態におけるＫ個の駆動回路２２[1]〜２２[K]の記憶回路５２を併合した要素に相当する。
【００３９】
補正回路３４は、Ｋ個の回路群Ｇ[1]〜Ｇ[K]の各々について、階調データＤ1[1]〜Ｄ1[N]と記憶回路３２内の当該回路群Ｇ[k]の補正値Ａ[1]〜Ａ[N]とから階調データＤ2[1]〜Ｄ2[N]を生成する。階調データＤ1[k]と補正値Ａ[k]とから階調データＤ2[k]を生成する方法は第１実施形態の補正回路５４２と同様である。回路群Ｇ[k]に対応する補正後の階調データＤ2[1]〜Ｄ2[N]は駆動回路２２[k]の第１処理回路４１に供給される。駆動回路２２[k]の第１処理回路４１は、階調データＤ2[n]のＤ/Ａ変換で階調信号ＳA[n]を生成する。第２処理回路４２の構成や動作は第１実施形態と同様である。
【００４０】
以上の構成においては、駆動回路２２[1]〜２２[K]の各々における第１処理回路４１に図４の記憶回路５２や補正回路５４２が不要となるから、駆動回路部２０の規模の縮小や構成の簡素化が実現されるという利点がある。なお、第３実施形態においては複数のビットの階調データＤ2[n]を制御回路３０から各駆動回路２２[k]に転送する必要があるのに対し、第１実施形態において制御回路３０から各駆動回路２２[k]に転送されるのは１ビット（点灯／消灯）の階調データＤ1[n]である。したがって、制御回路３０から各駆動回路２２[k]へのデータの転送量を削減する（更には確実な転送を可能にする）という観点からすると、第３実施形態よりも第１実施形態が好適である。また、以上においては第１実施形態を基礎として第３実施形態を説明したが、複数の補正値Ｂ[k]を選択的に適用する第２実施形態の構成は第３実施形態にも同様に適用される。
【００４１】
＜Ｄ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は併合され得る。
【００４２】
（１）変形例１
第１実施形態および第２実施形態においては、駆動回路２２[1]〜２２[K]の各々に独立して記憶回路５２を配置したが、複数（Ｋ・Ｎ個）の単位回路Ｕの各々の補正値Ａ[n]を単一の記憶回路に格納した構成も採用される。駆動回路２２[1]〜２２[K]の各々における第１処理回路４１の補正回路５４２は、当該記憶回路内の補正値Ａ[n]を利用して階調信号ＳA[n]を生成する。同様に、回路群Ｇ[1]〜Ｇ[K]の補正値Ｂ[1]〜Ｂ[K]を単一の記憶回路に格納した構成も採用される。各駆動回路２２[k]における第２処理回路４２の信号生成回路６４は、当該記憶回路に格納された補正値Ｂ[k]に応じた発光制御信号ＳB[k]を生成する。以上の例示から理解されるように、記憶回路５２や記憶回路６２が回路群Ｇ[k]毎（駆動回路２２[k]毎）に独立に配置された構成は本発明において必須ではない。
【００４３】
（２）変形例２
以上の各形態においては回路群Ｇ[k]のＮ個の単位回路Ｕに対して階調信号ＳA[1]〜ＳA[N]を時分割で供給したが、図１０に示すように、駆動回路２２[k]の第１処理回路４１が回路群Ｇ[k]のＮ個の単位回路Ｕに対して並列に階調信号ＳA[1]〜ＳA[N]を出力する構成も採用される。図１０の構成においては、図２の選択スイッチＳW2が単位回路Ｕから省略される。
【００４４】
（３）変形例３
以上の各形態においては、画像形成装置の露光装置として好適な発光装置１００を例示したが、複数の単位回路Ｕ（発光素子Ｅ）を行列状に配列した発光装置を表示装置として利用することも可能である。駆動回路２２[k]の第２処理回路４２は、行単位で発光制御信号ＳB[k]を生成して各行の単位回路Ｕの発光制御スイッチＳW1に出力する。
【００４５】
（４）変形例４
補正値Ａ[1]〜Ａ[N]を適用した補正の方法は以上の例示に限定されない。例えば、階調データＤ1[n]と補正値Ａ[n]とを適用した所定の演算（例えば、階調データＤ1[n]と補正値Ａ[n]との加減算や乗除算）で補正後の階調データＤ2[n]を生成する構成が採用される。したがって、階調データＤ1[n]は、点灯および消灯の何れかを指定する１ビットである必要はなく、複数の階調の何れかを指定する複数のビットでも構成され得る。
【００４６】
（５）変形例５
第２実施形態においてはＫ個の駆動回路２２[1]〜２２[K]の各々に選択回路６６を設置したが、選択回路６６の処理を制御回路３０が担当する構成も好適である。すなわち、制御回路３０は、Ｋ個の回路群Ｇ[1]〜Ｇ[K］の各々について複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）を記憶し、複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）の何れかを回路群Ｇ[k]毎に駆動回路２２[k]の第２処理回路４２に指示する。第２処理回路４２の信号生成回路６４は、第１実施形態と同様に、制御回路３０から指示された補正値Ｂ[k］に応じた発光制御信号ＳB[k]を生成する。以上の例示から理解されるように、本発明における「選択手段」は、第２実施形態にて駆動回路２２[k]毎に設置されたＫ個の選択回路６６の集合と、変形例５における制御回路３０のうち回路群Ｇ[k]毎に補正値Ｂ[k]を選択する要素との双方を含む概念である。
【００４７】
（６）変形例６
有機ＥＬ素子は発光素子Ｅの例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を利用した発光装置にも以上の各形態と同様に本発明が適用される。すなわち、本発明における発光素子は、電気エネルギの供給で発光する被駆動素子（典型的には電流駆動型の自発光素子）として包括される。
【００４８】
＜Ｅ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１１は、以上の各形態の発光装置１００を露光装置として利用した電子機器（画像形成装置）の模式図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の各形態に係る４個の発光装置１００（１００K，１００C，１００M，１００Y）と、各発光装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。各発光装置１００は、当該発光装置１００に対応した感光体ドラム７０の被露光面７０A（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。
【００４９】
図１１に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。
【００５０】
各感光体ドラム７０の周囲には、発光装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の被露光面７０Aを一様に帯電させる。この帯電した被露光面７０Aを各発光装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像材（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。
【００５１】
以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。
【００５２】
用紙（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によって用紙７５の片面に転写（二次転写）され、定着ローラ対７８を通過することで用紙７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着された用紙７５を排出する。
【００５３】
以上に例示した画像形成装置は有機ＥＬ素子を光源として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも発光装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラム７０から用紙に対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも発光装置１００を利用することが可能である。
【００５４】
なお、発光素子Ｅを行列状に配列した発光装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。
【符号の説明】
【００５５】
１００……発光装置、１０……基板、１２[k]……信号線、１４[k]……制御線、２０……駆動回路部、２２[1]〜２２[K]……駆動回路、３０……制御回路、Ｇ[1]〜Ｇ[K]……回路群、Ｕ……単位回路、Ｅ……発光素子、ＴDR……駆動トランジスタ、ＳW1……発光制御スイッチ、ＳW2……選択スイッチ、４１……第１処理回路、４２……第２処理回路、４４……選択回路、３２，５２，６２……記憶回路、５４……信号生成回路、５４２，３４……補正回路、５４４……Ｄ/Ａ変換器、６４……信号生成回路、６６……選択回路。
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electroluminescence）素子などの発光素子を制御する技術に関する。
【背景技術】
【０００２】
複数の発光素子を配列した発光装置においては、発光素子の光量（階調）の誤差が問題となる。特許文献１や特許文献２には、発光素子に供給される駆動電流の電流値を各発光素子の実際の特性に応じて補正する技術が開示されている。また、特許文献１や特許文献３には、発光素子に駆動電流を供給する時間長を各発光素子の実際の特性に応じて補正する技術が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００５−１０３９１４号公報
【特許文献２】特開２００５− ８１６９６号公報
【特許文献３】特開２００５−１０３８１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、複数の駆動回路（例えばＩＣチップ）を各発光素子の駆動に利用する場合がある。例えば、感光体ドラムなどの像担持体の露光のために電子写真方式の画像形成装置に利用される発光装置（光ヘッド）においては、直線状に配列された多数の発光素子を駆動する複数の駆動回路が各発光素子の配列に沿って配置される。
【０００５】
しかし、以上のように複数の駆動回路を利用した構成では、駆動回路の特性や駆動回路に接続される配線の特性が駆動回路毎に相違する。したがって、各発光素子の光量が合致するように駆動電流を各発光素子の特性に応じて補正しても、実際の発光素子の光量が駆動回路毎に相違する可能性がある。以上の事情を考慮して、本発明は、駆動回路毎の発光素子の光量の誤差を低減することを目的とする。
【課題を解決するための手段】
【０００６】
以上の課題を解決するために、本発明の発光装置は、複数の単位回路と、複数の単位回路を区分した各回路群に対応する複数の駆動回路と、単位回路毎に第１補正値を記憶する第１記憶手段と、回路群毎に第２補正値を記憶する第２記憶手段とを具備し、複数の単位回路の各々は、駆動電流の供給で発光する発光素子と、階調信号に応じた電流値の駆動電流を生成する駆動トランジスタと、発光制御信号が指定する時間長の発光期間にて発光素子に対する駆動電流の供給を制御する発光制御スイッチとを含み、複数の駆動回路の各々は、当該駆動回路に対応する回路群の各単位回路に対して、当該単位回路に指定された階調と当該単位回路の第１補正値とに応じた階調信号を出力する第１信号生成回路と、当該駆動回路に対応する回路群の各単位回路に対して、当該回路群の第２補正値に応じた時間長を指定する発光制御信号を出力する第２信号生成回路とを含む。
【０００７】
以上の構成においては、単位回路毎の第１補正値に応じた駆動電流の電流値の補正に加えて、回路群毎（駆動回路毎）の第２補正値に応じた発光期間の時間長の補正が実行される。したがって、回路群内の各発光素子間の光量の誤差に加えて、各回路群間の発光素子の光量の誤差（すなわち、駆動回路毎の発光素子の光量の誤差）も低減することが可能である。
【０００８】
本発明の好適な態様において、複数の回路群のうちの一の回路群の単位回路と他の回路群の単位回路とに同じ階調が指定された場合に、発光素子の光量が一の回路群と他の回路群とで一致するように、一の回路群の第２補正値と他の回路群の第２補正値とは個別に設定される。以上の態様においては、各発光素子の光量を一の回路群と他の回路群とで充分に近似させる（理想的には合致させる）ことが可能である。なお、各発光素子の光量が「一致する」とは、各発光素子の光量が完全に一致する場合のほか、各発光素子の光量が実質的に一致する場合も含む。各発光素子の光量が完全には一致しない場合でも、発光装置が生成する画像の利用者に各発光素子の光量の相違が利用者に認識されない程度であれば、各発光素子の光量は実質的に一致すると言える。
【０００９】
本発明の好適な態様において、第２記憶手段は、回路群毎に複数の第２補正値を記憶し、複数の第２補正値の何れかを回路群毎に選択する選択手段を具備し、複数の駆動回路の各々における第２信号生成回路は、当該駆動回路に対応する回路群について選択手段が選択した第２補正値に応じた時間長を指定する発光制御信号を出力する。以上の態様においては、発光制御信号の生成に適用される第２補正値が複数の候補から選択されるから、各発光素子の光量の大小を容易に制御できるという利点がある。
【００１０】
本発明の好適な態様において、複数の駆動回路の各々は別個の集積回路で構成され、第１信号生成回路は、発光素子の点灯または消灯を指示する１ビットの第１階調データを、第１補正値を適用した補正で複数のビットの第２階調データに変換する補正回路と、補正回路による処理後の第２階調データから階調信号を生成するＤ/Ａ変換器とを含む。以上の態様においては、駆動回路を構成する集積回路内で１ビットの第１階調データが複数のビットの第２階調データに変換されるから、外部で第２階調データを生成してから各駆動回路に供給する構成と比較して、駆動回路に対するデータの転送量を削減することが可能である。
【００１１】
本発明に係る発光装置は各種の電子機器に利用される。本発明に係る電子機器の典型例は、以上の各態様に係る発光装置を感光体ドラムなどの像担持体の露光に利用した電子写真方式の画像形成装置である。画像形成装置は、露光で潜像が形成される像担持体と、像担持体を露光する本発明の発光装置と、像担持体の潜像に対する現像剤（例えばトナー）の付加によって顕像を形成する現像器とを含む。もっとも、本発明に係る発光装置の用途は像担持体の露光に限定されない。例えば、発光素子を行列状に配列した発光装置は、パーソナルコンピュータや携帯電話機など各種の電子機器の表示装置として利用される。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施形態に係る発光装置のブロック図である。
【図２】回路群および駆動回路のブロック図である。
【図３】第１処理回路による各発光素子の光量の補正について説明するための概念図である。
【図４】第１処理回路のブロック図である。
【図５】第２処理回路による各発光素子の光量の補正について説明するための概念図である。
【図６】第２処理回路のブロック図である。
【図７】第２実施形態における第２処理回路のブロック図である。
【図８】第２実施形態における発光素子の光量について説明するための概念図である。
【図９】第３実施形態に係る発光装置のブロック図である。
【図１０】変形例に係る回路群および駆動回路のブロック図である。
【図１１】電子機器（画像形成装置）の縦断面図である。
【発明を実施するための形態】
【００１３】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る発光装置１００のブロック図である。発光装置１００は、像担持体を露光する露光装置（光ヘッド）として電子写真方式の画像形成装置に利用される。図１に示すように、発光装置１００は、基板１０の面上に形成されてＸ方向に配列する複数（Ｋ・Ｎ個）の単位回路Ｕと、各単位回路Ｕを駆動する駆動回路部２０と、駆動回路部２０を制御する制御回路３０とを具備する（ＫおよびＮは自然数）。
【００１４】
複数の単位回路Ｕは、相隣接するＮ個を単位としてＫ個の回路群Ｇ[1]〜Ｇ[K]に区分される。駆動回路部２０は、相異なる回路群Ｇ[k]（ｋ＝１〜Ｋ）に対応するＫ個の駆動回路２２[1]〜２２[K]を含んで構成される。第ｋ番目の駆動回路２２[k]は、当該駆動回路２２[k]に対応する回路群Ｇ[k]のＮ個の単位回路Ｕを駆動する。駆動回路２２[1]〜２２[K]は、集積回路（ＩＣチップ）の形態で基板１０の面上に実装される。ただし、基板１０の面上に各単位回路Ｕとともに形成された能動素子（例えば薄膜トランジスタ）でＫ個の駆動回路２２[1]〜２２[K]を構成した態様も採用される。
【００１５】
図２は、回路群Ｇ[1]〜Ｇ[K]および駆動回路２２[1]〜２２[K]のブロック図である。図２では第ｋ番目の回路群Ｇ[k]および駆動回路２２[k]が代表的に図示されている。図２に示すように、回路群Ｇ[k]の各単位回路Ｕは、発光素子Ｅと駆動トランジスタＴDRと発光制御スイッチＳW1と選択スイッチＳW2とを含んで構成される。駆動トランジスタＴDRと発光制御スイッチＳW1と選択スイッチＳW2とは、例えば基板１０の面上に形成された任意の導電型の薄膜トランジスタで構成される。
【００１６】
発光素子Ｅは、駆動電流ＩDRの供給で発光する。陽極と陰極との間に有機ＥＬ材料の発光層を介在させた有機ＥＬ素子が発光素子Ｅとして好適に採用される。駆動トランジスタＴDRは、駆動電流ＩDRの電流値を自身のゲートの電位に応じて制御する。
【００１７】
発光制御スイッチＳW1は、駆動電流ＩDRの経路上（図２では駆動トランジスタＴDRと発光素子Ｅとの間）に配置され、発光素子Ｅに対する駆動電流ＩDRの供給の可否を制御する。回路群Ｇ[k]内のＮ個の単位回路Ｕの各々における発光制御スイッチＳW1のゲートは共通の制御線１４[k]に接続される。選択スイッチＳW2は、駆動トランジスタＴDRのゲートと信号線１２[k]との間に介在して両者の電気的な接続（導通／非導通）を制御する。信号線１２[k]および制御線１４[k]は回路群Ｇ[k]毎（駆動回路２２[k]）毎)に形成される。
【００１８】
図２に示すように、駆動回路２２[1]〜２２[K]の各々は、第１処理回路４１と第２処理回路４２と選択回路４４とを含んで構成される。駆動回路２２[k]の第１処理回路４１は、回路群Ｇ[k]のＮ個の単位回路Ｕの各々の階調を指定する階調信号ＳA[1]〜ＳA[N]を信号線１２[k]に時分割で出力する。
【００１９】
選択回路４４は、回路群Ｇ[k]のＮ個の単位回路Ｕの各々における選択スイッチＳW2のゲートに選択信号ＳEL[1]〜ＳEL[N]を供給する。選択信号ＳEL[1]〜ＳEL[N]は所定の順番で択一的にアクティブレベルに設定される。具体的には、回路群Ｇ[k]のうち第ｎ番目の単位回路Ｕに供給される選択信号ＳEL[n]は、信号線１２[k]に階調信号ＳA[n]が供給される期間にてアクティブレベル（選択スイッチＳW2を導通させるレベル）に設定される。したがって、回路群Ｇ[k]の第ｎ番目の単位回路Ｕにおける駆動トランジスタＴDRのゲートには、信号線１２[k]と当該単位回路Ｕの選択スイッチＳW2とを介して階調信号ＳA[n]が供給される。すなわち、第ｎ番目の単位回路Ｕの発光素子Ｅは、階調信号ＳA[n]に応じた輝度で発光する。
【００２０】
図３の部分(A)における特性ＦA1は、階調信号ＳA[1]〜ＳA[N]を共通の電位に設定した場合に駆動トランジスタＴDRが生成する駆動電流ＩDRを所定の時間長にわたって供給した場合の各発光素子Ｅの光量（すなわち、輝度の時間積分値に相当する発光パワー）を意味する。各発光素子Ｅの電気的または光学的な特性には誤差が存在するから、階調信号ＳA[1]〜ＳA[N]を共通の電位に設定した場合でも、特性ＦA1に示すように各発光素子Ｅの光量は完全には合致しない。そこで、図２の第１処理回路４１は、以下に詳述するように、共通の階調が指定された場合の各発光素子Ｅの光量が回路群Ｇ[k]内のＮ個の単位回路Ｕで近似する（理想的には合致する）ように階調信号ＳA[1]〜ＳA[N]を生成する。
【００２１】
図４は、駆動回路２２[1]〜２２[K]の各々における第１処理回路４１のブロック図である。図４においては第ｋ番目の駆動回路２２[k]の第１処理回路４１が代表的に図示されている。図１および図４に示すように、駆動回路２２[k]の第１処理回路４１には、回路群Ｇ[k]のＮ個の単位回路Ｕの階調を指定する階調データＤ1[1]〜Ｄ1[N]が制御回路３０から順次に供給される。１個の単位回路Ｕの階調データＤ1[n]は、当該単位回路Ｕ内の発光素子Ｅの点灯または消灯を指示する１ビットのデータである。
【００２２】
図４に示すように、駆動回路２２[1]〜２２[K]の各々の第１処理回路４１は、記憶回路５２と信号生成回路５４とを含んで構成される。駆動回路２２[k]における第１処理回路４１の記憶回路５２は、回路群Ｇ[k]のＮ個の単位回路Ｕに対応するＮ個の補正値Ａ[1]〜Ａ[N]の集合（ルックアップテーブル）を記憶する。補正値Ａ[1]〜Ａ[N]を書換え可能に記憶する記録媒体（例えばEEPROM）が記憶回路５２として好適であるが、書換え不能な記録媒体も記憶回路５２として採用され得る。
【００２３】
図４の信号生成回路５４は、階調データＤ1[n]と補正値Ａ[n]とに応じて階調信号ＳA[n]を生成する。図４に示すように、信号生成回路５４は、補正回路５４２とＤ/Ａ変換器５４４とを含んで構成される。補正回路５４２は、補正値Ａ[n]を利用した階調データＤ1[n]の補正で階調データＤ2[n]を生成する。階調データＤ2[n]は、駆動電流ＩDRの電流値（階調信号ＳA[n]の電位）を複数のビット（例えば10ビット）で指定するデータである。具体的には、補正回路５４２は、階調データＤ1[n]が発光素子Ｅの点灯を指示する場合には補正値Ａ[n]を階調データＤ2[n]として出力し、階調データＤ1[n]が発光素子Ｅの消灯を指示する場合には最低の階調値を指定する階調データＤ2[n]（例えば、駆動電流ＩDRの電流値をゼロに設定する数値）を出力する。Ｄ/Ａ変換器５４４は、階調データＤ2[1]〜Ｄ2[N]を順次にＤ/Ａ変換することで階調信号ＳA[1]〜ＳA[N]を生成して信号線１２[k]に出力する。
【００２４】
図３の部分(B)における特性ＦA2は、補正値Ａ[1]〜Ａ[N]を利用した補正後の階調信号ＳA[1]〜ＳA[N]を各単位回路Ｕに供給したときの各発光素子Ｅの光量を意味する。図３の部分(B)には部分(A)の特性ＦA1が破線で併記されている。特性ＦA2に示すように、補正値Ａ[1]〜Ａ[N]の各々は、同じ階調（点灯）を指定する階調データＤ1[1]〜Ｄ1[N]の補正後の階調データＤ2[1]〜Ｄ2[N]（階調信号ＳA[1]〜ＳA[N]）に応じた駆動電流ＩDRを相等しい時間長にわたって回路群Ｇ[k]のＮ個の発光素子Ｅに供給した場合に、Ｎ個の発光素子Ｅの光量が目標値ＬAに近似する（理想的には合致する）ように、各発光素子Ｅの電流と光量との関係に応じて実験的または統計的に選定される。例えば、所定の電流値の駆動電流ＩDRを供給したときの光量が小さい発光素子Ｅの補正値Ａ[n]ほど大きい数値（すなわち、駆動電流ＩDRの電流値を増加させる数値）に設定される。補正値Ａ[k]〜Ａ[N]は、回路群Ｇ[1]〜Ｇ[K]の各々について個別に設定されたうえで駆動回路２２[1]〜２２[K]の各々の記憶回路５２に格納される。
【００２５】
以上のように補正値Ａ[1]〜Ａ[N]を適用した駆動電流ＩDRの電流値の補正で、回路群Ｇ[k]内のＮ個の単位回路Ｕの発光素子Ｅについては光量の差異（バラツキ）を充分に抑制することが可能である。しかし、駆動回路２２[1]〜２２[N］の各々における回路や配線の電気的な特性には誤差が存在する。例えば、Ｄ/Ａ変換器５４４が階調信号ＳA[1]〜ＳA[N]の生成に使用する基準電位は各駆動回路２２[k]の位置（基準電位が供給される経路長）に応じて駆動回路２２[1]〜２２[N]の各々で相違し得る。したがって、回路群Ｇ[k]内のＮ個の発光素子Ｅの光量が第１処理回路４１による補正で充分に均一化されたとしても、図５の部分(A)における特性ＦB1に示すように、発光素子Ｅの光量は回路群Ｇ[1]〜Ｇ[K]の各々で相違する可能性がある。そこで、本実施形態においては、発光素子Ｅに駆動電流ＩDRを供給する期間（以下「発光期間」という）の時間長を回路群Ｇ[k]毎に個別に調整することで、回路群Ｇ[1]〜Ｇ[K]の各々における発光素子Ｅの光量の誤差を低減する。図２の駆動回路２２[k]における第２処理回路４２は、以下に詳述するように、自身に対応する回路群Ｇ[k]の発光期間の時間長を他の回路群Ｇ[k]から独立して調整する。
【００２６】
図２に示すように、駆動回路２２[k]の第２処理回路４２は、発光制御信号ＳB[k]を制御線１４[k]に供給する。したがって、回路群Ｇ[k]のＮ個の単位回路Ｕの各々における発光制御スイッチＳW1のゲートには信号線１２[k]から共通の発光制御信号ＳB[k]が供給される。発光制御信号ＳB[k]がアクティブレベルに設定されることで発光制御スイッチＳW1がオン状態に遷移すると、回路群Ｇ[k]のＮ個の発光素子Ｅに駆動電流ＩDRが供給される。他方、発光制御信号ＳB[k]が非アクティブレベルに設定されることで発光制御スイッチＳW1がオフ状態に遷移すると、回路群Ｇ[k］のＮ個の発光素子Ｅに対する駆動電流ＩDRの供給が停止する。
【００２７】
以上のように、回路群Ｇ[k]のＮ個の発光素子Ｅの各々には、発光制御信号ＳB[k]のパルス幅（デューティ比）に応じた時間長の発光期間にて駆動電流ＩDRが供給される。つまり、発光制御信号ＳB[k]は、回路群Ｇ[k]の各発光素子Ｅの発光期間の時間長を指定する信号として機能する。発光期間は、選択回路４４によるＮ個の単位回路Ｕの選択から次回の選択の開始までの期間内に設定される。
【００２８】
図６は、駆動回路２２[1]〜２２[K]の各々における第２処理回路４２のブロック図である。図６においては第ｋ番目の駆動回路２２[k]の第２処理回路４２が代表的に図示されている。図１および図６に示すように、制御回路３０は、相異なる回路群Ｇ[k]に対応するＫ個の補正値Ｂ[1]〜Ｂ[K]を順次に駆動回路２２[1]〜２２[K]の各々に供給する。制御回路３０による補正値Ｂ[1]〜Ｂ[K]の供給は、例えば発光装置１００の電源が投入された直後に実行される。
【００２９】
図６に示すように、駆動回路２２[1]〜２２[K]の各々の第２処理回路４２は、記憶回路６２と信号生成回路６４とを含んで構成される。駆動回路２２[k]の第２処理回路４２の記憶回路６２は、制御回路３０から供給される補正値Ｂ[k]を記憶する。書換え可能な記録媒体が記憶回路６２として好適であるが、補正値Ｂ[k]を書換え不能に記憶する記録媒体を記憶回路６２として採用することも可能である。
【００３０】
信号生成回路６４は、補正値Ｂ[k]に応じたパルス幅（デューティ比）の発光制御信号ＳB[k]を生成する。したがって、回路群Ｇ[k]内のＮ個の発光素子Ｅの各々には、補正値Ｂ[k]に応じた時間長の発光期間にわたって駆動電流ＩDRが供給される。発光素子Ｅの光量は駆動電流ＩDRの電流値（発光素子Ｅの輝度）と発光期間の時間長とで決定されるから、各発光素子Ｅの光量は、補正値Ｂ[1]〜Ｂ[K]に応じて回路群Ｇ[k]毎に個別に調整される。
【００３１】
図５の部分(B)における特性ＦB2は、補正値Ａ[1]〜Ａ[N]に応じた駆動電流ＩDRの電流値の補正に加えて、補正値Ｂ[1]〜Ｂ[K]に応じた発光期間の時間長の補正を実行したときの各発光素子Ｅの光量を意味する。図５の部分(B)には、部分(A)の特性ＦB1（補正値Ａ[1]〜Ａ[N]に応じた駆動電流ＩDRの電流値の補正のみを実行した場合）が破線で併記されている。特性ＦB2に示すように、補正値Ｂ[1]〜Ｂ[K]の各々は、回路群Ｇ[k]の各単位回路Ｕに同じ階調（点灯）が指定されたときの各発光素子Ｅの光量がＫ個の回路群Ｇ[1]〜Ｇ[K]で目標値ＬBに近似する（理想的には合致する）ように、例えば駆動回路２２[1]〜２２[K]の各々に関する電気的な特性に応じて実験的または統計的に選定される。所定の電位の階調信号ＳA[n]を供給したときの各発光素子Ｅの光量が小さい回路群Ｇ[k]の補正値Ｂ[k]ほど大きい数値（すなわち、発光期間の時間長を増加させる数値）に設定される。
【００３２】
以上の形態においては、単位回路Ｕ毎の補正値Ａ[k]（Ａ[1]〜Ａ[N]）に応じた駆動電流ＩDRの電流値の補正に加えて、回路群Ｇ[k]毎の補正値Ｂ[k]（Ｂ[1]〜Ｂ[K]）に応じた発光期間の時間長の補正が実行される。したがって、回路群Ｇ[K]内の各発光素子Ｅ間の光量の誤差だけではなく、各回路群Ｇ[k]間の発光素子Ｅの光量の誤差（すなわち、駆動回路２２[k]毎の発光素子Ｅの光量の誤差）も低減することが可能である。
【００３３】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。
【００３４】
図７は、駆動回路２２[k]における第２処理回路４２のブロック図である。図７に示すように、記憶回路６２は、回路群Ｇ[k]について複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）を記憶する。すなわち、駆動回路部２０の全体では回路群Ｇ[1]〜Ｇ[K]の各々について複数の第２補正値Ｂ[k]が保持される。選択回路６６は、記憶回路６２に格納された複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）の何れかを制御回路３０からの指示に応じて選択する。信号生成回路６４は、選択回路６６が選択した補正値Ｂ[k]に応じたパルス幅（デューティ比）の発光制御信号ＳB[k]を生成して制御線１４[k]に出力する。
【００３５】
制御回路３０は、例えば、画像形成装置による画像の形成に影響する各種の要因に応じて選択回路６６に補正値Ｂ[k]を指示する。画像の形成に影響する要因としては、例えば、画像形成装置による画像形成の速度（印刷品質），画像形成に使用される用紙の種類，画像の濃度，または画像形成装置が動作する環境の温度などがある。例えば、制御回路３０は、以上の条件を指定する利用者からの操作に応じて回路群Ｇ[1]〜Ｇ[K]の各々について補正値Ｂ[k]を指示する。
【００３６】
以上のように、選択回路６６が選択した補正値Ｂ[k]に応じて発光制御信号ＳB[1]〜ＳB[K]の各々のパルス幅（素子群Ｇ[1]〜Ｇ[K]の各々の発光期間）が設定されるから、各発光素子Ｅに同じ階調（点灯）が指示された場合の各発光素子Ｅの光量は可変に制御される。例えば、図８に示すように、用紙Ａの使用時には各回路群Ｇ[k]の発光素子Ｅの光量が目標値Ｌ1に設定され、用紙Ａとは性質が異なる用紙Ｂの使用時には各回路群Ｇ[k]の発光素子Ｅの光量が目標値Ｌ2に設定されるという具合である。
【００３７】
以上の形態においても第１実施形態と同様の効果が実現される。更に、各回路群Ｇ[k]の発光期間の時間長の選定に複数の補正値Ｂ[k]が選択的に適用されるから、実際の使用の条件に適した画像形成が可能となる。なお、画像形成の条件に応じて各発光素子Ｅの光量を可変に制御するという作用は、例えば第１処理回路４１の記憶回路５２に格納された補正値Ａ[1]〜Ａ[N]を可変に制御するという構成（以下「対比例」という）でも実現される。しかし、対比例においては、単位回路Ｕ毎のＮ個の補正値Ａ[1]〜Ａ[N]の集合を画像形成の複数の条件の各々について記憶回路５２に保持する必要があるから、記憶回路５２に必要な容量が増大するという問題がある。第２実施形態においては、発光期間の時間長（発光制御信号ＳB[k]のパルス幅）を指定する複数の補正値Ｂ[k]が回路群Ｇ[k]毎に記憶回路６２に保持されるから、対比例と比較して駆動回路部２０に必要な記憶容量を削減できる（更には駆動回路部２０の規模が縮小される）という利点がある。
【００３８】
＜Ｃ：第３実施形態＞
図９は、本発明の第３実施形態に係る発光装置１００のブロック図である。制御回路３０は、記憶回路３２と補正回路３４とを含んで構成される。記憶回路３２は、Ｋ個の回路群Ｇ[1]〜Ｇ[K]の各々についてＮ個の補正値Ａ[1]〜Ａ[N]を記憶する。つまり、記憶回路３２は、第１実施形態におけるＫ個の駆動回路２２[1]〜２２[K]の記憶回路５２を併合した要素に相当する。
【００３９】
補正回路３４は、Ｋ個の回路群Ｇ[1]〜Ｇ[K]の各々について、階調データＤ1[1]〜Ｄ1[N]と記憶回路３２内の当該回路群Ｇ[k]の補正値Ａ[1]〜Ａ[N]とから階調データＤ2[1]〜Ｄ2[N]を生成する。階調データＤ1[k]と補正値Ａ[k]とから階調データＤ2[k]を生成する方法は第１実施形態の補正回路５４２と同様である。回路群Ｇ[k]に対応する補正後の階調データＤ2[1]〜Ｄ2[N]は駆動回路２２[k]の第１処理回路４１に供給される。駆動回路２２[k]の第１処理回路４１は、階調データＤ2[n]のＤ/Ａ変換で階調信号ＳA[n]を生成する。第２処理回路４２の構成や動作は第１実施形態と同様である。
【００４０】
以上の構成においては、駆動回路２２[1]〜２２[K]の各々における第１処理回路４１に図４の記憶回路５２や補正回路５４２が不要となるから、駆動回路部２０の規模の縮小や構成の簡素化が実現されるという利点がある。なお、第３実施形態においては複数のビットの階調データＤ2[n]を制御回路３０から各駆動回路２２[k]に転送する必要があるのに対し、第１実施形態において制御回路３０から各駆動回路２２[k]に転送されるのは１ビット（点灯／消灯）の階調データＤ1[n]である。したがって、制御回路３０から各駆動回路２２[k]へのデータの転送量を削減する（更には確実な転送を可能にする）という観点からすると、第３実施形態よりも第１実施形態が好適である。また、以上においては第１実施形態を基礎として第３実施形態を説明したが、複数の補正値Ｂ[k]を選択的に適用する第２実施形態の構成は第３実施形態にも同様に適用される。
【００４１】
＜Ｄ：変形例＞
以上の各形態には様々な変形が加えられる。具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様は併合され得る。
【００４２】
（１）変形例１
第１実施形態および第２実施形態においては、駆動回路２２[1]〜２２[K]の各々に独立して記憶回路５２を配置したが、複数（Ｋ・Ｎ個）の単位回路Ｕの各々の補正値Ａ[n]を単一の記憶回路に格納した構成も採用される。駆動回路２２[1]〜２２[K]の各々における第１処理回路４１の補正回路５４２は、当該記憶回路内の補正値Ａ[n]を利用して階調信号ＳA[n]を生成する。同様に、回路群Ｇ[1]〜Ｇ[K]の補正値Ｂ[1]〜Ｂ[K]を単一の記憶回路に格納した構成も採用される。各駆動回路２２[k]における第２処理回路４２の信号生成回路６４は、当該記憶回路に格納された補正値Ｂ[k]に応じた発光制御信号ＳB[k]を生成する。以上の例示から理解されるように、記憶回路５２や記憶回路６２が回路群Ｇ[k]毎（駆動回路２２[k]毎）に独立に配置された構成は本発明において必須ではない。
【００４３】
（２）変形例２
以上の各形態においては回路群Ｇ[k]のＮ個の単位回路Ｕに対して階調信号ＳA[1]〜ＳA[N]を時分割で供給したが、図１０に示すように、駆動回路２２[k]の第１処理回路４１が回路群Ｇ[k]のＮ個の単位回路Ｕに対して並列に階調信号ＳA[1]〜ＳA[N]を出力する構成も採用される。図１０の構成においては、図２の選択スイッチＳW2が単位回路Ｕから省略される。
【００４４】
（３）変形例３
以上の各形態においては、画像形成装置の露光装置として好適な発光装置１００を例示したが、複数の単位回路Ｕ（発光素子Ｅ）を行列状に配列した発光装置を表示装置として利用することも可能である。駆動回路２２[k]の第２処理回路４２は、行単位で発光制御信号ＳB[k]を生成して各行の単位回路Ｕの発光制御スイッチＳW1に出力する。
【００４５】
（４）変形例４
補正値Ａ[1]〜Ａ[N]を適用した補正の方法は以上の例示に限定されない。例えば、階調データＤ1[n]と補正値Ａ[n]とを適用した所定の演算（例えば、階調データＤ1[n]と補正値Ａ[n]との加減算や乗除算）で補正後の階調データＤ2[n]を生成する構成が採用される。したがって、階調データＤ1[n]は、点灯および消灯の何れかを指定する１ビットである必要はなく、複数の階調の何れかを指定する複数のビットでも構成され得る。
【００４６】
（５）変形例５
第２実施形態においてはＫ個の駆動回路２２[1]〜２２[K]の各々に選択回路６６を設置したが、選択回路６６の処理を制御回路３０が担当する構成も好適である。すなわち、制御回路３０は、Ｋ個の回路群Ｇ[1]〜Ｇ[K］の各々について複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）を記憶し、複数の補正値Ｂ[k]（Ｂ1[k]，Ｂ2[k]，……）の何れかを回路群Ｇ[k]毎に駆動回路２２[k]の第２処理回路４２に指示する。第２処理回路４２の信号生成回路６４は、第１実施形態と同様に、制御回路３０から指示された補正値Ｂ[k］に応じた発光制御信号ＳB[k]を生成する。以上の例示から理解されるように、本発明における「選択手段」は、第２実施形態にて駆動回路２２[k]毎に設置されたＫ個の選択回路６６の集合と、変形例５における制御回路３０のうち回路群Ｇ[k]毎に補正値Ｂ[k]を選択する要素との双方を含む概念である。
【００４７】
（６）変形例６
有機ＥＬ素子は発光素子Ｅの例示に過ぎない。例えば、無機ＥＬ素子やＬＥＤ（Light Emitting Diode）素子などの発光素子を利用した発光装置にも以上の各形態と同様に本発明が適用される。すなわち、本発明における発光素子は、電気エネルギの供給で発光する被駆動素子（典型的には電流駆動型の自発光素子）として包括される。
【００４８】
＜Ｅ：応用例＞
次に、本発明に係る発光装置を利用した電子機器について説明する。図１１は、以上の各形態の発光装置１００を露光装置として利用した電子機器（画像形成装置）の模式図である。画像形成装置は、タンデム型のフルカラー画像形成装置であり、以上の各形態に係る４個の発光装置１００（１００K，１００C，１００M，１００Y）と、各発光装置１００に対応する４個の感光体ドラム７０（７０K，７０C，７０M，７０Y）とを具備する。各発光装置１００は、当該発光装置１００に対応した感光体ドラム７０の被露光面７０A（外周面）と対向するように配置される。なお、各符号の添字「K」「C」「M」「Y」は、黒（Ｋ）、シアン（Ｃ）、マゼンダ（Ｍ）、イエロー（Ｙ）の各顕像の形成に利用されることを意味している。
【００４９】
図１１に示すように、駆動ローラ７１１と従動ローラ７１２とには無端の中間転写ベルト７２が巻回される。４個の感光体ドラム７０は、相互に所定の間隔をあけて中間転写ベルト７２の周囲に配置される。各感光体ドラム７０は、中間転写ベルト７２の駆動に同期して回転する。
【００５０】
各感光体ドラム７０の周囲には、発光装置１００のほかにコロナ帯電器７３１（７３１K，７３１C，７３１M，７３１Y）と現像器７３２（７３２K，７３２C，７３２M，７３２Y）とが配置される。コロナ帯電器７３１は、これに対応する感光体ドラム７０の被露光面７０Aを一様に帯電させる。この帯電した被露光面７０Aを各発光装置１００が露光することで静電潜像が形成される。各現像器７３２は、静電潜像に現像材（トナー）を付着させることで感光体ドラム７０に顕像（可視像）を形成する。
【００５１】
以上のように感光体ドラム７０に形成された各色（黒・シアン・マゼンタ・イエロー）の顕像が中間転写ベルト７２の表面に順次に転写（一次転写）されることでフルカラーの顕像が形成される。中間転写ベルト７２の内側には４個の一次転写コロトロン（転写器）７４（７４K，７４C，７４M，７４Y）が配置される。各一次転写コロトロン７４は、これに対応する感光体ドラム７０から顕像を静電的に吸引することによって、感光体ドラム７０と一次転写コロトロン７４との間隙を通過する中間転写ベルト７２に顕像を転写する。
【００５２】
用紙（記録材）７５は、ピックアップローラ７６１によって給紙カセット７６２から１枚ずつ給送され、中間転写ベルト７２と二次転写ローラ７７との間のニップに搬送される。中間転写ベルト７２の表面に形成されたフルカラーの顕像は、二次転写ローラ７７によって用紙７５の片面に転写（二次転写）され、定着ローラ対７８を通過することで用紙７５に定着される。排紙ローラ対７９は、以上の工程を経て顕像が定着された用紙７５を排出する。
【００５３】
以上に例示した画像形成装置は有機ＥＬ素子を光源として利用しているので、レーザ走査光学系を利用した構成よりも装置が小型化される。なお、以上に例示した以外の構成の画像形成装置にも発光装置１００を適用することができる。例えば、ロータリ現像式の画像形成装置や、中間転写ベルトを使用せずに感光体ドラム７０から用紙に対して直接的に顕像を転写するタイプの画像形成装置、あるいはモノクロの画像を形成する画像形成装置にも発光装置１００を利用することが可能である。
【００５４】
なお、発光素子Ｅを行列状に配列した発光装置は、各種の電子機器の表示装置としても利用される。本発明が適用される電子機器としては、例えば、可搬型のパーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器などがある。
【符号の説明】
【００５５】
１００……発光装置、１０……基板、１２[k]……信号線、１４[k]……制御線、２０……駆動回路部、２２[1]〜２２[K]……駆動回路、３０……制御回路、Ｇ[1]〜Ｇ[K]……回路群、Ｕ……単位回路、Ｅ……発光素子、ＴDR……駆動トランジスタ、ＳW1……発光制御スイッチ、ＳW2……選択スイッチ、４１……第１処理回路、４２……第２処理回路、４４……選択回路、３２，５２，６２……記憶回路、５４……信号生成回路、５４２，３４……補正回路、５４４……Ｄ/Ａ変換器、６４……信号生成回路、６６……選択回路。
【特許請求の範囲】
【請求項１】
複数の単位回路と、
前記複数の単位回路を区分した各回路群に対応する複数の駆動回路と、
前記単位回路毎に第１補正値を記憶する第１記憶手段と、
前記回路群毎に第２補正値を記憶する第２記憶手段とを具備し、
前記複数の単位回路の各々は、
駆動電流の供給で発光する発光素子と、
階調信号に応じた電流値の前記駆動電流を生成する駆動トランジスタと、
発光制御信号が指定する時間長の発光期間にて前記発光素子に対する前記駆動電流の供給を制御する発光制御スイッチとを含み、
前記複数の駆動回路の各々は、
当該駆動回路に対応する前記回路群の前記各単位回路に対して、当該単位回路に指定された階調と当該単位回路の前記第１補正値とに応じた階調信号を出力する第１信号生成回路と、
当該駆動回路に対応する前記回路群の前記各単位回路に対して、当該回路群の前記第２補正値に応じた時間長を指定する前記発光制御信号を出力する第２信号生成回路とを含む
発光装置。
【請求項２】
前記複数の回路群のうちの一の回路群の単位回路と他の回路群の単位回路とに同じ階調が指定された場合に、前記発光素子の光量が前記一の回路群と前記他の回路群とで一致するように、前記一の回路群の第２補正値と前記他の回路群の第２補正値とは個別に設定される
請求項１の発光装置。
【請求項３】
前記第２記憶手段は、前記回路群毎に複数の第２補正値を記憶し、
前記複数の第２補正値の何れかを回路群毎に選択する選択手段を具備し、
前記複数の駆動回路の各々における前記第２信号生成回路は、当該駆動回路に対応する回路群について前記選択手段が選択した第２補正値に応じた時間長を指定する前記発光制御信号を出力する
請求項１または請求項２の発光装置。
【請求項４】
前記複数の駆動回路の各々は別個の集積回路で構成され、
前記第１信号生成回路は、
前記発光素子の点灯または消灯を指示する１ビットの第１階調データを、前記第１補正値を適用した補正で複数のビットの第２階調データに変換する補正回路と、
前記補正回路による処理後の第２階調データから前記階調信号を生成するＤ/Ａ変換器とを含む
請求項１から請求項３の何れかの発光装置。
【請求項５】
請求項１から請求項４の何れかの発光装置を具備する電子機器。
【請求項１】
複数の単位回路と、
前記複数の単位回路を区分した各回路群に対応する複数の駆動回路と、
前記単位回路毎に第１補正値を記憶する第１記憶手段と、
前記回路群毎に第２補正値を記憶する第２記憶手段とを具備し、
前記複数の単位回路の各々は、
駆動電流の供給で発光する発光素子と、
階調信号に応じた電流値の前記駆動電流を生成する駆動トランジスタと、
発光制御信号が指定する時間長の発光期間にて前記発光素子に対する前記駆動電流の供給を制御する発光制御スイッチとを含み、
前記複数の駆動回路の各々は、
当該駆動回路に対応する前記回路群の前記各単位回路に対して、当該単位回路に指定された階調と当該単位回路の前記第１補正値とに応じた階調信号を出力する第１信号生成回路と、
当該駆動回路に対応する前記回路群の前記各単位回路に対して、当該回路群の前記第２補正値に応じた時間長を指定する前記発光制御信号を出力する第２信号生成回路とを含む
発光装置。
【請求項２】
前記複数の回路群のうちの一の回路群の単位回路と他の回路群の単位回路とに同じ階調が指定された場合に、前記発光素子の光量が前記一の回路群と前記他の回路群とで一致するように、前記一の回路群の第２補正値と前記他の回路群の第２補正値とは個別に設定される
請求項１の発光装置。
【請求項３】
前記第２記憶手段は、前記回路群毎に複数の第２補正値を記憶し、
前記複数の第２補正値の何れかを回路群毎に選択する選択手段を具備し、
前記複数の駆動回路の各々における前記第２信号生成回路は、当該駆動回路に対応する回路群について前記選択手段が選択した第２補正値に応じた時間長を指定する前記発光制御信号を出力する
請求項１または請求項２の発光装置。
【請求項４】
前記複数の駆動回路の各々は別個の集積回路で構成され、
前記第１信号生成回路は、
前記発光素子の点灯または消灯を指示する１ビットの第１階調データを、前記第１補正値を適用した補正で複数のビットの第２階調データに変換する補正回路と、
前記補正回路による処理後の第２階調データから前記階調信号を生成するＤ/Ａ変換器とを含む
請求項１から請求項３の何れかの発光装置。
【請求項５】
請求項１から請求項４の何れかの発光装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−２５８０６５（Ｐ２０１０−２５８０６５Ａ）
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願番号】特願２００９−１０３７１０（Ｐ２００９−１０３７１０）
【出願日】平成２１年４月２２日（２００９．４．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年１１月１１日（２０１０．１１．１１）
【国際特許分類】
【出願日】平成２１年４月２２日（２００９．４．２２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]