発振回路、圧電発振器および発振回路の制御方法
【課題】 インバータの閾値電圧が可変可能であり、発振段回路内に生じたノイズに影響されることなく圧電振動子を発振させる発振回路、圧電発振器および発振回路の制御方法を提供する。
【解決手段】 圧電発振器１０は、圧電振動子１２と、ＰチャネルＭＯＳトランジスタ１６およびＮチャネルＭＯＳトランジスタ１８からなるＣＭＯＳ回路を多段に接続してなり、前記圧電振動子１２に接続したインバータ１４と、前記ＮチャネルＭＯＳトランジスタ１８のソース側に接続したスイッチ２８と、前記インバータ３０の出力側に接続し、前記インバータ１４から出力されたパルス信号のカウンタ２６と、前記カウンタ２６の後段に接続し、前記スイッチ２８を制御する制御器２２と、を有する構成とした。
【解決手段】 圧電発振器１０は、圧電振動子１２と、ＰチャネルＭＯＳトランジスタ１６およびＮチャネルＭＯＳトランジスタ１８からなるＣＭＯＳ回路を多段に接続してなり、前記圧電振動子１２に接続したインバータ１４と、前記ＮチャネルＭＯＳトランジスタ１８のソース側に接続したスイッチ２８と、前記インバータ３０の出力側に接続し、前記インバータ１４から出力されたパルス信号のカウンタ２６と、前記カウンタ２６の後段に接続し、前記スイッチ２８を制御する制御器２２と、を有する構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発振回路、圧電発振器および発振回路の制御方法に係り、特にインバータを用いて構成された発振回路、その発振回路を用いた圧電発振器およびその発振回路を用いて圧電振動子を発振させる制御方法に関する。
【背景技術】
【０００２】
圧電発振器は、マイクロコンピュータのクロック源等に用いられている。この圧電発振器は、主に圧電振動子およびこの圧電振動子を発振させる回路から構成されている。そして圧電振動子を発振させる回路には、インバータが用いられる場合がある。
【０００３】
図６に従来技術に係る圧電発振器の回路構成の説明図を示す。圧電発振器１００は圧電振動子１０１と、この圧電振動子１０１を発振させるインバータ１０２と、このインバータ１０２を動作させるための帰還抵抗１０３と、位相反転のために使われるゲート容量１０４およびドレイン容量１０５と、可変容量ダイオード１０６や容量アレイ１０７等の負荷容量とから主に構成されている。圧電振動子１０１を発振させる場合、発振開始時の負荷容量等の変化により発振の育成が阻害されるのを防止するため、インバータ１０２におけるＮチャネルＭＯＳトランジスタ１０８の一部をレーザカットまたはマスクオプションの変更等により減らし、インバータ１０２の出力側に接続された出力段インバータ１０９との閾値電圧ＶTH差を大きくしていた。
【０００４】
また特許文献１には、ＣＭＯＳインバータにおけるＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタのソース側に、ＣＭＯＳインバータの動作電流を段階的に制限する複数の制限抵抗をそれぞれ接続し、この複数の制限抵抗の中から１つを選択する周波数制御信号を、電源投入時の発振起動時間に応じて自動的に発生する発振周波数検出回路を備えた発振回路が開示されている。
【特許文献１】特開２０００−１３１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７にノイズの発生についての説明図を示す。図７の縦軸は電圧を示し、横軸は時間を示す。そして図７において、最上段は図６におけるインバータの入力、その下段はインバータの出力、その下段は出力段インバータの入力、最下段は出力段インバータの出力を示す。圧電振動子が発振する場合、インバータに入力される信号の振幅は徐々に大きくなり、インバータの閾値電圧ＶTH１を超えたときにインバータから信号が出力される。出力段インバータではインバータからの信号を入力し、この信号が出力段インバータの閾値電圧ＶTH２を超えたときに出力段インバータから信号が出力される。
【０００６】
ところがインバータや出力段インバータの入力にノイズが入った場合、インバータの出力や出力段インバータの出力にノイズに基づいた信号が出力されてしまう。なお図７ではノイズおよびノイズに起因する出力を一点鎖線で示している。そして出力段インバータのノイズを含む出力信号は、インバータの入力側に回り込んでインバータに入力される。このとき圧電振動子の発振（振動）が、出力段インバータから回り込んできたノイズを含む出力信号によって打ち消されて、圧電振動子の発振の育成が妨げられる場合が生じる。この場合、圧電振動子は異常発振を生じることになる。
【０００７】
したがって従来技術に係る圧電発振器は、インバータのＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタの両方を制御し、圧電振動子の発振が育成された後に信号を出力段インバータへ伝えるようにして異常発振を抑制していた。しかしこの構成では、インバータの閾値電圧の差が大きくなっているので、出力信号のデューティ特性が悪くなる問題がある。
【０００８】
また特許文献１に開示された発明は、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタのそれぞれに接続された制限抵抗を制御しているので、ＣＭＯＳインバータの閾値電圧を変動させることができない。
【０００９】
本発明は、上記問題点を解決するためになされたもので、インバータの閾値電圧をかえることができ、発振段回路内に生じたノイズに影響されることなく圧電振動子を発振させる発振回路、圧電発振器および発振回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る発振回路は、外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、を有することを特徴としている。制御器がスイッチのＯＮ／ＯＦＦを制御することにより、反転素子の動作を制御することができる。そしてインバータから信号が出力されて、その信号のパルス数がカウンタにおいて予め設定された数に達すると、オーバーフロー信号がカウンタから制御器に出力されてスイッチを全てＯＮにすることができる。これにより反転素子の動作制御を解除することができる。
【００１１】
また前記反転素子はＣＭＯＳからなり、前記スイッチは、前記ＣＭＯＳを構成するＮチャネルＭＯＳトランジスタのソースに接続されていることを特徴としている。制御器がスイッチのＯＮ／ＯＦＦを制御することにより、ＮチャネルＭＯＳトランジスタをＯＮ／ＯＦＦすることができる。したがってＮチャネルＭＯＳトランジスタの一部をＯＦＦにすると、ＣＭＯＳのＮチャネル側の電圧−電流特性が変化し、インバータの閾値電圧をかえることができる。そしてインバータから信号が出力されて、その信号のパルス数がカウンタにおいて予め設定された数に達すると、オーバーフロー信号がカウンタから制御器に出力されてスイッチを全てＯＮにすることができる。これによりＮチャネルＭＯＳトランジスタが動作を再開して、インバータの閾値電圧をもとに戻すことができる。そしてインバータから出力される信号のデューティ特性を向上することができる。
【００１２】
なお前記スイッチは、前記インバータの閾値電圧をかえるために動作制御される前記ＮチャネルＭＯＳトランジスタのみに接続することができる。これによりＮチャネルＭＯＳトランジスタの一部にのみスイッチが接続されるので、ＮチャネルＭＯＳトランジスタの全てにスイッチを接続する場合に比べて部品点数を減らすことができる。
【００１３】
また前記スイッチは、Ｎチャネルトランジスタであることを特徴としている。これによりインバータの能力を向上させることができる。
また前記制御器は、この制御器に入力される信号に応じて前記スイッチを制御するＮＡＮＤ回路を備えたことを特徴としている。これにより制御器に入力される信号の大きさに応じて閾値を設定することができ、この閾値を超えるとスイッチをＯＦＦにすることができる。そして複数の閾値を設定することにより、入力された信号の大きさが各閾値を超える毎にスイッチをＯＦＦにしていくことができる。
【００１４】
また本発明に係る圧電発振器は、上述した発振回路を圧電振動子に電気的に接続したことを特徴としている。圧電振動子の発振が育成される段階でＮチャネルＭＯＳトランジスタの動作を停止させると、インバータの閾値電圧をかえることができる。したがってノイズが入りにくくなり、圧電振動子の発振を育成することができる。また圧電振動子が安定発振すると、ＮチャネルＭＯＳトランジスタの動作を再開して閾値電圧をもとに戻すことができる。したがってインバータからの出力信号のデューティ特性を向上させることができる。
【００１５】
また前記圧電振動子に容量アレイおよび可変容量ダイオードの少なくとも一方を設けたことを特徴としている。容量アレイの容量値を調整することにより、また可変容量ダイオードに入力される電圧により圧電振動子の発振周波数をかえることができる。
【００１６】
また本発明に係る発振回路の制御方法は、外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、を有する発振回路の制御方法であって、前記圧電振動子の発振開始時は、インバータにおける複数のＮチャネルＭＯＳトランジスタのうち少なくとも１つの動作を停止させて前記インバータの閾値電圧を大きくし、前記圧電振動子の発振後は、前記インバータにおける前記ＮチャネルＭＯＳトランジスタの全てを動作させてスレッショルド電圧を戻す、ことを特徴としている。これにより圧電振動子の発振を育成する時はインバータの閾値電圧を大きくすることができ、ノイズを入れにくくすることができる。したがって発振の育成が妨げられて異常発振することがない。また圧電振動子が安定発振した時はインバータの閾値電圧をもとに戻すので、インバータから出力される信号のデューティ特性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明に係る発振回路、圧電発振器および発振回路の制御方法の好ましい実施の形態について説明する。図１に圧電発振器の回路構成の説明図を示す。圧電発振器１０は圧電振動子１２を有し、この圧電振動子１２にはインバータ１４が接続されている。前記圧電振動子１２は所望の発振周波数が得られるものを用いればよく、例えばＡＴカット圧電振動片等を用いた圧電振動子１２であればよい。またインバータ１４は、ＰチャネルＭＯＳトランジスタ１６およびＮチャネルＭＯＳトランジスタ１８からなるＣＭＯＳ回路を多段に接続したものであり、圧電振動子１２を発振させるものである。そしてインバータ１４には、このインバータ１４のゲインを決める帰還抵抗Ｒｆが並列に接続されている。またインバータ１４の出力側と圧電振動子１２との間には制限抵抗Ｒｄが接続されている。この制限抵抗Ｒｄは、インバータ１４と圧電振動子１２との帰還回路を粗結合とし、前記帰還回路の位相を安定させるため等に用いられる。なお実施の形態によっては制限抵抗Ｒｄを設けない構成としてもよい。さらに圧電振動子１２の入力側にはドレイン容量Ｃｄの一端が接続され、出力側にはゲート容量Ｃｇの一端が接続されている。そしてドレイン容量Ｃｄおよびゲート容量Ｃｇの他端は接地されている。このドレイン容量Ｃｄおよびゲート容量Ｃｇは位相反転のために用いられる。
【００１８】
また前記圧電振動子１２の入力側と制限抵抗Ｒｄとの間には可変容量ダイオード２０が接続されている。この可変容量ダイオード２０は、外部から入力された制御電圧Ｖｃに基づいて圧電振動子１２の発振周波数を変化させるために用いられる。そして可変容量ダイオード２０の出力側には抵抗の一端が接続され、その他端は制御器２２に接続されている。また圧電振動子１２やインバータ１４等で構成される前記帰還回路の出力側には、出力段インバータ２４が接続されている。この出力段インバータ２４の出力側にはインバータ２５が接続されている。そして出力段インバータ２４とインバータ２５との間にはカウンタ２６の一端が接続され、その他端は制御器２２に接続されている。このカウンタ２６は、出力段インバータ２４から出力された信号のパルス数をカウントするものである。
【００１９】
またインバータ１４を構成するＮチャネルＭＯＳトランジスタ１８の一部には、そのソース側にスイッチ２８が接続されている。このスイッチ２８は、スイッチ２８に接続されているＮチャネルＭＯＳトランジスタ１８の動作をＯＮ／ＯＦＦさせるために用いられる。そしてスイッチ２８は制御器２２に接続されている。
【００２０】
前記制御器２２は、カウンタ２６からの信号を反転増幅するインバータ３０と、このインバータ３０からの出力、制御電圧Ｖｃおよび電源電圧ＶＤＤを入力するＮＡＮＤ回路３２とを有している。このＮＡＮＤ回路３２は、制御電圧Ｖｃをその大きさに応じて複数段に分割し、この分割した位置を閾値とするものである。したがって制御電圧Ｖｃが零から徐々に増加してある閾値に到達すると、ＮＡＮＤ回路３２からはその閾値に対応したスイッチ２８に、スイッチＯＦＦ信号を出力する。なお閾値を４つ以上設けてもよく、また２つ以下であってもよい。そして圧電振動子１２を発振させる回路は、主にインバータ１４、カウンタ２６、制御器２２およびスイッチ２８から構成されている。
【００２１】
次に、上述した圧電発振器１０の動作について説明する。図２に圧電発振器１０の動作を示す論理図を示す。また図３にインバータの閾値電圧ＶTHの変動図を示す。電源ＶＤＤを投入すると、インバータ１４および制限抵抗Ｒｄを介して可変容量ダイオード２０に電源供給される。そして電源ＶＤＤが徐々に大きくなるのに伴って制御電圧Ｖｃも徐々に大きくなる。このとき制御電圧Ｖｃは３段階の閾値に分割されており、制御電圧Ｖｃが徐々に大きくなって各閾値に到達するとスイッチ２８がＯＦＦにされて、そのスイッチ２８に接続されているＮチャネルＭＯＳトランジスタ１８が動作を停止する。
【００２２】
具体的には、制御電圧Ｖｃに対し、低い側から順にＮＡＮＤ３ＶTH、ＮＡＮＤ２ＶTHおよびＮＡＮＤ１ＶTHの各閾値が設定されている。そして電源ＶＤＤが投入されると制御電圧Ｖｃが徐々に大きくなり、この制御電圧Ｖｃが閾値ＮＡＮＤ３ＶTHに達するとＮＡＮＤ３２ａから信号が出力されてスイッチ２８ａをＯＦＦにする。スイッチ２８ａがＯＦＦされたことにより、このスイッチ２８ａに接続するＮチャネルＭＯＳトランジスタ１８の動作が停止し、インバータ１４の電圧−電流特性における閾値電圧（論理レベル）が変化する。すなわちＰチャネル層およびＮチャネル層の全てのＭＯＳトランジスタを動作させた場合のインバータ１４の閾値電圧はＶTHであるが、ＮチャネルＭＯＳトランジスタ１８の動作を停止させるとＮチャネル層の特性の傾きが小さくなるのでインバータ１４の閾値電圧は１ＶTHに変化する（図３参照）。
【００２３】
また電源ＶＤＤが大きくなるのに伴って制御電圧Ｖｃも大きくなり、この制御電圧Ｖｃが閾値ＮＡＮＤ２ＶTHに達するとＮＡＮＤ３２ｂから信号が出力されてスイッチ２８ｂをＯＦＦにする。スイッチ２８ｂがＯＦＦされたことにより、このスイッチ２８ｂに接続するＮチャネルＭＯＳトランジスタ１８の動作が停止し、インバータ１４の電圧−電流特性における閾値電圧が２ＶTHに変化する。
【００２４】
さらに制御電圧Ｖｃが大きくなり、この制御電圧Ｖｃが閾値ＮＡＮＤ１ＶTHに達すると、ＮＡＮＤ３２ｃから信号が出力されてスイッチ２８ｃをＯＦＦにする。スイッチ２８ｃがＯＦＦされたことにより、このスイッチ２８ｃに接続するＮチャネルＭＯＳトランジスタ１８の動作が停止し、インバータ１４の電圧−電流特性における閾値電圧が３ＶTHに変化する。そして電源ＶＤＤが一定になると制御電圧Ｖｃも一定になり、このときのスイッチ２８ａ，２８ｂ，２８ｃはＯＦＦになっている。
【００２５】
図４にインバータ１４のＶｉｎ−Ｖｏｕｔ特性の変動図を示す。Ｐチャネル層およびＮチャネル層の全てのＭＯＳトランジスタを動作させた場合の入出力特性は、図４に示すように、閾値電圧ＶTHを通る制御前の入出力特性となる。そしてスイッチ２８ａがＯＦＦにされてＮチャネルＭＯＳトランジスタ１８の動作が停止されると、入出力特性は右側に移動して閾値電圧１ＶTHを通る特性となる。同様にスイッチ２８ｂがＯＦＦにされると入出力特性は閾値電圧２ＶTHを通る特性となる。最後にスイッチ２８ｃがＯＦＦにされると入出力特性は閾値電圧３ＶTHを通る制御後の入出力特性となる。
【００２６】
また出力段インバータ２４の閾値電圧はＶＤＤ／２よりに設定されている。そしてインバータ１４と出力段インバータ２４の閾値電圧の差は、少なくとも１００ｍＶ程度の差が設けられている。
【００２７】
そして発振回路１０を発振させたときの振幅と閾値電圧１ＶTH〜３ＶTHとの関係は図２の「発振出力信号」に示す関係となる。インバータ１４に入力される信号の振幅が閾値電圧を超えると、インバータ１４から信号が出力される。このため閾値電圧をＶTHから３ＶTHへ高くすると、この高くした分だけ圧電振動子１２の発振信号の振幅が大きくならないとインバータ１４から信号が出力されないので、閾値電圧よりも振幅の小さなノイズが入力されても、このノイズに基づいた信号がインバータ１４から出力されることはない。
【００２８】
そして圧電振動子１２の発振が育成されて閾値電圧３ＶTHよりも大きくなるとインバータ１４から信号が出力される。出力段インバータ２４は、この信号を反転増幅したのち出力する。出力段インバータ２４から出力される信号のパルス数はカウンタ２６でカウントされる。そしてカウンタ２６で、例えば１００パルスをカウントするとオーバーフロー信号が制御器２２に出力される。制御器２２は、このオーバーフロー信号を入力すると安定発振したと認識し、スイッチ２８ａ，２８ｂ，２８ｃをＯＮにする。すると動作が停止されていたＮチャネルＭＯＳトランジスタ１８は動作を再開する。これにより閾値電圧は３ＶTHからＶTHへ変化してＶＤＤ／２近くに戻され、インバータ１４と出力段インバータ２４との閾値電圧の差が無くなる。そしてインバータ１４の閾値電圧をＶTHに戻すと、インバータ１４から出力される信号のデューティ特性が５０％になる。なおカウンタ２６は、圧電発振器１０の発振起動時にカウンタがリセットされる。また圧電振動子１２が安定発振すると、クロック信号Ｆoutが出力される。
【００２９】
このように制御電圧Ｖｃに応じてスイッチ２８をＯＦＦにし、このスイッチ２８に接続されたＮチャネルＭＯＳトランジスタ１８の動作を停止させているので、インバータ１４の閾値電圧を変化させることができる。そしてインバータ１４の閾値電圧を出力段インバータ２４の閾値電圧と離れさせているので、ノイズを入れにくくすることができる。したがって圧電振動子１２に異常発振が生じることはなく、圧電振動子１２の安定した発振を得ることができる。
【００３０】
そして一部のＮチャネルＭＯＳトランジスタ１８のみにスイッチ２８が設けられた構成なので、従来技術に係る発振回路のようにＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタの両方に抵抗を接続してインバータを制御する必要がない。したがって本実施形態に係る圧電発振器１０は部品点数を減らすことができ、小型化することができる。
【００３１】
また圧電振動子１２が安定発振した後は全てのスイッチ２８をＯＮにしてＮチャネルＭＯＳトランジスタ１８を動作させるので、インバータ１４の閾値電圧をＶTHに戻すことができる。すなわちインバータ１４の閾値電圧と出力段インバータ２４の閾値電圧との差を無くすことができる。そしてインバータ１４から出力される信号のデューティ特性を向上することができる。すなわち出力信号の中心（ＶＤＤ／２）に閾値があるのでデューティ特性を５０％にすることができる。またデューティ特性をよくできるので、出力段にデューティ特性をよくするための多段バッファ回路を設ける必要がない。
【００３２】
またインバータ１４の閾値電圧は、ＮチャネルＭＯＳトランジスタ１８をＯＮ／ＯＦＦさせることにより可変できるので、従来技術のようにＩＣ製造工程においてマスクの変更する作業を必要としない。したがってＩＣの製造工程を簡略化することができる。
【００３３】
また発振段回路内に生ずるノイズは、この回路内の負荷容量の度合いによって大きく変わり、負荷容量は可変容量ダイオード２０の位置や制御電圧Ｖｃの大きさによって大きく変化する。そして圧電振動子１２からみて可変容量ダイオード２０が圧電振動子１２に直列に接続されている場合、制御電圧Ｖｃが「Ｈｉ」時のほうが負荷容量は小さくなり、ノイズは大きくなる。これに対して、圧電振動子１２からみて可変容量ダイオード２０がＧＮＤと並列に接続されている場合、負荷容量が大きいとノイズは大きくなる。本実施形態の場合、インバータ１４の閾値電圧をかえることにより、負荷容量の度合いによって変化する発振段回路内のノイズをキャンセルすることができる。
【００３４】
上述した実施の形態ではスイッチ２８を３つ設けて、これらのスイッチ２８に接続された３つのＮチャネルＭＯＳトランジスタ１８を制御する構成としたが、スイッチ２８の数や制御されるＮチャネルＭＯＳトランジスタ１８の数はこれに限定されるものでない。すなわち制御されるＮチャネルＭＯＳトランジスタ１８は、インバータ１４と出力段インバータ２４との間の閾値電圧の差を少なくとも１００ｍＶ程度生じることができる数量であればよい。また実施の形態によっては全てのＮチャネルＭＯＳトランジスタ１８にスイッチ２８を接続してもよい。
【００３５】
また上述した実施の形態では圧電振動子１２を用いた形態で説明したが、圧電振動片を用いてもよい。また圧電振動子１２のかわりに、屈曲振動を生じる音叉型圧電振動子や、圧電基板の表面に弾性表面波を励起する弾性表面波共振子であってもよい。
【００３６】
また上述した実施の形態では可変容量ダイオード２０を圧電振動子１２に接続した形態で説明したが、容量アレイを圧電振動子１２に接続した形態であってもよい。図５に容量アレイの説明図を示す。容量アレイ４０は、コンデンサ４２の一端にスイッチ４４が接続されるとともに他端が接地された回路を複数並列に接続したものである。そしてスイッチ４４をＯＮ／ＯＦＦしてコンデンサ４２の容量を調整することにより、圧電振動子１２の発振周波数を調整するものである。そしてレジストに書き込まれた容量アレイビットを発振開始時に制御器２２へ読み込ませて、スイッチ４４のＯＮ／ＯＦＦを制御することもできる。また可変容量ダイオード２０および前記容量アレイ４０を圧電振動子１２に接続した形態としてもよい。なお図５ではコンデンサを３つ設けた形態で記載しているが、コンデンサを４つ以上設けてもよい。
【図面の簡単な説明】
【００３７】
【図１】本実施の形態に係る圧電発振器の回路構成の説明図である。
【図２】本実施の形態に係る圧電発振器の動作を示す論理図である。
【図３】閾値電圧ＶTHの変動図である。
【図４】インバータのＶｉｎ−Ｖｏｕｔ特性の変動図である。
【図５】容量アレイの説明図である。
【図６】従来技術に係る圧電発振器の回路構成の説明図である。
【図７】ノイズ発生についての説明図である。
【符号の説明】
【００３８】
１０………圧電発振器、１２………圧電振動子、１４………インバータ、１８………ＮチャネルＭＯＳトランジスタ、２０………可変容量ダイオード、２２………制御器、２４………出力段インバータ、２６………カウンタ。
【技術分野】
【０００１】
本発明は発振回路、圧電発振器および発振回路の制御方法に係り、特にインバータを用いて構成された発振回路、その発振回路を用いた圧電発振器およびその発振回路を用いて圧電振動子を発振させる制御方法に関する。
【背景技術】
【０００２】
圧電発振器は、マイクロコンピュータのクロック源等に用いられている。この圧電発振器は、主に圧電振動子およびこの圧電振動子を発振させる回路から構成されている。そして圧電振動子を発振させる回路には、インバータが用いられる場合がある。
【０００３】
図６に従来技術に係る圧電発振器の回路構成の説明図を示す。圧電発振器１００は圧電振動子１０１と、この圧電振動子１０１を発振させるインバータ１０２と、このインバータ１０２を動作させるための帰還抵抗１０３と、位相反転のために使われるゲート容量１０４およびドレイン容量１０５と、可変容量ダイオード１０６や容量アレイ１０７等の負荷容量とから主に構成されている。圧電振動子１０１を発振させる場合、発振開始時の負荷容量等の変化により発振の育成が阻害されるのを防止するため、インバータ１０２におけるＮチャネルＭＯＳトランジスタ１０８の一部をレーザカットまたはマスクオプションの変更等により減らし、インバータ１０２の出力側に接続された出力段インバータ１０９との閾値電圧ＶTH差を大きくしていた。
【０００４】
また特許文献１には、ＣＭＯＳインバータにおけるＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタのソース側に、ＣＭＯＳインバータの動作電流を段階的に制限する複数の制限抵抗をそれぞれ接続し、この複数の制限抵抗の中から１つを選択する周波数制御信号を、電源投入時の発振起動時間に応じて自動的に発生する発振周波数検出回路を備えた発振回路が開示されている。
【特許文献１】特開２０００−１３１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
図７にノイズの発生についての説明図を示す。図７の縦軸は電圧を示し、横軸は時間を示す。そして図７において、最上段は図６におけるインバータの入力、その下段はインバータの出力、その下段は出力段インバータの入力、最下段は出力段インバータの出力を示す。圧電振動子が発振する場合、インバータに入力される信号の振幅は徐々に大きくなり、インバータの閾値電圧ＶTH１を超えたときにインバータから信号が出力される。出力段インバータではインバータからの信号を入力し、この信号が出力段インバータの閾値電圧ＶTH２を超えたときに出力段インバータから信号が出力される。
【０００６】
ところがインバータや出力段インバータの入力にノイズが入った場合、インバータの出力や出力段インバータの出力にノイズに基づいた信号が出力されてしまう。なお図７ではノイズおよびノイズに起因する出力を一点鎖線で示している。そして出力段インバータのノイズを含む出力信号は、インバータの入力側に回り込んでインバータに入力される。このとき圧電振動子の発振（振動）が、出力段インバータから回り込んできたノイズを含む出力信号によって打ち消されて、圧電振動子の発振の育成が妨げられる場合が生じる。この場合、圧電振動子は異常発振を生じることになる。
【０００７】
したがって従来技術に係る圧電発振器は、インバータのＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタの両方を制御し、圧電振動子の発振が育成された後に信号を出力段インバータへ伝えるようにして異常発振を抑制していた。しかしこの構成では、インバータの閾値電圧の差が大きくなっているので、出力信号のデューティ特性が悪くなる問題がある。
【０００８】
また特許文献１に開示された発明は、ＰチャネルＭＯＳトランジスタおよびＮチャネルＭＯＳトランジスタのそれぞれに接続された制限抵抗を制御しているので、ＣＭＯＳインバータの閾値電圧を変動させることができない。
【０００９】
本発明は、上記問題点を解決するためになされたもので、インバータの閾値電圧をかえることができ、発振段回路内に生じたノイズに影響されることなく圧電振動子を発振させる発振回路、圧電発振器および発振回路の制御方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明に係る発振回路は、外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、を有することを特徴としている。制御器がスイッチのＯＮ／ＯＦＦを制御することにより、反転素子の動作を制御することができる。そしてインバータから信号が出力されて、その信号のパルス数がカウンタにおいて予め設定された数に達すると、オーバーフロー信号がカウンタから制御器に出力されてスイッチを全てＯＮにすることができる。これにより反転素子の動作制御を解除することができる。
【００１１】
また前記反転素子はＣＭＯＳからなり、前記スイッチは、前記ＣＭＯＳを構成するＮチャネルＭＯＳトランジスタのソースに接続されていることを特徴としている。制御器がスイッチのＯＮ／ＯＦＦを制御することにより、ＮチャネルＭＯＳトランジスタをＯＮ／ＯＦＦすることができる。したがってＮチャネルＭＯＳトランジスタの一部をＯＦＦにすると、ＣＭＯＳのＮチャネル側の電圧−電流特性が変化し、インバータの閾値電圧をかえることができる。そしてインバータから信号が出力されて、その信号のパルス数がカウンタにおいて予め設定された数に達すると、オーバーフロー信号がカウンタから制御器に出力されてスイッチを全てＯＮにすることができる。これによりＮチャネルＭＯＳトランジスタが動作を再開して、インバータの閾値電圧をもとに戻すことができる。そしてインバータから出力される信号のデューティ特性を向上することができる。
【００１２】
なお前記スイッチは、前記インバータの閾値電圧をかえるために動作制御される前記ＮチャネルＭＯＳトランジスタのみに接続することができる。これによりＮチャネルＭＯＳトランジスタの一部にのみスイッチが接続されるので、ＮチャネルＭＯＳトランジスタの全てにスイッチを接続する場合に比べて部品点数を減らすことができる。
【００１３】
また前記スイッチは、Ｎチャネルトランジスタであることを特徴としている。これによりインバータの能力を向上させることができる。
また前記制御器は、この制御器に入力される信号に応じて前記スイッチを制御するＮＡＮＤ回路を備えたことを特徴としている。これにより制御器に入力される信号の大きさに応じて閾値を設定することができ、この閾値を超えるとスイッチをＯＦＦにすることができる。そして複数の閾値を設定することにより、入力された信号の大きさが各閾値を超える毎にスイッチをＯＦＦにしていくことができる。
【００１４】
また本発明に係る圧電発振器は、上述した発振回路を圧電振動子に電気的に接続したことを特徴としている。圧電振動子の発振が育成される段階でＮチャネルＭＯＳトランジスタの動作を停止させると、インバータの閾値電圧をかえることができる。したがってノイズが入りにくくなり、圧電振動子の発振を育成することができる。また圧電振動子が安定発振すると、ＮチャネルＭＯＳトランジスタの動作を再開して閾値電圧をもとに戻すことができる。したがってインバータからの出力信号のデューティ特性を向上させることができる。
【００１５】
また前記圧電振動子に容量アレイおよび可変容量ダイオードの少なくとも一方を設けたことを特徴としている。容量アレイの容量値を調整することにより、また可変容量ダイオードに入力される電圧により圧電振動子の発振周波数をかえることができる。
【００１６】
また本発明に係る発振回路の制御方法は、外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、を有する発振回路の制御方法であって、前記圧電振動子の発振開始時は、インバータにおける複数のＮチャネルＭＯＳトランジスタのうち少なくとも１つの動作を停止させて前記インバータの閾値電圧を大きくし、前記圧電振動子の発振後は、前記インバータにおける前記ＮチャネルＭＯＳトランジスタの全てを動作させてスレッショルド電圧を戻す、ことを特徴としている。これにより圧電振動子の発振を育成する時はインバータの閾値電圧を大きくすることができ、ノイズを入れにくくすることができる。したがって発振の育成が妨げられて異常発振することがない。また圧電振動子が安定発振した時はインバータの閾値電圧をもとに戻すので、インバータから出力される信号のデューティ特性を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
以下に、本発明に係る発振回路、圧電発振器および発振回路の制御方法の好ましい実施の形態について説明する。図１に圧電発振器の回路構成の説明図を示す。圧電発振器１０は圧電振動子１２を有し、この圧電振動子１２にはインバータ１４が接続されている。前記圧電振動子１２は所望の発振周波数が得られるものを用いればよく、例えばＡＴカット圧電振動片等を用いた圧電振動子１２であればよい。またインバータ１４は、ＰチャネルＭＯＳトランジスタ１６およびＮチャネルＭＯＳトランジスタ１８からなるＣＭＯＳ回路を多段に接続したものであり、圧電振動子１２を発振させるものである。そしてインバータ１４には、このインバータ１４のゲインを決める帰還抵抗Ｒｆが並列に接続されている。またインバータ１４の出力側と圧電振動子１２との間には制限抵抗Ｒｄが接続されている。この制限抵抗Ｒｄは、インバータ１４と圧電振動子１２との帰還回路を粗結合とし、前記帰還回路の位相を安定させるため等に用いられる。なお実施の形態によっては制限抵抗Ｒｄを設けない構成としてもよい。さらに圧電振動子１２の入力側にはドレイン容量Ｃｄの一端が接続され、出力側にはゲート容量Ｃｇの一端が接続されている。そしてドレイン容量Ｃｄおよびゲート容量Ｃｇの他端は接地されている。このドレイン容量Ｃｄおよびゲート容量Ｃｇは位相反転のために用いられる。
【００１８】
また前記圧電振動子１２の入力側と制限抵抗Ｒｄとの間には可変容量ダイオード２０が接続されている。この可変容量ダイオード２０は、外部から入力された制御電圧Ｖｃに基づいて圧電振動子１２の発振周波数を変化させるために用いられる。そして可変容量ダイオード２０の出力側には抵抗の一端が接続され、その他端は制御器２２に接続されている。また圧電振動子１２やインバータ１４等で構成される前記帰還回路の出力側には、出力段インバータ２４が接続されている。この出力段インバータ２４の出力側にはインバータ２５が接続されている。そして出力段インバータ２４とインバータ２５との間にはカウンタ２６の一端が接続され、その他端は制御器２２に接続されている。このカウンタ２６は、出力段インバータ２４から出力された信号のパルス数をカウントするものである。
【００１９】
またインバータ１４を構成するＮチャネルＭＯＳトランジスタ１８の一部には、そのソース側にスイッチ２８が接続されている。このスイッチ２８は、スイッチ２８に接続されているＮチャネルＭＯＳトランジスタ１８の動作をＯＮ／ＯＦＦさせるために用いられる。そしてスイッチ２８は制御器２２に接続されている。
【００２０】
前記制御器２２は、カウンタ２６からの信号を反転増幅するインバータ３０と、このインバータ３０からの出力、制御電圧Ｖｃおよび電源電圧ＶＤＤを入力するＮＡＮＤ回路３２とを有している。このＮＡＮＤ回路３２は、制御電圧Ｖｃをその大きさに応じて複数段に分割し、この分割した位置を閾値とするものである。したがって制御電圧Ｖｃが零から徐々に増加してある閾値に到達すると、ＮＡＮＤ回路３２からはその閾値に対応したスイッチ２８に、スイッチＯＦＦ信号を出力する。なお閾値を４つ以上設けてもよく、また２つ以下であってもよい。そして圧電振動子１２を発振させる回路は、主にインバータ１４、カウンタ２６、制御器２２およびスイッチ２８から構成されている。
【００２１】
次に、上述した圧電発振器１０の動作について説明する。図２に圧電発振器１０の動作を示す論理図を示す。また図３にインバータの閾値電圧ＶTHの変動図を示す。電源ＶＤＤを投入すると、インバータ１４および制限抵抗Ｒｄを介して可変容量ダイオード２０に電源供給される。そして電源ＶＤＤが徐々に大きくなるのに伴って制御電圧Ｖｃも徐々に大きくなる。このとき制御電圧Ｖｃは３段階の閾値に分割されており、制御電圧Ｖｃが徐々に大きくなって各閾値に到達するとスイッチ２８がＯＦＦにされて、そのスイッチ２８に接続されているＮチャネルＭＯＳトランジスタ１８が動作を停止する。
【００２２】
具体的には、制御電圧Ｖｃに対し、低い側から順にＮＡＮＤ３ＶTH、ＮＡＮＤ２ＶTHおよびＮＡＮＤ１ＶTHの各閾値が設定されている。そして電源ＶＤＤが投入されると制御電圧Ｖｃが徐々に大きくなり、この制御電圧Ｖｃが閾値ＮＡＮＤ３ＶTHに達するとＮＡＮＤ３２ａから信号が出力されてスイッチ２８ａをＯＦＦにする。スイッチ２８ａがＯＦＦされたことにより、このスイッチ２８ａに接続するＮチャネルＭＯＳトランジスタ１８の動作が停止し、インバータ１４の電圧−電流特性における閾値電圧（論理レベル）が変化する。すなわちＰチャネル層およびＮチャネル層の全てのＭＯＳトランジスタを動作させた場合のインバータ１４の閾値電圧はＶTHであるが、ＮチャネルＭＯＳトランジスタ１８の動作を停止させるとＮチャネル層の特性の傾きが小さくなるのでインバータ１４の閾値電圧は１ＶTHに変化する（図３参照）。
【００２３】
また電源ＶＤＤが大きくなるのに伴って制御電圧Ｖｃも大きくなり、この制御電圧Ｖｃが閾値ＮＡＮＤ２ＶTHに達するとＮＡＮＤ３２ｂから信号が出力されてスイッチ２８ｂをＯＦＦにする。スイッチ２８ｂがＯＦＦされたことにより、このスイッチ２８ｂに接続するＮチャネルＭＯＳトランジスタ１８の動作が停止し、インバータ１４の電圧−電流特性における閾値電圧が２ＶTHに変化する。
【００２４】
さらに制御電圧Ｖｃが大きくなり、この制御電圧Ｖｃが閾値ＮＡＮＤ１ＶTHに達すると、ＮＡＮＤ３２ｃから信号が出力されてスイッチ２８ｃをＯＦＦにする。スイッチ２８ｃがＯＦＦされたことにより、このスイッチ２８ｃに接続するＮチャネルＭＯＳトランジスタ１８の動作が停止し、インバータ１４の電圧−電流特性における閾値電圧が３ＶTHに変化する。そして電源ＶＤＤが一定になると制御電圧Ｖｃも一定になり、このときのスイッチ２８ａ，２８ｂ，２８ｃはＯＦＦになっている。
【００２５】
図４にインバータ１４のＶｉｎ−Ｖｏｕｔ特性の変動図を示す。Ｐチャネル層およびＮチャネル層の全てのＭＯＳトランジスタを動作させた場合の入出力特性は、図４に示すように、閾値電圧ＶTHを通る制御前の入出力特性となる。そしてスイッチ２８ａがＯＦＦにされてＮチャネルＭＯＳトランジスタ１８の動作が停止されると、入出力特性は右側に移動して閾値電圧１ＶTHを通る特性となる。同様にスイッチ２８ｂがＯＦＦにされると入出力特性は閾値電圧２ＶTHを通る特性となる。最後にスイッチ２８ｃがＯＦＦにされると入出力特性は閾値電圧３ＶTHを通る制御後の入出力特性となる。
【００２６】
また出力段インバータ２４の閾値電圧はＶＤＤ／２よりに設定されている。そしてインバータ１４と出力段インバータ２４の閾値電圧の差は、少なくとも１００ｍＶ程度の差が設けられている。
【００２７】
そして発振回路１０を発振させたときの振幅と閾値電圧１ＶTH〜３ＶTHとの関係は図２の「発振出力信号」に示す関係となる。インバータ１４に入力される信号の振幅が閾値電圧を超えると、インバータ１４から信号が出力される。このため閾値電圧をＶTHから３ＶTHへ高くすると、この高くした分だけ圧電振動子１２の発振信号の振幅が大きくならないとインバータ１４から信号が出力されないので、閾値電圧よりも振幅の小さなノイズが入力されても、このノイズに基づいた信号がインバータ１４から出力されることはない。
【００２８】
そして圧電振動子１２の発振が育成されて閾値電圧３ＶTHよりも大きくなるとインバータ１４から信号が出力される。出力段インバータ２４は、この信号を反転増幅したのち出力する。出力段インバータ２４から出力される信号のパルス数はカウンタ２６でカウントされる。そしてカウンタ２６で、例えば１００パルスをカウントするとオーバーフロー信号が制御器２２に出力される。制御器２２は、このオーバーフロー信号を入力すると安定発振したと認識し、スイッチ２８ａ，２８ｂ，２８ｃをＯＮにする。すると動作が停止されていたＮチャネルＭＯＳトランジスタ１８は動作を再開する。これにより閾値電圧は３ＶTHからＶTHへ変化してＶＤＤ／２近くに戻され、インバータ１４と出力段インバータ２４との閾値電圧の差が無くなる。そしてインバータ１４の閾値電圧をＶTHに戻すと、インバータ１４から出力される信号のデューティ特性が５０％になる。なおカウンタ２６は、圧電発振器１０の発振起動時にカウンタがリセットされる。また圧電振動子１２が安定発振すると、クロック信号Ｆoutが出力される。
【００２９】
このように制御電圧Ｖｃに応じてスイッチ２８をＯＦＦにし、このスイッチ２８に接続されたＮチャネルＭＯＳトランジスタ１８の動作を停止させているので、インバータ１４の閾値電圧を変化させることができる。そしてインバータ１４の閾値電圧を出力段インバータ２４の閾値電圧と離れさせているので、ノイズを入れにくくすることができる。したがって圧電振動子１２に異常発振が生じることはなく、圧電振動子１２の安定した発振を得ることができる。
【００３０】
そして一部のＮチャネルＭＯＳトランジスタ１８のみにスイッチ２８が設けられた構成なので、従来技術に係る発振回路のようにＮチャネルＭＯＳトランジスタおよびＰチャネルＭＯＳトランジスタの両方に抵抗を接続してインバータを制御する必要がない。したがって本実施形態に係る圧電発振器１０は部品点数を減らすことができ、小型化することができる。
【００３１】
また圧電振動子１２が安定発振した後は全てのスイッチ２８をＯＮにしてＮチャネルＭＯＳトランジスタ１８を動作させるので、インバータ１４の閾値電圧をＶTHに戻すことができる。すなわちインバータ１４の閾値電圧と出力段インバータ２４の閾値電圧との差を無くすことができる。そしてインバータ１４から出力される信号のデューティ特性を向上することができる。すなわち出力信号の中心（ＶＤＤ／２）に閾値があるのでデューティ特性を５０％にすることができる。またデューティ特性をよくできるので、出力段にデューティ特性をよくするための多段バッファ回路を設ける必要がない。
【００３２】
またインバータ１４の閾値電圧は、ＮチャネルＭＯＳトランジスタ１８をＯＮ／ＯＦＦさせることにより可変できるので、従来技術のようにＩＣ製造工程においてマスクの変更する作業を必要としない。したがってＩＣの製造工程を簡略化することができる。
【００３３】
また発振段回路内に生ずるノイズは、この回路内の負荷容量の度合いによって大きく変わり、負荷容量は可変容量ダイオード２０の位置や制御電圧Ｖｃの大きさによって大きく変化する。そして圧電振動子１２からみて可変容量ダイオード２０が圧電振動子１２に直列に接続されている場合、制御電圧Ｖｃが「Ｈｉ」時のほうが負荷容量は小さくなり、ノイズは大きくなる。これに対して、圧電振動子１２からみて可変容量ダイオード２０がＧＮＤと並列に接続されている場合、負荷容量が大きいとノイズは大きくなる。本実施形態の場合、インバータ１４の閾値電圧をかえることにより、負荷容量の度合いによって変化する発振段回路内のノイズをキャンセルすることができる。
【００３４】
上述した実施の形態ではスイッチ２８を３つ設けて、これらのスイッチ２８に接続された３つのＮチャネルＭＯＳトランジスタ１８を制御する構成としたが、スイッチ２８の数や制御されるＮチャネルＭＯＳトランジスタ１８の数はこれに限定されるものでない。すなわち制御されるＮチャネルＭＯＳトランジスタ１８は、インバータ１４と出力段インバータ２４との間の閾値電圧の差を少なくとも１００ｍＶ程度生じることができる数量であればよい。また実施の形態によっては全てのＮチャネルＭＯＳトランジスタ１８にスイッチ２８を接続してもよい。
【００３５】
また上述した実施の形態では圧電振動子１２を用いた形態で説明したが、圧電振動片を用いてもよい。また圧電振動子１２のかわりに、屈曲振動を生じる音叉型圧電振動子や、圧電基板の表面に弾性表面波を励起する弾性表面波共振子であってもよい。
【００３６】
また上述した実施の形態では可変容量ダイオード２０を圧電振動子１２に接続した形態で説明したが、容量アレイを圧電振動子１２に接続した形態であってもよい。図５に容量アレイの説明図を示す。容量アレイ４０は、コンデンサ４２の一端にスイッチ４４が接続されるとともに他端が接地された回路を複数並列に接続したものである。そしてスイッチ４４をＯＮ／ＯＦＦしてコンデンサ４２の容量を調整することにより、圧電振動子１２の発振周波数を調整するものである。そしてレジストに書き込まれた容量アレイビットを発振開始時に制御器２２へ読み込ませて、スイッチ４４のＯＮ／ＯＦＦを制御することもできる。また可変容量ダイオード２０および前記容量アレイ４０を圧電振動子１２に接続した形態としてもよい。なお図５ではコンデンサを３つ設けた形態で記載しているが、コンデンサを４つ以上設けてもよい。
【図面の簡単な説明】
【００３７】
【図１】本実施の形態に係る圧電発振器の回路構成の説明図である。
【図２】本実施の形態に係る圧電発振器の動作を示す論理図である。
【図３】閾値電圧ＶTHの変動図である。
【図４】インバータのＶｉｎ−Ｖｏｕｔ特性の変動図である。
【図５】容量アレイの説明図である。
【図６】従来技術に係る圧電発振器の回路構成の説明図である。
【図７】ノイズ発生についての説明図である。
【符号の説明】
【００３８】
１０………圧電発振器、１２………圧電振動子、１４………インバータ、１８………ＮチャネルＭＯＳトランジスタ、２０………可変容量ダイオード、２２………制御器、２４………出力段インバータ、２６………カウンタ。
【特許請求の範囲】
【請求項１】
外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、
前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、
前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、
を有することを特徴とする発振回路。
【請求項２】
前記反転素子はＣＭＯＳからなり、
前記スイッチは、前記ＣＭＯＳを構成するＮチャネルＭＯＳトランジスタのソースに接続されている、
ことを特徴とする請求項１に記載の発振回路。
【請求項３】
前記スイッチは、Ｎチャネルトランジスタであることを特徴とする請求項１または２に記載の発振回路。
【請求項４】
前記制御器は、この制御器に入力される信号に応じて前記スイッチを制御するＮＡＮＤ回路を備えたことを特徴とする請求項１ないし３のいずれかに記載の発振回路。
【請求項５】
請求項１ないし４のいずれかに記載の発振回路を圧電振動子に電気的に接続したことを特徴とする圧電発振器。
【請求項６】
前記圧電振動子に容量アレイおよび可変容量ダイオードの少なくとも一方を設けたことを特徴とする請求項５に記載の圧電発振器。
【請求項７】
外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、を有する発振回路の制御方法であって、
前記圧電振動子の発振開始時は、前記インバータにおける複数のＮチャネルＭＯＳトランジスタのうち少なくとも１つの動作を停止させて前記インバータの閾値電圧を大きくし、
前記圧電振動子の発振後は、前記インバータにおける前記ＮチャネルＭＯＳトランジスタの全てを動作させて前記インバータの閾値電圧を戻す、
ことを特徴とする発振回路の制御方法。
【請求項１】
外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、
前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、
前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、
を有することを特徴とする発振回路。
【請求項２】
前記反転素子はＣＭＯＳからなり、
前記スイッチは、前記ＣＭＯＳを構成するＮチャネルＭＯＳトランジスタのソースに接続されている、
ことを特徴とする請求項１に記載の発振回路。
【請求項３】
前記スイッチは、Ｎチャネルトランジスタであることを特徴とする請求項１または２に記載の発振回路。
【請求項４】
前記制御器は、この制御器に入力される信号に応じて前記スイッチを制御するＮＡＮＤ回路を備えたことを特徴とする請求項１ないし３のいずれかに記載の発振回路。
【請求項５】
請求項１ないし４のいずれかに記載の発振回路を圧電振動子に電気的に接続したことを特徴とする圧電発振器。
【請求項６】
前記圧電振動子に容量アレイおよび可変容量ダイオードの少なくとも一方を設けたことを特徴とする請求項５に記載の圧電発振器。
【請求項７】
外部の圧電振動子に接続し、複数の反転素子を多段に接続したインバータと、前記反転素子に直列接続したスイッチと、前記インバータの出力側に設けられ、前記インバータの出力パルスを計数するカウンタと、前記カウンタの出力側に設けられ、前記カウンタの出力信号に基づいて前記スイッチを制御する制御器と、を有する発振回路の制御方法であって、
前記圧電振動子の発振開始時は、前記インバータにおける複数のＮチャネルＭＯＳトランジスタのうち少なくとも１つの動作を停止させて前記インバータの閾値電圧を大きくし、
前記圧電振動子の発振後は、前記インバータにおける前記ＮチャネルＭＯＳトランジスタの全てを動作させて前記インバータの閾値電圧を戻す、
ことを特徴とする発振回路の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−３３５５０（Ｐ２００６−３３５５０Ａ）
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願番号】特願２００４−２１１０９９（Ｐ２００４−２１１０９９）
【出願日】平成１６年７月２０日（２００４．７．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年２月２日（２００６．２．２）
【国際特許分類】
【出願日】平成１６年７月２０日（２００４．７．２０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]