直列接続インバーター圧電発振器
【課題】 圧電振動子を用い微少質量を検出するＱＣＭ等のセンサー発振器、通信用の周波数基準に用いる発振器の発振回路に適用する。
【解決手段】 シミュレーションによって回路の発振条件を明確にし，その結果を元に発振回路の構成が容易で、電源変動特性に優れ、可変範囲が広く、さらに、信頼性の高い圧電発振回路を提供する。これにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクターを用いること無く誘導性の範囲まで大きくすることが可能となる。
【解決手段】 シミュレーションによって回路の発振条件を明確にし，その結果を元に発振回路の構成が容易で、電源変動特性に優れ、可変範囲が広く、さらに、信頼性の高い圧電発振回路を提供する。これにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクターを用いること無く誘導性の範囲まで大きくすることが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、圧電振動子を用い微少質量を検出するＱＣＭ等のセンサー発振器、通信用の周波数基準に用いる発振器の発振回路に関する。
【背景技術】
【０００２】
図２５に従来の発振回路例を示す。同回路ではインバーターの出力より入力へ大きな帰還抵抗：Ｒｆ（ここでは、２０ＫＨｚ〜６０ＫＨｚで２０ＭΩ）を挿入し動作点の安定化を図る。インバーター入力から、コンデンサＣｇを介し接地（ＧＮＤ）し、更に同インバーター入力より圧電振動子、抵抗：Ｒｄを介し同インバーター出力に接続する。また、同コンデンサと抵抗の接続点よりコンデンサ：Ｃｄを介し接地（ＧＮＤ）する。インバーターの接地（ＧＮＤ）端子を接地、電源端子を電源に接続、また電源端子と接地間にパスコンデンサを挿入し、電源ラインを交流的に接地する。
【０００３】
図２６に図２５に示す回路の発振出力波形を示す。出力波形の立ち上がり、立下りが緩やかで完全な矩形波になっていない。
【０００４】
図２７に同回路の発振周波数及び消費電流対電源電圧の関係を示す。電源電圧が３．７Ｖｄｃで発振停止する。
【０００５】
図２８には圧電振動子に直列にコンデンサを挿入し、同コンデンサ容量による発振周波数の変化を示す。可変範囲としてΔｆ／ｆ０≒３５ｐｐｍを得る。（Δｆ＝発振周波数−ｆ０；ｆ０＝公称周波数（＝３２．７６８ｋＨｚ））
次に図２９の従来回路の回路ブロック図に従いシミュレーションを行う。コンデンサ：Ｃ５はインバーター１の出力容量とする。同図にキルヒホッフの法則を適用する。電流の関係より（１）式、（２）式、（３）式を得る。電圧の関係より（４）式、（５）式、（６）式を得る。
【数１】
【数２】
【数３】
【数４】
【数５】
【数６】
（１）式〜（６）式より発振の臨界条件を示す（７）式を得る。
【数７】
（７）式より振動子インピーダンス：ｚｘｔからの回路インピーダンスを求め（８）式を得る。
【数８】
ｚ１〜ｚ６のインピーダンスを（９）式に示す設定を行い、（８）式へ代入し（７）式より振動子インピーダンス：ｚｘｔからの回路インピーダンスを求める。回路の抵抗：Ｒｃｉ、回路容量：Ｃｃｉとし（１０）式を得る。
【数９】
【数１０】
（１０）式のｒａ．ｃａ．ｒｂ．ｃｂを（１１）式に示す。
【数１１】
（１０）式に示すＲｃｉ、Ｃｃｉのシミュレーション結果を図３０〜図３２に示す。図３０は抵抗：Ｒ４をパラメーターとし発振周波数と回路抵抗：Ｒｃｉ，回路容量：Ｃｃｉの関係であり、定数をＣ１＝１４ｐＦ、Ｃ３＝１０ｐＦ，Ｃ５＝４ｐＦ、Ｒ６＝２０ＭΩ、ｇｍ＝０．１ｍＡ／Ｖと設定したときのものである。Ｃ１及びＣ５に内に含まれる４ｐＦはインバーター内の寄生容量とする。抵抗値を大きくすることで負性抵抗が小さくなる。
【０００６】
図３１は入出力間抵抗：Ｒ６をパラメーターとし発振周波数と回路抵抗：Ｒｃｉ，回路容量：Ｃｃｉの関係であり、定数をＣ１＝１４ｐＦ、Ｃ３＝１０ｐＦ，Ｃ５＝４ｐＦ、Ｒ４＝０．５ＭΩ、ｇｍ＝０．１ｍＡ／Ｖと設定した時のものである。発振周波数＝３２ＫＨｚ近傍では抵抗値：Ｒ６＝１０ＭΩ以下で負性抵抗を失う。
【０００７】
図３２は相互コンダクタンス：ｇｍをパラメーターとし発振周波数と回路抵抗：Ｒｃｉ，回路容量：Ｃｃｉの関係でありＣ１＝１４ｐＦ、Ｃ３＝１０ｐＦ，Ｃ５＝４ｐＦ、Ｃ５＝４ｐＦ、Ｒ４＝０．５ＭΩ、Ｒ６＝２０ＭΩと設定した時のものである。発振周波数＝３２ＫＨｚ近傍では、ｇｍ：０．１ｍＡ／Ｖで負性抵抗値は最大値を示し、それより大きくても、小さくても負性抵抗は小さくなる。このことは電源変動による相互コンダクタンスの変動により発振範囲が狭くなることを示す。
【０００８】
図３３に従来回路例−２を示す。同図はインバーターゲートを２段で発振させる回路であり、「ＣＲＹＳＴＡＬ ＯＳＣＩＬＬＡＴＯＲ ＤＥＳＩＧＮ ＡＮＤ ＴＥＭＰＥＲＡＴＵＲＥ ＣＯＭＰＥＮＳＡＴＩＯＮ Ｍａｒｖｉｎ Ｅ． Ｆｒｅｎｋｉｎｇ Ｃｏｐｙｒｉｇｈｔ １９７８」に掲載されている。インバーターとインバーターの入出力間にインダクターとコンデンサの直列回路を挿入している。しかしながら、発振条件が不明であり、実用化には至っていない。
【０００９】
図３４に従来回路例−３を示す。同図は、「水晶周波数制御デバイス、岡野庄太郎著」より引用した。ＴＴＬのＮＡＮＤゲートを使用するもので、ＮＡＮＤゲートによる遅延に相当するインダクターによる発振とし、不安定であり実用化できないとしている。
【非特許文献１】ＣＲＹＳＴＡＬ ＯＳＣＩＬＬＡＴＯＲ ＤＥＳＩＧＮ ＡＮＤ ＴＥＭＰＥＲＡＴＵＲＥ ＣＯＭＰＥＮＳＡＴＩＯＮ Ｍａｒｖｉｎ Ｅ．Ｆｒｅｎｋｉｎｇ Ｃｏｐｙｒｉｇｈｔ １９７８
【非特許文献２】水晶周波数制御デバイス、岡野庄太郎著
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように、従来から提案されている技術では、実用化を図ることは容易ではない。本発明は、このような事情に鑑みてなされたものであり、特に低周波圧電発振回路において、発振回路の構成が容易で、電源変動特性に優れ、可変範囲が広く、さらに回路の発振条件を明確にし、信頼性の高い圧電発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
（１）上記の目的を達成するために、本発明は、以下のような手段を講じた。すなわち、本発明に係る発振回路は、複数のロジックインバーターを備える発振回路であって、第１のロジックインバーターの入力と接地間に設けられた第１の２端子インピーダンス回路と、前記第１のロジックインバーターの出力と接地間に設けられた第２の２端子インピーダンス回路と、前記第１のロジックインバーターの出力と第２のロジックインバーターの入力とを接続する第３の２端子インピーダンス回路と、前記第２のロジックインバーターの入力と接地間に設けられた第４の２端子インピーダンス回路と、前記第２のロジックインバーターの出力と接地間に設けられた第５の２端子インピーダンス回路と、前記第２のロジックインバーターの出力と前記第１のロジックインバーターの入力間に設けられた第６の２端子インピーダンス回路と、前記第１のロジックインバーターの入出力間に設けられた第７の２端子インピーダンス回路と、を備えることを特徴としている。
【００１２】
（２）また、本発明に係る発振回路は、前記第１の２端子インピーダンス回路、第２の２端子インピーダンス回路、第４の２端子インピーダンス回路、および第５の２端子インピーダンス回路は、容量性リアクタンスであり、前記第３の２端子インピーダンス回路、および第７の２端子インピーダンス回路は抵抗であり、前記第６の２端子インピーダンス回路は圧電振動子と発振周波数調整用回路であることを特徴としている。
【００１３】
（３）また、本発明に係る発振回路は、前記第１及び第２のロジックインバーターの電源端子と接地端子間に、所定の電圧を供給する電圧部と、交流を接地するバイパス容量とをさらに備えることを特徴としている。
【００１４】
（４）また、本発明に係る発振回路は、前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴としている。
【００１５】
（５）また、本発明に係る発振回路は、前記第１、第２、第４、第５の２端子インピーダンス回路の容量性リアクタンス回路をインバーター内部の寄生容量で置き換えると共に、前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴としている。
【００１６】
（６）また、本発明に係る発振器は、請求項１から請求項５のいずれかに記載の発振回路を備えることを特徴としている。
【発明の効果】
【００１７】
本発明によれば、以上に示す様な発振回路の構成を行うことにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクターを用いること無く誘導性の範囲まで大きくすることができる。そのことは図２４にしめす可変容量比較で明らかなように、容量可変において大きな周波数可変範囲を得ることができる。これらの特徴はＱＣＭ（水晶振動子を用いる微少質量測定）、などのセンサー発振、通信向け発振に対し大きな効果を与え、これらの分野の技術発展に期待を与えるものである。
【発明を実施するための最良の形態】
【００１８】
本発明は、第１のロジックインバーターと第２のロジックインバーターを用意し、第１のロジックインバーターの入力と接地間に第１の２端子インピーダンス回路を、出力と接地間に第２の２端子インピーダンス回路を挿入する。第１のロジックインバーター出力から第３の２端子インピーダンス回路を介し第２のロジックインバーターの入力に接続する。第２のロジックインバーターの入力と接地間に第４の２端子インピーダンス回路を、出力と接地間に第５の２端子インピーダンス回路を挿入する。第２のロジックインバーターの出力から第１のロジックインバーターの入力間に第６の２端子インピーダンス回路を挿入、第１のロジックインバーターの入出力間に第７の２端子インピーダンス回路を挿入する発振回路、及び同発振回路を使用する発振器を構成している。
【００１９】
但し、第１の２端子インピーダンス回路、第２の２端子インピーダンス回路、第４の２端子インピーダンス回路、第５の２端子インピーダンス回路を容量性リアクタンスとし、第３の２端子インピーダンス回路、第７の２端子インピーダンス回路を抵抗、第６の２端子インピーダンス回路を圧電振動子と発振周波数調整用回路とする。
【００２０】
尚、第１及び第２のロジックインバーターの電源端子と接地端子間には適切な電圧と、交流を接地するバイパス容量を挿入する。
【００２１】
また、本発明は、上記第３の２端子インピーダンス回路の抵抗を０Ω（ショート）とする発振回路、同発振回路を使用する発振器を構成する。
【００２２】
また、上記第１、第２、第４、第５の２端子インピーダンス回路の容量性リアクタンス回路をインバーター内部の寄生容量で置き換え、さらに第３の２端子インピーダンス回路の抵抗を０Ω（ショート）とする発振回路、同発振回路を使用する発振器を構成する。
【００２３】
以下、本発明の実施形態について、図面を参照しながら説明する。図１に本発明に係る発振回路ブロックモデルを示す。ｚ１〜ｚ７は２端子のインピーダンス回路を示す。ＩＮＶはインバーターロジック、ｇｍは相互コンダクタンスを示す。
【００２４】
同図１にキルヒホッフの法則を適応する。電流の関係より（１２）式〜（１４）式、電圧の関係より（１５）式〜（１７）式を得る。
【数１２】
【数１３】
【数１４】
【数１５】
【数１６】
【数１７】
（１２）式〜（１７）式より発振回路の発振に至る臨界条件を与える（１８）式を得る。
【数１８】
（１８）式を展開し、さらにｚ６を圧電振動子と見なし（ｚ６＝ｚｘｔ）、振動子と回路インピーダンスを分離し（１９）式を得る。
【数１９】
（２０）式に各インピーダンスの設定を行い、（１９）式へ代入する。
【数２０】
発振回路の抵抗をＲｃｉ、容量性リアクタンスをＣｃｉ、誘導性リアクタンスをＬｃｉとし（２１）式に示す。Ｒａ．ｘａ，ｒｂ，ｘｂはそれぞれ（２２）式で与えられる。
【数２１】
【数２２】
（２１）式に基づき下記条件設定で、シミュレーションを行う。その時の定数はＣ１＝Ｃ２＝Ｃ４＝Ｃ５＝１４ｐＦ（インバーターの入出力と接地間寄生容量を４ｐＦとする。）とし、Ｒ３、Ｒ７、ｇｍをパラメーターとして可変する。
【００２５】
図２に第１インバーター（ＩＮＶ−１）出力と第２インバーター（ＩＮＶ−２）入力間抵抗：Ｒ３をパラメーターとする、発振周波数と起動時回路抵抗：Ｒｃｉ及び起動時の回路誘導性リアクタンスの関係を示す。その時の定数はＲ７＝８２０ＫΩ、ｇｍ＝１μＡ／Ｖである。
【００２６】
Ｒｃｉの最大値近傍ではＲ３の値による「差」は多きいが、３０ＫＨｚ近傍ではほとんどその差はない。またリアクタンスについては、３０ＫＨｚ近傍では誘導性（Ｌ性）であるが、１０ＫＨｚ近傍では容量性を示し、誘導性は失われる。
【００２７】
図３に第１インバーター入出力力間抵抗：Ｒ７をパラメーターとする、発振周波数対起動時回路抵抗：Ｒｃｉ及び起動時の回路誘導性リアクタンスの関係を示す。その時の定数はＲ３＝２０ＫΩ、ｇｍ＝１μＡ／Ｖである。
【００２８】
抵抗：Ｒ７を大きくすることにより負性抵抗の周波数特性は急峻となり、その最大値は急激に増し、周波数の低い方に移行する。抵抗：Ｒ７を小さくすることにより負性抵抗は低下、周波数特性は鈍化する。但し、３０ｋＨｚでは抵抗値の最も小さいＲ７＝５６０ｋＨｚで最大値を示す。
【００２９】
図４にインバーターの相互コンダクタンス：ｇｍをパラメーターとする、発振周波数と起動時回路抵抗：Ｒｃｉ及び起動時の回路誘導性リアクタンスの関係を示す。その時の定数はＲ３＝２０ＫΩ、Ｒ７＝８２０ＫΩである。
【００３０】
ｇｍが１μＡ／Ｖ以下では周波数特性に大きな変化はないが、５μＡ／Ｖで特性に大きな変化が現われ、負性抵抗値及びリアクタンスの最大値が極端に高周波側に移行する。但し、周波数が３０ｋＨｚ近傍においてはその変化ほとんど見られない。
【００３１】
（実施例１）
図５に本発明に係る発振回路の実施例１を示す。設定定数はＣ１＝Ｃ２＝Ｃ４＝Ｃ５＝１０ｐＦ、Ｃ６＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ３＝２０ｋΩ、Ｒ４＝８２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖとする。
【００３２】
図６に出力波形を示す。図２６に示す従来回路の出力波形に比べ、明確な矩形波を示している。
【００３３】
図７に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００３４】
図８に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、周波数可変範囲としてΔｆ／ｆ０≒２００ｐｐｍ、およそ５倍の可変範囲を得る。
【００３５】
（実施例２）
図９に本発明に係る発振回路の実施例２を示す。本回路は基本的に図５の発振回路の実施例１と同じである。即ち、図５の第１のインバーター（ＩＮＶ１）と第２のインバーター（ＩＮＶ２）を入れ替えた形である。設定定数はＣ１＝Ｃ２＝Ｃ４＝Ｃ５＝１０ｐＦ、Ｃ６＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ４＝５６０ｋΩ、Ｒ６＝２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖｄｃとする。
【００３６】
図１０に出力波形を示す。図２６に示す従来回路の出力波形に比べ、図６と同じく明確な矩形波を示している。
【００３７】
図１１に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、図７と同じく、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００３８】
図１２に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、図７と同じく、周波数可変範囲としてΔｆ／ｆ０≒２００ｐｐｍ、およそ５倍の可変範囲を得る。
【００３９】
（実施例３）
図１３に本発明に係る発振回路の実施例３を示す。本回路は、図５に示す発振回路の実施例１の抵抗：Ｒ３を０Ω（ショート）としたものである。設定定数はＣ１＝Ｃ２＝Ｃ３＝１０ｐＦ、Ｃ４＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ１＝８２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖとする。
【００４０】
図１４に出力波形−１を示す。図２６に示す従来回路の出力波形に比べ、図６と同じく明確な矩形波を示している。
【００４１】
図１５に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、図７と同じく、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００４２】
図１６に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、図７と同じく、周波数可変範囲としてΔｆ／ｆ０≒１７０ｐｐｍ、およそ５倍の可変範囲を得る。
【００４３】
（実施例４）
図１７に本発明に係る発振回路の実施例４を示す。本回路は、図５に示す発振回路の実施例１の、コンデンサＣ１、Ｃ２、Ｃ４、Ｃ５をインバーター内寄生容量：Ｃａで代替させ、さらに抵抗：Ｒ３を０Ω（ショート）としたものである。設定定数はＣ４＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ１＝８２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖｄｃとする。
【００４４】
図１８にシミュレーション結果を示す。但し、Ｃａはインバーターの入出力と接地間の寄生容量とし、Ｃａ＝４ｐＦとする。Ｃ１、Ｃ２、Ｃ４、Ｃ５をインバーター内寄生容量：Ｃａで代替させ、さらに抵抗：Ｒ３を０Ω（ショート）としても、シミュレーション上十分発振可能であることを示す。
【００４５】
図１９に出力波形−１を示す。図２６に示す従来回路の出力波形に比べ、図６と同じく明確な矩形波を示している。
【００４６】
図２０に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、図７と同じく、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００４７】
図２１に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、周波数可変範囲としてΔｆ／ｆ０≒１２０ｐｐｍ、およそ４倍の可変範囲を得る。他の実施例に係る回路に比べやや周波数可変範囲は狭くなる。
【００４８】
図２２に本発明に係る発振回路と従来回路の消費電流の比較を示す。従来回路に比べインバーターを２個使用しているにもかかわらず、実施例１〜４のいずれも、消費電流は少ない。
【００４９】
図２３に本発明に係る発振回路と従来回路の周波数電源変動の特性比較を示す。従来回路は変動も大きく、しかも発振が３．７Ｖｄｃで停止に比べ、本発明に係る発振回路は周波数の変動が少ない。
【００５０】
図２４に本発明に係る発振回路と従来回路の周波数可変の比較を示す。実施例１〜４は従来回路に比べて著しく可変範囲が広いことが分る。但し実施例４（コンデンサをインバーター内部寄生容量で代替）に付いては多少狭くなっている。
【図面の簡単な説明】
【００５１】
【図１】発振回路ブロックモデルを示す図である。
【図２】本発明に係る発振回路ブロックモデル−１のシミュレーション結果−１を示す図である。
【図３】本発明に係る発振回路ブロックモデル−１のシミュレーション結果−２を示す図である。
【図４】本発明に係る発振回路ブロックモデル−１のシミュレーション結果−３を示す図である。
【図５】本発明に係る発振回路の実施例１を示す図である。
【図６】本発明に係る発振回路の実施例１の出力波形を示す図である。
【図７】本発明に係る発振回路の実施例１の電源電圧対発振周波数及び消費電流特性を示す図である。
【図８】本発明に係る発振回路の実施例１の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図９】本発明に係る発振回路の実施例２を示す図である。
【図１０】本発明に係る発振回路の実施例２の出力波形を示す図である。
【図１１】本発明に係る発振回路の実施例２の電源電圧対発振周波数及び消費電流特性を示す図である。
【図１２】本発明に係る発振回路の実施例２の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図１３】本発明に係る発振回路の実施例３を示す図である。
【図１４】本発明に係る発振回路の実施例３の出力波形を示す図である。
【図１５】本発明に係る発振回路の実施例３の電源電圧対発振周波数及び消費電流特性を示す図である。
【図１６】本発明に係る発振回路の実施例３の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図１７】本発明に係る発振回路の実施例４を示す図である。
【図１８】本発明に係る発振回路の実施例４のシミュレーション結果を示す図である。
【図１９】本発明に係る発振回路の実施例４の出力波形を示す図である。
【図２０】本発明に係る発振回路の実施例４の電源電圧対発振周波数及び消費電流特性を示す図である。
【図２１】本発明に係る発振回路の実施例４の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図２２】本発明に係る発振回路と従来回路の消費電流の比較を示す図である。
【図２３】本発明に係る発振回路と従来回路の電源変動特性比較を示す図である。
【図２４】本発明に係る発振回路と従来回路の周波数可変特性比較を示す図である。
【図２５】従来の発振回路例−１を示す図である。
【図２６】従来の発振回路例−１の出力波形を示す図である。
【図２７】従来の発振回路例−１の電源電圧対発振周波数及び消費電流を示す図である。
【図２８】従来の発振回路例の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図２９】従来のインバーター発振回路ブロックを示す図である。
【図３０】従来回路−１の発振周波数対回路抵抗及び容量シミュレーション結果−１を示す図である。
【図３１】従来回路−１の発振周波数対回路抵抗及び容量シミュレーション結果−２を示す図である。
【図３２】従来回路−１の発振周波数対回路抵抗及び容量シミュレーション結果−３を示す図である。
【図３３】従来のインバーター発振回路例−２を示す図である。
【図３４】従来のインバーター発振回路例−３を示す図である。
【符号の説明】
【００５２】
ｚ１〜ｚ７ ２端子のインピーダンス回路
ＩＮＶ インバーターロジック
ｇｍ 相互コンダクタンス
【技術分野】
【０００１】
本発明は、圧電振動子を用い微少質量を検出するＱＣＭ等のセンサー発振器、通信用の周波数基準に用いる発振器の発振回路に関する。
【背景技術】
【０００２】
図２５に従来の発振回路例を示す。同回路ではインバーターの出力より入力へ大きな帰還抵抗：Ｒｆ（ここでは、２０ＫＨｚ〜６０ＫＨｚで２０ＭΩ）を挿入し動作点の安定化を図る。インバーター入力から、コンデンサＣｇを介し接地（ＧＮＤ）し、更に同インバーター入力より圧電振動子、抵抗：Ｒｄを介し同インバーター出力に接続する。また、同コンデンサと抵抗の接続点よりコンデンサ：Ｃｄを介し接地（ＧＮＤ）する。インバーターの接地（ＧＮＤ）端子を接地、電源端子を電源に接続、また電源端子と接地間にパスコンデンサを挿入し、電源ラインを交流的に接地する。
【０００３】
図２６に図２５に示す回路の発振出力波形を示す。出力波形の立ち上がり、立下りが緩やかで完全な矩形波になっていない。
【０００４】
図２７に同回路の発振周波数及び消費電流対電源電圧の関係を示す。電源電圧が３．７Ｖｄｃで発振停止する。
【０００５】
図２８には圧電振動子に直列にコンデンサを挿入し、同コンデンサ容量による発振周波数の変化を示す。可変範囲としてΔｆ／ｆ０≒３５ｐｐｍを得る。（Δｆ＝発振周波数−ｆ０；ｆ０＝公称周波数（＝３２．７６８ｋＨｚ））
次に図２９の従来回路の回路ブロック図に従いシミュレーションを行う。コンデンサ：Ｃ５はインバーター１の出力容量とする。同図にキルヒホッフの法則を適用する。電流の関係より（１）式、（２）式、（３）式を得る。電圧の関係より（４）式、（５）式、（６）式を得る。
【数１】
【数２】
【数３】
【数４】
【数５】
【数６】
（１）式〜（６）式より発振の臨界条件を示す（７）式を得る。
【数７】
（７）式より振動子インピーダンス：ｚｘｔからの回路インピーダンスを求め（８）式を得る。
【数８】
ｚ１〜ｚ６のインピーダンスを（９）式に示す設定を行い、（８）式へ代入し（７）式より振動子インピーダンス：ｚｘｔからの回路インピーダンスを求める。回路の抵抗：Ｒｃｉ、回路容量：Ｃｃｉとし（１０）式を得る。
【数９】
【数１０】
（１０）式のｒａ．ｃａ．ｒｂ．ｃｂを（１１）式に示す。
【数１１】
（１０）式に示すＲｃｉ、Ｃｃｉのシミュレーション結果を図３０〜図３２に示す。図３０は抵抗：Ｒ４をパラメーターとし発振周波数と回路抵抗：Ｒｃｉ，回路容量：Ｃｃｉの関係であり、定数をＣ１＝１４ｐＦ、Ｃ３＝１０ｐＦ，Ｃ５＝４ｐＦ、Ｒ６＝２０ＭΩ、ｇｍ＝０．１ｍＡ／Ｖと設定したときのものである。Ｃ１及びＣ５に内に含まれる４ｐＦはインバーター内の寄生容量とする。抵抗値を大きくすることで負性抵抗が小さくなる。
【０００６】
図３１は入出力間抵抗：Ｒ６をパラメーターとし発振周波数と回路抵抗：Ｒｃｉ，回路容量：Ｃｃｉの関係であり、定数をＣ１＝１４ｐＦ、Ｃ３＝１０ｐＦ，Ｃ５＝４ｐＦ、Ｒ４＝０．５ＭΩ、ｇｍ＝０．１ｍＡ／Ｖと設定した時のものである。発振周波数＝３２ＫＨｚ近傍では抵抗値：Ｒ６＝１０ＭΩ以下で負性抵抗を失う。
【０００７】
図３２は相互コンダクタンス：ｇｍをパラメーターとし発振周波数と回路抵抗：Ｒｃｉ，回路容量：Ｃｃｉの関係でありＣ１＝１４ｐＦ、Ｃ３＝１０ｐＦ，Ｃ５＝４ｐＦ、Ｃ５＝４ｐＦ、Ｒ４＝０．５ＭΩ、Ｒ６＝２０ＭΩと設定した時のものである。発振周波数＝３２ＫＨｚ近傍では、ｇｍ：０．１ｍＡ／Ｖで負性抵抗値は最大値を示し、それより大きくても、小さくても負性抵抗は小さくなる。このことは電源変動による相互コンダクタンスの変動により発振範囲が狭くなることを示す。
【０００８】
図３３に従来回路例−２を示す。同図はインバーターゲートを２段で発振させる回路であり、「ＣＲＹＳＴＡＬ ＯＳＣＩＬＬＡＴＯＲ ＤＥＳＩＧＮ ＡＮＤ ＴＥＭＰＥＲＡＴＵＲＥ ＣＯＭＰＥＮＳＡＴＩＯＮ Ｍａｒｖｉｎ Ｅ． Ｆｒｅｎｋｉｎｇ Ｃｏｐｙｒｉｇｈｔ １９７８」に掲載されている。インバーターとインバーターの入出力間にインダクターとコンデンサの直列回路を挿入している。しかしながら、発振条件が不明であり、実用化には至っていない。
【０００９】
図３４に従来回路例−３を示す。同図は、「水晶周波数制御デバイス、岡野庄太郎著」より引用した。ＴＴＬのＮＡＮＤゲートを使用するもので、ＮＡＮＤゲートによる遅延に相当するインダクターによる発振とし、不安定であり実用化できないとしている。
【非特許文献１】ＣＲＹＳＴＡＬ ＯＳＣＩＬＬＡＴＯＲ ＤＥＳＩＧＮ ＡＮＤ ＴＥＭＰＥＲＡＴＵＲＥ ＣＯＭＰＥＮＳＡＴＩＯＮ Ｍａｒｖｉｎ Ｅ．Ｆｒｅｎｋｉｎｇ Ｃｏｐｙｒｉｇｈｔ １９７８
【非特許文献２】水晶周波数制御デバイス、岡野庄太郎著
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように、従来から提案されている技術では、実用化を図ることは容易ではない。本発明は、このような事情に鑑みてなされたものであり、特に低周波圧電発振回路において、発振回路の構成が容易で、電源変動特性に優れ、可変範囲が広く、さらに回路の発振条件を明確にし、信頼性の高い圧電発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
（１）上記の目的を達成するために、本発明は、以下のような手段を講じた。すなわち、本発明に係る発振回路は、複数のロジックインバーターを備える発振回路であって、第１のロジックインバーターの入力と接地間に設けられた第１の２端子インピーダンス回路と、前記第１のロジックインバーターの出力と接地間に設けられた第２の２端子インピーダンス回路と、前記第１のロジックインバーターの出力と第２のロジックインバーターの入力とを接続する第３の２端子インピーダンス回路と、前記第２のロジックインバーターの入力と接地間に設けられた第４の２端子インピーダンス回路と、前記第２のロジックインバーターの出力と接地間に設けられた第５の２端子インピーダンス回路と、前記第２のロジックインバーターの出力と前記第１のロジックインバーターの入力間に設けられた第６の２端子インピーダンス回路と、前記第１のロジックインバーターの入出力間に設けられた第７の２端子インピーダンス回路と、を備えることを特徴としている。
【００１２】
（２）また、本発明に係る発振回路は、前記第１の２端子インピーダンス回路、第２の２端子インピーダンス回路、第４の２端子インピーダンス回路、および第５の２端子インピーダンス回路は、容量性リアクタンスであり、前記第３の２端子インピーダンス回路、および第７の２端子インピーダンス回路は抵抗であり、前記第６の２端子インピーダンス回路は圧電振動子と発振周波数調整用回路であることを特徴としている。
【００１３】
（３）また、本発明に係る発振回路は、前記第１及び第２のロジックインバーターの電源端子と接地端子間に、所定の電圧を供給する電圧部と、交流を接地するバイパス容量とをさらに備えることを特徴としている。
【００１４】
（４）また、本発明に係る発振回路は、前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴としている。
【００１５】
（５）また、本発明に係る発振回路は、前記第１、第２、第４、第５の２端子インピーダンス回路の容量性リアクタンス回路をインバーター内部の寄生容量で置き換えると共に、前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴としている。
【００１６】
（６）また、本発明に係る発振器は、請求項１から請求項５のいずれかに記載の発振回路を備えることを特徴としている。
【発明の効果】
【００１７】
本発明によれば、以上に示す様な発振回路の構成を行うことにより、特に低周波発振においては発振を容易に行うことができ、しかも回路のリアクタンスを、インダクターを用いること無く誘導性の範囲まで大きくすることができる。そのことは図２４にしめす可変容量比較で明らかなように、容量可変において大きな周波数可変範囲を得ることができる。これらの特徴はＱＣＭ（水晶振動子を用いる微少質量測定）、などのセンサー発振、通信向け発振に対し大きな効果を与え、これらの分野の技術発展に期待を与えるものである。
【発明を実施するための最良の形態】
【００１８】
本発明は、第１のロジックインバーターと第２のロジックインバーターを用意し、第１のロジックインバーターの入力と接地間に第１の２端子インピーダンス回路を、出力と接地間に第２の２端子インピーダンス回路を挿入する。第１のロジックインバーター出力から第３の２端子インピーダンス回路を介し第２のロジックインバーターの入力に接続する。第２のロジックインバーターの入力と接地間に第４の２端子インピーダンス回路を、出力と接地間に第５の２端子インピーダンス回路を挿入する。第２のロジックインバーターの出力から第１のロジックインバーターの入力間に第６の２端子インピーダンス回路を挿入、第１のロジックインバーターの入出力間に第７の２端子インピーダンス回路を挿入する発振回路、及び同発振回路を使用する発振器を構成している。
【００１９】
但し、第１の２端子インピーダンス回路、第２の２端子インピーダンス回路、第４の２端子インピーダンス回路、第５の２端子インピーダンス回路を容量性リアクタンスとし、第３の２端子インピーダンス回路、第７の２端子インピーダンス回路を抵抗、第６の２端子インピーダンス回路を圧電振動子と発振周波数調整用回路とする。
【００２０】
尚、第１及び第２のロジックインバーターの電源端子と接地端子間には適切な電圧と、交流を接地するバイパス容量を挿入する。
【００２１】
また、本発明は、上記第３の２端子インピーダンス回路の抵抗を０Ω（ショート）とする発振回路、同発振回路を使用する発振器を構成する。
【００２２】
また、上記第１、第２、第４、第５の２端子インピーダンス回路の容量性リアクタンス回路をインバーター内部の寄生容量で置き換え、さらに第３の２端子インピーダンス回路の抵抗を０Ω（ショート）とする発振回路、同発振回路を使用する発振器を構成する。
【００２３】
以下、本発明の実施形態について、図面を参照しながら説明する。図１に本発明に係る発振回路ブロックモデルを示す。ｚ１〜ｚ７は２端子のインピーダンス回路を示す。ＩＮＶはインバーターロジック、ｇｍは相互コンダクタンスを示す。
【００２４】
同図１にキルヒホッフの法則を適応する。電流の関係より（１２）式〜（１４）式、電圧の関係より（１５）式〜（１７）式を得る。
【数１２】
【数１３】
【数１４】
【数１５】
【数１６】
【数１７】
（１２）式〜（１７）式より発振回路の発振に至る臨界条件を与える（１８）式を得る。
【数１８】
（１８）式を展開し、さらにｚ６を圧電振動子と見なし（ｚ６＝ｚｘｔ）、振動子と回路インピーダンスを分離し（１９）式を得る。
【数１９】
（２０）式に各インピーダンスの設定を行い、（１９）式へ代入する。
【数２０】
発振回路の抵抗をＲｃｉ、容量性リアクタンスをＣｃｉ、誘導性リアクタンスをＬｃｉとし（２１）式に示す。Ｒａ．ｘａ，ｒｂ，ｘｂはそれぞれ（２２）式で与えられる。
【数２１】
【数２２】
（２１）式に基づき下記条件設定で、シミュレーションを行う。その時の定数はＣ１＝Ｃ２＝Ｃ４＝Ｃ５＝１４ｐＦ（インバーターの入出力と接地間寄生容量を４ｐＦとする。）とし、Ｒ３、Ｒ７、ｇｍをパラメーターとして可変する。
【００２５】
図２に第１インバーター（ＩＮＶ−１）出力と第２インバーター（ＩＮＶ−２）入力間抵抗：Ｒ３をパラメーターとする、発振周波数と起動時回路抵抗：Ｒｃｉ及び起動時の回路誘導性リアクタンスの関係を示す。その時の定数はＲ７＝８２０ＫΩ、ｇｍ＝１μＡ／Ｖである。
【００２６】
Ｒｃｉの最大値近傍ではＲ３の値による「差」は多きいが、３０ＫＨｚ近傍ではほとんどその差はない。またリアクタンスについては、３０ＫＨｚ近傍では誘導性（Ｌ性）であるが、１０ＫＨｚ近傍では容量性を示し、誘導性は失われる。
【００２７】
図３に第１インバーター入出力力間抵抗：Ｒ７をパラメーターとする、発振周波数対起動時回路抵抗：Ｒｃｉ及び起動時の回路誘導性リアクタンスの関係を示す。その時の定数はＲ３＝２０ＫΩ、ｇｍ＝１μＡ／Ｖである。
【００２８】
抵抗：Ｒ７を大きくすることにより負性抵抗の周波数特性は急峻となり、その最大値は急激に増し、周波数の低い方に移行する。抵抗：Ｒ７を小さくすることにより負性抵抗は低下、周波数特性は鈍化する。但し、３０ｋＨｚでは抵抗値の最も小さいＲ７＝５６０ｋＨｚで最大値を示す。
【００２９】
図４にインバーターの相互コンダクタンス：ｇｍをパラメーターとする、発振周波数と起動時回路抵抗：Ｒｃｉ及び起動時の回路誘導性リアクタンスの関係を示す。その時の定数はＲ３＝２０ＫΩ、Ｒ７＝８２０ＫΩである。
【００３０】
ｇｍが１μＡ／Ｖ以下では周波数特性に大きな変化はないが、５μＡ／Ｖで特性に大きな変化が現われ、負性抵抗値及びリアクタンスの最大値が極端に高周波側に移行する。但し、周波数が３０ｋＨｚ近傍においてはその変化ほとんど見られない。
【００３１】
（実施例１）
図５に本発明に係る発振回路の実施例１を示す。設定定数はＣ１＝Ｃ２＝Ｃ４＝Ｃ５＝１０ｐＦ、Ｃ６＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ３＝２０ｋΩ、Ｒ４＝８２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖとする。
【００３２】
図６に出力波形を示す。図２６に示す従来回路の出力波形に比べ、明確な矩形波を示している。
【００３３】
図７に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００３４】
図８に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、周波数可変範囲としてΔｆ／ｆ０≒２００ｐｐｍ、およそ５倍の可変範囲を得る。
【００３５】
（実施例２）
図９に本発明に係る発振回路の実施例２を示す。本回路は基本的に図５の発振回路の実施例１と同じである。即ち、図５の第１のインバーター（ＩＮＶ１）と第２のインバーター（ＩＮＶ２）を入れ替えた形である。設定定数はＣ１＝Ｃ２＝Ｃ４＝Ｃ５＝１０ｐＦ、Ｃ６＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ４＝５６０ｋΩ、Ｒ６＝２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖｄｃとする。
【００３６】
図１０に出力波形を示す。図２６に示す従来回路の出力波形に比べ、図６と同じく明確な矩形波を示している。
【００３７】
図１１に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、図７と同じく、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００３８】
図１２に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、図７と同じく、周波数可変範囲としてΔｆ／ｆ０≒２００ｐｐｍ、およそ５倍の可変範囲を得る。
【００３９】
（実施例３）
図１３に本発明に係る発振回路の実施例３を示す。本回路は、図５に示す発振回路の実施例１の抵抗：Ｒ３を０Ω（ショート）としたものである。設定定数はＣ１＝Ｃ２＝Ｃ３＝１０ｐＦ、Ｃ４＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ１＝８２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖとする。
【００４０】
図１４に出力波形−１を示す。図２６に示す従来回路の出力波形に比べ、図６と同じく明確な矩形波を示している。
【００４１】
図１５に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、図７と同じく、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００４２】
図１６に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、図７と同じく、周波数可変範囲としてΔｆ／ｆ０≒１７０ｐｐｍ、およそ５倍の可変範囲を得る。
【００４３】
（実施例４）
図１７に本発明に係る発振回路の実施例４を示す。本回路は、図５に示す発振回路の実施例１の、コンデンサＣ１、Ｃ２、Ｃ４、Ｃ５をインバーター内寄生容量：Ｃａで代替させ、さらに抵抗：Ｒ３を０Ω（ショート）としたものである。設定定数はＣ４＝０．１μＦ、Ｃ７＝３３μＦ、Ｒ１＝８２０ｋΩ、ＩＮＶ１＆２：ＴＣ７ＳＵ０４Ｆ（東芝）、Ｚｘｔ（Ｘｔａｌ）：音叉型３２．７６ＫＨｚ、ＶＣＣ＝３Ｖｄｃとする。
【００４４】
図１８にシミュレーション結果を示す。但し、Ｃａはインバーターの入出力と接地間の寄生容量とし、Ｃａ＝４ｐＦとする。Ｃ１、Ｃ２、Ｃ４、Ｃ５をインバーター内寄生容量：Ｃａで代替させ、さらに抵抗：Ｒ３を０Ω（ショート）としても、シミュレーション上十分発振可能であることを示す。
【００４５】
図１９に出力波形−１を示す。図２６に示す従来回路の出力波形に比べ、図６と同じく明確な矩形波を示している。
【００４６】
図２０に電源電圧対発振周波数及び消費電流特性を示す。図２７に示す従来回路の特性に比べ、図７と同じく、電流の低下、特に発振出力が電圧：５Ｖまで確実に発振していることが分る。
【００４７】
図２１に振動子の直列容量：Ｃｘ対発振周波数特性を示す。図２８の従来回路の周波数可変特性に比べ、周波数可変範囲としてΔｆ／ｆ０≒１２０ｐｐｍ、およそ４倍の可変範囲を得る。他の実施例に係る回路に比べやや周波数可変範囲は狭くなる。
【００４８】
図２２に本発明に係る発振回路と従来回路の消費電流の比較を示す。従来回路に比べインバーターを２個使用しているにもかかわらず、実施例１〜４のいずれも、消費電流は少ない。
【００４９】
図２３に本発明に係る発振回路と従来回路の周波数電源変動の特性比較を示す。従来回路は変動も大きく、しかも発振が３．７Ｖｄｃで停止に比べ、本発明に係る発振回路は周波数の変動が少ない。
【００５０】
図２４に本発明に係る発振回路と従来回路の周波数可変の比較を示す。実施例１〜４は従来回路に比べて著しく可変範囲が広いことが分る。但し実施例４（コンデンサをインバーター内部寄生容量で代替）に付いては多少狭くなっている。
【図面の簡単な説明】
【００５１】
【図１】発振回路ブロックモデルを示す図である。
【図２】本発明に係る発振回路ブロックモデル−１のシミュレーション結果−１を示す図である。
【図３】本発明に係る発振回路ブロックモデル−１のシミュレーション結果−２を示す図である。
【図４】本発明に係る発振回路ブロックモデル−１のシミュレーション結果−３を示す図である。
【図５】本発明に係る発振回路の実施例１を示す図である。
【図６】本発明に係る発振回路の実施例１の出力波形を示す図である。
【図７】本発明に係る発振回路の実施例１の電源電圧対発振周波数及び消費電流特性を示す図である。
【図８】本発明に係る発振回路の実施例１の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図９】本発明に係る発振回路の実施例２を示す図である。
【図１０】本発明に係る発振回路の実施例２の出力波形を示す図である。
【図１１】本発明に係る発振回路の実施例２の電源電圧対発振周波数及び消費電流特性を示す図である。
【図１２】本発明に係る発振回路の実施例２の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図１３】本発明に係る発振回路の実施例３を示す図である。
【図１４】本発明に係る発振回路の実施例３の出力波形を示す図である。
【図１５】本発明に係る発振回路の実施例３の電源電圧対発振周波数及び消費電流特性を示す図である。
【図１６】本発明に係る発振回路の実施例３の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図１７】本発明に係る発振回路の実施例４を示す図である。
【図１８】本発明に係る発振回路の実施例４のシミュレーション結果を示す図である。
【図１９】本発明に係る発振回路の実施例４の出力波形を示す図である。
【図２０】本発明に係る発振回路の実施例４の電源電圧対発振周波数及び消費電流特性を示す図である。
【図２１】本発明に係る発振回路の実施例４の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図２２】本発明に係る発振回路と従来回路の消費電流の比較を示す図である。
【図２３】本発明に係る発振回路と従来回路の電源変動特性比較を示す図である。
【図２４】本発明に係る発振回路と従来回路の周波数可変特性比較を示す図である。
【図２５】従来の発振回路例−１を示す図である。
【図２６】従来の発振回路例−１の出力波形を示す図である。
【図２７】従来の発振回路例−１の電源電圧対発振周波数及び消費電流を示す図である。
【図２８】従来の発振回路例の周波数可変容量：Ｃｘ対発振周波数特性を示す図である。
【図２９】従来のインバーター発振回路ブロックを示す図である。
【図３０】従来回路−１の発振周波数対回路抵抗及び容量シミュレーション結果−１を示す図である。
【図３１】従来回路−１の発振周波数対回路抵抗及び容量シミュレーション結果−２を示す図である。
【図３２】従来回路−１の発振周波数対回路抵抗及び容量シミュレーション結果−３を示す図である。
【図３３】従来のインバーター発振回路例−２を示す図である。
【図３４】従来のインバーター発振回路例−３を示す図である。
【符号の説明】
【００５２】
ｚ１〜ｚ７ ２端子のインピーダンス回路
ＩＮＶ インバーターロジック
ｇｍ 相互コンダクタンス
【特許請求の範囲】
【請求項１】
複数のロジックインバーターを備える発振回路であって、
第１のロジックインバーターの入力と接地間に設けられた第１の２端子インピーダンス回路と、
前記第１のロジックインバーターの出力と接地間に設けられた第２の２端子インピーダンス回路と、
前記第１のロジックインバーターの出力と第２のロジックインバーターの入力とを接続する第３の２端子インピーダンス回路と、
前記第２のロジックインバーターの入力と接地間に設けられた第４の２端子インピーダンス回路と、
前記第２のロジックインバーターの出力と接地間に設けられた第５の２端子インピーダンス回路と、
前記第２のロジックインバーターの出力と前記第１のロジックインバーターの入力間に設けられた第６の２端子インピーダンス回路と、
前記第１のロジックインバーターの入出力間に設けられた第７の２端子インピーダンス回路と、を備えることを特徴とする発振回路。
【請求項２】
前記第１の２端子インピーダンス回路、第２の２端子インピーダンス回路、第４の２端子インピーダンス回路、および第５の２端子インピーダンス回路は、容量性リアクタンスであり、前記第３の２端子インピーダンス回路、および第７の２端子インピーダンス回路は抵抗であり、前記第６の２端子インピーダンス回路は圧電振動子と発振周波数調整用回路であることを特徴とする請求項１記載の発振回路。
【請求項３】
前記第１及び第２のロジックインバーターの電源端子と接地端子間に、所定の電圧を供給する電圧部と、交流を接地するバイパス容量とをさらに備えることを特徴とする請求項２記載の発振回路。
【請求項４】
前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴とする請求項２または請求項３記載の発振回路。
【請求項５】
前記第１、第２、第４、第５の２端子インピーダンス回路の容量性リアクタンス回路をインバーター内部の寄生容量で置き換えると共に、前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴とする請求項２または請求項３記載の発振回路。
【請求項６】
請求項１から請求項５のいずれかに記載の発振回路を備えることを特徴とする発振器。
【請求項１】
複数のロジックインバーターを備える発振回路であって、
第１のロジックインバーターの入力と接地間に設けられた第１の２端子インピーダンス回路と、
前記第１のロジックインバーターの出力と接地間に設けられた第２の２端子インピーダンス回路と、
前記第１のロジックインバーターの出力と第２のロジックインバーターの入力とを接続する第３の２端子インピーダンス回路と、
前記第２のロジックインバーターの入力と接地間に設けられた第４の２端子インピーダンス回路と、
前記第２のロジックインバーターの出力と接地間に設けられた第５の２端子インピーダンス回路と、
前記第２のロジックインバーターの出力と前記第１のロジックインバーターの入力間に設けられた第６の２端子インピーダンス回路と、
前記第１のロジックインバーターの入出力間に設けられた第７の２端子インピーダンス回路と、を備えることを特徴とする発振回路。
【請求項２】
前記第１の２端子インピーダンス回路、第２の２端子インピーダンス回路、第４の２端子インピーダンス回路、および第５の２端子インピーダンス回路は、容量性リアクタンスであり、前記第３の２端子インピーダンス回路、および第７の２端子インピーダンス回路は抵抗であり、前記第６の２端子インピーダンス回路は圧電振動子と発振周波数調整用回路であることを特徴とする請求項１記載の発振回路。
【請求項３】
前記第１及び第２のロジックインバーターの電源端子と接地端子間に、所定の電圧を供給する電圧部と、交流を接地するバイパス容量とをさらに備えることを特徴とする請求項２記載の発振回路。
【請求項４】
前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴とする請求項２または請求項３記載の発振回路。
【請求項５】
前記第１、第２、第４、第５の２端子インピーダンス回路の容量性リアクタンス回路をインバーター内部の寄生容量で置き換えると共に、前記第３の２端子インピーダンス回路の抵抗を０Ωとすることを特徴とする請求項２または請求項３記載の発振回路。
【請求項６】
請求項１から請求項５のいずれかに記載の発振回路を備えることを特徴とする発振器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【公開番号】特開２００７−１８１０８９（Ｐ２００７−１８１０８９Ａ）
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００５−３７９５０２（Ｐ２００５−３７９５０２）
【出願日】平成１７年１２月２８日（２００５．１２．２８）
【出願人】（５０５０６６６０４）
【Ｆターム（参考）】
【公開日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１７年１２月２８日（２００５．１２．２８）
【出願人】（５０５０６６６０４）
【Ｆターム（参考）】
[ Back to top ]