表示パネルおよびその製造方法
【課題】製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできるカラー表示パネルを実現する。
【解決手段】画素電極は、第１の透明導電膜１５１と第２の透明導電膜１５２とからなるＲ色用の画素電極１５０Ｒと、第１の透明導電膜１５１からなるＧ色用の画素電極１５０Ｇと、第２の透明導電膜１５２からなるＢ色用の画素電極１５０Ｂとによって構成される。画素電極の形成の際、まずＴＦＴ付き基板１０１上に第１の透明導電膜１５１が形成され、Ｒ色およびＧ色に対応する部分のみが残るよう第１の透明導電膜１５１にパターニングおよびエッチングが施される。次に、ＴＦＴ付き基板１０１上に第２の透明導電膜１５２が形成され、Ｒ色およびＢ色に対応する部分のみが残るよう第２の透明導電膜１５２にパターニングおよびエッチングが施される。
【解決手段】画素電極は、第１の透明導電膜１５１と第２の透明導電膜１５２とからなるＲ色用の画素電極１５０Ｒと、第１の透明導電膜１５１からなるＧ色用の画素電極１５０Ｇと、第２の透明導電膜１５２からなるＢ色用の画素電極１５０Ｂとによって構成される。画素電極の形成の際、まずＴＦＴ付き基板１０１上に第１の透明導電膜１５１が形成され、Ｒ色およびＧ色に対応する部分のみが残るよう第１の透明導電膜１５１にパターニングおよびエッチングが施される。次に、ＴＦＴ付き基板１０１上に第２の透明導電膜１５２が形成され、Ｒ色およびＢ色に対応する部分のみが残るよう第２の透明導電膜１５２にパターニングおよびエッチングが施される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示パネルおよびその製造方法に関し、より詳しくは、表示パネルを構成するアレイ基板の構造および当該構造の製造方法に関する。
【背景技術】
【０００２】
図１０は、従来の一般的な液晶パネルの概略構成を示す要部断面図である。この液晶パネルは、１対のガラス基板であるアレイ基板６００とカラーフィルタ基板７００とから構成されている。アレイ基板６００は、液晶を駆動するためのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）がガラス基板上にマトリクス状に形成された状態の基板（以下、「ＴＦＴ付き基板」という。）６０１と、ＴＦＴ付き基板６０１上に形成された画素電極６５０と、液晶分子を一定方向に配列させるためにＴＦＴ付き基板６０１および画素電極６５０上に形成された配向膜６６０とによって構成されている。画素電極６５０は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ：酸化インジウムスズ）膜などの透明導電膜によって実現されている。カラーフィルタ基板７００は、ガラス基板７１０と、ガラス基板７１０上に形成されたＲ色（赤色），Ｇ色（緑色），およびＢ色（青色）の着色層７２０Ｒ，７２０Ｇ，および７２０Ｂと、光漏れを防ぐためにそれら着色層間に設けられたブラックマトリクス（不図示）と、着色層上に保護膜（不図示）等を介して形成された透明導電膜７３０と、液晶分子を一定方向に配列させるために透明導電膜７３０上に形成された配向膜７４０とによって構成されている。
【０００３】
図１０に示した構成において、画素電極６５０を構成する透明導電膜の膜厚は一定となっている。すなわち、カラーフィルタ基板７００のＲ色，Ｇ色，およびＢ色の着色層７２０Ｒ，７２０Ｇ，および７２０Ｂにそれぞれ対応するようにＲ色用，Ｇ色用，およびＢ色用の画素電極６５０がアレイ基板６００に設けられているが、それら全ての色用の画素電極６５０についての透明導電膜の膜厚は等しくなっている。このため、カラーフィルタの各色について、必ずしも好適な光学特性は得られていない。
【０００４】
そこで、特開２００８−９２１４号公報には、画素電極を構成する透明導電膜の膜厚を図１１に示すように色毎に異ならせた表示装置の発明が開示されている。図１１から把握されるように、アレイ基板８００に設けられたＲ色用の画素電極８５０Ｒ，Ｇ色用の画素電極８５０Ｒ，およびＢ色用の画素電極８５０Ｂをそれぞれ構成する透明導電膜の膜厚は互いに異なっている。このような構成とすることによって、「透明導電膜を光が透過する際の透過率の差に起因する色度差を低減し、高忠実な色再現性を有する画像表示が得られる」とされている。なお、この表示装置の製造方法に関しては、上述のように色毎に透明導電膜の膜厚を異ならせるために、インクジェット法が採用されている。すなわち、透明導電膜の膜厚は、インクジェットノズルから吐出されるインクの塗布量によって制御されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、基板への透明導電膜の形成（堆積）に関し、上記特開２００８−９２１４号公報に開示された表示装置ではインクジェット法が採用されているが、一般にはスパッタ法が採用されることが多い。そのスパッタ法を用いて上述のような膜厚の異なる３種類の透明導電膜の基板への形成を行う場合、フォトリソグラフィ法（フォトリソグラフィ技術）を用いた一連の処理（基板上への膜の形成，レジスト塗布，露光，現像，エッチング，レジスト剥離など）が３回繰り返されることとなる。これについて、図１２および図１３を参照しつつ、以下に説明する。
【０００７】
図１２は、スパッタ法を用いて膜厚の異なる３種類の透明導電膜を基板に形成すると仮定したときの画素電極の形成手順を示すフローチャートである。まず、ＴＦＴ付き基板８０１上に、スパッタ法によって、Ｒ色用の画素電極８５０Ｒを構成すべき第１の透明導電膜８５１を形成する（ステップＳ９００）。次に、図１３（ａ）に示すように、Ｒ色用の画素電極８５０Ｒが形成されるべき領域がマスクされるようレジスト膜８９０をパターニングする（ステップＳ９０２）。更に、エッチングによって第１の透明導電膜８５１の不要な部分を除去する（ステップＳ９０４）。その後、レジスト膜８９０を剥離する（ステップＳ９０６）。これにより、図１３（ｂ）に示すように、ＴＦＴ付き基板８０１上の領域のうちＲ色用の画素電極８５０Ｒが形成されるべき領域にのみ第１の透明導電膜８５１が堆積された状態となる。
【０００８】
次に、ＴＦＴ付き基板８０１および第１の透明導電膜８５１上に、スパッタ法によって、Ｒ色用およびＧ色用の画素電極８５０Ｒ，８５０Ｇを構成すべき第２の透明導電膜８５２を形成する（ステップＳ９０８）。なお、第２の透明導電膜８５２の材料については、第１の透明導電膜８５１の材料と同じである。次に、図１３（ｃ）に示すように、Ｒ色用およびＧ色用の画素電極８５０Ｒ，８５０Ｇが形成されるべき領域がマスクされるようレジスト膜８９０をパターニングする（ステップＳ９１０）。更に、エッチングによって第２の透明導電膜８５２の不要な部分を除去する（ステップＳ９１２）。その後、レジスト膜８９０を剥離する（ステップＳ９１４）。これにより、図１３（ｄ）に示すように、ＴＦＴ付き基板８０１上の領域のうちＲ色用の画素電極８５０Ｒが形成されるべき領域には第１の透明導電膜８５１と第２の透明導電膜８５２とが堆積され、Ｇ色用の画素電極８５０Ｇが形成されるべき領域には第２の透明導電膜８５２が堆積された状態となる。
【０００９】
次に、ＴＦＴ付き基板８０１および第２の透明導電膜８５２上に、スパッタ法によって、Ｒ色用，Ｇ色用，およびＢ色用の画素電極８５０Ｒ，８５０Ｇ，および８５０Ｂを構成すべき第３の透明導電膜８５３を形成する（ステップＳ９１６）。なお、第３の透明導電膜８５３の材料については、第１の透明導電膜８５１および第２の透明導電膜８５２の材料と同じである。次に、図１３（ｅ）に示すように、Ｒ色用，Ｇ色用，およびＢ色用の画素電極８５０Ｒ，８５０Ｇ，および８５０Ｂが形成されるべき領域がマスクされるようレジスト膜８９０をパターニングする（ステップＳ９１８）。更に、エッチングによって第３の透明導電膜８５３の不要な部分を除去する（ステップＳ９２０）。その後、レジスト膜を剥離する（ステップＳ９２２）。これにより、図１３（ｆ）に示すように、ＴＦＴ付き基板８０１上の領域のうちＲ色用の画素電極８５０Ｒが形成されるべき領域には第１の透明導電膜８５１と第２の透明導電膜８５２と第３の透明導電膜８５３とが堆積され、Ｇ色用の画素電極８５０Ｇが形成されるべき領域には第２の透明導電膜８５２と第３の透明導電膜８５３とが堆積され、Ｂ色用の画素電極８５０Ｂが形成されるべき領域には第３の透明導電膜８５３が堆積された状態となる。
【００１０】
以上のように、画素電極を構成すべき透明導電膜として膜厚の異なる３種類の透明導電膜を従来技術を用いて基板に形成するためには、フォトリソグラフィ法を用いた一連の処理が３回繰り返されなければならない。このため、図１０に示した従来の一般的な構成の液晶パネルと比較して、製造工程が大幅に増加する。
【００１１】
そこで本発明は、製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできるカラー表示パネルを実現することを目的とする。
【課題を解決するための手段】
【００１２】
第１の発明は、表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルであって、
前記画素電極は、前記第１の色の着色層に対応するように設けられ、互いに異なる材料からなる第１の透明導電膜と第２の透明導電膜とが積層された第１の色用の画素電極と、前記第２の色の着色層に対応するように設けられ、前記第１の透明導電膜からなる第２の色用の画素電極と、前記第３の色の着色層に対応するように設けられ、前記第２の透明導電膜からなる第３の色用の画素電極とを含むことを特徴とする。
【００１３】
第２の発明は、第１の発明において、
前記第１の色用の画素電極を構成する第１の透明導電膜と第２の透明導電膜とは、前記第１の基板の一部を構成する母基板上に前記第１の透明導電膜、前記第２の透明導電膜の順で積層され、
前記第１の透明導電膜は、前記第２の透明導電膜よりも耐エッチング性が高いことを特徴とする。
【００１４】
第３の発明は、第２の発明において、
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、非晶質の酸化インジウムスズからなることを特徴とする。
【００１５】
第４の発明は、第３の発明において、
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする。
【００１６】
第５の発明は、第２の発明において、
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、酸化インジウム亜鉛からなることを特徴とする。
【００１７】
第６の発明は、第５の発明において、
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする。
【００１８】
第７の発明は、第１の発明において、
前記第１の透明導電膜の膜厚と前記第２の透明導電膜の膜厚とが異なることを特徴とする。
【００１９】
第８の発明は、透明導電膜からなり表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルの製造方法であって、
前記第１の基板の一部を構成する母基板上に第１の透明導電膜を堆積させる第１工程と、
前記第１工程で前記母基板上に堆積された第１の透明導電膜のうち前記第１の色の着色層および前記第２の色の着色層に対応する部分のみが前記母基板上に残るように、フォトリソグラフィ法により前記第１の透明導電膜にパターニングおよびエッチングを行う第２工程と、
前記第１の透明導電膜を覆うように前記母基板上に前記第１の透明導電膜とは異なる材料からなる第２の透明導電膜を堆積させる第３工程と、
前記第３工程で前記母基板上に堆積された第２の透明導電膜のうち前記第１の色の着色層および前記第３の色の着色層に対応する部分のみが残るように、フォトリソグラフィ法により前記第２の透明導電膜にパターニングおよびエッチングを行う第４工程と
を含むことを特徴とする。
【００２０】
第９の発明は、第８の発明において、
前記第３工程では、前記第１の透明導電膜よりも耐エッチング性の低い第２の透明導電膜が前記母基板上に堆積されることを特徴とする。
【００２１】
第１０の発明は、第９の発明において、
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として非晶質の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする。
【００２２】
第１１の発明は、第１０の発明において、
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする。
【００２３】
第１２の発明は、第９の発明において、
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として酸化インジウム亜鉛からなる膜が前記母基板上に堆積されることを特徴とする。
【００２４】
第１３の発明は、第１２の発明において、
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする。
【００２５】
第１４の発明は、第８の発明において、
前記第３工程では、前記第１の透明導電膜とは膜厚の異なる第２の透明導電膜が前記母基板上に堆積されることを特徴とする。
【発明の効果】
【００２６】
上記第１の発明によれば、表示パネルの第１の基板に形成される画素電極を構成する透明導電膜の膜厚を、色毎（典型的にはＲＧＢの色毎）に異ならせることができる。このため、透明導電膜の膜厚を色毎に適当な大きさ（厚さ）にすることによって、色毎に透過率や色度の調整が施される。これにより、色毎に好適な光学特性を得ることが可能となる。また、第１の透明導電膜と第２の透明導電膜には、互いに異なる材料が用いられている。このため、第１の基板の製造工程において、第１の透明導電膜および第２の透明導電膜の一方をエッチングする際に他方がエッチングされないようにすることができる。これにより、フォトリソグラフィ法による一連の処理を２回繰り返すだけで、第１の透明導電膜と第２の透明導電膜とが積層された膜からなる画素電極，第１の透明導電膜からなる画素電極，および第２の透明導電膜からなる画素電極という３種類の画素電極を形成することが可能となる。以上より、製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできる表示パネルが実現される。
【００２７】
上記第２の発明によれば、第１の基板の製造工程において母基板上に第１の透明導電膜，第２の透明導電膜の順序で導電膜が積層され、かつ、第１の透明導電膜には第２の透明導電膜よりも耐エッチング性が高い材料が用いられる。このため、第１の基板の製造工程において第２の透明導電膜をエッチングする際に、適当なエッチング液を用いることによって、先に母基板上に形成された第１の透明導電膜がエッチングされることを確実に防止することができる。
【００２８】
上記第３から第６の発明によれば、上記第２の発明と同様、第１の基板の製造工程において第２の透明導電膜をエッチングする際に、適当なエッチング液を用いることによって、先に母基板上に形成された第１の透明導電膜がエッチングされることを確実に防止することができる。
【００２９】
上記第７の発明によれば、第１の透明導電膜と第２の透明導電膜とは異なる膜厚にされる。第１の色用の画素電極は第１の透明導電膜と第２の透明導電膜とが積層された膜からなり、第２の色用の画素電極は第１の透明導電膜からなり、第３の色用の画素電極は第２の透明導電膜からなるので、第１の透明導電膜と第２の透明導電膜とが異なる膜厚にされることにより、第１，第２，および第３の色用の画素電極を構成する透明導電膜の膜厚を確実に互いに異ならせることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る液晶パネルの概略構成を示す要部断面図である。
【図２】上記第１の実施形態に係る液晶パネルの詳細構成を示す断面図である。
【図３】上記第１の実施形態におけるアレイ基板の製造方法の手順を示すフローチャートである。
【図４】上記第１の実施形態におけるアレイ基板の製造方法について説明するための図である。
【図５】上記第１の実施形態におけるアレイ基板の製造方法について説明するための図である。
【図６】上記第１の実施形態における画素電極の形成手順を示すフローチャートである。
【図７】上記第１の実施形態における画素電極の形成手順について説明するための図である。
【図８】透明導電膜の膜厚と透過率（Ｙ値）との関係を示す図である。
【図９】様々な膜厚の透明導電膜を用いて白色表示を行った際に得られた色度を示す図である。
【図１０】従来の一般的な液晶パネルの概略構成を示す要部断面図である。
【図１１】特開２００８−９２１４号公報に開示された液晶パネルの概略構成を示す要部断面図である。
【図１２】スパッタ法を用いて膜厚の異なる３種類の透明導電膜を基板に形成すると仮定したときの画素電極の形成手順を示すフローチャートである。
【図１３】スパッタ法を用いて膜厚の異なる３種類の透明導電膜を基板に形成することについて説明するための図である。
【発明を実施するための形態】
【００３１】
以下、添付図面を参照しつつ、本発明の一実施形態について説明する。
【００３２】
＜１．液晶パネルの概略構成＞
図１は、本発明の一実施形態に係る液晶パネルの概略構成を示す要部断面図である。この液晶パネルは、１対のガラス基板であるアレイ基板１００とカラーフィルタ基板２００とから構成されている。アレイ基板１００とカラーフィルタ基板２００とは、液晶３００を挟持するようにして、互いに対向するように配置されている。
【００３３】
アレイ基板１００は、液晶を駆動するためのＴＦＴがガラス基板上にマトリクス状に形成された状態の基板（ＴＦＴ付き基板）１０１と、ＴＦＴ付き基板１０１上に積層された第１の透明導電膜１５１と第２の透明導電膜１５２とからなるＲ色用の画素電極１５０Ｒと、ＴＦＴ付き基板１０１上に形成された第１の透明導電膜１５１からなるＧ色用の画素電極１５０Ｇと、ＴＦＴ付き基板１０１上に形成された第２の透明導電膜１５２からなるＢ色用の画素電極１５０Ｂと、液晶分子を一定方向に配列させるためにＴＦＴ付き基板１０１および画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂ上に形成された配向膜１６０とによって構成されている。第１の透明導電膜１５１と第２の透明導電膜１５２とについては、互いにエッチング特性の異なる２種類の透明導電膜が用いられる。なお、本実施形態においては、具体的には、第１の透明導電膜１５１には多結晶ＩＴＯからなる膜が採用され、第２の透明導電膜１５２にはアモルファス（非晶質）ＩＴＯからなる膜が採用されている。
【００３４】
カラーフィルタ基板２００は、ガラス基板２１０と、ガラス基板２１０上に形成されたＲ色，Ｇ色，およびＢ色の着色層２２０Ｒ，２２０Ｇ，および２２０Ｂと、光漏れを防ぐためにそれら着色層間に設けられたブラックマトリクス（不図示）と、着色層上に保護膜（不図示）等を介して形成された透明導電膜２３０と、液晶分子を一定方向に配列させるために透明導電膜２３０上に形成された配向膜２４０とによって構成されている。
【００３５】
なお、本実施形態においては、Ｒ色用，Ｇ色用，およびＢ色用の画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂによってそれぞれ第１の色用，第２の色用，および第３の色用の画素電極が実現されている。また、Ｒ色，Ｇ色，およびＢ色の着色層２２０Ｒ，２２０Ｇ，および２２０Ｂによってそれぞれ第１，第２，および第３の色の着色層が実現されている。さらに、ＴＦＴ付き基板１０１によって母基板が実現されている。
【００３６】
＜２．アレイ基板の詳細構成＞
次に、アレイ基板１００の詳細構成について説明する。図２は、本実施形態における液晶パネルの詳細構成を示す断面図である。図２に示すように、ガラス基板１１０上にベースコート膜１２０が形成され、そのベースコート膜１２０上に半導体層１３０が形成されている。半導体層１３０は、チャネル領域１３０Ｃ，ソース領域１３０Ｓ，およびドレイン領域１３０Ｄを有している。そして、ベースコート膜１２０と半導体層１３０とを覆うようにゲート絶縁膜１２２が形成され、そのゲート絶縁膜１２２上にゲート電極１４０が形成されている。更に、ゲート絶縁膜１２２とゲート電極１４０とを覆うように層間膜１２４が形成され、その層間膜１２４上に有機絶縁膜１２６が形成されている。また、層間膜１２４には、半導体層１３０のソース領域１３０Ｓおよびドレイン領域１３０Ｄにそれぞれ到達するコンタクトホール１７０Ｓ，１７０Ｄが形成されている。そして、層間膜１２４上にはソース電極１４２およびドレイン電極１４４が形成され、それらソース電極１４２およびドレイン電極１４４はそれぞれコンタクトホール１７０Ｓ，１７０Ｄを介してソース領域１３０Ｓおよびドレイン領域１３０Ｄに接続されている。
【００３７】
有機絶縁膜１２６上には、画素電極が形成されている。詳しくは、有機絶縁膜１２６上において、カラーフィルタ基板２００のＲ色の着色層２２０Ｒ，Ｇ色の着色層２２０Ｇ，およびＢ色の着色層２２０Ｂとそれぞれ対向する位置に、Ｒ色用の画素電極１５０Ｒ，Ｇ色用の画素電極１５０Ｇ，およびＢ色用の画素電極１５０Ｂが形成されている。Ｒ色用の画素電極１５０Ｒについては、有機絶縁膜１２６上に積層された第１の透明導電膜１５１と第２の透明導電膜１５２とによって実現されている。Ｇ色用の画素電極１５０Ｇについては、有機絶縁膜１２６上に形成された第１の透明導電膜１５１によって実現されている。Ｂ色用の画素電極１５０Ｂについては、有機絶縁膜１２６上に形成された第２の透明導電膜１５２によって実現されている。なお、有機絶縁膜１２６にはコンタクトホール１７２が設けられており、画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂはコンタクトホール１７２を介してドレイン電極１４４に接続されている。また、画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂ上には、液晶分子を一定方向に配列させるための配向膜１６０が形成されている。
【００３８】
＜３．製造方法＞
図３〜図７を参照しつつ、本実施形態におけるアレイ基板１００の製造方法について説明する。図３は、アレイ基板１００の製造方法の手順を示すフローチャートである。まず、図４（ａ）に示すように、洗浄後のガラス基板１１０上に、例えばプラズマＣＶＤ法によってベースコート膜１２０を形成する（ステップＳ１０）。ベースコート膜１２０としては、シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＮＯ），又はこれらの複合膜などを採用することができる。
【００３９】
次に、ベースコート膜１２０上に半導体層１３０を形成する（ステップＳ１２）。これについては、例えば、ＰＥＣＶＤ法によってアモルファスシリコン（ａ−Ｓｉ）層をベースコート膜１２０上に形成した後、加熱処理によってそのアモルファスシリコン層を結晶化させてポリシリコン（ｐ−Ｓｉ）層を形成する。そして、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによってポリシリコン層の不要な部分を除去した後、レジスト膜を剥離する。これにより、図４（ｂ）に示すように、ポリシリコン層が所望の形状に成形され、半導体層１３０が形成される。
【００４０】
次に、図４（ｃ）に示すように、ベースコート膜１２０および半導体層１３０上に、例えばプラズマＣＶＤ法によってゲート絶縁膜１２２を形成する（ステップＳ１４）。ゲート絶縁膜１２２としては、シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＮＯ），又はこれらの複合膜などを採用することができる。
【００４１】
次に、ゲート絶縁膜１２２上にゲート電極１４０を形成する（ステップＳ１６）。これについては、まず、スパッタ法によって、クロム（Ｃｒ），モリブデン（Ｍｏ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）などを材料とする金属膜をゲート絶縁膜１２２上に形成する。そして、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによって金属膜の不要な部分を除去した後、レジスト膜を剥離する。これにより、図４（ｄ）に示すように、金属膜が所望の形状に成形され、ゲート電極１４０が形成される。
【００４２】
次に、図４（ｅ）に示すように、半導体層１３０のソース領域およびドレイン領域となるべき部分にゲート絶縁膜１２２を介して不純物を注入する（ステップＳ１８）。これについては、例えばイオンドーピング法による燐イオンの注入が行われる。これにより、ソース領域およびドレイン領域が半導体層１３０に形成される。
【００４３】
次に、図４（ｆ）に示すように、ゲート絶縁膜１２２およびゲート電極１４０上に、例えばプラズマＣＶＤ法によって層間膜１２４を形成する（ステップＳ２０）。層間膜１２４としては、シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＮＯ），又はこれらの複合膜などを採用することができる。
【００４４】
次に、ソース電極１４２およびドレイン電極１４４の形成を行う（ステップＳ２２）。これについては、まず、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。そして、層間膜１２４およびゲート絶縁膜１２２のエッチングを行うことによりコンタクトホール１７０Ｓ，１７０Ｄを形成する。その後、コンタクトホール１７０Ｓ，１７０Ｄの内部および層間膜１２４上に導電膜を堆積させ、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによって導電膜の不要な部分を除去した後、レジスト膜を剥離する。これにより、図５（ａ）に示すように、ソース電極１４２およびドレイン電極１４４が形成される。
【００４５】
次に、図５（ｂ）に示すように、層間膜１２４，ソース電極１４２，およびドレイン電極１４４上に、例えばスピンコーティング法を用いてアクリル樹脂を成膜することによって、有機絶縁膜１２６を形成する（ステップＳ２４）。
【００４６】
次に、ドレイン電極１４４と有機絶縁膜１２６上に形成される画素電極とを接続するためのコンタクトホール１７２を形成する（ステップＳ２６）。これについては、まず、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによって有機絶縁膜１２６の不要な部分を除去した後、レジスト膜を剥離する。これにより、図５（ｃ）に示すように、コンタクトホール１７２が形成される。
【００４７】
次に、有機絶縁膜１２６上に画素電極を形成する（ステップＳ２８）。これについては、図６および図７を参照しつつ説明する。図６は、本実施形態における画素電極の形成手順を示すフローチャートである。
【００４８】
まず、ＴＦＴ付き基板１０１上に、スパッタ法によって、Ｒ色用およびＧ色用の画素電極１５０Ｒ，１５０Ｇを構成すべき第１の透明導電膜１５１を形成する（ステップＳ２８１）。第１の透明導電膜１５１には、上述のように、多結晶ＩＴＯからなる膜が採用される。次に、図７（ａ）に示すように、Ｒ色用およびＧ色用の画素電極１５０Ｒ，１５０Ｇが形成されるべき領域がマスクされるようフォトリソグラフィ法によってレジスト膜１９０をパターニングする（ステップＳ２８２）。更に、エッチングによって第１の透明導電膜１５１の不要な部分を除去する（ステップＳ２８３）。このとき、例えば王水系の強酸のウェットエッチング液を用いたウェットエッチングが行われる。その後、レジスト膜１９０を剥離する（ステップＳ２８４）。これにより、図７（ｂ）に示すように、ＴＦＴ付き基板１０１上の領域のうちＲ色用およびＧ色用の画素電極１５０Ｒ，１５０Ｇが形成されるべき領域に第１の透明導電膜１５１が堆積された状態となる。
【００４９】
次に、ＴＦＴ付き基板１０１および第１の透明導電膜１５１上に、スパッタ法によって、Ｒ色およびＢ色の画素電極１５０Ｒ，１５０Ｂを構成すべき第２の透明導電膜１５２を形成する（ステップＳ２８５）。第２の透明導電膜１５２には、上述のように、アモルファスＩＴＯからなる膜が採用される。なお、ステップＳ２８５では、第２の透明導電膜１５２の膜厚と既にＴＦＴ付き基板１０１上に堆積されている第１の透明導電膜１５１の膜厚とは、異なる厚さにされる。次に、図７（ｃ）に示すように、Ｒ色用およびＢ色用の画素電極１５０Ｒ，１５０Ｂが形成されるべき領域がマスクされるようフォトリソグラフィ法によってレジスト膜１９０をパターニングする（ステップＳ２８６）。更に、エッチングによって第２の透明導電膜１５２の不要な部分を除去する（ステップＳ２８７）。このとき、例えばＨＣｌ＋ＨＮＯ3などのウェットエッチング液を用いたウェットエッチングが行われる。その後、レジスト膜１９０を剥離する（ステップＳ２８８）。これにより、図７（ｄ）に示すように、ＴＦＴ付き基板１０１上の領域のうちＲ色用の画素電極１５０Ｒが形成されるべき領域には第１の透明導電膜１５１と第２の透明導電膜１５２とが堆積され、Ｇ色用の画素電極１５０Ｇが形成されるべき領域には第１の透明導電膜１５１が堆積され、Ｂ色用の画素電極１５０Ｂが形成されるべき領域には第２の透明導電膜１５２が堆積された状態となる。
【００５０】
以上のようにして、図１や図２に示したようにＲＧＢの色毎に異なる膜厚（Ｒ色用の画素電極１５０Ｒについては、第１の透明導電膜１５１と第２の透明導電膜１５２とを合わせた状態での膜厚）の透明導電膜からなる画素電極を有するアレイ基板１００が作製される。
【００５１】
なお、本実施形態においては、上記ステップＳ２８１によって第１工程が実現され、上記ステップＳ２８２，Ｓ２８３によって第２工程が実現され、上記ステップＳ２８５によって第３工程が実現され、上記ステップＳ２８６，Ｓ２８７によって第４工程が実現されている。
【００５２】
＜４．効果＞
本実施形態によれば、アレイ基板１００に画素電極として形成される透明導電膜の膜厚が、ＲＧＢの色毎に異なる大きさ（厚さ）となる。ところで、透明導電膜の膜厚と透過率（Ｙ値）との関係は、図８に示すようなものとなっている。図８より、透明導電膜の膜厚に応じて透過率が変化することが把握される。また、様々な膜厚の透明導電膜を用いて白色表示を行った際に得られた色度（ＣＩＥ１９３１表色系における色度）は、図９に示すようなものとなっている。図９より、透明導電膜の膜厚に応じて人が感じる色が異なることが把握される。この点、本実施形態においてはＲＧＢの色毎に透明導電膜の膜厚が異なる大きさとなっているので、ＲＧＢの色毎に透過率や色度の調整が施される。すなわち、ＲＧＢの各色用の画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂを構成する透明導電膜の膜厚を適当な大きさにすることによって、ＲＧＢの色毎に好適な光学特性を得ることが可能となる。
【００５３】
また、本実施形態によれば、画素電極を構成する透明導電膜には、互いに材料の異なる２種類の透明導電膜（第１の透明導電膜１５１および第２の透明導電膜１５２）が用いられている。具体的には、第１の透明導電膜１５１には多結晶ＩＴＯが採用され、第２の透明導電膜１５２にはアモルファスＩＴＯが採用されている。アモルファスＩＴＯに比べて多結晶ＩＴＯは耐エッチング性に優れているため、アレイ基板１００の製造工程においてＴＦＴ付き基板１０１上に第１の透明導電膜１５１，第２の透明導電膜１５２の順序でそれらを積層することによって、第２の透明導電膜１５２のエッチングの際に第１の透明導電膜１５１がエッチングされないようにすることができる。このため、フォトリソグラフィ法による一連の処理を２回繰り返すだけで、第１の透明導電膜１５１と第２の透明導電膜１５２とが積層された膜からなる画素電極，第１の透明導電膜１５１からなる画素電極，および第２の透明導電膜１５２からなる画素電極という３種類の画素電極を形成することができる。ここで、第１の透明導電膜１５１と第２の透明導電膜１５２との膜厚を異ならせることにより、それら３種類の画素電極を構成する透明導電膜の膜厚を互いに異ならせることが可能となる。これにより、フォトリソグラフィ法による一連の処理を２回繰り返すだけで、互いに異なる膜厚の透明導電膜からなる３種類の画素電極を有するアレイ基板１００が実現される。
【００５４】
以上より、製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできるカラー表示装置が実現される。
【００５５】
＜５．変形例＞
＜５．１ 第１の変形例＞
本変形例においては、第１の透明導電膜１５１には、ＴＦＴ付き基板１０１上にアモルファスＩＴＯ膜として形成された後に加熱処理によって結晶化された多結晶ＩＴＯ膜が採用され、第２の透明導電膜１５２には、上記実施形態と同様、アモルファスＩＴＯ膜が採用される。本変形例においては、第１の透明導電膜１５１を形成する際（図６のステップＳ２８１）、まず、スパッタ法によって、ＴＦＴ付き基板１０１上にアモルファスＩＴＯ膜を形成する。次に、ＴＦＴ付き基板１０１上のアモルファスＩＴＯ膜に加熱処理（熱アニール処理）を施す。これにより、アモルファスＩＴＯ膜は多結晶化され多結晶ＩＴＯ膜となる。
【００５６】
＜５．２ 第２の変形例＞
本変形例においては、第１の透明導電膜１５１には、上記実施形態と同様、多結晶ＩＴＯ膜が採用され、第２の透明導電膜１５２には、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ：酸化インジウム亜鉛）膜（「ＩＺＯ」は登録商標）が採用される。なお、本変形例においては、第２の透明導電膜１５２にエッチングが施される際、例えば蓚酸水溶液などの弱酸のウェットエッチング液を用いたウェットエッチングが行われる。
【００５７】
＜５．３ 第３の変形例＞
本変形例においては、第１の透明導電膜１５１には、上記第１の変形例と同様、ＴＦＴ付き基板１０１上にアモルファスＩＴＯ膜として形成された後に加熱処理によって結晶化された多結晶ＩＴＯ膜が採用され、第２の透明導電膜１５２には、上記第２の変形例と同様、ＩＺＯ膜が採用される。
【００５８】
＜６．その他＞
上記実施形態および上記各変形例においては、Ｒ色用の画素電極１５０Ｒは第１の透明導電膜１５１および第２の透明導電膜１５２によって構成され、Ｇ色用の画素電極１５０Ｇは第１の透明導電膜１５１によって構成され、Ｂ色用の画素電極１５０Ｂは第２の透明導電膜１５２によって構成されているが、本発明はこれに限定されない。いずれの色用の画素電極が第１の透明導電膜１５１および第２の透明導電膜１５２によって構成されていても良い。この場合、残りの一方の色用の画素電極が第１の透明導電膜１５１によって構成され、残りの他方の色用の画素電極が第２の透明導電膜１５２によって構成されていれば良い。
【００５９】
また、第１の透明導電膜１５１および第２の透明導電膜１５２として採用する材料の組み合わせは、上記実施形態および上記各変形例に示したものに限定されない。第１の透明導電膜１５１として採用する材料の耐エッチング性が第２の透明導電膜１５２として採用する材料の耐エッチング性よりも優れていれば、本発明を適用することができる。
【符号の説明】
【００６０】
１００…アレイ基板
１０１…ＴＦＴ付き基板
１１０，２１０…ガラス基板
１２０…ベースコート膜
１２２…ゲート絶縁膜
１２４…層間膜
１２６…有機絶縁膜
１３０…半導体層
１４０…ゲート電極
１４２…ソース電極
１４４…ドレイン電極
１５０Ｒ，１５０Ｇ，１５０Ｂ…画素電極
１５１…第１の透明導電膜
１５２…第２の透明導電膜
１６０，２４０…配向膜
１７０Ｄ，１７０Ｓ，１７２…コンタクトホール
２００…カラーフィルタ基板
２２０Ｒ，２２０Ｇ，２２０Ｂ…着色層
２３０…透明導電膜
３００…液晶
【技術分野】
【０００１】
本発明は、表示パネルおよびその製造方法に関し、より詳しくは、表示パネルを構成するアレイ基板の構造および当該構造の製造方法に関する。
【背景技術】
【０００２】
図１０は、従来の一般的な液晶パネルの概略構成を示す要部断面図である。この液晶パネルは、１対のガラス基板であるアレイ基板６００とカラーフィルタ基板７００とから構成されている。アレイ基板６００は、液晶を駆動するためのＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）がガラス基板上にマトリクス状に形成された状態の基板（以下、「ＴＦＴ付き基板」という。）６０１と、ＴＦＴ付き基板６０１上に形成された画素電極６５０と、液晶分子を一定方向に配列させるためにＴＦＴ付き基板６０１および画素電極６５０上に形成された配向膜６６０とによって構成されている。画素電極６５０は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ：酸化インジウムスズ）膜などの透明導電膜によって実現されている。カラーフィルタ基板７００は、ガラス基板７１０と、ガラス基板７１０上に形成されたＲ色（赤色），Ｇ色（緑色），およびＢ色（青色）の着色層７２０Ｒ，７２０Ｇ，および７２０Ｂと、光漏れを防ぐためにそれら着色層間に設けられたブラックマトリクス（不図示）と、着色層上に保護膜（不図示）等を介して形成された透明導電膜７３０と、液晶分子を一定方向に配列させるために透明導電膜７３０上に形成された配向膜７４０とによって構成されている。
【０００３】
図１０に示した構成において、画素電極６５０を構成する透明導電膜の膜厚は一定となっている。すなわち、カラーフィルタ基板７００のＲ色，Ｇ色，およびＢ色の着色層７２０Ｒ，７２０Ｇ，および７２０Ｂにそれぞれ対応するようにＲ色用，Ｇ色用，およびＢ色用の画素電極６５０がアレイ基板６００に設けられているが、それら全ての色用の画素電極６５０についての透明導電膜の膜厚は等しくなっている。このため、カラーフィルタの各色について、必ずしも好適な光学特性は得られていない。
【０００４】
そこで、特開２００８−９２１４号公報には、画素電極を構成する透明導電膜の膜厚を図１１に示すように色毎に異ならせた表示装置の発明が開示されている。図１１から把握されるように、アレイ基板８００に設けられたＲ色用の画素電極８５０Ｒ，Ｇ色用の画素電極８５０Ｒ，およびＢ色用の画素電極８５０Ｂをそれぞれ構成する透明導電膜の膜厚は互いに異なっている。このような構成とすることによって、「透明導電膜を光が透過する際の透過率の差に起因する色度差を低減し、高忠実な色再現性を有する画像表示が得られる」とされている。なお、この表示装置の製造方法に関しては、上述のように色毎に透明導電膜の膜厚を異ならせるために、インクジェット法が採用されている。すなわち、透明導電膜の膜厚は、インクジェットノズルから吐出されるインクの塗布量によって制御されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−９２１４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、基板への透明導電膜の形成（堆積）に関し、上記特開２００８−９２１４号公報に開示された表示装置ではインクジェット法が採用されているが、一般にはスパッタ法が採用されることが多い。そのスパッタ法を用いて上述のような膜厚の異なる３種類の透明導電膜の基板への形成を行う場合、フォトリソグラフィ法（フォトリソグラフィ技術）を用いた一連の処理（基板上への膜の形成，レジスト塗布，露光，現像，エッチング，レジスト剥離など）が３回繰り返されることとなる。これについて、図１２および図１３を参照しつつ、以下に説明する。
【０００７】
図１２は、スパッタ法を用いて膜厚の異なる３種類の透明導電膜を基板に形成すると仮定したときの画素電極の形成手順を示すフローチャートである。まず、ＴＦＴ付き基板８０１上に、スパッタ法によって、Ｒ色用の画素電極８５０Ｒを構成すべき第１の透明導電膜８５１を形成する（ステップＳ９００）。次に、図１３（ａ）に示すように、Ｒ色用の画素電極８５０Ｒが形成されるべき領域がマスクされるようレジスト膜８９０をパターニングする（ステップＳ９０２）。更に、エッチングによって第１の透明導電膜８５１の不要な部分を除去する（ステップＳ９０４）。その後、レジスト膜８９０を剥離する（ステップＳ９０６）。これにより、図１３（ｂ）に示すように、ＴＦＴ付き基板８０１上の領域のうちＲ色用の画素電極８５０Ｒが形成されるべき領域にのみ第１の透明導電膜８５１が堆積された状態となる。
【０００８】
次に、ＴＦＴ付き基板８０１および第１の透明導電膜８５１上に、スパッタ法によって、Ｒ色用およびＧ色用の画素電極８５０Ｒ，８５０Ｇを構成すべき第２の透明導電膜８５２を形成する（ステップＳ９０８）。なお、第２の透明導電膜８５２の材料については、第１の透明導電膜８５１の材料と同じである。次に、図１３（ｃ）に示すように、Ｒ色用およびＧ色用の画素電極８５０Ｒ，８５０Ｇが形成されるべき領域がマスクされるようレジスト膜８９０をパターニングする（ステップＳ９１０）。更に、エッチングによって第２の透明導電膜８５２の不要な部分を除去する（ステップＳ９１２）。その後、レジスト膜８９０を剥離する（ステップＳ９１４）。これにより、図１３（ｄ）に示すように、ＴＦＴ付き基板８０１上の領域のうちＲ色用の画素電極８５０Ｒが形成されるべき領域には第１の透明導電膜８５１と第２の透明導電膜８５２とが堆積され、Ｇ色用の画素電極８５０Ｇが形成されるべき領域には第２の透明導電膜８５２が堆積された状態となる。
【０００９】
次に、ＴＦＴ付き基板８０１および第２の透明導電膜８５２上に、スパッタ法によって、Ｒ色用，Ｇ色用，およびＢ色用の画素電極８５０Ｒ，８５０Ｇ，および８５０Ｂを構成すべき第３の透明導電膜８５３を形成する（ステップＳ９１６）。なお、第３の透明導電膜８５３の材料については、第１の透明導電膜８５１および第２の透明導電膜８５２の材料と同じである。次に、図１３（ｅ）に示すように、Ｒ色用，Ｇ色用，およびＢ色用の画素電極８５０Ｒ，８５０Ｇ，および８５０Ｂが形成されるべき領域がマスクされるようレジスト膜８９０をパターニングする（ステップＳ９１８）。更に、エッチングによって第３の透明導電膜８５３の不要な部分を除去する（ステップＳ９２０）。その後、レジスト膜を剥離する（ステップＳ９２２）。これにより、図１３（ｆ）に示すように、ＴＦＴ付き基板８０１上の領域のうちＲ色用の画素電極８５０Ｒが形成されるべき領域には第１の透明導電膜８５１と第２の透明導電膜８５２と第３の透明導電膜８５３とが堆積され、Ｇ色用の画素電極８５０Ｇが形成されるべき領域には第２の透明導電膜８５２と第３の透明導電膜８５３とが堆積され、Ｂ色用の画素電極８５０Ｂが形成されるべき領域には第３の透明導電膜８５３が堆積された状態となる。
【００１０】
以上のように、画素電極を構成すべき透明導電膜として膜厚の異なる３種類の透明導電膜を従来技術を用いて基板に形成するためには、フォトリソグラフィ法を用いた一連の処理が３回繰り返されなければならない。このため、図１０に示した従来の一般的な構成の液晶パネルと比較して、製造工程が大幅に増加する。
【００１１】
そこで本発明は、製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできるカラー表示パネルを実現することを目的とする。
【課題を解決するための手段】
【００１２】
第１の発明は、表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルであって、
前記画素電極は、前記第１の色の着色層に対応するように設けられ、互いに異なる材料からなる第１の透明導電膜と第２の透明導電膜とが積層された第１の色用の画素電極と、前記第２の色の着色層に対応するように設けられ、前記第１の透明導電膜からなる第２の色用の画素電極と、前記第３の色の着色層に対応するように設けられ、前記第２の透明導電膜からなる第３の色用の画素電極とを含むことを特徴とする。
【００１３】
第２の発明は、第１の発明において、
前記第１の色用の画素電極を構成する第１の透明導電膜と第２の透明導電膜とは、前記第１の基板の一部を構成する母基板上に前記第１の透明導電膜、前記第２の透明導電膜の順で積層され、
前記第１の透明導電膜は、前記第２の透明導電膜よりも耐エッチング性が高いことを特徴とする。
【００１４】
第３の発明は、第２の発明において、
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、非晶質の酸化インジウムスズからなることを特徴とする。
【００１５】
第４の発明は、第３の発明において、
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする。
【００１６】
第５の発明は、第２の発明において、
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、酸化インジウム亜鉛からなることを特徴とする。
【００１７】
第６の発明は、第５の発明において、
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする。
【００１８】
第７の発明は、第１の発明において、
前記第１の透明導電膜の膜厚と前記第２の透明導電膜の膜厚とが異なることを特徴とする。
【００１９】
第８の発明は、透明導電膜からなり表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルの製造方法であって、
前記第１の基板の一部を構成する母基板上に第１の透明導電膜を堆積させる第１工程と、
前記第１工程で前記母基板上に堆積された第１の透明導電膜のうち前記第１の色の着色層および前記第２の色の着色層に対応する部分のみが前記母基板上に残るように、フォトリソグラフィ法により前記第１の透明導電膜にパターニングおよびエッチングを行う第２工程と、
前記第１の透明導電膜を覆うように前記母基板上に前記第１の透明導電膜とは異なる材料からなる第２の透明導電膜を堆積させる第３工程と、
前記第３工程で前記母基板上に堆積された第２の透明導電膜のうち前記第１の色の着色層および前記第３の色の着色層に対応する部分のみが残るように、フォトリソグラフィ法により前記第２の透明導電膜にパターニングおよびエッチングを行う第４工程と
を含むことを特徴とする。
【００２０】
第９の発明は、第８の発明において、
前記第３工程では、前記第１の透明導電膜よりも耐エッチング性の低い第２の透明導電膜が前記母基板上に堆積されることを特徴とする。
【００２１】
第１０の発明は、第９の発明において、
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として非晶質の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする。
【００２２】
第１１の発明は、第１０の発明において、
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする。
【００２３】
第１２の発明は、第９の発明において、
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として酸化インジウム亜鉛からなる膜が前記母基板上に堆積されることを特徴とする。
【００２４】
第１３の発明は、第１２の発明において、
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする。
【００２５】
第１４の発明は、第８の発明において、
前記第３工程では、前記第１の透明導電膜とは膜厚の異なる第２の透明導電膜が前記母基板上に堆積されることを特徴とする。
【発明の効果】
【００２６】
上記第１の発明によれば、表示パネルの第１の基板に形成される画素電極を構成する透明導電膜の膜厚を、色毎（典型的にはＲＧＢの色毎）に異ならせることができる。このため、透明導電膜の膜厚を色毎に適当な大きさ（厚さ）にすることによって、色毎に透過率や色度の調整が施される。これにより、色毎に好適な光学特性を得ることが可能となる。また、第１の透明導電膜と第２の透明導電膜には、互いに異なる材料が用いられている。このため、第１の基板の製造工程において、第１の透明導電膜および第２の透明導電膜の一方をエッチングする際に他方がエッチングされないようにすることができる。これにより、フォトリソグラフィ法による一連の処理を２回繰り返すだけで、第１の透明導電膜と第２の透明導電膜とが積層された膜からなる画素電極，第１の透明導電膜からなる画素電極，および第２の透明導電膜からなる画素電極という３種類の画素電極を形成することが可能となる。以上より、製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできる表示パネルが実現される。
【００２７】
上記第２の発明によれば、第１の基板の製造工程において母基板上に第１の透明導電膜，第２の透明導電膜の順序で導電膜が積層され、かつ、第１の透明導電膜には第２の透明導電膜よりも耐エッチング性が高い材料が用いられる。このため、第１の基板の製造工程において第２の透明導電膜をエッチングする際に、適当なエッチング液を用いることによって、先に母基板上に形成された第１の透明導電膜がエッチングされることを確実に防止することができる。
【００２８】
上記第３から第６の発明によれば、上記第２の発明と同様、第１の基板の製造工程において第２の透明導電膜をエッチングする際に、適当なエッチング液を用いることによって、先に母基板上に形成された第１の透明導電膜がエッチングされることを確実に防止することができる。
【００２９】
上記第７の発明によれば、第１の透明導電膜と第２の透明導電膜とは異なる膜厚にされる。第１の色用の画素電極は第１の透明導電膜と第２の透明導電膜とが積層された膜からなり、第２の色用の画素電極は第１の透明導電膜からなり、第３の色用の画素電極は第２の透明導電膜からなるので、第１の透明導電膜と第２の透明導電膜とが異なる膜厚にされることにより、第１，第２，および第３の色用の画素電極を構成する透明導電膜の膜厚を確実に互いに異ならせることができる。
【図面の簡単な説明】
【００３０】
【図１】本発明の一実施形態に係る液晶パネルの概略構成を示す要部断面図である。
【図２】上記第１の実施形態に係る液晶パネルの詳細構成を示す断面図である。
【図３】上記第１の実施形態におけるアレイ基板の製造方法の手順を示すフローチャートである。
【図４】上記第１の実施形態におけるアレイ基板の製造方法について説明するための図である。
【図５】上記第１の実施形態におけるアレイ基板の製造方法について説明するための図である。
【図６】上記第１の実施形態における画素電極の形成手順を示すフローチャートである。
【図７】上記第１の実施形態における画素電極の形成手順について説明するための図である。
【図８】透明導電膜の膜厚と透過率（Ｙ値）との関係を示す図である。
【図９】様々な膜厚の透明導電膜を用いて白色表示を行った際に得られた色度を示す図である。
【図１０】従来の一般的な液晶パネルの概略構成を示す要部断面図である。
【図１１】特開２００８−９２１４号公報に開示された液晶パネルの概略構成を示す要部断面図である。
【図１２】スパッタ法を用いて膜厚の異なる３種類の透明導電膜を基板に形成すると仮定したときの画素電極の形成手順を示すフローチャートである。
【図１３】スパッタ法を用いて膜厚の異なる３種類の透明導電膜を基板に形成することについて説明するための図である。
【発明を実施するための形態】
【００３１】
以下、添付図面を参照しつつ、本発明の一実施形態について説明する。
【００３２】
＜１．液晶パネルの概略構成＞
図１は、本発明の一実施形態に係る液晶パネルの概略構成を示す要部断面図である。この液晶パネルは、１対のガラス基板であるアレイ基板１００とカラーフィルタ基板２００とから構成されている。アレイ基板１００とカラーフィルタ基板２００とは、液晶３００を挟持するようにして、互いに対向するように配置されている。
【００３３】
アレイ基板１００は、液晶を駆動するためのＴＦＴがガラス基板上にマトリクス状に形成された状態の基板（ＴＦＴ付き基板）１０１と、ＴＦＴ付き基板１０１上に積層された第１の透明導電膜１５１と第２の透明導電膜１５２とからなるＲ色用の画素電極１５０Ｒと、ＴＦＴ付き基板１０１上に形成された第１の透明導電膜１５１からなるＧ色用の画素電極１５０Ｇと、ＴＦＴ付き基板１０１上に形成された第２の透明導電膜１５２からなるＢ色用の画素電極１５０Ｂと、液晶分子を一定方向に配列させるためにＴＦＴ付き基板１０１および画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂ上に形成された配向膜１６０とによって構成されている。第１の透明導電膜１５１と第２の透明導電膜１５２とについては、互いにエッチング特性の異なる２種類の透明導電膜が用いられる。なお、本実施形態においては、具体的には、第１の透明導電膜１５１には多結晶ＩＴＯからなる膜が採用され、第２の透明導電膜１５２にはアモルファス（非晶質）ＩＴＯからなる膜が採用されている。
【００３４】
カラーフィルタ基板２００は、ガラス基板２１０と、ガラス基板２１０上に形成されたＲ色，Ｇ色，およびＢ色の着色層２２０Ｒ，２２０Ｇ，および２２０Ｂと、光漏れを防ぐためにそれら着色層間に設けられたブラックマトリクス（不図示）と、着色層上に保護膜（不図示）等を介して形成された透明導電膜２３０と、液晶分子を一定方向に配列させるために透明導電膜２３０上に形成された配向膜２４０とによって構成されている。
【００３５】
なお、本実施形態においては、Ｒ色用，Ｇ色用，およびＢ色用の画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂによってそれぞれ第１の色用，第２の色用，および第３の色用の画素電極が実現されている。また、Ｒ色，Ｇ色，およびＢ色の着色層２２０Ｒ，２２０Ｇ，および２２０Ｂによってそれぞれ第１，第２，および第３の色の着色層が実現されている。さらに、ＴＦＴ付き基板１０１によって母基板が実現されている。
【００３６】
＜２．アレイ基板の詳細構成＞
次に、アレイ基板１００の詳細構成について説明する。図２は、本実施形態における液晶パネルの詳細構成を示す断面図である。図２に示すように、ガラス基板１１０上にベースコート膜１２０が形成され、そのベースコート膜１２０上に半導体層１３０が形成されている。半導体層１３０は、チャネル領域１３０Ｃ，ソース領域１３０Ｓ，およびドレイン領域１３０Ｄを有している。そして、ベースコート膜１２０と半導体層１３０とを覆うようにゲート絶縁膜１２２が形成され、そのゲート絶縁膜１２２上にゲート電極１４０が形成されている。更に、ゲート絶縁膜１２２とゲート電極１４０とを覆うように層間膜１２４が形成され、その層間膜１２４上に有機絶縁膜１２６が形成されている。また、層間膜１２４には、半導体層１３０のソース領域１３０Ｓおよびドレイン領域１３０Ｄにそれぞれ到達するコンタクトホール１７０Ｓ，１７０Ｄが形成されている。そして、層間膜１２４上にはソース電極１４２およびドレイン電極１４４が形成され、それらソース電極１４２およびドレイン電極１４４はそれぞれコンタクトホール１７０Ｓ，１７０Ｄを介してソース領域１３０Ｓおよびドレイン領域１３０Ｄに接続されている。
【００３７】
有機絶縁膜１２６上には、画素電極が形成されている。詳しくは、有機絶縁膜１２６上において、カラーフィルタ基板２００のＲ色の着色層２２０Ｒ，Ｇ色の着色層２２０Ｇ，およびＢ色の着色層２２０Ｂとそれぞれ対向する位置に、Ｒ色用の画素電極１５０Ｒ，Ｇ色用の画素電極１５０Ｇ，およびＢ色用の画素電極１５０Ｂが形成されている。Ｒ色用の画素電極１５０Ｒについては、有機絶縁膜１２６上に積層された第１の透明導電膜１５１と第２の透明導電膜１５２とによって実現されている。Ｇ色用の画素電極１５０Ｇについては、有機絶縁膜１２６上に形成された第１の透明導電膜１５１によって実現されている。Ｂ色用の画素電極１５０Ｂについては、有機絶縁膜１２６上に形成された第２の透明導電膜１５２によって実現されている。なお、有機絶縁膜１２６にはコンタクトホール１７２が設けられており、画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂはコンタクトホール１７２を介してドレイン電極１４４に接続されている。また、画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂ上には、液晶分子を一定方向に配列させるための配向膜１６０が形成されている。
【００３８】
＜３．製造方法＞
図３〜図７を参照しつつ、本実施形態におけるアレイ基板１００の製造方法について説明する。図３は、アレイ基板１００の製造方法の手順を示すフローチャートである。まず、図４（ａ）に示すように、洗浄後のガラス基板１１０上に、例えばプラズマＣＶＤ法によってベースコート膜１２０を形成する（ステップＳ１０）。ベースコート膜１２０としては、シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＮＯ），又はこれらの複合膜などを採用することができる。
【００３９】
次に、ベースコート膜１２０上に半導体層１３０を形成する（ステップＳ１２）。これについては、例えば、ＰＥＣＶＤ法によってアモルファスシリコン（ａ−Ｓｉ）層をベースコート膜１２０上に形成した後、加熱処理によってそのアモルファスシリコン層を結晶化させてポリシリコン（ｐ−Ｓｉ）層を形成する。そして、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによってポリシリコン層の不要な部分を除去した後、レジスト膜を剥離する。これにより、図４（ｂ）に示すように、ポリシリコン層が所望の形状に成形され、半導体層１３０が形成される。
【００４０】
次に、図４（ｃ）に示すように、ベースコート膜１２０および半導体層１３０上に、例えばプラズマＣＶＤ法によってゲート絶縁膜１２２を形成する（ステップＳ１４）。ゲート絶縁膜１２２としては、シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＮＯ），又はこれらの複合膜などを採用することができる。
【００４１】
次に、ゲート絶縁膜１２２上にゲート電極１４０を形成する（ステップＳ１６）。これについては、まず、スパッタ法によって、クロム（Ｃｒ），モリブデン（Ｍｏ），タンタル（Ｔａ），チタン（Ｔｉ），アルミニウム（Ａｌ）などを材料とする金属膜をゲート絶縁膜１２２上に形成する。そして、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによって金属膜の不要な部分を除去した後、レジスト膜を剥離する。これにより、図４（ｄ）に示すように、金属膜が所望の形状に成形され、ゲート電極１４０が形成される。
【００４２】
次に、図４（ｅ）に示すように、半導体層１３０のソース領域およびドレイン領域となるべき部分にゲート絶縁膜１２２を介して不純物を注入する（ステップＳ１８）。これについては、例えばイオンドーピング法による燐イオンの注入が行われる。これにより、ソース領域およびドレイン領域が半導体層１３０に形成される。
【００４３】
次に、図４（ｆ）に示すように、ゲート絶縁膜１２２およびゲート電極１４０上に、例えばプラズマＣＶＤ法によって層間膜１２４を形成する（ステップＳ２０）。層間膜１２４としては、シリコン酸化膜（ＳｉＯ２），シリコン窒化膜（ＳｉＮ），シリコン酸窒化膜（ＳｉＮＯ），又はこれらの複合膜などを採用することができる。
【００４４】
次に、ソース電極１４２およびドレイン電極１４４の形成を行う（ステップＳ２２）。これについては、まず、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。そして、層間膜１２４およびゲート絶縁膜１２２のエッチングを行うことによりコンタクトホール１７０Ｓ，１７０Ｄを形成する。その後、コンタクトホール１７０Ｓ，１７０Ｄの内部および層間膜１２４上に導電膜を堆積させ、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによって導電膜の不要な部分を除去した後、レジスト膜を剥離する。これにより、図５（ａ）に示すように、ソース電極１４２およびドレイン電極１４４が形成される。
【００４５】
次に、図５（ｂ）に示すように、層間膜１２４，ソース電極１４２，およびドレイン電極１４４上に、例えばスピンコーティング法を用いてアクリル樹脂を成膜することによって、有機絶縁膜１２６を形成する（ステップＳ２４）。
【００４６】
次に、ドレイン電極１４４と有機絶縁膜１２６上に形成される画素電極とを接続するためのコンタクトホール１７２を形成する（ステップＳ２６）。これについては、まず、フォトリソグラフィ法によってレジスト膜を所定の形状にパターニングする。更に、エッチングによって有機絶縁膜１２６の不要な部分を除去した後、レジスト膜を剥離する。これにより、図５（ｃ）に示すように、コンタクトホール１７２が形成される。
【００４７】
次に、有機絶縁膜１２６上に画素電極を形成する（ステップＳ２８）。これについては、図６および図７を参照しつつ説明する。図６は、本実施形態における画素電極の形成手順を示すフローチャートである。
【００４８】
まず、ＴＦＴ付き基板１０１上に、スパッタ法によって、Ｒ色用およびＧ色用の画素電極１５０Ｒ，１５０Ｇを構成すべき第１の透明導電膜１５１を形成する（ステップＳ２８１）。第１の透明導電膜１５１には、上述のように、多結晶ＩＴＯからなる膜が採用される。次に、図７（ａ）に示すように、Ｒ色用およびＧ色用の画素電極１５０Ｒ，１５０Ｇが形成されるべき領域がマスクされるようフォトリソグラフィ法によってレジスト膜１９０をパターニングする（ステップＳ２８２）。更に、エッチングによって第１の透明導電膜１５１の不要な部分を除去する（ステップＳ２８３）。このとき、例えば王水系の強酸のウェットエッチング液を用いたウェットエッチングが行われる。その後、レジスト膜１９０を剥離する（ステップＳ２８４）。これにより、図７（ｂ）に示すように、ＴＦＴ付き基板１０１上の領域のうちＲ色用およびＧ色用の画素電極１５０Ｒ，１５０Ｇが形成されるべき領域に第１の透明導電膜１５１が堆積された状態となる。
【００４９】
次に、ＴＦＴ付き基板１０１および第１の透明導電膜１５１上に、スパッタ法によって、Ｒ色およびＢ色の画素電極１５０Ｒ，１５０Ｂを構成すべき第２の透明導電膜１５２を形成する（ステップＳ２８５）。第２の透明導電膜１５２には、上述のように、アモルファスＩＴＯからなる膜が採用される。なお、ステップＳ２８５では、第２の透明導電膜１５２の膜厚と既にＴＦＴ付き基板１０１上に堆積されている第１の透明導電膜１５１の膜厚とは、異なる厚さにされる。次に、図７（ｃ）に示すように、Ｒ色用およびＢ色用の画素電極１５０Ｒ，１５０Ｂが形成されるべき領域がマスクされるようフォトリソグラフィ法によってレジスト膜１９０をパターニングする（ステップＳ２８６）。更に、エッチングによって第２の透明導電膜１５２の不要な部分を除去する（ステップＳ２８７）。このとき、例えばＨＣｌ＋ＨＮＯ3などのウェットエッチング液を用いたウェットエッチングが行われる。その後、レジスト膜１９０を剥離する（ステップＳ２８８）。これにより、図７（ｄ）に示すように、ＴＦＴ付き基板１０１上の領域のうちＲ色用の画素電極１５０Ｒが形成されるべき領域には第１の透明導電膜１５１と第２の透明導電膜１５２とが堆積され、Ｇ色用の画素電極１５０Ｇが形成されるべき領域には第１の透明導電膜１５１が堆積され、Ｂ色用の画素電極１５０Ｂが形成されるべき領域には第２の透明導電膜１５２が堆積された状態となる。
【００５０】
以上のようにして、図１や図２に示したようにＲＧＢの色毎に異なる膜厚（Ｒ色用の画素電極１５０Ｒについては、第１の透明導電膜１５１と第２の透明導電膜１５２とを合わせた状態での膜厚）の透明導電膜からなる画素電極を有するアレイ基板１００が作製される。
【００５１】
なお、本実施形態においては、上記ステップＳ２８１によって第１工程が実現され、上記ステップＳ２８２，Ｓ２８３によって第２工程が実現され、上記ステップＳ２８５によって第３工程が実現され、上記ステップＳ２８６，Ｓ２８７によって第４工程が実現されている。
【００５２】
＜４．効果＞
本実施形態によれば、アレイ基板１００に画素電極として形成される透明導電膜の膜厚が、ＲＧＢの色毎に異なる大きさ（厚さ）となる。ところで、透明導電膜の膜厚と透過率（Ｙ値）との関係は、図８に示すようなものとなっている。図８より、透明導電膜の膜厚に応じて透過率が変化することが把握される。また、様々な膜厚の透明導電膜を用いて白色表示を行った際に得られた色度（ＣＩＥ１９３１表色系における色度）は、図９に示すようなものとなっている。図９より、透明導電膜の膜厚に応じて人が感じる色が異なることが把握される。この点、本実施形態においてはＲＧＢの色毎に透明導電膜の膜厚が異なる大きさとなっているので、ＲＧＢの色毎に透過率や色度の調整が施される。すなわち、ＲＧＢの各色用の画素電極１５０Ｒ，１５０Ｇ，および１５０Ｂを構成する透明導電膜の膜厚を適当な大きさにすることによって、ＲＧＢの色毎に好適な光学特性を得ることが可能となる。
【００５３】
また、本実施形態によれば、画素電極を構成する透明導電膜には、互いに材料の異なる２種類の透明導電膜（第１の透明導電膜１５１および第２の透明導電膜１５２）が用いられている。具体的には、第１の透明導電膜１５１には多結晶ＩＴＯが採用され、第２の透明導電膜１５２にはアモルファスＩＴＯが採用されている。アモルファスＩＴＯに比べて多結晶ＩＴＯは耐エッチング性に優れているため、アレイ基板１００の製造工程においてＴＦＴ付き基板１０１上に第１の透明導電膜１５１，第２の透明導電膜１５２の順序でそれらを積層することによって、第２の透明導電膜１５２のエッチングの際に第１の透明導電膜１５１がエッチングされないようにすることができる。このため、フォトリソグラフィ法による一連の処理を２回繰り返すだけで、第１の透明導電膜１５１と第２の透明導電膜１５２とが積層された膜からなる画素電極，第１の透明導電膜１５１からなる画素電極，および第２の透明導電膜１５２からなる画素電極という３種類の画素電極を形成することができる。ここで、第１の透明導電膜１５１と第２の透明導電膜１５２との膜厚を異ならせることにより、それら３種類の画素電極を構成する透明導電膜の膜厚を互いに異ならせることが可能となる。これにより、フォトリソグラフィ法による一連の処理を２回繰り返すだけで、互いに異なる膜厚の透明導電膜からなる３種類の画素電極を有するアレイ基板１００が実現される。
【００５４】
以上より、製造工程を大幅に増加させることなく、カラーフィルタの色毎に好適な光学特性を得ることのできるカラー表示装置が実現される。
【００５５】
＜５．変形例＞
＜５．１ 第１の変形例＞
本変形例においては、第１の透明導電膜１５１には、ＴＦＴ付き基板１０１上にアモルファスＩＴＯ膜として形成された後に加熱処理によって結晶化された多結晶ＩＴＯ膜が採用され、第２の透明導電膜１５２には、上記実施形態と同様、アモルファスＩＴＯ膜が採用される。本変形例においては、第１の透明導電膜１５１を形成する際（図６のステップＳ２８１）、まず、スパッタ法によって、ＴＦＴ付き基板１０１上にアモルファスＩＴＯ膜を形成する。次に、ＴＦＴ付き基板１０１上のアモルファスＩＴＯ膜に加熱処理（熱アニール処理）を施す。これにより、アモルファスＩＴＯ膜は多結晶化され多結晶ＩＴＯ膜となる。
【００５６】
＜５．２ 第２の変形例＞
本変形例においては、第１の透明導電膜１５１には、上記実施形態と同様、多結晶ＩＴＯ膜が採用され、第２の透明導電膜１５２には、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ：酸化インジウム亜鉛）膜（「ＩＺＯ」は登録商標）が採用される。なお、本変形例においては、第２の透明導電膜１５２にエッチングが施される際、例えば蓚酸水溶液などの弱酸のウェットエッチング液を用いたウェットエッチングが行われる。
【００５７】
＜５．３ 第３の変形例＞
本変形例においては、第１の透明導電膜１５１には、上記第１の変形例と同様、ＴＦＴ付き基板１０１上にアモルファスＩＴＯ膜として形成された後に加熱処理によって結晶化された多結晶ＩＴＯ膜が採用され、第２の透明導電膜１５２には、上記第２の変形例と同様、ＩＺＯ膜が採用される。
【００５８】
＜６．その他＞
上記実施形態および上記各変形例においては、Ｒ色用の画素電極１５０Ｒは第１の透明導電膜１５１および第２の透明導電膜１５２によって構成され、Ｇ色用の画素電極１５０Ｇは第１の透明導電膜１５１によって構成され、Ｂ色用の画素電極１５０Ｂは第２の透明導電膜１５２によって構成されているが、本発明はこれに限定されない。いずれの色用の画素電極が第１の透明導電膜１５１および第２の透明導電膜１５２によって構成されていても良い。この場合、残りの一方の色用の画素電極が第１の透明導電膜１５１によって構成され、残りの他方の色用の画素電極が第２の透明導電膜１５２によって構成されていれば良い。
【００５９】
また、第１の透明導電膜１５１および第２の透明導電膜１５２として採用する材料の組み合わせは、上記実施形態および上記各変形例に示したものに限定されない。第１の透明導電膜１５１として採用する材料の耐エッチング性が第２の透明導電膜１５２として採用する材料の耐エッチング性よりも優れていれば、本発明を適用することができる。
【符号の説明】
【００６０】
１００…アレイ基板
１０１…ＴＦＴ付き基板
１１０，２１０…ガラス基板
１２０…ベースコート膜
１２２…ゲート絶縁膜
１２４…層間膜
１２６…有機絶縁膜
１３０…半導体層
１４０…ゲート電極
１４２…ソース電極
１４４…ドレイン電極
１５０Ｒ，１５０Ｇ，１５０Ｂ…画素電極
１５１…第１の透明導電膜
１５２…第２の透明導電膜
１６０，２４０…配向膜
１７０Ｄ，１７０Ｓ，１７２…コンタクトホール
２００…カラーフィルタ基板
２２０Ｒ，２２０Ｇ，２２０Ｂ…着色層
２３０…透明導電膜
３００…液晶
【特許請求の範囲】
【請求項１】
表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルであって、
前記画素電極は、前記第１の色の着色層に対応するように設けられ、互いに異なる材料からなる第１の透明導電膜と第２の透明導電膜とが積層された第１の色用の画素電極と、前記第２の色の着色層に対応するように設けられ、前記第１の透明導電膜からなる第２の色用の画素電極と、前記第３の色の着色層に対応するように設けられ、前記第２の透明導電膜からなる第３の色用の画素電極とを含むことを特徴とする、表示パネル。
【請求項２】
前記第１の色用の画素電極を構成する第１の透明導電膜と第２の透明導電膜とは、前記第１の基板の一部を構成する母基板上に前記第１の透明導電膜、前記第２の透明導電膜の順で積層され、
前記第１の透明導電膜は、前記第２の透明導電膜よりも耐エッチング性が高いことを特徴とする、請求項１に記載の表示パネル。
【請求項３】
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、非晶質の酸化インジウムスズからなることを特徴とする、請求項２に記載の表示パネル。
【請求項４】
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする、請求項３に記載の表示パネル。
【請求項５】
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、酸化インジウム亜鉛からなることを特徴とする、請求項２に記載の表示パネル。
【請求項６】
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする、請求項５に記載の表示パネル。
【請求項７】
前記第１の透明導電膜の膜厚と前記第２の透明導電膜の膜厚とが異なることを特徴とする、請求項１に記載の表示パネル。
【請求項８】
透明導電膜からなり表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルの製造方法であって、
前記第１の基板の一部を構成する母基板上に第１の透明導電膜を堆積させる第１工程と、
前記第１工程で前記母基板上に堆積された第１の透明導電膜のうち前記第１の色の着色層および前記第２の色の着色層に対応する部分のみが前記母基板上に残るように、フォトリソグラフィ法により前記第１の透明導電膜にパターニングおよびエッチングを行う第２工程と、
前記第１の透明導電膜を覆うように前記母基板上に前記第１の透明導電膜とは異なる材料からなる第２の透明導電膜を堆積させる第３工程と、
前記第３工程で前記母基板上に堆積された第２の透明導電膜のうち前記第１の色の着色層および前記第３の色の着色層に対応する部分のみが残るように、フォトリソグラフィ法により前記第２の透明導電膜にパターニングおよびエッチングを行う第４工程と
を含むことを特徴とする、製造方法。
【請求項９】
前記第３工程では、前記第１の透明導電膜よりも耐エッチング性の低い第２の透明導電膜が前記母基板上に堆積されることを特徴とする、請求項８に記載の製造方法。
【請求項１０】
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として非晶質の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする、請求項９に記載の製造方法。
【請求項１１】
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする、請求項１０に記載の製造方法。
【請求項１２】
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として酸化インジウム亜鉛からなる膜が前記母基板上に堆積されることを特徴とする、請求項９に記載の製造方法。
【請求項１３】
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする、請求項１２に記載の製造方法。
【請求項１４】
前記第３工程では、前記第１の透明導電膜とは膜厚の異なる第２の透明導電膜が前記母基板上に堆積されることを特徴とする、請求項８に記載の製造方法。
【請求項１】
表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルであって、
前記画素電極は、前記第１の色の着色層に対応するように設けられ、互いに異なる材料からなる第１の透明導電膜と第２の透明導電膜とが積層された第１の色用の画素電極と、前記第２の色の着色層に対応するように設けられ、前記第１の透明導電膜からなる第２の色用の画素電極と、前記第３の色の着色層に対応するように設けられ、前記第２の透明導電膜からなる第３の色用の画素電極とを含むことを特徴とする、表示パネル。
【請求項２】
前記第１の色用の画素電極を構成する第１の透明導電膜と第２の透明導電膜とは、前記第１の基板の一部を構成する母基板上に前記第１の透明導電膜、前記第２の透明導電膜の順で積層され、
前記第１の透明導電膜は、前記第２の透明導電膜よりも耐エッチング性が高いことを特徴とする、請求項１に記載の表示パネル。
【請求項３】
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、非晶質の酸化インジウムスズからなることを特徴とする、請求項２に記載の表示パネル。
【請求項４】
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする、請求項３に記載の表示パネル。
【請求項５】
前記第１の透明導電膜は、多結晶の酸化インジウムスズからなり、
前記第２の透明導電膜は、酸化インジウム亜鉛からなることを特徴とする、請求項２に記載の表示パネル。
【請求項６】
前記第１の透明導電膜は、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に、当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されたものであることを特徴とする、請求項５に記載の表示パネル。
【請求項７】
前記第１の透明導電膜の膜厚と前記第２の透明導電膜の膜厚とが異なることを特徴とする、請求項１に記載の表示パネル。
【請求項８】
透明導電膜からなり表示すべき画像に応じた電圧が印加される画素電極を有する第１の基板とカラー表示を行うために前記画素電極に対応するように設けられた第１の色の着色層、第２の色の着色層、および第３の色の着色層を有する第２の基板とからなる表示パネルの製造方法であって、
前記第１の基板の一部を構成する母基板上に第１の透明導電膜を堆積させる第１工程と、
前記第１工程で前記母基板上に堆積された第１の透明導電膜のうち前記第１の色の着色層および前記第２の色の着色層に対応する部分のみが前記母基板上に残るように、フォトリソグラフィ法により前記第１の透明導電膜にパターニングおよびエッチングを行う第２工程と、
前記第１の透明導電膜を覆うように前記母基板上に前記第１の透明導電膜とは異なる材料からなる第２の透明導電膜を堆積させる第３工程と、
前記第３工程で前記母基板上に堆積された第２の透明導電膜のうち前記第１の色の着色層および前記第３の色の着色層に対応する部分のみが残るように、フォトリソグラフィ法により前記第２の透明導電膜にパターニングおよびエッチングを行う第４工程と
を含むことを特徴とする、製造方法。
【請求項９】
前記第３工程では、前記第１の透明導電膜よりも耐エッチング性の低い第２の透明導電膜が前記母基板上に堆積されることを特徴とする、請求項８に記載の製造方法。
【請求項１０】
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として非晶質の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする、請求項９に記載の製造方法。
【請求項１１】
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする、請求項１０に記載の製造方法。
【請求項１２】
前記第１工程では、前記第１の透明導電膜として多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積され、
前記第３工程では、前記第２の透明導電膜として酸化インジウム亜鉛からなる膜が前記母基板上に堆積されることを特徴とする、請求項９に記載の製造方法。
【請求項１３】
前記第１工程では、前記母基板上に非晶質の酸化インジウムスズからなる膜が形成された後に当該非晶質の酸化インジウムスズからなる膜が加熱処理によって多結晶化されることによって、前記多結晶の酸化インジウムスズからなる膜が前記母基板上に堆積されることを特徴とする、請求項１２に記載の製造方法。
【請求項１４】
前記第３工程では、前記第１の透明導電膜とは膜厚の異なる第２の透明導電膜が前記母基板上に堆積されることを特徴とする、請求項８に記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−４８２４６（Ｐ２０１１−４８２４６Ａ）
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願番号】特願２００９−１９８０２８（Ｐ２００９−１９８０２８）
【出願日】平成２１年８月２８日（２００９．８．２８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
【公開日】平成２３年３月１０日（２０１１．３．１０）
【国際特許分類】
【出願日】平成２１年８月２８日（２００９．８．２８）
【出願人】（０００００５０４９）シャープ株式会社 (33,933)
【Ｆターム（参考）】
[ Back to top ]