表示素子
【課題】歩留まりを低下させることなく色毎に異なる階調特性に対応できる液晶パネルを提供する。
【解決手段】アレイ基板12の各走査線22間に補助容量線24をそれぞれ形成する。各補助容量線24の電圧を着色部の色毎に調整することで各画素電極26の対向電極との間の電圧差を調整する補助容量線電圧回路32r，32g，32bを形成する。製造工程などで着色部の色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できる。
【解決手段】アレイ基板12の各走査線22間に補助容量線24をそれぞれ形成する。各補助容量線24の電圧を着色部の色毎に調整することで各画素電極26の対向電極との間の電圧差を調整する補助容量線電圧回路32r，32g，32bを形成する。製造工程などで着色部の色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、走査線間にそれぞれ形成された補助容量線を備えた表示素子に関する。
【背景技術】
【０００２】
従来、この種の表示素子である液晶表示素子すなわち液晶パネルは、互いに対向配置されたアレイ基板および対向基板の間に、光変調層である液晶層が介在されて構成されている。アレイ基板の表示領域に対応する部分には、複数の走査線と複数の信号線とが格子状に形成されているとともに、各走査線間に補助容量線が形成されている。走査線と信号線との交差位置には、それぞれ薄膜トランジスタ(ＴＦＴ)が形成されているとともに、走査線と信号線とに囲まれた各領域に、ＩＴＯなどの透明導電部材により形成された画素電極が形成されている。また、アレイ基板の表示領域の周辺の領域には、走査線と接続される走査線(ゲート)回路、補助容量線の電圧を設定する補助容量線電圧回路、走査線回路用の電源回路およびアナログ回路などが形成されているとともに、ドライバＩＣがチップ実装されている。
【０００３】
ドライバＩＣ内には、例えばコンピュータなどのセット側から送信されるＣＰＵ信号(インタフェース信号)を液晶表示信号に変換するインタフェース回路、この液晶表示信号を保存するＧＲＡＭ回路、ＣＰＵ信号から表示タイミング信号を生成するタイミング信号回路、ＧＲＡＭ回路に保存された液晶表示信号をタイミング信号回路で生成された表示タイミング信号と同期させて出力させるシフトレジスタ回路、ＧＲＡＭ回路の保存された液晶表示信号をアナログ信号に変換させるデジタルアナログコンバータ(ＤＡＣ)回路、このデジタルアナログコンバータ回路で生成されたアナログ信号を増幅させるアンプ回路、対向基板側の対向電極に電圧を送る対向電極電圧回路、および、これら回路に必要な電源を生成する電源回路などが設けられている。
【０００４】
そして、アンプ回路により増幅されたアナログ信号が、アナログスイッチ回路を経由して信号線を通り、各薄膜トランジスタにより画素電極に印加されることで、画像が表示される。
【０００５】
この液晶パネルの表示原理について説明すると、この液晶パネルは、焼き付きを防止するために交流反転駆動を行っている。交流反転駆動とは、フレーム毎、および隣接する画素電極間で対向電極電圧に対して信号線電圧(アナログ信号)の極性を反転させて画素電極に印加させる駆動をいう。ドライバＩＣの低電圧化に伴い、信号線電圧の印加電圧が小さくなるので、高コントラスト比を実現するために、補助容量線電圧を各走査方向に、走査線毎に印加させて画素電極の電圧を大きくしている。
【０００６】
そして、対向電極電圧と画素電極に印加された信号線電圧との電圧差が液晶層に印加される電圧となり、この電圧差に対応して液晶層が光に対してシャッタの動作をし、様々な表示をすることが可能となる。
【０００７】
階調表示の際には、ドライバＩＣ内のデジタルアナログコンバータ回路にてセット側から送られるＣＰＵ信号に対応する信号線電圧を多電圧のアナログ電圧に変換している。例えば、赤(Ｒ)、緑(Ｇ)および青(Ｂ)の各色についてそれぞれ６４段階の電圧を生成すると、各色が６４段階の濃淡表示をすることができ、表示色が６４×６４×６４＝２６２１４４色(約２６万色)の表示が可能になる(例えば、特許文献１参照。)。
【特許文献１】特開２００７−４７６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、赤、緑および青のそれぞれの階調特性を個々に調整する要求が多いため、製造工程において個別に各色の階調特性を調整している。しかしながら、ドライバＩＣが低電圧化することに伴い、上記のように階調特性に対応することが容易でないという問題点を有している。そして、このように階調特性に対応することが容易でないため、製造工程において歩留まりが生じ、製造ロスが発生する。
【０００９】
本発明は、このような点に鑑みなされたもので、歩留まりを低下させることなく色毎に異なる階調特性に対応できる表示素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、アレイ基板と、このアレイ基板に対して対向配置された対向基板と、前記アレイ基板に互いに交差して格子状に形成された複数の走査線および複数の信号線と、これら走査線と信号線との各交差位置にそれぞれ対応して前記アレイ基板に形成された画素電極と、前記アレイ基板に形成され、前記走査線および前記信号線に接続されて前記画素電極を駆動させるスイッチング素子と、前記画素電極のそれぞれに対応して形成された互いに異なる色の着色部を備えたカラーフィルタ層と、前記アレイ基板の前記各走査線間にそれぞれ形成され、前記画素電極に接続される補助容量を形成する補助容量線と、前記対向基板にて前記画素電極に対向して形成された対向電極と、前記各補助容量線の電圧を前記着色部の色毎に調整することで前記各画素電極の前記対向電極との間の電圧差を調整する電圧調整部と、前記アレイ基板と前記対向基板との間に配置され、前記各画素電極と前記対向電極との間の電圧差に応じて光を変調させる光変調層とを具備したものである。
【００１１】
そして、電圧調整部によって、各補助容量線の電圧を着色部の色毎に調整することで各画素電極の対向電極との間の電圧差を調整する。
【発明の効果】
【００１２】
本発明によれば、例えば製造工程などで着色部の色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の第１の実施の形態の表示素子の構成を図１ないし図６を参照して説明する。
【００１４】
図１において、11は表示素子としての液晶表示素子である液晶パネルを示し、この液晶パネル11は、アレイ基板12と対向基板13とが互いに対向配置されてシール部14により貼り合わされ、これら基板12，13間に光変調層としての液晶層15が介在された、アクティブマトリクス型のカラー表示可能のものである。そして、液晶パネル11は、例えば図示しないバックライトからの白色の面状光を変調透過させて画像を表示する、いわゆる透過型のものであり、四角形状の表示領域16と、この表示領域16の外方に位置する非表示領域である枠状の周辺領域17とが形成されている。
【００１５】
アレイ基板12は、透光性および絶縁性を有する透明基板すなわちガラス基板21の液晶層15側の主面上に、表示領域16に対応する位置にて複数の走査線22(走査線221〜22m)および複数の信号線23(信号線231〜23m)が格子状に形成され、各信号線23に対応して、これら信号線23と略平行に補助容量線24がそれぞれ形成されている。また、走査線22と信号線23との交差位置には、それぞれスイッチング素子としての薄膜トランジスタ(ＴＦＴ)25が形成されており、各薄膜トランジスタ25のゲート電極が走査線22に、ソース電極が信号線23にそれぞれ電気的に接続されているとともに、走査線22と信号線23とに囲まれた各領域に、ＩＴＯなどの透明導電部材により形成され副画素(画素)を構成する画素電極26が形成されている。すなわち、画素電極26は、表示領域16内にてマトリクス状に配置され、対応する各薄膜トランジスタ25のドレイン電極に電気的に接続されている。また、各補助容量線24は、平面視で各画素電極26の側方、すなわちこれら画素電極26と交差しない位置に配置され、各画素電極26と、この画素電極26に対して平面視で交差する位置に形成された容量電極27との間には、補助容量用スイッチング素子としての薄膜トランジスタ28が形成されている。この薄膜トランジスタ28は、ゲート電極が走査線22に、ソース電極が補助容量線24に、ドレイン電極が容量電極27にそれぞれ接続され、薄膜トランジスタ28がオンされることにより容量電極27と画素電極26との間に、補助容量線24に印加される信号(電圧)に応じた補助容量が形成されるように構成されている。さらに、表示領域16内には、液晶層15の液晶分子を所定方向に配向させる配向膜29が形成されている。
【００１６】
また、ガラス基板21の液晶層15側の主面の周辺領域17に対応する位置には、走査線22と接続される走査線回路(ゲート回路)31、補助容量線24毎に電圧を調整する電圧調整部としての補助容量線電圧回路(ＣＳ回路)32r，32g，32b、これら補助容量線電圧回路32r，32g，32bおよび各補助容量線24と電気的に接続されたアナログスイッチ回路33、走査線回路31用の電源回路である走査線回路用電源回路34、および、各信号線23と接続されたアナログスイッチ回路35などが形成されているとともに、ドライバ部であるドライバＩＣ36がチップ実装されている。
【００１７】
走査線回路31は、周辺領域17の左辺側に配置されている。
【００１８】
補助容量線電圧回路32r，32g，32bおよびアナログスイッチ回路33は、周辺領域17の上辺側に配置されている。そして、アナログスイッチ回路33は、補助容量線電圧回路32r，32g，32bからの信号(電圧)を選択して補助容量線24に対して供給するように構成されている。
【００１９】
走査線回路用電源回路34は、走査線回路31と対向する位置、すなわち周辺領域17の右辺側に配置されている。
【００２０】
アナログスイッチ回路35およびドライバＩＣ36は、周辺領域17の下辺側に配置されている。
【００２１】
そして、ドライバＩＣ36内には、図示しないコンピュータなどのセット側から送られるＣＰＵ信号(インタフェース信号)SCを液晶表示信号に変換するインタフェース部であるインタフェース回路(Ｉ／Ｆ回路)41、この変換された液晶表示信号を保存する保存部であるＧＲＡＭ回路42、ＣＰＵ信号SCから表示タイミング信号を生成するタイミング信号生成手段であるタイミング信号回路43、ＧＲＡＭ回路42に保存された液晶表示信号をタイミング信号回路43で生成されたタイミング信号と同期させて出力させる出力部であるシフトレジスタ回路44、ＧＲＡＭ回路42に保存された液晶表示信号をアナログ信号に変換する変換部であるデジタルアナログコンバータ(ＤＡＣ)回路45、このデジタルアナログコンバータ回路45で生成されアナログ信号を増幅させてアナログスイッチ回路35に出力する増幅部であるアンプ回路46、対向基板13側に電圧を送る対向電極電圧回路47、および、これら回路41〜47などに必要な電源を生成する電源回路48を有している。
【００２２】
一方、対向基板13は、透光性および絶縁性を有する透明基板すなわちガラス基板50の液晶層15側の主面上に、表示領域16に対応してカラーフィルタ層51(図２および図３)が形成されているとともに、このカラーフィルタ層51を覆って共通電極である対向電極52が形成され、かつ、この対向電極52を覆って配向膜53が形成されている。
【００２３】
カラーフィルタ層51は、例えば合成樹脂などにより、赤、緑および青のそれぞれに対応する着色部51r，51g，51bが信号線23方向すなわち垂直方向に沿ってストライプ状に形成された縦ストライプタイプのものであり、各着色部51r，51g，51bがそれぞれ信号線23方向すなわち垂直方向に沿って連続して配置され、走査線22方向すなわち水平方向に着色部51r，51g，51bが順次繰り返して配置されている。本実施の形態では、これら白色を構成可能な３原色の着色部51r，51g，51bにより、対応する画素電極26が３つで１つの画素をなしている。
【００２４】
なお、カラーフィルタ層51は、アレイ基板12側に設けてもよい。この場合には、液晶パネル11を、半透過型、あるいは反射型とすることもできる。
【００２５】
対向電極52は、画素電極26と同様に、ＩＴＯなどの透明導電部材により形成されている。
【００２６】
液晶層15は、所定の液晶材料により形成された光変調層であり、各画素電極26と対向電極52との間の電圧差(電圧差)によって、各副画素での階調表示が可能となっている。
【００２７】
次に、上記第１の実施の形態の動作を説明する。
【００２８】
液晶パネル11は、交流反転駆動を行っている。すなわち、図４(a)、図４(b)、図５(a)および図５(b)に示すように、フレーム毎、および、垂直方向に互いに隣接する画素電極26間で対向電極電圧Vcomに対してアナログ信号(信号線電圧Va)の極性を反転させて画素電極26に印加させる。
【００２９】
例えば奇数フレームの走査線221では、一水平走査期間(１Ｈ)において、走査線22にパルス状のゲート電圧Vg+が印加されると、この走査線221にゲート電極が接続されており水平方向に隣接する全ての薄膜トランジスタ25，28がオンされる。
【００３０】
コンピュータなどのセット側から送られたＣＰＵ信号SCは、インタフェース回路41により液晶表示信号に変換されてＧＲＡＭ回路42に保存されるとともに、このＣＰＵ信号SCに基づき、タイミング信号回路43により表示タイミング信号が生成され、シフトレジスタ回路44により、ＧＲＡＭ回路42に保存された液晶表示信号がタイミング信号回路43で生成されたタイミング信号と同期されて出力された後、デジタルアナログコンバータ回路45によりアナログ信号に変換され、アンプ回路46により増幅された後、アナログスイッチ回路35を経由して信号線23を通り、オンされた各薄膜トランジスタ25によって各画素電極26に印加される。この結果、画素電極電圧Vpixがアナログ信号(信号線電圧Va)と略等しくなる。
【００３１】
さらに、図６に示すように、アナログスイッチ回路35でのＲＧＢ各色に対するアナログ信号(信号線電圧Va)の印加と同時のタイミングで、ドライバＩＣ36から送信された信号により、各補助容量線電圧回路32r，32g，32bが、アナログスイッチ回路33および各薄膜トランジスタ28を介して順次補助容量電圧Vcsを補助容量線24に印加するように駆動される。このため、図５(a)あるいは図５(b)に示すように、この一水平走査期間(１Ｈ)の次の一水平走査期間(１Ｈ)において、調整された補助容量電圧Vcsに応じた補助容量が容量電極27と画素電極26との間に形成されることにより、画素電極電圧Vpixが相対的に大きく設定される。
【００３２】
そして、この設定された画素電極電圧Vpixと対向電極電圧Vcomとの電圧差に応じて、各画素での液晶層15の液晶分子のチルト角が異なり、液晶層15が光シャッタの動作をして、画像が階調表示される。
【００３３】
これら動作は、走査線22毎、および、フレーム毎に逆極性で交互になされる。
【００３４】
上述したように、上記第１の実施の形態によれば、補助容量線電圧回路32r，32g，32bによって、各補助容量線24の電圧を着色部51r，51g，51b毎に調整することで、各画素電極26の対向電極52との間の電圧差を調整することにより、この電圧差に応じて液晶層15がシャッタ動作して階調表示するので、例えば製造工程などで着色部51r，51g，51bの色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できる。
【００３５】
特に、ドライバＩＣ36の低電圧化が進むに伴い、色毎に異なる階調特性に製造工程で対応することが容易でなくなり、製造ロスが低下するのに対して、各補助容量線24の電圧を着色部51r，51g，51bの色毎に調整することで、ドライバＩＣ36を低電圧化した場合でも、色毎に異なる階調特性に確実に対応できる。
【００３６】
また、補助容量線24を画素電極26と交差しない位置に形成し、画素電極26と交差する位置に形成された容量電極27と補助容量線24との間に薄膜トランジスタ28を接続することで、補助容量線24に印加された信号(電圧)に応じて容量電極27と画素電極26との間に確実に補助容量を形成できる。
【００３７】
次に、第２の実施の形態を図７ないし図１０を参照して説明する。なお、上記第１の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。
【００３８】
この第２の実施の形態は、上記第１の実施の形態において、図８に示すように、カラーフィルタ層51の着色部51r，51g，51bが、走査線22方向すなわち水平方向に沿って連続したストライプ状に形成された横ストライプタイプのものであり、補助容量線24が、各走査線22に対して平行に形成されているものである。したがって、補助容量線電圧回路32r，32g，32bおよびアナログスイッチ回路33は、図７に示すように、周辺領域17の左辺側に配置されている。
【００３９】
また、各補助容量線24は、画素電極26と平面視で交差する位置に形成されており、これら補助容量線24に印加された信号(電圧)に応じて画素電極26との間に補助容量が形成されるように構成されている。
【００４０】
そして、図９(a)、図９(b)および図１０に示すように、例えば奇数フレームの走査線221では、一水平走査期間(１Ｈ)において、走査線22にパルス状のゲート電圧Vg+が印加されると、この走査線221にゲート電極が接続されており水平方向に隣接する全ての薄膜トランジスタ25がオンされる。
【００４１】
コンピュータなどのセット側から送られたＣＰＵ信号SCは、インタフェース回路41により液晶表示信号に変換されてＧＲＡＭ回路42に保存されるとともに、このＣＰＵ信号SCに基づき、タイミング信号回路43により表示タイミング信号が生成され、シフトレジスタ回路44により、ＧＲＡＭ回路42に保存された液晶表示信号がタイミング信号回路43で生成されたタイミング信号と同期されて出力された後、デジタルアナログコンバータ回路45によりアナログ信号に変換され、アンプ回路46により増幅された後、アナログスイッチ回路35を経由して信号線23を通り、オンされた各薄膜トランジスタ25によって各画素電極26に印加される。この結果、画素電極電圧Vpixがアナログ信号(信号線電圧Va)と略等しくなる。
【００４２】
さらに、このアナログスイッチ回路35でのＲＧＢ各色に対するアナログ信号(信号線電圧Va)の反転と同時のタイミングで、ドライバＩＣ36から送信された信号により、各補助容量線電圧回路32r，32g，32bが、アナログスイッチ回路33を介して順次補助容量電圧Vcsを補助容量線24に印加するように駆動される。このため、この一水平走査期間(１Ｈ)の次の一水平走査期間(１Ｈ)において、調整された補助容量電圧Vcsに応じた補助容量が補助容量線24と画素電極26との間に形成されることにより、画素電極電圧Vpixが相対的に大きく設定される。
【００４３】
そして、この設定された画素電極電圧Vpixと対向電極電圧Vcomとの電圧差に応じて、各画素での液晶層15の液晶分子のチルト角が異なり、液晶層15が光シャッタの動作をして、画像が階調表示される。
【００４４】
これら動作は、走査線22毎、および、フレーム毎に逆極性で交互になされる。
【００４５】
このように、補助容量線電圧回路32r，32g，32bによって、各補助容量線24の電圧を着色部51r，51g，51b毎に調整することで、各画素電極26の対向電極52との間の電圧差を調整することにより、例えば製造工程などで着色部51r，51g，51bの色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できるなど、上記第１の実施の形態と同様の作用効果を奏することができる。
【００４６】
また、補助容量線24を画素電極26に交差させて形成することで、補助容量線24に信号(電圧)を印加するだけで、この信号に応じた補助容量を画素電極26との間に容易に形成できる。
【００４７】
なお、上記各実施の形態において、カラーフィルタ層51は、赤、緑および青以外の着色部を有する構成とすることも可能である。
【００４８】
また、ドライバＩＣ36の内部は、上記構成に限定されるものではない。
【００４９】
さらに、光変調層としては、液晶層15以外でも、画素電極26と対向電極52との電圧差に応じてシャッタ動作するものであれば、任意のものを用いることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態の表示素子を示す平面図である。
【図２】同上表示素子のカラーフィルタ層を示す平面図である。
【図３】同上表示素子を示す側面断面図である。
【図４】(a)は同上表示素子の奇数フレームでの動作を示す表、(b)は同上表示素子の偶数フレームでの動作を示す表である。
【図５】(a)は同上表示素子の正極性側での画素電極の書き込み動作時の電圧変動を示す波形図、(b)は同上表示素子の負極性側での画素電極の書き込み動作時の電圧変動を示す波形図である。
【図６】同上表示素子のアナログスイッチ回路と電圧調整部との動作タイミングを示すタイミングチャートである。
【図７】本発明の第２の実施の形態の表示素子を示す平面図である。
【図８】同上表示素子のカラーフィルタ層を示す平面図である。
【図９】(a)は同上表示素子の正極性側での画素電極の書き込み動作時の電圧変動を示す波形図、(b)は同上表示素子の負極性側での画素電極の書き込み動作時の電圧変動を示す波形図である。
【図１０】同上表示素子のアナログスイッチ回路と電圧調整部との動作タイミングを示すタイミングチャートである。
【符号の説明】
【００５１】
11 表示素子としての液晶パネル
12 アレイ基板
13 対向基板
15 光変調層としての液晶層
22 走査線
23 信号線
24 補助容量線
25 スイッチング素子としての薄膜トランジスタ
26 画素電極
27 容量電極
28 補助容量用スイッチング素子としての薄膜トランジスタ
32b，32g，32r 電圧調整部としての補助容量線電圧回路
51 カラーフィルタ層
51b，51g，51r 着色部
52 対向電極
【技術分野】
【０００１】
本発明は、走査線間にそれぞれ形成された補助容量線を備えた表示素子に関する。
【背景技術】
【０００２】
従来、この種の表示素子である液晶表示素子すなわち液晶パネルは、互いに対向配置されたアレイ基板および対向基板の間に、光変調層である液晶層が介在されて構成されている。アレイ基板の表示領域に対応する部分には、複数の走査線と複数の信号線とが格子状に形成されているとともに、各走査線間に補助容量線が形成されている。走査線と信号線との交差位置には、それぞれ薄膜トランジスタ(ＴＦＴ)が形成されているとともに、走査線と信号線とに囲まれた各領域に、ＩＴＯなどの透明導電部材により形成された画素電極が形成されている。また、アレイ基板の表示領域の周辺の領域には、走査線と接続される走査線(ゲート)回路、補助容量線の電圧を設定する補助容量線電圧回路、走査線回路用の電源回路およびアナログ回路などが形成されているとともに、ドライバＩＣがチップ実装されている。
【０００３】
ドライバＩＣ内には、例えばコンピュータなどのセット側から送信されるＣＰＵ信号(インタフェース信号)を液晶表示信号に変換するインタフェース回路、この液晶表示信号を保存するＧＲＡＭ回路、ＣＰＵ信号から表示タイミング信号を生成するタイミング信号回路、ＧＲＡＭ回路に保存された液晶表示信号をタイミング信号回路で生成された表示タイミング信号と同期させて出力させるシフトレジスタ回路、ＧＲＡＭ回路の保存された液晶表示信号をアナログ信号に変換させるデジタルアナログコンバータ(ＤＡＣ)回路、このデジタルアナログコンバータ回路で生成されたアナログ信号を増幅させるアンプ回路、対向基板側の対向電極に電圧を送る対向電極電圧回路、および、これら回路に必要な電源を生成する電源回路などが設けられている。
【０００４】
そして、アンプ回路により増幅されたアナログ信号が、アナログスイッチ回路を経由して信号線を通り、各薄膜トランジスタにより画素電極に印加されることで、画像が表示される。
【０００５】
この液晶パネルの表示原理について説明すると、この液晶パネルは、焼き付きを防止するために交流反転駆動を行っている。交流反転駆動とは、フレーム毎、および隣接する画素電極間で対向電極電圧に対して信号線電圧(アナログ信号)の極性を反転させて画素電極に印加させる駆動をいう。ドライバＩＣの低電圧化に伴い、信号線電圧の印加電圧が小さくなるので、高コントラスト比を実現するために、補助容量線電圧を各走査方向に、走査線毎に印加させて画素電極の電圧を大きくしている。
【０００６】
そして、対向電極電圧と画素電極に印加された信号線電圧との電圧差が液晶層に印加される電圧となり、この電圧差に対応して液晶層が光に対してシャッタの動作をし、様々な表示をすることが可能となる。
【０００７】
階調表示の際には、ドライバＩＣ内のデジタルアナログコンバータ回路にてセット側から送られるＣＰＵ信号に対応する信号線電圧を多電圧のアナログ電圧に変換している。例えば、赤(Ｒ)、緑(Ｇ)および青(Ｂ)の各色についてそれぞれ６４段階の電圧を生成すると、各色が６４段階の濃淡表示をすることができ、表示色が６４×６４×６４＝２６２１４４色(約２６万色)の表示が可能になる(例えば、特許文献１参照。)。
【特許文献１】特開２００７−４７６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
近年、赤、緑および青のそれぞれの階調特性を個々に調整する要求が多いため、製造工程において個別に各色の階調特性を調整している。しかしながら、ドライバＩＣが低電圧化することに伴い、上記のように階調特性に対応することが容易でないという問題点を有している。そして、このように階調特性に対応することが容易でないため、製造工程において歩留まりが生じ、製造ロスが発生する。
【０００９】
本発明は、このような点に鑑みなされたもので、歩留まりを低下させることなく色毎に異なる階調特性に対応できる表示素子を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、アレイ基板と、このアレイ基板に対して対向配置された対向基板と、前記アレイ基板に互いに交差して格子状に形成された複数の走査線および複数の信号線と、これら走査線と信号線との各交差位置にそれぞれ対応して前記アレイ基板に形成された画素電極と、前記アレイ基板に形成され、前記走査線および前記信号線に接続されて前記画素電極を駆動させるスイッチング素子と、前記画素電極のそれぞれに対応して形成された互いに異なる色の着色部を備えたカラーフィルタ層と、前記アレイ基板の前記各走査線間にそれぞれ形成され、前記画素電極に接続される補助容量を形成する補助容量線と、前記対向基板にて前記画素電極に対向して形成された対向電極と、前記各補助容量線の電圧を前記着色部の色毎に調整することで前記各画素電極の前記対向電極との間の電圧差を調整する電圧調整部と、前記アレイ基板と前記対向基板との間に配置され、前記各画素電極と前記対向電極との間の電圧差に応じて光を変調させる光変調層とを具備したものである。
【００１１】
そして、電圧調整部によって、各補助容量線の電圧を着色部の色毎に調整することで各画素電極の対向電極との間の電圧差を調整する。
【発明の効果】
【００１２】
本発明によれば、例えば製造工程などで着色部の色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の第１の実施の形態の表示素子の構成を図１ないし図６を参照して説明する。
【００１４】
図１において、11は表示素子としての液晶表示素子である液晶パネルを示し、この液晶パネル11は、アレイ基板12と対向基板13とが互いに対向配置されてシール部14により貼り合わされ、これら基板12，13間に光変調層としての液晶層15が介在された、アクティブマトリクス型のカラー表示可能のものである。そして、液晶パネル11は、例えば図示しないバックライトからの白色の面状光を変調透過させて画像を表示する、いわゆる透過型のものであり、四角形状の表示領域16と、この表示領域16の外方に位置する非表示領域である枠状の周辺領域17とが形成されている。
【００１５】
アレイ基板12は、透光性および絶縁性を有する透明基板すなわちガラス基板21の液晶層15側の主面上に、表示領域16に対応する位置にて複数の走査線22(走査線221〜22m)および複数の信号線23(信号線231〜23m)が格子状に形成され、各信号線23に対応して、これら信号線23と略平行に補助容量線24がそれぞれ形成されている。また、走査線22と信号線23との交差位置には、それぞれスイッチング素子としての薄膜トランジスタ(ＴＦＴ)25が形成されており、各薄膜トランジスタ25のゲート電極が走査線22に、ソース電極が信号線23にそれぞれ電気的に接続されているとともに、走査線22と信号線23とに囲まれた各領域に、ＩＴＯなどの透明導電部材により形成され副画素(画素)を構成する画素電極26が形成されている。すなわち、画素電極26は、表示領域16内にてマトリクス状に配置され、対応する各薄膜トランジスタ25のドレイン電極に電気的に接続されている。また、各補助容量線24は、平面視で各画素電極26の側方、すなわちこれら画素電極26と交差しない位置に配置され、各画素電極26と、この画素電極26に対して平面視で交差する位置に形成された容量電極27との間には、補助容量用スイッチング素子としての薄膜トランジスタ28が形成されている。この薄膜トランジスタ28は、ゲート電極が走査線22に、ソース電極が補助容量線24に、ドレイン電極が容量電極27にそれぞれ接続され、薄膜トランジスタ28がオンされることにより容量電極27と画素電極26との間に、補助容量線24に印加される信号(電圧)に応じた補助容量が形成されるように構成されている。さらに、表示領域16内には、液晶層15の液晶分子を所定方向に配向させる配向膜29が形成されている。
【００１６】
また、ガラス基板21の液晶層15側の主面の周辺領域17に対応する位置には、走査線22と接続される走査線回路(ゲート回路)31、補助容量線24毎に電圧を調整する電圧調整部としての補助容量線電圧回路(ＣＳ回路)32r，32g，32b、これら補助容量線電圧回路32r，32g，32bおよび各補助容量線24と電気的に接続されたアナログスイッチ回路33、走査線回路31用の電源回路である走査線回路用電源回路34、および、各信号線23と接続されたアナログスイッチ回路35などが形成されているとともに、ドライバ部であるドライバＩＣ36がチップ実装されている。
【００１７】
走査線回路31は、周辺領域17の左辺側に配置されている。
【００１８】
補助容量線電圧回路32r，32g，32bおよびアナログスイッチ回路33は、周辺領域17の上辺側に配置されている。そして、アナログスイッチ回路33は、補助容量線電圧回路32r，32g，32bからの信号(電圧)を選択して補助容量線24に対して供給するように構成されている。
【００１９】
走査線回路用電源回路34は、走査線回路31と対向する位置、すなわち周辺領域17の右辺側に配置されている。
【００２０】
アナログスイッチ回路35およびドライバＩＣ36は、周辺領域17の下辺側に配置されている。
【００２１】
そして、ドライバＩＣ36内には、図示しないコンピュータなどのセット側から送られるＣＰＵ信号(インタフェース信号)SCを液晶表示信号に変換するインタフェース部であるインタフェース回路(Ｉ／Ｆ回路)41、この変換された液晶表示信号を保存する保存部であるＧＲＡＭ回路42、ＣＰＵ信号SCから表示タイミング信号を生成するタイミング信号生成手段であるタイミング信号回路43、ＧＲＡＭ回路42に保存された液晶表示信号をタイミング信号回路43で生成されたタイミング信号と同期させて出力させる出力部であるシフトレジスタ回路44、ＧＲＡＭ回路42に保存された液晶表示信号をアナログ信号に変換する変換部であるデジタルアナログコンバータ(ＤＡＣ)回路45、このデジタルアナログコンバータ回路45で生成されアナログ信号を増幅させてアナログスイッチ回路35に出力する増幅部であるアンプ回路46、対向基板13側に電圧を送る対向電極電圧回路47、および、これら回路41〜47などに必要な電源を生成する電源回路48を有している。
【００２２】
一方、対向基板13は、透光性および絶縁性を有する透明基板すなわちガラス基板50の液晶層15側の主面上に、表示領域16に対応してカラーフィルタ層51(図２および図３)が形成されているとともに、このカラーフィルタ層51を覆って共通電極である対向電極52が形成され、かつ、この対向電極52を覆って配向膜53が形成されている。
【００２３】
カラーフィルタ層51は、例えば合成樹脂などにより、赤、緑および青のそれぞれに対応する着色部51r，51g，51bが信号線23方向すなわち垂直方向に沿ってストライプ状に形成された縦ストライプタイプのものであり、各着色部51r，51g，51bがそれぞれ信号線23方向すなわち垂直方向に沿って連続して配置され、走査線22方向すなわち水平方向に着色部51r，51g，51bが順次繰り返して配置されている。本実施の形態では、これら白色を構成可能な３原色の着色部51r，51g，51bにより、対応する画素電極26が３つで１つの画素をなしている。
【００２４】
なお、カラーフィルタ層51は、アレイ基板12側に設けてもよい。この場合には、液晶パネル11を、半透過型、あるいは反射型とすることもできる。
【００２５】
対向電極52は、画素電極26と同様に、ＩＴＯなどの透明導電部材により形成されている。
【００２６】
液晶層15は、所定の液晶材料により形成された光変調層であり、各画素電極26と対向電極52との間の電圧差(電圧差)によって、各副画素での階調表示が可能となっている。
【００２７】
次に、上記第１の実施の形態の動作を説明する。
【００２８】
液晶パネル11は、交流反転駆動を行っている。すなわち、図４(a)、図４(b)、図５(a)および図５(b)に示すように、フレーム毎、および、垂直方向に互いに隣接する画素電極26間で対向電極電圧Vcomに対してアナログ信号(信号線電圧Va)の極性を反転させて画素電極26に印加させる。
【００２９】
例えば奇数フレームの走査線221では、一水平走査期間(１Ｈ)において、走査線22にパルス状のゲート電圧Vg+が印加されると、この走査線221にゲート電極が接続されており水平方向に隣接する全ての薄膜トランジスタ25，28がオンされる。
【００３０】
コンピュータなどのセット側から送られたＣＰＵ信号SCは、インタフェース回路41により液晶表示信号に変換されてＧＲＡＭ回路42に保存されるとともに、このＣＰＵ信号SCに基づき、タイミング信号回路43により表示タイミング信号が生成され、シフトレジスタ回路44により、ＧＲＡＭ回路42に保存された液晶表示信号がタイミング信号回路43で生成されたタイミング信号と同期されて出力された後、デジタルアナログコンバータ回路45によりアナログ信号に変換され、アンプ回路46により増幅された後、アナログスイッチ回路35を経由して信号線23を通り、オンされた各薄膜トランジスタ25によって各画素電極26に印加される。この結果、画素電極電圧Vpixがアナログ信号(信号線電圧Va)と略等しくなる。
【００３１】
さらに、図６に示すように、アナログスイッチ回路35でのＲＧＢ各色に対するアナログ信号(信号線電圧Va)の印加と同時のタイミングで、ドライバＩＣ36から送信された信号により、各補助容量線電圧回路32r，32g，32bが、アナログスイッチ回路33および各薄膜トランジスタ28を介して順次補助容量電圧Vcsを補助容量線24に印加するように駆動される。このため、図５(a)あるいは図５(b)に示すように、この一水平走査期間(１Ｈ)の次の一水平走査期間(１Ｈ)において、調整された補助容量電圧Vcsに応じた補助容量が容量電極27と画素電極26との間に形成されることにより、画素電極電圧Vpixが相対的に大きく設定される。
【００３２】
そして、この設定された画素電極電圧Vpixと対向電極電圧Vcomとの電圧差に応じて、各画素での液晶層15の液晶分子のチルト角が異なり、液晶層15が光シャッタの動作をして、画像が階調表示される。
【００３３】
これら動作は、走査線22毎、および、フレーム毎に逆極性で交互になされる。
【００３４】
上述したように、上記第１の実施の形態によれば、補助容量線電圧回路32r，32g，32bによって、各補助容量線24の電圧を着色部51r，51g，51b毎に調整することで、各画素電極26の対向電極52との間の電圧差を調整することにより、この電圧差に応じて液晶層15がシャッタ動作して階調表示するので、例えば製造工程などで着色部51r，51g，51bの色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できる。
【００３５】
特に、ドライバＩＣ36の低電圧化が進むに伴い、色毎に異なる階調特性に製造工程で対応することが容易でなくなり、製造ロスが低下するのに対して、各補助容量線24の電圧を着色部51r，51g，51bの色毎に調整することで、ドライバＩＣ36を低電圧化した場合でも、色毎に異なる階調特性に確実に対応できる。
【００３６】
また、補助容量線24を画素電極26と交差しない位置に形成し、画素電極26と交差する位置に形成された容量電極27と補助容量線24との間に薄膜トランジスタ28を接続することで、補助容量線24に印加された信号(電圧)に応じて容量電極27と画素電極26との間に確実に補助容量を形成できる。
【００３７】
次に、第２の実施の形態を図７ないし図１０を参照して説明する。なお、上記第１の実施の形態と同様の構成および作用については、同一符号を付してその説明を省略する。
【００３８】
この第２の実施の形態は、上記第１の実施の形態において、図８に示すように、カラーフィルタ層51の着色部51r，51g，51bが、走査線22方向すなわち水平方向に沿って連続したストライプ状に形成された横ストライプタイプのものであり、補助容量線24が、各走査線22に対して平行に形成されているものである。したがって、補助容量線電圧回路32r，32g，32bおよびアナログスイッチ回路33は、図７に示すように、周辺領域17の左辺側に配置されている。
【００３９】
また、各補助容量線24は、画素電極26と平面視で交差する位置に形成されており、これら補助容量線24に印加された信号(電圧)に応じて画素電極26との間に補助容量が形成されるように構成されている。
【００４０】
そして、図９(a)、図９(b)および図１０に示すように、例えば奇数フレームの走査線221では、一水平走査期間(１Ｈ)において、走査線22にパルス状のゲート電圧Vg+が印加されると、この走査線221にゲート電極が接続されており水平方向に隣接する全ての薄膜トランジスタ25がオンされる。
【００４１】
コンピュータなどのセット側から送られたＣＰＵ信号SCは、インタフェース回路41により液晶表示信号に変換されてＧＲＡＭ回路42に保存されるとともに、このＣＰＵ信号SCに基づき、タイミング信号回路43により表示タイミング信号が生成され、シフトレジスタ回路44により、ＧＲＡＭ回路42に保存された液晶表示信号がタイミング信号回路43で生成されたタイミング信号と同期されて出力された後、デジタルアナログコンバータ回路45によりアナログ信号に変換され、アンプ回路46により増幅された後、アナログスイッチ回路35を経由して信号線23を通り、オンされた各薄膜トランジスタ25によって各画素電極26に印加される。この結果、画素電極電圧Vpixがアナログ信号(信号線電圧Va)と略等しくなる。
【００４２】
さらに、このアナログスイッチ回路35でのＲＧＢ各色に対するアナログ信号(信号線電圧Va)の反転と同時のタイミングで、ドライバＩＣ36から送信された信号により、各補助容量線電圧回路32r，32g，32bが、アナログスイッチ回路33を介して順次補助容量電圧Vcsを補助容量線24に印加するように駆動される。このため、この一水平走査期間(１Ｈ)の次の一水平走査期間(１Ｈ)において、調整された補助容量電圧Vcsに応じた補助容量が補助容量線24と画素電極26との間に形成されることにより、画素電極電圧Vpixが相対的に大きく設定される。
【００４３】
そして、この設定された画素電極電圧Vpixと対向電極電圧Vcomとの電圧差に応じて、各画素での液晶層15の液晶分子のチルト角が異なり、液晶層15が光シャッタの動作をして、画像が階調表示される。
【００４４】
これら動作は、走査線22毎、および、フレーム毎に逆極性で交互になされる。
【００４５】
このように、補助容量線電圧回路32r，32g，32bによって、各補助容量線24の電圧を着色部51r，51g，51b毎に調整することで、各画素電極26の対向電極52との間の電圧差を調整することにより、例えば製造工程などで着色部51r，51g，51bの色毎に階調特性を調整することなく色毎の階調特性を個々に調整可能となり、歩留まりを低下させることなく色毎に異なる階調特性に対応できるなど、上記第１の実施の形態と同様の作用効果を奏することができる。
【００４６】
また、補助容量線24を画素電極26に交差させて形成することで、補助容量線24に信号(電圧)を印加するだけで、この信号に応じた補助容量を画素電極26との間に容易に形成できる。
【００４７】
なお、上記各実施の形態において、カラーフィルタ層51は、赤、緑および青以外の着色部を有する構成とすることも可能である。
【００４８】
また、ドライバＩＣ36の内部は、上記構成に限定されるものではない。
【００４９】
さらに、光変調層としては、液晶層15以外でも、画素電極26と対向電極52との電圧差に応じてシャッタ動作するものであれば、任意のものを用いることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１の実施の形態の表示素子を示す平面図である。
【図２】同上表示素子のカラーフィルタ層を示す平面図である。
【図３】同上表示素子を示す側面断面図である。
【図４】(a)は同上表示素子の奇数フレームでの動作を示す表、(b)は同上表示素子の偶数フレームでの動作を示す表である。
【図５】(a)は同上表示素子の正極性側での画素電極の書き込み動作時の電圧変動を示す波形図、(b)は同上表示素子の負極性側での画素電極の書き込み動作時の電圧変動を示す波形図である。
【図６】同上表示素子のアナログスイッチ回路と電圧調整部との動作タイミングを示すタイミングチャートである。
【図７】本発明の第２の実施の形態の表示素子を示す平面図である。
【図８】同上表示素子のカラーフィルタ層を示す平面図である。
【図９】(a)は同上表示素子の正極性側での画素電極の書き込み動作時の電圧変動を示す波形図、(b)は同上表示素子の負極性側での画素電極の書き込み動作時の電圧変動を示す波形図である。
【図１０】同上表示素子のアナログスイッチ回路と電圧調整部との動作タイミングを示すタイミングチャートである。
【符号の説明】
【００５１】
11 表示素子としての液晶パネル
12 アレイ基板
13 対向基板
15 光変調層としての液晶層
22 走査線
23 信号線
24 補助容量線
25 スイッチング素子としての薄膜トランジスタ
26 画素電極
27 容量電極
28 補助容量用スイッチング素子としての薄膜トランジスタ
32b，32g，32r 電圧調整部としての補助容量線電圧回路
51 カラーフィルタ層
51b，51g，51r 着色部
52 対向電極
【特許請求の範囲】
【請求項１】
アレイ基板と、
このアレイ基板に対して対向配置された対向基板と、
前記アレイ基板に互いに交差して格子状に形成された複数の走査線および複数の信号線と、
これら走査線と信号線との各交差位置にそれぞれ対応して前記アレイ基板に形成された画素電極と、
前記アレイ基板に形成され、前記走査線および前記信号線に接続されて前記画素電極を駆動させるスイッチング素子と、
前記画素電極のそれぞれに対応して形成された互いに異なる色の着色部を備えたカラーフィルタ層と、
前記アレイ基板の前記各走査線間にそれぞれ形成され、前記画素電極に接続される補助容量を形成する補助容量線と、
前記対向基板にて前記画素電極に対向して形成された対向電極と、
前記各補助容量線の電圧を前記着色部の色毎に調整することで前記各画素電極の前記対向電極との間の電圧差を調整する電圧調整部と、
前記アレイ基板と前記対向基板との間に配置され、前記各画素電極と前記対向電極との間の電圧差に応じて光を変調させる光変調層と
を具備したことを特徴とする表示素子。
【請求項２】
前記補助容量線は、前記画素電極と平面視で交差しない位置に形成され、
前記画素電極に平面視で交差する位置に形成された容量電極と、
前記走査線、前記補助容量線および前記容量電極に接続され、前記電圧調整部により調整された前記補助容量線の電圧に応じた補助容量を前記容量電極と前記画素電極との間に形成する補助容量用スイッチング素子とを具備した
ことを特徴とする請求項１記載の表示素子。
【請求項３】
前記補助容量線は、前記画素電極と平面視で交差して形成されている
ことを特徴とする請求項１記載の表示素子。
【請求項１】
アレイ基板と、
このアレイ基板に対して対向配置された対向基板と、
前記アレイ基板に互いに交差して格子状に形成された複数の走査線および複数の信号線と、
これら走査線と信号線との各交差位置にそれぞれ対応して前記アレイ基板に形成された画素電極と、
前記アレイ基板に形成され、前記走査線および前記信号線に接続されて前記画素電極を駆動させるスイッチング素子と、
前記画素電極のそれぞれに対応して形成された互いに異なる色の着色部を備えたカラーフィルタ層と、
前記アレイ基板の前記各走査線間にそれぞれ形成され、前記画素電極に接続される補助容量を形成する補助容量線と、
前記対向基板にて前記画素電極に対向して形成された対向電極と、
前記各補助容量線の電圧を前記着色部の色毎に調整することで前記各画素電極の前記対向電極との間の電圧差を調整する電圧調整部と、
前記アレイ基板と前記対向基板との間に配置され、前記各画素電極と前記対向電極との間の電圧差に応じて光を変調させる光変調層と
を具備したことを特徴とする表示素子。
【請求項２】
前記補助容量線は、前記画素電極と平面視で交差しない位置に形成され、
前記画素電極に平面視で交差する位置に形成された容量電極と、
前記走査線、前記補助容量線および前記容量電極に接続され、前記電圧調整部により調整された前記補助容量線の電圧に応じた補助容量を前記容量電極と前記画素電極との間に形成する補助容量用スイッチング素子とを具備した
ことを特徴とする請求項１記載の表示素子。
【請求項３】
前記補助容量線は、前記画素電極と平面視で交差して形成されている
ことを特徴とする請求項１記載の表示素子。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−２８２１０９（Ｐ２００９−２８２１０９Ａ）
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願番号】特願２００８−１３１７２７（Ｐ２００８−１３１７２７）
【出願日】平成２０年５月２０日（２００８．５．２０）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成２１年１２月３日（２００９．１２．３）
【国際特許分類】
【出願日】平成２０年５月２０日（２００８．５．２０）
【出願人】（３０２０２０２０７）東芝モバイルディスプレイ株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]