表示装置
【課題】ＴＦＴの閾値の変動が生じても信頼性ある動作を実現するレベルシフト回路を備える表示装置の提供。
【解決手段】多結晶半導体層のＴＦＴからなるレベルシフト回路を基板上に形成する表示装置であり、前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、入力レベルシフト回路は、ドレイン抵抗が異なる複数の単位レベルシフト回路と、各単位レベルシフト回路に対応させて設けられる第１、第２レベルシフト回路を備え、第１、第２の各レベルシフト回路は対応するレベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、第１レベルシフト回路はソース端子にハイレベルの入力信号が入力され、第２レベルシフト回路はソース端子にロウレベルの入力信号が入力する構成で、選択回路は第１、第２レベルシフト回路からの各出力がハイレベルおよびロウレベルの場合によって選択するように構成されている。
【解決手段】多結晶半導体層のＴＦＴからなるレベルシフト回路を基板上に形成する表示装置であり、前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、入力レベルシフト回路は、ドレイン抵抗が異なる複数の単位レベルシフト回路と、各単位レベルシフト回路に対応させて設けられる第１、第２レベルシフト回路を備え、第１、第２の各レベルシフト回路は対応するレベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、第１レベルシフト回路はソース端子にハイレベルの入力信号が入力され、第２レベルシフト回路はソース端子にロウレベルの入力信号が入力する構成で、選択回路は第１、第２レベルシフト回路からの各出力がハイレベルおよびロウレベルの場合によって選択するように構成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、表示領域が形成された同じ基板上に駆動回路（周辺回路）が形成されたアクティブマトリックス型の表示装置に関する。
【背景技術】
【０００２】
この種の表示装置は、いわゆる駆動回路一体型の表示装置と称され、小型化に有効な構造となっている。
【０００３】
該表示装置の表示領域には、スイッチング素子を備えた各画素がマトリックス状に配置され、行方向に配列された各画素を選択するために当該画素のスイッチング素子をオンさせ、選択された前記各画素に前記各スイッチング素子を介して画素データを供給させるための各信号を前記駆動回路から供給するように構成している。
【０００４】
前記スイッチング素子は薄膜トランジスタによって形成され、前記駆動回路においても多数の薄膜トランジスタによって構成されている。画素における薄膜トランジスタおよび駆動回路における薄膜トランジスタはそれぞれ並行して形成されるのが通常となっている。
【０００５】
そして、前記駆動回路には、たとえば下記特許文献１にも見られるように、レベルシフト回路を備えたものが知られ、当該表示装置における回路の電圧レベルと外部装置からの入力信号の電圧レベルとの相異による不都合を前記レベルシフト回路によって解消するようにしたものがある。
【特許文献１】特開２００４−２４２０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、近年において、前記薄膜トランジスタは、その半導体層として多結晶半導体層（たとえばPoly-Si）を用いたものが知られ、これにより電荷移動度を向上させた薄膜トランジスタを得るようにしている。
【０００７】
この場合、多結晶半導体層からなる薄膜トランジスタは、一般にしきい値電圧が大きく、また、そのばらつきも大きいことから、たとえば単結晶半導体層からなる薄膜トランジスタからなるレベルシフト回路で動作していた回路が、多結晶半導体層からなる薄膜トランジスタでは充分に動作しないという不都合が生じる。
【０００８】
すなわち、該薄膜トランジスタに流れる電流により入力信号がロウレベルのときでも出力電圧がハイレベルのままや、逆に入力信号がハイレベルの場合でも、出力電圧がハイレベルにまで上がらずにロウレベルとなることがある。
【０００９】
本発明の目的は、多結晶半導体層からなる薄膜トランジスタで構成されるレベルシフト回路であって、該薄膜トランジスタのしきい値の変動が生じても信頼性ある動作を実現するレベルシフト回路を備える表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
（１）本発明による表示装置は、たとえば、多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる複数の単位レベルシフト回路と、前記各単位レベルシフト回路にそれぞれ対応させて設けられる第１レベルシフト回路と第２レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にハイレベルの入力信号が入力され、
前記第２レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にロウレベルの入力信号が入力されて構成され、
前記選択回路は、複数のうちの一の単位レベルシフト回路からの出力を、対応する前記第１レベルシフト回路および第２レベルシフト回路からのそれぞれの出力がハイレベルおよびロウレベルの場合によって選択するように構成されていることを特徴とする。
【００１２】
（２）本発明による表示装置は、たとえば、（１）の構成を前提とし、第１レベルシフト回路のドレイン抵抗と第２レベルシフト回路のドレイン抵抗は、前記第１レベルシフト回路および第２レベルシフト回路と対応する単位レベルシフト回路のドレイン抵抗と近接させて基板上に形成されていることを特徴とする請求項１に記載の表示装置。
【００１３】
（３）本発明による表示装置は、たとえば、多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が大きい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはハイレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がハイレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がロウレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする。
【００１４】
（４）本発明による表示装置は、たとえば、多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が小さい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはロウレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がロウレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がハイレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする。
【００１５】
（５）本発明による表示装置は、たとえば、（１）ないし（５）の何れかの構成を前提とし、単位レベルシフト回路のトランジスタは制御信号の入力によってオン状態およびオフ状態を切り換えられることを特徴とする。
【００１６】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００１７】
このような構成からなる表示装置は、多結晶半導体層からなる薄膜トランジスタで構成されるレベルシフト回路を備え、該レベルシフト回路は前記薄膜トランジスタのしきい値の変動が生じも信頼性ある動作を実現させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明による表示装置の実施例を図面を用いて説明する。
【００１９】
〈実施例１〉
図１は、本発明による表示装置に組み込まれて形成されるレベルシフト回路の一実施例を示す回路図である。このレベルシフト回路はたとえば駆動回路内に他の回路とともに形成されるようになっている。
【００２０】
このレベルシフト回路には複数のトランジスタＴｒが形成され、これらトランジスタＴｒのそれぞれは多結晶半導体層（たとえばPoly-Si）を備える薄膜トランジスタとなっている。
【００２１】
図１に示すレベルシフト回路ＬＳは、図中点線枠で囲まれるレベルシフト回路ｕＬＳ（説明の便宜上、単位レベルシフト回路と称する）を複数個（ｎ個）用い、これらのレベルシフト回路ｕＬＳからの出力のうちの一つを選択する回路を備えて構成されている。
【００２２】
ここで、図１に示すレベルシフト回路ＬＳの説明に先立ち、前記単位レベルシフト回路ｕＳＬの構成および動作を図２を用いて説明する。
【００２３】
図２に示すように、単位レベルシフト回路ｕＬＳは、たとえばｎ型トランジスタＴｒとたとえば２段接続されたインバータＩＮＶ１、ＩＮＶ２から構成されている。
【００２４】
トランジスタＴｒのドレイン端子Ｄには、ドレイン抵抗Ｒｄが接続され、該ドレイン抵抗Ｒｄを介して電源電圧Ｖｄｄが供給されるようになっている。
【００２５】
トランジスタＴｒのゲート端子Ｇには、たとえば前記電源電圧Ｖｄｄ（トランジスタＴｒのしきい値以上の電圧）が印加され、該トランジスタＴｒはオン状態となっている。
【００２６】
トランジスタＴｒのソース端子Ｓには、ソース抵抗Ｒｓが接続され、該ソース抵抗Ｒｓの一方の端部は接地電位となっている。前記ソース端子Ｓには入力信号ＩＮが入力されるようになっている。このことから、図２に示す単位レベルシフト回路ｕＳＬはソース入力レベルシフト回路と称される。
【００２７】
トランジスタＴｒの前記ドレイン端子Ｄにはインバータ回路ＩＮＶ１、ＩＮＶ２が接続され、該トランジスタＴｒからの出力を電力増幅させている。
【００２８】
このように構成される単位レベルシフト回路ｕＳＬは、その入力信号ＩＮがロウレベルの場合はトランジスタＴｒに電流が流れ、ドレイン抵抗Ｒｄの電圧降下により出力信号はロウレベルとなる。入力信号ＩＮがハイレベルの場合はトランジスタＴｒのソースが上がり電流が減少して出力信号ＯＵＴはハイレベルとなる。これにより、たとえばハイレベルが内部回路のしきい値電圧よりも低電圧の入力信号が入力される場合でも、該内部回路を駆動可能に電圧レベルを変換できるようになる。
【００２９】
ここで、該単位レベルシフト回路ｕＳＬの動作点は、ドレイン抵抗Ｒｄの値によって設定できるようになっている。入力信号ＩＮがロウレベルの時に出力信号ＯＵＴの電圧がハイレベルのままの時にはドレイン抵抗Ｒｄを大きくしてやれば出力電圧はロウレベルに落ちることになる。また、入力信号ＩＮがハイレベルでも出力信号ＯＵＴの電圧がロウレベルとなる時はドレイン抵抗Ｒｄを小さくしてやれば出力電圧はハイレベルとなる。
【００３０】
再び図１に戻り、図１示すレベルシフト回路ＬＳにおいて、図中上段から下段にかけて、ｎ個からなる各単位レベルシフト回路ｕＳＬは、それぞれの動作点をｎ個に分割させて構成され、これにともない、各単位レベルシフト回路のドレイン抵抗Ｒｄの値は分割された各動作点に対応して設定されるようになっている。
【００３１】
ここで、図中上段から下段へ配置される各単位レベルシフト回路ｕＬＳを、ｕＳＬ（１）、ｕＳＬ（２）、……、ｕＳＬ（ｎ）の符号で付し、それらの各ドレイン抵抗ＲｄをＲｄ１、Ｒｄ２、……、Ｒｄｎの符号で付している。
【００３２】
すなわち、単位レベルシフト回路ｕＬＳ（１）にあってはドレイン抵抗Ｒｄ１を備え、単位レベルシフト回路ｕＬＳ（２）にあってはドレイン抵抗Ｒｄ２、……、単位レベルシフト回路ｕＬＳ（ｎ）にあってはドレイン抵抗Ｒｄｎを有するようになっている。
【００３３】
これらの単位レベルシフト回路ｕＬＳ（１）、ｕＬＳ（２）、……、ｕＬＳ（ｎ）の出力は、それぞれ、クロックインバータＣＩＮ（１）、ＩＣＩＮ（２）、……、ＣＩＮ（ｎ）に入力されるようになっている。
【００３４】
そして、前記単位レベルシフト回路ｕＬＳ（１）には、第１レベルシフト回路ｐＬＳ（１）、第２レベルシフト回路ｄＬＳ（１）、それに続くロジック回路からなる切換回路が設けられる。
【００３５】
同様に、前記単位レベルシフト回路ｕＬＳ（２）に、第１レベルシフト回路ｐＬＳ（２）、第２レベルシフト回路ｄＬＳ（２）、それに続くロジック回路からなる切換回路が設けられ、順次、それ以降に及ぶ前記単位レベルシフト回路ｕＬＳ（ｎ）にも、第１レベルシフト回路ｐＬＳ（ｎ）、第２レベルシフト回路ｄＬＳ（ｎ）、それに続くロジック回路からなる切換回路が設けられている。
【００３６】
前記第１レベルシフト回路ｐＬＳ（１）は、単位レベルシフト回路ｕＬＳ（１）とほぼ同様の構成（ドレイン抵抗Ｒｄ１を有する）からなり、そのソース端子Ｓにはハイレベルからなる入力信号ＨＩＮが入力されていることにおいて前記単位レベルシフト回路ｕＬＳ（１）と異なっている。
【００３７】
前記第１レベルシフト回路ｐＬＳ（１）は、その出力電圧としてハイレベルを出力することになるが、動作点がしきい値を超えないドレイン抵抗Ｒｄ１を有する場合、ロウレベルの電圧を出力するようになる。
【００３８】
このことから、前記第１レベルシフト回路ｐＬＳ（１）において、その動作が良好の場合にはハイレベルを出力し、動作が良好の場合にはロウレベルを出力するようになる。
【００３９】
前記第２レベルシフト回路ｄＬＳ（１）は、単位レベルシフト回路ｕＬＳ（１）とほぼ同様の構成（ドレイン抵抗Ｒｄ１を有する）からなり、そのソース端子Ｓにはロウレベルからなる入力信号ＬＩＮが入力されていることにおいて前記単位レベルシフト回路ｕＬＳ（１）と異なっている。このため、前記ソース抵抗Ｒｓに相当する抵抗は接続されていない構成となっている。
【００４０】
前記第２レベルシフト回路ｄＬＳ（１）は、その出力電圧としてロウレベルを出力するこことになるが、動作点がしきい値を超えるドレイン抵抗Ｒｄ１を有する場合、ハイレベルの電圧を出力するようになる。
【００４１】
このことから、前記第２レベルシフト回路ｄＬＳ（１）において、その動作が良好の場合にはロウレベルを出力し、動作が良好の場合にはハイレベルを出力するようになる。
【００４２】
そして、前記第１レベルシフト回路ｐＬＳ（１）からの出力と前記第２レベルシフト回路ｄＬＳ（１）からの出力は、排他的論理和回路ＥＸＯＲ（１）に入力されるようになっている。前記排他的論理和回路ＸＥＸＯＲ（１）は、動作の良好な前記第１レベルシフト回路（１）からのハイレベルの出力を、動作の良好な前記第２レベルシフト回路（１）からのロウレベルの出力を得ることによって、その出力はハイレベルとなり、動作点の良好な単位レベルシフト回路ｕＬＳ（１）を選別することができる。
【００４３】
また、前記単位レベルシフト回路ｕＬＳ（２）と、それに続く第１レベルシフト回路ｐＬＳ（２）、第２レベルシフト回路ｄＬＳ（２）、排他的論理和回路ＥＸＯＲ（１）の関係、……、前記単位レベルシフト回路ｕＬＳ（ｎ）と、それに続く第１レベルシフト回路ｐＬＳ（ｎ）、第２レベルシフト回路ｄＬＳ（ｎ）、排他的論理和回路ＥＸＯＲ（ｎ）の関係も、上述した関係と同様となっている。
【００４４】
そして、たとえば、前記単位レベルシフト回路ｕＬＳ（１）、前記第１レベルシフト回路ｐＬＳ（１）、前記第２レベルシフト回路ｄＬＳ（１）には、上述したようにそれらのドレイン抵抗Ｒｄ１が同一の値として形成され、各ドレイン抵抗Ｒｄ１を基板上の近接した位置に形成して前記各回路の特性を揃えるようになっている。このような構成は、前記単位レベルシフト回路ｕＬＳ（２）およびそれに対応する前記各回路、前記単位レベルシフト回路ｕＬＳ（３）およびそれに対応する前記各回路等においても同様となっている。これにより、各単位レベルシフト回路ｕＬＳ（１）、ｕＬＳ（２）、……、ｕＬＳ（ｎ）のうち、正しく動作しているものを選別することができる。
【００４５】
図３に示す実施例では、上段側の排他的論理和回路ＸＥＯＲ（たとえばＸＥＯＲ（１））の反転出力と次段側の排他的論理回路ＸＥＯＲ（たとえばＸＥＯＲ（２））の出力をアンド回路ＡＮＤ（たとえばＡＮＤ（１，２））を入力させることによって、正しく動作している単位レベルシフト回路ｕＬＳ（たとえばｕＬＳ（１）あるいはＵＬＳ（２））を選別するようにしている。上段の出力を反転しているので、上段側から下段側にかけてドレイン抵抗Ｒｄの値を減少させている場合、第１レベルシフト回路ｐＬＳ、第２レベルシフト回路ｄＬＳが初めに良好動作となるドレイン抵抗Ｒｄを有する単位レベルシフト回路ｕＬＳを選別することとなる。
【００４６】
単位レベルシフト回路ｕＬＳ（１）の出力が入力される前記クロックインバータＣＩＮ（１）には、前記排他的論理和回路ＸＥＯＲ（１）からの出力が入力されるようになっている。また、単位レベルシフト回路ｕＬＳ（２）、……、ｕＬＳ（ｎ）から出力されるそれぞれの前記クロックインバータＣＩＮ（２）、……、ＣＩＮ（ｎ）には、前記アンド回路ＡＮＤ（１，２）、……、（ｎ−１，ｎ）からの出力が入力されるようになっている。
【００４７】
クロックインバータＣＩＮ（１）、……、ＣＩＮ（ｎ）は、それぞれ、前記排他的論理和回路ＸＥＯＲ（１）、アンド回路ＡＮＤ（１，２）、……、（ｎ−１，ｎ）からの出力がハイレベルの場合にインバータとして動作し、ロウレベルの場合にはハイインピーダンスとなる。
【００４８】
そして、各クロックインバータＣＩＮ（１）、……、ＣＩＮ（ｎ）からの出力はインバータＩＮＶを介して出力できるようになっている。
【００４９】
このように構成したレベルシフト回路ＬＳは、ｎ個の単位レベルシフト回路ｕＬＳをそれぞれその動作点を異ならしめて構成しており、しきい値電圧や電源の変動によって動作点が移動するようなことがあっても、それに合った適切な動作領域の単位シフトレベル回路ＵＬＳを選択でき、選択された該単位シフトレベル回路ｕＬＳの出力を用いるようにしている。このため、しきい値電圧や電源電圧のばらつきにも対応させて動作させることができるレベルシフト回路ＬＳを得ることができる。
【００５０】
図１ではｎ個の単位レベルシフト回路ｕＬＳを備えた構成としたものであるが、２個あるいは３個であっても充分実用的なものとして構成することができる。単位レベルシフト回路ｕＬＳを３個備えるものは、設定した動作領域に対して、上側にずれた場合と、下側にずれた場合の３つの動作点の回路を設けることになる。
【００５１】
〈実施例２〉
図３（ａ）、（ｂ）は、それぞれ、本発明によるレベルシフト回路の他の実施例を示す回路図である。
【００５２】
図３（ａ）、（ｂ）に示すそれぞれのレベルシフト回路ＬＳは、いずれも、２個の単位レベルシフト回路を備えたものとなっている。この場合、設定した動作領域に対して、しきい値が上側にずれる場合を対策する回路と、しきい値が下側にずれる場合を対策する回路とを構成することができる。
【００５３】
図３（ａ）は、しきい値が低圧側にずれる場合の対策回路を示している。
【００５４】
図３（ａ）において、一方の単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は大きく、他方の単位レベルシフト回路ｕＬＳ（２）のドレイン抵抗Ｒｄ２の抵抗値は小さく設定されている。
【００５５】
また、第１レベルシフト回路ｐＬＳ（１）があり、その構成は前記単位レベルシフト回路ｕＬＳ（１）の構成とほぼ同様となっており、そのソース端子Ｓにハイレベルの入力信号ＨＩＮが入力されることにおいて相異を有するのみとなっている。したがって、第１レベルシフト回路ｐＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値と同じになっている。
【００５６】
第１レベルシフト回路ｐＬＳ（１）がその入力信号によって正常動作する際は、該第１レベルシフト回路ｐＬＳ（１）の出力はハイレベルとなるため、クロックインバータＣＩＮ（１）によって前記単位レベルシフト回路ｕＬＳ（１）が選択されるようになる。
【００５７】
一方、トランジスタＴｒのしきい値が低電圧側に変動した場合、該トランジスタＴｒに流れる電流が増大し、前記第１レベルシフト回路ｐＬＳ（１）はその出力がロウレベルとなり、クロックインバータＣＩＮ（２）によって前記単位レベルシフト回路ｕＬＳ（２）が選択されるようになる。
【００５８】
選択された単位レベルシフト回路ｕＬＳ（２）は、ドレイン抵抗Ｒｄ２が小さく動作点が高く設定されているため、トランジスタＴｒのしきい値が低電圧側に変動した場合でも、ハイレベルを出力させることができる。
【００５９】
図３（ｂ）は、しきい値が高圧側にずれる場合の対策回路を示している。
【００６０】
図３（ｂ）において、図３（ａ）と同符号の部材は、同一の機能を有しており、図３（ａ）の場合と比較して異なる構成は、まず、単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は小さく、単位レベルシフト回路ｕＬＳ（２）のドレイン抵抗Ｒｄ２の抵抗値は大きく設定されていることにある。なお、第１レベルシフト回路ｐＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値と同じになっていることは、図３（ａ）の場合と同様である。
【００６１】
そして、第１レベルシフト回路ｐＬＳ（１）のソース端子Ｓにはロウレベルの入力信号が入力されるようになっている。
【００６２】
このような構成において、第１レベルシフト回路ｐＬＳ（１）がその入力信号のロウレベルで正常に動作する場合は、単位レベルシフト回路ｕＬＳ（１）が選択され、しきい値が高く変動した場合、単位レベルシフト回路ｕＬＳ（２）が選択されるようになる。
【００６３】
〈実施例３〉
図５は、本発明によるレベルシフト回路の他の実施例を示し、たとえば、図３に示した実施例に対応させて描いた図になっている。
【００６４】
図３の場合と比較して異なる構成は、単位レベルシフト回路ｕＬＳ（１）のトランジスタＴｒ、および単位レベルシフト回路ｕＬＳ（２）のトランジスタＴｒをオフ動作させる制御信号ＥＮＢが入力されるように構成していることにある。
【００６５】
このように構成することによって、レベルシフト回路ＬＳを使用していないスタンバイ時に、各ドレイン抵抗Ｒｄを通して電流が流れてしまうことによる消費電力の増大を抑制でるようになる。
【００６６】
このような構成は、上述した図１、図４に示した構成においても適用することができる。
【００６７】
なお、前記制御信号は内部回路で生成しても、あるいは外部から入力させるようにしてもよい。
【００６８】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００６９】
【図１】本発明によるレベルシフト回路の一実施例を示す全体回路図である。
【図２】本発明によるレベルシフト回路を構成する単位レベルシフト回路の一実施例を示す回路図である。
【図３】本発明によるレベルシフト回路の他の実施例を示す全体回路図である。
【図４】本発明によるレベルシフト回路の他の実施例を示す全体回路図である。
【図５】本発明によるレベルシフト回路の他の実施例を示す全体回路図である。
【符号の説明】
【００７０】
ＬＳ……レベルシフト回路、ｕＬＳ……単位レベルシフト回路、ｐＬＳ……第１レベルシフト回路、ｄＬＳ……第２レベルシフト回路、ＸＥＯＲ……排他的論理和回路、ＡＮＤ……アンド回路、ＣＩＮ……クロックインバータ、ＩＮＶ１、ＩＮＶ２、ＩＮＶ……インバータ、Ｖｄｄ……電源電圧、Ｔｒ……トランジスタ、Ｒｄ……ドレイン抵抗、ＥＮＢ……制御信号。
【技術分野】
【０００１】
本発明は表示装置に係り、特に、表示領域が形成された同じ基板上に駆動回路（周辺回路）が形成されたアクティブマトリックス型の表示装置に関する。
【背景技術】
【０００２】
この種の表示装置は、いわゆる駆動回路一体型の表示装置と称され、小型化に有効な構造となっている。
【０００３】
該表示装置の表示領域には、スイッチング素子を備えた各画素がマトリックス状に配置され、行方向に配列された各画素を選択するために当該画素のスイッチング素子をオンさせ、選択された前記各画素に前記各スイッチング素子を介して画素データを供給させるための各信号を前記駆動回路から供給するように構成している。
【０００４】
前記スイッチング素子は薄膜トランジスタによって形成され、前記駆動回路においても多数の薄膜トランジスタによって構成されている。画素における薄膜トランジスタおよび駆動回路における薄膜トランジスタはそれぞれ並行して形成されるのが通常となっている。
【０００５】
そして、前記駆動回路には、たとえば下記特許文献１にも見られるように、レベルシフト回路を備えたものが知られ、当該表示装置における回路の電圧レベルと外部装置からの入力信号の電圧レベルとの相異による不都合を前記レベルシフト回路によって解消するようにしたものがある。
【特許文献１】特開２００４−２４２０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、近年において、前記薄膜トランジスタは、その半導体層として多結晶半導体層（たとえばPoly-Si）を用いたものが知られ、これにより電荷移動度を向上させた薄膜トランジスタを得るようにしている。
【０００７】
この場合、多結晶半導体層からなる薄膜トランジスタは、一般にしきい値電圧が大きく、また、そのばらつきも大きいことから、たとえば単結晶半導体層からなる薄膜トランジスタからなるレベルシフト回路で動作していた回路が、多結晶半導体層からなる薄膜トランジスタでは充分に動作しないという不都合が生じる。
【０００８】
すなわち、該薄膜トランジスタに流れる電流により入力信号がロウレベルのときでも出力電圧がハイレベルのままや、逆に入力信号がハイレベルの場合でも、出力電圧がハイレベルにまで上がらずにロウレベルとなることがある。
【０００９】
本発明の目的は、多結晶半導体層からなる薄膜トランジスタで構成されるレベルシフト回路であって、該薄膜トランジスタのしきい値の変動が生じても信頼性ある動作を実現するレベルシフト回路を備える表示装置を提供することにある。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１１】
（１）本発明による表示装置は、たとえば、多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる複数の単位レベルシフト回路と、前記各単位レベルシフト回路にそれぞれ対応させて設けられる第１レベルシフト回路と第２レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にハイレベルの入力信号が入力され、
前記第２レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にロウレベルの入力信号が入力されて構成され、
前記選択回路は、複数のうちの一の単位レベルシフト回路からの出力を、対応する前記第１レベルシフト回路および第２レベルシフト回路からのそれぞれの出力がハイレベルおよびロウレベルの場合によって選択するように構成されていることを特徴とする。
【００１２】
（２）本発明による表示装置は、たとえば、（１）の構成を前提とし、第１レベルシフト回路のドレイン抵抗と第２レベルシフト回路のドレイン抵抗は、前記第１レベルシフト回路および第２レベルシフト回路と対応する単位レベルシフト回路のドレイン抵抗と近接させて基板上に形成されていることを特徴とする請求項１に記載の表示装置。
【００１３】
（３）本発明による表示装置は、たとえば、多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が大きい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはハイレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がハイレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がロウレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする。
【００１４】
（４）本発明による表示装置は、たとえば、多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が小さい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはロウレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がロウレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がハイレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする。
【００１５】
（５）本発明による表示装置は、たとえば、（１）ないし（５）の何れかの構成を前提とし、単位レベルシフト回路のトランジスタは制御信号の入力によってオン状態およびオフ状態を切り換えられることを特徴とする。
【００１６】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００１７】
このような構成からなる表示装置は、多結晶半導体層からなる薄膜トランジスタで構成されるレベルシフト回路を備え、該レベルシフト回路は前記薄膜トランジスタのしきい値の変動が生じも信頼性ある動作を実現させることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明による表示装置の実施例を図面を用いて説明する。
【００１９】
〈実施例１〉
図１は、本発明による表示装置に組み込まれて形成されるレベルシフト回路の一実施例を示す回路図である。このレベルシフト回路はたとえば駆動回路内に他の回路とともに形成されるようになっている。
【００２０】
このレベルシフト回路には複数のトランジスタＴｒが形成され、これらトランジスタＴｒのそれぞれは多結晶半導体層（たとえばPoly-Si）を備える薄膜トランジスタとなっている。
【００２１】
図１に示すレベルシフト回路ＬＳは、図中点線枠で囲まれるレベルシフト回路ｕＬＳ（説明の便宜上、単位レベルシフト回路と称する）を複数個（ｎ個）用い、これらのレベルシフト回路ｕＬＳからの出力のうちの一つを選択する回路を備えて構成されている。
【００２２】
ここで、図１に示すレベルシフト回路ＬＳの説明に先立ち、前記単位レベルシフト回路ｕＳＬの構成および動作を図２を用いて説明する。
【００２３】
図２に示すように、単位レベルシフト回路ｕＬＳは、たとえばｎ型トランジスタＴｒとたとえば２段接続されたインバータＩＮＶ１、ＩＮＶ２から構成されている。
【００２４】
トランジスタＴｒのドレイン端子Ｄには、ドレイン抵抗Ｒｄが接続され、該ドレイン抵抗Ｒｄを介して電源電圧Ｖｄｄが供給されるようになっている。
【００２５】
トランジスタＴｒのゲート端子Ｇには、たとえば前記電源電圧Ｖｄｄ（トランジスタＴｒのしきい値以上の電圧）が印加され、該トランジスタＴｒはオン状態となっている。
【００２６】
トランジスタＴｒのソース端子Ｓには、ソース抵抗Ｒｓが接続され、該ソース抵抗Ｒｓの一方の端部は接地電位となっている。前記ソース端子Ｓには入力信号ＩＮが入力されるようになっている。このことから、図２に示す単位レベルシフト回路ｕＳＬはソース入力レベルシフト回路と称される。
【００２７】
トランジスタＴｒの前記ドレイン端子Ｄにはインバータ回路ＩＮＶ１、ＩＮＶ２が接続され、該トランジスタＴｒからの出力を電力増幅させている。
【００２８】
このように構成される単位レベルシフト回路ｕＳＬは、その入力信号ＩＮがロウレベルの場合はトランジスタＴｒに電流が流れ、ドレイン抵抗Ｒｄの電圧降下により出力信号はロウレベルとなる。入力信号ＩＮがハイレベルの場合はトランジスタＴｒのソースが上がり電流が減少して出力信号ＯＵＴはハイレベルとなる。これにより、たとえばハイレベルが内部回路のしきい値電圧よりも低電圧の入力信号が入力される場合でも、該内部回路を駆動可能に電圧レベルを変換できるようになる。
【００２９】
ここで、該単位レベルシフト回路ｕＳＬの動作点は、ドレイン抵抗Ｒｄの値によって設定できるようになっている。入力信号ＩＮがロウレベルの時に出力信号ＯＵＴの電圧がハイレベルのままの時にはドレイン抵抗Ｒｄを大きくしてやれば出力電圧はロウレベルに落ちることになる。また、入力信号ＩＮがハイレベルでも出力信号ＯＵＴの電圧がロウレベルとなる時はドレイン抵抗Ｒｄを小さくしてやれば出力電圧はハイレベルとなる。
【００３０】
再び図１に戻り、図１示すレベルシフト回路ＬＳにおいて、図中上段から下段にかけて、ｎ個からなる各単位レベルシフト回路ｕＳＬは、それぞれの動作点をｎ個に分割させて構成され、これにともない、各単位レベルシフト回路のドレイン抵抗Ｒｄの値は分割された各動作点に対応して設定されるようになっている。
【００３１】
ここで、図中上段から下段へ配置される各単位レベルシフト回路ｕＬＳを、ｕＳＬ（１）、ｕＳＬ（２）、……、ｕＳＬ（ｎ）の符号で付し、それらの各ドレイン抵抗ＲｄをＲｄ１、Ｒｄ２、……、Ｒｄｎの符号で付している。
【００３２】
すなわち、単位レベルシフト回路ｕＬＳ（１）にあってはドレイン抵抗Ｒｄ１を備え、単位レベルシフト回路ｕＬＳ（２）にあってはドレイン抵抗Ｒｄ２、……、単位レベルシフト回路ｕＬＳ（ｎ）にあってはドレイン抵抗Ｒｄｎを有するようになっている。
【００３３】
これらの単位レベルシフト回路ｕＬＳ（１）、ｕＬＳ（２）、……、ｕＬＳ（ｎ）の出力は、それぞれ、クロックインバータＣＩＮ（１）、ＩＣＩＮ（２）、……、ＣＩＮ（ｎ）に入力されるようになっている。
【００３４】
そして、前記単位レベルシフト回路ｕＬＳ（１）には、第１レベルシフト回路ｐＬＳ（１）、第２レベルシフト回路ｄＬＳ（１）、それに続くロジック回路からなる切換回路が設けられる。
【００３５】
同様に、前記単位レベルシフト回路ｕＬＳ（２）に、第１レベルシフト回路ｐＬＳ（２）、第２レベルシフト回路ｄＬＳ（２）、それに続くロジック回路からなる切換回路が設けられ、順次、それ以降に及ぶ前記単位レベルシフト回路ｕＬＳ（ｎ）にも、第１レベルシフト回路ｐＬＳ（ｎ）、第２レベルシフト回路ｄＬＳ（ｎ）、それに続くロジック回路からなる切換回路が設けられている。
【００３６】
前記第１レベルシフト回路ｐＬＳ（１）は、単位レベルシフト回路ｕＬＳ（１）とほぼ同様の構成（ドレイン抵抗Ｒｄ１を有する）からなり、そのソース端子Ｓにはハイレベルからなる入力信号ＨＩＮが入力されていることにおいて前記単位レベルシフト回路ｕＬＳ（１）と異なっている。
【００３７】
前記第１レベルシフト回路ｐＬＳ（１）は、その出力電圧としてハイレベルを出力することになるが、動作点がしきい値を超えないドレイン抵抗Ｒｄ１を有する場合、ロウレベルの電圧を出力するようになる。
【００３８】
このことから、前記第１レベルシフト回路ｐＬＳ（１）において、その動作が良好の場合にはハイレベルを出力し、動作が良好の場合にはロウレベルを出力するようになる。
【００３９】
前記第２レベルシフト回路ｄＬＳ（１）は、単位レベルシフト回路ｕＬＳ（１）とほぼ同様の構成（ドレイン抵抗Ｒｄ１を有する）からなり、そのソース端子Ｓにはロウレベルからなる入力信号ＬＩＮが入力されていることにおいて前記単位レベルシフト回路ｕＬＳ（１）と異なっている。このため、前記ソース抵抗Ｒｓに相当する抵抗は接続されていない構成となっている。
【００４０】
前記第２レベルシフト回路ｄＬＳ（１）は、その出力電圧としてロウレベルを出力するこことになるが、動作点がしきい値を超えるドレイン抵抗Ｒｄ１を有する場合、ハイレベルの電圧を出力するようになる。
【００４１】
このことから、前記第２レベルシフト回路ｄＬＳ（１）において、その動作が良好の場合にはロウレベルを出力し、動作が良好の場合にはハイレベルを出力するようになる。
【００４２】
そして、前記第１レベルシフト回路ｐＬＳ（１）からの出力と前記第２レベルシフト回路ｄＬＳ（１）からの出力は、排他的論理和回路ＥＸＯＲ（１）に入力されるようになっている。前記排他的論理和回路ＸＥＸＯＲ（１）は、動作の良好な前記第１レベルシフト回路（１）からのハイレベルの出力を、動作の良好な前記第２レベルシフト回路（１）からのロウレベルの出力を得ることによって、その出力はハイレベルとなり、動作点の良好な単位レベルシフト回路ｕＬＳ（１）を選別することができる。
【００４３】
また、前記単位レベルシフト回路ｕＬＳ（２）と、それに続く第１レベルシフト回路ｐＬＳ（２）、第２レベルシフト回路ｄＬＳ（２）、排他的論理和回路ＥＸＯＲ（１）の関係、……、前記単位レベルシフト回路ｕＬＳ（ｎ）と、それに続く第１レベルシフト回路ｐＬＳ（ｎ）、第２レベルシフト回路ｄＬＳ（ｎ）、排他的論理和回路ＥＸＯＲ（ｎ）の関係も、上述した関係と同様となっている。
【００４４】
そして、たとえば、前記単位レベルシフト回路ｕＬＳ（１）、前記第１レベルシフト回路ｐＬＳ（１）、前記第２レベルシフト回路ｄＬＳ（１）には、上述したようにそれらのドレイン抵抗Ｒｄ１が同一の値として形成され、各ドレイン抵抗Ｒｄ１を基板上の近接した位置に形成して前記各回路の特性を揃えるようになっている。このような構成は、前記単位レベルシフト回路ｕＬＳ（２）およびそれに対応する前記各回路、前記単位レベルシフト回路ｕＬＳ（３）およびそれに対応する前記各回路等においても同様となっている。これにより、各単位レベルシフト回路ｕＬＳ（１）、ｕＬＳ（２）、……、ｕＬＳ（ｎ）のうち、正しく動作しているものを選別することができる。
【００４５】
図３に示す実施例では、上段側の排他的論理和回路ＸＥＯＲ（たとえばＸＥＯＲ（１））の反転出力と次段側の排他的論理回路ＸＥＯＲ（たとえばＸＥＯＲ（２））の出力をアンド回路ＡＮＤ（たとえばＡＮＤ（１，２））を入力させることによって、正しく動作している単位レベルシフト回路ｕＬＳ（たとえばｕＬＳ（１）あるいはＵＬＳ（２））を選別するようにしている。上段の出力を反転しているので、上段側から下段側にかけてドレイン抵抗Ｒｄの値を減少させている場合、第１レベルシフト回路ｐＬＳ、第２レベルシフト回路ｄＬＳが初めに良好動作となるドレイン抵抗Ｒｄを有する単位レベルシフト回路ｕＬＳを選別することとなる。
【００４６】
単位レベルシフト回路ｕＬＳ（１）の出力が入力される前記クロックインバータＣＩＮ（１）には、前記排他的論理和回路ＸＥＯＲ（１）からの出力が入力されるようになっている。また、単位レベルシフト回路ｕＬＳ（２）、……、ｕＬＳ（ｎ）から出力されるそれぞれの前記クロックインバータＣＩＮ（２）、……、ＣＩＮ（ｎ）には、前記アンド回路ＡＮＤ（１，２）、……、（ｎ−１，ｎ）からの出力が入力されるようになっている。
【００４７】
クロックインバータＣＩＮ（１）、……、ＣＩＮ（ｎ）は、それぞれ、前記排他的論理和回路ＸＥＯＲ（１）、アンド回路ＡＮＤ（１，２）、……、（ｎ−１，ｎ）からの出力がハイレベルの場合にインバータとして動作し、ロウレベルの場合にはハイインピーダンスとなる。
【００４８】
そして、各クロックインバータＣＩＮ（１）、……、ＣＩＮ（ｎ）からの出力はインバータＩＮＶを介して出力できるようになっている。
【００４９】
このように構成したレベルシフト回路ＬＳは、ｎ個の単位レベルシフト回路ｕＬＳをそれぞれその動作点を異ならしめて構成しており、しきい値電圧や電源の変動によって動作点が移動するようなことがあっても、それに合った適切な動作領域の単位シフトレベル回路ＵＬＳを選択でき、選択された該単位シフトレベル回路ｕＬＳの出力を用いるようにしている。このため、しきい値電圧や電源電圧のばらつきにも対応させて動作させることができるレベルシフト回路ＬＳを得ることができる。
【００５０】
図１ではｎ個の単位レベルシフト回路ｕＬＳを備えた構成としたものであるが、２個あるいは３個であっても充分実用的なものとして構成することができる。単位レベルシフト回路ｕＬＳを３個備えるものは、設定した動作領域に対して、上側にずれた場合と、下側にずれた場合の３つの動作点の回路を設けることになる。
【００５１】
〈実施例２〉
図３（ａ）、（ｂ）は、それぞれ、本発明によるレベルシフト回路の他の実施例を示す回路図である。
【００５２】
図３（ａ）、（ｂ）に示すそれぞれのレベルシフト回路ＬＳは、いずれも、２個の単位レベルシフト回路を備えたものとなっている。この場合、設定した動作領域に対して、しきい値が上側にずれる場合を対策する回路と、しきい値が下側にずれる場合を対策する回路とを構成することができる。
【００５３】
図３（ａ）は、しきい値が低圧側にずれる場合の対策回路を示している。
【００５４】
図３（ａ）において、一方の単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は大きく、他方の単位レベルシフト回路ｕＬＳ（２）のドレイン抵抗Ｒｄ２の抵抗値は小さく設定されている。
【００５５】
また、第１レベルシフト回路ｐＬＳ（１）があり、その構成は前記単位レベルシフト回路ｕＬＳ（１）の構成とほぼ同様となっており、そのソース端子Ｓにハイレベルの入力信号ＨＩＮが入力されることにおいて相異を有するのみとなっている。したがって、第１レベルシフト回路ｐＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値と同じになっている。
【００５６】
第１レベルシフト回路ｐＬＳ（１）がその入力信号によって正常動作する際は、該第１レベルシフト回路ｐＬＳ（１）の出力はハイレベルとなるため、クロックインバータＣＩＮ（１）によって前記単位レベルシフト回路ｕＬＳ（１）が選択されるようになる。
【００５７】
一方、トランジスタＴｒのしきい値が低電圧側に変動した場合、該トランジスタＴｒに流れる電流が増大し、前記第１レベルシフト回路ｐＬＳ（１）はその出力がロウレベルとなり、クロックインバータＣＩＮ（２）によって前記単位レベルシフト回路ｕＬＳ（２）が選択されるようになる。
【００５８】
選択された単位レベルシフト回路ｕＬＳ（２）は、ドレイン抵抗Ｒｄ２が小さく動作点が高く設定されているため、トランジスタＴｒのしきい値が低電圧側に変動した場合でも、ハイレベルを出力させることができる。
【００５９】
図３（ｂ）は、しきい値が高圧側にずれる場合の対策回路を示している。
【００６０】
図３（ｂ）において、図３（ａ）と同符号の部材は、同一の機能を有しており、図３（ａ）の場合と比較して異なる構成は、まず、単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は小さく、単位レベルシフト回路ｕＬＳ（２）のドレイン抵抗Ｒｄ２の抵抗値は大きく設定されていることにある。なお、第１レベルシフト回路ｐＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値は単位レベルシフト回路ｕＬＳ（１）のドレイン抵抗Ｒｄ１の抵抗値と同じになっていることは、図３（ａ）の場合と同様である。
【００６１】
そして、第１レベルシフト回路ｐＬＳ（１）のソース端子Ｓにはロウレベルの入力信号が入力されるようになっている。
【００６２】
このような構成において、第１レベルシフト回路ｐＬＳ（１）がその入力信号のロウレベルで正常に動作する場合は、単位レベルシフト回路ｕＬＳ（１）が選択され、しきい値が高く変動した場合、単位レベルシフト回路ｕＬＳ（２）が選択されるようになる。
【００６３】
〈実施例３〉
図５は、本発明によるレベルシフト回路の他の実施例を示し、たとえば、図３に示した実施例に対応させて描いた図になっている。
【００６４】
図３の場合と比較して異なる構成は、単位レベルシフト回路ｕＬＳ（１）のトランジスタＴｒ、および単位レベルシフト回路ｕＬＳ（２）のトランジスタＴｒをオフ動作させる制御信号ＥＮＢが入力されるように構成していることにある。
【００６５】
このように構成することによって、レベルシフト回路ＬＳを使用していないスタンバイ時に、各ドレイン抵抗Ｒｄを通して電流が流れてしまうことによる消費電力の増大を抑制でるようになる。
【００６６】
このような構成は、上述した図１、図４に示した構成においても適用することができる。
【００６７】
なお、前記制御信号は内部回路で生成しても、あるいは外部から入力させるようにしてもよい。
【００６８】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００６９】
【図１】本発明によるレベルシフト回路の一実施例を示す全体回路図である。
【図２】本発明によるレベルシフト回路を構成する単位レベルシフト回路の一実施例を示す回路図である。
【図３】本発明によるレベルシフト回路の他の実施例を示す全体回路図である。
【図４】本発明によるレベルシフト回路の他の実施例を示す全体回路図である。
【図５】本発明によるレベルシフト回路の他の実施例を示す全体回路図である。
【符号の説明】
【００７０】
ＬＳ……レベルシフト回路、ｕＬＳ……単位レベルシフト回路、ｐＬＳ……第１レベルシフト回路、ｄＬＳ……第２レベルシフト回路、ＸＥＯＲ……排他的論理和回路、ＡＮＤ……アンド回路、ＣＩＮ……クロックインバータ、ＩＮＶ１、ＩＮＶ２、ＩＮＶ……インバータ、Ｖｄｄ……電源電圧、Ｔｒ……トランジスタ、Ｒｄ……ドレイン抵抗、ＥＮＢ……制御信号。
【特許請求の範囲】
【請求項１】
多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる複数の単位レベルシフト回路と、前記各単位レベルシフト回路にそれぞれ対応させて設けられる第１レベルシフト回路と第２レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にハイレベルの入力信号が入力され、
前記第２レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にロウレベルの入力信号が入力されて構成され、
前記選択回路は、複数のうちの一の単位レベルシフト回路からの出力を、対応する前記第１レベルシフト回路および第２レベルシフト回路からのそれぞれの出力がハイレベルおよびロウレベルの場合によって選択するように構成されていることを特徴とする表示装置。
【請求項２】
第１レベルシフト回路のドレイン抵抗と第２レベルシフト回路のドレイン抵抗は、前記第１レベルシフト回路および第２レベルシフト回路と対応する単位レベルシフト回路のドレイン抵抗と近接させて基板上に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が大きい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはハイレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がハイレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がロウレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする表示装置。
【請求項４】
多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が小さい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはロウレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がロウレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がハイレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする表示装置。
【請求項５】
単位レベルシフト回路のトランジスタは制御信号の入力によってオン状態およびオフ状態を切り換えられることを特徴とする請求項１ないし５のいずれかに記載の表示装置。
【請求項１】
多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる複数の単位レベルシフト回路と、前記各単位レベルシフト回路にそれぞれ対応させて設けられる第１レベルシフト回路と第２レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にハイレベルの入力信号が入力され、
前記第２レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にロウレベルの入力信号が入力されて構成され、
前記選択回路は、複数のうちの一の単位レベルシフト回路からの出力を、対応する前記第１レベルシフト回路および第２レベルシフト回路からのそれぞれの出力がハイレベルおよびロウレベルの場合によって選択するように構成されていることを特徴とする表示装置。
【請求項２】
第１レベルシフト回路のドレイン抵抗と第２レベルシフト回路のドレイン抵抗は、前記第１レベルシフト回路および第２レベルシフト回路と対応する単位レベルシフト回路のドレイン抵抗と近接させて基板上に形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が大きい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはハイレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がハイレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がロウレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする表示装置。
【請求項４】
多結晶半導体層の薄膜トランジスタからなるレベルシフト回路を基板上に形成する表示装置であって、
前記レベルシフト回路は、複数のソース入力レベルシフト回路と選択回路とから構成され、
前記各ソース入力レベルシフト回路は、そのドレイン抵抗が異なる２個の単位レベルシフト回路と、前記各単位レベルシフト回路のうちドレイン抵抗が小さい方の単位レベルシフト回路に対応させて設けられる第１レベルシフト回路とを備え、
前記第１レベルシフト回路は、対応する前記単位レベルシフト回路のドレイン抵抗と同じ値のドレイン抵抗を有し、そのソース端子にはロウレベルの入力信号が入力され、
前記選択回路は、 前記第１レベルシフト回路からの出力がロウレベルの場合に対応する一方の単位レベルシフト回路からの出力を選択し、前記第１レベルシフト回路からの出力がハイレベルの場合に他方の単位レベルシフト回路からの出力を選択するように構成されていることを特徴とする表示装置。
【請求項５】
単位レベルシフト回路のトランジスタは制御信号の入力によってオン状態およびオフ状態を切り換えられることを特徴とする請求項１ないし５のいずれかに記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００９−２０４６３７（Ｐ２００９−２０４６３７Ａ）
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願番号】特願２００８−４３７９５（Ｐ２００８−４３７９５）
【出願日】平成２０年２月２６日（２００８．２．２６）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
【公開日】平成２１年９月１０日（２００９．９．１０）
【国際特許分類】
【出願日】平成２０年２月２６日（２００８．２．２６）
【出願人】（５０２３５６５２８）株式会社 日立ディスプレイズ (2,552)
【Ｆターム（参考）】
[ Back to top ]