表示装置
【課題】 従来のドライバＩＣは、対向する長辺のうち一辺に基板外部からの配線が接続される端子部と接続される第１パッド、他方の辺に基板内に配置された回路と接続される第２パッドが配置されていた。そのため、端子部と第１パッドを接続するための配線の引き回しに必要な幅が、表示装置の狭額縁化を困難にしていた。
【解決手段】 ドライバＩＣのそれぞれの長辺上に沿って第１パッドおよび第２パッドを設け、かつそれぞれの長辺において第１パッドを第２パッドよりも前記端子部側に設ける。
【解決手段】 ドライバＩＣのそれぞれの長辺上に沿って第１パッドおよび第２パッドを設け、かつそれぞれの長辺において第１パッドを第２パッドよりも前記端子部側に設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を画像表示に使用したアクティブマトリクス型表示装置に関するものである。特に外部からの配線と発光素子を駆動する回路との接続に関するものである。
【背景技術】
【０００２】
アクティブマトリックス型表示装置の狭額縁化が進むにつれ、表示装置を駆動するドライバＩＣをなるべく小さな実装面積で配置する工夫がなされている。
【０００３】
例えば特許文献１では、図３に示すように基板の辺と表示領域との間のスペースに、ＦＰＣ基板と表示領域との間を避けて複数のドライバＩＣを配置することが提案されている。
【特許文献１】特開平１１−０６５４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２に従来の表示装置におけるドライバＩＣ実装周辺部の概略上面図を示す。ＣＯＧタイプのドライバＩＣ４とＦＰＣ基板３が接続された端子部７、従来のドライバＩＣ４と表示領域２に配置される発光素子を駆動するための回路、をそれぞれ接続する配線のレイアウトを示す。
【０００５】
ドライバＩＣ４はその長辺が基板の一辺に沿うように基板上に実装されており、端子部７は前記ドライバＩＣの長辺の延長線に沿って設けられ、ＦＰＣ基板が接続されている。
【０００６】
従来のドライバＩＣ４には、図２に示すように上面からみて対向する長辺のうち一辺に沿って第１パッド６、もう一方の辺に沿って第２パッド９が設けられている。このようなドライバＩＣを用いる場合、第２パッド９が設けられた側の長辺が表示領域側となるように基板上に実装されていた。
【０００７】
そして、表示領域２と基板端との間（以下、額縁と記述する）には、ＦＰＣ基板３と第１パッドとを接続する配線群５、第２パッドと基板上に設けられた回路とを接続する配線群１０ａおよび１０ｂが引き回されている。ここで基板上に設けられた回路とは、具体的には発光素子を駆動するために設けられた回路のことである。
【０００８】
なお、第１パッドとは、ＦＰＣ基板等の基板外部からの配線が接続される端子部７とドライバＩＣ４とを接続するために設けられるパッドのことである。第１パッドおよび端子部を介して、基板外部とドライバＩＣ４との間で信号の出入力が行われる。
【０００９】
また、第２パッドとは、基板上に設けられた回路とドライバＩＣとを接続するために設けられるパッドである。表示領域内に配置された発光素子を駆動するために、第２パッドを介してドライバＩＣと基板上に設けられた回路との間で信号の出入力が行われる。
【００１０】
従来のドライバＩＣ４を用いる場合、対向する長辺のうち一辺に第１パッド、他方の辺に第２パッドが配置されているため、図２のように配線群５を、端子部７からドライバＩＣ４の第１パッドが配置された辺まで引き回さなければならない。
【００１１】
額縁の幅は、主に配線群５の引き回しに必要な距離Ｃ２によって決まり、距離Ｃ２は配線の本数で決まるため、従来のドライバＩＣでは距離Ｃ２を縮めること、すなわち額縁の幅を狭めること（狭額縁化）が困難であった。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、表示素子が配置された表示領域を有する基板と、
前記基板上に実装された矩形のドライバＩＣと、
前記基板上に設けられ、基板外部からの配線が接続される端子部と、
前記ドライバＩＣの第１パッドと前記端子部とを接続する配線と、
前記ドライバＩＣの第２パッドと前記基板上に設けられた回路とを接続する配線と、を有する表示装置であって、
前記ドライバＩＣは、その長辺が前記基板の一辺に沿うように前記表示領域と前記基板の一辺との間に実装され、
前記端子部は前記ドライバＩＣの長辺の延長線に沿って設けられ、
前記ドライバＩＣのそれぞれの長辺に沿って前記第１パッドおよび前記第２パッドが設けられており、かつ、それぞれの長辺において前記第１パッドは前記第２パッドよりも前記端子部の近くに設けられていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、端子部とドライバＩＣの第１パッドとを接続する配線を分割して引き回すことができるため、より狭額縁化が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明について詳細に説明するが、従来技術を適用することができる部分については、説明を省略する。
【００１５】
図１は、本発明にかかる表示装置におけるドライバＩＣ実装周辺部の概略上面図である。ドライバＩＣ４は矩形をしており、その長辺が基板の一辺に沿うように基板上に実装されており、基板外部からの配線が接続される端子部は、前記ドライバＩＣの長辺の延長線に沿って設けられている。
【００１６】
ドライバＩＣ４には、第１パッド６および第２パッド９がその長辺に沿って設けられており、それぞれの長辺において第１パッドは第２パッドよりも端子部７の近くに設けられている。図１では第１パッド６の数と第２パッド９の数がそれぞれの長辺において等しく書かれているが、それぞれの数は配線レイアウトや配線本数によって決まるものである。
【００１７】
基板１に実装されたＦＰＣ基板３とドライバＩＣ４の第１パッド６とを接続する配線群５は、途中で２つの配線群５ａと配線群５ｂとに分割されている。また、ドライバＩＣ４の第２パッド９と基板上に設けられた回路とを接続する配線群も、表示領域の列方向の発光素子へ信号を送る配線群１０ａと、行方向の発光素子へ信号を送る配線群１０ｂに分割されている。
【００１８】
（額縁について）
図２の従来のドライバＩＣを実装する辺（ドライバＩＣ実装辺）の額縁の幅は、Ａ２に相当する。その内訳はドライバＩＣ４から基板の端までの距離Ｃ２と、ドライバＩＣ４から表示領域までの距離Ｄ２と、ドライバＩＣ４の短辺の長さとの合計になる。
【００１９】
図１の本発明にかかる表示装置においても、ドライバＩＣ実装辺の額縁の幅はＡ１に相当し、その内訳はドライバＩＣ４から基板の端までの距離Ｃ１と、ドライバＩＣ４から表示領域部までの距離Ｄ１と、ドライバＩＣ４の短辺の長さとの合計になる。
【００２０】
本発明（図１）では、ＦＰＣ基板３が接続された端子部７とドライバＩＣ４の第１パッドとを接続する配線群５は、途中で配線群５ａと配線群５ｂとに等分されている。端子部７から延びる配線群５ａはドライバＩＣ４の表示領域２から遠い方の長辺の第１パッドに接続され、配線群５ｂはドライバＩＣ４の表示領域２に近い方の長辺の第１パッドに接続される。このように配線群５を２分して引き回すことにより、ドライバＩＣ４の表示領域２から遠い方の辺の第１パッドに接続される配線の本数、すなわち距離Ｃ１の中で引き回される配線本数は、従来の半分となる。その結果、ドライバＩＣ４から基板の端までの距離Ｃ１は、図１の距離Ｃ２の半分にすることができる。
【００２１】
また、図１と図２を比べると、本発明にかかる図１の配線群の方が、配線群１０ａの引き回しの分だけ従来例の図２に比べて幅が広がっている。従来技術を示す図２では、ドライバＩＣ４の第２パッド９と表示素子を駆動する回路とを接続する配線群１０はすべてドライバＩＣ４の表示領域に近い長辺の第２パッド９と接続されている。一方、本発明の一例を示す図１では、ドライバＩＣ４の第２パッド９と表示素子を駆動する回路とを接続する一部の配線群１０ａが、ドライバＩＣ４の表示領域から遠い長辺から引き回されているからである。
【００２２】
しかし、配線群１０ａの引き回しが、配線群５ａの引き回しに必要な距離Ｃ１に収まるように第２パッドを配置をすれば、額縁幅が広がるのを防止することができる。つまり、ドライバＩＣの表示領域から遠い長辺には、第２パッドの数が第１パッドの数よりも少なくなるように設ければ良い。
【００２３】
上記理由から、ドライバＩＣ４から表示領域までの距離Ｄ１と距離Ｄ２は、図１と図２で変わらないが、距離Ｃ１が距離Ｃ２の１／２になる。すなわち、ドライバＩＣ実装辺における額縁の幅を、従来の３／４に狭めることが可能となる。
【００２４】
（ドライバＩＣ内部ブロック）
図５はドライバＩＣ４の内部ブロックの一例を示したものである。ドライバＩＣは、デジタル信号処理ブロック１１とアナログ変換ブロック１２とを有している。以下、説明をわかりやすくするために、第１パッドからドライバＩＣに信号が入力され、第２パッドから基板上に設けられた回路へ信号が出力される場合について記述する。ただし、前述したように第１パッドおよび第２パッドは、それぞれ入力、出力に限定されるものではない。
【００２５】
ドライバＩＣ４に基板外部から入力されたデジタル信号は、表示装置の表示状況を最適化するため、デジタル信号処理部１１にて信号処理される。信号処理されたデジタル信号はアナログ変換ブロック１２へ伝送され、Ｄ／Ａにてアナログ信号変換された後、ＡＭＰにて増幅され第２パッド９から出力される。
【００２６】
ＦＰＣ基板から入力されるデジタル信号は、電源信号、グランド信号、ＮビットＲＧＢシリアルデータ信号、（水平／垂直）同期信号、クロック信号、システム設定信号などである。図５では信号の伝送経路を省略しているが、クロック信号はドライバＩＣ４内にあるクロック信号を必要とする全てのブロックに入力される。
【００２７】
デジタル信号処理ブロック１１に入力されるＮビットのＲＧＢシリアルデータ信号は、Ｒ、Ｇ、Ｂそれぞれのデジタル情報を、時系列に伝送する。解像度変換部１３では、これらのＲ、Ｇ、Ｂそれぞれのシリアルデータ信号を検出し、表示装置の解像度に応じた変換処理を行い、パラレルデータ分離部１４へと伝送する。ＲＧＢシリアルデータ信号は、パラレルデータ分離部１４でＲデータ、Ｇデータ、Ｂデータの色ごとの信号に分離される。Ｒ、Ｇ、Ｂの各信号はそれぞれγ補正部１５およびコントラスト調整部１６にて、発光素子の特性に応じたホワイトバランスに設定される。ホワイトバランス設定された各色の信号は、ロジックパルス生成部２０から送られる記憶のタイミングを指示するパルス信号に応じて、表示装置の列数×原色数の数設けられたメモリ１７に順次記憶される。メモリ１７で記憶された各色の信号は、アナログ信号変換ブロック１２に伝送され、Ｄ／Ａ変換器１８にてアナログ電圧に変換された後、ＡＭＰ１９にて増幅される。そしてｄａｔａ＿ｒ１、ｄａｔａ＿ｇ１、ｄａｔａ＿ｂ１、ｄａｔａ＿ｒ２、ｄａｔａ＿ｇ２、ｄａｔａ＿ｂ２、・・・ｄａｔａ＿ｒｎ、ｄａｔａ＿ｇｎ、ｄａｔａ＿ｂｎのデータ信号として発光素子を含む画素列を制御する配線群（列制御配線群Ｂ１）へと出力される。この例では、一列ごとに色別のデータ線を有する場合を示しているが、別の方法として一列あたりのデータ線を１本とし、時分割で色別信号を供給するようにしてもよい。
【００２８】
水平同期信号および垂直同期信号は、デジタル信号処理部１１のロジックパルス生成部２０において、表示素子に対応して設けられた画素回路を駆動するロジックパルスを生成する。例えば、画素行を制御する回路をＴＦＴで構成する場合は、シフトレジスタのリセットパルス、クロックパルス、開始トリガなどを生成する。
【００２９】
デジタル信号処理部１１からアナログ変換ブロック１２へと送られた各種パルスは、ＡＭＰ１９にてＴＦＴが動作する振幅信号まで増幅され、画素行を制御する配線群（行制御配線群Ｂ２）へと出力される。ここではメモリ１７をデジタル信号処理部１１に配置しているが、Ｄ／Ａ変換器１８の一部としてアナログ変換ブロック１２に配置しても良い。
【００３０】
ドライバＩＣ内部での入力、処理、出力の信号の流れに対応して、デジタル信号処理ブロックは前記アナログ信号変換ブロックよりも前記ドライバＩＣの第１パッドの近くに設けるのが好ましい。これにより、ドライバＩＣ内部の配線の引き回しを簡略化することができ、ドライバＩＣの小型化が可能となる。なお、図５はドライバＩＣにおける第１パッドおよび第２パッドの配置に対応して描いていない。
【００３１】
ここで、３インチのＶＧＡパネルの例について説明する。ドライバＩＣとしては、１ｍｍ×８．６ｍｍサイズのものを用いることができ、そのときの入出力パッドの総数は１５０である。その内訳は、第１パッドの合計は３２で、ビデオデータが８、レジスタ設定が３、水平、同期信号が１、垂直同期信号が１、クロックが１、チップテスト機能などその他が６、電源が６、グランド（Ｇｎｄ）が６である。また、第２パッドの合計は９２で、内訳はデータ信号線が２４、ビデオ制御線が５４、水平／垂直制御線が１４となる。
【００３２】
このようなドライバＩＣの第１および第２パッドの配置例を簡略化したものを図４に示す。図示していないが、紙面向かって、ドライバＩＣの右側に端子部、下側に表示領域という位置関係にある。
【００３３】
図４には数が正確に示されていないが、ドライバＩＣの表示領域から遠い方の長辺には第１パッド６が１６個、第２パッド９が１６個ずつ設けられている。ドライバＩＣのもう一方の長辺には第１のパッド６が１６個、第２のパッド９が１６個設けられている。さらに、それぞれの長辺において第１パッドは第２パッドよりも端子部に近くなるように設けられている。
【００３４】
この例のように第２パッドに接続される配線の本数が第１パッドに接続される配線の本数よりも多い場合は、ドライバＩＣの表示領域から遠い長辺に設ける第２パッドの数を第１パッドの数と同数以下にするとよい。なお、図４には、必要な第１パッドと第２パッドしか示していないが、それ以外のパッドが設けられていても良い。
【００３５】
以上、本発明にかかる表示装置は、配線パターン引き回しによる額縁増加分を最小限に抑えることが出来る。
【図面の簡単な説明】
【００３６】
【図１】本発明にかかるドライバＩＣを用いた配線レイアウトの例
【図２】従来のドライバＩＣを用いた配線レイアウトの例
【図３】表示装置の部品配置
【図４】３インチＶＧＡ用の本発明のドライバＩＣのパッド配置
【図５】本発明にかかるドライバＩＣ内部ブロックの例
【符号の説明】
【００３７】
１ 基板
２ 表示領域
３ ＦＰＣ基板
４ ドライバＩＣ
５ 第１配線群
６ 第１パッド（入力パッド）
７ 端子部
９ 第２パッド（出力パッド）
１０ 第２配線群
【技術分野】
【０００１】
本発明は、発光素子を画像表示に使用したアクティブマトリクス型表示装置に関するものである。特に外部からの配線と発光素子を駆動する回路との接続に関するものである。
【背景技術】
【０００２】
アクティブマトリックス型表示装置の狭額縁化が進むにつれ、表示装置を駆動するドライバＩＣをなるべく小さな実装面積で配置する工夫がなされている。
【０００３】
例えば特許文献１では、図３に示すように基板の辺と表示領域との間のスペースに、ＦＰＣ基板と表示領域との間を避けて複数のドライバＩＣを配置することが提案されている。
【特許文献１】特開平１１−０６５４７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図２に従来の表示装置におけるドライバＩＣ実装周辺部の概略上面図を示す。ＣＯＧタイプのドライバＩＣ４とＦＰＣ基板３が接続された端子部７、従来のドライバＩＣ４と表示領域２に配置される発光素子を駆動するための回路、をそれぞれ接続する配線のレイアウトを示す。
【０００５】
ドライバＩＣ４はその長辺が基板の一辺に沿うように基板上に実装されており、端子部７は前記ドライバＩＣの長辺の延長線に沿って設けられ、ＦＰＣ基板が接続されている。
【０００６】
従来のドライバＩＣ４には、図２に示すように上面からみて対向する長辺のうち一辺に沿って第１パッド６、もう一方の辺に沿って第２パッド９が設けられている。このようなドライバＩＣを用いる場合、第２パッド９が設けられた側の長辺が表示領域側となるように基板上に実装されていた。
【０００７】
そして、表示領域２と基板端との間（以下、額縁と記述する）には、ＦＰＣ基板３と第１パッドとを接続する配線群５、第２パッドと基板上に設けられた回路とを接続する配線群１０ａおよび１０ｂが引き回されている。ここで基板上に設けられた回路とは、具体的には発光素子を駆動するために設けられた回路のことである。
【０００８】
なお、第１パッドとは、ＦＰＣ基板等の基板外部からの配線が接続される端子部７とドライバＩＣ４とを接続するために設けられるパッドのことである。第１パッドおよび端子部を介して、基板外部とドライバＩＣ４との間で信号の出入力が行われる。
【０００９】
また、第２パッドとは、基板上に設けられた回路とドライバＩＣとを接続するために設けられるパッドである。表示領域内に配置された発光素子を駆動するために、第２パッドを介してドライバＩＣと基板上に設けられた回路との間で信号の出入力が行われる。
【００１０】
従来のドライバＩＣ４を用いる場合、対向する長辺のうち一辺に第１パッド、他方の辺に第２パッドが配置されているため、図２のように配線群５を、端子部７からドライバＩＣ４の第１パッドが配置された辺まで引き回さなければならない。
【００１１】
額縁の幅は、主に配線群５の引き回しに必要な距離Ｃ２によって決まり、距離Ｃ２は配線の本数で決まるため、従来のドライバＩＣでは距離Ｃ２を縮めること、すなわち額縁の幅を狭めること（狭額縁化）が困難であった。
【課題を解決するための手段】
【００１２】
上記課題を解決するため、表示素子が配置された表示領域を有する基板と、
前記基板上に実装された矩形のドライバＩＣと、
前記基板上に設けられ、基板外部からの配線が接続される端子部と、
前記ドライバＩＣの第１パッドと前記端子部とを接続する配線と、
前記ドライバＩＣの第２パッドと前記基板上に設けられた回路とを接続する配線と、を有する表示装置であって、
前記ドライバＩＣは、その長辺が前記基板の一辺に沿うように前記表示領域と前記基板の一辺との間に実装され、
前記端子部は前記ドライバＩＣの長辺の延長線に沿って設けられ、
前記ドライバＩＣのそれぞれの長辺に沿って前記第１パッドおよび前記第２パッドが設けられており、かつ、それぞれの長辺において前記第１パッドは前記第２パッドよりも前記端子部の近くに設けられていることを特徴とする。
【発明の効果】
【００１３】
本発明によれば、端子部とドライバＩＣの第１パッドとを接続する配線を分割して引き回すことができるため、より狭額縁化が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明について詳細に説明するが、従来技術を適用することができる部分については、説明を省略する。
【００１５】
図１は、本発明にかかる表示装置におけるドライバＩＣ実装周辺部の概略上面図である。ドライバＩＣ４は矩形をしており、その長辺が基板の一辺に沿うように基板上に実装されており、基板外部からの配線が接続される端子部は、前記ドライバＩＣの長辺の延長線に沿って設けられている。
【００１６】
ドライバＩＣ４には、第１パッド６および第２パッド９がその長辺に沿って設けられており、それぞれの長辺において第１パッドは第２パッドよりも端子部７の近くに設けられている。図１では第１パッド６の数と第２パッド９の数がそれぞれの長辺において等しく書かれているが、それぞれの数は配線レイアウトや配線本数によって決まるものである。
【００１７】
基板１に実装されたＦＰＣ基板３とドライバＩＣ４の第１パッド６とを接続する配線群５は、途中で２つの配線群５ａと配線群５ｂとに分割されている。また、ドライバＩＣ４の第２パッド９と基板上に設けられた回路とを接続する配線群も、表示領域の列方向の発光素子へ信号を送る配線群１０ａと、行方向の発光素子へ信号を送る配線群１０ｂに分割されている。
【００１８】
（額縁について）
図２の従来のドライバＩＣを実装する辺（ドライバＩＣ実装辺）の額縁の幅は、Ａ２に相当する。その内訳はドライバＩＣ４から基板の端までの距離Ｃ２と、ドライバＩＣ４から表示領域までの距離Ｄ２と、ドライバＩＣ４の短辺の長さとの合計になる。
【００１９】
図１の本発明にかかる表示装置においても、ドライバＩＣ実装辺の額縁の幅はＡ１に相当し、その内訳はドライバＩＣ４から基板の端までの距離Ｃ１と、ドライバＩＣ４から表示領域部までの距離Ｄ１と、ドライバＩＣ４の短辺の長さとの合計になる。
【００２０】
本発明（図１）では、ＦＰＣ基板３が接続された端子部７とドライバＩＣ４の第１パッドとを接続する配線群５は、途中で配線群５ａと配線群５ｂとに等分されている。端子部７から延びる配線群５ａはドライバＩＣ４の表示領域２から遠い方の長辺の第１パッドに接続され、配線群５ｂはドライバＩＣ４の表示領域２に近い方の長辺の第１パッドに接続される。このように配線群５を２分して引き回すことにより、ドライバＩＣ４の表示領域２から遠い方の辺の第１パッドに接続される配線の本数、すなわち距離Ｃ１の中で引き回される配線本数は、従来の半分となる。その結果、ドライバＩＣ４から基板の端までの距離Ｃ１は、図１の距離Ｃ２の半分にすることができる。
【００２１】
また、図１と図２を比べると、本発明にかかる図１の配線群の方が、配線群１０ａの引き回しの分だけ従来例の図２に比べて幅が広がっている。従来技術を示す図２では、ドライバＩＣ４の第２パッド９と表示素子を駆動する回路とを接続する配線群１０はすべてドライバＩＣ４の表示領域に近い長辺の第２パッド９と接続されている。一方、本発明の一例を示す図１では、ドライバＩＣ４の第２パッド９と表示素子を駆動する回路とを接続する一部の配線群１０ａが、ドライバＩＣ４の表示領域から遠い長辺から引き回されているからである。
【００２２】
しかし、配線群１０ａの引き回しが、配線群５ａの引き回しに必要な距離Ｃ１に収まるように第２パッドを配置をすれば、額縁幅が広がるのを防止することができる。つまり、ドライバＩＣの表示領域から遠い長辺には、第２パッドの数が第１パッドの数よりも少なくなるように設ければ良い。
【００２３】
上記理由から、ドライバＩＣ４から表示領域までの距離Ｄ１と距離Ｄ２は、図１と図２で変わらないが、距離Ｃ１が距離Ｃ２の１／２になる。すなわち、ドライバＩＣ実装辺における額縁の幅を、従来の３／４に狭めることが可能となる。
【００２４】
（ドライバＩＣ内部ブロック）
図５はドライバＩＣ４の内部ブロックの一例を示したものである。ドライバＩＣは、デジタル信号処理ブロック１１とアナログ変換ブロック１２とを有している。以下、説明をわかりやすくするために、第１パッドからドライバＩＣに信号が入力され、第２パッドから基板上に設けられた回路へ信号が出力される場合について記述する。ただし、前述したように第１パッドおよび第２パッドは、それぞれ入力、出力に限定されるものではない。
【００２５】
ドライバＩＣ４に基板外部から入力されたデジタル信号は、表示装置の表示状況を最適化するため、デジタル信号処理部１１にて信号処理される。信号処理されたデジタル信号はアナログ変換ブロック１２へ伝送され、Ｄ／Ａにてアナログ信号変換された後、ＡＭＰにて増幅され第２パッド９から出力される。
【００２６】
ＦＰＣ基板から入力されるデジタル信号は、電源信号、グランド信号、ＮビットＲＧＢシリアルデータ信号、（水平／垂直）同期信号、クロック信号、システム設定信号などである。図５では信号の伝送経路を省略しているが、クロック信号はドライバＩＣ４内にあるクロック信号を必要とする全てのブロックに入力される。
【００２７】
デジタル信号処理ブロック１１に入力されるＮビットのＲＧＢシリアルデータ信号は、Ｒ、Ｇ、Ｂそれぞれのデジタル情報を、時系列に伝送する。解像度変換部１３では、これらのＲ、Ｇ、Ｂそれぞれのシリアルデータ信号を検出し、表示装置の解像度に応じた変換処理を行い、パラレルデータ分離部１４へと伝送する。ＲＧＢシリアルデータ信号は、パラレルデータ分離部１４でＲデータ、Ｇデータ、Ｂデータの色ごとの信号に分離される。Ｒ、Ｇ、Ｂの各信号はそれぞれγ補正部１５およびコントラスト調整部１６にて、発光素子の特性に応じたホワイトバランスに設定される。ホワイトバランス設定された各色の信号は、ロジックパルス生成部２０から送られる記憶のタイミングを指示するパルス信号に応じて、表示装置の列数×原色数の数設けられたメモリ１７に順次記憶される。メモリ１７で記憶された各色の信号は、アナログ信号変換ブロック１２に伝送され、Ｄ／Ａ変換器１８にてアナログ電圧に変換された後、ＡＭＰ１９にて増幅される。そしてｄａｔａ＿ｒ１、ｄａｔａ＿ｇ１、ｄａｔａ＿ｂ１、ｄａｔａ＿ｒ２、ｄａｔａ＿ｇ２、ｄａｔａ＿ｂ２、・・・ｄａｔａ＿ｒｎ、ｄａｔａ＿ｇｎ、ｄａｔａ＿ｂｎのデータ信号として発光素子を含む画素列を制御する配線群（列制御配線群Ｂ１）へと出力される。この例では、一列ごとに色別のデータ線を有する場合を示しているが、別の方法として一列あたりのデータ線を１本とし、時分割で色別信号を供給するようにしてもよい。
【００２８】
水平同期信号および垂直同期信号は、デジタル信号処理部１１のロジックパルス生成部２０において、表示素子に対応して設けられた画素回路を駆動するロジックパルスを生成する。例えば、画素行を制御する回路をＴＦＴで構成する場合は、シフトレジスタのリセットパルス、クロックパルス、開始トリガなどを生成する。
【００２９】
デジタル信号処理部１１からアナログ変換ブロック１２へと送られた各種パルスは、ＡＭＰ１９にてＴＦＴが動作する振幅信号まで増幅され、画素行を制御する配線群（行制御配線群Ｂ２）へと出力される。ここではメモリ１７をデジタル信号処理部１１に配置しているが、Ｄ／Ａ変換器１８の一部としてアナログ変換ブロック１２に配置しても良い。
【００３０】
ドライバＩＣ内部での入力、処理、出力の信号の流れに対応して、デジタル信号処理ブロックは前記アナログ信号変換ブロックよりも前記ドライバＩＣの第１パッドの近くに設けるのが好ましい。これにより、ドライバＩＣ内部の配線の引き回しを簡略化することができ、ドライバＩＣの小型化が可能となる。なお、図５はドライバＩＣにおける第１パッドおよび第２パッドの配置に対応して描いていない。
【００３１】
ここで、３インチのＶＧＡパネルの例について説明する。ドライバＩＣとしては、１ｍｍ×８．６ｍｍサイズのものを用いることができ、そのときの入出力パッドの総数は１５０である。その内訳は、第１パッドの合計は３２で、ビデオデータが８、レジスタ設定が３、水平、同期信号が１、垂直同期信号が１、クロックが１、チップテスト機能などその他が６、電源が６、グランド（Ｇｎｄ）が６である。また、第２パッドの合計は９２で、内訳はデータ信号線が２４、ビデオ制御線が５４、水平／垂直制御線が１４となる。
【００３２】
このようなドライバＩＣの第１および第２パッドの配置例を簡略化したものを図４に示す。図示していないが、紙面向かって、ドライバＩＣの右側に端子部、下側に表示領域という位置関係にある。
【００３３】
図４には数が正確に示されていないが、ドライバＩＣの表示領域から遠い方の長辺には第１パッド６が１６個、第２パッド９が１６個ずつ設けられている。ドライバＩＣのもう一方の長辺には第１のパッド６が１６個、第２のパッド９が１６個設けられている。さらに、それぞれの長辺において第１パッドは第２パッドよりも端子部に近くなるように設けられている。
【００３４】
この例のように第２パッドに接続される配線の本数が第１パッドに接続される配線の本数よりも多い場合は、ドライバＩＣの表示領域から遠い長辺に設ける第２パッドの数を第１パッドの数と同数以下にするとよい。なお、図４には、必要な第１パッドと第２パッドしか示していないが、それ以外のパッドが設けられていても良い。
【００３５】
以上、本発明にかかる表示装置は、配線パターン引き回しによる額縁増加分を最小限に抑えることが出来る。
【図面の簡単な説明】
【００３６】
【図１】本発明にかかるドライバＩＣを用いた配線レイアウトの例
【図２】従来のドライバＩＣを用いた配線レイアウトの例
【図３】表示装置の部品配置
【図４】３インチＶＧＡ用の本発明のドライバＩＣのパッド配置
【図５】本発明にかかるドライバＩＣ内部ブロックの例
【符号の説明】
【００３７】
１ 基板
２ 表示領域
３ ＦＰＣ基板
４ ドライバＩＣ
５ 第１配線群
６ 第１パッド（入力パッド）
７ 端子部
９ 第２パッド（出力パッド）
１０ 第２配線群
【特許請求の範囲】
【請求項１】
表示素子が配置された表示領域を有する基板と、
前記基板上に実装された矩形のドライバＩＣと、
前記基板上に設けられ、基板外部からの配線が接続される端子部と、
前記ドライバＩＣの第１パッドと前記端子部とを接続する配線と、
前記ドライバＩＣの第２パッドと前記基板上に設けられた回路とを接続する配線と、を有する表示装置であって、
前記ドライバＩＣは、その長辺が前記基板の一辺に沿うように前記表示領域と前記基板の一辺との間に実装され、
前記端子部は前記ドライバＩＣの長辺の延長線に沿って設けられ、
前記ドライバＩＣのそれぞれの長辺に沿って前記第１パッドおよび前記第２パッドが設けられており、かつ、それぞれの長辺において前記第１パッドは前記第２パッドよりも前記端子部の近くに設けられていることを特徴とする表示装置。
【請求項２】
前記ドライバＩＣは、デジタル信号処理ブロックと、
前記デジタル信号処理ブロックから出力されたデジタル信号をアナログ変換するアナログ信号変換ブロックと、を有し、
前記デジタル信号処理ブロックは前記アナログ信号変換ブロックよりも前記ドライバＩＣの第１パッドの近くに設けられることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ドライバＩＣの前記基板の一辺に近い側の長辺に沿って設けられる第２パッドの数が、もう一方の長辺に設けられる第１パッドの数よりも少ないことを特徴とする請求項１または２に記載の表示装置。
【請求項１】
表示素子が配置された表示領域を有する基板と、
前記基板上に実装された矩形のドライバＩＣと、
前記基板上に設けられ、基板外部からの配線が接続される端子部と、
前記ドライバＩＣの第１パッドと前記端子部とを接続する配線と、
前記ドライバＩＣの第２パッドと前記基板上に設けられた回路とを接続する配線と、を有する表示装置であって、
前記ドライバＩＣは、その長辺が前記基板の一辺に沿うように前記表示領域と前記基板の一辺との間に実装され、
前記端子部は前記ドライバＩＣの長辺の延長線に沿って設けられ、
前記ドライバＩＣのそれぞれの長辺に沿って前記第１パッドおよび前記第２パッドが設けられており、かつ、それぞれの長辺において前記第１パッドは前記第２パッドよりも前記端子部の近くに設けられていることを特徴とする表示装置。
【請求項２】
前記ドライバＩＣは、デジタル信号処理ブロックと、
前記デジタル信号処理ブロックから出力されたデジタル信号をアナログ変換するアナログ信号変換ブロックと、を有し、
前記デジタル信号処理ブロックは前記アナログ信号変換ブロックよりも前記ドライバＩＣの第１パッドの近くに設けられることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記ドライバＩＣの前記基板の一辺に近い側の長辺に沿って設けられる第２パッドの数が、もう一方の長辺に設けられる第１パッドの数よりも少ないことを特徴とする請求項１または２に記載の表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−１７５９７２（Ｐ２０１０−１７５９７２Ａ）
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願番号】特願２００９−２０２２８（Ｐ２００９−２０２２８）
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年８月１２日（２０１０．８．１２）
【国際特許分類】
【出願日】平成２１年１月３０日（２００９．１．３０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]