配線基板及び半導体装置

【課題】半導体素子が搭載された状態で加熱しても該半導体素子が剥離することのない信頼性の高い配線基板、及び半導体装置を提供すること。
【解決手段】矩形状のダイアタッチ領域内にサーマルビア２０３が複数備えられ、少なくともこのサーマルビア２０３の内部及び該サーマルビア２０３の半導体素子搭載面側の開口端縁近傍にソルダレジスト１０７が形成される配線基板において、上記複数のサーマルビア２０３が、上記矩形状のダイアタッチ領域のコーナー部以外の部分に配置されることを特徴とする配線基板２０２による。

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板及び半導体装置に関し、より詳細には、半導体素子が配線基板から剥離するのを防ぐのに有用な技術に関する。
【０００２】
【従来の技術】近年、電子機器の小型化に伴い、実装基板上に表面実装される表面実装用の半導体装置が普及している。このような半導体装置の一つに、Ｐ−ＢＧＡ（Ｐｌａｓｔｉｃ−Ｂａｌｌ−Ｇｒｉｄ−Ａｒｒａｙ）タイプの半導体装置がある。Ｐ−ＢＧＡタイプの半導体装置は、グリッド状に配列されたはんだバンプを介して実装基板上に実装される半導体装置である。この従来例に係るＰ−ＢＧＡタイプの半導体装置について、図５を参照しながら説明する。図５は、従来例に係るＰ−ＢＧＡタイプの半導体装置の断面図である。
【０００３】図５に示されるように、この従来例に係るＰ−ＢＧＡタイプの半導体装置（以下、単に半導体装置と称す）１０１は、配線基板１１２上に半導体素子１１０を搭載し、該配線基板１１２をモールド樹脂１０８で片面封止して成るものである。これらのうち、配線基板１１２は、コア基材１０２の両面に配線層１０３を形成して成るものであり、コア基材１０２としてはガラス・エポキシ樹脂等が用いられる。そして、配線層１０３は、特に明示しないが、無電解銅めっき層と電解銅めっき層とにより構成されるものである。また、半導体素子１１０は、概略正方形の平面形状を有しており、それはダイアタッチペースト１１１によりこの配線基板１１２に接着される。そして、このダイアタッチペースト１１１としては、エポキシ樹脂中に銀のフィラーを含有させた、導電性のものが用いられる。
【０００４】配線基板１１２の半導体素子搭載面側の配線層１０３には、半導体素子１１０の電極端子と接続される様々な配線パターンが形成されている。図中、１０３ａ及び１０３ｂは、それぞれ金線１０９ａ、１０９ｂを介して半導体素子１１０の電源系電極端子（図示せず）と電気的に接続される電源系パターンである。これらのうち、電源系パターン１０３ａは、後述するダイアタッチパターン１０３ｉと電気的に接続されている。一方、電源系パターン１０３ｂは、図５には示さない電源用スルーホールを介して、配線基板１１２の実装面側に形成された電源系電極パッド１０３ｆと電気的に接続されている。そして、この電源系電極パッド１０３ｆ上には、実装基板（図示せず）と電気的かつ機械的に接続されるはんだバンプ１０６が固着されている。
【０００５】また、１０３ｃは、金線１０９ｃを介して半導体素子１１０の信号系電極（図示せず）と電気的に接続される信号系パターンである。この信号系パターン１０３ｃは、信号用スルーホール１０５の内壁に形成されたスルーホール内銅めっき層１０３ｈと電気的に接続されている。更に、このスルーホール内銅めっき層１０３ｈは、配線基板１１２の実装面側に形成された信号系電極パッド１０３ｇと電気的に接続されている。そして、この信号系電極パッド１０３ｇ上には、はんだバンプ１０６が固着されている。
【０００６】ここで、配線基板１１２のダイアタッチ領域、すなわち、配線基板１１２の半導体素子搭載面において半導体素子１１０が搭載される領域に着目すると、そこにはサーマルビア１０４、１０４、・・・が開口されていると共に、ダイアタッチパターン１０３ｉが形成されている。このダイアタッチパターン１０３ｉは、半導体素子１１０の電源グランドとして機能するだけでなく、半導体素子１１０で発生する熱を受ける機能をも有している。そして、サーマルビア１０４、１０４、・・・の内壁には、このダイアタッチパターン１０３ｉと電気的に接続されるサーマルビア内銅めっき層１０３ｄが形成されている。このサーマルビア内銅めっき層１０３ｄは、半導体素子１１０の電源グランドとなるだけでなく、ダイアタッチパターン１０３ｉで受けられた熱が実装面側に逃げる際の経路ともなる。なお、サーマルビア内銅めっき層１０３ｄは、配線層１０３と同様に、無電解銅めっき層と電解銅めっき層とで構成されるものである。
【０００７】また、サーマルビア１０４、１０４、・・・の実装面側の開口端には、サーマルビア内銅めっき層１０３ｄと電気的に接続する電源系電極パッド１０３ｅが形成され、更にこの電源系電極パッド１０３ｅの表面上にはんだバンプ１０６、１０６、・・・が固着されている。ダイアタッチパターン１０３ｉで受けられた熱は、上記したサーマルビア内銅めっき層１０３ｄ、電源系電極パッド１０３ｅ、及びはんだバンプ１０６をこの順に伝い、実装基板（図示せず）に逃がされる。このように、サーマルビア１０４、１０４、・・・は、半導体素子１１０で発生する熱を実装基板に逃がす機能を有している。
【０００８】上のようにして成る半導体装置１０１は、はんだバンプ１０６、１０６、・・・が実装基板に当接した状態で該はんだバンプ１０６、１０６、・・・をリフローすることにより、実装基板上に電気的かつ機械的に接続される。このリフローは、全体をはんだの融点以上に加熱することにより行なわれるものである。そして、このリフローの際に溶融したはんだが広がってしまうのを防ぐために、配線基板１１２の両面にはソルダレジスト１０７が塗布されている。このソルダレジスト１１２は、配線基板１１２の表面だけでなく、上記したサーマルビア１０４、１０４、・・・の内部にも充填されている。
【０００９】次に、配線基板１１２に形成されたこのサーマルビア１０４、１０４、・・・の配列について説明する。図６は、従来例に係る配線基板１１２の半導体素子搭載面側の平面図である。同図においては、サーマルビア１０４、１０４、・・・の配列を見やすくするために、ソルダレジスト１０７を省略してある。図６に示されるように、サーマルビア１０４、１０４、・・・は、ダイアタッチ領域とほぼ同形の領域内に、４×４のマトリックス状に配列されている。また、先に示した図５は、図６のＡ−Ｂ断面に相当する断面図である。
【００１０】
【発明が解決しようとする課題】ここで再び図５を参照する。上のような半導体装置１０１は、それを保管中にソルダレジスト１０７等の構成部材が吸湿する。ソルダレジスト１０７に吸収された水分は、はんだバンプ１０６、１０６、・・・をリフローする工程において気化、膨張する。このとき、ソルダレジスト１０７と配線層１０３との界面のようにソルダレジスト１０７の密着力が弱い部分では、膨張した水分によりソルダレジスト１０７の膨れや剥離、クラック等が生じてしまう。これらはサーマルビア１０４，１０４、・・・の近傍で特に生じやすい。
【００１１】この様子を図７に示す。図７は、図５のＡ部の拡大断面図である。同図に示されるように、ソルダレジスト１０７は、サーマルビア１０４の内部、及び該サーマルビア１０４の半導体素子搭載面側の開口端縁近傍に形成されている。そして、上記のリフローの際に、気化した水分がソルダレジスト１０７内に現れ、それにより該ソルダレジスト１０７に図示のようなクラックが生じる。
【００１２】ところで、図６に示したように、従来例に係る配線基板１１２においては、サーマルビア１０４，１０４、・・・は、ダイアタッチ領域とほぼ同形の領域内にマトリックス状に配列されるものである。そのため、図示の如く、このダイアタッチ領域のコーナー部にも、サーマルビア１０４，１０４、・・・が配置されることになる。
【００１３】しかしながら、ダイアタッチ領域のコーナー部に配置されたサーマルビア１０４，１０４、・・・において上記したソルダレジスト１０７のクラックが生じると、半導体素子１１０自体が配線基板１１２から剥離し易くなる。このように半導体素子１１０自体が剥離してしまうと、金線１０９ａ、１０９ｂ、１０９ｃ（図５参照）が断線して導通不良を引き起こし、半導体装置１０１の信頼性が著しく低下してしまう。
【００１４】本発明は、係る従来例の問題点に鑑みて創作されたものであり、半導体素子が搭載された状態で加熱しても該半導体素子が剥離することのない信頼性の高い配線基板、及び半導体装置を提供することを目的とするものである。
【００１５】
【課題を解決するための手段】上記した課題は、第１の発明である、矩形状のダイアタッチ領域内にサーマルビアが複数備えられ、少なくとも前記サーマルビアの内部及び該サーマルビアの半導体素子搭載面側の開口端縁近傍にソルダレジストが形成される配線基板において、前記複数のサーマルビアが、前記矩形状のダイアタッチ領域のコーナー部以外の部分に配置されることを特徴とする配線基板によって解決する。
【００１６】又は、第２の発明である、前記複数のサーマルビアが、相互にほぼ等間隔に配置されることを特徴とする第１の発明又は第２の発明に記載の配線基板によって解決する。又は、第３の発明である、前記矩形状のダイアタッチ領域の各辺の近傍に各頂点が配置される菱形状の領域内に前記複数のサーマルビアが配置されることを特徴とする第１の発明又は第２の発明に記載の配線基板によって解決する。
【００１７】又は、第４の発明である、前記菱形状に配置される各辺が、該菱形の内部に向かって湾曲したことを特徴とする第３の発明に記載の配線基板によって解決する。又は、第５の発明である、前記矩形状のダイアタッチ領域の各辺の近傍に４つの最外辺が配置される十字状の領域内に前記複数のサーマルビアが配置されることを特徴とする第１の発明又は第２の発明に記載の配線基板によって解決する。
【００１８】又は、第６の発明である、前記矩形状のダイアタッチ領域の各辺の近傍に各辺が配置され、各頂点の近傍が円弧状に切り取られた矩形状の領域内に前記複数のサーマルビアが配置されることを特徴とする第１の発明又は第２の発明に記載の配線基板によって解決する。又は、第７の発明である、第１の発明乃至第６の発明に記載の前記配線基板のダイアタッチ領域に、半導体素子の電極端子形成面とは反対側の面が固着され、前記半導体素子の電極端子と前記配線基板の配線パターンとが金属細線を介して電気的に接続されると共に、前記半導体素子搭載面、前記半導体素子、及び前記金属細線が樹脂封止され、前記配線基板の実装面側の配線パターンに外部接続端子が固着されることを特徴とする半導体装置によって解決する。
【００１９】次に、本発明の作用について説明する。本発明に係る配線基板によれば、該配線基板は、矩形状のダイアタッチ領域内にサーマルビアを複数備えている。そして、少なくともこのサーマルビアの内部、及び該サーマルビアの半導体素子搭載面側の開口端縁近傍に、ソルダレジストが形成されている。また、これら複数のサーマルビアは、矩形状のダイアタッチ領域のコーナー部以外の部分に配置されている。
【００２０】従来の技術の項で説明したように、配線基板は実装基板に実装する際に加熱されるが、この加熱の際に、上記のソルダレジスト内に吸湿された水分が気化、膨張する。これに起因して、従来においては、ダイアタッチ領域のコーナー部に配置されたサーマルビアでソルダレジストのクラックが生じ、これにより半導体素子が配線基板から剥離するという問題が生じていた。
【００２１】これに対し、本発明に係る配線基板では、ダイアタッチ領域のコーナー部以外の部分にサーマルビアが配置される。すなわち、この配線基板は、半導体素子が剥離する原因となるコーナー部のサーマルビアを備えていない。このため、本発明に係る配線基板では、半導体素子が搭載された状態で加熱しても該半導体素子が剥離することが無いので、従来よりも信頼性が向上された配線基板となる。
【００２２】そして、本発明に係る他の配線基板によれば、矩形状のダイアタッチ領域のコーナー部以外の部分に上記のサーマルビアが複数配置されると共に、該サーマルビアが相互にほぼ等間隔に配置される。これによると、コーナー部以外の部分にサーマルビアを配置しても、ダイアタッチ領域における放熱効果が場所により異なるのが極力防がれ、半導体素子で発生する熱が実装基板側に一様に放熱される。
【００２３】また、本発明に係る半導体装置によれば、上記の配線基板のダイアタッチ領域に半導体素子の電極端子形成面側とは反対側の面が固着されると共に、この半導体素子の電極端子と配線基板の配線パターンとが金属細線を介して電気的に接続される。そして、これら半導体素子搭載面、半導体素子、及び金属細線が樹脂封止され、配線基板の実装面側の配線パターンに外部接続端子が固着される。
【００２４】この半導体装置は、実装基板に実装する際に全体が加熱されるが、上記したことにより、この加熱の際に半導体素子が配線基板から剥離することが無い。そのため、本発明に係る半導体装置においては、従来のように金属細線が断線することが無くなるので、該半導体装置の信頼性が従来よりも向上される。
【００２５】
【発明の実施の形態】次に、本発明の実施の形態に係る半導体装置について、図１を参照しながら説明する。図１は、本実施形態に係る半導体装置の断面図である。なお、図１において、従来例と同様の構成部材には、従来例と同様の参照番号を付してある。図１に示される本実施形態に係る半導体装置２０１は、配線基板２０２の半導体素子搭載面に半導体素子１１０を搭載し、この半導体素子搭載面側をモールド樹脂１０８により樹脂封止して成るものである。そして、この半導体装置２０１は、はんだバンプ（外部接続端子）１０６、１０６、・・・により実装基板（図示せず）と電気的かつ機械的に接続されるので、該半導体装置２０１はいわゆるＰ−ＢＧＡタイプの半導体装置である。
【００２６】そして、配線基板２０２は、ガラス・エポキシ樹脂等から成るコア基材１０２を備えており、該コア基材１０２の両面には配線層１０３が形成されている。この配線層１０３は、特に明示はしないが、銅箔上に無電解銅めっき層と電解銅めっき層とを積層してなるものである。また、この配線層１０３の中で、コア基材１０２の半導体素子搭載面側に形成されたものには、半導体素子１１０の電極端子（図示せず）と電気的に接続される様々な配線パターンが形成されている。図中、１０３ａは、このような配線パターンの一つを示しており、それは金線（金属細線）１０９ａを介して半導体素子１１０の電源系電極端子（図示せず）と電気的に接続される電源系パターンである。
【００２７】同様に、１０３ｂも半導体素子１１０の電源系電極端子（図示せず）と電気的に接続される電源系パターンを示している。この電源系パターン１０３ｂは、金線（金属細線）１０９ｂを介して半導体素子１１０の電源系電極端子と電気的に接続されている。この電源系パターン１０３ｂは、図１には示さない電源用スルーホールを介して、コア基材１０２の実装面側に形成された電源系電極パッド１０３ｆと電気的に接続されている。この電源系電極パッド１０３ｆの表面上には、はんだバンプ１０６が固着されており、半導体素子１１０への電力の供給はこのはんだバンプ１０６を介して行なわれる。
【００２８】一方、１０３ｃは、金線１０９ｃ（金属細線）を介して半導体素子１１０の信号系電極端子（図示せず）と電気的に接続される信号系パターンである。この信号系パターン１０３ｃは、信号用スルーホール１０５の内壁に形成されたスルーホール内銅めっき層１０３ｈを介して、配線基板２０２の実装面側に形成された信号系電極パッド１０３ｇと電気的に接続されている。この信号系電極パッド１０３ｇの表面上にははんだバンプ１０６が固着されており、半導体素子１１０への信号の入出力はこのはんだバンプ１０６を介して行なわれることになる。
【００２９】ここで、配線基板２０２のダイアタッチ領域に着目すると、該領域には、半導体素子１１０の電極端子形成面とは反対側の面がダイアタッチペースト１１１を介して接着されている。このダイアタッチペースト１１１としては、例えば、エポキシ樹脂中に銀フィラーを含有させた、導電性のものが用いられる。また、このダイアタッチ領域には、ダイアタッチパターン１０３ｉが形成されていると共に、サーマルビア２０３、２０３、・・・が開口されている。
【００３０】後述するように、このダイアタッチパターン１０３ｉと上記した電源系パターン１０３ａとは電気的に接続されており、それらは半導体素子１１０の電源グランドとして機能する。また、サーマルビア２０３、２０３、・・・の内壁には、ダイアタッチパターン１０３ｉと電気的に接続されるサーマルビア内銅めっき層１０３ｄが形成されている。そして、コア基材１０２の実装面側には、このサーマルビア内銅めっき層１０３ｄと電気的に接続される電源系電極パッド１０３ｅが形成されており、更にこの電源系電極パッド１０３ｅの表面上には、はんだバンプ１０６が固着されている。従って、上記した電源系パターン１０３ａは、このはんだバンプ１０６と電気的に接続されることになり、半導体素子１１０のグランドへの接続はこのはんだバンプ１０６を介して行なわれることになる。
【００３１】ところで、従来の技術の項で説明したように、ダイアタッチパターン１０３ｉは、半導体素子１１０の電源グランドとして機能するだけでなく、半導体素子１１０で発生する熱を受ける機能をも有している。ダイアタッチパターン１０３ｉで受けられた熱は、サーマルビア内銅めっき層１０３ｄを通り、このサーマルビア内銅めっき層１０３ｄと電気的に接続するはんだバンプ１０６にまで達する。その後、この熱は、はんだバンプ１０６から実装基板（図示せず）に拡散する。このように、サーマルビア２０３、２０３、・・・は、半導体素子１１０で発生する熱を実装基板に逃がす機能を有するものである。
【００３２】上のようにして成る半導体装置２０１は、上記したはんだバンプ１０６、１０６、・・・が実装基板（図示せず）に当接した状態で該はんだバンプ１０６、１０６、・・・をリフローすることにより、実装基板に電気的かつ機械的に接続されるものである。このリフローは、半導体装置２０１全体をはんだの融点以上に加熱し、はんだバンプ１０６、１０６、・・・を溶融して行なわれる。
【００３３】また、配線基板２０２の半導体素子搭載面、及び実装面のそれぞれには、ソルダレジスト１０７が形成されている。このソルダレジスト１０７は、上記のリフローの際に、溶融したはんだが電源系電極パッド１０３ｅ、１０３ｆ、及び信号系電極パッド１０３ｇ以外の部分に広がるのを防ぐように機能する。そして、このソルダレジスト１０７は、サーマルビア２０３、２０３、・・・・や信号用スルーホール１０５の内部にも充填されている。
【００３４】次に、図２を参照しながら、本実施形態に係る配線基板について説明する。図２は、本実施形態に係る配線基板２０２の半導体素子搭載面側の平面図である。同図においては、配線パターンやサーマルビアの配置を見やすくするために、ソルダレジスト１０７（図１参照）を省略してある。また、先に示した図１は、図２のＡ−Ｂ断面に相当するものである。
【００３５】図２に示されるように、ダイアタッチ領域の形状及び大きさは、半導体素子１１０（図１参照）の平面形状及びその大きさにそれぞれ略一致し、特にその形状は矩形状である。そして、このダイアタッチ領域には、サーマルビア２０３、２０３、・・・が複数開口されている。また、図示のように、このダイアタッチ領域を取り囲むようにして電源系パターン１０３ａ及び１０３ｂが形成されている。これらのうち、電源系パターン１０３ｂには、図１では示されていなかった電源用スルーホール１１３が開口されている。この電源用スルーホール１１３は、コア基材１０２の実装面側まで貫通しており、更にその内壁にはスルーホール内銅めっき層（図示せず）が形成されている。このスルーホール内銅めっき層は、電源系パターン１０３ｂと電気的に接続されていると共に、コア基材１０２の実装面側において電源系電極パッド１０３ｆ（図１参照）と電気的に接続されている。そして、電源系パターン１０３ａは、図示の如くダイアタッチパターン１０３ｉと電気的に接続されている。
【００３６】このようにして成る配線基板２０１は、次のような方法で作製される。まず最初に、銅箔を積層したコア基材１０２に、サーマルビア２０３、２０３、・・・、電源用スルーホール１１３、１１３、・・・、及び信号用スルーホール１０５、１０５、・・・を開口する。これらは、いずれも機械ドリルにより開口される。
【００３７】次いで、コア基材１０２の表面全体（上記のスルーホール類の内壁も含む）に無電解銅めっき層を形成し、その上に電解銅めっき層を形成する。その後、この銅箔と無電解銅めっき層と電解銅めっき層とをパターニングし、図２に示されるような配線パターンを作製する。このパターニングは、配線基板２０１の実装面側でも行なわれ、それにより図１に示したような電極パッド類（１０３ｅ、１０３ｆ、１０３ｇ）が形成される。
【００３８】その後、ソルダレジストを所定の部分に塗布し、図１及び図２に示される配線基板２０２が完成する。ここで、図３を参照して、配線基板２０２が備えるサーマルビア２０３、２０３、・・・の配列に着目する。図３は、図２に示されるダイアタッチ領域内に設けられたサーマルビア２０３、２０３、・・・の配列について示す平面図である。
【００３９】図３に示されるように、本実施形態においては、サーマルビア２０３、２０３、・・・は、ダイアッタッチ領域のコーナー部以外の部分に配置されている。従って、図１に示されるはんだバンプ１０６、１０６、・・・をリフローする工程において、半導体素子１１０が搭載された状態で配線基板２０２を加熱しても、ダイアッタッチ領域のコーナー部でソルダレジスト１０７に従来のように剥離やクラック等が生じることが無い。そのため、半導体素子１１０が配線基板２０２から剥離することが無くなるので、金線１０９ａ、１０９ｂ、及び１０９ｃが断線することも無くなる。これにより、本実施形態に係る半導体装置２０１及び配線基板２０２は、従来と比較してその信頼性が向上される。
【００４０】更に、図３に示されるように、サーマルビア２０３、２０３、・・・は、ダイアタッチ領域のコーナー部以外の部分に配置されると共に、相互にほぼ等間隔に配置されている。そのため、コーナー部以外の部分にサーマルビア２０３、２０３、・・・配置しても、ダイアタッチ領域における放熱効果が場所により異なるのを極力防ぐことができ、半導体素子１１０で発生する熱を実装基板側に一様に放熱することができる。
【００４１】そして、このようなサーマルビア２０３、２０３、・・・の配置の例としては、図３のような菱形がある。この菱形は、ダイアタッチ領域の各辺の近傍に各頂点が配置されている。そして、この菱形の内部に、サーマルビア２０３、２０３、・・・が上記のように相互にほぼ等間隔に配置される。なお、サーマルビア２０３、２０３、・・・の配列は、図３の菱形状の配列に限られるものでは無く、図４の（ａ）〜（ｃ）に示される配列でも良い。図４の（ａ）〜（ｃ）は、配線基板２０２が備えるサーマルビア２０３、２０３、・・・の配列の他の例について示す平面図である。
【００４２】図４（ａ）に示される配列は、先の図３に示される菱形状の領域の各辺を該菱形の内部に向かって湾曲させたものである。そして、図４（ｂ）は、ダイアタッチ領域の各辺近傍に４つの最外辺が配置された十字状の領域内に、サーマルビア２０３、２０３、・・・を配列したものである。また、図４（ｃ）は、ダイアタッチ領域の各辺の近傍に各辺が配置され、各頂点の近傍が円弧状に切り取られた矩形状の領域内に、サーマルビア２０３、２０３、・・・を配列したものである。
【００４３】これらの配列においても、ダイアタッチ領域のコーナー部以外の部分にサーマルビア２０３、２０３、・・・が配置されている。そのため、菱形状の配列の場合と同様に、ダイアッタッチ領域のコーナー部でソルダレジスト１０７に従来のように剥離やクラック等が生じることが無くなるので、半導体装置２０１及び配線基板２０２の信頼性が向上される。そして、これらの配列でも、サーマルビア２０３、２０３、・・・が相互にほぼ等間隔に配置されているので、ダイアタッチ領域における放熱効果が場所により異なるのを極力防ぐことができる。
【００４４】
【発明の効果】以上説明したように、本発明に係る配線基板によると、ダイアタッチ領域のコーナー部以外の部分に複数のサーマルビアが配置される。換言すると、本発明に係る配線基板は、概略矩形のダイアッタッチ領域のコーナー部にサーマルビアが配置されていない。そのため、この配線基板を加熱しても、上記コーナー部でソルダレジストの剥離が生じなくなり、半導体素子が配線基板から剥離することが無くなる。これにより、本発明に係る配線基板は、その信頼性が従来よりも向上される。
【００４５】これに加えて、上記コーナー部以外の部分に複数のサーマルビアを相互にほぼ等間隔に配置することにより、ダイアタッチ領域における放熱効果が場所により異なるのを極力防ぐことができ、半導体素子で発生する熱を実装基板側に一様に放熱することができる。また、本発明に係る半導体装置によると、該半導体装置は、上記の配線基板に半導体素子を搭載して成るものである。この半導体装置を実装基板に実装する際には全体が加熱されるが、このように加熱しても、上記したように半導体素子が配線基板から剥離することが無い。このため、本発明に係る半導体装置は、その信頼性が従来よりも向上される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の断面図である。
【図２】本発明の実施の形態に係る配線基板の半導体素子搭載面側の平面図である。
【図３】本発明の実施の形態に係る配線基板が備えるサーマルビアの配列について示す平面図である。
【図４】本発明の実施の形態に係る配線基板が備えるサーマルビアの配列の他の例について示す平面図である。
【図５】従来例に係る半導体装置の断面図である。
【図６】従来例に係る配線基板の半導体素子搭載面側の平面図である。
【図７】図５のＡ部の拡大断面図である。
【符号の説明】
１０１、２０１、・・・・・・・・・半導体装置、
１０２・・・・・・・・・・・・・・コア基材、
１０３・・・・・・・・・・・・・・配線層、
１０３ａ、１０３ｂ・・・・・・・・電源系パターン、
１０３ｃ・・・・・・・・・・・・・信号系パターン、
１０３ｄ・・・・・・・・・・・・・サーマルビア内銅めっき層、
１０３ｅ、１０３ｆ・・・・・・・・電源系電極パッド、
１０３ｇ・・・・・・・・・・・・・信号系電極パッド、
１０３ｈ・・・・・・・・・・・・・スルーホール内銅めっき層、
１０３ｉ・・・・・・・・・・・・・ダイアタッチパターン、
１０４、２０３・・・・・・・・・・サーマルビア、
１０５・・・・・・・・・・・・・・信号用スルーホール、
１０６・・・・・・・・・・・・・・はんだバンプ、
１０７・・・・・・・・・・・・・・ソルダレジスト、
１０８・・・・・・・・・・・・・・モールド樹脂、
１０９ａ、１０９ｂ、１０９ｃ・・・金線、
１１０・・・・・・・・・・・・・・半導体素子、
１１１・・・・・・・・・・・・・・ダイアタッチペースト、
１１２、２０２・・・・・・・・・・配線基板、
１１３・・・・・・・・・・・・・・電源用スルーホール。

【特許請求の範囲】
【請求項１】矩形状のダイアタッチ領域内にサーマルビアが複数備えられ、少なくとも前記サーマルビアの内部及び該サーマルビアの半導体素子搭載面側の開口端縁近傍にソルダレジストが形成される配線基板において、前記複数のサーマルビアが、前記矩形状のダイアタッチ領域のコーナー部以外の部分に配置されることを特徴とする配線基板。
【請求項２】前記複数のサーマルビアが、相互にほぼ等間隔に配置されることを特徴とする請求項１に記載の配線基板。
【請求項３】前記矩形状のダイアタッチ領域の各辺の近傍に各頂点が配置される菱形状の領域内に前記複数のサーマルビアが配置されることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項４】前記菱形状に配置される各辺が、該菱形の内部に向かって湾曲したことを特徴とする請求項３に記載の配線基板。
【請求項５】前記矩形状のダイアタッチ領域の各辺の近傍に４つの最外辺が配置される十字状の領域内に前記複数のサーマルビアが配置されることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項６】前記矩形状のダイアタッチ領域の各辺の近傍に各辺が配置され、各頂点の近傍が円弧状に切り取られた矩形状の領域内に前記複数のサーマルビアが配置されることを特徴とする請求項１又は請求項２に記載の配線基板。
【請求項７】請求項１乃至請求項６に記載の前記配線基板のダイアタッチ領域に、半導体素子の電極端子形成面とは反対側の面が固着され、前記半導体素子の電極端子と前記配線基板の配線パターンとが金属細線を介して電気的に接続されると共に、前記半導体素子搭載面、前記半導体素子、及び前記金属細線が樹脂封止され、前記配線基板の実装面側の配線パターンに外部接続端子が固着されることを特徴とする半導体装置。

【図１】