配線基板
【課題】半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供すること。
【解決手段】複数のスルーホール６を有するコア基板１と、コア基板１の表面に被着されたビルドアップ絶縁層４と、ビルドアップ絶縁層４の上面に被着されたビルドアップ導体層５と、ビルドアップ導体層５の一部を半導体素子接続パッド９として露出させる複数の開口部１１ａを有するソルダーレジスト層１１と、半導体素子接続パッド９に溶着された半田バンプ１２とを具備して成る配線基板２０であって、スルーホール６の直上に位置する第１の半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない第２の半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも高い。
【解決手段】複数のスルーホール６を有するコア基板１と、コア基板１の表面に被着されたビルドアップ絶縁層４と、ビルドアップ絶縁層４の上面に被着されたビルドアップ導体層５と、ビルドアップ導体層５の一部を半導体素子接続パッド９として露出させる複数の開口部１１ａを有するソルダーレジスト層１１と、半導体素子接続パッド９に溶着された半田バンプ１２とを具備して成る配線基板２０であって、スルーホール６の直上に位置する第１の半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない第２の半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも高い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路素子などの半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図６はビルドアップ法により形成された従来の配線基板４０を示す概略断面図である。図６に示すように、従来の配線基板４０は、コア絶縁板２２とコア導体層２３とから成るコア基板２１の上下面にビルドアップ絶縁層２４とビルドアップ導体層２５とを積層して成る。この配線基板４０は、上面中央部に半導体素子Ｓが搭載されるとともに下面が外部の電気回路基板と接続するための接続面となっている。
【０００３】
コア絶縁板２２は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁板２２の厚みは１００〜１０００μｍ程度であり、コア基板２２の上面から下面にかけては直径が１００〜３００μｍ程度のスルーホール２６が形成されている。
【０００４】
コア導体層２３は、コア絶縁板２２の上下面およびスルーホール２６内に被着されており、例えば厚みが５〜２５μｍ程度の銅箔や銅めっき層等の良導電性の金属材料から成る。コア導体層２３は、コア基板２１を挟んだ上下のビルドアップ導体層２５を電気的に接続し、スルーホール２６に被着されたコア導体層２３の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂２７で充填されている。
【０００５】
ビルドアップ絶縁層２４は、エポキシ樹脂等の熱硬化性樹脂から成る。ビルドアップ絶縁層２４の厚みは１０〜５０μｍ程度であり、その上面から下面にかけては直径が５０〜１００μｍ程度のビアホール２８が形成されている。
【０００６】
ビルドアップ導体層２５は、ビルドアップ絶縁層２４の表面およびビアホール２８内に被着されており、厚みが５〜２５μｍ程度の銅めっき層等の良導電性の金属材料から成る。上面側のビルドアップ絶縁層２４に被着されたビルドアップ導体層２５の一部は、半導体素子Ｓの電極端子Ｔに電気的に接続される円形の半導体素子接続パッド２９を形成している。これらの半導体素子接続パッド２９は、半導体素子Ｓの電極端子Ｔに対応して例えば格子状の並びに形成されている。また、下面側のビルドアップ絶縁層２４上に被着されたビルドアップ導体層２５一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド３０を形成している。これらの外部接続パッド３０は例えば格子状の並びに複数並んで形成されている。
【０００７】
さらに、上面側および下面側のビルドアップ絶縁層２４およびビルドアップ導体層２５の表面にはソルダーレジスト層３１が被着されている。ソルダーレジスト層３１は、エポキシ樹脂等の熱硬化性樹脂から成り、１０〜３０μｍ程度の厚みである。ソルダーレジスト層３１には、半導体素子接続パッド２９や外部接続パッド３０を露出させる開口部３１ａや３１ｂが形成されており、それにより半導体素子接続パッド２９や外部接続パッド３０が画定されている。
【０００８】
またさらに、ソルダーレジスト層３１から露出した半導体素子接続パッド２９には、半田バンプ３２が溶着されている。半田バンプ３２は、例えば錫−銀−銅合金等の錫を含有する低融点金属から成り、半導体素子接続パッド２９に応じた直径を有しているとともに、ソルダーレジスト層３１から１０〜１００μｍ程度突出する高さを有している。
【０００９】
そして、この配線基板４０によれば、図７（ａ）に示すように、半導体素子接続パッド２９に溶着させた半田バンプ３２上に半導体素子Ｓの電極端子Ｔを押し付けるとともに半田バンプ３２の融点以上の温度に加熱して、図７（ｂ）に示すように、半導体素子Ｓの電極端子Ｔと半田バンプ３２とを一体化させ、しかる後、常温まで冷却することによって半導体素子Ｓの電極端子Ｔと半導体素子接続パッド２９とが電気的に接続される。
【００１０】
しかしながら、従来の配線基板４０においては、図７（ｂ）に矢印Ａで示すように、半導体素子Ｓの電極端子Ｔと半田バンプ３２とが互いに十分に一体化せずに両者間の電気的接続が良好に行なわれない接続不良が稀に発生することがあった。本発明者の解析によると、このような接続不良は、半導体素子接続パッド２９のうち、スルーホール２６の直上に位置する半導体素子接続パッド２９に発生することが分かった。これは、以下の理由によると推察される。すなわち、スルーホール２６は孔埋め樹脂２８で充填されているものの、孔埋め樹脂２８の端面は必ずしも完全な平坦面ではなく、上面側に僅かに出っ張っていたり、下面側に僅かに凹んでいたりする。そのため、スルーホール２６の直上に位置する半導体素子接続パッド２９に溶着された半田バンプ３２に半導体素子Ｓの電極端子Ｔを押し付けた際に、両者が弱く当接する場合がある。加えて、スルーホール２６は、その内壁にコア導体層２３が被着されており、そのためコア基板２１における他の部分よりも熱容量が大きい。すると、半導体素子接続パッド２９に溶着させた半田バンプ３２上に半導体素子Ｓの電極端子Ｔを押し付けるとともに半田バンプ３２の融点以上の温度に加熱したときに、スルーホール２６の熱容量が大きい分だけ、その直上に位置する半導体素子接続パッド２６に溶着された半田バンプ３２の温度が上がるのに時間を要してその半田バンプ３２の溶融が遅くなってしまう。このとき、半導体素子Ｓの電極端子Ｔと半田バンプ３２との当接が弱いと、両者が良好に濡れることができずに接続不良が発生してしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−３１９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明の配線基板は、上面から下面にかけて貫通する複数のスルーホールを有するコア絶縁板の上下面および前記スルーホールの内壁にコア導体層を被着して成るコア基板と、該コア基板の上下面に被着されたビルドアップ絶縁層と、該ビルドアップ絶縁層の表面に被着されたビルドアップ導体層と、前記ビルドアップ絶縁層およびビルドアップ導体層の上に被着されており、前記ビルドアップ導体層の一部を半導体素子接続パッドとして露出させる複数の開口部を有するソルダーレジスト層と、前記半導体素子接続パッドに溶着された半田バンプとを具備して成る配線基板であって、前記半導体素子接続パッドは、前記スルーホールの直上に位置する第１の半導体素子接続パッドと、前記スルーホールの直上に位置しない第２の半導体素子接続パッドとを含み、前記第１の半導体素子接続パッドに溶着された半田バンプの高さが前記第２の半導体素子接続パッドに溶着された半田バンプの高さよりも高いことを特徴とするものである。
【発明の効果】
【００１４】
本発明の配線基板によれば、スルーホールの直上に位置する第１の半導体素子接続パッドに溶着された半田バンプの高さが、スルーホールの直上に位置しない第２の半導体素子接続パッドに溶着された半田バンプの高さよりも高いことから、半導体素子の電極端子を半導体素子接続パッドに溶着された半田バンプに押し付けた際に、スルーホールの直上に位置する第１の半導体素子接続パッドに溶着された半田バンプと半導体素子の電極端子とが強く当接される。したがって、スルーホールの直上に位置する第１の半導体素子接続パッドに溶着された半田バンプの溶融が遅れたとしても、両者が良好に濡れて半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板において、半導体素子を搭載する方法を説明するための概略断面図である。
【図３】図３は、図１に示す配線基板において、半導体素子を搭載する方法を説明するための図２に続く概略断面図である。
【図４】図４は、図１に示す配線基板に半田バンプを溶着させる方法を説明するための概略断面図である。
【図５】図５は、図１に示す配線基板に半田バンプを溶着させる方法を説明するための図４に続く概略断面図である。
【図６】図６は、従来の配線基板を示す概略断面図である。
【図７】図７（ａ），（ｂ）は、図６に示す配線基板において、半導体素子を搭載する方法を説明するための概略断面図である。
【発明を実施するための形態】
【００１６】
次に、本発明の配線基板における実施形態の一例を添付の図１〜図５を基にして説明する。図１は、ビルドアップ法により形成された本例の配線基板２０を示す概略断面図である。図１に示すように、本例の配線基板２０は、コア絶縁板２とコア導体層３とから成るコア基板１の上下面にビルドアップ絶縁層４とビルドアップ導体層５とを積層して成る。この配線基板２０は、上面中央部に半導体素子Ｓが搭載されるとともに下面が外部の電気回路基板と接続するための接続面となっている。
【００１７】
コア絶縁板２は、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁板２の厚みは１００〜１０００μｍ程度であり、コア絶縁板２の上面から下面にかけては直径が１００〜３００μｍ程度のスルーホール６が形成されている。
【００１８】
コア導体層３は、コア絶縁板２の上下面およびスルーホール６内に被着されており、例えば厚みが５〜２５μｍ程度の銅箔や銅めっき層等の良導電性の金属材料から成る。コア導体層３は、コア基板１を挟んだ上下のビルドアップ導体層５を電気的に接続し、コア導体層３が被着されたスルーホール６の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂７で充填されている。
【００１９】
このようなコア絶縁板２とコア導体層３とから成るコア基板１は、例えば以下のようにして形成される。まず、ガラスクロスに熱硬化性樹脂を含浸させた絶縁板の上下両面に厚みが５〜３５μｍ程度の銅箔が被着された両面銅張板を準備する。次に、両面銅張板にドリル加工やレーザ加工によりスルーホール６を穿孔する。次に、スルーホール６内をデスミア処理した後、スルーホール６内および上下の銅箔表面に無電解銅めっき層および電解銅めっき層を順次被着させる。無電解銅めっき層の厚みは０．１〜１μｍ程度、電解銅めっき層の厚みは５〜２５μｍ程度とする。次に、電解銅めっき層が施されたスルーホール６の内部に孔埋め樹脂７を充填する。孔埋め樹脂７の充填は、ペースト状の熱硬化性樹脂をスクリーン印刷法によりスルーホール６内に充填した後、それを熱硬化させることにより行なう。充填された孔埋め樹脂７は、その上下端を上下面の銅めっき層とともに研磨により平坦化する。次に、平坦化された孔埋め樹脂７の上下端面および上下面の銅めっき層上に無電解銅めっき層および電解銅めっき層を順次被着する。無電解銅めっき層の厚みは０．１〜１μｍ程度、電解銅めっき層の厚みは５〜２５μｍ程度とする。最後に、銅箔およびその上の銅めっき層を周知のサブトラクティブ法によりパターン加工してコア導体層３を得る。
【００２０】
ビルドアップ絶縁層４は、エポキシ樹脂等の熱硬化性樹脂を含む絶縁材料から成る。ビルドアップ絶縁層４の厚みは１０〜５０μｍ程度であり、その上面から下面にかけては直径が５０〜１００μｍ程度のビアホール８が形成されている。このようなビルドアップ絶縁層４は、例えば以下のようにして形成される。まず、コア基板１の上下面に熱硬化性の樹脂フィルムを積層する。積層には真空プレス機を用いる。樹脂フィルムは、未硬化の熱硬化性樹脂成分と無機絶縁フィラーとを含んでいる。最後に、樹脂フィルムを熱硬化させた後、その表面からレーザ加工施してビアホール８を穿孔する。なお、ビアホール８を穿孔した後は、必要に応じてデスミア処理やソフトエッチング処理を施す。
【００２１】
ビルドアップ導体層５は、ビルドアップ絶縁層４の表面およびビアホール８内に被着されており、厚みが５〜２５μｍ程度の銅めっき層等の良導電性の金属材料から成る。上面側のビルドアップ絶縁層４に被着されたビルドアップ導体層５の一部は、半導体素子Ｓの電極端子Ｔに電気的に接続される円形の半導体素子接続パッド９を形成している。これらの半導体素子接続パッド９は、半導体素子Ｓの電極端子Ｔに対応した格子状の並びに形成されている。また、下面側のビルドアップ絶縁層４上に被着されたビルドアップ導体層５一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０を形成している。これら外部接続パッド１０は格子状の並びに複数並んで形成されている。
【００２２】
このようなビルドアップ導体層５は、以下のようにして形成される。まず、ビルドアップ絶縁層４の表面およびビアホール８内に、無電解銅めっき層を被着させる。無電解銅めっき層の厚みは０．１〜１μｍ程度とする。次に、無電解銅めっき層の上に、ビルドアップ導体層５のパターンに対応した開口部を有するめっきレジスト層を被着する。めっきレジスト層は感光性を有する熱硬化性の樹脂フィルムを無電解めっき層上に貼着するとともに周知のフォトリソグラフィ技術を採用して所定のパターンに露光および現像することにより形成する。次にめっきレジスト層の開口内に露出する無電解銅めっき層の上に電解銅めっき層を被着する。電解銅めっき層の厚みは、５〜２５μｍ程度とする。最後に、めっきレジスト層を剥離除去した後、電解銅めっき層から露出する無電解銅めっき層をエッチング除去する。
【００２３】
さらに、上面側および下面側のビルドアップ絶縁層４およびビルドアップ導体層５の表面にはソルダーレジスト層１１が被着されている。ソルダーレジスト層１１は、エポキシ樹脂等の熱硬化性樹脂から成り、１０〜３０μｍ程度の厚みである。ソルダーレジスト層１１には、半導体素子接続パッド９や外部接続パッド１０を露出させる開口部１１ａや１１ｂが形成されており、それにより半導体素子接続パッド９や外部接続パッド１０が画定されている。
【００２４】
このようなソルダーレジスト層１１は、以下のようにして形成される。先ず、表層のビルドアップ絶縁層４およびビルドアップ導体層５の上に感光性を有する未硬化の樹脂層を積層する。樹脂層の積層には、感光性の樹脂ペーストを印刷するとともに乾燥させる方法や感光性の樹脂フィルムを真空プレスにより積層する方法がある。次に、積層された樹脂層をフォトリソグラフィ技術を採用して所定のパターンに露光および現像することによって、開口部１１ａ，１１ｂを形成する。最後に、開口部１１ａ，１１ｂが形成された樹脂層を熱硬化および紫外線硬化させる。
【００２５】
またさらに、ソルダーレジスト層１１から露出した半導体素子接続パッド９には、半田バンプ１２が溶着されている。半田バンプ１２は、例えば錫−銀−銅合金等の錫を含有する低融点金属から成り、半導体素子接続パッド９に応じた直径を有しているとともに、ソルダーレジスト層１１から１０〜１００μｍ程度突出する高さを有している。
【００２６】
そして、この配線基板２０によれば、図２に示すように、半導体素子接続パッド９に溶着させた半田バンプ１２上に半導体素子Ｓの電極端子Ｔを押し付けるとともに半田バンプ１２の融点以上の温度に加熱して、図３に示すように、半導体素子Ｓの電極端子Ｔと半田バンプ１２とを一体化させ、しかる後、常温まで冷却することによって半導体素子Ｓの電極端子Ｔと半導体素子接続パッド９とが電気的に接続される。
【００２７】
なお、本例の配線基板２０においては、図１に示すように、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くなっており、そのことが重要である。このように、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも高くなっていることから、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド９に溶着された半田バンプ１２に押し付けた際に、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２と半導体素子Ｓの電極端子Ｔとが強く当接される。したがって、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の溶融が遅れたとしても、両者が良好に濡れて半導体素子Ｓの電極端子Ｔと半導体素子接続パッド９とを半田バンプ１２を介して良好に接続することが可能な配線基板２０を提供することができる。
【００２８】
なお、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５μｍ未満高い場合、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド９に溶着された半田バンプ１２に押し付けた際に、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２と半導体素子Ｓの電極端子Ｔとが強く当接されずに、両者の間に接続不良が発生する危険性が大きくなり、逆に１５μｍを超えて高い場合、そのような高さの違いのある半田バンプ１２を安定かつ容易に形成することが困難となる。したがって、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１は、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くなっていることが好ましい。
【００２９】
ところで、このようにスルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１を、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くするには、例えば図４に示すように、スルーホール６の直上に位置する半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ１を、スルーホール６の直上に位置しない半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ２よりも１〜１５μｍ小さくしておくとともに、図５に示すように、これらの半導体素子接続パッド９上に同じ直径を有する半田ボールＢを搭載し、これを半田ボールＢの融点以上の温度に加熱して半田ボールＢを溶融させる方法が採用される。
【００３０】
このとき、スルーホール６の直上に位置する半導体素子接続パッド９においては、これを露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ１が、スルーホール６の直上に位置しない半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ２よりも小さいことから、同じ直径の半田ボールＢを載置して溶融させた場合、その分高さの高い半田バンプ１２が形成される。
【００３１】
なお、本発明は上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の例では、スルーホール６の直上に位置する半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ１を、スルーホール６の直上に位置しない半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ２よりも１〜１５μｍ小さくしておくとともにこれらの半導体素子接続パッド９上に同じ直径を有する半田ボールＢを搭載し、これを半田ボールＢの融点以上の温度に加熱して半田ボールＢを溶融させることによりスルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１を、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くしたが、半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部の直径を全て同じとしておくとともに、スルーホール６の直上に位置する半導体素子接続パッド９に溶着される半田バンプ１２の体積をスルーホール６の直上に位置しない半導体素子接続パッド９に溶着される半田バンプ１２の体積よりも大きいものとすることにより、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１を、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くしてもよい。
【符号の説明】
【００３２】
１ コア基板
２ コア絶縁板
３ コア導体層
４ ビルドアップ絶縁層
５ ビルドアップ導体層
６ スルーホール
９ 半導体素子接続パッド
１１ ソルダーレジスト層
１１ａ 開口部
１２ 半田バンプ
２０ 配線基板
Ｓ 半導体素子
Ｔ 電極端子
【技術分野】
【０００１】
本発明は、半導体集積回路素子などの半導体素子を搭載するための配線基板に関するものである。
【背景技術】
【０００２】
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図６はビルドアップ法により形成された従来の配線基板４０を示す概略断面図である。図６に示すように、従来の配線基板４０は、コア絶縁板２２とコア導体層２３とから成るコア基板２１の上下面にビルドアップ絶縁層２４とビルドアップ導体層２５とを積層して成る。この配線基板４０は、上面中央部に半導体素子Ｓが搭載されるとともに下面が外部の電気回路基板と接続するための接続面となっている。
【０００３】
コア絶縁板２２は、例えばガラスクロスにエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁板２２の厚みは１００〜１０００μｍ程度であり、コア基板２２の上面から下面にかけては直径が１００〜３００μｍ程度のスルーホール２６が形成されている。
【０００４】
コア導体層２３は、コア絶縁板２２の上下面およびスルーホール２６内に被着されており、例えば厚みが５〜２５μｍ程度の銅箔や銅めっき層等の良導電性の金属材料から成る。コア導体層２３は、コア基板２１を挟んだ上下のビルドアップ導体層２５を電気的に接続し、スルーホール２６に被着されたコア導体層２３の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂２７で充填されている。
【０００５】
ビルドアップ絶縁層２４は、エポキシ樹脂等の熱硬化性樹脂から成る。ビルドアップ絶縁層２４の厚みは１０〜５０μｍ程度であり、その上面から下面にかけては直径が５０〜１００μｍ程度のビアホール２８が形成されている。
【０００６】
ビルドアップ導体層２５は、ビルドアップ絶縁層２４の表面およびビアホール２８内に被着されており、厚みが５〜２５μｍ程度の銅めっき層等の良導電性の金属材料から成る。上面側のビルドアップ絶縁層２４に被着されたビルドアップ導体層２５の一部は、半導体素子Ｓの電極端子Ｔに電気的に接続される円形の半導体素子接続パッド２９を形成している。これらの半導体素子接続パッド２９は、半導体素子Ｓの電極端子Ｔに対応して例えば格子状の並びに形成されている。また、下面側のビルドアップ絶縁層２４上に被着されたビルドアップ導体層２５一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド３０を形成している。これらの外部接続パッド３０は例えば格子状の並びに複数並んで形成されている。
【０００７】
さらに、上面側および下面側のビルドアップ絶縁層２４およびビルドアップ導体層２５の表面にはソルダーレジスト層３１が被着されている。ソルダーレジスト層３１は、エポキシ樹脂等の熱硬化性樹脂から成り、１０〜３０μｍ程度の厚みである。ソルダーレジスト層３１には、半導体素子接続パッド２９や外部接続パッド３０を露出させる開口部３１ａや３１ｂが形成されており、それにより半導体素子接続パッド２９や外部接続パッド３０が画定されている。
【０００８】
またさらに、ソルダーレジスト層３１から露出した半導体素子接続パッド２９には、半田バンプ３２が溶着されている。半田バンプ３２は、例えば錫−銀−銅合金等の錫を含有する低融点金属から成り、半導体素子接続パッド２９に応じた直径を有しているとともに、ソルダーレジスト層３１から１０〜１００μｍ程度突出する高さを有している。
【０００９】
そして、この配線基板４０によれば、図７（ａ）に示すように、半導体素子接続パッド２９に溶着させた半田バンプ３２上に半導体素子Ｓの電極端子Ｔを押し付けるとともに半田バンプ３２の融点以上の温度に加熱して、図７（ｂ）に示すように、半導体素子Ｓの電極端子Ｔと半田バンプ３２とを一体化させ、しかる後、常温まで冷却することによって半導体素子Ｓの電極端子Ｔと半導体素子接続パッド２９とが電気的に接続される。
【００１０】
しかしながら、従来の配線基板４０においては、図７（ｂ）に矢印Ａで示すように、半導体素子Ｓの電極端子Ｔと半田バンプ３２とが互いに十分に一体化せずに両者間の電気的接続が良好に行なわれない接続不良が稀に発生することがあった。本発明者の解析によると、このような接続不良は、半導体素子接続パッド２９のうち、スルーホール２６の直上に位置する半導体素子接続パッド２９に発生することが分かった。これは、以下の理由によると推察される。すなわち、スルーホール２６は孔埋め樹脂２８で充填されているものの、孔埋め樹脂２８の端面は必ずしも完全な平坦面ではなく、上面側に僅かに出っ張っていたり、下面側に僅かに凹んでいたりする。そのため、スルーホール２６の直上に位置する半導体素子接続パッド２９に溶着された半田バンプ３２に半導体素子Ｓの電極端子Ｔを押し付けた際に、両者が弱く当接する場合がある。加えて、スルーホール２６は、その内壁にコア導体層２３が被着されており、そのためコア基板２１における他の部分よりも熱容量が大きい。すると、半導体素子接続パッド２９に溶着させた半田バンプ３２上に半導体素子Ｓの電極端子Ｔを押し付けるとともに半田バンプ３２の融点以上の温度に加熱したときに、スルーホール２６の熱容量が大きい分だけ、その直上に位置する半導体素子接続パッド２６に溶着された半田バンプ３２の温度が上がるのに時間を要してその半田バンプ３２の溶融が遅くなってしまう。このとき、半導体素子Ｓの電極端子Ｔと半田バンプ３２との当接が弱いと、両者が良好に濡れることができずに接続不良が発生してしまう。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】特開２００４−３１９９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１２】
本発明は、半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明の配線基板は、上面から下面にかけて貫通する複数のスルーホールを有するコア絶縁板の上下面および前記スルーホールの内壁にコア導体層を被着して成るコア基板と、該コア基板の上下面に被着されたビルドアップ絶縁層と、該ビルドアップ絶縁層の表面に被着されたビルドアップ導体層と、前記ビルドアップ絶縁層およびビルドアップ導体層の上に被着されており、前記ビルドアップ導体層の一部を半導体素子接続パッドとして露出させる複数の開口部を有するソルダーレジスト層と、前記半導体素子接続パッドに溶着された半田バンプとを具備して成る配線基板であって、前記半導体素子接続パッドは、前記スルーホールの直上に位置する第１の半導体素子接続パッドと、前記スルーホールの直上に位置しない第２の半導体素子接続パッドとを含み、前記第１の半導体素子接続パッドに溶着された半田バンプの高さが前記第２の半導体素子接続パッドに溶着された半田バンプの高さよりも高いことを特徴とするものである。
【発明の効果】
【００１４】
本発明の配線基板によれば、スルーホールの直上に位置する第１の半導体素子接続パッドに溶着された半田バンプの高さが、スルーホールの直上に位置しない第２の半導体素子接続パッドに溶着された半田バンプの高さよりも高いことから、半導体素子の電極端子を半導体素子接続パッドに溶着された半田バンプに押し付けた際に、スルーホールの直上に位置する第１の半導体素子接続パッドに溶着された半田バンプと半導体素子の電極端子とが強く当接される。したがって、スルーホールの直上に位置する第１の半導体素子接続パッドに溶着された半田バンプの溶融が遅れたとしても、両者が良好に濡れて半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】図１は、本発明の配線基板の実施形態の一例を示す概略断面図である。
【図２】図２は、図１に示す配線基板において、半導体素子を搭載する方法を説明するための概略断面図である。
【図３】図３は、図１に示す配線基板において、半導体素子を搭載する方法を説明するための図２に続く概略断面図である。
【図４】図４は、図１に示す配線基板に半田バンプを溶着させる方法を説明するための概略断面図である。
【図５】図５は、図１に示す配線基板に半田バンプを溶着させる方法を説明するための図４に続く概略断面図である。
【図６】図６は、従来の配線基板を示す概略断面図である。
【図７】図７（ａ），（ｂ）は、図６に示す配線基板において、半導体素子を搭載する方法を説明するための概略断面図である。
【発明を実施するための形態】
【００１６】
次に、本発明の配線基板における実施形態の一例を添付の図１〜図５を基にして説明する。図１は、ビルドアップ法により形成された本例の配線基板２０を示す概略断面図である。図１に示すように、本例の配線基板２０は、コア絶縁板２とコア導体層３とから成るコア基板１の上下面にビルドアップ絶縁層４とビルドアップ導体層５とを積層して成る。この配線基板２０は、上面中央部に半導体素子Ｓが搭載されるとともに下面が外部の電気回路基板と接続するための接続面となっている。
【００１７】
コア絶縁板２は、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。コア絶縁板２の厚みは１００〜１０００μｍ程度であり、コア絶縁板２の上面から下面にかけては直径が１００〜３００μｍ程度のスルーホール６が形成されている。
【００１８】
コア導体層３は、コア絶縁板２の上下面およびスルーホール６内に被着されており、例えば厚みが５〜２５μｍ程度の銅箔や銅めっき層等の良導電性の金属材料から成る。コア導体層３は、コア基板１を挟んだ上下のビルドアップ導体層５を電気的に接続し、コア導体層３が被着されたスルーホール６の内部はエポキシ樹脂等の熱硬化性樹脂から成る孔埋め樹脂７で充填されている。
【００１９】
このようなコア絶縁板２とコア導体層３とから成るコア基板１は、例えば以下のようにして形成される。まず、ガラスクロスに熱硬化性樹脂を含浸させた絶縁板の上下両面に厚みが５〜３５μｍ程度の銅箔が被着された両面銅張板を準備する。次に、両面銅張板にドリル加工やレーザ加工によりスルーホール６を穿孔する。次に、スルーホール６内をデスミア処理した後、スルーホール６内および上下の銅箔表面に無電解銅めっき層および電解銅めっき層を順次被着させる。無電解銅めっき層の厚みは０．１〜１μｍ程度、電解銅めっき層の厚みは５〜２５μｍ程度とする。次に、電解銅めっき層が施されたスルーホール６の内部に孔埋め樹脂７を充填する。孔埋め樹脂７の充填は、ペースト状の熱硬化性樹脂をスクリーン印刷法によりスルーホール６内に充填した後、それを熱硬化させることにより行なう。充填された孔埋め樹脂７は、その上下端を上下面の銅めっき層とともに研磨により平坦化する。次に、平坦化された孔埋め樹脂７の上下端面および上下面の銅めっき層上に無電解銅めっき層および電解銅めっき層を順次被着する。無電解銅めっき層の厚みは０．１〜１μｍ程度、電解銅めっき層の厚みは５〜２５μｍ程度とする。最後に、銅箔およびその上の銅めっき層を周知のサブトラクティブ法によりパターン加工してコア導体層３を得る。
【００２０】
ビルドアップ絶縁層４は、エポキシ樹脂等の熱硬化性樹脂を含む絶縁材料から成る。ビルドアップ絶縁層４の厚みは１０〜５０μｍ程度であり、その上面から下面にかけては直径が５０〜１００μｍ程度のビアホール８が形成されている。このようなビルドアップ絶縁層４は、例えば以下のようにして形成される。まず、コア基板１の上下面に熱硬化性の樹脂フィルムを積層する。積層には真空プレス機を用いる。樹脂フィルムは、未硬化の熱硬化性樹脂成分と無機絶縁フィラーとを含んでいる。最後に、樹脂フィルムを熱硬化させた後、その表面からレーザ加工施してビアホール８を穿孔する。なお、ビアホール８を穿孔した後は、必要に応じてデスミア処理やソフトエッチング処理を施す。
【００２１】
ビルドアップ導体層５は、ビルドアップ絶縁層４の表面およびビアホール８内に被着されており、厚みが５〜２５μｍ程度の銅めっき層等の良導電性の金属材料から成る。上面側のビルドアップ絶縁層４に被着されたビルドアップ導体層５の一部は、半導体素子Ｓの電極端子Ｔに電気的に接続される円形の半導体素子接続パッド９を形成している。これらの半導体素子接続パッド９は、半導体素子Ｓの電極端子Ｔに対応した格子状の並びに形成されている。また、下面側のビルドアップ絶縁層４上に被着されたビルドアップ導体層５一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１０を形成している。これら外部接続パッド１０は格子状の並びに複数並んで形成されている。
【００２２】
このようなビルドアップ導体層５は、以下のようにして形成される。まず、ビルドアップ絶縁層４の表面およびビアホール８内に、無電解銅めっき層を被着させる。無電解銅めっき層の厚みは０．１〜１μｍ程度とする。次に、無電解銅めっき層の上に、ビルドアップ導体層５のパターンに対応した開口部を有するめっきレジスト層を被着する。めっきレジスト層は感光性を有する熱硬化性の樹脂フィルムを無電解めっき層上に貼着するとともに周知のフォトリソグラフィ技術を採用して所定のパターンに露光および現像することにより形成する。次にめっきレジスト層の開口内に露出する無電解銅めっき層の上に電解銅めっき層を被着する。電解銅めっき層の厚みは、５〜２５μｍ程度とする。最後に、めっきレジスト層を剥離除去した後、電解銅めっき層から露出する無電解銅めっき層をエッチング除去する。
【００２３】
さらに、上面側および下面側のビルドアップ絶縁層４およびビルドアップ導体層５の表面にはソルダーレジスト層１１が被着されている。ソルダーレジスト層１１は、エポキシ樹脂等の熱硬化性樹脂から成り、１０〜３０μｍ程度の厚みである。ソルダーレジスト層１１には、半導体素子接続パッド９や外部接続パッド１０を露出させる開口部１１ａや１１ｂが形成されており、それにより半導体素子接続パッド９や外部接続パッド１０が画定されている。
【００２４】
このようなソルダーレジスト層１１は、以下のようにして形成される。先ず、表層のビルドアップ絶縁層４およびビルドアップ導体層５の上に感光性を有する未硬化の樹脂層を積層する。樹脂層の積層には、感光性の樹脂ペーストを印刷するとともに乾燥させる方法や感光性の樹脂フィルムを真空プレスにより積層する方法がある。次に、積層された樹脂層をフォトリソグラフィ技術を採用して所定のパターンに露光および現像することによって、開口部１１ａ，１１ｂを形成する。最後に、開口部１１ａ，１１ｂが形成された樹脂層を熱硬化および紫外線硬化させる。
【００２５】
またさらに、ソルダーレジスト層１１から露出した半導体素子接続パッド９には、半田バンプ１２が溶着されている。半田バンプ１２は、例えば錫−銀−銅合金等の錫を含有する低融点金属から成り、半導体素子接続パッド９に応じた直径を有しているとともに、ソルダーレジスト層１１から１０〜１００μｍ程度突出する高さを有している。
【００２６】
そして、この配線基板２０によれば、図２に示すように、半導体素子接続パッド９に溶着させた半田バンプ１２上に半導体素子Ｓの電極端子Ｔを押し付けるとともに半田バンプ１２の融点以上の温度に加熱して、図３に示すように、半導体素子Ｓの電極端子Ｔと半田バンプ１２とを一体化させ、しかる後、常温まで冷却することによって半導体素子Ｓの電極端子Ｔと半導体素子接続パッド９とが電気的に接続される。
【００２７】
なお、本例の配線基板２０においては、図１に示すように、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くなっており、そのことが重要である。このように、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも高くなっていることから、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド９に溶着された半田バンプ１２に押し付けた際に、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２と半導体素子Ｓの電極端子Ｔとが強く当接される。したがって、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の溶融が遅れたとしても、両者が良好に濡れて半導体素子Ｓの電極端子Ｔと半導体素子接続パッド９とを半田バンプ１２を介して良好に接続することが可能な配線基板２０を提供することができる。
【００２８】
なお、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１が、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５μｍ未満高い場合、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド９に溶着された半田バンプ１２に押し付けた際に、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２と半導体素子Ｓの電極端子Ｔとが強く当接されずに、両者の間に接続不良が発生する危険性が大きくなり、逆に１５μｍを超えて高い場合、そのような高さの違いのある半田バンプ１２を安定かつ容易に形成することが困難となる。したがって、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１は、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くなっていることが好ましい。
【００２９】
ところで、このようにスルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１を、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くするには、例えば図４に示すように、スルーホール６の直上に位置する半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ１を、スルーホール６の直上に位置しない半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ２よりも１〜１５μｍ小さくしておくとともに、図５に示すように、これらの半導体素子接続パッド９上に同じ直径を有する半田ボールＢを搭載し、これを半田ボールＢの融点以上の温度に加熱して半田ボールＢを溶融させる方法が採用される。
【００３０】
このとき、スルーホール６の直上に位置する半導体素子接続パッド９においては、これを露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ１が、スルーホール６の直上に位置しない半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ２よりも小さいことから、同じ直径の半田ボールＢを載置して溶融させた場合、その分高さの高い半田バンプ１２が形成される。
【００３１】
なお、本発明は上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能であり、例えば上述の例では、スルーホール６の直上に位置する半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ１を、スルーホール６の直上に位置しない半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部１１ａの直径Ｄ２よりも１〜１５μｍ小さくしておくとともにこれらの半導体素子接続パッド９上に同じ直径を有する半田ボールＢを搭載し、これを半田ボールＢの融点以上の温度に加熱して半田ボールＢを溶融させることによりスルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１を、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くしたが、半導体素子接続パッド９を露出させるソルダーレジスト層１１の開口部の直径を全て同じとしておくとともに、スルーホール６の直上に位置する半導体素子接続パッド９に溶着される半田バンプ１２の体積をスルーホール６の直上に位置しない半導体素子接続パッド９に溶着される半田バンプ１２の体積よりも大きいものとすることにより、スルーホール６の直上に位置する半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ１を、スルーホール６の直上に位置しない半導体素子接続パッド９に溶着された半田バンプ１２の高さＨ２よりも５〜１５μｍ程度高くしてもよい。
【符号の説明】
【００３２】
１ コア基板
２ コア絶縁板
３ コア導体層
４ ビルドアップ絶縁層
５ ビルドアップ導体層
６ スルーホール
９ 半導体素子接続パッド
１１ ソルダーレジスト層
１１ａ 開口部
１２ 半田バンプ
２０ 配線基板
Ｓ 半導体素子
Ｔ 電極端子
【特許請求の範囲】
【請求項１】
上面から下面にかけて貫通する複数のスルーホールを有するコア絶縁板の上下面および前記スルーホールの内壁にコア導体層を被着して成るコア基板と、該コア基板の上下面に被着されたビルドアップ絶縁層と、該ビルドアップ絶縁層の表面に被着されたビルドアップ導体層と、前記ビルドアップ絶縁層およびビルドアップ導体層の上に被着されており、前記ビルドアップ導体層の一部を半導体素子接続パッドとして露出させる複数の開口部を有するソルダーレジスト層と、前記半導体素子接続パッドに溶着された半田バンプとを具備して成る配線基板であって、前記半導体素子接続パッドは、前記スルーホールの直上に位置する第１の半導体素子接続パッドと、前記スルーホールの直上に位置しない第２の半導体素子接続パッドとを含み、前記第１の半導体素子接続パッドに溶着された前記半田バンプの高さが前記第２の半導体素子接続パッドに溶着された前記半田バンプの高さよりも高いことを特徴とする配線基板。
【請求項２】
前記第１の半導体素子接続パッドに溶着された半田バンプの体積と前記第２の半導体素子接続パッドに溶着された半田バンプの体積が同じであり、前記第１の半導体素子接続パッドを露出させる前記開口部の直径が、前記第２の半導体素子接続パッドを露出させる前記開口部の直径よりも小さいことを特徴とする請求項１記載の配線基板。
【請求項１】
上面から下面にかけて貫通する複数のスルーホールを有するコア絶縁板の上下面および前記スルーホールの内壁にコア導体層を被着して成るコア基板と、該コア基板の上下面に被着されたビルドアップ絶縁層と、該ビルドアップ絶縁層の表面に被着されたビルドアップ導体層と、前記ビルドアップ絶縁層およびビルドアップ導体層の上に被着されており、前記ビルドアップ導体層の一部を半導体素子接続パッドとして露出させる複数の開口部を有するソルダーレジスト層と、前記半導体素子接続パッドに溶着された半田バンプとを具備して成る配線基板であって、前記半導体素子接続パッドは、前記スルーホールの直上に位置する第１の半導体素子接続パッドと、前記スルーホールの直上に位置しない第２の半導体素子接続パッドとを含み、前記第１の半導体素子接続パッドに溶着された前記半田バンプの高さが前記第２の半導体素子接続パッドに溶着された前記半田バンプの高さよりも高いことを特徴とする配線基板。
【請求項２】
前記第１の半導体素子接続パッドに溶着された半田バンプの体積と前記第２の半導体素子接続パッドに溶着された半田バンプの体積が同じであり、前記第１の半導体素子接続パッドを露出させる前記開口部の直径が、前記第２の半導体素子接続パッドを露出させる前記開口部の直径よりも小さいことを特徴とする請求項１記載の配線基板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１３−４５８２０（Ｐ２０１３−４５８２０Ａ）
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願番号】特願２０１１−１８１１９４（Ｐ２０１１−１８１１９４）
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（３０４０２４８９８）京セラＳＬＣテクノロジー株式会社 (213)
【Ｆターム（参考）】
【公開日】平成２５年３月４日（２０１３．３．４）
【国際特許分類】
【出願日】平成２３年８月２３日（２０１１．８．２３）
【出願人】（３０４０２４８９８）京セラＳＬＣテクノロジー株式会社 (213)
【Ｆターム（参考）】
[ Back to top ]