集積回路装置、電気光学装置及び電子機器
【課題】シリアルバスの不要電磁輻射を抑制できる集積回路装置、電気光学装置及び電子機器を提供すること。
【解決手段】本発明は、シリアルバスを介して差動信号を受信するレシーバ回路42と、差動信号が入力される第1、第2の端子DP、DMと、第1、第2のガード用端子G1、G2と、ガード補強用端子GVSS1、GVSS2を含む。高速シリアルインターフェースモードにおいて、ガード用端子G1が配線基板に形成された第1の配線GF1によってガード補強用端子GVSS1に接続され、ガード用端子G2が配線基板に形成された第2の配線GF2によってガード補強用端子GVSS2に接続される。
【解決手段】本発明は、シリアルバスを介して差動信号を受信するレシーバ回路42と、差動信号が入力される第1、第2の端子DP、DMと、第1、第2のガード用端子G1、G2と、ガード補強用端子GVSS1、GVSS2を含む。高速シリアルインターフェースモードにおいて、ガード用端子G1が配線基板に形成された第1の配線GF1によってガード補強用端子GVSS1に接続され、ガード用端子G2が配線基板に形成された第2の配線GF2によってガード補強用端子GVSS2に接続される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、集積回路装置、電気光学装置及び電子機器等に関する。
【背景技術】
【0002】
近年、LSI間の通信手段としてLVDS(Low Voltage Differential Signaling)などの高速シリアルインターフェースが注目されている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。
【0003】
一般的なプロジェクタ(投写型表示装置)は、表示する画像の処理等を行う基板部分と、液晶パネル(電気光学パネル)、光源、レンズ等が設けられる光学系部分により構成される。そして、基板部分からはホストプロセッサによって画像データが送信され、光学系部分において表示ドライバ(ドライバ)がその画像データ受信して液晶パネルを駆動する。このようなデータ転送において高速シリアルインターフェースを用いれば、高精細な画像表示に対応した高速な通信を行うことができる。
【0004】
しかし、高速シリアルインターフェースでは、差動信号を用いてはいても高速のデータ転送であるため、シリアルバスから不要電磁輻射(EMIノイズ)が発生するという課題があった。特に基板と光学系のように分離された構成部分間では、送信側と受信側が離れているため不要電磁輻射が顕著になりやすい。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の幾つかの態様によれば、シリアルバスの不要電磁輻射を抑制できる集積回路装置、電気光学装置及び電子機器を提供できる。
【課題を解決するための手段】
【0006】
本発明は、シリアルバスを介して差動信号を受信するレシーバ回路を有する高速シリアルインターフェース回路と、前記差動信号を構成する第1の信号が入力される第1の端子と、前記差動信号を構成する第2の信号が入力される第2の端子と、第1、第2のガード用端子と、少なくとも1つのガード補強用端子とを含み、高速シリアルインターフェースモードにおいて、前記第1のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第1の配線によって接続され、前記第2のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第2の配線によって接続されることを特徴とする集積回路装置に関係する。
【0007】
本発明によれば、高速シリアルインターフェースモードにおいて、ガード補強用端子を用いてガード線をグランド配線に接続できる。これにより、ガード線とグランド電圧の間の抵抗値を小さくでき、不要電磁輻射の増大を防止することができる。また、ガード補強用端子とガード線の接続、非接続を切り替えることで、インターフェース切り替えを実現できる。
【0008】
また本発明では、前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、前記第1、第2の端子と前記第1、第2のガード用端子は第1の方向に沿って配置され、前記第1のガード補強用端子は、前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、前記第2のガード補強用端子は、前記第2のガード用端子の前記第2の方向に配置されてもよい。
【0009】
このようにして、ガード補強用端子を配置できる。この場合、配線基板上のガード線をガード用端子からガード補強用端子まで延長するだけで、ガード線とガード補強用端子を接続可能にできる。
【0010】
また本発明では、前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、低電圧側の電源電圧が供給される低電圧側電源端子と、前記第1、第2のガード補強用端子と前記低電圧側電源端子とを接続する接続線とを含んでもよい。
【0011】
これにより、ガード補強用端子と低電圧側電源端子を接続されるため、ガード補強用端子を介してガード線をグランド配線に接続できる。
【0012】
また本発明では、前記第1、第2の端子と前記第1、第2のガード用端子は、第1の方向に沿って配置され、前記第1のガード補強用端子は、前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、前記第2のガード補強用端子は、前記第2のガード用端子の前記第2の方向に配置され、前記接続線は、前記低電圧側電源端子と前記第1のガード補強用端子とを接続する第1の接続線と、前記第1のガード補強用端子と前記第2のガード補強用端子とを接続する第2の接続線とを有し、前記第2の接続線は、前記第1の方向に沿って配線されてもよい。
【0013】
これにより、ガード補強用端子と低電圧側電源端子を最短距離で接続できる。
【0014】
また本発明では、前記レシーバ回路は、前記第1、第2のガード補強用端子の間に配置されてもよい。
【0015】
本発明によれば、差動信号を構成する2つの信号を、等距離かつ短い距離の配線でレシーバ回路に入力できる。これにより、レシーバ回路のアナログ特性を改善できる。また、レシーバ回路をコンパクトに配置できる。
【0016】
また本発明では、前記レシーバ回路用のガードリングの金属層により前記接続線が形成されてもよい。
【0017】
これにより、接続線の配線領域を削減できる。
【0018】
また本発明では、前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、前記第1のガード用端子を介してパラレルインターフェース信号を入出力する第1のI/Oバッファと、前記第2のガード用端子を介してパラレルインターフェース信号を入出力する第2のI/Oバッファとを含み、高速シリアルインターフェースモードにおいて、前記第1、第2のI/Oバッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて低電圧側レベル又はハイインピーダンス状態に設定されてもよい。
【0019】
本発明によれば、高速シリアルインターフェースとパラレルインターフェースでI/Oバッファの出力を切り替えられるため、端子の共有を実現できる。また、本発明ではレシーバ回路用電源端子に供給される電圧を用いてインターフェース切り替えを行っている。これにより、端子や信号を追加することなくインターフェースの選択を実現できる。
【0020】
また本発明では、前記第1、第2のI/Oバッファは、入力バッファと、出力バッファと、論理回路とを有し、前記論理回路は、前記出力バッファの前段に設けられ、高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、前記出力バッファは、前記論理回路の前記固定レベルの信号が入力されたときに、前記低電位側レベルを出力してもよい。
【0021】
これにより、インターフェース切り替え可能なI/Oバッファを実現できる。
【0022】
また本発明では、前記第1、第2のI/Oバッファは、入力バッファと、出力バッファと、論理回路とを有し、前記論理回路は、高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、前記出力バッファの出力は、前記論理回路の前記固定レベルの信号に基づいて、前記ハイインピーダンス状態に設定されてもよい。
【0023】
このようにしても、インターフェース切り替え可能なI/Oバッファを実現できる。
【0024】
また本発明では、前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、前記第1の端子を介してパラレルインターフェース信号が入力される第1の入力バッファと、前記第1の端子を介してパラレルインターフェース信号が入力される第2の入力バッファとを含み、高速シリアルインターフェースモードにおいて、前記第1、第2の入力バッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力してもよい。
【0025】
本発明によれば、高速シリアルインターフェースモードにおいて、そのモードで使用されないパラレルインターフェース回路の後段のロジック回路に信号が入力されることがない。これにより、消費電流を削減できる。また、レシーバ回路用の電源電圧を用いることで、新たな制御用端子を設けることなく入力バッファを制御できる。
【0026】
また本発明では、前記レシーバ回路用の高電圧側の電源電圧と異なるロジック回路用の電源電圧で動作するインバータを含み、前記インバータには、前記レシーバ回路用電源端子に供給される前記レシーバ回路用の高電圧側の電源電圧が入力され、前記第1、第2の入力バッファは、前記インバータの出力により制御されてもよい。
【0027】
これにより、レシーバ回路用の電源電圧を用いて入力バッファを制御できる。
【0028】
また本発明では、パラレルインターフェースモード時に、前記レシーバ回路用電源端子に低電圧側の電源電圧が供給されてもよい。
【0029】
これにより、レシーバ回路用の電源電圧を用いてインターフェース切り替えを実現できる。
【0030】
また本発明は、上記のいずれかに記載の集積回路装置と、電気光学パネルと、配線基板とを含み、前記配線基板は、前記第1のガード用端子に接続される第1のガード用配線と、前記第2のガード用端子に接続される第2のガード用配線とを有し、高速シリアルインターフェースモードにおいて、前記第1のガード用配線が、前記第1のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第1のガード補強用端子とを接続し、前記第2のガード用配線が、前記第2のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第2のガード補強用端子とを接続することを特徴とする電気光学装置に関係する。
【0031】
本発明によれば、シリアルバスの不要電磁輻射の増大を抑制する電気光学装置を実現できる。
【0032】
また本発明は、上記に記載の電気光学装置を含むことを特徴とする電子機器に関係する。
【発明を実施するための最良の形態】
【0033】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【0034】
1.電気光学装置
図1に本実施形態の電気光学装置の構成例を示す。図1の構成例には、本実施形態の集積回路装置を適用することができる。例えば、この構成例はプロジェクタの表示部に使用されるものであり、コネクタCNでプロジェクタ内部の電子基板に接続される。ただし、本実施形態の集積回路装置は、他の電子機器、例えば携帯電話などの表示部にも適用することができる。
【0035】
図1に示す本実施形態の電気光学装置は、電気光学パネル400(表示パネル)、配線基板200、ドライバ100(集積回路装置)を含む。電気光学パネル400は、例えばTFTなどのアクティブマトリックス方式の液晶パネルで構成できる。また、アクティブマトリックス方式ではない液晶パネルや有機EL(Electro Luminescence)パネルでも構成することができる。配線基板200は、フレキシブル基板などのプリント基板を用いて構成することができ、電気光学パネル400やドライバ100の電源線や信号線などの配線が形成されている。ドライバ100は、配線基板200に実装されており、配線基板200に形成された配線を介して信号を受信し、電気光学パネル400を駆動する。
【0036】
具体的には、配線基板200には、ドライバ100に電源を供給する配線としてグランド配線VSF1(第2の電源配線)が配線され、ドライバ100の高速シリアルインターフェースに電源を供給する配線として電源配線VDF(第1の電源配線)が配線されている。グランド配線は複数設けることができ、図1の構成例ではVSF1とVSF2の2本が配線されている。また配線基板200には、ドライバ100に信号を伝送するための配線として第1の配線DPF、第2の配線DMF、第1のガード用配線GF1、第2のガード用配線GF2が配線されている。この配線DPFと配線DMFは、ガード用配線GF1とガード用配線GF2との間に配線される。
【0037】
ドライバ100は、例えば後述する図14の表示情報処理回路720と高速シリアルインターフェースを用いて通信を行う。このとき、ドライバ100は配線DPFとDMFを介して差動信号を受信し、ガード用配線GF1とGF2にはコネクタCNを介してプロジェクタの電子基板からグランド電圧(広義には固定電圧)が与えられる。
【0038】
またドライバ100は、パラレルインターフェースを用いて通信することもできる。このとき、ドライバ100のインターフェース回路は、I/Oバッファを含むことができ、配線GF1、DPF、DMF、GF2を介してCMOSレベルの信号を送受信することができる。
【0039】
ここで、高速シリアルインターフェースにおいて、配線DPFとDMFからは、差動信号の伝送にともなって不要電磁輻射が発生する。特に近年では伝送速度の高速化が進み、高速シリアルインターフェースの設計において不要電磁輻射の抑制が課題となっている。例えば、日本国内ではVCCIなどの規格が存在し、プロジェクタなどの電子機器はこのような規格を満たす必要がある。そのためには、高速シリアルインターフェースなどの不要電磁輻射の発生源を有効に対策する必要がある。
【0040】
そのため高速シリアルインターフェースのシリアルバスには、不要電磁輻射を抑制するためのガード線が設けられる。図1の構成例では、ガード用配線GF1とGF2がガード線に対応する。前述のようにガード用配線GF1とGF2はグランド電圧に固定されており、これによって配線DPFとDMFからの不要電磁輻射を吸収する。
【0041】
しかし、ガード線はプリント配線などの配線によって寄生抵抗を持つ。そのため、ガード線による不要電磁輻射の吸収が妨げられ、シリアルバスからの不要電磁輻射が増大してしまうという課題があった。
【0042】
ところで、ドライバ100をこれらの高速シリアルインターフェースとパラレルインターフェースの両方に対応させることで、必要な通信速度などに応じてインターフェースを選択可能にすることもできる。この場合、シリアルバス用の端子とCMOSレベル信号用の端子を共通して利用できれば、端子数や面積を削減することも可能となる。
【0043】
しかしながら端子を共有すると、シリアルバスのガード線を接続する端子にはパラレルインターフェースモードにおいてCMOSレベルの信号が入力されることになる。そのため高速シリアルインターフェースモードにおいてはガード線に不要電磁輻射対策をし、パラレルインターフェースモードにおいてはCMOSレベルの信号を入力できるようにするという課題もあった。
【0044】
2.インターフェース回路の端子配置
2.1.構成例
図2に上記課題を解決できる本実施形態の構成例を図示する。本実施形態は、レシーバ回路42、パラレルインターフェース回路60、第1の端子DP、第2の端子DM、第1のガード用端子G1、第2のガード用端子G2を含む。レシーバ回路42は、後に図11で説明する高速シリアルインターフェース回路40に含まれ、シリアルバスを介して差動信号を受信する。なお以下では簡単のためレシーバ回路42のみ図示している。そして、高速シリアルインターフェースモードにおいては、端子DP、DMに差動信号を構成する信号(第1、第2の信号)がレシーバ回路42に入力され、端子G1、G2がシリアルバスのガード線に接続される。一方パラレルインターフェースモードにおいては、端子DP、DM、G1、G2を介してパラレルインターフェース回路60にCMOSレベルの信号が入力される。
【0045】
また、本実施形態は少なくとも1つのガード補強用端子を含む。例えば図2に示すように、少なくとも1つのガード補強用端子として第1のガード補強用端子GVSS1、第2のガード補強用端子GVSS2を含むことができる。具体的には、端子DP、DM、G1、G2は第1の方向D1に沿って配置される。第1の方向D1に直交する方向を第2の方向D2とすれば、ガード補強用端子GVSS1、GVSS2はそれぞれガード用端子G1、G2の方向D2に配置される。
【0046】
さらに、本実施形態はグランド電圧(低電圧側の電源電圧)が供給されるグランド端子VSS(低電圧側電源端子)を含む。そして、ガード補強用端子GVSS1、GVSS2がグランド端子VSSと接続線によって接続されている。例えば接続線は、グランド端子VSSとガード補強用端子GVSS1を接続する第1の接続線L1及び、ガード補強用端子GVSS1とGVSS2を接続する第2の接続線L2によって構成できる。
【0047】
図3(A)、図3(B)を用いて本実施形態の接続例を説明する。図3(A)、図3(B)は、図2で説明した本実施形態の構成例を図1の集積回路装置100に適用した場合を示している。
【0048】
図3(A)に高速シリアルインターフェースモードにおける接続構成例を示す。図1で説明したように、配線基板200にはシリアルバスのガード線としてガード用配線GF1、GF2が形成され、コネクタCNを介してグランド電圧に固定されている。このガード用配線GF1(第1の配線)は、ガード用端子G1だけでなくガード補強用端子GVSS1にも接続されるように形成され、同様に、ガード用配線GF2(第2の配線)は、ガード用端子G2だけでなくガード補強用端子GVSS2にも接続されるように形成される。また、配線基板200の配線DPF、DMFは、端子DP、DMに接続される。そして、レシーバ回路42には端子DP、DMを介してシリアルバスの差動信号が入力される。このように、高速シリアルインターフェースモードにおいては、ガード用配線がガード補強用端子、接続線及びグランド端子を介してグランド配線に接続される。
【0049】
一方図3(B)にパラレルインターフェースモードにおける接続構成例を示す。パラレルインターフェースモードにおいては、ガード用配線GF1はガード用端子G1に接続されるように形成され、ガード補強用端子GVSS1には接続されない。同様に、ガード用配線GF2はガード用端子G2に接続されるように形成され、ガード補強用端子GVSS2には接続されない。そのため、ガード用配線GF1、GF2とグランド配線VSF1は接続されず、ガード用端子G1、G2にガード用配線GF1、GF2を介してCMOSレベルの信号を入力することができる。そして、パラレルインターフェース回路60に端子G1、G2、DP、DMを介してCMOSレベルの信号を入力できる。
【0050】
ところで、高速シリアルインターフェースにおいてはガード線が持つ寄生抵抗によって不要電磁輻射の吸収が妨げられ、不要電磁輻射が増大するという課題があった。
【0051】
この点本実施形態では、高速シリアルインターフェースモードにおいて、ガード補強用端子にガード線を接続することによってガード線をグランド配線に接続できる。そのため、ガード用のグランド電圧を電源用のグランド配線を用いて補強することができる。これにより、ガード線とグランド電圧の間の抵抗値を小さくでき、不要電磁輻射の増大を防止することができる。
【0052】
2.2.不要電磁輻射の抑制
図4を用いて不要電磁輻射の抑制について詳細に説明する。図4は本実施形態におけるシリアルバスを模式的に示しており、図3(A)の高速シリアルインターフェースモードにおいて使用した場合に対応する。ここで、レシーバ回路42は終端抵抗R、差動アンプ44によって構成することができ、端子DP、DMを介して終端抵抗Rの両端及び差動アンプ44に差動信号が入力される。
【0053】
図4に示す配線DPF、DMF、ガード用配線GF1、GF2、グランド配線VSF1は図1の配線基板200上の配線である。配線DPF、DMFは、線間容量と配線のインダクタンスによって伝送線路を形成する。図4ではこれを、線間容量CD、配線のインダクタンスL1、L2によって単純化して示している。この伝送線路の両側にはガード用配線GF1、GF2が配線され、CG1は配線GF1とDPFの間のカップリング容量を表し、CG2は配線GF2とDPFのカップリング容量を表す。ガード用配線GF1、GF2は、ガード補強用端子GVSS1、GVSS2及び接続線L1、L2を介してグランド配線VSF1に接続される。
【0054】
前述のように、ガード用配線GF1とGF2は図1のコネクタCNを介してグランド電圧に固定され、配線DPF、DMFからの不要電磁輻射を吸収するようになっている。この不要電磁輻射の吸収は、図4において差動信号がカップリング容量CG1、CG2を介してガード線に電圧ノイズとして伝達されることに置き換えて考えることができる。
【0055】
まずガード用配線GF1、GF2がグランド配線VSF1に接続されない場合を考えると、ガード用配線GF1、GF2に伝達された電圧ノイズは、コネクタCNを介してグランドに吸収されることになる。このとき、ガード用配線GF1、GF2がグランド電圧に保たれていれば、電圧ノイズは十分吸収されていることになり、差動信号が発生する不要電磁輻射はガード用配線GF1、GF2に十分吸収されていることになる。しかし、ガード用配線GF1、GF2には寄生抵抗RP1、RP2があるため、ガード用配線GF1、GF2での電圧ノイズの振幅が大きくなる。この場合、ガード用配線GF1、GF2がグランド電圧に保たれる場合に比べて、ガード用配線GF1、GF2が吸収する不要電磁輻射が減少し、結果的にシリアルバスから発生する不要電磁輻射が増大してしまう。
【0056】
この点、本実施形態では、ガード補強用端子GVSS1、GVSS2を設けたことにより、ガード用配線GF1、GF2をグランド配線VSF1に接続できる。これにより、ガード用配線GF1、GF2のグランドに対する抵抗値が減少し、電圧ノイズの振幅が小さくなる。例えば、図1の本実施形態においてグランド配線VSF1はガード用配線GF1、GF2よりも小さな配線抵抗の配線とすることもできる。この場合、ガード補強用端子GVSS1、GVSS2を用いてグランド配線VSF1に接続することにより、ガード用配線GF1、GF2のグランドに対する抵抗値を大幅に減少させることができる。これにより、ガード補強用端子GVSS1、GVSS2がない場合に比べて、ガード用配線GF1、GF2がより電圧ノイズを吸収することができ、シリアルバスから発生する不要電磁輻射を減少させることができる。
【0057】
より具体的には、接続線の抵抗値とグランド配線の抵抗値の合計がレシーバ回路42の終端抵抗Rの抵抗値より十分小さいことで、不要電磁輻射をより効果的に抑制できる。以下に理由を説明する。
【0058】
図4の終端抵抗Rの抵抗値は、差動信号を効率よく受信するために、配線DPFとDMFからなる伝送線路の特性インピーダンスZDと等しい抵抗値に設定されている。ここで、ガード用配線GF1と配線DPFも、カップリング容量CG1とインダクタンスL1によって伝送線路を構成しており、この特性インピーダンスをZG1とする。同様にガード用配線GF2と配線DMFも伝送線路を構成しており、特性インピーダンスをZG2とする。この特性インピーダンスZG1、ZG2は、ガード用配線GF1と配線DPFの線間距離及び、ガード用配線GF2と配線DMFの線間距離が、配線DPFとDMFの線間距離とほぼ等しく配線されるため、ZDにほぼ等しくなっている。そのため、特性インピーダンスZG1、ZG2は終端抵抗Rの抵抗値ともほぼ等しくなる。
【0059】
ここで、この特性インピーダンスZG1、ZG2の伝送線路には、それぞれ配線DPF、DMFから差動信号の一方が入力されている。このとき、接続線の抵抗値とグランド配線の抵抗値の合計が特性インピーダンスZG1、ZG2より十分小ければ、ガード用配線GF1、GF2の電圧ノイズの振幅は配線DPF、DMFの電圧振幅よりも十分小さくなる。すなわち、特性インピーダンスZG1、ZG2が終端抵抗Rの抵抗値とほぼ等しいことから、接続線の抵抗値とグランド配線の抵抗値の合計を終端抵抗Rの抵抗値より十分小さくしておくことで、不要電磁輻射の増大を防止できる。
【0060】
以上に説明したように、本実施形態によれば高速シリアルインターフェースモードにおける不要電磁輻射の増大を防止することができる。これにより、高速シリアルインターフェースを利用した機器のコスト削減等を実現することもできる。
【0061】
例えば、シリアルバスが配線基板上を長距離に渡って引き回されている場合には、不要電磁輻射が増大しやすくなる。これは、差動信号の伝送線が長いほど不要電磁輻射の発生量が増加し、ガード線が長いほど寄生抵抗も増加するためである。そのため、シリアルバスを引き回す必要がある場合には、対策としてフィルタ部品の追加などが必要となりコストの増加を招く。
【0062】
この点、本実施形態では長いシリアルバスにおいても不要電磁輻射の増大を抑制することができる。特にインターフェース回路とシリアルバスの接続部付近は配線基板のコネクタから遠く寄生抵抗が大きくなるが、インターフェース回路に対策したことによりシリアルバスの末端においてもガード線の効果が維持される。これにより、配線基板においてフィルタ部品などの対策部品を削減して、コストを抑制することができる。また、不要電磁輻射の対策コストを増加させることなくシリアルバスを引き回すことができるため、電子機器の設計自由度が向上する。
【0063】
また、不要電磁輻射の直接の発生源である高速シリアルインターフェース信号を出力するのはICなどの能動素子であるにもかかわらず、実際の不要電磁輻射は配線基板上の配線から発生する。そのため、例えば電子機器メーカが高速シリアルインターフェースを含むICをICメーカから購入し、配線基板に実装する場合、電子機器メーカは不要電磁輻射対策を考慮した配線基板を設計する必要があった。
【0064】
この点、本実施形態においては集積回路装置自体に対策が組み込まれているため、上記のような設計負担を軽減することができる。これにより、ICメーカは配線基板への実装が容易な高速シリアルインターフェースを含むICを電子機器メーカに提供することができる。
【0065】
ここで、本実施形態では、シリアルバスのガード線をグランド線に接続して不要電磁輻射対策を行っている。この場合、高速シリアルインターフェースとパラレルインターフェースで端子を共有すると、パラレルインターフェースモードにおいてガード線を信号線に切り替えられないという課題が生じる。
【0066】
この点、本実施形態においてはガード補強用端子を設け、高速シリアルインターフェースモードにおいてはガード線をガード補強用端子に接続し、パラレルインターフェースモードにおいてはガード線をガード端子のみに接続できるようになっている。このように、使用するインターフェースに応じてガード用配線のパターンを変えることにより、不要電磁輻射の対策と共にインターフェース切り替えを実現している。
【0067】
なお、図1に示すようにガード用配線とグランド配線との間にカップリングコンデンサCF1、CF2を設けてもよい。これにより、ガード用配線のインピーダンスをさらに小さくし、不要電磁輻射を抑制することができる。
【0068】
2.3.変形例
ところで、図2に示すように、レシーバ回路42をガード補強用端子GVSS1とGVSS2の間に配置してもよい。このようにすれば、端子DP、DMからレシーバ回路42までを等距離かつ短い配線で接続でき、高速シリアルインターフェースのアナログ特性を改善できる。また、コンパクトに配置することもできる。
【0069】
本実施形態では、ガード補強用端子GVSS1とGVSS2を接続する接続線L2を方向D2に沿って配線することもできる。そうすると、最短距離で接続線を配線できるため、ガード補強用端子からグランド配線までの抵抗値が小さくなり、不要電磁輻射の防止効果を高くできる。
【0070】
ここで、レシーバ回路42をガード補強用端子GVSS1、GVSS2の間に配置した場合、レシーバ回路42のガードリングを接続線L1及び方向D2に沿って配線した接続線L2として利用してもよい。
【0071】
図5(A)にガードリングを接続線とした第1の変形例を示す。具体的には、レシーバ回路42用のガードリングの金属層METにより、グランド端子VSSとガード補強用端子GVSS1、GVSS2とを接続する接続線が形成される。このガードリングは、半導体基板のうちレシーバ回路42が形成される部分を囲むように拡散層DIFが設けられ、拡散層DIFと金属層METがコンタクトCTで接続されている。そして、レシーバ回路42が形成される部分とその他の回路(例えば、高速シリアルインターフェース回路40のロジック部分やパラレルインターフェース回路60)の形成される部分との間で半導体基板上のノイズが伝達することを防止している。
【0072】
このように、ガードリングの金属層を接続線として利用することで接続線の配線スペースを節約できる。
【0073】
図5(B)に本実施形態の第2の変形例を示す。この変形例に示すように、グランド端子とガード補強用端子を同一の端子にすることもできる。この場合、図示するように、高速シリアルインターフェースモードにおいてガード用配線GF1とGF2をグランド配線VSF1に接続するように配線パターンを形成する。パラレルインターフェースモードにおいては、ガード用配線GF1とGF2をグランド配線VSF1に接続しない配線パターンを形成する。
【0074】
3.パラレルインターフェース回路
3.1.第1の構成例
図6にパラレルインターフェース回路60の第1の構成例を示す。第1の構成例は、I/Oバッファ62−1(第1のI/Oバッファ)、62−2(第2のI/Oバッファ)、64−1、64−2を含み、それぞれ端子G1、G2、DP、DMに接続される。そして、高速シリアルインターフェースモードにおいて、I/Oバッファ62−1、62−2の出力がレシーバ回路42用電源端子VDDAからの電圧に基づいてグランド(低電位側レベル、固定レベル)又はハイインピーダンス状態に設定される。一方、パラレルインターフェースモードにおいては、I/Oバッファ62−1、62−2は端子G1、G2を介してCMOSレベルの信号を入出力する。このように、ガード用端子に対応したインターフェース切り替えと端子の共有を実現している。
【0075】
以下に、I/Oバッファ62−1、62−2の構成例について説明する。なお、I/Oバッファ62−1と62−2は同様であるためI/Oバッファ62−1のみ説明する。また、I/Oバッファ64−1、64−2については説明していないが、例えば図8で説明する第2の構成例で実現できる。
【0076】
図7(A)、図7(B)にI/Oバッファ62−1の第1の構成例を示す。図7(A)、図7(B)に示すI/Oバッファ62−1は、入力バッファBI、出力バッファBQ、論理回路を含む。この論理回路は出力バッファBQの前段に設けられ、例えばAND回路ANA(論理積回路)、インバータINAで構成できる。
【0077】
そして図7(A)に示すように、高速シリアルインターフェースモードにおいて、論理回路は電源端子VDDAに供給されるレシーバ回路42用の電源電圧に基づいて低電位側レベル(広義には、固定レベル)を出力する。具体的には、インバータINAにレシーバ回路42用の電源電圧が入力される。すなわち、インバータINAには高電位側レベル(H)に相当する電圧が入力されるため、インバータINAは低電位側レベル(L)を出力する。そして、AND回路ANAにはインバータINAの出力と出力信号DQが入力され、AND回路ANAは出力信号DQに関わらず低電位側レベル(L)を出力する。出力バッファBQは、AND回路ANAの出力を受けて低電位側レベル(L)を出力する。
【0078】
一方図7(B)に示すように、パラレルインターフェースモードにおいては電源端子VDDAにグランド電圧が供給される。パラレルインターフェースモードではレシーバ回路42用の電源電圧が不要のためである。この場合、インバータINAには低電位側レベル(L)に相当する電圧が入力されるため、インバータINAは高電位側の論理レベル(H)を出力する。そのためAND回路ANAは出力信号DQを出力し、出力バッファBQは端子G1を介して配線GF1に出力信号DQを出力する。
【0079】
なお、I/Oバッファ62−1は、出力イネーブル信号DEによって入出力をコントロールできる。例えば、出力イネーブル信号DEがアクティブの時には出力バッファBQは出力信号DQをバッファして出力する。一方、出力イネーブル信号DEが非アクティブの時には、出力バッファBQがハイインピーダンス状態に設定され、端子G1を介して入力バッファBIにCMOSレベルの信号が入力される。このような出力バッファBQは、例えば図9に示すようにクロックドインバーターで構成することができる。
【0080】
図8にI/Oバッファ62−1の第2の構成例を示す。この構成例は、入力バッファBI、出力バッファBQ、インバータINB、AND回路ANBを含む。AND回路ANBにはインバータINBの出力と出力イネーブル信号DEが入力される。出力バッファBQには出力信号DQが入力される。
【0081】
具体的には、高速シリアルインターフェースモードにおいてインバータINBは低電位側レベルを出力する。これを受けてAND回路ANBは、出力イネーブル信号DEに関わらず低電位側レベル(広義には、固定レベル)を出力する。そして、出力バッファBQの出力は、このAND回路ANBの出力に基づいてハイインピーダンス状態に設定される。
【0082】
一方、パラレルインターフェースモードにおいてインバータINBは高電位側レベルを出力する。これを受けてAND回路ANBは、出力イネーブル信号DEを出力する。そして出力バッファBQは、AND回路ANBの出力に基づいて、出力がハイインピーダンス状態に設定されるか、または出力信号DQを出力する。例えば、出力イネーブル信号DEがアクティブの時には出力バッファBQは出力信号DQを出力する。一方、出力イネーブル信号DEが非アクティブの時には、出力バッファBQの出力はハイインピーダンス状態に設定され、入力バッファBIに端子G1を介してCMOSレベルの信号が入力される。
【0083】
ところで、高速シリアルインターフェースモードとパラレルインターフェースモードで端子を共有した場合、I/Oバッファの出力を切り替える必要があるという課題があった。
【0084】
この点、図7(A)、図7(B)、図8の構成例によれば端子の共有を実現できる。そのため、端子を追加することなく高速シリアルインターフェース回路とパラレルインターフェース回路を集積することが可能である。これにより、コストの増加を抑えつつインターフェースの選択を実現できる集積回路装置を提供できる。
【0085】
また、本実施形態では電源端子VDDAに供給される電圧を用いてインターフェース切り替えを行っている。これにより、I/Oバッファを制御するための端子や信号を追加することなくインターフェースの選択を実現できる。
【0086】
3.2.第2の構成例
図10(A)、図10(B)にパラレルインターフェース回路60の第2の構成例を示す。この構成例は、第1、第2の入力バッファBFP、BFMを含む。入力バッファBFP、BFMにはそれぞれ端子DP、DMからの信号が入力される。また第2の構成例は、端子VDDAからの電圧が入力されるインバータINDと、端子G1、G2からの信号が入力される入力バッファBF1、BF2を含むことができる。さらに第2の構成例は、ロジック回路用の電源電圧が供給される端子VDDを含むことができる。そして、入力バッファBFP、BFM、BF1、BF2、インバータINDは、端子VDDから供給されるロジック回路用の電源電圧で動作する。なお、ロジック回路用の電源電圧は、レシーバ回路42用の電源電圧とは異なる電源電圧であり、例えば高速シリアルインターフェース回路40のロジック回路やパラレルインターフェース回路60などの動作に用いられる電源電圧である。
【0087】
具体的には、入力バッファBFP、BFMはAND回路(論理積回路)で構成することができる。そして、この入力バッファBFP、BFMの出力は、インバータINDの出力によって制御され、端子VDDAからの電圧に基づいて決まるようになっている。
【0088】
より具体的には、図10(A)に示すように、高速シリアルインターフェースモードにおいては、端子VDDAにはレシーバ回路42用の電源電圧が供給され、インバータINDは低電圧側の論理レベル(L)を出力する。そのため入力バッファBFP、BFMは低電圧側の論理レベル(L。広義には、固定レベル)の信号を出力する。なお端子G1、G2はガード用配線によってグランド電圧に固定されているため、入力バッファBF1、BF2の出力も低電圧側の論理レベルに固定されている。
【0089】
一方図10(B)に示すように、パラレルインターフェースモードにおいては、レシーバ回路42用の電源が不要のため端子VDDAにはグランド電圧が供給される。この場合、インバータINDは高電圧側の論理レベル(H)を出力するため、入力バッファBFP、BFMは、それぞれ端子DP、DMを介して入力されるCMOSレベルの信号をバッファして出力する。パラレルインターフェースモードでは、端子G1、G2にもCMOSレベルの信号(第1、第2のインターフェース信号)が入力されているため、入力バッファBF1、BF2もそれぞれ端子G1、G2を介して入力されるCMOSレベルの信号をバッファして出力する。
【0090】
なお、図10(A)、図10(B)に示す入力バッファBFP、BFMを図6に示すI/Oバッファ64−1、64−2の入力バッファに適用してもよい。
【0091】
ところで、本実施形態は、高速シリアルインターフェースとパラレルインターフェースで端子を共有している。この場合、高速シリアルインターフェースモードにおいて、パラレルインターフェース回路の入力バッファが高速シリアル信号をバッファしてしまい、消費電流が増加するという課題がある。
【0092】
この点、本実施形態では端子VDDAに供給される電圧に基づいて、高速シリアルインターフェースモードにおいて入力バッファが固定電圧を出力するため、消費電流の増加を防止できる。すなわち、バッファされた高周波数の信号がパラレルインターフェース回路の後段のロジック回路に入力され、高速シリアルインターフェースモードにおいて本来使用されないはずのロジック回路で電流が消費されてしまうことを防止できる。さらに、この制御にレシーバ回路42用の電源電圧を利用したことにより、新たな制御用端子や制御信号を設けることなくインターフェース切り替えを実現している。
【0093】
4.高速シリアルインターフェース回路
図11に高速シリアルインターフェース回路40の詳細な構成例を示す。この高速シリアルインターフェース回路40は、物理層回路50、ロジック回路70を含む。
【0094】
物理層回路50(レシーバ)は、差動信号(差動データ信号、差動クロック信号)を用いてデータ(パケット)やクロックを受信するための回路である。具体的には電流駆動又は電圧駆動されたシリアルバスの差動信号線からデータ等の受信を行う。この物理層回路50は、データ用レシーバ回路52や、クロック用レシーバ回路54などを含むことができる。データ用レシーバ回路52、クロック用レシーバ回路54は、本実施形態のレシーバ回路42に対応する。なお物理層回路50はトランスミッタ回路を含むこともでき、その場合はデータやクロックの送信を行うこともできる。
【0095】
ロジック回路70は、高速シリアルインターフェース回路40とドライバの内部回路との間のインターフェース処理を行う。具体的にはロジック回路70はサンプリング回路72、シリアルパラレル変換回路74を含むことができる。サンプリング回路72は、データ用レシーバ回路52からのデータ信号をクロック用レシーバ回路54からのクロックでサンプリングしシリアルデータを生成する。シリアルパラレル変換回路74は、そのシリアルデータをパラレルデータに変換し、ドライバの内部回路に出力する。なお、ロジック回路70は、物理層の上層であるリンク層の処理を行うためのリンクコントローラを含むこともできる。
【0096】
5.電気光学装置の詳細な構成例
図12に本実施形態の電気光学装置の詳細な構成例を示す。図12では本実施形態を液晶表示装置に適用した場合について説明する。ただし、本実施形態はEL素子等の発光素子を用いた表示装置に適用することもできる。
【0097】
図12に示す本実施形態の液晶表示装置(電気光学装置、表示装置)は、液晶パネル400(電気光学パネル、表示パネル)、データドライバ20(データ線駆動回路)、走査ドライバ30(走査線駆動回路、ゲートドライバ)、電源回路80、表示コントローラ150を含む。ここで、本実施形態の高速シリアルインターフェース回路40とパラレルインターフェース回路60はインターフェース回路90に含まれる。なお、本実施形態にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【0098】
液晶パネル400は、例えばアクティブマトリクス基板(例えばガラス基板)上に形成された液晶パネルである。アクティブマトリクス基板には、ゲート線GK(1≦K≦M、KとMは自然数)とデータ線SRL、SGL、SBL(1≦L≦N、LとNは自然数)との交差点に対応する位置に、薄膜トランジスタTFTKL−R、TFTKL−G、TFTKL−Bが設けられている。
【0099】
例えばTFTKL−Rのゲートはゲート線GKに接続され、TFTKL−Rのソース、ドレインはデータ線SRL、画素電極PEKL−Rに接続されている。この画素電極PEKL−Rと対向電極CE(コモン電極)との間には、液晶(電気光学物質)が挟まれ、液晶容量CLKL−R及び補助容量CSKL−Rが形成されている。
【0100】
また、アクティブマトリクス基板にはデータ電圧供給線S1〜SNが設けられ、S1〜SNに対応してデマルチプレクサが設けられている。デマルチプレクサDMUXLは、ソース電圧供給線SLに時分割で供給された階調電圧を、データドライバ20からのマルチプレクス制御信号に基づいてデータ線SRL、SGL、SBLに分割して供給する。
【0101】
なお、対向電極CEに与えられる対向電極電圧VCOMの電圧レベルは、電源回路80に含まれる対向電極電圧生成回路により生成される。例えば、対向電極CEは、対向基板上に一面に形成される。
【0102】
データドライバ20は、階調データに基づいて液晶パネル400のデータ電圧供給線S1〜SNを駆動する。上述のようにデマルチプレクサにより分離制御されるため、データドライバ20は、データ線SR1〜SRN、SG1〜SGN、SB1〜SBNを駆動できる。一方、走査ドライバ30は、液晶パネル400の走査線G1〜GMを走査(順次駆動)する。
【0103】
表示コントローラ150は、図示しない中央演算処理装置(Central Processing Unit:CPU)等のホストにより設定された内容に従って、データドライバ20、走査ドライバ30及び電源回路80への制御信号をインターフェース回路90に出力する。
【0104】
インターフェース回路90は、表示コントローラ150から入力される制御信号をデータドライバ20、走査ドライバ30、電源回路80にインターフェースする。
【0105】
電源回路80は、外部から供給される基準電圧に基づいて、液晶パネル400の駆動に必要な各種の電圧レベル(階調電圧)や、対向電極CEの対向電極電圧VCOMの電圧レベルを生成する。
【0106】
なお、図12では、液晶表示装置が表示コントローラ150を含む構成になっているが、表示コントローラ150を液晶表示装置の外部に設けてもよい。また、データドライバ20、走査ドライバ30、電源回路80、表示コントローラ150の一部又は全部を液晶パネル400上に形成してもよい。
【0107】
5.1.データドライバ
図13に、図13のデータドライバ20の構成例を示す。データドライバ20は、シフトレジスタ22、ラインラッチ24、26、多重化回路28、基準電圧発生回路38、DAC32(データ電圧生成回路)、データ線駆動回路34、マルチプレクス駆動制御部36を含む。
【0108】
シフトレジスタ22は、クロック信号CLKに同期して隣接するフリップフロップにイネーブル入出力信号EIOを順次シフトする。
【0109】
ラインラッチ24には、表示コントローラ150から例えば18ビット(6ビット(階調データ)×3(RGB各色))単位で階調データDIOが入力される。ラインラッチ24は、この階調データDIOを、シフトレジスタ22で順次シフトされたEIOに同期してラッチする。
【0110】
ラインラッチ26は、表示コントローラ150から供給される水平同期信号LPに同期して、ラインラッチ24でラッチされた1水平走査単位の階調データをラッチする。
【0111】
多重化回路28は、ラインラッチ26において各データ線に対応してラッチされた3本のデータ線分の階調データを時分割多重する。
【0112】
マルチプレクス駆動制御部36は、データ電圧供給線の時分割タイミングを規定するマルチプレクス制御信号を生成し、1水平走査期間内に、マルチプレクス制御信号RSEL、GSEL、BSELを順番にアクティブにする。多重化回路28は、マルチプレクス制御信号に基づいて、階調電圧を時分割でデータ電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号は、液晶パネル400のデマルチプレクサにも供給される。
【0113】
基準電圧発生回路38は、例えば64種類の基準電圧を生成する。基準電圧発生回路38によって生成された64種類の基準電圧は、DAC32に供給される。
【0114】
DAC32は、多重化回路28からのデジタルの階調データに基づいて、基準電圧発生回路38からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を各データ線に出力する。
【0115】
データ線駆動回路34は、各データ線毎に設けられたボルテージフォロワ接続の演算増幅器OPCが、DAC32からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。
【0116】
なお、図13では、デジタルの階調データをデジタル・アナログ変換して、データ線駆動回路34を介してデータ線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、データ線駆動回路34を介してデータ線に出力する構成を採用することもできる。
【0117】
6.電子機器
上述の液晶表示装置を用いて構成される電子機器として、例えばプロジェクタ(投写型表示装置)がある。図14に、本実施形態における液晶表示装置が適用されたプロジェクタの構成例のブロック図を示す。
【0118】
図14のプロジェクタは、表示情報出力源710、表示情報処理回路720、ドライバ100(集積回路装置)、液晶パネル400、クロック発生回路750及び電源回路760を含んで構成される。表示情報出力源710は、ROM(Read Only Memory)及びRAM(Random Access Memory)、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路750からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路720に出力する。表示情報処理回路720は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。ドライバ100は、走査ドライバ及びデータドライバを含み、液晶パネル400を駆動する。電源回路760は、上述の各回路に電力を供給する。
【0119】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語(電気光学装置、集積回路装置、電気光学パネル、低電位側の電源電圧等)と共に記載された用語(液晶表示装置、ドライバ、液晶パネル、グランド等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また高速シリアルインターフェース回路、パラレルインターフェース回路、データドライバ、走査ドライバ、電源回路、ドライバ、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【0120】
【図1】本実施形態の電気光学装置の構成例
【図2】本実施形態の構成例
【図3】図3(A)、図3(B)は、本実施形態の説明図
【図4】シリアルバスの説明図
【図5】図5(A)は、本実施形態の第1の変形例であり、図5(B)は、本実施形態の第2の変形例
【図6】パラレルインターフェース回路の第1の構成例
【図7】図7(A)、図7(B)は、I/Oバッファの第1の構成例
【図8】I/Oバッファの第2の構成例
【図9】I/Oバッファの出力バッファの構成例
【図10】図10(A)、図10(B)は、パラレルインターフェース回路の第2の構成例
【図11】高速シリアルインターフェース回路の構成例
【図12】本実施形態の電気光学装置の詳細な構成例
【図13】データドライバの構成例
【図14】本実施形態の電子機器の構成例
【符号の説明】
【0121】
40 高速シリアルインターフェース回路、 42 レシーバ回路、
44 差動アンプ、 60 パラレルインターフェース回路、
62−1,62−2,64−1,64−2 I/Oバッファ、
100 集積回路装置、 200 配線基板、 400 電気光学パネル、
DPF,DMF 第1、第2の配線、 GF1,GF2 第1、第2のガード用配線、
VDF 第1の電源配線、 VSF1 第2の電源配線、
DP,DM 第1,第2の端子、 G1,G2 第1,第2のガード用端子、
GVSS1,GVSS2 第1,第2のガード補強用端子、
VDDA レシーバ回路用電源端子、 VSS 低電圧側電源端子、
BFP,BFM 第1,第2の入力バッファ、 INA,ANA 論理回路、
INV インバータ、 R 終端抵抗
【技術分野】
【0001】
本発明は、集積回路装置、電気光学装置及び電子機器等に関する。
【背景技術】
【0002】
近年、LSI間の通信手段としてLVDS(Low Voltage Differential Signaling)などの高速シリアルインターフェースが注目されている。この高速シリアル転送では、トランスミッタ回路がシリアル化されたデータを差動信号により送信し、レシーバ回路が差動信号を差動増幅することでデータ転送を実現する。
【0003】
一般的なプロジェクタ(投写型表示装置)は、表示する画像の処理等を行う基板部分と、液晶パネル(電気光学パネル)、光源、レンズ等が設けられる光学系部分により構成される。そして、基板部分からはホストプロセッサによって画像データが送信され、光学系部分において表示ドライバ(ドライバ)がその画像データ受信して液晶パネルを駆動する。このようなデータ転送において高速シリアルインターフェースを用いれば、高精細な画像表示に対応した高速な通信を行うことができる。
【0004】
しかし、高速シリアルインターフェースでは、差動信号を用いてはいても高速のデータ転送であるため、シリアルバスから不要電磁輻射(EMIノイズ)が発生するという課題があった。特に基板と光学系のように分離された構成部分間では、送信側と受信側が離れているため不要電磁輻射が顕著になりやすい。
【発明の開示】
【発明が解決しようとする課題】
【0005】
本発明の幾つかの態様によれば、シリアルバスの不要電磁輻射を抑制できる集積回路装置、電気光学装置及び電子機器を提供できる。
【課題を解決するための手段】
【0006】
本発明は、シリアルバスを介して差動信号を受信するレシーバ回路を有する高速シリアルインターフェース回路と、前記差動信号を構成する第1の信号が入力される第1の端子と、前記差動信号を構成する第2の信号が入力される第2の端子と、第1、第2のガード用端子と、少なくとも1つのガード補強用端子とを含み、高速シリアルインターフェースモードにおいて、前記第1のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第1の配線によって接続され、前記第2のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第2の配線によって接続されることを特徴とする集積回路装置に関係する。
【0007】
本発明によれば、高速シリアルインターフェースモードにおいて、ガード補強用端子を用いてガード線をグランド配線に接続できる。これにより、ガード線とグランド電圧の間の抵抗値を小さくでき、不要電磁輻射の増大を防止することができる。また、ガード補強用端子とガード線の接続、非接続を切り替えることで、インターフェース切り替えを実現できる。
【0008】
また本発明では、前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、前記第1、第2の端子と前記第1、第2のガード用端子は第1の方向に沿って配置され、前記第1のガード補強用端子は、前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、前記第2のガード補強用端子は、前記第2のガード用端子の前記第2の方向に配置されてもよい。
【0009】
このようにして、ガード補強用端子を配置できる。この場合、配線基板上のガード線をガード用端子からガード補強用端子まで延長するだけで、ガード線とガード補強用端子を接続可能にできる。
【0010】
また本発明では、前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、低電圧側の電源電圧が供給される低電圧側電源端子と、前記第1、第2のガード補強用端子と前記低電圧側電源端子とを接続する接続線とを含んでもよい。
【0011】
これにより、ガード補強用端子と低電圧側電源端子を接続されるため、ガード補強用端子を介してガード線をグランド配線に接続できる。
【0012】
また本発明では、前記第1、第2の端子と前記第1、第2のガード用端子は、第1の方向に沿って配置され、前記第1のガード補強用端子は、前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、前記第2のガード補強用端子は、前記第2のガード用端子の前記第2の方向に配置され、前記接続線は、前記低電圧側電源端子と前記第1のガード補強用端子とを接続する第1の接続線と、前記第1のガード補強用端子と前記第2のガード補強用端子とを接続する第2の接続線とを有し、前記第2の接続線は、前記第1の方向に沿って配線されてもよい。
【0013】
これにより、ガード補強用端子と低電圧側電源端子を最短距離で接続できる。
【0014】
また本発明では、前記レシーバ回路は、前記第1、第2のガード補強用端子の間に配置されてもよい。
【0015】
本発明によれば、差動信号を構成する2つの信号を、等距離かつ短い距離の配線でレシーバ回路に入力できる。これにより、レシーバ回路のアナログ特性を改善できる。また、レシーバ回路をコンパクトに配置できる。
【0016】
また本発明では、前記レシーバ回路用のガードリングの金属層により前記接続線が形成されてもよい。
【0017】
これにより、接続線の配線領域を削減できる。
【0018】
また本発明では、前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、前記第1のガード用端子を介してパラレルインターフェース信号を入出力する第1のI/Oバッファと、前記第2のガード用端子を介してパラレルインターフェース信号を入出力する第2のI/Oバッファとを含み、高速シリアルインターフェースモードにおいて、前記第1、第2のI/Oバッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて低電圧側レベル又はハイインピーダンス状態に設定されてもよい。
【0019】
本発明によれば、高速シリアルインターフェースとパラレルインターフェースでI/Oバッファの出力を切り替えられるため、端子の共有を実現できる。また、本発明ではレシーバ回路用電源端子に供給される電圧を用いてインターフェース切り替えを行っている。これにより、端子や信号を追加することなくインターフェースの選択を実現できる。
【0020】
また本発明では、前記第1、第2のI/Oバッファは、入力バッファと、出力バッファと、論理回路とを有し、前記論理回路は、前記出力バッファの前段に設けられ、高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、前記出力バッファは、前記論理回路の前記固定レベルの信号が入力されたときに、前記低電位側レベルを出力してもよい。
【0021】
これにより、インターフェース切り替え可能なI/Oバッファを実現できる。
【0022】
また本発明では、前記第1、第2のI/Oバッファは、入力バッファと、出力バッファと、論理回路とを有し、前記論理回路は、高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、前記出力バッファの出力は、前記論理回路の前記固定レベルの信号に基づいて、前記ハイインピーダンス状態に設定されてもよい。
【0023】
このようにしても、インターフェース切り替え可能なI/Oバッファを実現できる。
【0024】
また本発明では、前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、前記第1の端子を介してパラレルインターフェース信号が入力される第1の入力バッファと、前記第1の端子を介してパラレルインターフェース信号が入力される第2の入力バッファとを含み、高速シリアルインターフェースモードにおいて、前記第1、第2の入力バッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力してもよい。
【0025】
本発明によれば、高速シリアルインターフェースモードにおいて、そのモードで使用されないパラレルインターフェース回路の後段のロジック回路に信号が入力されることがない。これにより、消費電流を削減できる。また、レシーバ回路用の電源電圧を用いることで、新たな制御用端子を設けることなく入力バッファを制御できる。
【0026】
また本発明では、前記レシーバ回路用の高電圧側の電源電圧と異なるロジック回路用の電源電圧で動作するインバータを含み、前記インバータには、前記レシーバ回路用電源端子に供給される前記レシーバ回路用の高電圧側の電源電圧が入力され、前記第1、第2の入力バッファは、前記インバータの出力により制御されてもよい。
【0027】
これにより、レシーバ回路用の電源電圧を用いて入力バッファを制御できる。
【0028】
また本発明では、パラレルインターフェースモード時に、前記レシーバ回路用電源端子に低電圧側の電源電圧が供給されてもよい。
【0029】
これにより、レシーバ回路用の電源電圧を用いてインターフェース切り替えを実現できる。
【0030】
また本発明は、上記のいずれかに記載の集積回路装置と、電気光学パネルと、配線基板とを含み、前記配線基板は、前記第1のガード用端子に接続される第1のガード用配線と、前記第2のガード用端子に接続される第2のガード用配線とを有し、高速シリアルインターフェースモードにおいて、前記第1のガード用配線が、前記第1のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第1のガード補強用端子とを接続し、前記第2のガード用配線が、前記第2のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第2のガード補強用端子とを接続することを特徴とする電気光学装置に関係する。
【0031】
本発明によれば、シリアルバスの不要電磁輻射の増大を抑制する電気光学装置を実現できる。
【0032】
また本発明は、上記に記載の電気光学装置を含むことを特徴とする電子機器に関係する。
【発明を実施するための最良の形態】
【0033】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【0034】
1.電気光学装置
図1に本実施形態の電気光学装置の構成例を示す。図1の構成例には、本実施形態の集積回路装置を適用することができる。例えば、この構成例はプロジェクタの表示部に使用されるものであり、コネクタCNでプロジェクタ内部の電子基板に接続される。ただし、本実施形態の集積回路装置は、他の電子機器、例えば携帯電話などの表示部にも適用することができる。
【0035】
図1に示す本実施形態の電気光学装置は、電気光学パネル400(表示パネル)、配線基板200、ドライバ100(集積回路装置)を含む。電気光学パネル400は、例えばTFTなどのアクティブマトリックス方式の液晶パネルで構成できる。また、アクティブマトリックス方式ではない液晶パネルや有機EL(Electro Luminescence)パネルでも構成することができる。配線基板200は、フレキシブル基板などのプリント基板を用いて構成することができ、電気光学パネル400やドライバ100の電源線や信号線などの配線が形成されている。ドライバ100は、配線基板200に実装されており、配線基板200に形成された配線を介して信号を受信し、電気光学パネル400を駆動する。
【0036】
具体的には、配線基板200には、ドライバ100に電源を供給する配線としてグランド配線VSF1(第2の電源配線)が配線され、ドライバ100の高速シリアルインターフェースに電源を供給する配線として電源配線VDF(第1の電源配線)が配線されている。グランド配線は複数設けることができ、図1の構成例ではVSF1とVSF2の2本が配線されている。また配線基板200には、ドライバ100に信号を伝送するための配線として第1の配線DPF、第2の配線DMF、第1のガード用配線GF1、第2のガード用配線GF2が配線されている。この配線DPFと配線DMFは、ガード用配線GF1とガード用配線GF2との間に配線される。
【0037】
ドライバ100は、例えば後述する図14の表示情報処理回路720と高速シリアルインターフェースを用いて通信を行う。このとき、ドライバ100は配線DPFとDMFを介して差動信号を受信し、ガード用配線GF1とGF2にはコネクタCNを介してプロジェクタの電子基板からグランド電圧(広義には固定電圧)が与えられる。
【0038】
またドライバ100は、パラレルインターフェースを用いて通信することもできる。このとき、ドライバ100のインターフェース回路は、I/Oバッファを含むことができ、配線GF1、DPF、DMF、GF2を介してCMOSレベルの信号を送受信することができる。
【0039】
ここで、高速シリアルインターフェースにおいて、配線DPFとDMFからは、差動信号の伝送にともなって不要電磁輻射が発生する。特に近年では伝送速度の高速化が進み、高速シリアルインターフェースの設計において不要電磁輻射の抑制が課題となっている。例えば、日本国内ではVCCIなどの規格が存在し、プロジェクタなどの電子機器はこのような規格を満たす必要がある。そのためには、高速シリアルインターフェースなどの不要電磁輻射の発生源を有効に対策する必要がある。
【0040】
そのため高速シリアルインターフェースのシリアルバスには、不要電磁輻射を抑制するためのガード線が設けられる。図1の構成例では、ガード用配線GF1とGF2がガード線に対応する。前述のようにガード用配線GF1とGF2はグランド電圧に固定されており、これによって配線DPFとDMFからの不要電磁輻射を吸収する。
【0041】
しかし、ガード線はプリント配線などの配線によって寄生抵抗を持つ。そのため、ガード線による不要電磁輻射の吸収が妨げられ、シリアルバスからの不要電磁輻射が増大してしまうという課題があった。
【0042】
ところで、ドライバ100をこれらの高速シリアルインターフェースとパラレルインターフェースの両方に対応させることで、必要な通信速度などに応じてインターフェースを選択可能にすることもできる。この場合、シリアルバス用の端子とCMOSレベル信号用の端子を共通して利用できれば、端子数や面積を削減することも可能となる。
【0043】
しかしながら端子を共有すると、シリアルバスのガード線を接続する端子にはパラレルインターフェースモードにおいてCMOSレベルの信号が入力されることになる。そのため高速シリアルインターフェースモードにおいてはガード線に不要電磁輻射対策をし、パラレルインターフェースモードにおいてはCMOSレベルの信号を入力できるようにするという課題もあった。
【0044】
2.インターフェース回路の端子配置
2.1.構成例
図2に上記課題を解決できる本実施形態の構成例を図示する。本実施形態は、レシーバ回路42、パラレルインターフェース回路60、第1の端子DP、第2の端子DM、第1のガード用端子G1、第2のガード用端子G2を含む。レシーバ回路42は、後に図11で説明する高速シリアルインターフェース回路40に含まれ、シリアルバスを介して差動信号を受信する。なお以下では簡単のためレシーバ回路42のみ図示している。そして、高速シリアルインターフェースモードにおいては、端子DP、DMに差動信号を構成する信号(第1、第2の信号)がレシーバ回路42に入力され、端子G1、G2がシリアルバスのガード線に接続される。一方パラレルインターフェースモードにおいては、端子DP、DM、G1、G2を介してパラレルインターフェース回路60にCMOSレベルの信号が入力される。
【0045】
また、本実施形態は少なくとも1つのガード補強用端子を含む。例えば図2に示すように、少なくとも1つのガード補強用端子として第1のガード補強用端子GVSS1、第2のガード補強用端子GVSS2を含むことができる。具体的には、端子DP、DM、G1、G2は第1の方向D1に沿って配置される。第1の方向D1に直交する方向を第2の方向D2とすれば、ガード補強用端子GVSS1、GVSS2はそれぞれガード用端子G1、G2の方向D2に配置される。
【0046】
さらに、本実施形態はグランド電圧(低電圧側の電源電圧)が供給されるグランド端子VSS(低電圧側電源端子)を含む。そして、ガード補強用端子GVSS1、GVSS2がグランド端子VSSと接続線によって接続されている。例えば接続線は、グランド端子VSSとガード補強用端子GVSS1を接続する第1の接続線L1及び、ガード補強用端子GVSS1とGVSS2を接続する第2の接続線L2によって構成できる。
【0047】
図3(A)、図3(B)を用いて本実施形態の接続例を説明する。図3(A)、図3(B)は、図2で説明した本実施形態の構成例を図1の集積回路装置100に適用した場合を示している。
【0048】
図3(A)に高速シリアルインターフェースモードにおける接続構成例を示す。図1で説明したように、配線基板200にはシリアルバスのガード線としてガード用配線GF1、GF2が形成され、コネクタCNを介してグランド電圧に固定されている。このガード用配線GF1(第1の配線)は、ガード用端子G1だけでなくガード補強用端子GVSS1にも接続されるように形成され、同様に、ガード用配線GF2(第2の配線)は、ガード用端子G2だけでなくガード補強用端子GVSS2にも接続されるように形成される。また、配線基板200の配線DPF、DMFは、端子DP、DMに接続される。そして、レシーバ回路42には端子DP、DMを介してシリアルバスの差動信号が入力される。このように、高速シリアルインターフェースモードにおいては、ガード用配線がガード補強用端子、接続線及びグランド端子を介してグランド配線に接続される。
【0049】
一方図3(B)にパラレルインターフェースモードにおける接続構成例を示す。パラレルインターフェースモードにおいては、ガード用配線GF1はガード用端子G1に接続されるように形成され、ガード補強用端子GVSS1には接続されない。同様に、ガード用配線GF2はガード用端子G2に接続されるように形成され、ガード補強用端子GVSS2には接続されない。そのため、ガード用配線GF1、GF2とグランド配線VSF1は接続されず、ガード用端子G1、G2にガード用配線GF1、GF2を介してCMOSレベルの信号を入力することができる。そして、パラレルインターフェース回路60に端子G1、G2、DP、DMを介してCMOSレベルの信号を入力できる。
【0050】
ところで、高速シリアルインターフェースにおいてはガード線が持つ寄生抵抗によって不要電磁輻射の吸収が妨げられ、不要電磁輻射が増大するという課題があった。
【0051】
この点本実施形態では、高速シリアルインターフェースモードにおいて、ガード補強用端子にガード線を接続することによってガード線をグランド配線に接続できる。そのため、ガード用のグランド電圧を電源用のグランド配線を用いて補強することができる。これにより、ガード線とグランド電圧の間の抵抗値を小さくでき、不要電磁輻射の増大を防止することができる。
【0052】
2.2.不要電磁輻射の抑制
図4を用いて不要電磁輻射の抑制について詳細に説明する。図4は本実施形態におけるシリアルバスを模式的に示しており、図3(A)の高速シリアルインターフェースモードにおいて使用した場合に対応する。ここで、レシーバ回路42は終端抵抗R、差動アンプ44によって構成することができ、端子DP、DMを介して終端抵抗Rの両端及び差動アンプ44に差動信号が入力される。
【0053】
図4に示す配線DPF、DMF、ガード用配線GF1、GF2、グランド配線VSF1は図1の配線基板200上の配線である。配線DPF、DMFは、線間容量と配線のインダクタンスによって伝送線路を形成する。図4ではこれを、線間容量CD、配線のインダクタンスL1、L2によって単純化して示している。この伝送線路の両側にはガード用配線GF1、GF2が配線され、CG1は配線GF1とDPFの間のカップリング容量を表し、CG2は配線GF2とDPFのカップリング容量を表す。ガード用配線GF1、GF2は、ガード補強用端子GVSS1、GVSS2及び接続線L1、L2を介してグランド配線VSF1に接続される。
【0054】
前述のように、ガード用配線GF1とGF2は図1のコネクタCNを介してグランド電圧に固定され、配線DPF、DMFからの不要電磁輻射を吸収するようになっている。この不要電磁輻射の吸収は、図4において差動信号がカップリング容量CG1、CG2を介してガード線に電圧ノイズとして伝達されることに置き換えて考えることができる。
【0055】
まずガード用配線GF1、GF2がグランド配線VSF1に接続されない場合を考えると、ガード用配線GF1、GF2に伝達された電圧ノイズは、コネクタCNを介してグランドに吸収されることになる。このとき、ガード用配線GF1、GF2がグランド電圧に保たれていれば、電圧ノイズは十分吸収されていることになり、差動信号が発生する不要電磁輻射はガード用配線GF1、GF2に十分吸収されていることになる。しかし、ガード用配線GF1、GF2には寄生抵抗RP1、RP2があるため、ガード用配線GF1、GF2での電圧ノイズの振幅が大きくなる。この場合、ガード用配線GF1、GF2がグランド電圧に保たれる場合に比べて、ガード用配線GF1、GF2が吸収する不要電磁輻射が減少し、結果的にシリアルバスから発生する不要電磁輻射が増大してしまう。
【0056】
この点、本実施形態では、ガード補強用端子GVSS1、GVSS2を設けたことにより、ガード用配線GF1、GF2をグランド配線VSF1に接続できる。これにより、ガード用配線GF1、GF2のグランドに対する抵抗値が減少し、電圧ノイズの振幅が小さくなる。例えば、図1の本実施形態においてグランド配線VSF1はガード用配線GF1、GF2よりも小さな配線抵抗の配線とすることもできる。この場合、ガード補強用端子GVSS1、GVSS2を用いてグランド配線VSF1に接続することにより、ガード用配線GF1、GF2のグランドに対する抵抗値を大幅に減少させることができる。これにより、ガード補強用端子GVSS1、GVSS2がない場合に比べて、ガード用配線GF1、GF2がより電圧ノイズを吸収することができ、シリアルバスから発生する不要電磁輻射を減少させることができる。
【0057】
より具体的には、接続線の抵抗値とグランド配線の抵抗値の合計がレシーバ回路42の終端抵抗Rの抵抗値より十分小さいことで、不要電磁輻射をより効果的に抑制できる。以下に理由を説明する。
【0058】
図4の終端抵抗Rの抵抗値は、差動信号を効率よく受信するために、配線DPFとDMFからなる伝送線路の特性インピーダンスZDと等しい抵抗値に設定されている。ここで、ガード用配線GF1と配線DPFも、カップリング容量CG1とインダクタンスL1によって伝送線路を構成しており、この特性インピーダンスをZG1とする。同様にガード用配線GF2と配線DMFも伝送線路を構成しており、特性インピーダンスをZG2とする。この特性インピーダンスZG1、ZG2は、ガード用配線GF1と配線DPFの線間距離及び、ガード用配線GF2と配線DMFの線間距離が、配線DPFとDMFの線間距離とほぼ等しく配線されるため、ZDにほぼ等しくなっている。そのため、特性インピーダンスZG1、ZG2は終端抵抗Rの抵抗値ともほぼ等しくなる。
【0059】
ここで、この特性インピーダンスZG1、ZG2の伝送線路には、それぞれ配線DPF、DMFから差動信号の一方が入力されている。このとき、接続線の抵抗値とグランド配線の抵抗値の合計が特性インピーダンスZG1、ZG2より十分小ければ、ガード用配線GF1、GF2の電圧ノイズの振幅は配線DPF、DMFの電圧振幅よりも十分小さくなる。すなわち、特性インピーダンスZG1、ZG2が終端抵抗Rの抵抗値とほぼ等しいことから、接続線の抵抗値とグランド配線の抵抗値の合計を終端抵抗Rの抵抗値より十分小さくしておくことで、不要電磁輻射の増大を防止できる。
【0060】
以上に説明したように、本実施形態によれば高速シリアルインターフェースモードにおける不要電磁輻射の増大を防止することができる。これにより、高速シリアルインターフェースを利用した機器のコスト削減等を実現することもできる。
【0061】
例えば、シリアルバスが配線基板上を長距離に渡って引き回されている場合には、不要電磁輻射が増大しやすくなる。これは、差動信号の伝送線が長いほど不要電磁輻射の発生量が増加し、ガード線が長いほど寄生抵抗も増加するためである。そのため、シリアルバスを引き回す必要がある場合には、対策としてフィルタ部品の追加などが必要となりコストの増加を招く。
【0062】
この点、本実施形態では長いシリアルバスにおいても不要電磁輻射の増大を抑制することができる。特にインターフェース回路とシリアルバスの接続部付近は配線基板のコネクタから遠く寄生抵抗が大きくなるが、インターフェース回路に対策したことによりシリアルバスの末端においてもガード線の効果が維持される。これにより、配線基板においてフィルタ部品などの対策部品を削減して、コストを抑制することができる。また、不要電磁輻射の対策コストを増加させることなくシリアルバスを引き回すことができるため、電子機器の設計自由度が向上する。
【0063】
また、不要電磁輻射の直接の発生源である高速シリアルインターフェース信号を出力するのはICなどの能動素子であるにもかかわらず、実際の不要電磁輻射は配線基板上の配線から発生する。そのため、例えば電子機器メーカが高速シリアルインターフェースを含むICをICメーカから購入し、配線基板に実装する場合、電子機器メーカは不要電磁輻射対策を考慮した配線基板を設計する必要があった。
【0064】
この点、本実施形態においては集積回路装置自体に対策が組み込まれているため、上記のような設計負担を軽減することができる。これにより、ICメーカは配線基板への実装が容易な高速シリアルインターフェースを含むICを電子機器メーカに提供することができる。
【0065】
ここで、本実施形態では、シリアルバスのガード線をグランド線に接続して不要電磁輻射対策を行っている。この場合、高速シリアルインターフェースとパラレルインターフェースで端子を共有すると、パラレルインターフェースモードにおいてガード線を信号線に切り替えられないという課題が生じる。
【0066】
この点、本実施形態においてはガード補強用端子を設け、高速シリアルインターフェースモードにおいてはガード線をガード補強用端子に接続し、パラレルインターフェースモードにおいてはガード線をガード端子のみに接続できるようになっている。このように、使用するインターフェースに応じてガード用配線のパターンを変えることにより、不要電磁輻射の対策と共にインターフェース切り替えを実現している。
【0067】
なお、図1に示すようにガード用配線とグランド配線との間にカップリングコンデンサCF1、CF2を設けてもよい。これにより、ガード用配線のインピーダンスをさらに小さくし、不要電磁輻射を抑制することができる。
【0068】
2.3.変形例
ところで、図2に示すように、レシーバ回路42をガード補強用端子GVSS1とGVSS2の間に配置してもよい。このようにすれば、端子DP、DMからレシーバ回路42までを等距離かつ短い配線で接続でき、高速シリアルインターフェースのアナログ特性を改善できる。また、コンパクトに配置することもできる。
【0069】
本実施形態では、ガード補強用端子GVSS1とGVSS2を接続する接続線L2を方向D2に沿って配線することもできる。そうすると、最短距離で接続線を配線できるため、ガード補強用端子からグランド配線までの抵抗値が小さくなり、不要電磁輻射の防止効果を高くできる。
【0070】
ここで、レシーバ回路42をガード補強用端子GVSS1、GVSS2の間に配置した場合、レシーバ回路42のガードリングを接続線L1及び方向D2に沿って配線した接続線L2として利用してもよい。
【0071】
図5(A)にガードリングを接続線とした第1の変形例を示す。具体的には、レシーバ回路42用のガードリングの金属層METにより、グランド端子VSSとガード補強用端子GVSS1、GVSS2とを接続する接続線が形成される。このガードリングは、半導体基板のうちレシーバ回路42が形成される部分を囲むように拡散層DIFが設けられ、拡散層DIFと金属層METがコンタクトCTで接続されている。そして、レシーバ回路42が形成される部分とその他の回路(例えば、高速シリアルインターフェース回路40のロジック部分やパラレルインターフェース回路60)の形成される部分との間で半導体基板上のノイズが伝達することを防止している。
【0072】
このように、ガードリングの金属層を接続線として利用することで接続線の配線スペースを節約できる。
【0073】
図5(B)に本実施形態の第2の変形例を示す。この変形例に示すように、グランド端子とガード補強用端子を同一の端子にすることもできる。この場合、図示するように、高速シリアルインターフェースモードにおいてガード用配線GF1とGF2をグランド配線VSF1に接続するように配線パターンを形成する。パラレルインターフェースモードにおいては、ガード用配線GF1とGF2をグランド配線VSF1に接続しない配線パターンを形成する。
【0074】
3.パラレルインターフェース回路
3.1.第1の構成例
図6にパラレルインターフェース回路60の第1の構成例を示す。第1の構成例は、I/Oバッファ62−1(第1のI/Oバッファ)、62−2(第2のI/Oバッファ)、64−1、64−2を含み、それぞれ端子G1、G2、DP、DMに接続される。そして、高速シリアルインターフェースモードにおいて、I/Oバッファ62−1、62−2の出力がレシーバ回路42用電源端子VDDAからの電圧に基づいてグランド(低電位側レベル、固定レベル)又はハイインピーダンス状態に設定される。一方、パラレルインターフェースモードにおいては、I/Oバッファ62−1、62−2は端子G1、G2を介してCMOSレベルの信号を入出力する。このように、ガード用端子に対応したインターフェース切り替えと端子の共有を実現している。
【0075】
以下に、I/Oバッファ62−1、62−2の構成例について説明する。なお、I/Oバッファ62−1と62−2は同様であるためI/Oバッファ62−1のみ説明する。また、I/Oバッファ64−1、64−2については説明していないが、例えば図8で説明する第2の構成例で実現できる。
【0076】
図7(A)、図7(B)にI/Oバッファ62−1の第1の構成例を示す。図7(A)、図7(B)に示すI/Oバッファ62−1は、入力バッファBI、出力バッファBQ、論理回路を含む。この論理回路は出力バッファBQの前段に設けられ、例えばAND回路ANA(論理積回路)、インバータINAで構成できる。
【0077】
そして図7(A)に示すように、高速シリアルインターフェースモードにおいて、論理回路は電源端子VDDAに供給されるレシーバ回路42用の電源電圧に基づいて低電位側レベル(広義には、固定レベル)を出力する。具体的には、インバータINAにレシーバ回路42用の電源電圧が入力される。すなわち、インバータINAには高電位側レベル(H)に相当する電圧が入力されるため、インバータINAは低電位側レベル(L)を出力する。そして、AND回路ANAにはインバータINAの出力と出力信号DQが入力され、AND回路ANAは出力信号DQに関わらず低電位側レベル(L)を出力する。出力バッファBQは、AND回路ANAの出力を受けて低電位側レベル(L)を出力する。
【0078】
一方図7(B)に示すように、パラレルインターフェースモードにおいては電源端子VDDAにグランド電圧が供給される。パラレルインターフェースモードではレシーバ回路42用の電源電圧が不要のためである。この場合、インバータINAには低電位側レベル(L)に相当する電圧が入力されるため、インバータINAは高電位側の論理レベル(H)を出力する。そのためAND回路ANAは出力信号DQを出力し、出力バッファBQは端子G1を介して配線GF1に出力信号DQを出力する。
【0079】
なお、I/Oバッファ62−1は、出力イネーブル信号DEによって入出力をコントロールできる。例えば、出力イネーブル信号DEがアクティブの時には出力バッファBQは出力信号DQをバッファして出力する。一方、出力イネーブル信号DEが非アクティブの時には、出力バッファBQがハイインピーダンス状態に設定され、端子G1を介して入力バッファBIにCMOSレベルの信号が入力される。このような出力バッファBQは、例えば図9に示すようにクロックドインバーターで構成することができる。
【0080】
図8にI/Oバッファ62−1の第2の構成例を示す。この構成例は、入力バッファBI、出力バッファBQ、インバータINB、AND回路ANBを含む。AND回路ANBにはインバータINBの出力と出力イネーブル信号DEが入力される。出力バッファBQには出力信号DQが入力される。
【0081】
具体的には、高速シリアルインターフェースモードにおいてインバータINBは低電位側レベルを出力する。これを受けてAND回路ANBは、出力イネーブル信号DEに関わらず低電位側レベル(広義には、固定レベル)を出力する。そして、出力バッファBQの出力は、このAND回路ANBの出力に基づいてハイインピーダンス状態に設定される。
【0082】
一方、パラレルインターフェースモードにおいてインバータINBは高電位側レベルを出力する。これを受けてAND回路ANBは、出力イネーブル信号DEを出力する。そして出力バッファBQは、AND回路ANBの出力に基づいて、出力がハイインピーダンス状態に設定されるか、または出力信号DQを出力する。例えば、出力イネーブル信号DEがアクティブの時には出力バッファBQは出力信号DQを出力する。一方、出力イネーブル信号DEが非アクティブの時には、出力バッファBQの出力はハイインピーダンス状態に設定され、入力バッファBIに端子G1を介してCMOSレベルの信号が入力される。
【0083】
ところで、高速シリアルインターフェースモードとパラレルインターフェースモードで端子を共有した場合、I/Oバッファの出力を切り替える必要があるという課題があった。
【0084】
この点、図7(A)、図7(B)、図8の構成例によれば端子の共有を実現できる。そのため、端子を追加することなく高速シリアルインターフェース回路とパラレルインターフェース回路を集積することが可能である。これにより、コストの増加を抑えつつインターフェースの選択を実現できる集積回路装置を提供できる。
【0085】
また、本実施形態では電源端子VDDAに供給される電圧を用いてインターフェース切り替えを行っている。これにより、I/Oバッファを制御するための端子や信号を追加することなくインターフェースの選択を実現できる。
【0086】
3.2.第2の構成例
図10(A)、図10(B)にパラレルインターフェース回路60の第2の構成例を示す。この構成例は、第1、第2の入力バッファBFP、BFMを含む。入力バッファBFP、BFMにはそれぞれ端子DP、DMからの信号が入力される。また第2の構成例は、端子VDDAからの電圧が入力されるインバータINDと、端子G1、G2からの信号が入力される入力バッファBF1、BF2を含むことができる。さらに第2の構成例は、ロジック回路用の電源電圧が供給される端子VDDを含むことができる。そして、入力バッファBFP、BFM、BF1、BF2、インバータINDは、端子VDDから供給されるロジック回路用の電源電圧で動作する。なお、ロジック回路用の電源電圧は、レシーバ回路42用の電源電圧とは異なる電源電圧であり、例えば高速シリアルインターフェース回路40のロジック回路やパラレルインターフェース回路60などの動作に用いられる電源電圧である。
【0087】
具体的には、入力バッファBFP、BFMはAND回路(論理積回路)で構成することができる。そして、この入力バッファBFP、BFMの出力は、インバータINDの出力によって制御され、端子VDDAからの電圧に基づいて決まるようになっている。
【0088】
より具体的には、図10(A)に示すように、高速シリアルインターフェースモードにおいては、端子VDDAにはレシーバ回路42用の電源電圧が供給され、インバータINDは低電圧側の論理レベル(L)を出力する。そのため入力バッファBFP、BFMは低電圧側の論理レベル(L。広義には、固定レベル)の信号を出力する。なお端子G1、G2はガード用配線によってグランド電圧に固定されているため、入力バッファBF1、BF2の出力も低電圧側の論理レベルに固定されている。
【0089】
一方図10(B)に示すように、パラレルインターフェースモードにおいては、レシーバ回路42用の電源が不要のため端子VDDAにはグランド電圧が供給される。この場合、インバータINDは高電圧側の論理レベル(H)を出力するため、入力バッファBFP、BFMは、それぞれ端子DP、DMを介して入力されるCMOSレベルの信号をバッファして出力する。パラレルインターフェースモードでは、端子G1、G2にもCMOSレベルの信号(第1、第2のインターフェース信号)が入力されているため、入力バッファBF1、BF2もそれぞれ端子G1、G2を介して入力されるCMOSレベルの信号をバッファして出力する。
【0090】
なお、図10(A)、図10(B)に示す入力バッファBFP、BFMを図6に示すI/Oバッファ64−1、64−2の入力バッファに適用してもよい。
【0091】
ところで、本実施形態は、高速シリアルインターフェースとパラレルインターフェースで端子を共有している。この場合、高速シリアルインターフェースモードにおいて、パラレルインターフェース回路の入力バッファが高速シリアル信号をバッファしてしまい、消費電流が増加するという課題がある。
【0092】
この点、本実施形態では端子VDDAに供給される電圧に基づいて、高速シリアルインターフェースモードにおいて入力バッファが固定電圧を出力するため、消費電流の増加を防止できる。すなわち、バッファされた高周波数の信号がパラレルインターフェース回路の後段のロジック回路に入力され、高速シリアルインターフェースモードにおいて本来使用されないはずのロジック回路で電流が消費されてしまうことを防止できる。さらに、この制御にレシーバ回路42用の電源電圧を利用したことにより、新たな制御用端子や制御信号を設けることなくインターフェース切り替えを実現している。
【0093】
4.高速シリアルインターフェース回路
図11に高速シリアルインターフェース回路40の詳細な構成例を示す。この高速シリアルインターフェース回路40は、物理層回路50、ロジック回路70を含む。
【0094】
物理層回路50(レシーバ)は、差動信号(差動データ信号、差動クロック信号)を用いてデータ(パケット)やクロックを受信するための回路である。具体的には電流駆動又は電圧駆動されたシリアルバスの差動信号線からデータ等の受信を行う。この物理層回路50は、データ用レシーバ回路52や、クロック用レシーバ回路54などを含むことができる。データ用レシーバ回路52、クロック用レシーバ回路54は、本実施形態のレシーバ回路42に対応する。なお物理層回路50はトランスミッタ回路を含むこともでき、その場合はデータやクロックの送信を行うこともできる。
【0095】
ロジック回路70は、高速シリアルインターフェース回路40とドライバの内部回路との間のインターフェース処理を行う。具体的にはロジック回路70はサンプリング回路72、シリアルパラレル変換回路74を含むことができる。サンプリング回路72は、データ用レシーバ回路52からのデータ信号をクロック用レシーバ回路54からのクロックでサンプリングしシリアルデータを生成する。シリアルパラレル変換回路74は、そのシリアルデータをパラレルデータに変換し、ドライバの内部回路に出力する。なお、ロジック回路70は、物理層の上層であるリンク層の処理を行うためのリンクコントローラを含むこともできる。
【0096】
5.電気光学装置の詳細な構成例
図12に本実施形態の電気光学装置の詳細な構成例を示す。図12では本実施形態を液晶表示装置に適用した場合について説明する。ただし、本実施形態はEL素子等の発光素子を用いた表示装置に適用することもできる。
【0097】
図12に示す本実施形態の液晶表示装置(電気光学装置、表示装置)は、液晶パネル400(電気光学パネル、表示パネル)、データドライバ20(データ線駆動回路)、走査ドライバ30(走査線駆動回路、ゲートドライバ)、電源回路80、表示コントローラ150を含む。ここで、本実施形態の高速シリアルインターフェース回路40とパラレルインターフェース回路60はインターフェース回路90に含まれる。なお、本実施形態にこれらのすべての回路ブロックを含める必要はなく、その一部の回路ブロックを省略する構成にしてもよい。
【0098】
液晶パネル400は、例えばアクティブマトリクス基板(例えばガラス基板)上に形成された液晶パネルである。アクティブマトリクス基板には、ゲート線GK(1≦K≦M、KとMは自然数)とデータ線SRL、SGL、SBL(1≦L≦N、LとNは自然数)との交差点に対応する位置に、薄膜トランジスタTFTKL−R、TFTKL−G、TFTKL−Bが設けられている。
【0099】
例えばTFTKL−Rのゲートはゲート線GKに接続され、TFTKL−Rのソース、ドレインはデータ線SRL、画素電極PEKL−Rに接続されている。この画素電極PEKL−Rと対向電極CE(コモン電極)との間には、液晶(電気光学物質)が挟まれ、液晶容量CLKL−R及び補助容量CSKL−Rが形成されている。
【0100】
また、アクティブマトリクス基板にはデータ電圧供給線S1〜SNが設けられ、S1〜SNに対応してデマルチプレクサが設けられている。デマルチプレクサDMUXLは、ソース電圧供給線SLに時分割で供給された階調電圧を、データドライバ20からのマルチプレクス制御信号に基づいてデータ線SRL、SGL、SBLに分割して供給する。
【0101】
なお、対向電極CEに与えられる対向電極電圧VCOMの電圧レベルは、電源回路80に含まれる対向電極電圧生成回路により生成される。例えば、対向電極CEは、対向基板上に一面に形成される。
【0102】
データドライバ20は、階調データに基づいて液晶パネル400のデータ電圧供給線S1〜SNを駆動する。上述のようにデマルチプレクサにより分離制御されるため、データドライバ20は、データ線SR1〜SRN、SG1〜SGN、SB1〜SBNを駆動できる。一方、走査ドライバ30は、液晶パネル400の走査線G1〜GMを走査(順次駆動)する。
【0103】
表示コントローラ150は、図示しない中央演算処理装置(Central Processing Unit:CPU)等のホストにより設定された内容に従って、データドライバ20、走査ドライバ30及び電源回路80への制御信号をインターフェース回路90に出力する。
【0104】
インターフェース回路90は、表示コントローラ150から入力される制御信号をデータドライバ20、走査ドライバ30、電源回路80にインターフェースする。
【0105】
電源回路80は、外部から供給される基準電圧に基づいて、液晶パネル400の駆動に必要な各種の電圧レベル(階調電圧)や、対向電極CEの対向電極電圧VCOMの電圧レベルを生成する。
【0106】
なお、図12では、液晶表示装置が表示コントローラ150を含む構成になっているが、表示コントローラ150を液晶表示装置の外部に設けてもよい。また、データドライバ20、走査ドライバ30、電源回路80、表示コントローラ150の一部又は全部を液晶パネル400上に形成してもよい。
【0107】
5.1.データドライバ
図13に、図13のデータドライバ20の構成例を示す。データドライバ20は、シフトレジスタ22、ラインラッチ24、26、多重化回路28、基準電圧発生回路38、DAC32(データ電圧生成回路)、データ線駆動回路34、マルチプレクス駆動制御部36を含む。
【0108】
シフトレジスタ22は、クロック信号CLKに同期して隣接するフリップフロップにイネーブル入出力信号EIOを順次シフトする。
【0109】
ラインラッチ24には、表示コントローラ150から例えば18ビット(6ビット(階調データ)×3(RGB各色))単位で階調データDIOが入力される。ラインラッチ24は、この階調データDIOを、シフトレジスタ22で順次シフトされたEIOに同期してラッチする。
【0110】
ラインラッチ26は、表示コントローラ150から供給される水平同期信号LPに同期して、ラインラッチ24でラッチされた1水平走査単位の階調データをラッチする。
【0111】
多重化回路28は、ラインラッチ26において各データ線に対応してラッチされた3本のデータ線分の階調データを時分割多重する。
【0112】
マルチプレクス駆動制御部36は、データ電圧供給線の時分割タイミングを規定するマルチプレクス制御信号を生成し、1水平走査期間内に、マルチプレクス制御信号RSEL、GSEL、BSELを順番にアクティブにする。多重化回路28は、マルチプレクス制御信号に基づいて、階調電圧を時分割でデータ電圧供給線に供給するように多重化を行う。なお、マルチプレクス制御信号は、液晶パネル400のデマルチプレクサにも供給される。
【0113】
基準電圧発生回路38は、例えば64種類の基準電圧を生成する。基準電圧発生回路38によって生成された64種類の基準電圧は、DAC32に供給される。
【0114】
DAC32は、多重化回路28からのデジタルの階調データに基づいて、基準電圧発生回路38からの基準電圧のいずれかを選択し、デジタルの階調データに対応するアナログのデータ電圧を各データ線に出力する。
【0115】
データ線駆動回路34は、各データ線毎に設けられたボルテージフォロワ接続の演算増幅器OPCが、DAC32からのデータ電圧をバッファリングしてデータ線に出力し、データ線を駆動する。
【0116】
なお、図13では、デジタルの階調データをデジタル・アナログ変換して、データ線駆動回路34を介してデータ線に出力する構成を採用しているが、アナログの映像信号をサンプル・ホールドして、データ線駆動回路34を介してデータ線に出力する構成を採用することもできる。
【0117】
6.電子機器
上述の液晶表示装置を用いて構成される電子機器として、例えばプロジェクタ(投写型表示装置)がある。図14に、本実施形態における液晶表示装置が適用されたプロジェクタの構成例のブロック図を示す。
【0118】
図14のプロジェクタは、表示情報出力源710、表示情報処理回路720、ドライバ100(集積回路装置)、液晶パネル400、クロック発生回路750及び電源回路760を含んで構成される。表示情報出力源710は、ROM(Read Only Memory)及びRAM(Random Access Memory)、光ディスク装置等のメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路750からのクロック信号に基づいて、所定フォーマットの画像信号等の表示情報を表示情報処理回路720に出力する。表示情報処理回路720は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、或いはクランプ回路等を含むことができる。ドライバ100は、走査ドライバ及びデータドライバを含み、液晶パネル400を駆動する。電源回路760は、上述の各回路に電力を供給する。
【0119】
なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語(電気光学装置、集積回路装置、電気光学パネル、低電位側の電源電圧等)と共に記載された用語(液晶表示装置、ドライバ、液晶パネル、グランド等)は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また高速シリアルインターフェース回路、パラレルインターフェース回路、データドライバ、走査ドライバ、電源回路、ドライバ、電気光学装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。
【図面の簡単な説明】
【0120】
【図1】本実施形態の電気光学装置の構成例
【図2】本実施形態の構成例
【図3】図3(A)、図3(B)は、本実施形態の説明図
【図4】シリアルバスの説明図
【図5】図5(A)は、本実施形態の第1の変形例であり、図5(B)は、本実施形態の第2の変形例
【図6】パラレルインターフェース回路の第1の構成例
【図7】図7(A)、図7(B)は、I/Oバッファの第1の構成例
【図8】I/Oバッファの第2の構成例
【図9】I/Oバッファの出力バッファの構成例
【図10】図10(A)、図10(B)は、パラレルインターフェース回路の第2の構成例
【図11】高速シリアルインターフェース回路の構成例
【図12】本実施形態の電気光学装置の詳細な構成例
【図13】データドライバの構成例
【図14】本実施形態の電子機器の構成例
【符号の説明】
【0121】
40 高速シリアルインターフェース回路、 42 レシーバ回路、
44 差動アンプ、 60 パラレルインターフェース回路、
62−1,62−2,64−1,64−2 I/Oバッファ、
100 集積回路装置、 200 配線基板、 400 電気光学パネル、
DPF,DMF 第1、第2の配線、 GF1,GF2 第1、第2のガード用配線、
VDF 第1の電源配線、 VSF1 第2の電源配線、
DP,DM 第1,第2の端子、 G1,G2 第1,第2のガード用端子、
GVSS1,GVSS2 第1,第2のガード補強用端子、
VDDA レシーバ回路用電源端子、 VSS 低電圧側電源端子、
BFP,BFM 第1,第2の入力バッファ、 INA,ANA 論理回路、
INV インバータ、 R 終端抵抗
【特許請求の範囲】
【請求項1】
シリアルバスを介して差動信号を受信するレシーバ回路を有する高速シリアルインターフェース回路と、
前記差動信号を構成する第1の信号が入力される第1の端子と、
前記差動信号を構成する第2の信号が入力される第2の端子と、
第1、第2のガード用端子と、
少なくとも1つのガード補強用端子と、
を含み、
高速シリアルインターフェースモードにおいて、前記第1のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第1の配線によって接続され、前記第2のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第2の配線によって接続されることを特徴とする集積回路装置。
【請求項2】
請求項1において、
前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、
前記第1、第2の端子と前記第1、第2のガード用端子は第1の方向に沿って配置され、
前記第1のガード補強用端子は、
前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、
前記第2のガード補強用端子は、
前記第2のガード用端子の前記第2の方向に配置されることを特徴とする集積回路装置。
【請求項3】
請求項1において、
前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、
低電圧側の電源電圧が供給される低電圧側電源端子と、
前記第1、第2のガード補強用端子と前記低電圧側電源端子とを接続する接続線と、
を含むことを特徴とする集積回路装置。
【請求項4】
請求項3において、
前記第1、第2の端子と前記第1、第2のガード用端子は、
第1の方向に沿って配置され、
前記第1のガード補強用端子は、
前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、
前記第2のガード補強用端子は、
前記第2のガード用端子の前記第2の方向に配置され、
前記接続線は、
前記低電圧側電源端子と前記第1のガード補強用端子とを接続する第1の接続線と、
前記第1のガード補強用端子と前記第2のガード補強用端子とを接続する第2の接続線と、
を有し、
前記第2の接続線は、
前記第1の方向に沿って配線されることを特徴とする集積回路装置。
【請求項5】
請求項3又は4において、
前記レシーバ回路は、
前記第1、第2のガード補強用端子の間に配置されることを特徴とする集積回路装置。
【請求項6】
請求項5において、
前記レシーバ回路用のガードリングの金属層により前記接続線が形成されることを特徴とする集積回路装置。
【請求項7】
請求項1乃至6のいずれかにおいて、
前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、
前記第1のガード用端子を介してパラレルインターフェース信号を入出力する第1のI/Oバッファと、
前記第2のガード用端子を介してパラレルインターフェース信号を入出力する第2のI/Oバッファと、
を含み、
高速シリアルインターフェースモードにおいて、前記第1、第2のI/Oバッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて低電圧側レベル又はハイインピーダンス状態に設定されることを特徴とする集積回路装置。
【請求項8】
請求項7において、
前記第1、第2のI/Oバッファは、
入力バッファと、出力バッファと、論理回路とを有し、
前記論理回路は、
前記出力バッファの前段に設けられ、高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、
前記出力バッファは、
前記論理回路の前記固定レベルの信号が入力されたときに、前記低電位側レベルを出力することを特徴とする集積回路装置。
【請求項9】
請求項7において、
前記第1、第2のI/Oバッファは、
入力バッファと、出力バッファと、論理回路とを有し、
前記論理回路は、
高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、
前記出力バッファの出力は、
前記論理回路の前記固定レベルの信号に基づいて、前記ハイインピーダンス状態に設定されることを特徴とする集積回路装置。
【請求項10】
請求項1乃至6のいずれかにおいて、
前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、
前記第1の端子を介してパラレルインターフェース信号が入力される第1の入力バッファと、
前記第1の端子を介してパラレルインターフェース信号が入力される第2の入力バッファと、
を含み、
高速シリアルインターフェースモードにおいて、前記第1、第2の入力バッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力することを特徴とする集積回路装置。
【請求項11】
請求項10において、
前記レシーバ回路用の高電圧側の電源電圧と異なるロジック回路用の電源電圧で動作するインバータを含み、
前記インバータには、
前記レシーバ回路用電源端子に供給される前記レシーバ回路用の高電圧側の電源電圧が入力され、
前記第1、第2の入力バッファは、
前記インバータの出力により制御されることを特徴とする集積回路装置。
【請求項12】
請求項7乃至11のいずれかにおいて、
パラレルインターフェースモード時に、前記レシーバ回路用電源端子に低電圧側の電源電圧が供給されることを特徴とする集積回路装置。
【請求項13】
請求項1乃至12のいずれかに記載の集積回路装置と、
電気光学パネルと、
配線基板と、
を含み、
前記配線基板は、
前記第1のガード用端子に接続される第1のガード用配線と、前記第2のガード用端子に接続される第2のガード用配線とを有し、
高速シリアルインターフェースモードにおいて、前記第1のガード用配線が、前記第1のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第1のガード補強用端子とを接続し、前記第2のガード用配線が、前記第2のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第2のガード補強用端子とを接続することを特徴とする電気光学装置。
【請求項14】
請求項13に記載の電気光学装置を含むことを特徴とする電子機器。
【請求項1】
シリアルバスを介して差動信号を受信するレシーバ回路を有する高速シリアルインターフェース回路と、
前記差動信号を構成する第1の信号が入力される第1の端子と、
前記差動信号を構成する第2の信号が入力される第2の端子と、
第1、第2のガード用端子と、
少なくとも1つのガード補強用端子と、
を含み、
高速シリアルインターフェースモードにおいて、前記第1のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第1の配線によって接続され、前記第2のガード用端子が前記少なくとも1つのガード補強用端子のいずれかに配線基板に形成された第2の配線によって接続されることを特徴とする集積回路装置。
【請求項2】
請求項1において、
前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、
前記第1、第2の端子と前記第1、第2のガード用端子は第1の方向に沿って配置され、
前記第1のガード補強用端子は、
前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、
前記第2のガード補強用端子は、
前記第2のガード用端子の前記第2の方向に配置されることを特徴とする集積回路装置。
【請求項3】
請求項1において、
前記少なくとも1つのガード補強用端子として第1、第2のガード補強用端子が設けられ、
低電圧側の電源電圧が供給される低電圧側電源端子と、
前記第1、第2のガード補強用端子と前記低電圧側電源端子とを接続する接続線と、
を含むことを特徴とする集積回路装置。
【請求項4】
請求項3において、
前記第1、第2の端子と前記第1、第2のガード用端子は、
第1の方向に沿って配置され、
前記第1のガード補強用端子は、
前記第1の方向に直交する方向を第2の方向とした場合に、前記第1のガード用端子の前記第2の方向に配置され、
前記第2のガード補強用端子は、
前記第2のガード用端子の前記第2の方向に配置され、
前記接続線は、
前記低電圧側電源端子と前記第1のガード補強用端子とを接続する第1の接続線と、
前記第1のガード補強用端子と前記第2のガード補強用端子とを接続する第2の接続線と、
を有し、
前記第2の接続線は、
前記第1の方向に沿って配線されることを特徴とする集積回路装置。
【請求項5】
請求項3又は4において、
前記レシーバ回路は、
前記第1、第2のガード補強用端子の間に配置されることを特徴とする集積回路装置。
【請求項6】
請求項5において、
前記レシーバ回路用のガードリングの金属層により前記接続線が形成されることを特徴とする集積回路装置。
【請求項7】
請求項1乃至6のいずれかにおいて、
前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、
前記第1のガード用端子を介してパラレルインターフェース信号を入出力する第1のI/Oバッファと、
前記第2のガード用端子を介してパラレルインターフェース信号を入出力する第2のI/Oバッファと、
を含み、
高速シリアルインターフェースモードにおいて、前記第1、第2のI/Oバッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて低電圧側レベル又はハイインピーダンス状態に設定されることを特徴とする集積回路装置。
【請求項8】
請求項7において、
前記第1、第2のI/Oバッファは、
入力バッファと、出力バッファと、論理回路とを有し、
前記論理回路は、
前記出力バッファの前段に設けられ、高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、
前記出力バッファは、
前記論理回路の前記固定レベルの信号が入力されたときに、前記低電位側レベルを出力することを特徴とする集積回路装置。
【請求項9】
請求項7において、
前記第1、第2のI/Oバッファは、
入力バッファと、出力バッファと、論理回路とを有し、
前記論理回路は、
高速シリアルインターフェースモード時に前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力し、
前記出力バッファの出力は、
前記論理回路の前記固定レベルの信号に基づいて、前記ハイインピーダンス状態に設定されることを特徴とする集積回路装置。
【請求項10】
請求項1乃至6のいずれかにおいて、
前記レシーバ回路用の高電圧側の電源電圧が供給されるレシーバ回路用電源端子と、
前記第1の端子を介してパラレルインターフェース信号が入力される第1の入力バッファと、
前記第1の端子を介してパラレルインターフェース信号が入力される第2の入力バッファと、
を含み、
高速シリアルインターフェースモードにおいて、前記第1、第2の入力バッファの出力が前記レシーバ回路用電源端子からの電圧に基づいて固定レベルの信号を出力することを特徴とする集積回路装置。
【請求項11】
請求項10において、
前記レシーバ回路用の高電圧側の電源電圧と異なるロジック回路用の電源電圧で動作するインバータを含み、
前記インバータには、
前記レシーバ回路用電源端子に供給される前記レシーバ回路用の高電圧側の電源電圧が入力され、
前記第1、第2の入力バッファは、
前記インバータの出力により制御されることを特徴とする集積回路装置。
【請求項12】
請求項7乃至11のいずれかにおいて、
パラレルインターフェースモード時に、前記レシーバ回路用電源端子に低電圧側の電源電圧が供給されることを特徴とする集積回路装置。
【請求項13】
請求項1乃至12のいずれかに記載の集積回路装置と、
電気光学パネルと、
配線基板と、
を含み、
前記配線基板は、
前記第1のガード用端子に接続される第1のガード用配線と、前記第2のガード用端子に接続される第2のガード用配線とを有し、
高速シリアルインターフェースモードにおいて、前記第1のガード用配線が、前記第1のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第1のガード補強用端子とを接続し、前記第2のガード用配線が、前記第2のガード用端子と、前記少なくとも1つのガード補強用端子のうちの第2のガード補強用端子とを接続することを特徴とする電気光学装置。
【請求項14】
請求項13に記載の電気光学装置を含むことを特徴とする電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【公開番号】特開2009−237083(P2009−237083A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2008−80903(P2008−80903)
【出願日】平成20年3月26日(2008.3.26)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成20年3月26日(2008.3.26)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【Fターム(参考)】
[ Back to top ]