電圧で切替可能な誘電体材料を有するコア層構造
基板およびパッケージデバイスのためのコア層構造が提供される。このコア層構造は、第１の層、第１の層と組み合わされる第２の層、および第１と第２の層の間に設けられた、電圧で切替可能な誘電体（ＶＳＤ）材料の層を備えている。
【発明の詳細な説明】
【関連出願】
【０００１】
本出願は、２００８年８月２２日に出願された米国仮特許出願第６１／０９１２８８号に優先権の恩恵を主張するものであり、上述した優先権の出願がここに全てが引用される。
【技術分野】
【０００２】
本発明は、電圧で切替可能な誘電体材料を有するコア層構造に関する。
【背景技術】
【０００３】
電圧で切替可能な誘電体（ＶＳＤ）材料は、低電圧では絶縁性でありかつ高電圧では導電性である材料である。これらの材料は、典型的に、絶縁性高分子マトリクス中に導電性、半導電性、および絶縁性の粒子を含む複合体である。これらの材料は、電子デバイスの過渡的保護、特に、静電放電（ＥＳＤ）保護および電気的オーバーストレス（ＥＯＳ）保護のために使用される。一般に、ＶＳＤ材料は、その場合には導体として挙動する特徴電圧または電圧範囲が印加されない限り、誘電体として挙動する。様々な種類のＶＳＤ材料が存在する。電圧で切替可能な誘電体材料の例が、特許文献１から９などの文献に挙げられている。これらの文献の全てをここに引用する。
【０００４】
ＶＳＤ材料は、様々なプロセスを使用して形成してよい。従来の技法の１つでは、高分子の層に、金属粒子を高レベルでパーコレーション閾値に非常に近づくまで、典型的に２５体積％より多く充填する。次いで、半導体および／または絶縁体材料がこの混合物に加えられる。
【０００５】
別の従来の技法では、ドープ金属酸化物粉末を混合し、次いで、それらの粉末を焼結して粒界を有する粒子にし、次いで、その粒子を高分子マトリクスにパーコレーション閾値を超えるまで加えることによって、ＶＳＤ材料を形成する。
【０００６】
ＶＳＤ材料を形成する他の技法が、導体または半導体有機材料を有する電圧で切替可能な誘電体材料と題する特許文献１０および高アスペクト比の粒子を有する電圧で切替可能な誘電体材料と題する特許文献１１に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第４９７７３５７号明細書
【特許文献２】米国特許第５０６８６３４号明細書
【特許文献３】米国特許第５０９９３８０号明細書
【特許文献４】米国特許第５１４２２６３号明細書
【特許文献５】米国特許第５１８９３８７号明細書
【特許文献６】米国特許第５２４８５１７号明細書
【特許文献７】米国特許第５８０７５０９号明細書
【特許文献８】国際公開第９６／０２９２４号パンフレット
【特許文献９】国際公開第９７／２６６６５号パンフレット
【特許文献１０】米国特許出願第１１／８２９９４６号明細書
【特許文献１１】米国特許出願第１１／８２９９４８号明細書
【発明の概要】
【課題を解決するための手段】
【０００８】
ここに記載された実施の形態は、電圧で切替可能な誘電体（ＶＳＤ）材料の集積層を有する、プリント基板またはパッケージ基板デバイスを作製するために使用されるような、コア層構造を提供する。他の利点の中でも、ＶＳＤ材料の集積層を有するコア層構造には、ＥＳＤまたはＥＯＳ事象に対処するための特有の能力がある。そのようなコア層構造は、それからプリント基板または基板デバイスを作製する基礎的要素として働くであろうし、コア層構造にＶＳＤ材料を含ませると、そのようなデバイスが、デバイスの敏感な電装品をＥＳＤ、ＥＯＳまたは他の有害な電気的事象から保護するための接地配線または素子をより容易に提供することができる。
【０００９】
さらに、コア層構造にＶＳＤ材料の集積層を使用すると、ＥＳＤまたはＥＯＳから生じる事象などの電気的事象に対処するために、垂直に（または垂直面において）切り替えるように構成できることが実施の形態により認識される。より具体的には、集積ＶＳＤ層は、基板の水平面における代わりに、基板の垂直面（例えば、基板の厚さを横切って）にＥＳＤ保護回路を形成することができる。そのような垂直なＥＳＤ保護回路は、基板デバイスおよびパッケージのホイルまたは導体コア内の厚さの層として堆積されたＶＳＤ材料を使用して実施してもよいことが実施の形態により認識される。導体層の厚さにＶＳＤ材料を使用することにより、導体表面上にＥＳＤ回路を形成するための空隙サイズをより小さくより制御可能にすることができる。ここに記載された実施の形態は、導体層または表面の厚さ内にＶＳＤ材料の層を設けるための様々な技法および改良を提供する。
【００１０】
基板およびパッケージデバイスのためのコア層構造が提供される。このコア層構造は、第１の層、第１の層と組み合わされる第２の層、および第１と第２の層の間に設けられた、電圧で切替可能な誘電体（ＶＳＤ）材料の層を備えている。
【００１１】
いくつかの実施の形態によれば、第１の層および第２の層の少なくとも一方が、導体材料からなり、ＶＳＤ材料と直接接触している。いくつかの実施の形態において、第１の層および第２の層の両方が、導体材料からなり、ＶＳＤ材料と接触している。代わりまたは追加として、そのコア層構造に絶縁または抵抗材料の層を含ませてもよい。
【００１２】
さらにまた、いくつかの実施の形態は、対応する導体層上に設けられた別個の素子を絶縁するために、抵抗材料をＶＳＤ材料と組み合わせて使用したコア層構造を提供する。ある実施の形態において、導体表面層は、複数の別個の素子を提供するようにパターンが形成されている。ＶＳＤ材料の層がその表面層の下にあり、導体素子がＶＳＤ材料の層を地面に電気接続している。表面層は、２つ以上の別個の素子の間の空間を占める抵抗材料を備えている。
【図面の簡単な説明】
【００１３】
【図１】様々な実施の形態による電圧で切替可能な誘電体（ＶＳＤ）材料の構成要素を示す、ＶＳＤ材料の層または厚さを示す断面図（原寸に比例せず）
【図２Ａ】１つ以上の実施の形態による、基板（例えば、プリント基板（ＰＣＢ））およびパッケージデバイスの形成に使用するためのコア層構造の単純化された代表的な断面図
【図２Ｂ】プリント基板または基板デバイスを形成するための構築プロセスの一部として、さらに加工され、層状にされた、図２Ａのコア層構造の断面図
【図２Ｃ】図２Ｂに示されたコア層構造上の追加の材料層の使用を示す断面図
【図２Ｄ】ある実施の形態における、コア層構造内の抵抗材料の使用を示す断面図
【図２Ｅ】ある実施の形態における、導体素子を絶縁するための埋め込み抵抗層を備えたコア層構造を示す断面図
【図２Ｆ】ある実施の形態における、ＶＳＤ材料の層と組み合わされた選択されたデバイスを隔離し、さらに保護するように、埋め込み抵抗材料がどのように働けるかを示す代表的な回路図
【図３】別の実施の形態における、コア層構造の代表的な断面図
【図４Ａ】記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示す図
【図４Ｂ】記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示す図
【図４Ｃ】記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示す図
【図５Ａ】ここに様々な実施の形態について記載されたようなコア層構造を形成するプロセスを示す図
【図５Ｂ】ここに様々な実施の形態について記載されたようなコア層構造を形成するプロセスを示す図
【図５Ｃ】ここに様々な実施の形態について記載されたようなコア層構造を形成するプロセスを示す図
【図６Ａ】ここに記載されたようなコア層の導電層の内の１つを形成するためにシード層を使用する別の実施の形態を示す図
【図６Ｂ】ここに記載されたようなコア層の導電層の内の１つを形成するためにシード層を使用する別の実施の形態を示す図
【発明を実施するための形態】
【００１４】
電圧で切替可能な誘電体（ＶＳＤ）材料
ここに用いたように、「電圧で切替可能な誘電体材料」または「ＶＳＤ材料」は、その場合には材料が導体となる材料の特徴レベルを超える場または電圧がその材料に印加されない限り、誘電体または非導体である特徴を有する任意の組成物、または組成物の組合せである。それゆえ、ＶＳＤ材料は、その場合にはＶＳＤ材料が導体状態に切り替わる特徴レベルを超える電圧（または場）（例えば、ＥＳＤ事象により与えられるものなどの）が材料に印加されない限り、誘電体である。ＶＳＤ材料はさらに、非線形抵抗材料として特徴付けることができる。多くの用途において、ＶＳＤ材料の特徴電圧は、回路またはデバイスの動作電圧レベルを数倍も変える値に及ぶ。そのような電圧レベルは、静電放電により生じるものなどの、ほぼ過渡条件程度であってよいが、実施の形態は、計画的な電気的事象の使用を含んでもよい。さらに、１つ以上の実施の形態は、特徴電圧を超える電圧の印加されていない状況下で、その材料は結合剤（すなわち、それは非導体または誘電体である）と同様に挙動する。
【００１５】
さらにまた、ある実施の形態では、ＶＳＤ材料は、導体または半導体粒子と一部が混合された結合剤を含む材料として特徴付けられる。特徴電圧レベルを超える電圧の印加されていない状況下で、その材料は全体として、結合剤の誘電体特徴を適応させる。特徴レベルを超える電圧が印加されると、その材料は全体として導体特徴を適応させる。
【００１６】
ここに記載された実施の形態によれば、ＶＳＤ材料の構成要素は、結合剤または高分子マトリクス中に均一に混合されるであろう。１つの実施の形態において、混合物はナノスケールで分散され、これは、導体／半導体材料からなる粒子が少なくとも１つの寸法（例えば、断面）においてナノスケールであり、体積中に全体に分散した量からなる多数の粒子が個別に離れている（凝集したり、互いにぎっしり詰まったりしないように）ことを意味する。
【００１７】
さらにまた、ここに記載された実施の形態のいずれかによるＶＳＤ材料を備えた電子デバイスが提供される。そのような電子デバイスとしては、プリント基板、半導体パッケージ、個別デバイス、薄膜電子部品、発光ダイオード（ＬＥＤ）、無線周波数（ＲＦ）部品、およびディスプレイデバイスなどの基板デバイスが挙げられる。
【００１８】
ＶＳＤ材料のいくつかの組成物は、高分子結合剤中に導体および／または半導体材料を、パーコレーションをわずかに下回る量で装填することによって動作する。パーコレーションは、比較的低い電圧が印加されたときに、連続導電路があるように静電的に定義された閾値に相当するであろう。他の絶縁性または半導体材料を加えて、パーコレーション閾値をよりうまく制御してもよい。さらにまた、いくつかの実施の形態は、高分子樹脂中に分散したバリスタ粒子から形成されたＶＳＤ材料を構成してもよい。
【００１９】
図１は、様々な実施の形態によるＶＳＤ材料の構成要素を示す、ＶＳＤ材料の層または厚さの断面図（原寸に比例せず）である。図示したように、ＶＳＤ材料１００は、様々な濃度で結合剤中に分散した、マトリクス結合剤１０５および様々なタイプの粒子構成要素を含んでいる。ＶＳＤ材料の粒子構成要素は、金属粒子１１０、半導体粒子１２０、および／または高アスペクト比（ＨＡＲ）粒子１３０を含んでよい。ＶＳＤ組成物中に含まれる粒子構成要素のタイプは、ＶＳＤ材料の所望の電気的および物理的特徴に応じて、様々であってよい。例えば、あるＶＳＤ組成物は、金属粒子１１０を含むが、半導体粒子１２０および／またはＨＡＲ粒子１３０は含まなくてもよい。さらにまた、他の実施の形態では、導体粒子１１０を使用しなくてもよい。
【００２０】
マトリクス結合剤１０５の例としては、ポリエチレン、シリコーン、アクリレート、ポリイミド、ポリウレタン、エポキシ、ポリアミド、ポリカーボネート、ポリスルホン、ポリケトン、およびそれらのコポリマーおよび／またはブレンドが挙げられる。
【００２１】
導体材料１１０の例としては、銅、アルミニウム、ニッケル、銀、金、チタン、ステンレス鋼、クロム、他の合金などの金属、もしくは二ホウ化チタンなどの導体セラミックが挙げられる。半導体材料１２０の例としては、有機および無機両方の半導体が挙げられる。無機半導体の例としては、炭化ケイ素、窒化ホウ素、窒化アルミニウム、酸化ニッケル、酸化亜鉛、硫化亜鉛、酸化ビスマス、二酸化チタン、酸化セリウム、酸化ビスマス、酸化スズ、インジウムスズ酸化物、アンチモンスズ酸化物、および酸化鉄が挙げられる。特定の配合および組成は、ＶＳＤ材料の特定の用途に最良に適合する機械的および電気的性質に関して選択してよい。ＨＡＲ粒子１３０は、有機（例えば、カーボンナノチューブ、グラフェン）または無機（例えば、ナノワイヤまたナノロッド）であってよく、様々な濃度で他の粒子の間に分散していてよい。ＨＡＲ粒子１３０のより具体的な例は、ナノワイヤまたはある種のナノロッドにより提供されるもののような、導体または半導体無機粒子に相当してよい。そのような粒子の材料としては、銅、ニッケル、金、銀、コバルト、酸化亜鉛、酸化スズ、炭化ケイ素、ヒ化ガリウム、酸化アルミニウム、窒化アルミニウム、二酸化チタン、アンチモン、窒化ホウ素、酸化スズ、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化ビスマス、酸化セリウム、およびアンチモン亜鉛酸化物が挙げられる。
【００２２】
マトリクス１０５中の様々な部類の粒子の分散は、ＶＳＤ材料１００がその組成物において層状ではなく、均一でありながら、電圧で切替可能な誘電体材料の電気的特徴を示すようなものであってよい。一般に、ＶＳＤ材料の特徴電圧はボルト／長さ（例えば、５ミル（約０．１２７ｍｍ）当たり）で測定されるが、電圧の代わりに、他の場の測定値を使用してもよい。したがって、ＶＳＤ材料層の境界１０２を横切って印加される電圧１０８は、ＶＳＤ材料１００を、その電圧が空隙距離Ｌの特徴電圧を超えた場合、導体状態に切り替えるであろう。導体状態において、マトリクス複合体（マトリクス結合剤１０５および粒子構成要素を含む）は導体粒子１１０の間で電荷（導電経路１２２により示される）をＶＳＤ材料の一方の境界から他方の境界まで伝導する。１つ以上の実施の形態では、ＶＳＤ材料は、動作回路の電圧を超える特徴電圧を有する。前述したように、他の特徴場の測定値を使用してもよい。
【００２３】
ＶＳＤ材料の組成物中に有機および／またはＨＡＲ粒子がそれによって含まれる特別な組成物および技法が、導体または半導体有機材料を有する電圧で切替可能な誘電体材料と題する特許文献１０および高アスペクト比の粒子を有する電圧で切替可能な誘電体材料と題する特許文献１１に記載されている。上述した特許出願の両方とも、本出願にその全てが引用される。
【００２４】
ＶＳＤ材料が、高分子樹脂内に分散したバリスタ粒子から形成されている実施の形態において、金属酸化物バリスタは、Ｂｉ，Ｃｒ，Ｃｏ，Ｍｎ，Ｗ，およびＳｂを使用して形成してよい。その組成物は、８００℃から１３００℃で焼結されたドープＺｎＯまたはＴｉＯ2粉末を使用して形成してよいが、他の温度範囲を使用してもよい。この焼結により、印加された電場に対して非線形関数として変化する導電率を有する電気粒子が得られる。
【００２５】
コア構造
図２Ａは、１つ以上の実施の形態による、基板（例えば、プリント基板（ＰＣＢ））およびパッケージデバイスの形成に使用するためのコア層構造の単純化された代表的な断面図である。このコア層構造は、その中にＶＳＤ材料の層が挿入された導電性ホイルまたは材料のプレートに相当するであろう。ここに記載したようなコア層構造は、導体材料、絶縁材料および／または抵抗材料の各層を含んでよい。いくつかの実施の形態において、コア層構造の厚さの断面部分は、１つの層またはＶＳＤ材料を挟んだ金属／導体層を含む。他の実施の形態は、導体層と抵抗層の間、または導体層と絶縁層（プリプレグなどの）の間にＶＳＤ材料を挟むためにコア層構造を提供してよい。どのコア層構造も、層から材料を除去し、別の種類の材料の組込みを可能にするためのパターン形成（例えば、エッチング）などにより、さらに加工してもよい。
【００２６】
図１は、図２Ａから２Ｅを含む、以下に提供した様々な実施の形態について記載するような、コア層構造に使用してよいＶＳＤ材料の異なるタイプまたは配合の例を示している。
【００２７】
図２Ａの実施の形態を参照すると、導電性ホイル２００（またはコア層構造）は、第１の層２１０、第２の層２２０、およびそれらの間に直接設けられたＶＳＤ層２３０を備えている。第１または第２の層２１０，２２０の少なくとも一方は、銅、銀、金または他の金属などの導体材料から形成されている。ＶＳＤ材料は、図１に記載されたものによる配合を有していてもよい。ある実施の形態において、ＶＳＤ材料の層２３０は、導体材料１１０，１２０の２つの層の間に配置され（または挟まれ）ている。例えば、ＶＳＤ材料の層２３０は、銅の２つの層の間に挟まれていてもよい。
【００２８】
導電性ホイル２００は、回路を形成するための異なるプロセスが施されても、もしくはパッケージ化され、またはプリント基板（ＰＣＢ）およびパッケージデバイスなどのデバイスと一体となるように他の様式で製造してもよい。図示したような構成により、ＥＳＤ保護回路を厚さの垂直面で効果的にすることができる。
【００２９】
ＶＳＤ材料の特有の性質のために、ＶＳＤ材料は、その場合にはＶＳＤ層が導体状態に切り替わるＥＳＤまたはＥＯＳ条件が存在しない限り、絶縁性である。詳しくは、ある実施の形態において、ＶＳＤ材料は、閾値レベル（例えば、クランプ電圧）を変える電圧または場の存在下で、絶縁体から導体に切り替わるであろう。ＶＳＤ材料のこの性質により、ＶＳＤ材料は、図２Ａに記載するような、導電性ホイル（またはコア層構造）を集積した基板およびパッケージデバイスのための集積保護層を提供することができる。
【００３０】
図２Ｂは、プリント基板または基板デバイスを形成するための構築プロセスの一部としてさらに加工され、層状にされた、図２Ａに記載されたようなコア層構造を示している。図２Ｂにおいて、第２の導体層２２０にパターンが形成され、次いで、必要に応じて、１つ以上の他の材料の層が充填されている。図２Ｂに示された実施例において、第２の導体層２２０にパターンが形成され、絶縁材料２３２（例えば、プリプレグなどの）の層が充填されている。絶縁材料２３２により、絶縁された電気素子を形成することができる。代わりにまたは追加として、抵抗材料が空隙のいくつかまたは全てを充填してもよい。さらにまた、第２の導体層２２０にパターンを形成する際に形成された空隙のいくつかは、特に第２の導体層２２０が表面層である場合、未充填のままであってよい。図２Ｂの実施の形態により示されるように、第１の導体層２１０は、アース２３６に接続されてもよい。電気的事象が生じた場合、ＶＳＤ材料の層２３０は、（導体状態に）「切り替わり」、その結果として生じた電流をアース２３６に伝送するであろう。前述したように、接地に切り替わる際のＶＳＤ層２３０の向きは、垂直面（Ｖにより表される）に沿っている。
【００３１】
図２Ｃは、コア層構造上の材料の追加の層の使用を示している。図示した実施例において、追加の導体層２２４が絶縁層２３２上に設けられている。必要に応じて、ＶＳＤ材料の追加の層２３４、並びに別の電気層２２８が含まれている。ビア２４２（表面接点２４３を有する）が、ＶＳＤ層２３０，２３４および導体層２１０，２２４をアース２３６に電気的に接続してもよい。表面層での電気的事象の存在下で、ＶＳＤ層、例えば、２３４は、ビア２４２を使用して、その事象を接地するように、垂直に切り替わるであろう。
【００３２】
図２Ｄは、ある実施の形態において、コア層構造の抵抗材料を使用することを示している。図２Ｄの実施の形態において、コア層構造２００は、第１の導体層２１０、ＶＳＤ層２３０、および素子２２０Ａ，２２０Ｂを含む素子を有する第２の導体層２２０を備えている。抵抗材料２５２が、第２の導体層の隣接する素子を隔離するように、ＶＳＤ材料２３０上に重ねられている。抵抗材料２５２は、ＶＳＤ材料２３０と組み合わされて、重大な電気的事象を接地できると同時に、より敏感な電気素子２２０Ｂを絶縁する。例えば、素子２２０Ａでの電気的事象の存在下で、ＶＳＤ層２３０は切り替わり、電流を垂直に運ぶ。抵抗材料２５２の存在は、アース２３６への経路が最小の抵抗を示すので、その事象からの多大な電流が素子２２０Ｂへと横に分散されるのを防ぐ。
【００３３】
図２Ｅは、別の実施の形態による、導体素子を絶縁するための埋め込み抵抗層または素子を備えたコア層構造を示している。図２Ｅに示された断面において、第１の導体層２１０に絶縁材料２３２が重ねられている。ＶＳＤ材料の層２３０が絶縁層２３２の上に設けられている。第２の導体層２２０が形成され、配線素子を提供するようにパターンが形成されている。抵抗材料（または層）２５２が、第２の導体層２２０から形成された素子のいくつかまたは全ての間に選択的に形成されても、パターン状に形成されてもよい。ビア２４２（およびその表面接点素子２４３）は、ＶＳＤ層２３０および導体層２１０をアース２３６に電気的に接続してよい。前述したように、抵抗材料２５２は電気素子（２２０Ｂ）を絶縁する。電気的事象の存在下で、ＶＳＤ層２３０は、ビア２４２に電気接続するように、切り替わるであろう。最小の電気抵抗の経路は、ＶＳＤ材料２３０およびビア２４２により、アース２３６まで垂直である。このように抵抗材料は、電気素子２２０Ａおよび２２０Ｂの間のＶＳＤ材料が横に切り替わっていた場合に、そうでなかったら生じ得る経路に抵抗素子を加えることによって、隣接する電気素子を隔離し、保護する。
【００３４】
図２Ｆは、いくつかの実施の形態による、埋め込み抵抗材料が、ＶＳＤ材料の層と組み合わさって、選択されたデバイスを隔離し、さらに保護するようにどのように働けるかの代表的な回路図である。特に、図２Ｆは、ＥＳＤ事象（または他の電気的出来事）が、図２Ｄまたは図２Ｅの実施の形態により示されたものなどのコア層構造上で対処されるのかを示す回路図である。埋込レジスタは、例えば、図２Ｅの抵抗材料２５２により設けられ、保護すべき素子（図２Ｅの２２０Ｂを参照）を隔離するように配置される。ＶＳＤ材料２３０は、その事象により切り替わり、素子２２０Ｂに至る電気経路よりも抵抗が小さい垂直経路の結果として、その事象をアース２３６（図２Ｅ）へと垂直に向けることができる。
【００３５】
図２Ａから２Ｅに記載されたコア層構造および構成への多くの変更例のいくつかを以下に説明する。以下とどこかに記載された実施の形態に関して、追加の加工工程（図２Ｂから図２Ｅに記載されたものなどの）を行って、コア層構造から基板および回路基板デバイスを構築してもよい。例えば、以下とどこかの様々な実施の形態に記載されたコア層構造は、さらに（ｉ）配線素子または隔離素子または領域を形成するためのパターン形成、（ｉｉ）コア層構造を通過するビアおよびマイクロビアを形成して、多数の層上の配線素子に、または素子をアースに電気接続（ＶＳＤを使用した接続を可能にする）する、および／または（ｉｉｉ）多層化して、ＶＳＤ、導体、抵抗または絶縁材料の追加の層をパターン形成されたまたは加工された層上に追加する；ことによって、さらに加工してもよい。
【００３６】
図３は、別の実施の形態における、コア層構造の代表的な断面図である。図示された実施の形態において、コア層構造３００は、その中にＶＳＤ材料の層が挿入された導電性ホイルまたは材料のプレートに相当する。コア層構造３００は、上述したまたはどこかの実施例のいずれと置き換えてもよい。
【００３７】
より詳しくは、コア層構造３００は、ＶＳＤ材料の層３２０を最初に受ける面として第１の種類（銅）の導体材料３１０を利用する。第２の種類（例えば、銀）の導体材料３３０がＶＳＤ材料３２０の上に配置されて、混成構造を形成している。導体材料３３０の第２の層が、ホイル３００内の導体層の異質の対を形成するように、ＶＳＤ層３２０上に形成されるか、堆積されるか、または他の様式で設けられる。
【００３８】
第１または第２いずれかの導体層３１０，３３０を有するＶＳＤ材料３２０の層を設けるために、異なる技法が存在するであろう。例えば、ある実施の形態では、ＶＳＤ層３２０が金属（例えば、２つとも銅）板の間で加圧される。別の実施の形態において、ＶＳＤ材料３２０が、同時に２つの導体層３１０，３３０の間（または異なるタイプの導体層１１２，２０２の間）で硬化される。
【００３９】
コア層構造を形成するために異なる種類の導体材料の使用を示す、図３の実施の形態を、ここに記載した他の実施の形態に適用してもよい。例えば、図２Ｂから図２Ｅの実施の形態について示されたコア層構造が、記載されたコア層構造の別個の層上に異なる種類の導体材料を含んでもよい。
【００４０】
コア層構造の形成
さらにまた、図４Ａから図４Ｃの実施の形態は、記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示している。図４Ａにおいて、コア層構造の第１の層４１０が形成される。第１の層４１０は、銅または銀などの導体材料から形成してよい。
【００４１】
図４Ｂにおいて、ＶＳＤ材料からなる第２の層４２０が第１の層４１０の上に形成される。提供された実施例において、ＶＳＤ材料は、第１の層と接触するように、第１の層４１０上に直接形成される。第１の材料上にＶＳＤ材料４２０を形成するためのプロセスおよび技法が数多く存在する。ある実施の形態において、ＶＳＤ材料４２０の層が液体形態で第１の層４１０上に堆積され、次いで、その場で硬化される。他の実施の形態において、ＶＳＤ材料４２０の層が、第１の層４１０上へのＢステージ(B-staged)とされる。第１の導体層４１０上のＶＳＤ材料４２０の層が、コアの形成の中間段階を提供する。
【００４２】
図４Ｃは、第１と第２の層４１０，４２０が組み合わされる中間段階後、第１の層４１０と第２の層４２０の組合せの上に第３の導体層４３０が形成または堆積される。中間体構造上に第３の層４３０の導体材料を形成するためのプロセスおよび技法が数多く存在する。以下に記載するように、例えば、いくつかの実施の形態では、第３の層４３０が、電解、化学メッキを含むプロセスにより形成または堆積される。したがって、第１と第３の層４１０，４３０の両方が同じ導体材料から形成され、ＶＳＤ材料がそれらの間に挟まれてもよい。さらにまた、第３の層４３０の導体材料が中間体構造上に被覆されてもよい。例えば、第３の層４３０が、中間体構造上に直接被覆できる導体インクからなっていてもよい。
【００４３】
あるいは、第１または第３の層４１０，４３０の一方が、以下の記載される１つ以上の実施の形態に関して提供されるように、非導体または抵抗材料から形成されている。さらにまた、第１または第３の層の一方が、導体材料から形成され、抵抗または絶縁（例えば、プリプレグ）材料によって第２の層４２０のＶＳＤ材料から隔てられてもよい。
【００４４】
ＶＳＤ上の導体層の形成
図５Ａから図５Ｃは、ここに記載された様々な実施の形態に記載されたようなコア層構造を形成するプロセスを示している。より詳しくは、図５Ａから図５Ｃは、（ｉ）導体材料の第１の層およびＶＳＤ材料の層からなる中間体構造が形成され、（ｉｉ）中間体構造のＶＳＤ材料の層上に第２の導体層が形成される実施の形態を示している。いくつかの実施の形態によれば、第２の導体層は、例えば、電気メッキ金属形成プロセスによって、中間体構造上に形成される。図５Ａから図５Ｃに記載されたような実施の形態を用いて、図２Ａから図２Ｆを含む、先の様々な実施の形態について記載されたようなコア層構造を作製してもよい。
【００４５】
図５Ａにおいて、中間体構造５１０が形成される。この中間体構造は、導体層５２０上に形成されたＶＳＤ材料の層５３０を含む。中間体構造５１０は電源５０２に連結されている。電源５０２からの電圧は、ＶＳＤ材料の層５３０を導体状態に切り替えるために使用される。ＶＳＤ材料の層が導体状態に切り替えられるのと同時に、中間体構造５１０は、電解液５４０（図５Ｂ）に曝される。第２の導体層５５０がＶＳＤ材料の上に形成し始める。第２の導体層の組成は、選択された電解液５４０であってよい。このようにして、ＶＳＤ材料の層５３０は電解液５４０に曝されて、ＶＳＤ材料の層の上面に第２の導体層５５０が形成される（図５Ｃ）。その結果として、コア層構造５００の形成が完了する。
【００４６】
どこかに提供されているように、ある実施の形態では、電解液５４０中の金属は、第１の導体層５２０の金属と異なってもよい。これにより、第２の導体層５５０とは異なる第１の導体層５２０を有するコア層構造５００が形成される。
【００４７】
電気メッキの代わりとして、ＶＳＤ材料の層５３０を導体状態（電源５０２から印加される電圧を使用して）に切り替えて、金属形成のための無電界プロセスに施してもよい。
【００４８】
別の代替例または変更例として、第２の導体層５５０について記載された同じ金属形成または堆積プロセス（図５Ｃ参照）を用いて、第１の導体層５２０を形成してもよい。例えば、第１の導体層５２０は、ＶＳＤ材料の層５３０に、第１と第２の導体層５２０，５５０の両方を同時に形成する電解液５４０に曝すことによって形成してもよい。
【００４９】
記載した実施の形態の代替例として、記載された電解メッキプロセスをオープンリール式(reel-to-reel)プロセスとして実施してもよい。
【００５０】
シード層の実施の形態
図６Ａおよび図６Ｂは、ここに記載されたようなコア層の導体層の内の１つを形成するためにシード層を使用した別の実施の形態を示している。記載したように、シード層６０２は、コア層構造６００の導体層の内の１つを形成するためのプロセスに用いられる。図６Ａの実施の形態を参照して、第１の導体層６１０およびＶＳＤ材料の層６２０からなる中間体構造６００上にシード層６０２が形成される。より詳しくは、シード層６０２がＶＳＤ材料の層６２０上に形成される。シード層６０２は、第２の導体層６３０を中間体構造上にメッキするためにＶＳＤ材料を「切り替える」ための代替例として働く。シード層６０２は、例えば、無電界メッキまたは電解メッキを使用して、第２の導体層６３０をその後形成できるように、ＶＳＤ材料の層６２０上に堆積されるまたは他の様式で形成される材料の薄層として設けてもよい。ある実施の形態において、シード層６０２は、第１の導体層６１０上にＶＳＤ材料の層６２０が形成された後、真空蒸着によって形成される。例えば、ＶＳＤ材料の層６２０は、第１の導体層６１０上に液体形態で堆積され、次いで、乾燥されてもよい。その後、真空蒸着プロセスを使用して、シード層６０２を形成してもよい。その後、第２の導体層６２０が、シード層６０２に電気メッキまたは無電界プロセスに施すことによって形成される。真空蒸着の代替例として、例えば、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、スパッタリング、もしくは原子層堆積（ＡＬＤ）などの他の技法を使用してシード層６０２を形成してもよい。代替例または変更例において、（ｉ）シード層６０２の粒子を適所に（すなわち、ＶＳＤ材料の硬化層６２０上）捕捉する工程；（ｉｉ）シード層の粒子を析出により堆積させる工程を含むプロセスによって形成してもよい。
【００５１】
いくつかの実施の形態において、シード層６０２は、金属などの導体である。あるいは、シード層６０２は、いくつかの実施の形態において半導体であってもよい。例えば、半導体粒子をＶＳＤ材料の硬化層６２０上に捕捉して、シード層６０２を形成してもよい。
【００５２】
さらにまた、シード層６０２は、導電性高分子または堆積物から形成してもよい。その高分子は、固有に導電性であっても、またはそれを導電性にするための金属粒子および／または他の導電性元素が添加されていてもよい。
【００５３】
変更例
いくつかの実施の形態において、バリスタ粒子の無結合剤（すなわち、結合剤を含まない）配合物が、図１に関して記載したようなＶＳＤ材料の代替として、コア層構造の１つ以上の層を含んでもよい。特に、例えば、ＥＳＤまたはＥＯＳ事象からの電圧の存在下で導体状態に「切り替わる」固有の能力を有するバリスタ材料を選択してもよい。
【００５４】
記載したいくつかの実施の形態（図２Ａから図２Ｅのコア層構造、または図５Ａから図５Ｃのプロセスにより形成されたコア層構造に関するものなどの）に関して、電解プロセスを行って、コア層構造を形成する導体層の一方または両方に厚さを加えてよい。例えば、初期の厚さがＶＳＤ材料の層上に形成されまたは設けられた後、第２の導体層に厚さを加えるために電解プロセスを行ってもよい。
【００５５】
いくつかの実施の形態に関して、コア層構造を校正する一方または両方の導体層を半導体材料により置き換えてもよい。さらにまた、一方の層を抵抗材料により置き換えてもよい。
【００５６】
さらに別の実施の形態として、導体材料の層の界面に接着増進剤を使用してもよい。
【００５７】
結論
本発明の例示の実施の形態を、添付の図面を参照してここに詳しく説明してきたが、本発明は、まさにそれらの実施の形態に制限されないことが理解されよう。それゆえ、多くの改変および変更が当業者には明らかであろう。したがって、本発明の範囲は、以下の特許請求の範囲およびその同等物によって定義されることが意図されている。さらに、個別にまたは実施の形態の一部として記載された個々の特徴は、他の特徴および実施の形態がその個々の特徴に言及していない場合でさえも、他の個別に記載された特徴、または他の実施の形態の一部と組み合わせて差し支えないと考えられる。したがって、組合せの記載のないことは、本出願の発明者等がそのような組合せに権利を主張するのを除外するべきではない。
【符号の説明】
【００５８】
１００ ＶＳＤ材料
１０５ マトリクス結合剤
１１０ 金属粒子または導体粒子
１２０ 半導体粒子
１３０ 高アスペクト比粒子
５００，６００ コア層構造
５０２ 電源
５１０ 中間体構造
５２０，６１０ 第１の導体層
５３０，６２０ ＶＳＤ材料の層
５４０ 電解液
５５０，６３０ 第２の導体層
６０２ シード層
【関連出願】
【０００１】
本出願は、２００８年８月２２日に出願された米国仮特許出願第６１／０９１２８８号に優先権の恩恵を主張するものであり、上述した優先権の出願がここに全てが引用される。
【技術分野】
【０００２】
本発明は、電圧で切替可能な誘電体材料を有するコア層構造に関する。
【背景技術】
【０００３】
電圧で切替可能な誘電体（ＶＳＤ）材料は、低電圧では絶縁性でありかつ高電圧では導電性である材料である。これらの材料は、典型的に、絶縁性高分子マトリクス中に導電性、半導電性、および絶縁性の粒子を含む複合体である。これらの材料は、電子デバイスの過渡的保護、特に、静電放電（ＥＳＤ）保護および電気的オーバーストレス（ＥＯＳ）保護のために使用される。一般に、ＶＳＤ材料は、その場合には導体として挙動する特徴電圧または電圧範囲が印加されない限り、誘電体として挙動する。様々な種類のＶＳＤ材料が存在する。電圧で切替可能な誘電体材料の例が、特許文献１から９などの文献に挙げられている。これらの文献の全てをここに引用する。
【０００４】
ＶＳＤ材料は、様々なプロセスを使用して形成してよい。従来の技法の１つでは、高分子の層に、金属粒子を高レベルでパーコレーション閾値に非常に近づくまで、典型的に２５体積％より多く充填する。次いで、半導体および／または絶縁体材料がこの混合物に加えられる。
【０００５】
別の従来の技法では、ドープ金属酸化物粉末を混合し、次いで、それらの粉末を焼結して粒界を有する粒子にし、次いで、その粒子を高分子マトリクスにパーコレーション閾値を超えるまで加えることによって、ＶＳＤ材料を形成する。
【０００６】
ＶＳＤ材料を形成する他の技法が、導体または半導体有機材料を有する電圧で切替可能な誘電体材料と題する特許文献１０および高アスペクト比の粒子を有する電圧で切替可能な誘電体材料と題する特許文献１１に記載されている。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】米国特許第４９７７３５７号明細書
【特許文献２】米国特許第５０６８６３４号明細書
【特許文献３】米国特許第５０９９３８０号明細書
【特許文献４】米国特許第５１４２２６３号明細書
【特許文献５】米国特許第５１８９３８７号明細書
【特許文献６】米国特許第５２４８５１７号明細書
【特許文献７】米国特許第５８０７５０９号明細書
【特許文献８】国際公開第９６／０２９２４号パンフレット
【特許文献９】国際公開第９７／２６６６５号パンフレット
【特許文献１０】米国特許出願第１１／８２９９４６号明細書
【特許文献１１】米国特許出願第１１／８２９９４８号明細書
【発明の概要】
【課題を解決するための手段】
【０００８】
ここに記載された実施の形態は、電圧で切替可能な誘電体（ＶＳＤ）材料の集積層を有する、プリント基板またはパッケージ基板デバイスを作製するために使用されるような、コア層構造を提供する。他の利点の中でも、ＶＳＤ材料の集積層を有するコア層構造には、ＥＳＤまたはＥＯＳ事象に対処するための特有の能力がある。そのようなコア層構造は、それからプリント基板または基板デバイスを作製する基礎的要素として働くであろうし、コア層構造にＶＳＤ材料を含ませると、そのようなデバイスが、デバイスの敏感な電装品をＥＳＤ、ＥＯＳまたは他の有害な電気的事象から保護するための接地配線または素子をより容易に提供することができる。
【０００９】
さらに、コア層構造にＶＳＤ材料の集積層を使用すると、ＥＳＤまたはＥＯＳから生じる事象などの電気的事象に対処するために、垂直に（または垂直面において）切り替えるように構成できることが実施の形態により認識される。より具体的には、集積ＶＳＤ層は、基板の水平面における代わりに、基板の垂直面（例えば、基板の厚さを横切って）にＥＳＤ保護回路を形成することができる。そのような垂直なＥＳＤ保護回路は、基板デバイスおよびパッケージのホイルまたは導体コア内の厚さの層として堆積されたＶＳＤ材料を使用して実施してもよいことが実施の形態により認識される。導体層の厚さにＶＳＤ材料を使用することにより、導体表面上にＥＳＤ回路を形成するための空隙サイズをより小さくより制御可能にすることができる。ここに記載された実施の形態は、導体層または表面の厚さ内にＶＳＤ材料の層を設けるための様々な技法および改良を提供する。
【００１０】
基板およびパッケージデバイスのためのコア層構造が提供される。このコア層構造は、第１の層、第１の層と組み合わされる第２の層、および第１と第２の層の間に設けられた、電圧で切替可能な誘電体（ＶＳＤ）材料の層を備えている。
【００１１】
いくつかの実施の形態によれば、第１の層および第２の層の少なくとも一方が、導体材料からなり、ＶＳＤ材料と直接接触している。いくつかの実施の形態において、第１の層および第２の層の両方が、導体材料からなり、ＶＳＤ材料と接触している。代わりまたは追加として、そのコア層構造に絶縁または抵抗材料の層を含ませてもよい。
【００１２】
さらにまた、いくつかの実施の形態は、対応する導体層上に設けられた別個の素子を絶縁するために、抵抗材料をＶＳＤ材料と組み合わせて使用したコア層構造を提供する。ある実施の形態において、導体表面層は、複数の別個の素子を提供するようにパターンが形成されている。ＶＳＤ材料の層がその表面層の下にあり、導体素子がＶＳＤ材料の層を地面に電気接続している。表面層は、２つ以上の別個の素子の間の空間を占める抵抗材料を備えている。
【図面の簡単な説明】
【００１３】
【図１】様々な実施の形態による電圧で切替可能な誘電体（ＶＳＤ）材料の構成要素を示す、ＶＳＤ材料の層または厚さを示す断面図（原寸に比例せず）
【図２Ａ】１つ以上の実施の形態による、基板（例えば、プリント基板（ＰＣＢ））およびパッケージデバイスの形成に使用するためのコア層構造の単純化された代表的な断面図
【図２Ｂ】プリント基板または基板デバイスを形成するための構築プロセスの一部として、さらに加工され、層状にされた、図２Ａのコア層構造の断面図
【図２Ｃ】図２Ｂに示されたコア層構造上の追加の材料層の使用を示す断面図
【図２Ｄ】ある実施の形態における、コア層構造内の抵抗材料の使用を示す断面図
【図２Ｅ】ある実施の形態における、導体素子を絶縁するための埋め込み抵抗層を備えたコア層構造を示す断面図
【図２Ｆ】ある実施の形態における、ＶＳＤ材料の層と組み合わされた選択されたデバイスを隔離し、さらに保護するように、埋め込み抵抗材料がどのように働けるかを示す代表的な回路図
【図３】別の実施の形態における、コア層構造の代表的な断面図
【図４Ａ】記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示す図
【図４Ｂ】記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示す図
【図４Ｃ】記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示す図
【図５Ａ】ここに様々な実施の形態について記載されたようなコア層構造を形成するプロセスを示す図
【図５Ｂ】ここに様々な実施の形態について記載されたようなコア層構造を形成するプロセスを示す図
【図５Ｃ】ここに様々な実施の形態について記載されたようなコア層構造を形成するプロセスを示す図
【図６Ａ】ここに記載されたようなコア層の導電層の内の１つを形成するためにシード層を使用する別の実施の形態を示す図
【図６Ｂ】ここに記載されたようなコア層の導電層の内の１つを形成するためにシード層を使用する別の実施の形態を示す図
【発明を実施するための形態】
【００１４】
電圧で切替可能な誘電体（ＶＳＤ）材料
ここに用いたように、「電圧で切替可能な誘電体材料」または「ＶＳＤ材料」は、その場合には材料が導体となる材料の特徴レベルを超える場または電圧がその材料に印加されない限り、誘電体または非導体である特徴を有する任意の組成物、または組成物の組合せである。それゆえ、ＶＳＤ材料は、その場合にはＶＳＤ材料が導体状態に切り替わる特徴レベルを超える電圧（または場）（例えば、ＥＳＤ事象により与えられるものなどの）が材料に印加されない限り、誘電体である。ＶＳＤ材料はさらに、非線形抵抗材料として特徴付けることができる。多くの用途において、ＶＳＤ材料の特徴電圧は、回路またはデバイスの動作電圧レベルを数倍も変える値に及ぶ。そのような電圧レベルは、静電放電により生じるものなどの、ほぼ過渡条件程度であってよいが、実施の形態は、計画的な電気的事象の使用を含んでもよい。さらに、１つ以上の実施の形態は、特徴電圧を超える電圧の印加されていない状況下で、その材料は結合剤（すなわち、それは非導体または誘電体である）と同様に挙動する。
【００１５】
さらにまた、ある実施の形態では、ＶＳＤ材料は、導体または半導体粒子と一部が混合された結合剤を含む材料として特徴付けられる。特徴電圧レベルを超える電圧の印加されていない状況下で、その材料は全体として、結合剤の誘電体特徴を適応させる。特徴レベルを超える電圧が印加されると、その材料は全体として導体特徴を適応させる。
【００１６】
ここに記載された実施の形態によれば、ＶＳＤ材料の構成要素は、結合剤または高分子マトリクス中に均一に混合されるであろう。１つの実施の形態において、混合物はナノスケールで分散され、これは、導体／半導体材料からなる粒子が少なくとも１つの寸法（例えば、断面）においてナノスケールであり、体積中に全体に分散した量からなる多数の粒子が個別に離れている（凝集したり、互いにぎっしり詰まったりしないように）ことを意味する。
【００１７】
さらにまた、ここに記載された実施の形態のいずれかによるＶＳＤ材料を備えた電子デバイスが提供される。そのような電子デバイスとしては、プリント基板、半導体パッケージ、個別デバイス、薄膜電子部品、発光ダイオード（ＬＥＤ）、無線周波数（ＲＦ）部品、およびディスプレイデバイスなどの基板デバイスが挙げられる。
【００１８】
ＶＳＤ材料のいくつかの組成物は、高分子結合剤中に導体および／または半導体材料を、パーコレーションをわずかに下回る量で装填することによって動作する。パーコレーションは、比較的低い電圧が印加されたときに、連続導電路があるように静電的に定義された閾値に相当するであろう。他の絶縁性または半導体材料を加えて、パーコレーション閾値をよりうまく制御してもよい。さらにまた、いくつかの実施の形態は、高分子樹脂中に分散したバリスタ粒子から形成されたＶＳＤ材料を構成してもよい。
【００１９】
図１は、様々な実施の形態によるＶＳＤ材料の構成要素を示す、ＶＳＤ材料の層または厚さの断面図（原寸に比例せず）である。図示したように、ＶＳＤ材料１００は、様々な濃度で結合剤中に分散した、マトリクス結合剤１０５および様々なタイプの粒子構成要素を含んでいる。ＶＳＤ材料の粒子構成要素は、金属粒子１１０、半導体粒子１２０、および／または高アスペクト比（ＨＡＲ）粒子１３０を含んでよい。ＶＳＤ組成物中に含まれる粒子構成要素のタイプは、ＶＳＤ材料の所望の電気的および物理的特徴に応じて、様々であってよい。例えば、あるＶＳＤ組成物は、金属粒子１１０を含むが、半導体粒子１２０および／またはＨＡＲ粒子１３０は含まなくてもよい。さらにまた、他の実施の形態では、導体粒子１１０を使用しなくてもよい。
【００２０】
マトリクス結合剤１０５の例としては、ポリエチレン、シリコーン、アクリレート、ポリイミド、ポリウレタン、エポキシ、ポリアミド、ポリカーボネート、ポリスルホン、ポリケトン、およびそれらのコポリマーおよび／またはブレンドが挙げられる。
【００２１】
導体材料１１０の例としては、銅、アルミニウム、ニッケル、銀、金、チタン、ステンレス鋼、クロム、他の合金などの金属、もしくは二ホウ化チタンなどの導体セラミックが挙げられる。半導体材料１２０の例としては、有機および無機両方の半導体が挙げられる。無機半導体の例としては、炭化ケイ素、窒化ホウ素、窒化アルミニウム、酸化ニッケル、酸化亜鉛、硫化亜鉛、酸化ビスマス、二酸化チタン、酸化セリウム、酸化ビスマス、酸化スズ、インジウムスズ酸化物、アンチモンスズ酸化物、および酸化鉄が挙げられる。特定の配合および組成は、ＶＳＤ材料の特定の用途に最良に適合する機械的および電気的性質に関して選択してよい。ＨＡＲ粒子１３０は、有機（例えば、カーボンナノチューブ、グラフェン）または無機（例えば、ナノワイヤまたナノロッド）であってよく、様々な濃度で他の粒子の間に分散していてよい。ＨＡＲ粒子１３０のより具体的な例は、ナノワイヤまたはある種のナノロッドにより提供されるもののような、導体または半導体無機粒子に相当してよい。そのような粒子の材料としては、銅、ニッケル、金、銀、コバルト、酸化亜鉛、酸化スズ、炭化ケイ素、ヒ化ガリウム、酸化アルミニウム、窒化アルミニウム、二酸化チタン、アンチモン、窒化ホウ素、酸化スズ、インジウムスズ酸化物、インジウム亜鉛酸化物、酸化ビスマス、酸化セリウム、およびアンチモン亜鉛酸化物が挙げられる。
【００２２】
マトリクス１０５中の様々な部類の粒子の分散は、ＶＳＤ材料１００がその組成物において層状ではなく、均一でありながら、電圧で切替可能な誘電体材料の電気的特徴を示すようなものであってよい。一般に、ＶＳＤ材料の特徴電圧はボルト／長さ（例えば、５ミル（約０．１２７ｍｍ）当たり）で測定されるが、電圧の代わりに、他の場の測定値を使用してもよい。したがって、ＶＳＤ材料層の境界１０２を横切って印加される電圧１０８は、ＶＳＤ材料１００を、その電圧が空隙距離Ｌの特徴電圧を超えた場合、導体状態に切り替えるであろう。導体状態において、マトリクス複合体（マトリクス結合剤１０５および粒子構成要素を含む）は導体粒子１１０の間で電荷（導電経路１２２により示される）をＶＳＤ材料の一方の境界から他方の境界まで伝導する。１つ以上の実施の形態では、ＶＳＤ材料は、動作回路の電圧を超える特徴電圧を有する。前述したように、他の特徴場の測定値を使用してもよい。
【００２３】
ＶＳＤ材料の組成物中に有機および／またはＨＡＲ粒子がそれによって含まれる特別な組成物および技法が、導体または半導体有機材料を有する電圧で切替可能な誘電体材料と題する特許文献１０および高アスペクト比の粒子を有する電圧で切替可能な誘電体材料と題する特許文献１１に記載されている。上述した特許出願の両方とも、本出願にその全てが引用される。
【００２４】
ＶＳＤ材料が、高分子樹脂内に分散したバリスタ粒子から形成されている実施の形態において、金属酸化物バリスタは、Ｂｉ，Ｃｒ，Ｃｏ，Ｍｎ，Ｗ，およびＳｂを使用して形成してよい。その組成物は、８００℃から１３００℃で焼結されたドープＺｎＯまたはＴｉＯ2粉末を使用して形成してよいが、他の温度範囲を使用してもよい。この焼結により、印加された電場に対して非線形関数として変化する導電率を有する電気粒子が得られる。
【００２５】
コア構造
図２Ａは、１つ以上の実施の形態による、基板（例えば、プリント基板（ＰＣＢ））およびパッケージデバイスの形成に使用するためのコア層構造の単純化された代表的な断面図である。このコア層構造は、その中にＶＳＤ材料の層が挿入された導電性ホイルまたは材料のプレートに相当するであろう。ここに記載したようなコア層構造は、導体材料、絶縁材料および／または抵抗材料の各層を含んでよい。いくつかの実施の形態において、コア層構造の厚さの断面部分は、１つの層またはＶＳＤ材料を挟んだ金属／導体層を含む。他の実施の形態は、導体層と抵抗層の間、または導体層と絶縁層（プリプレグなどの）の間にＶＳＤ材料を挟むためにコア層構造を提供してよい。どのコア層構造も、層から材料を除去し、別の種類の材料の組込みを可能にするためのパターン形成（例えば、エッチング）などにより、さらに加工してもよい。
【００２６】
図１は、図２Ａから２Ｅを含む、以下に提供した様々な実施の形態について記載するような、コア層構造に使用してよいＶＳＤ材料の異なるタイプまたは配合の例を示している。
【００２７】
図２Ａの実施の形態を参照すると、導電性ホイル２００（またはコア層構造）は、第１の層２１０、第２の層２２０、およびそれらの間に直接設けられたＶＳＤ層２３０を備えている。第１または第２の層２１０，２２０の少なくとも一方は、銅、銀、金または他の金属などの導体材料から形成されている。ＶＳＤ材料は、図１に記載されたものによる配合を有していてもよい。ある実施の形態において、ＶＳＤ材料の層２３０は、導体材料１１０，１２０の２つの層の間に配置され（または挟まれ）ている。例えば、ＶＳＤ材料の層２３０は、銅の２つの層の間に挟まれていてもよい。
【００２８】
導電性ホイル２００は、回路を形成するための異なるプロセスが施されても、もしくはパッケージ化され、またはプリント基板（ＰＣＢ）およびパッケージデバイスなどのデバイスと一体となるように他の様式で製造してもよい。図示したような構成により、ＥＳＤ保護回路を厚さの垂直面で効果的にすることができる。
【００２９】
ＶＳＤ材料の特有の性質のために、ＶＳＤ材料は、その場合にはＶＳＤ層が導体状態に切り替わるＥＳＤまたはＥＯＳ条件が存在しない限り、絶縁性である。詳しくは、ある実施の形態において、ＶＳＤ材料は、閾値レベル（例えば、クランプ電圧）を変える電圧または場の存在下で、絶縁体から導体に切り替わるであろう。ＶＳＤ材料のこの性質により、ＶＳＤ材料は、図２Ａに記載するような、導電性ホイル（またはコア層構造）を集積した基板およびパッケージデバイスのための集積保護層を提供することができる。
【００３０】
図２Ｂは、プリント基板または基板デバイスを形成するための構築プロセスの一部としてさらに加工され、層状にされた、図２Ａに記載されたようなコア層構造を示している。図２Ｂにおいて、第２の導体層２２０にパターンが形成され、次いで、必要に応じて、１つ以上の他の材料の層が充填されている。図２Ｂに示された実施例において、第２の導体層２２０にパターンが形成され、絶縁材料２３２（例えば、プリプレグなどの）の層が充填されている。絶縁材料２３２により、絶縁された電気素子を形成することができる。代わりにまたは追加として、抵抗材料が空隙のいくつかまたは全てを充填してもよい。さらにまた、第２の導体層２２０にパターンを形成する際に形成された空隙のいくつかは、特に第２の導体層２２０が表面層である場合、未充填のままであってよい。図２Ｂの実施の形態により示されるように、第１の導体層２１０は、アース２３６に接続されてもよい。電気的事象が生じた場合、ＶＳＤ材料の層２３０は、（導体状態に）「切り替わり」、その結果として生じた電流をアース２３６に伝送するであろう。前述したように、接地に切り替わる際のＶＳＤ層２３０の向きは、垂直面（Ｖにより表される）に沿っている。
【００３１】
図２Ｃは、コア層構造上の材料の追加の層の使用を示している。図示した実施例において、追加の導体層２２４が絶縁層２３２上に設けられている。必要に応じて、ＶＳＤ材料の追加の層２３４、並びに別の電気層２２８が含まれている。ビア２４２（表面接点２４３を有する）が、ＶＳＤ層２３０，２３４および導体層２１０，２２４をアース２３６に電気的に接続してもよい。表面層での電気的事象の存在下で、ＶＳＤ層、例えば、２３４は、ビア２４２を使用して、その事象を接地するように、垂直に切り替わるであろう。
【００３２】
図２Ｄは、ある実施の形態において、コア層構造の抵抗材料を使用することを示している。図２Ｄの実施の形態において、コア層構造２００は、第１の導体層２１０、ＶＳＤ層２３０、および素子２２０Ａ，２２０Ｂを含む素子を有する第２の導体層２２０を備えている。抵抗材料２５２が、第２の導体層の隣接する素子を隔離するように、ＶＳＤ材料２３０上に重ねられている。抵抗材料２５２は、ＶＳＤ材料２３０と組み合わされて、重大な電気的事象を接地できると同時に、より敏感な電気素子２２０Ｂを絶縁する。例えば、素子２２０Ａでの電気的事象の存在下で、ＶＳＤ層２３０は切り替わり、電流を垂直に運ぶ。抵抗材料２５２の存在は、アース２３６への経路が最小の抵抗を示すので、その事象からの多大な電流が素子２２０Ｂへと横に分散されるのを防ぐ。
【００３３】
図２Ｅは、別の実施の形態による、導体素子を絶縁するための埋め込み抵抗層または素子を備えたコア層構造を示している。図２Ｅに示された断面において、第１の導体層２１０に絶縁材料２３２が重ねられている。ＶＳＤ材料の層２３０が絶縁層２３２の上に設けられている。第２の導体層２２０が形成され、配線素子を提供するようにパターンが形成されている。抵抗材料（または層）２５２が、第２の導体層２２０から形成された素子のいくつかまたは全ての間に選択的に形成されても、パターン状に形成されてもよい。ビア２４２（およびその表面接点素子２４３）は、ＶＳＤ層２３０および導体層２１０をアース２３６に電気的に接続してよい。前述したように、抵抗材料２５２は電気素子（２２０Ｂ）を絶縁する。電気的事象の存在下で、ＶＳＤ層２３０は、ビア２４２に電気接続するように、切り替わるであろう。最小の電気抵抗の経路は、ＶＳＤ材料２３０およびビア２４２により、アース２３６まで垂直である。このように抵抗材料は、電気素子２２０Ａおよび２２０Ｂの間のＶＳＤ材料が横に切り替わっていた場合に、そうでなかったら生じ得る経路に抵抗素子を加えることによって、隣接する電気素子を隔離し、保護する。
【００３４】
図２Ｆは、いくつかの実施の形態による、埋め込み抵抗材料が、ＶＳＤ材料の層と組み合わさって、選択されたデバイスを隔離し、さらに保護するようにどのように働けるかの代表的な回路図である。特に、図２Ｆは、ＥＳＤ事象（または他の電気的出来事）が、図２Ｄまたは図２Ｅの実施の形態により示されたものなどのコア層構造上で対処されるのかを示す回路図である。埋込レジスタは、例えば、図２Ｅの抵抗材料２５２により設けられ、保護すべき素子（図２Ｅの２２０Ｂを参照）を隔離するように配置される。ＶＳＤ材料２３０は、その事象により切り替わり、素子２２０Ｂに至る電気経路よりも抵抗が小さい垂直経路の結果として、その事象をアース２３６（図２Ｅ）へと垂直に向けることができる。
【００３５】
図２Ａから２Ｅに記載されたコア層構造および構成への多くの変更例のいくつかを以下に説明する。以下とどこかに記載された実施の形態に関して、追加の加工工程（図２Ｂから図２Ｅに記載されたものなどの）を行って、コア層構造から基板および回路基板デバイスを構築してもよい。例えば、以下とどこかの様々な実施の形態に記載されたコア層構造は、さらに（ｉ）配線素子または隔離素子または領域を形成するためのパターン形成、（ｉｉ）コア層構造を通過するビアおよびマイクロビアを形成して、多数の層上の配線素子に、または素子をアースに電気接続（ＶＳＤを使用した接続を可能にする）する、および／または（ｉｉｉ）多層化して、ＶＳＤ、導体、抵抗または絶縁材料の追加の層をパターン形成されたまたは加工された層上に追加する；ことによって、さらに加工してもよい。
【００３６】
図３は、別の実施の形態における、コア層構造の代表的な断面図である。図示された実施の形態において、コア層構造３００は、その中にＶＳＤ材料の層が挿入された導電性ホイルまたは材料のプレートに相当する。コア層構造３００は、上述したまたはどこかの実施例のいずれと置き換えてもよい。
【００３７】
より詳しくは、コア層構造３００は、ＶＳＤ材料の層３２０を最初に受ける面として第１の種類（銅）の導体材料３１０を利用する。第２の種類（例えば、銀）の導体材料３３０がＶＳＤ材料３２０の上に配置されて、混成構造を形成している。導体材料３３０の第２の層が、ホイル３００内の導体層の異質の対を形成するように、ＶＳＤ層３２０上に形成されるか、堆積されるか、または他の様式で設けられる。
【００３８】
第１または第２いずれかの導体層３１０，３３０を有するＶＳＤ材料３２０の層を設けるために、異なる技法が存在するであろう。例えば、ある実施の形態では、ＶＳＤ層３２０が金属（例えば、２つとも銅）板の間で加圧される。別の実施の形態において、ＶＳＤ材料３２０が、同時に２つの導体層３１０，３３０の間（または異なるタイプの導体層１１２，２０２の間）で硬化される。
【００３９】
コア層構造を形成するために異なる種類の導体材料の使用を示す、図３の実施の形態を、ここに記載した他の実施の形態に適用してもよい。例えば、図２Ｂから図２Ｅの実施の形態について示されたコア層構造が、記載されたコア層構造の別個の層上に異なる種類の導体材料を含んでもよい。
【００４０】
コア層構造の形成
さらにまた、図４Ａから図４Ｃの実施の形態は、記載された１つ以上の実施の形態によるコア層構造を形成するプロセスを示している。図４Ａにおいて、コア層構造の第１の層４１０が形成される。第１の層４１０は、銅または銀などの導体材料から形成してよい。
【００４１】
図４Ｂにおいて、ＶＳＤ材料からなる第２の層４２０が第１の層４１０の上に形成される。提供された実施例において、ＶＳＤ材料は、第１の層と接触するように、第１の層４１０上に直接形成される。第１の材料上にＶＳＤ材料４２０を形成するためのプロセスおよび技法が数多く存在する。ある実施の形態において、ＶＳＤ材料４２０の層が液体形態で第１の層４１０上に堆積され、次いで、その場で硬化される。他の実施の形態において、ＶＳＤ材料４２０の層が、第１の層４１０上へのＢステージ(B-staged)とされる。第１の導体層４１０上のＶＳＤ材料４２０の層が、コアの形成の中間段階を提供する。
【００４２】
図４Ｃは、第１と第２の層４１０，４２０が組み合わされる中間段階後、第１の層４１０と第２の層４２０の組合せの上に第３の導体層４３０が形成または堆積される。中間体構造上に第３の層４３０の導体材料を形成するためのプロセスおよび技法が数多く存在する。以下に記載するように、例えば、いくつかの実施の形態では、第３の層４３０が、電解、化学メッキを含むプロセスにより形成または堆積される。したがって、第１と第３の層４１０，４３０の両方が同じ導体材料から形成され、ＶＳＤ材料がそれらの間に挟まれてもよい。さらにまた、第３の層４３０の導体材料が中間体構造上に被覆されてもよい。例えば、第３の層４３０が、中間体構造上に直接被覆できる導体インクからなっていてもよい。
【００４３】
あるいは、第１または第３の層４１０，４３０の一方が、以下の記載される１つ以上の実施の形態に関して提供されるように、非導体または抵抗材料から形成されている。さらにまた、第１または第３の層の一方が、導体材料から形成され、抵抗または絶縁（例えば、プリプレグ）材料によって第２の層４２０のＶＳＤ材料から隔てられてもよい。
【００４４】
ＶＳＤ上の導体層の形成
図５Ａから図５Ｃは、ここに記載された様々な実施の形態に記載されたようなコア層構造を形成するプロセスを示している。より詳しくは、図５Ａから図５Ｃは、（ｉ）導体材料の第１の層およびＶＳＤ材料の層からなる中間体構造が形成され、（ｉｉ）中間体構造のＶＳＤ材料の層上に第２の導体層が形成される実施の形態を示している。いくつかの実施の形態によれば、第２の導体層は、例えば、電気メッキ金属形成プロセスによって、中間体構造上に形成される。図５Ａから図５Ｃに記載されたような実施の形態を用いて、図２Ａから図２Ｆを含む、先の様々な実施の形態について記載されたようなコア層構造を作製してもよい。
【００４５】
図５Ａにおいて、中間体構造５１０が形成される。この中間体構造は、導体層５２０上に形成されたＶＳＤ材料の層５３０を含む。中間体構造５１０は電源５０２に連結されている。電源５０２からの電圧は、ＶＳＤ材料の層５３０を導体状態に切り替えるために使用される。ＶＳＤ材料の層が導体状態に切り替えられるのと同時に、中間体構造５１０は、電解液５４０（図５Ｂ）に曝される。第２の導体層５５０がＶＳＤ材料の上に形成し始める。第２の導体層の組成は、選択された電解液５４０であってよい。このようにして、ＶＳＤ材料の層５３０は電解液５４０に曝されて、ＶＳＤ材料の層の上面に第２の導体層５５０が形成される（図５Ｃ）。その結果として、コア層構造５００の形成が完了する。
【００４６】
どこかに提供されているように、ある実施の形態では、電解液５４０中の金属は、第１の導体層５２０の金属と異なってもよい。これにより、第２の導体層５５０とは異なる第１の導体層５２０を有するコア層構造５００が形成される。
【００４７】
電気メッキの代わりとして、ＶＳＤ材料の層５３０を導体状態（電源５０２から印加される電圧を使用して）に切り替えて、金属形成のための無電界プロセスに施してもよい。
【００４８】
別の代替例または変更例として、第２の導体層５５０について記載された同じ金属形成または堆積プロセス（図５Ｃ参照）を用いて、第１の導体層５２０を形成してもよい。例えば、第１の導体層５２０は、ＶＳＤ材料の層５３０に、第１と第２の導体層５２０，５５０の両方を同時に形成する電解液５４０に曝すことによって形成してもよい。
【００４９】
記載した実施の形態の代替例として、記載された電解メッキプロセスをオープンリール式(reel-to-reel)プロセスとして実施してもよい。
【００５０】
シード層の実施の形態
図６Ａおよび図６Ｂは、ここに記載されたようなコア層の導体層の内の１つを形成するためにシード層を使用した別の実施の形態を示している。記載したように、シード層６０２は、コア層構造６００の導体層の内の１つを形成するためのプロセスに用いられる。図６Ａの実施の形態を参照して、第１の導体層６１０およびＶＳＤ材料の層６２０からなる中間体構造６００上にシード層６０２が形成される。より詳しくは、シード層６０２がＶＳＤ材料の層６２０上に形成される。シード層６０２は、第２の導体層６３０を中間体構造上にメッキするためにＶＳＤ材料を「切り替える」ための代替例として働く。シード層６０２は、例えば、無電界メッキまたは電解メッキを使用して、第２の導体層６３０をその後形成できるように、ＶＳＤ材料の層６２０上に堆積されるまたは他の様式で形成される材料の薄層として設けてもよい。ある実施の形態において、シード層６０２は、第１の導体層６１０上にＶＳＤ材料の層６２０が形成された後、真空蒸着によって形成される。例えば、ＶＳＤ材料の層６２０は、第１の導体層６１０上に液体形態で堆積され、次いで、乾燥されてもよい。その後、真空蒸着プロセスを使用して、シード層６０２を形成してもよい。その後、第２の導体層６２０が、シード層６０２に電気メッキまたは無電界プロセスに施すことによって形成される。真空蒸着の代替例として、例えば、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、スパッタリング、もしくは原子層堆積（ＡＬＤ）などの他の技法を使用してシード層６０２を形成してもよい。代替例または変更例において、（ｉ）シード層６０２の粒子を適所に（すなわち、ＶＳＤ材料の硬化層６２０上）捕捉する工程；（ｉｉ）シード層の粒子を析出により堆積させる工程を含むプロセスによって形成してもよい。
【００５１】
いくつかの実施の形態において、シード層６０２は、金属などの導体である。あるいは、シード層６０２は、いくつかの実施の形態において半導体であってもよい。例えば、半導体粒子をＶＳＤ材料の硬化層６２０上に捕捉して、シード層６０２を形成してもよい。
【００５２】
さらにまた、シード層６０２は、導電性高分子または堆積物から形成してもよい。その高分子は、固有に導電性であっても、またはそれを導電性にするための金属粒子および／または他の導電性元素が添加されていてもよい。
【００５３】
変更例
いくつかの実施の形態において、バリスタ粒子の無結合剤（すなわち、結合剤を含まない）配合物が、図１に関して記載したようなＶＳＤ材料の代替として、コア層構造の１つ以上の層を含んでもよい。特に、例えば、ＥＳＤまたはＥＯＳ事象からの電圧の存在下で導体状態に「切り替わる」固有の能力を有するバリスタ材料を選択してもよい。
【００５４】
記載したいくつかの実施の形態（図２Ａから図２Ｅのコア層構造、または図５Ａから図５Ｃのプロセスにより形成されたコア層構造に関するものなどの）に関して、電解プロセスを行って、コア層構造を形成する導体層の一方または両方に厚さを加えてよい。例えば、初期の厚さがＶＳＤ材料の層上に形成されまたは設けられた後、第２の導体層に厚さを加えるために電解プロセスを行ってもよい。
【００５５】
いくつかの実施の形態に関して、コア層構造を校正する一方または両方の導体層を半導体材料により置き換えてもよい。さらにまた、一方の層を抵抗材料により置き換えてもよい。
【００５６】
さらに別の実施の形態として、導体材料の層の界面に接着増進剤を使用してもよい。
【００５７】
結論
本発明の例示の実施の形態を、添付の図面を参照してここに詳しく説明してきたが、本発明は、まさにそれらの実施の形態に制限されないことが理解されよう。それゆえ、多くの改変および変更が当業者には明らかであろう。したがって、本発明の範囲は、以下の特許請求の範囲およびその同等物によって定義されることが意図されている。さらに、個別にまたは実施の形態の一部として記載された個々の特徴は、他の特徴および実施の形態がその個々の特徴に言及していない場合でさえも、他の個別に記載された特徴、または他の実施の形態の一部と組み合わせて差し支えないと考えられる。したがって、組合せの記載のないことは、本出願の発明者等がそのような組合せに権利を主張するのを除外するべきではない。
【符号の説明】
【００５８】
１００ ＶＳＤ材料
１０５ マトリクス結合剤
１１０ 金属粒子または導体粒子
１２０ 半導体粒子
１３０ 高アスペクト比粒子
５００，６００ コア層構造
５０２ 電源
５１０ 中間体構造
５２０，６１０ 第１の導体層
５３０，６２０ ＶＳＤ材料の層
５４０ 電解液
５５０，６３０ 第２の導体層
６０２ シード層
【特許請求の範囲】
【請求項１】
基板およびパッケージデバイスのためのコア層構造であって、
第１の層、
前記第１の層と組み合わされた第２の層、および
前記第１の層と前記第２の層との間に設けられた電圧で切替可能な誘電体（ＶＳＤ）材料の層、
を有してなり、前記第１の層および前記第２の層の少なくとも一方が導体材料からなることを特徴とするコア層構造。
【請求項２】
前記第１の層および前記第２の層の各々が同じ導体材料から形成されていることを特徴とする請求項１記載のコア層構造。
【請求項３】
前記ＶＳＤ材料の層が、導体材料からなる前記第１の層および第２の層の少なくとも一方と接触して設けられていることを特徴とする請求項１記載のコア層構造。
【請求項４】
前記第１の層が導体材料からなり、前記第２の層が絶縁性材料からなることを特徴とする請求項１記載のコア層構造。
【請求項５】
前記第１の層が導体材料からなり、前記第２の層が抵抗材料からなることを特徴とする請求項１記載のコア層構造。
【請求項６】
前記第１の層および前記第２の層の各々が導体材料からなり、前記ＶＳＤ材料が、前記第１の層および前記第２の層の内の一方と接触して設けられており、前記コア層構造が、導体材料、絶縁性材料、または抵抗材料からなる１つ以上の追加の層を含むことを特徴とする請求項１記載のコア層構造。
【請求項７】
前記ＶＳＤ材料が、結合剤中に分散した導体および／または半導体粒子の組合せを含むことを特徴とする請求項１記載のコア層構造。
【請求項８】
前記ＶＳＤ材料がバリスタ粒子を含むことを特徴とする請求項１記載のコア層構造。
【請求項９】
前記ＶＳＤ材料が、結合剤を含まずにバリスタ粒子を含むことを特徴とする請求項１記載のコア層構造。
【請求項１０】
基板およびパッケージデバイスのためのコア層構造であって、
導体材料からなる第１の層、
前記第１の層上に形成された電圧で切替可能な誘電体（ＶＳＤ）材料の層、および
前記ＶＳＤ材料の層上に形成された、導体材料、絶縁性材料、または抵抗材料からなる第２の層、
を有する複数の層を備えたコア層構造。
【請求項１１】
前記第２の層上に形成された第３の層をさらに備え、該第３の層が、導体材料、絶縁性材料、または抵抗材料の内の１つからなることを特徴とする請求項１０記載のコア層構造。
【請求項１２】
前記第２の層または前記第３の層の少なくとも一方にパターンが形成されていることを特徴とする請求項１１記載のコア層構造。
【請求項１３】
コア層構造を形成する方法であって、
（ｉ）第１の層、および（ｉｉ）該第１の層上に形成された電圧で切替可能な誘電体（ＶＳＤ）材料の層を有する中間体構造を形成する工程、および
前記中間体構造上に第２の層を形成する工程、
を有してなる方法。
【請求項１４】
前記第１の層または前記第２の層の少なくとも一方が導体材料からなることを特徴とする請求項１３記載の方法。
【請求項１５】
少なくとも前記第１の層が導体材料からなり、前記中間体構造を形成する工程が、前記第１の層上にＶＳＤ材料の層をＢステージとする工程を含むことを特徴とする請求項１３記載の方法。
【請求項１６】
前記中間体構造を形成する工程が、前記第１の層上にＶＳＤ材料の層を被覆する工程を含むことを特徴とする請求項１３記載の方法。
【請求項１７】
前記第２の層を形成する工程が、前記中間体構造に電解メッキプロセスを施すことによって、前記第２の層に対応する導体材料の厚さを形成する工程を含むことを特徴とする請求項１３記載の方法。
【請求項１８】
前記厚さを形成する工程が、前記ＶＳＤ材料の層を導体状態に切り替えるために前記中間体構造に十分な電圧を印加する工程を含み、前記中間体構造が電解液中に沈められたときに、該電圧が印加されることを特徴とする請求項１７記載の方法。
【請求項１９】
前記導体材料の厚さを形成する工程が、前記中間体構造に前記電解メッキプロセスを施すときに、シード層を使用して前記厚さを形成する工程を含むことを特徴とする請求項１７記載の方法。
【請求項２０】
基板およびパッケージデバイスのためのコア層構造において、
導体材料からなる表面層であって、複数の個別の素子を提供するようにパターンが形成された表面層、
前記表面層の下にある電圧で切替可能な誘電体（ＶＳＤ）材料の層、および
前記ＶＳＤ材料の層と電気接続した導体素子、
を有してなり、前記表面層が前記個別の素子の２つ以上の間の空間を占める抵抗材料を含むことを特徴とするコア層構造。
【請求項２１】
前記導体素子が、前記コア層構造の厚さを通る垂直経路により、少なくとも前記ＶＳＤ材料の層から地面まで延在するビアに相当することを特徴とする請求項２０記載のコア層構造。
【請求項２２】
前記ＶＳＤ材料の層の上および／または下に設けられた絶縁性材料の層をさらに有することを特徴とする請求項２１記載のコア層構造。
【請求項１】
基板およびパッケージデバイスのためのコア層構造であって、
第１の層、
前記第１の層と組み合わされた第２の層、および
前記第１の層と前記第２の層との間に設けられた電圧で切替可能な誘電体（ＶＳＤ）材料の層、
を有してなり、前記第１の層および前記第２の層の少なくとも一方が導体材料からなることを特徴とするコア層構造。
【請求項２】
前記第１の層および前記第２の層の各々が同じ導体材料から形成されていることを特徴とする請求項１記載のコア層構造。
【請求項３】
前記ＶＳＤ材料の層が、導体材料からなる前記第１の層および第２の層の少なくとも一方と接触して設けられていることを特徴とする請求項１記載のコア層構造。
【請求項４】
前記第１の層が導体材料からなり、前記第２の層が絶縁性材料からなることを特徴とする請求項１記載のコア層構造。
【請求項５】
前記第１の層が導体材料からなり、前記第２の層が抵抗材料からなることを特徴とする請求項１記載のコア層構造。
【請求項６】
前記第１の層および前記第２の層の各々が導体材料からなり、前記ＶＳＤ材料が、前記第１の層および前記第２の層の内の一方と接触して設けられており、前記コア層構造が、導体材料、絶縁性材料、または抵抗材料からなる１つ以上の追加の層を含むことを特徴とする請求項１記載のコア層構造。
【請求項７】
前記ＶＳＤ材料が、結合剤中に分散した導体および／または半導体粒子の組合せを含むことを特徴とする請求項１記載のコア層構造。
【請求項８】
前記ＶＳＤ材料がバリスタ粒子を含むことを特徴とする請求項１記載のコア層構造。
【請求項９】
前記ＶＳＤ材料が、結合剤を含まずにバリスタ粒子を含むことを特徴とする請求項１記載のコア層構造。
【請求項１０】
基板およびパッケージデバイスのためのコア層構造であって、
導体材料からなる第１の層、
前記第１の層上に形成された電圧で切替可能な誘電体（ＶＳＤ）材料の層、および
前記ＶＳＤ材料の層上に形成された、導体材料、絶縁性材料、または抵抗材料からなる第２の層、
を有する複数の層を備えたコア層構造。
【請求項１１】
前記第２の層上に形成された第３の層をさらに備え、該第３の層が、導体材料、絶縁性材料、または抵抗材料の内の１つからなることを特徴とする請求項１０記載のコア層構造。
【請求項１２】
前記第２の層または前記第３の層の少なくとも一方にパターンが形成されていることを特徴とする請求項１１記載のコア層構造。
【請求項１３】
コア層構造を形成する方法であって、
（ｉ）第１の層、および（ｉｉ）該第１の層上に形成された電圧で切替可能な誘電体（ＶＳＤ）材料の層を有する中間体構造を形成する工程、および
前記中間体構造上に第２の層を形成する工程、
を有してなる方法。
【請求項１４】
前記第１の層または前記第２の層の少なくとも一方が導体材料からなることを特徴とする請求項１３記載の方法。
【請求項１５】
少なくとも前記第１の層が導体材料からなり、前記中間体構造を形成する工程が、前記第１の層上にＶＳＤ材料の層をＢステージとする工程を含むことを特徴とする請求項１３記載の方法。
【請求項１６】
前記中間体構造を形成する工程が、前記第１の層上にＶＳＤ材料の層を被覆する工程を含むことを特徴とする請求項１３記載の方法。
【請求項１７】
前記第２の層を形成する工程が、前記中間体構造に電解メッキプロセスを施すことによって、前記第２の層に対応する導体材料の厚さを形成する工程を含むことを特徴とする請求項１３記載の方法。
【請求項１８】
前記厚さを形成する工程が、前記ＶＳＤ材料の層を導体状態に切り替えるために前記中間体構造に十分な電圧を印加する工程を含み、前記中間体構造が電解液中に沈められたときに、該電圧が印加されることを特徴とする請求項１７記載の方法。
【請求項１９】
前記導体材料の厚さを形成する工程が、前記中間体構造に前記電解メッキプロセスを施すときに、シード層を使用して前記厚さを形成する工程を含むことを特徴とする請求項１７記載の方法。
【請求項２０】
基板およびパッケージデバイスのためのコア層構造において、
導体材料からなる表面層であって、複数の個別の素子を提供するようにパターンが形成された表面層、
前記表面層の下にある電圧で切替可能な誘電体（ＶＳＤ）材料の層、および
前記ＶＳＤ材料の層と電気接続した導体素子、
を有してなり、前記表面層が前記個別の素子の２つ以上の間の空間を占める抵抗材料を含むことを特徴とするコア層構造。
【請求項２１】
前記導体素子が、前記コア層構造の厚さを通る垂直経路により、少なくとも前記ＶＳＤ材料の層から地面まで延在するビアに相当することを特徴とする請求項２０記載のコア層構造。
【請求項２２】
前記ＶＳＤ材料の層の上および／または下に設けられた絶縁性材料の層をさらに有することを特徴とする請求項２１記載のコア層構造。
【図１】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【図２Ａ】
【図２Ｂ】
【図２Ｃ】
【図２Ｄ】
【図２Ｅ】
【図２Ｆ】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図６Ａ】
【図６Ｂ】
【公表番号】特表２０１２−５０１０６６（Ｐ２０１２−５０１０６６Ａ）
【公表日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願番号】特願２０１１−５２３９０９（Ｐ２０１１−５２３９０９）
【出願日】平成２１年８月１７日（２００９．８．１７）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０５４０６２
【国際公開番号】ＷＯ２０１０／０２１９９８
【国際公開日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（５０８１５３４３１）ショッキング テクノロジーズ インコーポレイテッド (14)
【氏名又は名称原語表記】ＳＨＯＣＫＩＮＧ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
【Ｆターム（参考）】
【公表日】平成２４年１月１２日（２０１２．１．１２）
【国際特許分類】
【出願日】平成２１年８月１７日（２００９．８．１７）
【国際出願番号】ＰＣＴ／ＵＳ２００９／０５４０６２
【国際公開番号】ＷＯ２０１０／０２１９９８
【国際公開日】平成２２年２月２５日（２０１０．２．２５）
【出願人】（５０８１５３４３１）ショッキング テクノロジーズ インコーポレイテッド (14)
【氏名又は名称原語表記】ＳＨＯＣＫＩＮＧ ＴＥＣＨＮＯＬＯＧＩＥＳ， ＩＮＣ．
【Ｆターム（参考）】
[ Back to top ]