電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置
【課題】応答速度が速い電圧クランプ回路を提供する。
【解決手段】この電圧クランプ回路1は、負のしきい値電圧(−2V)を有するノーマリーオン型の電界効果トランジスタ8のドレインを入力ノードN8に接続し、そのソースを出力ノードN9に接続するとともに抵抗素子9を介して接地し、そのゲートに可変直流電源10の出力電圧(2V)を与えたものである。抵抗素子9の電圧降下によって出力ノードN9の電圧Voutがクランプ電圧Vc(=4V)よりも高くなると電界効果トランジスタ8がオフするので、出力電圧VoutはVc以下に制限される。したがって、ダイオードなどを用いていた従来の電圧クランプ回路よりも応答速度が速くなる。
【解決手段】この電圧クランプ回路1は、負のしきい値電圧(−2V)を有するノーマリーオン型の電界効果トランジスタ8のドレインを入力ノードN8に接続し、そのソースを出力ノードN9に接続するとともに抵抗素子9を介して接地し、そのゲートに可変直流電源10の出力電圧(2V)を与えたものである。抵抗素子9の電圧降下によって出力ノードN9の電圧Voutがクランプ電圧Vc(=4V)よりも高くなると電界効果トランジスタ8がオフするので、出力電圧VoutはVc以下に制限される。したがって、ダイオードなどを用いていた従来の電圧クランプ回路よりも応答速度が速くなる。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置に関し、特に、入力電圧がクランプ電圧よりも低い場合は入力電圧を出力ノードに伝達し、入力電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置に関する。
【背景技術】
【0002】
近年、パワーエレクトロニクスの発展に伴い、FET(Field Effect Transistor:電界効果トランジスタ)、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)などの高耐圧半導体スイッチング素子の高性能化が進められている。特に低損失化は最重要の課題として挙げられるため、電力の損失に直結するオン抵抗は極力低くしなければならず、そのためにはオン抵抗の正確な測定が必須である。近年の高耐圧半導体スイッチング素子は高速動作を行なうことが多く、DC特性から計算されるオン抵抗だけでは十分な性能指針にはならない。そこで、スイッチング動作中の実効的な性能指針としてダイナミックオン抵抗を測定するが、このダイナミックオン抵抗測定が困難を伴っている。
【0003】
すなわち、スイッチング動作時の半導体スイッチング素子は、高電圧・低電流状態(オフ時)と低電圧・高電流状態(オン時)を交互に繰り返している。ダイナミックオン抵抗の測定は、高電圧・低電流状態(オフ時)から低電圧・高電流状態(オン時)への時間変化を追えるよう、オシロスコープで波形を観測するのが一般的である。
【0004】
オシロスコープで電圧波形を測定する場合、オン時・オフ時ともに同一レンジに収まるようにしなければオシロスコープ内部のアンプの特性が歪んでしまい、正確に測定できないので、オフ時の高電圧、すなわち電源電圧が収まるレンジで測定しなければならない。しかし、これではダイナミックオン抵抗の測定に必要な低電圧に対して測定精度が低くなる。たとえばオン時の電圧が0.1Vであり、電源電圧が100Vである場合、オシロスコープは100V以上のレンジに設定しなければならないが、高精度オシロスコープの精度がフルスケールの1%としても、100Vの電圧レンジでは1Vの精度となり、この測定値は全く当てにならない。そこで、低い電圧レンジで半導体スイッチング素子の端子間電圧を測定することが可能な半導体評価装置が考案された。
【0005】
図10は、そのような半導体評価装置の構成を示す回路図である。図10において、この半導体評価装置では、評価対象の半導体スイッチング素子(N型電界効果トランジスタ)70のソースは接地され、そのゲートは抵抗素子71を介してパルス発生回路72に接続され、そのドレインは抵抗素子73および電流検出器74を介して直流電源75に接続される。また、半導体スイッチング素子70のドレインは電圧クランプ回路76を介してオシロスコープ80の第1入力端子T1に接続され、オシロスコープ80の第2入力端子T2および第3入力端子T3はそれぞれ電流検出器74および半導体スイッチング素子70のゲートに接続される。
【0006】
電圧クランプ回路76は、入力ノードN77と出力ノードN78との間に接続された抵抗素子77と、出力ノードN77と接地電圧GNDのラインとの間に直列接続されたダイオード78およびツェナーダイオード79とを含む。入力ノードN77は半導体スイッチング素子70のドレインに接続され、出力ノードN78はオシロスコープ80の第1入力端子T1に接続される。抵抗素子77の抵抗値はたとえば1MΩであり、ツェナーダイオード79のツェナー電圧Vzはたとえば2Vである。したがって、出力ノードN78の電圧VoutはVz以下に制限されるので、オシロスコープ70の第1入力端子T1の電圧レンジはVzが収まるレンジに設定すればよい。
【0007】
図11(a)は半導体スイッチング素子70のゲート電圧Vgを示すタイムチャートであり、図11(b)は電圧クランプ回路76の出力電圧Voutを示すタイムチャートである。ゲート電圧Vgは、低電圧Vgoffと高電圧Vgonに交互に切換えられる。VgがVgoffの場合は、半導体スイッチング素子70がオフし、半導体スイッチング素子70のドレイン電圧Vinはほぼ直流電源電圧(100V)になるが、電圧クランプ回路76の出力電圧Voutはクランプ電圧Vc=Vzに固定される。VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子70がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc=Vz以下になるとVout=Vinとなる。たとえば、分解能10ビットのオシロスコープ80を用いて2Vの電圧レンジで測定すれば、測定精度は0.002Vであり、0.1Vのオン電圧測定も十分に可能となる。
【0008】
また、半導体スイッチング素子とオシロスコープとの間にスイッチを接続しておき、半導体スイッチング素子の端子間電圧と基準電圧とを比較し、端子間電圧が基準電圧よりも低下したことに応じてスイッチをオンさせる半導体評価装置もある(たとえば特許文献1参照)。
【特許文献1】特開2001−4670号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかし、従来の電圧クランプ回路76では、ゲート電圧Vgが低電圧Vgoffから高電圧Vgonに立ち上げられると(時刻t1)、抵抗素子77と寄生容量によるCR時定数による遅延や、ダイオード78,79のリカバリタイム(逆回復時間)に起因する遅延により、出力電圧Voutはオン電圧Vonまで徐々に低下する。したがって、半導体スイッチング素子70のオン/オフの周期が1μ秒に満たないような高速動作時には、半導体スイッチング素子70の特性を正確に評価できないという問題があった。
【0010】
また、半導体スイッチング素子の端子間電圧が基準電圧よりも低下したことに応じてスイッチをオンさせる装置では、スイッチの応答速度が数百n秒である。したがって、この装置でも、半導体スイッチング素子のオン/オフの周期が1μ秒に満たないような高速動作時には、半導体スイッチング素子の特性を正確に評価できなかった。
【0011】
それゆえに、この発明の主たる目的は、応答速度が速い電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置とを提供することである。
【課題を解決するための手段】
【0012】
この発明に係る電圧クランプ回路は、入力ノードの電圧がクランプ電圧よりも低い場合は入力ノードの電圧を出力ノードに伝達し、入力ノードの電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路であって、負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とを備える。電界効果トランジスタのドレインは入力ノードに接続され、そのソースは出力ノードに接続され、そのゲートは第1の基準電圧を受ける。抵抗素子の一方電極は出力ノードに接続され、その他方電極は第2の基準電圧を受ける。クランプ電圧は、電界効果トランジスタのしきい値電圧の絶対値と第1の基準電圧との和の電圧である。
【0013】
好ましくは、電界効果トランジスタはワイドバンドギャップ半導体で形成されている。
また、この発明に係る他の電圧クランプ回路は、入力ノードの電圧がクランプ電圧よりも低い場合は入力ノードの電圧を出力ノードに伝達し、入力ノードの電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路であって、各々が負のしきい値電圧を有するノーマリーオン型の第1〜第N(ただし、Nは2以上の整数である)の電界効果トランジスタと、第1〜第Nの抵抗素子とを備える。第1〜第Nの電界効果トランジスタのドレインはともに入力ノードに接続され、第1の電界効果トランジスタのゲートは第1の基準電圧を受け、第1〜第N−1の電界効果トランジスタのソースはそれぞれ第2〜第Nの電界効果トランジスタのゲートに接続され、第Nの電界効果トランジスタのソースは出力ノードに接続される。第1〜第Nの抵抗素子の一方電極はそれぞれ第1〜第Nの電界効果トランジスタのソースに接続され、それらの他方電極はともに第2の基準電圧を受ける。クランプ電圧は、第1〜第Nの電界効果トランジスタのしきい値電圧の絶対値の総和と第1の基準電圧との和の電圧である。
【0014】
好ましくは、第1〜第Nの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている。
【0015】
また好ましくは、第1の基準電圧は正の電圧であり、第2の基準電圧は接地電圧である。
【0016】
また好ましくは、第1および第2の基準電圧はともに接地電圧である。
また、この発明に係る半導体装置は、上記電圧クランプ回路と半導体スイッチング素子とを備え、半導体スイッチング素子の端子間電圧が入力ノードに与えられている。
【0017】
好ましくは、半導体スイッチング素子はワイドバンドギャップ半導体で形成されている。
【0018】
また、この発明に係る過電流保護回路は、上記電圧クランプ回路を備え、入力ノードには保護対象の半導体スイッチング素子の端子間電圧が与えられる。この過電流保護回路は、さらに、出力ノードの電圧が予め定められた電圧を越えたことに応じて半導体スイッチング素子をオフさせるドライバを備える。
【0019】
また、この発明に係る電圧測定プローブは、上記電圧クランプ回路と、基端部が入力ノードに接続され、先端部が測定点に接触される信号検出ピンとを備える。
【0020】
また、この発明に係る電圧測定装置は、上記電圧クランプ回路を備え、入力ノードが接続された測定点の電圧を出力ノードから測定する。
【0021】
また、この発明に係る半導体評価装置は、上記電圧測定装置と、評価対象の半導体スイッチング素子の端子間に直流電源電圧を与える直流電源と、半導体スイッチング素子をオン/オフさせるパルス発生回路とを備え、電圧測定装置は、入力ノードに与えられた半導体スイッチング素子の端子間電圧を出力ノードから測定する。
【発明の効果】
【0022】
この発明に係る電圧クランプ回路では、負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とが設けられ、電界効果トランジスタのドレインは入力ノードに接続され、そのソースは出力ノードに接続され、そのゲートは第1の基準電圧を受ける。抵抗素子の一方電極は出力ノードに接続され、その他方電極は第2の基準電圧を受ける。クランプ電圧は、電界効果トランジスタのしきい値電圧の絶対値と第1の基準電圧との和の電圧である。したがって、従来の電圧クランプ回路のような抵抗素子やダイオードに起因する遅延がないので、応答速度の高速化を図ることができる。
【0023】
好ましくは、電界効果トランジスタはワイドバンドギャップ半導体で形成されている。この場合は、電界効果トランジスタの耐圧性の向上と動作速度の高速化を図ることができる。
【0024】
また、この発明に係る他の電圧クランプ回路では、各々が負のしきい値電圧を有するノーマリーオン型の第1〜第N(ただし、Nは2以上の整数である)の電界効果トランジスタと、第1〜第Nの抵抗素子とが設けられ、第1〜第Nの電界効果トランジスタのドレインはともに入力ノードに接続され、第1の電界効果トランジスタのゲートは基準電圧を受け、第1〜第N−1の電界効果トランジスタのソースはそれぞれ第2〜第Nの電界効果トランジスタのゲートに接続され、第Nの電界効果トランジスタのソースは出力ノードに接続される。第1〜第Nの抵抗素子の一方電極はそれぞれ第1〜第Nの電界効果トランジスタのソースに接続され、それらの他方電極はともに基準電圧を受ける。クランプ電圧は、第1〜第Nの電界効果トランジスタのしきい値電圧の絶対値の総和と基準電圧との和の電圧である。したがって、従来の電圧クランプ回路のような抵抗素子やダイオードに起因する遅延がないので、応答速度の高速化を図ることができる。また、電界効果トランジスタのしきい値電圧が小さな場合でも、電圧クランプ回路を構成できる。
【0025】
好ましくは、第1〜第Nの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている。この場合は、第1〜第Nの電界効果トランジスタの耐圧性の向上と動作速度の高速化を図ることができる。
【0026】
また好ましくは、第1の基準電圧は正の電圧であり、第2の基準電圧は接地電圧である。この場合は、正の電圧である第1の基準電圧を調整することにより、クランプ電圧を調整することができる。
【0027】
また好ましくは、第1および第2の基準電圧はともに接地電圧である。この場合は、構成の簡単化を図ることができる。
【0028】
また、この発明に係る半導体装置および過電流保護回路は、上記電圧クランプ回路を備えるので、半導体スイッチング素子の端子間電圧を容易に検出することができる。
【0029】
また、この発明に係る電圧測定プローブ、電圧測定装置、および半導体評価装置は、上記電圧クランプ回路を備えるので、半導体スイッチング素子のダイナミックオン抵抗を容易に測定することができる。
【発明を実施するための最良の形態】
【0030】
[実施の形態1]
図1は、この発明の実施の形態1による半導体評価装置の構成を示す回路ブロック図である。図1において、この半導体評価装置は、評価対象の半導体スイッチング素子(N型電界効果トランジスタ)1のダイナミックオン抵抗などを測定する装置であって、パルス発生回路2、抵抗素子3,6、直流電源4、電流検出器5、電圧クランプ回路7、およびオシロスコープ11を備える。
【0031】
半導体スイッチング素子1のソースは接地され、そのゲートは抵抗素子3を介してパルス発生回路2に接続され、そのドレインは抵抗素子6および電流検出器5を介して直流電源4に接続される。負荷抵抗素子6の抵抗値はたとえば1kΩであり、直流電源4の出力電圧はたとえば100Vである。
【0032】
また、半導体スイッチング素子1のドレインは電圧クランプ回路7を介してオシロスコープ11の第1入力端子T1に接続され、オシロスコープ11の第2入力端子T2および第3入力端子T3はそれぞれ電流検出器5および半導体スイッチング素子1のゲートに接続される。
【0033】
電圧クランプ回路7は、ノーマリーオン型の電界効果トランジスタ8と、抵抗素子9と、出力電圧の調整が可能な直流電源10とを含む。電界効果トランジスタ8は、負のしきい値電圧(たとえば−2V)を有し、そのドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートは直流電源10の出力電圧(たとえば2V)を受ける。電界効果トランジスタ8としては、高耐圧でかつ高速に動作できる素子が望ましく、GaN,AlGaNなどの窒化物半導体やSiCなどの、いわゆるワイドバンドギャップ半導体で形成された素子が適している。ここでは、電界効果トランジスタ8として、GaNで形成された素子を使用した。
【0034】
抵抗素子9は、出力ノードN9と接地電圧GNDのラインとの間に接続される。入力ノードN8は半導体スイッチング素子1のドレインに接続され、出力ノードN9はオシロスコープ11の第1入力端子T1に接続される。抵抗素子9の抵抗値はたとえば20kΩである。なお、抵抗素子9の一方電極を接地電圧GNDのラインの代わりに、出力電圧の調整が可能な直流電源の出力端子に接続してもよい。
【0035】
電界効果トランジスタ8はノーマリーオン型であるため、抵抗素子9に電流が流れ、その抵抗素子9の電圧降下により、電界効果トランジスタ8のソース側の電圧が上昇する。ここで、電界効果トランジスタ8のゲート電圧(2V)とソース電圧Voutとの差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ8がオフするので、出力ノードN9の電圧Voutはクランプ電圧Vc=−(−2V)+2V=4Vにクランプされる。したがって、出力ノードN9の電圧VoutはVc以下に制限されるので、オシロスコープ11の第1入力端子T1の電圧レンジはVcが収まるレンジに設定すればよい。
【0036】
以上のように接続して、半導体スイッチング素子1のゲート電圧Vgと、電圧クランプ回路7の出力電圧Voutと、直流電源4の出力電流とをオシロスコープ11で測定した。また、オシロスコープ11の時間軸掃引のトリガーとして、ゲート電圧Vgを使用した。
【0037】
図2(a)は半導体スイッチング素子1のゲート電圧Vgを示すタイムチャートであり、図2(b)は電圧クランプ回路7の出力電圧Voutを示すタイムチャートである。ゲート電圧Vgは、低電圧Vgoffと高電圧Vgonに交互に切換えられる。VgがVgoffの場合は、半導体スイッチング素子1がオフし、半導体スイッチング素子1のドレイン電圧Vinはほぼ直流電源電圧(100V)になるが、電圧クランプ回路1の出力電圧Voutはクランプ電圧Vcに固定される。
【0038】
VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子1がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc以下になるとVout=Vinとなる。半導体スイッチング素子1のオン抵抗は30Ωであった。Vinは、直流電源電圧(100V)を半導体スイッチング素子1のオン抵抗(30Ω)と負荷抵抗素子6の抵抗値(1kΩ)で分圧した電圧となり、本実施の形態1ではVin=2.91Vであった。このとき、電界効果トランジスタ8はオンしており、電界効果トランジスタ8のソース電圧Vout=Vinは2.91Vとなり、ゲート電圧(2V)とソース電圧(2.91V)の差は2V−2.91V=−0.91Vとなる。電界効果トランジスタ8のしきい値電圧は−2Vであるので、ゲート電圧とソース電圧の差が−0.91Vでは電界効果トランジスタ8のオン状態が維持され、電圧クランプ回路7の出力ノードN9には半導体スイッチング素子1のドレイン電圧Vinが現れる。
【0039】
したがって、オシロスコープ11のフルスケールを4Vに設定することにより、半導体スイッチング素子1がオフの時点でもオシロスコープ11が飽和することもなく、オシロスコープ11の精度が1%の場合、0.04Vの精度でオン電圧を測定し、半導体スイッチング素子1のオン抵抗を求めることができた。
【0040】
ここで、電圧クランプ回路7の遅延時間について考察する。電圧クランプ回路7には、電界効果トランジスタ8のソース−ゲート間、ドレイン−ゲート間、ソース−ドレイン間の寄生容量が存在する。半導体スイッチング素子1がオフからオンへ変化する際の動作は、半導体スイッチング素子1のドレイン電圧Vinが電源電圧(100V)からクランプ電圧Vc(=4V)まで変化する第1領域と、クランプ電圧Vc(=4V)から半導体スイッチング素子1のオン電圧Vonまで変化する第2領域との2つの領域に分けることができる。
【0041】
上記第1領域では、半導体スイッチング素子1のドレイン−ゲート間電圧およびドレイン−ソース間電圧が大きく変化することになるが、ドレイン−ゲート間容量およびドレイン−ソース間容量は比較的小さいため、遅延時間が発生しにくい。さらに、駆動インピーダンスは、負荷抵抗素子6と半導体スイッチング素子1の電流駆動能力により決定され、図8で示した装置に比べてかなり低いものとなる。
【0042】
また、上記第2領域では、ゲート−ソース間電圧も変化を始める。ゲート−ソース間容量はゲート−ドレイン間容量などに比べるとやや大きいが、電界効果トランジスタ8がオンしているため、ゲート−ソース間容量を駆動するインピーダンスはかなり低く、高速に動作することができる。
【0043】
電界効果トランジスタ8はオシロスコープ11などの測定器を駆動できればよいので、電界効果トランジスタ8としては、かなり小さな素子を使うことができる。本実施の形態1では、オシロスコープ11や電界効果トランジスタ8などの寄生容量が合計で50pF程度あり、クランプ電圧Vcが4V程度、半導体スイッチング素子1のオン電圧が1V程度、電界効果トランジスタ8のドレイン電流が50mA程度であるので、電圧クランプ回路7の出力電圧Voutの立ち上がり/立下り時間trfはtrf=ΔV・Cin/Iin=(4−1)・50pF/50mA=3nsとなる。測定では、寄生インダクタンスによる波形の乱れなどを防ぐために、半導体スイッチング素子1をオン/オフさせるパルスの立ち上がり時間は5ns以上となっており、十分に速い測定速度が得られている。
【0044】
図3は、この実施の形態1の変更例を示す回路ブロック図であって、図1と対比される図である。図3を参照して、この半導体評価装置が図1の半導体評価装置と異なる点は、電圧クランプ回路7が電圧クランプ回路12で置換されている点である。電圧クランプ回路12は、電圧クランプ回路7から直流電源10を除去し、電界効果トランジスタ8のゲートを接地したものである。
【0045】
電界効果トランジスタ8はノーマリーオン型であるため、抵抗素子9に電流が流れ、その抵抗素子9の電圧降下により、電界効果トランジスタ8のソース側の電圧が上昇する。ここで、電界効果トランジスタ8のゲート電圧(0V)とソース電圧Voutとの差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ8がオフするので、出力ノードN9の電圧Voutはクランプ電圧Vc=−(−2V)+0V=2Vにクランプされる。したがって、出力ノードN9の電圧VoutはVc以下に制限されるので、オシロスコープ11の第1入力端子T1の電圧レンジはVcが収まるレンジに設定すればよい。
【0046】
VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子1がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc以下になるとVout=Vinとなる。評価対象の半導体スイッチング素子1のオン抵抗は10Ωであった。Vinは、直流電源電圧(100V)を半導体スイッチング素子1のオン抵抗(10Ω)と負荷抵抗素子6の抵抗値(1kΩ)で分圧した電圧となり、本実施の形態1ではVin=0.99Vであった。このとき、電界効果トランジスタ8はオンしており、電界効果トランジスタ8のソース電圧Vout=Vinは0.99Vとなり、ゲート電圧(0V)とソース電圧(0.99V)の差は0V−0.99V=−0.99Vとなる。電界効果トランジスタ8のしきい値電圧は−2Vであるので、ゲート電圧とソース電圧の差が−0.99Vでは電界効果トランジスタ8のオン状態が維持され、電圧クランプ回路7の出力ノードN9には半導体スイッチング素子1のドレイン電圧Vinが現れる。
【0047】
したがって、オシロスコープ11のフルスケールを2Vに設定することにより、半導体スイッチング素子1がオフの時点でもオシロスコープ11が飽和することもなく、オシロスコープ11の精度が1%の場合、0.02Vの精度でオン電圧を測定し、半導体スイッチング素子1のオン抵抗を求めることができた。
【0048】
[実施の形態2]
図4は、この発明の実施の形態2による半導体評価装置の構成を示す回路ブロック図であって、図1と対比される図である。図4を参照して、この半導体評価装置が図1の半導体評価装置と異なる点は、電圧クランプ回路7が電圧クランプ回路20で置換されている点である。
【0049】
電圧クランプ回路20は、ノーマリーオン型の電界効果トランジスタ21〜23と、抵抗素子24〜26とを含む。電界効果トランジスタ21〜23の各々は負のしきい値電圧(たとえば−2V)を有し、それらのドレインはともに入力ノードN21に接続される。電界効果トランジスタ21のゲートは接地され、電界効果トランジスタ21,22のソースはそれぞれ電界効果トランジスタ22,23のゲートに接続され、電界効果トランジスタ23のソースは出力ノードN22に接続される。電界効果トランジスタ21〜23としては、高耐圧でかつ高速に動作できる素子が望ましく、GaN,AlGaNなどの窒化物半導体やSiCなどの、いわゆるワイドバンドギャップ半導体で形成された素子が適している。ここでは、電界効果トランジスタ21〜23として、GaNで形成された素子を使用した。
【0050】
抵抗素子24〜26は、それぞれ電界効果トランジスタ21〜23のソースと接地電圧GNDのラインとの間に接続される。入力ノードN21は半導体スイッチング素子1のドレインに接続され、出力ノードN22はオシロスコープ11の第1入力端子T1に接続される。抵抗素子24〜26の各々の抵抗値はたとえば20kΩである。
【0051】
電界効果トランジスタ21〜23はノーマリーオン型であるため、抵抗素子24〜26に電流が流れ、それらの抵抗素子24〜26の電圧降下により、電界効果トランジスタ21〜23のソース側の電圧が上昇する。ここで、電界効果トランジスタ21のゲート電圧(0V)とソース電圧との差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ21がオフするので、電界効果トランジスタ21のソース電圧は2Vにクランプされる。
【0052】
また、電界効果トランジスタ22のゲート電圧(2V)とソース電圧との差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ22がオフするので、電界効果トランジスタ22のソース電圧は4Vにクランプされる。さらに、電界効果トランジスタ23のゲート電圧(4V)とソース電圧との差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ23がオフするので、電界効果トランジスタ23のソース電圧は6Vにクランプされる。したがって、出力ノードN22の電圧Voutはクランプ電圧Vc(=6V)以下に制限されるので、オシロスコープ11の第1入力端子T1の電圧レンジはVcが収まるレンジに設定すればよい。
【0053】
VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子1がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc以下になるとVout=Vinとなる。評価対象の半導体スイッチング素子1のオン抵抗は50Ωであった。Vinは、直流電源電圧(100V)を半導体スイッチング素子1のオン抵抗(50Ω)と負荷抵抗素子6の抵抗値(1kΩ)で分圧した電圧となり、本実施の形態2ではVin=4.8Vであった。このとき、電界効果トランジスタ23はオンしており、電界効果トランジスタ23のソース電圧Vout=Vinは4.8Vとなり、ゲート電圧(4V)とソース電圧(4.8V)の差は4V−4.8V=−0.8Vとなる。電界効果トランジスタ8のしきい値電圧は−2Vであるので、ゲート電圧とソース電圧の差が−0.8Vでは電界効果トランジスタ23のオン状態が維持され、電圧クランプ回路20の出力ノードN22には半導体スイッチング素子1のドレイン電圧Vinが現れる。
【0054】
したがって、オシロスコープ11のフルスケールを6Vに設定することにより、半導体スイッチング素子1がオフの時点でもオシロスコープ11が飽和することもなく、オシロスコープ11の精度が1%の場合、0.06Vの精度でオン電圧を測定し、半導体スイッチング素子1のオン抵抗を求めることができた。
【0055】
この実施の形態2では、複数の電界効果トランジスタ21〜23を用いて電圧クランプ回路20を構成したので、評価対象の半導体スイッチング素子1のオン抵抗が高い場合や、電界効果トランジスタ21〜23の各々のしきい値電圧が小さい場合でも対応できる。
【0056】
なお、この実施の形態2では、3個の電界効果トランジスタ21〜23を用いたが、2個または4個以上の電界効果トランジスタを用いても同様の電圧クランプ回路を構成できることは言うまでもない。
【0057】
また、実施の形態1で示したように、電界効果トランジスタ21のゲートに可変直流電源10の出力電圧を与えてもよい。この場合、クランプ電圧Vcは、電界効果トランジスタ21〜23のしきい値電圧の絶対値の総和(6V)と可変直流電源10の出力電圧との和になる。したがって、可変直流電源10の出力電圧を調整することにより、クランプ電圧Vcを調整することができる。
【0058】
[実施の形態3]
図5は、この発明の実施の形態3による半導体装置(半導体チップ)30の構成を示す回路図である。図5において、この半導体装置30は、1つの半導体基板(図示せず)の表面に形成された半導体スイッチング素子(たとえばN型電界効果トランジスタ)31、電圧クランプ回路12、および端子(電極パッド)32〜35を含む。半導体スイッチング素子31のゲートは入力端子32に接続され、そのドレインは電源端子33に接続され、そのソースは接地端子34に接続される。
【0059】
電圧クランプ回路12は、図3で示したように、電界効果トランジスタ8および抵抗素子9を含む。電界効果トランジスタ8のドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートは接地ノードN10に接続される。また、電圧クランプ回路12の入力ノードN8は電源端子33に接続され、その出力ノードN9は出力端子35に接続され、その接地ノードN10は接地端子34に接続される。
【0060】
製造工程では、半導体基板の表面にシート抵抗が400Ω/□のエピタキシャル層を形成し、そのエピタキシャル層を用いて半導体スイッチング素子31を形成するとともに、そのエピタキシャル層のうちの幅5μm、長さ50μmの領域を素子分離することにより、4kΩの抵抗値を持つ抵抗素子9を形成した。電界効果トランジスタ8と半導体スイッチング素子31、および抵抗素子9のコンタクトは、半導体スイッチング素子31の一連の形成過程の中で形成した。また、Auによる配線工程で、半導体スイッチング素子31のドレイン電極に電界効果トランジスタ8のドレイン電極を接続し、電界効果トランジスタ8のゲート電極を半導体スイッチング素子31のソース電極に接続し、電界効果トランジスタ8のソース電極を抵抗素子9の一方端に接続し、抵抗素子9の他方端を半導体スイッチング素子31のソース電極に接続した。また、半導体スイッチング素子31のゲート電極、ドレイン電極、およびソース電極にそれぞれ端子32〜34を形成し、電界効果トランジスタ8のソース電極に端子35を形成し、チップ外部と接続可能にした。
【0061】
半導体スイッチング素子31のオン抵抗は10mΩであり、電界効果トランジスタ8のしきい値電圧は−2Vであった。端子33,34間に100Vを印加して、半導体スイッチング素子31をオフさせると、出力端子35の電圧Voutはクランプ電圧Vc=2Vとなった。半導体スイッチング素子31がオンして5Aの電流が流れたとき、出力電圧Voutは0.05Vとなった。また、半導体スイッチング素子31がオンして10Aの電流が流れたとき、出力電圧Voutは0.1Vとなった。このため、耐圧が20Vの電圧計で半導体スイッチング素子31の電流をモニタすることができた。
【0062】
なお、電圧クランプ回路12を図1の電圧クランプ回路7で置換してもよいし、図4の電圧クランプ回路20で置換してもよい。
【0063】
また、半導体装置30の半導体基板やエピタキシャル層はワイドバンドギャップ半導体であることが好ましいが、シリコンでもよい。
【0064】
また、図6は、半導体装置30の使用方法を示す回路ブロック図である。図6において、半導体装置30の入力端子32および出力端子35はドライバIC36に接続され、電源端子33は負荷回路37を介して電源電圧VCCのラインに接続され、接地端子34は接地される。電源電圧VCCは100Vであり、ドライバIC36の耐圧は10Vであった。
【0065】
ドライバIC36は、たとえば、制御信号φCが「L」レベルの場合は「L」レベルの信号を出力して半導体スイッチング素子31をオフさせ、負荷回路37の駆動電流を遮断する。また、ドライバIC36は、制御信号φCが「H」レベルの場合は「H」レベルの信号を出力して半導体スイッチング素子31をオンさせ、負荷回路37に駆動電流を流す。このとき、負荷回路37の駆動電流が10Aを越えて電圧クランプ回路12の出力電圧Voutが0.1Vを越えると、ドライバIC36は「L」レベルの信号を出力して半導体スイッチング素子31をオフさせ、負荷回路37の駆動電流を遮断する。したがって、半導体スイッチング素子31の過電流保護を10Vの低耐圧のドライバICで行なうことができた。
【0066】
[実施の形態4]
図7は、この発明の実施の形態4による電圧測定プローブ40の外観を示す図である。図7において、この電圧測定プローブ40は、同軸線41、プローブヘッド42、コモンリード線43、ワニ口クリップ44、およびコネクタ45を備える。同軸線41は、図8に示すように、中心導体41aと外部導体41bを有する周知のものである。
【0067】
プローブヘッド42は、同軸線41の一方端部に設けられ、信号検出ピン42aとプラスチック製の筒状のカバー42bとを含む。信号検出ピン42aの先端は、測定点に接触させたり、測定対象の配線に引掛けるために鉤状に曲げられている。カバー42bの基端部は伸縮可能に形成されており、カバー42bの基端部を指で縮ませると信号検出ピン42aの先端部がカバー42bの先端の孔から突出する。
【0068】
また、信号検出ピン42aの基端は、図8に示すように、電圧クランプ回路12の入力ノードN8に接続され、電圧クランプ回路12の出力ノードN9は同軸線41の中心導体41aに接続される。電圧クランプ回路12は、図3で示したように、電界効果トランジスタ8および抵抗素子9を含む。電界効果トランジスタ8のドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートはノードN10に接続される。抵抗素子9は、ノードN9とN10の間に接続される。
【0069】
また、コモンリード線43の一方端は電圧クランプ回路12のノードN10と同軸線41の外部導体41bに接続される。コモンリード線43の他方端は、図7に示すように、ワニ口クリップ44に接続され、ワニ口クリップ44は接地電圧GNDのラインに接続される。これにより、電圧クランプ回路12のノードN10と同軸線41の外部導体41bとは接地される。同軸線41の他方端にコネクタ45が接続され、コネクタ45はたとえばオシロスコープ11の第1入力端子T1に接続される。
【0070】
信号検出ピン42aで検出された電圧は、電圧クランプ回路12、同軸線41、およびコネクタ45を介してオシロスコープ11に与えられる。オシロスコープ11に入力される電圧は、電圧クランプ回路12によってクランプ電圧Vc以下に制限される。
【0071】
なお、図3で示した半導体評価装置において、電圧クランプ回路12の代わりに、電圧クランプ回路12内蔵の電圧測定プローブ40を設けてもよい。
【0072】
また、図8の電界効果トランジスタ8のゲートを、ノードN10に接続する代わりに、電線を介して可変直流電源の出力端子に接続してもよい。この場合は、可変直流電源の出力電圧を調整することにより、電圧クランプ回路12のクランプ電圧Vcを調整することができる。
【0073】
[実施の形態5]
図9(a)は、この発明の実施の形態5によるオシロスコープ50の外観を示す図であり、図9(b)はオシロスコープ50内の要部を示す回路ブロック図である。図9(a)(b)において、このオシロスコープ50の正面には、検出した信号の波形を表示する画面51や、信号を入力するための入力端子52などが設けられている。入力端子52は、同軸型であり、中心導体52aと外部導体52bを含む。
【0074】
入力端子52の中心導体52aは内蔵の電圧クランプ回路12の入力ノードN8に接続され、電圧クランプ回路12の出力ノードN9は電圧検出部53に接続されている。電圧クランプ回路12は、図3で示したように、電界効果トランジスタ8および抵抗素子9を含む。電界効果トランジスタ8のドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートはノードN10に接続される。抵抗素子9は、ノードN9とN10の間に接続される。ノードN10と、外部導体52bと、電圧検出部53の接地ノードは接地電圧GNDのラインに接続される。
【0075】
入力端子52に入力された電圧は、電圧クランプ回路12を介して電圧検出部53に与えられる。電圧検出部53に入力される電圧は、電圧クランプ回路12によってクランプ電圧Vc以下に制限される。電圧検出部53は、電圧クランプ回路12を介して入力された電圧を検出し、検出した電圧の波形を画面51に表示させる。
【0076】
なお、図3で示した半導体評価装置において、電圧クランプ回路12を除去し、オシロスコープ11を電圧クランプ回路12内蔵のオシロスコープ50で置換し、半導体スイッチング素子1のドレインをオシロスコープ50の入力端子52に接続してもよい。
【0077】
また、電圧クランプ回路12の代わりに、図1の電圧クランプ回路7をオシロスコープ50に内蔵させてもよい。この場合は、直流電源10の出力電圧を調整することにより、電圧クランプ回路12のクランプ電圧Vcを調整することができる。この場合には、オシロスコープ50の表示レンジに応じて直流電源10の出力電圧を調整し、常に最適なクランプ電圧Vcを設定するようにしてもよい。
【0078】
さらに、電圧クランプ回路7を内蔵したオシロスコープ50と、パルス発生回路2と、直流電源4,10を制御する制御部を設け、半導体スイッチング素子1の特性を自動的に測定できるようにしてもよい。
【0079】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0080】
【図1】この発明の実施の形態1による半導体評価装置の構成を示す回路ブロック図である。
【図2】図1に示した半導体評価装置の動作を示すタイムチャートである。
【図3】実施の形態1の変更例を示す図である。
【図4】この発明の実施の形態2による半導体評価装置の構成を示す回路ブロック図である。
【図5】この発明の実施の形態3による半導体装置の構成を示す図である。
【図6】図5に示した半導体装置の使用方法を示す回路ブロック図である。
【図7】この発明の実施の形態4による電圧測定プローブの外観を示す図である。
【図8】図7に示した電圧測定プローブの要部を示す回路ブロック図である。
【図9】この発明の実施の形態5によるオシロスコープの構成を示す回路ブロック図である。
【図10】従来の半導体評価装置の構成を示す回路ブロック図である。
【図11】図10に示した半導体評価装置の動作を示すタイムチャートである。
【符号の説明】
【0081】
1,31,70 半導体スイッチング素子、2 パルス発生回路、3,6,9,24〜26,71,73,77 抵抗素子、4,10,75 直流電源、5,74 電流検出器、7,12,20,76 電圧クランプ回路、8,21〜23 電界効果トランジスタ、11,50,80 オシロスコープ、T1〜T3,32〜35 端子、30 半導体装置、36 ドライバIC、37 負荷回路、40 電圧測定プローブ、41 同軸線、41a 中心導体、41b 外部導体、42 プローブヘッド、42a 信号検出ピン、42b カバー、43 コモンリード線、44 ワニ口クリップ、45 コネクタ、51 画面、52 入力端子、52a 中心導体、52b 外部導体、53 電圧検出部、78 ダイオード、79 ツェナーダイオード。
【技術分野】
【0001】
この発明は電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置に関し、特に、入力電圧がクランプ電圧よりも低い場合は入力電圧を出力ノードに伝達し、入力電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置に関する。
【背景技術】
【0002】
近年、パワーエレクトロニクスの発展に伴い、FET(Field Effect Transistor:電界効果トランジスタ)、IGBT(Insulated Gate Bipolar Transistor:絶縁ゲート型バイポーラトランジスタ)などの高耐圧半導体スイッチング素子の高性能化が進められている。特に低損失化は最重要の課題として挙げられるため、電力の損失に直結するオン抵抗は極力低くしなければならず、そのためにはオン抵抗の正確な測定が必須である。近年の高耐圧半導体スイッチング素子は高速動作を行なうことが多く、DC特性から計算されるオン抵抗だけでは十分な性能指針にはならない。そこで、スイッチング動作中の実効的な性能指針としてダイナミックオン抵抗を測定するが、このダイナミックオン抵抗測定が困難を伴っている。
【0003】
すなわち、スイッチング動作時の半導体スイッチング素子は、高電圧・低電流状態(オフ時)と低電圧・高電流状態(オン時)を交互に繰り返している。ダイナミックオン抵抗の測定は、高電圧・低電流状態(オフ時)から低電圧・高電流状態(オン時)への時間変化を追えるよう、オシロスコープで波形を観測するのが一般的である。
【0004】
オシロスコープで電圧波形を測定する場合、オン時・オフ時ともに同一レンジに収まるようにしなければオシロスコープ内部のアンプの特性が歪んでしまい、正確に測定できないので、オフ時の高電圧、すなわち電源電圧が収まるレンジで測定しなければならない。しかし、これではダイナミックオン抵抗の測定に必要な低電圧に対して測定精度が低くなる。たとえばオン時の電圧が0.1Vであり、電源電圧が100Vである場合、オシロスコープは100V以上のレンジに設定しなければならないが、高精度オシロスコープの精度がフルスケールの1%としても、100Vの電圧レンジでは1Vの精度となり、この測定値は全く当てにならない。そこで、低い電圧レンジで半導体スイッチング素子の端子間電圧を測定することが可能な半導体評価装置が考案された。
【0005】
図10は、そのような半導体評価装置の構成を示す回路図である。図10において、この半導体評価装置では、評価対象の半導体スイッチング素子(N型電界効果トランジスタ)70のソースは接地され、そのゲートは抵抗素子71を介してパルス発生回路72に接続され、そのドレインは抵抗素子73および電流検出器74を介して直流電源75に接続される。また、半導体スイッチング素子70のドレインは電圧クランプ回路76を介してオシロスコープ80の第1入力端子T1に接続され、オシロスコープ80の第2入力端子T2および第3入力端子T3はそれぞれ電流検出器74および半導体スイッチング素子70のゲートに接続される。
【0006】
電圧クランプ回路76は、入力ノードN77と出力ノードN78との間に接続された抵抗素子77と、出力ノードN77と接地電圧GNDのラインとの間に直列接続されたダイオード78およびツェナーダイオード79とを含む。入力ノードN77は半導体スイッチング素子70のドレインに接続され、出力ノードN78はオシロスコープ80の第1入力端子T1に接続される。抵抗素子77の抵抗値はたとえば1MΩであり、ツェナーダイオード79のツェナー電圧Vzはたとえば2Vである。したがって、出力ノードN78の電圧VoutはVz以下に制限されるので、オシロスコープ70の第1入力端子T1の電圧レンジはVzが収まるレンジに設定すればよい。
【0007】
図11(a)は半導体スイッチング素子70のゲート電圧Vgを示すタイムチャートであり、図11(b)は電圧クランプ回路76の出力電圧Voutを示すタイムチャートである。ゲート電圧Vgは、低電圧Vgoffと高電圧Vgonに交互に切換えられる。VgがVgoffの場合は、半導体スイッチング素子70がオフし、半導体スイッチング素子70のドレイン電圧Vinはほぼ直流電源電圧(100V)になるが、電圧クランプ回路76の出力電圧Voutはクランプ電圧Vc=Vzに固定される。VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子70がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc=Vz以下になるとVout=Vinとなる。たとえば、分解能10ビットのオシロスコープ80を用いて2Vの電圧レンジで測定すれば、測定精度は0.002Vであり、0.1Vのオン電圧測定も十分に可能となる。
【0008】
また、半導体スイッチング素子とオシロスコープとの間にスイッチを接続しておき、半導体スイッチング素子の端子間電圧と基準電圧とを比較し、端子間電圧が基準電圧よりも低下したことに応じてスイッチをオンさせる半導体評価装置もある(たとえば特許文献1参照)。
【特許文献1】特開2001−4670号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかし、従来の電圧クランプ回路76では、ゲート電圧Vgが低電圧Vgoffから高電圧Vgonに立ち上げられると(時刻t1)、抵抗素子77と寄生容量によるCR時定数による遅延や、ダイオード78,79のリカバリタイム(逆回復時間)に起因する遅延により、出力電圧Voutはオン電圧Vonまで徐々に低下する。したがって、半導体スイッチング素子70のオン/オフの周期が1μ秒に満たないような高速動作時には、半導体スイッチング素子70の特性を正確に評価できないという問題があった。
【0010】
また、半導体スイッチング素子の端子間電圧が基準電圧よりも低下したことに応じてスイッチをオンさせる装置では、スイッチの応答速度が数百n秒である。したがって、この装置でも、半導体スイッチング素子のオン/オフの周期が1μ秒に満たないような高速動作時には、半導体スイッチング素子の特性を正確に評価できなかった。
【0011】
それゆえに、この発明の主たる目的は、応答速度が速い電圧クランプ回路と、それを用いた半導体装置、過電流保護回路、電圧測定プローブ、電圧測定装置、および半導体評価装置とを提供することである。
【課題を解決するための手段】
【0012】
この発明に係る電圧クランプ回路は、入力ノードの電圧がクランプ電圧よりも低い場合は入力ノードの電圧を出力ノードに伝達し、入力ノードの電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路であって、負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とを備える。電界効果トランジスタのドレインは入力ノードに接続され、そのソースは出力ノードに接続され、そのゲートは第1の基準電圧を受ける。抵抗素子の一方電極は出力ノードに接続され、その他方電極は第2の基準電圧を受ける。クランプ電圧は、電界効果トランジスタのしきい値電圧の絶対値と第1の基準電圧との和の電圧である。
【0013】
好ましくは、電界効果トランジスタはワイドバンドギャップ半導体で形成されている。
また、この発明に係る他の電圧クランプ回路は、入力ノードの電圧がクランプ電圧よりも低い場合は入力ノードの電圧を出力ノードに伝達し、入力ノードの電圧がクランプ電圧よりも高い場合は出力ノードの電圧をクランプ電圧に固定する電圧クランプ回路であって、各々が負のしきい値電圧を有するノーマリーオン型の第1〜第N(ただし、Nは2以上の整数である)の電界効果トランジスタと、第1〜第Nの抵抗素子とを備える。第1〜第Nの電界効果トランジスタのドレインはともに入力ノードに接続され、第1の電界効果トランジスタのゲートは第1の基準電圧を受け、第1〜第N−1の電界効果トランジスタのソースはそれぞれ第2〜第Nの電界効果トランジスタのゲートに接続され、第Nの電界効果トランジスタのソースは出力ノードに接続される。第1〜第Nの抵抗素子の一方電極はそれぞれ第1〜第Nの電界効果トランジスタのソースに接続され、それらの他方電極はともに第2の基準電圧を受ける。クランプ電圧は、第1〜第Nの電界効果トランジスタのしきい値電圧の絶対値の総和と第1の基準電圧との和の電圧である。
【0014】
好ましくは、第1〜第Nの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている。
【0015】
また好ましくは、第1の基準電圧は正の電圧であり、第2の基準電圧は接地電圧である。
【0016】
また好ましくは、第1および第2の基準電圧はともに接地電圧である。
また、この発明に係る半導体装置は、上記電圧クランプ回路と半導体スイッチング素子とを備え、半導体スイッチング素子の端子間電圧が入力ノードに与えられている。
【0017】
好ましくは、半導体スイッチング素子はワイドバンドギャップ半導体で形成されている。
【0018】
また、この発明に係る過電流保護回路は、上記電圧クランプ回路を備え、入力ノードには保護対象の半導体スイッチング素子の端子間電圧が与えられる。この過電流保護回路は、さらに、出力ノードの電圧が予め定められた電圧を越えたことに応じて半導体スイッチング素子をオフさせるドライバを備える。
【0019】
また、この発明に係る電圧測定プローブは、上記電圧クランプ回路と、基端部が入力ノードに接続され、先端部が測定点に接触される信号検出ピンとを備える。
【0020】
また、この発明に係る電圧測定装置は、上記電圧クランプ回路を備え、入力ノードが接続された測定点の電圧を出力ノードから測定する。
【0021】
また、この発明に係る半導体評価装置は、上記電圧測定装置と、評価対象の半導体スイッチング素子の端子間に直流電源電圧を与える直流電源と、半導体スイッチング素子をオン/オフさせるパルス発生回路とを備え、電圧測定装置は、入力ノードに与えられた半導体スイッチング素子の端子間電圧を出力ノードから測定する。
【発明の効果】
【0022】
この発明に係る電圧クランプ回路では、負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とが設けられ、電界効果トランジスタのドレインは入力ノードに接続され、そのソースは出力ノードに接続され、そのゲートは第1の基準電圧を受ける。抵抗素子の一方電極は出力ノードに接続され、その他方電極は第2の基準電圧を受ける。クランプ電圧は、電界効果トランジスタのしきい値電圧の絶対値と第1の基準電圧との和の電圧である。したがって、従来の電圧クランプ回路のような抵抗素子やダイオードに起因する遅延がないので、応答速度の高速化を図ることができる。
【0023】
好ましくは、電界効果トランジスタはワイドバンドギャップ半導体で形成されている。この場合は、電界効果トランジスタの耐圧性の向上と動作速度の高速化を図ることができる。
【0024】
また、この発明に係る他の電圧クランプ回路では、各々が負のしきい値電圧を有するノーマリーオン型の第1〜第N(ただし、Nは2以上の整数である)の電界効果トランジスタと、第1〜第Nの抵抗素子とが設けられ、第1〜第Nの電界効果トランジスタのドレインはともに入力ノードに接続され、第1の電界効果トランジスタのゲートは基準電圧を受け、第1〜第N−1の電界効果トランジスタのソースはそれぞれ第2〜第Nの電界効果トランジスタのゲートに接続され、第Nの電界効果トランジスタのソースは出力ノードに接続される。第1〜第Nの抵抗素子の一方電極はそれぞれ第1〜第Nの電界効果トランジスタのソースに接続され、それらの他方電極はともに基準電圧を受ける。クランプ電圧は、第1〜第Nの電界効果トランジスタのしきい値電圧の絶対値の総和と基準電圧との和の電圧である。したがって、従来の電圧クランプ回路のような抵抗素子やダイオードに起因する遅延がないので、応答速度の高速化を図ることができる。また、電界効果トランジスタのしきい値電圧が小さな場合でも、電圧クランプ回路を構成できる。
【0025】
好ましくは、第1〜第Nの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている。この場合は、第1〜第Nの電界効果トランジスタの耐圧性の向上と動作速度の高速化を図ることができる。
【0026】
また好ましくは、第1の基準電圧は正の電圧であり、第2の基準電圧は接地電圧である。この場合は、正の電圧である第1の基準電圧を調整することにより、クランプ電圧を調整することができる。
【0027】
また好ましくは、第1および第2の基準電圧はともに接地電圧である。この場合は、構成の簡単化を図ることができる。
【0028】
また、この発明に係る半導体装置および過電流保護回路は、上記電圧クランプ回路を備えるので、半導体スイッチング素子の端子間電圧を容易に検出することができる。
【0029】
また、この発明に係る電圧測定プローブ、電圧測定装置、および半導体評価装置は、上記電圧クランプ回路を備えるので、半導体スイッチング素子のダイナミックオン抵抗を容易に測定することができる。
【発明を実施するための最良の形態】
【0030】
[実施の形態1]
図1は、この発明の実施の形態1による半導体評価装置の構成を示す回路ブロック図である。図1において、この半導体評価装置は、評価対象の半導体スイッチング素子(N型電界効果トランジスタ)1のダイナミックオン抵抗などを測定する装置であって、パルス発生回路2、抵抗素子3,6、直流電源4、電流検出器5、電圧クランプ回路7、およびオシロスコープ11を備える。
【0031】
半導体スイッチング素子1のソースは接地され、そのゲートは抵抗素子3を介してパルス発生回路2に接続され、そのドレインは抵抗素子6および電流検出器5を介して直流電源4に接続される。負荷抵抗素子6の抵抗値はたとえば1kΩであり、直流電源4の出力電圧はたとえば100Vである。
【0032】
また、半導体スイッチング素子1のドレインは電圧クランプ回路7を介してオシロスコープ11の第1入力端子T1に接続され、オシロスコープ11の第2入力端子T2および第3入力端子T3はそれぞれ電流検出器5および半導体スイッチング素子1のゲートに接続される。
【0033】
電圧クランプ回路7は、ノーマリーオン型の電界効果トランジスタ8と、抵抗素子9と、出力電圧の調整が可能な直流電源10とを含む。電界効果トランジスタ8は、負のしきい値電圧(たとえば−2V)を有し、そのドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートは直流電源10の出力電圧(たとえば2V)を受ける。電界効果トランジスタ8としては、高耐圧でかつ高速に動作できる素子が望ましく、GaN,AlGaNなどの窒化物半導体やSiCなどの、いわゆるワイドバンドギャップ半導体で形成された素子が適している。ここでは、電界効果トランジスタ8として、GaNで形成された素子を使用した。
【0034】
抵抗素子9は、出力ノードN9と接地電圧GNDのラインとの間に接続される。入力ノードN8は半導体スイッチング素子1のドレインに接続され、出力ノードN9はオシロスコープ11の第1入力端子T1に接続される。抵抗素子9の抵抗値はたとえば20kΩである。なお、抵抗素子9の一方電極を接地電圧GNDのラインの代わりに、出力電圧の調整が可能な直流電源の出力端子に接続してもよい。
【0035】
電界効果トランジスタ8はノーマリーオン型であるため、抵抗素子9に電流が流れ、その抵抗素子9の電圧降下により、電界効果トランジスタ8のソース側の電圧が上昇する。ここで、電界効果トランジスタ8のゲート電圧(2V)とソース電圧Voutとの差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ8がオフするので、出力ノードN9の電圧Voutはクランプ電圧Vc=−(−2V)+2V=4Vにクランプされる。したがって、出力ノードN9の電圧VoutはVc以下に制限されるので、オシロスコープ11の第1入力端子T1の電圧レンジはVcが収まるレンジに設定すればよい。
【0036】
以上のように接続して、半導体スイッチング素子1のゲート電圧Vgと、電圧クランプ回路7の出力電圧Voutと、直流電源4の出力電流とをオシロスコープ11で測定した。また、オシロスコープ11の時間軸掃引のトリガーとして、ゲート電圧Vgを使用した。
【0037】
図2(a)は半導体スイッチング素子1のゲート電圧Vgを示すタイムチャートであり、図2(b)は電圧クランプ回路7の出力電圧Voutを示すタイムチャートである。ゲート電圧Vgは、低電圧Vgoffと高電圧Vgonに交互に切換えられる。VgがVgoffの場合は、半導体スイッチング素子1がオフし、半導体スイッチング素子1のドレイン電圧Vinはほぼ直流電源電圧(100V)になるが、電圧クランプ回路1の出力電圧Voutはクランプ電圧Vcに固定される。
【0038】
VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子1がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc以下になるとVout=Vinとなる。半導体スイッチング素子1のオン抵抗は30Ωであった。Vinは、直流電源電圧(100V)を半導体スイッチング素子1のオン抵抗(30Ω)と負荷抵抗素子6の抵抗値(1kΩ)で分圧した電圧となり、本実施の形態1ではVin=2.91Vであった。このとき、電界効果トランジスタ8はオンしており、電界効果トランジスタ8のソース電圧Vout=Vinは2.91Vとなり、ゲート電圧(2V)とソース電圧(2.91V)の差は2V−2.91V=−0.91Vとなる。電界効果トランジスタ8のしきい値電圧は−2Vであるので、ゲート電圧とソース電圧の差が−0.91Vでは電界効果トランジスタ8のオン状態が維持され、電圧クランプ回路7の出力ノードN9には半導体スイッチング素子1のドレイン電圧Vinが現れる。
【0039】
したがって、オシロスコープ11のフルスケールを4Vに設定することにより、半導体スイッチング素子1がオフの時点でもオシロスコープ11が飽和することもなく、オシロスコープ11の精度が1%の場合、0.04Vの精度でオン電圧を測定し、半導体スイッチング素子1のオン抵抗を求めることができた。
【0040】
ここで、電圧クランプ回路7の遅延時間について考察する。電圧クランプ回路7には、電界効果トランジスタ8のソース−ゲート間、ドレイン−ゲート間、ソース−ドレイン間の寄生容量が存在する。半導体スイッチング素子1がオフからオンへ変化する際の動作は、半導体スイッチング素子1のドレイン電圧Vinが電源電圧(100V)からクランプ電圧Vc(=4V)まで変化する第1領域と、クランプ電圧Vc(=4V)から半導体スイッチング素子1のオン電圧Vonまで変化する第2領域との2つの領域に分けることができる。
【0041】
上記第1領域では、半導体スイッチング素子1のドレイン−ゲート間電圧およびドレイン−ソース間電圧が大きく変化することになるが、ドレイン−ゲート間容量およびドレイン−ソース間容量は比較的小さいため、遅延時間が発生しにくい。さらに、駆動インピーダンスは、負荷抵抗素子6と半導体スイッチング素子1の電流駆動能力により決定され、図8で示した装置に比べてかなり低いものとなる。
【0042】
また、上記第2領域では、ゲート−ソース間電圧も変化を始める。ゲート−ソース間容量はゲート−ドレイン間容量などに比べるとやや大きいが、電界効果トランジスタ8がオンしているため、ゲート−ソース間容量を駆動するインピーダンスはかなり低く、高速に動作することができる。
【0043】
電界効果トランジスタ8はオシロスコープ11などの測定器を駆動できればよいので、電界効果トランジスタ8としては、かなり小さな素子を使うことができる。本実施の形態1では、オシロスコープ11や電界効果トランジスタ8などの寄生容量が合計で50pF程度あり、クランプ電圧Vcが4V程度、半導体スイッチング素子1のオン電圧が1V程度、電界効果トランジスタ8のドレイン電流が50mA程度であるので、電圧クランプ回路7の出力電圧Voutの立ち上がり/立下り時間trfはtrf=ΔV・Cin/Iin=(4−1)・50pF/50mA=3nsとなる。測定では、寄生インダクタンスによる波形の乱れなどを防ぐために、半導体スイッチング素子1をオン/オフさせるパルスの立ち上がり時間は5ns以上となっており、十分に速い測定速度が得られている。
【0044】
図3は、この実施の形態1の変更例を示す回路ブロック図であって、図1と対比される図である。図3を参照して、この半導体評価装置が図1の半導体評価装置と異なる点は、電圧クランプ回路7が電圧クランプ回路12で置換されている点である。電圧クランプ回路12は、電圧クランプ回路7から直流電源10を除去し、電界効果トランジスタ8のゲートを接地したものである。
【0045】
電界効果トランジスタ8はノーマリーオン型であるため、抵抗素子9に電流が流れ、その抵抗素子9の電圧降下により、電界効果トランジスタ8のソース側の電圧が上昇する。ここで、電界効果トランジスタ8のゲート電圧(0V)とソース電圧Voutとの差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ8がオフするので、出力ノードN9の電圧Voutはクランプ電圧Vc=−(−2V)+0V=2Vにクランプされる。したがって、出力ノードN9の電圧VoutはVc以下に制限されるので、オシロスコープ11の第1入力端子T1の電圧レンジはVcが収まるレンジに設定すればよい。
【0046】
VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子1がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc以下になるとVout=Vinとなる。評価対象の半導体スイッチング素子1のオン抵抗は10Ωであった。Vinは、直流電源電圧(100V)を半導体スイッチング素子1のオン抵抗(10Ω)と負荷抵抗素子6の抵抗値(1kΩ)で分圧した電圧となり、本実施の形態1ではVin=0.99Vであった。このとき、電界効果トランジスタ8はオンしており、電界効果トランジスタ8のソース電圧Vout=Vinは0.99Vとなり、ゲート電圧(0V)とソース電圧(0.99V)の差は0V−0.99V=−0.99Vとなる。電界効果トランジスタ8のしきい値電圧は−2Vであるので、ゲート電圧とソース電圧の差が−0.99Vでは電界効果トランジスタ8のオン状態が維持され、電圧クランプ回路7の出力ノードN9には半導体スイッチング素子1のドレイン電圧Vinが現れる。
【0047】
したがって、オシロスコープ11のフルスケールを2Vに設定することにより、半導体スイッチング素子1がオフの時点でもオシロスコープ11が飽和することもなく、オシロスコープ11の精度が1%の場合、0.02Vの精度でオン電圧を測定し、半導体スイッチング素子1のオン抵抗を求めることができた。
【0048】
[実施の形態2]
図4は、この発明の実施の形態2による半導体評価装置の構成を示す回路ブロック図であって、図1と対比される図である。図4を参照して、この半導体評価装置が図1の半導体評価装置と異なる点は、電圧クランプ回路7が電圧クランプ回路20で置換されている点である。
【0049】
電圧クランプ回路20は、ノーマリーオン型の電界効果トランジスタ21〜23と、抵抗素子24〜26とを含む。電界効果トランジスタ21〜23の各々は負のしきい値電圧(たとえば−2V)を有し、それらのドレインはともに入力ノードN21に接続される。電界効果トランジスタ21のゲートは接地され、電界効果トランジスタ21,22のソースはそれぞれ電界効果トランジスタ22,23のゲートに接続され、電界効果トランジスタ23のソースは出力ノードN22に接続される。電界効果トランジスタ21〜23としては、高耐圧でかつ高速に動作できる素子が望ましく、GaN,AlGaNなどの窒化物半導体やSiCなどの、いわゆるワイドバンドギャップ半導体で形成された素子が適している。ここでは、電界効果トランジスタ21〜23として、GaNで形成された素子を使用した。
【0050】
抵抗素子24〜26は、それぞれ電界効果トランジスタ21〜23のソースと接地電圧GNDのラインとの間に接続される。入力ノードN21は半導体スイッチング素子1のドレインに接続され、出力ノードN22はオシロスコープ11の第1入力端子T1に接続される。抵抗素子24〜26の各々の抵抗値はたとえば20kΩである。
【0051】
電界効果トランジスタ21〜23はノーマリーオン型であるため、抵抗素子24〜26に電流が流れ、それらの抵抗素子24〜26の電圧降下により、電界効果トランジスタ21〜23のソース側の電圧が上昇する。ここで、電界効果トランジスタ21のゲート電圧(0V)とソース電圧との差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ21がオフするので、電界効果トランジスタ21のソース電圧は2Vにクランプされる。
【0052】
また、電界効果トランジスタ22のゲート電圧(2V)とソース電圧との差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ22がオフするので、電界効果トランジスタ22のソース電圧は4Vにクランプされる。さらに、電界効果トランジスタ23のゲート電圧(4V)とソース電圧との差の電圧がしきい値電圧(−2V)よりも低くなると、電界効果トランジスタ23がオフするので、電界効果トランジスタ23のソース電圧は6Vにクランプされる。したがって、出力ノードN22の電圧Voutはクランプ電圧Vc(=6V)以下に制限されるので、オシロスコープ11の第1入力端子T1の電圧レンジはVcが収まるレンジに設定すればよい。
【0053】
VgがVgoffからVgonに立ち上げられると、半導体スイッチング素子1がオンしてそのドレイン電圧Vinは急激に低下し、VinがVc以下になるとVout=Vinとなる。評価対象の半導体スイッチング素子1のオン抵抗は50Ωであった。Vinは、直流電源電圧(100V)を半導体スイッチング素子1のオン抵抗(50Ω)と負荷抵抗素子6の抵抗値(1kΩ)で分圧した電圧となり、本実施の形態2ではVin=4.8Vであった。このとき、電界効果トランジスタ23はオンしており、電界効果トランジスタ23のソース電圧Vout=Vinは4.8Vとなり、ゲート電圧(4V)とソース電圧(4.8V)の差は4V−4.8V=−0.8Vとなる。電界効果トランジスタ8のしきい値電圧は−2Vであるので、ゲート電圧とソース電圧の差が−0.8Vでは電界効果トランジスタ23のオン状態が維持され、電圧クランプ回路20の出力ノードN22には半導体スイッチング素子1のドレイン電圧Vinが現れる。
【0054】
したがって、オシロスコープ11のフルスケールを6Vに設定することにより、半導体スイッチング素子1がオフの時点でもオシロスコープ11が飽和することもなく、オシロスコープ11の精度が1%の場合、0.06Vの精度でオン電圧を測定し、半導体スイッチング素子1のオン抵抗を求めることができた。
【0055】
この実施の形態2では、複数の電界効果トランジスタ21〜23を用いて電圧クランプ回路20を構成したので、評価対象の半導体スイッチング素子1のオン抵抗が高い場合や、電界効果トランジスタ21〜23の各々のしきい値電圧が小さい場合でも対応できる。
【0056】
なお、この実施の形態2では、3個の電界効果トランジスタ21〜23を用いたが、2個または4個以上の電界効果トランジスタを用いても同様の電圧クランプ回路を構成できることは言うまでもない。
【0057】
また、実施の形態1で示したように、電界効果トランジスタ21のゲートに可変直流電源10の出力電圧を与えてもよい。この場合、クランプ電圧Vcは、電界効果トランジスタ21〜23のしきい値電圧の絶対値の総和(6V)と可変直流電源10の出力電圧との和になる。したがって、可変直流電源10の出力電圧を調整することにより、クランプ電圧Vcを調整することができる。
【0058】
[実施の形態3]
図5は、この発明の実施の形態3による半導体装置(半導体チップ)30の構成を示す回路図である。図5において、この半導体装置30は、1つの半導体基板(図示せず)の表面に形成された半導体スイッチング素子(たとえばN型電界効果トランジスタ)31、電圧クランプ回路12、および端子(電極パッド)32〜35を含む。半導体スイッチング素子31のゲートは入力端子32に接続され、そのドレインは電源端子33に接続され、そのソースは接地端子34に接続される。
【0059】
電圧クランプ回路12は、図3で示したように、電界効果トランジスタ8および抵抗素子9を含む。電界効果トランジスタ8のドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートは接地ノードN10に接続される。また、電圧クランプ回路12の入力ノードN8は電源端子33に接続され、その出力ノードN9は出力端子35に接続され、その接地ノードN10は接地端子34に接続される。
【0060】
製造工程では、半導体基板の表面にシート抵抗が400Ω/□のエピタキシャル層を形成し、そのエピタキシャル層を用いて半導体スイッチング素子31を形成するとともに、そのエピタキシャル層のうちの幅5μm、長さ50μmの領域を素子分離することにより、4kΩの抵抗値を持つ抵抗素子9を形成した。電界効果トランジスタ8と半導体スイッチング素子31、および抵抗素子9のコンタクトは、半導体スイッチング素子31の一連の形成過程の中で形成した。また、Auによる配線工程で、半導体スイッチング素子31のドレイン電極に電界効果トランジスタ8のドレイン電極を接続し、電界効果トランジスタ8のゲート電極を半導体スイッチング素子31のソース電極に接続し、電界効果トランジスタ8のソース電極を抵抗素子9の一方端に接続し、抵抗素子9の他方端を半導体スイッチング素子31のソース電極に接続した。また、半導体スイッチング素子31のゲート電極、ドレイン電極、およびソース電極にそれぞれ端子32〜34を形成し、電界効果トランジスタ8のソース電極に端子35を形成し、チップ外部と接続可能にした。
【0061】
半導体スイッチング素子31のオン抵抗は10mΩであり、電界効果トランジスタ8のしきい値電圧は−2Vであった。端子33,34間に100Vを印加して、半導体スイッチング素子31をオフさせると、出力端子35の電圧Voutはクランプ電圧Vc=2Vとなった。半導体スイッチング素子31がオンして5Aの電流が流れたとき、出力電圧Voutは0.05Vとなった。また、半導体スイッチング素子31がオンして10Aの電流が流れたとき、出力電圧Voutは0.1Vとなった。このため、耐圧が20Vの電圧計で半導体スイッチング素子31の電流をモニタすることができた。
【0062】
なお、電圧クランプ回路12を図1の電圧クランプ回路7で置換してもよいし、図4の電圧クランプ回路20で置換してもよい。
【0063】
また、半導体装置30の半導体基板やエピタキシャル層はワイドバンドギャップ半導体であることが好ましいが、シリコンでもよい。
【0064】
また、図6は、半導体装置30の使用方法を示す回路ブロック図である。図6において、半導体装置30の入力端子32および出力端子35はドライバIC36に接続され、電源端子33は負荷回路37を介して電源電圧VCCのラインに接続され、接地端子34は接地される。電源電圧VCCは100Vであり、ドライバIC36の耐圧は10Vであった。
【0065】
ドライバIC36は、たとえば、制御信号φCが「L」レベルの場合は「L」レベルの信号を出力して半導体スイッチング素子31をオフさせ、負荷回路37の駆動電流を遮断する。また、ドライバIC36は、制御信号φCが「H」レベルの場合は「H」レベルの信号を出力して半導体スイッチング素子31をオンさせ、負荷回路37に駆動電流を流す。このとき、負荷回路37の駆動電流が10Aを越えて電圧クランプ回路12の出力電圧Voutが0.1Vを越えると、ドライバIC36は「L」レベルの信号を出力して半導体スイッチング素子31をオフさせ、負荷回路37の駆動電流を遮断する。したがって、半導体スイッチング素子31の過電流保護を10Vの低耐圧のドライバICで行なうことができた。
【0066】
[実施の形態4]
図7は、この発明の実施の形態4による電圧測定プローブ40の外観を示す図である。図7において、この電圧測定プローブ40は、同軸線41、プローブヘッド42、コモンリード線43、ワニ口クリップ44、およびコネクタ45を備える。同軸線41は、図8に示すように、中心導体41aと外部導体41bを有する周知のものである。
【0067】
プローブヘッド42は、同軸線41の一方端部に設けられ、信号検出ピン42aとプラスチック製の筒状のカバー42bとを含む。信号検出ピン42aの先端は、測定点に接触させたり、測定対象の配線に引掛けるために鉤状に曲げられている。カバー42bの基端部は伸縮可能に形成されており、カバー42bの基端部を指で縮ませると信号検出ピン42aの先端部がカバー42bの先端の孔から突出する。
【0068】
また、信号検出ピン42aの基端は、図8に示すように、電圧クランプ回路12の入力ノードN8に接続され、電圧クランプ回路12の出力ノードN9は同軸線41の中心導体41aに接続される。電圧クランプ回路12は、図3で示したように、電界効果トランジスタ8および抵抗素子9を含む。電界効果トランジスタ8のドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートはノードN10に接続される。抵抗素子9は、ノードN9とN10の間に接続される。
【0069】
また、コモンリード線43の一方端は電圧クランプ回路12のノードN10と同軸線41の外部導体41bに接続される。コモンリード線43の他方端は、図7に示すように、ワニ口クリップ44に接続され、ワニ口クリップ44は接地電圧GNDのラインに接続される。これにより、電圧クランプ回路12のノードN10と同軸線41の外部導体41bとは接地される。同軸線41の他方端にコネクタ45が接続され、コネクタ45はたとえばオシロスコープ11の第1入力端子T1に接続される。
【0070】
信号検出ピン42aで検出された電圧は、電圧クランプ回路12、同軸線41、およびコネクタ45を介してオシロスコープ11に与えられる。オシロスコープ11に入力される電圧は、電圧クランプ回路12によってクランプ電圧Vc以下に制限される。
【0071】
なお、図3で示した半導体評価装置において、電圧クランプ回路12の代わりに、電圧クランプ回路12内蔵の電圧測定プローブ40を設けてもよい。
【0072】
また、図8の電界効果トランジスタ8のゲートを、ノードN10に接続する代わりに、電線を介して可変直流電源の出力端子に接続してもよい。この場合は、可変直流電源の出力電圧を調整することにより、電圧クランプ回路12のクランプ電圧Vcを調整することができる。
【0073】
[実施の形態5]
図9(a)は、この発明の実施の形態5によるオシロスコープ50の外観を示す図であり、図9(b)はオシロスコープ50内の要部を示す回路ブロック図である。図9(a)(b)において、このオシロスコープ50の正面には、検出した信号の波形を表示する画面51や、信号を入力するための入力端子52などが設けられている。入力端子52は、同軸型であり、中心導体52aと外部導体52bを含む。
【0074】
入力端子52の中心導体52aは内蔵の電圧クランプ回路12の入力ノードN8に接続され、電圧クランプ回路12の出力ノードN9は電圧検出部53に接続されている。電圧クランプ回路12は、図3で示したように、電界効果トランジスタ8および抵抗素子9を含む。電界効果トランジスタ8のドレインは入力ノードN8に接続され、そのソースは出力ノードN9に接続され、そのゲートはノードN10に接続される。抵抗素子9は、ノードN9とN10の間に接続される。ノードN10と、外部導体52bと、電圧検出部53の接地ノードは接地電圧GNDのラインに接続される。
【0075】
入力端子52に入力された電圧は、電圧クランプ回路12を介して電圧検出部53に与えられる。電圧検出部53に入力される電圧は、電圧クランプ回路12によってクランプ電圧Vc以下に制限される。電圧検出部53は、電圧クランプ回路12を介して入力された電圧を検出し、検出した電圧の波形を画面51に表示させる。
【0076】
なお、図3で示した半導体評価装置において、電圧クランプ回路12を除去し、オシロスコープ11を電圧クランプ回路12内蔵のオシロスコープ50で置換し、半導体スイッチング素子1のドレインをオシロスコープ50の入力端子52に接続してもよい。
【0077】
また、電圧クランプ回路12の代わりに、図1の電圧クランプ回路7をオシロスコープ50に内蔵させてもよい。この場合は、直流電源10の出力電圧を調整することにより、電圧クランプ回路12のクランプ電圧Vcを調整することができる。この場合には、オシロスコープ50の表示レンジに応じて直流電源10の出力電圧を調整し、常に最適なクランプ電圧Vcを設定するようにしてもよい。
【0078】
さらに、電圧クランプ回路7を内蔵したオシロスコープ50と、パルス発生回路2と、直流電源4,10を制御する制御部を設け、半導体スイッチング素子1の特性を自動的に測定できるようにしてもよい。
【0079】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【0080】
【図1】この発明の実施の形態1による半導体評価装置の構成を示す回路ブロック図である。
【図2】図1に示した半導体評価装置の動作を示すタイムチャートである。
【図3】実施の形態1の変更例を示す図である。
【図4】この発明の実施の形態2による半導体評価装置の構成を示す回路ブロック図である。
【図5】この発明の実施の形態3による半導体装置の構成を示す図である。
【図6】図5に示した半導体装置の使用方法を示す回路ブロック図である。
【図7】この発明の実施の形態4による電圧測定プローブの外観を示す図である。
【図8】図7に示した電圧測定プローブの要部を示す回路ブロック図である。
【図9】この発明の実施の形態5によるオシロスコープの構成を示す回路ブロック図である。
【図10】従来の半導体評価装置の構成を示す回路ブロック図である。
【図11】図10に示した半導体評価装置の動作を示すタイムチャートである。
【符号の説明】
【0081】
1,31,70 半導体スイッチング素子、2 パルス発生回路、3,6,9,24〜26,71,73,77 抵抗素子、4,10,75 直流電源、5,74 電流検出器、7,12,20,76 電圧クランプ回路、8,21〜23 電界効果トランジスタ、11,50,80 オシロスコープ、T1〜T3,32〜35 端子、30 半導体装置、36 ドライバIC、37 負荷回路、40 電圧測定プローブ、41 同軸線、41a 中心導体、41b 外部導体、42 プローブヘッド、42a 信号検出ピン、42b カバー、43 コモンリード線、44 ワニ口クリップ、45 コネクタ、51 画面、52 入力端子、52a 中心導体、52b 外部導体、53 電圧検出部、78 ダイオード、79 ツェナーダイオード。
【特許請求の範囲】
【請求項1】
入力ノードの電圧がクランプ電圧よりも低い場合は前記入力ノードの電圧を出力ノードに伝達し、前記入力ノードの電圧が前記クランプ電圧よりも高い場合は前記出力ノードの電圧を前記クランプ電圧に固定する電圧クランプ回路であって、
負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とを備え、
前記電界効果トランジスタのドレインは前記入力ノードに接続され、そのソースは前記出力ノードに接続され、そのゲートは第1の基準電圧を受け、
前記抵抗素子の一方電極は前記出力ノードに接続され、その他方電極は第2の基準電圧を受け、
前記クランプ電圧は、前記電界効果トランジスタのしきい値電圧の絶対値と前記第1の基準電圧との和の電圧である、電圧クランプ回路。
【請求項2】
前記電界効果トランジスタはワイドバンドギャップ半導体で形成されている、請求項1に記載の電圧クランプ回路。
【請求項3】
入力ノードの電圧がクランプ電圧よりも低い場合は前記入力ノードの電圧を出力ノードに伝達し、前記入力ノードの電圧が前記クランプ電圧よりも高い場合は前記出力ノードの電圧を前記クランプ電圧に固定する電圧クランプ回路であって、
各々が負のしきい値電圧を有するノーマリーオン型の第1〜第N(ただし、Nは2以上の整数である)の電界効果トランジスタと、第1〜第Nの抵抗素子とを備え、
前記第1〜第Nの電界効果トランジスタのドレインはともに前記入力ノードに接続され、前記第1の電界効果トランジスタのゲートは第1の基準電圧を受け、前記第1〜第N−1の電界効果トランジスタのソースはそれぞれ前記第2〜第Nの電界効果トランジスタのゲートに接続され、前記第Nの電界効果トランジスタのソースは前記出力ノードに接続され、
前記第1〜第Nの抵抗素子の一方電極はそれぞれ第1〜第Nの電界効果トランジスタのソースに接続され、それらの他方電極はともに第2の基準電圧を受け、
前記クランプ電圧は、前記第1〜第Nの電界効果トランジスタのしきい値電圧の絶対値の総和と前記第1の基準電圧との和の電圧である、電圧クランプ回路。
【請求項4】
前記第1〜第Nの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている、請求項3に記載の電圧クランプ回路。
【請求項5】
前記第1の基準電圧は正の電圧であり、前記第2の基準電圧は接地電圧である、請求項1から請求項4までのいずれかに記載の電圧クランプ回路。
【請求項6】
前記第1および第2の基準電圧はともに接地電圧である、請求項1から請求項4までのいずれかに記載の電圧クランプ回路。
【請求項7】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路と半導体スイッチング素子とを備え、
前記半導体スイッチング素子の端子間電圧が前記入力ノードに与えられている、半導体装置。
【請求項8】
前記半導体スイッチング素子はワイドバンドギャップ半導体で形成されている、請求項7に記載の半導体装置。
【請求項9】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路を備え、
前記入力ノードには保護対象の半導体スイッチング素子の端子間電圧が与えられ、
さらに、前記出力ノードの電圧が予め定められた電圧を越えたことに応じて前記半導体スイッチング素子をオフさせるドライバを備える、過電流保護回路。
【請求項10】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路と、
基端部が前記入力ノードに接続され、先端部が測定点に接触される信号検出ピンとを備える、電圧測定プローブ。
【請求項11】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路を備え、前記入力ノードが接続された測定点の電圧を前記出力ノードから測定する、電圧測定装置。
【請求項12】
請求項11に記載の電圧測定装置と、
評価対象の半導体スイッチング素子の端子間に直流電源電圧を与える直流電源と、
前記半導体スイッチング素子をオン/オフさせるパルス発生回路とを備え、
前記電圧測定装置は、前記入力ノードに与えられた前記半導体スイッチング素子の端子間電圧を前記出力ノードから測定する、半導体評価装置。
【請求項1】
入力ノードの電圧がクランプ電圧よりも低い場合は前記入力ノードの電圧を出力ノードに伝達し、前記入力ノードの電圧が前記クランプ電圧よりも高い場合は前記出力ノードの電圧を前記クランプ電圧に固定する電圧クランプ回路であって、
負のしきい値電圧を有するノーマリーオン型の電界効果トランジスタと、抵抗素子とを備え、
前記電界効果トランジスタのドレインは前記入力ノードに接続され、そのソースは前記出力ノードに接続され、そのゲートは第1の基準電圧を受け、
前記抵抗素子の一方電極は前記出力ノードに接続され、その他方電極は第2の基準電圧を受け、
前記クランプ電圧は、前記電界効果トランジスタのしきい値電圧の絶対値と前記第1の基準電圧との和の電圧である、電圧クランプ回路。
【請求項2】
前記電界効果トランジスタはワイドバンドギャップ半導体で形成されている、請求項1に記載の電圧クランプ回路。
【請求項3】
入力ノードの電圧がクランプ電圧よりも低い場合は前記入力ノードの電圧を出力ノードに伝達し、前記入力ノードの電圧が前記クランプ電圧よりも高い場合は前記出力ノードの電圧を前記クランプ電圧に固定する電圧クランプ回路であって、
各々が負のしきい値電圧を有するノーマリーオン型の第1〜第N(ただし、Nは2以上の整数である)の電界効果トランジスタと、第1〜第Nの抵抗素子とを備え、
前記第1〜第Nの電界効果トランジスタのドレインはともに前記入力ノードに接続され、前記第1の電界効果トランジスタのゲートは第1の基準電圧を受け、前記第1〜第N−1の電界効果トランジスタのソースはそれぞれ前記第2〜第Nの電界効果トランジスタのゲートに接続され、前記第Nの電界効果トランジスタのソースは前記出力ノードに接続され、
前記第1〜第Nの抵抗素子の一方電極はそれぞれ第1〜第Nの電界効果トランジスタのソースに接続され、それらの他方電極はともに第2の基準電圧を受け、
前記クランプ電圧は、前記第1〜第Nの電界効果トランジスタのしきい値電圧の絶対値の総和と前記第1の基準電圧との和の電圧である、電圧クランプ回路。
【請求項4】
前記第1〜第Nの電界効果トランジスタの各々はワイドバンドギャップ半導体で形成されている、請求項3に記載の電圧クランプ回路。
【請求項5】
前記第1の基準電圧は正の電圧であり、前記第2の基準電圧は接地電圧である、請求項1から請求項4までのいずれかに記載の電圧クランプ回路。
【請求項6】
前記第1および第2の基準電圧はともに接地電圧である、請求項1から請求項4までのいずれかに記載の電圧クランプ回路。
【請求項7】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路と半導体スイッチング素子とを備え、
前記半導体スイッチング素子の端子間電圧が前記入力ノードに与えられている、半導体装置。
【請求項8】
前記半導体スイッチング素子はワイドバンドギャップ半導体で形成されている、請求項7に記載の半導体装置。
【請求項9】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路を備え、
前記入力ノードには保護対象の半導体スイッチング素子の端子間電圧が与えられ、
さらに、前記出力ノードの電圧が予め定められた電圧を越えたことに応じて前記半導体スイッチング素子をオフさせるドライバを備える、過電流保護回路。
【請求項10】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路と、
基端部が前記入力ノードに接続され、先端部が測定点に接触される信号検出ピンとを備える、電圧測定プローブ。
【請求項11】
請求項1から請求項6までのいずれかに記載の電圧クランプ回路を備え、前記入力ノードが接続された測定点の電圧を前記出力ノードから測定する、電圧測定装置。
【請求項12】
請求項11に記載の電圧測定装置と、
評価対象の半導体スイッチング素子の端子間に直流電源電圧を与える直流電源と、
前記半導体スイッチング素子をオン/オフさせるパルス発生回路とを備え、
前記電圧測定装置は、前記入力ノードに与えられた前記半導体スイッチング素子の端子間電圧を前記出力ノードから測定する、半導体評価装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【公開番号】特開2008−309702(P2008−309702A)
【公開日】平成20年12月25日(2008.12.25)
【国際特許分類】
【出願番号】特願2007−159032(P2007−159032)
【出願日】平成19年6月15日(2007.6.15)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成20年12月25日(2008.12.25)
【国際特許分類】
【出願日】平成19年6月15日(2007.6.15)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]