電子線装置及びこれを用いた画像表示装置
【課題】簡易な構成で電子放出効率が高く、安定して動作し、放出された電子ビームが良好に集束する電子放出素子を備えた電子線装置を提供する。
【解決手段】基板１上に、絶縁部材３、ゲート５を形成し、絶縁部材３に凹部７を形成し、絶縁部材３の側面にカソード６を配置し、ゲート５を、該カソード６に対応する領域が突出し、該領域の両側のゲート端部が後退した後退部９を有する凹凸形状に形成し、該後退部９に露出した絶縁部材３表面を、少なくとも絶縁層３ａ表面まで後退させ、該表面に制御電極１３を形成する。
【解決手段】基板１上に、絶縁部材３、ゲート５を形成し、絶縁部材３に凹部７を形成し、絶縁部材３の側面にカソード６を配置し、ゲート５を、該カソード６に対応する領域が突出し、該領域の両側のゲート端部が後退した後退部９を有する凹凸形状に形成し、該後退部９に露出した絶縁部材３表面を、少なくとも絶縁層３ａ表面まで後退させ、該表面に制御電極１３を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置に関するものである。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献１には電子放出部のギャップが５ｎｍ以下である、高効率電子放出素子の提案がなされている。また、特許文献２には積層型の電子放出素子が開示されており、高効率な電子放出を可能とする条件がゲート材料の厚さ、駆動電圧、絶縁層厚さの関数で与えられている。さらに、特許文献３には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（リセス部）を設けた構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５１６４３号公報
【特許文献２】特開２００１−２２９８０９号公報
【特許文献３】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された素子においては、形成されたギャップ内に複数の電子放出点が存在し、これにより、電子放出部での放電等が抑制され、長時間安定な電子放出素子を提供できるとしている。しかしながら、電子放出部での放電は抑制できても、電子放出点の各点からの電子放出量が素子を駆動する駆動時間とともに増減するという課題は十分に解決されていない。また、ギャップ内の電子放出点の数が、電子放出素子の駆動時間とともにその数が増減するという現象も生じていた。
【０００５】
また特許文献２の素子においても、前記と同様な現象は見つかっており、より安定な電子放出素子が望まれていた。
【０００６】
さらに特許文献３の素子においては、電子放出効率は良いが、特性については、更なる向上が求められていた。
【０００７】
本発明の目的は、簡易な構成で電子放出効率が高く、安定して動作し、放出された電子ビームが良好に集束する電子放出素子を備えた電子線装置及び該電子線装置を用いた画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、カソードと対向する領域が突出し、該突出した領域を挟んだ領域のゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成され、
上記後退部を介して前記アノードに対向する絶縁部材の表面が少なくとも凹部のカソード側の縁に達するまで後退し、且つ該後退部を介してアノードに対向する領域に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートの突出した領域の幅をＴ５［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置である。
【０００９】
本発明第１の電子線装置においては、前記カソードを２個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている構成を好ましい態様として含む。
【００１０】
本発明の第２は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材のゲートを配置した側の表面が、該ゲートの周囲において、少なくとも凹部のカソード側の縁に達するまで後退した後退部を有しており、
前記後退部の表面に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートのカソードと対向する領域の幅をＴ５［ｍ］、アノードに対向するゲート表面において、ゲートがカソードと対向する側の端辺に直交する方向のゲートの長さをＴ５ｘ［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｔ５ｘ＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置である。
【００１１】
本発明第２の電子線装置においては、前記カソードと該カソードと対向するゲートとを２組以上有する構成を好ましく含む。
【００１２】
本発明の第３は、上記本発明第１又は第２の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置である。
【発明の効果】
【００１３】
本発明によれば、ゲートの周囲に制御電極を設けて電界を制御したことにより、放出された電子ビームを良好に集束することができる。よって、該電子放出素子を用いて、高品質の画像表示が可能な画像表示装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の第１の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。
【図１Ｂ】図１Ａの電子放出素子の平面模式図である。
【図１Ｃ】図１Ｂの電子放出素子の断面模式図である。
【図１Ｄ】図１Ｂの電子放出素子の断面模式図である。
【図２Ａ】本発明の電子線装置の電子放出素子の別の実施形態の構成を模式的に示す斜視図である。
【図２Ｂ】図２Ａの電子放出素子の断面模式図である。
【図３Ａ】ゲートに後退部を設けず、制御電極を持たない構成における電子軌道図である。
【図３Ｂ】図１ＢのＣ−Ｃ’断面での電子軌道図である。
【図４】本発明における後退部の後退距離Ｔ８と電子ビームのサイズとの関係を示す図である。
【図５】ゲートの突出領域の幅Ｔ５と電子ビームのサイズとの関係を示す図である。
【図６Ａ】本発明に係る電子放出素子の製造工程を示す図である。
【図６Ｂ】本発明に係る電子放出素子の製造工程を示す図である。
【図７】本発明の電子線装置の電子放出特性を測定する構成を示す模式図である。
【図８】本発明の実施例において作製した比較例の素子の構成を模式的に示す斜視図である。
【図９】図３Ｂのゲートの端部付近の部分拡大図である。
【図１０Ａ】本発明の第２の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。
【図１０Ｂ】図１０Ａの電子放出素子の平面図である。
【図１０Ｃ】図１０Ｂの電子放出素子の断面模式図である。
【図１０Ｄ】図１０Ｂの電子放出素子の断面模式図である。
【図１１Ａ】本発明の画像表示装置の電子源の一例の構成を模式的に示す平面図である。
【図１１Ｂ】本発明の画像表示装置の一例の表示パネルの構成を模式的に示す斜視図である。
【図１１Ｃ】本発明の画像表示装置に用いられる蛍光膜の構成を模式的に示す平面図である。
【図１１Ｄ】図１１Ａに示した電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例を示す模式図である。
【図１２Ａ】本発明の電子装置におけるＶａ，Ｖｆと電子ビームのサイズとの関係を示す図である。
【図１２Ｂ】図１２Ａで示される関係をＴ５＝１００μｍで規格化した図である。
【発明を実施するための形態】
【００１５】
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。但し、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１６】
〔構成の概要〕
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。
【００１７】
図１Ａ乃至図１Ｄは本発明の第１の電子線装置の好ましい実施形態の電子放出素子の構成を示す模式図であり、図１Ａは斜視図、図１Ｂは平面図、図１Ｃは図１ＢにおけるＡ−Ａ’断面図、図１Ｄは図１ＢにおけるＢ−Ｂ’断面図である。
【００１８】
図１Ａ乃至図１Ｄ中、１は基板、２は電極、３は絶縁部材であって、絶縁層３ａと３ｂの積層体からなる。５はゲート、６はカソードであって電極２に電気的に接続されている。５ａはゲート５の側面であり、５ｂは凹部７に露出したゲート５の底面である。７は絶縁部材３の凹部であって、本例では絶縁層３ｂの側面のみを絶縁層３ａの側面よりも内側に凹ませて形成している。８は電子放出に必要な電界が形成される間隙（カソード６の先端からゲート５の底面５ｂまでの最短距離）である。
【００１９】
本発明に係る電子放出素子においては、図１Ａ乃至図１Ｄに示すように、ゲート５が絶縁部材３の表面（本例では上面）に形成されている。一方、カソード６も絶縁部材３の表面（本例では側面）に形成され、凹部７を挟んでゲート５に対向する側に凹部７の縁からゲート５に向かって突起する突起部分を有している。よって、カソード６は該突起部分において、間隙８を介してゲート５と対向している。尚、本発明においては、カソード６はゲート５よりも低電位に規定される。また、図１乃至図１Ｄでは不図示であるが、ゲート５を介して（介在させて）カソード６と対向する位置には、これらよりも高電位に規定されたアノードを有している。尚、本発明の電子線装置を用いた画像表示装置においては、アノードの外側（電子放出素子が位置する側とは反対側）に発光部材が配置される。
【００２０】
本発明においては、カソード６は１素子内に少なくとも１個形成されており、後述するように、好ましくは２個以上有する。本例は２個有する例である。
【００２１】
ゲート５は、カソード６と対向する領域が突出し、該突出した領域１２（突出領域）を挟む両側の領域のゲート端部が後退した後退部９となる凹凸形状の端部を有するように絶縁部材表面に形成されている。即ち、凹凸形状の凸に当たる突出領域１２の先端がカソード６と対向し、凹に当たる領域が後退部９である。カソード６が複数の場合は、図１Ｂに示すように、ゲート５は平面形状において櫛歯状となる。
【００２２】
さらに、本発明においては、該後退部９に露出した、即ち後述するアノード１１に対向する絶縁部材３の表面が、少なくとも凹部７のカソード側の縁に達するまで後退している。即ち、絶縁部材３が絶縁層３ａと３ｂとの積層体である場合、後退部９においては、絶縁層３ａが露出するまで絶縁層３ｂが除去されている。本例は、さらに絶縁層３ａの一部を残して絶縁部材３の表面を後退させた構成であり、図２Ａに示すように、後退部９に露出する絶縁部材３を全て除去しても構わない。尚、図２Ａは本発明の実施形態の斜視図であり、平面図は図１Ｂと同様である。図２Ｂは図２Ａの断面図であり、図１ＢのＢ−Ｂ’断面に相当する。
【００２３】
本発明において、後退部９に露出した領域（本例においては絶縁層３ａの一部を除去した表面）に、制御電極１３が配置されている。制御電極１３は、カソード６とは電気的に絶縁状態で形成し、独立して電位を制御しても良いが、図１Ａ，図２Ａに示すように、カソード６に連続して形成することにより、製造工程が簡易になるので好ましい。
【００２４】
本発明において、電子放出素子の各部材の長さを次の通り定義する。
Ｔ１：ゲート５と絶縁部材３の積層方向（Ｚ方向）におけるゲート５の高さ
Ｔ２：ゲート５と絶縁部材３の積層方向（Ｚ方向）における絶縁部材３の凹部７の高さ（ 絶縁層３ｂの高さ）
Ｔ３：ゲート５と絶縁部材３の積層方向（Ｚ方向）における絶縁部材３の凹部７のカソー ド６側の縁から基板１までの距離（絶縁層３ａの高さ）
Ｔ５：ゲート５の突出領域１２の幅（ゲート５とカソード６の互いに対向する端部に平行 な方向（Ｙ方向）における突出領域１２の長さ）
Ｔ６：凹部７の深さ（凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面 との距離（Ｘ方向の長さ））
Ｔ７：カソード６を複数有する場合のゲート５の後退部９の幅（突出領域１２間の距離） 及びカソード６間の距離
Ｔ８：後退部９の後退距離（ゲート５のカソード６との対向側側面と、後退部９の側面（ 最も後退した位置の側面）との距離、或いは、ゲート５の突出領域１２のＸ方向の 長さ）
Ｔ９：絶縁部材３の凹部７のカソード６側の縁から制御電極１３表面までの距離
Ｔ１３：カソード先端とゲートとの最短距離
ｈ：絶縁部材３のゲートが配置された側とは反対側の面からアノードまでの距離（基板１ からアノードまでの距離）
【００２５】
〔後退部９に制御電極１３を設けたことの効果〕
図１ＢのＣ−Ｃ’断面での電子軌道図を図３Ｂに示す。図３Ａはゲート５に後退部９を設けず、制御電極１３も設けなかった構成での電子軌道図である。図３Ａ及び図３Ｂにおいて、左右に延びる実線は等電位線、紙面上下方向の破線は電子軌道を示す。また、１１はアノードである。
【００２６】
図３Ａに示すように、後退部９及び制御電極１３を持たない構成においては、Ｙ方向に沿っては電位がほとんど変化しない。従って、Ｙ−Ｚ面に垂直なＸの方向から電子軌道を観察すると、電子はアノード１１と平行電場のみの影響を受け、図３Ａに示すような、放物線状に広がる軌道を描く。
【００２７】
これに対して図３Ｂに示すように、ゲート５に後退部９を設け、該後退部９に制御電極１３を設けた構成にすると、Ｙ方向に沿った電位が、制御電極１３とゲート５によって、破線に示すような軌道をとる。即ち、Ｙ方向の電子ビームの広がりが抑制され、集束効果が現れる。
【００２８】
後退部９の後退距離Ｔ８は、大きく取ったほうが、集束効果がより大きくなることは予想されるが、タクト短縮の観点から考えると、Ｔ８は小さいほうが有利である。
【００２９】
後退部９のＴ８と電子ビームのＹ方向サイズとの関係を図４に示す。図４は後退部９に挟まれた１領域から電子が放出された場合である。
【００３０】
図４において横軸はゲート５の後退部９の後退距離Ｔ８、縦軸はアノード１１に到達した時のＹ方向の電子ビームサイズを示している。図４によれば、Ｙ方向の電子ビームサイズは、ゲート５の後退部９の後退距離Ｔ８を大きくするほど小さくなるが、ある値以上で飽和傾向があることがわかる。これは、ある程度の大きさの後退部９を設けると、そこまで飛翔する電子の数が少なくなるため、それ以上後退部９を大きくしてもＹ方向の電子ビームサイズの減少にはあまり寄与しないことを示している。
【００３１】
〔Ｔ５〕
図１Ａの構成において、ゲート５の突出領域１２の幅Ｔ５が小さくなると、制御電極１３とゲート５の電位差で生成される電界の影響がより強くなり、電子ビームの集束効果が向上することが期待できる。
【００３２】
この効果を図３Ｂ及び図９を用いて説明する。図９は図３Ｂのゲート５の紙面左側端部近傍の拡大模式図である。本発明によれば、（１）ゲート５と制御電極１３との電位差Ｖｃと、（２）アノード１１とカソード６との電位差Ｖａとの関係により、図３Ｂ、図９に示したように等電位曲線がひずみ、Ｖ＝Ｖｃの等電位線がゲート５上に距離ｘｓだけ入り込む。このｘｓはＺ方向の電界が０になる位置であり、（１）による電界と（２）による電界のつりあう位置である。この電位のＶｃの張り出しの程度はＶｃ、Ｖａ、ｈなどにより変化し、
ｘｓ＝（Ｖｃ／Ｖａ）×（ｈ／π）
で表される。ここで、πは円周率である。Ｔ５がこのｘｓに対して小さければ、電子ビームが集束される効果が高くなると予想できる。
【００３３】
Ｔ５を小さくしていくと、Ｔ５がある値より小さくなるに従って電子ビームのＹ方向のサイズの減少が確認された。その様子を図５に示す。横軸は、Ｔ５／ｘｓである。Ｔ５／ｘｓ＜５で電子ビームのＹ方向サイズに対する集束効果が現れることがわかった。
【００３４】
即ち、本発明においては、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
を満たす必要がある。
【００３５】
Ｔ５＝１００μｍの場合、Ｙ方向ビームサイズが３００μｍ程度であったものが、Ｔ５を９μｍ、５μｍ、３μｍ・・・と減少させるに従って、Ｙ方向ビームサイズが次第に減少してゆくことがわかった。
【００３６】
〔Ｖａ，Ｖｆ〕
図７の構成は、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図７に示すように、本発明の電子線装置においては、ゲート５を介在させて、アノード１１をカソード６の突起部分に対向配置させる。本例においては、絶縁部材３が基板１上に配置しているため、アノード１１は該基板１の絶縁部材３が配置している側に、該基板１に対向して配置されているとも言える。
【００３７】
図７において、Ｖｆは素子のゲート５とカソード６の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード６とアノード１１の間に印加される電圧、Ｉｅは電子放出電流である。
【００３８】
図７において、印加する電圧Ｖａ，Ｖｆが異なるとＹ方向の電子ビームサイズが変化する。図１２Ａ及び図１２ＢにＶａ、ＶｆとＹ方向の電子ビームサイズの関係をグラフにした。
【００３９】
図１２Ａは３種類のＶａ、Ｖｆの組み合わせのＹ方向ビームサイズを示す。しかし、図１２Ｂのように、Ｙ方向の電子ビームサイズをＴ５が１００μｍの時のサイズで規格化することで、１本の線にまとまる。グラフ中のｘｓは、
ｘｓ＝（Ｖｃ／Ｖａ）×（ｈ／π）
で表される。
【００４０】
ここで、πは円周率である。
【００４１】
〔第２の実施形態〕
次に、本発明第２の電子線装置の電子放出素子について、図１０Ａ乃至図１０Ｄを用いて説明する。
【００４２】
本発明の電子放出素子は、先に説明した第１の電子線装置の電子放出素子において、後退部９と該後退部９に露出した領域に形成される制御電極１３をさらに広げて、該後退部９と制御電極１３でゲート５を取り囲んだ構成である。即ち、本発明においては、ゲート５は、図１０Ａに示すように、矩形に形成され、その周囲に制御電極１３が配置される。
【００４３】
本発明において、カソード６とこれと対向するゲート５とは１組であっても良いが、好ましくは、２組以上互いに距離を置いて有する構成とする。図１０Ａは２組とした例である。
【００４４】
図１０Ａ乃至図１０Ｄに示した構成は、後退部９に露出した絶縁部材３を全て除去した構成であるが、図１Ａに示したように、絶縁層３ｂの除去は部分的であっても良い。当該構成における後退部９と制御電極１３の効果は、先に記載した第１の発明と同様である。しかしながら、アノード１１に対向するゲート表面（Ｘ−Ｙ平面）において、ゲート５がカソード６と対向する側の端辺に直交する方向（Ｘ方向）のゲート５の長さをＴ５ｘ［ｍ］とした時、次の式を満たす必要がある。
【００４５】
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｔ５ｘ＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
【００４６】
尚、ゲート５は制御電極１３、カソード６と電気的に絶縁状態とするため、その電位は図１０Ｃに示すように、絶縁部材３にコンタクトホールを形成し、導電部材１５によって基板１上に形成した配線によって素子外に引き出せばよい。
【００４７】
〔製造方法〕
本発明に係る電子放出素子の製造方法について、図６Ａ、図６Ｂを参照して説明する。
【００４８】
図６Ａ，図６Ｂは、図１Ｃに例示した電子放出素子の製造工程の一例を順に示した模式図である。
【００４９】
基板１は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライ或いはウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００５０】
先ず最初に、図６Ａの（ａ）に示すように基板１上に絶縁層３ａとなる絶縁層２３、絶縁層３ｂとなる絶縁層２４及びゲート５となる導電層２５を積層する。絶縁層２３，２４は、加工性に優れる材料からなる絶縁性の膜であり、例えばＳｉＮ（ＳｉxＮy）やＳｉＯ2であり、その作製方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層２３，２４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。尚、絶縁層２３と２４を積層した後に凹部７を形成する必要があるため、絶縁層２３と絶縁層２４との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層２３と絶縁層２４との間には選択比として１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層２３にはＳｉxＮyを用い、絶縁層２４にはＳｉＯ2等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。
【００５１】
導電層２５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層２５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
【００５２】
また、導電層２５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。
【００５３】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した後、エッチング手法を用いて導電層２５，絶縁層２４、絶縁層２３を順次加工する。これにより、図６Ａの（ｂ）に示すように、ゲート５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる。
【００５４】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ4、ＣＨＦ3、ＳＦ6のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ2、ＢＣｌ3などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００５５】
図６Ａの（ｃ）に示すようにエッチング手法を用いて、積層体の一側面において絶縁層３ｂの側面のみを一部除去し、凹部７を形成する。
【００５６】
エッチングの手法は例えば絶縁層３ｂがＳｉＯ2からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉxＮyからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
【００５７】
凹部７の深さ、即ち凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面との距離（図１ＡのＴ６）は、素子形成後のリーク電流に深く関わり、深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部７を深く形成しすぎるとゲート５が変形する等の課題が発生するため、３０ｎｍ乃至２００ｎｍ程度で形成される。
【００５８】
尚、本例では、絶縁部材３を絶縁層３ａと３ｂの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。
【００５９】
次に、再度、後退部９を形成するために、ゲート５上にレジストパターンを形成する。エッチング手法を用いてゲート５、絶縁層３ｂ、必要に応じて絶縁層３ｂを順に加工し、ゲート５に後退部９を形成し、絶縁部材３の不要部分を除去する。
【００６０】
次に、図６Ａの（ｄ）に示すようにゲート５表面に剥離層２０を形成する。剥離層２０の形成は、次の工程で堆積するカソード材料２６をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層２０が形成される。
【００６１】
後退部９に露出した絶縁層３の表面に制御電極１３の構成材料を成膜し、パターニングした後、図６Ｂ（ｅ）に示すようにカソード材料２６を基板１上及び絶縁部材３の側面に付着させる。この時、カソード材料２６がゲート５上にも付着する。
【００６２】
制御電極１３は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。構成材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
【００６３】
制御電極１３の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。
【００６４】
カソード材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００６５】
カソード材料２６の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。
【００６６】
カソード材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００６７】
カソード材料２６の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。
【００６８】
図６Ｂの（ｆ）に示すように剥離層２０をエッチングで取り除くことにより、ゲート５上のカソード材料２６を除去する。また、基板１上及び絶縁部材３側面上のカソード材料２６をフォトリソグラフィ等によりパターニングして、カソード６を形成する。さらに、リセス部７及び凹み部９の第２の絶縁層３ｂ側壁に付着したカソード材料を取り除くため、リセス部７を作製した時と同じエッチングを再度行う。
【００６９】
次に、図６Ｂの（ｇ）に示すように、カソード６と電気的な導通を取るために電極２を形成する。この電極２は、前記カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。
【００７０】
電極２の厚さとしては、５０ｎｍ乃至５ｍｍの範囲で設定され、好ましくは５０ｎｍ乃至５μｍの範囲で選択される。
【００７１】
電極２、ゲート５及び制御電極１３は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００７２】
尚、上記製造方法では剥離層２０を設けてゲート５上のカソード材料２６を除去しているが、カソード材料２６からなる突起部分をゲート５上に形成した構成も本発明の範疇である。このような突起部分は、ゲート５上にカソード６に対応する領域に剥離層２０を設けずにカソード材料２６をゲート５上に堆積させるか、剥離層２０を設けずにカソード材料２６を堆積させた後にカソード材料２６をパターニングして形成することができる。
【００７３】
以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図１１Ａを用いて説明する。
【００７４】
図１１Ａにおいて、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は本発明に係る電子放出素子、３５は結線である。
【００７５】
ｍ本のＸ方向配線３２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。
【００７６】
Ｙ方向配線３３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線３２と同様に形成される。これらｍ本のＸ方向配線３２とｎ本のＹ方向配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００７７】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線３２を形成した電子源基板３１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線３２とＹ方向配線３３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線３２とＹ方向配線３３は、それぞれ外部端子として引き出されている。
【００７８】
電極２とゲート５は、ｍ本のＸ方向配線３２とｎ本のＹ方向配線３３と導電性金属等からなる結線３５によって電気的に接続されている。
【００７９】
配線３２と配線３３を構成する材料、結線３５を構成する材料及び電極２、ゲート５を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。
【００８０】
電極２とゲート５のいずれをＸ方向配線３２に接続するかは特に限定されるものではなく、適宜選択することができる。一般的にはＸ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。
【００８１】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００８２】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【００８３】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１１Ｂを用いて説明する。図１１Ｂは画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。
【００８４】
図１１Ｂにおいて、図１１Ａと同じ部材には同じ符号を付した。また、４１は電子源基板３１を固定したリアプレート、４６はガラス基板４３の内面に発光部材としての蛍光体である蛍光膜４４とアノード１１であるメタルバック４５等が形成されたフェースプレートである。
【００８５】
また、４２は支持枠であり、この支持枠４２にリアプレート４１、フェースプレート４６がフリットガラス等を介して取り付けられ、外囲器４７を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することにより実施される。
【００８６】
外囲器４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。
【００８７】
即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とで外囲器４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００８８】
このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子３４の上部に蛍光体をアライメントして配置する。
【００８９】
図１１Ｃは、図１１Ｂの画像表示装置に用いられる蛍光膜４４の一例を示す模式図である。カラーの蛍光膜の場合は、蛍光体５２の配列により（ａ）に示すブラックストライプ或いは（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材５１と蛍光体５２とから構成すると良い。
【００９０】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図１１Ｄを用いて説明する。
【００９１】
図１１Ｄにおいて、６１は画像表示パネル、６２は走査回路、６３は制御回路、６４はシフトレジスタである。６５はラインメモリ、６６は同期信号分離回路、６７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【００９２】
表示パネル６１は、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。一方、端子Ｄｙ１乃至Ｄｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【００９３】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００９４】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００９５】
尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の表示装置を提供することができる。
【実施例】
【００９６】
以下に実施例を挙げて、本発明をさらに詳述する
（実施例１）
図１Ａ乃至図１Ｄに示した構成の電子放出素子を図６Ａ乃至図６Ｂの工程に沿って作製した。
【００９７】
最初に、基板１としてプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層２３、２４として厚さ５００ｎｍのＳｉＮ（ＳｉxＮy）と厚さ３０ｎｍのＳｉＯ2をスパッタ法により形成した。次いで、導電層２５として厚さ３０ｎｍのＴａＮをスパッタ法により積層した〔図６Ａ（ａ）〕。
【００９８】
次に、フォトリソグラフィ技術により導電層２５上に櫛歯状の突出領域１２と後退部９を含むレジストパターンを形成した後、ドライエッチング手法を用いて導電層２５、絶縁層２４、絶縁層２３を順に加工した〔図６Ａ（ｂ）〕。
【００９９】
この時の加工ガスとしては、絶縁層２３、２４及び導電層２５にフッ化物を作る材料が選択されているため、ＣＦ4系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａ，３ｂ、及びゲート５の側面のエッチング後の角度は基板１の水平面に対しておよそ８０°の角度で形成されていた。
【０１００】
レジストを剥離した後、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さＴ６が約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した〔図６Ａ（ｃ）〕。
【０１０１】
ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した〔図６Ａ（ｄ）〕。
【０１０２】
再度、フォトリソグラフィ技術によりゲート５上に後退部９を形成するためのレジストパターンを形成し、ドライエッチング手法を用いてゲート５、絶縁層３ａ、３ｂを順に加工し、後退部９を形成し、絶縁部材３の一部を除去した。
【０１０３】
この時、櫛歯状の後退部９の後退距離Ｔ８を５μｍ、後退部９の幅Ｔ７及び突出領域１２の幅Ｔ５をそれぞれ３μｍとして、６μｍピッチの櫛歯状加工を行った。また、電子放出素子のＹ方向の長さは、１００μｍとした。
【０１０４】
レジストを剥離後、ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した〔図６Ａ（ｄ）〕。
【０１０５】
カソード材料２６であるモリブデン（Ｍｏ）をゲート５上及び絶縁部材３の側面と基板１表面に付着させた。本例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板１の角度を水平面に対し６０°にセットした。これによりゲート５の上部にはＭｏが６０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が４０°で入射した。蒸着は約１２ｎｍ／ｍｉｎになるように蒸着速度を定め、２．５分蒸着時間を精密に制御することにより斜面のＭｏの厚さが３０ｎｍになるように形成した〔図６Ｂ（ｅ）〕。
【０１０６】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層２０を除去することによりゲート５上のＭｏ膜を剥離した〔図６Ｂ（ｆ）〕。この時、後退部９に露出した絶縁部材３表面には剥離層２０を形成していなかったため、カソード材料２６が残存していた。
【０１０７】
後退部９に露出した絶縁部材３表面に成膜されたカソード材料２６とゲート５が電気的に分離されるよう、また、カソード６とゲート５が電気的に分離されるよう、再度ＢＨＦを用いてエッチングを行った。これにより、絶縁層３ｂの側面に付着したカソード材料２６がリフトオフされ、電気的に分離された状態となった。
【０１０８】
断面ＴＥＭによる解析の結果、図１Ｃにおけるカソード６とゲート５の間隙８の最短距離Ｔ１３は９ｎｍであった。
【０１０９】
次にスパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングして電極２を形成した〔図６（ｇ）〕。
【０１１０】
以上の方法で素子を形成した後、図７に示した構成で電子放出素子の特性を評価した。
【０１１１】
ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般には効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【０１１２】
尚、本例ではカソード６と制御電極１３とが電気的に接続されているため、ゲート５と制御電極１３との電位差Ｖｃは、カソード６とゲート５との電位差Ｖｆに等しい。
【０１１３】
Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍとした時、本例の電子ビーム形状を計測した結果、Ｙ方向が２３０μｍ、ｘ方向が１３０μｍとなった。
【０１１４】
（比較例）
次に、図８に示すように、ゲート５に後退部９を設けず、制御電極１３を設けなかった以外は実施例１と類似形態の電子放出素子を作製しその効果検証を行った。
【０１１５】
本例の素子の製造工程は実施例１同様であるが、後退部９をエッチング除去せず、ゲート５を直線状に加工し、カソード６のみ短冊状に形成した。
【０１１６】
こうして得られた電子源を用いて実施例１同様の特性評価を行ったところ、Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍとした時、本例の電子ビーム形状を計測した結果、Ｙ方向が３００μｍ、Ｘ方向が１２０μｍとなった。
【０１１７】
（実施例２）
実施例１と同様の製造工程で、図１Ａに示した構成のゲート５の突出領域１２の幅Ｔ５を変えた種々の素子を作製し、Ｔ５の依存性を検討した。
【０１１８】
本例では、Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍで、ｘｓは約１μｍとなった。Ｔ５を小さくしていくと、Ｔ５がある値より小さくなるに従って電子ビームのＹ方向のサイズの減少が確認された。その様子を図５に示す。横軸は、Ｔ５／ｘｓである。Ｔ５／ｘｓ＜５で電子ビームのＹ方向サイズに対する集束効果が現れることがわかった。
【０１１９】
Ｔ５＝１００μｍの場合のＹ方向ビームサイズは３００μｍ程度であったものがＴ５を９μｍ、５μｍ、３μｍ・・・と減少させるに従って、Ｙ方向ビームサイズは次第に減少していった。
【０１２０】
（実施例３）
図１０Ａに示す構成の電子放出素子を作製した。本例においては、Ｔ５＝Ｔ５ｘ＝５μｍとした。
【０１２１】
基本的な製造工程は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１２２】
本例では、絶縁層３ａの下にゲート５に電位を供給するための配線（不図示）を設け、絶縁層３ａ、３ｂ、ゲート５を貫通するコンタクトホールを形成した後、カソード形成材料を成膜し、カソード形成工程においてゲート５と配線とのコンタクトをとった。コンタクトホールはＸ方向、Ｙ方向がそれぞれ１μｍとした。
【０１２３】
以上の方法で素子を形成した後、実施例１と同様にしてビーム形状を評価した。
【０１２４】
Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍとした時、本例の電子ビーム形状を計測した結果、Ｙ方向が２３０μｍ、Ｘ方向が７０μｍとなった。
【０１２５】
この結果から、本例の構成では、Ｙ方向だけでなく、Ｘ方向も回転電場によるビーム集束効果が得られることがわかった。
【０１２６】
（実施例４）
本実施例では、上述した本発明の実施例１で作製した電子放出素子と同様の製造方法によって電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子放出素子基板を用いて図１１Ｂに示した画像表示装置を作製した。尚、基板４１としては基板３１をそのまま用いた。以下に本例の画像表示装置の製造工程を説明する。
【０１２７】
〈電極作製工程〉
ガラス基板３１上にＳｉＮ／ＳｉＯ2／ＴａＮ／Ｍｏ膜を順次成膜した後、実施例１の電子放出素子と同様の製造方法で凹部７を形成し、さらに、後退部９を有する段差をエッチング加工した。本例ではＴ５＝Ｔ７＝３μｍとし、Ｙ方向の素子長１００μｍの１素子当たりカソード６を１７個配置した。
【０１２８】
〈カソード形成〉
カソード材料であるモリブデン（Ｍｏ）を、ゲート５上に付着させた。本例では成膜方法としてＥＢ蒸着法を用い、基板３１の角度を６０°にセットした。これによりゲート５上部にはＭｏが６０°で入射し、素子の絶縁層３ａ（ＳｉＮ）のＲＩＥ加工後の斜面には入射角度が４０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、４分間蒸着を行った。蒸着時間を精密に制御することにより斜面のＭｏの厚さが４０ｎｍになるように形成した。
【０１２９】
その後、凹部７を形成した時と同じエッチングを行い、ゲート５とカソード６及び制御電極１３の電気的な分離を行い、電子放出素子を形成した。
【０１３０】
〈Ｙ方向配線形成工程〉
次に、Ｙ方向配線３３をゲート５に接続するように配置した。このＹ方向配線３３は変調信号が印加される配線として機能する。
【０１３１】
〈絶縁層形成工程〉
次に、次の工程で作成するＸ方向配線３２と前述のＹ方向配線３３を絶縁するために、酸化シリコンからなる絶縁層を配置する。後述するＸ方向配線３２の下であって、且つ、先に形成したＹ方向配線３３を覆うように、絶縁層を配置する。Ｘ方向配線３２と電極２の電気的接続が可能なように、絶縁層の一部にコンタクトホールを開けて形成した。
【０１３２】
〈Ｘ方向配線形成工程〉
次に、銀を主成分とするＸ方向配線３２を、先に形成した絶縁層の上に形成した。Ｘ方向配線３２は絶縁層を挟んでＹ方向配線３３と交差しており、絶縁層のコンタクトホール部分で電極２に接続される。このＸ方向配線３２は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板が形成された。
【０１３３】
次いで、図１１Ｂに示したように、上記基板３１の２ｍｍ上方に、ガラス基板４３の内面に蛍光体膜４４とメタルバック４５とが積層されたフェースプレート４６を、支持枠４２を介して配置した。
【０１３４】
そして、フェースプレート４６、支持枠４２、基板３１の接合部を、低融点金属であるインジウム（Ｉｎ）を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行ったため、排気管を用いずに、封着と封止を同時に行った。
【０１３５】
本例では、画像形成部材であるところの蛍光膜４４は、カラーを実現するために、ストライプ形状の蛍光体とし、先にブラックストライプ（不図示）を形成し、その間隙部にスラリー法により各色蛍光体（不図示）を塗布して蛍光膜４４を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
【０１３６】
また、蛍光膜４４の内面側（電子放出素子側）にはアルミニウムからなるメタルバック４５を設けた。メタルバック４５は、蛍光膜４４の内面側に、Ａｌを真空蒸着することで作製した。
【０１３７】
上述の工程によって画像表示装置を作製したところ、表示画像の良好な表示装置を実現できた。
【符号の説明】
【０１３８】
１ 基板
２ 電極
３ 絶縁部材
３ａ、３ｂ 絶縁層
５ ゲート
６ カソード
７ 凹部
８ 間隙
９ 後退部
１１ アノード
１２ 突出領域
１３ 制御電極
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイに用いられる、電子を放出する電子放出素子を備えた電子線装置に関するものである。
【背景技術】
【０００２】
従来より、カソードから出た電子の多数が対向するゲートに衝突、散乱した後に電子として取り出される電子放出素子が存在する。このような形態で電子を放出する素子として表面伝導型電子放出素子や積層型の電子放出素子が知られており、特許文献１には電子放出部のギャップが５ｎｍ以下である、高効率電子放出素子の提案がなされている。また、特許文献２には積層型の電子放出素子が開示されており、高効率な電子放出を可能とする条件がゲート材料の厚さ、駆動電圧、絶縁層厚さの関数で与えられている。さらに、特許文献３には、積層型の電子放出素子であって、電子放出部近傍の絶縁層に凹部（リセス部）を設けた構成が開示されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０００−２５１６４３号公報
【特許文献２】特開２００１−２２９８０９号公報
【特許文献３】特開２００１−１６７６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
特許文献１に開示された素子においては、形成されたギャップ内に複数の電子放出点が存在し、これにより、電子放出部での放電等が抑制され、長時間安定な電子放出素子を提供できるとしている。しかしながら、電子放出部での放電は抑制できても、電子放出点の各点からの電子放出量が素子を駆動する駆動時間とともに増減するという課題は十分に解決されていない。また、ギャップ内の電子放出点の数が、電子放出素子の駆動時間とともにその数が増減するという現象も生じていた。
【０００５】
また特許文献２の素子においても、前記と同様な現象は見つかっており、より安定な電子放出素子が望まれていた。
【０００６】
さらに特許文献３の素子においては、電子放出効率は良いが、特性については、更なる向上が求められていた。
【０００７】
本発明の目的は、簡易な構成で電子放出効率が高く、安定して動作し、放出された電子ビームが良好に集束する電子放出素子を備えた電子線装置及び該電子線装置を用いた画像表示装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の第１は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、カソードと対向する領域が突出し、該突出した領域を挟んだ領域のゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成され、
上記後退部を介して前記アノードに対向する絶縁部材の表面が少なくとも凹部のカソード側の縁に達するまで後退し、且つ該後退部を介してアノードに対向する領域に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートの突出した領域の幅をＴ５［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置である。
【０００９】
本発明第１の電子線装置においては、前記カソードを２個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている構成を好ましい態様として含む。
【００１０】
本発明の第２は、表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置するカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材のゲートを配置した側の表面が、該ゲートの周囲において、少なくとも凹部のカソード側の縁に達するまで後退した後退部を有しており、
前記後退部の表面に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートのカソードと対向する領域の幅をＴ５［ｍ］、アノードに対向するゲート表面において、ゲートがカソードと対向する側の端辺に直交する方向のゲートの長さをＴ５ｘ［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｔ５ｘ＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置である。
【００１１】
本発明第２の電子線装置においては、前記カソードと該カソードと対向するゲートとを２組以上有する構成を好ましく含む。
【００１２】
本発明の第３は、上記本発明第１又は第２の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置である。
【発明の効果】
【００１３】
本発明によれば、ゲートの周囲に制御電極を設けて電界を制御したことにより、放出された電子ビームを良好に集束することができる。よって、該電子放出素子を用いて、高品質の画像表示が可能な画像表示装置を提供することができる。
【図面の簡単な説明】
【００１４】
【図１Ａ】本発明の第１の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。
【図１Ｂ】図１Ａの電子放出素子の平面模式図である。
【図１Ｃ】図１Ｂの電子放出素子の断面模式図である。
【図１Ｄ】図１Ｂの電子放出素子の断面模式図である。
【図２Ａ】本発明の電子線装置の電子放出素子の別の実施形態の構成を模式的に示す斜視図である。
【図２Ｂ】図２Ａの電子放出素子の断面模式図である。
【図３Ａ】ゲートに後退部を設けず、制御電極を持たない構成における電子軌道図である。
【図３Ｂ】図１ＢのＣ−Ｃ’断面での電子軌道図である。
【図４】本発明における後退部の後退距離Ｔ８と電子ビームのサイズとの関係を示す図である。
【図５】ゲートの突出領域の幅Ｔ５と電子ビームのサイズとの関係を示す図である。
【図６Ａ】本発明に係る電子放出素子の製造工程を示す図である。
【図６Ｂ】本発明に係る電子放出素子の製造工程を示す図である。
【図７】本発明の電子線装置の電子放出特性を測定する構成を示す模式図である。
【図８】本発明の実施例において作製した比較例の素子の構成を模式的に示す斜視図である。
【図９】図３Ｂのゲートの端部付近の部分拡大図である。
【図１０Ａ】本発明の第２の電子線装置の電子放出素子の一実施形態の構成を模式的に示す斜視図である。
【図１０Ｂ】図１０Ａの電子放出素子の平面図である。
【図１０Ｃ】図１０Ｂの電子放出素子の断面模式図である。
【図１０Ｄ】図１０Ｂの電子放出素子の断面模式図である。
【図１１Ａ】本発明の画像表示装置の電子源の一例の構成を模式的に示す平面図である。
【図１１Ｂ】本発明の画像表示装置の一例の表示パネルの構成を模式的に示す斜視図である。
【図１１Ｃ】本発明の画像表示装置に用いられる蛍光膜の構成を模式的に示す平面図である。
【図１１Ｄ】図１１Ａに示した電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例を示す模式図である。
【図１２Ａ】本発明の電子装置におけるＶａ，Ｖｆと電子ビームのサイズとの関係を示す図である。
【図１２Ｂ】図１２Ａで示される関係をＴ５＝１００μｍで規格化した図である。
【発明を実施するための形態】
【００１５】
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。但し、以下の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００１６】
〔構成の概要〕
本発明の電子線装置は、電子を放出する電子放出素子と、該電子放出素子から放出された電子が到達するアノードとを備えている。
【００１７】
図１Ａ乃至図１Ｄは本発明の第１の電子線装置の好ましい実施形態の電子放出素子の構成を示す模式図であり、図１Ａは斜視図、図１Ｂは平面図、図１Ｃは図１ＢにおけるＡ−Ａ’断面図、図１Ｄは図１ＢにおけるＢ−Ｂ’断面図である。
【００１８】
図１Ａ乃至図１Ｄ中、１は基板、２は電極、３は絶縁部材であって、絶縁層３ａと３ｂの積層体からなる。５はゲート、６はカソードであって電極２に電気的に接続されている。５ａはゲート５の側面であり、５ｂは凹部７に露出したゲート５の底面である。７は絶縁部材３の凹部であって、本例では絶縁層３ｂの側面のみを絶縁層３ａの側面よりも内側に凹ませて形成している。８は電子放出に必要な電界が形成される間隙（カソード６の先端からゲート５の底面５ｂまでの最短距離）である。
【００１９】
本発明に係る電子放出素子においては、図１Ａ乃至図１Ｄに示すように、ゲート５が絶縁部材３の表面（本例では上面）に形成されている。一方、カソード６も絶縁部材３の表面（本例では側面）に形成され、凹部７を挟んでゲート５に対向する側に凹部７の縁からゲート５に向かって突起する突起部分を有している。よって、カソード６は該突起部分において、間隙８を介してゲート５と対向している。尚、本発明においては、カソード６はゲート５よりも低電位に規定される。また、図１乃至図１Ｄでは不図示であるが、ゲート５を介して（介在させて）カソード６と対向する位置には、これらよりも高電位に規定されたアノードを有している。尚、本発明の電子線装置を用いた画像表示装置においては、アノードの外側（電子放出素子が位置する側とは反対側）に発光部材が配置される。
【００２０】
本発明においては、カソード６は１素子内に少なくとも１個形成されており、後述するように、好ましくは２個以上有する。本例は２個有する例である。
【００２１】
ゲート５は、カソード６と対向する領域が突出し、該突出した領域１２（突出領域）を挟む両側の領域のゲート端部が後退した後退部９となる凹凸形状の端部を有するように絶縁部材表面に形成されている。即ち、凹凸形状の凸に当たる突出領域１２の先端がカソード６と対向し、凹に当たる領域が後退部９である。カソード６が複数の場合は、図１Ｂに示すように、ゲート５は平面形状において櫛歯状となる。
【００２２】
さらに、本発明においては、該後退部９に露出した、即ち後述するアノード１１に対向する絶縁部材３の表面が、少なくとも凹部７のカソード側の縁に達するまで後退している。即ち、絶縁部材３が絶縁層３ａと３ｂとの積層体である場合、後退部９においては、絶縁層３ａが露出するまで絶縁層３ｂが除去されている。本例は、さらに絶縁層３ａの一部を残して絶縁部材３の表面を後退させた構成であり、図２Ａに示すように、後退部９に露出する絶縁部材３を全て除去しても構わない。尚、図２Ａは本発明の実施形態の斜視図であり、平面図は図１Ｂと同様である。図２Ｂは図２Ａの断面図であり、図１ＢのＢ−Ｂ’断面に相当する。
【００２３】
本発明において、後退部９に露出した領域（本例においては絶縁層３ａの一部を除去した表面）に、制御電極１３が配置されている。制御電極１３は、カソード６とは電気的に絶縁状態で形成し、独立して電位を制御しても良いが、図１Ａ，図２Ａに示すように、カソード６に連続して形成することにより、製造工程が簡易になるので好ましい。
【００２４】
本発明において、電子放出素子の各部材の長さを次の通り定義する。
Ｔ１：ゲート５と絶縁部材３の積層方向（Ｚ方向）におけるゲート５の高さ
Ｔ２：ゲート５と絶縁部材３の積層方向（Ｚ方向）における絶縁部材３の凹部７の高さ（ 絶縁層３ｂの高さ）
Ｔ３：ゲート５と絶縁部材３の積層方向（Ｚ方向）における絶縁部材３の凹部７のカソー ド６側の縁から基板１までの距離（絶縁層３ａの高さ）
Ｔ５：ゲート５の突出領域１２の幅（ゲート５とカソード６の互いに対向する端部に平行 な方向（Ｙ方向）における突出領域１２の長さ）
Ｔ６：凹部７の深さ（凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面 との距離（Ｘ方向の長さ））
Ｔ７：カソード６を複数有する場合のゲート５の後退部９の幅（突出領域１２間の距離） 及びカソード６間の距離
Ｔ８：後退部９の後退距離（ゲート５のカソード６との対向側側面と、後退部９の側面（ 最も後退した位置の側面）との距離、或いは、ゲート５の突出領域１２のＸ方向の 長さ）
Ｔ９：絶縁部材３の凹部７のカソード６側の縁から制御電極１３表面までの距離
Ｔ１３：カソード先端とゲートとの最短距離
ｈ：絶縁部材３のゲートが配置された側とは反対側の面からアノードまでの距離（基板１ からアノードまでの距離）
【００２５】
〔後退部９に制御電極１３を設けたことの効果〕
図１ＢのＣ−Ｃ’断面での電子軌道図を図３Ｂに示す。図３Ａはゲート５に後退部９を設けず、制御電極１３も設けなかった構成での電子軌道図である。図３Ａ及び図３Ｂにおいて、左右に延びる実線は等電位線、紙面上下方向の破線は電子軌道を示す。また、１１はアノードである。
【００２６】
図３Ａに示すように、後退部９及び制御電極１３を持たない構成においては、Ｙ方向に沿っては電位がほとんど変化しない。従って、Ｙ−Ｚ面に垂直なＸの方向から電子軌道を観察すると、電子はアノード１１と平行電場のみの影響を受け、図３Ａに示すような、放物線状に広がる軌道を描く。
【００２７】
これに対して図３Ｂに示すように、ゲート５に後退部９を設け、該後退部９に制御電極１３を設けた構成にすると、Ｙ方向に沿った電位が、制御電極１３とゲート５によって、破線に示すような軌道をとる。即ち、Ｙ方向の電子ビームの広がりが抑制され、集束効果が現れる。
【００２８】
後退部９の後退距離Ｔ８は、大きく取ったほうが、集束効果がより大きくなることは予想されるが、タクト短縮の観点から考えると、Ｔ８は小さいほうが有利である。
【００２９】
後退部９のＴ８と電子ビームのＹ方向サイズとの関係を図４に示す。図４は後退部９に挟まれた１領域から電子が放出された場合である。
【００３０】
図４において横軸はゲート５の後退部９の後退距離Ｔ８、縦軸はアノード１１に到達した時のＹ方向の電子ビームサイズを示している。図４によれば、Ｙ方向の電子ビームサイズは、ゲート５の後退部９の後退距離Ｔ８を大きくするほど小さくなるが、ある値以上で飽和傾向があることがわかる。これは、ある程度の大きさの後退部９を設けると、そこまで飛翔する電子の数が少なくなるため、それ以上後退部９を大きくしてもＹ方向の電子ビームサイズの減少にはあまり寄与しないことを示している。
【００３１】
〔Ｔ５〕
図１Ａの構成において、ゲート５の突出領域１２の幅Ｔ５が小さくなると、制御電極１３とゲート５の電位差で生成される電界の影響がより強くなり、電子ビームの集束効果が向上することが期待できる。
【００３２】
この効果を図３Ｂ及び図９を用いて説明する。図９は図３Ｂのゲート５の紙面左側端部近傍の拡大模式図である。本発明によれば、（１）ゲート５と制御電極１３との電位差Ｖｃと、（２）アノード１１とカソード６との電位差Ｖａとの関係により、図３Ｂ、図９に示したように等電位曲線がひずみ、Ｖ＝Ｖｃの等電位線がゲート５上に距離ｘｓだけ入り込む。このｘｓはＺ方向の電界が０になる位置であり、（１）による電界と（２）による電界のつりあう位置である。この電位のＶｃの張り出しの程度はＶｃ、Ｖａ、ｈなどにより変化し、
ｘｓ＝（Ｖｃ／Ｖａ）×（ｈ／π）
で表される。ここで、πは円周率である。Ｔ５がこのｘｓに対して小さければ、電子ビームが集束される効果が高くなると予想できる。
【００３３】
Ｔ５を小さくしていくと、Ｔ５がある値より小さくなるに従って電子ビームのＹ方向のサイズの減少が確認された。その様子を図５に示す。横軸は、Ｔ５／ｘｓである。Ｔ５／ｘｓ＜５で電子ビームのＹ方向サイズに対する集束効果が現れることがわかった。
【００３４】
即ち、本発明においては、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
を満たす必要がある。
【００３５】
Ｔ５＝１００μｍの場合、Ｙ方向ビームサイズが３００μｍ程度であったものが、Ｔ５を９μｍ、５μｍ、３μｍ・・・と減少させるに従って、Ｙ方向ビームサイズが次第に減少してゆくことがわかった。
【００３６】
〔Ｖａ，Ｖｆ〕
図７の構成は、本発明に係る素子の電子放出特性を測定する時の電源の供給配置を示す。図７に示すように、本発明の電子線装置においては、ゲート５を介在させて、アノード１１をカソード６の突起部分に対向配置させる。本例においては、絶縁部材３が基板１上に配置しているため、アノード１１は該基板１の絶縁部材３が配置している側に、該基板１に対向して配置されているとも言える。
【００３７】
図７において、Ｖｆは素子のゲート５とカソード６の間に印加される電圧、Ｉｆはこの時流れる素子電流、Ｖａはカソード６とアノード１１の間に印加される電圧、Ｉｅは電子放出電流である。
【００３８】
図７において、印加する電圧Ｖａ，Ｖｆが異なるとＹ方向の電子ビームサイズが変化する。図１２Ａ及び図１２ＢにＶａ、ＶｆとＹ方向の電子ビームサイズの関係をグラフにした。
【００３９】
図１２Ａは３種類のＶａ、Ｖｆの組み合わせのＹ方向ビームサイズを示す。しかし、図１２Ｂのように、Ｙ方向の電子ビームサイズをＴ５が１００μｍの時のサイズで規格化することで、１本の線にまとまる。グラフ中のｘｓは、
ｘｓ＝（Ｖｃ／Ｖａ）×（ｈ／π）
で表される。
【００４０】
ここで、πは円周率である。
【００４１】
〔第２の実施形態〕
次に、本発明第２の電子線装置の電子放出素子について、図１０Ａ乃至図１０Ｄを用いて説明する。
【００４２】
本発明の電子放出素子は、先に説明した第１の電子線装置の電子放出素子において、後退部９と該後退部９に露出した領域に形成される制御電極１３をさらに広げて、該後退部９と制御電極１３でゲート５を取り囲んだ構成である。即ち、本発明においては、ゲート５は、図１０Ａに示すように、矩形に形成され、その周囲に制御電極１３が配置される。
【００４３】
本発明において、カソード６とこれと対向するゲート５とは１組であっても良いが、好ましくは、２組以上互いに距離を置いて有する構成とする。図１０Ａは２組とした例である。
【００４４】
図１０Ａ乃至図１０Ｄに示した構成は、後退部９に露出した絶縁部材３を全て除去した構成であるが、図１Ａに示したように、絶縁層３ｂの除去は部分的であっても良い。当該構成における後退部９と制御電極１３の効果は、先に記載した第１の発明と同様である。しかしながら、アノード１１に対向するゲート表面（Ｘ−Ｙ平面）において、ゲート５がカソード６と対向する側の端辺に直交する方向（Ｘ方向）のゲート５の長さをＴ５ｘ［ｍ］とした時、次の式を満たす必要がある。
【００４５】
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｔ５ｘ＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
【００４６】
尚、ゲート５は制御電極１３、カソード６と電気的に絶縁状態とするため、その電位は図１０Ｃに示すように、絶縁部材３にコンタクトホールを形成し、導電部材１５によって基板１上に形成した配線によって素子外に引き出せばよい。
【００４７】
〔製造方法〕
本発明に係る電子放出素子の製造方法について、図６Ａ、図６Ｂを参照して説明する。
【００４８】
図６Ａ，図６Ｂは、図１Ｃに例示した電子放出素子の製造工程の一例を順に示した模式図である。
【００４９】
基板１は素子を機械的に支えるための絶縁性基板であり、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス及び、シリコン基板である。基板１に必要な機能としては、機械的強度が高いだけでなく、ドライ或いはウェットエッチング、現像液等のアルカリや酸に対して耐性があり、ディスプレイパネルのような一体ものとして用いる場合は成膜材料や他の積層部材と熱膨張差が小さいものが望ましい。また熱処理に伴いガラス内部からのアルカリ元素等が拡散しづらい材料が望ましい。
【００５０】
先ず最初に、図６Ａの（ａ）に示すように基板１上に絶縁層３ａとなる絶縁層２３、絶縁層３ｂとなる絶縁層２４及びゲート５となる導電層２５を積層する。絶縁層２３，２４は、加工性に優れる材料からなる絶縁性の膜であり、例えばＳｉＮ（ＳｉxＮy）やＳｉＯ2であり、その作製方法はスパッタ法等の一般的な真空成膜法、ＣＶＤ法、真空蒸着法で形成される。絶縁層２３，２４の厚さとしては、それぞれ５ｎｍ乃至５０μｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。尚、絶縁層２３と２４を積層した後に凹部７を形成する必要があるため、絶縁層２３と絶縁層２４との間にはエッチングに対して異なるエッチング量を持つように設定されなければならない。望ましくは絶縁層２３と絶縁層２４との間には選択比として１０以上が望ましく、できれば５０以上とれることが望ましい。具体的には、例えば、絶縁層２３にはＳｉxＮyを用い、絶縁層２４にはＳｉＯ2等の絶縁性材料を用いる、或いはリン濃度の高いＰＳＧ、ホウ素濃度の高いＢＳＧ膜等を用いることができる。
【００５１】
導電層２５は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。導電層２５としては、導電性に加えて高い熱伝導率があり、融点が高い材料が望ましい。例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
【００５２】
また、導電層２５の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。
【００５３】
次に、フォトリソグラフィ技術により導電層２５上にレジストパターンを形成した後、エッチング手法を用いて導電層２５，絶縁層２４、絶縁層２３を順次加工する。これにより、図６Ａの（ｂ）に示すように、ゲート５と、絶縁層３ｂ及び絶縁層３ａからなる絶縁部材３が得られる。
【００５４】
このようなエッチング加工では一般的にエッチングガスをプラズマ化して材料に照射することで材料の精密なエッチング加工が可能なＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）が用いられる。この時の加工ガスとしては、加工する対象部材がフッ化物を作る場合はＣＦ4、ＣＨＦ3、ＳＦ6のフッ素系ガスが選ばれる。またＳｉやＡｌのように塩化物を形成する場合はＣｌ2、ＢＣｌ3などの塩素系ガスが選ばれる。またレジストとの選択比を取るため、エッチング面の平滑性の確保或いはエッチングスピードを上げるために水素や酸素、アルゴンガスなどが随時添加される。
【００５５】
図６Ａの（ｃ）に示すようにエッチング手法を用いて、積層体の一側面において絶縁層３ｂの側面のみを一部除去し、凹部７を形成する。
【００５６】
エッチングの手法は例えば絶縁層３ｂがＳｉＯ2からなる材料であれば通称バッファーフッ酸（ＢＨＦ）と呼ばれるフッ化アンモニウムとフッ酸との混合溶液を用いることができる。また、絶縁層３ｂがＳｉxＮyからなる材料であれば熱リン酸系エッチング液でエッチングすることが可能である。
【００５７】
凹部７の深さ、即ち凹部７における絶縁層３ｂの側面と絶縁層３ａ及びゲート５の側面との距離（図１ＡのＴ６）は、素子形成後のリーク電流に深く関わり、深く形成するほどリーク電流の値が小さくなる。しかしながら、凹部７を深く形成しすぎるとゲート５が変形する等の課題が発生するため、３０ｎｍ乃至２００ｎｍ程度で形成される。
【００５８】
尚、本例では、絶縁部材３を絶縁層３ａと３ｂの積層体とした形態を示したが、本発明ではこれに限定されるものではなく、一層の絶縁層の一部を除去することで凹部７を形成してもかまわない。
【００５９】
次に、再度、後退部９を形成するために、ゲート５上にレジストパターンを形成する。エッチング手法を用いてゲート５、絶縁層３ｂ、必要に応じて絶縁層３ｂを順に加工し、ゲート５に後退部９を形成し、絶縁部材３の不要部分を除去する。
【００６０】
次に、図６Ａの（ｄ）に示すようにゲート５表面に剥離層２０を形成する。剥離層２０の形成は、次の工程で堆積するカソード材料２６をゲート５から剥離することが目的である。このような目的のため、例えばゲート５を酸化させて酸化膜を形成する、或いは電解メッキにて剥離金属を付着させるなどの方法によって剥離層２０が形成される。
【００６１】
後退部９に露出した絶縁層３の表面に制御電極１３の構成材料を成膜し、パターニングした後、図６Ｂ（ｅ）に示すようにカソード材料２６を基板１上及び絶縁部材３の側面に付着させる。この時、カソード材料２６がゲート５上にも付着する。
【００６２】
制御電極１３は、蒸着法、スパッタ法等の一般的真空成膜技術により形成されるものである。構成材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料も挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらの中から適宜選択される。
【００６３】
制御電極１３の厚さとしては、５ｎｍ乃至５００ｎｍの範囲で設定され、好ましくは５０ｎｍ乃至５００ｎｍの範囲で選択される。
【００６４】
カソード材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００６５】
カソード材料２６の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。
【００６６】
カソード材料としては導電性があり、電界放出する材料であればよく、一般的には２０００℃以上の高融点、５ｅＶ以下の仕事関数材料であり、酸化物等の化学反応層の形成しづらい、或いは簡易に反応層を除去可能な材料が好ましい。このような材料として例えば、Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物が挙げられる。また、ＴｉＮ，ＺｒＮ，ＨｆＮ、ＴａＮ等の窒化物、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等が挙げられる。
【００６７】
カソード材料２６の堆積方法としては蒸着法、スパッタ法等の一般的真空成膜技術が用いられ、ＥＢ蒸着が好ましく用いられる。
【００６８】
図６Ｂの（ｆ）に示すように剥離層２０をエッチングで取り除くことにより、ゲート５上のカソード材料２６を除去する。また、基板１上及び絶縁部材３側面上のカソード材料２６をフォトリソグラフィ等によりパターニングして、カソード６を形成する。さらに、リセス部７及び凹み部９の第２の絶縁層３ｂ側壁に付着したカソード材料を取り除くため、リセス部７を作製した時と同じエッチングを再度行う。
【００６９】
次に、図６Ｂの（ｇ）に示すように、カソード６と電気的な導通を取るために電極２を形成する。この電極２は、前記カソード６と同様に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術、フォトリソグラフィ技術により形成される。電極２の材料としては、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化物が挙げられる。また、ＨｆＢ2，ＺｒＢ2，ＣｅＢ6，ＹＢ4，ＧｄＢ4等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料が挙げられる。さらに、アモルファスカーボン、グラファイト、ダイヤモンドライクカーボン、ダイヤモンドを分散した炭素及び炭素化合物等も挙げられ、これらから適宜選択される。
【００７０】
電極２の厚さとしては、５０ｎｍ乃至５ｍｍの範囲で設定され、好ましくは５０ｎｍ乃至５μｍの範囲で選択される。
【００７１】
電極２、ゲート５及び制御電極１３は、同一材料でも異種材料でも良く、また、同一形成方法でも異種方法でも良いが、ゲート５は電極２に比べてその膜厚が薄い範囲で設定される場合があり、低抵抗材料が望ましい。
【００７２】
尚、上記製造方法では剥離層２０を設けてゲート５上のカソード材料２６を除去しているが、カソード材料２６からなる突起部分をゲート５上に形成した構成も本発明の範疇である。このような突起部分は、ゲート５上にカソード６に対応する領域に剥離層２０を設けずにカソード材料２６をゲート５上に堆積させるか、剥離層２０を設けずにカソード材料２６を堆積させた後にカソード材料２６をパターニングして形成することができる。
【００７３】
以下、本発明に係る電子放出素子を複数配して得られる電子源を備えた画像表示装置について、図１１Ａを用いて説明する。
【００７４】
図１１Ａにおいて、３１は電子源基板、３２はＸ方向配線、３３はＹ方向配線であり、電子源基板３１は先に説明した電子放出素子の基板１に相当する。また、３４は本発明に係る電子放出素子、３５は結線である。
【００７５】
ｍ本のＸ方向配線３２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、巾は、適宜設計される。
【００７６】
Ｙ方向配線３３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線３２と同様に形成される。これらｍ本のＸ方向配線３２とｎ本のＹ方向配線３３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【００７７】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。例えば、Ｘ方向配線３２を形成した電子源基板３１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線３２とＹ方向配線３３の交差部の電位差に耐え得るように、膜厚、材料、製法が、適宜設定される。Ｘ方向配線３２とＹ方向配線３３は、それぞれ外部端子として引き出されている。
【００７８】
電極２とゲート５は、ｍ本のＸ方向配線３２とｎ本のＹ方向配線３３と導電性金属等からなる結線３５によって電気的に接続されている。
【００７９】
配線３２と配線３３を構成する材料、結線３５を構成する材料及び電極２、ゲート５を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。
【００８０】
電極２とゲート５のいずれをＸ方向配線３２に接続するかは特に限定されるものではなく、適宜選択することができる。一般的にはＸ方向配線３２には、Ｘ方向に配列した電子放出素子３４の行を選択するための走査信号を印加する、不図示の走査信号印加手段が接続される。一方、Ｙ方向配線３３には、Ｙ方向に配列した電子放出素子３４の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。
【００８１】
各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【００８２】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択して、独立に駆動可能とすることができる。
【００８３】
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１１Ｂを用いて説明する。図１１Ｂは画像表示装置の表示パネルの一例を示す模式図であり、一部を切り欠いた状態で示す。
【００８４】
図１１Ｂにおいて、図１１Ａと同じ部材には同じ符号を付した。また、４１は電子源基板３１を固定したリアプレート、４６はガラス基板４３の内面に発光部材としての蛍光体である蛍光膜４４とアノード１１であるメタルバック４５等が形成されたフェースプレートである。
【００８５】
また、４２は支持枠であり、この支持枠４２にリアプレート４１、フェースプレート４６がフリットガラス等を介して取り付けられ、外囲器４７を構成している。フリットガラスによる封着は、大気中或いは、窒素中で、４００乃至５００℃の温度範囲で１０分以上焼成することにより実施される。
【００８６】
外囲器４７は、上述の如く、フェースプレート４６、支持枠４２、リアプレート４１で構成される。ここで、リアプレート４１は主に電子源基板３１の強度を補強する目的で設けられるため、電子源基板３１自体で十分な強度を持つ場合には、別体のリアプレート４１は不要とすることができる。
【００８７】
即ち、電子源基板３１に直接支持枠４２を封着し、フェースプレート４６、支持枠４２及び電子源基板３１とで外囲器４７を構成しても良い。一方、フェースプレート４６とリアプレート４１との間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度を持たせた構成とすることもできる。
【００８８】
このような画像表示装置では、放出した電子軌道を考慮して、各電子放出素子３４の上部に蛍光体をアライメントして配置する。
【００８９】
図１１Ｃは、図１１Ｂの画像表示装置に用いられる蛍光膜４４の一例を示す模式図である。カラーの蛍光膜の場合は、蛍光体５２の配列により（ａ）に示すブラックストライプ或いは（ｂ）に示すブラックマトリクスなどと呼ばれる黒色導電材５１と蛍光体５２とから構成すると良い。
【００９０】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示を行うための駆動回路の構成例について、図１１Ｄを用いて説明する。
【００９１】
図１１Ｄにおいて、６１は画像表示パネル、６２は走査回路、６３は制御回路、６４はシフトレジスタである。６５はラインメモリ、６６は同期信号分離回路、６７は変調信号発生器、Ｖｘ及びＶａは直流電圧源である。
【００９２】
表示パネル６１は、端子Ｄｘ１乃至Ｄｘｍ、端子Ｄｙ１乃至Ｄｙｎ、及び高圧端子Ｈｖを介して外部の電気回路と接続している。端子Ｄｘ１乃至Ｄｘｍには、表示パネル内に設けられている電子源、即ち、ｍ行ｎ列の行列状にマトリクス配線された電子放出素子群を一行（Ｎ素子）ずつ順次駆動する為の走査信号が印加される。一方、端子Ｄｙ１乃至Ｄｙｎには、走査信号により選択された一行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。
【００９３】
高圧端子Ｈｖには、直流電圧源Ｖａより、例えば１０［ｋＶ］の直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【００９４】
上述のように走査信号、変調信号、及びアノードへの高電圧印加により、放出された電子を加速して蛍光体へと照射することによって、画像表示を実現する。
【００９５】
尚、このような表示装置を本発明の電子放出素子を用いて形成することによって、電子ビームの形状の整った表示装置を構成でき、結果、良好な表示特性の表示装置を提供することができる。
【実施例】
【００９６】
以下に実施例を挙げて、本発明をさらに詳述する
（実施例１）
図１Ａ乃至図１Ｄに示した構成の電子放出素子を図６Ａ乃至図６Ｂの工程に沿って作製した。
【００９７】
最初に、基板１としてプラズマディスプレイ用に開発された低ナトリウムガラスであるＰＤ２００を用い、絶縁層２３、２４として厚さ５００ｎｍのＳｉＮ（ＳｉxＮy）と厚さ３０ｎｍのＳｉＯ2をスパッタ法により形成した。次いで、導電層２５として厚さ３０ｎｍのＴａＮをスパッタ法により積層した〔図６Ａ（ａ）〕。
【００９８】
次に、フォトリソグラフィ技術により導電層２５上に櫛歯状の突出領域１２と後退部９を含むレジストパターンを形成した後、ドライエッチング手法を用いて導電層２５、絶縁層２４、絶縁層２３を順に加工した〔図６Ａ（ｂ）〕。
【００９９】
この時の加工ガスとしては、絶縁層２３、２４及び導電層２５にフッ化物を作る材料が選択されているため、ＣＦ4系のガスを用いた。このガスを用いてＲＩＥを行った結果、絶縁層３ａ，３ｂ、及びゲート５の側面のエッチング後の角度は基板１の水平面に対しておよそ８０°の角度で形成されていた。
【０１００】
レジストを剥離した後、ＢＨＦ（フッ酸／フッ化アンモニウム水溶液）を用いて深さＴ６が約７０ｎｍになるようにエッチング手法を用いて、絶縁層３ｂの側面をエッチングし、絶縁部材３に凹部７を形成した〔図６Ａ（ｃ）〕。
【０１０１】
ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した〔図６Ａ（ｄ）〕。
【０１０２】
再度、フォトリソグラフィ技術によりゲート５上に後退部９を形成するためのレジストパターンを形成し、ドライエッチング手法を用いてゲート５、絶縁層３ａ、３ｂを順に加工し、後退部９を形成し、絶縁部材３の一部を除去した。
【０１０３】
この時、櫛歯状の後退部９の後退距離Ｔ８を５μｍ、後退部９の幅Ｔ７及び突出領域１２の幅Ｔ５をそれぞれ３μｍとして、６μｍピッチの櫛歯状加工を行った。また、電子放出素子のＹ方向の長さは、１００μｍとした。
【０１０４】
レジストを剥離後、ゲート５表面に電解メッキによりＮｉを電解析出させて剥離層２０を形成した〔図６Ａ（ｄ）〕。
【０１０５】
カソード材料２６であるモリブデン（Ｍｏ）をゲート５上及び絶縁部材３の側面と基板１表面に付着させた。本例では成膜方法としてＥＢ蒸着法を用いた。本形成方法では基板１の角度を水平面に対し６０°にセットした。これによりゲート５の上部にはＭｏが６０°で入射し、絶縁部材３のＲＩＥ加工後の斜面には入射角度が４０°で入射した。蒸着は約１２ｎｍ／ｍｉｎになるように蒸着速度を定め、２．５分蒸着時間を精密に制御することにより斜面のＭｏの厚さが３０ｎｍになるように形成した〔図６Ｂ（ｅ）〕。
【０１０６】
Ｍｏ膜を形成後、ヨウ素とヨウ化カリウムからなるエッチング液を用いてゲート５上に析出させたＮｉ剥離層２０を除去することによりゲート５上のＭｏ膜を剥離した〔図６Ｂ（ｆ）〕。この時、後退部９に露出した絶縁部材３表面には剥離層２０を形成していなかったため、カソード材料２６が残存していた。
【０１０７】
後退部９に露出した絶縁部材３表面に成膜されたカソード材料２６とゲート５が電気的に分離されるよう、また、カソード６とゲート５が電気的に分離されるよう、再度ＢＨＦを用いてエッチングを行った。これにより、絶縁層３ｂの側面に付着したカソード材料２６がリフトオフされ、電気的に分離された状態となった。
【０１０８】
断面ＴＥＭによる解析の結果、図１Ｃにおけるカソード６とゲート５の間隙８の最短距離Ｔ１３は９ｎｍであった。
【０１０９】
次にスパッタ法にて厚さ５００ｎｍのＣｕを堆積し、パターニングして電極２を形成した〔図６（ｇ）〕。
【０１１０】
以上の方法で素子を形成した後、図７に示した構成で電子放出素子の特性を評価した。
【０１１１】
ここで、電子放出効率ηとは素子に電圧を印加した時に検出される電流Ｉｆと真空中に取り出される電流Ｉｅを用いて、一般には効率η＝Ｉｅ／（Ｉｆ＋Ｉｅ）で与えられる。
【０１１２】
尚、本例ではカソード６と制御電極１３とが電気的に接続されているため、ゲート５と制御電極１３との電位差Ｖｃは、カソード６とゲート５との電位差Ｖｆに等しい。
【０１１３】
Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍとした時、本例の電子ビーム形状を計測した結果、Ｙ方向が２３０μｍ、ｘ方向が１３０μｍとなった。
【０１１４】
（比較例）
次に、図８に示すように、ゲート５に後退部９を設けず、制御電極１３を設けなかった以外は実施例１と類似形態の電子放出素子を作製しその効果検証を行った。
【０１１５】
本例の素子の製造工程は実施例１同様であるが、後退部９をエッチング除去せず、ゲート５を直線状に加工し、カソード６のみ短冊状に形成した。
【０１１６】
こうして得られた電子源を用いて実施例１同様の特性評価を行ったところ、Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍとした時、本例の電子ビーム形状を計測した結果、Ｙ方向が３００μｍ、Ｘ方向が１２０μｍとなった。
【０１１７】
（実施例２）
実施例１と同様の製造工程で、図１Ａに示した構成のゲート５の突出領域１２の幅Ｔ５を変えた種々の素子を作製し、Ｔ５の依存性を検討した。
【０１１８】
本例では、Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍで、ｘｓは約１μｍとなった。Ｔ５を小さくしていくと、Ｔ５がある値より小さくなるに従って電子ビームのＹ方向のサイズの減少が確認された。その様子を図５に示す。横軸は、Ｔ５／ｘｓである。Ｔ５／ｘｓ＜５で電子ビームのＹ方向サイズに対する集束効果が現れることがわかった。
【０１１９】
Ｔ５＝１００μｍの場合のＹ方向ビームサイズは３００μｍ程度であったものがＴ５を９μｍ、５μｍ、３μｍ・・・と減少させるに従って、Ｙ方向ビームサイズは次第に減少していった。
【０１２０】
（実施例３）
図１０Ａに示す構成の電子放出素子を作製した。本例においては、Ｔ５＝Ｔ５ｘ＝５μｍとした。
【０１２１】
基本的な製造工程は実施例１と同様であるので、ここでは実施例１との違いだけ述べる。
【０１２２】
本例では、絶縁層３ａの下にゲート５に電位を供給するための配線（不図示）を設け、絶縁層３ａ、３ｂ、ゲート５を貫通するコンタクトホールを形成した後、カソード形成材料を成膜し、カソード形成工程においてゲート５と配線とのコンタクトをとった。コンタクトホールはＸ方向、Ｙ方向がそれぞれ１μｍとした。
【０１２３】
以上の方法で素子を形成した後、実施例１と同様にしてビーム形状を評価した。
【０１２４】
Ｖａ＝１１．８ｋＶ、Ｖｆ＝Ｖｃ＝２４Ｖ、ｈ＝１．６６ｍｍとした時、本例の電子ビーム形状を計測した結果、Ｙ方向が２３０μｍ、Ｘ方向が７０μｍとなった。
【０１２５】
この結果から、本例の構成では、Ｙ方向だけでなく、Ｘ方向も回転電場によるビーム集束効果が得られることがわかった。
【０１２６】
（実施例４）
本実施例では、上述した本発明の実施例１で作製した電子放出素子と同様の製造方法によって電子放出素子を多数基板上にマトリクス状に配列して電子源基板を形成し、この電子放出素子基板を用いて図１１Ｂに示した画像表示装置を作製した。尚、基板４１としては基板３１をそのまま用いた。以下に本例の画像表示装置の製造工程を説明する。
【０１２７】
〈電極作製工程〉
ガラス基板３１上にＳｉＮ／ＳｉＯ2／ＴａＮ／Ｍｏ膜を順次成膜した後、実施例１の電子放出素子と同様の製造方法で凹部７を形成し、さらに、後退部９を有する段差をエッチング加工した。本例ではＴ５＝Ｔ７＝３μｍとし、Ｙ方向の素子長１００μｍの１素子当たりカソード６を１７個配置した。
【０１２８】
〈カソード形成〉
カソード材料であるモリブデン（Ｍｏ）を、ゲート５上に付着させた。本例では成膜方法としてＥＢ蒸着法を用い、基板３１の角度を６０°にセットした。これによりゲート５上部にはＭｏが６０°で入射し、素子の絶縁層３ａ（ＳｉＮ）のＲＩＥ加工後の斜面には入射角度が４０°で入射するようにセットした。蒸着は約１０ｎｍ／ｍｉｎになるように蒸着速度を定め、４分間蒸着を行った。蒸着時間を精密に制御することにより斜面のＭｏの厚さが４０ｎｍになるように形成した。
【０１２９】
その後、凹部７を形成した時と同じエッチングを行い、ゲート５とカソード６及び制御電極１３の電気的な分離を行い、電子放出素子を形成した。
【０１３０】
〈Ｙ方向配線形成工程〉
次に、Ｙ方向配線３３をゲート５に接続するように配置した。このＹ方向配線３３は変調信号が印加される配線として機能する。
【０１３１】
〈絶縁層形成工程〉
次に、次の工程で作成するＸ方向配線３２と前述のＹ方向配線３３を絶縁するために、酸化シリコンからなる絶縁層を配置する。後述するＸ方向配線３２の下であって、且つ、先に形成したＹ方向配線３３を覆うように、絶縁層を配置する。Ｘ方向配線３２と電極２の電気的接続が可能なように、絶縁層の一部にコンタクトホールを開けて形成した。
【０１３２】
〈Ｘ方向配線形成工程〉
次に、銀を主成分とするＸ方向配線３２を、先に形成した絶縁層の上に形成した。Ｘ方向配線３２は絶縁層を挟んでＹ方向配線３３と交差しており、絶縁層のコンタクトホール部分で電極２に接続される。このＸ方向配線３２は走査信号が印加される配線として機能する。このようにしてマトリクス配線を有する基板が形成された。
【０１３３】
次いで、図１１Ｂに示したように、上記基板３１の２ｍｍ上方に、ガラス基板４３の内面に蛍光体膜４４とメタルバック４５とが積層されたフェースプレート４６を、支持枠４２を介して配置した。
【０１３４】
そして、フェースプレート４６、支持枠４２、基板３１の接合部を、低融点金属であるインジウム（Ｉｎ）を加熱し冷却することによって封着した。また、この封着工程は、真空チャンバー中で行ったため、排気管を用いずに、封着と封止を同時に行った。
【０１３５】
本例では、画像形成部材であるところの蛍光膜４４は、カラーを実現するために、ストライプ形状の蛍光体とし、先にブラックストライプ（不図示）を形成し、その間隙部にスラリー法により各色蛍光体（不図示）を塗布して蛍光膜４４を作製した。ブラックストライプの材料としては、通常よく用いられている黒鉛を主成分とする材料を用いた。
【０１３６】
また、蛍光膜４４の内面側（電子放出素子側）にはアルミニウムからなるメタルバック４５を設けた。メタルバック４５は、蛍光膜４４の内面側に、Ａｌを真空蒸着することで作製した。
【０１３７】
上述の工程によって画像表示装置を作製したところ、表示画像の良好な表示装置を実現できた。
【符号の説明】
【０１３８】
１ 基板
２ 電極
３ 絶縁部材
３ａ、３ｂ 絶縁層
５ ゲート
６ カソード
７ 凹部
８ 間隙
９ 後退部
１１ アノード
１２ 突出領域
１３ 制御電極
【特許請求の範囲】
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、カソードと対向する領域が突出し、該突出した領域を挟んだ領域のゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成され、
上記後退部を介して前記アノードに対向する絶縁部材の表面が少なくとも凹部のカソード側の縁に達するまで後退し、且つ該後退部を介してアノードに対向する領域に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートの突出した領域の幅をＴ５［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置。
【請求項２】
前記カソードを２個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている請求項１に記載の電子線装置。
【請求項３】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材のゲートを配置した側の表面が、該ゲートの周囲において、少なくとも凹部のカソード側の縁に達するまで後退した後退部を有しており、
前記後退部の表面に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートのカソードと対向する領域の幅をＴ５［ｍ］、アノードに対向するゲート表面において、ゲートがカソードと対向する側の端辺に直交する方向のゲートの長さをＴ５ｘ［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｔ５ｘ＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置。
【請求項４】
前記カソードと該カソードと対向するゲートとを２組以上互いに距離を置いて有する請求項３に記載の電子線装置。
【請求項５】
請求項１乃至４に記載の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置。
【請求項１】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記ゲートが、カソードと対向する領域が突出し、該突出した領域を挟んだ領域のゲート端部が後退した後退部を有するように前記絶縁部材の表面に形成され、
上記後退部を介して前記アノードに対向する絶縁部材の表面が少なくとも凹部のカソード側の縁に達するまで後退し、且つ該後退部を介してアノードに対向する領域に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートの突出した領域の幅をＴ５［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置。
【請求項２】
前記カソードを２個以上有し、ゲートが絶縁部材表面に櫛歯状に形成されている請求項１に記載の電子線装置。
【請求項３】
表面に凹部を有する絶縁部材と、
前記絶縁部材の表面に位置するゲートと、
前記凹部の縁から前記ゲートに向かって突起する突起部分を有し、該突起部分が前記ゲートと対向するように前記絶縁部材の表面に位置する少なくとも１個のカソードと、
前記ゲートを介在させて前記突起部分と対向配置されたアノードとを有し、
前記絶縁部材のゲートを配置した側の表面が、該ゲートの周囲において、少なくとも凹部のカソード側の縁に達するまで後退した後退部を有しており、
前記後退部の表面に制御電極が配置され、
カソードとゲートとの間に印加される電圧をＶｆ［Ｖ］、制御電極とカソードとの間に印加される電圧をＶｃ［Ｖ］、アノードとカソードとの間に印加される電圧をＶａ［Ｖ］、絶縁部材のゲートが配置された側とは反対側の面からアノードまでの距離をｈ［ｍ］、ゲートのカソードと対向する領域の幅をＴ５［ｍ］、アノードに対向するゲート表面において、ゲートがカソードと対向する側の端辺に直交する方向のゲートの長さをＴ５ｘ［ｍ］とした時、
Ｔ５＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｔ５ｘ＜５×（Ｖｆ／Ｖａ）×（ｈ／π）
Ｖｆ≧Ｖｃ
であることを特徴とする電子線装置。
【請求項４】
前記カソードと該カソードと対向するゲートとを２組以上互いに距離を置いて有する請求項３に記載の電子線装置。
【請求項５】
請求項１乃至４に記載の電子線装置と、前記アノードの外側に位置する発光部材とを有することを特徴とする画像表示装置。
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１２Ａ】
【図１２Ｂ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６Ａ】
【図６Ｂ】
【図７】
【図８】
【図９】
【図１０Ａ】
【図１０Ｂ】
【図１０Ｃ】
【図１０Ｄ】
【図１１Ａ】
【図１１Ｂ】
【図１１Ｃ】
【図１１Ｄ】
【図１２Ａ】
【図１２Ｂ】
【公開番号】特開２０１０−１８６６１５（Ｐ２０１０−１８６６１５Ａ）
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願番号】特願２００９−２９３１２（Ｐ２００９−２９３１２）
【出願日】平成２１年２月１２日（２００９．２．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２２年８月２６日（２０１０．８．２６）
【国際特許分類】
【出願日】平成２１年２月１２日（２００９．２．１２）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]