電子装置、回路基板、及び電子装置の製造方法
【課題】回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装する半導体装置の製造方法を提供する。
【解決手段】電子部品の第１の端子１２０ａにより加圧された際に前記第１の端子に対して回路基板２００の実装表面と平行な第１の抗力Ｆ１ａを作用させる、前記回路基板上に形成された第１の電極２２３ａに、前記第１の端子を接触させると共に、前記電子部品の第２の端子１２０ｂにより加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力Ｆ１ｂを作用させる、前記回路基板上に形成された第２の電極２２３ｂに、前記第２の端子を接触させる工程と、前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、を備える電子装置の製造方法。
【解決手段】電子部品の第１の端子１２０ａにより加圧された際に前記第１の端子に対して回路基板２００の実装表面と平行な第１の抗力Ｆ１ａを作用させる、前記回路基板上に形成された第１の電極２２３ａに、前記第１の端子を接触させると共に、前記電子部品の第２の端子１２０ｂにより加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力Ｆ１ｂを作用させる、前記回路基板上に形成された第２の電極２２３ｂに、前記第２の端子を接触させる工程と、前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、を備える電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板に電子部品をフリップチップ実装した電子装置、回路基板、電子装置の製造方法に関する。
【背景技術】
【０００２】
電子装置の小型化、薄型化、高密度化に伴い、回路基板に形成される電極パッドのファインピッチ化が進んでいる。ファインピッチ化は、電極パッド自身の狭幅化を進め、回路基板に電子部品をフリップチップ実装するときに、電子部品の端子を回路基板の電極パッドに確実に搭載することが困難となってきている。このような問題を解決するものとして、例えば、回路基板上の電極パッドに開口部（凹部）を形成しておき、半導体素子の端子を当該開口部の内縁に摺動させながら、開口部内に案内する技術が知られている（例えば、特許文献１、２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１７５１号公報
【特許文献２】特開２００５−３５３８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電極パッドに開口部を形成するためには、電極パッドに、当該開口部を規定するための壁部を形成しなければならない。このため、電極パッドは、少なくとも壁部の寸法分だけ幅広にせざるを得ない。これが電極パッドのファインピッチ化の妨げとなっていた。
【０００５】
開示技術は、回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装することができる電子装置、回路基板、電子装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
開示の電子装置の一観点によれば、電子部品の第１の端子により加圧された際に前記第１の端子に対して回路基板の実装表面と平行な第１の抗力を作用させる、前記回路基板上に形成された第１の電極に、前記第１の端子を接触させると共に、前記電子部品の第２の端子により加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力を作用させる、前記回路基板上に形成された第２の電極に、前記第２の端子を接触させる工程と、前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、を備える電子装置の製造方法が提供される。
【発明の効果】
【０００７】
開示の電子装置によれば、回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる半導体装置の斜視図である。
【図２】第１の実施形態にかかる半導体装置の断面図である。
【図３】第１の実施形態にかかる半導体チップの下面図である。
【図４】第１の実施形態にかかる半導体チップの断面図である。
【図５】第１の実施形態にかかる回路基板の上面図である。
【図６】第１の実施形態にかかる回路基板の断面図である。
【図７】第１の実施形態にかかる半導体装置の製造方法の説明図である。
【図８】第１の実施形態にかかる半導体装置の製造方法の説明図である。
【図９】第１の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１０】第１の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１１】第１の実施形態にかかる半導体チップの位置決めの説明図である。
【図１２】第１の実施形態の変形例にかかる半導体装置の断面図である。
【図１３】第１の実施形態の変形例にかかる回路基板の上面図である。
【図１４】第１の実施形態の変形例にかかる回路基板の断面図である。
【図１５】第２の実施形態にかかる半導体装置の断面図である。
【図１６】第２の実施形態にかかる回路基板の上面図である。
【図１７】第２の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１８】第２の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１９】第２の実施形態にかかる半導体チップの位置決めの説明図である。
【図２０】第２の実施形態の変形例１にかかる半導体チップの位置決めの説明図である。
【図２１】第２の実施形態の変形例２にかかる半導体チップの位置決めの説明図である。
【図２２】第３の実施形態にかかる半導体装置の断面図である。
【図２３】第３の実施形態にかかる回路基板の上面図である。
【図２４】第３の実施形態にかかる回路基板の断面図である。
【図２５】第３の実施形態にかかる回路基板の製造方法の説明図である。
【図２６】第３の実施形態にかかる半導体装置の製造方法の説明図である。
【図２７】第３の実施形態にかかる半導体装置の製造方法の説明図である。
【図２８】第３の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図２９】第３の実施形態の変形例にかかる半導体装置の断面図である。
【図３０】第３の実施形態の変形例にかかる回路基板の断面図である。
【発明を実施するための形態】
【０００９】
［第１の実施形態］
以下、図１〜図１１を参照しながら、第１の実施形態を説明する。
［半導体装置の構成］
先ず、図１〜図６を参照して、半導体装置の構成を説明する。
【００１０】
図１は、第１の実施形態にかかる半導体装置の斜視図である。図２は、第１の実施形態にかかる半導体装置の断面図であって、図１のII−IIにおける断面を示している。
【００１１】
図１又は図２に示すように、半導体装置は、所謂ＢＧＡ(Ball Grid Array)型の半導体パッケージであって、半導体チップ１００と、半導体チップ１００を実装する回路基板２００と、半導体チップ１００及び回路基板２００の隙間に充填されるアンダーフィル樹脂３００と、外部接続端子として回路基板２００に取り付けられる半田ボール４００と、を備える。
［半導体チップの構成］
半導体チップ１００は、例えば半導体ウェハに複数の素子領域を形成して、ダイシングにより個片化したものを想定している。しかし、本実施形態は、半導体チップに限定されるものではなく、他の電子部品を用いても良い。
【００１２】
図３は、第１の実施形態にかかる半導体チップ１００の下面図である。図４は、第１の実施形態にかかる半導体チップ１００の断面図であって、（ａ）は、図３のIVa−IVaにおける断面、（ｂ）は、図３のIVb−IVbにおける断面を示している。
【００１３】
図３又は図４に示すように、半導体チップ１００は、チップ本体１１０と、複数のバンプ１２０と、を備える。
【００１４】
チップ本体１１０は、平面視で略矩形状に形成され、第１のチップ縁１１０ａ、第２のチップ縁１１０ｂ、第３のチップ縁１１０ｃ、及び第４のチップ縁１１０ｄ、を備える。第１のチップ縁１１０ａ及び第２のチップ縁１１０ｂは、半導体チップ１００の中心Ｃ１を基準として逆側に配置されていて、互いに平行に延在している。又、第３のチップ縁１１０ｃ及び第４のチップ縁１１０ｄは、半導体チップ１００の中心Ｃ１を基準として逆側に配置されていて、互いに平行に、且つ、第１のチップ縁１１０ａ及び第２のチップ縁１１０ｂと直交するように延在している。
【００１５】
第１〜第４のチップ縁１１０ａ〜１１０ｄは、何れも約４ｍｍに設定されている。チップ本体１１０の厚さは、約０．２ｍｍに設定されている。但し、本実施形態は、これに限定されるものではない。例えば、チップ本体１１０は、平面視で直方体状、三角形状、五角形状、それ以上の多角形状、又は円形状あるいは楕円形状であっても良い。
【００１６】
複数のバンプ１２０は、第１のバンプ１２０ａ、第２のバンプ１２０ｂ、第３のバンプ１２０ｃ、及び第４のバンプ１２０ｄに分類される。
第１〜第４のバンプ１２０ａ〜１２０ｄは、個数及びピッチ間隔が互いに等しく、それぞれ第１〜第４のチップ縁１１０ａ〜１１０ｄに沿って配列されている。又、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔が、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔に等しくなるように、配置されている。
【００１７】
第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ、チップ本体１１０に接続される第１の部分１２１ａ〜１２１ｄと、第１の部分１２１ａ〜１２１ｄに接続される第２の部分１２２ａ〜１２２ｄと、を備える。
【００１８】
第１の部分１２１ａ〜１２１ｄは、略円柱状に形成され、それぞれの軸心方向の中途部には、第１〜第４の最大径部１２３ａ〜１２３ｄが形成されている。第２の部分１２２ａ〜１２２ｄは、それぞれチップ本体１１０から離間するにつれて徐々に縮径するように、即ちテーパ状に形成されている。第２の部分１２２ａ〜１２２ｄは、チップ本体１１０の外側、即ち第１〜第４のチップ縁１１０ａ〜１１０ｄ側に、それぞれ第１〜第４の欠損部１２４ａ〜１２４ｄを備えている。第１〜第４の欠損部１２４ａ〜１２４ｄは、半導体チップ１００を回路基板２００に実装するとき形成されるものであって、それぞれ、後述する回路基板２００の第１〜第４の上面電極２２３ａ〜２２３ｄに対応した形状、即ち第１〜第４の突起部２２６ａ〜２２６ｄに対応した形状をしている。
【００１９】
第１の部分１２１ａ〜１２１ｄ及び第２の部分１２２ａ〜１２２ｄは、同じ材料で形成されている。第１〜第４のバンプ１２０ａ〜１２０ｄの材料としては、例えば金などの金属が用いられる。第１〜第４のバンプ１２０ａ〜１２０ｄの製造方法としては、例えばボールボンディングを用いれば良い。
【００２０】
本実施形態では、第１〜第４のバンプ１２０ａ〜１２０ｄが全て同数である。しかし、本実施形態は、これに限定されるものではない。例えば、第１のバンプ１２０ａ及び第２のバンプ１２０ｂが同数であり、第３のバンプ１２０ｃ及び第４のバンプ１２０ｄが同数であれば、第１〜第４のバンプ１２０ａ〜１２０ｄの全てが同数である必要はない。
【００２１】
又、本実施形態では、第１〜第４のバンプ１２０ａ〜１２０ｄが全て等しいピッチ間隔で配列されている。しかし、本実施形態は、これに限定されるものではない。例えば、第１のバンプ１２０ａ及び第２のバンプ１２０ｂが等しいピッチ間隔で配列され、第３のバンプ１２０ｃ及び第４のバンプ１２０ｄが等しいピッチ間隔で配列されていれば、第１〜第４のバンプ１２０ａ〜１２０ｄの全てが等しいピッチ間隔で配列される必要はない。
【００２２】
さらに、本実施形態において、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔が、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔に等しくなるように、配置されている。しかし、本実施形態は、これに限定されるものではない。例えば、半導体チップ１００の形状や設計等に応じて、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔が、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔と異なるように、第１〜第４のバンプ１２０ａ〜１２０ｄを配置しても良い。
［回路基板の構成］
図５は、第１の実施形態にかかる回路基板２００の上面図である。図６は、第１の実施形態にかかる回路基板２００の断面図であって、図５のVI−VIにおける断面を示している。尚、図５に第１〜第４のバンプ１２０ａ〜１２０ｄを仮想線（二点鎖線）で示しているが、図面の明瞭化のために、それぞれ３つに限定している。
【００２３】
回路基板２００は、所謂ガラスエポキシ基板である。しかし、本実施形態は、これに限定されるものではなく、他のプリント基板、例えばガラスコンポジット基板やセラミック基板を用いても良い。
【００２４】
図５又は図６に示すように、回路基板２００は、コア材２１０と、上面配線層２２０と、下面配線層２３０と、を備える。
【００２５】
コア材２１０は、例えばガラスクロスにエポキシ樹脂を含浸させたものである。コア材２１０は、平面視で略矩形状に形成され、第１の基板縁２１０ａ、第２の基板縁２１０ｂ、第３の基板縁２１０ｃ、及び第４の基板縁２１０ｄ、を備える。第１の基板縁２１０ａ及び第２の基板縁２１０ｂは、回路基板２００の中心Ｃ２を基準として逆側に配置されていて、互いに平行に延在している。又、第３の基板縁２１０ｃ及び第４の基板縁２１０ｄは、回路基板２００の中心Ｃ２を基準として逆側に配置されていて、互いに平行に、且つ、第１の基板縁２１０ａ及び第２の基板縁２１０ｂに直交するように延在している。
【００２６】
コア材２１０の所定位置には、複数のスルーホール２１１が形成されている。スルーホール２１１は、コア材２１０を上下に貫通し、その内部には、ビア２１２が埋め込まれている。ビア２１２は、スルーホール２１１の内面に形成された導電膜２１３と、導電膜２１３の内側に充填された絶縁材２１４と、を含む。導電膜２１３は、上面配線層２２０及び下面配線層２３０を接続して、両者間の導通をはかっている。導電膜２１３の材料としては、例えばＣｕを用いても良い。絶縁材２１４の材料としては、例えばポリイミド系やエポキシ系の樹脂を用いても良い。
【００２７】
上面配線層２２０は、コア材２１０の上面、即ち半導体チップ１００と対向する表面に形成され、コア材２１０側から順に、上面配線パターン２２１、上面絶縁膜２２２、及び複数の上面電極２２３を備えている。
【００２８】
上面配線パターン２２１は、コア材２１０の上面に形成されている。上面配線パターン２２１の材料としては、例えばＣｕなどの金属が用いられる。上面配線パターン２２１の製造方法は、特に限定されるものではない。例えば、コア材２１０の上面全体にＣｕ箔などの金属箔を形成した後、フォトリソフラフィ技術によりレジストパターンを形成して、当該レジストパターンをマスクとして、金属箔をエッチングしても良い。
【００２９】
上面絶縁膜２２２は、上面配線パターン２２１及び上面電極２２３の層間に配置されている。上面絶縁膜２２２の材料としては、例えばエポキシ系やポリイミド系の樹脂を用いても良い。上面絶縁膜２２２の所定位置には、複数のビア２２４が埋め込まれている。ビア２２４は、上面絶縁膜２２２を上下に貫通し、上面配線パターン２２１と上面電極２２３とを電気的に接続している。ビア２２４の材料としては、例えばＣｕなどの金属を用いても良い。
【００３０】
複数の上面電極２２３は、第１の上面電極２２３ａ、第２の上面電極２２３ｂ、第３の上面電極２２３ｃ、及び第４の上面電極２２３ｄに分類される。第１〜第４の上面電極２２３ａ〜２２３ｄは、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄと個数及びピッチ間隔が等しく、それぞれ第１〜第４の基板縁２１０ａ〜２１０ｄに沿って配列されている。又、第１〜第４の上面電極２２３ａ〜２２３ｄは、第１の上面電極２２３ａと第２の上面電極２２３ｂとの間隔が、第３の上面電極２２３ｃと第４の上面電極２２３ｄとの間隔に等しくなるように、配置されている。
【００３１】
第１〜第４の上面電極２２３ａ〜２２３ｄは、それぞれ、第１〜第４のパッド部２２５ａ〜２２５ｄと、第１〜第４のパッド部２２５ａ〜２２５ｄ上に配置される第１〜第４の突起部２２６ａ〜２２６ｄと、を備える。図５では、図面の明瞭化をはかるために、第１〜第４の突起部２２６ａ〜２２６ｄにハッチングを施している。以下の実施形態でも同様である。
【００３２】
第１〜第４のパッド部２２５ａ〜２２５ｄは、長方形状に形成され、それぞれ第１〜第４の基板辺２１０ａ〜２１０ｄに直交するように配置されている。第１〜第４のパッド部２２５ａ〜２２５ｄの材料としては、導電性材料、例えばＣｕなどの金属を用いても良い。
【００３３】
第１〜第４の突起部２２６ａ〜２２６ｄは、それぞれ第１〜第４のパッド部２２５ａ〜２２５ｄの長手方向の中途部に配置され、第１〜第４のパッド部２２５ａ〜２２５ｄ上に、第１〜第４の搭載部２２７ａ〜２２７ｄと、第１〜第４の延在部２２８ａ〜２２８ｄと、を規定している。第１〜第４の突起部２２６ａ〜２２６ｄの材料としては、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄよりも剛性が高い導電性材料又は絶縁性材料が用いられる。導電性材料としては、例えばＣｕなどの金属を用いても良い。絶縁性材料としては、例えばエポキシ樹脂などの樹脂を用いても良い。
【００３４】
第１〜第４の搭載部２２７ａ〜２２７ｄは、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが搭載される領域であって、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄを基準として、回路基板２００の内側に配置されている。第１〜第４の延在部２２８ａ〜２２８ｄは、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄを基準として、回路基板２００の外側に配置されている。
【００３５】
又、第１〜第４の突起部２２６ａ〜２２６ｄは、回路基板２００の内側に指向する部分に、それぞれ第１〜第４の規制面２２９ａ〜２２９ｄを備える。第１〜第４の規制面２２９ａ〜２２９ｄは、それぞれ第１〜第４の基板縁２１０ａ〜２１０ｄに平行に延び、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが回路基板２００の実装表面と平行に移動するのを規制する。
【００３６】
以上のような第１〜第４の突起部２２６ａ〜２２６ｄは、第１の規制面２２９ａと第２の規制面２２９ｂとの間隔が、第３の規制面２２９ｃと第４の規制面２２９ｄとの間隔に等しくなるように、配置されている。
【００３７】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側から外側に跨るように配置され、第１〜第４の搭載部２２７ａ〜２２７ｄ及び第１〜第４の突起部２２６ａ〜２２６ｄの双方に接続される。
【００３８】
従って、第１の規制面２２９ａと第２の規制面２２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２よりも大きく、且つ、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２に、第１、第２のバンプ１２０ａ、１２０ｂの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。同様に、第３の規制面２２９ｃと第４の規制面２２９ｄとの間隔Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２よりも大きく、且つ、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２に、第３、第４のバンプ１２０ｃ、１２０ｄの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。
【００３９】
さらに、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれの中心軸Ｏａ〜Ｏｄが第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側に位置するように、配置される。
【００４０】
従って、第１の規制面２２９ａと第２の規制面２２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂの中心軸Ｏｂとの間隔Ｇ４よりも大きい。又、図解は省略するが、第３の規制面２２９ｃと第４の規制面２２９ｄとの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃと第４のバンプ１２０ｄとの中心軸Ｏｄの間隔Ｇ４よりも大きい。
【００４１】
下層配線層２３０は、コア材２１０の下面、即ち半田ボール４００が取り付けられる表面に形成され、コア材２１０側から順に、下面配線パターン２３１、下面絶縁膜２３２、及び複数の下面電極２３３を備えている。
【００４２】
下面配線パターン２３１は、コア材２１０の下面に形成されている。下面配線パターン２３１の材料としては、例えばＣｕなどの金属を用いても良い。下面配線パターン２３１の製造方法は、特に限定されるものではない。例えば、コア材２１０の下面全体にＣｕ箔などの金属箔を形成した後、フォトリソフラフィ技術によりレジストパターンを形成して、当該レジストパターンをマスクとして金属箔をエッチングしても良い。
【００４３】
下面絶縁膜２３２は、下面配線パターン２３１及び下面電極２３３の層間に配置されている。下面絶縁膜２３２の材料としては、例えばエポキシ系やポリイミド系の樹脂を用いても良い。下面絶縁膜２３２の所定位置には、複数のビア２３４が埋め込まれている。ビア２３４は、下面絶縁膜２３２を上下に貫通し、下面配線パターン２３１と下面電極２３３とを電気的に接続している。ビア２３４の材料としては、例えばＣｕなどの金属を用いても良い。
【００４４】
複数の下面電極２３３は、回路基板２００の下面全体にマトリクス状に配列されている。これらの下面電極２３３には、それぞれ半田ボール４００が取り付けられる。半田ボール４００は、半導体装置を他の実装基板（マザーボード）に実装するときに、外部接続端子として機能するものである。
【００４５】
図１又は図２に示すように、アンダーフィル樹脂３００は、半導体チップ１００と回路基板２００との隙間に充填され、半導体チップ１００及び回路基板２００を接合している。又、アンダーフィル樹脂３００は、自身の材料が凝固するときに生じる収縮力により、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄを回路基板２００の第１〜第４の上面電極２２３ａ〜２２３ｄに押圧して、第１〜第４のバンプ１２０ａ〜１２０ｄと第１〜第４の上面電極２２３ａ〜２２３ｄとを電気的に接続している。従って、第１〜第４のバンプ１２０ａ〜１２０ｄと、第１〜第４の上面電極２２３ａ〜２２３ｄとを接続するときに、別途に導電性接着材などを用いなくても良い。アンダーフィル樹脂３００の周辺部は、半導体チップ１００の周囲にはみ出して、所謂フィレット３１０を形成している。フィレット３１０は、回路基板２００の上面から半導体チップ１００の側面に及んでおり、半導体チップ１００と回路基板２００との接合強度を高めている。アンダーフィル樹脂３００として、例えばエポキシ系樹脂、具体的にはエポキシ樹脂にシリカ製のフィラーを添加した材料を用いても良い。
［半導体装置の製造方法］
次に、図７、図８を参照して、半導体装置の製造方法を説明する。
【００４６】
図７、図８は、第１の実施形態にかかる半導体装置の製造方法の説明図である。
【００４７】
先ず、図７（ａ）に示すように、回路基板２００の上面に、例えばディスペンス法により、エポキシ系樹脂Ｌを供給する。エポキシ系樹脂Ｌとしては、例えばエポキシ樹脂にシリカなどのフィラーを添加したものである。
【００４８】
次に、図７（ｂ）に示すように、加圧ヘッドＨの下面に、半導体チップ１００を吸着して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、それぞれ第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側に配置されるように、半導体チップ１００を位置決めする。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ、チップ本体１１０から離間するにつれて縮径する円錐状に形成されている。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ尖鋭な先端部を備えている。
【００４９】
次に、図８（ｃ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。これにより、回路基板２００上に供給されたエポキシ系樹脂Ｌが半導体チップ１００により押し広げられて、半導体チップ１００及び回路基板２００の隙間が充填される。
【００５０】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極２２３ａ〜２２３ｄに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。このときの加重は、半導体チップ１００の寸法、第１〜第４のバンプ１２０ａ〜１２０ｄの寸法、又は第１〜第４のバンプ１２０ａ〜１２０ｄの個数などにより異なるが、例えば２ｋｇｆ〜８ｋｇｆに設定される。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄは、後述する位置決めプロセスを経て、第１〜第４の上面電極２２３ａ〜２２３ｄに対して、正確に位置決めされる。第１〜第４のバンプ１２０ａ〜１２０ｄが正確に位置決めされると、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【００５１】
そして、さらに半導体チップ１００を加圧して、第１〜第４のバンプ１２０ａ〜１２０ｄを、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄ及び第１〜第４の搭載部２２７ａ〜２２７ｄに接続する。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の突起部２２６ａ〜２２６ｄ及び第１〜第４の搭載部２２７ａ〜２２７ｄの形状に応じて変形する。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄの尖鋭な先端部が平坦化され、半導体チップ１００の内側の部分には、それぞれ第１〜第４の欠損部１２４ａ〜１２４ｄが形成される。
【００５２】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄ及び第１〜第４の搭載部２２７ａ〜２２７ｄに接続されたら、加圧ヘッドＨに設けられたヒータ（図示しない）により、半導体チップ１００を加熱して、半導体チップ１００及び回路基板２００の隙間に存在するエポキシ系樹脂Ｌを凝固させる。これにより、エポキシ系樹脂Ｌが収縮して、半導体チップ１００及び回路基板２００が接合される。
【００５３】
次に、図８（ｄ）に示すように、回路基板２００の下面電極２３３に、それぞれ半田ボール４００を取り付ける。以上で、第１の実施形態にかかる半導体装置が完成する。
［半導体チップの位置決めプロセス］
次に、図９、図１０を参照して、半導体チップ１００の位置決めプロセスを説明する。
【００５４】
図９、図１０は、第１の実施形態にかかる半導体チップ１００の位置決めプロセスの説明図であって、第１、第２のバンプ１２０ａ、１２０ｂと第１、第２の上面電極２２３ａ、２２３ｂとの連携の様子を示している。
【００５５】
先ず、図９（ａ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨ（図示しない）を駆動して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側に配置されるように、半導体チップ１００を位置決めする。但し、加圧ヘッドＨの吸着面は、静止摩擦係数が小さいため、吸着した半導体チップ１００が加圧ヘッドＨの吸着面上で位置ずれを起こすことがある。従って、加圧ヘッドＨを駆動して半導体チップ１００を位置決めしても、半導体チップ１００の実際の位置は、あるべき位置から僅かにずれていることがある。これを踏まえ、以下の説明では、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図９の左側）に僅かにずれていると想定する。
【００５６】
次に、加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。このとき、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図９の左側）にずれていると、図９（ｂ）に示すように、最初に第１のバンプ１２０ａが第１の突起部２２６ａに接触する。第２のバンプ１２０ｂは、第２の突起部２２６ｂに接触していない。
【００５７】
第１のバンプ１２０ａが第１の突起部２２６ａに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。半導体チップ１００が回路基板２００に加圧されると、第１の突起部２２６ａから第１のバンプ１２０ａに、回路基板２００の実装表面に平行な第１の抗力Ｆ１ａが作用する。これにより、半導体チップ１００は、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、回路基板２００の第２の基板縁２１０ｂ側（図９の右側）に移動する。このとき、第１のバンプ１２０ａは、第１の突起部２２６ａ上を矢印Ａ方向に滑動しながら、回路基板２００の第２の基板縁２１０ｂ側に移動する。
【００５８】
そして、図１０（ｃ）に示すように、第２のバンプ１２０ｂが第２の突起部２２６ｂに接触すると、第２の突起部２２６ｂから第２のバンプ１２０ｂに、第１の抗力Ｆ１ａを相殺する第２の抗力Ｆ１ｂが作用して、半導体チップ１００の移動を停止させる。即ち、第２のバンプ１２０ｂが第２の規制面２２９ｂに突き当たることで、半導体チップ１００の移動が規制される。こうして、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の上面電極２２３ａ、２２３ｂの長手方向、即ち回路基板２００のＸ方向において、正確に位置決めされる。そして、第１、第２のバンプ１２０ａ、１２０ｂが、回路基板２００のＸ方向において、正確に位置決めされると、半導体チップ１００も同様に、回路基板のＸ方向において、正確に位置決めされる。
【００５９】
以上のように、半導体チップ１００が、回路基板２００のＸ方向において、正確に位置決めされると、図１１に示すように、第３、第４のバンプ１２０ｃ、１２０ｄも同様に、回路基板２００のＸ方向において、正確に位置決めされる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の上面電極２２３ｃ、２２３ｄの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第３、第４の上面電極２２３ｃ、２２３ｄの幅寸法が小さくなっても、第３、第４のバンプ１２０ｃ、１２０ｄを、第３、第４の上面電極２２３ｃ、２２３ｄに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第１、第２のバンプ１２０ａ、１２０ｂの中心軸Ｏａ、Ｏｂを第１、第２の規制面２２９ａ、２２９ｂの内側に配置するだけなので、位置決め作業が困難になることもない。
【００６０】
ここでは、半導体チップ１００が回路基板１００のＸ方向において、第１の基板縁２１０ａ側（図９の左側）に僅かにずれていることを想定していたが、半導体チップ１００が回路基板２００のＸ方向において、第２の基板縁２１０ｂ側に僅かにずれているときも同様である。
【００６１】
半導体チップ１００が回路基板２００のＸ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の突起部２２６ａ、２２６ｂの内側に塑性流動して、図１０（ｄ）に示すように、第１、第２の突起部２２６ａ、２２６ｂ及び第１、第２の搭載部２２７ａ、２２７ｂ上に接続される。このときも、第１、第２のバンプ１２０ａ、１２０ｂは、それぞれ第１、第２の突起部２２６ａ、２２６ｂの内側に掛止されている。即ち、第１、第２のバンプ１２０ａ、１２０ｂには、それぞれ第１、第２の抗力Ｆ１ａ、Ｆ２ｂが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＸ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の上面電極２２３ｃ、２２３ｄから脱落することもない。
【００６２】
これまで、第１、第２のバンプ１２０ａ、１２０ｂと、第１、第２の上面電極２２３ａ、２２３ｂとの連携に着目して説明してきたが、第３、第４のバンプ１２０ｃ、１２０ｄと、第３、第４の上面電極２２３ｃ、２２３ｄとの連携も同様である。
【００６３】
例えば、半導体チップ１００が回路基板２００のＹ方向において、第３の基板縁２１０ｃ側にずれていると、半導体チップ１００を回路基板２００に接近させる過程で、最初に第３のバンプ１２０ｃが第３の突起部２２６ｃに接触する。そして、半導体チップ１００の回路基板２００への加圧を開始すると、第３の突起部２２６ｃから第３のバンプ１２０ｃに、回路基板２００の実装表面に平行な第３の抗力Ｆ１ｃが作用する。これにより、半導体チップ１００は、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、回路基板２００の第４の基板縁２１０ｄ側に移動する。そして、第４のバンプ１２０ｄが第４の突起部２２６ｄに接触すると、第４の突起部２２６ｄから第４のバンプ１２０ｄに、第３の抗力Ｆ１ｃを相殺する第４の抗力Ｆ１ｄが作用して、半導体チップ１００の移動を停止させる。こうして、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の上面電極２２３ｃ、２２３ｄの長手方向、即ち回路基板２００のＹ方向において、正確に位置決めされる。そして、第３、第４のバンプ１２０ｃ、１２０ｄが、回路基板２００のＹ方向において、正確に位置決めされると、半導体チップ１００も同様に、回路基板２００のＹ方向において、正確に位置決めされる。
【００６４】
以上のように、半導体チップ１００が、回路基板２００のＹ方向において、正確に位置決めされると、図１１に示すように、半導体チップ１００の第１、第２のバンプ１２０ａ、１２０ｂも同様に、回路基板２００のＹ方向において、正確に位置決めされる。即ち、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の上面電極２２３ａ、２２３ｂの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第１、第２の上面電極２２３ａ、２２３ｂの幅寸法が小さくなっても、第１、第２のバンプ１２０ａ、１２０ｂを、第１、第２の上面電極２２３ａ、２２３ｂに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第３、第４のバンプ１２０ｃ、１２０ｄの中心軸Ｏｃ、Ｏｄを第３、第４の規制面２２９ｃ、２２９ｄの内側に配置するだけなので、位置決め作業が困難になることもない。
【００６５】
ここでは、半導体チップ１００が回路基板１００のＹ方向において、第３の基板縁２１０ｃ側に僅かにずれていることを想定していたが、半導体チップ１００が回路基板２００のＹ方向において、第４の基板縁２１０ｄ側に僅かにずれているときも同様である。
【００６６】
半導体チップ１００が回路基板２００のＹ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の突起部２２６ｃ、２２６ｄの内側に塑性流動して、第３、第４の突起部２２６ｃ、２２６ｄ及び第３、第４の搭載部２２７ｃ、２２７ｄ上に接続される。このときも、第３、第４のバンプ１２０ｃ、１２０ｄは、それぞれ第３、第４の突起部２２６ｃ、２２６ｄの内側に掛止されている。即ち、第３、第４のバンプ１２０ｃ、１２０ｄには、それぞれ第３、第４の抗力Ｆ１ｃ、Ｆ２ｄが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＹ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の上面電極２２３ａ、２２３ｂから脱落することもない。
【００６７】
尚、これまで、半導体チップ１００のＸ方向及びＹ方向の位置決めを、別個に説明してきたが、半導体チップ１００のＸ方向及びＹ方向の位置決めは、同時に進行するものである。
【００６８】
以上のように、本実施形態では、半導体チップ１００が回路基板２００のＸ方向又はＹ方向に僅かにずれていても、半導体チップ１００を回路基板２００に接近させる過程で、半導体チップ１００の位置が徐々に補正されて、半導体チップ１００が正確に位置決めされる。即ち、半導体チップ１００を回路基板２００に接近させると、第１〜第４のバンプ１２０ａ〜１２０ｄが自ら正しい位置に近づき、半導体チップ１００が正確に位置決めされるのである。しかも、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の規制面２２９ａ〜２２９ｄに掛止されているので、半導体チップ１００を回路基板２００に加圧する過程で、半導体チップ１００が位置ずれを起こすこともない。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極２２３ａ〜２２３ｄから脱落することもない。
【００６９】
本実施形態によれば、第１〜第４のパッド部２２５ａ〜２２５ｄ上に、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄを形成するだけで、半導体チップ１００を正確に位置決めすることができる。従って、回路基板２００に形成される第１〜第４の上面電極を拡幅化する必要がない。よって、半導体チップ１００の更なるファインピッチ化にも充分に対応することができる。
【００７０】
尚、本実施形態では、全ての第１の上面電極２２３ａが第１の突起部２２６ａを備えているが、本実施形態は、これに限定されない。例えば、第１の上面電極２２３ａの少なくとも１つが第１の突起部２２６ａを備えていれば良い。第２〜第４の上面電極２２３ｂ〜２２３ｄも同様である。
［変形例］
以下、図１２〜図１４を参照しながら、第１の実施形態の変形例を説明する。
【００７１】
図１２は、第１の実施形態の変形例にかかる半導体装置の断面図であって、図２に対応する断面を示している。図１３は、第１の実施形態の変形例にかかる回路基板２００の上面図である。図１４は、第１の実施形態の変形例にかかる回路基板２００の断面図であって、図１３のXIV−XIVにおける断面を示している。図１３に第１〜第４のバンプ１２０ａ〜１２０ｄを仮想線（二点鎖線）で示しているが、図面の明瞭化のために、それぞれ３つに限定している。
【００７２】
本変形例にかかる第１〜第４の上面電極５２３ａ〜５２３ｄは、それぞれ第１〜第４の突起部５２６ａ〜５２６ｄを備えている。第１〜第４の突起部５２６ａ〜５２６ｄは、第１〜第４のパッド部２２５ａ〜２２５ｄ上に配置されているが、第１の実施形態にかかる第１〜第４の突起部２２６ａ〜２２６ｄよりも、回路基板２００の内側に配置されている。
【００７３】
第１〜第４の突起部５２６ａ〜５２６ｄは、第１〜第４のパッド部２２５ａ〜２２５ｄ上に、それぞれ第１〜第４の搭載部５２７ａ〜５２７ｄと、第１〜第４の延在部５２８ａ〜５２８ｄと、を規定している。但し、第１〜第４の搭載部５２７ａ〜５２７ｄは、第１の実施形態にかかる第１〜第４の搭載部２２７ａ〜２２７ｄとは逆側、即ち第１〜第４の突起部５２６ａ〜５２６ｄを基準として、回路基板２００の外側に配置される。又、第１〜第４の延在部５２８ａ〜５２８ｄは、第１の実施形態にかかる第１〜第４の延在部２２８ａ〜２２８ｄとは逆側、即ち第１〜第４の突起部５２６ａ〜５２６ｄを基準として、回路基板２００の内側に配置されている。
【００７４】
第１〜第４の突起部５２６ａ〜５２６ｂは、回路基板２００の外側に指向する部分に、それぞれ第１〜第４の規制面５２９ａ〜５２９ｄを備えている。第１〜第４の規制面５２９ａ〜５２９ｄは、それぞれ第１〜第４の基板縁２１０ａ〜２１０ｄに平行に延び、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが回路基板２００の実装表面と平行に移動するのを規制する。即ち、第１〜第４の規制面５２９ａ〜５２９ｄは、第１〜第４の突起部５２６ａ〜５２６ｄに形成されているが、第１の実施形態にかかる第１〜第４の規制面２２９ａ〜２２９ｄとは逆側に位置している。
【００７５】
以上のような第１〜第４の突起部５２６ａ〜５２６ｄは、第１の規制面５２９ａと第２の規制面５２９ｂとの間隔が、第３の規制面５２９ｃと第４の規制面５２９ｄとの間隔に等しくなるように、配置されている。
【００７６】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の規制面５２９ａ〜５２９ｄを基準として、回路基板２００の内側から外側に跨るように配置され、第１〜第４の搭載部５２７ａ〜５２７ｄ及び第１〜第４の突起部５２６ａ〜５２６ｄの双方に接続される。
【００７７】
従って、第１の規制面５２９ａと第２の規制面５２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２よりも大きく、且つ、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２に、第１、第２のバンプ１２０ａ、１２０ｂの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。同様に、第３の規制面５２９ｃと第４の規制面５２９ｄとの間隔Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２よりも大きく、且つ、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２に、第３、第４のバンプ１２０ｃ、１２０ｄの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。
【００７８】
さらに、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれの中心軸Ｏａ〜Ｏｄが第１〜第４の規制面５２９ａ〜５２９ｄを基準として、回路基板２００の外側に位置するように配置される。
【００７９】
従って、第１の規制面５２９ａと第２の規制面５２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂの中心軸Ｏｂとの間隔Ｇ４よりも小さい。同様に、第３の規制面５２９ｃと及び第４の規制面５２９ｄの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃ及び第４のバンプ１２０ｄの中心軸Ｏｄの間隔Ｇ４よりも小さい。
【００８０】
本変形例のように、第１〜第４の突起部５２６ａ〜５２６ｄにおける、回路基板２００外側を指向する部位に、それぞれ第１〜第４の規制面５２９ａ〜５２９ｄを形成しても良い。本変形例を採用した場合、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の規制面５２９ａ〜５２９ｄを基準として、回路基板２００の外側に配置されるように、半導体チップ１００を位置決めして、半導体チップ１００を回路基板２００に加圧すれば、前述のように、半導体チップ１００を正確に位置決めすることができる。但し、第１〜第４の規制面５２９ａ〜５２９ｄは、第１の実施形態にかかる第１〜第４の規制面２２９ａ、２２９ｄとは逆向きに配置されているので、本変形例にかかる第１〜第４の抗力は、第１の実施形態にかかる第１〜第４の抗力とは逆向きに作用する。
［第２の実施形態］
以下、図１５〜図１９を参照しながら、第２の実施形態を説明する。尚、第１の実施形態と同じ構成については、同じ符号を付して、その説明を省略することとする。
［半導体装置の構成］
先ず、図１５を参照して、半導体装置の構成を説明する。
【００８１】
図１５は、第２の実施形態にかかる半導体装置の断面図であって、第４のバンプ１２０ｄが含まれる断面を示している。即ち、図１５は、図２とは異なる断面を示している。
【００８２】
図１５に示すように、第２の実施形態にかかる回路基板２００は、第１の実施形態とは異なる第１〜第４の上面電極６２３ａ〜６２３ｄを備える。
［回路基板の構成］
図１６は、第２の実施形態にかかる回路基板２００の上面図である。図１６に示すように、第２の実施形態にかかる第１〜第４の上部電極６２３ａ〜６２３ｄは、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄを備えている。図１６では、図面の明瞭化をはかるために、第１〜第４の突起部６２６ａ〜６２６ｄにハッチングを施している。
【００８３】
第１〜第４の突起部６２６ａ〜６２６ｄは、第１〜第４のパッド部６２５ａ〜６２５ｄ上に配置されているが、第１の実施形態にかかる第１〜第４のパッド部２２５ａ〜２２５ｄと異なり、第１〜第４のパッド部６２５ａ〜６２５ｄの長手方向に沿うように配置されている。
【００８４】
第１〜第４の突起部６２６ａ〜６２６ｄは、第１〜第４のパッド部６２５ａ〜６２５ｄ上に、それぞれ第１〜第４の搭載部６２７ａ〜６２７ｄを規定している。第１〜第４の突起部６２６ａ〜６２６ｄの幅寸法、即ち短手方向の寸法は、第１〜第４のパッド部６２５ａ〜６２５ｄの幅寸法、即ち短手方向の寸法の約半分に設定されている。
【００８５】
第１〜第４のパッド部６２６ａ〜６２５ｄ上における、第１〜第４の突起部６２６ａ〜６２６ｄの位置は、第１〜第４のパッド部６２６ａ〜６２６ｄごとに異なる。
【００８６】
例えば、第１の突起部６２６ａは、第１のパッド部６２５ａの第４の基板縁２１０ｄ側の端部に位置していて、第３の基板縁２１０ｃ側の部位に、第１の規制面６２９ａが形成されている。第２の突起部６２６ｂは、第２のパッド部６２５ｂの第３の基板縁２１０ｃ側の端部に位置していて、第４の基板縁２１０ｄ側の部位に、第２の規制面６２９ｂが形成されている。第３の突起部６２６ｃは、第３のパッド部６２５ｃの第２の基板縁２１０ｂ側の端部に位置していて、第１の基板縁２１０ａ側の部位に、第３の規制面６２９ｃが形成されている。第４の突起部６２６ｄは、第４のパッド部６２５ｄの第１の基板縁２１０ａ側の端部に位置していて、第２の基板縁２１０ｂ側の部位に、第４の規制面６２９ｄが形成されている。
【００８７】
第１〜第４の規制面６２９ａ〜６２９ｄは、それぞれ向きが異なるが、何れも半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが回路基板２００の実装表面と平行に移動するのを規制する。
【００８８】
以上のような第１、第２の上面電極６２３ａ、６２３ｂは、第１の規制面６２９ａが第２の規制面６２９ｂよりも第４の基板縁２１０ｄ側に位置するように配置されている。従って、本実施形態にかかる第１の上面電極６２３ａ及び第２の上面電極６２３ｂは、回路基板２００の第４の基板縁２１０ｄ（又は第３の基板縁２１０ｃ）から等距離に配置されているわけではない。又、第３、第４の上面電極６２３ｃ、６２３ｄは、第３の規制面６２９ｃが第４の規制面６２９ｄよりも第２の基板縁２１０ｂ側に位置するように配置されている。従って、第３の上面電極６２３ｃ及び第４の上面電極６２３ｄは、回路基板２００の第２の基板縁２１０ｂ（又は第１の基板縁２１０ａ）から等距離に配置されているわけではない。このように第１〜第４の上面電極６２３ａ〜６２３ｄを配置することにより、半導体チップ１００を回路基板２００に接近させたときに、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の規制面６２９ａ〜６２９ｄに接触することができるのである。
［半導体チップの位置決めプロセス］
次に、図１７、図１８を参照して、半導体チップ１００の位置決めプロセスを説明する。
【００８９】
図１７、図１８は、第２の実施形態にかかる半導体チップ１００の位置決めプロセスの説明図である。図１７、図１８中の符号１２０ａ〜１２０ｄは、第１〜第４のバンプ１２０ａ〜１２０ｄの外形ではなく、第１〜第４のバンプ１２０ａ〜１２０ｄの断面を示している。ここでは、第１〜第４の突起部６２６ａ〜６２６ｄの上面が含まれる平面で、第１〜第４のバンプ１２０ａ〜１２０ｄを切断している。
【００９０】
先ず、半導体チップ１００を吸着した加圧ヘッドＨを駆動して、図１７（ａ）に示すように、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、それぞれ第１〜第４の搭載部６２７ａ〜６２７ｄ上に配置されるように、半導体チップ１００を位置決めする。そして、加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。尚、半導体チップ１００及び加圧ヘッドＨは、図１７、図１８に示されていない。
【００９１】
このとき、半導体チップ１００が第４の基板縁２１０ｄ側（図１７の下側）にずれていると、図１７（ｂ）に示すように、最初に第１のバンプ１２０ａが第１の突起部６２６ａに接触する。第２〜第４のバンプ１２０ｂ〜１２０ｄは、第２〜第４の突起部６２６ｂ〜６２６ｄに接触していない。
【００９２】
そして、第１のバンプ１２０ａが第１の突起部６２６ａに接触したら、加圧ヘッドＨによる半導体チップ１００の回路基板２００への加圧を開始する。半導体チップ１００が回路基板２００に加圧されると、第１の突起部６２６ａから第１のバンプ１２０ａに、回路基板２００の実装表面と平行な第１の抗力Ｆ２ａが作用する。これにより、半導体チップ１００は、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、矢印Ｂ方向に移動する。
【００９３】
このとき、半導体チップ１００が回転をせずに移動すれば、第２〜第４のバンプ１２０ｂ〜１２０ｄは、図１８（ｃ）に示すように、それぞれ第２〜第４の突起部６２６ｂ〜６２６ｄに、ほとんど同時に接触する。
【００９４】
第２のバンプ１２０ｂが第２の突起部６２６ｂに接触すると、第２の突起部６２６ｂから第２のバンプ１２０ｂに、第１の抗力Ｆ２ａを相殺する第２の抗力Ｆ２ｂが作用して、半導体チップ１００の移動を停止させる。又、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の突起部６２６ｃ、６２６ｄに接触すると、第３、第４の突起部６２６ｃ、６２６ｄから第３、第４のバンプ１２０ｃ、１２０ｃに、それぞれ回路基板２００の実装表面と平行で、互いに相殺する第３、第４の抗力Ｆ２ｃ、Ｆ２ｄが作用する。第３、第４の抗力Ｆ２ｃ、Ｆ２ｄは、第１、第２の抗力Ｆ２ａ、Ｆ２ｂに起因する回転モーメントを相殺するので、半導体チップ１００が第１〜第４の抗力Ｆ２ａ〜Ｆ２ｄにより回転することはない。このように、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄに接触すると、第１〜第４のバンプ１２０ａ〜１２０ｄの移動及び回転が規制され、半導体チップ１００が静止する。こうして、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の上面電極６２３ａ〜６２３ｄに対して、正確に位置決めされる。そして、第１〜第４のバンプ１２０ａ〜１２０ｄが正確に位置決めされると、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【００９５】
これまで、半導体チップ１００が回転をせずに移動する場合を説明したが、加圧ヘッドＨの吸着力や静止摩擦係数によっては、半導体チップ１００が回転しながら移動することもある。例えば、図１７（ｂ）に示すように、第１の突起部６２６ａから第１のバンプ１２０ａに第１の抗力Ｆ２ａが作用すると、半導体チップ１００が時計方向に回転することがある。このような場合、第２のバンプ１２０ｂが第２の突起部６２６ｂに接触する前に、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の突起部６２６ｃ、６２６ｄに接触する。これにより、第３、第４の突起部６２６ｃ、６２６ｄから第３、第４のバンプ１２０ｃ、１２０ｄに、互いに相殺する第３、第４の抗力Ｆ２ｃ、Ｆ２ｄが作用して、半導体チップ１００の回転が止められる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の突起部６２６ｃ、６２６ｄに接触すると、第１の抗力Ｆ２ａに起因する回転モーメントを相殺するように、第３、第４の抗力Ｆ２ｃ、Ｆ２ｄが作用して、半導体チップ１００の回転が規制されるのである。そして、半導体チップ１００は、第１の抗力Ｆ２ａに起因して、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、矢印Ｂ方向に移動する。そして、第２のバンプ１２０ｂが第２の突起部６２６ｂに接触すると、第２の突起部６２６ｂから第２のバンプ１２０ｂに、第１の抗力Ｆ２ａを相殺する第２の抗力Ｆ２ｂが作用して、半導体チップ１００の移動を停止させる。このように、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の規制面６２９ａ〜６２９ｄに接触すると、半導体チップ１００の移動及び回転が規制され、半導体チップ１００が静止する。こうして、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の上面電極６２３ａ〜６２３ｄに対して、正確に位置決めされる。そして、第１〜第４のバンプ１２０ａ〜１２０ｄが位置決めされると、図１９に示すように、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【００９６】
従って、半導体チップ１００のファインピッチ化に付随して、第１〜第４の上面電極６２３ａ〜６２３ｄの幅寸法が小さくなっても、第１〜第４のバンプ１２０ａ〜１２０ｄを、第１〜第４の上面電極６２３ａ〜６２３ｄに対して、正確に位置決めすることができる。しかも、半導体チップ１００の加圧開始時に、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄを第１〜第４の搭載部６２７ａ〜６２７ｄ上に配置するだけなので、位置決め作業が困難になることもない。
【００９７】
半導体チップ１００が正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の突起部６２６ａ〜６２６ｄから第１〜第４の搭載部６２７ａ〜６２７ｄ側に塑性流動して、図１８（ｄ）に示すように、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄ及び第１〜第４の搭載部６２７ａ〜６２７ｄ上に接続される。このときも、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄに掛止されている。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄには、それぞれ第１〜第４の抗力Ｆ２ａ〜Ｆ２ｄが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＸ方向又はＹ方向において、位置ずれを起こすことがない。よって、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極６２３ａ〜６２３ｄから脱落することもない。
【００９８】
以上のように、本実施形態では、半導体チップ１００が回路基板２００に対して僅かにずれていても、半導体チップ１００を回路基板２００に接近させる過程で、第１〜第４のバンプ１２０ａ〜１２０ｄの位置が徐々に補正されて、半導体チップ１００が正確に位置決めされる。即ち、半導体チップ１００を回路基板２００に接近させると、第１〜第４のバンプ１２０ａ〜１２０ｄが自ら正しい位置に近づき、半導体チップ１００が正確に位置決めされるのである。しかも、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の規制面６２９ａ〜６２９ｄに掛止されているので、半導体チップ１００を回路基板２００に加圧する過程で、半導体チップ１００が位置ずれを起こすこともない。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極６２３ａ〜６２３ｄから脱落することもない。
【００９９】
本実施形態によれば、第１〜第４のパッド部６２５ａ〜６２５ｄ上に、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄを形成するだけで、半導体チップ１００を正確に位置決めすることができる。従って、回路基板２００に形成される第１〜第４の上面電極を拡幅化する必要がない。よって、半導体チップ１００の更なるファインピッチ化にも充分に対応することができる。
【０１００】
尚、本実施形態では、全ての第１の上面電極６２３ａが第１の突起部６２６ａを備えている。しかし、本実施形態は、これに限定されない。例えば、第１の上面電極６２３ａの少なくとも１つが第１の突起部６２６ａを備えていれば良い。第２〜第４の上面電極６２３ｂ〜６２３ｄも同様である。
【０１０１】
又、本実施形態において、第１の上面電極６２３ａは、第２の上面電極６２３ｂよりも、第４の基板縁２１０ｄ側に配置されている。しかし、本実施形態は、これに限定されるものではない。即ち、第１の規制面６２９ａが第２の規制面６２９ｂよりも第４の基板縁２１０ｄ側に位置するのであれば、第１、第２の上面電極６２３ａ、６２３ｂの配置や形状は特に限定されない。例えば、第１、第２の上面電極６２３ａ、６２３ｂを第４の基板縁２１０ｄから等距離に配置すると共に、第１、第２の突起部６２６ａ、６２６ｂの幅寸法意を第１、第２のパッド部６２５ａ、６２５ｂの幅寸法の半分未満に設定しても良い。このようにしても、第１の規制面６２９ａを第２の規制面６２９ｂよりも第４の基板縁２１０ｄ側に配置することができる。第３、第４の上面電極６２３ｃ、６２３ｄも同様である。
［変形例１］
以下、図２０を参照しながら、第２の実施形態の変形例１を説明する。
【０１０２】
図２０は、第２の実施形態の変形例１にかかる半導体チップ１００の位置決めの説明図である。
【０１０３】
本変形例にかかる回路基板２００は、半導体チップ１００が第３、第４のバンプ１２０ｃ、１２０ｄを備えていないことを想定して、図２０に示すように、第１、第２のバンプ１２０ａ、１２０ｂに対応する第１、第２の上面電極７２３ａ、７２３ｂだけを備えている。第１、第２の上面電極７２３ａ、７２３ｂは、何れも、第１、第２のパッド部７２５ａ、７２５ｂ上における、第１、第２の突起部７２６ａ〜７２６ｂの位置により、第１のタイプＴ１と第２のタイプＴ２とに分類される。図２０では、図面の明瞭化をはかるために、第１、第２の突起部７２６ａ、７２６ｂにハッチングを施している。
【０１０４】
第１のタイプＴ１に含まれる第１の上面電極７２３ａ及び第２のタイプＴ２に含まれる第１の上面電極７２３ａは、個数及びピッチ間隔が等しい。同様に、第１のタイプＴ１に含まれる第２の上面電極７２３ｂ及び第２のタイプＴ２に含まれる第２の上面電極７２３ｂは、個数及びピッチ間隔が等しい。
【０１０５】
第１のタイプＴ１は、第１、第２のパッド部７２５ａ、７２５ｂの第３の基板縁２１０ｃ側の端部に、それぞれ第１、第２の突起部７２６ａ、７２６ｂを備え、第１、第２の突起部７２６ａ、７２６ｂの第４の基板縁２１０ｄ側に指向する部位に、第１、第２の規制面７２９ａ、７２９ｂが形成されている。そして、第１のタイプＴ１にかかる第１、第２の突起部７２６ａ、７２６ｂは、第１、第２のパッド部７２５ａ、７２５ｂ上の、第４の基板縁２１０ｄ側の位置に、それぞれ第１、第２の搭載部７２７ａ、７２７ｂを規定している。
【０１０６】
第２のタイプＴ２は、第１、第２のパッド部７２５ａ、７２５ｂの第４の基板縁２１０ｄ側の端部に、それぞれ第１、第２の突起部７２６ａ、７２６ｂを備え、第１、第２の突起部７２６ａ、７２６ｂの第３の基板縁２１０ｃ側に指向する部位に、第１、第２の規制面７２９ａ、７２９ｂが形成されている。そして、第２のタイプＴ２にかかる第１、第２の突起部７２６ａ、７２６ｂは、第１、第２のパッド部７２５ａ、７２５ｂ上の、第３の基板縁２１０ｃ側の位置に、それぞれ第１、第２の搭載部７２７ａ、７２７ｂを規定している。
【０１０７】
即ち、第１の規制面７２９ａの向きは、第１のタイプＴ１と第２のタイプＴ２とで逆転している。同様に、第２の規制面７２９ｂの向きは、第１のタイプＴ１と第２のタイプＴ２とで逆転している。又、第１の搭載部７２７ａの位置は、第１のタイプＴ１と第２のタイプＴ２とで逆転している。同様に、第２の搭載部７２７ｂの位置は、第１のタイプＴ１と第２のタイプＴ２とで逆転している。
【０１０８】
以上のような第１、第２の上面電極７２３ａ、７２３ｂは、第１のタイプＴ１と第２のタイプＴ２との境界部分に、それぞれのピッチ間隔よりも大きい隙間、即ち上面電極が形成されていない区間Ｒａ、Ｒｂが配置されている。このように第１、第２の上面電極７２３ａ、７２３ｂを配置することにより、半導体チップ１００を回路基板２００に接近させたときに、第１、第２のバンプ１２０ａ、１２０ｂの中心軸Ｏａ、Ｏｂが、それぞれ第１、第２の搭載部７２７ａ、７２７ｂ上に配置され、且つ、第１、第２のバンプ１２０ａ、１２０ｂが、それぞれ第１の規制面７２９ａ、７２９ｂに接触することができるのである。
【０１０９】
本変形例を採用した場合、第１、第２のバンプ１２０ａ、１２０ｂの中心軸Ｏａ、Ｏｂが、それぞれ回路基板２００の第１、第２の搭載部７２７ａ、７２７ｂ上に配置されるように、半導体チップ１００を位置決めして、半導体チップ１００を回路基板２００に加圧すれば、前述のように、半導体チップ１００を正確に位置決めすることができる。
【０１１０】
但し、本変形例にかかる第１、第２の上面電極７２３ａ、７２３ｂは、第２の実施形態と異なるので、半導体チップ１００を回路基板２００に加圧する際に、第１、第２のバンプ１２０ａ、１２０ｂに作用する抗力は、第２の実施形態にかかる第１の抗力Ｆ２ａ、Ｆ２ｂと異なる。
【０１１１】
例えば、半導体チップ１００を回路基板２００に加圧する際、第１のタイプＴ１では、第１の上面電極７２３ａの第１の突起部７２６ａから第１のバンプ１２０ａに、回路基板２００の実装表面と平行な第１の抗力Ｆｔ１ａが作用する。又、第２の上面電極７２３ｂの第２の突起部７２６ｂから第２のバンプ１２０ｂに、回路基板２００の実装表面と平行な第３の抗力Ｆｔ１ｂが作用する。そして、第２のタイプＴ２では、第１の上面電極７２３ａの第１の突起部７２６ａから第１のバンプ１２０ａに、第１の抗力Ｆｔ１ａを相殺する第２の抗力Ｆｔ２ａが作用する。又、第２の上面電極７２３ｂの第２の突起部７２６ｂから第２のバンプ１２０ｂに、第３の抗力Ｆｔ１ｂを相殺する第４の抗力Ｆｔ２ｂが作用する。
【０１１２】
尚、本変形例は、半導体チップ１００が第３、第４のバンプ１２０ｃ、１２０ｄを備えていないことを想定しているが、これに限定されるものではない。例えば、半導体チップ１００が第１〜第４のバンプ１２０ａ〜１２０ｄを備えていても良い。その場合、第３、第４のバンプ１２０ｃ、１２０ｄを接続するための第３、第４の上面電極（図示しない）の形態は、特に限定されるものではない。しかし、本変形例にかかる第１、第２の上面電極７２３ａ、７２３ｂに対応する上面電極（図示しない）を、回路基板２００の第３、第４の基板縁２１０ｃ、２１０ｄに沿うように配置して、これらを第３、第４の上面電極としても良い。
［変形例２］
以下、図２１を参照しながら、第２の実施形態の変形例２を説明する。
【０１１３】
図２１は、第２の実施形態の変形例２にかかる半導体チップ１００の位置決めの説明図である。
【０１１４】
図２１に示すように、本変形例にかかる第２の上面電極７２３ｂは、第１、第２のタイプＴ１、Ｔ２の配置が第１の実施形態と反転している。本変形例のように、第１、第２のタイプＴ１、Ｔ２の配置が反転していても、変形例１と同様に、半導体チップ１００を正確に位置決めすることができる。但し、第１、第２のタイプＴ１、Ｔ２の配置の反転に付随して、第１のタイプＴ１と第２のタイプＴ２との境界部分に形成された、第２の上面電極７２３ｂが形成されていない区間Ｒｂは、第２の上面電極７２３ｂのピッチ間隔よりも小さくなる。
【０１１５】
尚、本変形例では、第２の上面電極７２３ｂにつき、第１、第２のタイプＴ１、Ｔ２の配置を変形例１から反転させているが、これに限定されるものではなく、第１、第２の上面電極７２３ａ、７２３ｂの何れか、もしくは双方につき、第１、第２のタイプＴ１、Ｔ２の配置を変形例１から反転させても良い。
［第３の実施形態］
以下、図２２〜図２８を参照しながら、第３の実施形態を説明する。尚、第１、第２の実施形態と同じ構成については、同じ符号を付して、その説明を省略することとする。
［半導体装置の構成］
先ず、図２２〜図２４を参照して、半導体装置の構成を説明する。
【０１１６】
図２２は、第３の実施形態にかかる半導体装置の断面図であって、図２に対応する断面を示している。図２２に示すように、第３の実施形態にかかる回路基板２００は、第１の実施形態とは異なる第１〜第４の上面電極８２３ａ〜８２３ｄを備える。さらに、第３の実施形態にかかる回路基板２００は、変形吸収膜８２１を備える。
［回路基板の構成］
図２３は、第３の実施形態にかかる回路基板２００の上面図である。図２４は、第３の実施形態にかかる回路基板２００の断面図であって、図２３のIIXIV−IIXIVにおける断面を示している。
【０１１７】
図２３又は図２４に示すように、第３の実施形態にかかる回路基板２００は、第１の実施形態にかかる第１〜第４のパッド部２２５ａ〜２２５ｄを備えているが、第１〜第４の突起部２２６ａ〜２２６ｄを備えていない。そして、第１の実施形態にかかる第１〜第４のパッド部２２５ａ〜２２５ｄを、それぞれ第１〜第４の内部配線パターン２２５ａ〜２２５ｄとして用いている。
【０１１８】
さらに、第３の実施形態にかかる回路基板２００は、第１〜第４の内部配線パターン２２５ａ〜２２５ｄ及び上面絶縁膜２２２を被覆する変形吸収膜８２１を備えている。変形吸収膜８２１の材料としては、第１〜第４の内部配線パターン２２５ａ〜２２５ｄ及び上面絶縁膜２２２よりも剛性が低い材料、例えばエポキシ樹脂やフェノール樹脂が用いられる。変形吸収膜８２１の膜厚は、例えば約２０μｍ〜４０μｍである。
【０１１９】
変形吸収膜８２１は、第１〜第４の内部配線パターン２２５ａ〜２２５ｄ及び上面絶縁膜２２２上に形成され、第１〜第４の内部配線パターン２２５ａ〜２２５ｄに対応する位置には、それぞれ第１〜第４のポスト部８２２ａ〜８２２ｄが埋め込まれている。第１〜第４のポスト部８２２ａ〜８２２ｄは、第１〜第４の内部配線パターン２２５ａ〜２２５ｄの幅方向全体に形成され、それぞれ第１〜第４の内部配線パターン２２５ａ〜２２５ｄに電気的に接続されている。第１〜第４のポスト部８２２ａ〜８２２ｄの材料としては、変形吸収膜８２１よりも剛性が高い導電性材料、例えばＣｕなどの金属が用いられる。第１〜第４のポスト部８２２ａ〜８２２ｄの膜厚は、変形吸収膜８２１の膜厚と同等である。
【０１２０】
第３の実施形態にかかる第１〜第４の上面電極８２３ａ〜８２３ｄは、第１〜第４の内部配線パターン２２５ａ〜２２５ｄに対応するように配列され、それぞれ第１〜第４の固定部８２４ａ〜８２４ｄと、第１〜第４の可撓梁部８２５ａ〜８２５ｄと、を備える。
【０１２１】
第１〜第４の固定部８２４ａ〜８２４ｄは、それぞれ第１〜第４のポスト部８２２ａ〜８２２ｄ上に配置され、第１〜第４のポスト部８２２ａ〜８２２ｄに電気的に接続されている。第１〜第４の可撓梁部８２５ａ〜８２５ｄは、それぞれ変形吸収膜８２１上に配置され、半導体チップ１００の第１〜第４のポスト部８２２ａ〜８２２ｄから離間するにつれて、コア材２１０に接近するように撓んでいる。
【０１２２】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄに接続される。従って、第１のポスト部８２２ａと第２のポスト部８２２ｂとの間隔Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂのＯｂとの間隔Ｇ４よりも大きくなるように設定される。より好ましくは、第１のポスト部８２２ａと第２のポスト部８２２ｂとの間隔Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２に、第１、第２のバンプ１２０ａ、１２０ｂの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも大きくなるように設定される。これを採用すれば、第１、第２のバンプ１２０ａ、１２０ｂの全体を、第１、第２の可撓梁部８２５ａ、８２５ｂに接続することができる。即ち、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の固定部８２４ａ、８２４ｂに接続されないように、半導体チップ１００を位置決めすることができる。同様に、第３のポスト部８２２ｃと第４のポスト部８２２ｄとの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃと第４のバンプ１２０ｄの中心軸Ｏｄとの間隔Ｇ４よりも大きくなるように設定される。より好ましくは、第３のポスト部８２２ｃと第４のポスト部８２２ｄとの間隔Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２に、第３、第４のバンプ１２０ｃ、１２０ｄの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも大きくなるように設定される。これを採用すれば、第３、第４のバンプ１２０ｃ、１２０ｄの全体を、第３、第４の可撓梁部８２５ｃ、８２５ｄに接続することができる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の固定部８２４ｃ、８２４ｄに接続されないように、半導体チップ１００を位置決めすることができる。
［回路基板の製造方法］
次に、図２５を参照して、回路基板の製造方法を説明する。
【０１２３】
図２５は、第３の実施形態にかかる回路基板２００の製造方法の説明図である。
【０１２４】
先ず、図２５（ａ）に示すように、所謂ガラスエポキシ基板２００ａを用意する。ガラスエポキシ基板２００ａは、第１の実施形態にかかる回路基板２００から第１〜第４の突起部２２６ａ〜２２６ｄを除き、本実施形態にかかる第１〜第４の内部配線パターン２２５ａ〜２２５ｄとして利用する第１〜第４のパッド部２２５ａ〜２２５ｄを残したものである。
【０１２５】
次に、図２５（ｂ）に示すように、ガラスエポキシ基板２００ａの上面に、変形吸収膜８２１を成膜する。変形吸収膜８２１の成膜方法としては、例えばスクリーン印刷法やスピンコート法を用いても良い。変形吸収膜８２１の膜厚は、例えば２０ｍｍ〜４０ｍｍとする。そして、変形吸収膜８２１における、第１〜第４の内部配線パターン２２５ａ〜２２５ｄに対応する位置に、それぞれ開口８２１ａを形成する。開口８２１ａの形成方法としては、例えばレーザ加工やエッチング法が用いられる。レーザ加工を採用する場合、第１〜第４の内部配線パターン２２５ａ〜２２５ｄを加工停止面としても良い。エッチング法を採用する場合、変形吸収膜８２１の材料に応じたエッチャントを用いれば良い。例えば、変形吸収膜８２１の材料がエポキシ樹脂であれば、エッチャントとして、例えば濃硫酸、クロム酸、アルカリ過マンガン酸塩などを用いても良い。尚、変形吸収膜８２１を成膜した後に、変形吸収膜８２１の表面を平坦化するために、例えばＣＭＰ（Chemical Mechanical Polishing）を実施しても良い。
【０１２６】
次に、図２５（ｃ）に示すように、変形吸収膜８２１上に、例えばＣｕなどのシード層（図示しない）を形成して、当該シード層を給田層として、電解メッキにより、例えばＣｕなどの金属膜（図示しない）を形成する。このとき、変形吸収膜８２１に形成された開口８２１ａ内に金属膜が埋め込まれ、第１〜第４のポスト部８２２ａ〜８２２ｄとなる。そして、例えばＣＭＰ（Chemical Mechanical Polishing）により、金属膜の不要な部分を除去して、該金属膜の表面を平坦化する。そして、金属膜上にレジストパターン（図示しない）を形成し、当該レジストパターンをマスクとして、金属膜をエッチングすることにより、第１〜第４の上面電極８２３ａ〜８２３ｄを形成する。
【０１２７】
以上で、第３の実施形態にかかる回路基板２００が完成する。このように、通常の半導体装置に使用されるガラスエポキシ基板に、成膜及びエッチングを実施するだけで、簡単に回路基板２００を製造することができる。
［半導体装置の製造方法］
次に、図２６、図２７を参照して、半導体装置の製造方法を説明する。
【０１２８】
図２６、図２７は、第３の実施形態にかかる半導体装置の製造方法の説明図である。
【０１２９】
先ず、図２６（ａ）に示すように、回路基板２００の上面に、例えばディスペンス法により、エポキシ系樹脂Ｌを供給する。エポキシ系樹脂Ｌとしては、例えばエポキシ樹脂にシリカなどのフィラーを添加したものである。
【０１３０】
次に、図２６（ｂ）に示すように、加圧ヘッドＨの下面に、半導体チップ１００を吸着して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄ上に配置されるように、半導体チップ１００を位置決めする。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ、チップ本体１１０から離間するにつれて縮径する円錐状に形成されている。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ尖鋭な先端部を備えている。
【０１３１】
次に、図２７（ｃ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。これにより、回路基板２００上に供給されたエポキシ系樹脂Ｌが半導体チップ１００により押し広げられて、半導体チップ１００及び回路基板２００の隙間が充填される。
【０１３２】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。すると、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、それぞれ第１〜第４のバンプ１２０ａ〜１２０ｄに押圧されて、コア材２１０に接近するように湾曲する。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄは、後述する位置決めプロセスを経て、第１〜第４の上面電極８２３ａ〜８２３ｄに対して、正確に位置決めされる。第１〜第４のバンプ１２０ａ〜１２０ｄが正確に位置決めされると、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【０１３３】
そして、さらに半導体チップ１００を加圧して、第１〜第４のバンプ１２０ａ〜１２０ｄを、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄに接続する。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の可撓梁部８２３ａ〜８２３ｄの形状に応じて変形する。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄの尖鋭な先端部が平坦化される。
【０１３４】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄに接続されたら、半導体チップ１００を回路基板２００に加圧したまま、加圧ヘッドＨに設けられたヒータ（図示しない）で半導体チップ１００を加熱して、半導体チップ１００及び回路基板２００の隙間に存在するエポキシ系樹脂Ｌを凝固させる。これにより、エポキシ系樹脂Ｌが収縮して、半導体チップ１００及び回路基板２００が接合される。このように、半導体チップ１００を回路基板２００に加圧しながら、半導体チップ１００を回路基板２００に接合するので、完成後の半導体装置においても、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、コア材２１０側に湾曲している。
【０１３５】
次に、図２７（ｄ）に示すように、回路基板２００の下面電極２３３に、それぞれ半田ボール４００を取り付ける。以上で、第３の実施形態にかかる半導体装置が完成する。
［半導体チップの位置決めプロセス］
次に、図２８を参照して、半導体チップ１００の位置決めプロセスを説明する。
【０１３６】
図２８は、第３の実施形態にかかる半導体チップ１００の位置決めプロセスの説明図であって、第１、第２のバンプ１２０ａ、１２０ｂと第１、第２の上面電極８２３ａ、８２３ｂとの連携の様子を示している。
【０１３７】
先ず、図２８（ａ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨ（図示しない）を駆動して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の可撓梁部８２５ａ〜８２５ｄ上に配置されるように、半導体チップ１００を位置決めする。
【０１３８】
次に、加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。そして、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。すると、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、それぞれ回路基板２００の内側に進むにつれてコア材２１０に接近するように湾曲する。これにより、図２８（ｂ）に示すように、第１〜第４の可撓梁部８２５ａ〜８２５ｄから第１〜第４のバンプ１２０ａ〜１２０ｄに、それぞれ第１〜第４の抗力Ｆ３ａ〜Ｆ３ｄが作用する。このとき、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図２８の左側）にずれていると、第１のポスト部８２２ａと第１のバンプ１２０ａのとの距離は、第２のポスト部８２２ｂと第２のバンプ１２０ｂとの距離よりも小さくなる。即ち、第１のバンプ１２０ａは、第１のポスト部８２２ａに近い位置で第１の可撓梁部８２５ａに接触するが、第２のバンプ１２０ｂは、第２のポスト８２２ｂに遠い位置で第２の可撓梁部８２５ｂに接触する。従って、第１、第２のバンプ１２０ａ、１２０ｂの降下量が同じであるにも関わらず、第１の可撓梁部８２５ａは、第２の可撓梁部８２５ｂよりも大きく撓むことになる。このため、第１の可撓梁部８２５ａの上面部分は、第２の可撓梁部８２５ｂの上面部分よりも急峻な角度で傾斜する。従って、第１の可撓梁部８２５ａから第１のバンプ１２０ａに作用する第１の抗力Ｆ３ａは、第２の可撓梁部８２５ｂから第２のバンプ１２０ｂに作用する第２の抗力Ｆ３ｂよりも大きくなる。このため、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の抗力Ｆ３ａ、Ｆ３ｂの合力により、第１、第２の可撓梁部８２５ａ、８２５ｂ上を滑動しながら、第２の基板縁２１０ｂ側（図２８の右側）に移動する。
【０１３９】
第１、第２のバンプ１２０ａ、１２０ｂが第２の基板縁２１０ｂ側に移動すると、第１、第２の可撓梁部８２５ａ、８２５ｂの撓みは、徐々に均一化されていく。そして、図２８（ｃ）に示すように、第１のバンプ１２０ａから第１のポスト部８２２ａまでの距離が、第２のバンプ１２０ｂから第２のポスト部８２２ｂまでの距離に等しくなると、第１、第２の可撓梁部８２５ａ、８２５ｂの撓みが同等になる。すると、第１、第２のバンプ１２０ａ、１２０ｂに作用していた第１、第２の抗力Ｆ３ａ、Ｆ３ｂが釣り合い、即ち互いに相殺して、半導体チップ１００の移動が停止する。こうして、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の可撓梁部８２５ａ、８２５ｂの長手方向、即ち回路基板２００のＸ方向において、正確に位置決めされる。そして、第１、第２のバンプ１２０ａ、１２０ｂが、回路基板２００のＸ方向において、正確に位置決めされると、半導体チップ１００も同様に、回路基板２００のＸ方向において、正確に位置決めされる。
【０１４０】
以上のように、半導体チップ１００が回路基板２００のＸ方向において、正確に位置決めされると、第１の実施形態と同様に、第３、第４のバンプ１２０ｃ、１２０ｄも、回路基板２００のＸ方向において、正確に位置決めされる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の上面電極８２３ｃ、８２３ｄの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第３、第４の上面電極８２３ｃ、８２３ｄの幅寸法が小さくなっても、第３、第４のバンプ１２０ｃ、１２０ｄを、第３、第４の上面電極８２３ａ、８２３ｂに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第１、第２のバンプ１２０ａ、１２０ｂを第１、第２の可撓梁部８２５ａ、８２５ｂ上に配置するだけなので、位置決め作業が困難になることもない。
【０１４１】
これまで、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図２８の左側）にずれていることを想定していたが、半導体チップ１００が回路基板２００のＸ方向において、第２の基板縁２１０ｂ側（図２８の右側）に僅かにずれているときも同様である。
【０１４２】
半導体チップ１００が回路基板２００のＸ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第１、第２のバンプ１２０ａ、１２０ｂは、尖鋭な先端部が平坦化され、第１、第２の可撓梁部８２５ａ、８２５ｂに接続される。このときも、第１、第２のバンプ１２０ａ、１２０ｂは、それぞれ第１、第２の可撓梁部８２５ａ、８２５ｂの、傾斜した上面部分に掛止されている。即ち、第１、第２のバンプ１２０ａ、１２０ｂには、それぞれ第１、第２の抗力Ｆ３ａ、Ｆ３ｂが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＸ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の可撓梁部８２５ｃ、８２５ｄから脱落することもない。
【０１４３】
これまで、第１、第２のバンプ１２０ａ、１２０ｂと第１、第２の上面電極８２３ａ、８２３ｂとの連携に着目して説明してきたが、第３、第４のバンプ１２０ｃ、１２０ｄと第３、第４の上面電極８２３ｃ、８２３ｄとの連携も同様である。
【０１４４】
例えば、半導体チップ１００が回路基板２００のＹ方向において、第３の基板縁２１０ｃ側にずれていると、第３の可撓梁部８２５ｃから第３のバンプ１２０ｃに作用する第３の抗力Ｆ３ｃは、第４の可撓梁部８２５ｄから第４のバンプ１２０ｄに作用する第４の抗力Ｆ３ｄよりも大きくなる。このため、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の抗力Ｆ３ｃ、Ｆ３ｄの合力により、第３、第４の可撓梁部８２５ｃ、８２５ｄ上を滑動しながら、第４の基板縁２１０ｄ側に移動する。
【０１４５】
第３、第４のバンプ１２０ｃ、１２０ｄが第４の基板縁２１０ｄ側に移動すると、第３、第４の可撓梁部８２５ｃ、８２５ｄの撓みは、徐々に均一化されていく。そして、第３のバンプ１２０ｃから第３のポスト部８２２ｃまでの距離が、第４のバンプ１２０ｄから第４のポスト部８２２ｄまでの距離に等しくなると、第３、第４の可撓梁部８２５ｃ、８２５ｄの撓みが同等になる。すると、第３、第４のバンプ１２０ｃ、１２０ｄに作用していた第３、第４の抗力Ｆ３ｃ、Ｆ３ｄが釣り合い、即ち互いに相殺して、半導体チップ１００の移動が停止する。こうして、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の可撓梁部８２５ｃ、８２５ｄの長手方向、即ち回路基板２００のＹ方向において、正確に位置決めされる。そして、第３、第４のバンプ１２０ｃ、１２０ｄが、回路基板２００のＹ方向において、位置決めされると、半導体チップ１００も同様に、回路基板２００のＹ方向において、正確に位置決めされる。
【０１４６】
以上のように、半導体チップ１００が回路基板２００のＹ方向において、正確に位置決めされると、第１の実施形態と同様に、第１、第２のバンプ１２０ａ、１２０ｂも、回路基板２００のＹ方向において、正確に位置決めされる。即ち、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の上面電極８２３ａ、８２３ｂの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第１、第２の上面電極８２３ａ、８２３ｂの幅寸法が小さくなっても、第１、第２のバンプ１２０ａ、１２０ｂを、第１、第２の上面電極８２３ａ、８２３ｂに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第３、第４のバンプ１２０ｃ、１２０ｄを、第３、第４の可撓梁部８２５ｃ、８２５ｄ上に配置するだけなので、位置決め作業が困難になることもない。
【０１４７】
これまで、半導体チップ１００が回路基板２００のＹ方向において、第３の基板縁２１０ｃ側にずれていることを想定していたが、半導体チップ１００が回路基板２００のＹ方向において、第４の基板縁２１０ｄ側に僅かにずれているときも同様である。
【０１４８】
半導体チップ１００が回路基板２００のＹ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第３、第４のバンプ１２０ｃ、１２０ｄは、尖鋭な先端部が平坦化され、第３、第４の可撓梁部８２５ｃ、８２５ｄに接続される。このときも、第３、第４のバンプ１２０ｃ、１２０ｄは、それぞれ第３、第４の可撓梁部８２５ｃ、８２５ｄの、傾斜した上面部分に掛止されている。即ち、第３、第４のバンプ１２０ｃ、１２０ｄには、それぞれ第３、第４の抗力Ｆ３ｃ、Ｆ３ｄが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＹ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の可撓梁部８２５ａ、８２５ｂから脱落することもない。
【０１４９】
尚、ここでは、半導体チップ１００のＸ方向及びＹ方向の位置決めを、別個に説明してきたが、半導体チップ１００のＸ方向及びＹ方向の位置決めは、同時に進行するものである。
【０１５０】
以上のように、本実施形態では、半導体チップ１００が回路基板２００のＸ方向又はＹ方向に僅かにずれていても、半導体チップ１００を回路基板２００に接近させる過程で、半導体チップ１００の位置が徐々に補正されて、半導体チップ１００が正確に位置決めされる。即ち、半導体チップ１００を回路基板２００に接近させると、第１〜第４のバンプ１２０ａ〜１２０ｄが自ら正しい位置に近づき、半導体チップ１００が正確に位置決めされるのである。しかも、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄの、傾斜した上面部分に掛止されているので、半導体チップ１００を回路基板２００に加圧する過程で、半導体チップ１００が位置ずれを起こすこともない。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄから脱落することもない。
【０１５１】
本実施形態によれば、第１〜第４の上面電極８２３ａ〜８２３ｄに、第１〜第４のポスト部８２２ａ〜８２２ｄ上に配置される第１〜第４の固定部８２４ａ〜８２４ｄと、変形吸収膜８２１上に配置される第１〜第４の可撓梁部８２５ａ〜８２５ｄと、を備えるだけで、半導体チップ１００を正確に位置決めすることができる。従って、回路基板２００に形成される第１〜第４の上面電極８２３ａ〜８２３ｄを拡幅化する必要がない。よって、半導体チップ１００の更なるファインピッチ化にも充分に対応することができる。
【０１５２】
尚、本実施形態では、変形吸収膜８２１の材料として、第１〜第４のポスト部８２２ａ〜８２２ｄよりも剛性が低いものを用いているが、半導体チップ１００を回路基板２００に実装するときに、第１〜第４のポスト部８２２ａ〜８２２ｄよりも剛性が低ければ良い。例えば、変形吸収膜８２１の材料として、熱可塑性樹脂を用いれば、半導体チップ１００を加熱したときに、熱硬化性樹脂が軟化するため、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、より撓みやすい。しかも、半導体チップ１００の加熱後、変形吸収膜８２１の温度が低下すると、変形吸収膜８２１が自然に硬化するので、半導体装置の完成後でも、回路基板２００に所望の強度を持たせることができる。但し、半導体装置の運用時の発熱により、変形吸収膜８２１が軟化、流動化しないように、材料を選択する必要がある。又、変形吸収膜８２１の材料として、Ｂステージ樹脂を用いれば、半導体チップ１００を加熱したときに、変形吸収膜８２１がＢステージに遷移して軟化するため、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、より撓みやすい。しかも、半導体チップ１００を、さらに加熱すれば、変形吸収膜８２１がＣステージに移行して自然に硬化するので、半導体装置の完成後でも、回路基板２００に所望の強度を持たせることができる。但し、半導体チップ１００の加熱温度と、変形吸収膜８２１がＢステージに遷移する温度、即ちＢステージ温度とが対応するように、材料を選択する必要がある。
［変形例］
以下、図２９、図３０を参照しながら、第３の実施形態の変形例を説明する。
【０１５３】
図２９は、第３の実施形態の変形例にかかる半導体装置の断面図であって、図２２に対応する断面を示している。図３０は、第３の実施形態の変形例にかかる回路基板２００の断面図であって、図２４に対応する断面を示している。
【０１５４】
本変形例にかかる第１〜第４の上面電極９２３ａ〜９２３ｄは、第１〜第４のポスト部９２２ａ〜９２２ｄを基点として、第３の実施形態とは逆側、即ち回路基板２００の外側に延びている。即ち、第１〜第４の上面電極９２３ａ〜９２３ｄは、第１〜第４のポスト部９２２ａ〜９２２ｄ上に配置される第１〜第４の固定部９２４ａ〜９２４ｄと、変形吸収膜８２１上に配置され、第１〜第４の固定部９２４ａ〜９２４ｄから回路基板２００の外側に延びる第１〜第４の可撓梁部９２５ａ〜９２５ｄと、を備える。
【０１５５】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の可撓梁部９２５ａ〜９２５ｄ上に搭載される。従って、第１のポスト部９２２ａの外側の側面から第２のポスト部９２２ｂの外側の側面までの距離Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂの中心軸Ｏｂとの間隔Ｇ４よりも小さくなるように設定される。より好ましくは、第１のポスト部９２２ａの外側の表面から第２のポスト部９２２ｂの外側の表面までの距離Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２よりも小さくなるように設定される。これを採用すれば、第１、第２のバンプ１２０ａ、１２０ｂの全体を、第１、第２の可撓梁部９２５ａ、９２５ｂに接続することができる。即ち、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の固定部９２４ａ、９２４ｂに接続されないように、半導体チップ１００を位置決めすることができる。同様に、第３のポスト部９２２ｃの外側の表面から第４のポスト部９２２ｄの外側の表面までの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃと第４のバンプ１２０ｄの中心軸Ｏｄとの間隔Ｇ４よりも小さくなるように設定される。より好ましくは、第３のポスト部９２２ｃの外側の表面から第４のポスト部９２２ｄの外側の表面までの距離Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２よりも小さくなるように設定される。これを採用すれば、第３、第４のバンプ１２０ｃ、１２０ｄの全体を、第３、第４の可撓梁部９２５ｃ、９２５ｄに接続することができる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の固定部９２４ｃ、９２４ｄに接続されないように、半導体チップ１００を位置決めすることができる。
【０１５６】
本変形例のように、第１〜第４の上面電極９２３ａ〜９２３ｄを、第１〜第４のポスト部９２２ａ〜９２２ｄを基点として、第３の実施形態とは逆側に延在させても良い。本変形例を採用した場合、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の可撓梁部９２５ａ〜９２５ｄ上に配置されるように、半導体チップ１００を位置決めして、半導体チップ１００を回路基板２００に加圧すれば、前述のように、半導体チップ１００を正確に位置決めすることができる。但し、第１〜第４の可撓梁部９２５ａ〜９２５ｄは、第３の実施形態にかかる第１〜第４の可撓梁部８２５ａ〜８２５ｄとは逆向きに傾斜するので、本変形例にかかる第１〜第４の抗力は、第３の実施形態にかかる第１〜第４の抗力とは逆向きに作用する。
【０１５７】
以下、これらの実施形態を付記として記載する。
［付記１］
第１の電極及び第２の電極を有する回路基板と、
第１の端子及び第２の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、前記第１の端子が接続される第１のパッド部及び前記第２の端子が接続される第２のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する直線に平行な第１の方向に配置された、前記第１の突起部に接触する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の突起部に接触する第２の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置されることを特徴とする電子装置。
［付記２］
第１の電極、第２の電極、第３の電極、及び第４の電極を有する回路基板と、
第１の端子、第２の端子、第３の端子、及び第４の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、第１の直線上に配置された、前記第１の端子及び前記第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第３の電極及び前記第４の電極は、前記第１のパッド部及び前記第２のパッド部間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置された、前記第３の端子及び前記第４の端子が接続される第３の電極及び第４の電極を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１の直線を基準としたときの前記第３のパッド部と同じ側に配置された、前記第１の端子に接触する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の直線を基準としたときの前記第４のパッド部と同じ側に配置された、前記第２の端子に接触する第２の突起部を含み、
前記第３の電極は、前記第３のパッド部に対して、前記第２の直線を基準としたときの前記第１のパッド部と同じ側に配置された、前記第３の端子に接触する第３の突起部を含み、
前記第４の電極は、前記第４のパッド部に対して、前記第２の直線を基準としたときの前記第２のパッド部と同じ側に配置された、前記第４の端子に接触する第４の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置され、
前記第３の端子の中心軸は、前記第３の突起部の前記第３のパッド部側に配置され、
前記第４の端子の中心軸は、前記第４の突起部の前記第４のパッド部側に配置されることを特徴とする電子装置。
［付記３］
回路基板と、前記回路基板に実装される電子部品と、を備え、
前記回路基板は、
基材と、
前記基材の上方に形成される第１の支持体及び第２の支持体と、
前記第１の支持体上に配置される第１の固定部と、前記第１の固定部に対して、前記第１の支持体及び前記第２の支持体を通過する直線に平行な第１の方向に配置される第１の梁部と、を含む第１の電極と、
前記第２の支持体上に配置される第２の固定部と、前記第２の固定部に対して、前記第１の方向とは反対方向である第２の方向に配置される第２の梁部と、を含む第２の電極と、
前記第１の梁部及び前記第２の梁部下に配置され、前記第１の支持体及び前記第２の支持体よりも剛性の低い膜体と、を備え、
前記電子部品は、
部品本体と、
前記部品本体に設けられ、前記第１の梁部上に接続される第１の端子と、
前記部品本体に設けられ、前記第２の梁部上に接続される第２の端子と、を備えることを特徴とする電子装置。
［付記４］
付記３に記載の電子装置において、
前記第１の梁部は、前記第１の支持体から前記第１の方向に離間するにつれて前記基材に近づき、
前記第２の梁部は、前記第２の支持体から前記第２の方向に離間するにつれて前記基材に近づくことを特徴とする電子装置。
［付記５］
付記３に記載の電子装置において、
前記膜体は、熱可塑性樹脂であることを特徴とする電子装置。
［付記６］
付記３に記載の電子装置において、
前記膜体は、Ｂステージ樹脂であることを特徴とする電子装置。
［付記７］
電子部品が実装される回路基板において、
基材と、
前記基材の上方に配置される第１の電極及び第２の電極と、
を備え、
前記第１の電極及び前記第２の電極は、前記電子部品の第１の端子及び第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する第１の直線に平行な第１の方向に配置された、前記第１の端子により加圧された際に、前記第１の端子の側面を前記第１のパッド部側に押圧する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の端子により加圧された際に、前記第２の端子の側面を前記第２のパッド部側に押圧する第２の突起部を含むことを特徴とする回路基板。
［付記８］
電子部品が実装される回路基板において、
基材と、
前記基材の上方に配置された第１の電極、第２の電極、第３の電極、及び第４の電極を備え、
前記第１の電極及び前記第２の電極は、第１の直線上に配置された、前記電子部品の第１の端子及び第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第３の電極及び前記第４の電極は、前記第１のパッド部及び前記第２のパッド部間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置された、前記電子部品の第３の端子及び第４の端子が接続される第３のパッド部及び第４のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１の直線を基準としたときの前記第３のパッド部と同じ側に配置された、前記第１の端子が加圧された際に、前記第１の端子の側面を前記第１のパッド部側に押圧する第１の突起部と、を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の直線を基準としたときの前記第４のパッド部と同じ側に配置された、前記第２の端子が加圧された際に、前記第２の端子の側面を前記第２のパッド部側に押圧する第２の突起部と、を含み、
前記第３の電極は、前記第３のパッド部に対して、前記第２の直線を基準としたときの前記第１のパッド部と同じ側に配置された、前記第３の端子が加圧された際に、前記第３の端子の側面を前記第３のパッド部側に押圧する第３の突起部と、を含み、
前記第４の電極は、前記第４のパッド部に対して、前記第２の直線を基準としたときの前記第２のパッド部と同じ側に配置された、前記第４の端子が加圧された際に、前記第４の端子の側面を前記第４のパッド部側に押圧する第４の突起部と、を含むことを特徴とする回路基板。
［付記９］
電子部品が実装される回路基板において、
基材と、
前記基材の上方に形成される第１の支持体及び第２の支持体と、
前記第１の支持体上に配置される第１の固定部と、前記電子部品の第１の端子が接続される第１の梁部であって、前記第１の固定部に対して、前記第１の支持体及び前記第２の支持体を通過する直線に平行な第１の方向に配置され、前記第１の端子により加圧された際に、前記第１の固定部から離間するにつれて前記基材に接近するように撓むことにより、前記第１の端子を前記第１のパッド部側に押圧する第１の梁部と、を含む第１の電極と、
前記第２の支持体上に配置される第２の固定部と、前記電子部品の第２の端子が接続される第２の梁部であって、前記第２の固定部に対して、前記第１の方向とは反対方向である第２の方向に配置され、前記第２の端子により加圧された際に、前記前記第２の固定部から離間するにつれて前記基材側に接近するように撓むことにより、前記第２の端子を前記第２のパッド部側に押圧する第２の梁部と、を含む第２の電極と、
前記第１の梁部及び前記第２の梁部下に配置され、前記第１の支持体及び前記第２の支持体よりも剛性の低い膜体と、を備えることを特徴とする回路基板。
［付記１０］
付記９に記載の回路基板において、
前記膜体は、熱可塑性樹脂であることを特徴とする回路基板。
［付記１１］
付記９に記載の回路基板において、
前記膜体は、Ｂステージ樹脂であることを特徴とする回路基板。
［付記１２］
電子部品の第１の端子により加圧された際に前記第１の端子に対して回路基板の実装表面と平行な第１の抗力を作用させる、前記回路基板上に形成された第１の電極に、前記第１の端子を接触させると共に、前記電子部品の第２の端子により加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力を作用させる、前記回路基板上に形成された第２の電極に、前記第２の端子を接触させる工程と、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、
を備えることを特徴とする電子装置の製造方法。
［付記１３］
付記１２に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子の側面を、前記第１の電極に形成された第１の突起部の側部のうち、前記第１の電極及び前記第２の電極を通過する第１の直線に平行な第１の方向の先方に位置する部位に当接させると共に、前記第２の端子の側面を、前記第２の電極に形成された第２の突起部の側部のうち、前記第１の方向とは反対方向である第２の方向の先方に位置する部位に当接させる電子装置の製造方法。
［付記１４］
付記１２に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に接触させるときに、前記電子部品の第３の端子により加圧された際に前記第３の端子に対して前記回路基板の実装表面と平行かつ前記第１の抗力及び前記第２の効力と交差する第３の抗力を作用させる、前記回路基板上に形成された第３の電極に、前記第３の端子を接触させると共に、前記電子部品の第４の端子により加圧された際に前記第４の端子に対して前記第３の抗力を相殺する第４の抗力を作用させる、前記回路基板上に形成された第４の電極に、前記第４の端子を接触させ、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第３の端子及び前記第４の端子を前記第３の電極及び前記第４の電極に加圧することを特徴とする電子装置の製造方法。
［付記１５］
付記１４に記載の電子装置の製造方法において、
前記第３の電極及び前記第４の電極は、前記第１の電極及び前記第２の電極間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置され、
前記第１の端子、前記第２の端子、前記第３の端子、及び前記第４の端子を、前記第１の電極、前記第２の電極、前記第３の電極、及び前記第４の電極に加圧するときに、前記第１の端子の側面及び前記第２の端子の側面を、それぞれ前記第１の電極に形成された第１の突起部の側部及び前記第２の電極に形成された第２の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向の先方に位置する部位に当接させ、前記第３の端子の側面及び前記第４の端子の側面を、それぞれ前記第３の電極に形成された第３の突起部の側部及び前記第２の電極に形成された第４の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向とは反対である第２の回転方向の先方に位置する部位に当接させる、ことを特徴とする電子装置の製造方法。
［付記１６］
付記１２に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子による加圧力で前記第１の電極を撓ませることにより、前記第１の電極の上面を、前記回路基板の実装表面に対して傾斜させると共に、前記第２の端子による加圧力で前記第２の電極を撓ませることにより、前記第２の電極の上面を、前記回路基板の実装表面に対して前記第１の電極とは逆側に傾斜させる、ことを特徴とする電子装置の製造方法。
［付記１７］
付記１２乃至１７のいずれかに記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧しながら、前記電子部品を前記回路基板に接合する電子装置の製造方法。
［付記１８］
付記１７に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する前に、前記回路基板と前記電子部品との間に未硬化のアンダーフィル材を供給する工程を備え、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記アンダーフィル材を硬化させることで、前記電子部品を前記回路基板に接合することを特徴とする電子装置の製造方法。
［付記１９］
付記１８に記載の電子装置の製造方法において、
前記アンダーフィル材を加熱により硬化させることを特徴とする電子装置の製造方法。
【符号の説明】
【０１５８】
１００：半導体チップ
１２０ａ：第１のバンプ
１２０ｂ：第２のバンプ
１２０ｃ：第３のバンプ
１２０ｄ：第４のバンプ
２００：回路基板
２１０：コア材
２２３ａ、５２３ａ、６２３ａ、７２３ａ、８２３ａ：第１の上面電極
２２３ｂ、５２３ｂ、６２３ｂ、７２３ｂ、８２３ｂ：第２の上面電極
２２３ｃ、５２３ｃ、６２３ｃ、７２３ｃ、８２３ｃ：第３の上面電極
２２３ｄ、５２３ｄ、６２３ｄ、７２３ｄ、８２３ｄ：第４の上面電極
２２５ａ、６２５ａ、７２５ａ：第１のパッド部
２２５ｂ、６２５ｂ、７２５ｂ：第２のパッド部
２２５ｃ、６２５ｃ、７２５ｃ：第３のパッド部
２２５ｄ、６２５ｄ、７２５ｄ：第４のパッド部
２２６ａ、５２６ａ、６２６ａ、７２６ａ：第１の突起部
２２６ｂ、５２６ｂ、６２６ｂ、７２６ｂ：第２の突起部
２２６ｃ、５２６ｃ、６２６ｃ、７２６ｃ：第３の突起部
２２６ｄ、５２６ｄ、６２６ｄ、７２６ｄ：第４の突起部
８２１：変形吸収膜
８２２ａ、９２２ａ：第１のポスト部
８２２ｂ、９２２ｂ：第２のポスト部
８２２ｃ、９２２ｃ：第３のポスト部
８２２ｄ、９２２ｄ：第４のポスト部
８２４ａ、９２４ａ：第１の固定部
８２４ｂ、９２４ｂ：第２の固定部
８２４ｃ、９２４ｃ：第３の固定部
８２４ｄ、９２４ｄ：第４の固定部
８２５ａ、９２５ａ：第１の可撓梁部
８２５ｂ、９２５ｂ：第２の可撓梁部
８２５ｃ、９２５ｃ：第３の可撓梁部
８２５ｄ、９２５ｄ：第４の可撓梁部
Ｆ１ａ、Ｆ２ａ、Ｆ３ａ、Ｆｔ１ａ：第１の抗力
Ｆ１ｂ、Ｆ２ｂ、Ｆ３ｂ、Ｆｔ２ａ：第２の抗力
Ｆ１ｃ、Ｆ２ｃ、Ｆ３ｃ、Ｆｔ１ｂ：第３の抗力
Ｆ１ｄ、Ｆ２ｄ、Ｆ３ｄ、Ｆｔ２ｂ：第４の抗力
Ｏａ：中心軸
Ｏｂ：中心軸
Ｏｃ：中心軸
Ｏｄ：中心軸
【技術分野】
【０００１】
本発明は、回路基板に電子部品をフリップチップ実装した電子装置、回路基板、電子装置の製造方法に関する。
【背景技術】
【０００２】
電子装置の小型化、薄型化、高密度化に伴い、回路基板に形成される電極パッドのファインピッチ化が進んでいる。ファインピッチ化は、電極パッド自身の狭幅化を進め、回路基板に電子部品をフリップチップ実装するときに、電子部品の端子を回路基板の電極パッドに確実に搭載することが困難となってきている。このような問題を解決するものとして、例えば、回路基板上の電極パッドに開口部（凹部）を形成しておき、半導体素子の端子を当該開口部の内縁に摺動させながら、開口部内に案内する技術が知られている（例えば、特許文献１、２）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２１７５１号公報
【特許文献２】特開２００５−３５３８５４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、電極パッドに開口部を形成するためには、電極パッドに、当該開口部を規定するための壁部を形成しなければならない。このため、電極パッドは、少なくとも壁部の寸法分だけ幅広にせざるを得ない。これが電極パッドのファインピッチ化の妨げとなっていた。
【０００５】
開示技術は、回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装することができる電子装置、回路基板、電子装置の製造方法を提供する。
【課題を解決するための手段】
【０００６】
開示の電子装置の一観点によれば、電子部品の第１の端子により加圧された際に前記第１の端子に対して回路基板の実装表面と平行な第１の抗力を作用させる、前記回路基板上に形成された第１の電極に、前記第１の端子を接触させると共に、前記電子部品の第２の端子により加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力を作用させる、前記回路基板上に形成された第２の電極に、前記第２の端子を接触させる工程と、前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、を備える電子装置の製造方法が提供される。
【発明の効果】
【０００７】
開示の電子装置によれば、回路基板の電極パッドを拡幅化することなく、電子部品の端子を回路基板の電極パッドに確実に実装することができる。
【図面の簡単な説明】
【０００８】
【図１】第１の実施形態にかかる半導体装置の斜視図である。
【図２】第１の実施形態にかかる半導体装置の断面図である。
【図３】第１の実施形態にかかる半導体チップの下面図である。
【図４】第１の実施形態にかかる半導体チップの断面図である。
【図５】第１の実施形態にかかる回路基板の上面図である。
【図６】第１の実施形態にかかる回路基板の断面図である。
【図７】第１の実施形態にかかる半導体装置の製造方法の説明図である。
【図８】第１の実施形態にかかる半導体装置の製造方法の説明図である。
【図９】第１の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１０】第１の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１１】第１の実施形態にかかる半導体チップの位置決めの説明図である。
【図１２】第１の実施形態の変形例にかかる半導体装置の断面図である。
【図１３】第１の実施形態の変形例にかかる回路基板の上面図である。
【図１４】第１の実施形態の変形例にかかる回路基板の断面図である。
【図１５】第２の実施形態にかかる半導体装置の断面図である。
【図１６】第２の実施形態にかかる回路基板の上面図である。
【図１７】第２の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１８】第２の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図１９】第２の実施形態にかかる半導体チップの位置決めの説明図である。
【図２０】第２の実施形態の変形例１にかかる半導体チップの位置決めの説明図である。
【図２１】第２の実施形態の変形例２にかかる半導体チップの位置決めの説明図である。
【図２２】第３の実施形態にかかる半導体装置の断面図である。
【図２３】第３の実施形態にかかる回路基板の上面図である。
【図２４】第３の実施形態にかかる回路基板の断面図である。
【図２５】第３の実施形態にかかる回路基板の製造方法の説明図である。
【図２６】第３の実施形態にかかる半導体装置の製造方法の説明図である。
【図２７】第３の実施形態にかかる半導体装置の製造方法の説明図である。
【図２８】第３の実施形態にかかる半導体チップの位置決めプロセスの説明図である。
【図２９】第３の実施形態の変形例にかかる半導体装置の断面図である。
【図３０】第３の実施形態の変形例にかかる回路基板の断面図である。
【発明を実施するための形態】
【０００９】
［第１の実施形態］
以下、図１〜図１１を参照しながら、第１の実施形態を説明する。
［半導体装置の構成］
先ず、図１〜図６を参照して、半導体装置の構成を説明する。
【００１０】
図１は、第１の実施形態にかかる半導体装置の斜視図である。図２は、第１の実施形態にかかる半導体装置の断面図であって、図１のII−IIにおける断面を示している。
【００１１】
図１又は図２に示すように、半導体装置は、所謂ＢＧＡ(Ball Grid Array)型の半導体パッケージであって、半導体チップ１００と、半導体チップ１００を実装する回路基板２００と、半導体チップ１００及び回路基板２００の隙間に充填されるアンダーフィル樹脂３００と、外部接続端子として回路基板２００に取り付けられる半田ボール４００と、を備える。
［半導体チップの構成］
半導体チップ１００は、例えば半導体ウェハに複数の素子領域を形成して、ダイシングにより個片化したものを想定している。しかし、本実施形態は、半導体チップに限定されるものではなく、他の電子部品を用いても良い。
【００１２】
図３は、第１の実施形態にかかる半導体チップ１００の下面図である。図４は、第１の実施形態にかかる半導体チップ１００の断面図であって、（ａ）は、図３のIVa−IVaにおける断面、（ｂ）は、図３のIVb−IVbにおける断面を示している。
【００１３】
図３又は図４に示すように、半導体チップ１００は、チップ本体１１０と、複数のバンプ１２０と、を備える。
【００１４】
チップ本体１１０は、平面視で略矩形状に形成され、第１のチップ縁１１０ａ、第２のチップ縁１１０ｂ、第３のチップ縁１１０ｃ、及び第４のチップ縁１１０ｄ、を備える。第１のチップ縁１１０ａ及び第２のチップ縁１１０ｂは、半導体チップ１００の中心Ｃ１を基準として逆側に配置されていて、互いに平行に延在している。又、第３のチップ縁１１０ｃ及び第４のチップ縁１１０ｄは、半導体チップ１００の中心Ｃ１を基準として逆側に配置されていて、互いに平行に、且つ、第１のチップ縁１１０ａ及び第２のチップ縁１１０ｂと直交するように延在している。
【００１５】
第１〜第４のチップ縁１１０ａ〜１１０ｄは、何れも約４ｍｍに設定されている。チップ本体１１０の厚さは、約０．２ｍｍに設定されている。但し、本実施形態は、これに限定されるものではない。例えば、チップ本体１１０は、平面視で直方体状、三角形状、五角形状、それ以上の多角形状、又は円形状あるいは楕円形状であっても良い。
【００１６】
複数のバンプ１２０は、第１のバンプ１２０ａ、第２のバンプ１２０ｂ、第３のバンプ１２０ｃ、及び第４のバンプ１２０ｄに分類される。
第１〜第４のバンプ１２０ａ〜１２０ｄは、個数及びピッチ間隔が互いに等しく、それぞれ第１〜第４のチップ縁１１０ａ〜１１０ｄに沿って配列されている。又、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔が、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔に等しくなるように、配置されている。
【００１７】
第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ、チップ本体１１０に接続される第１の部分１２１ａ〜１２１ｄと、第１の部分１２１ａ〜１２１ｄに接続される第２の部分１２２ａ〜１２２ｄと、を備える。
【００１８】
第１の部分１２１ａ〜１２１ｄは、略円柱状に形成され、それぞれの軸心方向の中途部には、第１〜第４の最大径部１２３ａ〜１２３ｄが形成されている。第２の部分１２２ａ〜１２２ｄは、それぞれチップ本体１１０から離間するにつれて徐々に縮径するように、即ちテーパ状に形成されている。第２の部分１２２ａ〜１２２ｄは、チップ本体１１０の外側、即ち第１〜第４のチップ縁１１０ａ〜１１０ｄ側に、それぞれ第１〜第４の欠損部１２４ａ〜１２４ｄを備えている。第１〜第４の欠損部１２４ａ〜１２４ｄは、半導体チップ１００を回路基板２００に実装するとき形成されるものであって、それぞれ、後述する回路基板２００の第１〜第４の上面電極２２３ａ〜２２３ｄに対応した形状、即ち第１〜第４の突起部２２６ａ〜２２６ｄに対応した形状をしている。
【００１９】
第１の部分１２１ａ〜１２１ｄ及び第２の部分１２２ａ〜１２２ｄは、同じ材料で形成されている。第１〜第４のバンプ１２０ａ〜１２０ｄの材料としては、例えば金などの金属が用いられる。第１〜第４のバンプ１２０ａ〜１２０ｄの製造方法としては、例えばボールボンディングを用いれば良い。
【００２０】
本実施形態では、第１〜第４のバンプ１２０ａ〜１２０ｄが全て同数である。しかし、本実施形態は、これに限定されるものではない。例えば、第１のバンプ１２０ａ及び第２のバンプ１２０ｂが同数であり、第３のバンプ１２０ｃ及び第４のバンプ１２０ｄが同数であれば、第１〜第４のバンプ１２０ａ〜１２０ｄの全てが同数である必要はない。
【００２１】
又、本実施形態では、第１〜第４のバンプ１２０ａ〜１２０ｄが全て等しいピッチ間隔で配列されている。しかし、本実施形態は、これに限定されるものではない。例えば、第１のバンプ１２０ａ及び第２のバンプ１２０ｂが等しいピッチ間隔で配列され、第３のバンプ１２０ｃ及び第４のバンプ１２０ｄが等しいピッチ間隔で配列されていれば、第１〜第４のバンプ１２０ａ〜１２０ｄの全てが等しいピッチ間隔で配列される必要はない。
【００２２】
さらに、本実施形態において、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔が、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔に等しくなるように、配置されている。しかし、本実施形態は、これに限定されるものではない。例えば、半導体チップ１００の形状や設計等に応じて、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔が、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔と異なるように、第１〜第４のバンプ１２０ａ〜１２０ｄを配置しても良い。
［回路基板の構成］
図５は、第１の実施形態にかかる回路基板２００の上面図である。図６は、第１の実施形態にかかる回路基板２００の断面図であって、図５のVI−VIにおける断面を示している。尚、図５に第１〜第４のバンプ１２０ａ〜１２０ｄを仮想線（二点鎖線）で示しているが、図面の明瞭化のために、それぞれ３つに限定している。
【００２３】
回路基板２００は、所謂ガラスエポキシ基板である。しかし、本実施形態は、これに限定されるものではなく、他のプリント基板、例えばガラスコンポジット基板やセラミック基板を用いても良い。
【００２４】
図５又は図６に示すように、回路基板２００は、コア材２１０と、上面配線層２２０と、下面配線層２３０と、を備える。
【００２５】
コア材２１０は、例えばガラスクロスにエポキシ樹脂を含浸させたものである。コア材２１０は、平面視で略矩形状に形成され、第１の基板縁２１０ａ、第２の基板縁２１０ｂ、第３の基板縁２１０ｃ、及び第４の基板縁２１０ｄ、を備える。第１の基板縁２１０ａ及び第２の基板縁２１０ｂは、回路基板２００の中心Ｃ２を基準として逆側に配置されていて、互いに平行に延在している。又、第３の基板縁２１０ｃ及び第４の基板縁２１０ｄは、回路基板２００の中心Ｃ２を基準として逆側に配置されていて、互いに平行に、且つ、第１の基板縁２１０ａ及び第２の基板縁２１０ｂに直交するように延在している。
【００２６】
コア材２１０の所定位置には、複数のスルーホール２１１が形成されている。スルーホール２１１は、コア材２１０を上下に貫通し、その内部には、ビア２１２が埋め込まれている。ビア２１２は、スルーホール２１１の内面に形成された導電膜２１３と、導電膜２１３の内側に充填された絶縁材２１４と、を含む。導電膜２１３は、上面配線層２２０及び下面配線層２３０を接続して、両者間の導通をはかっている。導電膜２１３の材料としては、例えばＣｕを用いても良い。絶縁材２１４の材料としては、例えばポリイミド系やエポキシ系の樹脂を用いても良い。
【００２７】
上面配線層２２０は、コア材２１０の上面、即ち半導体チップ１００と対向する表面に形成され、コア材２１０側から順に、上面配線パターン２２１、上面絶縁膜２２２、及び複数の上面電極２２３を備えている。
【００２８】
上面配線パターン２２１は、コア材２１０の上面に形成されている。上面配線パターン２２１の材料としては、例えばＣｕなどの金属が用いられる。上面配線パターン２２１の製造方法は、特に限定されるものではない。例えば、コア材２１０の上面全体にＣｕ箔などの金属箔を形成した後、フォトリソフラフィ技術によりレジストパターンを形成して、当該レジストパターンをマスクとして、金属箔をエッチングしても良い。
【００２９】
上面絶縁膜２２２は、上面配線パターン２２１及び上面電極２２３の層間に配置されている。上面絶縁膜２２２の材料としては、例えばエポキシ系やポリイミド系の樹脂を用いても良い。上面絶縁膜２２２の所定位置には、複数のビア２２４が埋め込まれている。ビア２２４は、上面絶縁膜２２２を上下に貫通し、上面配線パターン２２１と上面電極２２３とを電気的に接続している。ビア２２４の材料としては、例えばＣｕなどの金属を用いても良い。
【００３０】
複数の上面電極２２３は、第１の上面電極２２３ａ、第２の上面電極２２３ｂ、第３の上面電極２２３ｃ、及び第４の上面電極２２３ｄに分類される。第１〜第４の上面電極２２３ａ〜２２３ｄは、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄと個数及びピッチ間隔が等しく、それぞれ第１〜第４の基板縁２１０ａ〜２１０ｄに沿って配列されている。又、第１〜第４の上面電極２２３ａ〜２２３ｄは、第１の上面電極２２３ａと第２の上面電極２２３ｂとの間隔が、第３の上面電極２２３ｃと第４の上面電極２２３ｄとの間隔に等しくなるように、配置されている。
【００３１】
第１〜第４の上面電極２２３ａ〜２２３ｄは、それぞれ、第１〜第４のパッド部２２５ａ〜２２５ｄと、第１〜第４のパッド部２２５ａ〜２２５ｄ上に配置される第１〜第４の突起部２２６ａ〜２２６ｄと、を備える。図５では、図面の明瞭化をはかるために、第１〜第４の突起部２２６ａ〜２２６ｄにハッチングを施している。以下の実施形態でも同様である。
【００３２】
第１〜第４のパッド部２２５ａ〜２２５ｄは、長方形状に形成され、それぞれ第１〜第４の基板辺２１０ａ〜２１０ｄに直交するように配置されている。第１〜第４のパッド部２２５ａ〜２２５ｄの材料としては、導電性材料、例えばＣｕなどの金属を用いても良い。
【００３３】
第１〜第４の突起部２２６ａ〜２２６ｄは、それぞれ第１〜第４のパッド部２２５ａ〜２２５ｄの長手方向の中途部に配置され、第１〜第４のパッド部２２５ａ〜２２５ｄ上に、第１〜第４の搭載部２２７ａ〜２２７ｄと、第１〜第４の延在部２２８ａ〜２２８ｄと、を規定している。第１〜第４の突起部２２６ａ〜２２６ｄの材料としては、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄよりも剛性が高い導電性材料又は絶縁性材料が用いられる。導電性材料としては、例えばＣｕなどの金属を用いても良い。絶縁性材料としては、例えばエポキシ樹脂などの樹脂を用いても良い。
【００３４】
第１〜第４の搭載部２２７ａ〜２２７ｄは、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが搭載される領域であって、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄを基準として、回路基板２００の内側に配置されている。第１〜第４の延在部２２８ａ〜２２８ｄは、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄを基準として、回路基板２００の外側に配置されている。
【００３５】
又、第１〜第４の突起部２２６ａ〜２２６ｄは、回路基板２００の内側に指向する部分に、それぞれ第１〜第４の規制面２２９ａ〜２２９ｄを備える。第１〜第４の規制面２２９ａ〜２２９ｄは、それぞれ第１〜第４の基板縁２１０ａ〜２１０ｄに平行に延び、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが回路基板２００の実装表面と平行に移動するのを規制する。
【００３６】
以上のような第１〜第４の突起部２２６ａ〜２２６ｄは、第１の規制面２２９ａと第２の規制面２２９ｂとの間隔が、第３の規制面２２９ｃと第４の規制面２２９ｄとの間隔に等しくなるように、配置されている。
【００３７】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側から外側に跨るように配置され、第１〜第４の搭載部２２７ａ〜２２７ｄ及び第１〜第４の突起部２２６ａ〜２２６ｄの双方に接続される。
【００３８】
従って、第１の規制面２２９ａと第２の規制面２２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２よりも大きく、且つ、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２に、第１、第２のバンプ１２０ａ、１２０ｂの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。同様に、第３の規制面２２９ｃと第４の規制面２２９ｄとの間隔Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２よりも大きく、且つ、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２に、第３、第４のバンプ１２０ｃ、１２０ｄの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。
【００３９】
さらに、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれの中心軸Ｏａ〜Ｏｄが第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側に位置するように、配置される。
【００４０】
従って、第１の規制面２２９ａと第２の規制面２２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂの中心軸Ｏｂとの間隔Ｇ４よりも大きい。又、図解は省略するが、第３の規制面２２９ｃと第４の規制面２２９ｄとの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃと第４のバンプ１２０ｄとの中心軸Ｏｄの間隔Ｇ４よりも大きい。
【００４１】
下層配線層２３０は、コア材２１０の下面、即ち半田ボール４００が取り付けられる表面に形成され、コア材２１０側から順に、下面配線パターン２３１、下面絶縁膜２３２、及び複数の下面電極２３３を備えている。
【００４２】
下面配線パターン２３１は、コア材２１０の下面に形成されている。下面配線パターン２３１の材料としては、例えばＣｕなどの金属を用いても良い。下面配線パターン２３１の製造方法は、特に限定されるものではない。例えば、コア材２１０の下面全体にＣｕ箔などの金属箔を形成した後、フォトリソフラフィ技術によりレジストパターンを形成して、当該レジストパターンをマスクとして金属箔をエッチングしても良い。
【００４３】
下面絶縁膜２３２は、下面配線パターン２３１及び下面電極２３３の層間に配置されている。下面絶縁膜２３２の材料としては、例えばエポキシ系やポリイミド系の樹脂を用いても良い。下面絶縁膜２３２の所定位置には、複数のビア２３４が埋め込まれている。ビア２３４は、下面絶縁膜２３２を上下に貫通し、下面配線パターン２３１と下面電極２３３とを電気的に接続している。ビア２３４の材料としては、例えばＣｕなどの金属を用いても良い。
【００４４】
複数の下面電極２３３は、回路基板２００の下面全体にマトリクス状に配列されている。これらの下面電極２３３には、それぞれ半田ボール４００が取り付けられる。半田ボール４００は、半導体装置を他の実装基板（マザーボード）に実装するときに、外部接続端子として機能するものである。
【００４５】
図１又は図２に示すように、アンダーフィル樹脂３００は、半導体チップ１００と回路基板２００との隙間に充填され、半導体チップ１００及び回路基板２００を接合している。又、アンダーフィル樹脂３００は、自身の材料が凝固するときに生じる収縮力により、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄを回路基板２００の第１〜第４の上面電極２２３ａ〜２２３ｄに押圧して、第１〜第４のバンプ１２０ａ〜１２０ｄと第１〜第４の上面電極２２３ａ〜２２３ｄとを電気的に接続している。従って、第１〜第４のバンプ１２０ａ〜１２０ｄと、第１〜第４の上面電極２２３ａ〜２２３ｄとを接続するときに、別途に導電性接着材などを用いなくても良い。アンダーフィル樹脂３００の周辺部は、半導体チップ１００の周囲にはみ出して、所謂フィレット３１０を形成している。フィレット３１０は、回路基板２００の上面から半導体チップ１００の側面に及んでおり、半導体チップ１００と回路基板２００との接合強度を高めている。アンダーフィル樹脂３００として、例えばエポキシ系樹脂、具体的にはエポキシ樹脂にシリカ製のフィラーを添加した材料を用いても良い。
［半導体装置の製造方法］
次に、図７、図８を参照して、半導体装置の製造方法を説明する。
【００４６】
図７、図８は、第１の実施形態にかかる半導体装置の製造方法の説明図である。
【００４７】
先ず、図７（ａ）に示すように、回路基板２００の上面に、例えばディスペンス法により、エポキシ系樹脂Ｌを供給する。エポキシ系樹脂Ｌとしては、例えばエポキシ樹脂にシリカなどのフィラーを添加したものである。
【００４８】
次に、図７（ｂ）に示すように、加圧ヘッドＨの下面に、半導体チップ１００を吸着して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、それぞれ第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側に配置されるように、半導体チップ１００を位置決めする。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ、チップ本体１１０から離間するにつれて縮径する円錐状に形成されている。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ尖鋭な先端部を備えている。
【００４９】
次に、図８（ｃ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。これにより、回路基板２００上に供給されたエポキシ系樹脂Ｌが半導体チップ１００により押し広げられて、半導体チップ１００及び回路基板２００の隙間が充填される。
【００５０】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極２２３ａ〜２２３ｄに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。このときの加重は、半導体チップ１００の寸法、第１〜第４のバンプ１２０ａ〜１２０ｄの寸法、又は第１〜第４のバンプ１２０ａ〜１２０ｄの個数などにより異なるが、例えば２ｋｇｆ〜８ｋｇｆに設定される。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄは、後述する位置決めプロセスを経て、第１〜第４の上面電極２２３ａ〜２２３ｄに対して、正確に位置決めされる。第１〜第４のバンプ１２０ａ〜１２０ｄが正確に位置決めされると、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【００５１】
そして、さらに半導体チップ１００を加圧して、第１〜第４のバンプ１２０ａ〜１２０ｄを、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄ及び第１〜第４の搭載部２２７ａ〜２２７ｄに接続する。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の突起部２２６ａ〜２２６ｄ及び第１〜第４の搭載部２２７ａ〜２２７ｄの形状に応じて変形する。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄの尖鋭な先端部が平坦化され、半導体チップ１００の内側の部分には、それぞれ第１〜第４の欠損部１２４ａ〜１２４ｄが形成される。
【００５２】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄ及び第１〜第４の搭載部２２７ａ〜２２７ｄに接続されたら、加圧ヘッドＨに設けられたヒータ（図示しない）により、半導体チップ１００を加熱して、半導体チップ１００及び回路基板２００の隙間に存在するエポキシ系樹脂Ｌを凝固させる。これにより、エポキシ系樹脂Ｌが収縮して、半導体チップ１００及び回路基板２００が接合される。
【００５３】
次に、図８（ｄ）に示すように、回路基板２００の下面電極２３３に、それぞれ半田ボール４００を取り付ける。以上で、第１の実施形態にかかる半導体装置が完成する。
［半導体チップの位置決めプロセス］
次に、図９、図１０を参照して、半導体チップ１００の位置決めプロセスを説明する。
【００５４】
図９、図１０は、第１の実施形態にかかる半導体チップ１００の位置決めプロセスの説明図であって、第１、第２のバンプ１２０ａ、１２０ｂと第１、第２の上面電極２２３ａ、２２３ｂとの連携の様子を示している。
【００５５】
先ず、図９（ａ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨ（図示しない）を駆動して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の規制面２２９ａ〜２２９ｄを基準として、回路基板２００の内側に配置されるように、半導体チップ１００を位置決めする。但し、加圧ヘッドＨの吸着面は、静止摩擦係数が小さいため、吸着した半導体チップ１００が加圧ヘッドＨの吸着面上で位置ずれを起こすことがある。従って、加圧ヘッドＨを駆動して半導体チップ１００を位置決めしても、半導体チップ１００の実際の位置は、あるべき位置から僅かにずれていることがある。これを踏まえ、以下の説明では、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図９の左側）に僅かにずれていると想定する。
【００５６】
次に、加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。このとき、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図９の左側）にずれていると、図９（ｂ）に示すように、最初に第１のバンプ１２０ａが第１の突起部２２６ａに接触する。第２のバンプ１２０ｂは、第２の突起部２２６ｂに接触していない。
【００５７】
第１のバンプ１２０ａが第１の突起部２２６ａに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。半導体チップ１００が回路基板２００に加圧されると、第１の突起部２２６ａから第１のバンプ１２０ａに、回路基板２００の実装表面に平行な第１の抗力Ｆ１ａが作用する。これにより、半導体チップ１００は、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、回路基板２００の第２の基板縁２１０ｂ側（図９の右側）に移動する。このとき、第１のバンプ１２０ａは、第１の突起部２２６ａ上を矢印Ａ方向に滑動しながら、回路基板２００の第２の基板縁２１０ｂ側に移動する。
【００５８】
そして、図１０（ｃ）に示すように、第２のバンプ１２０ｂが第２の突起部２２６ｂに接触すると、第２の突起部２２６ｂから第２のバンプ１２０ｂに、第１の抗力Ｆ１ａを相殺する第２の抗力Ｆ１ｂが作用して、半導体チップ１００の移動を停止させる。即ち、第２のバンプ１２０ｂが第２の規制面２２９ｂに突き当たることで、半導体チップ１００の移動が規制される。こうして、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の上面電極２２３ａ、２２３ｂの長手方向、即ち回路基板２００のＸ方向において、正確に位置決めされる。そして、第１、第２のバンプ１２０ａ、１２０ｂが、回路基板２００のＸ方向において、正確に位置決めされると、半導体チップ１００も同様に、回路基板のＸ方向において、正確に位置決めされる。
【００５９】
以上のように、半導体チップ１００が、回路基板２００のＸ方向において、正確に位置決めされると、図１１に示すように、第３、第４のバンプ１２０ｃ、１２０ｄも同様に、回路基板２００のＸ方向において、正確に位置決めされる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の上面電極２２３ｃ、２２３ｄの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第３、第４の上面電極２２３ｃ、２２３ｄの幅寸法が小さくなっても、第３、第４のバンプ１２０ｃ、１２０ｄを、第３、第４の上面電極２２３ｃ、２２３ｄに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第１、第２のバンプ１２０ａ、１２０ｂの中心軸Ｏａ、Ｏｂを第１、第２の規制面２２９ａ、２２９ｂの内側に配置するだけなので、位置決め作業が困難になることもない。
【００６０】
ここでは、半導体チップ１００が回路基板１００のＸ方向において、第１の基板縁２１０ａ側（図９の左側）に僅かにずれていることを想定していたが、半導体チップ１００が回路基板２００のＸ方向において、第２の基板縁２１０ｂ側に僅かにずれているときも同様である。
【００６１】
半導体チップ１００が回路基板２００のＸ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の突起部２２６ａ、２２６ｂの内側に塑性流動して、図１０（ｄ）に示すように、第１、第２の突起部２２６ａ、２２６ｂ及び第１、第２の搭載部２２７ａ、２２７ｂ上に接続される。このときも、第１、第２のバンプ１２０ａ、１２０ｂは、それぞれ第１、第２の突起部２２６ａ、２２６ｂの内側に掛止されている。即ち、第１、第２のバンプ１２０ａ、１２０ｂには、それぞれ第１、第２の抗力Ｆ１ａ、Ｆ２ｂが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＸ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の上面電極２２３ｃ、２２３ｄから脱落することもない。
【００６２】
これまで、第１、第２のバンプ１２０ａ、１２０ｂと、第１、第２の上面電極２２３ａ、２２３ｂとの連携に着目して説明してきたが、第３、第４のバンプ１２０ｃ、１２０ｄと、第３、第４の上面電極２２３ｃ、２２３ｄとの連携も同様である。
【００６３】
例えば、半導体チップ１００が回路基板２００のＹ方向において、第３の基板縁２１０ｃ側にずれていると、半導体チップ１００を回路基板２００に接近させる過程で、最初に第３のバンプ１２０ｃが第３の突起部２２６ｃに接触する。そして、半導体チップ１００の回路基板２００への加圧を開始すると、第３の突起部２２６ｃから第３のバンプ１２０ｃに、回路基板２００の実装表面に平行な第３の抗力Ｆ１ｃが作用する。これにより、半導体チップ１００は、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、回路基板２００の第４の基板縁２１０ｄ側に移動する。そして、第４のバンプ１２０ｄが第４の突起部２２６ｄに接触すると、第４の突起部２２６ｄから第４のバンプ１２０ｄに、第３の抗力Ｆ１ｃを相殺する第４の抗力Ｆ１ｄが作用して、半導体チップ１００の移動を停止させる。こうして、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の上面電極２２３ｃ、２２３ｄの長手方向、即ち回路基板２００のＹ方向において、正確に位置決めされる。そして、第３、第４のバンプ１２０ｃ、１２０ｄが、回路基板２００のＹ方向において、正確に位置決めされると、半導体チップ１００も同様に、回路基板２００のＹ方向において、正確に位置決めされる。
【００６４】
以上のように、半導体チップ１００が、回路基板２００のＹ方向において、正確に位置決めされると、図１１に示すように、半導体チップ１００の第１、第２のバンプ１２０ａ、１２０ｂも同様に、回路基板２００のＹ方向において、正確に位置決めされる。即ち、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の上面電極２２３ａ、２２３ｂの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第１、第２の上面電極２２３ａ、２２３ｂの幅寸法が小さくなっても、第１、第２のバンプ１２０ａ、１２０ｂを、第１、第２の上面電極２２３ａ、２２３ｂに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第３、第４のバンプ１２０ｃ、１２０ｄの中心軸Ｏｃ、Ｏｄを第３、第４の規制面２２９ｃ、２２９ｄの内側に配置するだけなので、位置決め作業が困難になることもない。
【００６５】
ここでは、半導体チップ１００が回路基板１００のＹ方向において、第３の基板縁２１０ｃ側に僅かにずれていることを想定していたが、半導体チップ１００が回路基板２００のＹ方向において、第４の基板縁２１０ｄ側に僅かにずれているときも同様である。
【００６６】
半導体チップ１００が回路基板２００のＹ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の突起部２２６ｃ、２２６ｄの内側に塑性流動して、第３、第４の突起部２２６ｃ、２２６ｄ及び第３、第４の搭載部２２７ｃ、２２７ｄ上に接続される。このときも、第３、第４のバンプ１２０ｃ、１２０ｄは、それぞれ第３、第４の突起部２２６ｃ、２２６ｄの内側に掛止されている。即ち、第３、第４のバンプ１２０ｃ、１２０ｄには、それぞれ第３、第４の抗力Ｆ１ｃ、Ｆ２ｄが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＹ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の上面電極２２３ａ、２２３ｂから脱落することもない。
【００６７】
尚、これまで、半導体チップ１００のＸ方向及びＹ方向の位置決めを、別個に説明してきたが、半導体チップ１００のＸ方向及びＹ方向の位置決めは、同時に進行するものである。
【００６８】
以上のように、本実施形態では、半導体チップ１００が回路基板２００のＸ方向又はＹ方向に僅かにずれていても、半導体チップ１００を回路基板２００に接近させる過程で、半導体チップ１００の位置が徐々に補正されて、半導体チップ１００が正確に位置決めされる。即ち、半導体チップ１００を回路基板２００に接近させると、第１〜第４のバンプ１２０ａ〜１２０ｄが自ら正しい位置に近づき、半導体チップ１００が正確に位置決めされるのである。しかも、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の規制面２２９ａ〜２２９ｄに掛止されているので、半導体チップ１００を回路基板２００に加圧する過程で、半導体チップ１００が位置ずれを起こすこともない。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極２２３ａ〜２２３ｄから脱落することもない。
【００６９】
本実施形態によれば、第１〜第４のパッド部２２５ａ〜２２５ｄ上に、それぞれ第１〜第４の突起部２２６ａ〜２２６ｄを形成するだけで、半導体チップ１００を正確に位置決めすることができる。従って、回路基板２００に形成される第１〜第４の上面電極を拡幅化する必要がない。よって、半導体チップ１００の更なるファインピッチ化にも充分に対応することができる。
【００７０】
尚、本実施形態では、全ての第１の上面電極２２３ａが第１の突起部２２６ａを備えているが、本実施形態は、これに限定されない。例えば、第１の上面電極２２３ａの少なくとも１つが第１の突起部２２６ａを備えていれば良い。第２〜第４の上面電極２２３ｂ〜２２３ｄも同様である。
［変形例］
以下、図１２〜図１４を参照しながら、第１の実施形態の変形例を説明する。
【００７１】
図１２は、第１の実施形態の変形例にかかる半導体装置の断面図であって、図２に対応する断面を示している。図１３は、第１の実施形態の変形例にかかる回路基板２００の上面図である。図１４は、第１の実施形態の変形例にかかる回路基板２００の断面図であって、図１３のXIV−XIVにおける断面を示している。図１３に第１〜第４のバンプ１２０ａ〜１２０ｄを仮想線（二点鎖線）で示しているが、図面の明瞭化のために、それぞれ３つに限定している。
【００７２】
本変形例にかかる第１〜第４の上面電極５２３ａ〜５２３ｄは、それぞれ第１〜第４の突起部５２６ａ〜５２６ｄを備えている。第１〜第４の突起部５２６ａ〜５２６ｄは、第１〜第４のパッド部２２５ａ〜２２５ｄ上に配置されているが、第１の実施形態にかかる第１〜第４の突起部２２６ａ〜２２６ｄよりも、回路基板２００の内側に配置されている。
【００７３】
第１〜第４の突起部５２６ａ〜５２６ｄは、第１〜第４のパッド部２２５ａ〜２２５ｄ上に、それぞれ第１〜第４の搭載部５２７ａ〜５２７ｄと、第１〜第４の延在部５２８ａ〜５２８ｄと、を規定している。但し、第１〜第４の搭載部５２７ａ〜５２７ｄは、第１の実施形態にかかる第１〜第４の搭載部２２７ａ〜２２７ｄとは逆側、即ち第１〜第４の突起部５２６ａ〜５２６ｄを基準として、回路基板２００の外側に配置される。又、第１〜第４の延在部５２８ａ〜５２８ｄは、第１の実施形態にかかる第１〜第４の延在部２２８ａ〜２２８ｄとは逆側、即ち第１〜第４の突起部５２６ａ〜５２６ｄを基準として、回路基板２００の内側に配置されている。
【００７４】
第１〜第４の突起部５２６ａ〜５２６ｂは、回路基板２００の外側に指向する部分に、それぞれ第１〜第４の規制面５２９ａ〜５２９ｄを備えている。第１〜第４の規制面５２９ａ〜５２９ｄは、それぞれ第１〜第４の基板縁２１０ａ〜２１０ｄに平行に延び、半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが回路基板２００の実装表面と平行に移動するのを規制する。即ち、第１〜第４の規制面５２９ａ〜５２９ｄは、第１〜第４の突起部５２６ａ〜５２６ｄに形成されているが、第１の実施形態にかかる第１〜第４の規制面２２９ａ〜２２９ｄとは逆側に位置している。
【００７５】
以上のような第１〜第４の突起部５２６ａ〜５２６ｄは、第１の規制面５２９ａと第２の規制面５２９ｂとの間隔が、第３の規制面５２９ｃと第４の規制面５２９ｄとの間隔に等しくなるように、配置されている。
【００７６】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の規制面５２９ａ〜５２９ｄを基準として、回路基板２００の内側から外側に跨るように配置され、第１〜第４の搭載部５２７ａ〜５２７ｄ及び第１〜第４の突起部５２６ａ〜５２６ｄの双方に接続される。
【００７７】
従って、第１の規制面５２９ａと第２の規制面５２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２よりも大きく、且つ、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２に、第１、第２のバンプ１２０ａ、１２０ｂの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。同様に、第３の規制面５２９ｃと第４の規制面５２９ｄとの間隔Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２よりも大きく、且つ、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２に、第３、第４のバンプ１２０ｃ、１２０ｄの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも小さい。
【００７８】
さらに、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれの中心軸Ｏａ〜Ｏｄが第１〜第４の規制面５２９ａ〜５２９ｄを基準として、回路基板２００の外側に位置するように配置される。
【００７９】
従って、第１の規制面５２９ａと第２の規制面５２９ｂとの間隔Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂの中心軸Ｏｂとの間隔Ｇ４よりも小さい。同様に、第３の規制面５２９ｃと及び第４の規制面５２９ｄの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃ及び第４のバンプ１２０ｄの中心軸Ｏｄの間隔Ｇ４よりも小さい。
【００８０】
本変形例のように、第１〜第４の突起部５２６ａ〜５２６ｄにおける、回路基板２００外側を指向する部位に、それぞれ第１〜第４の規制面５２９ａ〜５２９ｄを形成しても良い。本変形例を採用した場合、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の規制面５２９ａ〜５２９ｄを基準として、回路基板２００の外側に配置されるように、半導体チップ１００を位置決めして、半導体チップ１００を回路基板２００に加圧すれば、前述のように、半導体チップ１００を正確に位置決めすることができる。但し、第１〜第４の規制面５２９ａ〜５２９ｄは、第１の実施形態にかかる第１〜第４の規制面２２９ａ、２２９ｄとは逆向きに配置されているので、本変形例にかかる第１〜第４の抗力は、第１の実施形態にかかる第１〜第４の抗力とは逆向きに作用する。
［第２の実施形態］
以下、図１５〜図１９を参照しながら、第２の実施形態を説明する。尚、第１の実施形態と同じ構成については、同じ符号を付して、その説明を省略することとする。
［半導体装置の構成］
先ず、図１５を参照して、半導体装置の構成を説明する。
【００８１】
図１５は、第２の実施形態にかかる半導体装置の断面図であって、第４のバンプ１２０ｄが含まれる断面を示している。即ち、図１５は、図２とは異なる断面を示している。
【００８２】
図１５に示すように、第２の実施形態にかかる回路基板２００は、第１の実施形態とは異なる第１〜第４の上面電極６２３ａ〜６２３ｄを備える。
［回路基板の構成］
図１６は、第２の実施形態にかかる回路基板２００の上面図である。図１６に示すように、第２の実施形態にかかる第１〜第４の上部電極６２３ａ〜６２３ｄは、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄを備えている。図１６では、図面の明瞭化をはかるために、第１〜第４の突起部６２６ａ〜６２６ｄにハッチングを施している。
【００８３】
第１〜第４の突起部６２６ａ〜６２６ｄは、第１〜第４のパッド部６２５ａ〜６２５ｄ上に配置されているが、第１の実施形態にかかる第１〜第４のパッド部２２５ａ〜２２５ｄと異なり、第１〜第４のパッド部６２５ａ〜６２５ｄの長手方向に沿うように配置されている。
【００８４】
第１〜第４の突起部６２６ａ〜６２６ｄは、第１〜第４のパッド部６２５ａ〜６２５ｄ上に、それぞれ第１〜第４の搭載部６２７ａ〜６２７ｄを規定している。第１〜第４の突起部６２６ａ〜６２６ｄの幅寸法、即ち短手方向の寸法は、第１〜第４のパッド部６２５ａ〜６２５ｄの幅寸法、即ち短手方向の寸法の約半分に設定されている。
【００８５】
第１〜第４のパッド部６２６ａ〜６２５ｄ上における、第１〜第４の突起部６２６ａ〜６２６ｄの位置は、第１〜第４のパッド部６２６ａ〜６２６ｄごとに異なる。
【００８６】
例えば、第１の突起部６２６ａは、第１のパッド部６２５ａの第４の基板縁２１０ｄ側の端部に位置していて、第３の基板縁２１０ｃ側の部位に、第１の規制面６２９ａが形成されている。第２の突起部６２６ｂは、第２のパッド部６２５ｂの第３の基板縁２１０ｃ側の端部に位置していて、第４の基板縁２１０ｄ側の部位に、第２の規制面６２９ｂが形成されている。第３の突起部６２６ｃは、第３のパッド部６２５ｃの第２の基板縁２１０ｂ側の端部に位置していて、第１の基板縁２１０ａ側の部位に、第３の規制面６２９ｃが形成されている。第４の突起部６２６ｄは、第４のパッド部６２５ｄの第１の基板縁２１０ａ側の端部に位置していて、第２の基板縁２１０ｂ側の部位に、第４の規制面６２９ｄが形成されている。
【００８７】
第１〜第４の規制面６２９ａ〜６２９ｄは、それぞれ向きが異なるが、何れも半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄが回路基板２００の実装表面と平行に移動するのを規制する。
【００８８】
以上のような第１、第２の上面電極６２３ａ、６２３ｂは、第１の規制面６２９ａが第２の規制面６２９ｂよりも第４の基板縁２１０ｄ側に位置するように配置されている。従って、本実施形態にかかる第１の上面電極６２３ａ及び第２の上面電極６２３ｂは、回路基板２００の第４の基板縁２１０ｄ（又は第３の基板縁２１０ｃ）から等距離に配置されているわけではない。又、第３、第４の上面電極６２３ｃ、６２３ｄは、第３の規制面６２９ｃが第４の規制面６２９ｄよりも第２の基板縁２１０ｂ側に位置するように配置されている。従って、第３の上面電極６２３ｃ及び第４の上面電極６２３ｄは、回路基板２００の第２の基板縁２１０ｂ（又は第１の基板縁２１０ａ）から等距離に配置されているわけではない。このように第１〜第４の上面電極６２３ａ〜６２３ｄを配置することにより、半導体チップ１００を回路基板２００に接近させたときに、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の規制面６２９ａ〜６２９ｄに接触することができるのである。
［半導体チップの位置決めプロセス］
次に、図１７、図１８を参照して、半導体チップ１００の位置決めプロセスを説明する。
【００８９】
図１７、図１８は、第２の実施形態にかかる半導体チップ１００の位置決めプロセスの説明図である。図１７、図１８中の符号１２０ａ〜１２０ｄは、第１〜第４のバンプ１２０ａ〜１２０ｄの外形ではなく、第１〜第４のバンプ１２０ａ〜１２０ｄの断面を示している。ここでは、第１〜第４の突起部６２６ａ〜６２６ｄの上面が含まれる平面で、第１〜第４のバンプ１２０ａ〜１２０ｄを切断している。
【００９０】
先ず、半導体チップ１００を吸着した加圧ヘッドＨを駆動して、図１７（ａ）に示すように、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、それぞれ第１〜第４の搭載部６２７ａ〜６２７ｄ上に配置されるように、半導体チップ１００を位置決めする。そして、加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。尚、半導体チップ１００及び加圧ヘッドＨは、図１７、図１８に示されていない。
【００９１】
このとき、半導体チップ１００が第４の基板縁２１０ｄ側（図１７の下側）にずれていると、図１７（ｂ）に示すように、最初に第１のバンプ１２０ａが第１の突起部６２６ａに接触する。第２〜第４のバンプ１２０ｂ〜１２０ｄは、第２〜第４の突起部６２６ｂ〜６２６ｄに接触していない。
【００９２】
そして、第１のバンプ１２０ａが第１の突起部６２６ａに接触したら、加圧ヘッドＨによる半導体チップ１００の回路基板２００への加圧を開始する。半導体チップ１００が回路基板２００に加圧されると、第１の突起部６２６ａから第１のバンプ１２０ａに、回路基板２００の実装表面と平行な第１の抗力Ｆ２ａが作用する。これにより、半導体チップ１００は、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、矢印Ｂ方向に移動する。
【００９３】
このとき、半導体チップ１００が回転をせずに移動すれば、第２〜第４のバンプ１２０ｂ〜１２０ｄは、図１８（ｃ）に示すように、それぞれ第２〜第４の突起部６２６ｂ〜６２６ｄに、ほとんど同時に接触する。
【００９４】
第２のバンプ１２０ｂが第２の突起部６２６ｂに接触すると、第２の突起部６２６ｂから第２のバンプ１２０ｂに、第１の抗力Ｆ２ａを相殺する第２の抗力Ｆ２ｂが作用して、半導体チップ１００の移動を停止させる。又、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の突起部６２６ｃ、６２６ｄに接触すると、第３、第４の突起部６２６ｃ、６２６ｄから第３、第４のバンプ１２０ｃ、１２０ｃに、それぞれ回路基板２００の実装表面と平行で、互いに相殺する第３、第４の抗力Ｆ２ｃ、Ｆ２ｄが作用する。第３、第４の抗力Ｆ２ｃ、Ｆ２ｄは、第１、第２の抗力Ｆ２ａ、Ｆ２ｂに起因する回転モーメントを相殺するので、半導体チップ１００が第１〜第４の抗力Ｆ２ａ〜Ｆ２ｄにより回転することはない。このように、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄに接触すると、第１〜第４のバンプ１２０ａ〜１２０ｄの移動及び回転が規制され、半導体チップ１００が静止する。こうして、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の上面電極６２３ａ〜６２３ｄに対して、正確に位置決めされる。そして、第１〜第４のバンプ１２０ａ〜１２０ｄが正確に位置決めされると、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【００９５】
これまで、半導体チップ１００が回転をせずに移動する場合を説明したが、加圧ヘッドＨの吸着力や静止摩擦係数によっては、半導体チップ１００が回転しながら移動することもある。例えば、図１７（ｂ）に示すように、第１の突起部６２６ａから第１のバンプ１２０ａに第１の抗力Ｆ２ａが作用すると、半導体チップ１００が時計方向に回転することがある。このような場合、第２のバンプ１２０ｂが第２の突起部６２６ｂに接触する前に、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の突起部６２６ｃ、６２６ｄに接触する。これにより、第３、第４の突起部６２６ｃ、６２６ｄから第３、第４のバンプ１２０ｃ、１２０ｄに、互いに相殺する第３、第４の抗力Ｆ２ｃ、Ｆ２ｄが作用して、半導体チップ１００の回転が止められる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の突起部６２６ｃ、６２６ｄに接触すると、第１の抗力Ｆ２ａに起因する回転モーメントを相殺するように、第３、第４の抗力Ｆ２ｃ、Ｆ２ｄが作用して、半導体チップ１００の回転が規制されるのである。そして、半導体チップ１００は、第１の抗力Ｆ２ａに起因して、第１〜第４のバンプ１２０ａ〜１２０ｄと共に、矢印Ｂ方向に移動する。そして、第２のバンプ１２０ｂが第２の突起部６２６ｂに接触すると、第２の突起部６２６ｂから第２のバンプ１２０ｂに、第１の抗力Ｆ２ａを相殺する第２の抗力Ｆ２ｂが作用して、半導体チップ１００の移動を停止させる。このように、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の規制面６２９ａ〜６２９ｄに接触すると、半導体チップ１００の移動及び回転が規制され、半導体チップ１００が静止する。こうして、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の上面電極６２３ａ〜６２３ｄに対して、正確に位置決めされる。そして、第１〜第４のバンプ１２０ａ〜１２０ｄが位置決めされると、図１９に示すように、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【００９６】
従って、半導体チップ１００のファインピッチ化に付随して、第１〜第４の上面電極６２３ａ〜６２３ｄの幅寸法が小さくなっても、第１〜第４のバンプ１２０ａ〜１２０ｄを、第１〜第４の上面電極６２３ａ〜６２３ｄに対して、正確に位置決めすることができる。しかも、半導体チップ１００の加圧開始時に、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄを第１〜第４の搭載部６２７ａ〜６２７ｄ上に配置するだけなので、位置決め作業が困難になることもない。
【００９７】
半導体チップ１００が正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の突起部６２６ａ〜６２６ｄから第１〜第４の搭載部６２７ａ〜６２７ｄ側に塑性流動して、図１８（ｄ）に示すように、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄ及び第１〜第４の搭載部６２７ａ〜６２７ｄ上に接続される。このときも、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄに掛止されている。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄには、それぞれ第１〜第４の抗力Ｆ２ａ〜Ｆ２ｄが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＸ方向又はＹ方向において、位置ずれを起こすことがない。よって、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極６２３ａ〜６２３ｄから脱落することもない。
【００９８】
以上のように、本実施形態では、半導体チップ１００が回路基板２００に対して僅かにずれていても、半導体チップ１００を回路基板２００に接近させる過程で、第１〜第４のバンプ１２０ａ〜１２０ｄの位置が徐々に補正されて、半導体チップ１００が正確に位置決めされる。即ち、半導体チップ１００を回路基板２００に接近させると、第１〜第４のバンプ１２０ａ〜１２０ｄが自ら正しい位置に近づき、半導体チップ１００が正確に位置決めされるのである。しかも、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の規制面６２９ａ〜６２９ｄに掛止されているので、半導体チップ１００を回路基板２００に加圧する過程で、半導体チップ１００が位置ずれを起こすこともない。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の上面電極６２３ａ〜６２３ｄから脱落することもない。
【００９９】
本実施形態によれば、第１〜第４のパッド部６２５ａ〜６２５ｄ上に、それぞれ第１〜第４の突起部６２６ａ〜６２６ｄを形成するだけで、半導体チップ１００を正確に位置決めすることができる。従って、回路基板２００に形成される第１〜第４の上面電極を拡幅化する必要がない。よって、半導体チップ１００の更なるファインピッチ化にも充分に対応することができる。
【０１００】
尚、本実施形態では、全ての第１の上面電極６２３ａが第１の突起部６２６ａを備えている。しかし、本実施形態は、これに限定されない。例えば、第１の上面電極６２３ａの少なくとも１つが第１の突起部６２６ａを備えていれば良い。第２〜第４の上面電極６２３ｂ〜６２３ｄも同様である。
【０１０１】
又、本実施形態において、第１の上面電極６２３ａは、第２の上面電極６２３ｂよりも、第４の基板縁２１０ｄ側に配置されている。しかし、本実施形態は、これに限定されるものではない。即ち、第１の規制面６２９ａが第２の規制面６２９ｂよりも第４の基板縁２１０ｄ側に位置するのであれば、第１、第２の上面電極６２３ａ、６２３ｂの配置や形状は特に限定されない。例えば、第１、第２の上面電極６２３ａ、６２３ｂを第４の基板縁２１０ｄから等距離に配置すると共に、第１、第２の突起部６２６ａ、６２６ｂの幅寸法意を第１、第２のパッド部６２５ａ、６２５ｂの幅寸法の半分未満に設定しても良い。このようにしても、第１の規制面６２９ａを第２の規制面６２９ｂよりも第４の基板縁２１０ｄ側に配置することができる。第３、第４の上面電極６２３ｃ、６２３ｄも同様である。
［変形例１］
以下、図２０を参照しながら、第２の実施形態の変形例１を説明する。
【０１０２】
図２０は、第２の実施形態の変形例１にかかる半導体チップ１００の位置決めの説明図である。
【０１０３】
本変形例にかかる回路基板２００は、半導体チップ１００が第３、第４のバンプ１２０ｃ、１２０ｄを備えていないことを想定して、図２０に示すように、第１、第２のバンプ１２０ａ、１２０ｂに対応する第１、第２の上面電極７２３ａ、７２３ｂだけを備えている。第１、第２の上面電極７２３ａ、７２３ｂは、何れも、第１、第２のパッド部７２５ａ、７２５ｂ上における、第１、第２の突起部７２６ａ〜７２６ｂの位置により、第１のタイプＴ１と第２のタイプＴ２とに分類される。図２０では、図面の明瞭化をはかるために、第１、第２の突起部７２６ａ、７２６ｂにハッチングを施している。
【０１０４】
第１のタイプＴ１に含まれる第１の上面電極７２３ａ及び第２のタイプＴ２に含まれる第１の上面電極７２３ａは、個数及びピッチ間隔が等しい。同様に、第１のタイプＴ１に含まれる第２の上面電極７２３ｂ及び第２のタイプＴ２に含まれる第２の上面電極７２３ｂは、個数及びピッチ間隔が等しい。
【０１０５】
第１のタイプＴ１は、第１、第２のパッド部７２５ａ、７２５ｂの第３の基板縁２１０ｃ側の端部に、それぞれ第１、第２の突起部７２６ａ、７２６ｂを備え、第１、第２の突起部７２６ａ、７２６ｂの第４の基板縁２１０ｄ側に指向する部位に、第１、第２の規制面７２９ａ、７２９ｂが形成されている。そして、第１のタイプＴ１にかかる第１、第２の突起部７２６ａ、７２６ｂは、第１、第２のパッド部７２５ａ、７２５ｂ上の、第４の基板縁２１０ｄ側の位置に、それぞれ第１、第２の搭載部７２７ａ、７２７ｂを規定している。
【０１０６】
第２のタイプＴ２は、第１、第２のパッド部７２５ａ、７２５ｂの第４の基板縁２１０ｄ側の端部に、それぞれ第１、第２の突起部７２６ａ、７２６ｂを備え、第１、第２の突起部７２６ａ、７２６ｂの第３の基板縁２１０ｃ側に指向する部位に、第１、第２の規制面７２９ａ、７２９ｂが形成されている。そして、第２のタイプＴ２にかかる第１、第２の突起部７２６ａ、７２６ｂは、第１、第２のパッド部７２５ａ、７２５ｂ上の、第３の基板縁２１０ｃ側の位置に、それぞれ第１、第２の搭載部７２７ａ、７２７ｂを規定している。
【０１０７】
即ち、第１の規制面７２９ａの向きは、第１のタイプＴ１と第２のタイプＴ２とで逆転している。同様に、第２の規制面７２９ｂの向きは、第１のタイプＴ１と第２のタイプＴ２とで逆転している。又、第１の搭載部７２７ａの位置は、第１のタイプＴ１と第２のタイプＴ２とで逆転している。同様に、第２の搭載部７２７ｂの位置は、第１のタイプＴ１と第２のタイプＴ２とで逆転している。
【０１０８】
以上のような第１、第２の上面電極７２３ａ、７２３ｂは、第１のタイプＴ１と第２のタイプＴ２との境界部分に、それぞれのピッチ間隔よりも大きい隙間、即ち上面電極が形成されていない区間Ｒａ、Ｒｂが配置されている。このように第１、第２の上面電極７２３ａ、７２３ｂを配置することにより、半導体チップ１００を回路基板２００に接近させたときに、第１、第２のバンプ１２０ａ、１２０ｂの中心軸Ｏａ、Ｏｂが、それぞれ第１、第２の搭載部７２７ａ、７２７ｂ上に配置され、且つ、第１、第２のバンプ１２０ａ、１２０ｂが、それぞれ第１の規制面７２９ａ、７２９ｂに接触することができるのである。
【０１０９】
本変形例を採用した場合、第１、第２のバンプ１２０ａ、１２０ｂの中心軸Ｏａ、Ｏｂが、それぞれ回路基板２００の第１、第２の搭載部７２７ａ、７２７ｂ上に配置されるように、半導体チップ１００を位置決めして、半導体チップ１００を回路基板２００に加圧すれば、前述のように、半導体チップ１００を正確に位置決めすることができる。
【０１１０】
但し、本変形例にかかる第１、第２の上面電極７２３ａ、７２３ｂは、第２の実施形態と異なるので、半導体チップ１００を回路基板２００に加圧する際に、第１、第２のバンプ１２０ａ、１２０ｂに作用する抗力は、第２の実施形態にかかる第１の抗力Ｆ２ａ、Ｆ２ｂと異なる。
【０１１１】
例えば、半導体チップ１００を回路基板２００に加圧する際、第１のタイプＴ１では、第１の上面電極７２３ａの第１の突起部７２６ａから第１のバンプ１２０ａに、回路基板２００の実装表面と平行な第１の抗力Ｆｔ１ａが作用する。又、第２の上面電極７２３ｂの第２の突起部７２６ｂから第２のバンプ１２０ｂに、回路基板２００の実装表面と平行な第３の抗力Ｆｔ１ｂが作用する。そして、第２のタイプＴ２では、第１の上面電極７２３ａの第１の突起部７２６ａから第１のバンプ１２０ａに、第１の抗力Ｆｔ１ａを相殺する第２の抗力Ｆｔ２ａが作用する。又、第２の上面電極７２３ｂの第２の突起部７２６ｂから第２のバンプ１２０ｂに、第３の抗力Ｆｔ１ｂを相殺する第４の抗力Ｆｔ２ｂが作用する。
【０１１２】
尚、本変形例は、半導体チップ１００が第３、第４のバンプ１２０ｃ、１２０ｄを備えていないことを想定しているが、これに限定されるものではない。例えば、半導体チップ１００が第１〜第４のバンプ１２０ａ〜１２０ｄを備えていても良い。その場合、第３、第４のバンプ１２０ｃ、１２０ｄを接続するための第３、第４の上面電極（図示しない）の形態は、特に限定されるものではない。しかし、本変形例にかかる第１、第２の上面電極７２３ａ、７２３ｂに対応する上面電極（図示しない）を、回路基板２００の第３、第４の基板縁２１０ｃ、２１０ｄに沿うように配置して、これらを第３、第４の上面電極としても良い。
［変形例２］
以下、図２１を参照しながら、第２の実施形態の変形例２を説明する。
【０１１３】
図２１は、第２の実施形態の変形例２にかかる半導体チップ１００の位置決めの説明図である。
【０１１４】
図２１に示すように、本変形例にかかる第２の上面電極７２３ｂは、第１、第２のタイプＴ１、Ｔ２の配置が第１の実施形態と反転している。本変形例のように、第１、第２のタイプＴ１、Ｔ２の配置が反転していても、変形例１と同様に、半導体チップ１００を正確に位置決めすることができる。但し、第１、第２のタイプＴ１、Ｔ２の配置の反転に付随して、第１のタイプＴ１と第２のタイプＴ２との境界部分に形成された、第２の上面電極７２３ｂが形成されていない区間Ｒｂは、第２の上面電極７２３ｂのピッチ間隔よりも小さくなる。
【０１１５】
尚、本変形例では、第２の上面電極７２３ｂにつき、第１、第２のタイプＴ１、Ｔ２の配置を変形例１から反転させているが、これに限定されるものではなく、第１、第２の上面電極７２３ａ、７２３ｂの何れか、もしくは双方につき、第１、第２のタイプＴ１、Ｔ２の配置を変形例１から反転させても良い。
［第３の実施形態］
以下、図２２〜図２８を参照しながら、第３の実施形態を説明する。尚、第１、第２の実施形態と同じ構成については、同じ符号を付して、その説明を省略することとする。
［半導体装置の構成］
先ず、図２２〜図２４を参照して、半導体装置の構成を説明する。
【０１１６】
図２２は、第３の実施形態にかかる半導体装置の断面図であって、図２に対応する断面を示している。図２２に示すように、第３の実施形態にかかる回路基板２００は、第１の実施形態とは異なる第１〜第４の上面電極８２３ａ〜８２３ｄを備える。さらに、第３の実施形態にかかる回路基板２００は、変形吸収膜８２１を備える。
［回路基板の構成］
図２３は、第３の実施形態にかかる回路基板２００の上面図である。図２４は、第３の実施形態にかかる回路基板２００の断面図であって、図２３のIIXIV−IIXIVにおける断面を示している。
【０１１７】
図２３又は図２４に示すように、第３の実施形態にかかる回路基板２００は、第１の実施形態にかかる第１〜第４のパッド部２２５ａ〜２２５ｄを備えているが、第１〜第４の突起部２２６ａ〜２２６ｄを備えていない。そして、第１の実施形態にかかる第１〜第４のパッド部２２５ａ〜２２５ｄを、それぞれ第１〜第４の内部配線パターン２２５ａ〜２２５ｄとして用いている。
【０１１８】
さらに、第３の実施形態にかかる回路基板２００は、第１〜第４の内部配線パターン２２５ａ〜２２５ｄ及び上面絶縁膜２２２を被覆する変形吸収膜８２１を備えている。変形吸収膜８２１の材料としては、第１〜第４の内部配線パターン２２５ａ〜２２５ｄ及び上面絶縁膜２２２よりも剛性が低い材料、例えばエポキシ樹脂やフェノール樹脂が用いられる。変形吸収膜８２１の膜厚は、例えば約２０μｍ〜４０μｍである。
【０１１９】
変形吸収膜８２１は、第１〜第４の内部配線パターン２２５ａ〜２２５ｄ及び上面絶縁膜２２２上に形成され、第１〜第４の内部配線パターン２２５ａ〜２２５ｄに対応する位置には、それぞれ第１〜第４のポスト部８２２ａ〜８２２ｄが埋め込まれている。第１〜第４のポスト部８２２ａ〜８２２ｄは、第１〜第４の内部配線パターン２２５ａ〜２２５ｄの幅方向全体に形成され、それぞれ第１〜第４の内部配線パターン２２５ａ〜２２５ｄに電気的に接続されている。第１〜第４のポスト部８２２ａ〜８２２ｄの材料としては、変形吸収膜８２１よりも剛性が高い導電性材料、例えばＣｕなどの金属が用いられる。第１〜第４のポスト部８２２ａ〜８２２ｄの膜厚は、変形吸収膜８２１の膜厚と同等である。
【０１２０】
第３の実施形態にかかる第１〜第４の上面電極８２３ａ〜８２３ｄは、第１〜第４の内部配線パターン２２５ａ〜２２５ｄに対応するように配列され、それぞれ第１〜第４の固定部８２４ａ〜８２４ｄと、第１〜第４の可撓梁部８２５ａ〜８２５ｄと、を備える。
【０１２１】
第１〜第４の固定部８２４ａ〜８２４ｄは、それぞれ第１〜第４のポスト部８２２ａ〜８２２ｄ上に配置され、第１〜第４のポスト部８２２ａ〜８２２ｄに電気的に接続されている。第１〜第４の可撓梁部８２５ａ〜８２５ｄは、それぞれ変形吸収膜８２１上に配置され、半導体チップ１００の第１〜第４のポスト部８２２ａ〜８２２ｄから離間するにつれて、コア材２１０に接近するように撓んでいる。
【０１２２】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄに接続される。従って、第１のポスト部８２２ａと第２のポスト部８２２ｂとの間隔Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂのＯｂとの間隔Ｇ４よりも大きくなるように設定される。より好ましくは、第１のポスト部８２２ａと第２のポスト部８２２ｂとの間隔Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２に、第１、第２のバンプ１２０ａ、１２０ｂの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも大きくなるように設定される。これを採用すれば、第１、第２のバンプ１２０ａ、１２０ｂの全体を、第１、第２の可撓梁部８２５ａ、８２５ｂに接続することができる。即ち、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の固定部８２４ａ、８２４ｂに接続されないように、半導体チップ１００を位置決めすることができる。同様に、第３のポスト部８２２ｃと第４のポスト部８２２ｄとの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃと第４のバンプ１２０ｄの中心軸Ｏｄとの間隔Ｇ４よりも大きくなるように設定される。より好ましくは、第３のポスト部８２２ｃと第４のポスト部８２２ｄとの間隔Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２に、第３、第４のバンプ１２０ｃ、１２０ｄの直径ｄの２倍（＝２ｄ）を加算した距離Ｇ３よりも大きくなるように設定される。これを採用すれば、第３、第４のバンプ１２０ｃ、１２０ｄの全体を、第３、第４の可撓梁部８２５ｃ、８２５ｄに接続することができる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の固定部８２４ｃ、８２４ｄに接続されないように、半導体チップ１００を位置決めすることができる。
［回路基板の製造方法］
次に、図２５を参照して、回路基板の製造方法を説明する。
【０１２３】
図２５は、第３の実施形態にかかる回路基板２００の製造方法の説明図である。
【０１２４】
先ず、図２５（ａ）に示すように、所謂ガラスエポキシ基板２００ａを用意する。ガラスエポキシ基板２００ａは、第１の実施形態にかかる回路基板２００から第１〜第４の突起部２２６ａ〜２２６ｄを除き、本実施形態にかかる第１〜第４の内部配線パターン２２５ａ〜２２５ｄとして利用する第１〜第４のパッド部２２５ａ〜２２５ｄを残したものである。
【０１２５】
次に、図２５（ｂ）に示すように、ガラスエポキシ基板２００ａの上面に、変形吸収膜８２１を成膜する。変形吸収膜８２１の成膜方法としては、例えばスクリーン印刷法やスピンコート法を用いても良い。変形吸収膜８２１の膜厚は、例えば２０ｍｍ〜４０ｍｍとする。そして、変形吸収膜８２１における、第１〜第４の内部配線パターン２２５ａ〜２２５ｄに対応する位置に、それぞれ開口８２１ａを形成する。開口８２１ａの形成方法としては、例えばレーザ加工やエッチング法が用いられる。レーザ加工を採用する場合、第１〜第４の内部配線パターン２２５ａ〜２２５ｄを加工停止面としても良い。エッチング法を採用する場合、変形吸収膜８２１の材料に応じたエッチャントを用いれば良い。例えば、変形吸収膜８２１の材料がエポキシ樹脂であれば、エッチャントとして、例えば濃硫酸、クロム酸、アルカリ過マンガン酸塩などを用いても良い。尚、変形吸収膜８２１を成膜した後に、変形吸収膜８２１の表面を平坦化するために、例えばＣＭＰ（Chemical Mechanical Polishing）を実施しても良い。
【０１２６】
次に、図２５（ｃ）に示すように、変形吸収膜８２１上に、例えばＣｕなどのシード層（図示しない）を形成して、当該シード層を給田層として、電解メッキにより、例えばＣｕなどの金属膜（図示しない）を形成する。このとき、変形吸収膜８２１に形成された開口８２１ａ内に金属膜が埋め込まれ、第１〜第４のポスト部８２２ａ〜８２２ｄとなる。そして、例えばＣＭＰ（Chemical Mechanical Polishing）により、金属膜の不要な部分を除去して、該金属膜の表面を平坦化する。そして、金属膜上にレジストパターン（図示しない）を形成し、当該レジストパターンをマスクとして、金属膜をエッチングすることにより、第１〜第４の上面電極８２３ａ〜８２３ｄを形成する。
【０１２７】
以上で、第３の実施形態にかかる回路基板２００が完成する。このように、通常の半導体装置に使用されるガラスエポキシ基板に、成膜及びエッチングを実施するだけで、簡単に回路基板２００を製造することができる。
［半導体装置の製造方法］
次に、図２６、図２７を参照して、半導体装置の製造方法を説明する。
【０１２８】
図２６、図２７は、第３の実施形態にかかる半導体装置の製造方法の説明図である。
【０１２９】
先ず、図２６（ａ）に示すように、回路基板２００の上面に、例えばディスペンス法により、エポキシ系樹脂Ｌを供給する。エポキシ系樹脂Ｌとしては、例えばエポキシ樹脂にシリカなどのフィラーを添加したものである。
【０１３０】
次に、図２６（ｂ）に示すように、加圧ヘッドＨの下面に、半導体チップ１００を吸着して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄ上に配置されるように、半導体チップ１００を位置決めする。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ、チップ本体１１０から離間するにつれて縮径する円錐状に形成されている。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ尖鋭な先端部を備えている。
【０１３１】
次に、図２７（ｃ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。これにより、回路基板２００上に供給されたエポキシ系樹脂Ｌが半導体チップ１００により押し広げられて、半導体チップ１００及び回路基板２００の隙間が充填される。
【０１３２】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。すると、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、それぞれ第１〜第４のバンプ１２０ａ〜１２０ｄに押圧されて、コア材２１０に接近するように湾曲する。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄは、後述する位置決めプロセスを経て、第１〜第４の上面電極８２３ａ〜８２３ｄに対して、正確に位置決めされる。第１〜第４のバンプ１２０ａ〜１２０ｄが正確に位置決めされると、半導体チップ１００も同様に、回路基板２００に対して、正確に位置決めされる。
【０１３３】
そして、さらに半導体チップ１００を加圧して、第１〜第４のバンプ１２０ａ〜１２０ｄを、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄに接続する。このとき、第１〜第４のバンプ１２０ａ〜１２０ｄは、第１〜第４の可撓梁部８２３ａ〜８２３ｄの形状に応じて変形する。これにより、第１〜第４のバンプ１２０ａ〜１２０ｄの尖鋭な先端部が平坦化される。
【０１３４】
そして、第１〜第４のバンプ１２０ａ〜１２０ｄが、それぞれ第１〜第４の可撓梁部８２５ａ〜８２５ｄに接続されたら、半導体チップ１００を回路基板２００に加圧したまま、加圧ヘッドＨに設けられたヒータ（図示しない）で半導体チップ１００を加熱して、半導体チップ１００及び回路基板２００の隙間に存在するエポキシ系樹脂Ｌを凝固させる。これにより、エポキシ系樹脂Ｌが収縮して、半導体チップ１００及び回路基板２００が接合される。このように、半導体チップ１００を回路基板２００に加圧しながら、半導体チップ１００を回路基板２００に接合するので、完成後の半導体装置においても、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、コア材２１０側に湾曲している。
【０１３５】
次に、図２７（ｄ）に示すように、回路基板２００の下面電極２３３に、それぞれ半田ボール４００を取り付ける。以上で、第３の実施形態にかかる半導体装置が完成する。
［半導体チップの位置決めプロセス］
次に、図２８を参照して、半導体チップ１００の位置決めプロセスを説明する。
【０１３６】
図２８は、第３の実施形態にかかる半導体チップ１００の位置決めプロセスの説明図であって、第１、第２のバンプ１２０ａ、１２０ｂと第１、第２の上面電極８２３ａ、８２３ｂとの連携の様子を示している。
【０１３７】
先ず、図２８（ａ）に示すように、半導体チップ１００を吸着した加圧ヘッドＨ（図示しない）を駆動して、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の可撓梁部８２５ａ〜８２５ｄ上に配置されるように、半導体チップ１００を位置決めする。
【０１３８】
次に、加圧ヘッドＨを降下させて、半導体チップ１００を回路基板２００に接近させる。そして、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄに接触したら、半導体チップ１００の回路基板２００への加圧を開始する。すると、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、それぞれ回路基板２００の内側に進むにつれてコア材２１０に接近するように湾曲する。これにより、図２８（ｂ）に示すように、第１〜第４の可撓梁部８２５ａ〜８２５ｄから第１〜第４のバンプ１２０ａ〜１２０ｄに、それぞれ第１〜第４の抗力Ｆ３ａ〜Ｆ３ｄが作用する。このとき、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図２８の左側）にずれていると、第１のポスト部８２２ａと第１のバンプ１２０ａのとの距離は、第２のポスト部８２２ｂと第２のバンプ１２０ｂとの距離よりも小さくなる。即ち、第１のバンプ１２０ａは、第１のポスト部８２２ａに近い位置で第１の可撓梁部８２５ａに接触するが、第２のバンプ１２０ｂは、第２のポスト８２２ｂに遠い位置で第２の可撓梁部８２５ｂに接触する。従って、第１、第２のバンプ１２０ａ、１２０ｂの降下量が同じであるにも関わらず、第１の可撓梁部８２５ａは、第２の可撓梁部８２５ｂよりも大きく撓むことになる。このため、第１の可撓梁部８２５ａの上面部分は、第２の可撓梁部８２５ｂの上面部分よりも急峻な角度で傾斜する。従って、第１の可撓梁部８２５ａから第１のバンプ１２０ａに作用する第１の抗力Ｆ３ａは、第２の可撓梁部８２５ｂから第２のバンプ１２０ｂに作用する第２の抗力Ｆ３ｂよりも大きくなる。このため、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の抗力Ｆ３ａ、Ｆ３ｂの合力により、第１、第２の可撓梁部８２５ａ、８２５ｂ上を滑動しながら、第２の基板縁２１０ｂ側（図２８の右側）に移動する。
【０１３９】
第１、第２のバンプ１２０ａ、１２０ｂが第２の基板縁２１０ｂ側に移動すると、第１、第２の可撓梁部８２５ａ、８２５ｂの撓みは、徐々に均一化されていく。そして、図２８（ｃ）に示すように、第１のバンプ１２０ａから第１のポスト部８２２ａまでの距離が、第２のバンプ１２０ｂから第２のポスト部８２２ｂまでの距離に等しくなると、第１、第２の可撓梁部８２５ａ、８２５ｂの撓みが同等になる。すると、第１、第２のバンプ１２０ａ、１２０ｂに作用していた第１、第２の抗力Ｆ３ａ、Ｆ３ｂが釣り合い、即ち互いに相殺して、半導体チップ１００の移動が停止する。こうして、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の可撓梁部８２５ａ、８２５ｂの長手方向、即ち回路基板２００のＸ方向において、正確に位置決めされる。そして、第１、第２のバンプ１２０ａ、１２０ｂが、回路基板２００のＸ方向において、正確に位置決めされると、半導体チップ１００も同様に、回路基板２００のＸ方向において、正確に位置決めされる。
【０１４０】
以上のように、半導体チップ１００が回路基板２００のＸ方向において、正確に位置決めされると、第１の実施形態と同様に、第３、第４のバンプ１２０ｃ、１２０ｄも、回路基板２００のＸ方向において、正確に位置決めされる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の上面電極８２３ｃ、８２３ｄの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第３、第４の上面電極８２３ｃ、８２３ｄの幅寸法が小さくなっても、第３、第４のバンプ１２０ｃ、１２０ｄを、第３、第４の上面電極８２３ａ、８２３ｂに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第１、第２のバンプ１２０ａ、１２０ｂを第１、第２の可撓梁部８２５ａ、８２５ｂ上に配置するだけなので、位置決め作業が困難になることもない。
【０１４１】
これまで、半導体チップ１００が回路基板２００のＸ方向において、第１の基板縁２１０ａ側（図２８の左側）にずれていることを想定していたが、半導体チップ１００が回路基板２００のＸ方向において、第２の基板縁２１０ｂ側（図２８の右側）に僅かにずれているときも同様である。
【０１４２】
半導体チップ１００が回路基板２００のＸ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第１、第２のバンプ１２０ａ、１２０ｂは、尖鋭な先端部が平坦化され、第１、第２の可撓梁部８２５ａ、８２５ｂに接続される。このときも、第１、第２のバンプ１２０ａ、１２０ｂは、それぞれ第１、第２の可撓梁部８２５ａ、８２５ｂの、傾斜した上面部分に掛止されている。即ち、第１、第２のバンプ１２０ａ、１２０ｂには、それぞれ第１、第２の抗力Ｆ３ａ、Ｆ３ｂが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＸ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の可撓梁部８２５ｃ、８２５ｄから脱落することもない。
【０１４３】
これまで、第１、第２のバンプ１２０ａ、１２０ｂと第１、第２の上面電極８２３ａ、８２３ｂとの連携に着目して説明してきたが、第３、第４のバンプ１２０ｃ、１２０ｄと第３、第４の上面電極８２３ｃ、８２３ｄとの連携も同様である。
【０１４４】
例えば、半導体チップ１００が回路基板２００のＹ方向において、第３の基板縁２１０ｃ側にずれていると、第３の可撓梁部８２５ｃから第３のバンプ１２０ｃに作用する第３の抗力Ｆ３ｃは、第４の可撓梁部８２５ｄから第４のバンプ１２０ｄに作用する第４の抗力Ｆ３ｄよりも大きくなる。このため、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の抗力Ｆ３ｃ、Ｆ３ｄの合力により、第３、第４の可撓梁部８２５ｃ、８２５ｄ上を滑動しながら、第４の基板縁２１０ｄ側に移動する。
【０１４５】
第３、第４のバンプ１２０ｃ、１２０ｄが第４の基板縁２１０ｄ側に移動すると、第３、第４の可撓梁部８２５ｃ、８２５ｄの撓みは、徐々に均一化されていく。そして、第３のバンプ１２０ｃから第３のポスト部８２２ｃまでの距離が、第４のバンプ１２０ｄから第４のポスト部８２２ｄまでの距離に等しくなると、第３、第４の可撓梁部８２５ｃ、８２５ｄの撓みが同等になる。すると、第３、第４のバンプ１２０ｃ、１２０ｄに作用していた第３、第４の抗力Ｆ３ｃ、Ｆ３ｄが釣り合い、即ち互いに相殺して、半導体チップ１００の移動が停止する。こうして、第３、第４のバンプ１２０ｃ、１２０ｄは、第３、第４の可撓梁部８２５ｃ、８２５ｄの長手方向、即ち回路基板２００のＹ方向において、正確に位置決めされる。そして、第３、第４のバンプ１２０ｃ、１２０ｄが、回路基板２００のＹ方向において、位置決めされると、半導体チップ１００も同様に、回路基板２００のＹ方向において、正確に位置決めされる。
【０１４６】
以上のように、半導体チップ１００が回路基板２００のＹ方向において、正確に位置決めされると、第１の実施形態と同様に、第１、第２のバンプ１２０ａ、１２０ｂも、回路基板２００のＹ方向において、正確に位置決めされる。即ち、第１、第２のバンプ１２０ａ、１２０ｂは、第１、第２の上面電極８２３ａ、８２３ｂの幅方向、即ち短手方向に対して、正確に位置決めされる。従って、半導体チップ１００のファインピッチ化に付随して、第１、第２の上面電極８２３ａ、８２３ｂの幅寸法が小さくなっても、第１、第２のバンプ１２０ａ、１２０ｂを、第１、第２の上面電極８２３ａ、８２３ｂに、確実に実装することができる。しかも、半導体チップ１００の加圧開始時に、第３、第４のバンプ１２０ｃ、１２０ｄを、第３、第４の可撓梁部８２５ｃ、８２５ｄ上に配置するだけなので、位置決め作業が困難になることもない。
【０１４７】
これまで、半導体チップ１００が回路基板２００のＹ方向において、第３の基板縁２１０ｃ側にずれていることを想定していたが、半導体チップ１００が回路基板２００のＹ方向において、第４の基板縁２１０ｄ側に僅かにずれているときも同様である。
【０１４８】
半導体チップ１００が回路基板２００のＹ方向において正確に位置決めされたら、さらに半導体チップ１００を回路基板２００に加圧する。すると、第３、第４のバンプ１２０ｃ、１２０ｄは、尖鋭な先端部が平坦化され、第３、第４の可撓梁部８２５ｃ、８２５ｄに接続される。このときも、第３、第４のバンプ１２０ｃ、１２０ｄは、それぞれ第３、第４の可撓梁部８２５ｃ、８２５ｄの、傾斜した上面部分に掛止されている。即ち、第３、第４のバンプ１２０ｃ、１２０ｄには、それぞれ第３、第４の抗力Ｆ３ｃ、Ｆ３ｄが作用している。従って、半導体チップ１００を回路基板２００に加圧している過程で、半導体チップ１００が回路基板２００のＹ方向において、位置ずれを起こすことがない。よって、半導体チップ１００を回路基板２００に実装する過程で、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の可撓梁部８２５ａ、８２５ｂから脱落することもない。
【０１４９】
尚、ここでは、半導体チップ１００のＸ方向及びＹ方向の位置決めを、別個に説明してきたが、半導体チップ１００のＸ方向及びＹ方向の位置決めは、同時に進行するものである。
【０１５０】
以上のように、本実施形態では、半導体チップ１００が回路基板２００のＸ方向又はＹ方向に僅かにずれていても、半導体チップ１００を回路基板２００に接近させる過程で、半導体チップ１００の位置が徐々に補正されて、半導体チップ１００が正確に位置決めされる。即ち、半導体チップ１００を回路基板２００に接近させると、第１〜第４のバンプ１２０ａ〜１２０ｄが自ら正しい位置に近づき、半導体チップ１００が正確に位置決めされるのである。しかも、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄの、傾斜した上面部分に掛止されているので、半導体チップ１００を回路基板２００に加圧する過程で、半導体チップ１００が位置ずれを起こすこともない。即ち、第１〜第４のバンプ１２０ａ〜１２０ｄが第１〜第４の可撓梁部８２５ａ〜８２５ｄから脱落することもない。
【０１５１】
本実施形態によれば、第１〜第４の上面電極８２３ａ〜８２３ｄに、第１〜第４のポスト部８２２ａ〜８２２ｄ上に配置される第１〜第４の固定部８２４ａ〜８２４ｄと、変形吸収膜８２１上に配置される第１〜第４の可撓梁部８２５ａ〜８２５ｄと、を備えるだけで、半導体チップ１００を正確に位置決めすることができる。従って、回路基板２００に形成される第１〜第４の上面電極８２３ａ〜８２３ｄを拡幅化する必要がない。よって、半導体チップ１００の更なるファインピッチ化にも充分に対応することができる。
【０１５２】
尚、本実施形態では、変形吸収膜８２１の材料として、第１〜第４のポスト部８２２ａ〜８２２ｄよりも剛性が低いものを用いているが、半導体チップ１００を回路基板２００に実装するときに、第１〜第４のポスト部８２２ａ〜８２２ｄよりも剛性が低ければ良い。例えば、変形吸収膜８２１の材料として、熱可塑性樹脂を用いれば、半導体チップ１００を加熱したときに、熱硬化性樹脂が軟化するため、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、より撓みやすい。しかも、半導体チップ１００の加熱後、変形吸収膜８２１の温度が低下すると、変形吸収膜８２１が自然に硬化するので、半導体装置の完成後でも、回路基板２００に所望の強度を持たせることができる。但し、半導体装置の運用時の発熱により、変形吸収膜８２１が軟化、流動化しないように、材料を選択する必要がある。又、変形吸収膜８２１の材料として、Ｂステージ樹脂を用いれば、半導体チップ１００を加熱したときに、変形吸収膜８２１がＢステージに遷移して軟化するため、第１〜第４の可撓梁部８２５ａ〜８２５ｄは、より撓みやすい。しかも、半導体チップ１００を、さらに加熱すれば、変形吸収膜８２１がＣステージに移行して自然に硬化するので、半導体装置の完成後でも、回路基板２００に所望の強度を持たせることができる。但し、半導体チップ１００の加熱温度と、変形吸収膜８２１がＢステージに遷移する温度、即ちＢステージ温度とが対応するように、材料を選択する必要がある。
［変形例］
以下、図２９、図３０を参照しながら、第３の実施形態の変形例を説明する。
【０１５３】
図２９は、第３の実施形態の変形例にかかる半導体装置の断面図であって、図２２に対応する断面を示している。図３０は、第３の実施形態の変形例にかかる回路基板２００の断面図であって、図２４に対応する断面を示している。
【０１５４】
本変形例にかかる第１〜第４の上面電極９２３ａ〜９２３ｄは、第１〜第４のポスト部９２２ａ〜９２２ｄを基点として、第３の実施形態とは逆側、即ち回路基板２００の外側に延びている。即ち、第１〜第４の上面電極９２３ａ〜９２３ｄは、第１〜第４のポスト部９２２ａ〜９２２ｄ上に配置される第１〜第４の固定部９２４ａ〜９２４ｄと、変形吸収膜８２１上に配置され、第１〜第４の固定部９２４ａ〜９２４ｄから回路基板２００の外側に延びる第１〜第４の可撓梁部９２５ａ〜９２５ｄと、を備える。
【０１５５】
半導体チップ１００の第１〜第４のバンプ１２０ａ〜１２０ｄは、それぞれ第１〜第４の可撓梁部９２５ａ〜９２５ｄ上に搭載される。従って、第１のポスト部９２２ａの外側の側面から第２のポスト部９２２ｂの外側の側面までの距離Ｇ１は、第１のバンプ１２０ａの中心軸Ｏａと第２のバンプ１２０ｂの中心軸Ｏｂとの間隔Ｇ４よりも小さくなるように設定される。より好ましくは、第１のポスト部９２２ａの外側の表面から第２のポスト部９２２ｂの外側の表面までの距離Ｇ１は、第１のバンプ１２０ａと第２のバンプ１２０ｂとの間隔Ｇ２よりも小さくなるように設定される。これを採用すれば、第１、第２のバンプ１２０ａ、１２０ｂの全体を、第１、第２の可撓梁部９２５ａ、９２５ｂに接続することができる。即ち、第１、第２のバンプ１２０ａ、１２０ｂが第１、第２の固定部９２４ａ、９２４ｂに接続されないように、半導体チップ１００を位置決めすることができる。同様に、第３のポスト部９２２ｃの外側の表面から第４のポスト部９２２ｄの外側の表面までの間隔Ｇ１は、第３のバンプ１２０ｃの中心軸Ｏｃと第４のバンプ１２０ｄの中心軸Ｏｄとの間隔Ｇ４よりも小さくなるように設定される。より好ましくは、第３のポスト部９２２ｃの外側の表面から第４のポスト部９２２ｄの外側の表面までの距離Ｇ１は、第３のバンプ１２０ｃと第４のバンプ１２０ｄとの間隔Ｇ２よりも小さくなるように設定される。これを採用すれば、第３、第４のバンプ１２０ｃ、１２０ｄの全体を、第３、第４の可撓梁部９２５ｃ、９２５ｄに接続することができる。即ち、第３、第４のバンプ１２０ｃ、１２０ｄが第３、第４の固定部９２４ｃ、９２４ｄに接続されないように、半導体チップ１００を位置決めすることができる。
【０１５６】
本変形例のように、第１〜第４の上面電極９２３ａ〜９２３ｄを、第１〜第４のポスト部９２２ａ〜９２２ｄを基点として、第３の実施形態とは逆側に延在させても良い。本変形例を採用した場合、第１〜第４のバンプ１２０ａ〜１２０ｄの中心軸Ｏａ〜Ｏｄが、第１〜第４の可撓梁部９２５ａ〜９２５ｄ上に配置されるように、半導体チップ１００を位置決めして、半導体チップ１００を回路基板２００に加圧すれば、前述のように、半導体チップ１００を正確に位置決めすることができる。但し、第１〜第４の可撓梁部９２５ａ〜９２５ｄは、第３の実施形態にかかる第１〜第４の可撓梁部８２５ａ〜８２５ｄとは逆向きに傾斜するので、本変形例にかかる第１〜第４の抗力は、第３の実施形態にかかる第１〜第４の抗力とは逆向きに作用する。
【０１５７】
以下、これらの実施形態を付記として記載する。
［付記１］
第１の電極及び第２の電極を有する回路基板と、
第１の端子及び第２の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、前記第１の端子が接続される第１のパッド部及び前記第２の端子が接続される第２のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する直線に平行な第１の方向に配置された、前記第１の突起部に接触する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の突起部に接触する第２の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置されることを特徴とする電子装置。
［付記２］
第１の電極、第２の電極、第３の電極、及び第４の電極を有する回路基板と、
第１の端子、第２の端子、第３の端子、及び第４の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、第１の直線上に配置された、前記第１の端子及び前記第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第３の電極及び前記第４の電極は、前記第１のパッド部及び前記第２のパッド部間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置された、前記第３の端子及び前記第４の端子が接続される第３の電極及び第４の電極を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１の直線を基準としたときの前記第３のパッド部と同じ側に配置された、前記第１の端子に接触する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の直線を基準としたときの前記第４のパッド部と同じ側に配置された、前記第２の端子に接触する第２の突起部を含み、
前記第３の電極は、前記第３のパッド部に対して、前記第２の直線を基準としたときの前記第１のパッド部と同じ側に配置された、前記第３の端子に接触する第３の突起部を含み、
前記第４の電極は、前記第４のパッド部に対して、前記第２の直線を基準としたときの前記第２のパッド部と同じ側に配置された、前記第４の端子に接触する第４の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置され、
前記第３の端子の中心軸は、前記第３の突起部の前記第３のパッド部側に配置され、
前記第４の端子の中心軸は、前記第４の突起部の前記第４のパッド部側に配置されることを特徴とする電子装置。
［付記３］
回路基板と、前記回路基板に実装される電子部品と、を備え、
前記回路基板は、
基材と、
前記基材の上方に形成される第１の支持体及び第２の支持体と、
前記第１の支持体上に配置される第１の固定部と、前記第１の固定部に対して、前記第１の支持体及び前記第２の支持体を通過する直線に平行な第１の方向に配置される第１の梁部と、を含む第１の電極と、
前記第２の支持体上に配置される第２の固定部と、前記第２の固定部に対して、前記第１の方向とは反対方向である第２の方向に配置される第２の梁部と、を含む第２の電極と、
前記第１の梁部及び前記第２の梁部下に配置され、前記第１の支持体及び前記第２の支持体よりも剛性の低い膜体と、を備え、
前記電子部品は、
部品本体と、
前記部品本体に設けられ、前記第１の梁部上に接続される第１の端子と、
前記部品本体に設けられ、前記第２の梁部上に接続される第２の端子と、を備えることを特徴とする電子装置。
［付記４］
付記３に記載の電子装置において、
前記第１の梁部は、前記第１の支持体から前記第１の方向に離間するにつれて前記基材に近づき、
前記第２の梁部は、前記第２の支持体から前記第２の方向に離間するにつれて前記基材に近づくことを特徴とする電子装置。
［付記５］
付記３に記載の電子装置において、
前記膜体は、熱可塑性樹脂であることを特徴とする電子装置。
［付記６］
付記３に記載の電子装置において、
前記膜体は、Ｂステージ樹脂であることを特徴とする電子装置。
［付記７］
電子部品が実装される回路基板において、
基材と、
前記基材の上方に配置される第１の電極及び第２の電極と、
を備え、
前記第１の電極及び前記第２の電極は、前記電子部品の第１の端子及び第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する第１の直線に平行な第１の方向に配置された、前記第１の端子により加圧された際に、前記第１の端子の側面を前記第１のパッド部側に押圧する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の端子により加圧された際に、前記第２の端子の側面を前記第２のパッド部側に押圧する第２の突起部を含むことを特徴とする回路基板。
［付記８］
電子部品が実装される回路基板において、
基材と、
前記基材の上方に配置された第１の電極、第２の電極、第３の電極、及び第４の電極を備え、
前記第１の電極及び前記第２の電極は、第１の直線上に配置された、前記電子部品の第１の端子及び第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第３の電極及び前記第４の電極は、前記第１のパッド部及び前記第２のパッド部間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置された、前記電子部品の第３の端子及び第４の端子が接続される第３のパッド部及び第４のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１の直線を基準としたときの前記第３のパッド部と同じ側に配置された、前記第１の端子が加圧された際に、前記第１の端子の側面を前記第１のパッド部側に押圧する第１の突起部と、を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の直線を基準としたときの前記第４のパッド部と同じ側に配置された、前記第２の端子が加圧された際に、前記第２の端子の側面を前記第２のパッド部側に押圧する第２の突起部と、を含み、
前記第３の電極は、前記第３のパッド部に対して、前記第２の直線を基準としたときの前記第１のパッド部と同じ側に配置された、前記第３の端子が加圧された際に、前記第３の端子の側面を前記第３のパッド部側に押圧する第３の突起部と、を含み、
前記第４の電極は、前記第４のパッド部に対して、前記第２の直線を基準としたときの前記第２のパッド部と同じ側に配置された、前記第４の端子が加圧された際に、前記第４の端子の側面を前記第４のパッド部側に押圧する第４の突起部と、を含むことを特徴とする回路基板。
［付記９］
電子部品が実装される回路基板において、
基材と、
前記基材の上方に形成される第１の支持体及び第２の支持体と、
前記第１の支持体上に配置される第１の固定部と、前記電子部品の第１の端子が接続される第１の梁部であって、前記第１の固定部に対して、前記第１の支持体及び前記第２の支持体を通過する直線に平行な第１の方向に配置され、前記第１の端子により加圧された際に、前記第１の固定部から離間するにつれて前記基材に接近するように撓むことにより、前記第１の端子を前記第１のパッド部側に押圧する第１の梁部と、を含む第１の電極と、
前記第２の支持体上に配置される第２の固定部と、前記電子部品の第２の端子が接続される第２の梁部であって、前記第２の固定部に対して、前記第１の方向とは反対方向である第２の方向に配置され、前記第２の端子により加圧された際に、前記前記第２の固定部から離間するにつれて前記基材側に接近するように撓むことにより、前記第２の端子を前記第２のパッド部側に押圧する第２の梁部と、を含む第２の電極と、
前記第１の梁部及び前記第２の梁部下に配置され、前記第１の支持体及び前記第２の支持体よりも剛性の低い膜体と、を備えることを特徴とする回路基板。
［付記１０］
付記９に記載の回路基板において、
前記膜体は、熱可塑性樹脂であることを特徴とする回路基板。
［付記１１］
付記９に記載の回路基板において、
前記膜体は、Ｂステージ樹脂であることを特徴とする回路基板。
［付記１２］
電子部品の第１の端子により加圧された際に前記第１の端子に対して回路基板の実装表面と平行な第１の抗力を作用させる、前記回路基板上に形成された第１の電極に、前記第１の端子を接触させると共に、前記電子部品の第２の端子により加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力を作用させる、前記回路基板上に形成された第２の電極に、前記第２の端子を接触させる工程と、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、
を備えることを特徴とする電子装置の製造方法。
［付記１３］
付記１２に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子の側面を、前記第１の電極に形成された第１の突起部の側部のうち、前記第１の電極及び前記第２の電極を通過する第１の直線に平行な第１の方向の先方に位置する部位に当接させると共に、前記第２の端子の側面を、前記第２の電極に形成された第２の突起部の側部のうち、前記第１の方向とは反対方向である第２の方向の先方に位置する部位に当接させる電子装置の製造方法。
［付記１４］
付記１２に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に接触させるときに、前記電子部品の第３の端子により加圧された際に前記第３の端子に対して前記回路基板の実装表面と平行かつ前記第１の抗力及び前記第２の効力と交差する第３の抗力を作用させる、前記回路基板上に形成された第３の電極に、前記第３の端子を接触させると共に、前記電子部品の第４の端子により加圧された際に前記第４の端子に対して前記第３の抗力を相殺する第４の抗力を作用させる、前記回路基板上に形成された第４の電極に、前記第４の端子を接触させ、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第３の端子及び前記第４の端子を前記第３の電極及び前記第４の電極に加圧することを特徴とする電子装置の製造方法。
［付記１５］
付記１４に記載の電子装置の製造方法において、
前記第３の電極及び前記第４の電極は、前記第１の電極及び前記第２の電極間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置され、
前記第１の端子、前記第２の端子、前記第３の端子、及び前記第４の端子を、前記第１の電極、前記第２の電極、前記第３の電極、及び前記第４の電極に加圧するときに、前記第１の端子の側面及び前記第２の端子の側面を、それぞれ前記第１の電極に形成された第１の突起部の側部及び前記第２の電極に形成された第２の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向の先方に位置する部位に当接させ、前記第３の端子の側面及び前記第４の端子の側面を、それぞれ前記第３の電極に形成された第３の突起部の側部及び前記第２の電極に形成された第４の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向とは反対である第２の回転方向の先方に位置する部位に当接させる、ことを特徴とする電子装置の製造方法。
［付記１６］
付記１２に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子による加圧力で前記第１の電極を撓ませることにより、前記第１の電極の上面を、前記回路基板の実装表面に対して傾斜させると共に、前記第２の端子による加圧力で前記第２の電極を撓ませることにより、前記第２の電極の上面を、前記回路基板の実装表面に対して前記第１の電極とは逆側に傾斜させる、ことを特徴とする電子装置の製造方法。
［付記１７］
付記１２乃至１７のいずれかに記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧しながら、前記電子部品を前記回路基板に接合する電子装置の製造方法。
［付記１８］
付記１７に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する前に、前記回路基板と前記電子部品との間に未硬化のアンダーフィル材を供給する工程を備え、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記アンダーフィル材を硬化させることで、前記電子部品を前記回路基板に接合することを特徴とする電子装置の製造方法。
［付記１９］
付記１８に記載の電子装置の製造方法において、
前記アンダーフィル材を加熱により硬化させることを特徴とする電子装置の製造方法。
【符号の説明】
【０１５８】
１００：半導体チップ
１２０ａ：第１のバンプ
１２０ｂ：第２のバンプ
１２０ｃ：第３のバンプ
１２０ｄ：第４のバンプ
２００：回路基板
２１０：コア材
２２３ａ、５２３ａ、６２３ａ、７２３ａ、８２３ａ：第１の上面電極
２２３ｂ、５２３ｂ、６２３ｂ、７２３ｂ、８２３ｂ：第２の上面電極
２２３ｃ、５２３ｃ、６２３ｃ、７２３ｃ、８２３ｃ：第３の上面電極
２２３ｄ、５２３ｄ、６２３ｄ、７２３ｄ、８２３ｄ：第４の上面電極
２２５ａ、６２５ａ、７２５ａ：第１のパッド部
２２５ｂ、６２５ｂ、７２５ｂ：第２のパッド部
２２５ｃ、６２５ｃ、７２５ｃ：第３のパッド部
２２５ｄ、６２５ｄ、７２５ｄ：第４のパッド部
２２６ａ、５２６ａ、６２６ａ、７２６ａ：第１の突起部
２２６ｂ、５２６ｂ、６２６ｂ、７２６ｂ：第２の突起部
２２６ｃ、５２６ｃ、６２６ｃ、７２６ｃ：第３の突起部
２２６ｄ、５２６ｄ、６２６ｄ、７２６ｄ：第４の突起部
８２１：変形吸収膜
８２２ａ、９２２ａ：第１のポスト部
８２２ｂ、９２２ｂ：第２のポスト部
８２２ｃ、９２２ｃ：第３のポスト部
８２２ｄ、９２２ｄ：第４のポスト部
８２４ａ、９２４ａ：第１の固定部
８２４ｂ、９２４ｂ：第２の固定部
８２４ｃ、９２４ｃ：第３の固定部
８２４ｄ、９２４ｄ：第４の固定部
８２５ａ、９２５ａ：第１の可撓梁部
８２５ｂ、９２５ｂ：第２の可撓梁部
８２５ｃ、９２５ｃ：第３の可撓梁部
８２５ｄ、９２５ｄ：第４の可撓梁部
Ｆ１ａ、Ｆ２ａ、Ｆ３ａ、Ｆｔ１ａ：第１の抗力
Ｆ１ｂ、Ｆ２ｂ、Ｆ３ｂ、Ｆｔ２ａ：第２の抗力
Ｆ１ｃ、Ｆ２ｃ、Ｆ３ｃ、Ｆｔ１ｂ：第３の抗力
Ｆ１ｄ、Ｆ２ｄ、Ｆ３ｄ、Ｆｔ２ｂ：第４の抗力
Ｏａ：中心軸
Ｏｂ：中心軸
Ｏｃ：中心軸
Ｏｄ：中心軸
【特許請求の範囲】
【請求項１】
第１の電極及び第２の電極を有する回路基板と、
第１の端子及び第２の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、前記第１の端子が接続される第１のパッド部及び前記第２の端子が接続される第２のパッド部を含み、
前記第１の電極は、更に前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する直線に平行な第１の方向に配置された、前記第１の端子に接触する第１の突起部を含み、
前記第２の電極は、更に前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の端子部に接触する第２の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置されることを特徴とする電子装置。
【請求項２】
第１の電極、第２の電極、第３の電極、及び第４の電極を有する回路基板と、
第１の端子、第２の端子、第３の端子、及び第４の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、第１の直線上に配置された、前記第１の端子及び前記第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第３の電極及び前記第４の電極は、前記第１のパッド部及び前記第２のパッド部間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置された、前記第３の端子及び前記第４の端子が接続される第３のパッド部及び第４のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１の直線を基準としたときの前記第３のパッド部と同じ側に配置された、前記第１の端子に接触する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の直線を基準としたときの前記第４のパッド部と同じ側に配置された、前記第２の端子に接触する第２の突起部を含み、
前記第３の電極は、前記第３のパッド部に対して、前記第２の直線を基準としたときの前記第１のパッド部と同じ側に配置された、前記第３の端子に接触する第３の突起部を含み、
前記第４の電極は、前記第４のパッド部に対して、前記第２の直線を基準としたときの前記第２のパッド部と同じ側に配置された、前記第４の端子に接触する第４の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置され、
前記第３の端子の中心軸は、前記第３の突起部の前記第３のパッド部側に配置され、
前記第４の端子の中心軸は、前記第４の突起部の前記第４のパッド部側に配置されることを特徴とする電子装置。
【請求項３】
回路基板と、前記回路基板に実装される電子部品と、を備え、
前記回路基板は、
基材と、
前記基材の上方に形成される第１の支持体及び第２の支持体と、
前記第１の支持体上に配置される第１の固定部と、前記第１の固定部に対して、前記第１の支持体及び前記第２の支持体を通過する直線に平行な第１の方向に配置される第１の梁部と、を含む第１の電極と、
前記第２の支持体上に配置される第２の固定部と、前記第２の固定部に対して、前記第１の方向とは反対方向である第２の方向に配置される第２の梁部と、を含む第２の電極と、
前記第１の梁部及び前記第２の梁部下に配置され、前記第１の支持体及び前記第２の支持体よりも剛性の低い膜体と、を備え、
前記電子部品は、
部品本体と、
前記部品本体に設けられ、前記第１の梁部上に接続される第１の端子と、
前記部品本体に設けられ、前記第２の梁部上に接続される第２の端子と、を備えることを特徴とする電子装置。
【請求項４】
請求項３に記載の電子装置において、
前記第１の梁部は、前記第１の支持体から前記第１の方向に離間するにつれて前記基材に近づき、
前記第２の梁部は、前記第２の支持体から前記第２の方向に離間するにつれて前記基材に近づくことを特徴とする電子装置。
【請求項５】
電子部品が実装される回路基板において、
基材と、
前記基材の上方に配置される第１の電極及び第２の電極と、
を備え、
前記第１の電極及び前記第２の電極は、前記電子部品の第１の端子及び第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する直線に平行な第１の方向に配置された、前記第１の端子により加圧された際に、前記第１の端子の側面を前記第１のパッド部側に押圧する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の端子により加圧された際に、前記第２の端子の側面を前記第２のパッド部側に押圧する第２の突起部を含むことを特徴とする回路基板。
【請求項６】
電子部品の第１の端子により加圧された際に前記第１の端子に対して回路基板の実装表面と平行な第１の抗力を作用させる、前記回路基板上に形成された第１の電極に、前記第１の端子を接触させると共に、前記電子部品の第２の端子により加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力を作用させる、前記回路基板上に形成された第２の電極に、前記第２の端子を接触させる工程と、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、
を備えることを特徴とする電子装置の製造方法。
【請求項７】
請求項６に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子の側面を、前記第１の電極に形成された第１の突起部の側部のうち、前記第１の電極及び前記第２の電極を通過する第１の直線に平行な第１の方向の先方に位置する部位に当接させると共に、前記第２の端子の側面を、前記第２の電極に形成された第２の突起部の側部のうち、前記第１の方向とは反対方向である第２の方向の先方に位置する部位に当接させる電子装置の製造方法。
【請求項８】
請求項６に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に接触させるときに、前記電子部品の第３の端子により加圧された際に前記第３の端子に対して前記回路基板の実装表面と平行かつ前記第１の抗力及び前記第２の効力と交差する第３の抗力を作用させる、前記回路基板上に形成された第３の電極に、前記第３の端子を接触させると共に、前記電子部品の第４の端子により加圧された際に前記第４の端子に対して前記第３の抗力を相殺する第４の抗力を作用させる、前記回路基板上に形成された第４の電極に、前記第４の端子を接触させ、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第３の端子及び前記第４の端子を前記第３の電極及び前記第４の電極に加圧することを特徴とする電子装置の製造方法。
【請求項９】
請求項８に記載の電子装置の製造方法において、
前記第３の電極及び前記第４の電極は、前記第１の電極及び前記第２の電極間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置され、
前記第１の端子、前記第２の端子、前記第３の端子、及び前記第４の端子を、前記第１の電極、前記第２の電極、前記第３の電極、及び前記第４の電極に加圧するときに、前記第１の端子の側面及び前記第２の端子の側面を、それぞれ前記第１の電極に形成された第１の突起部の側部及び前記第２の電極に形成された第２の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向の先方に位置する部位に当接させ、前記第３の端子の側面及び前記第４の端子の側面を、それぞれ前記第３の電極に形成された第３の突起部の側部及び前記第２の電極に形成された第４の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向とは反対である第２の回転方向の先方に位置する部位に当接させる、ことを特徴とする電子装置の製造方法。
【請求項１０】
請求項６に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子による加圧力で前記第１の電極を撓ませることにより、前記第１の電極の上面を、前記回路基板の実装表面に対して傾斜させると共に、前記第２の端子による加圧力で前記第２の電極を撓ませることにより、前記第２の電極の上面を、前記回路基板の実装表面に対して前記第１の電極とは逆側に傾斜させる、ことを特徴とする電子装置の製造方法。
【請求項１】
第１の電極及び第２の電極を有する回路基板と、
第１の端子及び第２の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、前記第１の端子が接続される第１のパッド部及び前記第２の端子が接続される第２のパッド部を含み、
前記第１の電極は、更に前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する直線に平行な第１の方向に配置された、前記第１の端子に接触する第１の突起部を含み、
前記第２の電極は、更に前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の端子部に接触する第２の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置されることを特徴とする電子装置。
【請求項２】
第１の電極、第２の電極、第３の電極、及び第４の電極を有する回路基板と、
第１の端子、第２の端子、第３の端子、及び第４の端子を有する電子部品と、を備え、
前記第１の電極及び前記第２の電極は、第１の直線上に配置された、前記第１の端子及び前記第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第３の電極及び前記第４の電極は、前記第１のパッド部及び前記第２のパッド部間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置された、前記第３の端子及び前記第４の端子が接続される第３のパッド部及び第４のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１の直線を基準としたときの前記第３のパッド部と同じ側に配置された、前記第１の端子に接触する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の直線を基準としたときの前記第４のパッド部と同じ側に配置された、前記第２の端子に接触する第２の突起部を含み、
前記第３の電極は、前記第３のパッド部に対して、前記第２の直線を基準としたときの前記第１のパッド部と同じ側に配置された、前記第３の端子に接触する第３の突起部を含み、
前記第４の電極は、前記第４のパッド部に対して、前記第２の直線を基準としたときの前記第２のパッド部と同じ側に配置された、前記第４の端子に接触する第４の突起部を含み、
前記第１の端子の中心軸は、前記第１の突起部の前記第１のパッド部側に配置され、
前記第２の端子の中心軸は、前記第２の突起部の前記第２のパッド部側に配置され、
前記第３の端子の中心軸は、前記第３の突起部の前記第３のパッド部側に配置され、
前記第４の端子の中心軸は、前記第４の突起部の前記第４のパッド部側に配置されることを特徴とする電子装置。
【請求項３】
回路基板と、前記回路基板に実装される電子部品と、を備え、
前記回路基板は、
基材と、
前記基材の上方に形成される第１の支持体及び第２の支持体と、
前記第１の支持体上に配置される第１の固定部と、前記第１の固定部に対して、前記第１の支持体及び前記第２の支持体を通過する直線に平行な第１の方向に配置される第１の梁部と、を含む第１の電極と、
前記第２の支持体上に配置される第２の固定部と、前記第２の固定部に対して、前記第１の方向とは反対方向である第２の方向に配置される第２の梁部と、を含む第２の電極と、
前記第１の梁部及び前記第２の梁部下に配置され、前記第１の支持体及び前記第２の支持体よりも剛性の低い膜体と、を備え、
前記電子部品は、
部品本体と、
前記部品本体に設けられ、前記第１の梁部上に接続される第１の端子と、
前記部品本体に設けられ、前記第２の梁部上に接続される第２の端子と、を備えることを特徴とする電子装置。
【請求項４】
請求項３に記載の電子装置において、
前記第１の梁部は、前記第１の支持体から前記第１の方向に離間するにつれて前記基材に近づき、
前記第２の梁部は、前記第２の支持体から前記第２の方向に離間するにつれて前記基材に近づくことを特徴とする電子装置。
【請求項５】
電子部品が実装される回路基板において、
基材と、
前記基材の上方に配置される第１の電極及び第２の電極と、
を備え、
前記第１の電極及び前記第２の電極は、前記電子部品の第１の端子及び第２の端子が接続される第１のパッド部及び第２のパッド部を含み、
前記第１の電極は、前記第１のパッド部に対して、前記第１のパッド部及び前記第２のパッド部を通過する直線に平行な第１の方向に配置された、前記第１の端子により加圧された際に、前記第１の端子の側面を前記第１のパッド部側に押圧する第１の突起部を含み、
前記第２の電極は、前記第２のパッド部に対して、前記第１の方向とは反対方向である第２の方向に配置された、前記第２の端子により加圧された際に、前記第２の端子の側面を前記第２のパッド部側に押圧する第２の突起部を含むことを特徴とする回路基板。
【請求項６】
電子部品の第１の端子により加圧された際に前記第１の端子に対して回路基板の実装表面と平行な第１の抗力を作用させる、前記回路基板上に形成された第１の電極に、前記第１の端子を接触させると共に、前記電子部品の第２の端子により加圧された際に前記第２の端子に対して前記第１の抗力を相殺する第２の抗力を作用させる、前記回路基板上に形成された第２の電極に、前記第２の端子を接触させる工程と、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧する工程と、
を備えることを特徴とする電子装置の製造方法。
【請求項７】
請求項６に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子の側面を、前記第１の電極に形成された第１の突起部の側部のうち、前記第１の電極及び前記第２の電極を通過する第１の直線に平行な第１の方向の先方に位置する部位に当接させると共に、前記第２の端子の側面を、前記第２の電極に形成された第２の突起部の側部のうち、前記第１の方向とは反対方向である第２の方向の先方に位置する部位に当接させる電子装置の製造方法。
【請求項８】
請求項６に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に接触させるときに、前記電子部品の第３の端子により加圧された際に前記第３の端子に対して前記回路基板の実装表面と平行かつ前記第１の抗力及び前記第２の効力と交差する第３の抗力を作用させる、前記回路基板上に形成された第３の電極に、前記第３の端子を接触させると共に、前記電子部品の第４の端子により加圧された際に前記第４の端子に対して前記第３の抗力を相殺する第４の抗力を作用させる、前記回路基板上に形成された第４の電極に、前記第４の端子を接触させ、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第３の端子及び前記第４の端子を前記第３の電極及び前記第４の電極に加圧することを特徴とする電子装置の製造方法。
【請求項９】
請求項８に記載の電子装置の製造方法において、
前記第３の電極及び前記第４の電極は、前記第１の電極及び前記第２の電極間で前記第１の直線と交差する第２の直線上であって、前記第１の直線をはさんで配置され、
前記第１の端子、前記第２の端子、前記第３の端子、及び前記第４の端子を、前記第１の電極、前記第２の電極、前記第３の電極、及び前記第４の電極に加圧するときに、前記第１の端子の側面及び前記第２の端子の側面を、それぞれ前記第１の電極に形成された第１の突起部の側部及び前記第２の電極に形成された第２の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向の先方に位置する部位に当接させ、前記第３の端子の側面及び前記第４の端子の側面を、それぞれ前記第３の電極に形成された第３の突起部の側部及び前記第２の電極に形成された第４の突起部の側部のうち、前記第１の直線及び前記第２の直線の交差点を中心とする第１の回転方向とは反対である第２の回転方向の先方に位置する部位に当接させる、ことを特徴とする電子装置の製造方法。
【請求項１０】
請求項６に記載の電子装置の製造方法において、
前記第１の端子及び前記第２の端子を前記第１の電極及び前記第２の電極に加圧するときに、前記第１の端子による加圧力で前記第１の電極を撓ませることにより、前記第１の電極の上面を、前記回路基板の実装表面に対して傾斜させると共に、前記第２の端子による加圧力で前記第２の電極を撓ませることにより、前記第２の電極の上面を、前記回路基板の実装表面に対して前記第１の電極とは逆側に傾斜させる、ことを特徴とする電子装置の製造方法。
【図１】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１３】
【図１４】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図３０】
【図２】
【図７】
【図１２】
【図１５】
【図２２】
【図２９】
【図３】
【図４】
【図５】
【図６】
【図８】
【図９】
【図１０】
【図１１】
【図１３】
【図１４】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図３０】
【図２】
【図７】
【図１２】
【図１５】
【図２２】
【図２９】
【公開番号】特開２０１２−７９９０３（Ｐ２０１２−７９９０３Ａ）
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願番号】特願２０１０−２２３２９８（Ｐ２０１０−２２３２９８）
【出願日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年４月１９日（２０１２．４．１９）
【国際特許分類】
【出願日】平成２２年９月３０日（２０１０．９．３０）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]