電子装置の製造方法
【課題】裏面側に電極が形成された電子部品を基板に実装してなる電子装置を製造する場合に、電子部品と基板との接続状態をより正確且つ容易に確認し得る方法を提供する。
【解決手段】ランド形成工程では、実装時に裏面電極２に覆われる位置に第１ランド部６ａを形成し、第１ランド部６ａから延出すると共に実装時に裏面電極２に覆われない外方位置に、第１ランド部６ａよりも狭い幅の第２ランド部６ｂを形成している。更に、半田ペースト印刷工程により、第１ランド部６ａと第２ランド部６ｂとに跨る構成でランド６を覆う半田ペースト４を印刷し、半田ペーストが印刷された後、リフロー工程を行っている。リフロー工程では、第１ランド部６ａに対応する位置に裏面電極２を配置した状態で半田ペースト４を溶融させ、半田ペースト４の少なくとも第２ランド部６ｂ側の一部を裏面電極２側に移動させつつ接合している。
【解決手段】ランド形成工程では、実装時に裏面電極２に覆われる位置に第１ランド部６ａを形成し、第１ランド部６ａから延出すると共に実装時に裏面電極２に覆われない外方位置に、第１ランド部６ａよりも狭い幅の第２ランド部６ｂを形成している。更に、半田ペースト印刷工程により、第１ランド部６ａと第２ランド部６ｂとに跨る構成でランド６を覆う半田ペースト４を印刷し、半田ペーストが印刷された後、リフロー工程を行っている。リフロー工程では、第１ランド部６ａに対応する位置に裏面電極２を配置した状態で半田ペースト４を溶融させ、半田ペースト４の少なくとも第２ランド部６ｂ側の一部を裏面電極２側に移動させつつ接合している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置では、実装の高密度化、多端子化が進行しており、ＱＦＮ（Quad Flat Non-leaded package）、或いは一部のタンタルコンデンサ、ダイオードなど、実装面側に電極を配置してなる下面電極（裏面電極）部品の実装が注目を集めている。なお、リードレスパッケージの実装構造に関する技術としては、例えば特許文献１〜４のようなものが提供されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−５７２４４公報
【特許文献２】特開平６−６９３６９号公報
【特許文献３】特開２００６−３２６２２公報
【特許文献４】特開平１１−８７８９３公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような半導体装置を製造する場合、一般的には、電子部品を基板に実装した後に、外観検査装置などによって半田接合が確実に行われているかを検査している。しかしながら、特に半田ペーストを印刷した後に電子部品を配置し、その状態で半田ペーストを溶融する方式（いわゆるリフロー方式）では、ＱＦＮ等の下面電極部品を実装する場合に、半田による接合部が下面電極部品に隠れてしまうため、光学或いはレーザ等による外観検査では良否判定が難しいという問題があった。
【０００５】
一方、特許文献１〜４の発明は、いずれもパッケージ部品の側部に側面電極やビア等が配置され、この電極等に沿ってフィレットを高く形成することで外観検査の容易化を図っているが、フィレットが外観で把握し難い場合については何ら解決がなされていなかった。
【０００６】
一方、上記半導体装置では、実装後に電気的に導通状態を検査する手法も考えられるが、このような電気検査では、完全なオープン状態は検出することができるものの、半田ペーストが完全に溶融していない不ぬれ不良（電気的に接続されていないものと、部分的に接続されているが温度サイクルや振動等により短時間でオープン状態に至るものとが混在する状態）を検出することが難しいという問題があった。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、基板と対向する裏面側に裏面電極が形成された電子部品を基板に実装してなる電子装置を製造する製造方法において、電子部品と基板との接続状態をより正確且つ容易に確認し得る方法を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１の発明は、基板と対向する裏面側に裏面電極が形成された電子部品を前記基板の実装面に接合してなる電子装置を製造する製造方法であって、実装時に前記裏面電極に覆われる位置に配される第１ランド部と、前記第１ランド部から延出すると共に実装時に前記裏面電極に覆われない外方位置に配され、且つ前記第１ランド部よりも狭い幅で構成される第２ランド部と、を備えたランドを、前記実装面に形成するランド形成工程と、前記ランド形成工程によって形成された前記第１ランド部と前記第２ランド部とに跨る構成で前記ランドを覆う半田ペーストを印刷する半田ペースト印刷工程と、前記半田ペースト印刷工程によって前記半田ペーストが印刷された後、前記第１ランド部に対応する位置に前記裏面電極を配置した状態で前記半田ペーストを溶融することで、前記半田ペーストの少なくとも前記第２ランド部側の一部を前記裏面電極側に移動させつつ接合するリフロー工程と、含むことを特徴とする。
【０００９】
請求項２の発明は、請求項１に記載の電子装置の製造方法において、前記ランド形成工程では、前記第１ランド部から複数の前記第２ランド部を延出させる構成で前記ランドを形成し、前記半田ペースト印刷工程では、前記第１ランド部と複数の前記第２ランド部とに跨る構成で前記半田ペーストを印刷することを特徴とする。
【００１０】
請求項３の発明は、請求項２に記載の電子装置の製造方法において、前記ランド形成工程では、同方向に延び且つ互いに離間して配される二本の前記第２ランド部を前記第１ランド部から延出させる構成で前記ランドを形成し、前記半田ペースト印刷工程では、二本の前記第２ランド部の間におけるランド非形成領域を覆い、且つ前記第１ランド部側から二本の前記第２ランド部に沿って延びる構成で前記半田ペーストを印刷することを特徴とする。
【００１１】
請求項４の発明は、請求項２又は請求項３に記載の電子装置の製造方法において、前記ランド形成工程が、前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させ、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、を含んでおり、更に、前記レジスト層形成工程では、前記導電路の基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるように前記ソルダレジスト層を配置することで、前記基端部の幅方向両側に前記第２ランド部となる前記導電路の露出部をそれぞれ形成することを特徴とする。
【００１２】
請求項５の発明は、請求項１から請求項３のいずれか一項に記載の電子装置の製造方法において、前記ランド形成工程が、前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させて前記第２ランド部を形成し、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、を含むことを特徴とする。
【００１３】
請求項６の発明は、請求項４又は請求項５に記載の電子装置の製造方法において、前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、前記ランド形成工程では、前記第２ランド部の幅方向一端側の側縁部が前記所定方向に対して傾斜して配され、且つ前記第２ランド部の幅が先端側となるにつれて狭くなるように前記第２ランド部を前記所定方向に延出させて形成することを特徴とする。
【００１４】
請求項７の発明は、請求項４に記載の電子装置の製造方法において、前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、前記ランド形成工程では、複数の前記第２ランド部を前記所定方向に延出させて並列に形成すると共に、これら複数の前記第２ランド部の内、幅方向一端側に配置された一端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部の幅方向他端側の側縁部を、前記所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部の第２ランド部の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部の幅方向一端側の側縁部を、前記所定方向に対して傾斜するように構成することを特徴とする。
【００１５】
請求項８の発明は、請求項１から請求項７のいずれか一項に記載の電子装置の製造方法において、前記半田ペースト印刷工程では、少なくとも前記半田ペーストにおける前記第１ランド部を被覆する部分の幅が、前記第１ランド部の幅よりも狭くなるように前記半田ペーストを配置することを特徴とする。
【発明の効果】
【００１６】
請求項１の発明では、ランド形成工程によって形成された第１ランド部と第２ランド部とに跨る構成で半田ペーストを印刷しており、半田ペーストが印刷された後、半田ペーストを溶融させるリフロー工程を行っている。このリフロー工程では、第１ランド部に対応する位置に裏面電極を配置した状態で半田ペーストが溶融するため、正常な接合がなされるときには、この溶融する半田ペーストによって裏面電極と第１ランド部とが接合される。このとき、溶融する半田ペーストは裏面電極の表面を伝って裏面電極側に流れ込むため、電子部品に覆われない第２ランド部側の半田ペーストの量も減ることになる。逆に、半田ペーストと裏面電極の接合が正常でない場合、第２ランド部側の半田ペーストは裏面電極側に移動しない又は移動量が少ないため、正常時と比較して半田ペーストの残存量が多くなる。従って、第２ランド部側の半田ペーストの残存状態に基づいて接合の良否を確認できるようになり、特に、第２ランド部側は電子部品に覆われていないため、半田ペーストの残存状態を容易に且つより正確に外観検することができ、ひいては接合の良否判定を一層精度高く良好に行うことができる。
【００１７】
請求項２の発明では、第１ランド部から複数の第２ランド部を延出させる構成でランドを形成しており、第１ランド部と複数の第２ランド部とに跨る構成で半田ペーストを印刷している。このように複数の第２ランド部に跨るように半田ペーストを印刷してリフロー工程を行うと、正常な接合時には、印刷された半田ペーストのうち、第２ランド部を覆う部分だけでなく複数の第２ランド部に跨る部分も裏面電極側へ移動し易いため、接合が正常な場合と異常な場合とで残存状態に差が生じやすくなる。
【００１８】
請求項３の発明では、同方向に延び且つ互いに離間して配される二本の第２ランド部を第１ランド部から延出させる構成でランドを形成しており、これら二本の第２ランド部の間に形成におけるランド非形成領域を覆い、且つ第１ランド部側から二本の第２ランド部に沿って延びる構成で半田ペーストを印刷している。このようにすると、リフロー工程後に現れるランド非形成領域の長さが、正常な接合時と不十分な接合時とでよりはっきりと差異が生じるようになり、外観検査をより正確且つ容易に行うことができるようになる。
【００１９】
請求項４の発明では、基板の実装面側に、少なくとも一部が第１ランド部として構成される導電ベース部と導電ベース部から実装面に沿って延びる導電路とを備えた導電パターンを形成しており、導電路の露出部の幅が導電ベース部の露出部の幅よりも狭く且つ導電路全体の幅よりも狭くなる構成でソルダレジスト層を形成している。更に、レジスト層形成工程では、導電路の基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層を配置することで、基端部の幅方向両側に導電路の露出部をそれぞれ形成している。
この構成によれば、導電ベース部の一部をソルダレジスト層で被覆して所望の幅の第２ランド部を形成することができる。更に、第２ランド部付近において、第２ランド部よりも幅の広い導電路を構成することができるため、電気的損失を少なくすることができる。特に、幅方向両側の第２ランド部が繋がった形態で導電路が構成されるため、電気的損失を抑える上でより有利となる。
【００２０】
請求項５の発明では、基板の実装面側に、少なくとも一部が第１ランド部として構成される導電ベース部と導電ベース部から実装面に沿って延びる導電路とを備えた導電パターンを形成しており、導電路の露出部の幅が導電ベース部の露出部の幅よりも狭く且つ導電路全体の幅よりも狭くなる構成で少なくとも導電路の一部を被覆するソルダレジスト層を形成している。
この構成によれば、導電ベース部の一部をソルダレジスト層で被覆して所望の幅の第２ランド部を形成することができる。更に、第２ランド部付近において、第２ランド部よりも幅の広い導電路を構成することができるため、電気的損失を少なくすることができる。
【００２１】
請求項６の発明では、第１ランド部側から所定方向に延びるように半田ペーストを形成し、第２ランド部の幅方向一端側の側縁部が所定方向に対して傾斜して配され、且つ第２ランド部の幅が先端側となるにつれて狭くなるように第２ランド部を所定方向に延出させて形成している。この構成によれば、第２ランド部の幅を先細り状に細く形成することができ、更に、第２ランド部上への半田ペーストの印刷が幅方向一端側にずれた場合でも半田ペーストが第２ランド部上から外れにくくなるため、このような場合であっても、第２ランド部側の半田ペーストがリフロー時に裏面電極側へ流動しやすくなる。
【００２２】
請求項７の発明では、第１ランド部側から所定方向に延びるように半田ペーストを形成している。更に、複数の第２ランド部を所定方向に延出させて並列に形成し、幅方向一端側に配置された一端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部の幅方向他端側の側縁部を、所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部の第２ランド部の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部の幅方向一端側の側縁部を、所定方向に対して傾斜するように構成している。
この構成によれば、一端側第２ランド部と他端側第２ランド部の幅を先細り状に細く形成することができ、更に、一端側第２ランド部と他端側第２ランド部とに跨るように配置されるべき半田ペーストが幅方向一端側或いは幅方向他端側にずれた場合であっても、半田ペーストが両第２ランド部から外れにくくなるため、このような場合であっても、第２ランド部側の半田ペーストがリフロー時に裏面電極側へ流動しやすくなる。
【００２３】
請求項８の発明では、半田ペースト印刷工程において、少なくとも半田ペーストにおける第１ランド部を被覆する部分の幅が、第１ランド部の幅よりも狭くなるように半田ペーストを配置している。
このようにすると、裏面電極と第１ランド部とが正常に接合される場合に、裏面電極を伝って流動する半田ペーストの量を多くすることができるため、正常な接合時と不十分な接合時とで生じる残存状態（即ち、第２ランド部側の半田ペーストの残存状態）の差異がより大きくなり、ひいては、裏面電極と第１ランド部の接合の良否判定をより正確に行うことができるようになる。
【図面の簡単な説明】
【００２４】
【図１】図１は、第１実施形態係る製造方法にて製造された電子装置を概略的に例示する断面図である。
【図２】図２は、第１実施形態に係る製造方法で行われるランド形成工程を概略的に説明する説明図であり、図２（Ａ）は、基板の一方面にランドが形成された様子を概略的に例示する平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ位置の概略断面図である。
【図３】図３（Ａ）は、ランド形成工程によって形成されたランドを拡大して示す拡大図であり、図３（Ｂ）は、図３（Ａ）のランドに半田ペーストを印刷した様子を説明する説明図である。
【図４】図４は、第１実施形態に係る製造方法で行われる半田ペースト印刷工程を概略的に説明する説明図であり、図４（Ａ）は、各ランドに半田ペーストが印刷された様子を概略的に例示する平面図であり、図４（Ｂ）は、図４（Ａ）のＢ−Ｂ位置の概略断面図である。
【図５】図５（Ａ）は、図４で示す半田ペースト印刷工程後、各第１ランド上に電子部品が配置された様子を概略的に例示する平面図であり、図５（Ｂ）は、図５（Ａ）のＣ−Ｃ位置の概略断面図である。
【図６】図６（Ａ）は、リフロー工程によって半田ペーストを溶融、冷却した後の様子を概略的に例示する平面図であり、図６（Ｂ）は、図６（Ａ）のＤ−Ｄ位置の概略断面図である。
【図７】図７は、第２実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図８】図８（Ａ）は、図７のＥ−Ｅ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図８（Ｂ）は、図７のＦ−Ｆ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図９】図９は、第３実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１０】図１０（Ａ）は、図９のＧ−Ｇ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１０（Ｂ）は、図９のＨ−Ｈ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１１】図１１は、第４実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１２】図１２（Ａ）は、図１１のＩ−Ｉ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１２（Ｂ）は、図１１のＪ−Ｊ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１３】図１３は、第５実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１４】図１４（Ａ）は、図１３のＫ−Ｋ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１４（Ｂ）は、図１３のＬ−Ｌ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１５】図１５は、第６実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１６】図１６（Ａ）は、図１５のＭ−Ｍ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１６（Ｂ）は、図１５のＮ−Ｎ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１７】図１７は、第７実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１８】図１８（Ａ）は、図１７のＰ−Ｐ位置におけるランド形成工程後の様子の概略的に例示する断面図であり、図１８（Ｂ）は、図１７のＰ−Ｐ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【発明を実施するための形態】
【００２５】
[第１実施形態]
以下、本発明に係る製造方法を具現化した第１実施形態について、図面を参照して説明する。
（半導体装置の構成）
まず、本実施形態に係る製造方法で製造される電子装置２０について概説する。
図１は、第１実施形態係る製造方法にて製造された電子装置を概略的に例示する断面図である。図１に示すように、電子装置２０は、電子部品１と、配線基板として構成される基板３とを備えており、配線基板３の実装面に２ａに電子部品１が接合された構成をなしている。
【００２６】
電子部品１は、例えばＱＦＮ（Quad Flat Non-leaded package）などの半導体パッケージとして構成されており、基板３と対向する裏面１ａ側に複数の裏面電極２が形成されている。
【００２７】
基板３は、ランド６や図示しない配線パターンなどを備えたプリント配線基板として構成されており、所定領域に電子部品１が実装され、この電子部品１の各裏面電極２とそれぞれ対向する位置にランド６が形成されている。図２（Ａ）に示すように、各ランド６は、実装時に各裏面電極２に覆われる位置にそれぞれ第１ランド部６ａが形成されており、各第１ランド部６ａから外方側（電子部品１に覆われる側とは反対側）に延びるように第２ランド部６ｂがそれぞれ形成されている。なお、図２（Ａ）では、電子部品１が実装される前の基板３を平面視した状態を示しており、電子部品１が実装される領域（実装時に電子部品１に覆われる領域）を符号１’で示し、将来的に各裏面電極２に覆われる領域を符号２’で示している。
【００２８】
図１に示すように、各ランド６は各裏面電極２と半田によって接合されており、各ランド６の第１ランド部６ａと裏面電極２の間には、これらを連結する半田接合部７ａが形成され、半田接合部７ａの外側において第２ランド部６ｂ上には半田フィレット部７ｂが形成されている。なお、各ランド６は、基板３に形成された図示しない配線パターンに電気的に接続されている。
【００２９】
（半導体装置の製造方法）
次に、本実施形態に係る半導体装置の製造方法について詳述する。
＜１．ランド形成工程＞
まず、ランド形成工程について説明する。図２は、第１実施形態に係る製造方法で行われるランド形成工程を概略的に説明する説明図であり、図２（Ａ）は、基板の一方面にランドが形成された様子を概略的に例示する平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ位置の概略断面図である。
図２に示すように、ランド形成工程では、基板３の実装面３ａにおいて各裏面電極２に対応する位置にランド６を形成する。具体的には、電子部品１が実装される領域（実装時に電子部品１に覆われる領域）１’内に、各第１ランド部６ａをそれぞれ形成し、これら各第１ランド部６ａから延出させる構成で第２ランド部６ｂを形成している。
【００３０】
ランド形成工程で形成される各ランド６は、導電性の材料によって長手状に構成されると共にそれぞれが決められた方向に延びた構成をなし、電子部品１によって覆われる領域１’から当該領域１’の外部に跨るように配置される。この工程では、領域１’内の各第１ランド部６ａがそれぞれ、将来的に裏面電極２に覆われる領域２’ に形成されるため、実装後に電子部品１の各裏面電極２に対向するようになっている。
【００３１】
また、ランド形成工程では、各第１ランド部６ａから領域１’の外部（即ち、実装時に裏面電極２に覆われない外方位置）に延びる形態で、２つの第２ランド部６ｂ，６ｂを形成している。この工程で形成される各第２ランド部６ｂ，６ｂは、同方向（ランド６の長手方向）に略平行に延びると共に、互いに離間して配されており、それぞれが第１ランド部６ａよりも狭い幅で構成されている。
【００３２】
本実施形態では、図３に示すように、例えば一方の第２ランド部６ｂの幅Ｗ２と他方の第２ランド部６ｂの幅Ｗ３とがほぼ同じ幅で構成されており、これら幅Ｗ２、Ｗ３がいずれも第１ランド部６ｂの幅Ｗ１よりも小さくなっている。より具体的には、第１ランド部６ａの一方の側部１１ａに沿って一方の第２ランド部６ｂが延びており、他方の側部１１ｂに沿って他方の第２ランド部６ｂが延びている。
【００３３】
なお、ランド形成工程の前工程又は後工程としてソルダレジスト層５を形成するレジスト層形成工程を行っており、ソルダレジスト層を形成することにより所定の位置への半田の付着等を防止している。
【００３４】
＜２．半田ペースト印刷工程＞
次に、ランド形成工程の後に行われる半田ペースト印刷工程について説明する。図３（Ａ）は、ランド形成工程によって形成されたランドを拡大して示す拡大図であり、図３（Ｂ）は、図３（Ａ）のランドに半田ペーストを印刷した様子を説明する説明図である。図４は、第１実施形態に係る製造方法で行われる半田ペースト印刷工程を概略的に説明する説明図であり、図４（Ａ）は、各ランドに半田ペーストが印刷された様子を概略的に例示する平面図であり、図４（Ｂ）は、図４（Ａ）のＢ−Ｂ位置の概略断面図である。
【００３５】
この半田ペースト印刷工程では、図４に示すように、ランド形成工程によって形成された各ランド６に対し、第１ランド部６ａと第２ランド部６ｂとに跨る構成でランド６を覆うように、公知の半田印刷機を用いて半田ペースト４を印刷転写する。
【００３６】
図３（Ｂ）に示すように、半田ペースト印刷工程では、第１ランド部６ａと複数の第２ランド部６ｂとに跨る構成で半田ペースト４を印刷しており、具体的には、二本の第２ランド部６ｂの間に形成される隙間１４（ランド非形成領域）を覆い、且つ第１ランド部６ａ側から二本の第２ランド部６ｂに沿って延びる構成で半田ペースト４を印刷している。
【００３７】
より詳しくは、第１ランド部６ａの幅方向両端部付近を覆わず、幅方向中央部付近を覆うように半田ペースト４を印刷しており、更には、一方の第２ランド部６ｂにおける内側の側部１２ｂ（図３（Ａ））を覆い、且つ他方のランド部６ｂにおける内側の側部１３ｂ（図３（Ａ））を覆うように両第２ランド部６ｂ，６ｂの内側（隙間１４側）を被覆する構成で半田ペースト４を印刷している。
【００３８】
また、半田ペースト印刷工程では、図３（Ｂ）のように、少なくとも半田ペースト４における第１ランド部６ａを被覆する部分の幅Ｗ４が、隙間１４の幅Ｗ５（図３（Ａ））よりも大きく、第１ランド部６ａの幅Ｗ１よりも小さくなるように半田ペースト４を配置している。この工程では、半田ペースト４は、第１ランド部の一方の側部１１ａよりも内側であって且つ一方の第２ランド部６ｂの側部１２ａよりも内側（隙間１４側）の位置に、幅方向一方側の境界４ａが配され、更に、第１ランド部の他方の側部１１ｂよりも内側であって且つ他方のランド部６ｂの側部１３ａよりも内側（隙間１４側）の位置に幅方向他方側の境界４ｂが配されるように印刷されることとなる。
【００３９】
＜３．リフロー工程＞
次に、リフロー工程について説明する。図５（Ａ）は、図４で示す半田ペースト印刷工程後、各第１ランド上に電子部品が配置された様子を概略的に例示する平面図であり、図５（Ｂ）は、図５（Ａ）のＣ−Ｃ位置の概略断面図である。また、図６（Ａ）は、リフロー工程によって半田ペーストを溶融、冷却した後の様子を概略的に例示する平面図であり、図６（Ｂ）は、図６（Ａ）のＤ−Ｄ位置の概略断面図である。なお、図５（Ａ）、図６（Ａ）では、電子部品１を二点鎖線にて概念的に示しており、図５（Ａ）では、裏面電極２についても二点鎖線にて概念的に示している。
【００４０】
図５、図６に示すリフロー工程は、図４のように半田ペースト印刷工程によって半田ペースト４を印刷した後に行われる。このリフロー工程では、まず、公知の部品装着マウンタを用い、当該マウンタの吸着ノズルにＱＦＮ等の電子部品１に吸着させた状態で電子部品１を所定位置に配置することで、図５のように第１ランド部６ａに対応する位置に裏面電極２を配置する。そして、このように電子部品１をマウントした配置状態でこれら部品をリフロー炉に投入して加熱することで半田ペースト４を溶融させる。半田ペースト４の溶融及び接合は、例えば公知のリフロー炉を用い、プリヒート、本加熱、冷却の順に行う。
【００４１】
本実施形態では、図５のように電子部品２の各裏面電極２と対向させて各半田ペースト４を配置し、その状態で半田ペースト４を溶融させている。従って、溶融時に半田ペースト４が裏面電極２に正常に接触したときには、溶融した半田ペースト４が裏面電極２を伝って裏面電極２全体に広がるため裏面電極２側の半田ペースト４の量が多くなり、第２ランド部６ｂ側に配されていた部分がより多く裏面電極２側に移動することとなる。従って、このような正常の接合の場合には、図６（Ａ）の右側領域ＡＲ１のように、裏面電極２と第１ランド部６ａの間に半田ペースト４が集まり、冷却後には、裏面電極２と第１ランド部６ａの間に確実に半田接合部７ａが形成されることとなる。また、半田接合部７ａの外側には、各第２ランド部６ｂに沿ってフィレット部７ｂが形成されることとなる。
【００４２】
なお、半田接合部７ａが正常に形成されるような場合には、半田ペースト４の溶融時に第２ランド部６ｂ側から第１ランド部６ａ側に流入する半田ペーストの量が多くなるため、隙間１４を覆っていた半田ペースト４の多くが第１ランド部６ａ側に移動する。従って、リフロー工程後には、図６の領域ＡＲ１のように隙間１４が明確に現れることとなり、リフロー工程後の外観検査工程においてこの隙間１４の大きさ或いは長さを目視や画像解析などによって確認することで半田接合部７ａが正常に形成されているか否か（即ちランド６と裏面電極２とが正常に接合されているか否か）を検査することができる。
【００４３】
一方、図６（Ａ）の左側領域ＡＲ２のように、溶融時に裏面電極２と半田ペースト４とが良好に接触しない異常状態のときには、半田ペースト４が裏面電極２を伝って移動しない、又は溶融時に裏面電極２を伝って移動する半田ペースト４の量が少ないため、第２ランド部６ｂ側から第１ランド部６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、図６（Ｂ）のように裏面電極２と第１ランド部６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト４における第２ランド部６ｂを覆っていた部分はそのまま第２ランド部６ｂ上に留まる量が多くなり、図６（Ａ）のように隙間１４を覆っていた部分もそのまま隙間１４上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこの隙間１４の大きさ或いは長さを目視や画像解析などによって確認することでこのような接合異常が生じているか否かを検査することができる。
【００４４】
（第１実施形態の主な効果）
第１実施形態に係る発明では、ランド形成工程によって形成された第１ランド部６ａと第２ランド部６ｂとに跨る構成で半田ペースト４を印刷しており、半田ペースト４が印刷された後、半田ペースト４を溶融させるリフロー工程を行っている。このリフロー工程では、第１ランド部６ａに対応する位置に裏面電極２を配置した状態で半田ペースト４が溶融するため、正常な接合がなされるときには、この溶融する半田ペースト４によって裏面電極２と第１ランド部６ａとが接合される。このとき、溶融する半田ペースト４は裏面電極２の表面を伝って裏面電極２側に流れ込むため、電子部品１に覆われない第２ランド部６ｂ側の半田ペースト４の量も減ることになる。逆に、半田ペースト４と裏面電極２の接合が正常でない場合、第２ランド部６ｂ側の半田ペースト４は裏面電極２側に移動しない又は移動量が少ないため、正常時と比較して半田ペースト４の残存量が多くなる。従って、第２ランド部６ｂ側の半田ペースト４の残存状態に基づいて接合の良否を確認できるようになり、特に、第２ランド部６ｂ側は電子部品１に覆われていないため、半田ペースト４の残存状態を容易に且つより正確に外観検することができ、ひいては接合の良否判定を一層精度高く良好に行うことができる。
【００４５】
また、第１実施形態に係る製造方法では、第１ランド部６ａから複数の第２ランド部６ｂを延出させる構成でランド６を形成しており、第１ランド部６ａと複数の第２ランド部６ｂとに跨る構成で半田ペースト４を印刷している。このように複数の第２ランド部６ｂに跨るように半田ペースト４を印刷してリフロー工程を行うと、正常な接合時には、印刷された半田ペースト４のうち、第２ランド部６ｂを覆う部分だけでなく複数の第２ランド部６ｂに跨る部分も裏面電極２側へ移動し易いため、接合が正常な場合と異常な場合とで残存状態に差が生じやすくなる。従って、リフロー工程後の外観検査において接合異常をより正確に発見し易くなる。
【００４６】
また、第１実施形態に係る製造方法では、同方向に延び且つ互いに離間して配される二本の第２ランド部６ｂを第１ランド部６ａから延出させる構成でランドを形成しており、これら二本の第２ランド部６ｂの間におけるランド非形成領域（隙間１４）を覆い、且つ第１ランド部６ａ側から二本の第２ランド部６ｂに沿って延びる構成で半田ペースト４を印刷している。このようにすると、リフロー工程後に現れるランド非形成領域の長さが、正常な接合時と不十分な接合時とでよりはっきりと差異が生じるようになり、外観検査をより正確且つ容易に行うことができるようになる。
【００４７】
また、第１実施形態に係る製造方法では、半田ペースト印刷工程において、少なくとも半田ペースト４における第１ランド部６ａを被覆する部分の幅Ｗ４が、第１ランド部６ａの幅Ｗ１よりも狭くなるように半田ペースト４を配置している。
このようにすると、裏面電極２と第１ランド部６ａとが正常に接合される場合に、裏面電極２を伝って流動する半田ペースト４の量を多くすることができるため、正常な接合時と不十分な接合時とで生じる残存状態（即ち、第２ランド部６ｂ側の半田ペースト４の残存状態）の差異がより大きくなり、ひいては、裏面電極２と第１ランド部６ａの接合の良否判定をより正確に行うことができるようになる。
【００４８】
［第２実施形態]
次に第２実施形態について説明する。図７は、第２実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図８（Ａ）は、図７のＥ−Ｅ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図８（Ｂ）は、図７のＦ−Ｆ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図７では、電子部品２１及び半田ペースト２４を二点鎖線にて仮想的に示している。
【００４９】
第２実施形態で用いる電子部品２１は、タンタルコンデンサやダイオードなどの下面電極部品として構成され、基板２３と対向する裏面側に一対の裏面電極２２、２２が形成されており、このような電子部品２１を基板２３の実装面２３ａに接合することで電子装置２０を製造している。
【００５０】
本実施形態に係る製造方法でも、ランド形成工程の際に、第１ランド部２６ａと一対の第２ランド部２６ｂとを備えたランド２６を裏面電極２２，２２に対応させるように実装面２３ａに形成している。このランド形成工程では、実装時に裏面電極２２，２２に覆われる位置に第１ランド部２６ａを形成し、この第１ランド部２６ａから延出すると共に実装時に裏面電極２２，２２に覆われない外方位置に第２ランド部２６ｂを形成している。具体的には、第１ランド部２６ａから二本の第２ランド部２６ｂ，２６ｂを延出させる構成で各ランド２６を形成している。これら延出する二本の第２ランド部２６ｂ，２６ｂは同方向に延び且つ互いに離間して配されるようになっており、いずれの第２ランド部２６ｂも、第１ランド部２６ａよりも狭い幅で構成されている。
【００５１】
本実施形態のランド形成工程では、図７のように、基板２３の実装面２３ａ側に、第１ランド部２６ａとして構成される導電ベース部２８ａと、導電ベース部２８ａから実装面２３ａに沿って延び、一部が第２ランド部２６ｂ，２６ｂとして構成される導電路２８ｂとを備えた導電パターン２８を形成しており、この形成された導電パターン２８に対し、導電ベース部２８ａと、導電路２８ｂの一部（導電ベース部２８ａ側の端部）を露出させる構成でソルダレジスト層２５を形成している。そして、導電パターン２８におけるソルダレジスト層２５によって被覆されない部分をランド２６としている。
【００５２】
本実施形態では、ランド形成工程の後、半田ペースト印刷工程の際に、図７のように、第１ランド部２６ａと二本の第２ランド部２６ｂ，２６ｂとに跨る構成で半田ペースト２４を印刷しており、より具体的には、二本の第２ランド部２６ｂ，２６ｂの間におけるランド非形成領域を覆い、且つ第１ランド部２６ａ側から二本の第２ランド部２６ｂ，２６ｂに沿って延びる構成で半田ペースト２４を印刷している。
【００５３】
そして、半田ペースト印刷工程によって半田ペーストが印刷された後、リフロー工程を行っている。このリフロー工程では、まず、図７のように、各第１ランド部２６ａに対応する位置に電子部品２１の裏面電極２２（図８参照）を配置し、その配置状態で第１実施形態と同様に半田ペースト２４を溶融させている。この場合も、溶融時に半田ペースト２４が裏面電極２２に正常に接触したときには、溶融した半田ペースト２４が裏面電極２２を伝って裏面電極２２全体に広がるため裏面電極２２側の半田ペースト２４の量が多くなり、第２ランド部２６ｂ側に配されていた部分がより多く裏面電極２２側に移動することとなる。特に、半田ペースト２４における第１ランド部２６ａを被覆する部分の幅が、第１ランド部２６ａの幅よりも狭くなるように半田ペースト２４を配置しているため、裏面電極２２と第１ランド部２６ａとが正常に接合される場合には、裏面電極２２を伝って流動する半田ペースト２４の量がより多くなる。従って、このような正常の接合の場合には、図８（Ａ）（Ｂ）のように、裏面電極２２と第１ランド部２６ａの間に半田ペースト２４が集まり、冷却後には、裏面電極２２と第１ランド部２６ａの間に確実に半田接合部２７ａが形成されることとなる。また、図８（Ｂ）のように、半田接合部２７ａの外側には、各第２ランド部２６ｂに沿ってフィレット部２７ｂが形成されることとなる。
【００５４】
なお、半田接合部２７ａが正常に形成されるような場合には、半田ペースト２４の溶融時に第２ランド部２６ｂ側から第１ランド部２６ａ側に流入する半田ペーストの量が多くなるため、一対の第２ランド部２６ｂ，２６ｂ間のランド非形成領域を覆っていた半田ペースト２４の多くが第１ランド部２６ａ側に移動する。従って、リフロー工程後には、このランド非形成領域が明確に現れることとなり、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで半田接合部２７ａが正常に形成されているか否か（即ちランド２６と裏面電極２２とが正常に接合されているか否か）を検査することができる。
【００５５】
一方、溶融時に裏面電極２２と半田ペースト２４とが良好に接触しない異常状態のときには、半田ペースト２４が裏面電極２２を伝って移動しない、又は溶融時に裏面電極２２を伝って移動する半田ペースト２４の量が少ないため、第２ランド部２６ｂ側から第１ランド部２６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、裏面電極２２と第１ランド部２６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト２４における第２ランド部２６ｂを覆っていた部分はそのまま第２ランド部２６ｂ上に留まる量が多くなり、上記ランド非形成領域を覆っていた部分もそのままランド非形成領域上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで、このような接合異常が生じているか否かを検査することができる（なお、異常状態は、図６の領域ＡＲ２の場合と同様である）。
【００５６】
本実施形態に係る製造方法によれば、第１実施形態と同様の効果が得られることとなる。なお、図７，図８では、説明の容易化のため、基板２３を部分的に簡略的に示し、配線パターンも省略して示しているが、基板の大きさや形状、配線パターンの構成は様々に変更できることは勿論である。
【００５７】
［第３実施形態]
次に第３実施形態について説明する。
図９は、第３実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１０（Ａ）は、図９のＧ−Ｇ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１０（Ｂ）は、図９のＨ−Ｈ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図９では、電子部品３１及び半田ペースト３４を二点鎖線にて仮想的に示している。
【００５８】
第３実施形態で用いる電子部品３１も、タンタルコンデンサやダイオードなどの下面電極部品として構成され、基板３３と対向する裏面側に一対の裏面電極３２、３２が形成されており、このような電子部品３１を基板３３の実装面３３ａに接合することで電子装置３０を製造している。
【００５９】
本実施形態に係る製造方法でも、ランド形成工程の際に、第１ランド部３６ａと一対の第２ランド部３６ｂとを備えたランド３６を裏面電極３２，３２に対応させるように実装面３３ａの所定の位置に形成している。このランド形成工程では、実装時に裏面電極３２，３２に覆われる位置に第１ランド部３６ａを形成し、実装時に裏面電極３２，３２に覆われない外方位置に第１ランド部３６ａから延出する構成で第２ランド部３６ｂを形成している。具体的には、第１ランド部３６ａから二本の第２ランド部３６ｂ，３６ｂをほぼ平行に延出させる構成で各ランド３６を形成している。これら延出する二本の第２ランド部３６ｂ，３６ｂは同方向に延び且つ互いに離間して配されるようになっており、いずれの第２ランド部３６ｂも、第１ランド部３６ａよりも狭い幅で構成されている。
【００６０】
本実施形態で行われるランド形成工程は、導電パターン形成工程と、レジスト層形成工程に分かれている。
導電パターン形成工程では、基板３３の実装面３３ａ側に、第１ランド部３６ａとして構成される導電ベース部３８ａと、導電ベース部３８ａから実装面３３ａに沿って延び、一部が第２ランド部３６ｂとして構成される導電路３８ｂとを備えた導電パターン３８を形成している。この導電パターン３８は、電子部品３１の各裏面電極３２に対する電力の供給路となるものであり、図示しない回路パターンや他の電子部品などに電気的に接続されるようになっている。図９の例では、導電ベース部３８ａが矩形状の領域として構成され、導電路３８ｂは、導電ベース部３８ａから一定の幅Ｗ８で直線状に続いた構成をなしている。
【００６１】
レジスト層形成工程では、導電パターン形成工程によって形成された導電パターン３８に対し、導電ベース部３８ａを露出させると共に、導電路３８ｂの一部を露出させるようにソルダレジスト層３５を形成している。具体的には、導電路３８ｂの露出部（ソルダレジスト層３５に被覆されない部分）が、導電ベース部３８ａの露出部（図９では導電ベース部３８ａの全体が露出部に相当）における幅方向両側からそれぞれ電子部品３１に被覆されない外方位置に延出するように、且つ導電路３８ｂの両側に構成される各露出部の幅Ｗ６が、導電ベース部３８ａの露出部の幅Ｗ７よりも狭く且つ導電路３８ｂ全体の幅Ｗ８よりも狭くなるように、導電路３８ｂの一部を被覆する構成でソルダレジスト層３５を形成している。
【００６２】
また、このレジスト層形成工程では、導電路３８ｂの基端部（導電路３８ｂにおける導電ベース部３８ａ側の端部）の幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層３５を配置しており、これにより、この基端部の幅方向両側に第２ランド部３６ｂ，３６ｂとなる導電路３８ｂの露出部をそれぞれ形成している。このように、導電パターン３８の一部をソルダレジスト層３５で被覆することで、ソルダレジスト層３５によって被覆されない部分をランド３６として機能させている。
【００６３】
本実施形態では、ランド形成工程の後、半田ペースト印刷工程の際に、図９のように、第１ランド部３６ａと二本の第２ランド部３６ｂ，３６ｂとに跨る構成で半田ペースト３４（二点鎖線参照）を印刷しており、より具体的には、二本の第２ランド部３６ｂ，３６ｂの間におけるランド非形成領域（第２ランド部３６ｂ，３６ｂの間に配されるソルダレジスト層３５の領域）を覆い、且つ第１ランド部３６ａ側から二本の第２ランド部３６ｂ，３６ｂに沿って延びる構成で半田ペースト３４を印刷している。
【００６４】
また、この半田ペースト印刷工程でも、半田ペースト３４における第１ランド部３６ａを被覆する部分の幅が、ランド非形成領域の幅よりも大きく、第１ランド部３６ａの幅よりも小さくなるように半田ペースト３４を配置している。半田ペースト３４は、第１ランド部３６ａの一方の側部（一方の幅方向端部）よりも内側であって且つ一方の第２ランド部３６ｂの側部よりも内側の位置に、幅方向一方側の境界が配され、更に、第１ランド部３６ａの他方の側部（他方の幅方向端部）よりも内側であって且つ他方のランド部３６ｂの側部よりも内側の位置に幅方向他方側の境界が配されるように印刷されている。
【００６５】
そして、半田ペースト印刷工程によって半田ペーストが印刷された後、リフロー工程を行っている。このリフロー工程では、まず、図９のように、各第１ランド部３６ａに対応する位置に電子部品３１の裏面電極３２（図１０参照）を配置し、その配置状態で第１実施形態と同様に半田ペースト３４を溶融させている。この場合も、溶融時に半田ペースト３４が裏面電極３２に正常に接触したときには、溶融した半田ペースト３４が裏面電極３２を伝って裏面電極３２全体に広がるため裏面電極３２側の半田ペースト３４の量が多くなり、第２ランド部３６ｂ側に配されていた部分がより多く裏面電極３２側に移動することとなる。特に、半田ペースト３４における第１ランド部３６ａを被覆する部分の幅が、第１ランド部３６ａの幅よりも狭くなるように半田ペースト３４を配置しているため、裏面電極３２と第１ランド部３６ａとが正常に接合される場合には、裏面電極３２を伝って流動する半田ペースト３４の量がより多くなる。従って、このような正常の接合の場合には、図１０（Ａ）（Ｂ）のように、裏面電極３２と第１ランド部３６ａの間に半田ペースト３４が集まり、冷却後には、裏面電極３２と第１ランド部３６ａの間に確実に半田接合部３７ａが形成されることとなる。また、図１０（Ｂ）のように、半田接合部３７ａの外側には、各第２ランド部３６ｂに沿ってフィレット部３７ｂが形成されることとなる。
【００６６】
なお、半田接合部３７ａが正常に形成されるような場合には、半田ペースト３４の溶融時に第２ランド部３６ｂ側から第１ランド部３６ａ側に流入する半田ペーストの量が多くなるため、一対の第２ランド部３６ｂ，３６ｂ間のランド非形成領域（ソルダレジスト層５の領域）を覆っていた半田ペースト３４の多くが第１ランド部３６ａ側に移動する。従って、リフロー工程後には、このランド非形成領域が明確に現れることとなり、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで半田接合部３７ａが正常に形成されているか否か（即ちランド３６と裏面電極３２とが正常に接合されているか否か）を検査することができる。
【００６７】
一方、溶融時に裏面電極３２と半田ペースト３４とが良好に接触しない異常状態のときには、半田ペースト３４が裏面電極３２を伝って移動しない、又は溶融時に裏面電極３２を伝って移動する半田ペースト３４の量が少ないため、第２ランド部３６ｂ側から第１ランド部３６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、裏面電極３２と第１ランド部３６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト３４における第２ランド部３６ｂを覆っていた部分はそのまま第２ランド部３６ｂ上に留まる量が多くなり、上記ランド非形成領域を覆っていた部分もそのままランド非形成領域上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで、このような接合異常が生じているか否かを検査することができる（なお、異常状態は、図６の領域ＡＲ２の場合と同様である）。
【００６８】
本実施形態に係る製造方法によれば、第１実施形態と同様の効果が得られることとなる。なお、図９，図１０では、説明の容易化のため、基板３３を部分的に簡略的に示し、配線パターンも省略して示しているが、基板の大きさや形状、配線パターンの構成は様々に変更できることは勿論である。
【００６９】
また、本実施形態に係る製造方法では、導電路３８ｂの各露出部（第２ランド部３６ｂとなるべき部分）の幅Ｗ６が導電ベース部３８ａの露出部の幅Ｗ７よりも狭く且つ導電路３８ｂ全体の幅よりも狭くなる構成でソルダレジスト層３５を形成している。更に、レジスト層形成工程では、導電路３８ｂの基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層３５を配置することで、基端部の幅方向両側に導電路３８ｂの露出部をそれぞれ形成している。この構成によれば、導電ベース部３８ａの一部をソルダレジスト層３５で被覆して所望の幅の第２ランド部３６ｂを形成することができる。更に、第２ランド部３６ｂ付近において、第２ランド部３６ｂよりも幅の広い導電路３８ｂを構成することができるため、電気的損失を少なくすることができる。特に、幅方向両側の第２ランド部３６ｂ，３６ｂが繋がった形態で導電路３８ｂが構成されるため、電気的損失を抑える上でより有利となる。
［第４実施形態]
次に第４実施形態について説明する。
図１１は、第４実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１２（Ａ）は、図１１のＩ−Ｉ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１２（Ｂ）は、図１１のＪ−Ｊ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１１では、電子部品４１及び半田ペースト４４を二点鎖線にて仮想的に示している。
【００７０】
本実施形態は、ランド形成工程で形成されるランドの形状が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００７１】
第４実施形態で用いる電子部品４１も、タンタルコンデンサやダイオードなどの下面電極部品として構成され、基板４３と対向する裏面側に一対の裏面電極４２、４２が形成されており、このような電子部品４１を基板４３の実装面４３ａに接合することで電子装置４０を製造している。
【００７２】
本実施形態に係る製造方法でも、ランド形成工程の際に、第１ランド部４６ａと一対の第２ランド部４６ｂ，４６ｂとを備えたランド４６を裏面電極４２，４２（図１２参照）に対応させるように実装面４３ａの所定の位置に形成している。このランド形成工程では、実装時に裏面電極４２，４２に覆われる位置に第１ランド部４６ａを形成し、実装時に裏面電極４２，４２に覆われない外方位置に第１ランド部４６ａから延出する構成で第２ランド部４６ｂを形成している。
【００７３】
具体的には、第１ランド部４６ａから二本の第２ランド部４６ｂ，４６ｂを先細り状に延出させる構成で各ランド４６を形成している。これら延出する二本の第２ランド部４６ｂ，４６ｂは同方向に延び且つ互いに離間して配されるようになっており、いずれの第２ランド部４６ｂも、最大幅が第１ランド部４６ａよりも狭い幅となるように構成されている。
【００７４】
本実施形態で行われるランド形成工程は、導電パターン形成工程と、レジスト層形成工程に分かれている。
導電パターン形成工程では、基板４３の実装面４３ａ側に、第１ランド部４６ａとして構成される導電ベース部４８ａと、導電ベース部４８ａから実装面４３ａに沿って延び、一部が第２ランド部４６ｂとして構成される導電路４８ｂとを備えた導電パターン４８を形成している。この導電パターン４８は、電子部品４１の各裏面電極４２に対する電力の供給路となるものであり、図示しない回路パターンや他の電子部品などに電気的に接続されるようになっている。図１１の例では、導電ベース部４８ａが矩形状の領域として構成され、導電路４８ｂは、導電ベース部４８ａから一定の幅で直線状に続いた構成をなしている。
【００７５】
レジスト層形成工程では、導電パターン形成工程によって形成された導電パターン４８に対し、導電ベース部４８ａを露出させると共に、導電路４８ｂの一部を露出させるようにソルダレジスト層４５を形成している。具体的には、導電路４８ｂの露出部（ソルダレジスト層４５に被覆されない部分）が、導電ベース部４８ａの露出部（図１１では導電ベース部４８ａの全体が露出部に相当）における幅方向両側からそれぞれ電子部品４１に被覆されない外方位置に延出するように、且つ導電路４８ｂの両側に構成される各露出部の最大幅が、導電ベース部４８ａの露出部の幅よりも狭く且つ導電路４８ｂ全体の幅よりも狭くなるように、導電路４８ｂの一部を被覆する構成でソルダレジスト層４５を形成している。
【００７６】
また、このレジスト層形成工程では、導電路４８ｂの基端部（導電路４８ｂにおける導電ベース部４８ａ側の端部）の幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層４５を配置しており、これにより、この基端部の幅方向両側に第２ランド部４６ｂ，４６ｂとなる導電路４８ｂの露出部をそれぞれ形成している。このように、導電パターン４８の一部をソルダレジスト層４５で被覆することで、ソルダレジスト層４５によって被覆されない部分をランド４６として機能させている。
【００７７】
また、本実施形態では、ランド形成工程において、２つの第２ランド部４６ｂ，４６ｂを所定方向（導電路４８ｂが延びる方向）に延出させて並列に形成すると共に、これら２つの第２ランド部４６ｂ，４６ｂの内、幅方向一端側に配置された一端側第２ランド部４６ｂ’の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部４６ｂ’の幅方向他端側の側縁部４６ｃを、所定方向に対して傾斜するように構成している。また、幅方向他端側に配置された他端側第２ランド部４６ｂ”の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部４６ｂ”の幅方向一端側の側縁部４６ｄを、所定方向（導電路４８ｂが延びる方向）に対して傾斜するように構成している。この構成では、一端側第２ランド部４６ｂ’の側縁部４６ｃと、他端側第２ランド部４６ｂ”の側縁部４６ｄは、第１ランド部４６ａ側では近接しており、第１ランド部４６ａから離れるにつれて側縁部４６ｃと側縁部４６ｄとの距離が広がるように構成されている。なお、一端側第２ランド部４６ｂ’の外側の側縁部４６ｅは、所定方向（導電路４８ｂが延びる方向）に沿って延びており、他端側第２ランド部４６ｂ”の外側の側縁部４６ｆも、所定方向（導電路４８ｂが延びる方向）に沿って延びている。
【００７８】
本実施形態では、ランド形成工程の後、半田ペースト印刷工程の際に、図１１のように、第１ランド部４６ａと二本の第２ランド部４６ｂ，４６ｂとに跨る構成で半田ペースト４４（二点鎖線参照）を印刷しており、より具体的には、二本の第２ランド部４６ｂ，４６ｂの間におけるランド非形成領域（第２ランド部４６ｂ，４６ｂの間に配されるソルダレジスト層４５の領域）を覆い、且つ第１ランド部４６ａ側から二本の第２ランド部４６ｂ，４６ｂに沿って延びる構成で半田ペースト４４を印刷している。
【００７９】
また、この半田ペースト印刷工程でも、半田ペースト４４における第１ランド部４６ａを被覆する部分の幅が、二本の第２ランド部４６ｂ，４６ｂの間のランド非形成領域の幅よりも大きく、且つ第１ランド部４６ａの幅よりも小さくなるように半田ペースト４４を配置している。半田ペースト４４は、第１ランド部４６ａの一方の側部（一方の幅方向端部）よりも内側であって且つ一端側第２ランド部４６ｂ’の外側の側縁部４６ｅよりも内側の位置に、幅方向一方側の境界が配され、更に、第１ランド部４６ａの他方の側部（他方の幅方向端部）よりも内側であって且つ他端側第２ランド部４６ｂ”の外側の側縁部４６ｆよりも内側の位置に幅方向他方側の境界が配されるように印刷されている。
【００８０】
半田ペースト印刷工程によって半田ペーストが印刷された後には、第３実施形態と同様のリフロー工程を行っている。このリフロー工程では、まず、図１１のように、各第１ランド部４６ａに対応する位置に電子部品４１の裏面電極４２（図１２参照）を配置し、その配置状態で第１実施形態と同様に半田ペースト４４を溶融させている。この場合も、溶融時に半田ペースト４４が裏面電極４２に正常に接触したときには、溶融した半田ペースト４４が裏面電極４２を伝って裏面電極４２全体に広がるため裏面電極４２側の半田ペースト４４の量が多くなり、第２ランド部４６ｂ側に配されていた部分がより多く裏面電極４２側に移動することとなる。そして、このような正常の接合の場合には、図１２（Ａ）（Ｂ）のように、裏面電極４２と第１ランド部４６ａの間に半田ペースト４４が集まり、冷却後には、裏面電極４２と第１ランド部４６ａの間に確実に半田接合部４７ａが形成されることとなる。また、図１２（Ｂ）のように、半田接合部４７ａの外側には、各第２ランド部４６ｂに沿ってフィレット部４７ｂが形成されることとなる。
【００８１】
一方、溶融時に裏面電極４２と半田ペースト４４とが良好に接触しない異常状態のときには、半田ペースト４４が裏面電極４２を伝って移動しない、又は溶融時に裏面電極４２を伝って移動する半田ペースト４４の量が少ないため、第２ランド部４６ｂ側から第１ランド部４６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、裏面電極４２と第１ランド部４６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト４４における第２ランド部４６ｂを覆っていた部分はそのまま第２ランド部４６ｂ上に留まる量が多くなり、上記ランド非形成領域を覆っていた部分もそのままランド非形成領域上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで、このような接合異常が生じているか否かを検査することができる（なお、異常状態は、図６の領域ＡＲ２の場合と同様である）。
【００８２】
本実施形態の製造方法によれば第３実施形態と同様の効果が得られる。
また、本実施形態の製造方法では、２つの第２ランド部４６ｂ，４６を所定方向に延出させて並列に形成し、幅方向一端側に配置された一端側第２ランド部４６ｂ’の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部４６ｂ’の幅方向他端側の側縁部４６ｃを、所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部４６ｂ”の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部４６ｂ”の幅方向一端側の側縁部４６ｄを、所定方向に対して傾斜するように構成している。この構成によれば、一端側第２ランド部４６ｂ’と他端側第２ランド部４６ｂ”の幅を先細り状に細く形成することができ、更に、一端側第２ランド部４６ｂ’と他端側第２ランド部４６ｂ”とに跨るように配置されるべき半田ペースト４が幅方向一端側或いは幅方向他端側にずれた場合であっても、半田ペースト４４が両第２ランド部４６ｂ，４６から外れにくくなる（幅方向に多少ずれても、側縁部４６ｃ及び側縁部４６ｄからは外れにくく、いずれか一方の第２ランド部４６ｂが完全に覆われない状態が生じにくくなる）。従って、半田ペースト４４の印刷が幅方向に多少ずれる場合であっても、第２ランド部４６ｂ側の半田ペースト４４がリフロー時に裏面電極４２側へ流動しやすくなり、正常な接合時と異常時とで明確な差が生じやすくなる。
［第５実施形態]
次に第５実施形態について説明する。
図１３は、第５実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１４（Ａ）は、図１３のＫ−Ｋ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１４（Ｂ）は、図１３のＬ−Ｌ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１３では、電子部品５１及び半田ペースト５４を二点鎖線にて仮想的に示している。
【００８３】
本実施形態は、ランド形成工程が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００８４】
本実施形態では、ランド形成工程で形成されるランド５６の形状（即ち、第１ランド部５６ａ、第２ランド部５６ｂ，５６ｂの形状）が第３実施形態で形成されるランド３６の形状と同一となっており、各導電パターン５８，５８の導電路５８ｂ，５８ｂの構成のみが第３実施形態と異なっている。この構成では、導電路５８ｂの幅が、第２ランド部５６ｂ，５６ｂの形成領域の幅（即ち、側縁部５６ｅから側縁部５６ｆまでの幅）よりも大きくなっており、第１ランド部５６ａの幅と略同一となっている。この構成では、第３実施形態と同様の作用、効果を生じさせることができ、正常な接合時には、第３実施形態と同様の半田接合部５７ａやフィレット部５７ｂが形成され、異常時（溶融時に裏面電極４２と半田ペースト４４とが良好に接触しない異常状態のとき）には、図６の領域ＡＲ２の場合と同様の状態が生じることとなる。更に、ランド５６の大きさに合わせて導電路５８ｂの幅を縮小させていないため、導電路５８ｂでの電気的損失をより一層抑えることができる。
［第６実施形態]
次に第６実施形態について説明する。
図１５は、第６実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１６（Ａ）は、図１５のＭ−Ｍ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１６（Ｂ）は、図１５のＮ−Ｎ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１５では、電子部品６１及び半田ペースト６４を二点鎖線にて仮想的に示している。
【００８５】
本実施形態は、ランド形成工程が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００８６】
本実施形態では、各導電パターン６８，６８の導電路６８ｂ，６８ｂの構成、及び第２ランド部６６ｂ，６６ｂの構成のみが第３実施形態と異なっている。具体的には、ランド形成工程において、導電路６８ｂの幅が、第２ランド部６６ｂ，６６ｂの形成領域の幅（即ち、側縁部６６ｅから側縁部６６ｆまでの幅）と略同一であり、第１ランド部６６ａの幅とも略同一となるように、基板６３上に導電パターンを形成している。この構成では、導電ベース部６８ａが矩形状の領域として構成され、導電路６８ｂは、導電ベース部６８ａと同一の幅で直線状に続くようになっている。
【００８７】
本実施形態で行われるレジスト層形成工程では、導電パターン形成工程によって形成された導電パターン６８に対し、導電ベース部６８ａを露出させると共に、導電路６８ｂの一部を露出させるようにソルダレジスト層６５を形成している。具体的には、導電路６８ｂの露出部（ソルダレジスト層６５に被覆されない部分）が、導電ベース部６８ａの露出部（図１５では導電ベース部６８ａの全体が露出部に相当）における幅方向両側からそれぞれ電子部品６１に被覆されない外方位置に延出するように、且つ導電路６８ｂの両側に構成される各露出部の最大幅が、導電ベース部６８ａの露出部の幅よりも狭く且つ導電路６８ｂ全体の幅よりも狭くなるように、導電路６８ｂの一部を被覆する構成でソルダレジスト層６５を形成している。
【００８８】
また、このレジスト層形成工程では、導電路６８ｂの基端部（導電路４８ｂにおける導電ベース部４８ａ側の端部）の幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層６５を配置しており、これにより、この基端部の幅方向両側に第２ランド部６６ｂ，６６ｂとなる導電路６８ｂの露出部をそれぞれ形成している。このように、導電パターン６８の一部をソルダレジスト層６５で被覆することで、ソルダレジスト層６５によって被覆されない部分をランド６６として機能させている。
【００８９】
また、本実施形態では、ランド形成工程において、２つの第２ランド部６６ｂ，６６ｂを所定方向（導電路６８ｂが延びる方向）に延出させて並列に形成すると共に、これら２つの第２ランド部６６ｂ，６６ｂの内、幅方向一端側に配置された第２ランド部６６ｂの幅が先端側となるにつれて狭くなるように、当該第２ランド部６６ｂの幅方向他端側の側縁部を、所定方向に対して傾斜するように構成している。また、幅方向他端側に配置された第２ランド部６６ｂの幅が先端側となるにつれて狭くなるように、当該第２ランド部６６ｂの幅方向一端側の側縁部を、所定方向（導電路６８ｂが延びる方向）に対して傾斜するように構成している。この構成でも、一端側の第２ランド部６６ｂの側縁部と、他端側の第２ランド部６６ｂの側縁部とが、第１ランド部６６ａ側では近接しており、第１ランド部６６ａから離れるにつれて一端側の第２ランド部６６ｂの側縁部と他端側の第２ランド部６６ｂの側縁部との距離が広がるように構成されている。なお、一端側の第２ランド部の外側の側縁部４は、所定方向（導電路６８ｂが延びる方向）に沿って延びており、他端側の第２ランド部６６ｂの外側の側縁部も、所定方向（導電路６８ｂが延びる方向）に沿って延びている。
【００９０】
この構成では、第４実施形態と同様の作用、効果を生じさせることができ、正常な接合時には、第４実施形態と同様の半田接合部６７ａやフィレット部６７ｂが形成され、異常時（溶融時に裏面電極６２と半田ペースト６４とが良好に接触しない異常状態のとき）には、図６の領域ＡＲ２の場合と同様の状態が生じることとなる。更に、第１ランド部６６ａの幅に対して導電路６８ｂの幅を縮小させていないため、導電路６８ｂでの電気的損失をより一層抑えることができる。
［第７実施形態]
次に第７実施形態について説明する。
図１７は、第７実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１８（Ａ）は、図１７のＰ−Ｐ位置におけるランド形成工程後の様子の概略的に例示する断面図であり、図１８（Ｂ）は、図１７のＰ−Ｐ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１７では、電子部品７１及び半田ペースト７４を二点鎖線にて仮想的に示している。また、図１８（Ａ）では、電子部品７１が配置されるべき位置を符号７１’にて概念的に示している。
【００９１】
本実施形態は、ランド形成工程が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００９２】
本実施形態では、各導電パターン７８，７８の導電路７８ｂ，７８ｂの構成、及び第２ランド部７６ｂの構成が第３実施形態と異なっている。具体的には、ランド形成工程において、導電路７８ｂの幅が、第２ランド部７６ｂの形成領域の幅と略同一であり、第１ランド部６６ａの幅よりも小さくなるように、基板７３上に導電パターン７８を形成している。この構成では、導電ベース部７８ａが矩形状の領域として構成され、導電路７８ｂは、導電ベース部７８ａよりも小さい所定幅で直線状に続くようになっている。
【００９３】
本実施形態でも、実装時に裏面電極７２，７２に覆われる位置に第１ランド部７６ａ，７６ａとなるべき導電ベース部７８ａ，７８ａを形成しており、各導電路７８ｂの基端側（第１ランド部７６ａ側）の部分を露出させるようにソルダレジスト層７５を配置することで、各ランド７６毎に第１ランド部７６ａよりも狭い幅の１つの第２ランド部７６ｂを形成している。各第２ランド部７６ｂは、第１ランド部７６ａから所定方向に延出しており、実装時に裏面電極７２，７２に覆われない外方位置に配されるようになっている。
【００９４】
なお、半田ペースト印刷工程は第３実施形態とほぼ同様であり、図１７のように、ランド形成工程によって形成された第１ランド部７６ａと第２ランド部７６ｂとに跨る構成でランド７６を覆うように半田ペースト７４を印刷している。なお、この例では、第１ランド部７６ａの幅よりも小さい幅であって、且つ第２ランド部７６ｂの幅と同一或いは大きい幅となるように、半田ペースト７４を形成している。また、リフロー工程も第３実施形態とほぼ同様であり、半田ペースト印刷工程によって半田ペースト７４が印刷された後、図１７のように、各第１ランド部７６ａ，７６ａに対応する位置に裏面電極７２，７２（図１８参照）を配置し、この配置状態で半田ペースト７４を溶融し、冷却することで、半田ペースト７４の少なくとも第２ランド部７６ｂ側の一部を裏面電極７２側に移動させつつ接合している。接合が正常に行われた場合には、図１８（Ｂ）のような構成となり、半田接合部７７ａ及びフィレット部７７ｂが適正に形成されることとなる。一方、異常時（溶融時に裏面電極７２と半田ペースト７４とが良好に接触しない異常状態のとき）には、図６の領域ＡＲ２の場合と同様の状態が生じることとなる。
【符号の説明】
【００９５】
１，２１，３１，４１，５１，６１，７１…電子部品
２，２２，３２，４２，５２，６２，７２…裏面電極
３，２３，３３，４３，５３，６３，７３…基板
３ａ，２３ａ，３３ａ，４３ａ，５３ａ，６３ａ，７３ａ…実装面
４，２４，３４，４４，５４，６４，７４…半田ペースト
５，２５，３５，４５，５５，６５，７５…ソルダレジスト層
６，２６，３６，４６，５６，６６，７６…ランド
６ａ，２６ａ，３６ａ，４６ａ，５６ａ，６６ａ，７６ａ…第１ランド部
６ｂ，２６ｂ，３６ｂ，４６ｂ，５６ｂ，６６ｂ，７６ｂ…第２ランド部
１０，２０，３０，４０，５０，６０，７０…電子装置
３８，４８，５８，６８，７８…導電パターン
３８ａ，４８ａ，５８ａ，６８ａ，７８ａ…導電ベース部
３８ｂ，４８ｂ，５８ｂ，６８ｂ，７８ｂ…導電路
【技術分野】
【０００１】
本発明は、電子装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置では、実装の高密度化、多端子化が進行しており、ＱＦＮ（Quad Flat Non-leaded package）、或いは一部のタンタルコンデンサ、ダイオードなど、実装面側に電極を配置してなる下面電極（裏面電極）部品の実装が注目を集めている。なお、リードレスパッケージの実装構造に関する技術としては、例えば特許文献１〜４のようなものが提供されている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００２−５７２４４公報
【特許文献２】特開平６−６９３６９号公報
【特許文献３】特開２００６−３２６２２公報
【特許文献４】特開平１１−８７８９３公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ところで、上記のような半導体装置を製造する場合、一般的には、電子部品を基板に実装した後に、外観検査装置などによって半田接合が確実に行われているかを検査している。しかしながら、特に半田ペーストを印刷した後に電子部品を配置し、その状態で半田ペーストを溶融する方式（いわゆるリフロー方式）では、ＱＦＮ等の下面電極部品を実装する場合に、半田による接合部が下面電極部品に隠れてしまうため、光学或いはレーザ等による外観検査では良否判定が難しいという問題があった。
【０００５】
一方、特許文献１〜４の発明は、いずれもパッケージ部品の側部に側面電極やビア等が配置され、この電極等に沿ってフィレットを高く形成することで外観検査の容易化を図っているが、フィレットが外観で把握し難い場合については何ら解決がなされていなかった。
【０００６】
一方、上記半導体装置では、実装後に電気的に導通状態を検査する手法も考えられるが、このような電気検査では、完全なオープン状態は検出することができるものの、半田ペーストが完全に溶融していない不ぬれ不良（電気的に接続されていないものと、部分的に接続されているが温度サイクルや振動等により短時間でオープン状態に至るものとが混在する状態）を検出することが難しいという問題があった。
【０００７】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、基板と対向する裏面側に裏面電極が形成された電子部品を基板に実装してなる電子装置を製造する製造方法において、電子部品と基板との接続状態をより正確且つ容易に確認し得る方法を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１の発明は、基板と対向する裏面側に裏面電極が形成された電子部品を前記基板の実装面に接合してなる電子装置を製造する製造方法であって、実装時に前記裏面電極に覆われる位置に配される第１ランド部と、前記第１ランド部から延出すると共に実装時に前記裏面電極に覆われない外方位置に配され、且つ前記第１ランド部よりも狭い幅で構成される第２ランド部と、を備えたランドを、前記実装面に形成するランド形成工程と、前記ランド形成工程によって形成された前記第１ランド部と前記第２ランド部とに跨る構成で前記ランドを覆う半田ペーストを印刷する半田ペースト印刷工程と、前記半田ペースト印刷工程によって前記半田ペーストが印刷された後、前記第１ランド部に対応する位置に前記裏面電極を配置した状態で前記半田ペーストを溶融することで、前記半田ペーストの少なくとも前記第２ランド部側の一部を前記裏面電極側に移動させつつ接合するリフロー工程と、含むことを特徴とする。
【０００９】
請求項２の発明は、請求項１に記載の電子装置の製造方法において、前記ランド形成工程では、前記第１ランド部から複数の前記第２ランド部を延出させる構成で前記ランドを形成し、前記半田ペースト印刷工程では、前記第１ランド部と複数の前記第２ランド部とに跨る構成で前記半田ペーストを印刷することを特徴とする。
【００１０】
請求項３の発明は、請求項２に記載の電子装置の製造方法において、前記ランド形成工程では、同方向に延び且つ互いに離間して配される二本の前記第２ランド部を前記第１ランド部から延出させる構成で前記ランドを形成し、前記半田ペースト印刷工程では、二本の前記第２ランド部の間におけるランド非形成領域を覆い、且つ前記第１ランド部側から二本の前記第２ランド部に沿って延びる構成で前記半田ペーストを印刷することを特徴とする。
【００１１】
請求項４の発明は、請求項２又は請求項３に記載の電子装置の製造方法において、前記ランド形成工程が、前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させ、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、を含んでおり、更に、前記レジスト層形成工程では、前記導電路の基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるように前記ソルダレジスト層を配置することで、前記基端部の幅方向両側に前記第２ランド部となる前記導電路の露出部をそれぞれ形成することを特徴とする。
【００１２】
請求項５の発明は、請求項１から請求項３のいずれか一項に記載の電子装置の製造方法において、前記ランド形成工程が、前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させて前記第２ランド部を形成し、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、を含むことを特徴とする。
【００１３】
請求項６の発明は、請求項４又は請求項５に記載の電子装置の製造方法において、前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、前記ランド形成工程では、前記第２ランド部の幅方向一端側の側縁部が前記所定方向に対して傾斜して配され、且つ前記第２ランド部の幅が先端側となるにつれて狭くなるように前記第２ランド部を前記所定方向に延出させて形成することを特徴とする。
【００１４】
請求項７の発明は、請求項４に記載の電子装置の製造方法において、前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、前記ランド形成工程では、複数の前記第２ランド部を前記所定方向に延出させて並列に形成すると共に、これら複数の前記第２ランド部の内、幅方向一端側に配置された一端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部の幅方向他端側の側縁部を、前記所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部の第２ランド部の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部の幅方向一端側の側縁部を、前記所定方向に対して傾斜するように構成することを特徴とする。
【００１５】
請求項８の発明は、請求項１から請求項７のいずれか一項に記載の電子装置の製造方法において、前記半田ペースト印刷工程では、少なくとも前記半田ペーストにおける前記第１ランド部を被覆する部分の幅が、前記第１ランド部の幅よりも狭くなるように前記半田ペーストを配置することを特徴とする。
【発明の効果】
【００１６】
請求項１の発明では、ランド形成工程によって形成された第１ランド部と第２ランド部とに跨る構成で半田ペーストを印刷しており、半田ペーストが印刷された後、半田ペーストを溶融させるリフロー工程を行っている。このリフロー工程では、第１ランド部に対応する位置に裏面電極を配置した状態で半田ペーストが溶融するため、正常な接合がなされるときには、この溶融する半田ペーストによって裏面電極と第１ランド部とが接合される。このとき、溶融する半田ペーストは裏面電極の表面を伝って裏面電極側に流れ込むため、電子部品に覆われない第２ランド部側の半田ペーストの量も減ることになる。逆に、半田ペーストと裏面電極の接合が正常でない場合、第２ランド部側の半田ペーストは裏面電極側に移動しない又は移動量が少ないため、正常時と比較して半田ペーストの残存量が多くなる。従って、第２ランド部側の半田ペーストの残存状態に基づいて接合の良否を確認できるようになり、特に、第２ランド部側は電子部品に覆われていないため、半田ペーストの残存状態を容易に且つより正確に外観検することができ、ひいては接合の良否判定を一層精度高く良好に行うことができる。
【００１７】
請求項２の発明では、第１ランド部から複数の第２ランド部を延出させる構成でランドを形成しており、第１ランド部と複数の第２ランド部とに跨る構成で半田ペーストを印刷している。このように複数の第２ランド部に跨るように半田ペーストを印刷してリフロー工程を行うと、正常な接合時には、印刷された半田ペーストのうち、第２ランド部を覆う部分だけでなく複数の第２ランド部に跨る部分も裏面電極側へ移動し易いため、接合が正常な場合と異常な場合とで残存状態に差が生じやすくなる。
【００１８】
請求項３の発明では、同方向に延び且つ互いに離間して配される二本の第２ランド部を第１ランド部から延出させる構成でランドを形成しており、これら二本の第２ランド部の間に形成におけるランド非形成領域を覆い、且つ第１ランド部側から二本の第２ランド部に沿って延びる構成で半田ペーストを印刷している。このようにすると、リフロー工程後に現れるランド非形成領域の長さが、正常な接合時と不十分な接合時とでよりはっきりと差異が生じるようになり、外観検査をより正確且つ容易に行うことができるようになる。
【００１９】
請求項４の発明では、基板の実装面側に、少なくとも一部が第１ランド部として構成される導電ベース部と導電ベース部から実装面に沿って延びる導電路とを備えた導電パターンを形成しており、導電路の露出部の幅が導電ベース部の露出部の幅よりも狭く且つ導電路全体の幅よりも狭くなる構成でソルダレジスト層を形成している。更に、レジスト層形成工程では、導電路の基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層を配置することで、基端部の幅方向両側に導電路の露出部をそれぞれ形成している。
この構成によれば、導電ベース部の一部をソルダレジスト層で被覆して所望の幅の第２ランド部を形成することができる。更に、第２ランド部付近において、第２ランド部よりも幅の広い導電路を構成することができるため、電気的損失を少なくすることができる。特に、幅方向両側の第２ランド部が繋がった形態で導電路が構成されるため、電気的損失を抑える上でより有利となる。
【００２０】
請求項５の発明では、基板の実装面側に、少なくとも一部が第１ランド部として構成される導電ベース部と導電ベース部から実装面に沿って延びる導電路とを備えた導電パターンを形成しており、導電路の露出部の幅が導電ベース部の露出部の幅よりも狭く且つ導電路全体の幅よりも狭くなる構成で少なくとも導電路の一部を被覆するソルダレジスト層を形成している。
この構成によれば、導電ベース部の一部をソルダレジスト層で被覆して所望の幅の第２ランド部を形成することができる。更に、第２ランド部付近において、第２ランド部よりも幅の広い導電路を構成することができるため、電気的損失を少なくすることができる。
【００２１】
請求項６の発明では、第１ランド部側から所定方向に延びるように半田ペーストを形成し、第２ランド部の幅方向一端側の側縁部が所定方向に対して傾斜して配され、且つ第２ランド部の幅が先端側となるにつれて狭くなるように第２ランド部を所定方向に延出させて形成している。この構成によれば、第２ランド部の幅を先細り状に細く形成することができ、更に、第２ランド部上への半田ペーストの印刷が幅方向一端側にずれた場合でも半田ペーストが第２ランド部上から外れにくくなるため、このような場合であっても、第２ランド部側の半田ペーストがリフロー時に裏面電極側へ流動しやすくなる。
【００２２】
請求項７の発明では、第１ランド部側から所定方向に延びるように半田ペーストを形成している。更に、複数の第２ランド部を所定方向に延出させて並列に形成し、幅方向一端側に配置された一端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部の幅方向他端側の側縁部を、所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部の第２ランド部の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部の幅方向一端側の側縁部を、所定方向に対して傾斜するように構成している。
この構成によれば、一端側第２ランド部と他端側第２ランド部の幅を先細り状に細く形成することができ、更に、一端側第２ランド部と他端側第２ランド部とに跨るように配置されるべき半田ペーストが幅方向一端側或いは幅方向他端側にずれた場合であっても、半田ペーストが両第２ランド部から外れにくくなるため、このような場合であっても、第２ランド部側の半田ペーストがリフロー時に裏面電極側へ流動しやすくなる。
【００２３】
請求項８の発明では、半田ペースト印刷工程において、少なくとも半田ペーストにおける第１ランド部を被覆する部分の幅が、第１ランド部の幅よりも狭くなるように半田ペーストを配置している。
このようにすると、裏面電極と第１ランド部とが正常に接合される場合に、裏面電極を伝って流動する半田ペーストの量を多くすることができるため、正常な接合時と不十分な接合時とで生じる残存状態（即ち、第２ランド部側の半田ペーストの残存状態）の差異がより大きくなり、ひいては、裏面電極と第１ランド部の接合の良否判定をより正確に行うことができるようになる。
【図面の簡単な説明】
【００２４】
【図１】図１は、第１実施形態係る製造方法にて製造された電子装置を概略的に例示する断面図である。
【図２】図２は、第１実施形態に係る製造方法で行われるランド形成工程を概略的に説明する説明図であり、図２（Ａ）は、基板の一方面にランドが形成された様子を概略的に例示する平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ位置の概略断面図である。
【図３】図３（Ａ）は、ランド形成工程によって形成されたランドを拡大して示す拡大図であり、図３（Ｂ）は、図３（Ａ）のランドに半田ペーストを印刷した様子を説明する説明図である。
【図４】図４は、第１実施形態に係る製造方法で行われる半田ペースト印刷工程を概略的に説明する説明図であり、図４（Ａ）は、各ランドに半田ペーストが印刷された様子を概略的に例示する平面図であり、図４（Ｂ）は、図４（Ａ）のＢ−Ｂ位置の概略断面図である。
【図５】図５（Ａ）は、図４で示す半田ペースト印刷工程後、各第１ランド上に電子部品が配置された様子を概略的に例示する平面図であり、図５（Ｂ）は、図５（Ａ）のＣ−Ｃ位置の概略断面図である。
【図６】図６（Ａ）は、リフロー工程によって半田ペーストを溶融、冷却した後の様子を概略的に例示する平面図であり、図６（Ｂ）は、図６（Ａ）のＤ−Ｄ位置の概略断面図である。
【図７】図７は、第２実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図８】図８（Ａ）は、図７のＥ−Ｅ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図８（Ｂ）は、図７のＦ−Ｆ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図９】図９は、第３実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１０】図１０（Ａ）は、図９のＧ−Ｇ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１０（Ｂ）は、図９のＨ−Ｈ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１１】図１１は、第４実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１２】図１２（Ａ）は、図１１のＩ−Ｉ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１２（Ｂ）は、図１１のＪ−Ｊ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１３】図１３は、第５実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１４】図１４（Ａ）は、図１３のＫ−Ｋ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１４（Ｂ）は、図１３のＬ−Ｌ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１５】図１５は、第６実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１６】図１６（Ａ）は、図１５のＭ−Ｍ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１６（Ｂ）は、図１５のＮ−Ｎ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【図１７】図１７は、第７実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。
【図１８】図１８（Ａ）は、図１７のＰ−Ｐ位置におけるランド形成工程後の様子の概略的に例示する断面図であり、図１８（Ｂ）は、図１７のＰ−Ｐ位置におけるリフロー工程後の様子を概略的に例示する断面図である。
【発明を実施するための形態】
【００２５】
[第１実施形態]
以下、本発明に係る製造方法を具現化した第１実施形態について、図面を参照して説明する。
（半導体装置の構成）
まず、本実施形態に係る製造方法で製造される電子装置２０について概説する。
図１は、第１実施形態係る製造方法にて製造された電子装置を概略的に例示する断面図である。図１に示すように、電子装置２０は、電子部品１と、配線基板として構成される基板３とを備えており、配線基板３の実装面に２ａに電子部品１が接合された構成をなしている。
【００２６】
電子部品１は、例えばＱＦＮ（Quad Flat Non-leaded package）などの半導体パッケージとして構成されており、基板３と対向する裏面１ａ側に複数の裏面電極２が形成されている。
【００２７】
基板３は、ランド６や図示しない配線パターンなどを備えたプリント配線基板として構成されており、所定領域に電子部品１が実装され、この電子部品１の各裏面電極２とそれぞれ対向する位置にランド６が形成されている。図２（Ａ）に示すように、各ランド６は、実装時に各裏面電極２に覆われる位置にそれぞれ第１ランド部６ａが形成されており、各第１ランド部６ａから外方側（電子部品１に覆われる側とは反対側）に延びるように第２ランド部６ｂがそれぞれ形成されている。なお、図２（Ａ）では、電子部品１が実装される前の基板３を平面視した状態を示しており、電子部品１が実装される領域（実装時に電子部品１に覆われる領域）を符号１’で示し、将来的に各裏面電極２に覆われる領域を符号２’で示している。
【００２８】
図１に示すように、各ランド６は各裏面電極２と半田によって接合されており、各ランド６の第１ランド部６ａと裏面電極２の間には、これらを連結する半田接合部７ａが形成され、半田接合部７ａの外側において第２ランド部６ｂ上には半田フィレット部７ｂが形成されている。なお、各ランド６は、基板３に形成された図示しない配線パターンに電気的に接続されている。
【００２９】
（半導体装置の製造方法）
次に、本実施形態に係る半導体装置の製造方法について詳述する。
＜１．ランド形成工程＞
まず、ランド形成工程について説明する。図２は、第１実施形態に係る製造方法で行われるランド形成工程を概略的に説明する説明図であり、図２（Ａ）は、基板の一方面にランドが形成された様子を概略的に例示する平面図であり、図２（Ｂ）は、図２（Ａ）のＡ−Ａ位置の概略断面図である。
図２に示すように、ランド形成工程では、基板３の実装面３ａにおいて各裏面電極２に対応する位置にランド６を形成する。具体的には、電子部品１が実装される領域（実装時に電子部品１に覆われる領域）１’内に、各第１ランド部６ａをそれぞれ形成し、これら各第１ランド部６ａから延出させる構成で第２ランド部６ｂを形成している。
【００３０】
ランド形成工程で形成される各ランド６は、導電性の材料によって長手状に構成されると共にそれぞれが決められた方向に延びた構成をなし、電子部品１によって覆われる領域１’から当該領域１’の外部に跨るように配置される。この工程では、領域１’内の各第１ランド部６ａがそれぞれ、将来的に裏面電極２に覆われる領域２’ に形成されるため、実装後に電子部品１の各裏面電極２に対向するようになっている。
【００３１】
また、ランド形成工程では、各第１ランド部６ａから領域１’の外部（即ち、実装時に裏面電極２に覆われない外方位置）に延びる形態で、２つの第２ランド部６ｂ，６ｂを形成している。この工程で形成される各第２ランド部６ｂ，６ｂは、同方向（ランド６の長手方向）に略平行に延びると共に、互いに離間して配されており、それぞれが第１ランド部６ａよりも狭い幅で構成されている。
【００３２】
本実施形態では、図３に示すように、例えば一方の第２ランド部６ｂの幅Ｗ２と他方の第２ランド部６ｂの幅Ｗ３とがほぼ同じ幅で構成されており、これら幅Ｗ２、Ｗ３がいずれも第１ランド部６ｂの幅Ｗ１よりも小さくなっている。より具体的には、第１ランド部６ａの一方の側部１１ａに沿って一方の第２ランド部６ｂが延びており、他方の側部１１ｂに沿って他方の第２ランド部６ｂが延びている。
【００３３】
なお、ランド形成工程の前工程又は後工程としてソルダレジスト層５を形成するレジスト層形成工程を行っており、ソルダレジスト層を形成することにより所定の位置への半田の付着等を防止している。
【００３４】
＜２．半田ペースト印刷工程＞
次に、ランド形成工程の後に行われる半田ペースト印刷工程について説明する。図３（Ａ）は、ランド形成工程によって形成されたランドを拡大して示す拡大図であり、図３（Ｂ）は、図３（Ａ）のランドに半田ペーストを印刷した様子を説明する説明図である。図４は、第１実施形態に係る製造方法で行われる半田ペースト印刷工程を概略的に説明する説明図であり、図４（Ａ）は、各ランドに半田ペーストが印刷された様子を概略的に例示する平面図であり、図４（Ｂ）は、図４（Ａ）のＢ−Ｂ位置の概略断面図である。
【００３５】
この半田ペースト印刷工程では、図４に示すように、ランド形成工程によって形成された各ランド６に対し、第１ランド部６ａと第２ランド部６ｂとに跨る構成でランド６を覆うように、公知の半田印刷機を用いて半田ペースト４を印刷転写する。
【００３６】
図３（Ｂ）に示すように、半田ペースト印刷工程では、第１ランド部６ａと複数の第２ランド部６ｂとに跨る構成で半田ペースト４を印刷しており、具体的には、二本の第２ランド部６ｂの間に形成される隙間１４（ランド非形成領域）を覆い、且つ第１ランド部６ａ側から二本の第２ランド部６ｂに沿って延びる構成で半田ペースト４を印刷している。
【００３７】
より詳しくは、第１ランド部６ａの幅方向両端部付近を覆わず、幅方向中央部付近を覆うように半田ペースト４を印刷しており、更には、一方の第２ランド部６ｂにおける内側の側部１２ｂ（図３（Ａ））を覆い、且つ他方のランド部６ｂにおける内側の側部１３ｂ（図３（Ａ））を覆うように両第２ランド部６ｂ，６ｂの内側（隙間１４側）を被覆する構成で半田ペースト４を印刷している。
【００３８】
また、半田ペースト印刷工程では、図３（Ｂ）のように、少なくとも半田ペースト４における第１ランド部６ａを被覆する部分の幅Ｗ４が、隙間１４の幅Ｗ５（図３（Ａ））よりも大きく、第１ランド部６ａの幅Ｗ１よりも小さくなるように半田ペースト４を配置している。この工程では、半田ペースト４は、第１ランド部の一方の側部１１ａよりも内側であって且つ一方の第２ランド部６ｂの側部１２ａよりも内側（隙間１４側）の位置に、幅方向一方側の境界４ａが配され、更に、第１ランド部の他方の側部１１ｂよりも内側であって且つ他方のランド部６ｂの側部１３ａよりも内側（隙間１４側）の位置に幅方向他方側の境界４ｂが配されるように印刷されることとなる。
【００３９】
＜３．リフロー工程＞
次に、リフロー工程について説明する。図５（Ａ）は、図４で示す半田ペースト印刷工程後、各第１ランド上に電子部品が配置された様子を概略的に例示する平面図であり、図５（Ｂ）は、図５（Ａ）のＣ−Ｃ位置の概略断面図である。また、図６（Ａ）は、リフロー工程によって半田ペーストを溶融、冷却した後の様子を概略的に例示する平面図であり、図６（Ｂ）は、図６（Ａ）のＤ−Ｄ位置の概略断面図である。なお、図５（Ａ）、図６（Ａ）では、電子部品１を二点鎖線にて概念的に示しており、図５（Ａ）では、裏面電極２についても二点鎖線にて概念的に示している。
【００４０】
図５、図６に示すリフロー工程は、図４のように半田ペースト印刷工程によって半田ペースト４を印刷した後に行われる。このリフロー工程では、まず、公知の部品装着マウンタを用い、当該マウンタの吸着ノズルにＱＦＮ等の電子部品１に吸着させた状態で電子部品１を所定位置に配置することで、図５のように第１ランド部６ａに対応する位置に裏面電極２を配置する。そして、このように電子部品１をマウントした配置状態でこれら部品をリフロー炉に投入して加熱することで半田ペースト４を溶融させる。半田ペースト４の溶融及び接合は、例えば公知のリフロー炉を用い、プリヒート、本加熱、冷却の順に行う。
【００４１】
本実施形態では、図５のように電子部品２の各裏面電極２と対向させて各半田ペースト４を配置し、その状態で半田ペースト４を溶融させている。従って、溶融時に半田ペースト４が裏面電極２に正常に接触したときには、溶融した半田ペースト４が裏面電極２を伝って裏面電極２全体に広がるため裏面電極２側の半田ペースト４の量が多くなり、第２ランド部６ｂ側に配されていた部分がより多く裏面電極２側に移動することとなる。従って、このような正常の接合の場合には、図６（Ａ）の右側領域ＡＲ１のように、裏面電極２と第１ランド部６ａの間に半田ペースト４が集まり、冷却後には、裏面電極２と第１ランド部６ａの間に確実に半田接合部７ａが形成されることとなる。また、半田接合部７ａの外側には、各第２ランド部６ｂに沿ってフィレット部７ｂが形成されることとなる。
【００４２】
なお、半田接合部７ａが正常に形成されるような場合には、半田ペースト４の溶融時に第２ランド部６ｂ側から第１ランド部６ａ側に流入する半田ペーストの量が多くなるため、隙間１４を覆っていた半田ペースト４の多くが第１ランド部６ａ側に移動する。従って、リフロー工程後には、図６の領域ＡＲ１のように隙間１４が明確に現れることとなり、リフロー工程後の外観検査工程においてこの隙間１４の大きさ或いは長さを目視や画像解析などによって確認することで半田接合部７ａが正常に形成されているか否か（即ちランド６と裏面電極２とが正常に接合されているか否か）を検査することができる。
【００４３】
一方、図６（Ａ）の左側領域ＡＲ２のように、溶融時に裏面電極２と半田ペースト４とが良好に接触しない異常状態のときには、半田ペースト４が裏面電極２を伝って移動しない、又は溶融時に裏面電極２を伝って移動する半田ペースト４の量が少ないため、第２ランド部６ｂ側から第１ランド部６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、図６（Ｂ）のように裏面電極２と第１ランド部６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト４における第２ランド部６ｂを覆っていた部分はそのまま第２ランド部６ｂ上に留まる量が多くなり、図６（Ａ）のように隙間１４を覆っていた部分もそのまま隙間１４上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこの隙間１４の大きさ或いは長さを目視や画像解析などによって確認することでこのような接合異常が生じているか否かを検査することができる。
【００４４】
（第１実施形態の主な効果）
第１実施形態に係る発明では、ランド形成工程によって形成された第１ランド部６ａと第２ランド部６ｂとに跨る構成で半田ペースト４を印刷しており、半田ペースト４が印刷された後、半田ペースト４を溶融させるリフロー工程を行っている。このリフロー工程では、第１ランド部６ａに対応する位置に裏面電極２を配置した状態で半田ペースト４が溶融するため、正常な接合がなされるときには、この溶融する半田ペースト４によって裏面電極２と第１ランド部６ａとが接合される。このとき、溶融する半田ペースト４は裏面電極２の表面を伝って裏面電極２側に流れ込むため、電子部品１に覆われない第２ランド部６ｂ側の半田ペースト４の量も減ることになる。逆に、半田ペースト４と裏面電極２の接合が正常でない場合、第２ランド部６ｂ側の半田ペースト４は裏面電極２側に移動しない又は移動量が少ないため、正常時と比較して半田ペースト４の残存量が多くなる。従って、第２ランド部６ｂ側の半田ペースト４の残存状態に基づいて接合の良否を確認できるようになり、特に、第２ランド部６ｂ側は電子部品１に覆われていないため、半田ペースト４の残存状態を容易に且つより正確に外観検することができ、ひいては接合の良否判定を一層精度高く良好に行うことができる。
【００４５】
また、第１実施形態に係る製造方法では、第１ランド部６ａから複数の第２ランド部６ｂを延出させる構成でランド６を形成しており、第１ランド部６ａと複数の第２ランド部６ｂとに跨る構成で半田ペースト４を印刷している。このように複数の第２ランド部６ｂに跨るように半田ペースト４を印刷してリフロー工程を行うと、正常な接合時には、印刷された半田ペースト４のうち、第２ランド部６ｂを覆う部分だけでなく複数の第２ランド部６ｂに跨る部分も裏面電極２側へ移動し易いため、接合が正常な場合と異常な場合とで残存状態に差が生じやすくなる。従って、リフロー工程後の外観検査において接合異常をより正確に発見し易くなる。
【００４６】
また、第１実施形態に係る製造方法では、同方向に延び且つ互いに離間して配される二本の第２ランド部６ｂを第１ランド部６ａから延出させる構成でランドを形成しており、これら二本の第２ランド部６ｂの間におけるランド非形成領域（隙間１４）を覆い、且つ第１ランド部６ａ側から二本の第２ランド部６ｂに沿って延びる構成で半田ペースト４を印刷している。このようにすると、リフロー工程後に現れるランド非形成領域の長さが、正常な接合時と不十分な接合時とでよりはっきりと差異が生じるようになり、外観検査をより正確且つ容易に行うことができるようになる。
【００４７】
また、第１実施形態に係る製造方法では、半田ペースト印刷工程において、少なくとも半田ペースト４における第１ランド部６ａを被覆する部分の幅Ｗ４が、第１ランド部６ａの幅Ｗ１よりも狭くなるように半田ペースト４を配置している。
このようにすると、裏面電極２と第１ランド部６ａとが正常に接合される場合に、裏面電極２を伝って流動する半田ペースト４の量を多くすることができるため、正常な接合時と不十分な接合時とで生じる残存状態（即ち、第２ランド部６ｂ側の半田ペースト４の残存状態）の差異がより大きくなり、ひいては、裏面電極２と第１ランド部６ａの接合の良否判定をより正確に行うことができるようになる。
【００４８】
［第２実施形態]
次に第２実施形態について説明する。図７は、第２実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図８（Ａ）は、図７のＥ−Ｅ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図８（Ｂ）は、図７のＦ−Ｆ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図７では、電子部品２１及び半田ペースト２４を二点鎖線にて仮想的に示している。
【００４９】
第２実施形態で用いる電子部品２１は、タンタルコンデンサやダイオードなどの下面電極部品として構成され、基板２３と対向する裏面側に一対の裏面電極２２、２２が形成されており、このような電子部品２１を基板２３の実装面２３ａに接合することで電子装置２０を製造している。
【００５０】
本実施形態に係る製造方法でも、ランド形成工程の際に、第１ランド部２６ａと一対の第２ランド部２６ｂとを備えたランド２６を裏面電極２２，２２に対応させるように実装面２３ａに形成している。このランド形成工程では、実装時に裏面電極２２，２２に覆われる位置に第１ランド部２６ａを形成し、この第１ランド部２６ａから延出すると共に実装時に裏面電極２２，２２に覆われない外方位置に第２ランド部２６ｂを形成している。具体的には、第１ランド部２６ａから二本の第２ランド部２６ｂ，２６ｂを延出させる構成で各ランド２６を形成している。これら延出する二本の第２ランド部２６ｂ，２６ｂは同方向に延び且つ互いに離間して配されるようになっており、いずれの第２ランド部２６ｂも、第１ランド部２６ａよりも狭い幅で構成されている。
【００５１】
本実施形態のランド形成工程では、図７のように、基板２３の実装面２３ａ側に、第１ランド部２６ａとして構成される導電ベース部２８ａと、導電ベース部２８ａから実装面２３ａに沿って延び、一部が第２ランド部２６ｂ，２６ｂとして構成される導電路２８ｂとを備えた導電パターン２８を形成しており、この形成された導電パターン２８に対し、導電ベース部２８ａと、導電路２８ｂの一部（導電ベース部２８ａ側の端部）を露出させる構成でソルダレジスト層２５を形成している。そして、導電パターン２８におけるソルダレジスト層２５によって被覆されない部分をランド２６としている。
【００５２】
本実施形態では、ランド形成工程の後、半田ペースト印刷工程の際に、図７のように、第１ランド部２６ａと二本の第２ランド部２６ｂ，２６ｂとに跨る構成で半田ペースト２４を印刷しており、より具体的には、二本の第２ランド部２６ｂ，２６ｂの間におけるランド非形成領域を覆い、且つ第１ランド部２６ａ側から二本の第２ランド部２６ｂ，２６ｂに沿って延びる構成で半田ペースト２４を印刷している。
【００５３】
そして、半田ペースト印刷工程によって半田ペーストが印刷された後、リフロー工程を行っている。このリフロー工程では、まず、図７のように、各第１ランド部２６ａに対応する位置に電子部品２１の裏面電極２２（図８参照）を配置し、その配置状態で第１実施形態と同様に半田ペースト２４を溶融させている。この場合も、溶融時に半田ペースト２４が裏面電極２２に正常に接触したときには、溶融した半田ペースト２４が裏面電極２２を伝って裏面電極２２全体に広がるため裏面電極２２側の半田ペースト２４の量が多くなり、第２ランド部２６ｂ側に配されていた部分がより多く裏面電極２２側に移動することとなる。特に、半田ペースト２４における第１ランド部２６ａを被覆する部分の幅が、第１ランド部２６ａの幅よりも狭くなるように半田ペースト２４を配置しているため、裏面電極２２と第１ランド部２６ａとが正常に接合される場合には、裏面電極２２を伝って流動する半田ペースト２４の量がより多くなる。従って、このような正常の接合の場合には、図８（Ａ）（Ｂ）のように、裏面電極２２と第１ランド部２６ａの間に半田ペースト２４が集まり、冷却後には、裏面電極２２と第１ランド部２６ａの間に確実に半田接合部２７ａが形成されることとなる。また、図８（Ｂ）のように、半田接合部２７ａの外側には、各第２ランド部２６ｂに沿ってフィレット部２７ｂが形成されることとなる。
【００５４】
なお、半田接合部２７ａが正常に形成されるような場合には、半田ペースト２４の溶融時に第２ランド部２６ｂ側から第１ランド部２６ａ側に流入する半田ペーストの量が多くなるため、一対の第２ランド部２６ｂ，２６ｂ間のランド非形成領域を覆っていた半田ペースト２４の多くが第１ランド部２６ａ側に移動する。従って、リフロー工程後には、このランド非形成領域が明確に現れることとなり、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで半田接合部２７ａが正常に形成されているか否か（即ちランド２６と裏面電極２２とが正常に接合されているか否か）を検査することができる。
【００５５】
一方、溶融時に裏面電極２２と半田ペースト２４とが良好に接触しない異常状態のときには、半田ペースト２４が裏面電極２２を伝って移動しない、又は溶融時に裏面電極２２を伝って移動する半田ペースト２４の量が少ないため、第２ランド部２６ｂ側から第１ランド部２６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、裏面電極２２と第１ランド部２６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト２４における第２ランド部２６ｂを覆っていた部分はそのまま第２ランド部２６ｂ上に留まる量が多くなり、上記ランド非形成領域を覆っていた部分もそのままランド非形成領域上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで、このような接合異常が生じているか否かを検査することができる（なお、異常状態は、図６の領域ＡＲ２の場合と同様である）。
【００５６】
本実施形態に係る製造方法によれば、第１実施形態と同様の効果が得られることとなる。なお、図７，図８では、説明の容易化のため、基板２３を部分的に簡略的に示し、配線パターンも省略して示しているが、基板の大きさや形状、配線パターンの構成は様々に変更できることは勿論である。
【００５７】
［第３実施形態]
次に第３実施形態について説明する。
図９は、第３実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１０（Ａ）は、図９のＧ−Ｇ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１０（Ｂ）は、図９のＨ−Ｈ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図９では、電子部品３１及び半田ペースト３４を二点鎖線にて仮想的に示している。
【００５８】
第３実施形態で用いる電子部品３１も、タンタルコンデンサやダイオードなどの下面電極部品として構成され、基板３３と対向する裏面側に一対の裏面電極３２、３２が形成されており、このような電子部品３１を基板３３の実装面３３ａに接合することで電子装置３０を製造している。
【００５９】
本実施形態に係る製造方法でも、ランド形成工程の際に、第１ランド部３６ａと一対の第２ランド部３６ｂとを備えたランド３６を裏面電極３２，３２に対応させるように実装面３３ａの所定の位置に形成している。このランド形成工程では、実装時に裏面電極３２，３２に覆われる位置に第１ランド部３６ａを形成し、実装時に裏面電極３２，３２に覆われない外方位置に第１ランド部３６ａから延出する構成で第２ランド部３６ｂを形成している。具体的には、第１ランド部３６ａから二本の第２ランド部３６ｂ，３６ｂをほぼ平行に延出させる構成で各ランド３６を形成している。これら延出する二本の第２ランド部３６ｂ，３６ｂは同方向に延び且つ互いに離間して配されるようになっており、いずれの第２ランド部３６ｂも、第１ランド部３６ａよりも狭い幅で構成されている。
【００６０】
本実施形態で行われるランド形成工程は、導電パターン形成工程と、レジスト層形成工程に分かれている。
導電パターン形成工程では、基板３３の実装面３３ａ側に、第１ランド部３６ａとして構成される導電ベース部３８ａと、導電ベース部３８ａから実装面３３ａに沿って延び、一部が第２ランド部３６ｂとして構成される導電路３８ｂとを備えた導電パターン３８を形成している。この導電パターン３８は、電子部品３１の各裏面電極３２に対する電力の供給路となるものであり、図示しない回路パターンや他の電子部品などに電気的に接続されるようになっている。図９の例では、導電ベース部３８ａが矩形状の領域として構成され、導電路３８ｂは、導電ベース部３８ａから一定の幅Ｗ８で直線状に続いた構成をなしている。
【００６１】
レジスト層形成工程では、導電パターン形成工程によって形成された導電パターン３８に対し、導電ベース部３８ａを露出させると共に、導電路３８ｂの一部を露出させるようにソルダレジスト層３５を形成している。具体的には、導電路３８ｂの露出部（ソルダレジスト層３５に被覆されない部分）が、導電ベース部３８ａの露出部（図９では導電ベース部３８ａの全体が露出部に相当）における幅方向両側からそれぞれ電子部品３１に被覆されない外方位置に延出するように、且つ導電路３８ｂの両側に構成される各露出部の幅Ｗ６が、導電ベース部３８ａの露出部の幅Ｗ７よりも狭く且つ導電路３８ｂ全体の幅Ｗ８よりも狭くなるように、導電路３８ｂの一部を被覆する構成でソルダレジスト層３５を形成している。
【００６２】
また、このレジスト層形成工程では、導電路３８ｂの基端部（導電路３８ｂにおける導電ベース部３８ａ側の端部）の幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層３５を配置しており、これにより、この基端部の幅方向両側に第２ランド部３６ｂ，３６ｂとなる導電路３８ｂの露出部をそれぞれ形成している。このように、導電パターン３８の一部をソルダレジスト層３５で被覆することで、ソルダレジスト層３５によって被覆されない部分をランド３６として機能させている。
【００６３】
本実施形態では、ランド形成工程の後、半田ペースト印刷工程の際に、図９のように、第１ランド部３６ａと二本の第２ランド部３６ｂ，３６ｂとに跨る構成で半田ペースト３４（二点鎖線参照）を印刷しており、より具体的には、二本の第２ランド部３６ｂ，３６ｂの間におけるランド非形成領域（第２ランド部３６ｂ，３６ｂの間に配されるソルダレジスト層３５の領域）を覆い、且つ第１ランド部３６ａ側から二本の第２ランド部３６ｂ，３６ｂに沿って延びる構成で半田ペースト３４を印刷している。
【００６４】
また、この半田ペースト印刷工程でも、半田ペースト３４における第１ランド部３６ａを被覆する部分の幅が、ランド非形成領域の幅よりも大きく、第１ランド部３６ａの幅よりも小さくなるように半田ペースト３４を配置している。半田ペースト３４は、第１ランド部３６ａの一方の側部（一方の幅方向端部）よりも内側であって且つ一方の第２ランド部３６ｂの側部よりも内側の位置に、幅方向一方側の境界が配され、更に、第１ランド部３６ａの他方の側部（他方の幅方向端部）よりも内側であって且つ他方のランド部３６ｂの側部よりも内側の位置に幅方向他方側の境界が配されるように印刷されている。
【００６５】
そして、半田ペースト印刷工程によって半田ペーストが印刷された後、リフロー工程を行っている。このリフロー工程では、まず、図９のように、各第１ランド部３６ａに対応する位置に電子部品３１の裏面電極３２（図１０参照）を配置し、その配置状態で第１実施形態と同様に半田ペースト３４を溶融させている。この場合も、溶融時に半田ペースト３４が裏面電極３２に正常に接触したときには、溶融した半田ペースト３４が裏面電極３２を伝って裏面電極３２全体に広がるため裏面電極３２側の半田ペースト３４の量が多くなり、第２ランド部３６ｂ側に配されていた部分がより多く裏面電極３２側に移動することとなる。特に、半田ペースト３４における第１ランド部３６ａを被覆する部分の幅が、第１ランド部３６ａの幅よりも狭くなるように半田ペースト３４を配置しているため、裏面電極３２と第１ランド部３６ａとが正常に接合される場合には、裏面電極３２を伝って流動する半田ペースト３４の量がより多くなる。従って、このような正常の接合の場合には、図１０（Ａ）（Ｂ）のように、裏面電極３２と第１ランド部３６ａの間に半田ペースト３４が集まり、冷却後には、裏面電極３２と第１ランド部３６ａの間に確実に半田接合部３７ａが形成されることとなる。また、図１０（Ｂ）のように、半田接合部３７ａの外側には、各第２ランド部３６ｂに沿ってフィレット部３７ｂが形成されることとなる。
【００６６】
なお、半田接合部３７ａが正常に形成されるような場合には、半田ペースト３４の溶融時に第２ランド部３６ｂ側から第１ランド部３６ａ側に流入する半田ペーストの量が多くなるため、一対の第２ランド部３６ｂ，３６ｂ間のランド非形成領域（ソルダレジスト層５の領域）を覆っていた半田ペースト３４の多くが第１ランド部３６ａ側に移動する。従って、リフロー工程後には、このランド非形成領域が明確に現れることとなり、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで半田接合部３７ａが正常に形成されているか否か（即ちランド３６と裏面電極３２とが正常に接合されているか否か）を検査することができる。
【００６７】
一方、溶融時に裏面電極３２と半田ペースト３４とが良好に接触しない異常状態のときには、半田ペースト３４が裏面電極３２を伝って移動しない、又は溶融時に裏面電極３２を伝って移動する半田ペースト３４の量が少ないため、第２ランド部３６ｂ側から第１ランド部３６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、裏面電極３２と第１ランド部３６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト３４における第２ランド部３６ｂを覆っていた部分はそのまま第２ランド部３６ｂ上に留まる量が多くなり、上記ランド非形成領域を覆っていた部分もそのままランド非形成領域上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで、このような接合異常が生じているか否かを検査することができる（なお、異常状態は、図６の領域ＡＲ２の場合と同様である）。
【００６８】
本実施形態に係る製造方法によれば、第１実施形態と同様の効果が得られることとなる。なお、図９，図１０では、説明の容易化のため、基板３３を部分的に簡略的に示し、配線パターンも省略して示しているが、基板の大きさや形状、配線パターンの構成は様々に変更できることは勿論である。
【００６９】
また、本実施形態に係る製造方法では、導電路３８ｂの各露出部（第２ランド部３６ｂとなるべき部分）の幅Ｗ６が導電ベース部３８ａの露出部の幅Ｗ７よりも狭く且つ導電路３８ｂ全体の幅よりも狭くなる構成でソルダレジスト層３５を形成している。更に、レジスト層形成工程では、導電路３８ｂの基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層３５を配置することで、基端部の幅方向両側に導電路３８ｂの露出部をそれぞれ形成している。この構成によれば、導電ベース部３８ａの一部をソルダレジスト層３５で被覆して所望の幅の第２ランド部３６ｂを形成することができる。更に、第２ランド部３６ｂ付近において、第２ランド部３６ｂよりも幅の広い導電路３８ｂを構成することができるため、電気的損失を少なくすることができる。特に、幅方向両側の第２ランド部３６ｂ，３６ｂが繋がった形態で導電路３８ｂが構成されるため、電気的損失を抑える上でより有利となる。
［第４実施形態]
次に第４実施形態について説明する。
図１１は、第４実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１２（Ａ）は、図１１のＩ−Ｉ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１２（Ｂ）は、図１１のＪ−Ｊ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１１では、電子部品４１及び半田ペースト４４を二点鎖線にて仮想的に示している。
【００７０】
本実施形態は、ランド形成工程で形成されるランドの形状が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００７１】
第４実施形態で用いる電子部品４１も、タンタルコンデンサやダイオードなどの下面電極部品として構成され、基板４３と対向する裏面側に一対の裏面電極４２、４２が形成されており、このような電子部品４１を基板４３の実装面４３ａに接合することで電子装置４０を製造している。
【００７２】
本実施形態に係る製造方法でも、ランド形成工程の際に、第１ランド部４６ａと一対の第２ランド部４６ｂ，４６ｂとを備えたランド４６を裏面電極４２，４２（図１２参照）に対応させるように実装面４３ａの所定の位置に形成している。このランド形成工程では、実装時に裏面電極４２，４２に覆われる位置に第１ランド部４６ａを形成し、実装時に裏面電極４２，４２に覆われない外方位置に第１ランド部４６ａから延出する構成で第２ランド部４６ｂを形成している。
【００７３】
具体的には、第１ランド部４６ａから二本の第２ランド部４６ｂ，４６ｂを先細り状に延出させる構成で各ランド４６を形成している。これら延出する二本の第２ランド部４６ｂ，４６ｂは同方向に延び且つ互いに離間して配されるようになっており、いずれの第２ランド部４６ｂも、最大幅が第１ランド部４６ａよりも狭い幅となるように構成されている。
【００７４】
本実施形態で行われるランド形成工程は、導電パターン形成工程と、レジスト層形成工程に分かれている。
導電パターン形成工程では、基板４３の実装面４３ａ側に、第１ランド部４６ａとして構成される導電ベース部４８ａと、導電ベース部４８ａから実装面４３ａに沿って延び、一部が第２ランド部４６ｂとして構成される導電路４８ｂとを備えた導電パターン４８を形成している。この導電パターン４８は、電子部品４１の各裏面電極４２に対する電力の供給路となるものであり、図示しない回路パターンや他の電子部品などに電気的に接続されるようになっている。図１１の例では、導電ベース部４８ａが矩形状の領域として構成され、導電路４８ｂは、導電ベース部４８ａから一定の幅で直線状に続いた構成をなしている。
【００７５】
レジスト層形成工程では、導電パターン形成工程によって形成された導電パターン４８に対し、導電ベース部４８ａを露出させると共に、導電路４８ｂの一部を露出させるようにソルダレジスト層４５を形成している。具体的には、導電路４８ｂの露出部（ソルダレジスト層４５に被覆されない部分）が、導電ベース部４８ａの露出部（図１１では導電ベース部４８ａの全体が露出部に相当）における幅方向両側からそれぞれ電子部品４１に被覆されない外方位置に延出するように、且つ導電路４８ｂの両側に構成される各露出部の最大幅が、導電ベース部４８ａの露出部の幅よりも狭く且つ導電路４８ｂ全体の幅よりも狭くなるように、導電路４８ｂの一部を被覆する構成でソルダレジスト層４５を形成している。
【００７６】
また、このレジスト層形成工程では、導電路４８ｂの基端部（導電路４８ｂにおける導電ベース部４８ａ側の端部）の幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層４５を配置しており、これにより、この基端部の幅方向両側に第２ランド部４６ｂ，４６ｂとなる導電路４８ｂの露出部をそれぞれ形成している。このように、導電パターン４８の一部をソルダレジスト層４５で被覆することで、ソルダレジスト層４５によって被覆されない部分をランド４６として機能させている。
【００７７】
また、本実施形態では、ランド形成工程において、２つの第２ランド部４６ｂ，４６ｂを所定方向（導電路４８ｂが延びる方向）に延出させて並列に形成すると共に、これら２つの第２ランド部４６ｂ，４６ｂの内、幅方向一端側に配置された一端側第２ランド部４６ｂ’の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部４６ｂ’の幅方向他端側の側縁部４６ｃを、所定方向に対して傾斜するように構成している。また、幅方向他端側に配置された他端側第２ランド部４６ｂ”の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部４６ｂ”の幅方向一端側の側縁部４６ｄを、所定方向（導電路４８ｂが延びる方向）に対して傾斜するように構成している。この構成では、一端側第２ランド部４６ｂ’の側縁部４６ｃと、他端側第２ランド部４６ｂ”の側縁部４６ｄは、第１ランド部４６ａ側では近接しており、第１ランド部４６ａから離れるにつれて側縁部４６ｃと側縁部４６ｄとの距離が広がるように構成されている。なお、一端側第２ランド部４６ｂ’の外側の側縁部４６ｅは、所定方向（導電路４８ｂが延びる方向）に沿って延びており、他端側第２ランド部４６ｂ”の外側の側縁部４６ｆも、所定方向（導電路４８ｂが延びる方向）に沿って延びている。
【００７８】
本実施形態では、ランド形成工程の後、半田ペースト印刷工程の際に、図１１のように、第１ランド部４６ａと二本の第２ランド部４６ｂ，４６ｂとに跨る構成で半田ペースト４４（二点鎖線参照）を印刷しており、より具体的には、二本の第２ランド部４６ｂ，４６ｂの間におけるランド非形成領域（第２ランド部４６ｂ，４６ｂの間に配されるソルダレジスト層４５の領域）を覆い、且つ第１ランド部４６ａ側から二本の第２ランド部４６ｂ，４６ｂに沿って延びる構成で半田ペースト４４を印刷している。
【００７９】
また、この半田ペースト印刷工程でも、半田ペースト４４における第１ランド部４６ａを被覆する部分の幅が、二本の第２ランド部４６ｂ，４６ｂの間のランド非形成領域の幅よりも大きく、且つ第１ランド部４６ａの幅よりも小さくなるように半田ペースト４４を配置している。半田ペースト４４は、第１ランド部４６ａの一方の側部（一方の幅方向端部）よりも内側であって且つ一端側第２ランド部４６ｂ’の外側の側縁部４６ｅよりも内側の位置に、幅方向一方側の境界が配され、更に、第１ランド部４６ａの他方の側部（他方の幅方向端部）よりも内側であって且つ他端側第２ランド部４６ｂ”の外側の側縁部４６ｆよりも内側の位置に幅方向他方側の境界が配されるように印刷されている。
【００８０】
半田ペースト印刷工程によって半田ペーストが印刷された後には、第３実施形態と同様のリフロー工程を行っている。このリフロー工程では、まず、図１１のように、各第１ランド部４６ａに対応する位置に電子部品４１の裏面電極４２（図１２参照）を配置し、その配置状態で第１実施形態と同様に半田ペースト４４を溶融させている。この場合も、溶融時に半田ペースト４４が裏面電極４２に正常に接触したときには、溶融した半田ペースト４４が裏面電極４２を伝って裏面電極４２全体に広がるため裏面電極４２側の半田ペースト４４の量が多くなり、第２ランド部４６ｂ側に配されていた部分がより多く裏面電極４２側に移動することとなる。そして、このような正常の接合の場合には、図１２（Ａ）（Ｂ）のように、裏面電極４２と第１ランド部４６ａの間に半田ペースト４４が集まり、冷却後には、裏面電極４２と第１ランド部４６ａの間に確実に半田接合部４７ａが形成されることとなる。また、図１２（Ｂ）のように、半田接合部４７ａの外側には、各第２ランド部４６ｂに沿ってフィレット部４７ｂが形成されることとなる。
【００８１】
一方、溶融時に裏面電極４２と半田ペースト４４とが良好に接触しない異常状態のときには、半田ペースト４４が裏面電極４２を伝って移動しない、又は溶融時に裏面電極４２を伝って移動する半田ペースト４４の量が少ないため、第２ランド部４６ｂ側から第１ランド部４６ａ側に移動する半田ペーストの量が少なくなる。この場合、冷却後には、裏面電極４２と第１ランド部４６ａの間に正常な半田接合部が形成されずに隙間が生じてしまい、接合不良となる。一方、半田ペースト４４における第２ランド部４６ｂを覆っていた部分はそのまま第２ランド部４６ｂ上に留まる量が多くなり、上記ランド非形成領域を覆っていた部分もそのままランド非形成領域上に留まる量が多くなる。従って、リフロー工程後の外観検査工程においてこのランド非形成領域の大きさ或いは長さを目視や画像解析などによって確認することで、このような接合異常が生じているか否かを検査することができる（なお、異常状態は、図６の領域ＡＲ２の場合と同様である）。
【００８２】
本実施形態の製造方法によれば第３実施形態と同様の効果が得られる。
また、本実施形態の製造方法では、２つの第２ランド部４６ｂ，４６を所定方向に延出させて並列に形成し、幅方向一端側に配置された一端側第２ランド部４６ｂ’の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部４６ｂ’の幅方向他端側の側縁部４６ｃを、所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部４６ｂ”の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部４６ｂ”の幅方向一端側の側縁部４６ｄを、所定方向に対して傾斜するように構成している。この構成によれば、一端側第２ランド部４６ｂ’と他端側第２ランド部４６ｂ”の幅を先細り状に細く形成することができ、更に、一端側第２ランド部４６ｂ’と他端側第２ランド部４６ｂ”とに跨るように配置されるべき半田ペースト４が幅方向一端側或いは幅方向他端側にずれた場合であっても、半田ペースト４４が両第２ランド部４６ｂ，４６から外れにくくなる（幅方向に多少ずれても、側縁部４６ｃ及び側縁部４６ｄからは外れにくく、いずれか一方の第２ランド部４６ｂが完全に覆われない状態が生じにくくなる）。従って、半田ペースト４４の印刷が幅方向に多少ずれる場合であっても、第２ランド部４６ｂ側の半田ペースト４４がリフロー時に裏面電極４２側へ流動しやすくなり、正常な接合時と異常時とで明確な差が生じやすくなる。
［第５実施形態]
次に第５実施形態について説明する。
図１３は、第５実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１４（Ａ）は、図１３のＫ−Ｋ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１４（Ｂ）は、図１３のＬ−Ｌ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１３では、電子部品５１及び半田ペースト５４を二点鎖線にて仮想的に示している。
【００８３】
本実施形態は、ランド形成工程が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００８４】
本実施形態では、ランド形成工程で形成されるランド５６の形状（即ち、第１ランド部５６ａ、第２ランド部５６ｂ，５６ｂの形状）が第３実施形態で形成されるランド３６の形状と同一となっており、各導電パターン５８，５８の導電路５８ｂ，５８ｂの構成のみが第３実施形態と異なっている。この構成では、導電路５８ｂの幅が、第２ランド部５６ｂ，５６ｂの形成領域の幅（即ち、側縁部５６ｅから側縁部５６ｆまでの幅）よりも大きくなっており、第１ランド部５６ａの幅と略同一となっている。この構成では、第３実施形態と同様の作用、効果を生じさせることができ、正常な接合時には、第３実施形態と同様の半田接合部５７ａやフィレット部５７ｂが形成され、異常時（溶融時に裏面電極４２と半田ペースト４４とが良好に接触しない異常状態のとき）には、図６の領域ＡＲ２の場合と同様の状態が生じることとなる。更に、ランド５６の大きさに合わせて導電路５８ｂの幅を縮小させていないため、導電路５８ｂでの電気的損失をより一層抑えることができる。
［第６実施形態]
次に第６実施形態について説明する。
図１５は、第６実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１６（Ａ）は、図１５のＭ−Ｍ位置におけるリフロー工程後の様子を概略的に例示する断面図であり、図１６（Ｂ）は、図１５のＮ−Ｎ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１５では、電子部品６１及び半田ペースト６４を二点鎖線にて仮想的に示している。
【００８５】
本実施形態は、ランド形成工程が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００８６】
本実施形態では、各導電パターン６８，６８の導電路６８ｂ，６８ｂの構成、及び第２ランド部６６ｂ，６６ｂの構成のみが第３実施形態と異なっている。具体的には、ランド形成工程において、導電路６８ｂの幅が、第２ランド部６６ｂ，６６ｂの形成領域の幅（即ち、側縁部６６ｅから側縁部６６ｆまでの幅）と略同一であり、第１ランド部６６ａの幅とも略同一となるように、基板６３上に導電パターンを形成している。この構成では、導電ベース部６８ａが矩形状の領域として構成され、導電路６８ｂは、導電ベース部６８ａと同一の幅で直線状に続くようになっている。
【００８７】
本実施形態で行われるレジスト層形成工程では、導電パターン形成工程によって形成された導電パターン６８に対し、導電ベース部６８ａを露出させると共に、導電路６８ｂの一部を露出させるようにソルダレジスト層６５を形成している。具体的には、導電路６８ｂの露出部（ソルダレジスト層６５に被覆されない部分）が、導電ベース部６８ａの露出部（図１５では導電ベース部６８ａの全体が露出部に相当）における幅方向両側からそれぞれ電子部品６１に被覆されない外方位置に延出するように、且つ導電路６８ｂの両側に構成される各露出部の最大幅が、導電ベース部６８ａの露出部の幅よりも狭く且つ導電路６８ｂ全体の幅よりも狭くなるように、導電路６８ｂの一部を被覆する構成でソルダレジスト層６５を形成している。
【００８８】
また、このレジスト層形成工程では、導電路６８ｂの基端部（導電路４８ｂにおける導電ベース部４８ａ側の端部）の幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるようにソルダレジスト層６５を配置しており、これにより、この基端部の幅方向両側に第２ランド部６６ｂ，６６ｂとなる導電路６８ｂの露出部をそれぞれ形成している。このように、導電パターン６８の一部をソルダレジスト層６５で被覆することで、ソルダレジスト層６５によって被覆されない部分をランド６６として機能させている。
【００８９】
また、本実施形態では、ランド形成工程において、２つの第２ランド部６６ｂ，６６ｂを所定方向（導電路６８ｂが延びる方向）に延出させて並列に形成すると共に、これら２つの第２ランド部６６ｂ，６６ｂの内、幅方向一端側に配置された第２ランド部６６ｂの幅が先端側となるにつれて狭くなるように、当該第２ランド部６６ｂの幅方向他端側の側縁部を、所定方向に対して傾斜するように構成している。また、幅方向他端側に配置された第２ランド部６６ｂの幅が先端側となるにつれて狭くなるように、当該第２ランド部６６ｂの幅方向一端側の側縁部を、所定方向（導電路６８ｂが延びる方向）に対して傾斜するように構成している。この構成でも、一端側の第２ランド部６６ｂの側縁部と、他端側の第２ランド部６６ｂの側縁部とが、第１ランド部６６ａ側では近接しており、第１ランド部６６ａから離れるにつれて一端側の第２ランド部６６ｂの側縁部と他端側の第２ランド部６６ｂの側縁部との距離が広がるように構成されている。なお、一端側の第２ランド部の外側の側縁部４は、所定方向（導電路６８ｂが延びる方向）に沿って延びており、他端側の第２ランド部６６ｂの外側の側縁部も、所定方向（導電路６８ｂが延びる方向）に沿って延びている。
【００９０】
この構成では、第４実施形態と同様の作用、効果を生じさせることができ、正常な接合時には、第４実施形態と同様の半田接合部６７ａやフィレット部６７ｂが形成され、異常時（溶融時に裏面電極６２と半田ペースト６４とが良好に接触しない異常状態のとき）には、図６の領域ＡＲ２の場合と同様の状態が生じることとなる。更に、第１ランド部６６ａの幅に対して導電路６８ｂの幅を縮小させていないため、導電路６８ｂでの電気的損失をより一層抑えることができる。
［第７実施形態]
次に第７実施形態について説明する。
図１７は、第７実施形態に係る製造方法において、半田ペースト印刷工程後に電子部品を配置した様子を概略的に説明する平面図である。図１８（Ａ）は、図１７のＰ−Ｐ位置におけるランド形成工程後の様子の概略的に例示する断面図であり、図１８（Ｂ）は、図１７のＰ−Ｐ位置におけるリフロー工程後の様子を概略的に例示する断面図である。なお、図１７では、電子部品７１及び半田ペースト７４を二点鎖線にて仮想的に示している。また、図１８（Ａ）では、電子部品７１が配置されるべき位置を符号７１’にて概念的に示している。
【００９１】
本実施形態は、ランド形成工程が第３実施形態と異なるだけで、それ以外の半田ペースト印刷工程、リフロー工程は第３実施形態と同様である。よって第３実施形態と異なる部分について重点的に説明し、第３実施形態と同様の工程については詳細な説明を省略する。
【００９２】
本実施形態では、各導電パターン７８，７８の導電路７８ｂ，７８ｂの構成、及び第２ランド部７６ｂの構成が第３実施形態と異なっている。具体的には、ランド形成工程において、導電路７８ｂの幅が、第２ランド部７６ｂの形成領域の幅と略同一であり、第１ランド部６６ａの幅よりも小さくなるように、基板７３上に導電パターン７８を形成している。この構成では、導電ベース部７８ａが矩形状の領域として構成され、導電路７８ｂは、導電ベース部７８ａよりも小さい所定幅で直線状に続くようになっている。
【００９３】
本実施形態でも、実装時に裏面電極７２，７２に覆われる位置に第１ランド部７６ａ，７６ａとなるべき導電ベース部７８ａ，７８ａを形成しており、各導電路７８ｂの基端側（第１ランド部７６ａ側）の部分を露出させるようにソルダレジスト層７５を配置することで、各ランド７６毎に第１ランド部７６ａよりも狭い幅の１つの第２ランド部７６ｂを形成している。各第２ランド部７６ｂは、第１ランド部７６ａから所定方向に延出しており、実装時に裏面電極７２，７２に覆われない外方位置に配されるようになっている。
【００９４】
なお、半田ペースト印刷工程は第３実施形態とほぼ同様であり、図１７のように、ランド形成工程によって形成された第１ランド部７６ａと第２ランド部７６ｂとに跨る構成でランド７６を覆うように半田ペースト７４を印刷している。なお、この例では、第１ランド部７６ａの幅よりも小さい幅であって、且つ第２ランド部７６ｂの幅と同一或いは大きい幅となるように、半田ペースト７４を形成している。また、リフロー工程も第３実施形態とほぼ同様であり、半田ペースト印刷工程によって半田ペースト７４が印刷された後、図１７のように、各第１ランド部７６ａ，７６ａに対応する位置に裏面電極７２，７２（図１８参照）を配置し、この配置状態で半田ペースト７４を溶融し、冷却することで、半田ペースト７４の少なくとも第２ランド部７６ｂ側の一部を裏面電極７２側に移動させつつ接合している。接合が正常に行われた場合には、図１８（Ｂ）のような構成となり、半田接合部７７ａ及びフィレット部７７ｂが適正に形成されることとなる。一方、異常時（溶融時に裏面電極７２と半田ペースト７４とが良好に接触しない異常状態のとき）には、図６の領域ＡＲ２の場合と同様の状態が生じることとなる。
【符号の説明】
【００９５】
１，２１，３１，４１，５１，６１，７１…電子部品
２，２２，３２，４２，５２，６２，７２…裏面電極
３，２３，３３，４３，５３，６３，７３…基板
３ａ，２３ａ，３３ａ，４３ａ，５３ａ，６３ａ，７３ａ…実装面
４，２４，３４，４４，５４，６４，７４…半田ペースト
５，２５，３５，４５，５５，６５，７５…ソルダレジスト層
６，２６，３６，４６，５６，６６，７６…ランド
６ａ，２６ａ，３６ａ，４６ａ，５６ａ，６６ａ，７６ａ…第１ランド部
６ｂ，２６ｂ，３６ｂ，４６ｂ，５６ｂ，６６ｂ，７６ｂ…第２ランド部
１０，２０，３０，４０，５０，６０，７０…電子装置
３８，４８，５８，６８，７８…導電パターン
３８ａ，４８ａ，５８ａ，６８ａ，７８ａ…導電ベース部
３８ｂ，４８ｂ，５８ｂ，６８ｂ，７８ｂ…導電路
【特許請求の範囲】
【請求項１】
基板と対向する裏面側に裏面電極が形成された電子部品を前記基板の実装面に接合してなる電子装置を製造する製造方法であって、
実装時に前記裏面電極に覆われる位置に配される第１ランド部と、前記第１ランド部から延出すると共に実装時に前記裏面電極に覆われない外方位置に配され、且つ前記第１ランド部よりも狭い幅で構成される第２ランド部と、を備えたランドを、前記実装面に形成するランド形成工程と、
前記ランド形成工程によって形成された前記第１ランド部と前記第２ランド部とに跨る構成で前記ランドを覆う半田ペーストを印刷する半田ペースト印刷工程と、
前記半田ペースト印刷工程によって前記半田ペーストが印刷された後、前記第１ランド部に対応する位置に前記裏面電極を配置した状態で前記半田ペーストを溶融することで、前記半田ペーストの少なくとも前記第２ランド部側の一部を前記裏面電極側に移動させつつ接合するリフロー工程と、
を含むことを特徴とする電子装置の製造方法。
【請求項２】
前記ランド形成工程では、前記第１ランド部から複数の前記第２ランド部を延出させる構成で前記ランドを形成し、
前記半田ペースト印刷工程では、前記第１ランド部と複数の前記第２ランド部とに跨る構成で前記半田ペーストを印刷することを特徴とする請求項１に記載の電子装置の製造方法。
【請求項３】
前記ランド形成工程では、同方向に延び且つ互いに離間して配される二本の前記第２ランド部を前記第１ランド部から延出させる構成で前記ランドを形成し、
前記半田ペースト印刷工程では、二本の前記第２ランド部の間におけるランド非形成領域を覆い、且つ前記第１ランド部側から二本の前記第２ランド部に沿って延びる構成で前記半田ペーストを印刷することを特徴とする請求項２に記載の電子装置の製造方法。
【請求項４】
前記ランド形成工程は、
前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、
前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させ、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、
を含み、
更に、前記レジスト層形成工程では、前記導電路の基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるように前記ソルダレジスト層を配置することで、前記基端部の幅方向両側に前記第２ランド部となる前記導電路の露出部をそれぞれ形成することを特徴とする請求項２又は請求項３に記載の電子装置の製造方法。
【請求項５】
前記ランド形成工程は、
前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、
前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させて前記第２ランド部を形成し、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、
を含むことを特徴とする請求項１から請求項３のいずれか一項に記載の電子装置の製造方法。
【請求項６】
前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、
前記ランド形成工程では、前記第２ランド部の幅方向一端側の側縁部が前記所定方向に対して傾斜して配され、且つ前記第２ランド部の幅が先端側となるにつれて狭くなるように前記第２ランド部を前記所定方向に延出させて形成することを特徴とする請求項４又は請求項５に記載の電子装置の製造方法。
【請求項７】
前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、
前記ランド形成工程では、複数の前記第２ランド部を前記所定方向に延出させて並列に形成すると共に、これら複数の前記第２ランド部の内、幅方向一端側に配置された一端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部の幅方向他端側の側縁部を、前記所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部の幅方向一端側の側縁部を、前記所定方向に対して傾斜するように構成することを特徴とする請求項４に記載の電子装置の製造方法。
【請求項８】
前記半田ペースト印刷工程では、少なくとも前記半田ペーストにおける前記第１ランド部を被覆する部分の幅が、前記第１ランド部の幅よりも狭くなるように前記半田ペーストを配置することを特徴とする請求項１から請求項７のいずれか一項に記載の電子装置の製造方法。
【請求項１】
基板と対向する裏面側に裏面電極が形成された電子部品を前記基板の実装面に接合してなる電子装置を製造する製造方法であって、
実装時に前記裏面電極に覆われる位置に配される第１ランド部と、前記第１ランド部から延出すると共に実装時に前記裏面電極に覆われない外方位置に配され、且つ前記第１ランド部よりも狭い幅で構成される第２ランド部と、を備えたランドを、前記実装面に形成するランド形成工程と、
前記ランド形成工程によって形成された前記第１ランド部と前記第２ランド部とに跨る構成で前記ランドを覆う半田ペーストを印刷する半田ペースト印刷工程と、
前記半田ペースト印刷工程によって前記半田ペーストが印刷された後、前記第１ランド部に対応する位置に前記裏面電極を配置した状態で前記半田ペーストを溶融することで、前記半田ペーストの少なくとも前記第２ランド部側の一部を前記裏面電極側に移動させつつ接合するリフロー工程と、
を含むことを特徴とする電子装置の製造方法。
【請求項２】
前記ランド形成工程では、前記第１ランド部から複数の前記第２ランド部を延出させる構成で前記ランドを形成し、
前記半田ペースト印刷工程では、前記第１ランド部と複数の前記第２ランド部とに跨る構成で前記半田ペーストを印刷することを特徴とする請求項１に記載の電子装置の製造方法。
【請求項３】
前記ランド形成工程では、同方向に延び且つ互いに離間して配される二本の前記第２ランド部を前記第１ランド部から延出させる構成で前記ランドを形成し、
前記半田ペースト印刷工程では、二本の前記第２ランド部の間におけるランド非形成領域を覆い、且つ前記第１ランド部側から二本の前記第２ランド部に沿って延びる構成で前記半田ペーストを印刷することを特徴とする請求項２に記載の電子装置の製造方法。
【請求項４】
前記ランド形成工程は、
前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、
前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させ、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、
を含み、
更に、前記レジスト層形成工程では、前記導電路の基端部における幅方向中間部を被覆すると共に当該幅方向中間部の両側を露出させるように前記ソルダレジスト層を配置することで、前記基端部の幅方向両側に前記第２ランド部となる前記導電路の露出部をそれぞれ形成することを特徴とする請求項２又は請求項３に記載の電子装置の製造方法。
【請求項５】
前記ランド形成工程は、
前記基板の前記実装面側に、少なくとも一部が前記第１ランド部として構成される導電ベース部と、前記導電ベース部から前記実装面に沿って延び、一部が前記第２ランド部として構成される導電路とを備えた導電パターンを形成する導電パターン形成工程と、
前記導電パターン形成工程によって形成された前記導電パターンに対し、前記導電ベース部の少なくとも一部を露出させると共に、前記導電ベース部の露出部から外方位置に延出するように前記導電路の一部を露出させて前記第２ランド部を形成し、且つ前記導電路の露出部の幅が前記導電ベース部の露出部の幅よりも狭く且つ前記導電路全体の幅よりも狭くなる構成で少なくとも前記導電路の一部を被覆するソルダレジスト層を形成するレジスト層形成工程と、
を含むことを特徴とする請求項１から請求項３のいずれか一項に記載の電子装置の製造方法。
【請求項６】
前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、
前記ランド形成工程では、前記第２ランド部の幅方向一端側の側縁部が前記所定方向に対して傾斜して配され、且つ前記第２ランド部の幅が先端側となるにつれて狭くなるように前記第２ランド部を前記所定方向に延出させて形成することを特徴とする請求項４又は請求項５に記載の電子装置の製造方法。
【請求項７】
前記半田ペースト印刷工程では、前記第１ランド部側から所定方向に延びるように前記半田ペーストを形成し、
前記ランド形成工程では、複数の前記第２ランド部を前記所定方向に延出させて並列に形成すると共に、これら複数の前記第２ランド部の内、幅方向一端側に配置された一端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該一端側第２ランド部の幅方向他端側の側縁部を、前記所定方向に対して傾斜するように構成し、且つ幅方向他端側に配置された他端側第２ランド部の幅が先端側となるにつれて狭くなるように、当該他端側第２ランド部の幅方向一端側の側縁部を、前記所定方向に対して傾斜するように構成することを特徴とする請求項４に記載の電子装置の製造方法。
【請求項８】
前記半田ペースト印刷工程では、少なくとも前記半田ペーストにおける前記第１ランド部を被覆する部分の幅が、前記第１ランド部の幅よりも狭くなるように前記半田ペーストを配置することを特徴とする請求項１から請求項７のいずれか一項に記載の電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−８９７４２（Ｐ２０１２−８９７４２Ａ）
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願番号】特願２０１０−２３６４６９（Ｐ２０１０−２３６４６９）
【出願日】平成２２年１０月２１日（２０１０．１０．２１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２４年５月１０日（２０１２．５．１０）
【国際特許分類】
【出願日】平成２２年１０月２１日（２０１０．１０．２１）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]