電子部品
【課題】貫通電極を有する多層セラミック基板上に受動素子が形成された電子部品において、小型化を可能とすること。
【解決手段】本発明は、貫通電極12を有し、上面に受動素子が設けられた多層セラミック基板20と、多層セラミック基板20上に設けられ、貫通電極12上に開口部を有する絶縁膜26と、絶縁膜26上に設けられ、開口部を覆うように設けられ、貫通電極12と電気的に接続された第1接続端子92と、開口部以外の絶縁膜26上に設けられた第2接続端子90と、を具備する電子部品である。
【解決手段】本発明は、貫通電極12を有し、上面に受動素子が設けられた多層セラミック基板20と、多層セラミック基板20上に設けられ、貫通電極12上に開口部を有する絶縁膜26と、絶縁膜26上に設けられ、開口部を覆うように設けられ、貫通電極12と電気的に接続された第1接続端子92と、開口部以外の絶縁膜26上に設けられた第2接続端子90と、を具備する電子部品である。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電子部品に関し、特に多層セラミック基板上に受動素子が設けられた電子部品に関する。
【背景技術】
【0002】
位相整合等を行う場合、インダクタやキャパシタが用いられる。例えば、携帯電話やワイヤレスLAN(Local Area Network)等のRF(Radio frequency)システムにおいては、小型化、低コスト化、高性能化の要求がある。この要求を満たすため、受動素子を集積化した集積型受動素子等の電子部品が用いられる。
【0003】
LTCC(low temperature co-fired ceramic)技術を利用し、多層セラミック基板内に受動素子を内蔵する集積型受動素子が開発されている。また、多層セラミック基板上に受動素子が形成された集積化受動素子が開発されている。
【0004】
特許文献1および特許文献2には、セラミック基板上にコーティング層を設け、コーティング層上に受動素子を形成する技術が開示されている。
【特許文献1】特開2007−123468号公報
【特許文献2】特開2007−31242号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
多層セラミック基板上に受動素子が形成された集積化受動素子には、以下のような課題がある。上面に受動素子が形成された多層セラミック基板にチップをフリップチップ実装する場合、受動素子上上方にチップを実装するため、多層セラミック基板上に受動素子より高い接続端子を形成し、接続端子上にチップをフリップチップ実装する。しかしながら、多層セラミック基板には、多層セラミック基板を構成する各セラミック層を貫通する貫通電極が形成されている。貫通電極の上面は多層セラミック基板から突出している。このため、多層セラミック基板上に接続端子を形成した場合、貫通電極上に接続端子を形成する場合と、貫通電極以外の領域に接続端子を形成する場合とで、接続端子の高さが異なってしまう。多層セラミック基板の接続端子上にチップをフリップチップ実装する場合、接続端子間の高さのバラツキを小さくすること(コプラナリティ)が重要である。コプラナリティが悪い場合、実装されたチップの剥がれや接続端子同士の断線が発生する。そこで、接続端子間の高さを均一にするため、接続端子以外の領域に形成することとなる。よって、電子部品の小型化が難しいという課題がある。
【0006】
本発明は、上記課題に鑑みなされたものであり、貫通電極を有する多層セラミック基板上に受動素子が形成された電子部品において、小型化を可能とすることを目的とする。
【課題を解決するための手段】
【0007】
本発明は、貫通電極を有し、上面に受動素子が設けられた多層セラミック基板と、前記多層セラミック基板上に設けられ、前記貫通電極上に開口部を有する絶縁膜と、前記絶縁膜上に設けられ、前記開口部を覆うように設けられ、前記貫通電極と電気的に接続された第1接続端子と、前記開口部以外の前記絶縁膜上に設けられた第2接続端子と、を具備することを特徴とする電子部品である。本発明によれば、貫通電極上に開口部を有する絶縁膜が設けられている。これにより、第1接続端子を貫通電極上に設けることができ、多層セラミック基板を小型化することができる。
【0008】
上記構成において、前記貫通電極の上面は、前記多層セラミック基板の上面より高い構成とすることができる。
【0009】
上記構成において、前記貫通電極上に前記貫通電極で画定され設けられたパッドを具備し、前記第1接続端子は、前記パッド上に設けられている構成とすることができる。
【0010】
上記構成において、前記受動素子は前記絶縁膜上に設けられている構成とすることができる。
【0011】
上記構成において、前記第1接続端子と前記第2接続端子との高さは同じである構成とすることができる。この構成によれば、第1接続端子と第2接続端子とのコプラナリティが向上させることができる。
【0012】
上記構成において、前記絶縁膜は、SOG酸化膜からなる構成とすることができる。この構成によれば、受動素子の損失を抑制することができる。特に受動素子がインダクタを含む場合、自己共振周波数が向上し、所用周波数帯における損失を抑制することができる。
【0013】
上記構成において、前記絶縁膜は、感光性SOG酸化膜からなる構成とすることができる。この構成によれば、絶縁膜に簡単に開口部を形成することができる。
【0014】
上記構成において、前記第1接続端子および前記第2接続端子は、フリップチップ用端子である構成とすることができる。この構成によれば、第1接続端子および第2接続端子にチップをフリップチップした際に、チップの剥がれを抑制することができる。
【0015】
上記構成において、前記受動素子はインダクタであり、前記インダクタは、前記絶縁膜上に設けられたスパイラル状の第1コイルと、前記第1コイル上方に空隙を介し離間して設けられたスパイラル状の第2コイルと、を具備する構成とすることができる。
【0016】
上記構成において、前記第1接続端子と前記第2接続端子にフリップチップ実装されたチップを具備する構成とすることができる。
【発明の効果】
【0017】
本発明によれば、貫通電極上に開口部を有する絶縁膜が設けられている。これにより、第1接続端子を貫通電極上に設けることができ、多層セラミック基板を小型化することができる。
【発明を実施するための最良の形態】
【0018】
まず、解決すべき課題について詳細に説明する。図1(a)から図6は多層セラミック基板の製造方法を説明するための図である。図1(a)および図1(b)を参照に、例えば、アルミナ(Al2O3)、シリコン酸化物(SiO2)、チタン酸化物(TiO2)またはカルシウム酸化物(CaO)等の金属酸化物からなるグリーシート10を成形し、所望の形状に切断する。図2(a)および図2(b)を参照に、シート10にパンチングを行い貫通孔11を形成する。図3(a)および図3(b)を参照に、貫通孔11内に例えばAg、AuまたはCu等の金属を埋め込む。これにより、貫通電極12が形成される。図4(a)および図4(b)を参照に、シート10表面に例えばAg、AuまたはCu等を含有する金属材料を印刷して金属配線13を形成する。図5(a)および図5(b)を参照に、このようにして形成された複数のシート10aから10cを積層する。例えば、図5(b)では、シート10aの貫通電極12aとシート10bの貫通電極12bとが連通するように積層されている。シート10bおよび10c上には内部配線16bおよび16cとなる金属配線が形成されている。シート10cの貫通でン電極12cは内部配線16cを介し貫通電極12aおよび12bと接続されている。積層されたシート10aから10cをさらに所望の形状に整形することもできる。例えば、その後の受動素子を形成しやすいように、ウエハ形状とすることもできる。
【0019】
図6を参照に、積層されたシート10aから10cを焼成し、多層セラミック基板20を形成する。さらに、多層セラミック基板20の厚さや表面粗さを所望の値とするため、多層セラミック基板20表面を遊離砥粒または固定砥粒を用い研磨する。焼成の際シート10aから10cが収縮するため、貫通電極の上面が突出する。さらに研磨の際シート10aは研磨され易いが金属からなる貫通電極は研磨されにくいため、貫通電極12aはさらに突出する。このように、貫通電極12aの上面は、多層セラミック基板20の上面より高くなる。貫通電極12aのシート10aの表面からの突出量t1は、例えば0.5μm〜10μm程度となる。
【0020】
受動素子が上面に形成された多層セラミック基板20において、多層セラミック基板20上にチップをフリップチップ実装する場合、受動素子より高いフリップチップ用の接続端子が用いられる。図7を用い、多層セラミック基板上に接続端子を形成する場合の課題について説明する。図7を参照に、多層セラミック基板20の貫通電極12上に形成された例えばCu等の金属からなる接続端子82の高さをh1、貫通電極12以外の領域に形成された接続端子80の高さをh0とする。高さh1は高さh0に比べ、貫通電極12の上面の多層セラミック基板20からの突出量t1程度高くなる。
【0021】
しかしながら、接続端子80および82にチップをフリップチップ実装する場合、接続端子80および82の高さのばらつきを小さくすることが求められる。例えば、接続端子80および82の高さのばらつき数μm以下とすることが好ましい。図7のように、接続端子80および82の高さh0およびh2が異なる場合、フリップチップ実装に適さない。
【0022】
そこで、図8を参照に、接続端子80は貫通電極12上には形成せず、貫通電極12以外の領域に形成する。貫通電極12と接続端子80とは配線84を用い電気的に接続する。これにより、接続端子80の高さのバラツキを抑えコプランナリティを改善することができる。しかしながら、貫通電極12上に接続端子80を形成しないため、小型化が難しいという課題がある。
【0023】
以下に、上記課題を解決するための本発明の原理について説明する。図9は本発明の原理を説明するための断面図である。図9を参照に、絶縁膜26が、多層セラミック基板20上に設けられている。絶縁膜26は、貫通電極12上に開口部を有している。金属層94が開口部を覆うように絶縁膜26上に設けられている。第1接続端子92は貫通電極12上の金属層94上に設けられ、貫通電極12と電気的に接続されている。第2接続端子90は、開口部以外の絶縁膜26上に設けられている。貫通電極12の突出量t1と絶縁膜26の膜厚t2とをほぼ同じとすることにより、第1接続端子92の高さh2と第2接続端子90の高さh3とをほぼ同じ高さとすることができる。なお、金属層94と貫通電極12との間に、さらに貫通電極12と金属層94との相互拡散を抑えるためのバリア層として実施例1で説明する保護膜22を配置してもよい。
【実施例1】
【0024】
図10(a)から図12(d)を参照に、実施例1に係る集積化受動素子の製造方法について説明する。図10(a)を参照に、図1(a)から図6を用いて説明した方法により多層セラミック基板20を作製する。多層セラミック基板20には、貫通電極12および内部配線16が設けられている。なお、内部配線16とは、多層セラミック基板20の各層間に形成された配線である。貫通電極12の上面は、多層セラミック基板20より突出している。
【0025】
図10(b)を参照に、貫通電極12の表面上に無電解めっき法を用い多層セラミック基板20側から例えば膜厚が1μmから3μmのNi膜および0.1μmから3μmのAu膜からなる保護膜22および24を形成する。保護膜22および24のAu膜とNi膜との間に、膜厚が例えば0.1μmから0.3μmのPd膜を設けてもよい。保護膜22および24は貫通電極12の表面を保護する機能を有し、接続端子と貫通電極12との間を原子が相互に拡散することを抑制する。保護膜22および24は、例えば下側からTi膜、TiW膜およびCu膜からなる多層膜を成膜し、ミリング法等によりパターンを形成してもよい。貫通電極12で画定された保護膜22および24を設けることにより、保護膜22および24上面の多層セラミック基板上面からの突出量はさらに大きくなる。
【0026】
図10(c)を参照に、多層セラミック基板20上面に絶縁膜26として感光性SOG(spin on glass)を用いスピンコートする。感光性SOGとしては例えばSliecs社製XC800を用いる。スピンコートの条件は、貫通電極12の突出量により回転数を調整し、貫通電極12上と貫通電極12以外の領域とで絶縁膜26の上面が平坦となるようにする。なお、絶縁膜26の形成は、スピンコート法以外にも、浸漬法を用いてもよい。絶縁膜26の膜厚は貫通電極12の突出量と同程度か若干大きいことが好ましい。スピンコートは複数回行い、SOGの膜厚を所望の値としてもよい。例えば120℃で熱処理を行う。図10(d)を参照に、露光現像することにより、貫通電極12上に絶縁膜26の開口部25を形成する。例えば250℃でキュアを行う。以上により、絶縁膜26としてSOG酸化膜が形成される。
【0027】
図11(a)を参照に、多層セラミック基板20の下面に図10(c)と同様に絶縁膜28として感光性SOGを塗布する。図10(d)と同様に、絶縁膜28に開口部27を形成する。図11(b)を参照に、絶縁膜26上に金属層30を形成する。金属層30は、例えば膜厚が20nmのTi膜、膜厚が1000nmのAu膜および膜厚が20nmのTi膜からなる。Au膜はCu膜でもよい。また、金属層30は、下から膜厚が20nmのTi膜、膜厚が800nmのCu膜、膜厚が200nmのTi膜および膜厚が20nmのAu膜でもよい。電気抵抗低減のため、金属層30はAl、AuおよびCu膜を主な膜として含むことが好ましい。図11(c)を参照に、金属層30の所定領域を例えばイオンミリング法を用い除去する。これにより、金属層30からキャパシタの下部電極41が形成される。
【0028】
図12(a)を参照に、下部電極41上に誘電体膜42を形成する。誘電体膜42は、例えばスパッタ法やPECVD(Plasma enhanced chemical vapor deposition)を用い形成され、SiO2、Si3N4、Al2O3またはTa2O3膜を用いることができる。誘電体膜42の膜厚としては例えば50nmから1000nmとすることができる。
【0029】
図12(b)を参照に、絶縁膜26および金属層30上に例えば膜厚が20nmのCr膜および膜厚が500nmのAu膜からなるシード層(不図示)を形成する。シード層上の所定領域に電解めっき法を用い例えば膜厚が10μmのCuからなるめっき層184を形成する。めっき層184をマスクにシード層を除去する。以上により、めっき層184から上部電極43が形成される。下部電極41、誘電体膜42および上部電極43によりキャパシタ40が形成される。めっき層184よりインダクタ50のコイルが形成される。さらに、めっき層184より、接続端子の下部層が形成される。
【0030】
図12(c)を参照に、めっき層184を覆うように多層セラミック基板20上に低誘電体膜60を形成する。低誘電体膜60としては、PBO(Polybenzoxazole)、BCB(Benzocyclobutene)等を用いることができる。
【0031】
図12(d)を参照に、低誘電体膜60の所定領域を除去し、上部めっき層を形成すべきめっき層184の上面を露出させる。めっき層184に接するように電解めっき法を用い例えば膜厚が10μmのCuからなるめっき層186を形成する。なお、めっき層186を形成する際、図12(a)においての説明と同様に、シード層を用いるが説明を省略する。めっき層186上に例えばAu膜およびNi膜からなるパッド層193を形成する。貫通電極12上には、金属層30、めっき層184、186およびパッド層193からなる第1接続端子92が形成される。以上により、多層セラミック基板20を用いた集積化受動素子が完成する。
【0032】
図13は、集積化受動素子上にチップをフリップチップした図であり、図170(a)から図12(d)とは別の断面図である。キャパシタやインダクタ等の受動素子は図示していない。図13を参照に、貫通電極12以外の領域に第2接続端子90が設けられている。第1接続端子92および第2接続端子90上には、半田やAu等の金属からなるバンプ194を形成する。バンプ194を用い、表面弾性波フィルタ等の電子素子が形成されたチップ199を第1接続端子92および第2接続端子90上にフリップチップ実装する。以上により実施例1に係る電子部品が完成する。
【0033】
実施例1によれば、図13を参照に、多層セラミック基板20は、貫通電極12を有し、上面に受動素子であるキャパシタ40やインダクタ50が設けられている(図12(d)参照)。このため、チップ199はキャパシタ40やインダクタ50等の受動素子より高い接続端子上にフリップチップ実装される。このような貫通電極12上に開口部を有する絶縁膜26を多層セラミック基板20上に設ける。第1接続端子92は絶縁膜26上に、開口部を覆うように設けられ、貫通電極12と電気的に接続されている。一方、第2接続端子90は、開口部以外の絶縁膜26上に設けられる。このように、絶縁膜26を形成することにより、第1接続端子92と第2接続端子90との高さを同程度とすることができる。これにより、接続端子92および90のコプラナリティ低下に起因したチップ199の剥がれ等を抑制することができる。よって、第1接続端子92を貫通電極12上に設けることができ、図8の例に比べ、多層セラミック基板20を小型化することができる。
【0034】
また、図10(b)のように、貫通電極12上に、貫通電極12を保護する保護膜22が設けられ、図13のように、第1接続端子92が保護膜22上に設けられている。保護膜22は貫通電極12上に選択的に形成されている。すなわち貫通電極12で画定されている。このため、保護膜22上面は一層突出する。よって、絶縁膜26を用いることが一層有利である。
【0035】
さらに、図12(d)のように、キャパシタ40やインダクタ50等の受動素子は絶縁膜26上に設けられている。絶縁膜26を多層セラミック基板20より誘電率の低い材料とすることにより、受動素子の損失を低減することができる。
【0036】
絶縁膜26としては、SOGを用いて形成したSOG酸化膜を用いることが好ましい。SOGからなる膜の比誘電率は約2.5から4であり、多層セラミック基板20の比誘電率は約7から12である。よって、受動素子の損失を低減することができる。また、SOGからなる膜は、耐熱性が高い。図12(a)から図12(d)のような受動素子を形成するためには、200℃から300℃の温度が加わる。例えばBCB等の樹脂は、耐熱性がないため多層セラミック基板20上に受動素子を形成するための製造方法が限られてしまう。実施例1によれば、絶縁膜26としてSOGからなる膜を用いることにより、より容易に受動素子を形成することができる。
【0037】
さらに、絶縁膜26としては感光性SOG酸化膜を用いることが好ましい。これにより、図10(d)のように、絶縁膜26に簡単に開口部25を形成することができる。
【実施例2】
【0038】
実施例2は、感光性SOG酸化膜を用いない例である。図14(a)から図15(c)を用い、実施例2の多層セラミック基板の製造方法について説明する。図14(a)を参照に、実施例1の図10(a)と同じ多層セラミック基板20を準備する。図14(b)を参照に、多層セラミック基板20の上面および下面にスパッタ法を用い保護膜32および34を形成する。保護膜32および34として、例えば多層セラミック基板20側から膜厚が0.1μmから0.5μmのTi膜および膜厚が0.5μmから3μmのTiW膜を用いることができる。また、Ti膜上に例えば膜厚が0.3μmから3μmのCu膜を設けることもできる。また、保護膜32および34として、膜厚が0.1μmから0.5μmのTi膜および膜厚が0.5μmから3μmのAu膜を用いることができる。図14(c)を参照に、貫通電極12上の保護膜32および34が残存する容易に、所定領域の保護膜32および34を除去する。保護膜32および34は、貫通電極12の上面より大きく、貫通電極12の上面を完全に覆うように形成されることが好ましい。
【0039】
図15(a)を参照に、多層セラミック基板20の上面および下面に、貫通電極12、保護膜32および34を覆うようにそれぞれ絶縁膜26および28としてSOGを塗布する。SOGとしては、例えば、触媒活性社製のLNT−025を用いることができる。その後、例えば400℃で絶縁膜26および28のキュアを行う。図15(b)を参照に、HF水溶液を用い、貫通電極12上の絶縁膜26および28を除去する。図15(c)を参照に、実施例1の図11(b)および図11(c)と同じ工程を行い、絶縁膜26上に金属層30を形成する。その後、実施例1の図12(a)から図12(d)と同じ工程を行い、実施例2に係る集積化受動素子が完成する。
【0040】
実施例2のように、絶縁膜26および28として感光性でないSOGを用いることができる。
【実施例3】
【0041】
実施例3は、受動素子として、2個のコイルが空隙を介し積層されたインダクタを有する例である。図16は実施例3に係る集積化受動素子の斜視図、図17は上面図(第1コイル111、121は不図示)である。図16および図17を参照に、多層セラミック基板20上に形成された絶縁膜26上に、第1コイル111および第2コイル112からなるインダクタ110並びに第1コイル121および第2コイル122からなるインダクタ120が形成されている。インダクタ110の第1コイル111および第2コイル112の内端(最内周の終端)は接続部165により互いに電気的に接続され、第1コイル111は外端(最外周の終端)で配線152に接続され、第2コイル112は外端で接続部160を介し配線151に電気的に接続されている。
【0042】
インダクタ120の第1コイル121および第2コイル122の内端は接続部175により互いに接続され、第1コイル121は外端で配線154に接続され、第2コイル122は外端で接続部170を介し配線153に接続されている。配線151から154は多層セラミック基板20上に形成された絶縁膜26上に形成され、第1接続端子第1接続端子131から134に接続されている。第1接続端子132と133とは配線157で接続されている。第1接続端子132と133との間の配線157上には第2接続端子138が設けられている。第1接続端子131と134の間には、下部電極141、誘電体膜142および上部電極143からなるキャパシタ140が接続されている。上部電極143と配線151とは上部の配線156で接続されている。第1接続端子131を入力、第1接続端子134を出力、第1接続端子132および133を接地することにより、集積化受動素子100は、第1接続端子131と131間にπ型L−C−L回路を構成する。
【0043】
次に、図18(a)から図18(d)を用い、実施例3に係る集積化受動素子の製造方法について説明する。図18(a)から図18(d)は図17のA−A断面に相当する断面模式図である。なお、図18(a)から図18(d)はチップと多層セラミック基板20との機械的接続を強化するための第2接続端子198を図示しているが、図16および図17には図示していない。
【0044】
図18(a)を参照に、実施例1の図11(c)までの工程を行う。なお、金属層30を金属層181として図示し、キャパシタの下部電極41を下部電極141として図示している。図12(a)と同様に、キャパシタ用の誘電体膜142を形成する。
【0045】
図18(b)を参照に、電解めっき用の種層(不図示)を形成する。めっきを行う開口部を有するフォトレジスト200を形成する。開口部内に電解めっきを行い、例えば膜厚が10μmのCuからなるめっき層184を形成する。これにより、めっき層184から、第1コイル121、上部電極143、配線153、154および第1接続端子の下部が形成される。下部電極141、誘電体膜142および上部電極143からMIMキャパシタ140が形成される。
【0046】
図18(c)を参照に、フォトレジスト200を除去する。めっきを行う開口部を有するフォトレジスト202を形成する。開口部内に電解めっきを行い、例えば膜厚が10μmのCuからなるめっき層186を形成する。これにより、めっき層186から、支柱部174、176および第1接続端子の中間部が形成される。
【0047】
図18(d)を参照に、フォトレジスト202を除去する。例えばフォトレジストからなる犠牲層204を塗布する。犠牲層204の上面は、支柱部174および176の上面とほぼ平面とする。犠牲層204上全面に電解めっき用の種層(不図示)を形成する。種層上にめっきを行う開口部を有するフォトレジスト206を形成する。開口部内に電解めっきを行い、例えば膜厚が10μmのCuからなるめっき層188を形成する。これにより、めっき層188から、第2コイル122、配線156およびパッドの上部が形成される。めっき層184、186および188から接続部170および接続部175が形成される。
【0048】
図19(a)を参照に、開口部を有するフォトレジスト208を形成する。めっき層188上に、Ni層190およびAu層192を形成する。図19(b)を参照に、フォトレジスト208、種層(不図示)、フォトレジスト206および犠牲層204を除去する。金属層180、めっき層184、186、188、Ni層190およびAu層192から第1接続端子131および133、第2接続端子198が形成される。以上により、実施例3に係る集積化受動素子が形成される。
【0049】
図19(c)を参照に、チップ199の実装方法について説明する。図19(c)を参照に、第1接続端子131、133および第2接続端子138上に、チップ199をバンプ194を用いフリップチップ実装する。
【0050】
図20は、ICやSAW(弾性表面波デバイス)等のチップ199をフリップチップ実装した実施例3に係る集積化受動素子の図17のB−B断面に相当する断面図である。図20を参照に、実施例3においても、貫通電極12上に開口部を有する絶縁膜26が形成されているため、第1接続端子132および133の高さH1と第2接続端子138の高さH2とを同程度とすることができる。これにより、実施例1と同様、集積化受動素子を小型化することができる。図16を参照に、このように、絶縁膜26上に設けられたスパイラル状の第1コイル111および121と、第1コイル111および121上方に空隙を介し離間して設けられたスパイラル状の第2コイル112および122と、を有するインダクタが形成された集積化受動素子に本発明を適用することもできる。
【0051】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【0052】
【図1】図1(a)および図1(b)は積層セラミック基板の製造方法示す図(その1)であり、図1(a)は上面図、図1(b)は断面図である。
【図2】図2(a)および図2(b)は積層セラミック基板の製造方法示す図(その2)であり、図2(a)は上面図、図2(b)は断面図である。
【図3】図3(a)および図3(b)は積層セラミック基板の製造方法示す図(その3)であり、図3(a)は上面図、図3(b)は断面図である。
【図4】図4(a)および図4(b)は積層セラミック基板の製造方法示す図(その4)であり、図4(a)は上面図、図4(b)は断面図である。
【図5】図5(a)および図5(b)は積層セラミック基板の製造方法示す図(その5)であり、図5(a)は上面図、図5(b)は断面図である。
【図6】図6は積層セラミック基板の製造方法示す図(その6)である。
【図7】図7は比較例に係る集積化受動素子の課題を説明する図(その1)である。
【図8】図8は比較例に係る集積化受動素子の課題を説明する図(その2)である。
【図9】図9は本発明の原理を説明する図である。
【図10】図10(a)から図10(d)は実施例1に係る集積化受動素子の製造方法を示す断面図(その1)である。
【図11】図11(a)から図11(c)は実施例1に係る集積化受動素子の製造方法を示す断面図(その2)である。
【図12】図12(a)から図12(d)は実施例1に係る集積化受動素子の製造方法を示す断面図(その3)である。
【図13】図13は実施例1に係る集積化受動素子にチップを実装した図である。
【図14】図14(a)から図14(c)は実施例2に係る集積化受動素子の製造方法を示す断面図(その1)である。
【図15】図13(a)から図15(c)は実施例2に係る集積化受動素子の製造方法を示す断面図(その2)である。
【図16】図16は実施例3に係る集積化受動素子の斜視図である。
【図17】図17は実施例3に係る集積化受動素子の上面図である。
【図18】図18(a)から図18(d)は実施例3に係る集積化受動素子の製造方法を示す断面図(その1)である。
【図19】図19(a)から図19(c)は実施例3に係る集積化受動素子の製造方法を示す断面図(その2)である。
【図20】図20は実施例3に係る集積化受動素子にチップを実装した図である。
【符号の説明】
【0053】
10 シート
12 貫通電極
20 多層セラミック基板
22、32 保護膜
26 絶縁膜
40、140 キャパシタ
50、110、120 インダクタ
90、138、198 第2接続端子
92、131〜134 第1接続端子
【技術分野】
【0001】
本発明は電子部品に関し、特に多層セラミック基板上に受動素子が設けられた電子部品に関する。
【背景技術】
【0002】
位相整合等を行う場合、インダクタやキャパシタが用いられる。例えば、携帯電話やワイヤレスLAN(Local Area Network)等のRF(Radio frequency)システムにおいては、小型化、低コスト化、高性能化の要求がある。この要求を満たすため、受動素子を集積化した集積型受動素子等の電子部品が用いられる。
【0003】
LTCC(low temperature co-fired ceramic)技術を利用し、多層セラミック基板内に受動素子を内蔵する集積型受動素子が開発されている。また、多層セラミック基板上に受動素子が形成された集積化受動素子が開発されている。
【0004】
特許文献1および特許文献2には、セラミック基板上にコーティング層を設け、コーティング層上に受動素子を形成する技術が開示されている。
【特許文献1】特開2007−123468号公報
【特許文献2】特開2007−31242号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
多層セラミック基板上に受動素子が形成された集積化受動素子には、以下のような課題がある。上面に受動素子が形成された多層セラミック基板にチップをフリップチップ実装する場合、受動素子上上方にチップを実装するため、多層セラミック基板上に受動素子より高い接続端子を形成し、接続端子上にチップをフリップチップ実装する。しかしながら、多層セラミック基板には、多層セラミック基板を構成する各セラミック層を貫通する貫通電極が形成されている。貫通電極の上面は多層セラミック基板から突出している。このため、多層セラミック基板上に接続端子を形成した場合、貫通電極上に接続端子を形成する場合と、貫通電極以外の領域に接続端子を形成する場合とで、接続端子の高さが異なってしまう。多層セラミック基板の接続端子上にチップをフリップチップ実装する場合、接続端子間の高さのバラツキを小さくすること(コプラナリティ)が重要である。コプラナリティが悪い場合、実装されたチップの剥がれや接続端子同士の断線が発生する。そこで、接続端子間の高さを均一にするため、接続端子以外の領域に形成することとなる。よって、電子部品の小型化が難しいという課題がある。
【0006】
本発明は、上記課題に鑑みなされたものであり、貫通電極を有する多層セラミック基板上に受動素子が形成された電子部品において、小型化を可能とすることを目的とする。
【課題を解決するための手段】
【0007】
本発明は、貫通電極を有し、上面に受動素子が設けられた多層セラミック基板と、前記多層セラミック基板上に設けられ、前記貫通電極上に開口部を有する絶縁膜と、前記絶縁膜上に設けられ、前記開口部を覆うように設けられ、前記貫通電極と電気的に接続された第1接続端子と、前記開口部以外の前記絶縁膜上に設けられた第2接続端子と、を具備することを特徴とする電子部品である。本発明によれば、貫通電極上に開口部を有する絶縁膜が設けられている。これにより、第1接続端子を貫通電極上に設けることができ、多層セラミック基板を小型化することができる。
【0008】
上記構成において、前記貫通電極の上面は、前記多層セラミック基板の上面より高い構成とすることができる。
【0009】
上記構成において、前記貫通電極上に前記貫通電極で画定され設けられたパッドを具備し、前記第1接続端子は、前記パッド上に設けられている構成とすることができる。
【0010】
上記構成において、前記受動素子は前記絶縁膜上に設けられている構成とすることができる。
【0011】
上記構成において、前記第1接続端子と前記第2接続端子との高さは同じである構成とすることができる。この構成によれば、第1接続端子と第2接続端子とのコプラナリティが向上させることができる。
【0012】
上記構成において、前記絶縁膜は、SOG酸化膜からなる構成とすることができる。この構成によれば、受動素子の損失を抑制することができる。特に受動素子がインダクタを含む場合、自己共振周波数が向上し、所用周波数帯における損失を抑制することができる。
【0013】
上記構成において、前記絶縁膜は、感光性SOG酸化膜からなる構成とすることができる。この構成によれば、絶縁膜に簡単に開口部を形成することができる。
【0014】
上記構成において、前記第1接続端子および前記第2接続端子は、フリップチップ用端子である構成とすることができる。この構成によれば、第1接続端子および第2接続端子にチップをフリップチップした際に、チップの剥がれを抑制することができる。
【0015】
上記構成において、前記受動素子はインダクタであり、前記インダクタは、前記絶縁膜上に設けられたスパイラル状の第1コイルと、前記第1コイル上方に空隙を介し離間して設けられたスパイラル状の第2コイルと、を具備する構成とすることができる。
【0016】
上記構成において、前記第1接続端子と前記第2接続端子にフリップチップ実装されたチップを具備する構成とすることができる。
【発明の効果】
【0017】
本発明によれば、貫通電極上に開口部を有する絶縁膜が設けられている。これにより、第1接続端子を貫通電極上に設けることができ、多層セラミック基板を小型化することができる。
【発明を実施するための最良の形態】
【0018】
まず、解決すべき課題について詳細に説明する。図1(a)から図6は多層セラミック基板の製造方法を説明するための図である。図1(a)および図1(b)を参照に、例えば、アルミナ(Al2O3)、シリコン酸化物(SiO2)、チタン酸化物(TiO2)またはカルシウム酸化物(CaO)等の金属酸化物からなるグリーシート10を成形し、所望の形状に切断する。図2(a)および図2(b)を参照に、シート10にパンチングを行い貫通孔11を形成する。図3(a)および図3(b)を参照に、貫通孔11内に例えばAg、AuまたはCu等の金属を埋め込む。これにより、貫通電極12が形成される。図4(a)および図4(b)を参照に、シート10表面に例えばAg、AuまたはCu等を含有する金属材料を印刷して金属配線13を形成する。図5(a)および図5(b)を参照に、このようにして形成された複数のシート10aから10cを積層する。例えば、図5(b)では、シート10aの貫通電極12aとシート10bの貫通電極12bとが連通するように積層されている。シート10bおよび10c上には内部配線16bおよび16cとなる金属配線が形成されている。シート10cの貫通でン電極12cは内部配線16cを介し貫通電極12aおよび12bと接続されている。積層されたシート10aから10cをさらに所望の形状に整形することもできる。例えば、その後の受動素子を形成しやすいように、ウエハ形状とすることもできる。
【0019】
図6を参照に、積層されたシート10aから10cを焼成し、多層セラミック基板20を形成する。さらに、多層セラミック基板20の厚さや表面粗さを所望の値とするため、多層セラミック基板20表面を遊離砥粒または固定砥粒を用い研磨する。焼成の際シート10aから10cが収縮するため、貫通電極の上面が突出する。さらに研磨の際シート10aは研磨され易いが金属からなる貫通電極は研磨されにくいため、貫通電極12aはさらに突出する。このように、貫通電極12aの上面は、多層セラミック基板20の上面より高くなる。貫通電極12aのシート10aの表面からの突出量t1は、例えば0.5μm〜10μm程度となる。
【0020】
受動素子が上面に形成された多層セラミック基板20において、多層セラミック基板20上にチップをフリップチップ実装する場合、受動素子より高いフリップチップ用の接続端子が用いられる。図7を用い、多層セラミック基板上に接続端子を形成する場合の課題について説明する。図7を参照に、多層セラミック基板20の貫通電極12上に形成された例えばCu等の金属からなる接続端子82の高さをh1、貫通電極12以外の領域に形成された接続端子80の高さをh0とする。高さh1は高さh0に比べ、貫通電極12の上面の多層セラミック基板20からの突出量t1程度高くなる。
【0021】
しかしながら、接続端子80および82にチップをフリップチップ実装する場合、接続端子80および82の高さのばらつきを小さくすることが求められる。例えば、接続端子80および82の高さのばらつき数μm以下とすることが好ましい。図7のように、接続端子80および82の高さh0およびh2が異なる場合、フリップチップ実装に適さない。
【0022】
そこで、図8を参照に、接続端子80は貫通電極12上には形成せず、貫通電極12以外の領域に形成する。貫通電極12と接続端子80とは配線84を用い電気的に接続する。これにより、接続端子80の高さのバラツキを抑えコプランナリティを改善することができる。しかしながら、貫通電極12上に接続端子80を形成しないため、小型化が難しいという課題がある。
【0023】
以下に、上記課題を解決するための本発明の原理について説明する。図9は本発明の原理を説明するための断面図である。図9を参照に、絶縁膜26が、多層セラミック基板20上に設けられている。絶縁膜26は、貫通電極12上に開口部を有している。金属層94が開口部を覆うように絶縁膜26上に設けられている。第1接続端子92は貫通電極12上の金属層94上に設けられ、貫通電極12と電気的に接続されている。第2接続端子90は、開口部以外の絶縁膜26上に設けられている。貫通電極12の突出量t1と絶縁膜26の膜厚t2とをほぼ同じとすることにより、第1接続端子92の高さh2と第2接続端子90の高さh3とをほぼ同じ高さとすることができる。なお、金属層94と貫通電極12との間に、さらに貫通電極12と金属層94との相互拡散を抑えるためのバリア層として実施例1で説明する保護膜22を配置してもよい。
【実施例1】
【0024】
図10(a)から図12(d)を参照に、実施例1に係る集積化受動素子の製造方法について説明する。図10(a)を参照に、図1(a)から図6を用いて説明した方法により多層セラミック基板20を作製する。多層セラミック基板20には、貫通電極12および内部配線16が設けられている。なお、内部配線16とは、多層セラミック基板20の各層間に形成された配線である。貫通電極12の上面は、多層セラミック基板20より突出している。
【0025】
図10(b)を参照に、貫通電極12の表面上に無電解めっき法を用い多層セラミック基板20側から例えば膜厚が1μmから3μmのNi膜および0.1μmから3μmのAu膜からなる保護膜22および24を形成する。保護膜22および24のAu膜とNi膜との間に、膜厚が例えば0.1μmから0.3μmのPd膜を設けてもよい。保護膜22および24は貫通電極12の表面を保護する機能を有し、接続端子と貫通電極12との間を原子が相互に拡散することを抑制する。保護膜22および24は、例えば下側からTi膜、TiW膜およびCu膜からなる多層膜を成膜し、ミリング法等によりパターンを形成してもよい。貫通電極12で画定された保護膜22および24を設けることにより、保護膜22および24上面の多層セラミック基板上面からの突出量はさらに大きくなる。
【0026】
図10(c)を参照に、多層セラミック基板20上面に絶縁膜26として感光性SOG(spin on glass)を用いスピンコートする。感光性SOGとしては例えばSliecs社製XC800を用いる。スピンコートの条件は、貫通電極12の突出量により回転数を調整し、貫通電極12上と貫通電極12以外の領域とで絶縁膜26の上面が平坦となるようにする。なお、絶縁膜26の形成は、スピンコート法以外にも、浸漬法を用いてもよい。絶縁膜26の膜厚は貫通電極12の突出量と同程度か若干大きいことが好ましい。スピンコートは複数回行い、SOGの膜厚を所望の値としてもよい。例えば120℃で熱処理を行う。図10(d)を参照に、露光現像することにより、貫通電極12上に絶縁膜26の開口部25を形成する。例えば250℃でキュアを行う。以上により、絶縁膜26としてSOG酸化膜が形成される。
【0027】
図11(a)を参照に、多層セラミック基板20の下面に図10(c)と同様に絶縁膜28として感光性SOGを塗布する。図10(d)と同様に、絶縁膜28に開口部27を形成する。図11(b)を参照に、絶縁膜26上に金属層30を形成する。金属層30は、例えば膜厚が20nmのTi膜、膜厚が1000nmのAu膜および膜厚が20nmのTi膜からなる。Au膜はCu膜でもよい。また、金属層30は、下から膜厚が20nmのTi膜、膜厚が800nmのCu膜、膜厚が200nmのTi膜および膜厚が20nmのAu膜でもよい。電気抵抗低減のため、金属層30はAl、AuおよびCu膜を主な膜として含むことが好ましい。図11(c)を参照に、金属層30の所定領域を例えばイオンミリング法を用い除去する。これにより、金属層30からキャパシタの下部電極41が形成される。
【0028】
図12(a)を参照に、下部電極41上に誘電体膜42を形成する。誘電体膜42は、例えばスパッタ法やPECVD(Plasma enhanced chemical vapor deposition)を用い形成され、SiO2、Si3N4、Al2O3またはTa2O3膜を用いることができる。誘電体膜42の膜厚としては例えば50nmから1000nmとすることができる。
【0029】
図12(b)を参照に、絶縁膜26および金属層30上に例えば膜厚が20nmのCr膜および膜厚が500nmのAu膜からなるシード層(不図示)を形成する。シード層上の所定領域に電解めっき法を用い例えば膜厚が10μmのCuからなるめっき層184を形成する。めっき層184をマスクにシード層を除去する。以上により、めっき層184から上部電極43が形成される。下部電極41、誘電体膜42および上部電極43によりキャパシタ40が形成される。めっき層184よりインダクタ50のコイルが形成される。さらに、めっき層184より、接続端子の下部層が形成される。
【0030】
図12(c)を参照に、めっき層184を覆うように多層セラミック基板20上に低誘電体膜60を形成する。低誘電体膜60としては、PBO(Polybenzoxazole)、BCB(Benzocyclobutene)等を用いることができる。
【0031】
図12(d)を参照に、低誘電体膜60の所定領域を除去し、上部めっき層を形成すべきめっき層184の上面を露出させる。めっき層184に接するように電解めっき法を用い例えば膜厚が10μmのCuからなるめっき層186を形成する。なお、めっき層186を形成する際、図12(a)においての説明と同様に、シード層を用いるが説明を省略する。めっき層186上に例えばAu膜およびNi膜からなるパッド層193を形成する。貫通電極12上には、金属層30、めっき層184、186およびパッド層193からなる第1接続端子92が形成される。以上により、多層セラミック基板20を用いた集積化受動素子が完成する。
【0032】
図13は、集積化受動素子上にチップをフリップチップした図であり、図170(a)から図12(d)とは別の断面図である。キャパシタやインダクタ等の受動素子は図示していない。図13を参照に、貫通電極12以外の領域に第2接続端子90が設けられている。第1接続端子92および第2接続端子90上には、半田やAu等の金属からなるバンプ194を形成する。バンプ194を用い、表面弾性波フィルタ等の電子素子が形成されたチップ199を第1接続端子92および第2接続端子90上にフリップチップ実装する。以上により実施例1に係る電子部品が完成する。
【0033】
実施例1によれば、図13を参照に、多層セラミック基板20は、貫通電極12を有し、上面に受動素子であるキャパシタ40やインダクタ50が設けられている(図12(d)参照)。このため、チップ199はキャパシタ40やインダクタ50等の受動素子より高い接続端子上にフリップチップ実装される。このような貫通電極12上に開口部を有する絶縁膜26を多層セラミック基板20上に設ける。第1接続端子92は絶縁膜26上に、開口部を覆うように設けられ、貫通電極12と電気的に接続されている。一方、第2接続端子90は、開口部以外の絶縁膜26上に設けられる。このように、絶縁膜26を形成することにより、第1接続端子92と第2接続端子90との高さを同程度とすることができる。これにより、接続端子92および90のコプラナリティ低下に起因したチップ199の剥がれ等を抑制することができる。よって、第1接続端子92を貫通電極12上に設けることができ、図8の例に比べ、多層セラミック基板20を小型化することができる。
【0034】
また、図10(b)のように、貫通電極12上に、貫通電極12を保護する保護膜22が設けられ、図13のように、第1接続端子92が保護膜22上に設けられている。保護膜22は貫通電極12上に選択的に形成されている。すなわち貫通電極12で画定されている。このため、保護膜22上面は一層突出する。よって、絶縁膜26を用いることが一層有利である。
【0035】
さらに、図12(d)のように、キャパシタ40やインダクタ50等の受動素子は絶縁膜26上に設けられている。絶縁膜26を多層セラミック基板20より誘電率の低い材料とすることにより、受動素子の損失を低減することができる。
【0036】
絶縁膜26としては、SOGを用いて形成したSOG酸化膜を用いることが好ましい。SOGからなる膜の比誘電率は約2.5から4であり、多層セラミック基板20の比誘電率は約7から12である。よって、受動素子の損失を低減することができる。また、SOGからなる膜は、耐熱性が高い。図12(a)から図12(d)のような受動素子を形成するためには、200℃から300℃の温度が加わる。例えばBCB等の樹脂は、耐熱性がないため多層セラミック基板20上に受動素子を形成するための製造方法が限られてしまう。実施例1によれば、絶縁膜26としてSOGからなる膜を用いることにより、より容易に受動素子を形成することができる。
【0037】
さらに、絶縁膜26としては感光性SOG酸化膜を用いることが好ましい。これにより、図10(d)のように、絶縁膜26に簡単に開口部25を形成することができる。
【実施例2】
【0038】
実施例2は、感光性SOG酸化膜を用いない例である。図14(a)から図15(c)を用い、実施例2の多層セラミック基板の製造方法について説明する。図14(a)を参照に、実施例1の図10(a)と同じ多層セラミック基板20を準備する。図14(b)を参照に、多層セラミック基板20の上面および下面にスパッタ法を用い保護膜32および34を形成する。保護膜32および34として、例えば多層セラミック基板20側から膜厚が0.1μmから0.5μmのTi膜および膜厚が0.5μmから3μmのTiW膜を用いることができる。また、Ti膜上に例えば膜厚が0.3μmから3μmのCu膜を設けることもできる。また、保護膜32および34として、膜厚が0.1μmから0.5μmのTi膜および膜厚が0.5μmから3μmのAu膜を用いることができる。図14(c)を参照に、貫通電極12上の保護膜32および34が残存する容易に、所定領域の保護膜32および34を除去する。保護膜32および34は、貫通電極12の上面より大きく、貫通電極12の上面を完全に覆うように形成されることが好ましい。
【0039】
図15(a)を参照に、多層セラミック基板20の上面および下面に、貫通電極12、保護膜32および34を覆うようにそれぞれ絶縁膜26および28としてSOGを塗布する。SOGとしては、例えば、触媒活性社製のLNT−025を用いることができる。その後、例えば400℃で絶縁膜26および28のキュアを行う。図15(b)を参照に、HF水溶液を用い、貫通電極12上の絶縁膜26および28を除去する。図15(c)を参照に、実施例1の図11(b)および図11(c)と同じ工程を行い、絶縁膜26上に金属層30を形成する。その後、実施例1の図12(a)から図12(d)と同じ工程を行い、実施例2に係る集積化受動素子が完成する。
【0040】
実施例2のように、絶縁膜26および28として感光性でないSOGを用いることができる。
【実施例3】
【0041】
実施例3は、受動素子として、2個のコイルが空隙を介し積層されたインダクタを有する例である。図16は実施例3に係る集積化受動素子の斜視図、図17は上面図(第1コイル111、121は不図示)である。図16および図17を参照に、多層セラミック基板20上に形成された絶縁膜26上に、第1コイル111および第2コイル112からなるインダクタ110並びに第1コイル121および第2コイル122からなるインダクタ120が形成されている。インダクタ110の第1コイル111および第2コイル112の内端(最内周の終端)は接続部165により互いに電気的に接続され、第1コイル111は外端(最外周の終端)で配線152に接続され、第2コイル112は外端で接続部160を介し配線151に電気的に接続されている。
【0042】
インダクタ120の第1コイル121および第2コイル122の内端は接続部175により互いに接続され、第1コイル121は外端で配線154に接続され、第2コイル122は外端で接続部170を介し配線153に接続されている。配線151から154は多層セラミック基板20上に形成された絶縁膜26上に形成され、第1接続端子第1接続端子131から134に接続されている。第1接続端子132と133とは配線157で接続されている。第1接続端子132と133との間の配線157上には第2接続端子138が設けられている。第1接続端子131と134の間には、下部電極141、誘電体膜142および上部電極143からなるキャパシタ140が接続されている。上部電極143と配線151とは上部の配線156で接続されている。第1接続端子131を入力、第1接続端子134を出力、第1接続端子132および133を接地することにより、集積化受動素子100は、第1接続端子131と131間にπ型L−C−L回路を構成する。
【0043】
次に、図18(a)から図18(d)を用い、実施例3に係る集積化受動素子の製造方法について説明する。図18(a)から図18(d)は図17のA−A断面に相当する断面模式図である。なお、図18(a)から図18(d)はチップと多層セラミック基板20との機械的接続を強化するための第2接続端子198を図示しているが、図16および図17には図示していない。
【0044】
図18(a)を参照に、実施例1の図11(c)までの工程を行う。なお、金属層30を金属層181として図示し、キャパシタの下部電極41を下部電極141として図示している。図12(a)と同様に、キャパシタ用の誘電体膜142を形成する。
【0045】
図18(b)を参照に、電解めっき用の種層(不図示)を形成する。めっきを行う開口部を有するフォトレジスト200を形成する。開口部内に電解めっきを行い、例えば膜厚が10μmのCuからなるめっき層184を形成する。これにより、めっき層184から、第1コイル121、上部電極143、配線153、154および第1接続端子の下部が形成される。下部電極141、誘電体膜142および上部電極143からMIMキャパシタ140が形成される。
【0046】
図18(c)を参照に、フォトレジスト200を除去する。めっきを行う開口部を有するフォトレジスト202を形成する。開口部内に電解めっきを行い、例えば膜厚が10μmのCuからなるめっき層186を形成する。これにより、めっき層186から、支柱部174、176および第1接続端子の中間部が形成される。
【0047】
図18(d)を参照に、フォトレジスト202を除去する。例えばフォトレジストからなる犠牲層204を塗布する。犠牲層204の上面は、支柱部174および176の上面とほぼ平面とする。犠牲層204上全面に電解めっき用の種層(不図示)を形成する。種層上にめっきを行う開口部を有するフォトレジスト206を形成する。開口部内に電解めっきを行い、例えば膜厚が10μmのCuからなるめっき層188を形成する。これにより、めっき層188から、第2コイル122、配線156およびパッドの上部が形成される。めっき層184、186および188から接続部170および接続部175が形成される。
【0048】
図19(a)を参照に、開口部を有するフォトレジスト208を形成する。めっき層188上に、Ni層190およびAu層192を形成する。図19(b)を参照に、フォトレジスト208、種層(不図示)、フォトレジスト206および犠牲層204を除去する。金属層180、めっき層184、186、188、Ni層190およびAu層192から第1接続端子131および133、第2接続端子198が形成される。以上により、実施例3に係る集積化受動素子が形成される。
【0049】
図19(c)を参照に、チップ199の実装方法について説明する。図19(c)を参照に、第1接続端子131、133および第2接続端子138上に、チップ199をバンプ194を用いフリップチップ実装する。
【0050】
図20は、ICやSAW(弾性表面波デバイス)等のチップ199をフリップチップ実装した実施例3に係る集積化受動素子の図17のB−B断面に相当する断面図である。図20を参照に、実施例3においても、貫通電極12上に開口部を有する絶縁膜26が形成されているため、第1接続端子132および133の高さH1と第2接続端子138の高さH2とを同程度とすることができる。これにより、実施例1と同様、集積化受動素子を小型化することができる。図16を参照に、このように、絶縁膜26上に設けられたスパイラル状の第1コイル111および121と、第1コイル111および121上方に空隙を介し離間して設けられたスパイラル状の第2コイル112および122と、を有するインダクタが形成された集積化受動素子に本発明を適用することもできる。
【0051】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【0052】
【図1】図1(a)および図1(b)は積層セラミック基板の製造方法示す図(その1)であり、図1(a)は上面図、図1(b)は断面図である。
【図2】図2(a)および図2(b)は積層セラミック基板の製造方法示す図(その2)であり、図2(a)は上面図、図2(b)は断面図である。
【図3】図3(a)および図3(b)は積層セラミック基板の製造方法示す図(その3)であり、図3(a)は上面図、図3(b)は断面図である。
【図4】図4(a)および図4(b)は積層セラミック基板の製造方法示す図(その4)であり、図4(a)は上面図、図4(b)は断面図である。
【図5】図5(a)および図5(b)は積層セラミック基板の製造方法示す図(その5)であり、図5(a)は上面図、図5(b)は断面図である。
【図6】図6は積層セラミック基板の製造方法示す図(その6)である。
【図7】図7は比較例に係る集積化受動素子の課題を説明する図(その1)である。
【図8】図8は比較例に係る集積化受動素子の課題を説明する図(その2)である。
【図9】図9は本発明の原理を説明する図である。
【図10】図10(a)から図10(d)は実施例1に係る集積化受動素子の製造方法を示す断面図(その1)である。
【図11】図11(a)から図11(c)は実施例1に係る集積化受動素子の製造方法を示す断面図(その2)である。
【図12】図12(a)から図12(d)は実施例1に係る集積化受動素子の製造方法を示す断面図(その3)である。
【図13】図13は実施例1に係る集積化受動素子にチップを実装した図である。
【図14】図14(a)から図14(c)は実施例2に係る集積化受動素子の製造方法を示す断面図(その1)である。
【図15】図13(a)から図15(c)は実施例2に係る集積化受動素子の製造方法を示す断面図(その2)である。
【図16】図16は実施例3に係る集積化受動素子の斜視図である。
【図17】図17は実施例3に係る集積化受動素子の上面図である。
【図18】図18(a)から図18(d)は実施例3に係る集積化受動素子の製造方法を示す断面図(その1)である。
【図19】図19(a)から図19(c)は実施例3に係る集積化受動素子の製造方法を示す断面図(その2)である。
【図20】図20は実施例3に係る集積化受動素子にチップを実装した図である。
【符号の説明】
【0053】
10 シート
12 貫通電極
20 多層セラミック基板
22、32 保護膜
26 絶縁膜
40、140 キャパシタ
50、110、120 インダクタ
90、138、198 第2接続端子
92、131〜134 第1接続端子
【特許請求の範囲】
【請求項1】
貫通電極を有し、上面に受動素子が設けられた多層セラミック基板と、
前記多層セラミック基板上に設けられ、前記貫通電極上に開口部を有する絶縁膜と、
前記絶縁膜上に設けられ、前記開口部を覆うように設けられ、前記貫通電極と電気的に接続された第1接続端子と、
前記開口部以外の前記絶縁膜上に設けられた第2接続端子と、
を具備することを特徴とする電子部品。
【請求項2】
前記貫通電極の上面は、前記多層セラミック基板の上面より高いことを特徴とする請求項1記載の電子部品。
【請求項3】
前記貫通電極上に前記貫通電極で画定され設けられたパッドを具備し、
前記第1接続端子は、前記パッド上に設けられていることを特徴とする請求項1または2記載の電子部品。
【請求項4】
前記受動素子は前記絶縁膜上に設けられていることを特徴とする請求項1から3のいずれか一項記載の電子部品。
【請求項5】
前記第1接続端子と前記第2接続端子との高さは同じであることを特徴とする請求項1から4のいずれか一項記載の電子部品。
【請求項6】
前記絶縁膜は、SOG酸化膜からなることを特徴とする請求項1から5のいずれか一項記載の電子部品。
【請求項7】
前記絶縁膜は、感光性SOG酸化膜からなることを特徴とする請求項1から5のいずれか一項記載の電子部品。
【請求項8】
前記第1接続端子および前記第2接続端子は、フリップチップ用端子であることを特徴とする請求項1から7のいずれか一項記載の電子部品。
【請求項9】
前記受動素子はインダクタであり、
前記インダクタは、前記絶縁膜上に設けられたスパイラル状の第1コイルと、
前記第1コイル上方に空隙を介し離間して設けられたスパイラル状の第2コイルと、を具備することを特徴とする請求項1から8のいずれか一項記載の電子部品。
【請求項10】
前記第1接続端子と前記第2接続端子にフリップチップ実装されたチップを具備することを特徴とする請求項1から9のいずれか一項記載の電子部品。
【請求項1】
貫通電極を有し、上面に受動素子が設けられた多層セラミック基板と、
前記多層セラミック基板上に設けられ、前記貫通電極上に開口部を有する絶縁膜と、
前記絶縁膜上に設けられ、前記開口部を覆うように設けられ、前記貫通電極と電気的に接続された第1接続端子と、
前記開口部以外の前記絶縁膜上に設けられた第2接続端子と、
を具備することを特徴とする電子部品。
【請求項2】
前記貫通電極の上面は、前記多層セラミック基板の上面より高いことを特徴とする請求項1記載の電子部品。
【請求項3】
前記貫通電極上に前記貫通電極で画定され設けられたパッドを具備し、
前記第1接続端子は、前記パッド上に設けられていることを特徴とする請求項1または2記載の電子部品。
【請求項4】
前記受動素子は前記絶縁膜上に設けられていることを特徴とする請求項1から3のいずれか一項記載の電子部品。
【請求項5】
前記第1接続端子と前記第2接続端子との高さは同じであることを特徴とする請求項1から4のいずれか一項記載の電子部品。
【請求項6】
前記絶縁膜は、SOG酸化膜からなることを特徴とする請求項1から5のいずれか一項記載の電子部品。
【請求項7】
前記絶縁膜は、感光性SOG酸化膜からなることを特徴とする請求項1から5のいずれか一項記載の電子部品。
【請求項8】
前記第1接続端子および前記第2接続端子は、フリップチップ用端子であることを特徴とする請求項1から7のいずれか一項記載の電子部品。
【請求項9】
前記受動素子はインダクタであり、
前記インダクタは、前記絶縁膜上に設けられたスパイラル状の第1コイルと、
前記第1コイル上方に空隙を介し離間して設けられたスパイラル状の第2コイルと、を具備することを特徴とする請求項1から8のいずれか一項記載の電子部品。
【請求項10】
前記第1接続端子と前記第2接続端子にフリップチップ実装されたチップを具備することを特徴とする請求項1から9のいずれか一項記載の電子部品。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【公開番号】特開2009−164221(P2009−164221A)
【公開日】平成21年7月23日(2009.7.23)
【国際特許分類】
【出願番号】特願2007−340039(P2007−340039)
【出願日】平成19年12月28日(2007.12.28)
【出願人】(398067270)富士通メディアデバイス株式会社 (198)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成21年7月23日(2009.7.23)
【国際特許分類】
【出願日】平成19年12月28日(2007.12.28)
【出願人】(398067270)富士通メディアデバイス株式会社 (198)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]