電気光学装置及びその製造方法並びに電子機器
【課題】 信号遅延による表示品質の低下を回避する電気光学装置を提供する。
【解決手段】 駆動電流の供給を受けて発光する電気光学素子(21)と、一定値の上記駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして上記電気光学素子を駆動する駆動回路(20)と、上記駆動回路に対して外部から信号を供給するための複数の信号線(Yn1,Yn2,Xm)と、を含み、上記信号線のそれぞれは、当該信号線を介して供給する上記信号の遅延が10%以内となるように、当該信号線により生じる抵抗成分及び容量成分によって決まる時定数が設定される、電気光学装置。
【解決手段】 駆動電流の供給を受けて発光する電気光学素子(21)と、一定値の上記駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして上記電気光学素子を駆動する駆動回路(20)と、上記駆動回路に対して外部から信号を供給するための複数の信号線(Yn1,Yn2,Xm)と、を含み、上記信号線のそれぞれは、当該信号線を介して供給する上記信号の遅延が10%以内となるように、当該信号線により生じる抵抗成分及び容量成分によって決まる時定数が設定される、電気光学装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は電気光学装置及びその製造方法並びに電子機器に関する。
【背景技術】
【0002】
近年、電気光学装置の一つとして、有機エレクトロルミネセンス表示装置の研究開発が盛んにし進められている(例えば、特開2004−233522号公報参照)。有機エレクトロルミネセンス素子は、自発光、高輝度、高視野角、薄型、高速応答、低消費電力といった優れた特徴を持つことから、駆動素子としてポリシリコンTFT(薄膜トランジスタ)と組み合わせることにより、大画面、薄型、高精細なディスプレイへの応用が期待されている。
【0003】
ところで、ディスプレイの大型化により、各画素に供給されるべき各種の制御信号の信号遅延の影響が顕著となる。かかる不都合は、制御信号を伝搬する信号線の配線長が長くなることや、高精細化による配線数の増加及び高密度化に伴って寄生容量が増加すること等による信号線の時定数の増大に起因するものである。このような信号遅延はディスプレイの表示品質を低下させるため、有効な対策が望まれている。
【0004】
【特許文献1】特開2004−233522号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
そこで本発明は、信号遅延による表示品質の低下を回避することを可能とする電気光学装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【0006】
上記の課第を解決するため、本発明の電気光学装置は、1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて発光期間を調整する電気光学装置であって、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は前記電圧源のうち何れか一方と駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、を備え、プログラム期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、消去期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数が設定されている。
【0007】
ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、EL(エレクトロルミネッセンス)素子、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【0008】
かかる構成では、信号遅延として許容可能な範囲が10%程度であるという知見に基づき、各信号線の時定数(抵抗成分と容量成分との積:τ=CR)に着目してこれを適切に設定することにより信号遅延を抑制している。よって、表示制御に必要な信号の書き込み不足を極力回避することができ、信号遅延による表示品質の低下を回避することが可能となる。
【0009】
好ましくは、走査線の時定数は、走査線の厚さ及び/又は線幅をパラメータとして、抵抗成分を増減させることによって設定される。また、走査線の時定数は、走査線を構成する材料の比抵抗をパラメータとして抵抗成分を増減させることによって設定されることも好ましい。これらのパラメータを用いて抵抗成分を加減することにより、走査線の時定数の設定が容易となる。
【0010】
好ましくは、走査線の時定数は、隣接する走査線の相互間距離をパラメータとして、容量成分を増減させることによって設定される。また、走査線の時定数は、走査線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定されることも好ましい。また、走査線の時定数は、走査線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして容量成分を増減させることによって設定されることも好ましい。これらのパラメータを用いて容量成分を加減することにより、走査線の時定数の設定が容易となる。
【0011】
本発明の電気光学装置は、1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は電圧源のうち何れか一方と駆動トランジスタを接するデータ線を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する第1の走査線と、を備え、プログラム期間は、第1の走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、データ線を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、第1の走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して電気光学素子に駆動電流を供給する期間であり、消去期間は、第1の走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、データ線を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、第1の走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、第1の走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、選択トランジスタの電流制御端子は、一又は複数の配線層に接続されている。
【0012】
本発明の電気光学装置において、駆動トランジスタから電気光学素子に駆動電流を供給する電流経路を開閉する再生時選択トランジスタと、再生時選択トランジスタをオンオフ制御する開閉信号する出力する第2の走査線を更に備え、第2の走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、再生時選択トランジスタの電流制御端子は、一又は複数の配線層に接続する構成としてもよい。第2の走査線を低抵抗の配線層に形成することで、信号遅延を回避し、高品質の電気光学装置を提供できる。
【0013】
本発明の電気光学装置において、データ線は、信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、駆動トランジスタの電流出力端子は、一又は複数の配線層に接続する構成としてもよい。データ線を低抵抗の配線層に形成することで、信号遅延を回避し、高品質の電気光学装置を提供できる。
【0014】
配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の厚さ及び/又は線幅をパラメータとして、抵抗成分を増減させることによって設定してもよい。
【0015】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線を構成する材料の比抵抗をパラメータとして、抵抗成分を増減させることによって設定してもよい。
【0016】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の相互間の距離をパラメータとして、容量成分を増減させることによって設定してもよい。
【0017】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定してもよい。
【0018】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、容量成分を増減させることによって設定してもよい。
【0019】
本発明の電気光学装置の製造方法は、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は電圧源のうち何れか一方と駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、を備え、1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて発光期間を調整するように構成され、プログラム期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して電気光学素子に駆動電流を供給する期間であり、消去期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数を備えている電気光学装置の製造方法であって、駆動トランジスタを仮基板上に形成する工程と、電気光学素子と駆動トランジスタとを接続する信号線を配線基板上に形成する工程と、駆動トランジスタを配線基板に貼り合わせることによって駆動トランジスタを前記信号線に接続する工程と、を備える。
【0020】
好ましくは、電気光学素子は、有機エレクトロルミネッセンス(EL)素子である。これにより、有機EL素子の駆動を高品位に行うことが可能となる。
【0021】
本発明の電子機器は、本発明の電子光学装置又は本発明の製造方法によって製造された電気光学装置を備える。ここで、「電子機器」とは、一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳等が含まれる。これにより、画像表示品質の高い電子機器が得られる。
【発明を実施するための最良の形態】
【0022】
本発明を適用した一実施例の電気光学装置について説明する。以下では、電気光学装置の一例として有機EL表示装置を採り上げて説明を行う。
【実施例1】
【0023】
図1は、有機EL表示装置の電気的構成を示すブロック回路図である。図1に示す有機EL表示装置10は、表示パネル部11、制御回路12、走査ドライバ13及びデータドライバ14を含んで構成されている。
【0024】
制御回路12、走査ドライバ13及びデータドライバ14は、それぞれ独立した電子部品によって溝成されていてもよい。例えば、制御回路12、走査ドライバ13及びデータドライバ14が、1チップの半導体集積回路装置によって構成されていてもよい。また、制御回路12、走査ドライバ13及びデータドライバ14は、全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部11に、制御回路12、走査ドライバ13及びデータドライバ14が一体的に構成されていてもよい。制御回路12、走査ドライバ13及びデータドライバ14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【0025】
表示パネル部11は、図2に示すように、列方向に延在する複数のデータ線X1〜Xm(mは自然数)と、行方向に延在する複数の走査線Y1〜Yn(nは自然数)が配線されている。また、表示パネル部11は、複数のデータ線X1〜Xmと複数の走査線Y1〜Ynとの交差部に対応する位置に配列された複数の画素20を備えている。つまり、各画素20は、列方向に延在する複数のデータ線X1〜Xmと行方向に延在する複数の走査線Y1〜Ynとの間にそれぞれマトリクス状に配置され、しかも電気的に接続されている。各画素20は、有機材料から成る発光層を具備する有機EL素子21(図3参照)を有している。
【0026】
図3は、画素20の電気的構成を示す回路図である。図3に示すように、画素20は、駆動トランジスタTdr、プログラム用トランジスタTprg、プログラム時選択トランジスタTsig、再生時選択トランジスタTrep及び保持キャパシタCsigを備えている。駆動トランジスタTdrはPチャネルTFTより構成されている。プログラム用トランジスタTprg、プログラム時選択トランジスタTsig及び再生時選択トランジスタTrepはNチャネルTFTより構成されている。
【0027】
駆動トランジスタTdrは、ドレインが再生時選択トランジスタTrepを介して有機EL素子21の陽極に接続されている。有機EL素子21の陰極は接地されている。また、駆動トランジスタTdrのドレインは、プログラム時選択トランジスタTsigを介してデータ線Xmに接続されている。さらに、駆動トランジスタTdrは、ソースが電源線L1に接続され、その電源線L1には有機EL素子21を駆動させるための駆動電圧Vddが供給されている。さらに、駆動トランジスタTdrは、ゲートが保持キャパシタCsigの第1電極に凄続され、その保持キャパシタCsigの第2の電極は電源線L1に接続されている。プログラム用トランジスタTprgは、駆動トランジスタTdrのゲート・ドレイン間に接続されている。
【0028】
プログラム時選択トランジスタTsig及びプログラム用トランジスタTprgのゲートは、走査線Ynを構成する第1の走査線Yn1に接続されている。そして、プログラム時選択トランジスタTsig及びプログラム用トランジスタTprgは、第1の走査線Yn1からのHレベルの第1走査信号SCn1に応答してオン状態になり、Lレベルの第1走査信号SCn1に応答してオフ状態になる。再生時選択トランジスタTrepのゲートは、走査線Ynを構成する第2の走査線Yn2に接続されている。そして、再生時選択トランジスタTrepは、第2の走査線Yn2からのHレベルの第2走査信号SCn2に応答してオン状態になり、Lレベルの第2走査信号SCn2に応答してオフ状態になる。
【0029】
有機EL素子21は、駆動トランジスタTdrを介して供給される駆動電流Idr(供給電流Ioled)の大きさに応じた輝度で発光する。
【0030】
次に、画素20の動作を簡単に説明する。
図4は、画素20のプログラム期間、発光期間、消去期間及び消灯の一連の動作を説明するためのタイムチャートである。
【0031】
(プログラム期間)
いま、Hレベルの第1走査信号SCn1が出力されると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigはオン状態に設定される。このとき、Lレベルの第2走査信号SCn2が出力されていて、再生時選択トランジスタTrepはオフ状態に設定されている。このとき、データ線Xmにデータ電流Idmが供給される。そして、プログラム用トランジスタTprgがオン状態になることによって駆動トランジスタTdrはダイオード接続となる。その結果、そのデータ電流Idmが、駆動トランジスタTdr→プログラム時選択トランジスタTsig→データ線Xmという経路で流れる。このとき、駆動トランジスタTdrのゲートの電位に対応した電荷が保持キャパシタCsigに蓄積される。
【0032】
(発光期間)
この状態から、第1走査信号SCn1がLレベルとなり、第2走査信号SCn2がHレベルとなると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigがオフ状態に設定され、再生時選択トランジスタTrepはオン状態に設定される。このとき、保持キャパシタCsigの電荷の蓄積状態は変化していないので、駆動トランジスタTdrのゲート電位は、データ電流Idmが流れたときの電圧に保持されている。従って、駆動トランジスタTdrのソース・ドレイン間には、そのゲート電圧に応じた大ききの駆動電流Idr(供給電流Ioled)が流れる。詳しくは、供給電流Ioledは、駆動トランジスタTdr→再生時選択トランジスタTrep→有機EL素子21という経路で流れる。これによって、有機EL素子21は、供給電流Ioled(データ電流Idm)に応じた輝度で発光する。なお、このとき、プログラム期間と発光期間の電流が流れる経路が相違し、それに伴う駆動トランジスタTdrの負荷特性が変わって動作点が変更するため、上述したようにデータ電流Idmの値毎に供給電流Ioledの変動する割合が相違する。
【0033】
(消去期間)
有機EL素子21が発光し予め定めた時間経過すると、第2走査信号SCn2がLレベルとなり、再生時選択トランジスタTrepはオフ状態に設定される。従って、有機EL素子21は、この時点で供給電流Ioledが供給されなくなり、消灯する。続いて、第1走査信号SCn1がHレベルとなると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigがオン状態に設定される。このとき、データ線Xmに駆動停止信号としての消灯信号Vsig(=電源電圧Vdd)が供給される。このとき、保持キャパシタCsigの第1電極に消灯信号Vsig(=Vdd)が供給される。駆動トランジスタTdrは、そのゲートがソースと同じ電位となってオフ状態になる。
【0034】
(消灯期間)
この状態から、第1走査信号SCn1がLレベルとなり、第2走査信号SCn2がHレベルとなると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigがオフ状態に設定され、再生時選択トランジスタTrepはオン状態に設定される。このとき、保持キャパシタCsigの第1電極の電位は駆動トランジスタTdrのソースの電位と同じ電位に保持されているので、駆動トランジスタTdrはオフ状態に保持される。従って、上述した供給電流Ioledは流れないことから、有機EL素子21は、次のプログラム期間まで消灯し続ける。
【0035】
従って、データ電流Idmを常に一定に保ち、発光期間を変更(消灯期間を変更)すれば、一定のデータ電流Idmで有機EL素子21の輝度を制御することができる。つまり、駆動トランジスタTdrの負荷特性が変わって動作点が変更することに伴う、データ電流Idmの値毎に供給電流Ioledの変動割合を考慮することなく階調制御することができる。
【0036】
そこで本実施例では、後述するデータドライバ14から階調データに関係なく一定のデータ電流Idmを出力させるとともに、消灯信号Vsig(=Vdd)を出力させるようにしている。また、後述する走査ドライバ13も階調データに基づいて消去期間及び消灯期間を設定するための弟1走査信号SCnl及び弟2走査信号SCn2を生成する。
【0037】
(制御回路)
制御回路12は、図示しない外部装置から表示パネル部11に画像を表示するための画像信号(階調データ)D及びクロックパルスCPが入力される。本実施例では、制御回路12は、データドライバ14に出力する各画素20の画像信号(階調データ)Dを最も大きな値の階調データに補正しその補正した最も大きな値の階調データを基準階調データDSとしてそれぞれに出力する。ここで、階調データが「0」〜「83」階調とした場合、基準階調データは、「83」階調の階調データDとなる。従って、外部装置からの階調データDに関係なくデータドライバ14は基準階調データDs(63階調の階調データ)に基づくデータ電流Imaxをデータ線X1〜Xmに出力させて各画素20の有機EL素子21を最も明るく発光させることになる。そこで、制御回路12は、基準階調データDsに基づいて有機EL素子21を発光させても、画像信号(階調データ)Dに応じた輝度になるように発光期間を調整する。
【0038】
詳述すると、制御回路12は、1フレームを複数のサブフレームに分けて、各画素20に対して画像信号Dに基づいて各サブフレームでの発光または消灯かの制御データを生成する。本実施例では、図5に示すように、中間調を64階調で表現するために1フレームを6つの第1〜第6サブフレームSF1〜SF6に区分している。そして、第1〜第6サブフレームSF1〜SF6の期間TL1〜TL6は、第1サブフレームSF1から順に「1」、「2」、「4」、「8」、「16」、「32」としている。つまり、期間TL1〜TL6は、下記のような比に設定されている。
TL1:TL2:TL3:TL4:TL5:TL6=1:2:4:8:16:32
【0039】
そして、階調データDが「63」階調の場合、第1〜第6サブフレームSF1〜SF6の全てを選択し、発光期間T(=TL1+TL2+TL3+TL4+TL5十TL6)でだけ発光させて、「63」階調の階調データDの輝度の発光が得られるようにする。そして、階調データDが「31」階調の場合、第1〜第5サブフレームSF1〜SF5を選択して、その発光期間T(=TL1+TL2+TL3+TL4+TL5)だけ発光させることによって、見かけ上、画素20を「31」階調の輝度の発光をさせる。因みに、階調データDが「12」階調の場合、第3サブフレームSF3、第4サブフレームSF4を選択して、その発光期間T(=TL3+TL4)だけ発光させることによって、画素20を「12」階調の輝度で発光をさせる。つまり、データ線X1〜Xmに対して「63」階調に対応する最も大きなデータ電流Imaxを供給し、その階調データDに応じて発光期間Tを変更することによって、画素20をその階調データDに対応する輝度で発光させる。
【0040】
このため、制御回路12は、画素20毎にその画素20の階調データDに基づいて1フレームにおける発光させるサブフレームと発光させない(消灯させる)サブフレームの制御データを生成する。そして、制御回路12は、画素20に対して求めた制御データに基づいて、各サブフレームSF1〜SF6毎にそれぞれ走査線Y1〜Ynを走査するとき、該サブフレームを発光させる期間なのか消灯させる期間なのかを決定する制御信号SG1を、データドライバ14に出力する。そして、制御回路12は、各サブフレームSF1〜SF6において該サブフレームが発光させる期間の場合にはHレベルの制御信号SG1を、サブフレームを消灯させる期間の場合にはLレベルの制御信号SG1を出力する。
【0041】
制御回路12は、クロックパルスCPに基づいて1フレームの第1〜第6サブフレームSF1〜SF6毎に各走査線Y1〜Ynを順次選択するタイミングを決めるための垂直同期倍号VSYNCを生成し、走査ドライバ13に出力する。また、制御回路12は、クロックパルスCPに基づいて各データ線X1〜Xmに対応する基準階調データ及び制御信号SG1を出力するタイミングを決めるための水平同期信号HSYNCを生成し、データドライバ14に出力する。
【0042】
(走査ドライバ)
走査ドライバ13は各走査線Y1〜Ynと接続されている。走査ドライバ13は、1フレームの各サブフレームSF1〜SF6において、垂直同期信号VSYNCに基づいて各走査線Y1〜Ynの中の1本を適宜選択して1行分の画素20群を選択する。各走査線Y1〜Ynは、それぞれ第1の走査線Y11〜Yn1と第2の走査線Y12〜Yn2とから構成されている。そして、走査ドライバ13は、各サブフレームSF1〜SF6において、第1の走査線Y11〜Yn1を介して画素20のプログラム用トランジスタTprg及びプログラム時選択トランジスタTsigに第1走査信号SC11〜SCn1をそれぞれ供給する。また、走査ドライバ13は、各サブフレームSF1〜SF6において、第2の走査線Y12〜Yn2を介して画素20の再生時選択トランジスタTrepに第2走査信号SC12〜SCn2をそれぞれ供給する。
【0043】
(データドライバ)
データドライバ14は、制御回路12からの水平同期信号HSYNC、基準階調データDs及び制御信号SG1が入力される。データドライバ14は、各データ線X1〜Xmに対して単一ライン駆動回路25を備え、各単一ライン25に水平同期信号HSYNCに同期して対応する基準階調データDsが順番に入力される。各単一ライン騒動回路25は、図3に示すように、データ電流生成回路25a、消灯信号生成回路(駆動停止信号生成回路)25b、切替回路25cを備えている。データ電流生成回路25aは、制御回路12から出力される基準階調データDsに基づいてデータ電流を生成する。各データ電流生成回路25aはデジタル/アナログ変換回路を有し、例えば8ビットの階調データをデジタル/アナログ変換して0〜63階調のアナログ電流をデータ電流Id1〜Idmとしてそれぞれ生成する。なお、本実施例では、各単一ライン駆動回路25は、制御回路12から全て同じ値の基準階調データDsが供給されるようになっている。詳述すると、制御回路12から各単一ライン駆動回路25のデータ電流生成回路25aに出力される基準階調データDsは、最も大きな値(最も大きな階調データD)がそれぞれに出力される。従って、各単一ライン駆動回路25は、全て同じ値の最も大きな電流値のデータ電流Id1〜Idm(=Imax)を生成する。
【0044】
消灯信号生成回路25bは、本実施例では電源線L1に供給される駆動電圧Vddが印加され、その駆動電圧Vddを消灯信号Vsigとして出力する。
【0045】
切替回路25cは、第1スイッチQ1及び第2スイッチQ2を有している。第1スイッチQ1は、データ線xmとデータ電流生成回路25aとの間に接続されている。第1スイッチQ1は、本実施例ではNチャネルFETで構成され、そのゲートに制御回路12から制御信号SG1が入力される。そして、Hレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第1スイッチQ1はオン状態になりデータ電流生成回路25aからのデータ電流Id1〜Idm(=Imax)をそれぞれ対応するデータ線X1〜Xmに出力する。反対に、Lレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第1スイッチQ1はオフ状態になりそれぞれ対応するデータ線X1〜Xmへのデータ電流Id1〜Idm(=Imax)の供給を遮断する。
【0046】
第2スイッチQ2は、データ線Xmと消灯信号生成回路25bとの間に接続されている。第2スイッチQ2は、本実施例ではPチャネルFETで構成され、そのゲートに制御回路12から制御信号SG1が入力される。そして、Lレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第2スイッチQ2はオン状態になり消灯信号生成回路25bからの消灯信号Vsigをそれぞれ対応するデータ線X1〜Xmに出力する。反対に、Hレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第2スイッチQ2はオフ状態となりそれぞれ対応するデータ線X1〜Xmへの消灯信号Vsigの供給を遮断する。
【0047】
次に、上記のように構成した有機EL表示装置10の作用について説明する。
制御回路12は、1フレームの画像信号Dを入力する。制御回路12は、1フレームの画像信号Dに基づいて各画素20について第1〜第6サブフレームSF1〜SF6の中で、発光させるサブフレームと発光させないサブフレームの制御データを作成する。
【0048】
次に、制御回路12は、垂直同期信号VSYNCを走査ドライバ13に、水平同期信号HSYNCをデータドライバ14に出力する。走査ドライバ13は、垂直同期信号VSYNCに基づいて第1サブフレームSF1のための第1走査信号SC11〜SCn1及び第2走査信号SC12〜SCn2を順次生成し各走査線Y1〜Ynを順番に選択していく。
【0049】
一方、データドライバ14は、各走査線Y1〜Ynが選択される毎に、その選択された走査線上の各画素20についてこの第1サブフレームSF1の期間TL1において発光させるかどうかの制御信号SG1と基準階調データDsを制御回路12から入力する。各単一ライン駆動回路25のデータ電流生成回路25aは、基準階調データDsに基づいて同じ電流値のデータ電流Imaxを生成する。また、各単一ライン駆動回路25の切替回路25cには、画素20を発光させるHレベルの制御信号SG1、または、画素20を発光させないLレベルの制御信号SG1のいずれかが入力される。そして、発光させる画素20のデータ線にはデータ電流Imaxが、発光させない画素20のデータ線には消灯信号Vsigが、それぞれ供給される。
【0050】
そして、発光させる画素20にデータ電流Imaxが供給され、発光させない画素20に消灯信号Vsigが供給されると、走査ドライバ13は、第2走査信号に基づいて再生時選択トランジスタTrepをオン状態にさせる。再生時選択トランジスタTrepのオン状態に基づいて、データ電流Imaxが供給された画素20の有機EL素子21は、駆動電流Idr(供給電流Ioled)が供給されて発光する。また、消灯信号Vsigが供給された画素20の有機EL素子21は、駆動トランジスタTdrがオフ状態になるので電流Ioledが供給されず発光しない。なお、この状態は、次の第2サブフレームSF2における選択まで保持される。
【0051】
走査ドライバ13が次の走査線の選択に移ると、新たに選択された走査線上の各画素20について上記と同様な動作を行い、各画素20は、それぞれの制御信号SG1に基づいてデータドライバ14からデータ電流Imaxまたは消灯信号Vsigのいずれかが供給される。そして、各画素20は、供給されてデータ電流Imaxまたは消灯信号Vsigに基づいて発光または消灯する。
【0052】
第1サブフレームBF1の最後の走査線上の各画素20へのデータ電流Imaxまたは消灯信号Vsigの供給が終了すると、走査ドライバ13は、第2サブフレームのための第1走査信号SC11〜SCn1及び第2走査信号SC12〜SCn2を順次生成し各走査線Y1〜Ynを順番に選択していく。一方、制御回路12は上記と同様に、選択される走査線上の各画素20の第2サブフレームSF2における制御信号SG1及び基準階調データDsをそれぞれ出力する。そして、データドライバ14は、走査線が選択される毎に、その選択された走査線上の各画素20に対して各画素20に対する制御信号SG1に基づいてデータ電流Imaxまたは消灯信号Vsigを供給する。そして、選択された走査線上の各画素20は、上記と同様に、供給されたデータ電流Imaxまたは消灯信号Vsigに基ついて発光または消灯する。
【0053】
以後、第3サブフレームSF3〜第6サブフレームSF6のそれぞれについても、同様な動作が繰り返されて1フレームの画像が表示パネル部11の各画素20によって表現される。そして、1フレームの画像表示動作が終了すると、次の1フレームのための画像表示動作が同様に行われる。
【0054】
従って、例えば、階調データDが「63」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第1〜第6サブフレームSF1〜SF6の全てのフレームで発光し、その発光期間TはT=TLl+TL2+TL3+TL4+TL5+TL6となる。また、階調データDが「15」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第1〜第4サブフレームSF1〜SF4で発光し、第5及び第6サブフレームSF5、SF6で消灯し、その発光期間TはT=TLl+TL2十TL3+TL4となる。さらに、階調データDが「3」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第1及び第2サブフレームSF1、SF2で発光し、第3〜第6サブフレームSF3〜SF6で消灯し、その発光期間TはT=TLl+TL2となる。さらに、階調データDが「6」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第2及び第3サブフレームSF2、SF3で発光し、第1、第4〜第6サブフレームSF1、SF4〜SF6で消灯し、その発光期間TはT=TL2+TL3となる。つまり、データ線X1〜Xmに「63」階調に対応する最も大きなデータ電流Imaxを供給し、その階調データDに応じて発光期間Tを変更することによって、画素20をその階調データDに対応する輝度で見かけ上、発光させる。
【0055】
すなわち、本実施例の有機EL表示装置10は、一定値の駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして有機EL素子(電気光学素子)を駆動している。なお、上述した画素20に含まれる各素子(有機EL素子21を除く)によって構成される駆動回路は上記の駆動を実現する回路の一例であり、これのみに限定されるものではない。また、この駆動回路へ外部から信号を供給する各信号線には、第1走査線Yn1、第2走査線Yn2、及びデータ線Xmが該当する。
【0056】
本実施例の有機EL表示装置10はこのような構成を有しており、次に、信号遅延の内容と、これを回避するための構成に関して説明する。
【0057】
図6及び図7は、信号遅延の内容について説明する図である。図6は上記した図4と対応する内容となっており、図4において示した理想的な状態の各信号の波形が点線により示されている。また、信号線の時定数が増大することによって信号遅延が発生した場合の信号波形が実線によって示されている。図示の例のように、表示パネル部11が大型化すればするほど、信号線の時定数の増加による信号遅延が顕著となる。このような信号遅延が生じると表示品質が低下することになる。
【0058】
そこで本実施例では、各信号線(第1走査線Yn1、第2走査線Yn2、データ線Xm)を介して供給する信号の遅延が10%以内となるように、当該信号線により生じる抵抗成分及び容量成分によって決まる時定数を設定する。本実施例では、図7に示すように、理想的な状態の信号波形(点線)の立ち上がり期間をtとすると、信号遅延による信号波形の立ち上がりの遅延時間が0.1tとなるように、当該信号を伝搬すべき信号線の時定数を設定している。
【0059】
時定数の設定は、例えば、各信号線の厚さ及び/又は線幅をパラメータとして抵抗成分を増減させ、或いは各信号線を構成する材料の比抵抗をパラメータとして抵抗成分を増減させることによって設定することができる。信号遅延の抑制のためには時定数をより低減させる必要があるので、信号線の厚さや線幅を大きくし、又は比抵抗のより小さい材料(例えば、Al、AlZrなど)を選択するとよい。
【0060】
また、時定数の設定は、隣接する信号線の相互間距離をパラメータとして容量成分を増減させ、又は各信号線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして容量成分を増減させ、或いは各信号線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして容量成分を増減させることによって設定することもできる。信号遅延の抑制のためには時定数をより低減させる必要があるので、信号線の相互間距離をより大きくし、又は各信号線の面積を小さくし、或いはより比誘電率の低い材料によって絶縁膜を構成し、当該絶縁膜の厚みを小さくするとよい。
【0061】
次に、各信号線の形成方法について特に着目しながら、有機EL表示装置10の製造方法を説明する。
【0062】
図8及び図9は、有機EL表示装置10の製造方法について説明する工程図である。
【0063】
まず、図8(a)に示すように、第1基板51上に下地絶縁膜52を形成する。下地絶縁膜52としては、例えば、酸化シリコン膜が好適に用いられる。次に、下地絶縁膜52上に、材料ガスとしてSiH4を用いたPECVD法(プラズマ励起CVD法)、或いは材料ガスとしてSi2H6を用いたLPCVD法(減圧CVD法)などの方法により半導体膜53を成膜する。半導体膜13としては、例えば非晶質シリコン(a−Si)膜が好適に用いられる。その後、レーザー光54の照射により半導体膜53の結晶化を行う。本例では、結晶化によって多結晶シリコン(poly−Si)膜を得る。その後、半導体膜53を所望形状にバターニングして活性層55を得る。
【0064】
次に、図8(b)に示すように、TEOS(テトラエトキシシテン)を材料ガスとして用いたPECVD法やECR−CVD法(電子サイクロトロン共鳴CVD法)などの方法によりゲート絶縁膜56を成膜する。次に、ゲート絶縁膜56上に低抵抗な導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極57及び図示しないゲート配線を形成する。本発明では、低抵抗な導電膜として、例えば、AlやAlZrのような比抵抗10μΩ・m以下の材料を用いることが好適である。その後、イオンインプラやイオンドーピング58などにより、レジストマスク57を用いてP(リン)イオンとB(ポロン)イオンを選択的に注入し、ソース・ドレイン領域55bを形成する。
【0065】
次に、図8(c)に示すように、第1層間絶縁膜59cを成膜し、コンタクトホールを開口する。次に、第1層間絶縁膜59c上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極59e及び図示しない配線を形成する。
【0066】
上述したソース・ドレイン電極59eと接続される配線、或いは上記のゲート配線などが各信号線、すなわち第1走査線、第2走査線或いはデータ線として機能することになる。よって、これらの信号線の形成時において、上記のような各パラメータを設定して抵抗成分、容量成分を増減させることにより、信号線の時定数が適切な値となるようにする。
【0067】
次に、図9(a)に示すように、第2層間絶縁膜61を成膜し、コンタクトホールを開口する。次に、第2層間絶縁膜61上およびコンタクトホール内に透明導電膜(ITO膜)を成膜し、陽極62を得る。親液性材料を成膜し、開口して親液性バンク63を得る。撥液性材料を成膜し、開口して撥液性バンク64を得る。次に、図9(b)に示すように、インクジェット法(液滴吐出法)などの方法によりPEDOT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層65を形成し、さらに発光材料を塗布して発光層66を形成する。次に、図9(c)に示すように、マスク蒸着などの方法によって低仕事関数の金属を成膜し、陰極67を得る。
【実施例2】
【0068】
次に、図10乃至図11を参照して、本実施例の有機EL表示装置の製造方法について説明する。
【0069】
図10は第1機能素子の製造工程断面図である。ここでは、第1機能素子は薄膜トランジスタである。まず、同図(a)に示すように、第1基板110上に下地絶縁膜120を形成する。下地絶縁膜120としては、例えば、酸化シリコン膜等が好適である。次に、材料ガスとしてSiH4を用いたPECVD法(プラズマ励起CVD法)、或いは材料ガスとしてSi2H6を用いたLPCVD法(減圧CVD法)等の方法により、下地絶縁膜120上に半導体膜130を成膜する。半導体膜130としては、例えば、非晶質シリコン(a−Si)膜が好適に用いられる。次に、レーザー光140の照射により半導体膜130の結晶化を行う。本例では、結晶化により多結晶シリコン(poly−Si)膜を形成する。その後、半導体膜130を所望形状にパターニングして活性層150を得る。
【0070】
次に、同図(b)に示すように、TEOS(テトラエトキシシラン)を材料ガスとして用いたPECVD法やECR−CVD法(電子サイクロトロン共鳴CVD法)等の方法によりゲート絶縁膜160を成膜する。次に、ゲート絶縁膜160上に導電体膜を成膜し、当該導電体膜をパターニングして、ゲート電極170を形成する。イオンインプラやイオンドーピング180等により、レジストマスク1aを用いてP(リン)イオンとB(ボロン)イオンを選択的に注入し、ソース・ドレイン領域1bを形成する。
【0071】
次に、同図(c)に示すように、第1層間絶縁膜1cを成膜し、コンタクトホールを開孔する。次に、第1層間絶縁膜1c上及びコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極1e及び図示しない配線を形成する。この低抵抗な材料から成るソース・ドレイン電極層に、第1の走査線Yn1と、再生時選択トランジスタTrepのゲートに接続する第2の走査線Tn2と、消去信号Vsigを供給するデータ線Xmとを形成する。これにより、n型薄膜トランジスタ1fとp型薄膜トランジスタ1gとを含んで成るCMOS回路が形成される。尚、同図では一つずつの素子しか図示されていないが、実際には多数の素子が配列して存在している。
【0072】
図11は第2の機能素子の製造工程断面図である。ここで、第2の機能素子は有機EL素子である。まず、同図(a)に示すように、第2層間絶縁膜210を成膜し、コンタクトホールを開孔する。次に、第2層間絶縁膜210上及びコンタクトホール内に第2基板210上に、透明導電膜(ITO)を成膜し、陽極220を得る。親液性材料を成膜し、開孔して親液性バンク230を形成する。撥液性材料を成膜し、開孔して撥液性バンク240を得る。次に、同図(b)に示すように、インクジェット法(液滴吐出法)等の方法によりPEDOT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層250を形成し、さらに発光材料を塗布して発光層260を形成する。次に、同図(c)に示すように、低仕事関数の金属のマスク蒸着等の方法によって陰極270を形成する。
【0073】
図12は1層構造の配線層を含む線基板の断面図、図13は同配線基板の配線レイアウト図である。図10に示した符号と同一符号のレイヤは同一レイヤを示すものとしてその詳細な説明を省略する。第1層間絶縁膜1c上には第1配線層300が形成されている。第1配線層300は、同一方向に延在する複数の配線から成る。ゲート電極170と配線層300はコンタクトホールh1を通じて接続している。また、ゲート電極170と同一レイヤに存在する配線190はコンタクトホールh2を通じて接続している。上述した第1の走査線Yn1、第2の走査線Yn2、及びデータ線Xmは第1配線層300によって形成されている。第1配線層300の時定数は信号遅延が10%以内になるように回路定数が定められている。
【0074】
図14は2層構造の配線層を含む配線基板の断面図、図15は同配線基板の配線レイアウト図である。図10に示した符号と同一符号のレイヤは同一レイヤを示すものとしてその詳細な説明を省略する。第1層間絶縁膜1c上には第1配線層300が形成されている。第1配線層300上には、更に、第2層間絶縁膜1dを介して第2層間絶縁膜400が形成されている。第2配線層400は、同一方向に延在する複数の配線から成る。第1配線層300と第2配線層400の配線方向は略直交する向きに形成されている。ゲート電極170と第1配線層300はコンタクトホールh3を通じて接続している。ソース・ドレイン領域1bと第2層間絶縁膜400はコンタクトホールh4を通じて接続している。ゲート電極170と第2配線層400はコンタクトホールh5を通じて接続している。上述した第1の走査線Yn1、第2の走査線Yn2、及びデータ線Xmは第1配線層300又は第2配線層400によって形成されている。第2配線層400の時定数は信号遅延が10%以内になるように回路定数が定められている。
【実施例3】
【0075】
次に、図16乃至図19を参照して、本実施例の有機EL表示装置の製造方法について説明する。
【0076】
ここで、図16は第1機能素子を一つ以上含む素子チップの製造方法の工程図である。ここでは第1機能素子として薄膜トランジスタを用いている。同図(a)に示すように、仮基板1100上に剥離層1200を形成し、その上に下地絶縁膜1300を形成する。ここで、剥離層とは、エネルギーの付与(例えばレーザ照射)によって変化を生じて、仮基板1100及び/又は下地絶縁膜1300との固着度合が弱まる性質を有するものをいい、例えば、非晶質シリコン等が好適に用いられる。次に、材料ガスとしてSiH4を用いたPECVD法、或いは材料ガスとしてSiH6を用いたLPCVD法により、下地絶縁膜1300上に半導体膜1400を成膜する。半導体膜1400としては、例えば、非晶質シリコンが好適に用いられる。次に、レーザー光1500の照射により半導体膜1400の結晶化を行う。本例では、結晶化により多結晶シリコンを得る。その後、半導体膜1400を所望形状にパターニングして活性層1600を得る。
【0077】
次に、同図(b)に示すように、TEOSを材料ガスとして用いたPECVD法やECR−CVD法等の方法によりゲート絶縁膜1700を成膜する。次に、ゲート絶縁膜1700上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極1800を形成する。イオンインプラやイオンドーピング1900などにより、レジスタマスク10aを用いてP(リン)イオンとB(ボロン)イオンを選択的に注入し、ソース・ドレイン領域10bを形成する。
【0078】
次に、同図(c)に示すように、第1層間絶縁膜10cを成膜し、第1コンタクトホールを開孔する。次に、第1層間絶縁膜10c上及びコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極10e及び配線(図示せず)を形成する。これにより、n型薄膜トランジスタ10fとp型薄膜トランジスタ10gとを含んで成るCMOS回路が形成される。更に、第2層間絶縁膜10hを成膜し、コンタクトホールを開孔する。次に、第2層間絶縁膜10h上及びコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド10jを得る。最後に、素子チップを分離するセパレーション10kを形成する。同図では1個の素子チップしか図示してないが、実際には多数の素子チップが配列して存在する。
【0079】
図17は第2機能素子の製造方法の工程図である。ここでは第2機能素子として、有機EL素子を用いている。まず、同図(a)に示すように、第2基板2100上に透明導電膜(ITO膜)を成膜し、陽極2200を得る。親液性材料を成膜し、開孔して親液性バンク2300を得る。撥液性材料を成膜し、開孔して撥液性バンク2400を得る。次に、同図(b)に示すように、インクジェット法(液滴吐出法)等の方法によりPEDT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層2500を形成し、さらに、発光材料を塗布して発光層2600を形成する。次に、同図(c)に示すように、低仕事関数の金属のマスク蒸着等の方法で陰極2700を形成する。
【0080】
図18は、第1機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。同図(a)に示すように、仮基板1100上に剥離層1200を形成し、その上に第1機能素子3100や接続パッド3200を形成し、素子チップ3300を形成する。次に、同図(b)に示すように、第3基板3400上に低抵抗な導電体膜から成る第1配線3500を形成し、第1配線3500上に層間絶縁膜3600を成膜し、第1コンタクトホール3700を開孔する。次に、低抵抗な導電体膜から成る第2配線3800を形成する。この第2配線3800は素子チップ3300と接続するための接続パッド3900を含む。次に、接続パッド3900上に接着剤30aを塗布する。次に、同図(c)に示すように、仮基板3100の上面と第3基板3400の上面とを当接させて両者を貼り合わせ、これらの仮基板3100と第3基板3400を圧着し、接着剤30aを用いて、素子チップ3300の接続パッド3200と第3基板3400の接続パッド3900を電気的に接続する。その後、仮基板3100の裏面側から剥離層3200に対してレーザー光30bの照射を行うことにより、当該剥離層3200にレーザーアビュレーションによる剥離を生じさせて、第3の機能素子3100を一つ以上含む素子チップ3300を仮基板3100から剥離させる。これにより、同図(d)に示すように、素子チップ3300は薄膜トランジスタ3100を一つ以上含む素子チップ3300の接続パッド3200と、第1配線3500及び第2配線3800が形成された第3基板3400の接続パッド3900とが電気的に接続している。
【0081】
図19は素子チップ3300を接続した第3基板4100と、上述の第2基板4300とを貼り合わせた状態を示している。第3基板4100に形成した接続パッド4200と、第2基板4300の第2機能素子(有機EL素子)に形成した陰極4400を、スクリーン印刷により接続パッド4200上に形成した導電ペースト4500により接着し、第3基板の接続パッド4200と、第2機能素子に形成した陰極4400とを接続する。また、スクリーン印刷により第2機能素子に形成した陰極4400上に導電ペースト4500を形成し、第3基板の接続パッド4200と接続してもよい。
【0082】
本実施例の有機EL装置10では、信号遅延として許容可能な範囲が10%程度であるという知見に基づき、各信号線の時定数に着目してこれを適切に設定することにより、信号遅延を抑制している。よって、表示制御に必要な信号の書き込み不足を極力回避することができ、信号遅延による表示品質の低下を回避することが可能となる。
【実施例4】
【0083】
次に、図20乃至図24を参照しながら、電気光学装置100を備える電子機器の具体例について説明する。図20はテレビジョンへの適用例を示す。テレビジョン550は、本発明の電気光学装置100を備えている。図21はロールアップ式テレビジョンへの適用例を示す。ロールアップ式テレビジョン560は、本発明の電気光学装置100を備えている。図22は携帯電話への適用例を示す。携帯電話530は、アンテナ部531、音声出力部532、音声入力部533、操作部534、及び本発明の電気光学装置100を備えている。図23はビデオカメラへの適用例である。ビデオカメラ540は、受像部541、操作部542、音声入力部543、及び本発明の電気光学装置100を備えている。図24は、モバイル型パーソナルコンピュータ100を示す。モバイル型パーソナルコンピュータ100は、キーボード101を備えた本体部102と、有機EL表示装置10を用いた表示ユニット103とを備えている。
【0084】
尚、電子機器は、これらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。また、本発明は、上述した実施例の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した各実施例では、電気光学素子として、有機EL素子を例示していたが、本発明の適用範囲はこれに限定されるものではなく、例えば、無機EL素子、液晶素子、デジタルマイクロミラーデバイス(DMD)、FED(Field Emission Display)、SED(Surface-Conduction Electron-Emitter Display)等、各種の電気光学装置(表示装置)に適用することが可能である。
【図面の簡単な説明】
【0085】
【図1】有機EL表示装置の電気的構成を示すブロック回路図である。
【図2】表示パネル部の回路構成を示すブロック回路図である。
【図3】画素の回路図である。
【図4】画素のプログラム期間、発光期間、消去期間及び消灯期間の一連の動作を説明するためのタイムチャートである。
【図5】1フレームの構成(サブフレーム)を説明する図である。
【図6】信号遅延の内容について説明する図である。
【図7】信号遅延の内容について説明する図である。
【図8】有機EL表示装置の製造方法について説明する工程図である。
【図9】有機EL表示装置の製造方法について説明する工程図である。
【図10】有機EL表示装置の製造工程断面図である。
【図11】有機EL表示装置の製造工程断面図である。
【図12】1層構造の配線層の断面図である。
【図13】1層構造の配線レイアウト図である。
【図14】2層構造の配線層の断面図である。
【図15】2層構造の配線レイアウト図である。
【図16】有機EL表示装置の製造方法について説明する工程図である。
【図17】有機EL表示装置の製造方法について説明する工程図である。
【図18】有機EL表示装置の製造方法について説明する工程図である。
【図19】有機EL表示装置の製造方法について説明する工程図である。
【図20】電気光学装置を備えたテレビジョンの斜視図である。
【図21】電気光学装置を備えたロールアップ式テレにジョンの斜視図である。
【図22】電気光学装置を備えた携帯電話の斜視図である。
【図23】電気光学装置を備えたビデオカメラの斜視図である。
【図24】電気光学装置を備えたパーソナルコンピュータの斜視図である。
【符号の説明】
【0086】
10…有機エレクトロルミネッセンス表示装置(電気光学装置)、11…表示パネル部、12…制御回路、13…走査ドライバ、14…データドライバ、20…画素、21…有機エレクトロルミネッセンス素子(電気光学素子)、25…単一ライン駆動回路、25a…データ電流生成回路、25b…消灯信号生成回路、25c…切替回路、100…モバイル型パーソナルコンピュータ、X1〜Xm…データ線、Y1〜Yn…走査線、Tdr=駆動トランジスタ、Tprg…プログラム用トランジスタ、Tsig…プログラム時選択トランジスタ、Trep…再生時選択トランジスタ、Csig…保持キャパシタ、Q1…第1スイッチ、Q2…第2スイッチ、Imax…データ電流、D…階調データ、Vsig…駆動停止信号、Idr…駆動電流、Ioled…供給電流
【技術分野】
【0001】
本発明は電気光学装置及びその製造方法並びに電子機器に関する。
【背景技術】
【0002】
近年、電気光学装置の一つとして、有機エレクトロルミネセンス表示装置の研究開発が盛んにし進められている(例えば、特開2004−233522号公報参照)。有機エレクトロルミネセンス素子は、自発光、高輝度、高視野角、薄型、高速応答、低消費電力といった優れた特徴を持つことから、駆動素子としてポリシリコンTFT(薄膜トランジスタ)と組み合わせることにより、大画面、薄型、高精細なディスプレイへの応用が期待されている。
【0003】
ところで、ディスプレイの大型化により、各画素に供給されるべき各種の制御信号の信号遅延の影響が顕著となる。かかる不都合は、制御信号を伝搬する信号線の配線長が長くなることや、高精細化による配線数の増加及び高密度化に伴って寄生容量が増加すること等による信号線の時定数の増大に起因するものである。このような信号遅延はディスプレイの表示品質を低下させるため、有効な対策が望まれている。
【0004】
【特許文献1】特開2004−233522号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
そこで本発明は、信号遅延による表示品質の低下を回避することを可能とする電気光学装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【0006】
上記の課第を解決するため、本発明の電気光学装置は、1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて発光期間を調整する電気光学装置であって、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は前記電圧源のうち何れか一方と駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、を備え、プログラム期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、消去期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数が設定されている。
【0007】
ここで、「電気光学装置」とは、電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら光を発するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、EL(エレクトロルミネッセンス)素子、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【0008】
かかる構成では、信号遅延として許容可能な範囲が10%程度であるという知見に基づき、各信号線の時定数(抵抗成分と容量成分との積:τ=CR)に着目してこれを適切に設定することにより信号遅延を抑制している。よって、表示制御に必要な信号の書き込み不足を極力回避することができ、信号遅延による表示品質の低下を回避することが可能となる。
【0009】
好ましくは、走査線の時定数は、走査線の厚さ及び/又は線幅をパラメータとして、抵抗成分を増減させることによって設定される。また、走査線の時定数は、走査線を構成する材料の比抵抗をパラメータとして抵抗成分を増減させることによって設定されることも好ましい。これらのパラメータを用いて抵抗成分を加減することにより、走査線の時定数の設定が容易となる。
【0010】
好ましくは、走査線の時定数は、隣接する走査線の相互間距離をパラメータとして、容量成分を増減させることによって設定される。また、走査線の時定数は、走査線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定されることも好ましい。また、走査線の時定数は、走査線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして容量成分を増減させることによって設定されることも好ましい。これらのパラメータを用いて容量成分を加減することにより、走査線の時定数の設定が容易となる。
【0011】
本発明の電気光学装置は、1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は電圧源のうち何れか一方と駆動トランジスタを接するデータ線を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する第1の走査線と、を備え、プログラム期間は、第1の走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、データ線を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、第1の走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して電気光学素子に駆動電流を供給する期間であり、消去期間は、第1の走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、データ線を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、第1の走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、第1の走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、選択トランジスタの電流制御端子は、一又は複数の配線層に接続されている。
【0012】
本発明の電気光学装置において、駆動トランジスタから電気光学素子に駆動電流を供給する電流経路を開閉する再生時選択トランジスタと、再生時選択トランジスタをオンオフ制御する開閉信号する出力する第2の走査線を更に備え、第2の走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、再生時選択トランジスタの電流制御端子は、一又は複数の配線層に接続する構成としてもよい。第2の走査線を低抵抗の配線層に形成することで、信号遅延を回避し、高品質の電気光学装置を提供できる。
【0013】
本発明の電気光学装置において、データ線は、信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、駆動トランジスタの電流出力端子は、一又は複数の配線層に接続する構成としてもよい。データ線を低抵抗の配線層に形成することで、信号遅延を回避し、高品質の電気光学装置を提供できる。
【0014】
配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の厚さ及び/又は線幅をパラメータとして、抵抗成分を増減させることによって設定してもよい。
【0015】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線を構成する材料の比抵抗をパラメータとして、抵抗成分を増減させることによって設定してもよい。
【0016】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の相互間の距離をパラメータとして、容量成分を増減させることによって設定してもよい。
【0017】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定してもよい。
【0018】
また、配線層の時定数は、第1の走査線、第2の走査線、又はデータ線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、容量成分を増減させることによって設定してもよい。
【0019】
本発明の電気光学装置の製造方法は、電流制御端子、電流入力端子、及び電流出力端子を備え、電流制御端子と電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、駆動トランジスタの電流制御端子と電流入力端子との間の電圧を保持する保持キャパシタと、発光階調に依存しない一定電流を出力する定電流源と、駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、定電流源又は電圧源のうち何れか一方と駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、を備え、1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて発光期間を調整するように構成され、プログラム期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて定電流源から駆動トランジスタに一定電流を流したときの電流制御端子と電流入力端子との間の電圧を保持キャパシタに保持させる期間であり、発光期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、保持キャパシタに保持された電圧を駆動トランジスタの電流制御端子と電流入力端子との間に供給して電気光学素子に駆動電流を供給する期間であり、消去期間は、走査線に開信号が出力されることによって、選択トランジスタがオン状態となり、電流経路を通じて電圧源から駆動トランジスタに駆動停止信号を供給して駆動トランジスタをオフ状態にし、電気光学素子の発光を停止させる期間であり、消灯期間は、走査線に閉信号が出力されることによって、選択トランジスタがオフ状態となり、電気光学素子の発光停止状態が維持される期間であり、走査線は、開閉信号の信号遅延が理論値の10%以内となる時定数を備えている電気光学装置の製造方法であって、駆動トランジスタを仮基板上に形成する工程と、電気光学素子と駆動トランジスタとを接続する信号線を配線基板上に形成する工程と、駆動トランジスタを配線基板に貼り合わせることによって駆動トランジスタを前記信号線に接続する工程と、を備える。
【0020】
好ましくは、電気光学素子は、有機エレクトロルミネッセンス(EL)素子である。これにより、有機EL素子の駆動を高品位に行うことが可能となる。
【0021】
本発明の電子機器は、本発明の電子光学装置又は本発明の製造方法によって製造された電気光学装置を備える。ここで、「電子機器」とは、一定の機能を奏する機器一般をいい、その構成に特に限定が無いが、例えば、ICカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、PDA、電子手帳等が含まれる。これにより、画像表示品質の高い電子機器が得られる。
【発明を実施するための最良の形態】
【0022】
本発明を適用した一実施例の電気光学装置について説明する。以下では、電気光学装置の一例として有機EL表示装置を採り上げて説明を行う。
【実施例1】
【0023】
図1は、有機EL表示装置の電気的構成を示すブロック回路図である。図1に示す有機EL表示装置10は、表示パネル部11、制御回路12、走査ドライバ13及びデータドライバ14を含んで構成されている。
【0024】
制御回路12、走査ドライバ13及びデータドライバ14は、それぞれ独立した電子部品によって溝成されていてもよい。例えば、制御回路12、走査ドライバ13及びデータドライバ14が、1チップの半導体集積回路装置によって構成されていてもよい。また、制御回路12、走査ドライバ13及びデータドライバ14は、全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部11に、制御回路12、走査ドライバ13及びデータドライバ14が一体的に構成されていてもよい。制御回路12、走査ドライバ13及びデータドライバ14の全部若しくは一部がプログラマブルなICチップで構成され、その機能がICチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【0025】
表示パネル部11は、図2に示すように、列方向に延在する複数のデータ線X1〜Xm(mは自然数)と、行方向に延在する複数の走査線Y1〜Yn(nは自然数)が配線されている。また、表示パネル部11は、複数のデータ線X1〜Xmと複数の走査線Y1〜Ynとの交差部に対応する位置に配列された複数の画素20を備えている。つまり、各画素20は、列方向に延在する複数のデータ線X1〜Xmと行方向に延在する複数の走査線Y1〜Ynとの間にそれぞれマトリクス状に配置され、しかも電気的に接続されている。各画素20は、有機材料から成る発光層を具備する有機EL素子21(図3参照)を有している。
【0026】
図3は、画素20の電気的構成を示す回路図である。図3に示すように、画素20は、駆動トランジスタTdr、プログラム用トランジスタTprg、プログラム時選択トランジスタTsig、再生時選択トランジスタTrep及び保持キャパシタCsigを備えている。駆動トランジスタTdrはPチャネルTFTより構成されている。プログラム用トランジスタTprg、プログラム時選択トランジスタTsig及び再生時選択トランジスタTrepはNチャネルTFTより構成されている。
【0027】
駆動トランジスタTdrは、ドレインが再生時選択トランジスタTrepを介して有機EL素子21の陽極に接続されている。有機EL素子21の陰極は接地されている。また、駆動トランジスタTdrのドレインは、プログラム時選択トランジスタTsigを介してデータ線Xmに接続されている。さらに、駆動トランジスタTdrは、ソースが電源線L1に接続され、その電源線L1には有機EL素子21を駆動させるための駆動電圧Vddが供給されている。さらに、駆動トランジスタTdrは、ゲートが保持キャパシタCsigの第1電極に凄続され、その保持キャパシタCsigの第2の電極は電源線L1に接続されている。プログラム用トランジスタTprgは、駆動トランジスタTdrのゲート・ドレイン間に接続されている。
【0028】
プログラム時選択トランジスタTsig及びプログラム用トランジスタTprgのゲートは、走査線Ynを構成する第1の走査線Yn1に接続されている。そして、プログラム時選択トランジスタTsig及びプログラム用トランジスタTprgは、第1の走査線Yn1からのHレベルの第1走査信号SCn1に応答してオン状態になり、Lレベルの第1走査信号SCn1に応答してオフ状態になる。再生時選択トランジスタTrepのゲートは、走査線Ynを構成する第2の走査線Yn2に接続されている。そして、再生時選択トランジスタTrepは、第2の走査線Yn2からのHレベルの第2走査信号SCn2に応答してオン状態になり、Lレベルの第2走査信号SCn2に応答してオフ状態になる。
【0029】
有機EL素子21は、駆動トランジスタTdrを介して供給される駆動電流Idr(供給電流Ioled)の大きさに応じた輝度で発光する。
【0030】
次に、画素20の動作を簡単に説明する。
図4は、画素20のプログラム期間、発光期間、消去期間及び消灯の一連の動作を説明するためのタイムチャートである。
【0031】
(プログラム期間)
いま、Hレベルの第1走査信号SCn1が出力されると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigはオン状態に設定される。このとき、Lレベルの第2走査信号SCn2が出力されていて、再生時選択トランジスタTrepはオフ状態に設定されている。このとき、データ線Xmにデータ電流Idmが供給される。そして、プログラム用トランジスタTprgがオン状態になることによって駆動トランジスタTdrはダイオード接続となる。その結果、そのデータ電流Idmが、駆動トランジスタTdr→プログラム時選択トランジスタTsig→データ線Xmという経路で流れる。このとき、駆動トランジスタTdrのゲートの電位に対応した電荷が保持キャパシタCsigに蓄積される。
【0032】
(発光期間)
この状態から、第1走査信号SCn1がLレベルとなり、第2走査信号SCn2がHレベルとなると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigがオフ状態に設定され、再生時選択トランジスタTrepはオン状態に設定される。このとき、保持キャパシタCsigの電荷の蓄積状態は変化していないので、駆動トランジスタTdrのゲート電位は、データ電流Idmが流れたときの電圧に保持されている。従って、駆動トランジスタTdrのソース・ドレイン間には、そのゲート電圧に応じた大ききの駆動電流Idr(供給電流Ioled)が流れる。詳しくは、供給電流Ioledは、駆動トランジスタTdr→再生時選択トランジスタTrep→有機EL素子21という経路で流れる。これによって、有機EL素子21は、供給電流Ioled(データ電流Idm)に応じた輝度で発光する。なお、このとき、プログラム期間と発光期間の電流が流れる経路が相違し、それに伴う駆動トランジスタTdrの負荷特性が変わって動作点が変更するため、上述したようにデータ電流Idmの値毎に供給電流Ioledの変動する割合が相違する。
【0033】
(消去期間)
有機EL素子21が発光し予め定めた時間経過すると、第2走査信号SCn2がLレベルとなり、再生時選択トランジスタTrepはオフ状態に設定される。従って、有機EL素子21は、この時点で供給電流Ioledが供給されなくなり、消灯する。続いて、第1走査信号SCn1がHレベルとなると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigがオン状態に設定される。このとき、データ線Xmに駆動停止信号としての消灯信号Vsig(=電源電圧Vdd)が供給される。このとき、保持キャパシタCsigの第1電極に消灯信号Vsig(=Vdd)が供給される。駆動トランジスタTdrは、そのゲートがソースと同じ電位となってオフ状態になる。
【0034】
(消灯期間)
この状態から、第1走査信号SCn1がLレベルとなり、第2走査信号SCn2がHレベルとなると、プログラム用トランジスタTprg及びプログラム時選択トランジスタTsigがオフ状態に設定され、再生時選択トランジスタTrepはオン状態に設定される。このとき、保持キャパシタCsigの第1電極の電位は駆動トランジスタTdrのソースの電位と同じ電位に保持されているので、駆動トランジスタTdrはオフ状態に保持される。従って、上述した供給電流Ioledは流れないことから、有機EL素子21は、次のプログラム期間まで消灯し続ける。
【0035】
従って、データ電流Idmを常に一定に保ち、発光期間を変更(消灯期間を変更)すれば、一定のデータ電流Idmで有機EL素子21の輝度を制御することができる。つまり、駆動トランジスタTdrの負荷特性が変わって動作点が変更することに伴う、データ電流Idmの値毎に供給電流Ioledの変動割合を考慮することなく階調制御することができる。
【0036】
そこで本実施例では、後述するデータドライバ14から階調データに関係なく一定のデータ電流Idmを出力させるとともに、消灯信号Vsig(=Vdd)を出力させるようにしている。また、後述する走査ドライバ13も階調データに基づいて消去期間及び消灯期間を設定するための弟1走査信号SCnl及び弟2走査信号SCn2を生成する。
【0037】
(制御回路)
制御回路12は、図示しない外部装置から表示パネル部11に画像を表示するための画像信号(階調データ)D及びクロックパルスCPが入力される。本実施例では、制御回路12は、データドライバ14に出力する各画素20の画像信号(階調データ)Dを最も大きな値の階調データに補正しその補正した最も大きな値の階調データを基準階調データDSとしてそれぞれに出力する。ここで、階調データが「0」〜「83」階調とした場合、基準階調データは、「83」階調の階調データDとなる。従って、外部装置からの階調データDに関係なくデータドライバ14は基準階調データDs(63階調の階調データ)に基づくデータ電流Imaxをデータ線X1〜Xmに出力させて各画素20の有機EL素子21を最も明るく発光させることになる。そこで、制御回路12は、基準階調データDsに基づいて有機EL素子21を発光させても、画像信号(階調データ)Dに応じた輝度になるように発光期間を調整する。
【0038】
詳述すると、制御回路12は、1フレームを複数のサブフレームに分けて、各画素20に対して画像信号Dに基づいて各サブフレームでの発光または消灯かの制御データを生成する。本実施例では、図5に示すように、中間調を64階調で表現するために1フレームを6つの第1〜第6サブフレームSF1〜SF6に区分している。そして、第1〜第6サブフレームSF1〜SF6の期間TL1〜TL6は、第1サブフレームSF1から順に「1」、「2」、「4」、「8」、「16」、「32」としている。つまり、期間TL1〜TL6は、下記のような比に設定されている。
TL1:TL2:TL3:TL4:TL5:TL6=1:2:4:8:16:32
【0039】
そして、階調データDが「63」階調の場合、第1〜第6サブフレームSF1〜SF6の全てを選択し、発光期間T(=TL1+TL2+TL3+TL4+TL5十TL6)でだけ発光させて、「63」階調の階調データDの輝度の発光が得られるようにする。そして、階調データDが「31」階調の場合、第1〜第5サブフレームSF1〜SF5を選択して、その発光期間T(=TL1+TL2+TL3+TL4+TL5)だけ発光させることによって、見かけ上、画素20を「31」階調の輝度の発光をさせる。因みに、階調データDが「12」階調の場合、第3サブフレームSF3、第4サブフレームSF4を選択して、その発光期間T(=TL3+TL4)だけ発光させることによって、画素20を「12」階調の輝度で発光をさせる。つまり、データ線X1〜Xmに対して「63」階調に対応する最も大きなデータ電流Imaxを供給し、その階調データDに応じて発光期間Tを変更することによって、画素20をその階調データDに対応する輝度で発光させる。
【0040】
このため、制御回路12は、画素20毎にその画素20の階調データDに基づいて1フレームにおける発光させるサブフレームと発光させない(消灯させる)サブフレームの制御データを生成する。そして、制御回路12は、画素20に対して求めた制御データに基づいて、各サブフレームSF1〜SF6毎にそれぞれ走査線Y1〜Ynを走査するとき、該サブフレームを発光させる期間なのか消灯させる期間なのかを決定する制御信号SG1を、データドライバ14に出力する。そして、制御回路12は、各サブフレームSF1〜SF6において該サブフレームが発光させる期間の場合にはHレベルの制御信号SG1を、サブフレームを消灯させる期間の場合にはLレベルの制御信号SG1を出力する。
【0041】
制御回路12は、クロックパルスCPに基づいて1フレームの第1〜第6サブフレームSF1〜SF6毎に各走査線Y1〜Ynを順次選択するタイミングを決めるための垂直同期倍号VSYNCを生成し、走査ドライバ13に出力する。また、制御回路12は、クロックパルスCPに基づいて各データ線X1〜Xmに対応する基準階調データ及び制御信号SG1を出力するタイミングを決めるための水平同期信号HSYNCを生成し、データドライバ14に出力する。
【0042】
(走査ドライバ)
走査ドライバ13は各走査線Y1〜Ynと接続されている。走査ドライバ13は、1フレームの各サブフレームSF1〜SF6において、垂直同期信号VSYNCに基づいて各走査線Y1〜Ynの中の1本を適宜選択して1行分の画素20群を選択する。各走査線Y1〜Ynは、それぞれ第1の走査線Y11〜Yn1と第2の走査線Y12〜Yn2とから構成されている。そして、走査ドライバ13は、各サブフレームSF1〜SF6において、第1の走査線Y11〜Yn1を介して画素20のプログラム用トランジスタTprg及びプログラム時選択トランジスタTsigに第1走査信号SC11〜SCn1をそれぞれ供給する。また、走査ドライバ13は、各サブフレームSF1〜SF6において、第2の走査線Y12〜Yn2を介して画素20の再生時選択トランジスタTrepに第2走査信号SC12〜SCn2をそれぞれ供給する。
【0043】
(データドライバ)
データドライバ14は、制御回路12からの水平同期信号HSYNC、基準階調データDs及び制御信号SG1が入力される。データドライバ14は、各データ線X1〜Xmに対して単一ライン駆動回路25を備え、各単一ライン25に水平同期信号HSYNCに同期して対応する基準階調データDsが順番に入力される。各単一ライン騒動回路25は、図3に示すように、データ電流生成回路25a、消灯信号生成回路(駆動停止信号生成回路)25b、切替回路25cを備えている。データ電流生成回路25aは、制御回路12から出力される基準階調データDsに基づいてデータ電流を生成する。各データ電流生成回路25aはデジタル/アナログ変換回路を有し、例えば8ビットの階調データをデジタル/アナログ変換して0〜63階調のアナログ電流をデータ電流Id1〜Idmとしてそれぞれ生成する。なお、本実施例では、各単一ライン駆動回路25は、制御回路12から全て同じ値の基準階調データDsが供給されるようになっている。詳述すると、制御回路12から各単一ライン駆動回路25のデータ電流生成回路25aに出力される基準階調データDsは、最も大きな値(最も大きな階調データD)がそれぞれに出力される。従って、各単一ライン駆動回路25は、全て同じ値の最も大きな電流値のデータ電流Id1〜Idm(=Imax)を生成する。
【0044】
消灯信号生成回路25bは、本実施例では電源線L1に供給される駆動電圧Vddが印加され、その駆動電圧Vddを消灯信号Vsigとして出力する。
【0045】
切替回路25cは、第1スイッチQ1及び第2スイッチQ2を有している。第1スイッチQ1は、データ線xmとデータ電流生成回路25aとの間に接続されている。第1スイッチQ1は、本実施例ではNチャネルFETで構成され、そのゲートに制御回路12から制御信号SG1が入力される。そして、Hレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第1スイッチQ1はオン状態になりデータ電流生成回路25aからのデータ電流Id1〜Idm(=Imax)をそれぞれ対応するデータ線X1〜Xmに出力する。反対に、Lレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第1スイッチQ1はオフ状態になりそれぞれ対応するデータ線X1〜Xmへのデータ電流Id1〜Idm(=Imax)の供給を遮断する。
【0046】
第2スイッチQ2は、データ線Xmと消灯信号生成回路25bとの間に接続されている。第2スイッチQ2は、本実施例ではPチャネルFETで構成され、そのゲートに制御回路12から制御信号SG1が入力される。そして、Lレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第2スイッチQ2はオン状態になり消灯信号生成回路25bからの消灯信号Vsigをそれぞれ対応するデータ線X1〜Xmに出力する。反対に、Hレベルの制御信号SG1が入力された時、各単一ライン駆動回路25の第2スイッチQ2はオフ状態となりそれぞれ対応するデータ線X1〜Xmへの消灯信号Vsigの供給を遮断する。
【0047】
次に、上記のように構成した有機EL表示装置10の作用について説明する。
制御回路12は、1フレームの画像信号Dを入力する。制御回路12は、1フレームの画像信号Dに基づいて各画素20について第1〜第6サブフレームSF1〜SF6の中で、発光させるサブフレームと発光させないサブフレームの制御データを作成する。
【0048】
次に、制御回路12は、垂直同期信号VSYNCを走査ドライバ13に、水平同期信号HSYNCをデータドライバ14に出力する。走査ドライバ13は、垂直同期信号VSYNCに基づいて第1サブフレームSF1のための第1走査信号SC11〜SCn1及び第2走査信号SC12〜SCn2を順次生成し各走査線Y1〜Ynを順番に選択していく。
【0049】
一方、データドライバ14は、各走査線Y1〜Ynが選択される毎に、その選択された走査線上の各画素20についてこの第1サブフレームSF1の期間TL1において発光させるかどうかの制御信号SG1と基準階調データDsを制御回路12から入力する。各単一ライン駆動回路25のデータ電流生成回路25aは、基準階調データDsに基づいて同じ電流値のデータ電流Imaxを生成する。また、各単一ライン駆動回路25の切替回路25cには、画素20を発光させるHレベルの制御信号SG1、または、画素20を発光させないLレベルの制御信号SG1のいずれかが入力される。そして、発光させる画素20のデータ線にはデータ電流Imaxが、発光させない画素20のデータ線には消灯信号Vsigが、それぞれ供給される。
【0050】
そして、発光させる画素20にデータ電流Imaxが供給され、発光させない画素20に消灯信号Vsigが供給されると、走査ドライバ13は、第2走査信号に基づいて再生時選択トランジスタTrepをオン状態にさせる。再生時選択トランジスタTrepのオン状態に基づいて、データ電流Imaxが供給された画素20の有機EL素子21は、駆動電流Idr(供給電流Ioled)が供給されて発光する。また、消灯信号Vsigが供給された画素20の有機EL素子21は、駆動トランジスタTdrがオフ状態になるので電流Ioledが供給されず発光しない。なお、この状態は、次の第2サブフレームSF2における選択まで保持される。
【0051】
走査ドライバ13が次の走査線の選択に移ると、新たに選択された走査線上の各画素20について上記と同様な動作を行い、各画素20は、それぞれの制御信号SG1に基づいてデータドライバ14からデータ電流Imaxまたは消灯信号Vsigのいずれかが供給される。そして、各画素20は、供給されてデータ電流Imaxまたは消灯信号Vsigに基づいて発光または消灯する。
【0052】
第1サブフレームBF1の最後の走査線上の各画素20へのデータ電流Imaxまたは消灯信号Vsigの供給が終了すると、走査ドライバ13は、第2サブフレームのための第1走査信号SC11〜SCn1及び第2走査信号SC12〜SCn2を順次生成し各走査線Y1〜Ynを順番に選択していく。一方、制御回路12は上記と同様に、選択される走査線上の各画素20の第2サブフレームSF2における制御信号SG1及び基準階調データDsをそれぞれ出力する。そして、データドライバ14は、走査線が選択される毎に、その選択された走査線上の各画素20に対して各画素20に対する制御信号SG1に基づいてデータ電流Imaxまたは消灯信号Vsigを供給する。そして、選択された走査線上の各画素20は、上記と同様に、供給されたデータ電流Imaxまたは消灯信号Vsigに基ついて発光または消灯する。
【0053】
以後、第3サブフレームSF3〜第6サブフレームSF6のそれぞれについても、同様な動作が繰り返されて1フレームの画像が表示パネル部11の各画素20によって表現される。そして、1フレームの画像表示動作が終了すると、次の1フレームのための画像表示動作が同様に行われる。
【0054】
従って、例えば、階調データDが「63」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第1〜第6サブフレームSF1〜SF6の全てのフレームで発光し、その発光期間TはT=TLl+TL2+TL3+TL4+TL5+TL6となる。また、階調データDが「15」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第1〜第4サブフレームSF1〜SF4で発光し、第5及び第6サブフレームSF5、SF6で消灯し、その発光期間TはT=TLl+TL2十TL3+TL4となる。さらに、階調データDが「3」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第1及び第2サブフレームSF1、SF2で発光し、第3〜第6サブフレームSF3〜SF6で消灯し、その発光期間TはT=TLl+TL2となる。さらに、階調データDが「6」階調の画素20の場合、供給されたデータ電流Imaxに基づいて第2及び第3サブフレームSF2、SF3で発光し、第1、第4〜第6サブフレームSF1、SF4〜SF6で消灯し、その発光期間TはT=TL2+TL3となる。つまり、データ線X1〜Xmに「63」階調に対応する最も大きなデータ電流Imaxを供給し、その階調データDに応じて発光期間Tを変更することによって、画素20をその階調データDに対応する輝度で見かけ上、発光させる。
【0055】
すなわち、本実施例の有機EL表示装置10は、一定値の駆動電流を供給し、かつ当該駆動電流の供給期間を可変に設定することによって階調制御をして有機EL素子(電気光学素子)を駆動している。なお、上述した画素20に含まれる各素子(有機EL素子21を除く)によって構成される駆動回路は上記の駆動を実現する回路の一例であり、これのみに限定されるものではない。また、この駆動回路へ外部から信号を供給する各信号線には、第1走査線Yn1、第2走査線Yn2、及びデータ線Xmが該当する。
【0056】
本実施例の有機EL表示装置10はこのような構成を有しており、次に、信号遅延の内容と、これを回避するための構成に関して説明する。
【0057】
図6及び図7は、信号遅延の内容について説明する図である。図6は上記した図4と対応する内容となっており、図4において示した理想的な状態の各信号の波形が点線により示されている。また、信号線の時定数が増大することによって信号遅延が発生した場合の信号波形が実線によって示されている。図示の例のように、表示パネル部11が大型化すればするほど、信号線の時定数の増加による信号遅延が顕著となる。このような信号遅延が生じると表示品質が低下することになる。
【0058】
そこで本実施例では、各信号線(第1走査線Yn1、第2走査線Yn2、データ線Xm)を介して供給する信号の遅延が10%以内となるように、当該信号線により生じる抵抗成分及び容量成分によって決まる時定数を設定する。本実施例では、図7に示すように、理想的な状態の信号波形(点線)の立ち上がり期間をtとすると、信号遅延による信号波形の立ち上がりの遅延時間が0.1tとなるように、当該信号を伝搬すべき信号線の時定数を設定している。
【0059】
時定数の設定は、例えば、各信号線の厚さ及び/又は線幅をパラメータとして抵抗成分を増減させ、或いは各信号線を構成する材料の比抵抗をパラメータとして抵抗成分を増減させることによって設定することができる。信号遅延の抑制のためには時定数をより低減させる必要があるので、信号線の厚さや線幅を大きくし、又は比抵抗のより小さい材料(例えば、Al、AlZrなど)を選択するとよい。
【0060】
また、時定数の設定は、隣接する信号線の相互間距離をパラメータとして容量成分を増減させ、又は各信号線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして容量成分を増減させ、或いは各信号線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして容量成分を増減させることによって設定することもできる。信号遅延の抑制のためには時定数をより低減させる必要があるので、信号線の相互間距離をより大きくし、又は各信号線の面積を小さくし、或いはより比誘電率の低い材料によって絶縁膜を構成し、当該絶縁膜の厚みを小さくするとよい。
【0061】
次に、各信号線の形成方法について特に着目しながら、有機EL表示装置10の製造方法を説明する。
【0062】
図8及び図9は、有機EL表示装置10の製造方法について説明する工程図である。
【0063】
まず、図8(a)に示すように、第1基板51上に下地絶縁膜52を形成する。下地絶縁膜52としては、例えば、酸化シリコン膜が好適に用いられる。次に、下地絶縁膜52上に、材料ガスとしてSiH4を用いたPECVD法(プラズマ励起CVD法)、或いは材料ガスとしてSi2H6を用いたLPCVD法(減圧CVD法)などの方法により半導体膜53を成膜する。半導体膜13としては、例えば非晶質シリコン(a−Si)膜が好適に用いられる。その後、レーザー光54の照射により半導体膜53の結晶化を行う。本例では、結晶化によって多結晶シリコン(poly−Si)膜を得る。その後、半導体膜53を所望形状にバターニングして活性層55を得る。
【0064】
次に、図8(b)に示すように、TEOS(テトラエトキシシテン)を材料ガスとして用いたPECVD法やECR−CVD法(電子サイクロトロン共鳴CVD法)などの方法によりゲート絶縁膜56を成膜する。次に、ゲート絶縁膜56上に低抵抗な導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極57及び図示しないゲート配線を形成する。本発明では、低抵抗な導電膜として、例えば、AlやAlZrのような比抵抗10μΩ・m以下の材料を用いることが好適である。その後、イオンインプラやイオンドーピング58などにより、レジストマスク57を用いてP(リン)イオンとB(ポロン)イオンを選択的に注入し、ソース・ドレイン領域55bを形成する。
【0065】
次に、図8(c)に示すように、第1層間絶縁膜59cを成膜し、コンタクトホールを開口する。次に、第1層間絶縁膜59c上およびコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極59e及び図示しない配線を形成する。
【0066】
上述したソース・ドレイン電極59eと接続される配線、或いは上記のゲート配線などが各信号線、すなわち第1走査線、第2走査線或いはデータ線として機能することになる。よって、これらの信号線の形成時において、上記のような各パラメータを設定して抵抗成分、容量成分を増減させることにより、信号線の時定数が適切な値となるようにする。
【0067】
次に、図9(a)に示すように、第2層間絶縁膜61を成膜し、コンタクトホールを開口する。次に、第2層間絶縁膜61上およびコンタクトホール内に透明導電膜(ITO膜)を成膜し、陽極62を得る。親液性材料を成膜し、開口して親液性バンク63を得る。撥液性材料を成膜し、開口して撥液性バンク64を得る。次に、図9(b)に示すように、インクジェット法(液滴吐出法)などの方法によりPEDOT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層65を形成し、さらに発光材料を塗布して発光層66を形成する。次に、図9(c)に示すように、マスク蒸着などの方法によって低仕事関数の金属を成膜し、陰極67を得る。
【実施例2】
【0068】
次に、図10乃至図11を参照して、本実施例の有機EL表示装置の製造方法について説明する。
【0069】
図10は第1機能素子の製造工程断面図である。ここでは、第1機能素子は薄膜トランジスタである。まず、同図(a)に示すように、第1基板110上に下地絶縁膜120を形成する。下地絶縁膜120としては、例えば、酸化シリコン膜等が好適である。次に、材料ガスとしてSiH4を用いたPECVD法(プラズマ励起CVD法)、或いは材料ガスとしてSi2H6を用いたLPCVD法(減圧CVD法)等の方法により、下地絶縁膜120上に半導体膜130を成膜する。半導体膜130としては、例えば、非晶質シリコン(a−Si)膜が好適に用いられる。次に、レーザー光140の照射により半導体膜130の結晶化を行う。本例では、結晶化により多結晶シリコン(poly−Si)膜を形成する。その後、半導体膜130を所望形状にパターニングして活性層150を得る。
【0070】
次に、同図(b)に示すように、TEOS(テトラエトキシシラン)を材料ガスとして用いたPECVD法やECR−CVD法(電子サイクロトロン共鳴CVD法)等の方法によりゲート絶縁膜160を成膜する。次に、ゲート絶縁膜160上に導電体膜を成膜し、当該導電体膜をパターニングして、ゲート電極170を形成する。イオンインプラやイオンドーピング180等により、レジストマスク1aを用いてP(リン)イオンとB(ボロン)イオンを選択的に注入し、ソース・ドレイン領域1bを形成する。
【0071】
次に、同図(c)に示すように、第1層間絶縁膜1cを成膜し、コンタクトホールを開孔する。次に、第1層間絶縁膜1c上及びコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極1e及び図示しない配線を形成する。この低抵抗な材料から成るソース・ドレイン電極層に、第1の走査線Yn1と、再生時選択トランジスタTrepのゲートに接続する第2の走査線Tn2と、消去信号Vsigを供給するデータ線Xmとを形成する。これにより、n型薄膜トランジスタ1fとp型薄膜トランジスタ1gとを含んで成るCMOS回路が形成される。尚、同図では一つずつの素子しか図示されていないが、実際には多数の素子が配列して存在している。
【0072】
図11は第2の機能素子の製造工程断面図である。ここで、第2の機能素子は有機EL素子である。まず、同図(a)に示すように、第2層間絶縁膜210を成膜し、コンタクトホールを開孔する。次に、第2層間絶縁膜210上及びコンタクトホール内に第2基板210上に、透明導電膜(ITO)を成膜し、陽極220を得る。親液性材料を成膜し、開孔して親液性バンク230を形成する。撥液性材料を成膜し、開孔して撥液性バンク240を得る。次に、同図(b)に示すように、インクジェット法(液滴吐出法)等の方法によりPEDOT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層250を形成し、さらに発光材料を塗布して発光層260を形成する。次に、同図(c)に示すように、低仕事関数の金属のマスク蒸着等の方法によって陰極270を形成する。
【0073】
図12は1層構造の配線層を含む線基板の断面図、図13は同配線基板の配線レイアウト図である。図10に示した符号と同一符号のレイヤは同一レイヤを示すものとしてその詳細な説明を省略する。第1層間絶縁膜1c上には第1配線層300が形成されている。第1配線層300は、同一方向に延在する複数の配線から成る。ゲート電極170と配線層300はコンタクトホールh1を通じて接続している。また、ゲート電極170と同一レイヤに存在する配線190はコンタクトホールh2を通じて接続している。上述した第1の走査線Yn1、第2の走査線Yn2、及びデータ線Xmは第1配線層300によって形成されている。第1配線層300の時定数は信号遅延が10%以内になるように回路定数が定められている。
【0074】
図14は2層構造の配線層を含む配線基板の断面図、図15は同配線基板の配線レイアウト図である。図10に示した符号と同一符号のレイヤは同一レイヤを示すものとしてその詳細な説明を省略する。第1層間絶縁膜1c上には第1配線層300が形成されている。第1配線層300上には、更に、第2層間絶縁膜1dを介して第2層間絶縁膜400が形成されている。第2配線層400は、同一方向に延在する複数の配線から成る。第1配線層300と第2配線層400の配線方向は略直交する向きに形成されている。ゲート電極170と第1配線層300はコンタクトホールh3を通じて接続している。ソース・ドレイン領域1bと第2層間絶縁膜400はコンタクトホールh4を通じて接続している。ゲート電極170と第2配線層400はコンタクトホールh5を通じて接続している。上述した第1の走査線Yn1、第2の走査線Yn2、及びデータ線Xmは第1配線層300又は第2配線層400によって形成されている。第2配線層400の時定数は信号遅延が10%以内になるように回路定数が定められている。
【実施例3】
【0075】
次に、図16乃至図19を参照して、本実施例の有機EL表示装置の製造方法について説明する。
【0076】
ここで、図16は第1機能素子を一つ以上含む素子チップの製造方法の工程図である。ここでは第1機能素子として薄膜トランジスタを用いている。同図(a)に示すように、仮基板1100上に剥離層1200を形成し、その上に下地絶縁膜1300を形成する。ここで、剥離層とは、エネルギーの付与(例えばレーザ照射)によって変化を生じて、仮基板1100及び/又は下地絶縁膜1300との固着度合が弱まる性質を有するものをいい、例えば、非晶質シリコン等が好適に用いられる。次に、材料ガスとしてSiH4を用いたPECVD法、或いは材料ガスとしてSiH6を用いたLPCVD法により、下地絶縁膜1300上に半導体膜1400を成膜する。半導体膜1400としては、例えば、非晶質シリコンが好適に用いられる。次に、レーザー光1500の照射により半導体膜1400の結晶化を行う。本例では、結晶化により多結晶シリコンを得る。その後、半導体膜1400を所望形状にパターニングして活性層1600を得る。
【0077】
次に、同図(b)に示すように、TEOSを材料ガスとして用いたPECVD法やECR−CVD法等の方法によりゲート絶縁膜1700を成膜する。次に、ゲート絶縁膜1700上に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてゲート電極1800を形成する。イオンインプラやイオンドーピング1900などにより、レジスタマスク10aを用いてP(リン)イオンとB(ボロン)イオンを選択的に注入し、ソース・ドレイン領域10bを形成する。
【0078】
次に、同図(c)に示すように、第1層間絶縁膜10cを成膜し、第1コンタクトホールを開孔する。次に、第1層間絶縁膜10c上及びコンタクトホール内に金属等の導電体膜を成膜し、当該導電体膜をパターニングしてソース・ドレイン電極10e及び配線(図示せず)を形成する。これにより、n型薄膜トランジスタ10fとp型薄膜トランジスタ10gとを含んで成るCMOS回路が形成される。更に、第2層間絶縁膜10hを成膜し、コンタクトホールを開孔する。次に、第2層間絶縁膜10h上及びコンタクトホール内にパッド金属を成膜し、パターニングして接続パッド10jを得る。最後に、素子チップを分離するセパレーション10kを形成する。同図では1個の素子チップしか図示してないが、実際には多数の素子チップが配列して存在する。
【0079】
図17は第2機能素子の製造方法の工程図である。ここでは第2機能素子として、有機EL素子を用いている。まず、同図(a)に示すように、第2基板2100上に透明導電膜(ITO膜)を成膜し、陽極2200を得る。親液性材料を成膜し、開孔して親液性バンク2300を得る。撥液性材料を成膜し、開孔して撥液性バンク2400を得る。次に、同図(b)に示すように、インクジェット法(液滴吐出法)等の方法によりPEDT(ポリエチレンジオキシチオフェン)を塗布して正孔輸送層2500を形成し、さらに、発光材料を塗布して発光層2600を形成する。次に、同図(c)に示すように、低仕事関数の金属のマスク蒸着等の方法で陰極2700を形成する。
【0080】
図18は、第1機能素子を一つ以上含む素子チップの剥離転写方法の工程図である。同図(a)に示すように、仮基板1100上に剥離層1200を形成し、その上に第1機能素子3100や接続パッド3200を形成し、素子チップ3300を形成する。次に、同図(b)に示すように、第3基板3400上に低抵抗な導電体膜から成る第1配線3500を形成し、第1配線3500上に層間絶縁膜3600を成膜し、第1コンタクトホール3700を開孔する。次に、低抵抗な導電体膜から成る第2配線3800を形成する。この第2配線3800は素子チップ3300と接続するための接続パッド3900を含む。次に、接続パッド3900上に接着剤30aを塗布する。次に、同図(c)に示すように、仮基板3100の上面と第3基板3400の上面とを当接させて両者を貼り合わせ、これらの仮基板3100と第3基板3400を圧着し、接着剤30aを用いて、素子チップ3300の接続パッド3200と第3基板3400の接続パッド3900を電気的に接続する。その後、仮基板3100の裏面側から剥離層3200に対してレーザー光30bの照射を行うことにより、当該剥離層3200にレーザーアビュレーションによる剥離を生じさせて、第3の機能素子3100を一つ以上含む素子チップ3300を仮基板3100から剥離させる。これにより、同図(d)に示すように、素子チップ3300は薄膜トランジスタ3100を一つ以上含む素子チップ3300の接続パッド3200と、第1配線3500及び第2配線3800が形成された第3基板3400の接続パッド3900とが電気的に接続している。
【0081】
図19は素子チップ3300を接続した第3基板4100と、上述の第2基板4300とを貼り合わせた状態を示している。第3基板4100に形成した接続パッド4200と、第2基板4300の第2機能素子(有機EL素子)に形成した陰極4400を、スクリーン印刷により接続パッド4200上に形成した導電ペースト4500により接着し、第3基板の接続パッド4200と、第2機能素子に形成した陰極4400とを接続する。また、スクリーン印刷により第2機能素子に形成した陰極4400上に導電ペースト4500を形成し、第3基板の接続パッド4200と接続してもよい。
【0082】
本実施例の有機EL装置10では、信号遅延として許容可能な範囲が10%程度であるという知見に基づき、各信号線の時定数に着目してこれを適切に設定することにより、信号遅延を抑制している。よって、表示制御に必要な信号の書き込み不足を極力回避することができ、信号遅延による表示品質の低下を回避することが可能となる。
【実施例4】
【0083】
次に、図20乃至図24を参照しながら、電気光学装置100を備える電子機器の具体例について説明する。図20はテレビジョンへの適用例を示す。テレビジョン550は、本発明の電気光学装置100を備えている。図21はロールアップ式テレビジョンへの適用例を示す。ロールアップ式テレビジョン560は、本発明の電気光学装置100を備えている。図22は携帯電話への適用例を示す。携帯電話530は、アンテナ部531、音声出力部532、音声入力部533、操作部534、及び本発明の電気光学装置100を備えている。図23はビデオカメラへの適用例である。ビデオカメラ540は、受像部541、操作部542、音声入力部543、及び本発明の電気光学装置100を備えている。図24は、モバイル型パーソナルコンピュータ100を示す。モバイル型パーソナルコンピュータ100は、キーボード101を備えた本体部102と、有機EL表示装置10を用いた表示ユニット103とを備えている。
【0084】
尚、電子機器は、これらに限定されず、表示機能を有する各種の電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型TV、電子手帳、電光掲示盤、宣伝公告用ディスプレイなども含まれる。また、本発明は、上述した実施例の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した各実施例では、電気光学素子として、有機EL素子を例示していたが、本発明の適用範囲はこれに限定されるものではなく、例えば、無機EL素子、液晶素子、デジタルマイクロミラーデバイス(DMD)、FED(Field Emission Display)、SED(Surface-Conduction Electron-Emitter Display)等、各種の電気光学装置(表示装置)に適用することが可能である。
【図面の簡単な説明】
【0085】
【図1】有機EL表示装置の電気的構成を示すブロック回路図である。
【図2】表示パネル部の回路構成を示すブロック回路図である。
【図3】画素の回路図である。
【図4】画素のプログラム期間、発光期間、消去期間及び消灯期間の一連の動作を説明するためのタイムチャートである。
【図5】1フレームの構成(サブフレーム)を説明する図である。
【図6】信号遅延の内容について説明する図である。
【図7】信号遅延の内容について説明する図である。
【図8】有機EL表示装置の製造方法について説明する工程図である。
【図9】有機EL表示装置の製造方法について説明する工程図である。
【図10】有機EL表示装置の製造工程断面図である。
【図11】有機EL表示装置の製造工程断面図である。
【図12】1層構造の配線層の断面図である。
【図13】1層構造の配線レイアウト図である。
【図14】2層構造の配線層の断面図である。
【図15】2層構造の配線レイアウト図である。
【図16】有機EL表示装置の製造方法について説明する工程図である。
【図17】有機EL表示装置の製造方法について説明する工程図である。
【図18】有機EL表示装置の製造方法について説明する工程図である。
【図19】有機EL表示装置の製造方法について説明する工程図である。
【図20】電気光学装置を備えたテレビジョンの斜視図である。
【図21】電気光学装置を備えたロールアップ式テレにジョンの斜視図である。
【図22】電気光学装置を備えた携帯電話の斜視図である。
【図23】電気光学装置を備えたビデオカメラの斜視図である。
【図24】電気光学装置を備えたパーソナルコンピュータの斜視図である。
【符号の説明】
【0086】
10…有機エレクトロルミネッセンス表示装置(電気光学装置)、11…表示パネル部、12…制御回路、13…走査ドライバ、14…データドライバ、20…画素、21…有機エレクトロルミネッセンス素子(電気光学素子)、25…単一ライン駆動回路、25a…データ電流生成回路、25b…消灯信号生成回路、25c…切替回路、100…モバイル型パーソナルコンピュータ、X1〜Xm…データ線、Y1〜Yn…走査線、Tdr=駆動トランジスタ、Tprg…プログラム用トランジスタ、Tsig…プログラム時選択トランジスタ、Trep…再生時選択トランジスタ、Csig…保持キャパシタ、Q1…第1スイッチ、Q2…第2スイッチ、Imax…データ電流、D…階調データ、Vsig…駆動停止信号、Idr…駆動電流、Ioled…供給電流
【特許請求の範囲】
【請求項1】
1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、
を備え、
前記プログラム期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数が設定されている、電気光学装置。
【請求項2】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の厚さ及び/又は線幅をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置。
【請求項3】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線を構成する材料の比抵抗をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置。
【請求項4】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、隣接する前記走査線の相互間距離をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項5】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項6】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項7】
1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続するデータ線を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する第1の走査線と、
を備え、
前記プログラム期間は、前記第1の走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記データ線を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記第1の走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記第1の走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記データ線を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記第1の走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記第1の走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、
前記選択トランジスタの電流制御端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項8】
請求項7に記載の電気光学装置であって、
前記駆動トランジスタから前記電気光学素子に駆動電流を供給する電流経路を開閉する再生時選択トランジスタと、
前記再生時選択トランジスタをオンオフ制御する開閉信号する出力する第2の走査線を更に備え、
前記第2の走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、
前記再生時選択トランジスタの電流制御端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項9】
請求項7又は請求項8に記載の電気光学装置であって、
前記データ線は、信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、
前記駆動トランジスタの電流出力端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項10】
請求項7乃至請求項9のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の厚さ及び/又は線幅をパラメータとして、抵抗成分を増減させることによって設定される、電気光学装置。
【請求項11】
請求項7乃至請求項10のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線を構成する材料の比抵抗をパラメータとして、抵抗成分を増減させることによって設定される、電気光学装置。
【請求項12】
請求項1乃至請求項11のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の相互間の距離をパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項13】
請求項1乃至請求項12のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項14】
請求項1乃至請求項13のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項15】
請求項1乃至請求項14のうち何れか1項に記載の電気光学装置であって、
前記電気光学素子は有機エレクトロルミネッセンス素子である、電気光学装置。
【請求項16】
請求項1乃至請求項15のうち何れか1項に記載の電気光学装置を備える電子機器。
【請求項17】
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、
を備え、
1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整するように構成され、
前記プログラム期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数を備えている電気光学装置の製造方法であって、
前記駆動トランジスタを仮基板上に形成する工程と、
前記電気光学素子と前記駆動トランジスタとを接続する信号線を配線基板上に形成する工程と、
前記駆動トランジスタを前記配線基板に貼り合わせることによって前記駆動トランジスタを前記信号線に接続する工程と、
を備える、電気光学装置の製造方法。
【請求項18】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の厚さ及び/又は線幅をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項19】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線を構成する材料の比抵抗をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項20】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、隣接する前記走査線の相互間距離をパラメータとして前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項21】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項22】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項23】
請求項17乃至請求項22のうち何れか1項に記載の電気光学装置の製造方法であって、前記電気光学素子は有機エレクトロルミネッセンス素子である、電気光学装置の製造方法。
【請求項24】
請求項17乃至請求項23のうち何れか1項に記載の製造方法によって製造された電気光学装置を備える電子機器。
【請求項1】
1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、
を備え、
前記プログラム期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数が設定されている、電気光学装置。
【請求項2】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の厚さ及び/又は線幅をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置。
【請求項3】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線を構成する材料の比抵抗をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置。
【請求項4】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、隣接する前記走査線の相互間距離をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項5】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項6】
請求項1に記載の電気光学装置であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置。
【請求項7】
1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整する電気光学装置であって、
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続するデータ線を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する第1の走査線と、
を備え、
前記プログラム期間は、前記第1の走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記データ線を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記第1の走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記第1の走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記データ線を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記第1の走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記第1の走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、
前記選択トランジスタの電流制御端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項8】
請求項7に記載の電気光学装置であって、
前記駆動トランジスタから前記電気光学素子に駆動電流を供給する電流経路を開閉する再生時選択トランジスタと、
前記再生時選択トランジスタをオンオフ制御する開閉信号する出力する第2の走査線を更に備え、
前記第2の走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、
前記再生時選択トランジスタの電流制御端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項9】
請求項7又は請求項8に記載の電気光学装置であって、
前記データ線は、信号遅延が理論値の10%以内となる時定数を備える一又は複数の配線層によって形成され、
前記駆動トランジスタの電流出力端子は、前記一又は複数の配線層に接続されている、電気光学装置。
【請求項10】
請求項7乃至請求項9のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の厚さ及び/又は線幅をパラメータとして、抵抗成分を増減させることによって設定される、電気光学装置。
【請求項11】
請求項7乃至請求項10のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線を構成する材料の比抵抗をパラメータとして、抵抗成分を増減させることによって設定される、電気光学装置。
【請求項12】
請求項1乃至請求項11のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の相互間の距離をパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項13】
請求項1乃至請求項12のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項14】
請求項1乃至請求項13のうち何れか1項に記載の電気光学装置であって、
前記配線層の時定数は、前記第1の走査線、前記第2の走査線、又は前記データ線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、容量成分を増減させることによって設定される、電気光学装置。
【請求項15】
請求項1乃至請求項14のうち何れか1項に記載の電気光学装置であって、
前記電気光学素子は有機エレクトロルミネッセンス素子である、電気光学装置。
【請求項16】
請求項1乃至請求項15のうち何れか1項に記載の電気光学装置を備える電子機器。
【請求項17】
電流制御端子、電流入力端子、及び電流出力端子を備え、前記電流制御端子と前記電流入力端子との間の電圧に基づいて電流増幅率を制御する駆動トランジスタと、
前記駆動トランジスタから駆動電流の供給を受けて発光する電気光学素子と、
前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間の電圧を保持する保持キャパシタと、
発光階調に依存しない一定電流を出力する定電流源と、
前記駆動トランジスタをオフ状態にする駆動停止信号を出力する電圧源と、
前記定電流源又は前記電圧源のうち何れか一方と前記駆動トランジスタを接続する電流経路を開閉する選択トランジスタと、
前記選択トランジスタをオンオフ制御する開閉信号を出力する走査線と、
を備え、
1フレーム期間内にプログラム期間、発光期間、消去期間、及び消灯期間を含み、発光階調に応じて前記発光期間を調整するように構成され、
前記プログラム期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記定電流源から前記駆動トランジスタに一定電流を流したときの前記電流制御端子と前記電流入力端子との間の電圧を前記保持キャパシタに保持させる期間であり、
前記発光期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記保持キャパシタに保持された電圧を前記駆動トランジスタの前記電流制御端子と前記電流入力端子との間に供給して前記電気光学素子に駆動電流を供給する期間であり、
前記消去期間は、前記走査線に開信号が出力されることによって、前記選択トランジスタがオン状態となり、前記電流経路を通じて前記電圧源から前記駆動トランジスタに駆動停止信号を供給して前記駆動トランジスタをオフ状態にし、前記電気光学素子の発光を停止させる期間であり、
前記消灯期間は、前記走査線に閉信号が出力されることによって、前記選択トランジスタがオフ状態となり、前記電気光学素子の発光停止状態が維持される期間であり、
前記走査線は、前記開閉信号の信号遅延が理論値の10%以内となる時定数を備えている電気光学装置の製造方法であって、
前記駆動トランジスタを仮基板上に形成する工程と、
前記電気光学素子と前記駆動トランジスタとを接続する信号線を配線基板上に形成する工程と、
前記駆動トランジスタを前記配線基板に貼り合わせることによって前記駆動トランジスタを前記信号線に接続する工程と、
を備える、電気光学装置の製造方法。
【請求項18】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の厚さ及び/又は線幅をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項19】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線を構成する材料の比抵抗をパラメータとして、前記抵抗成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項20】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、隣接する前記走査線の相互間距離をパラメータとして前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項21】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜を構成する材料の比誘電率をパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項22】
請求項17に記載の電気光学装置の製造方法であって、
前記走査線の前記時定数は、前記走査線の下層及び/又は上層に配置される絶縁膜の厚さをパラメータとして、前記容量成分を増減させることによって設定される、電気光学装置の製造方法。
【請求項23】
請求項17乃至請求項22のうち何れか1項に記載の電気光学装置の製造方法であって、前記電気光学素子は有機エレクトロルミネッセンス素子である、電気光学装置の製造方法。
【請求項24】
請求項17乃至請求項23のうち何れか1項に記載の製造方法によって製造された電気光学装置を備える電子機器。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【公開番号】特開2006−119590(P2006−119590A)
【公開日】平成18年5月11日(2006.5.11)
【国際特許分類】
【出願番号】特願2005−169724(P2005−169724)
【出願日】平成17年6月9日(2005.6.9)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【出願人】(597065329)学校法人 龍谷大学 (120)
【Fターム(参考)】
【公開日】平成18年5月11日(2006.5.11)
【国際特許分類】
【出願日】平成17年6月9日(2005.6.9)
【出願人】(000002369)セイコーエプソン株式会社 (51,324)
【出願人】(597065329)学校法人 龍谷大学 (120)
【Fターム(参考)】
[ Back to top ]