電源制御回路及び電源装置
【課題】少数の外部端子により複数の電源のタイミングを制御する電源制御回路及び電源装置。
【解決手段】第１の入力信号により入出力部に充電／放電可能な充放電回路と、入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、入出力部の電圧と、第１の大小判定する第１の比較回路と、入出力部の電圧と、第１の比較電圧とは異なる第２の比較電圧とを大小判定する第２の比較回路と、クランプ出力回路の出力に応じて、第１の入力信号及び第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、第２の入力信号と第２の比較回路の出力との論理積をとり、第２の出力信号として出力する論理積回路と、を備え、クランプ出力回路は、入出力部に外部から電圧を印加しないときは入出力部の電圧を論理値ローレベルとなるクランプ論理値を出力し、入出力部に論理値ハイレベルが印加されたときは入出力部の論理値を出力する。
【解決手段】第１の入力信号により入出力部に充電／放電可能な充放電回路と、入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、入出力部の電圧と、第１の大小判定する第１の比較回路と、入出力部の電圧と、第１の比較電圧とは異なる第２の比較電圧とを大小判定する第２の比較回路と、クランプ出力回路の出力に応じて、第１の入力信号及び第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、第２の入力信号と第２の比較回路の出力との論理積をとり、第２の出力信号として出力する論理積回路と、を備え、クランプ出力回路は、入出力部に外部から電圧を印加しないときは入出力部の電圧を論理値ローレベルとなるクランプ論理値を出力し、入出力部に論理値ハイレベルが印加されたときは入出力部の論理値を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源制御回路及び電源装置に関し、特に、複数の電源の立上りと立下りを制御する電源制御回路及び電源装置に関する。
【背景技術】
【０００２】
電子・電気機器の電源には、商用電源または電池が用いられている。これらの電源は、機器内部または外部において、所望の電圧に変換されている。また、定電圧化されることも多い。
近年、半導体デバイス等の電子・電気機器に必要とされる電源電圧が複数化している。そのため、１つの電圧から、複数の電源により、定電圧化することが行われている。
【０００３】
その場合、複数の電源の投入・切断シーケンスを考慮しないと、半導体デバイスが、ラッチアップを起こして焼損することがある。また、半導体デバイス以外でも、電源投入の順序が問題になる場合がある。
そのために、電源の投入・切断シーケンスを制御する回路が提案されている。
【０００４】
例えば、ＰＷＭ制御方式のＤＣ−ＤＣ制御回路において、ソフトスタート用コンデンサの接続方式を工夫することで、ＤＣ−ＤＣ制御回路の負荷に依存せずに出力電圧の立上り特性を制御できるようにした提案がされている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１５４２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、少数の外部端子により、複数の電源の立上りと立下りのタイミングを制御する電源制御回路及び電源装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、前記入出力部の電圧と、前記第１の比較電圧とは異なる第２の比較電圧と、を比較して大小判定する第２の比較回路と、前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、第２の入力信号と前記第２の比較回路の出力との論理積をとり、第２の出力信号として出力する論理積回路と、を備え、前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路が提供される。
【０００８】
本発明の他の一態様によれば、第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、前記入出力部の電圧と、前記第１の比較電圧とは異なるｍ個（ｍは、１以上）の第２の比較電圧と、をそれぞれ比較して大小判定するｍ個の第２の比較回路と、前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、第２の入力信号と前記ｍ個の第２の比較回路の出力との論理積をとり、ｍ個の第２の出力信号として出力するｍ個の論理積回路と、を備え、前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路が提供される。
【０００９】
本発明の他の一態様によれば、第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、前記入出力部の電圧と、互いに異なるｎ個（ｎは、２以上）の比較電圧と、をそれぞれ比較して大小判定するｎ個の比較回路と、前記クランプ出力回路の出力に応じて、前記第１の入力信号を選択してｎ個の第１の出力信号としてそれぞれ出力するか、または前記ｎ個の比較回路の出力を選択してｎ個の第１の出力信号としてそれぞれ出力するｎ個の選択回路と、を備え、前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路が提供される。
【００１０】
本発明の他の一態様によれば、上記いずれか１つの電源制御回路を備えたことを特徴とする電源装置が提供される。
【発明の効果】
【００１１】
本発明によれば、少数の外部端子により、複数の電源の立上りと立下りのタイミングを制御する電源制御回路及び電源装置が提供される。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図２】図１に表した充放電回路の構成を例示する回路図である。
【図３】図１に表したクランプ出力回路の構成を例示する回路図である。
【図４】図１〜３に表した電源制御回路における主要信号のタイミングチャートである。
【図５】図１〜３に表した電源制御回路における主要信号の別のタイミングチャートである。
【図６】図１に表したクランプ出力回路の他の構成を例示する回路図である。
【図７】本発明の第２の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図８】図７に表した電源制御回路における主要信号のタイミングチャートである。
【図９】図７に表した電源制御回路における主要信号の他のタイミングチャートである。
【図１０】本発明の第３の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図１１】図１０に表した電源制御回路における主要信号のタイミングチャートである。
【図１２】本発明の第４の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図１３】本発明の第１の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
【図１４】本発明の第２の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、信号の論理値を、ローレベルを”０”で、ハイレベルを”１”で表す。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電源制御回路の構成を例示するブロック図である。
図１に表したように、電源制御回路５１は、充放電回路１０、クランプ出力回路２０、選択回路１１、比較回路３０ａ、３０ｂ及び論理積（ＡＮＤ）回路１２を、同一半導体基板に形成して１チップ化した構造を有する。
【００１５】
本実施例の電源制御回路５１においては、第１の入力信号ＥＮ１により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路１０の出力は、入出力部Ｔｃｏｎｔに接続されている。
充放電回路１０は、後述するように、第１の入力信号ＥＮ１が”１”のとき、充電電流を入出力部Ｔｃｏｎｔに供給し、第１の入力信号ＥＮ１が”０”のとき、放電電流を入出力部Ｔｃｏｎｔから吸い込む回路である。
【００１６】
入出力部Ｔｃｏｎｔは、例えば、コンデンサＣｃｏｎｔを接続し、充放電回路１０の電流により、コンデンサＣｃｏｎｔを充放電する端子である。また、外部から電圧が印加可能な端子であり、コンデンサＣｃｏｎｔを接続せず、電源電位Ｖｄにプルアップすることもできる。入出力部Ｔｃｏｎｔは、クランプ出力回路２０及び２つの比較回路３０ａ、３０ｂに接続されている。
【００１７】
クランプ出力回路２０は、後述するように、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路である。
【００１８】
選択回路１１は、Ａ入力に１つの比較回路３０ａの出力４３ａが接続され、Ｂ入力に第１の入力信号ＥＮ１が接続されている。またＳ入力にクランプ出力回路２０の出力４２が接続され、Ｙ出力が第１の出力信号Ｖｏｕｔ１ＯＮに接続されている。
ここで、選択回路１１は、Ｓ入力により、Ａ入力またはＢ入力を選択して出力する論理回路であり、例えば、２入力１出力のセレクタにより構成できる。本実施例においては、選択回路１１は、Ｓ入力が”０”のときＡ入力を選択してＹ出力に出力し、Ｓ入力が”１”のときＢ入力を選択してＹ出力に出力する。
【００１９】
比較回路３０ａは、入力信号と比較電圧とを比較し、大小判定する回路であり、入力信号が比較電圧より低いとき”０”を出力し、入力信号が比較電圧より高いとき”１”を出力する回路である。例えば、コンパレータの負入力に比較電圧の基準電圧源を、正入力に入力信号を、それぞれ入力することにより構成できる。
【００２０】
論理積回路１２は、他の比較回路３０ｂの出力４３ｂと第２の入力信号ＥＮ２との論理積を生成し、第２の出力信号Ｖｏｕｔ２ＯＮを出力する。ここで、比較回路３０ｂは、入力信号と比較する比較電圧が比較回路３０ａの比較電圧と異なる点以外は、比較回路３０ａと同様であるので説明を省略する。
なお、図１に表したように、第２の入力信号ＥＮ２は、抵抗Ｒで電源電位Ｖｄにプルアップしておいてもよい。
【００２１】
図２は、図１に表した充放電回路の構成を例示する回路図である。
図２に表したように、充放電回路１０は、トランジスタＱ１０、Ｑ１１と定電流源１５、１６及び否定（ＮＯＴ）回路１７を有する。
【００２２】
トランジスタＱ１０、Ｑ１１は、それぞれｐ型ＭＯＳＦＥＴ、ｎ型ＭＯＳＦＥＴである。トランジスタＱ１０、Ｑ１１のドレインは、ともに入出力部Ｔｃｏｎｔに接続されている。また、トランジスタＱ１０、Ｑ１１のゲートは、ともに否定回路１７の出力４１に接続されている。トランジスタＱ１０のソースは、定電流源１５を介して電源電位Ｖｄに接続され、トランジスタＱ１１のソースは、定電流源１６を介してグランドＧＮＤに接続されている。
また、否定回路１７の入力は、第１の入力信号ＥＮ１に接続されている。
【００２３】
第１の入力信号ＥＮ１が”０”のとき、否定回路１７の出力４１は”１”となり、トランジスタＱ１０はオフ、トランジスタＱ１１はオンとなる。入出力部Ｔｃｏｎｔは、定電流源１６と電気的に接続され、入出力部Ｔｃｏｎｔを介して、定電流源１６に向かって放電電流Ｉ２を吸い込む。
【００２４】
また、第１の入力信号ＥＮ１が”１”のとき、否定回路１７の出力４１は”０”となり、トランジスタＱ１０はオン、トランジスタＱ１１はオフとなる。入出力部Ｔｃｏｎｔは、定電流源１５と電気的に接続され、入出力部Ｔｃｏｎｔを介して、定電流源１５から充電電流Ｉ１が流れ出す。
充電電流Ｉ１及び放電電流Ｉ２の大きさは、後に述べるように、入出力部Ｔｃｏｎｔに接続するコンデンサＣｃｏｎｔの静電容量とともに、それぞれ充電時間、放電時間を決める要素となる。例えば、充電電流Ｉ１、放電電流Ｉ２は、ともに１０μＡとすることができる。ただし、充電電流Ｉ１と放電電流Ｉ２とは、必ずしも絶対値が等しい必要はない。
【００２５】
図２においては、トランジスタＱ１０、Ｑ１１がそれぞれｐ型ＭＯＳＦＥＴ、ｎ型ＭＯＳＦＥＴの場合を例示したが、本発明はこれに限定されない。ともに、ｎ型ＭＯＳＦＥＴ、バイポーラトランジスタでもよい。第１の入力信号ＥＮ１の論理値を制御することにより、入出力部Ｔｃｏｎｔに充電電流Ｉ１、または放電電流Ｉ２を流せればよい。
また、否定回路１７は、第１の入力信号ＥＮ１が”１”のとき、充放電回路１０が充電電流Ｉ１を流す論理となるように、挿入したもので、逆の論理で構成する場合は、なくてもよい。
【００２６】
図３は、図１に表したクランプ出力回路の構成を例示する回路図である。
図３に表したように、クランプ出力回路２０は、トランジスタＱ２０、定電流源２１及び基準電圧源２２を有する。
【００２７】
トランジスタＱ２０は、ｐｎｐバイポーラトランジスタであり、エミッタが入出力部Ｔｃｏｎｔに接続されている。コレクタは、定電流源２１を介してグランドＧＮＤに接続されている。また、コレクタと定電流源２１の接続点は、クランプ出力回路２０の出力４２となり、選択回路１１のＳ入力に接続されている。ベースは、基準電圧源２２でバイアスされている。なお、図示しない電流制限抵抗を、ベースと基準電圧源２２との間に挿入してもよい。
基準電圧源２２の電圧Ｖｒｅｆは、クランプ出力回路２０のクランプ電圧Ｖｃｒａｍｐが、選択回路１１のＳ入力の閾値電圧Ｖｔｈより低い電圧となる電圧値に選ばれる。例えば、クランプ電圧Ｖｃｒａｍｐを１．２Ｖ、トランジスタＱ２０のベース・エミッタ間の順方向電圧をＶｂｅとした場合、基準電圧源２２の電圧Ｖｒｅｆは、１．２−Ｖｂｅとする。
【００２８】
入出力部Ｔｃｏｎｔは、コンデンサＣｃｏｎｔに接続するか、または電源電位Ｖｄにプルアップする。
まず、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した場合について説明する。
入出力部Ｔｃｏｎｔ＜Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。トランジスタＱ２０のベース・エミッタは逆バイアスされ、トランジスタＱ２０は、オフ状態である。
【００２９】
クランプ出力回路２０の出力４２は、選択回路１１のＳ入力に入力されている。選択回路１１のＳ入力は定電流源２１により電流Ｉ３をグランドＧＮＤに流そうとするが、トランジスタＱ２０がオフしているため選択回路１１のＳ入力は”０”に保持される。
コンデンサＣｃｏｎｔには、充放電回路１０により、入出力部Ｔｃｏｎｔを介して、充電電流Ｉ１または放電電流Ｉ２が流れている。
【００３０】
入出力部Ｔｃｏｎｔ＝Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。しかし、トランジスタＱ２０のベース・エミッタは順バイアスされ、トランジスタＱ２０は、オン状態になる。
【００３１】
第１の入力信号ＥＮ１が”１”のとき、充放電回路１０から充電電流Ｉ１が流れる。
充放電回路１０の充電電流Ｉ１は、オン状態にあるトランジスタＱ２０を流れ、コンデンサＣｃｏｎｔの電圧は、Ｖｃｒａｍｐに保持される。
なお、定電流源２１の電流Ｉ３を充電電流Ｉ１より大きくしておけば、選択回路１１のＳ入力から、電流Ｉ３−Ｉ１をグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
【００３２】
第１の入力信号ＥＮ１が”０”のとき、入出力部Ｔｃｏｎｔから充放電回路１０に放電電流Ｉ２が流れ込む。
充放電回路１０の放電電流Ｉ２は、コンデンサＣｃｏｎｔから、流れ出ている。また、トランジスタＱ２０が、オン状態にある間は、さらにトランジスタＱ２０のコレクタ電流ＩｃがコンデンサＣｃｏｎｔから、流れ出ている。コンデンサＣｃｏｎｔの電圧、つまり入出力部Ｔｃｏｎｔの電圧は、低下していく。
コレクタ電流Ｉｃより、定電流源２１の電流Ｉ３が大きければ、選択回路１１のＳ入力から、電流Ｉ３−ＩｃをグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
このように、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続し外部から電圧を印加しない場合は、クランプ出力回路２０の出力４２は、”０”に保持され、選択回路１１のＳ入力は”０”である。
【００３３】
次に、入出力部Ｔｃｏｎｔを、電源電位Ｖｄにプルアップした場合について説明する。
トランジスタＱ２０は、オン状態となり、クランプ出力回路２０の出力４２は、”１”になる。このとき、選択回路１１のＳ入力は”１”のため、出力４２に電流は流れない。従って、定電流源２１の電流Ｉ３は、入出力部Ｔｃｏｎｔから、トランジスタＱ２０のコレクタ電流Ｉｃとして定電流源２１に流れ込み、グランドＧＮＤに流れる。
【００３４】
次に、タイミングチャートを用いて、図１〜３に表した電源制御回路５１の動作について説明する。
図４は、図１〜３に表した電源制御回路５１において、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続した場合の主要な信号ＥＮ１、ＥＮ２、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮのタイミングチャートである。
図４においては、比較回路３０ａ、３０ｂの比較電圧をそれぞれＶ１、Ｖ２とし、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとしている。ただし、０＜Ｖ１＜Ｖ２＜Ｖｃｒａｍｐである。
【００３５】
入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔが接続されているため、入出力部Ｔｃｏｎｔの電圧は、クランプ出力回路２０によりクランプ電圧Ｖｃｒａｍｐを超えない。クランプ出力回路２０の出力４２は”０”であり、選択回路１１は、Ａ入力である比較回路３０ａの出力４３ａを選択し第１の出力信号Ｖｏｕｔ１ＯＮに出力している。
また、図４（ｂ）に表したように、第２の入力信号ＥＮ２は、”１”であり、第２の出力信号Ｖｏｕｔ２ＯＮには、他の比較回路３０ｂの出力４３ｂが、出力されている。
なお、第２の入力信号ＥＮ２を電源電位Ｖｄにプルアップする抵抗Ｒを内蔵している場合は、第２の入力信号ＥＮ２は、開放しておいてもよい。
【００３６】
図４（ａ）に表したように、第１の入力信号ＥＮ１が”０”から”１”に変化すると、充放電回路１０から充電電流Ｉ１が、入出力部Ｔｃｏｎｔに流れ、コンデンサＣｃｏｎｔが充電される。図４（ｃ）に表したように、入出力部Ｔｃｏｎｔの電圧は、上昇する。
入出力部Ｔｃｏｎｔの電圧が、比較回路３０ａの比較電圧Ｖ１を超えたとき、比較回路３０ａの出力４３ａは、”０”から”１”に変化する。従って、図４（ｄ）に表したように、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。
【００３７】
また、入出力部Ｔｃｏｎｔの電圧が、他の比較回路３０ｂの比較電圧Ｖ２を超えたとき、他の比較回路３０ｂの出力４３ｂは、”０”から”１”に変化する。従って、図４（ｅ）に表したように、第２の出力信号Ｖｏｕｔ２ＯＮは、”０”から”１”に変化する。
【００３８】
第１の入力信号ＥＮ１が”１”の場合、さらに、入出力部Ｔｃｏｎｔの電圧は、上昇する。しかし、クランプ出力回路２０により、クランプ電圧Ｖｃｒａｍｐに抑えられ、入出力部Ｔｃｏｎｔの電圧は、クランプ電圧Ｖｃｒａｍｐまで上昇して、一定となる。
このように、第１の入力信号ＥＮ１が”０”から”１”に変化してから、時間Ｔ１ｏｎ後に第１の出力信号Ｖｏｕｔ１ＯＮが”０”から”１”に変化し、時間Ｔ２ｏｎ後に第２の出力信号Ｖ２ｏｕｔ２ＯＮが”０”から”１”に変化する。ここで、Ｔ２ｏｎ−Ｔ１ｏｎ＝Ｔｄｏｎとする。
【００３９】
次に、第１の入力信号ＥＮ１が”１”から”０”に変化した場合（図４（ａ））、充放電回路１０が、放電電流Ｉ２をコンデンサＣｃｏｎｔから吸い込み、コンデンサＣｃｏｎｔの電圧、つまり入出力部Ｔｃｏｎｔの電圧は、低下していく（図４（ｃ））。
入出力部Ｔｃｏｎｔの電圧が、他の比較回路３０ｂの比較電圧Ｖ２より小さくなったとき、他の比較回路３０ｂの出力４３ｂは、”１”から”０”に変化する。従って、第２の出力信号Ｖｏｕｔ２ＯＮも、”１”から”０”に変化する（図４（ｅ））。
【００４０】
さらに、入出力部Ｔｃｏｎｔの電圧が低下し、比較回路３０ａの比較電圧Ｖ１より小さくなったとき、比較回路３０ａの出力４３ａは、”１”から”０”に変化する。従って、第１の出力信号Ｖｏｕｔ１ＯＮも、”１”から”０”に変化する（図４（ｄ））。
その後、コンデンサＣｃｏｎｔの電圧、つまり、入出力部Ｔｃｏｎｔの電圧は、グランド電位まで低下していく。
【００４１】
このように、第１の入力信号ＥＮ１が”１”から”０”に変化してから、時間Ｔ２ｏｆｆ後に第２の出力信号Ｖｏｕｔ２ＯＮが”１”から”０”に変化し、時間Ｔ１ｏｆｆ後に第１の出力信号Ｖｏｕｔ１ＯＮが”１”から”０”に変化する。ここで、Ｔ１ｏｆｆ−Ｔ２ｏｆｆ＝Ｔｄｏｆｆとする。
【００４２】
このように、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５１は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ及び第２の出力信号Ｖｏｕｔ２ＯＮの２つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮが、第２の出力信号Ｖｏｕｔ２ＯＮより、先にオンし後にオフするシーケンスとなっている。
【００４３】
第１の入力信号ＥＮ１の変化により、第１の出力信号Ｖｏｕｔ１ＯＮ及び第２の出力信号Ｖｏｕｔ２ＯＮがオン・オフするタイミングは、充放電回路１０の充電電流Ｉ１、放電電流Ｉ２、比較電圧Ｖ１、Ｖ２及びコンデンサＣｃｏｎｔの静電容量によって定まる。
特に、電源制御回路５１に外付けするコンデンサＣｃｏｎｔの静電容量により、タイミングＴ１ｏｎ（Ｔ１ｏｆｆ）、Ｔ２ｏｎ（Ｔ２ｏｆｆ）を設定することができる。
【００４４】
図５は、図１〜３に表した電源制御回路５１において、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合の主要な信号ＥＮ１、ＥＮ２、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮのタイミングチャートである。
入出力部Ｔｃｏｎｔが電源電位Ｖｄにプルアップされているため（図５（ｃ））、クランプ出力回路２０の出力４２は”１”である。選択回路１１は、Ｂ入力である第１の入力信号ＥＮ１を選択して第２の出力信号Ｖｏｕｔ２ＯＮに出力している。また、比較回路３０ａの出力４３ａ及び他の比較回路３０ｂの出力４３ｂも、”１”である。
【００４５】
第１の出力信号Ｖｏｕｔ１ＯＮには、第１の入力信号ＥＮ１がそのまま出力されている。第２の出力信号Ｖｏｕｔ２ＯＮには、第２の入力信号ＥＮ２がそのまま出力されている。
図５（ａ）に表したように、第１の入力信号ＥＮ１が”０”から”１”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。また、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”１”から”０”に変化する（図５（ｄ））。
同様に、図５（ｂ）に表したように、第２の入力信号ＥＮ２が”０”から”１”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮも”０”から”１”に変化し、第２の入力信号ＥＮ２が”１”から”０”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮも”１”から”０”に変化する（図５（ｅ））。
【００４６】
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５１は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮを制御し、また、第２の入力信号ＥＮ２により、第２の出力信号Ｖｏｕｔ２ＯＮを制御することができる。第１の出力信号Ｖｏｕｔ１ＯＮと第２の出力信号Ｖｏｕｔ２ＯＮとを独立に制御することができる。
【００４７】
以上説明したように、本実施例の電源制御回路５１においては、２つの入力信号ＥＮ１、ＥＮ２及び１つの入出力部Ｔｃｏｎｔの３つの端子により、外部の２電源の立上り立下りをシーケンシャルに、または独立に制御することができる。また、電源制御回路５１は、電源ごとに設ける必要が無く、１つで複数電源を制御できるため、回路規模が小さく、制御に必要な端子数も３本と少ない。さらに、ＰＷＭ制御方式の電源に限らず、外部から立上り・立下りの制御可能な電源を制御することができる。
【００４８】
ところで、クランプ出力回路２０は、上記のように、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは、入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路である。
図３に表した具体例に限定されず、他の構成も可能である。
【００４９】
図６は、クランプ出力回路の他の構成を例示する回路図である。
図６に表したように、クランプ出力回路２０ａは、トランジスタＱ２１、定電流源２１、基準電圧源２２ａ及びバッファアンプ２３を有する。
【００５０】
トランジスタＱ２１は、ｎ型ＭＯＳＦＥＴであり、ドレインが入出力部Ｔｃｏｎｔに接続される。トランジスタＱ２１のソースは、定電流源２１を介してグランドＧＮＤに接続されている。また、トランジスタＱ２１のソースと定電流源２１の接続点は、クランプ出力回路２０ａの出力４２となり、選択回路１１のＳ入力に接続される。トランジスタＱ２１のゲートには、バッファアンプ２３の出力が接続される。バッファアンプ２３においては、負入力２３ｂは基準電圧源２２ａに接続され、正入力２３ａは入出力部Ｔｃｏｎｔに接続されている。
【００５１】
バッファアンプ２３は、正入力２３ａの電圧が負入力２３ｂの電圧より大きいとき、”１”を出力し、トランジスタＱ２１をオンさせる。また、正入力２３ａの電圧が負入力２３ｂの電圧より小さいとき、”０”を出力し、トランジスタＱ２１をオフさせる。
なお、バッファアンプ２３の正入力２３ａは、入出力部Ｔｃｏｎｔに接続し、外部から電圧を印加する場合がある。そのため、バッファアンプ２３の正入力２３ａの入力インピーダンスは、ハイインピーダンスまたは十分に大きいことが必要である。
【００５２】
基準電圧源２２ａの電圧Ｖｒｅｆは、クランプ出力回路２０ａのクランプ電圧Ｖｃｒａｍｐが、選択回路１１のＳ入力の閾値電圧Ｖｔｈより低い電圧となる電圧値に選ばれる。例えば、クランプ電圧Ｖｃｒａｍｐを１．２Ｖとした場合、基準電圧源２２ａの電圧Ｖｒｅｆは、１．２Ｖとする。
【００５３】
まず、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した場合のクランプ出力回路２０ａの動作について説明する。
入出力部Ｔｃｏｎｔ＜Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。トランジスタＱ２１のゲートには”０”の電圧がかかり、トランジスタＱ２１は、オフ状態である。
【００５４】
ここで、クランプ出力回路２０ａの出力４２は、選択回路１１のＳ入力に入力されている。選択回路１１のＳ入力から、定電流源２１の電流Ｉ３をグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
コンデンサＣｃｏｎｔには、充放電回路１０により、入出力部Ｔｃｏｎｔを介して、充電電流Ｉ１または放電電流Ｉ２が流れている。
【００５５】
入出力部Ｔｃｏｎｔ＝Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。しかし、トランジスタＱ２１のゲートには”１”の電圧がかかり、トランジスタＱ２１は、オン状態になる。
【００５６】
第１の入力信号ＥＮ１が”１”のとき、充放電回路１０から入出力部Ｔｃｏｎｔに充電電流Ｉ１が流れる。
充放電回路１０の充電電流Ｉ１は、オン状態にあるトランジスタＱ２１を流れ、コンデンサＣｃｏｎｔの電圧は、Ｖｃｒａｍｐに保持される。
なお、定電流源２１の電流Ｉ３を充電電流Ｉ１より大きくしておけば、選択回路１１のＳ入力から、電流Ｉ３−Ｉ１をグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
【００５７】
第１の入力信号ＥＮ１が”０”のとき、充放電回路１０に入出力部Ｔｃｏｎｔから放電電流Ｉ２が流れ込む。
充放電回路１０の放電電流Ｉ２は、コンデンサＣｃｏｎｔから、流れ出ている。また、トランジスタＱ２１が、オン状態にある間は、さらにドレイン電流ＩｄがコンデンサＣｃｏｎｔから、流れ出ている。コンデンサＣｃｏｎｔの電圧、つまり入出力部Ｔｃｏｎｔの電圧は、低下していく。
ドレイン電流Ｉｄより定電流源２１の電流Ｉ３を大きくしておけば、選択回路１１のＳ入力から、電流Ｉ３−Ｉｄをグランドに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
このように、入出力部Ｔｃｏｎｔに外部から電圧を印加しない場合は、クランプ出力回路２０ａの出力４２は、”０”に保持され、選択回路１１のＳ入力は”０”である。
【００５８】
次に、入出力部Ｔｃｏｎｔを、電源電位Ｖｄにプルアップした場合について説明する。
バッファアンプ２３は、トランジスタＱ２１のゲートを”１”にし、トランジスタＱ２１は、オン状態となる。クランプ出力回路２０ａの出力４２は、”１”になる。このとき、選択回路１１のＳ入力は”１”のため、出力４２に電流は流れない。従って、定電流源２１の電流Ｉ３は、電源電位Ｖｄから、トランジスタＱ２１のドレイン電流Ｉｄとして、定電流源２１に流れ込み、そしてグランドＧＮＤに流れる。
【００５９】
このように、クランプ出力回路２０ａは、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは、入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路である。
クランプ出力回路２０ａは、クランプ出力回路２０と同様の動作をする。
【００６０】
従って、クランプ出力回路２０ａを用いた電源制御回路５１ａも、図１〜３に表した電源制御回路５１と同様に電源を制御でき、図４〜５に表した電源制御回路５１と同様のタイミングで電源を制御できる。
クランプ出力回路２０ａを用いた電源制御回路５１ａは、１つで複数電源を制御できるため、回路規模が小さく、制御に必要な端子数も３本と少ない。また、立上り及び立下りの両方をシーケンスに、また独立に制御できる。さらに、ＰＷＭ制御方式の電源に限らず、外部からオン・オフ制御可能な電源を制御することができる。
【００６１】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る電源制御回路の構成を例示するブロック図である。
図７に表したように、電源制御回路５１ｎは、充放電回路１０、クランプ出力回路２０、選択回路１１、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎ及び複数の論理積（ＡＮＤ）回路１２を、同一半導体基板に形成して１チップ化した構造を有する。
【００６２】
比較回路３０ａ、３０ｂ、３０ｃ及び３０ｎは、入力信号とそれぞれ互いに異なる比較電圧とを比較し、大小判定する回路であり、入力信号が比較電圧より低いときに”０”を出力し、入力信号が比較電圧より高いときに”１”を出力する回路である。例えば、コンパレータの負入力信号に第２の電圧の基準電圧源を、正入力信号に入力信号を、それぞれ入力することにより構成することができる。
【００６３】
複数の論理積回路１２は、他の比較回路３０ｂ、３０ｃ及び３０ｎの出力と第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮとの論理積をそれぞれ生成し、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮに出力する。
なお、図７に表したように、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮは、それぞれ抵抗Ｒで電源電位Ｖｄにプルアップしておいてもよい。
【００６４】
このように、電源制御回路５１ｎは、他の比較回路３０ｂ、３０ｃ及び３０ｎと第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮと論理積回路１２と第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮとを、それぞれ３つ有する。これ以外は、電源制御回路５１と同様なので、説明を省略する。
【００６５】
図７に表した比較回路３０ａと他の比較回路３０ｂ、３０ｃ及び３０ｎとは、入力信号と比較する比較電圧がすべて互いに異なる。ここで、例えば、比較回路３０ａ、３０ｂ、３０ｃ及び３０ｎが入力信号と比較する比較電圧を、それぞれＶ１、Ｖ２、Ｖ３及びＶＮとする。また、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとする。ただし、０＜Ｖ１＜Ｖ２＜Ｖ３＜ＶＮ＜Ｖｃｒａｍｐである。
【００６６】
まず、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した、シーケンス制御の場合について説明する。
クランプ出力回路２０の出力４２は、”０”を出力し、選択回路１１は、Ａ入力信号を選択し、Ｙ端子に出力している。すなわち、第１の出力信号Ｖｏｕｔ１ＯＮには、比較回路３０ａの出力４３ａが出力されている。また、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮには、それぞれ他の比較回路３０ｂ、３０ｃ及び３０ｎの出力４３ｂ、４３ｃ及び４３ｎが出力されている。
【００６７】
図８は、図７に表した電源制御回路における主要な信号ＥＮ１、ＥＮ２、ＥＮ３、ＥＮＮ、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮのタイミングチャートである。
図８（ｂ）〜（ｄ）に表したように、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮは、”１”に保持されている。なお、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮが、電源電位Ｖｄに抵抗Ｒでプルアップされている場合は、これらの端子は、すべて開放とすればよい。
【００６８】
第１の入力信号ＥＮ１が”０”から”１”に変化すると、充放電回路１０から充電電流Ｉ１が入出力部Ｔｃｏｎｔに流れ、コンデンサＣｃｏｎｔを充電する。
図８（ｅ）に表したように、入出力部Ｔｃｏｎｔの電圧は、上昇する。
【００６９】
入出力部Ｔｃｏｎｔの電圧が１つの比較回路の比較電圧Ｖ１を超えたとき、比較回路３０ａの出力４３ａは”０”から”１”に変化する。第１の出力信号Ｖｏｕｔ１ＯＮは、”０”から”１”に変化する。
【００７０】
入出力部Ｔｃｏｎｔの電圧がさらに上昇し、他の比較回路３０ｂの比較電圧Ｖ２を超えたとき、比較回路３０ｂの出力４３ｂは、”０”から”１”に変化する。同様に、入出力部Ｔｃｏｎｔの電圧が上昇し、比較回路３０ｃ、３０ｎのそれぞれの比較電圧Ｖ３、ＶＮを超えたときに、比較回路３０ｃ、３０ｎのそれぞれの出力４３ｃ、４３ｎは”０”から”１”に変化する。
【００７１】
入出力部Ｔｃｏｎｔは、クランプ出力回路２０のクランプ電圧Ｖｃｒａｍｐまで上昇し、その後、クランプ電圧Ｖｃｒａｍｐで一定となる。第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮは、すべて”１”を保持する。
第１の入力信号ＥＮ１が、”１”から”０”に変化すると、入出力部Ｔｃｏｎｔに接続されたコンデンサＣｃｏｎｔから、充放電回路１０に放電電流Ｉ２が流れ出す。
入出力部Ｔｃｏｎｔの電圧は、減少していく。
【００７２】
入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｎの比較電圧ＶＮより減少したとき、比較回路３０ｎの出力４３ｎは、”１”から”０”に変化する。第２の出力信号ＶｏｕｔＮＯＮも、”１”から”０”に変化する。
同様に、入出力部Ｔｃｏｎｔの電圧が、さらに減少し、入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｃ、３０ｂ、３０ａのそれぞれの比較電圧Ｖ３、Ｖ２及びＶ１より減少したとき、比較回路３０ｃ、３０ｂ及び３０ａのそれぞれの出力４３ｃ、４３ｂ及び４３ａは、”１”から”０”に変化する。また、第２の出力信号Ｖｏｕｔ３ＯＮ、Ｖｏｕｔ２ＯＮ及び第１の出力信号Ｖｏｕｔ１ＯＮは、それぞれ”１”から”０”に変化する。
【００７３】
このように、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５１ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮの４つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、先にオンした信号が後にオフするシーケンスとなっている。
【００７４】
次に、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合、つまり、独立制御の場合について説明する。
図９は、図７に表した電源制御回路における主要な信号ＥＮ１、ＥＮ２、ＥＮ３、ＥＮＮ、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮのタイミングチャートである。
【００７５】
入出力部Ｔｃｏｎｔがプルアップされているため（図９（ｅ））、クランプ出力回路２０の出力４２は、”１”である。選択回路１１は、Ｂ入力である第１の入力信号ＥＮ１を選択して第１の出力信号Ｖｏｕｔ１ＯＮに出力している。また、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎのそれぞれの出力４３ａ、４３ｂ、４３ｃ、４３ｎも、”１”である。
第１の出力信号Ｖｏｕｔ１ＯＮには、第１の入力信号ＥＮ１がそのまま出力されている。第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮには、それぞれ第２の入力信号ＥＮ２、ＥＮ３、ＥＮＮがそのまま出力されている。
【００７６】
図９（ａ）に表したように、第１の入力信号ＥＮ１が”０”から”１”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。また、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”１”から”０”に変化する（図９（ｆ））。
同様に、図９（ｂ）〜（ｄ）に表したように、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮが、それぞれ”０”から”１”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮも”０”から”１”に変化し、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮが、それぞれ”１”から”０”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮも、それぞれ”１”から”０”に変化する（図９（ｇ）〜（ｉ））。
【００７７】
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５１ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮを制御し、また、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮにより、それぞれ第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮを制御することができる。第１の出力信号Ｖｏｕｔ１ＯＮと第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮのそれぞれとを独立に制御することができる。
【００７８】
以上説明したように、本実施例の電源制御回路５１ｎにおいては、４つの入力信号ＥＮ１、ＥＮ２、ＥＮ３、ＥＮＮ及び１つの入出力部Ｔｃｏｎｔの５つの端子により、４つの電源の立上り立下りをシーケンシャルに、または独立に制御することができる。
【００７９】
なお、電源制御回路５１ｎにおいては、４つの比較回路３０ａ、３０ｂ、３０ｃ及び３０ｎを有する場合を例示しており、４つの電源を制御することができる。しかし、本発明はこれに限定されるものでなく、比較回路は、２以上の任意数にすることができ、比較回路の数の電源を制御することができる。
【００８０】
さらに、電源制御回路５１ｎにおいては、クランプ出力回路２０を用いた場合を例示しているが、本発明はこれに限定されるものではい。例えば、クランプ出力回路２０ａ、その他同様の動作をする回路を用いることができる。すなわち、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは、入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路を用いることができる。
【００８１】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る電源制御回路の構成を例示するブロック図である。
図１０に表した電源制御回路５２は、充放電回路１０、クランプ出力回路２０、選択回路１１、１１ｂ、比較回路３０ａ、３０ｂを、同一半導体基板に形成して１チップ化した構造を有する。なお、選択回路１１ｂは、電源制御回路５１における選択回路１１と同一の機能を有する。
【００８２】
電源制御回路５２においては、第２の入力信号ＥＮ２、論理積回路１２が無く、選択回路１１ｂに置き換わっている点が、電源制御回路５１と異なる。つまり、選択回路１１ｂのＡ入力に、他の比較回路３０ｂの出力４３ｂが入力され、Ｂ入力に第１の入力信号ＥＮ１が入力されている。また、選択回路１１ｂのＳ入力に、クランプ出力回路２０の出力４２が入力される。選択回路１１ｂのＹ出力が第２の出力信号Ｖｏｕｔ２ＯＮに出力されている。これ以外は、図１に表した電源制御回路５１と同様なので説明を省略する。
【００８３】
電源制御回路５２においては、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続したシーケンス制御の場合については、電源制御回路５１と同様である。
クランプ出力回路２０の出力４２は”０”を出力し、選択回路１１、１１ｂは、ともにＡ入力を選択して出力して、比較回路３０ａ、３０ｂの出力４３ａ、４３ｂをそれぞれのＹ出力に出力する。
【００８４】
比較回路３０ａ、３０ｂの比較電圧をそれぞれＶ１、Ｖ２とし、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとする。ただし、０＜Ｖ１＜Ｖ２＜Ｖｃｒａｍｐである。
電源制御回路５２をシーケンス制御に用いた場合、主要信号のタイミングチャートは、電源制御回路５１の主要信号について表した図４と同様となる。
【００８５】
入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５２は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ及び第２の出力信号Ｖｏｕｔ２ＯＮの２つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮが、第２の出力信号Ｖｏｕｔ２ＯＮより、先にオンし、後にオフするシーケンスとなっている。
【００８６】
電源制御回路５２において、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合について説明する。
図１１は、図１０に表した電源制御回路における主要な信号ＥＮ１、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮのタイミングチャートである。
図１１（ｂ）に表したように、入出力部Ｔｃｏｎｔは、”１”である。
【００８７】
クランプ出力回路２０の出力４２は、”１”となり、選択回路１１、１１ｂはＢ入力を選択しＹ出力にそれぞれ出力する。つまり、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮには、第１の入力信号ＥＮ１がそのまま出力される。
第１の入力信号ＥＮ１が”０”から”１”に変化すると（図１１（ａ））、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮは、ともに”０”から”１”に変化する（図１１（ｃ）〜（ｄ））。
【００８８】
同様に、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮはともに、”１”から”０”に変化する（図１１（ｃ）〜（ｄ））。
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５２は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮと第２の出力信号Ｖｏｕｔ２ＯＮとを同時に制御することができる。
【００８９】
以上説明したように、本実施例の電源制御回路５２においては、１つの入力信号ＥＮ１及び１つの入出力部Ｔｃｏｎｔの２つの端子により、２つの電源の立上り立下りをシーケンシャルに、または同時に制御することができる。
【００９０】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る電源制御回路の構成を例示するブロック図である。
図１２に表した電源制御回路５２ｎは、充放電回路１０、クランプ出力回路２０、選択回路１１、１１ｂ、１１ｃ、１１ｎ、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎを、同一半導体基板に形成して１チップ化した構造を有する。なお、選択回路１１ｂ、１１ｃ、１１ｎは、電源制御回路５１ｎにおける選択回路１１と同一の機能を有する。
【００９１】
電源制御回路５２ｎにおいては、第２の入力信号ＥＮ２、ＥＮ３、ＥＮＮ、論理積回路１２が無く、選択回路１１ｂ、１１ｃ、１１ｎに置き換わっている点が、電源制御回路５１ｎと異なる。つまり、選択回路１１ｂ、１１ｃ、１１ｎのそれぞれのＡ入力に、それぞれ他の比較回路３０ｂ、３０ｃ、３０ｎの出力４３ｂ、４３ｃ、４３ｎが入力される。それぞれのＢ入力に第１の入力信号ＥＮ１が入力される。
【００９２】
また、選択回路１１ｂ、１１ｃ、１１ｎのＳ入力に、クランプ出力回路２０の出力４２が入力される。選択回路１１ｂ、１１ｃ、１１ｎのそれぞれのＹ出力がそれぞれ第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮに出力される。これ以外は、図７に表した電源制御回路５１ｎと同様なので説明を省略する。
【００９３】
電源制御回路５２ｎにおいては、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した、シーケンス制御の場合については、電源制御回路５１ｎと同様である。
クランプ出力回路２０の出力４２は”０”を出力し、選択回路１１、１１ｂ、１１ｃ、１１ｎは、すべてＡ入力を選択し、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎの出力４３ａ、４３ｂ、４３ｃ、４３ｎをそれぞれのＹ出力に出力する。
【００９４】
比較回路３０ａ、３０ｂ、３０ｃ、３０ｎの比較電圧をそれぞれＶ１、Ｖ２、Ｖ３、ＶＮ、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとする。ただし、０＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖｃｒａｍｐである。
電源制御回路５２ｎをシーケンス制御に用いた場合、主要信号のタイミングチャートは、電源制御回路５１ｎの主要信号について表した図８と同様となる。
【００９５】
入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５２ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮの４つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮが、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮより、先にオンし、後にオフするシーケンスとなっている。
【００９６】
電源制御回路５２ｎにおいて、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合について説明する。
図１２に表した電源制御回路における主要な信号ＥＮ１、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮのタイミングチャートは、図１１と同様である。
図１１（ｂ）に表したように、入出力部Ｔｃｏｎｔは、”１”である。
【００９７】
クランプ出力回路２０の出力４２は、”１”となり、選択回路１１、１１ｂ、１１ｃ、１１ｎはＢ入力を選択しそれぞれのＹ出力に出力する。つまり、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮには、第１の入力信号ＥＮ１がそのまま出力される。
第１の入力信号ＥＮ１が”０”から”１”に変化すると（図１１（ａ））、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮは、すべて”０”から”１”に変化する（図１１（ｃ）〜（ｄ））。
【００９８】
同様に、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮは、すべて、”１”から”０”に変化する。
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５２ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮを同時に制御することができる。
【００９９】
以上説明したように、本実施例の電源制御回路５２ｎにおいては、１つの入力信号ＥＮ１及び１つの入出力部Ｔｃｏｎｔの２つの端子により、４つの電源の立上り立下りをシーケンシャルに、または同時に制御することができる。
なお、本実施例におていは、選択回路１１、１１ｂ、１１ｃ、１１ｎ、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎが、それぞれ４つの場合を例示しているが、本発明は、これに限定されない。それぞれ２以上の任意数の選択回路と比較回路とを設けることにより、選択回路の数だけの電源を制御することができる。
【０１００】
（第５の実施形態）
図１３は、本発明の第１の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
図１３に表したように、電源装置６１（破線で囲んだ部分）は、電源制御回路５１、電源８１ａ、８１ｂを、同一半導体基板に形成して１チップ化した構造を有する。
【０１０１】
本実施例の電源装置６１においては、電源制御回路５１の第１の出力信号Ｖｏｕｔ１ＯＮが電源８１ａの制御端子に入力されている。また、第２の出力信号Ｖｏｕｔ２ＯＮが電源８１ｂの制御端子に入力されている。さらに、入出力部Ｔｃｏｎｔは、スイッチＳ１を介して、コンデンサＣｃｏｎｔに接続され、または電源電位Ｖｄにプルアップされる。
【０１０２】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔが接続された状態とすることにより、電源８１ａ、８１ｂをシーケンス制御することができる。また、スイッチＳ１をプルアップ側にして、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、電源８１ａ、８１ｂを独立に制御することができる。
【０１０３】
ここで、電源８１ａ、８１ｂは、それぞれ出力Ｖｏｕｔ１、Ｖｏｕｔ２を出力する電源であり、制御入力により、出力をオン・オフ制御することができる電源である。なお、電源８１ａ、８１ｂは、ＤＣ−ＤＣコンバータ、レギュレータ等のＤＣ電源の他、ＡＣ電源でもよい。
【０１０４】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、電源８１ａ、８１ｂをシーケンス制御する場合の主要信号のタイミングチャートは、電源制御回路５１の主要信号のタイミングチャート図４と同様である。
第２の入力信号ＥＮ２は”１”にしておく。なお、電源制御回路５１が第２の入力信号ＥＮ２を電源電位Ｖｄにプルアップする抵抗Ｒを内蔵している場合は、第２の入力信号ＥＮ２は、開放しておいてもよい。
第１の入力信号ＥＮ１が”０”から”１”に変化すると、入出力部Ｔｃｏｎｔに接続されたコンデンサＣｃｏｎｔに電源制御回路５１の充放電回路１０から充電電流Ｉ１が流れ、入出力部Ｔｃｏｎｔの電圧が上昇していく。
【０１０５】
入出力部Ｔｃｏｎｔの電圧が、電源制御回路５１の比較回路３０ａの比較電圧Ｖ１を超えたとき、電源制御回路５１の第１の出力信号Ｖｏｕｔ１ＯＮが、”０”から”１”に変化する。電源８１ａは、第１の出力信号Ｖｏｕｔ１ＯＮ＝”１”によりオンとなり、電源８１ａは出力Ｖｏｕｔ１を出力する。
同様に、入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｂの比較電圧Ｖ２を超えたとき、電源制御回路５１の第２の出力信号Ｖｏｕｔ２ＯＮが、”０”から”１”に変化する。電源８１ｂは、第２の出力信号Ｖｏｕｔ２ＯＮ＝”１”によりオンとなり、電源８１ｂは出力Ｖｏｕｔ２を出力する。
【０１０６】
第１の入力信号ＥＮ１が”１”のとき、電源８１ａ、電源８１ｂは、オン状態を保持し、それぞれ出力Ｖｏｕｔ１、Ｖｏｕｔ２を出力する。
入出力部Ｔｃｏｎｔの電圧は、電源制御回路５１のクランプ出力回路２０により、クランプ電圧Ｖｃｒａｍｐにクランプされる。
【０１０７】
次に、第１の入力信号ＥＮ１が”１”から”０”に変化すると、電源制御回路５１の充放電回路１０が、入出力部Ｔｃｏｎｔに接続されたコンデンサＣｃｏｎｔから放電電流Ｉ２を吸い込み、入出力部Ｔｃｏｎｔの電圧は、減少していく。
入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｂの比較電圧Ｖ２より減少したとき、第２の出力信号Ｖｏｕｔ２ＯＮは、”１”から”０”に変化する。電源８１ｂは、オン状態からオフ状態に変化し、出力Ｖｏｕｔ２の出力を停止する。
【０１０８】
入出力部Ｔｃｏｎｔの電圧がさらに減少し、比較回路３０ａの比較電圧Ｖ１より減少したとき、第１の出力信号Ｖｏｕｔ１ＯＮは、”１”から”０”に変化する。電源８１ａは、オン状態からオフ状態に変化し、出力Ｖｏｕｔ１の出力を停止する。
入出力部Ｔｃｏｎｔの電圧は、グランド電位まで減少する。
【０１０９】
このように、スイッチＳ１をコンデンサＣｃｏｎｔ側にすることにより、本実施例の電源装置６１は、第１の入力信号ＥＮ１により、電源８１ａの出力Ｖｏｕｔ１及び電源８１ｂの出力Ｖｏｕｔ２を、シーケンシャルに立上り立下りを制御することができる。なお、本実施例においては、第１の入力信号ＥＮ１により、電源８１ａの出力Ｖｏｕｔ１が、電源８１ｂの出力Ｖｏｕｔ２より、先にオンし、後にオフするシーケンスとなっている。
【０１１０】
スイッチＳ１をプルアップ側にして、電源８１ａ、８１ｂを独立制御する場合の主要信号のタイミングチャートは、電源制御回路５１の主要信号のタイミングチャート図５と同様である。
入出力端子Ｔｃｏｎｔは”１”である。
第１の出力信号Ｖｏｕｔ１ＯＮには、第１の入力信号ＥＮ１がそのまま出力される。また、第２の出力信号Ｖｏｕｔ２ＯＮには、第２の入力信号ＥＮ２がそのまま出力される。
【０１１１】
第１の入力信号ＥＮ１が”０”から”１”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。電源８１ａは、第１の出力信号Ｖｏｕｔ１ＯＮによりオンとなり、出力Ｖｏｕｔ１を出力する。また、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも”１”から”０”に変化する。電源８１ａは、第１の出力信号Ｖｏｕｔ１ＯＮにより、オン状態からオフ状態となり出力Ｖｏｕｔ１を停止する。
【０１１２】
同様に、第２の入力信号ＥＮ２の”０”、”１”により、第２の出力信号Ｖｏｕｔ２ＯＮは、それぞれ”０”、”１”に変化する。電源８１ｂは、第２の出力信号Ｖｏｕｔ２ＯＮの”０”、”１”により、それぞれオン状態、オフ状態に変化し、出力Ｖｏｕｔ２の出力を出力し、または停止する。
【０１１３】
このように、スイッチＳ１をプルアップ側にすることにより、本実施例の電源装置６１は、第１の入力信号ＥＮ１により、電源８１ａの出力Ｖｏｕｔ１を制御し、また、第２の入力信号ＥＮ２により、電源８１ｂの出力Ｖｏｕｔ２を制御することができる。出力Ｖｏｕｔ１と出力Ｖｏｕｔ２とを独立に制御することができる。
【０１１４】
以上説明したように、本実施例の電源装置６１においては、２つの入力信号ＥＮ１、ＥＮ２及び１つの入出力部Ｔｃｏｎｔの３つの端子により、２つの電源８１ａ、８１ｂの立上り立下りをシーケンシャルに、または独立に制御することができる。
【０１１５】
なお、本実施例においては、入出力部ＴｃｏｎｔにスイッチＳ１を接続しているが、本発明はこれに限定されない。入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続しておき、通常はシーケンス制御とし、例えば、電源のテスト時等に、そのまま入出力部Ｔｃｏｎｔを電源にプルアップすることにより、独立制御とすることができる。
また、本実施例においては、電源制御回路５１を用いた電源装置を例示しているが、電源制御回路５１ａ、５２を用いてもよい。
【０１１６】
図１４は、本発明の第２の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
図１４に表したように、電源装置６１ｎ（破線で囲んだ部分）は、電源制御回路５１ｎ、電源８１ａ、８１ｂ、８１ｃ、８１ｎを、同一半導体基板に形成して１チップ化した構造を有する。
【０１１７】
本実施例の電源装置６１ｎにおいては、電源制御回路５１ｎの第１の出力信号Ｖｏｕｔ１ＯＮが電源８１ａの制御端子に入力されている。また、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮが、電源８１ｂ、８１ｃ、８１ｎのそれぞれの制御端子に入力されている。さらに、入出力部Ｔｃｏｎｔは、スイッチＳ１を介して、コンデンサＣｃｏｎｔに接続され、または電源電位Ｖｄにプルアップされる。
【０１１８】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔが接続された状態にすることにより、電源８１ａ〜８１ｎをシーケンス制御することができる。また、スイッチＳ１をプルアップ側にして、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、電源８１ａ〜８１ｎを独立に制御することができる。
【０１１９】
ここで、電源８１ａ〜８１ｎは、それぞれ出力Ｖｏｕｔ１〜ＶｏｕｔＮを出力する電源であり、制御入力により、出力をオン・オフ制御することができる電源である。なお、電源８１ａ〜８１ｎには、ＤＣ−ＤＣコンバータ、レギュレータ等のＤＣ電源の他、ＡＣ電源でもよい。
【０１２０】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、電源８１ａ〜８１ｎをシーケンス制御する場合の主要信号のタイミングチャートは、電源制御回路５１ｎの主要信号のタイミングチャート図８と同様である。
また、スイッチＳ１をプルアップ側にして、電源８１ａ〜８１ｎを独立制御する場合の主要信号のタイミングチャートは、電源制御回路５１ｎの主要信号のタイミングチャート図９と同様である。
電源装置６１ｎは、制御する電源を４つにしたこと以外は、電源装置６１と同様なので説明を省略する。なお、本実施例においては、制御する電源が４つの場合を例示しているが、本発明はこれに限定されない。２以上の任意数の電源と、それらを制御可能な電源制御回路５１ｎを用いることにより、任意数の制御可能な電源を有する電源装置が提供される。
【０１２１】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、電源制御回路を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２２】
その他、本発明の実施の形態として上述した電源制御回路を基にして、当業者が適宜設計変更して実施し得る全ての電源制御回路も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【０１２３】
１０ 充放電回路
１１ 選択回路
１２ 論理積（ＡＮＤ）回路
１５、１６、２１ 定電流源
１７ 否定（ＮＯＴ）回路
２０、２０ａ クランプ出力回路
２２、２２ａ 定電圧源
３０ａ、３０ｂ、３０ｃ、３０ｎ 比較回路
５１、５１ａ、５１ｎ、５２、５２ｎ 電源制御回路
ＥＮ１ 第１の入力信号
ＥＮ２、ＥＮ３、ＥＮＮ 第２の入力信号
Ｑ１０、Ｑ１１、Ｑ２０ トランジスタ
Ｔｃｏｎｔ 入出力部
Ｖｄ 電源電位
Ｖｏｕｔ１ＯＮ 第１の出力信号
Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮ 第２の出力信号
Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、ＶｏｕｔＮ 出力
【技術分野】
【０００１】
本発明は、電源制御回路及び電源装置に関し、特に、複数の電源の立上りと立下りを制御する電源制御回路及び電源装置に関する。
【背景技術】
【０００２】
電子・電気機器の電源には、商用電源または電池が用いられている。これらの電源は、機器内部または外部において、所望の電圧に変換されている。また、定電圧化されることも多い。
近年、半導体デバイス等の電子・電気機器に必要とされる電源電圧が複数化している。そのため、１つの電圧から、複数の電源により、定電圧化することが行われている。
【０００３】
その場合、複数の電源の投入・切断シーケンスを考慮しないと、半導体デバイスが、ラッチアップを起こして焼損することがある。また、半導体デバイス以外でも、電源投入の順序が問題になる場合がある。
そのために、電源の投入・切断シーケンスを制御する回路が提案されている。
【０００４】
例えば、ＰＷＭ制御方式のＤＣ−ＤＣ制御回路において、ソフトスタート用コンデンサの接続方式を工夫することで、ＤＣ−ＤＣ制御回路の負荷に依存せずに出力電圧の立上り特性を制御できるようにした提案がされている（例えば、特許文献１を参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開平９−１５４２７５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、少数の外部端子により、複数の電源の立上りと立下りのタイミングを制御する電源制御回路及び電源装置を提供する。
【課題を解決するための手段】
【０００７】
本発明の一態様によれば、第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、前記入出力部の電圧と、前記第１の比較電圧とは異なる第２の比較電圧と、を比較して大小判定する第２の比較回路と、前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、第２の入力信号と前記第２の比較回路の出力との論理積をとり、第２の出力信号として出力する論理積回路と、を備え、前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路が提供される。
【０００８】
本発明の他の一態様によれば、第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、前記入出力部の電圧と、前記第１の比較電圧とは異なるｍ個（ｍは、１以上）の第２の比較電圧と、をそれぞれ比較して大小判定するｍ個の第２の比較回路と、前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、第２の入力信号と前記ｍ個の第２の比較回路の出力との論理積をとり、ｍ個の第２の出力信号として出力するｍ個の論理積回路と、を備え、前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路が提供される。
【０００９】
本発明の他の一態様によれば、第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、前記入出力部の電圧と、互いに異なるｎ個（ｎは、２以上）の比較電圧と、をそれぞれ比較して大小判定するｎ個の比較回路と、前記クランプ出力回路の出力に応じて、前記第１の入力信号を選択してｎ個の第１の出力信号としてそれぞれ出力するか、または前記ｎ個の比較回路の出力を選択してｎ個の第１の出力信号としてそれぞれ出力するｎ個の選択回路と、を備え、前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路が提供される。
【００１０】
本発明の他の一態様によれば、上記いずれか１つの電源制御回路を備えたことを特徴とする電源装置が提供される。
【発明の効果】
【００１１】
本発明によれば、少数の外部端子により、複数の電源の立上りと立下りのタイミングを制御する電源制御回路及び電源装置が提供される。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図２】図１に表した充放電回路の構成を例示する回路図である。
【図３】図１に表したクランプ出力回路の構成を例示する回路図である。
【図４】図１〜３に表した電源制御回路における主要信号のタイミングチャートである。
【図５】図１〜３に表した電源制御回路における主要信号の別のタイミングチャートである。
【図６】図１に表したクランプ出力回路の他の構成を例示する回路図である。
【図７】本発明の第２の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図８】図７に表した電源制御回路における主要信号のタイミングチャートである。
【図９】図７に表した電源制御回路における主要信号の他のタイミングチャートである。
【図１０】本発明の第３の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図１１】図１０に表した電源制御回路における主要信号のタイミングチャートである。
【図１２】本発明の第４の実施形態に係る電源制御回路の構成を例示するブロック図である。
【図１３】本発明の第１の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
【図１４】本発明の第２の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
【発明を実施するための形態】
【００１３】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、信号の論理値を、ローレベルを”０”で、ハイレベルを”１”で表す。
【００１４】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る電源制御回路の構成を例示するブロック図である。
図１に表したように、電源制御回路５１は、充放電回路１０、クランプ出力回路２０、選択回路１１、比較回路３０ａ、３０ｂ及び論理積（ＡＮＤ）回路１２を、同一半導体基板に形成して１チップ化した構造を有する。
【００１５】
本実施例の電源制御回路５１においては、第１の入力信号ＥＮ１により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路１０の出力は、入出力部Ｔｃｏｎｔに接続されている。
充放電回路１０は、後述するように、第１の入力信号ＥＮ１が”１”のとき、充電電流を入出力部Ｔｃｏｎｔに供給し、第１の入力信号ＥＮ１が”０”のとき、放電電流を入出力部Ｔｃｏｎｔから吸い込む回路である。
【００１６】
入出力部Ｔｃｏｎｔは、例えば、コンデンサＣｃｏｎｔを接続し、充放電回路１０の電流により、コンデンサＣｃｏｎｔを充放電する端子である。また、外部から電圧が印加可能な端子であり、コンデンサＣｃｏｎｔを接続せず、電源電位Ｖｄにプルアップすることもできる。入出力部Ｔｃｏｎｔは、クランプ出力回路２０及び２つの比較回路３０ａ、３０ｂに接続されている。
【００１７】
クランプ出力回路２０は、後述するように、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路である。
【００１８】
選択回路１１は、Ａ入力に１つの比較回路３０ａの出力４３ａが接続され、Ｂ入力に第１の入力信号ＥＮ１が接続されている。またＳ入力にクランプ出力回路２０の出力４２が接続され、Ｙ出力が第１の出力信号Ｖｏｕｔ１ＯＮに接続されている。
ここで、選択回路１１は、Ｓ入力により、Ａ入力またはＢ入力を選択して出力する論理回路であり、例えば、２入力１出力のセレクタにより構成できる。本実施例においては、選択回路１１は、Ｓ入力が”０”のときＡ入力を選択してＹ出力に出力し、Ｓ入力が”１”のときＢ入力を選択してＹ出力に出力する。
【００１９】
比較回路３０ａは、入力信号と比較電圧とを比較し、大小判定する回路であり、入力信号が比較電圧より低いとき”０”を出力し、入力信号が比較電圧より高いとき”１”を出力する回路である。例えば、コンパレータの負入力に比較電圧の基準電圧源を、正入力に入力信号を、それぞれ入力することにより構成できる。
【００２０】
論理積回路１２は、他の比較回路３０ｂの出力４３ｂと第２の入力信号ＥＮ２との論理積を生成し、第２の出力信号Ｖｏｕｔ２ＯＮを出力する。ここで、比較回路３０ｂは、入力信号と比較する比較電圧が比較回路３０ａの比較電圧と異なる点以外は、比較回路３０ａと同様であるので説明を省略する。
なお、図１に表したように、第２の入力信号ＥＮ２は、抵抗Ｒで電源電位Ｖｄにプルアップしておいてもよい。
【００２１】
図２は、図１に表した充放電回路の構成を例示する回路図である。
図２に表したように、充放電回路１０は、トランジスタＱ１０、Ｑ１１と定電流源１５、１６及び否定（ＮＯＴ）回路１７を有する。
【００２２】
トランジスタＱ１０、Ｑ１１は、それぞれｐ型ＭＯＳＦＥＴ、ｎ型ＭＯＳＦＥＴである。トランジスタＱ１０、Ｑ１１のドレインは、ともに入出力部Ｔｃｏｎｔに接続されている。また、トランジスタＱ１０、Ｑ１１のゲートは、ともに否定回路１７の出力４１に接続されている。トランジスタＱ１０のソースは、定電流源１５を介して電源電位Ｖｄに接続され、トランジスタＱ１１のソースは、定電流源１６を介してグランドＧＮＤに接続されている。
また、否定回路１７の入力は、第１の入力信号ＥＮ１に接続されている。
【００２３】
第１の入力信号ＥＮ１が”０”のとき、否定回路１７の出力４１は”１”となり、トランジスタＱ１０はオフ、トランジスタＱ１１はオンとなる。入出力部Ｔｃｏｎｔは、定電流源１６と電気的に接続され、入出力部Ｔｃｏｎｔを介して、定電流源１６に向かって放電電流Ｉ２を吸い込む。
【００２４】
また、第１の入力信号ＥＮ１が”１”のとき、否定回路１７の出力４１は”０”となり、トランジスタＱ１０はオン、トランジスタＱ１１はオフとなる。入出力部Ｔｃｏｎｔは、定電流源１５と電気的に接続され、入出力部Ｔｃｏｎｔを介して、定電流源１５から充電電流Ｉ１が流れ出す。
充電電流Ｉ１及び放電電流Ｉ２の大きさは、後に述べるように、入出力部Ｔｃｏｎｔに接続するコンデンサＣｃｏｎｔの静電容量とともに、それぞれ充電時間、放電時間を決める要素となる。例えば、充電電流Ｉ１、放電電流Ｉ２は、ともに１０μＡとすることができる。ただし、充電電流Ｉ１と放電電流Ｉ２とは、必ずしも絶対値が等しい必要はない。
【００２５】
図２においては、トランジスタＱ１０、Ｑ１１がそれぞれｐ型ＭＯＳＦＥＴ、ｎ型ＭＯＳＦＥＴの場合を例示したが、本発明はこれに限定されない。ともに、ｎ型ＭＯＳＦＥＴ、バイポーラトランジスタでもよい。第１の入力信号ＥＮ１の論理値を制御することにより、入出力部Ｔｃｏｎｔに充電電流Ｉ１、または放電電流Ｉ２を流せればよい。
また、否定回路１７は、第１の入力信号ＥＮ１が”１”のとき、充放電回路１０が充電電流Ｉ１を流す論理となるように、挿入したもので、逆の論理で構成する場合は、なくてもよい。
【００２６】
図３は、図１に表したクランプ出力回路の構成を例示する回路図である。
図３に表したように、クランプ出力回路２０は、トランジスタＱ２０、定電流源２１及び基準電圧源２２を有する。
【００２７】
トランジスタＱ２０は、ｐｎｐバイポーラトランジスタであり、エミッタが入出力部Ｔｃｏｎｔに接続されている。コレクタは、定電流源２１を介してグランドＧＮＤに接続されている。また、コレクタと定電流源２１の接続点は、クランプ出力回路２０の出力４２となり、選択回路１１のＳ入力に接続されている。ベースは、基準電圧源２２でバイアスされている。なお、図示しない電流制限抵抗を、ベースと基準電圧源２２との間に挿入してもよい。
基準電圧源２２の電圧Ｖｒｅｆは、クランプ出力回路２０のクランプ電圧Ｖｃｒａｍｐが、選択回路１１のＳ入力の閾値電圧Ｖｔｈより低い電圧となる電圧値に選ばれる。例えば、クランプ電圧Ｖｃｒａｍｐを１．２Ｖ、トランジスタＱ２０のベース・エミッタ間の順方向電圧をＶｂｅとした場合、基準電圧源２２の電圧Ｖｒｅｆは、１．２−Ｖｂｅとする。
【００２８】
入出力部Ｔｃｏｎｔは、コンデンサＣｃｏｎｔに接続するか、または電源電位Ｖｄにプルアップする。
まず、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した場合について説明する。
入出力部Ｔｃｏｎｔ＜Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。トランジスタＱ２０のベース・エミッタは逆バイアスされ、トランジスタＱ２０は、オフ状態である。
【００２９】
クランプ出力回路２０の出力４２は、選択回路１１のＳ入力に入力されている。選択回路１１のＳ入力は定電流源２１により電流Ｉ３をグランドＧＮＤに流そうとするが、トランジスタＱ２０がオフしているため選択回路１１のＳ入力は”０”に保持される。
コンデンサＣｃｏｎｔには、充放電回路１０により、入出力部Ｔｃｏｎｔを介して、充電電流Ｉ１または放電電流Ｉ２が流れている。
【００３０】
入出力部Ｔｃｏｎｔ＝Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。しかし、トランジスタＱ２０のベース・エミッタは順バイアスされ、トランジスタＱ２０は、オン状態になる。
【００３１】
第１の入力信号ＥＮ１が”１”のとき、充放電回路１０から充電電流Ｉ１が流れる。
充放電回路１０の充電電流Ｉ１は、オン状態にあるトランジスタＱ２０を流れ、コンデンサＣｃｏｎｔの電圧は、Ｖｃｒａｍｐに保持される。
なお、定電流源２１の電流Ｉ３を充電電流Ｉ１より大きくしておけば、選択回路１１のＳ入力から、電流Ｉ３−Ｉ１をグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
【００３２】
第１の入力信号ＥＮ１が”０”のとき、入出力部Ｔｃｏｎｔから充放電回路１０に放電電流Ｉ２が流れ込む。
充放電回路１０の放電電流Ｉ２は、コンデンサＣｃｏｎｔから、流れ出ている。また、トランジスタＱ２０が、オン状態にある間は、さらにトランジスタＱ２０のコレクタ電流ＩｃがコンデンサＣｃｏｎｔから、流れ出ている。コンデンサＣｃｏｎｔの電圧、つまり入出力部Ｔｃｏｎｔの電圧は、低下していく。
コレクタ電流Ｉｃより、定電流源２１の電流Ｉ３が大きければ、選択回路１１のＳ入力から、電流Ｉ３−ＩｃをグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
このように、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続し外部から電圧を印加しない場合は、クランプ出力回路２０の出力４２は、”０”に保持され、選択回路１１のＳ入力は”０”である。
【００３３】
次に、入出力部Ｔｃｏｎｔを、電源電位Ｖｄにプルアップした場合について説明する。
トランジスタＱ２０は、オン状態となり、クランプ出力回路２０の出力４２は、”１”になる。このとき、選択回路１１のＳ入力は”１”のため、出力４２に電流は流れない。従って、定電流源２１の電流Ｉ３は、入出力部Ｔｃｏｎｔから、トランジスタＱ２０のコレクタ電流Ｉｃとして定電流源２１に流れ込み、グランドＧＮＤに流れる。
【００３４】
次に、タイミングチャートを用いて、図１〜３に表した電源制御回路５１の動作について説明する。
図４は、図１〜３に表した電源制御回路５１において、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続した場合の主要な信号ＥＮ１、ＥＮ２、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮのタイミングチャートである。
図４においては、比較回路３０ａ、３０ｂの比較電圧をそれぞれＶ１、Ｖ２とし、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとしている。ただし、０＜Ｖ１＜Ｖ２＜Ｖｃｒａｍｐである。
【００３５】
入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔが接続されているため、入出力部Ｔｃｏｎｔの電圧は、クランプ出力回路２０によりクランプ電圧Ｖｃｒａｍｐを超えない。クランプ出力回路２０の出力４２は”０”であり、選択回路１１は、Ａ入力である比較回路３０ａの出力４３ａを選択し第１の出力信号Ｖｏｕｔ１ＯＮに出力している。
また、図４（ｂ）に表したように、第２の入力信号ＥＮ２は、”１”であり、第２の出力信号Ｖｏｕｔ２ＯＮには、他の比較回路３０ｂの出力４３ｂが、出力されている。
なお、第２の入力信号ＥＮ２を電源電位Ｖｄにプルアップする抵抗Ｒを内蔵している場合は、第２の入力信号ＥＮ２は、開放しておいてもよい。
【００３６】
図４（ａ）に表したように、第１の入力信号ＥＮ１が”０”から”１”に変化すると、充放電回路１０から充電電流Ｉ１が、入出力部Ｔｃｏｎｔに流れ、コンデンサＣｃｏｎｔが充電される。図４（ｃ）に表したように、入出力部Ｔｃｏｎｔの電圧は、上昇する。
入出力部Ｔｃｏｎｔの電圧が、比較回路３０ａの比較電圧Ｖ１を超えたとき、比較回路３０ａの出力４３ａは、”０”から”１”に変化する。従って、図４（ｄ）に表したように、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。
【００３７】
また、入出力部Ｔｃｏｎｔの電圧が、他の比較回路３０ｂの比較電圧Ｖ２を超えたとき、他の比較回路３０ｂの出力４３ｂは、”０”から”１”に変化する。従って、図４（ｅ）に表したように、第２の出力信号Ｖｏｕｔ２ＯＮは、”０”から”１”に変化する。
【００３８】
第１の入力信号ＥＮ１が”１”の場合、さらに、入出力部Ｔｃｏｎｔの電圧は、上昇する。しかし、クランプ出力回路２０により、クランプ電圧Ｖｃｒａｍｐに抑えられ、入出力部Ｔｃｏｎｔの電圧は、クランプ電圧Ｖｃｒａｍｐまで上昇して、一定となる。
このように、第１の入力信号ＥＮ１が”０”から”１”に変化してから、時間Ｔ１ｏｎ後に第１の出力信号Ｖｏｕｔ１ＯＮが”０”から”１”に変化し、時間Ｔ２ｏｎ後に第２の出力信号Ｖ２ｏｕｔ２ＯＮが”０”から”１”に変化する。ここで、Ｔ２ｏｎ−Ｔ１ｏｎ＝Ｔｄｏｎとする。
【００３９】
次に、第１の入力信号ＥＮ１が”１”から”０”に変化した場合（図４（ａ））、充放電回路１０が、放電電流Ｉ２をコンデンサＣｃｏｎｔから吸い込み、コンデンサＣｃｏｎｔの電圧、つまり入出力部Ｔｃｏｎｔの電圧は、低下していく（図４（ｃ））。
入出力部Ｔｃｏｎｔの電圧が、他の比較回路３０ｂの比較電圧Ｖ２より小さくなったとき、他の比較回路３０ｂの出力４３ｂは、”１”から”０”に変化する。従って、第２の出力信号Ｖｏｕｔ２ＯＮも、”１”から”０”に変化する（図４（ｅ））。
【００４０】
さらに、入出力部Ｔｃｏｎｔの電圧が低下し、比較回路３０ａの比較電圧Ｖ１より小さくなったとき、比較回路３０ａの出力４３ａは、”１”から”０”に変化する。従って、第１の出力信号Ｖｏｕｔ１ＯＮも、”１”から”０”に変化する（図４（ｄ））。
その後、コンデンサＣｃｏｎｔの電圧、つまり、入出力部Ｔｃｏｎｔの電圧は、グランド電位まで低下していく。
【００４１】
このように、第１の入力信号ＥＮ１が”１”から”０”に変化してから、時間Ｔ２ｏｆｆ後に第２の出力信号Ｖｏｕｔ２ＯＮが”１”から”０”に変化し、時間Ｔ１ｏｆｆ後に第１の出力信号Ｖｏｕｔ１ＯＮが”１”から”０”に変化する。ここで、Ｔ１ｏｆｆ−Ｔ２ｏｆｆ＝Ｔｄｏｆｆとする。
【００４２】
このように、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５１は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ及び第２の出力信号Ｖｏｕｔ２ＯＮの２つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮが、第２の出力信号Ｖｏｕｔ２ＯＮより、先にオンし後にオフするシーケンスとなっている。
【００４３】
第１の入力信号ＥＮ１の変化により、第１の出力信号Ｖｏｕｔ１ＯＮ及び第２の出力信号Ｖｏｕｔ２ＯＮがオン・オフするタイミングは、充放電回路１０の充電電流Ｉ１、放電電流Ｉ２、比較電圧Ｖ１、Ｖ２及びコンデンサＣｃｏｎｔの静電容量によって定まる。
特に、電源制御回路５１に外付けするコンデンサＣｃｏｎｔの静電容量により、タイミングＴ１ｏｎ（Ｔ１ｏｆｆ）、Ｔ２ｏｎ（Ｔ２ｏｆｆ）を設定することができる。
【００４４】
図５は、図１〜３に表した電源制御回路５１において、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合の主要な信号ＥＮ１、ＥＮ２、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮのタイミングチャートである。
入出力部Ｔｃｏｎｔが電源電位Ｖｄにプルアップされているため（図５（ｃ））、クランプ出力回路２０の出力４２は”１”である。選択回路１１は、Ｂ入力である第１の入力信号ＥＮ１を選択して第２の出力信号Ｖｏｕｔ２ＯＮに出力している。また、比較回路３０ａの出力４３ａ及び他の比較回路３０ｂの出力４３ｂも、”１”である。
【００４５】
第１の出力信号Ｖｏｕｔ１ＯＮには、第１の入力信号ＥＮ１がそのまま出力されている。第２の出力信号Ｖｏｕｔ２ＯＮには、第２の入力信号ＥＮ２がそのまま出力されている。
図５（ａ）に表したように、第１の入力信号ＥＮ１が”０”から”１”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。また、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”１”から”０”に変化する（図５（ｄ））。
同様に、図５（ｂ）に表したように、第２の入力信号ＥＮ２が”０”から”１”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮも”０”から”１”に変化し、第２の入力信号ＥＮ２が”１”から”０”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮも”１”から”０”に変化する（図５（ｅ））。
【００４６】
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５１は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮを制御し、また、第２の入力信号ＥＮ２により、第２の出力信号Ｖｏｕｔ２ＯＮを制御することができる。第１の出力信号Ｖｏｕｔ１ＯＮと第２の出力信号Ｖｏｕｔ２ＯＮとを独立に制御することができる。
【００４７】
以上説明したように、本実施例の電源制御回路５１においては、２つの入力信号ＥＮ１、ＥＮ２及び１つの入出力部Ｔｃｏｎｔの３つの端子により、外部の２電源の立上り立下りをシーケンシャルに、または独立に制御することができる。また、電源制御回路５１は、電源ごとに設ける必要が無く、１つで複数電源を制御できるため、回路規模が小さく、制御に必要な端子数も３本と少ない。さらに、ＰＷＭ制御方式の電源に限らず、外部から立上り・立下りの制御可能な電源を制御することができる。
【００４８】
ところで、クランプ出力回路２０は、上記のように、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは、入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路である。
図３に表した具体例に限定されず、他の構成も可能である。
【００４９】
図６は、クランプ出力回路の他の構成を例示する回路図である。
図６に表したように、クランプ出力回路２０ａは、トランジスタＱ２１、定電流源２１、基準電圧源２２ａ及びバッファアンプ２３を有する。
【００５０】
トランジスタＱ２１は、ｎ型ＭＯＳＦＥＴであり、ドレインが入出力部Ｔｃｏｎｔに接続される。トランジスタＱ２１のソースは、定電流源２１を介してグランドＧＮＤに接続されている。また、トランジスタＱ２１のソースと定電流源２１の接続点は、クランプ出力回路２０ａの出力４２となり、選択回路１１のＳ入力に接続される。トランジスタＱ２１のゲートには、バッファアンプ２３の出力が接続される。バッファアンプ２３においては、負入力２３ｂは基準電圧源２２ａに接続され、正入力２３ａは入出力部Ｔｃｏｎｔに接続されている。
【００５１】
バッファアンプ２３は、正入力２３ａの電圧が負入力２３ｂの電圧より大きいとき、”１”を出力し、トランジスタＱ２１をオンさせる。また、正入力２３ａの電圧が負入力２３ｂの電圧より小さいとき、”０”を出力し、トランジスタＱ２１をオフさせる。
なお、バッファアンプ２３の正入力２３ａは、入出力部Ｔｃｏｎｔに接続し、外部から電圧を印加する場合がある。そのため、バッファアンプ２３の正入力２３ａの入力インピーダンスは、ハイインピーダンスまたは十分に大きいことが必要である。
【００５２】
基準電圧源２２ａの電圧Ｖｒｅｆは、クランプ出力回路２０ａのクランプ電圧Ｖｃｒａｍｐが、選択回路１１のＳ入力の閾値電圧Ｖｔｈより低い電圧となる電圧値に選ばれる。例えば、クランプ電圧Ｖｃｒａｍｐを１．２Ｖとした場合、基準電圧源２２ａの電圧Ｖｒｅｆは、１．２Ｖとする。
【００５３】
まず、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した場合のクランプ出力回路２０ａの動作について説明する。
入出力部Ｔｃｏｎｔ＜Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。トランジスタＱ２１のゲートには”０”の電圧がかかり、トランジスタＱ２１は、オフ状態である。
【００５４】
ここで、クランプ出力回路２０ａの出力４２は、選択回路１１のＳ入力に入力されている。選択回路１１のＳ入力から、定電流源２１の電流Ｉ３をグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
コンデンサＣｃｏｎｔには、充放電回路１０により、入出力部Ｔｃｏｎｔを介して、充電電流Ｉ１または放電電流Ｉ２が流れている。
【００５５】
入出力部Ｔｃｏｎｔ＝Ｖｃｒａｍｐの電圧値の場合、入出力部Ｔｃｏｎｔ＝”０”である。しかし、トランジスタＱ２１のゲートには”１”の電圧がかかり、トランジスタＱ２１は、オン状態になる。
【００５６】
第１の入力信号ＥＮ１が”１”のとき、充放電回路１０から入出力部Ｔｃｏｎｔに充電電流Ｉ１が流れる。
充放電回路１０の充電電流Ｉ１は、オン状態にあるトランジスタＱ２１を流れ、コンデンサＣｃｏｎｔの電圧は、Ｖｃｒａｍｐに保持される。
なお、定電流源２１の電流Ｉ３を充電電流Ｉ１より大きくしておけば、選択回路１１のＳ入力から、電流Ｉ３−Ｉ１をグランドＧＮＤに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
【００５７】
第１の入力信号ＥＮ１が”０”のとき、充放電回路１０に入出力部Ｔｃｏｎｔから放電電流Ｉ２が流れ込む。
充放電回路１０の放電電流Ｉ２は、コンデンサＣｃｏｎｔから、流れ出ている。また、トランジスタＱ２１が、オン状態にある間は、さらにドレイン電流ＩｄがコンデンサＣｃｏｎｔから、流れ出ている。コンデンサＣｃｏｎｔの電圧、つまり入出力部Ｔｃｏｎｔの電圧は、低下していく。
ドレイン電流Ｉｄより定電流源２１の電流Ｉ３を大きくしておけば、選択回路１１のＳ入力から、電流Ｉ３−Ｉｄをグランドに吸い込もうとし、選択回路１１のＳ入力は”０”に保持される。
このように、入出力部Ｔｃｏｎｔに外部から電圧を印加しない場合は、クランプ出力回路２０ａの出力４２は、”０”に保持され、選択回路１１のＳ入力は”０”である。
【００５８】
次に、入出力部Ｔｃｏｎｔを、電源電位Ｖｄにプルアップした場合について説明する。
バッファアンプ２３は、トランジスタＱ２１のゲートを”１”にし、トランジスタＱ２１は、オン状態となる。クランプ出力回路２０ａの出力４２は、”１”になる。このとき、選択回路１１のＳ入力は”１”のため、出力４２に電流は流れない。従って、定電流源２１の電流Ｉ３は、電源電位Ｖｄから、トランジスタＱ２１のドレイン電流Ｉｄとして、定電流源２１に流れ込み、そしてグランドＧＮＤに流れる。
【００５９】
このように、クランプ出力回路２０ａは、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは、入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路である。
クランプ出力回路２０ａは、クランプ出力回路２０と同様の動作をする。
【００６０】
従って、クランプ出力回路２０ａを用いた電源制御回路５１ａも、図１〜３に表した電源制御回路５１と同様に電源を制御でき、図４〜５に表した電源制御回路５１と同様のタイミングで電源を制御できる。
クランプ出力回路２０ａを用いた電源制御回路５１ａは、１つで複数電源を制御できるため、回路規模が小さく、制御に必要な端子数も３本と少ない。また、立上り及び立下りの両方をシーケンスに、また独立に制御できる。さらに、ＰＷＭ制御方式の電源に限らず、外部からオン・オフ制御可能な電源を制御することができる。
【００６１】
（第２の実施形態）
図７は、本発明の第２の実施形態に係る電源制御回路の構成を例示するブロック図である。
図７に表したように、電源制御回路５１ｎは、充放電回路１０、クランプ出力回路２０、選択回路１１、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎ及び複数の論理積（ＡＮＤ）回路１２を、同一半導体基板に形成して１チップ化した構造を有する。
【００６２】
比較回路３０ａ、３０ｂ、３０ｃ及び３０ｎは、入力信号とそれぞれ互いに異なる比較電圧とを比較し、大小判定する回路であり、入力信号が比較電圧より低いときに”０”を出力し、入力信号が比較電圧より高いときに”１”を出力する回路である。例えば、コンパレータの負入力信号に第２の電圧の基準電圧源を、正入力信号に入力信号を、それぞれ入力することにより構成することができる。
【００６３】
複数の論理積回路１２は、他の比較回路３０ｂ、３０ｃ及び３０ｎの出力と第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮとの論理積をそれぞれ生成し、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮに出力する。
なお、図７に表したように、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮは、それぞれ抵抗Ｒで電源電位Ｖｄにプルアップしておいてもよい。
【００６４】
このように、電源制御回路５１ｎは、他の比較回路３０ｂ、３０ｃ及び３０ｎと第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮと論理積回路１２と第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮとを、それぞれ３つ有する。これ以外は、電源制御回路５１と同様なので、説明を省略する。
【００６５】
図７に表した比較回路３０ａと他の比較回路３０ｂ、３０ｃ及び３０ｎとは、入力信号と比較する比較電圧がすべて互いに異なる。ここで、例えば、比較回路３０ａ、３０ｂ、３０ｃ及び３０ｎが入力信号と比較する比較電圧を、それぞれＶ１、Ｖ２、Ｖ３及びＶＮとする。また、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとする。ただし、０＜Ｖ１＜Ｖ２＜Ｖ３＜ＶＮ＜Ｖｃｒａｍｐである。
【００６６】
まず、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した、シーケンス制御の場合について説明する。
クランプ出力回路２０の出力４２は、”０”を出力し、選択回路１１は、Ａ入力信号を選択し、Ｙ端子に出力している。すなわち、第１の出力信号Ｖｏｕｔ１ＯＮには、比較回路３０ａの出力４３ａが出力されている。また、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮには、それぞれ他の比較回路３０ｂ、３０ｃ及び３０ｎの出力４３ｂ、４３ｃ及び４３ｎが出力されている。
【００６７】
図８は、図７に表した電源制御回路における主要な信号ＥＮ１、ＥＮ２、ＥＮ３、ＥＮＮ、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮのタイミングチャートである。
図８（ｂ）〜（ｄ）に表したように、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮは、”１”に保持されている。なお、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮが、電源電位Ｖｄに抵抗Ｒでプルアップされている場合は、これらの端子は、すべて開放とすればよい。
【００６８】
第１の入力信号ＥＮ１が”０”から”１”に変化すると、充放電回路１０から充電電流Ｉ１が入出力部Ｔｃｏｎｔに流れ、コンデンサＣｃｏｎｔを充電する。
図８（ｅ）に表したように、入出力部Ｔｃｏｎｔの電圧は、上昇する。
【００６９】
入出力部Ｔｃｏｎｔの電圧が１つの比較回路の比較電圧Ｖ１を超えたとき、比較回路３０ａの出力４３ａは”０”から”１”に変化する。第１の出力信号Ｖｏｕｔ１ＯＮは、”０”から”１”に変化する。
【００７０】
入出力部Ｔｃｏｎｔの電圧がさらに上昇し、他の比較回路３０ｂの比較電圧Ｖ２を超えたとき、比較回路３０ｂの出力４３ｂは、”０”から”１”に変化する。同様に、入出力部Ｔｃｏｎｔの電圧が上昇し、比較回路３０ｃ、３０ｎのそれぞれの比較電圧Ｖ３、ＶＮを超えたときに、比較回路３０ｃ、３０ｎのそれぞれの出力４３ｃ、４３ｎは”０”から”１”に変化する。
【００７１】
入出力部Ｔｃｏｎｔは、クランプ出力回路２０のクランプ電圧Ｖｃｒａｍｐまで上昇し、その後、クランプ電圧Ｖｃｒａｍｐで一定となる。第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮは、すべて”１”を保持する。
第１の入力信号ＥＮ１が、”１”から”０”に変化すると、入出力部Ｔｃｏｎｔに接続されたコンデンサＣｃｏｎｔから、充放電回路１０に放電電流Ｉ２が流れ出す。
入出力部Ｔｃｏｎｔの電圧は、減少していく。
【００７２】
入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｎの比較電圧ＶＮより減少したとき、比較回路３０ｎの出力４３ｎは、”１”から”０”に変化する。第２の出力信号ＶｏｕｔＮＯＮも、”１”から”０”に変化する。
同様に、入出力部Ｔｃｏｎｔの電圧が、さらに減少し、入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｃ、３０ｂ、３０ａのそれぞれの比較電圧Ｖ３、Ｖ２及びＶ１より減少したとき、比較回路３０ｃ、３０ｂ及び３０ａのそれぞれの出力４３ｃ、４３ｂ及び４３ａは、”１”から”０”に変化する。また、第２の出力信号Ｖｏｕｔ３ＯＮ、Ｖｏｕｔ２ＯＮ及び第１の出力信号Ｖｏｕｔ１ＯＮは、それぞれ”１”から”０”に変化する。
【００７３】
このように、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５１ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮの４つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、先にオンした信号が後にオフするシーケンスとなっている。
【００７４】
次に、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合、つまり、独立制御の場合について説明する。
図９は、図７に表した電源制御回路における主要な信号ＥＮ１、ＥＮ２、ＥＮ３、ＥＮＮ、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮのタイミングチャートである。
【００７５】
入出力部Ｔｃｏｎｔがプルアップされているため（図９（ｅ））、クランプ出力回路２０の出力４２は、”１”である。選択回路１１は、Ｂ入力である第１の入力信号ＥＮ１を選択して第１の出力信号Ｖｏｕｔ１ＯＮに出力している。また、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎのそれぞれの出力４３ａ、４３ｂ、４３ｃ、４３ｎも、”１”である。
第１の出力信号Ｖｏｕｔ１ＯＮには、第１の入力信号ＥＮ１がそのまま出力されている。第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮには、それぞれ第２の入力信号ＥＮ２、ＥＮ３、ＥＮＮがそのまま出力されている。
【００７６】
図９（ａ）に表したように、第１の入力信号ＥＮ１が”０”から”１”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。また、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”１”から”０”に変化する（図９（ｆ））。
同様に、図９（ｂ）〜（ｄ）に表したように、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮが、それぞれ”０”から”１”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮも”０”から”１”に変化し、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮが、それぞれ”１”から”０”に変化すると、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮも、それぞれ”１”から”０”に変化する（図９（ｇ）〜（ｉ））。
【００７７】
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５１ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮを制御し、また、第２の入力信号ＥＮ２、ＥＮ３及びＥＮＮにより、それぞれ第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮを制御することができる。第１の出力信号Ｖｏｕｔ１ＯＮと第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ及びＶｏｕｔＮＯＮのそれぞれとを独立に制御することができる。
【００７８】
以上説明したように、本実施例の電源制御回路５１ｎにおいては、４つの入力信号ＥＮ１、ＥＮ２、ＥＮ３、ＥＮＮ及び１つの入出力部Ｔｃｏｎｔの５つの端子により、４つの電源の立上り立下りをシーケンシャルに、または独立に制御することができる。
【００７９】
なお、電源制御回路５１ｎにおいては、４つの比較回路３０ａ、３０ｂ、３０ｃ及び３０ｎを有する場合を例示しており、４つの電源を制御することができる。しかし、本発明はこれに限定されるものでなく、比較回路は、２以上の任意数にすることができ、比較回路の数の電源を制御することができる。
【００８０】
さらに、電源制御回路５１ｎにおいては、クランプ出力回路２０を用いた場合を例示しているが、本発明はこれに限定されるものではい。例えば、クランプ出力回路２０ａ、その他同様の動作をする回路を用いることができる。すなわち、入出力部Ｔｃｏｎｔに外部から電圧を印加しないときは、入出力部Ｔｃｏｎｔの電圧を論理値ローレベルとなるクランプ電圧にクランプして入出力部Ｔｃｏｎｔの論理値”０”を出力し、入出力部Ｔｃｏｎｔに論理値ハイレベルの電圧が印加されたときは入出力部Ｔｃｏｎｔの論理値”１”を出力する回路を用いることができる。
【００８１】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る電源制御回路の構成を例示するブロック図である。
図１０に表した電源制御回路５２は、充放電回路１０、クランプ出力回路２０、選択回路１１、１１ｂ、比較回路３０ａ、３０ｂを、同一半導体基板に形成して１チップ化した構造を有する。なお、選択回路１１ｂは、電源制御回路５１における選択回路１１と同一の機能を有する。
【００８２】
電源制御回路５２においては、第２の入力信号ＥＮ２、論理積回路１２が無く、選択回路１１ｂに置き換わっている点が、電源制御回路５１と異なる。つまり、選択回路１１ｂのＡ入力に、他の比較回路３０ｂの出力４３ｂが入力され、Ｂ入力に第１の入力信号ＥＮ１が入力されている。また、選択回路１１ｂのＳ入力に、クランプ出力回路２０の出力４２が入力される。選択回路１１ｂのＹ出力が第２の出力信号Ｖｏｕｔ２ＯＮに出力されている。これ以外は、図１に表した電源制御回路５１と同様なので説明を省略する。
【００８３】
電源制御回路５２においては、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続したシーケンス制御の場合については、電源制御回路５１と同様である。
クランプ出力回路２０の出力４２は”０”を出力し、選択回路１１、１１ｂは、ともにＡ入力を選択して出力して、比較回路３０ａ、３０ｂの出力４３ａ、４３ｂをそれぞれのＹ出力に出力する。
【００８４】
比較回路３０ａ、３０ｂの比較電圧をそれぞれＶ１、Ｖ２とし、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとする。ただし、０＜Ｖ１＜Ｖ２＜Ｖｃｒａｍｐである。
電源制御回路５２をシーケンス制御に用いた場合、主要信号のタイミングチャートは、電源制御回路５１の主要信号について表した図４と同様となる。
【００８５】
入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５２は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ及び第２の出力信号Ｖｏｕｔ２ＯＮの２つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮが、第２の出力信号Ｖｏｕｔ２ＯＮより、先にオンし、後にオフするシーケンスとなっている。
【００８６】
電源制御回路５２において、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合について説明する。
図１１は、図１０に表した電源制御回路における主要な信号ＥＮ１、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮのタイミングチャートである。
図１１（ｂ）に表したように、入出力部Ｔｃｏｎｔは、”１”である。
【００８７】
クランプ出力回路２０の出力４２は、”１”となり、選択回路１１、１１ｂはＢ入力を選択しＹ出力にそれぞれ出力する。つまり、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮには、第１の入力信号ＥＮ１がそのまま出力される。
第１の入力信号ＥＮ１が”０”から”１”に変化すると（図１１（ａ））、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮは、ともに”０”から”１”に変化する（図１１（ｃ）〜（ｄ））。
【００８８】
同様に、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮはともに、”１”から”０”に変化する（図１１（ｃ）〜（ｄ））。
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５２は、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮと第２の出力信号Ｖｏｕｔ２ＯＮとを同時に制御することができる。
【００８９】
以上説明したように、本実施例の電源制御回路５２においては、１つの入力信号ＥＮ１及び１つの入出力部Ｔｃｏｎｔの２つの端子により、２つの電源の立上り立下りをシーケンシャルに、または同時に制御することができる。
【００９０】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る電源制御回路の構成を例示するブロック図である。
図１２に表した電源制御回路５２ｎは、充放電回路１０、クランプ出力回路２０、選択回路１１、１１ｂ、１１ｃ、１１ｎ、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎを、同一半導体基板に形成して１チップ化した構造を有する。なお、選択回路１１ｂ、１１ｃ、１１ｎは、電源制御回路５１ｎにおける選択回路１１と同一の機能を有する。
【００９１】
電源制御回路５２ｎにおいては、第２の入力信号ＥＮ２、ＥＮ３、ＥＮＮ、論理積回路１２が無く、選択回路１１ｂ、１１ｃ、１１ｎに置き換わっている点が、電源制御回路５１ｎと異なる。つまり、選択回路１１ｂ、１１ｃ、１１ｎのそれぞれのＡ入力に、それぞれ他の比較回路３０ｂ、３０ｃ、３０ｎの出力４３ｂ、４３ｃ、４３ｎが入力される。それぞれのＢ入力に第１の入力信号ＥＮ１が入力される。
【００９２】
また、選択回路１１ｂ、１１ｃ、１１ｎのＳ入力に、クランプ出力回路２０の出力４２が入力される。選択回路１１ｂ、１１ｃ、１１ｎのそれぞれのＹ出力がそれぞれ第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮに出力される。これ以外は、図７に表した電源制御回路５１ｎと同様なので説明を省略する。
【００９３】
電源制御回路５２ｎにおいては、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔ（図示せず）を接続した、シーケンス制御の場合については、電源制御回路５１ｎと同様である。
クランプ出力回路２０の出力４２は”０”を出力し、選択回路１１、１１ｂ、１１ｃ、１１ｎは、すべてＡ入力を選択し、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎの出力４３ａ、４３ｂ、４３ｃ、４３ｎをそれぞれのＹ出力に出力する。
【００９４】
比較回路３０ａ、３０ｂ、３０ｃ、３０ｎの比較電圧をそれぞれＶ１、Ｖ２、Ｖ３、ＶＮ、クランプ出力回路２０のクランプ電圧をＶｃｒａｍｐとする。ただし、０＜Ｖ１＜Ｖ２＜Ｖ３＜Ｖ４＜Ｖｃｒａｍｐである。
電源制御回路５２ｎをシーケンス制御に用いた場合、主要信号のタイミングチャートは、電源制御回路５１ｎの主要信号について表した図８と同様となる。
【００９５】
入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続することにより、本実施例の電源制御回路５２ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮの４つの制御出力を、シーケンシャルにオン・オフすることができる。なお、本実施例においては、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮが、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮより、先にオンし、後にオフするシーケンスとなっている。
【００９６】
電源制御回路５２ｎにおいて、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップした場合について説明する。
図１２に表した電源制御回路における主要な信号ＥＮ１、Ｔｃｏｎｔ、Ｖｏｕｔ１ＯＮ、Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮのタイミングチャートは、図１１と同様である。
図１１（ｂ）に表したように、入出力部Ｔｃｏｎｔは、”１”である。
【００９７】
クランプ出力回路２０の出力４２は、”１”となり、選択回路１１、１１ｂ、１１ｃ、１１ｎはＢ入力を選択しそれぞれのＹ出力に出力する。つまり、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮには、第１の入力信号ＥＮ１がそのまま出力される。
第１の入力信号ＥＮ１が”０”から”１”に変化すると（図１１（ａ））、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮは、すべて”０”から”１”に変化する（図１１（ｃ）〜（ｄ））。
【００９８】
同様に、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮは、すべて、”１”から”０”に変化する。
このように、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、本実施例の電源制御回路５２ｎは、第１の入力信号ＥＮ１により、第１の出力信号Ｖｏｕｔ１ＯＮ、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮを同時に制御することができる。
【００９９】
以上説明したように、本実施例の電源制御回路５２ｎにおいては、１つの入力信号ＥＮ１及び１つの入出力部Ｔｃｏｎｔの２つの端子により、４つの電源の立上り立下りをシーケンシャルに、または同時に制御することができる。
なお、本実施例におていは、選択回路１１、１１ｂ、１１ｃ、１１ｎ、比較回路３０ａ、３０ｂ、３０ｃ、３０ｎが、それぞれ４つの場合を例示しているが、本発明は、これに限定されない。それぞれ２以上の任意数の選択回路と比較回路とを設けることにより、選択回路の数だけの電源を制御することができる。
【０１００】
（第５の実施形態）
図１３は、本発明の第１の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
図１３に表したように、電源装置６１（破線で囲んだ部分）は、電源制御回路５１、電源８１ａ、８１ｂを、同一半導体基板に形成して１チップ化した構造を有する。
【０１０１】
本実施例の電源装置６１においては、電源制御回路５１の第１の出力信号Ｖｏｕｔ１ＯＮが電源８１ａの制御端子に入力されている。また、第２の出力信号Ｖｏｕｔ２ＯＮが電源８１ｂの制御端子に入力されている。さらに、入出力部Ｔｃｏｎｔは、スイッチＳ１を介して、コンデンサＣｃｏｎｔに接続され、または電源電位Ｖｄにプルアップされる。
【０１０２】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔが接続された状態とすることにより、電源８１ａ、８１ｂをシーケンス制御することができる。また、スイッチＳ１をプルアップ側にして、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、電源８１ａ、８１ｂを独立に制御することができる。
【０１０３】
ここで、電源８１ａ、８１ｂは、それぞれ出力Ｖｏｕｔ１、Ｖｏｕｔ２を出力する電源であり、制御入力により、出力をオン・オフ制御することができる電源である。なお、電源８１ａ、８１ｂは、ＤＣ−ＤＣコンバータ、レギュレータ等のＤＣ電源の他、ＡＣ電源でもよい。
【０１０４】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、電源８１ａ、８１ｂをシーケンス制御する場合の主要信号のタイミングチャートは、電源制御回路５１の主要信号のタイミングチャート図４と同様である。
第２の入力信号ＥＮ２は”１”にしておく。なお、電源制御回路５１が第２の入力信号ＥＮ２を電源電位Ｖｄにプルアップする抵抗Ｒを内蔵している場合は、第２の入力信号ＥＮ２は、開放しておいてもよい。
第１の入力信号ＥＮ１が”０”から”１”に変化すると、入出力部Ｔｃｏｎｔに接続されたコンデンサＣｃｏｎｔに電源制御回路５１の充放電回路１０から充電電流Ｉ１が流れ、入出力部Ｔｃｏｎｔの電圧が上昇していく。
【０１０５】
入出力部Ｔｃｏｎｔの電圧が、電源制御回路５１の比較回路３０ａの比較電圧Ｖ１を超えたとき、電源制御回路５１の第１の出力信号Ｖｏｕｔ１ＯＮが、”０”から”１”に変化する。電源８１ａは、第１の出力信号Ｖｏｕｔ１ＯＮ＝”１”によりオンとなり、電源８１ａは出力Ｖｏｕｔ１を出力する。
同様に、入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｂの比較電圧Ｖ２を超えたとき、電源制御回路５１の第２の出力信号Ｖｏｕｔ２ＯＮが、”０”から”１”に変化する。電源８１ｂは、第２の出力信号Ｖｏｕｔ２ＯＮ＝”１”によりオンとなり、電源８１ｂは出力Ｖｏｕｔ２を出力する。
【０１０６】
第１の入力信号ＥＮ１が”１”のとき、電源８１ａ、電源８１ｂは、オン状態を保持し、それぞれ出力Ｖｏｕｔ１、Ｖｏｕｔ２を出力する。
入出力部Ｔｃｏｎｔの電圧は、電源制御回路５１のクランプ出力回路２０により、クランプ電圧Ｖｃｒａｍｐにクランプされる。
【０１０７】
次に、第１の入力信号ＥＮ１が”１”から”０”に変化すると、電源制御回路５１の充放電回路１０が、入出力部Ｔｃｏｎｔに接続されたコンデンサＣｃｏｎｔから放電電流Ｉ２を吸い込み、入出力部Ｔｃｏｎｔの電圧は、減少していく。
入出力部Ｔｃｏｎｔの電圧が、比較回路３０ｂの比較電圧Ｖ２より減少したとき、第２の出力信号Ｖｏｕｔ２ＯＮは、”１”から”０”に変化する。電源８１ｂは、オン状態からオフ状態に変化し、出力Ｖｏｕｔ２の出力を停止する。
【０１０８】
入出力部Ｔｃｏｎｔの電圧がさらに減少し、比較回路３０ａの比較電圧Ｖ１より減少したとき、第１の出力信号Ｖｏｕｔ１ＯＮは、”１”から”０”に変化する。電源８１ａは、オン状態からオフ状態に変化し、出力Ｖｏｕｔ１の出力を停止する。
入出力部Ｔｃｏｎｔの電圧は、グランド電位まで減少する。
【０１０９】
このように、スイッチＳ１をコンデンサＣｃｏｎｔ側にすることにより、本実施例の電源装置６１は、第１の入力信号ＥＮ１により、電源８１ａの出力Ｖｏｕｔ１及び電源８１ｂの出力Ｖｏｕｔ２を、シーケンシャルに立上り立下りを制御することができる。なお、本実施例においては、第１の入力信号ＥＮ１により、電源８１ａの出力Ｖｏｕｔ１が、電源８１ｂの出力Ｖｏｕｔ２より、先にオンし、後にオフするシーケンスとなっている。
【０１１０】
スイッチＳ１をプルアップ側にして、電源８１ａ、８１ｂを独立制御する場合の主要信号のタイミングチャートは、電源制御回路５１の主要信号のタイミングチャート図５と同様である。
入出力端子Ｔｃｏｎｔは”１”である。
第１の出力信号Ｖｏｕｔ１ＯＮには、第１の入力信号ＥＮ１がそのまま出力される。また、第２の出力信号Ｖｏｕｔ２ＯＮには、第２の入力信号ＥＮ２がそのまま出力される。
【０１１１】
第１の入力信号ＥＮ１が”０”から”１”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも、”０”から”１”に変化する。電源８１ａは、第１の出力信号Ｖｏｕｔ１ＯＮによりオンとなり、出力Ｖｏｕｔ１を出力する。また、第１の入力信号ＥＮ１が”１”から”０”に変化すると、第１の出力信号Ｖｏｕｔ１ＯＮも”１”から”０”に変化する。電源８１ａは、第１の出力信号Ｖｏｕｔ１ＯＮにより、オン状態からオフ状態となり出力Ｖｏｕｔ１を停止する。
【０１１２】
同様に、第２の入力信号ＥＮ２の”０”、”１”により、第２の出力信号Ｖｏｕｔ２ＯＮは、それぞれ”０”、”１”に変化する。電源８１ｂは、第２の出力信号Ｖｏｕｔ２ＯＮの”０”、”１”により、それぞれオン状態、オフ状態に変化し、出力Ｖｏｕｔ２の出力を出力し、または停止する。
【０１１３】
このように、スイッチＳ１をプルアップ側にすることにより、本実施例の電源装置６１は、第１の入力信号ＥＮ１により、電源８１ａの出力Ｖｏｕｔ１を制御し、また、第２の入力信号ＥＮ２により、電源８１ｂの出力Ｖｏｕｔ２を制御することができる。出力Ｖｏｕｔ１と出力Ｖｏｕｔ２とを独立に制御することができる。
【０１１４】
以上説明したように、本実施例の電源装置６１においては、２つの入力信号ＥＮ１、ＥＮ２及び１つの入出力部Ｔｃｏｎｔの３つの端子により、２つの電源８１ａ、８１ｂの立上り立下りをシーケンシャルに、または独立に制御することができる。
【０１１５】
なお、本実施例においては、入出力部ＴｃｏｎｔにスイッチＳ１を接続しているが、本発明はこれに限定されない。入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔを接続しておき、通常はシーケンス制御とし、例えば、電源のテスト時等に、そのまま入出力部Ｔｃｏｎｔを電源にプルアップすることにより、独立制御とすることができる。
また、本実施例においては、電源制御回路５１を用いた電源装置を例示しているが、電源制御回路５１ａ、５２を用いてもよい。
【０１１６】
図１４は、本発明の第２の実施形態に係る電源制御回路を用いた電源装置の構成を例示するブロック図である。
図１４に表したように、電源装置６１ｎ（破線で囲んだ部分）は、電源制御回路５１ｎ、電源８１ａ、８１ｂ、８１ｃ、８１ｎを、同一半導体基板に形成して１チップ化した構造を有する。
【０１１７】
本実施例の電源装置６１ｎにおいては、電源制御回路５１ｎの第１の出力信号Ｖｏｕｔ１ＯＮが電源８１ａの制御端子に入力されている。また、第２の出力信号Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮが、電源８１ｂ、８１ｃ、８１ｎのそれぞれの制御端子に入力されている。さらに、入出力部Ｔｃｏｎｔは、スイッチＳ１を介して、コンデンサＣｃｏｎｔに接続され、または電源電位Ｖｄにプルアップされる。
【０１１８】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、入出力部ＴｃｏｎｔにコンデンサＣｃｏｎｔが接続された状態にすることにより、電源８１ａ〜８１ｎをシーケンス制御することができる。また、スイッチＳ１をプルアップ側にして、入出力部Ｔｃｏｎｔを電源電位Ｖｄにプルアップすることにより、電源８１ａ〜８１ｎを独立に制御することができる。
【０１１９】
ここで、電源８１ａ〜８１ｎは、それぞれ出力Ｖｏｕｔ１〜ＶｏｕｔＮを出力する電源であり、制御入力により、出力をオン・オフ制御することができる電源である。なお、電源８１ａ〜８１ｎには、ＤＣ−ＤＣコンバータ、レギュレータ等のＤＣ電源の他、ＡＣ電源でもよい。
【０１２０】
スイッチＳ１をコンデンサＣｃｏｎｔ側にして、電源８１ａ〜８１ｎをシーケンス制御する場合の主要信号のタイミングチャートは、電源制御回路５１ｎの主要信号のタイミングチャート図８と同様である。
また、スイッチＳ１をプルアップ側にして、電源８１ａ〜８１ｎを独立制御する場合の主要信号のタイミングチャートは、電源制御回路５１ｎの主要信号のタイミングチャート図９と同様である。
電源装置６１ｎは、制御する電源を４つにしたこと以外は、電源装置６１と同様なので説明を省略する。なお、本実施例においては、制御する電源が４つの場合を例示しているが、本発明はこれに限定されない。２以上の任意数の電源と、それらを制御可能な電源制御回路５１ｎを用いることにより、任意数の制御可能な電源を有する電源装置が提供される。
【０１２１】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、電源制御回路を構成する各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
【０１２２】
その他、本発明の実施の形態として上述した電源制御回路を基にして、当業者が適宜設計変更して実施し得る全ての電源制御回路も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【符号の説明】
【０１２３】
１０ 充放電回路
１１ 選択回路
１２ 論理積（ＡＮＤ）回路
１５、１６、２１ 定電流源
１７ 否定（ＮＯＴ）回路
２０、２０ａ クランプ出力回路
２２、２２ａ 定電圧源
３０ａ、３０ｂ、３０ｃ、３０ｎ 比較回路
５１、５１ａ、５１ｎ、５２、５２ｎ 電源制御回路
ＥＮ１ 第１の入力信号
ＥＮ２、ＥＮ３、ＥＮＮ 第２の入力信号
Ｑ１０、Ｑ１１、Ｑ２０ トランジスタ
Ｔｃｏｎｔ 入出力部
Ｖｄ 電源電位
Ｖｏｕｔ１ＯＮ 第１の出力信号
Ｖｏｕｔ２ＯＮ、Ｖｏｕｔ３ＯＮ、ＶｏｕｔＮＯＮ 第２の出力信号
Ｖｏｕｔ１、Ｖｏｕｔ２、Ｖｏｕｔ３、ＶｏｕｔＮ 出力
【特許請求の範囲】
【請求項１】
第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、
前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、
前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、
前記入出力部の電圧と、前記第１の比較電圧とは異なる第２の比較電圧と、を比較して大小判定する第２の比較回路と、
前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、
第２の入力信号と前記第２の比較回路の出力との論理積をとり、第２の出力信号として出力する論理積回路と、
を備え、
前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路。
【請求項２】
第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、
前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、
前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、
前記入出力部の電圧と、前記第１の比較電圧とは異なるｍ個（ｍは、１以上）の第２の比較電圧と、をそれぞれ比較して大小判定するｍ個の第２の比較回路と、
前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、
第２の入力信号と前記ｍ個の第２の比較回路の出力との論理積をとり、ｍ個の第２の出力信号として出力するｍ個の論理積回路と、
を備え、
前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路。
【請求項３】
第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、
前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、
前記入出力部の電圧と、互いに異なるｎ個（ｎは、２以上）の比較電圧と、をそれぞれ比較して大小判定するｎ個の比較回路と、
前記クランプ出力回路の出力に応じて、前記第１の入力信号を選択してｎ個の第１の出力信号としてそれぞれ出力するか、または前記ｎ個の比較回路の出力を選択してｎ個の第１の出力信号としてそれぞれ出力するｎ個の選択回路と、
を備え、
前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路。
【請求項４】
前記充放電回路は、定電流源に接続された否定回路を有し、
前記クランプ出力回路は、前記入出力部との間に挿入されたトランジスタを有し、前記トランジスタの飽和状態によりクランプすることを特徴とする請求項１〜３のいずれか１つに記載の電源制御回路。
【請求項５】
請求項１〜４のいずれか１つに記載の電源制御回路と、
前記電源制御回路の出力信号により制御される電源と、
を備えたことを特徴とする電源装置。
【請求項１】
第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、
前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、
前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、
前記入出力部の電圧と、前記第１の比較電圧とは異なる第２の比較電圧と、を比較して大小判定する第２の比較回路と、
前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、
第２の入力信号と前記第２の比較回路の出力との論理積をとり、第２の出力信号として出力する論理積回路と、
を備え、
前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路。
【請求項２】
第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、
前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、
前記入出力部の電圧と、第１の比較電圧と、を比較して大小判定する第１の比較回路と、
前記入出力部の電圧と、前記第１の比較電圧とは異なるｍ個（ｍは、１以上）の第２の比較電圧と、をそれぞれ比較して大小判定するｍ個の第２の比較回路と、
前記クランプ出力回路の出力に応じて、前記第１の入力信号及び前記第１の比較回路の出力のいずれかを選択して第１の出力信号として出力する選択回路と、
第２の入力信号と前記ｍ個の第２の比較回路の出力との論理積をとり、ｍ個の第２の出力信号として出力するｍ個の論理積回路と、
を備え、
前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路。
【請求項３】
第１の入力信号により入出力部に充電電流を流し、または入出力部から放電電流を吸い込む方向制御が可能な充放電回路と、
前記入出力部に接続され、前記入出力部に外部から印加された電圧の論理値を出力するクランプ出力回路と、
前記入出力部の電圧と、互いに異なるｎ個（ｎは、２以上）の比較電圧と、をそれぞれ比較して大小判定するｎ個の比較回路と、
前記クランプ出力回路の出力に応じて、前記第１の入力信号を選択してｎ個の第１の出力信号としてそれぞれ出力するか、または前記ｎ個の比較回路の出力を選択してｎ個の第１の出力信号としてそれぞれ出力するｎ個の選択回路と、
を備え、
前記クランプ出力回路は、前記入出力部に外部から電圧を印加しないときは前記入出力部の電圧を論理値ローレベルとなるクランプ電圧にクランプして前記入出力部の論理値を出力し、前記入出力部に論理値ハイレベルの電圧が印加されたときは前記入出力部の論理値を出力することを特徴とする電源制御回路。
【請求項４】
前記充放電回路は、定電流源に接続された否定回路を有し、
前記クランプ出力回路は、前記入出力部との間に挿入されたトランジスタを有し、前記トランジスタの飽和状態によりクランプすることを特徴とする請求項１〜３のいずれか１つに記載の電源制御回路。
【請求項５】
請求項１〜４のいずれか１つに記載の電源制御回路と、
前記電源制御回路の出力信号により制御される電源と、
を備えたことを特徴とする電源装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１０−１６６６９９（Ｐ２０１０−１６６６９９Ａ）
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願番号】特願２００９−６７５９（Ｐ２００９−６７５９）
【出願日】平成２１年１月１５日（２００９．１．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年７月２９日（２０１０．７．２９）
【国際特許分類】
【出願日】平成２１年１月１５日（２００９．１．１５）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]