電源回路装置
【課題】 電源回路装置において、電源回路の性能を維持しつつ全体の薄型化・小型化を図ること。
【解決手段】 回路基板１と、回路基板１に実装される昇圧ＩＣチップ２と、回路基板１に実装され昇圧ＩＣチップ２と電気的に接続される積層チップインダクタ４と、を備え、回路基板１に、積層チップインダクタ４が配されると共に内部に積層チップインダクタ４に電気的に接続されるインダクタ用端子６ａを内部に有する有底実装穴６が形成されている。
【解決手段】 回路基板１と、回路基板１に実装される昇圧ＩＣチップ２と、回路基板１に実装され昇圧ＩＣチップ２と電気的に接続される積層チップインダクタ４と、を備え、回路基板１に、積層チップインダクタ４が配されると共に内部に積層チップインダクタ４に電気的に接続されるインダクタ用端子６ａを内部に有する有底実装穴６が形成されている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばプリンタ装置等に使用されるＤＣ−ＤＣコンバータを含む電源回路装置に関する。
【背景技術】
【０００２】
一般に、プリンタ装置等の電子機器では、２４Ｖ，５ＶのＤＣ電源が用いられ、このＤＣ電源には、ＤＣ−ＤＣコンバータを含む電源回路が使用されている。この電源回路の装置として、例えば、特許文献１には、巻線式インダクタ、コンデンサ、ダイオード及び昇圧ＩＣ等の電子部品が回路基板に実装された電源回路装置が提案されている。この電源回路装置では、回路基板に形成した陥没部又は穿孔部に巻線式インダクタを落とし込んで埋設し、樹脂封止によりモジュール化して、全体的に薄型化を図っている。
【０００３】
【特許文献１】特開２００４−３３６９５０号公報（特許請求の範囲、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の電源回路装置には、以下の課題が残されている。すなわち、上記従来の電源回路装置においても、より薄型化・小型化して占有スペースを削減することが望まれているが、そのためには実装部品中で最も占有スペースの大きい巻線式インダクタのサイズを小さくすることが重要である。しかしながら、この巻線式インダクタを小型化すると、電源回路としてのモジュール性能の低下を招いてしまう不都合があった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、電源回路の性能を維持しつつ全体の薄型化・小型化を図ることができる電源回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の電源回路装置は、回路基板と、前記回路基板に実装されるＩＣチップと、前記回路基板に実装され前記ＩＣチップと電気的に接続されるチップインダクタと、を備え、前記回路基板に、前記チップインダクタが配されると共に前記チップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されていることを特徴とする。
【０００７】
この電源回路装置では、回路基板に、チップインダクタが配されると共にチップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されているので、従来の巻線式インダクタよりも小型であるチップインダクタが有底実装穴に収容されて、電源回路の性能を維持しつつ装置全体の薄型化・小型化を図ることができる。また、チップインダクタを単に回路基板の穴に落とし込むだけでは、チップインダクタと回路基板や他の電子部品との電気的接続が困難であるが、本発明では、有底実装穴が内部にインダクタ用端子を有しているので、チップインダクタを有底実装穴に落とし込むことで容易にチップインダクタとの電気的接続を可能にする。
【０００８】
また、本発明の電源回路装置は、前記回路基板上が、封止材で封止され、前記封止材が、前記チップインダクタと前記有底実装穴の内壁との隙間にも充填されていることを特徴とする。すなわち、この電源回路装置では、封止材がチップインダクタと有底実装穴の内壁との隙間にも充填されているので、チップインダクタの上部だけでなく周囲も封止材で固定して回路基板に強固に実装することができる。
【０００９】
また、本発明の電源回路装置は、前記チップインダクタが、Ａｇペーストで前記インダクタ用端子と接続されていることを特徴とする。すなわち、この電源回路装置では、チップインダクタが、ハンダではなくＡｇペーストでインダクタ用端子と接続されているので、鉛フリーのため環境面で良好であると共に熱に対して高い接着信頼性を得ることができる。
【発明の効果】
【００１０】
本発明の電源回路装置によれば、回路基板に、チップインダクタが配されると共にチップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されているので、チップインダクタの電気的接続が容易であると共に電源回路の性能を維持しつつ装置全体の薄型化・小型化を図ることができる。したがって、より薄型化・小型化された本発明の電源回路装置の採用により、これを搭載する電子機器において占有スペースの削減が可能になり、電子機器全体の更なる薄型化・小型化を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る電源回路装置の一実施形態を、図１から図５を参照しながら説明する。
【００１２】
本実施形態による電源回路装置は、プリンタ装置等に用いられるＤＣ−ＤＣコンバータを含む電源回路モジュールであり、図１から図３に示すように、プリント基板である回路基板１と、回路基板１上に実装される昇圧ＩＣチップ２と、回路基板１上に実装されるダイオード３と、回路基板１に実装され昇圧ＩＣチップ２と電気的に接続される積層チップインダクタ４と、回路基板１上を樹脂封止する封止材５と、を備えている。
【００１３】
上記回路基板１には、図４に示すように、積層チップインダクタ４が配されると共に積層チップインダクタ４に電気的に接続される一対のインダクタ用端子６ａを内部に有する有底実装穴６が形成されている。また、回路基板１は、図１及び図２に示すように、積層構造を有し、上面にＣｕ（銅）膜やＡｕ膜等で形成された上面配線パターン１ａ（ボンディングパッドも含む）と、該上面配線パターン１ａの一部に上端が接続されたスルーホール１ｂと、スルーホール１ｂの下端に接続されていると共にインダクタ用端子６ａに接続された内部配線１ｃと、を備えている。
【００１４】
例えば、積層チップインダクタ４、昇圧ＩＣチップ２及びダイオード３は、上面配線パターン１ａ、スルーホール１ｂ及び内部配線１ｃによって、図５に示す等価回路と同じ電源回路の構成で互いに接続されている。この電源回路は、積層チップインダクタ４に電磁エネルギー充放電して昇圧ＩＣチップ２によって分圧又は昇圧することで、ＤＣからＤＣへ複数の電圧供給を行うように構成されている。
上記積層チップインダクタ４は、積層されたフェライトの焼結体及び内部導体で主に構成されていると共に両端に端子電極部４ａが形成されており、端子電極部４ａがＡｇペーストで一対のインダクタ用端子６ａに接続されている。
【００１５】
また、昇圧ＩＣチップ２及びダイオード３は、それぞれ回路基板１上にＡｇペースト等の接着剤で固定されていると共に、ワイヤーボンディングによる金線等のワイヤー７で回路基板１上の上面配線パターン１ａに電気的に接続されている。
また、上記封止材５は、例えば黒色のエポキシ系樹脂であり、積層チップインダクタ４と有底実装穴６の内壁との隙間にも充填されている。
【００１６】
このように本実施形態では、回路基板１に、積層チップインダクタ４が落とし込まれていると共に積層チップインダクタ４と電気的接続を行うインダクタ用端子６ａを内部に有する有底実装穴６が形成されているので、従来の巻線式インダクタよりも小型である積層チップインダクタ４が有底実装穴６に収容されて、電源回路の性能を維持しつつ装置全体の薄型化・小型化を図ることができる。
【００１７】
また、有底実装穴６が内部にインダクタ用端子６ａを有しているので、積層チップインダクタ４を有底実装穴６に落とし込むことで容易に積層チップインダクタ４との電気的接続を可能にする。
さらに、封止材５が積層チップインダクタ４と有底実装穴６の内壁との隙間にも充填されているので、積層チップインダクタ４の上部だけでなく周囲も封止材５で固定して回路基板１に強固に実装することができる。
【００１８】
また、積層チップインダクタ４が、ハンダではなくＡｇペーストでインダクタ用端子６ａと接続されているので、鉛フリーのため環境面で良好であると共に熱に対して高い接着信頼性を得ることができる。
このように、より薄型化・小型化された本実施形態の電源回路装置の採用により、これを搭載する電子機器において占有スペースの削減が可能になり、電子機器全体の更なる薄型化・小型化を実現することができる。
【００１９】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００２０】
例えば、上述した実施形態の回路構成によらず基本部品である昇圧ＩＣチップ２や積層チップインダクタ４が用いられているのであれば、他の電源回路構成に適用しても構わない。
また、上記実施形態では、積層チップインダクタ４が有底実装穴６内に設置されているが、他の電子部品（昇圧ＩＣチップ２やダイオード３）も同様に同一又は別個に設けた有底実装穴内に設置しても構わない。
【００２１】
また、上記実施形態の電源回路装置を作製する場合、一つ一つを個別に作製しても構わないが、複数の回路基板１を包含する集合基板を用いて該集合基板に複数の積層チップインダクタ４、昇圧ＩＣチップ２及びダイオード３等の電子部品を実装し、全体を封止材５で樹脂封止した後に、ダイシングして個別の電源回路装置に分離・分割して作製してもよい。この場合、電源回路装置を多数同時に作製することができ、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る電源回路装置において、樹脂封止前の状態を示す上面図である。
【図２】図１のＸ−Ｘ線矢視断面図である。
【図３】本発明の一実施形態に係る電源回路装置において、封止材の一部を破断した斜視図である。
【図４】本発明の一実施形態に係る電源回路装置において、回路基板を示す上面図及び側面図である。
【図５】本発明の一実施形態に係る電源回路装置において、電源回路の等価回路図である。
【符号の説明】
【００２３】
１…回路基板、２…昇圧ＩＣチップ、４…積層チップインダクタ、５…封止材、６…有底実装穴、６ａ…インダクタ用端子
【技術分野】
【０００１】
本発明は、例えばプリンタ装置等に使用されるＤＣ−ＤＣコンバータを含む電源回路装置に関する。
【背景技術】
【０００２】
一般に、プリンタ装置等の電子機器では、２４Ｖ，５ＶのＤＣ電源が用いられ、このＤＣ電源には、ＤＣ−ＤＣコンバータを含む電源回路が使用されている。この電源回路の装置として、例えば、特許文献１には、巻線式インダクタ、コンデンサ、ダイオード及び昇圧ＩＣ等の電子部品が回路基板に実装された電源回路装置が提案されている。この電源回路装置では、回路基板に形成した陥没部又は穿孔部に巻線式インダクタを落とし込んで埋設し、樹脂封止によりモジュール化して、全体的に薄型化を図っている。
【０００３】
【特許文献１】特開２００４−３３６９５０号公報（特許請求の範囲、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記従来の電源回路装置には、以下の課題が残されている。すなわち、上記従来の電源回路装置においても、より薄型化・小型化して占有スペースを削減することが望まれているが、そのためには実装部品中で最も占有スペースの大きい巻線式インダクタのサイズを小さくすることが重要である。しかしながら、この巻線式インダクタを小型化すると、電源回路としてのモジュール性能の低下を招いてしまう不都合があった。
【０００５】
本発明は、前述の課題に鑑みてなされたもので、電源回路の性能を維持しつつ全体の薄型化・小型化を図ることができる電源回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明の電源回路装置は、回路基板と、前記回路基板に実装されるＩＣチップと、前記回路基板に実装され前記ＩＣチップと電気的に接続されるチップインダクタと、を備え、前記回路基板に、前記チップインダクタが配されると共に前記チップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されていることを特徴とする。
【０００７】
この電源回路装置では、回路基板に、チップインダクタが配されると共にチップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されているので、従来の巻線式インダクタよりも小型であるチップインダクタが有底実装穴に収容されて、電源回路の性能を維持しつつ装置全体の薄型化・小型化を図ることができる。また、チップインダクタを単に回路基板の穴に落とし込むだけでは、チップインダクタと回路基板や他の電子部品との電気的接続が困難であるが、本発明では、有底実装穴が内部にインダクタ用端子を有しているので、チップインダクタを有底実装穴に落とし込むことで容易にチップインダクタとの電気的接続を可能にする。
【０００８】
また、本発明の電源回路装置は、前記回路基板上が、封止材で封止され、前記封止材が、前記チップインダクタと前記有底実装穴の内壁との隙間にも充填されていることを特徴とする。すなわち、この電源回路装置では、封止材がチップインダクタと有底実装穴の内壁との隙間にも充填されているので、チップインダクタの上部だけでなく周囲も封止材で固定して回路基板に強固に実装することができる。
【０００９】
また、本発明の電源回路装置は、前記チップインダクタが、Ａｇペーストで前記インダクタ用端子と接続されていることを特徴とする。すなわち、この電源回路装置では、チップインダクタが、ハンダではなくＡｇペーストでインダクタ用端子と接続されているので、鉛フリーのため環境面で良好であると共に熱に対して高い接着信頼性を得ることができる。
【発明の効果】
【００１０】
本発明の電源回路装置によれば、回路基板に、チップインダクタが配されると共にチップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されているので、チップインダクタの電気的接続が容易であると共に電源回路の性能を維持しつつ装置全体の薄型化・小型化を図ることができる。したがって、より薄型化・小型化された本発明の電源回路装置の採用により、これを搭載する電子機器において占有スペースの削減が可能になり、電子機器全体の更なる薄型化・小型化を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明に係る電源回路装置の一実施形態を、図１から図５を参照しながら説明する。
【００１２】
本実施形態による電源回路装置は、プリンタ装置等に用いられるＤＣ−ＤＣコンバータを含む電源回路モジュールであり、図１から図３に示すように、プリント基板である回路基板１と、回路基板１上に実装される昇圧ＩＣチップ２と、回路基板１上に実装されるダイオード３と、回路基板１に実装され昇圧ＩＣチップ２と電気的に接続される積層チップインダクタ４と、回路基板１上を樹脂封止する封止材５と、を備えている。
【００１３】
上記回路基板１には、図４に示すように、積層チップインダクタ４が配されると共に積層チップインダクタ４に電気的に接続される一対のインダクタ用端子６ａを内部に有する有底実装穴６が形成されている。また、回路基板１は、図１及び図２に示すように、積層構造を有し、上面にＣｕ（銅）膜やＡｕ膜等で形成された上面配線パターン１ａ（ボンディングパッドも含む）と、該上面配線パターン１ａの一部に上端が接続されたスルーホール１ｂと、スルーホール１ｂの下端に接続されていると共にインダクタ用端子６ａに接続された内部配線１ｃと、を備えている。
【００１４】
例えば、積層チップインダクタ４、昇圧ＩＣチップ２及びダイオード３は、上面配線パターン１ａ、スルーホール１ｂ及び内部配線１ｃによって、図５に示す等価回路と同じ電源回路の構成で互いに接続されている。この電源回路は、積層チップインダクタ４に電磁エネルギー充放電して昇圧ＩＣチップ２によって分圧又は昇圧することで、ＤＣからＤＣへ複数の電圧供給を行うように構成されている。
上記積層チップインダクタ４は、積層されたフェライトの焼結体及び内部導体で主に構成されていると共に両端に端子電極部４ａが形成されており、端子電極部４ａがＡｇペーストで一対のインダクタ用端子６ａに接続されている。
【００１５】
また、昇圧ＩＣチップ２及びダイオード３は、それぞれ回路基板１上にＡｇペースト等の接着剤で固定されていると共に、ワイヤーボンディングによる金線等のワイヤー７で回路基板１上の上面配線パターン１ａに電気的に接続されている。
また、上記封止材５は、例えば黒色のエポキシ系樹脂であり、積層チップインダクタ４と有底実装穴６の内壁との隙間にも充填されている。
【００１６】
このように本実施形態では、回路基板１に、積層チップインダクタ４が落とし込まれていると共に積層チップインダクタ４と電気的接続を行うインダクタ用端子６ａを内部に有する有底実装穴６が形成されているので、従来の巻線式インダクタよりも小型である積層チップインダクタ４が有底実装穴６に収容されて、電源回路の性能を維持しつつ装置全体の薄型化・小型化を図ることができる。
【００１７】
また、有底実装穴６が内部にインダクタ用端子６ａを有しているので、積層チップインダクタ４を有底実装穴６に落とし込むことで容易に積層チップインダクタ４との電気的接続を可能にする。
さらに、封止材５が積層チップインダクタ４と有底実装穴６の内壁との隙間にも充填されているので、積層チップインダクタ４の上部だけでなく周囲も封止材５で固定して回路基板１に強固に実装することができる。
【００１８】
また、積層チップインダクタ４が、ハンダではなくＡｇペーストでインダクタ用端子６ａと接続されているので、鉛フリーのため環境面で良好であると共に熱に対して高い接着信頼性を得ることができる。
このように、より薄型化・小型化された本実施形態の電源回路装置の採用により、これを搭載する電子機器において占有スペースの削減が可能になり、電子機器全体の更なる薄型化・小型化を実現することができる。
【００１９】
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
【００２０】
例えば、上述した実施形態の回路構成によらず基本部品である昇圧ＩＣチップ２や積層チップインダクタ４が用いられているのであれば、他の電源回路構成に適用しても構わない。
また、上記実施形態では、積層チップインダクタ４が有底実装穴６内に設置されているが、他の電子部品（昇圧ＩＣチップ２やダイオード３）も同様に同一又は別個に設けた有底実装穴内に設置しても構わない。
【００２１】
また、上記実施形態の電源回路装置を作製する場合、一つ一つを個別に作製しても構わないが、複数の回路基板１を包含する集合基板を用いて該集合基板に複数の積層チップインダクタ４、昇圧ＩＣチップ２及びダイオード３等の電子部品を実装し、全体を封止材５で樹脂封止した後に、ダイシングして個別の電源回路装置に分離・分割して作製してもよい。この場合、電源回路装置を多数同時に作製することができ、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施形態に係る電源回路装置において、樹脂封止前の状態を示す上面図である。
【図２】図１のＸ−Ｘ線矢視断面図である。
【図３】本発明の一実施形態に係る電源回路装置において、封止材の一部を破断した斜視図である。
【図４】本発明の一実施形態に係る電源回路装置において、回路基板を示す上面図及び側面図である。
【図５】本発明の一実施形態に係る電源回路装置において、電源回路の等価回路図である。
【符号の説明】
【００２３】
１…回路基板、２…昇圧ＩＣチップ、４…積層チップインダクタ、５…封止材、６…有底実装穴、６ａ…インダクタ用端子
【特許請求の範囲】
【請求項１】
回路基板と、
前記回路基板に実装されるＩＣチップと、
前記回路基板に実装され前記ＩＣチップと電気的に接続されるチップインダクタと、を備え、
前記回路基板に、前記チップインダクタが配されると共に前記チップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されていることを特徴とする電源回路装置。
【請求項２】
請求項１に記載の電源回路装置において、
前記回路基板上が、封止材で封止され、
前記封止材が、前記チップインダクタと前記有底実装穴の内壁との隙間にも充填されていることを特徴とする電源回路装置。
【請求項３】
請求項１又は２に記載の電源回路装置において、
前記チップインダクタが、Ａｇペーストで前記インダクタ用端子と接続されていることを特徴とする電源回路装置。
【請求項１】
回路基板と、
前記回路基板に実装されるＩＣチップと、
前記回路基板に実装され前記ＩＣチップと電気的に接続されるチップインダクタと、を備え、
前記回路基板に、前記チップインダクタが配されると共に前記チップインダクタに電気的に接続されるインダクタ用端子を内部に有する有底実装穴が形成されていることを特徴とする電源回路装置。
【請求項２】
請求項１に記載の電源回路装置において、
前記回路基板上が、封止材で封止され、
前記封止材が、前記チップインダクタと前記有底実装穴の内壁との隙間にも充填されていることを特徴とする電源回路装置。
【請求項３】
請求項１又は２に記載の電源回路装置において、
前記チップインダクタが、Ａｇペーストで前記インダクタ用端子と接続されていることを特徴とする電源回路装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００７−２８８３８（Ｐ２００７−２８８３８Ａ）
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願番号】特願２００５−２０９８２９（Ｐ２００５−２０９８２９）
【出願日】平成１７年７月２０日（２００５．７．２０）
【出願人】（０００１３１４３０）シチズン電子株式会社 (798)
【Ｆターム（参考）】
【公開日】平成１９年２月１日（２００７．２．１）
【国際特許分類】
【出願日】平成１７年７月２０日（２００５．７．２０）
【出願人】（０００１３１４３０）シチズン電子株式会社 (798)
【Ｆターム（参考）】
[ Back to top ]