露光装置、発光装置および画像形成装置
【課題】複数のスイッチ素子および複数の発光素子を用いた露光装置において、複数の発光素子における発光不良を検出する。
【解決手段】発光チップＣは、副走査方向長さに比べて主走査方向長さが長い矩形状を有するチップ基板７０と、このチップ基板７０の表面に主走査方向に一列に番号順に並べられた２５６個の発光サイリスタＬ１〜Ｌ２５６とを備える。この発光チップＣでは、発光サイリスタＬ１〜Ｌ１２８が番号順に発光し、また、発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に発光する。発光サイリスタＬ１と隣接する位置には第１発光検出センサＬＲ１が設けられ、発光サイリスタＬ２５６と隣接する位置には第２発光検出センサＬＲ２が設けられ、発光サイリスタＬ１２８および発光サイリスタＬ１２９の両者と隣接する位置には第３発光検出センサＬＲ３が設けられる。
【解決手段】発光チップＣは、副走査方向長さに比べて主走査方向長さが長い矩形状を有するチップ基板７０と、このチップ基板７０の表面に主走査方向に一列に番号順に並べられた２５６個の発光サイリスタＬ１〜Ｌ２５６とを備える。この発光チップＣでは、発光サイリスタＬ１〜Ｌ１２８が番号順に発光し、また、発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に発光する。発光サイリスタＬ１と隣接する位置には第１発光検出センサＬＲ１が設けられ、発光サイリスタＬ２５６と隣接する位置には第２発光検出センサＬＲ２が設けられ、発光サイリスタＬ１２８および発光サイリスタＬ１２９の両者と隣接する位置には第３発光検出センサＬＲ３が設けられる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の発光素子を備えた露光装置、発光装置、画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を用いたプリンタや複写機等の画像形成装置において、感光体ドラム等の像保持体上を露光する露光装置として、近年、ＬＥＤ（Light Emitting Diode）等の発光素子をライン状に配列した発光素子アレイを用いたものが採用されている。
【０００３】
公報記載の従来技術として、自己走査型発光素子アレイと呼ばれるものが存在する（特許文献１、２参照）。この自己走査型発光素子アレイでは、発光チップ内の各ＬＥＤを点灯させるためのスイッチ素子としてサイリスタ（転送サイリスタ）を用いている。なお、自己走査型発光素子アレイでは、ＬＥＤ自身もサイリスタ（発光サイリスタ）で構成される。そして、自己走査型発光素子アレイでは、入力される２本の転送信号によって各転送サイリスタを順次ターンオンさせ、ターンオンした転送サイリスタに対応する発光サイリスタを順次発光可能な状態に設定する。一方、各発光サイリスタのアノード端子（あるいはカソード端子）に接続される一方の共通配線を一定電位に設定するとともに、各発光サイリスタのカソード端子（あるいはアノード端子）に接続される他方の共通配線には発光信号を供給することで、発光可能な状態に設定された発光サイリスタの発光／非発光を指示する。
【０００４】
ここで、特許文献１には、発光チップ内において最後にターンオンする転送サイリスタの状態を出力するためのエンド端子を設けることが記載されている。
また、特許文献２には、発光チップ内において最後にターンオンする転送サイリスタがターンオンしているタイミングで、電源電流を検出することが記載されている。
【０００５】
【特許文献１】特開平９−９９５８１号公報
【特許文献２】特開２００６−１５０５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、この種の発光素子アレイでは、複数のスイッチ素子を順次オン状態に設定する転送動作が正常に行われていたとしても、複数のスイッチ素子に接続された複数の発光素子の発光動作が正常に行われないことがある。これは、例えば発光素子自身が故障していたり、あるいは、発光素子に接続される配線が断線していたりする場合に生じ得る。
【０００７】
従来にあっては、このような発光不良が生じた場合であっても、複数の転送サイリスタにおけるオン状態の転送動作自体は正常に行われることになるため、発光素子の発光動作不良を検出することが非常に困難となっていた。
【０００８】
本発明は、複数のスイッチ素子および複数の発光素子を用いた露光装置において、複数の発光素子における発光不良を検出することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明は、発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子とを有し、帯電された像保持体を露光するための光を出力する光出力手段と、前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、前記複数のスイッチ素子を用いて前記複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための前記発光信号を供給する故障検出動作を実行する実行手段と、前記実行手段にて実行される前記故障検出動作において、前記検出素子による検出結果に基づいて前記複数の発光素子における故障を検出する故障検出手段とを含む露光装置である。
【００１０】
請求項２記載の発明は、前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミング以外で発光したことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１記載の露光装置である。
請求項３記載の発明は、前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１または２記載の露光装置である。
請求項４記載の発明は、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含み、前記故障検出手段は、前記他の検出素子による検出結果に基づいて前記複数のスイッチ素子における故障をさらに検出することを特徴とする請求項１乃至３のいずれか１項記載の露光装置である。
請求項５記載の発明は、前記故障検出手段は、前記他の検出素子にて前記最後の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数のスイッチ素子における故障を検出することを特徴とする請求項４記載の露光装置である。
請求項６記載の発明は、前記複数の発光素子と前記複数のスイッチ素子と前記検出素子とを搭載した発光装置を複数備え、複数の前記発光装置のうち少なくとも２つの発光装置のそれぞれに設けられた前記検出素子からの出力を、１本の共通配線に接続することを特徴とする請求項１乃至５のいずれか１項記載の露光装置である。
請求項７記載の発明は、複数の前記発光装置のそれぞれは、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに搭載し、各々の前記発光装置において、前記検出素子からの出力と前記他の検出素子からの出力とを共通の配線に接続することを特徴とする請求項６記載の露光装置である。
請求項８記載の発明は、前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項１乃至７のいずれか１項記載の露光装置である。
【００１１】
請求項９記載の発明は、一列に並べて配置され、発光信号により発光／非発光が制御される複数の発光素子と、前記複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子とを含む発光装置である。
【００１２】
請求項１０記載の発明は、前記複数の発光素子、前記複数のスイッチ素子および前記検出素子が、同一の基板上に同一のプロセスによって形成されていることを特徴とする請求項９記載の発光装置である。
請求項１１記載の発明は、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含むことを特徴とする請求項９または１０記載の発光装置である。
請求項１２記載の発明は、前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項９乃至１１のいずれか１項記載の発光装置である。
【００１３】
請求項１３記載の発明は、像保持体と、前記像保持体を帯電する帯電装置と、発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、当該複数のスイッチ素子によって当該複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、当該複数のスイッチ素子を用いて当該複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための当該発光信号を供給する故障検出動作を実行する実行手段と、当該実行手段にて実行される当該故障検出動作において、当該検出素子による検出結果に基づいて当該複数の発光素子における故障を検出する故障検出手段とを有し、前記帯電装置にて帯電された前記像保持体を露光して静電潜像を形成する露光装置と、前記像保持体に形成された前記静電潜像を現像して画像を形成する現像装置と、前記像保持体に形成された画像を記録材に転写する転写装置とを備えたことを特徴とする画像形成装置である。
【発明の効果】
【００１４】
請求項１記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた露光装置において、複数の発光素子における発光不良を検出することができる。
請求項２記載の発明によれば、本構成を採用しない場合と比較して、最初の発光素子以外の発光素子における発光不良をより容易に検出することができる。
請求項３記載の発明によれば、本構成を採用しない場合と比較して、最初の発光素子における発光不良をより容易に検出することができる。
請求項４記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた露光装置において、さらに複数のスイッチ素子における転送不良を検出することができる。
請求項５記載の発明によれば、本構成を採用しない場合と比較して、複数のスイッチ素子における転送不良をより容易に検出することができる。
請求項６記載の発明によれば、複数の発光装置における転送不良の検出端子を個別に設ける場合と比較して、基板上の配線数の増加を抑えて構成することができる。
請求項７記載の発明によれば、各発光装置において検出素子および他の検出素子の出力を個別に設ける場合と比較して、基板上の配線数の増加を抑えて構成することができる。
請求項８記載の発明によれば、本構成を採用しない場合と比較して、より簡易に、所謂自己走査型の発光素子アレイを構成することができる。
請求項９記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた発光装置において、複数の発光素子における発光不良を検出することができる。
請求項１０記載の発明によれば、本構成を採用しない場合と比較して、より簡易な製造手順にて発光装置を得ることができる。
請求項１１記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた発光装置において、さらに複数のスイッチ素子における転送不良を検出することができる。
請求項１２記載の発明によれば、本構成を採用しない場合と比較して、より簡易に、所謂自己走査型の発光素子アレイを構成することができる。
請求項１３記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた露光装置を有する画像形成装置において、複数の発光素子における発光不良を検出することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本実施の形態が適用される所謂タンデム型の画像形成装置１の全体構成の一例を示した図である。この画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成部１０と、図示しないパーソナルコンピュータ（ＰＣ）、画像読取装置、あるいはＦＡＸモデム等に接続され、これらから入力される画像データに画像処理を施し、さらには画像形成部１０の動作を制御する制御部２０とを備えている。
【００１６】
画像形成部１０は、４つの画像形成ユニット１１（具体的には１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を備える。各画像形成ユニット１１は、像保持体の一例としての感光体ドラム１２、感光体ドラム１２を帯電する帯電装置の一例としての帯電器１３、帯電された感光体ドラム１２を制御部２０から送られてくる画像データに基づいて露光する露光装置の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像をトナーで現像する現像装置の一例としての現像器１５を備えている。また、画像形成部１０は、画像形成ユニット１１の各感光体ドラム１２にて画像形成された各色のトナー像を多重転写させるための用紙を搬送する搬送ベルト１６、搬送ベルト１６を駆動する駆動ロール１７、感光体ドラム１２のトナー像を用紙に転写させる転写装置の一例としての転写ロール１８、転写後の用紙上の未定着トナー像を加熱・加圧して定着する定着器１９を備えている。
【００１７】
図２は、ＬＰＨ１４の構成を示した断面図である。このＬＰＨ１４は、複数の発光素子を備えた光出力手段の一例としての発光部６３、発光部６３や発光部６３の駆動等に用いられる信号処理回路１００（後段の図３参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４、回路基板６２およびロッドレンズアレイ６４を支持するとともに発光部６３を外部から遮蔽するホルダ６５を備えている。
【００１８】
図３（ａ）はＬＰＨ１４における回路基板６２、発光部６３および信号処理回路１００の上面図であり、図３（ｂ）はＬＰＨ１４におけるロッドレンズアレイ６４およびホルダ６５の上面図である。図３（ａ）に示すように、発光部６３は、配線が形成された回路基板６２上に、５７個の発光チップＣ（Ｃ１〜Ｃ５７）を、副走査方向に二列に千鳥状に配置して構成されている。ここで、発光チップＣ１〜Ｃ５７は、後述するようにすべて同一の構成を有している。なお、回路基板６２上の発光部６３よりも端部側には、信号処理回路１００が搭載される。この信号処理回路１００は、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体集積回路にて構成されている。
【００１９】
また、図３（ｂ）に示すように、ロッドレンズアレイ６４は、複数のロッドレンズ６４ａを、互い違いとなるように副走査方向に二列に整列配置した状態で、ホルダ６５に保持させることによって構成されている。各ロッドレンズ６４ａは例えば円柱状の形状を有しており、その半径方向に屈折率分布を有し正立等倍実像を形成する屈折率分布型レンズにて構成される。このような屈折率分布型レンズとしては、例えばセルフォック（日本板硝子株式会社の登録商標）レンズが挙げられる。
【００２０】
図４は、回路基板６２に搭載される信号処理回路１００の構成および回路基板６２の配線構成を示した図である。
信号処理回路１００には、図１に示す制御部２０より、ライン同期信号、ビデオデータ、クロック信号、およびリセット信号等の各種制御信号が入力されるようになっている。そして、信号処理回路１００は、外部から入力されてくる各種制御信号に基づいて、例えばビデオデータの並べ替えや出力値の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ５７）に対して発光信号φＩ（φＩ１〜φＩ１１４）を出力する発光信号発生部１１０を備えている。なお、各発光チップＣでは、後述するように、それぞれに搭載される２５６個の発光サイリスタを１２８個ずつ２組に分け、各組（１２８個の発光サイリスタ）を１スレッドとして発光制御を行っている。このため、各発光チップＣ１〜Ｃ５７には、２本の発光信号φＩ（例えば発光チップＣ１ではφＩ１およびφＩ２）が供給されるようになっている。
【００２１】
また、信号処理回路１００は、外部から入力されてくる各種制御信号に基づき、各発光チップＣ１〜Ｃ５７に対して共通の第１転送信号φ１および第２転送信号φ２を出力する転送信号発生部１２０をさらに備えている。なお、本実施の形態では、制御部２０、発光信号発生部１１０および転送信号発生部１２０によって、実行手段が構成されている。
【００２２】
さらに、信号処理回路１００は、各発光チップＣ１〜Ｃ５７から出力される第１発光検出信号ξ１、第２発光検出信号ξ２および第３発光検出信号ξ３に基づいて、各発光チップＣ１〜Ｃ５７における転送不良および発光不良を検出する故障検出手段の一例としての故障検出部１３０をさらに備えている。ここで、故障検出部１３０で検出された故障情報は、制御部２０に出力されるようになっている。なお、第３発光検出信号ξ３は単独で故障検出部１３０に入力されるが、第１発光検出信号ξ１および第２発光検出信号ξ２は、共通の第１・第２発光検出信号ξ１−２として故障検出部１３０に入力されるようになっている。なお、これら第１発光検出信号ξ１、第２発光検出信号ξ２および第３発光検出信号ξ３の詳細については後述する。
【００２３】
回路基板６２には、各発光チップＣ１〜Ｃ５７に接続される電力供給用のＶｃｃ＝−５．０Ｖの電源ライン１０１および接地用の電源ライン１０２が設けられている。また、回路基板６２には、信号処理回路１００の転送信号発生部１２０から各発光チップＣ１〜Ｃ５７に第１転送信号φ１、第２転送信号φ２を出力する第１転送信号ライン１０３、第２転送信号ライン１０４も設けられている。さらに、回路基板６２には、信号処理回路１００の発光信号発生部１１０から各発光チップＣ１〜Ｃ５７に対して発光信号φＩ（φＩ１〜φＩ１１４）を出力する１１４本の発光信号ライン１０５（１０５_１〜１０５_１１４）も設けられている。なお、回路基板６２には、１１４本の発光信号ライン１０５（１０５_１〜１０５_１１４）のそれぞれに過剰な電流が流れるのを防止するための１１４個の発光電流制限抵抗ＲＩＤが設けられている。また、回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ５７）から信号処理回路１００の故障検出部１３０に対し、第１発光検出信号ξ１および第２発光検出信号ξ２を第１・第２発光検出信号ξ１−２として出力する第１・第２発光検出信号ライン１０６、および第３発光検出信号ξ３を出力する第３発光検出信号ライン１０７がさらに設けられている。なお、第１転送信号φ１、第２転送信号φ２、発光信号φＩ１〜φＩ１１４、第１発光検出信号ξ１、第２発光検出信号ξ２、および第３発光検出信号ξ３は、それぞれ、後述するようにハイレベル（Ｈ）およりローレベル（Ｌ）の２状態を取りうる。そして、ローレベルは−５．０Ｖの電位、ハイレベルは±０．０Ｖの電位となっている。
【００２４】
図５は、発光装置の一例としての発光チップＣ（Ｃ１〜Ｃ５７）の上面図を示している。
発光チップＣは、副走査方向長さに比べて主走査方向長さが長い矩形状を有するチップ基板７０と、このチップ基板７０の表面に長手方向に沿って一列に配置された発光素子アレイＬＡとを備えている。この発光素子アレイＬＡは、主走査方向に一列に並べられた２５６個の発光サイリスタＬ１〜Ｌ２５６にて構成されている。なお、複数の発光素子の一例としての発光サイリスタＬ１〜Ｌ２５６は番号順に配列されている。
【００２５】
また、発光チップＣにおいて、発光素子アレイＬＡの一方の端部側に配置される最初の発光素子の一例としての発光サイリスタＬ１と隣接する位置には、検出素子の一例としての第１発光検出センサＬＲ１が設けられている。さらに、発光チップＣにおいて、発光素子アレイＬＡの他方の端部側に配置される最初の発光素子の一例としての発光サイリスタＬ２５６と隣接する位置には、検出素子の一例としての第２発光検出センサＬＲ２が設けられている。さらにまた、発光チップＣにおいて、発光素子アレイＬＡの中央部側に配置される最後の発光素子の一例としての発光サイリスタＬ１２８および発光サイリスタＬ１２９の両者と隣接する位置には、他の検出素子の一例としての第３発光検出センサＬＲ３が設けられている。ここで、第１発光検出センサＬＲ１および第２発光検出センサＬＲ２は、発光サイリスタＬ１〜Ｌ２５６を通る軸線上に配置されている。これに対し、第３発光検出センサＬＲ３は、この軸線と平行な位置に配置されている。そして、第１発光検出センサＬＲ１は、発光サイリスタＬ１の発光／非発光を検出する機能を備えている。また、第２発光検出センサＬＲ２は、発光サイリスタＬ２５６の発光／非発光を検出する機能を備えている。さらに、第３発光検出センサＬＲ３は、発光サイリスタＬ１２８、発光サイリスタＬ１２９の発光／非発光を検出する機能を備えている。
【００２６】
また、チップ基板７０の、第１発光検出センサＬＲ１が配置される側の端部には、第１転送信号φ１を入力するための第１転送信号用パッド７１、第２転送信号φ２を入力するための第２転送信号用パッド７２、奇数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ１）を入力するための第１発光信号用パッド７３、および第１発光検出信号ξ１を出力するための第１発光検出信号用パッド７４が形成されている。一方、チップ基板７０の、第２発光検出センサＬＲ２が配置される側の端部には、第２発光検出信号ξ２を出力するための第２発光検出信号用パッド７５、第３発光検出信号ξ３を出力するための第３発光検出信号用パッド７６、偶数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ２）を入力するための第２発光信号用パッド７７、および電源電圧Ｖｃｃを入力するための電源電圧用パッド７８が形成されている。そして、チップ基板７０の裏面側には、接地を行うための接地用電極７９が形成されている。ここで、本実施の形態では、発光チップＣに、第１発光検出信号用パッド７４と第２発光検出信号用パッド７５とを設けているが、発光チップＣ内において両者を接続し、一つのパッドとしても差し支えない。
【００２７】
なお、本実施の形態では、５７個の発光チップＣを千鳥状に並べて図３に示す発光部６３を構成する際に、各発光チップＣ１〜Ｃ５７のそれぞれに設けられた発光素子アレイＬＡの端部境界において、各発光素子アレイＬＡが主走査方向に連続するように配列されるようになっている。
【００２８】
図６は、発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明するための図である。
発光チップＣは、２５６個の転送サイリスタＳ１〜Ｓ２５６と、上述した２５６個の発光サイリスタＬ１〜Ｌ２５６とを備えている。なお、発光サイリスタＬ１〜Ｌ２５６は、転送サイリスタＳ１〜Ｓ２５６と同じｐｎｐｎ接続を有しており、その中のｐｎ接続を利用することで発光ダイオード（ＬＥＤ）としても機能するようになっている。また、発光チップＣは、２５６個のダイオードＤ１〜Ｄ２５６と、２５６個の抵抗Ｒ１〜Ｒ２５６とをさらに備えている。さらに、発光チップＣは、第１転送信号φ１、第２転送信号φ２が供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａを有している。なお、発光素子アレイＬＡを構成する発光サイリスタＬ１〜Ｌ２５６は、図中左側からＬ１、Ｌ２、…、Ｌ２５５、Ｌ２５６の順で配列されている。また、転送サイリスタＳ１〜Ｓ２５６も、図中左側からＳ１、Ｓ２、…、Ｓ２５５、Ｓ２５６の順で配列されている。さらに、ダイオードＤ１〜Ｄ２５６も、図中左からＤ１、Ｄ２、…、Ｄ２５５、Ｄ２５６の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ２５６も、図中左からＲ１、Ｒ２、…Ｒ２５５、Ｒ２５６の順で配列されている。
【００２９】
また、発光チップＣは、第１ブロックＢ１および第２ブロックＢ２を有している。ここで、第１ブロックＢ１は、１２８個の転送サイリスタＳ１〜Ｓ１２８、１２８個の発光サイリスタＬ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、および１２８個の抵抗Ｒ１〜Ｒ１２８にて構成される。一方、第２ブロックＢ２は、１２８個の転送サイリスタＳ１２９〜Ｓ２５６、１２８個の発光サイリスタＬ１２９〜Ｌ２５６、１２８個のダイオードＤ１２９〜Ｄ２５６、および１２８個の抵抗Ｒ１２９〜Ｒ２５６にて構成される。
【００３０】
では次に、発光チップＣにおける各素子の電気的な接続について説明する。
まず、各転送サイリスタＳ１〜Ｓ２５６のアノード端子は接地用電極７９に接続されている。この接地用電極７９には、電源ライン１０２（図４参照）が接続され、接地される。
【００３１】
また、第１ブロックＢ１における奇数番目の転送サイリスタＳ１、Ｃ３、…、Ｓ１２７および第２ブロックＢ２における偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のカソード端子は、転送電流制限抵抗Ｒ１Ａを介して第１転送信号用パッド７１に接続されている。この第１転送信号用パッド７１には、第１転送信号ライン１０３（図４参照）が接続され、第１転送信号φ１が供給される。
【００３２】
一方、第１ブロックＢ１における偶数番目の転送サイリスタＳ２、…、Ｓ１２８および第２ブロックＢ２における奇数番目の転送サイリスタＳ１２９、…、Ｓ２５５のカソード端子は、転送電流制限抵抗Ｒ２Ａを介して第２転送信号用パッド７２に接続されている。この第２転送信号用パッド７２には、第２転送信号ライン１０４（図４参照）が接続され、第２転送信号φ２が供給される。
【００３３】
また、各転送サイリスタＳ１〜Ｓ２５６のゲート端子Ｇ１〜Ｇ２５６は、各転送サイリスタＳ１〜Ｓ２５６に対応して設けられた抵抗Ｒ１〜Ｒ２５６をそれぞれ介して電源電圧用パッド７８に接続されている。この電源電圧用パッド７８には、電源ライン１０１（図４参照）が接続され、電源電圧Ｖｃｃ（−５．０Ｖ）が供給される。
【００３４】
さらに、各転送サイリスタＳ１〜Ｓ２５６のゲート端子Ｇ１〜Ｇ２５６は、対応する同番号の発光サイリスタＬ１〜Ｌ２５６のゲート端子に、１対１でそれぞれ接続されている。
【００３５】
さらに、第１ブロックＢ１において、各転送サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、転送サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。
【００３６】
他方、第２ブロックＢ２において、各転送サイリスタＳ２５６〜Ｓ１２９のゲート端子Ｇ２５６〜Ｇ１２９には、ダイオードＤ２５６〜Ｄ１２９のカソード端子が接続されている。そして、転送サイリスタＳ２５６〜Ｓ１３０のゲート端子Ｇ２５６〜Ｇ１３０には、次段のダイオードＤ２５５〜Ｄ１２９のアノード端子が各々接続されている。すなわち、各ダイオードＤ２５６〜Ｄ１２９はゲート端子Ｇ２５６〜Ｇ１３０を挟んで直列接続されている。
【００３７】
そして、第１ブロックＢ１におけるダイオードＤ１のアノード端子および第２ブロックＢ２におけるダイオードＤ２５６のアノード端子は、転送電流制限抵抗Ｒ２Ａを介して第２転送信号用パッド７２に接続されている。
【００３８】
また、発光サイリスタＬ１〜Ｌ２５６のアノード端子は接地用電極７９に接続されている。
これに対し、第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８のカソード端子は、第１発光信号用パッド７３に接続されている。この第１発光信号用パッド７３には、奇数番目の発光信号ライン１０５（例えば発光チップＣ１では発光信号ライン１０５_１）が接続され、奇数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ１）が供給される。一方、第２ブロックＢ２を構成する発光サイリスタＬ１２９〜Ｌ２５６のカソード端子は、第２発光信号用パッド７７に接続されている。この第２発光信号用パッド７７には、偶数番目の発光信号ライン１０５（例えば発光チップＣ１では発光信号ライン１０５_２）が接続され、偶数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ２）が供給される。
【００３９】
本実施の形態において、第１発光検出センサＬＲ１、第２発光検出センサＬＲ２および第３発光検出センサＬＲ３は、上述したダイオードＤ１〜Ｄ２５６と同じｐｎ接続を有するフォトダイオードで構成されている。なお、これら第１発光検出センサＬＲ１、第２発光検出センサＬＲ２および第３発光検出センサＬＲ３と、転送サイリスタＳ１〜Ｓ２５６と、発光サイリスタＬ１〜Ｌ２５６と、ダイオードＤ１〜Ｄ２５６とは、例えばＧａＡｓで構成されたチップ基板７０上に同一のプロセスで形成されている。なお、抵抗Ｒ１〜Ｒ２５６および転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａについても、これらと同一のプロセスで製造されている。
【００４０】
そして、第１発光検出センサＬＲ１のアノード端子は接地用電極７９に接続され、そのカソード端子は第１発光検出信号用パッド７４に接続されている。また、第２発光検出センサＬＲ２のアノード端子は接地用電極７９に接続され、そのカソード端子は第２発光検出信号用パッド７５に接続されている。さらに、第３発光検出センサＬＲ３のアノード端子は接地用電極７９に接続され、そのカソード端子は第３発光検出信号用パッド７６に接続されている。
【００４１】
なお、本実施の形態では、転送サイリスタＳ１〜Ｓ２５６およびダイオードＤ１〜Ｄ２５６によって、複数のスイッチ素子が構成されている。より具体的に説明すると、転送サイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とによって、第１ブロックＢ１における複数のスイッチ素子が構成され、転送サイリスタＳ１２９〜Ｓ２５６とダイオードＤ１２９〜Ｄ２５６とによって、第２ブロックＢ２における複数のスイッチ素子が構成される。
【００４２】
次に、上述した図３ないし図６、そして図７に示すタイミングチャートを参照しながら、画像形成動作におけるＬＰＨ１４の発光部６３の動作例について説明を行う。ここで、図７に示すタイミングチャートは、発光部６３を構成する各発光チップＣ１〜Ｃ５７において、すべての発光サイリスタＬ１〜Ｌ２５６を発光させる場合について表記している。ただし、図７には、発光チップＣ１、Ｃ２、Ｃ３、Ｃ５５、Ｃ５６、Ｃ５７を例として示している。また、図７には、発光の対象となる発光サイリスタの番号を数字で示している。なお、画像形成動作が開始される前の状態において、第１転送信号φ１および第２転送信号φ２は、ともにハイレベル（Ｈ）に設定されている。また、画像形成動作が開始される前の状態において、各発光信号φＩ１〜φＩ１１４は、すべてハイレベルに設定されている。
【００４３】
画像形成動作が開始される前の状態において、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１のダイオードＤ１のアノード端子および第２ブロックＢ２のダイオードＤ２５６のアノード端子には、ハイレベルの第２転送信号φ２が供給されている。すると、第１ブロックＢ１では、ダイオードＤ１、Ｄ２、Ｄ３、…を介してゲート端子Ｇ１、Ｇ２、Ｇ３、…にそれぞれゲート電圧が発生する。ただし、ダイオードＤ１、Ｄ２、Ｄ３、…でそれぞれ電圧降下が生じるため、第１ブロックＢ１においては、転送サイリスタＳ１のゲート端子Ｇ１にかかるゲート電圧が最も高くなる。一方、第２ブロックＢ２では、ダイオードＤ２５６、Ｄ２５５、Ｄ２５４、…を介してゲート端子Ｇ２５６、Ｇ２５５、Ｇ２５４、…にそれぞれゲート電圧が発生する。ただし、ダイオードＤ２５６、Ｄ２５５、Ｄ２５４、…でそれぞれ電圧降下が生じるため、第２ブロックＢ２においては、転送サイリスタＳ２５６にかかるゲート電圧が最も高くなる。
【００４４】
次に、各発光チップＣ１〜Ｃ５７に対して動作の開始を指示する場合、転送信号発生部１２０は、第１転送信号φ１をハイレベルからローレベル（Ｌ）に変更する。
【００４５】
このように、第２転送信号φ２がハイレベルとなっている状態において、ローレベルの第１転送信号φ１が供給されると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ１２７のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ１がターンオンする。一方、第２ブロックＢ２では、ローレベルの第１転送信号φ１が供給される偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５６がターンオンする。また、このとき、第２転送信号φ２はハイレベルとなっているので、第１ブロックＢ１における偶数番目の転送サイリスタＳ２、…、Ｓ１２８のカソード端子の電圧は高いままとなり、ターンオフの状態が維持される。一方、第２ブロックＢ２における奇数番目の転送サイリスタＳ１２９、…、Ｓ２５５のカソード端子の電圧も高いままとなり、ターンオフの状態が維持される。さらにこのとき、発光信号φＩ１〜φＩ１１４はハイレベルに維持されているため、各発光サイリスタＬ１〜Ｌ２５６のカソード端子の電圧は高いままとなり、各発光サイリスタＬ１〜Ｌ２５６は発光しない。
【００４６】
そして、発光チップＣ１〜Ｃ５７の第１ブロックＢ１の転送サイリスタＳ１および第２ブロックＢ２の転送サイリスタＳ２５６がターンオンしている状態において、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をハイレベルからローレベルに変更する。これに伴い、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、入力される奇数番目の発光信号φＩにより、奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ１２７のうち、ゲート端子の電圧が最も高い発光サイリスタＬ１が発光する。一方、第２ブロックＢ２では、入力される偶数番目の発光信号φＩにより、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６のうち、ゲート端子の電位が最も高い発光サイリスタＬ２５６が発光する。なお、例えば発光サイリスタＬ１を発光させない場合には、転送サイリスタＳ１がターンオンしている間、奇数番目の発光信号φＩをハイレベルの状態に維持すればよい。同様に、例えば発光サイリスタＬ２５６を発光させない場合には、転送サイリスタＳ２５６がターンオンしている間、偶数番目の発光信号φＩをハイレベルの状態に維持すればよい。
【００４７】
次に、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１において転送サイリスタＳ１がターンオンし、且つ、第２ブロックＢ２において転送サイリスタＳ２５６がターンオンしているときに、転送信号発生部１２０が第２転送信号φ２をハイレベルからローレベルに変更する。すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、ローレベルの第２転送信号φ２が供給される偶数番目の転送サイリスタＳ２、…、Ｓ１２８のうち、ターンオンしている転送サイリスタＳ１のゲート端子電圧の影響でゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２がターンオンする。一方、第２ブロックＢ２では、ローレベルの第２転送信号φ２が供給される奇数番目の転送サイリスタＳ１２９、…、Ｓ２５３、Ｓ２５５のうち、ターンオンしている転送サイリスタＳ２５６のゲート端子電圧の影響でゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５５がターンオンする。このとき、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、隣接する２個の転送サイリスタＳ１、Ｓ２が共にターンオンし、第２ブロックＢ２では、隣接する２個の転送サイリスタＳ２５５、Ｓ２５６が共にターンオンしていることになる。
【００４８】
また、転送信号発生部１２０が第２転送信号φ２をハイレベルからローレベルに変更するのと同時に、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をローレベルからハイレベルに変更する。これに伴い、それまで発光していた第１ブロックＢ１の発光サイリスタＬ１および第２ブロックＢ２の発光サイリスタＬ２５６が共に消灯する。そして、転送信号発生部１２０は、第２転送信号φ２をローレベルとしてから第１の期間ｔａが経過した後、第１転送信号φ１をローレベルからハイレベルに変更する。すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では転送サイリスタＳ１がターンオフし、第２ブロックＢ２では転送サイリスタＳ２５６がターンオフする。各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、転送サイリスタＳ１のターンオフに伴って、転送サイリスタＳ１のゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下し、ダイオードＤ１を介して順方向に隣接する転送サイリスタＳ２のゲート端子Ｇ２の電位が上昇する。一方、第２ブロックＢ２では、転送サイリスタＳ２５６のターンオフに伴って、転送サイリスタＳ２５６のゲート端子Ｇ２５６の電位が抵抗Ｒ２５６によって徐々に低下し、ダイオードＤ２５５を介して順方向に隣接する転送サイリスタＳ２５５のゲート端子Ｇ２５５の電位が上昇する。
【００４９】
そして、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１の転送サイリスタＳ２および第２ブロックＢ２の転送サイリスタＳ２５５がターンオンしている状態において、転送信号発生部１２０が第１転送信号φ１をハイレベルに変更してから第２の期間ｔｂが経過した後、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をハイレベルからローレベルに変更する。これに伴い、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、入力される奇数番目の発光信号φＩにより、偶数番目の発光サイリスタＬ２、…、Ｌ１２８のうち、ゲート端子の電圧が最も高い発光サイリスタＬ２が発光する。一方、第２ブロックＢ２では、入力される偶数番目の発光信号φＩにより、奇数番目の発光サイリスタＬ１２９、…、Ｌ２５５のうち、ゲート端子の電圧が最も高い発光サイリスタＬ２５５が発光する。
【００５０】
次に、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１において転送サイリスタＳ２がターンオンし、且つ、第２ブロックＢ２において転送サイリスタＳ２５５がターンオンしているときに、転送信号発生部１２０が第１転送信号φ１をハイレベルからローレベルに変更する。すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…Ｓ１２７のうち、ターンオンしている転送サイリスタＳ２のゲート端子電圧の影響でゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ３がターンオンする。一方、第２ブロックＢ２では、ローレベルの第１転送信号φ１が供給される偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のうち、ターンオンしている転送サイリスタＳ２５５のゲート端子電圧の影響でゲート電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５４がターンオンする。このとき、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、隣接する２個の転送サイリスタＳ２、Ｓ３が共にターンオンし、第２ブロックＢ２では、隣接する２個の転送サイリスタＳ２５４、Ｓ２５５が共にターンオンしていることになる。
【００５１】
また、転送信号発生部１２０が第１転送信号φ１をハイレベルからローレベルに変更するのと同時に、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をローレベルからハイレベルに変更する。これに伴い、それまで発光していた第１ブロックＢ１の発光サイリスタＬ２および第２ブロックＢ２の発光サイリスタＬ２５５が共に消灯する。その後、転送信号発生部１２０が第２転送信号φ２をローレベルからハイレベルに変更すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では転送サイリスタＳ２がターンオフし、第２ブロックＢ２では転送サイリスタＳ２５５がターンオフする。各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、転送サイリスタＳ２のターンオフに伴って、転送サイリスタＳ２のゲート端子Ｇ２の電位が抵抗Ｒ２によって徐々に低下し、ダイオードＤ２を介して順方向に隣接する転送サイリスタＳ３のゲート端子Ｇ３の電位が上昇する。一方、第２ブロックＢ２では、転送サイリスタＳ２５５のターンオフに伴って、転送サイリスタＳ２５５のゲート端子Ｇ２５５の電位が抵抗Ｒ２５５によって徐々に低下し、ダイオードＤ２５４を介して順方向に隣接する転送サイリスタＳ２５４のゲート端子Ｇ２５４の電位が上昇する。なお、第１転送信号φ１がローレベルとなってから第２転送信号φ２がローレベルとなるまでの期間、あるいは、第２転送信号φ２がローレベルとなってから第１転送信号φ１がローレベルとなるまでの期間を、サイリスタ転送周期Ｐという。
【００５２】
このように、画像形成動作において、発光部６３では、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間（図７に示す第１の期間ｔａ）を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１においては転送サイリスタＳ１〜Ｓ１２８が番号順に順次ターンオンし、また、第２ブロックＢ２においては転送サイリスタＳ１２９〜Ｓ２５６が番号とは逆順に順次ターンオンする。これにより、第１ブロックＢ１では、発光サイリスタＬ１〜Ｌ１２８が番号順に順次発光可能な状態に設定され、また、第２ブロックＢ２では、発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に順次発光可能な状態に設定される。したがって、各発光チップＣでは、図５に破線矢印で示すように、主走査方向の両端側から中央部に向かって、発光サイリスタＬ１〜Ｌ２５６が発光していくことになる。
【００５３】
では次に、発光部６３を構成する各発光チップＣ１〜Ｃ５７の故障検出動作について説明する。この故障検出動作は、例えば画像形成装置１のスイッチが投入されたときなど、画像形成動作を行っていないタイミングで実行される。なお、ここでいう故障とは、転送サイリスタＳ１〜Ｓ１２８および転送サイリスタＳ２５６〜Ｓ１２９にてオン状態を転送する際に生じる不具合（転送不良と呼ぶ）、および、発光サイリスタＬ１〜Ｌ２５６のいずれかが発光できなくなることに起因する不具合（発光不良と呼ぶ）である。
【００５４】
図８は、故障検出動作における処理の流れを説明するためのフローチャートである。
故障検出動作の開始指示があると、制御部２０は、信号処理回路１００に指示を送り、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８をすべて発光させるための発光動作を実行させる（ステップ１０１）。このとき、信号処理回路１００の故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第１発光検出センサＬＲ１から出力される第１発光検出信号ξ１を、第１・第２発光検出信号ライン１０６を介して取得する。また、故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第３発光検出センサＬＲ３から出力される第３発光検出信号ξ３を、第３発光検出信号ライン１０７を介して取得する。
【００５５】
続いて、故障検出部１３０は、ステップ１０１で取得された第１発光検出信号ξ１に基づき、１番目すなわち最初に発光すべき発光サイリスタＬ１が正規のタイミングで発光したか否かを判断する（ステップ１０２）。ここで、正規のタイミングとは、第１ブロックＢ１に故障が生じておらず、各発光サイリスタＬ１〜Ｌ１２８が番号順に発光しうる状態とされる場合において、１番目の発光サイリスタＬ１が発光可能な状態に設定されるタイミングで発光することをいう。
【００５６】
ステップ１０２において発光サイリスタＬ１が正規のタイミングで発光したと判断した場合、故障検出部１３０は、ステップ１０１で取得された第１発光検出信号ξ１に基づき、１番目に発光すべき発光サイリスタＬ１が非正規のタイミングで発光したか否かを判断する（ステップ１０３）。ここで、非正規のタイミングとは、発光サイリスタＬ１が発光すべきタイミングすなわち上記ステップ１０２の判断基準である正規のタイミング以外で発光することをいう。
【００５７】
ステップ１０３において発光サイリスタＬ１が非正規のタイミングで発光してないと判断した場合、故障検出部１３０は、ステップ１０１で取得された第３発光検出信号ξ３に基づき、１２８番目すなわち最後に発光すべき発光サイリスタＬ１２８が正規のタイミングで発光したか否かを判断する（ステップ１０４）。ここで、正規のタイミングとは、第１ブロックＢ１に故障が生じておらず、各発光サイリスタＬ１〜Ｌ１２８が番号順に発光しうる状態とされる場合において、１２８番目の発光サイリスタＬ１２８が発光可能な状態に設定されるタイミングで発光することをいう。
【００５８】
そして、ステップ１０２において発光サイリスタＬ１が正規のタイミングで発光していないと判断した場合、ステップ１０３において発光サイリスタＬ１が非正規のタイミングで発光したと判断した場合、およびステップ１０４において発光サイリスタＬ１２８が正規のタイミングで発光していないと判断した場合、故障検出部１３０は、このような状況が発生した発光チップＣに転送不良あるいは発光不良等の故障が生じたことを検出し、この検出結果を、制御部２０に出力する（ステップ１０５）。なお、制御部２０は、必要に応じて、故障の情報を、画像形成装置１に設けられたユーザインタフェース、電話回線あるいはＬＡＮ等を介して接続される外部機器等に出力する。
【００５９】
次に、制御部２０は、信号処理回路１００に指示を送り、各発光チップＣ１〜Ｃ５７の第２ブロックＢ２を構成する発光サイリスタＬ１２９〜Ｌ２５６をすべて発光させるための発光動作を実行させる（ステップ１０６）。このとき、信号処理回路１００の故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第２発光検出センサＬＲ２から出力される第２発光検出信号ξ２を、第１・第２発光検出信号ライン１０６を介して取得する。また、故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第３発光検出センサＬＲ３から出力される第３発光検出信号ξ３を、第３発光検出信号ライン１０７を介して取得する。
【００６０】
続いて、故障検出部１３０は、ステップ１０６で取得された第２発光検出信号ξ２に基づき、１番目すなわち最初に発光すべき発光サイリスタＬ２５６が正規のタイミングで発光したか否かを判断する（ステップ１０７）。ここで、正規のタイミングとは、第２ブロックＢ２に故障が生じておらず、各発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に発光しうる状態とされる場合において、１番目の発光サイリスタＬ２５６が発光可能な状態に設定されるタイミングで発光することをいう。
【００６１】
ステップ１０７において発光サイリスタＬ２５６が正規のタイミングで発光したと判断した場合、故障検出部１３０は、ステップ１０６で取得された第２発光検出信号ξ２に基づき、１番目に発光すべき発光サイリスタＬ２５６が非正規のタイミングで発光したか否かを判断する（ステップ１０８）。ここで、非正規のタイミングとは、発光サイリスタＬ２５６が発光すべきタイミングすなわち上記ステップ１０７の判断基準である正規のタイミング以外で発光することをいう。
【００６２】
ステップ１０８において発光サイリスタＬ２５６が非正規のタイミングで発光してないと判断した場合、故障検出部１３０は、ステップ１０６で取得された第３発光検出信号ξ３に基づき、１２８番目すなわち最後に発光すべき発光サイリスタＬ１２９が正規のタイミングで発光したか否かを判断する（ステップ１０９）。ここで、正規のタイミングとは、第２ブロックＢ２に故障が生じておらず、各発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に発光しうる状態とされる場合において、１２８番目の発光サイリスタＬ１２９が発光可能な状態に設定されるタイミングで発光することをいう。
【００６３】
そして、ステップ１０７において発光サイリスタＬ２５６が正規のタイミングで発光していないと判断した場合、ステップ１０８において発光サイリスタＬ２５６が非正規のタイミングで発光したと判断した場合、およびステップ１０９において発光サイリスタＬ１２９が正規のタイミングで発光していないと判断した場合、故障検出部１３０は、このような状況が発生した発光チップＣに転送不良あるいは発光不良等の故障が生じたことを検出し、この検出結果を、制御部２０に出力する（ステップ１１０）。なお、制御部２０は、必要に応じて、故障の情報を、画像形成装置１に設けられたユーザインタフェース、電話回線あるいはＬＡＮ等を介して接続される外部機器等に出力する。
【００６４】
続いて、図９に示すタイミングチャートを参照しながら、故障検出動作における発光部６３の動作例について説明を行う。なお、故障検出動作は、すべての発光チップＣ１〜Ｃ５７に対して並列に実行されるが、図９には、発光チップＣ１、Ｃ２のみを表記している。また、図９には、図７と同様、発光の対象となる発光サイリスタの番号を数字で示している。なお、故障検出動作が開始される前の状態において、第１転送信号φ１および第２転送信号φ２は、ともにハイレベル（Ｈ）に設定されている。また、故障検出動作が開始される前の状態において、各発光信号φＩ１〜φＩ１１４は、すべてハイレベルに設定されている。さらに、第１・第２発光検出信号ξ１−２および第３発光検出信号ξ３は、すべてローレベルとなっている。
【００６５】
なお、ここでは、発光チップＣ１は正常であるものの、発光チップＣ２に異常が生じている場合を例として説明を行う。具体的に説明すると、発光チップＣ１では、第１ブロックＢ１および第２ブロックＢ２ともに転送不良および発光不良が生じていないものとする。これに対し、発光チップＣ２では、第１ブロックＢ１において発光不良が生じており、第２ブロックＢ２において転送不良が生じているものとする。
【００６６】
故障検出動作において、発光部６３では、画像形成動作の場合と同様、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１においては転送サイリスタＳ１〜Ｓ１２８を番号順に順次ターンオンさせるようにし、また、第２ブロックＢ２においては転送サイリスタＳ１２９〜Ｓ２５６を番号とは逆順に順次ターンオンさせるようにする。これにより、各転送周期において、第１ブロックＢ１では、発光サイリスタＬ１〜Ｌ１２８を番号順に順次発光可能な状態に設定させるようにし、また、第２ブロックＢ２では、発光サイリスタＬ１２９〜Ｌ２５６を番号とは逆順に順次発光可能な状態に設定させるようにする。
【００６７】
ただし、第１の転送周期すなわち第１の期間Ｔ１においては、奇数番目の発光信号φＩ（φＩ１、φＩ３、…、φＩ１１３）をハイレベルとローレベルとの間で複数回切り替える一方、偶数番目の発光信号φＩ（φＩ２、φＩ４、…、φＩ１１４）をハイレベルに維持する。したがって、第１の期間Ｔ１においては、第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８を発光させるように、且つ、第２ブロックＢ２を構成する発光サイリスタＬ２５６〜Ｌ１２９を発光させないように、発光信号φＩの供給を行う。これにより、図８に示すステップ１０１における第１ブロックＢ１の発光動作が実行されることになる。
【００６８】
これに対し、第２の転送周期すなわち次の第２の期間Ｔ２においては、偶数番目の転送信号φＩ（φＩ２、φＩ４、…、φＩ１１４）をハイレベルとローレベルとの間で複数回切り替える一方、奇数番目の転送信号φＩ（φＩ１、φＩ３、…、φＩ１１３）をハイレベルに維持する。したがって、第２の期間Ｔ２においては、第２ブロックＢ２を構成する発光サイリスタＬ２５６〜Ｌ１２９を発光させるように、且つ、第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８を発光させないように、発光信号φＩの供給を行う。これにより、図８に示すステップ１０６における第２ブロックＢ２の発光動作が実行されることになる。
【００６９】
発光チップＣ１では、第１の期間Ｔ１において、第１ブロックＢ１の最初の発光サイリスタＬ１を発光させるための第１発光信号φＩ１（１）の供給タイミングに合わせて、第１・第２発光検出信号ξ１−２（第１ブロックＢ１の場合は第１発光検出信号ξ１）がローレベルからハイレベルになっている。これは、第１発光信号φＩ１（１）の供給に伴って発光サイリスタＬ１が発光し、その光が第１発光検出センサＬＲ１で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０２において、肯定の判断がなされることになる。
【００７０】
また、発光チップＣ１では、第１の期間Ｔ１において、上記期間以外では第１・第２発光検出信号ξ１−２がローレベルに維持されている。これは、第１発光信号φＩ１（２）〜φＩ１（１２８）の供給に伴って、発光サイリスタＬ１が発光しないことを意味する。したがって、この場合は、図８に示すステップ１０３において、否定の判断がなされることになる。
【００７１】
さらに、発光チップＣ１では、第１の期間Ｔ１において、第１ブロックＢ１の最後の発光サイリスタＬ１２８を発光させるための第１発光信号φＩ１（１２８）の供給タイミングに合わせて、第３発光検出信号ξ３がローレベルからハイレベルになっている。これは、第１発光信号φＩ１（１２８）の供給に伴って発光サイリスタＬ１２８が発光し、その光が第３発光検出センサＬＲ３で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０４において、肯定の判断がなされることになる。
【００７２】
次に、発光チップＣ１では、第２の期間Ｔ２において、第２ブロックＢ２の最初の発光サイリスタＬ２５６を発光させるための第２発光信号φＩ２（２５６）の供給タイミングに合わせて、第１・第２発光検出信号ξ１−２（第２ブロックＢ２の場合は第２発光検出信号ξ２）がローレベルからハイレベルになっている。これは、第２発光信号φＩ２（２５）の供給に伴って発光サイリスタＬ２５６が発光し、その光が第２発光検出センサＬＲ２で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０７において、肯定の判断がなされることになる。
【００７３】
また、発光チップＣ１では、第２の期間Ｔ２において、上記期間以外では第１・第２発光検出信号ξ１−２がローレベルに維持されている。これは、第２発光信号φＩ２（２５５）〜φＩ２（１２９）の供給に伴って、発光サイリスタＬ２５６が発光しないことを意味する。したがって、この場合は、図８に示すステップ１０８において、否定の判断がなされることになる。
【００７４】
さらに、発光チップＣ１では、第２の期間Ｔ２において、第２ブロックＢ２の最後の発光サイリスタＬ１２９を発光させるための第２発光信号φＩ２（１２９）の供給タイミングに合わせて、第３発光検出信号ξ３がローレベルからハイレベルになっている。これは、第２発光信号φＩ２（１２９）の供給に伴って発光サイリスタＬ１２９が発光し、その光が第３発光検出センサＬＲ３で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０９において、肯定の判断がなされることになる。
【００７５】
これに対し、発光チップＣ２では、第１の期間Ｔ１において、第１ブロックＢ１の１２７番目の発光サイリスタＬ１２７を発光させるための第１発光信号φＩ３（１２７）の供給タイミングに合わせて、第１・第２発光検出信号ξ１−２（第１ブロックＢ１の場合は第１発光検出信号ξ１）がローレベルからハイレベルになっている。これは、第１発光信号φＩ３（１２７）の供給に伴って、本来発光すべき発光サイリスタＬ１２７の代わりに発光サイリスタＬ１が発光し、その光が第１発光検出センサＬＲ１で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０３において、肯定の判断がなされることになる。なお、これは、発光サイリスタＬ１２７の発光不良に起因するものと考えられる。
【００７６】
また、発光チップＣ２では、第２の期間Ｔ２において、第２ブロックＢ２の最後の発光サイリスタＬ１２９を発光させるための第２発光信号φＩ４（１２９）が供給されても、第３発光検出信号ξ３がローレベルのままとなっている。これは、第２発光信号φＩ４（１２９）が供給されても、発光サイリスタＬ１２９が発光しなかったことを意味する。したがって、この場合は、図８に示すステップ１０９において、否定の判断がなされることになる。なお、これは、発光チップＣ２の第２ブロックＢ２を構成する転送サイリスタＳ２５６〜Ｓ１２９における転送不良に起因するものと考えられる。
【００７７】
本実施の形態では、第１ブロックＢ１における最後の発光サイリスタＬ１２８の発光と第２ブロックＢ２における最後の発光サイリスタＬ１２９の発光とを、共通の第３発光検出センサＬＲ３で検出する構成を採用し、センサ数の削減を図っている。そして、故障検出動作において、発光チップＣを構成する第１ブロックＢ１の発光動作を実行させた後に第２ブロックＢ２の発光動作を実行させることで、第３発光検出センサＬＲ３で検出された光が、第１ブロックＢ１を構成する発光サイリスタＬ１２８によるものか、あるいは、第２ブロックＢ２を構成する発光サイリスタＬ１２９によるものかを、時系列的に区別するようにしている。
【００７８】
ではここで、第１ブロックＢ１において発光順番が２番目以降となる発光サイリスタＬ２〜Ｌ１２８に発光不良が生じた場合に、発光順番が１番目となる発光サイリスタＬ１が発光する理由について説明する。なお、第２ブロックＢ２において発光順番が２番目以降となるＬ２５５〜Ｌ１２９に発光不良が生じた場合に、発光順番が１番目となる発光サイリスタＬ２５６が発光する理由もこれと同じである。
ここで、発光不良の原因としては、例えば発光サイリスタ自身の故障に起因するもの、例えば発光サイリスタのアノード端子、カソード端子あるいはゲート端子に接続された配線の断線等に起因するもの、などが挙げられる。
【００７９】
図１０は、画像形成動作（あるいは故障検出動作）における、発光チップＣの第１ブロックＢ１のダイオードＤ１のアノード端子の電位Ｐ０、ダイオードＤ１のカソード端子およびダイオードＤ２のアノード端子すなわち転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１、ダイオードＤ２のカソード端子およびダイオードＤ３のアノード端子すなわち転送サイリスタＳ２のゲート端子Ｇ２の電位Ｐ２、ダイオードＤ３のカソード端子およびダイオードＤ４のアノード端子すなわち転送サイリスタＳ３のゲート端子Ｇ３の電位Ｐ３、およびダイオードＤ４のカソード端子およびダイオードＤ５のアノード端子すなわち転送サイリスタＳ４のゲート端子Ｇ２の電位Ｐ４の変遷を示す図である。
【００８０】
また、図１１は、転送サイリスタＳの構成および動作を説明するための図である。ここで、図１１（ａ）は転送サイリスタＳの構成を示す図であり、図１１（ｂ）はその等価回路の構成を示す図である。
【００８１】
転送サイリスタＳは、ｐｎｐトランジスタＴｒ１のコレクタとｎｐｎトランジスタＴｒ２のゲートとを接続し、且つ、ｐｎｐトランジスタＴｒ１のゲートとｎｐｎトランジスタＴｒ２のエミッタとを接続したもので表現される。このとき、ｐｎｐトランジスタＴｒ１のエミッタが転送サイリスタＳのアノード端子Ａとなり、ｐｎｐトランジスタＴｒ１のコレクタとｎｐｎトランジスタＴｒ２のゲートとの接続部が転送サイリスタＳのゲート端子Ｇとなり、ｎｐｎトランジスタＴｒ２のコレクタが転送サイリスタＳのカソード端子Ｋとなる。
【００８２】
図１０に示すように、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、まず、最初に転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１が最も高くなる状態となり、次いで転送サイリスタＳ２のゲート端子Ｇ２の電位Ｐ２が最も高くなる状態へと移行し、次に転送サイリスタＳ３のゲート端子Ｇ３の電位Ｐ３が最も高くなる状態へと移行し、さらに転送サイリスタＳ４のゲート端子Ｇ４の電位Ｐ４が最も高くなる状態へと移行する。
【００８３】
ただし、１番目の転送サイリスタＳ１のゲート電圧である電位Ｐ１は、ダイオードＤ１による順方向立ち上がり電圧Ｖｆのみの影響を受けるのに対し、後段の２番目の転送サイリスタＳ２、３番目の転送サイリスタＳ３、…は、これに加えてさらに転送サイリスタにおけるコレクタ−エミッタ間の飽和電圧であるコレクタエミッタ飽和電圧Ｖｃｅ（ｓａｔ）の影響も受ける。このため、１番目の転送サイリスタＳ１がターンオンするゲート電圧に比べ、２番目から１２８番目の転送サイリスタＳ２〜Ｓ１２８がターンオンするゲート電圧は、Ｖｃｅだけ低くなる。
【００８４】
したがって、例えば２番目の転送サイリスタＳ２のゲート端子Ｇ２の電位Ｐ２が最も高くなっている状態において、１番目の転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１が次に高い状態となる。また、例えば３番目の転送サイリスタＳ３のゲート端子Ｇ３の電位Ｐ３が最も高くなっている状態において、１番目の転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１が次に高くなる。すなわち、いつでも、２番目に高いゲート電圧をもつのは、１番目の転送サイリスタＳ１となる。
【００８５】
このため、２番目の転送サイリスタＳ２〜１２８番目の転送サイリスタＳ１２８がターンオンしている状態において、それぞれ対応する２番目の発光サイリスタＬ２〜１２８番目の発光サイリスタＬ１２８が発光できない状態となっていると、これに代わって１番目の発光サイリスタＬ１が発光することになる。したがって、１番目の発光サイリスタＬ１が正規のタイミング以外で発光するのを検出することにより、発光サイリスタＬ２〜Ｌ１２８における発光異常がわかることになる。また、１番目の発光サイリスタＬ１が正規のタイミングで発光しないことを検出することにより、発光サイリスタＬ１における発光異常がわかることになる。
さらに、最後の発光サイリスタＬ１２８が正規のタイミングで発光しないことを検出することにより、転送サイリスタＳ１〜Ｓ１２８における転送異常がわかることになる。
【００８６】
なお、本実施の形態では、発光チップＣに第１ブロックＢ１および第２ブロックＢ２を設け、各発光チップＣ内でブロックを単位として発光を制御する例について説明を行ったが、これに限られるものではない。
【００８７】
図１２は、発光チップＣの他の構成例を示している。
図１２に示す発光チップＣは、２５６個の発光サイリスタＬ１〜Ｌ２５６を有している点で本実施の形態と共通するが、これら発光サイリスタＬ１〜Ｌ２５６を１つのブロックとして構成し、発光サイリスタＬ１〜Ｌ２５６を番号順に発光可能と設定している点で本実施の形態とは異なっている。また、この例では、発光サイリスタＬ１〜Ｌ２５６のうち、最初に発光可能に設定される発光サイリスタＬ１に隣接して検出素子の一例としての始端発光検出センサＬＲＡが設けられ、最後に発光可能に設定される発光サイリスタＬ２５６に隣接して他の検出素子の一例としての終端発光検出センサＬＲＢが設けられている。
【００８８】
このような構成を採用した場合においても、本実施の形態と同様、各発光チップＣにおいて上述したような故障検出動作を行うことで、転送サイリスタＳ１〜Ｓ２５６における転送不良および発光サイリスタＬ１〜Ｌ２５６における発光不良を検出することが可能になる。ただし、この場合は、各発光チップＣ１〜Ｃ５７がそれぞれ１つのブロックにて構成されることとなるため、例えば図８に示すステップ１０１〜ステップ１０５までの処理を行わせるようにすればよいことになる。
【００８９】
また、本実施の形態では、各発光チップＣのチップ基板７０に、第１発光検出信号用パッド７４と第２発光検出信号用パッド７５と第３発光検出信号用パッド７６とを形成し、第１発光検出信号用パッド７４からの出力と第２発光検出信号用パッド７５からの出力とを共通の第１・第２発光検出信号ライン１０６に接続するようにしていたが、これに限られるものではない。
【００９０】
すなわち、例えば図５に示す発光チップＣのチップ基板７０において、第１発光検出センサＬＲ１からの出力と第２発光検出センサＬＲ２からの出力とを共通の配線に接続し、この配線を１つの共通のパッドを介して出力するように構成してもよい。この場合には、各発光チップＣと信号処理回路１００とを接続するためにチップ基板７０に設けられるパッドおよび配線の数を、共通化した分だけ減らすことができる。
そして、各発光チップＣにおいて、第１発光検出センサＬＲ１からの出力と第２発光検出センサＬＲ２からの出力とを共通のパッドを介して出力する場合においても、図８に示したように、第１ブロックＢ１と第２ブロックＢ２とで故障の検出タイミングがずらされていることから、第１ブロックＢ１における転送不良および発光不良と、第２ブロックＢ２における転送不良および発光不良とを、分離して検出することができる。
【００９１】
さらに、本実施の形態では、各発光チップＣに形成される第１発光検出信号用パッド７４と第２発光検出信号用パッド７５とを、第１・第２発光検出信号ライン１０６を介して信号処理回路１００に接続し、また、各発光チップＣに形成される第３発光検出信号用パッド７６を、第３発光検出信号ライン１０７を介して信号処理回路１００に接続するようにしていたが、これに限られるものではない。
【００９２】
図１３は、回路基板６２に搭載される信号処理回路１００の構成および回路基板６２の他の配線構成例を示した図である。
図１３に示す例において、回路基板６２には、各発光チップＣ１〜Ｃ５７から信号処理回路１００の故障検出部１３０に対し、第１・第２発光検出信号ライン１０６および第３発光検出信号ライン１０７に代えて、第１発光検出信号ξ１を出力する第１発光検出信号ライン１０８と、第２発光検出信号ξ２および第３発光検出信号ξ３を第２・第３発光検出信号ξ２−３として出力する第２・第３発光検出信号ライン１０９とが設けられている。なお、第１発光検出信号ライン１０８は各発光チップＣ１〜Ｃ５７に設けられた第１発光検出信号用パッド７４に接続され、第２・第３発光検出信号ライン１０９は各発光チップＣ１〜Ｃ５７に設けられた第２発光検出信号用パッド７５および第３発光検出信号用パッド７６に接続される。
【００９３】
このような接続手法を採用した場合においても、上述した図８に示したように、ステップ１０７〜ステップ１０９の処理が時系列的に異なるタイミングで行われることになるため、第２発光検出信号ξ２と第３発光検出信号ξ３とを時間的に分離することができることから、第１ブロックＢ１における転送不良および発光不良と、第２ブロックＢ２における転送不良および発光不良とを、分離して検出することができる。また、配線を共通化することにより、回路基板６２における配線の数を減らすことができる。この場合に、各発光チップＣ１〜Ｃ５７において、第２発光検出センサＬＲ２からの出力と第３発光検出センサＬＲ３からの出力とを共通の配線に接続し、この配線を１つの共通のパッドを介して出力するように構成すれば、チップ基板７０における配線の数を減らすことができる。
【００９４】
なお、図１３に示した例とは逆に、各発光チップＣ１〜Ｃ５７に設けられた第２発光検出信号用パッド７５を共通の配線に接続すると共に、各発光チップＣ１〜Ｃ５７に設けられた第１発光検出信号用パッド７４と第３発光検出信号用パッド７６とを他の共通の配線に接続するように構成してもよい。さらに、各発光チップＣ１〜Ｃ５７に設けられた第１発光検出信号用パッド７４と第２発光検出信号用パッド７５と第３発光検出信号用パッド７６とを、すべて共通の配線に接続した場合にも、第１発光検出信号ξ１と第２発光検出信号ξ２と第３発光検出信号ξ３とを、時間的に分離することができることから、第１ブロックＢ１における転送不良および発光不良と、第２ブロックＢ２における転送不良および発光不良とを、分離して検出することができる。そして、このような構成を採用した場合には、回路基板６２における配線の数をさらに減らすことができる。
【図面の簡単な説明】
【００９５】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示す図である。
【図２】ＬＰＨの構成を示した断面図である。
【図３】（ａ）はＬＰＨにおける回路基板、発光部および信号処理回路の上面図であり、（ｂ）はＬＰＨにおけるロッドレンズアレイおよびホルダの上面図である。
【図４】回路基板に搭載される信号処理回路の構成および回路基板の配線構成を示した図である。
【図５】発光チップの上面図である。
【図６】発光チップの回路構成を説明するための図である。
【図７】画像形成動作における発光チップの動作例を説明するためのタイミングチャートである。
【図８】故障検出動作における処理の流れを説明するためのフローチャートである。
【図９】故障検出動作における発光チップの動作例を説明するためのタイミングチャーである。
【図１０】発光チップにおける各部位の電位の変遷を説明するためのタイミングチャートである。
【図１１】一般的なサイリスタの構成を説明するための図である。
【図１２】発光チップの他の構成例を説明するための図である。
【図１３】回路基板に搭載される信号処理回路の構成および回路基板の配線構成例を示した図である。
【符号の説明】
【００９６】
１４…ＬＥＤプリントヘッド(ＬＰＨ)、２０…制御部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、７０…チップ基板、１００…信号処理回路、１１０…発光信号発生部、１２０…転送信号発生部、１３０…故障検出部、Ｃ（Ｃ１〜Ｃ５７）…発光チップ、Ｂ１…第１ブロック、Ｂ２…第２ブロック、ＬＡ…発光素子アレイ、ＬＲ１…第１発光検出センサ、ＬＲ２…第２発光検出センサ、ＬＲ３…第３発光検出センサ、Ｓ１〜Ｓ２５６…転送サイリスタ、Ｌ１〜Ｌ２５６…発光サイリスタ、Ｄ１〜Ｄ２５６…ダイオード、Ｒ１〜Ｒ２５６…抵抗、Ｇ１〜Ｇ２５６…転送サイリスタのゲート端子、φＩ（φＩ１〜φＩ１１４）…発光信号、φ１…第１転送信号、φ２…第２転送信号、ξ１…第１発光検出信号、ξ２…第２発光検出信号、ξ３…第３発光検出信号
【技術分野】
【０００１】
本発明は、複数の発光素子を備えた露光装置、発光装置、画像形成装置に関する。
【背景技術】
【０００２】
電子写真方式を用いたプリンタや複写機等の画像形成装置において、感光体ドラム等の像保持体上を露光する露光装置として、近年、ＬＥＤ（Light Emitting Diode）等の発光素子をライン状に配列した発光素子アレイを用いたものが採用されている。
【０００３】
公報記載の従来技術として、自己走査型発光素子アレイと呼ばれるものが存在する（特許文献１、２参照）。この自己走査型発光素子アレイでは、発光チップ内の各ＬＥＤを点灯させるためのスイッチ素子としてサイリスタ（転送サイリスタ）を用いている。なお、自己走査型発光素子アレイでは、ＬＥＤ自身もサイリスタ（発光サイリスタ）で構成される。そして、自己走査型発光素子アレイでは、入力される２本の転送信号によって各転送サイリスタを順次ターンオンさせ、ターンオンした転送サイリスタに対応する発光サイリスタを順次発光可能な状態に設定する。一方、各発光サイリスタのアノード端子（あるいはカソード端子）に接続される一方の共通配線を一定電位に設定するとともに、各発光サイリスタのカソード端子（あるいはアノード端子）に接続される他方の共通配線には発光信号を供給することで、発光可能な状態に設定された発光サイリスタの発光／非発光を指示する。
【０００４】
ここで、特許文献１には、発光チップ内において最後にターンオンする転送サイリスタの状態を出力するためのエンド端子を設けることが記載されている。
また、特許文献２には、発光チップ内において最後にターンオンする転送サイリスタがターンオンしているタイミングで、電源電流を検出することが記載されている。
【０００５】
【特許文献１】特開平９−９９５８１号公報
【特許文献２】特開２００６−１５０５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、この種の発光素子アレイでは、複数のスイッチ素子を順次オン状態に設定する転送動作が正常に行われていたとしても、複数のスイッチ素子に接続された複数の発光素子の発光動作が正常に行われないことがある。これは、例えば発光素子自身が故障していたり、あるいは、発光素子に接続される配線が断線していたりする場合に生じ得る。
【０００７】
従来にあっては、このような発光不良が生じた場合であっても、複数の転送サイリスタにおけるオン状態の転送動作自体は正常に行われることになるため、発光素子の発光動作不良を検出することが非常に困難となっていた。
【０００８】
本発明は、複数のスイッチ素子および複数の発光素子を用いた露光装置において、複数の発光素子における発光不良を検出することを目的とする。
【課題を解決するための手段】
【０００９】
請求項１記載の発明は、発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子とを有し、帯電された像保持体を露光するための光を出力する光出力手段と、前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、前記複数のスイッチ素子を用いて前記複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための前記発光信号を供給する故障検出動作を実行する実行手段と、前記実行手段にて実行される前記故障検出動作において、前記検出素子による検出結果に基づいて前記複数の発光素子における故障を検出する故障検出手段とを含む露光装置である。
【００１０】
請求項２記載の発明は、前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミング以外で発光したことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１記載の露光装置である。
請求項３記載の発明は、前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１または２記載の露光装置である。
請求項４記載の発明は、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含み、前記故障検出手段は、前記他の検出素子による検出結果に基づいて前記複数のスイッチ素子における故障をさらに検出することを特徴とする請求項１乃至３のいずれか１項記載の露光装置である。
請求項５記載の発明は、前記故障検出手段は、前記他の検出素子にて前記最後の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数のスイッチ素子における故障を検出することを特徴とする請求項４記載の露光装置である。
請求項６記載の発明は、前記複数の発光素子と前記複数のスイッチ素子と前記検出素子とを搭載した発光装置を複数備え、複数の前記発光装置のうち少なくとも２つの発光装置のそれぞれに設けられた前記検出素子からの出力を、１本の共通配線に接続することを特徴とする請求項１乃至５のいずれか１項記載の露光装置である。
請求項７記載の発明は、複数の前記発光装置のそれぞれは、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに搭載し、各々の前記発光装置において、前記検出素子からの出力と前記他の検出素子からの出力とを共通の配線に接続することを特徴とする請求項６記載の露光装置である。
請求項８記載の発明は、前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項１乃至７のいずれか１項記載の露光装置である。
【００１１】
請求項９記載の発明は、一列に並べて配置され、発光信号により発光／非発光が制御される複数の発光素子と、前記複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子とを含む発光装置である。
【００１２】
請求項１０記載の発明は、前記複数の発光素子、前記複数のスイッチ素子および前記検出素子が、同一の基板上に同一のプロセスによって形成されていることを特徴とする請求項９記載の発光装置である。
請求項１１記載の発明は、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含むことを特徴とする請求項９または１０記載の発光装置である。
請求項１２記載の発明は、前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項９乃至１１のいずれか１項記載の発光装置である。
【００１３】
請求項１３記載の発明は、像保持体と、前記像保持体を帯電する帯電装置と、発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、当該複数のスイッチ素子によって当該複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、当該複数のスイッチ素子を用いて当該複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための当該発光信号を供給する故障検出動作を実行する実行手段と、当該実行手段にて実行される当該故障検出動作において、当該検出素子による検出結果に基づいて当該複数の発光素子における故障を検出する故障検出手段とを有し、前記帯電装置にて帯電された前記像保持体を露光して静電潜像を形成する露光装置と、前記像保持体に形成された前記静電潜像を現像して画像を形成する現像装置と、前記像保持体に形成された画像を記録材に転写する転写装置とを備えたことを特徴とする画像形成装置である。
【発明の効果】
【００１４】
請求項１記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた露光装置において、複数の発光素子における発光不良を検出することができる。
請求項２記載の発明によれば、本構成を採用しない場合と比較して、最初の発光素子以外の発光素子における発光不良をより容易に検出することができる。
請求項３記載の発明によれば、本構成を採用しない場合と比較して、最初の発光素子における発光不良をより容易に検出することができる。
請求項４記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた露光装置において、さらに複数のスイッチ素子における転送不良を検出することができる。
請求項５記載の発明によれば、本構成を採用しない場合と比較して、複数のスイッチ素子における転送不良をより容易に検出することができる。
請求項６記載の発明によれば、複数の発光装置における転送不良の検出端子を個別に設ける場合と比較して、基板上の配線数の増加を抑えて構成することができる。
請求項７記載の発明によれば、各発光装置において検出素子および他の検出素子の出力を個別に設ける場合と比較して、基板上の配線数の増加を抑えて構成することができる。
請求項８記載の発明によれば、本構成を採用しない場合と比較して、より簡易に、所謂自己走査型の発光素子アレイを構成することができる。
請求項９記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた発光装置において、複数の発光素子における発光不良を検出することができる。
請求項１０記載の発明によれば、本構成を採用しない場合と比較して、より簡易な製造手順にて発光装置を得ることができる。
請求項１１記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた発光装置において、さらに複数のスイッチ素子における転送不良を検出することができる。
請求項１２記載の発明によれば、本構成を採用しない場合と比較して、より簡易に、所謂自己走査型の発光素子アレイを構成することができる。
請求項１３記載の発明によれば、複数のスイッチ素子および複数の発光素子を用いた露光装置を有する画像形成装置において、複数の発光素子における発光不良を検出することができる。
【発明を実施するための最良の形態】
【００１５】
以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
図１は、本実施の形態が適用される所謂タンデム型の画像形成装置１の全体構成の一例を示した図である。この画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成部１０と、図示しないパーソナルコンピュータ（ＰＣ）、画像読取装置、あるいはＦＡＸモデム等に接続され、これらから入力される画像データに画像処理を施し、さらには画像形成部１０の動作を制御する制御部２０とを備えている。
【００１６】
画像形成部１０は、４つの画像形成ユニット１１（具体的には１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋ）を備える。各画像形成ユニット１１は、像保持体の一例としての感光体ドラム１２、感光体ドラム１２を帯電する帯電装置の一例としての帯電器１３、帯電された感光体ドラム１２を制御部２０から送られてくる画像データに基づいて露光する露光装置の一例としてのＬＥＤプリントヘッド（ＬＰＨ）１４、感光体ドラム１２上に形成された静電潜像をトナーで現像する現像装置の一例としての現像器１５を備えている。また、画像形成部１０は、画像形成ユニット１１の各感光体ドラム１２にて画像形成された各色のトナー像を多重転写させるための用紙を搬送する搬送ベルト１６、搬送ベルト１６を駆動する駆動ロール１７、感光体ドラム１２のトナー像を用紙に転写させる転写装置の一例としての転写ロール１８、転写後の用紙上の未定着トナー像を加熱・加圧して定着する定着器１９を備えている。
【００１７】
図２は、ＬＰＨ１４の構成を示した断面図である。このＬＰＨ１４は、複数の発光素子を備えた光出力手段の一例としての発光部６３、発光部６３や発光部６３の駆動等に用いられる信号処理回路１００（後段の図３参照）等を搭載する回路基板６２、発光部６３から出射された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６４、回路基板６２およびロッドレンズアレイ６４を支持するとともに発光部６３を外部から遮蔽するホルダ６５を備えている。
【００１８】
図３（ａ）はＬＰＨ１４における回路基板６２、発光部６３および信号処理回路１００の上面図であり、図３（ｂ）はＬＰＨ１４におけるロッドレンズアレイ６４およびホルダ６５の上面図である。図３（ａ）に示すように、発光部６３は、配線が形成された回路基板６２上に、５７個の発光チップＣ（Ｃ１〜Ｃ５７）を、副走査方向に二列に千鳥状に配置して構成されている。ここで、発光チップＣ１〜Ｃ５７は、後述するようにすべて同一の構成を有している。なお、回路基板６２上の発光部６３よりも端部側には、信号処理回路１００が搭載される。この信号処理回路１００は、ＡＳＩＣ（Application Specific Integrated Circuit）等の半導体集積回路にて構成されている。
【００１９】
また、図３（ｂ）に示すように、ロッドレンズアレイ６４は、複数のロッドレンズ６４ａを、互い違いとなるように副走査方向に二列に整列配置した状態で、ホルダ６５に保持させることによって構成されている。各ロッドレンズ６４ａは例えば円柱状の形状を有しており、その半径方向に屈折率分布を有し正立等倍実像を形成する屈折率分布型レンズにて構成される。このような屈折率分布型レンズとしては、例えばセルフォック（日本板硝子株式会社の登録商標）レンズが挙げられる。
【００２０】
図４は、回路基板６２に搭載される信号処理回路１００の構成および回路基板６２の配線構成を示した図である。
信号処理回路１００には、図１に示す制御部２０より、ライン同期信号、ビデオデータ、クロック信号、およびリセット信号等の各種制御信号が入力されるようになっている。そして、信号処理回路１００は、外部から入力されてくる各種制御信号に基づいて、例えばビデオデータの並べ替えや出力値の補正等を行い、各発光チップＣ（Ｃ１〜Ｃ５７）に対して発光信号φＩ（φＩ１〜φＩ１１４）を出力する発光信号発生部１１０を備えている。なお、各発光チップＣでは、後述するように、それぞれに搭載される２５６個の発光サイリスタを１２８個ずつ２組に分け、各組（１２８個の発光サイリスタ）を１スレッドとして発光制御を行っている。このため、各発光チップＣ１〜Ｃ５７には、２本の発光信号φＩ（例えば発光チップＣ１ではφＩ１およびφＩ２）が供給されるようになっている。
【００２１】
また、信号処理回路１００は、外部から入力されてくる各種制御信号に基づき、各発光チップＣ１〜Ｃ５７に対して共通の第１転送信号φ１および第２転送信号φ２を出力する転送信号発生部１２０をさらに備えている。なお、本実施の形態では、制御部２０、発光信号発生部１１０および転送信号発生部１２０によって、実行手段が構成されている。
【００２２】
さらに、信号処理回路１００は、各発光チップＣ１〜Ｃ５７から出力される第１発光検出信号ξ１、第２発光検出信号ξ２および第３発光検出信号ξ３に基づいて、各発光チップＣ１〜Ｃ５７における転送不良および発光不良を検出する故障検出手段の一例としての故障検出部１３０をさらに備えている。ここで、故障検出部１３０で検出された故障情報は、制御部２０に出力されるようになっている。なお、第３発光検出信号ξ３は単独で故障検出部１３０に入力されるが、第１発光検出信号ξ１および第２発光検出信号ξ２は、共通の第１・第２発光検出信号ξ１−２として故障検出部１３０に入力されるようになっている。なお、これら第１発光検出信号ξ１、第２発光検出信号ξ２および第３発光検出信号ξ３の詳細については後述する。
【００２３】
回路基板６２には、各発光チップＣ１〜Ｃ５７に接続される電力供給用のＶｃｃ＝−５．０Ｖの電源ライン１０１および接地用の電源ライン１０２が設けられている。また、回路基板６２には、信号処理回路１００の転送信号発生部１２０から各発光チップＣ１〜Ｃ５７に第１転送信号φ１、第２転送信号φ２を出力する第１転送信号ライン１０３、第２転送信号ライン１０４も設けられている。さらに、回路基板６２には、信号処理回路１００の発光信号発生部１１０から各発光チップＣ１〜Ｃ５７に対して発光信号φＩ（φＩ１〜φＩ１１４）を出力する１１４本の発光信号ライン１０５（１０５_１〜１０５_１１４）も設けられている。なお、回路基板６２には、１１４本の発光信号ライン１０５（１０５_１〜１０５_１１４）のそれぞれに過剰な電流が流れるのを防止するための１１４個の発光電流制限抵抗ＲＩＤが設けられている。また、回路基板６２には、各発光チップＣ（Ｃ１〜Ｃ５７）から信号処理回路１００の故障検出部１３０に対し、第１発光検出信号ξ１および第２発光検出信号ξ２を第１・第２発光検出信号ξ１−２として出力する第１・第２発光検出信号ライン１０６、および第３発光検出信号ξ３を出力する第３発光検出信号ライン１０７がさらに設けられている。なお、第１転送信号φ１、第２転送信号φ２、発光信号φＩ１〜φＩ１１４、第１発光検出信号ξ１、第２発光検出信号ξ２、および第３発光検出信号ξ３は、それぞれ、後述するようにハイレベル（Ｈ）およりローレベル（Ｌ）の２状態を取りうる。そして、ローレベルは−５．０Ｖの電位、ハイレベルは±０．０Ｖの電位となっている。
【００２４】
図５は、発光装置の一例としての発光チップＣ（Ｃ１〜Ｃ５７）の上面図を示している。
発光チップＣは、副走査方向長さに比べて主走査方向長さが長い矩形状を有するチップ基板７０と、このチップ基板７０の表面に長手方向に沿って一列に配置された発光素子アレイＬＡとを備えている。この発光素子アレイＬＡは、主走査方向に一列に並べられた２５６個の発光サイリスタＬ１〜Ｌ２５６にて構成されている。なお、複数の発光素子の一例としての発光サイリスタＬ１〜Ｌ２５６は番号順に配列されている。
【００２５】
また、発光チップＣにおいて、発光素子アレイＬＡの一方の端部側に配置される最初の発光素子の一例としての発光サイリスタＬ１と隣接する位置には、検出素子の一例としての第１発光検出センサＬＲ１が設けられている。さらに、発光チップＣにおいて、発光素子アレイＬＡの他方の端部側に配置される最初の発光素子の一例としての発光サイリスタＬ２５６と隣接する位置には、検出素子の一例としての第２発光検出センサＬＲ２が設けられている。さらにまた、発光チップＣにおいて、発光素子アレイＬＡの中央部側に配置される最後の発光素子の一例としての発光サイリスタＬ１２８および発光サイリスタＬ１２９の両者と隣接する位置には、他の検出素子の一例としての第３発光検出センサＬＲ３が設けられている。ここで、第１発光検出センサＬＲ１および第２発光検出センサＬＲ２は、発光サイリスタＬ１〜Ｌ２５６を通る軸線上に配置されている。これに対し、第３発光検出センサＬＲ３は、この軸線と平行な位置に配置されている。そして、第１発光検出センサＬＲ１は、発光サイリスタＬ１の発光／非発光を検出する機能を備えている。また、第２発光検出センサＬＲ２は、発光サイリスタＬ２５６の発光／非発光を検出する機能を備えている。さらに、第３発光検出センサＬＲ３は、発光サイリスタＬ１２８、発光サイリスタＬ１２９の発光／非発光を検出する機能を備えている。
【００２６】
また、チップ基板７０の、第１発光検出センサＬＲ１が配置される側の端部には、第１転送信号φ１を入力するための第１転送信号用パッド７１、第２転送信号φ２を入力するための第２転送信号用パッド７２、奇数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ１）を入力するための第１発光信号用パッド７３、および第１発光検出信号ξ１を出力するための第１発光検出信号用パッド７４が形成されている。一方、チップ基板７０の、第２発光検出センサＬＲ２が配置される側の端部には、第２発光検出信号ξ２を出力するための第２発光検出信号用パッド７５、第３発光検出信号ξ３を出力するための第３発光検出信号用パッド７６、偶数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ２）を入力するための第２発光信号用パッド７７、および電源電圧Ｖｃｃを入力するための電源電圧用パッド７８が形成されている。そして、チップ基板７０の裏面側には、接地を行うための接地用電極７９が形成されている。ここで、本実施の形態では、発光チップＣに、第１発光検出信号用パッド７４と第２発光検出信号用パッド７５とを設けているが、発光チップＣ内において両者を接続し、一つのパッドとしても差し支えない。
【００２７】
なお、本実施の形態では、５７個の発光チップＣを千鳥状に並べて図３に示す発光部６３を構成する際に、各発光チップＣ１〜Ｃ５７のそれぞれに設けられた発光素子アレイＬＡの端部境界において、各発光素子アレイＬＡが主走査方向に連続するように配列されるようになっている。
【００２８】
図６は、発光チップＣ（Ｃ１〜Ｃ６０）の回路構成を説明するための図である。
発光チップＣは、２５６個の転送サイリスタＳ１〜Ｓ２５６と、上述した２５６個の発光サイリスタＬ１〜Ｌ２５６とを備えている。なお、発光サイリスタＬ１〜Ｌ２５６は、転送サイリスタＳ１〜Ｓ２５６と同じｐｎｐｎ接続を有しており、その中のｐｎ接続を利用することで発光ダイオード（ＬＥＤ）としても機能するようになっている。また、発光チップＣは、２５６個のダイオードＤ１〜Ｄ２５６と、２５６個の抵抗Ｒ１〜Ｒ２５６とをさらに備えている。さらに、発光チップＣは、第１転送信号φ１、第２転送信号φ２が供給される信号線に、過剰な電流が流れるのを防止するための転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａを有している。なお、発光素子アレイＬＡを構成する発光サイリスタＬ１〜Ｌ２５６は、図中左側からＬ１、Ｌ２、…、Ｌ２５５、Ｌ２５６の順で配列されている。また、転送サイリスタＳ１〜Ｓ２５６も、図中左側からＳ１、Ｓ２、…、Ｓ２５５、Ｓ２５６の順で配列されている。さらに、ダイオードＤ１〜Ｄ２５６も、図中左からＤ１、Ｄ２、…、Ｄ２５５、Ｄ２５６の順で配列されている。さらにまた、抵抗Ｒ１〜Ｒ２５６も、図中左からＲ１、Ｒ２、…Ｒ２５５、Ｒ２５６の順で配列されている。
【００２９】
また、発光チップＣは、第１ブロックＢ１および第２ブロックＢ２を有している。ここで、第１ブロックＢ１は、１２８個の転送サイリスタＳ１〜Ｓ１２８、１２８個の発光サイリスタＬ１〜Ｌ１２８、１２８個のダイオードＤ１〜Ｄ１２８、および１２８個の抵抗Ｒ１〜Ｒ１２８にて構成される。一方、第２ブロックＢ２は、１２８個の転送サイリスタＳ１２９〜Ｓ２５６、１２８個の発光サイリスタＬ１２９〜Ｌ２５６、１２８個のダイオードＤ１２９〜Ｄ２５６、および１２８個の抵抗Ｒ１２９〜Ｒ２５６にて構成される。
【００３０】
では次に、発光チップＣにおける各素子の電気的な接続について説明する。
まず、各転送サイリスタＳ１〜Ｓ２５６のアノード端子は接地用電極７９に接続されている。この接地用電極７９には、電源ライン１０２（図４参照）が接続され、接地される。
【００３１】
また、第１ブロックＢ１における奇数番目の転送サイリスタＳ１、Ｃ３、…、Ｓ１２７および第２ブロックＢ２における偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のカソード端子は、転送電流制限抵抗Ｒ１Ａを介して第１転送信号用パッド７１に接続されている。この第１転送信号用パッド７１には、第１転送信号ライン１０３（図４参照）が接続され、第１転送信号φ１が供給される。
【００３２】
一方、第１ブロックＢ１における偶数番目の転送サイリスタＳ２、…、Ｓ１２８および第２ブロックＢ２における奇数番目の転送サイリスタＳ１２９、…、Ｓ２５５のカソード端子は、転送電流制限抵抗Ｒ２Ａを介して第２転送信号用パッド７２に接続されている。この第２転送信号用パッド７２には、第２転送信号ライン１０４（図４参照）が接続され、第２転送信号φ２が供給される。
【００３３】
また、各転送サイリスタＳ１〜Ｓ２５６のゲート端子Ｇ１〜Ｇ２５６は、各転送サイリスタＳ１〜Ｓ２５６に対応して設けられた抵抗Ｒ１〜Ｒ２５６をそれぞれ介して電源電圧用パッド７８に接続されている。この電源電圧用パッド７８には、電源ライン１０１（図４参照）が接続され、電源電圧Ｖｃｃ（−５．０Ｖ）が供給される。
【００３４】
さらに、各転送サイリスタＳ１〜Ｓ２５６のゲート端子Ｇ１〜Ｇ２５６は、対応する同番号の発光サイリスタＬ１〜Ｌ２５６のゲート端子に、１対１でそれぞれ接続されている。
【００３５】
さらに、第１ブロックＢ１において、各転送サイリスタＳ１〜Ｓ１２８のゲート端子Ｇ１〜Ｇ１２８には、ダイオードＤ１〜Ｄ１２８のカソード端子が接続されている。そして、転送サイリスタＳ１〜Ｓ１２７のゲート端子Ｇ１〜Ｇ１２７には、次段のダイオードＤ２〜Ｄ１２８のアノード端子が各々接続されている。すなわち、各ダイオードＤ１〜Ｄ１２８はゲート端子Ｇ１〜Ｇ１２７を挟んで直列接続されている。
【００３６】
他方、第２ブロックＢ２において、各転送サイリスタＳ２５６〜Ｓ１２９のゲート端子Ｇ２５６〜Ｇ１２９には、ダイオードＤ２５６〜Ｄ１２９のカソード端子が接続されている。そして、転送サイリスタＳ２５６〜Ｓ１３０のゲート端子Ｇ２５６〜Ｇ１３０には、次段のダイオードＤ２５５〜Ｄ１２９のアノード端子が各々接続されている。すなわち、各ダイオードＤ２５６〜Ｄ１２９はゲート端子Ｇ２５６〜Ｇ１３０を挟んで直列接続されている。
【００３７】
そして、第１ブロックＢ１におけるダイオードＤ１のアノード端子および第２ブロックＢ２におけるダイオードＤ２５６のアノード端子は、転送電流制限抵抗Ｒ２Ａを介して第２転送信号用パッド７２に接続されている。
【００３８】
また、発光サイリスタＬ１〜Ｌ２５６のアノード端子は接地用電極７９に接続されている。
これに対し、第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８のカソード端子は、第１発光信号用パッド７３に接続されている。この第１発光信号用パッド７３には、奇数番目の発光信号ライン１０５（例えば発光チップＣ１では発光信号ライン１０５_１）が接続され、奇数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ１）が供給される。一方、第２ブロックＢ２を構成する発光サイリスタＬ１２９〜Ｌ２５６のカソード端子は、第２発光信号用パッド７７に接続されている。この第２発光信号用パッド７７には、偶数番目の発光信号ライン１０５（例えば発光チップＣ１では発光信号ライン１０５_２）が接続され、偶数番目の発光信号φＩ（例えば発光チップＣ１では発光信号φＩ２）が供給される。
【００３９】
本実施の形態において、第１発光検出センサＬＲ１、第２発光検出センサＬＲ２および第３発光検出センサＬＲ３は、上述したダイオードＤ１〜Ｄ２５６と同じｐｎ接続を有するフォトダイオードで構成されている。なお、これら第１発光検出センサＬＲ１、第２発光検出センサＬＲ２および第３発光検出センサＬＲ３と、転送サイリスタＳ１〜Ｓ２５６と、発光サイリスタＬ１〜Ｌ２５６と、ダイオードＤ１〜Ｄ２５６とは、例えばＧａＡｓで構成されたチップ基板７０上に同一のプロセスで形成されている。なお、抵抗Ｒ１〜Ｒ２５６および転送電流制限抵抗Ｒ１Ａ、Ｒ２Ａについても、これらと同一のプロセスで製造されている。
【００４０】
そして、第１発光検出センサＬＲ１のアノード端子は接地用電極７９に接続され、そのカソード端子は第１発光検出信号用パッド７４に接続されている。また、第２発光検出センサＬＲ２のアノード端子は接地用電極７９に接続され、そのカソード端子は第２発光検出信号用パッド７５に接続されている。さらに、第３発光検出センサＬＲ３のアノード端子は接地用電極７９に接続され、そのカソード端子は第３発光検出信号用パッド７６に接続されている。
【００４１】
なお、本実施の形態では、転送サイリスタＳ１〜Ｓ２５６およびダイオードＤ１〜Ｄ２５６によって、複数のスイッチ素子が構成されている。より具体的に説明すると、転送サイリスタＳ１〜Ｓ１２８とダイオードＤ１〜Ｄ１２８とによって、第１ブロックＢ１における複数のスイッチ素子が構成され、転送サイリスタＳ１２９〜Ｓ２５６とダイオードＤ１２９〜Ｄ２５６とによって、第２ブロックＢ２における複数のスイッチ素子が構成される。
【００４２】
次に、上述した図３ないし図６、そして図７に示すタイミングチャートを参照しながら、画像形成動作におけるＬＰＨ１４の発光部６３の動作例について説明を行う。ここで、図７に示すタイミングチャートは、発光部６３を構成する各発光チップＣ１〜Ｃ５７において、すべての発光サイリスタＬ１〜Ｌ２５６を発光させる場合について表記している。ただし、図７には、発光チップＣ１、Ｃ２、Ｃ３、Ｃ５５、Ｃ５６、Ｃ５７を例として示している。また、図７には、発光の対象となる発光サイリスタの番号を数字で示している。なお、画像形成動作が開始される前の状態において、第１転送信号φ１および第２転送信号φ２は、ともにハイレベル（Ｈ）に設定されている。また、画像形成動作が開始される前の状態において、各発光信号φＩ１〜φＩ１１４は、すべてハイレベルに設定されている。
【００４３】
画像形成動作が開始される前の状態において、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１のダイオードＤ１のアノード端子および第２ブロックＢ２のダイオードＤ２５６のアノード端子には、ハイレベルの第２転送信号φ２が供給されている。すると、第１ブロックＢ１では、ダイオードＤ１、Ｄ２、Ｄ３、…を介してゲート端子Ｇ１、Ｇ２、Ｇ３、…にそれぞれゲート電圧が発生する。ただし、ダイオードＤ１、Ｄ２、Ｄ３、…でそれぞれ電圧降下が生じるため、第１ブロックＢ１においては、転送サイリスタＳ１のゲート端子Ｇ１にかかるゲート電圧が最も高くなる。一方、第２ブロックＢ２では、ダイオードＤ２５６、Ｄ２５５、Ｄ２５４、…を介してゲート端子Ｇ２５６、Ｇ２５５、Ｇ２５４、…にそれぞれゲート電圧が発生する。ただし、ダイオードＤ２５６、Ｄ２５５、Ｄ２５４、…でそれぞれ電圧降下が生じるため、第２ブロックＢ２においては、転送サイリスタＳ２５６にかかるゲート電圧が最も高くなる。
【００４４】
次に、各発光チップＣ１〜Ｃ５７に対して動作の開始を指示する場合、転送信号発生部１２０は、第１転送信号φ１をハイレベルからローレベル（Ｌ）に変更する。
【００４５】
このように、第２転送信号φ２がハイレベルとなっている状態において、ローレベルの第１転送信号φ１が供給されると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…、Ｓ１２７のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ１がターンオンする。一方、第２ブロックＢ２では、ローレベルの第１転送信号φ１が供給される偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のうち、ゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５６がターンオンする。また、このとき、第２転送信号φ２はハイレベルとなっているので、第１ブロックＢ１における偶数番目の転送サイリスタＳ２、…、Ｓ１２８のカソード端子の電圧は高いままとなり、ターンオフの状態が維持される。一方、第２ブロックＢ２における奇数番目の転送サイリスタＳ１２９、…、Ｓ２５５のカソード端子の電圧も高いままとなり、ターンオフの状態が維持される。さらにこのとき、発光信号φＩ１〜φＩ１１４はハイレベルに維持されているため、各発光サイリスタＬ１〜Ｌ２５６のカソード端子の電圧は高いままとなり、各発光サイリスタＬ１〜Ｌ２５６は発光しない。
【００４６】
そして、発光チップＣ１〜Ｃ５７の第１ブロックＢ１の転送サイリスタＳ１および第２ブロックＢ２の転送サイリスタＳ２５６がターンオンしている状態において、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をハイレベルからローレベルに変更する。これに伴い、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、入力される奇数番目の発光信号φＩにより、奇数番目の発光サイリスタＬ１、Ｌ３、…、Ｌ１２７のうち、ゲート端子の電圧が最も高い発光サイリスタＬ１が発光する。一方、第２ブロックＢ２では、入力される偶数番目の発光信号φＩにより、偶数番目の発光サイリスタＬ２、Ｌ４、…、Ｌ２５６のうち、ゲート端子の電位が最も高い発光サイリスタＬ２５６が発光する。なお、例えば発光サイリスタＬ１を発光させない場合には、転送サイリスタＳ１がターンオンしている間、奇数番目の発光信号φＩをハイレベルの状態に維持すればよい。同様に、例えば発光サイリスタＬ２５６を発光させない場合には、転送サイリスタＳ２５６がターンオンしている間、偶数番目の発光信号φＩをハイレベルの状態に維持すればよい。
【００４７】
次に、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１において転送サイリスタＳ１がターンオンし、且つ、第２ブロックＢ２において転送サイリスタＳ２５６がターンオンしているときに、転送信号発生部１２０が第２転送信号φ２をハイレベルからローレベルに変更する。すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、ローレベルの第２転送信号φ２が供給される偶数番目の転送サイリスタＳ２、…、Ｓ１２８のうち、ターンオンしている転送サイリスタＳ１のゲート端子電圧の影響でゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２がターンオンする。一方、第２ブロックＢ２では、ローレベルの第２転送信号φ２が供給される奇数番目の転送サイリスタＳ１２９、…、Ｓ２５３、Ｓ２５５のうち、ターンオンしている転送サイリスタＳ２５６のゲート端子電圧の影響でゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５５がターンオンする。このとき、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、隣接する２個の転送サイリスタＳ１、Ｓ２が共にターンオンし、第２ブロックＢ２では、隣接する２個の転送サイリスタＳ２５５、Ｓ２５６が共にターンオンしていることになる。
【００４８】
また、転送信号発生部１２０が第２転送信号φ２をハイレベルからローレベルに変更するのと同時に、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をローレベルからハイレベルに変更する。これに伴い、それまで発光していた第１ブロックＢ１の発光サイリスタＬ１および第２ブロックＢ２の発光サイリスタＬ２５６が共に消灯する。そして、転送信号発生部１２０は、第２転送信号φ２をローレベルとしてから第１の期間ｔａが経過した後、第１転送信号φ１をローレベルからハイレベルに変更する。すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では転送サイリスタＳ１がターンオフし、第２ブロックＢ２では転送サイリスタＳ２５６がターンオフする。各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、転送サイリスタＳ１のターンオフに伴って、転送サイリスタＳ１のゲート端子Ｇ１の電位が抵抗Ｒ１によって徐々に低下し、ダイオードＤ１を介して順方向に隣接する転送サイリスタＳ２のゲート端子Ｇ２の電位が上昇する。一方、第２ブロックＢ２では、転送サイリスタＳ２５６のターンオフに伴って、転送サイリスタＳ２５６のゲート端子Ｇ２５６の電位が抵抗Ｒ２５６によって徐々に低下し、ダイオードＤ２５５を介して順方向に隣接する転送サイリスタＳ２５５のゲート端子Ｇ２５５の電位が上昇する。
【００４９】
そして、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１の転送サイリスタＳ２および第２ブロックＢ２の転送サイリスタＳ２５５がターンオンしている状態において、転送信号発生部１２０が第１転送信号φ１をハイレベルに変更してから第２の期間ｔｂが経過した後、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をハイレベルからローレベルに変更する。これに伴い、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、入力される奇数番目の発光信号φＩにより、偶数番目の発光サイリスタＬ２、…、Ｌ１２８のうち、ゲート端子の電圧が最も高い発光サイリスタＬ２が発光する。一方、第２ブロックＢ２では、入力される偶数番目の発光信号φＩにより、奇数番目の発光サイリスタＬ１２９、…、Ｌ２５５のうち、ゲート端子の電圧が最も高い発光サイリスタＬ２５５が発光する。
【００５０】
次に、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１において転送サイリスタＳ２がターンオンし、且つ、第２ブロックＢ２において転送サイリスタＳ２５５がターンオンしているときに、転送信号発生部１２０が第１転送信号φ１をハイレベルからローレベルに変更する。すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、ローレベルの第１転送信号φ１が供給される奇数番目の転送サイリスタＳ１、Ｓ３、…Ｓ１２７のうち、ターンオンしている転送サイリスタＳ２のゲート端子電圧の影響でゲート端子の電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ３がターンオンする。一方、第２ブロックＢ２では、ローレベルの第１転送信号φ１が供給される偶数番目の転送サイリスタＳ１３０、…、Ｓ２５４、Ｓ２５６のうち、ターンオンしている転送サイリスタＳ２５５のゲート端子電圧の影響でゲート電圧が最も高く、閾値以上のゲート電圧となる転送サイリスタＳ２５４がターンオンする。このとき、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、隣接する２個の転送サイリスタＳ２、Ｓ３が共にターンオンし、第２ブロックＢ２では、隣接する２個の転送サイリスタＳ２５４、Ｓ２５５が共にターンオンしていることになる。
【００５１】
また、転送信号発生部１２０が第１転送信号φ１をハイレベルからローレベルに変更するのと同時に、発光信号発生部１１０が発光信号φＩ１〜φＩ１１４をローレベルからハイレベルに変更する。これに伴い、それまで発光していた第１ブロックＢ１の発光サイリスタＬ２および第２ブロックＢ２の発光サイリスタＬ２５５が共に消灯する。その後、転送信号発生部１２０が第２転送信号φ２をローレベルからハイレベルに変更すると、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では転送サイリスタＳ２がターンオフし、第２ブロックＢ２では転送サイリスタＳ２５５がターンオフする。各発光チップＣ１〜Ｃ５７の第１ブロックＢ１では、転送サイリスタＳ２のターンオフに伴って、転送サイリスタＳ２のゲート端子Ｇ２の電位が抵抗Ｒ２によって徐々に低下し、ダイオードＤ２を介して順方向に隣接する転送サイリスタＳ３のゲート端子Ｇ３の電位が上昇する。一方、第２ブロックＢ２では、転送サイリスタＳ２５５のターンオフに伴って、転送サイリスタＳ２５５のゲート端子Ｇ２５５の電位が抵抗Ｒ２５５によって徐々に低下し、ダイオードＤ２５４を介して順方向に隣接する転送サイリスタＳ２５４のゲート端子Ｇ２５４の電位が上昇する。なお、第１転送信号φ１がローレベルとなってから第２転送信号φ２がローレベルとなるまでの期間、あるいは、第２転送信号φ２がローレベルとなってから第１転送信号φ１がローレベルとなるまでの期間を、サイリスタ転送周期Ｐという。
【００５２】
このように、画像形成動作において、発光部６３では、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間（図７に示す第１の期間ｔａ）を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１においては転送サイリスタＳ１〜Ｓ１２８が番号順に順次ターンオンし、また、第２ブロックＢ２においては転送サイリスタＳ１２９〜Ｓ２５６が番号とは逆順に順次ターンオンする。これにより、第１ブロックＢ１では、発光サイリスタＬ１〜Ｌ１２８が番号順に順次発光可能な状態に設定され、また、第２ブロックＢ２では、発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に順次発光可能な状態に設定される。したがって、各発光チップＣでは、図５に破線矢印で示すように、主走査方向の両端側から中央部に向かって、発光サイリスタＬ１〜Ｌ２５６が発光していくことになる。
【００５３】
では次に、発光部６３を構成する各発光チップＣ１〜Ｃ５７の故障検出動作について説明する。この故障検出動作は、例えば画像形成装置１のスイッチが投入されたときなど、画像形成動作を行っていないタイミングで実行される。なお、ここでいう故障とは、転送サイリスタＳ１〜Ｓ１２８および転送サイリスタＳ２５６〜Ｓ１２９にてオン状態を転送する際に生じる不具合（転送不良と呼ぶ）、および、発光サイリスタＬ１〜Ｌ２５６のいずれかが発光できなくなることに起因する不具合（発光不良と呼ぶ）である。
【００５４】
図８は、故障検出動作における処理の流れを説明するためのフローチャートである。
故障検出動作の開始指示があると、制御部２０は、信号処理回路１００に指示を送り、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８をすべて発光させるための発光動作を実行させる（ステップ１０１）。このとき、信号処理回路１００の故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第１発光検出センサＬＲ１から出力される第１発光検出信号ξ１を、第１・第２発光検出信号ライン１０６を介して取得する。また、故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第３発光検出センサＬＲ３から出力される第３発光検出信号ξ３を、第３発光検出信号ライン１０７を介して取得する。
【００５５】
続いて、故障検出部１３０は、ステップ１０１で取得された第１発光検出信号ξ１に基づき、１番目すなわち最初に発光すべき発光サイリスタＬ１が正規のタイミングで発光したか否かを判断する（ステップ１０２）。ここで、正規のタイミングとは、第１ブロックＢ１に故障が生じておらず、各発光サイリスタＬ１〜Ｌ１２８が番号順に発光しうる状態とされる場合において、１番目の発光サイリスタＬ１が発光可能な状態に設定されるタイミングで発光することをいう。
【００５６】
ステップ１０２において発光サイリスタＬ１が正規のタイミングで発光したと判断した場合、故障検出部１３０は、ステップ１０１で取得された第１発光検出信号ξ１に基づき、１番目に発光すべき発光サイリスタＬ１が非正規のタイミングで発光したか否かを判断する（ステップ１０３）。ここで、非正規のタイミングとは、発光サイリスタＬ１が発光すべきタイミングすなわち上記ステップ１０２の判断基準である正規のタイミング以外で発光することをいう。
【００５７】
ステップ１０３において発光サイリスタＬ１が非正規のタイミングで発光してないと判断した場合、故障検出部１３０は、ステップ１０１で取得された第３発光検出信号ξ３に基づき、１２８番目すなわち最後に発光すべき発光サイリスタＬ１２８が正規のタイミングで発光したか否かを判断する（ステップ１０４）。ここで、正規のタイミングとは、第１ブロックＢ１に故障が生じておらず、各発光サイリスタＬ１〜Ｌ１２８が番号順に発光しうる状態とされる場合において、１２８番目の発光サイリスタＬ１２８が発光可能な状態に設定されるタイミングで発光することをいう。
【００５８】
そして、ステップ１０２において発光サイリスタＬ１が正規のタイミングで発光していないと判断した場合、ステップ１０３において発光サイリスタＬ１が非正規のタイミングで発光したと判断した場合、およびステップ１０４において発光サイリスタＬ１２８が正規のタイミングで発光していないと判断した場合、故障検出部１３０は、このような状況が発生した発光チップＣに転送不良あるいは発光不良等の故障が生じたことを検出し、この検出結果を、制御部２０に出力する（ステップ１０５）。なお、制御部２０は、必要に応じて、故障の情報を、画像形成装置１に設けられたユーザインタフェース、電話回線あるいはＬＡＮ等を介して接続される外部機器等に出力する。
【００５９】
次に、制御部２０は、信号処理回路１００に指示を送り、各発光チップＣ１〜Ｃ５７の第２ブロックＢ２を構成する発光サイリスタＬ１２９〜Ｌ２５６をすべて発光させるための発光動作を実行させる（ステップ１０６）。このとき、信号処理回路１００の故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第２発光検出センサＬＲ２から出力される第２発光検出信号ξ２を、第１・第２発光検出信号ライン１０６を介して取得する。また、故障検出部１３０は、各発光チップＣ１〜Ｃ５７に設けられた第３発光検出センサＬＲ３から出力される第３発光検出信号ξ３を、第３発光検出信号ライン１０７を介して取得する。
【００６０】
続いて、故障検出部１３０は、ステップ１０６で取得された第２発光検出信号ξ２に基づき、１番目すなわち最初に発光すべき発光サイリスタＬ２５６が正規のタイミングで発光したか否かを判断する（ステップ１０７）。ここで、正規のタイミングとは、第２ブロックＢ２に故障が生じておらず、各発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に発光しうる状態とされる場合において、１番目の発光サイリスタＬ２５６が発光可能な状態に設定されるタイミングで発光することをいう。
【００６１】
ステップ１０７において発光サイリスタＬ２５６が正規のタイミングで発光したと判断した場合、故障検出部１３０は、ステップ１０６で取得された第２発光検出信号ξ２に基づき、１番目に発光すべき発光サイリスタＬ２５６が非正規のタイミングで発光したか否かを判断する（ステップ１０８）。ここで、非正規のタイミングとは、発光サイリスタＬ２５６が発光すべきタイミングすなわち上記ステップ１０７の判断基準である正規のタイミング以外で発光することをいう。
【００６２】
ステップ１０８において発光サイリスタＬ２５６が非正規のタイミングで発光してないと判断した場合、故障検出部１３０は、ステップ１０６で取得された第３発光検出信号ξ３に基づき、１２８番目すなわち最後に発光すべき発光サイリスタＬ１２９が正規のタイミングで発光したか否かを判断する（ステップ１０９）。ここで、正規のタイミングとは、第２ブロックＢ２に故障が生じておらず、各発光サイリスタＬ１２９〜Ｌ２５６が番号とは逆順に発光しうる状態とされる場合において、１２８番目の発光サイリスタＬ１２９が発光可能な状態に設定されるタイミングで発光することをいう。
【００６３】
そして、ステップ１０７において発光サイリスタＬ２５６が正規のタイミングで発光していないと判断した場合、ステップ１０８において発光サイリスタＬ２５６が非正規のタイミングで発光したと判断した場合、およびステップ１０９において発光サイリスタＬ１２９が正規のタイミングで発光していないと判断した場合、故障検出部１３０は、このような状況が発生した発光チップＣに転送不良あるいは発光不良等の故障が生じたことを検出し、この検出結果を、制御部２０に出力する（ステップ１１０）。なお、制御部２０は、必要に応じて、故障の情報を、画像形成装置１に設けられたユーザインタフェース、電話回線あるいはＬＡＮ等を介して接続される外部機器等に出力する。
【００６４】
続いて、図９に示すタイミングチャートを参照しながら、故障検出動作における発光部６３の動作例について説明を行う。なお、故障検出動作は、すべての発光チップＣ１〜Ｃ５７に対して並列に実行されるが、図９には、発光チップＣ１、Ｃ２のみを表記している。また、図９には、図７と同様、発光の対象となる発光サイリスタの番号を数字で示している。なお、故障検出動作が開始される前の状態において、第１転送信号φ１および第２転送信号φ２は、ともにハイレベル（Ｈ）に設定されている。また、故障検出動作が開始される前の状態において、各発光信号φＩ１〜φＩ１１４は、すべてハイレベルに設定されている。さらに、第１・第２発光検出信号ξ１−２および第３発光検出信号ξ３は、すべてローレベルとなっている。
【００６５】
なお、ここでは、発光チップＣ１は正常であるものの、発光チップＣ２に異常が生じている場合を例として説明を行う。具体的に説明すると、発光チップＣ１では、第１ブロックＢ１および第２ブロックＢ２ともに転送不良および発光不良が生じていないものとする。これに対し、発光チップＣ２では、第１ブロックＢ１において発光不良が生じており、第２ブロックＢ２において転送不良が生じているものとする。
【００６６】
故障検出動作において、発光部６３では、画像形成動作の場合と同様、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、各発光チップＣ１〜Ｃ５７の第１ブロックＢ１においては転送サイリスタＳ１〜Ｓ１２８を番号順に順次ターンオンさせるようにし、また、第２ブロックＢ２においては転送サイリスタＳ１２９〜Ｓ２５６を番号とは逆順に順次ターンオンさせるようにする。これにより、各転送周期において、第１ブロックＢ１では、発光サイリスタＬ１〜Ｌ１２８を番号順に順次発光可能な状態に設定させるようにし、また、第２ブロックＢ２では、発光サイリスタＬ１２９〜Ｌ２５６を番号とは逆順に順次発光可能な状態に設定させるようにする。
【００６７】
ただし、第１の転送周期すなわち第１の期間Ｔ１においては、奇数番目の発光信号φＩ（φＩ１、φＩ３、…、φＩ１１３）をハイレベルとローレベルとの間で複数回切り替える一方、偶数番目の発光信号φＩ（φＩ２、φＩ４、…、φＩ１１４）をハイレベルに維持する。したがって、第１の期間Ｔ１においては、第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８を発光させるように、且つ、第２ブロックＢ２を構成する発光サイリスタＬ２５６〜Ｌ１２９を発光させないように、発光信号φＩの供給を行う。これにより、図８に示すステップ１０１における第１ブロックＢ１の発光動作が実行されることになる。
【００６８】
これに対し、第２の転送周期すなわち次の第２の期間Ｔ２においては、偶数番目の転送信号φＩ（φＩ２、φＩ４、…、φＩ１１４）をハイレベルとローレベルとの間で複数回切り替える一方、奇数番目の転送信号φＩ（φＩ１、φＩ３、…、φＩ１１３）をハイレベルに維持する。したがって、第２の期間Ｔ２においては、第２ブロックＢ２を構成する発光サイリスタＬ２５６〜Ｌ１２９を発光させるように、且つ、第１ブロックＢ１を構成する発光サイリスタＬ１〜Ｌ１２８を発光させないように、発光信号φＩの供給を行う。これにより、図８に示すステップ１０６における第２ブロックＢ２の発光動作が実行されることになる。
【００６９】
発光チップＣ１では、第１の期間Ｔ１において、第１ブロックＢ１の最初の発光サイリスタＬ１を発光させるための第１発光信号φＩ１（１）の供給タイミングに合わせて、第１・第２発光検出信号ξ１−２（第１ブロックＢ１の場合は第１発光検出信号ξ１）がローレベルからハイレベルになっている。これは、第１発光信号φＩ１（１）の供給に伴って発光サイリスタＬ１が発光し、その光が第１発光検出センサＬＲ１で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０２において、肯定の判断がなされることになる。
【００７０】
また、発光チップＣ１では、第１の期間Ｔ１において、上記期間以外では第１・第２発光検出信号ξ１−２がローレベルに維持されている。これは、第１発光信号φＩ１（２）〜φＩ１（１２８）の供給に伴って、発光サイリスタＬ１が発光しないことを意味する。したがって、この場合は、図８に示すステップ１０３において、否定の判断がなされることになる。
【００７１】
さらに、発光チップＣ１では、第１の期間Ｔ１において、第１ブロックＢ１の最後の発光サイリスタＬ１２８を発光させるための第１発光信号φＩ１（１２８）の供給タイミングに合わせて、第３発光検出信号ξ３がローレベルからハイレベルになっている。これは、第１発光信号φＩ１（１２８）の供給に伴って発光サイリスタＬ１２８が発光し、その光が第３発光検出センサＬＲ３で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０４において、肯定の判断がなされることになる。
【００７２】
次に、発光チップＣ１では、第２の期間Ｔ２において、第２ブロックＢ２の最初の発光サイリスタＬ２５６を発光させるための第２発光信号φＩ２（２５６）の供給タイミングに合わせて、第１・第２発光検出信号ξ１−２（第２ブロックＢ２の場合は第２発光検出信号ξ２）がローレベルからハイレベルになっている。これは、第２発光信号φＩ２（２５）の供給に伴って発光サイリスタＬ２５６が発光し、その光が第２発光検出センサＬＲ２で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０７において、肯定の判断がなされることになる。
【００７３】
また、発光チップＣ１では、第２の期間Ｔ２において、上記期間以外では第１・第２発光検出信号ξ１−２がローレベルに維持されている。これは、第２発光信号φＩ２（２５５）〜φＩ２（１２９）の供給に伴って、発光サイリスタＬ２５６が発光しないことを意味する。したがって、この場合は、図８に示すステップ１０８において、否定の判断がなされることになる。
【００７４】
さらに、発光チップＣ１では、第２の期間Ｔ２において、第２ブロックＢ２の最後の発光サイリスタＬ１２９を発光させるための第２発光信号φＩ２（１２９）の供給タイミングに合わせて、第３発光検出信号ξ３がローレベルからハイレベルになっている。これは、第２発光信号φＩ２（１２９）の供給に伴って発光サイリスタＬ１２９が発光し、その光が第３発光検出センサＬＲ３で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０９において、肯定の判断がなされることになる。
【００７５】
これに対し、発光チップＣ２では、第１の期間Ｔ１において、第１ブロックＢ１の１２７番目の発光サイリスタＬ１２７を発光させるための第１発光信号φＩ３（１２７）の供給タイミングに合わせて、第１・第２発光検出信号ξ１−２（第１ブロックＢ１の場合は第１発光検出信号ξ１）がローレベルからハイレベルになっている。これは、第１発光信号φＩ３（１２７）の供給に伴って、本来発光すべき発光サイリスタＬ１２７の代わりに発光サイリスタＬ１が発光し、その光が第１発光検出センサＬＲ１で検出されたことを意味する。したがって、この場合は、図８に示すステップ１０３において、肯定の判断がなされることになる。なお、これは、発光サイリスタＬ１２７の発光不良に起因するものと考えられる。
【００７６】
また、発光チップＣ２では、第２の期間Ｔ２において、第２ブロックＢ２の最後の発光サイリスタＬ１２９を発光させるための第２発光信号φＩ４（１２９）が供給されても、第３発光検出信号ξ３がローレベルのままとなっている。これは、第２発光信号φＩ４（１２９）が供給されても、発光サイリスタＬ１２９が発光しなかったことを意味する。したがって、この場合は、図８に示すステップ１０９において、否定の判断がなされることになる。なお、これは、発光チップＣ２の第２ブロックＢ２を構成する転送サイリスタＳ２５６〜Ｓ１２９における転送不良に起因するものと考えられる。
【００７７】
本実施の形態では、第１ブロックＢ１における最後の発光サイリスタＬ１２８の発光と第２ブロックＢ２における最後の発光サイリスタＬ１２９の発光とを、共通の第３発光検出センサＬＲ３で検出する構成を採用し、センサ数の削減を図っている。そして、故障検出動作において、発光チップＣを構成する第１ブロックＢ１の発光動作を実行させた後に第２ブロックＢ２の発光動作を実行させることで、第３発光検出センサＬＲ３で検出された光が、第１ブロックＢ１を構成する発光サイリスタＬ１２８によるものか、あるいは、第２ブロックＢ２を構成する発光サイリスタＬ１２９によるものかを、時系列的に区別するようにしている。
【００７８】
ではここで、第１ブロックＢ１において発光順番が２番目以降となる発光サイリスタＬ２〜Ｌ１２８に発光不良が生じた場合に、発光順番が１番目となる発光サイリスタＬ１が発光する理由について説明する。なお、第２ブロックＢ２において発光順番が２番目以降となるＬ２５５〜Ｌ１２９に発光不良が生じた場合に、発光順番が１番目となる発光サイリスタＬ２５６が発光する理由もこれと同じである。
ここで、発光不良の原因としては、例えば発光サイリスタ自身の故障に起因するもの、例えば発光サイリスタのアノード端子、カソード端子あるいはゲート端子に接続された配線の断線等に起因するもの、などが挙げられる。
【００７９】
図１０は、画像形成動作（あるいは故障検出動作）における、発光チップＣの第１ブロックＢ１のダイオードＤ１のアノード端子の電位Ｐ０、ダイオードＤ１のカソード端子およびダイオードＤ２のアノード端子すなわち転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１、ダイオードＤ２のカソード端子およびダイオードＤ３のアノード端子すなわち転送サイリスタＳ２のゲート端子Ｇ２の電位Ｐ２、ダイオードＤ３のカソード端子およびダイオードＤ４のアノード端子すなわち転送サイリスタＳ３のゲート端子Ｇ３の電位Ｐ３、およびダイオードＤ４のカソード端子およびダイオードＤ５のアノード端子すなわち転送サイリスタＳ４のゲート端子Ｇ２の電位Ｐ４の変遷を示す図である。
【００８０】
また、図１１は、転送サイリスタＳの構成および動作を説明するための図である。ここで、図１１（ａ）は転送サイリスタＳの構成を示す図であり、図１１（ｂ）はその等価回路の構成を示す図である。
【００８１】
転送サイリスタＳは、ｐｎｐトランジスタＴｒ１のコレクタとｎｐｎトランジスタＴｒ２のゲートとを接続し、且つ、ｐｎｐトランジスタＴｒ１のゲートとｎｐｎトランジスタＴｒ２のエミッタとを接続したもので表現される。このとき、ｐｎｐトランジスタＴｒ１のエミッタが転送サイリスタＳのアノード端子Ａとなり、ｐｎｐトランジスタＴｒ１のコレクタとｎｐｎトランジスタＴｒ２のゲートとの接続部が転送サイリスタＳのゲート端子Ｇとなり、ｎｐｎトランジスタＴｒ２のコレクタが転送サイリスタＳのカソード端子Ｋとなる。
【００８２】
図１０に示すように、第１転送信号φ１および第２転送信号φ２がともにローレベルに設定される重なり期間を設けつつ、交互にハイレベル、ローレベルを切り換えることにより、まず、最初に転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１が最も高くなる状態となり、次いで転送サイリスタＳ２のゲート端子Ｇ２の電位Ｐ２が最も高くなる状態へと移行し、次に転送サイリスタＳ３のゲート端子Ｇ３の電位Ｐ３が最も高くなる状態へと移行し、さらに転送サイリスタＳ４のゲート端子Ｇ４の電位Ｐ４が最も高くなる状態へと移行する。
【００８３】
ただし、１番目の転送サイリスタＳ１のゲート電圧である電位Ｐ１は、ダイオードＤ１による順方向立ち上がり電圧Ｖｆのみの影響を受けるのに対し、後段の２番目の転送サイリスタＳ２、３番目の転送サイリスタＳ３、…は、これに加えてさらに転送サイリスタにおけるコレクタ−エミッタ間の飽和電圧であるコレクタエミッタ飽和電圧Ｖｃｅ（ｓａｔ）の影響も受ける。このため、１番目の転送サイリスタＳ１がターンオンするゲート電圧に比べ、２番目から１２８番目の転送サイリスタＳ２〜Ｓ１２８がターンオンするゲート電圧は、Ｖｃｅだけ低くなる。
【００８４】
したがって、例えば２番目の転送サイリスタＳ２のゲート端子Ｇ２の電位Ｐ２が最も高くなっている状態において、１番目の転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１が次に高い状態となる。また、例えば３番目の転送サイリスタＳ３のゲート端子Ｇ３の電位Ｐ３が最も高くなっている状態において、１番目の転送サイリスタＳ１のゲート端子Ｇ１の電位Ｐ１が次に高くなる。すなわち、いつでも、２番目に高いゲート電圧をもつのは、１番目の転送サイリスタＳ１となる。
【００８５】
このため、２番目の転送サイリスタＳ２〜１２８番目の転送サイリスタＳ１２８がターンオンしている状態において、それぞれ対応する２番目の発光サイリスタＬ２〜１２８番目の発光サイリスタＬ１２８が発光できない状態となっていると、これに代わって１番目の発光サイリスタＬ１が発光することになる。したがって、１番目の発光サイリスタＬ１が正規のタイミング以外で発光するのを検出することにより、発光サイリスタＬ２〜Ｌ１２８における発光異常がわかることになる。また、１番目の発光サイリスタＬ１が正規のタイミングで発光しないことを検出することにより、発光サイリスタＬ１における発光異常がわかることになる。
さらに、最後の発光サイリスタＬ１２８が正規のタイミングで発光しないことを検出することにより、転送サイリスタＳ１〜Ｓ１２８における転送異常がわかることになる。
【００８６】
なお、本実施の形態では、発光チップＣに第１ブロックＢ１および第２ブロックＢ２を設け、各発光チップＣ内でブロックを単位として発光を制御する例について説明を行ったが、これに限られるものではない。
【００８７】
図１２は、発光チップＣの他の構成例を示している。
図１２に示す発光チップＣは、２５６個の発光サイリスタＬ１〜Ｌ２５６を有している点で本実施の形態と共通するが、これら発光サイリスタＬ１〜Ｌ２５６を１つのブロックとして構成し、発光サイリスタＬ１〜Ｌ２５６を番号順に発光可能と設定している点で本実施の形態とは異なっている。また、この例では、発光サイリスタＬ１〜Ｌ２５６のうち、最初に発光可能に設定される発光サイリスタＬ１に隣接して検出素子の一例としての始端発光検出センサＬＲＡが設けられ、最後に発光可能に設定される発光サイリスタＬ２５６に隣接して他の検出素子の一例としての終端発光検出センサＬＲＢが設けられている。
【００８８】
このような構成を採用した場合においても、本実施の形態と同様、各発光チップＣにおいて上述したような故障検出動作を行うことで、転送サイリスタＳ１〜Ｓ２５６における転送不良および発光サイリスタＬ１〜Ｌ２５６における発光不良を検出することが可能になる。ただし、この場合は、各発光チップＣ１〜Ｃ５７がそれぞれ１つのブロックにて構成されることとなるため、例えば図８に示すステップ１０１〜ステップ１０５までの処理を行わせるようにすればよいことになる。
【００８９】
また、本実施の形態では、各発光チップＣのチップ基板７０に、第１発光検出信号用パッド７４と第２発光検出信号用パッド７５と第３発光検出信号用パッド７６とを形成し、第１発光検出信号用パッド７４からの出力と第２発光検出信号用パッド７５からの出力とを共通の第１・第２発光検出信号ライン１０６に接続するようにしていたが、これに限られるものではない。
【００９０】
すなわち、例えば図５に示す発光チップＣのチップ基板７０において、第１発光検出センサＬＲ１からの出力と第２発光検出センサＬＲ２からの出力とを共通の配線に接続し、この配線を１つの共通のパッドを介して出力するように構成してもよい。この場合には、各発光チップＣと信号処理回路１００とを接続するためにチップ基板７０に設けられるパッドおよび配線の数を、共通化した分だけ減らすことができる。
そして、各発光チップＣにおいて、第１発光検出センサＬＲ１からの出力と第２発光検出センサＬＲ２からの出力とを共通のパッドを介して出力する場合においても、図８に示したように、第１ブロックＢ１と第２ブロックＢ２とで故障の検出タイミングがずらされていることから、第１ブロックＢ１における転送不良および発光不良と、第２ブロックＢ２における転送不良および発光不良とを、分離して検出することができる。
【００９１】
さらに、本実施の形態では、各発光チップＣに形成される第１発光検出信号用パッド７４と第２発光検出信号用パッド７５とを、第１・第２発光検出信号ライン１０６を介して信号処理回路１００に接続し、また、各発光チップＣに形成される第３発光検出信号用パッド７６を、第３発光検出信号ライン１０７を介して信号処理回路１００に接続するようにしていたが、これに限られるものではない。
【００９２】
図１３は、回路基板６２に搭載される信号処理回路１００の構成および回路基板６２の他の配線構成例を示した図である。
図１３に示す例において、回路基板６２には、各発光チップＣ１〜Ｃ５７から信号処理回路１００の故障検出部１３０に対し、第１・第２発光検出信号ライン１０６および第３発光検出信号ライン１０７に代えて、第１発光検出信号ξ１を出力する第１発光検出信号ライン１０８と、第２発光検出信号ξ２および第３発光検出信号ξ３を第２・第３発光検出信号ξ２−３として出力する第２・第３発光検出信号ライン１０９とが設けられている。なお、第１発光検出信号ライン１０８は各発光チップＣ１〜Ｃ５７に設けられた第１発光検出信号用パッド７４に接続され、第２・第３発光検出信号ライン１０９は各発光チップＣ１〜Ｃ５７に設けられた第２発光検出信号用パッド７５および第３発光検出信号用パッド７６に接続される。
【００９３】
このような接続手法を採用した場合においても、上述した図８に示したように、ステップ１０７〜ステップ１０９の処理が時系列的に異なるタイミングで行われることになるため、第２発光検出信号ξ２と第３発光検出信号ξ３とを時間的に分離することができることから、第１ブロックＢ１における転送不良および発光不良と、第２ブロックＢ２における転送不良および発光不良とを、分離して検出することができる。また、配線を共通化することにより、回路基板６２における配線の数を減らすことができる。この場合に、各発光チップＣ１〜Ｃ５７において、第２発光検出センサＬＲ２からの出力と第３発光検出センサＬＲ３からの出力とを共通の配線に接続し、この配線を１つの共通のパッドを介して出力するように構成すれば、チップ基板７０における配線の数を減らすことができる。
【００９４】
なお、図１３に示した例とは逆に、各発光チップＣ１〜Ｃ５７に設けられた第２発光検出信号用パッド７５を共通の配線に接続すると共に、各発光チップＣ１〜Ｃ５７に設けられた第１発光検出信号用パッド７４と第３発光検出信号用パッド７６とを他の共通の配線に接続するように構成してもよい。さらに、各発光チップＣ１〜Ｃ５７に設けられた第１発光検出信号用パッド７４と第２発光検出信号用パッド７５と第３発光検出信号用パッド７６とを、すべて共通の配線に接続した場合にも、第１発光検出信号ξ１と第２発光検出信号ξ２と第３発光検出信号ξ３とを、時間的に分離することができることから、第１ブロックＢ１における転送不良および発光不良と、第２ブロックＢ２における転送不良および発光不良とを、分離して検出することができる。そして、このような構成を採用した場合には、回路基板６２における配線の数をさらに減らすことができる。
【図面の簡単な説明】
【００９５】
【図１】本実施の形態が適用される画像形成装置の全体構成の一例を示す図である。
【図２】ＬＰＨの構成を示した断面図である。
【図３】（ａ）はＬＰＨにおける回路基板、発光部および信号処理回路の上面図であり、（ｂ）はＬＰＨにおけるロッドレンズアレイおよびホルダの上面図である。
【図４】回路基板に搭載される信号処理回路の構成および回路基板の配線構成を示した図である。
【図５】発光チップの上面図である。
【図６】発光チップの回路構成を説明するための図である。
【図７】画像形成動作における発光チップの動作例を説明するためのタイミングチャートである。
【図８】故障検出動作における処理の流れを説明するためのフローチャートである。
【図９】故障検出動作における発光チップの動作例を説明するためのタイミングチャーである。
【図１０】発光チップにおける各部位の電位の変遷を説明するためのタイミングチャートである。
【図１１】一般的なサイリスタの構成を説明するための図である。
【図１２】発光チップの他の構成例を説明するための図である。
【図１３】回路基板に搭載される信号処理回路の構成および回路基板の配線構成例を示した図である。
【符号の説明】
【００９６】
１４…ＬＥＤプリントヘッド(ＬＰＨ)、２０…制御部、６２…回路基板、６３…発光部、６４…ロッドレンズアレイ、７０…チップ基板、１００…信号処理回路、１１０…発光信号発生部、１２０…転送信号発生部、１３０…故障検出部、Ｃ（Ｃ１〜Ｃ５７）…発光チップ、Ｂ１…第１ブロック、Ｂ２…第２ブロック、ＬＡ…発光素子アレイ、ＬＲ１…第１発光検出センサ、ＬＲ２…第２発光検出センサ、ＬＲ３…第３発光検出センサ、Ｓ１〜Ｓ２５６…転送サイリスタ、Ｌ１〜Ｌ２５６…発光サイリスタ、Ｄ１〜Ｄ２５６…ダイオード、Ｒ１〜Ｒ２５６…抵抗、Ｇ１〜Ｇ２５６…転送サイリスタのゲート端子、φＩ（φＩ１〜φＩ１１４）…発光信号、φ１…第１転送信号、φ２…第２転送信号、ξ１…第１発光検出信号、ξ２…第２発光検出信号、ξ３…第３発光検出信号
【特許請求の範囲】
【請求項１】
発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子とを有し、帯電された像保持体を露光するための光を出力する光出力手段と、
前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、
前記複数のスイッチ素子を用いて前記複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための前記発光信号を供給する故障検出動作を実行する実行手段と、
前記実行手段にて実行される前記故障検出動作において、前記検出素子による検出結果に基づいて前記複数の発光素子における故障を検出する故障検出手段と
を含む露光装置。
【請求項２】
前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミング以外で発光したことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１記載の露光装置。
【請求項３】
前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１または２記載の露光装置。
【請求項４】
前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含み、
前記故障検出手段は、前記他の検出素子による検出結果に基づいて前記複数のスイッチ素子における故障をさらに検出することを特徴とする請求項１乃至３のいずれか１項記載の露光装置。
【請求項５】
前記故障検出手段は、前記他の検出素子にて前記最後の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数のスイッチ素子における故障を検出することを特徴とする請求項４記載の露光装置。
【請求項６】
前記複数の発光素子と前記複数のスイッチ素子と前記検出素子とを搭載した発光装置を複数備え、
複数の前記発光装置のうち少なくとも２つの発光装置のそれぞれに設けられた前記検出素子からの出力を、１本の共通配線に接続することを特徴とする請求項１乃至５のいずれか１項記載の露光装置。
【請求項７】
複数の前記発光装置のそれぞれは、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに搭載し、
各々の前記発光装置において、前記検出素子からの出力と前記他の検出素子からの出力とを共通の配線に接続することを特徴とする請求項６記載の露光装置。
【請求項８】
前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、
前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項１乃至７のいずれか１項記載の露光装置。
【請求項９】
一列に並べて配置され、発光信号により発光／非発光が制御される複数の発光素子と、
前記複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、
前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と
を含む発光装置。
【請求項１０】
前記複数の発光素子、前記複数のスイッチ素子および前記検出素子が、同一の基板上に同一のプロセスによって形成されていることを特徴とする請求項９記載の発光装置。
【請求項１１】
前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含むことを特徴とする請求項９または１０記載の発光装置。
【請求項１２】
前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、
前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項９乃至１１のいずれか１項記載の発光装置。
【請求項１３】
像保持体と、
前記像保持体を帯電する帯電装置と、
発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、当該複数のスイッチ素子によって当該複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、当該複数のスイッチ素子を用いて当該複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための当該発光信号を供給する故障検出動作を実行する実行手段と、当該実行手段にて実行される当該故障検出動作において、当該検出素子による検出結果に基づいて当該複数の発光素子における故障を検出する故障検出手段とを有し、前記帯電装置にて帯電された前記像保持体を露光して静電潜像を形成する露光装置と、
前記像保持体に形成された前記静電潜像を現像して画像を形成する現像装置と、
前記像保持体に形成された画像を記録材に転写する転写装置と
を備えたことを特徴とする画像形成装置。
【請求項１】
発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子とを有し、帯電された像保持体を露光するための光を出力する光出力手段と、
前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、
前記複数のスイッチ素子を用いて前記複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための前記発光信号を供給する故障検出動作を実行する実行手段と、
前記実行手段にて実行される前記故障検出動作において、前記検出素子による検出結果に基づいて前記複数の発光素子における故障を検出する故障検出手段と
を含む露光装置。
【請求項２】
前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミング以外で発光したことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１記載の露光装置。
【請求項３】
前記故障検出手段は、前記検出素子にて前記最初の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数の発光素子における故障を検出することを特徴とする請求項１または２記載の露光装置。
【請求項４】
前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含み、
前記故障検出手段は、前記他の検出素子による検出結果に基づいて前記複数のスイッチ素子における故障をさらに検出することを特徴とする請求項１乃至３のいずれか１項記載の露光装置。
【請求項５】
前記故障検出手段は、前記他の検出素子にて前記最後の発光素子が正規のタイミングで発光しなかったことを検出した場合に、前記複数のスイッチ素子における故障を検出することを特徴とする請求項４記載の露光装置。
【請求項６】
前記複数の発光素子と前記複数のスイッチ素子と前記検出素子とを搭載した発光装置を複数備え、
複数の前記発光装置のうち少なくとも２つの発光装置のそれぞれに設けられた前記検出素子からの出力を、１本の共通配線に接続することを特徴とする請求項１乃至５のいずれか１項記載の露光装置。
【請求項７】
複数の前記発光装置のそれぞれは、前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに搭載し、
各々の前記発光装置において、前記検出素子からの出力と前記他の検出素子からの出力とを共通の配線に接続することを特徴とする請求項６記載の露光装置。
【請求項８】
前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、
前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項１乃至７のいずれか１項記載の露光装置。
【請求項９】
一列に並べて配置され、発光信号により発光／非発光が制御される複数の発光素子と、
前記複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、
前記複数のスイッチ素子によって前記複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と
を含む発光装置。
【請求項１０】
前記複数の発光素子、前記複数のスイッチ素子および前記検出素子が、同一の基板上に同一のプロセスによって形成されていることを特徴とする請求項９記載の発光装置。
【請求項１１】
前記複数のスイッチ素子によって前記複数の発光素子の中で最後に発光可能な状態に設定される最後の発光素子から出射される光を検出する他の検出素子をさらに含むことを特徴とする請求項９または１０記載の発光装置。
【請求項１２】
前記複数のスイッチ素子は、複数の転送サイリスタを１次元に配列し、隣接する当該転送サイリスタのゲート間をそれぞれダイオードで結合し、複数の当該転送サイリスタのゲートを共通の配線に接続し、複数の当該転送サイリスタのアノードまたはカソードを、第１転送信号を供給する配線と第２転送信号を供給する配線とに対して配列方向に交互に接続して構成され、
前記複数の発光素子は、複数の発光サイリスタを１次元に配列し、各々の当該発光サイリスタのゲートと対応する前記転送サイリスタのゲートとを接続し、各々の当該発光サイリスタのアノードまたはカソードを、前記発光信号を供給する配線に接続して構成されることを特徴とする請求項９乃至１１のいずれか１項記載の発光装置。
【請求項１３】
像保持体と、
前記像保持体を帯電する帯電装置と、
発光信号により発光／非発光が制御される複数の発光素子と、当該複数の発光素子のそれぞれに対応して設けられ、順次オン状態に設定されることにより対応する発光素子を発光可能な状態に設定する複数のスイッチ素子と、当該複数のスイッチ素子によって当該複数の発光素子の中で最初に発光可能な状態に設定される最初の発光素子から出射される光を検出する検出素子と、当該複数のスイッチ素子を用いて当該複数の発光素子を順番に発光可能な状態に設定するとともに、発光可能な状態に設定された発光素子を発光させるための当該発光信号を供給する故障検出動作を実行する実行手段と、当該実行手段にて実行される当該故障検出動作において、当該検出素子による検出結果に基づいて当該複数の発光素子における故障を検出する故障検出手段とを有し、前記帯電装置にて帯電された前記像保持体を露光して静電潜像を形成する露光装置と、
前記像保持体に形成された前記静電潜像を現像して画像を形成する現像装置と、
前記像保持体に形成された画像を記録材に転写する転写装置と
を備えたことを特徴とする画像形成装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−１２０２６１（Ｐ２０１０−１２０２６１Ａ）
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願番号】特願２００８−２９６００３（Ｐ２００８−２９６００３）
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
【公開日】平成２２年６月３日（２０１０．６．３）
【国際特許分類】
【出願日】平成２０年１１月１９日（２００８．１１．１９）
【出願人】（０００００５４９６）富士ゼロックス株式会社 (21,908)
【Ｆターム（参考）】
[ Back to top ]