静電チャックおよび静電チャックを搭載した装置
【課題】 被吸着体が静電チャック誘電体と接触する面積を極限にまで小さくし、かつ十分な吸着力および非常に高速な応答特性を発揮する新しい類型の静電チャックを提供する。
【解決手段】 電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の数式を満足する構成とした。
【解決手段】 電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の数式を満足する構成とした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体製造装置部品およびフラットパネルディスプレー（ＦＰＤ）製造装置に搭載される静電チャックおよび該静電チャックを搭載した装置に関する。
【背景技術】
【０００２】
従来、静電チャックはその吸着原理により以下の類型があった。
１つは電極上に体積抵抗率の非常に大きい誘電層を設け、誘電層の厚みを薄くしかつ吸着電圧を非常に大きくして電極と被吸着体で構成される平行平板コンデンサモデルによって説明されるいわゆるクーロン力タイプと、誘電体の体積抵抗率、誘電層厚み、表面粗さを一定の範囲に調整することによってジョンセンラーベック効果を生じさせ強い吸着力を発現するジョンセンラーベック型静電チャックである（特許文献１参照）。
【０００３】
また、誘電体の体積抵抗率が大きい場合の静電チャックが開示されている（特許文献２参照、特許文献３参照）。この場合、吸着力は静電チャックの電極とウェハ間の静電容量と、印加される電圧によって決まるが、一般に吸着力は弱く、非常に高い電圧が必要とされている。そのため、表面に凹凸の加工を設けるには、被吸着体を十分吸着できる力を確保するための制限があり被吸着体と静電チャック表面の接触面積は大きくせざるを得なかった。
【０００４】
特許文献３に見られるものを詳述すると、以下の通りである。
静電チャックは、電極と誘電体と、電極と外部電源との電気的接続手段から構成され、誘電体と被吸着体であるシリコンウェハは物理的に接触させ、外部の電源から高電圧を付加する。このとき誘電体とウェハ間には、接触抵抗が形成され電流が流れる。その電流が接触界面間に電圧降下を発生させ、その電位差により接触界面に電荷が誘起され、その結果クーロン引力を生じさせている。すなわち静電チャックと被吸着体が物理的に接触している領域は微小なギャップが存在しその静電容量は大きな値になり蓄積される電荷も多いため強い吸着力が発現する。
【０００５】
この場合は、静電チャック表面に凸部状の突起加工等を施すことが可能であった（特許文献４参照）。
【０００６】
特許文献５に見られるものを詳述すると、以下の通りである。
静電チャック表面に凹凸を設け、被吸着体との接触面積を吸着部面積の１０％未満とし、被吸着体と非接触部の間隔（隙間）を０．３５〜９．０μｍとしたものである。間隔（隙間）を狭くすることにって非接触部でもクーロン力による吸着力を発現させるものである。
【特許文献１】特許第３２７５９０１号公報
【特許文献２】特開平５−８１４０号公報
【特許文献３】特開平６−２９１１７５号公報
【特許文献４】特開平７−１５３８２５号公報
【特許文献５】特開平１０−２３３４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の特許文献４に記載の静電チャックでも、静電チャック吸着面に凸部状の突起を設けることはできたが、凸部状の突起と被吸着体の接触する面積比率（接触面積比率）は１〜１０％に限られていた。半導体やＦＰＤのプロセスはシリコンウェハやガラス基板に対するパーティクル発塵やコンタミネーションを嫌うためなるべく被吸着体と静電チャックの物理的な接触面積を低減することが求められている。
【０００８】
クーロン力型静電チャックは吸着力の電圧印加に対する応答性はよいものの高電圧を使用し、かつ吸着力も弱く上記の課題を克服することはできなかった。
【０００９】
ジョンセンラーベック型静電チャックは吸着力の大きさは主に静電チャックと被吸着体が物理的に接触する領域の双方の表面粗さで決まる。よって静電チャックの表面を平滑にしても被吸着体側の表面粗さはコントロールできないため吸着力でも接触面積比率を１％以下にするには困難であった。また吸着力の応答性は主に誘電層の体積抵抗率によって決まるため、使用温度や素材の選択によっては電源を切ってもシリコンウェハが外れにくいなど残留吸着が生じやすかった。
【００１０】
文献５では、被吸着体と誘電体の間隔（隙間）をせまくして吸着力を大きくすることを開示しているが、吸着の過渡応答特性についてはなんら触れられていない。また接触面積を小さくすると良いことが開示されているものの具体的な方法、実施例の記載はない。
【００１１】
本発明は、上記のような問題を解決すべく、静電チャックと被吸着体の物理的な接触面積を極限にまで小さくすることができ、かつ十分大きな吸着力と電圧印加に対する吸着力の応答特性に優れた静電チャックを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために請求項１に記載の発明によれば電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され前記誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の〔数１〕を満足する構成とした。
【００１３】
【数１】
【００１４】
上記構成とすることにより、吸着力が十分大きくかつ電圧印加および除荷に対する吸着力の過渡応答性が非常によくなり被吸着体のハンドリングが非常に良好となる。その結果、残留吸着力の減衰が速く、被吸着体の着脱が良好に行える静電チャックが得られる。
【００１５】
これを詳述すると以下のようになる。
まず本発明の静電チャックの構成および等価回路を図１に示す。
すなわち、本発明にかかる静電チャックの吸着力の絶対値は凸部高さｈに支配され、吸着力の電圧印加、除荷に対する応答特性は、静電チャックの誘電層の体積抵抗率ρ、凸部の高さｈ（ドットの高さ）、誘電層の厚さｄによって〔数３〕〜〔数７〕によって与えられる過渡応答特性を示す。このとき時定数がτであり〔数８〕で表せる。
ここで、Ｃ１は凸部の高さによって形成される静電チャック表面の底と被吸着体の間隔（隙間）で構成される静電容量成分である。Ｇ１は静電チャック表面の底と被吸着体の間隔（隙間）に流れる制限電流に対して等価な抵抗成分のコンダクタンスである。Ｃ１は静電チャック誘電層の静電容量成分である。Ｇ２は静電チャック誘電層の抵抗成分のコンダクタンスである。
【００１６】
【数２】
【００１７】
(1) ｔ＜（電圧印可時間Ｔ）の場合
【００１８】
【数３】
【００１９】
(2) Ｔ＜ｔ（電圧印可時間Ｔ）の場合
【００２０】
【数４】
【００２１】
時間Ｔが十分経てば
【００２２】
【数５】
【００２３】
は０に漸近するため、整理すると
【００２４】
【数６】
【００２５】
【数７】
【００２６】
今、実用上の指標として初期の吸着力を１００％としてそれが２％まで崩壊するまでの時間（秒）をｔｓとすると〔数９〕のようになる。
【００２７】
【数８】
【００２８】
ここで、Ｇ1は凸部の間隔（隙間）の抵抗成分で電流はほとんど流れないためＧ1＝０の近似すると、更に簡単になり、〔数９〕になる。
【００２９】
【数９】
【００３０】
ここで全てのパラメータが静電チャックの誘電層の物性値および形状から算出できるためこのパラメータを代入すると〔数１１〕になる。
【００３１】
【数１０】
【００３２】
よって、吸着力の応答性をよくするためにはｔｓを小さくするようなパラメータに基づいて静電チャックを設計製作すれば良いことに帰結する。
【００３３】
〔数１〕の連立不等式の内、ｔｓが０．６（秒）以上ではすきまに電荷が蓄積される時間が非常に長く実質的に使いにくくなる。ｔｓが０．００１（秒）以下では被吸着体に流れ込む電流が非常に大きくなりそのため外部電源の容量を相当大きくしなければならないなど不具合が生じ易い。ここで体積抵抗率は静電チャックが使用される温度における体積抵抗率である。一般的には例えば露光機や検査機では室温付近、エッチング装置では−５０〜１００℃程度、プラズマＣＶＤ装置では５０〜３００℃程度、スパッタリング装置では１００〜４００℃程度となりこれらの用途の中から実際に静電チャックが使用される温度を選択しその温度での体積抵抗率を考慮して設計する。
【００３４】
また請求項２記載の発明によれば、〔数２〕の連立不等式が成立するパラメータを選択することにより更に応答性が改善されただけでなく裏面に絶縁膜が形成されているような半導体ウェハであっても吸着、離脱が著しく良好になる。
【００３５】
【数１１】
【００３６】
上限値をこのようにすれば、さらにの被吸着体の離脱性が確保でき、ほぼ電源のｏｎ／ｏｆｆ（双極の場合は電極間ショート、単極の場合はウェハと電極間のショート）とともに半導体ウェハが吸着、離脱させることができる。また特に裏面に酸化物等の絶縁性膜が裏面に形成されているようなウェハであっても離脱が瞬時に行える。
【００３７】
また、請求項３に記載の発明によればの前記静電チャック表面の凸部の面積が吸着面積に対して０．００１％から０．５％未満であることを特徴とする。本発明にかかる吸着力は凸部の面積にはほとんど影響を受けないため被吸着体に対するパーティクル汚染を考えた場合なるべく小さいほうがよい。複数の散点状凸部の面積の合計は約０．００１％程度まで小さくすることは可能である。その場合は凸部の直径を０．０５ｍｍ、凸部間の距離を１５ｍｍ程度にする必要がある。また凸部の直径をφ０．２５ｍｍ、距離を８ｍｍとすれば上記比率は０．０８９％となる。φ０．５ｍｍ、距離を８ｍｍとすれば０．３５％となる。
【００３８】
凸部の大きさはφ０．５ｍｍ以下更に好ましくはφ０．２５ｍｍ以下が望ましい。
０．００１％より小さくすることは原理的には可能であるが製作上の問題及び吸着力による被吸着体のたわみにより凸部の底面に底付きする場合が生じる。接触面積比率は０．５％より大きくすると凸部の頂点で発生するジョンセンラーベック力が無視できなくなるほか、被吸着体に対するパーティクル汚染の懸念が増大してくる。したがって好ましい範囲は０．００１％から０．５％未満となる。また更に好ましくは０．００１％から０．１％未満とすることである。このようにすれば被吸着体に対するパーティクル汚染はきわめて少なくすることができる。本発明に係る静電チャックは吸着力および吸着力の応答性を十分確保しかつ被吸着体物に対する物理的な接触を従来になく少なくすることができる。
【００３９】
凸部の間隔距離は１５ｍｍ以下、好ましくは１２ｍｍ、更に好ましくは８ｍｍ以下がよい。
１５ｍｍより大きくなると凸部の高さによっては吸着力によるたわみで被吸着体が非接触部の底面に接触してしまう恐れがある。１２ｍｍ以下では底つきはしないものの電圧２０００Ｖ印加で４μｍ程度のたわみが発生し平面度が要求される用途には適当でない場合がある。８ｍｍ以下であると被吸着体のたわみは１μｍ以下となり種々のプロセスにおいて十分許容できるレベルである。
【００４０】
本発明にかかる静電チャックの吸着力は〔数３〕、〔数４〕で表せ、電圧印加時間が十分に長い場合はexp項の係数で決定される。
すなわち〔数１２〕のようになる。
【００４１】
【数１２】
【００４２】
よって、C１が大きければ吸着力は大きくなる。すなわち凸部の高さｈは低いほど吸着力は大きくなる。ただし、５μｍ未満では高電界による電界放射を伴うと思われる放電現象が凸部によって構成される静電チャック底面と被吸着体の裏面間に著しく発現する。そのためG２／（G1＋G2）が小さくなりＣ１の増大する効果を減殺し吸着力が小さくなる。特に印加電圧が２０００Ｖ以上で顕著になる。従って電界強度が２０００Ｖ／５μｍ（＝４×１０８Ｖ／ｍ）以下になるように使用することが望ましい。また凸部の高さが１５μｍ以上になるとＣ１が小さくなりすぎ吸着力は電圧を１５００Ｖ（１×１０８Ｖ／ｍ）以上にしないと実用上の吸着力が得られない。凸部高さが１０μｍであれば５００Ｖ（５×１０７Ｖ／ｍ）〜４０００Ｖ（４×１０８Ｖ／ｍ）の範囲で十分な吸着力が得られる。すなわち、５×１０７Ｖ／ｍから４×１０８Ｖ／ｍの範囲であれば凸部高さが５から１５μｍの間で使用できる。
【００４３】
また請求項４記載の発明によれば、前記静電チャック表面で凸部以外の領域は絶縁性膜で覆われていることを特徴とする。
上記構成とすることにより、本発明のうち凸部の底面から被吸着体に流れる放電による電流を抑えることができる。また、底面からの誘電層を構成する物質のパティクル混入も防止できる。
【００４４】
また請求項５記載の発明によれば、前記静電チャック表面で凸部以外の領域は導電性膜で覆われていることを特徴とする。
上記構成とすることにより、放電によって発生する誘電体表面上の表面電荷（体積電荷を含む）の蓄積を防ぐことができる。
【００４５】
また請求項６記載の発明によれば、前記電極は、誘電層に直接ボンディングされた導電性基盤であることを特徴とする。
上記構成とすることにより、静電チャックの構成が簡素化でき装置への搭載が容易になる。
【００４６】
また請求項７記載の発明によれば、上記静電チャックを半導体またはフラットパネルディスプレー用製造装置に搭載すると、パーティクル汚染および吸着シーケンスのスループットが向上した優れた装置が提供できる。
【００４７】
また請求項８記載の発明によれば、上記記載の静電チャックが十分な吸着力を発揮できる使用方法を開示した。
【発明の効果】
【００４８】
本発明によって、静電チャックと被吸着体の物理的な接触が非常に小さくても実用的な十分大きな吸着力が発現しかつ吸着力の応答性が非常によい静電チャックが得られる。また、コンタミネーションやパーティクルの付着を抑制することができる。
【発明を実施するための最良の形態】
【００４９】
本発明の好適な実施の例を以下に示す。
図２は、代表的な第１の実施例で、図３のように凸部の直径をφ０．２５ｍｍとし、これを一辺８ｍｍの正三角形の各頂点にあたる位置に連続的に配置した。このとき静電チャック表面の面積に対する凸部の合計の面積の比率（接触面積比率）は約０．０８９％である。凸部の高さ、体積抵抗率は表１に記載の水準とした。凸部の高さは電気マイクロメーターで測定し、体積抵抗率は室温で測定した。
【００５０】
【表１】
【００５１】
前記静電チャック表面の外周には前記複数の凸部と同じ高さのリング状凸部及び、Ｈｅ、Ａｒ等の不活性ガスまたはＮ２ガスを供給するためのガス供給孔を設けた。
上記構成とすることにより、被吸着体をガス冷却するために静電チャック表面にリング状凸部（シールリング）を設けた。その結果、被吸着体と静電チャックのガス封入面積が従来の静電チャックより著しく広くなり被吸着体の面内温度分布が均一となる。尚、シールリングの幅は０．５ｍｍとした。シールリング幅は一般に０．２〜４ｍｍで冷却ガスの許容されるリーク量より設計される。
【００５２】
更にガスを拡散させる溝を設けてある。溝は供給孔を通過するように配置される。上記構成とすることにより、ガスの充満時間を短縮できる。その結果、被吸着体の温度制御性に大きく影響するガスの圧力制御性が改善される。更に好ましい態様として、前記誘電体表面に前記ガス供給孔を通過する溝形状の凹部形成し、該凹部の深さが１００μｍ以下であることがのぞましい。１００μｍ以下であれば、ガスの充満時間を短縮するとともに溝部での放電による電流も小さく抑制することができる。
尚、図４は概略断面図である。
【００５３】
静電チャックの誘電層は主に酸化アルミに遷移金属酸化物を添加して、還元雰囲気で焼成し体積抵抗率を調整したセラミックス製誘電体を作製し、その中に平面上の電極を形成した。この材料の比誘電率は１０であった。誘電体表面と内包される電極までの厚さは５００〜２０００μｍの範囲で作製した。
また比誘電率３００、誘電層厚さ２ｍｍ、体積抵抗率１０８ΩｍのＳｉＣおよび比誘電率４、誘電層厚さ２０μｍ、体積抵抗率１０１３Ωｍのポリイミド樹脂からなる静電チャックを比較対象物とした。
【００５４】
上記静電チャックの上に被吸着体としてシリコンウェハを載せ、静電チャック誘電体の電極に導通している電気的接続手段に外部電源を接続する。本実施例の静電チャックは、電極が２ケのいわゆる双極構造をとっているので被吸着体は接地する必要がない。電極が１ケの単極構造にする場合は、被吸着体は接地する必要がある。
【００５５】
上記の構成を真空チャンバー内（約１Ｐａ）に設置し、真空下でウェハがはがれる際のガスの圧力値を吸着力としｔｏｒｒ表示とした。電圧は１．５ＫＶとした。その結果、凸部高さｈは高くても１５μｍであれば印加電圧が１．５ＫＶで７０ｔｏｒｒ程度の吸着力があった。この値は実際の半導体製造プロセスで被吸着体をガス冷却する場合に封入するガス圧力に比較して十分であり、十分実用に供することができる。
【００５６】
残留時間は静電チャックと被吸着体との間隔（隙間）のガス圧力が設定値からほとんどゼロになるまでの時間を残留時間として測定した。このとき予め被吸着体は電圧１．５ＫＶで１分間吸着後、電源を切り、静電チャックの端子間を短絡した。その結果、被吸着体がベアシリコンウェハであって残留時間がおおよそ１秒以内であったものは〔数１〕の不等式を満足していることが確認された。また被吸着体がその裏面に絶縁膜が形成されているシリコンウェハである場合で残留時間が１秒以内であったものは〔数２〕の不等式を満足していることが確認できた。また、比較のために評価したＳｉＣならびにポリイミド樹脂は吸着力は十分なものの残留時間が長く被吸着体の離脱特性が十分ではなかった。
【００５７】
尚、本実施例は、被吸着体としてシリコンウェハを用いたが導電性を有するものであれば何にでも適用できる。例えばガラス基板に薄膜電極が形成されているようなフラットパネルディスプレー用ガラス基板であっても同様に吸着できる。
【００５８】
凸部の直径を０．２５ｍｍから０．１ｍｍへ、凸部間距離を８ｍｍから１５ｍｍと変更しても吸着力は変化しなかった。このときの接触面積比率は約０．０２５％となる。また凸部の直径を０．５ｍｍ、凸部間を８ｍｍとした場合も同様に吸着力が大きかった。このときの接触面積比率は約０．３５％となる。凸部形状は円形以外でも良いがコーナーでの応力集中によるパーティクル発塵をより抑える観点から他の多角形形状より円のほうがよい。
【００５９】
本発明の好適な第２の実施の例を以下に示す。
図５は、本発明に係る静電チャックの表面（凸部の底面）に絶縁性膜で覆ったものである。このとき、被吸着体に流れ込む電流を抑制することができ、デバイスの損傷を防止することができる。絶縁性膜はポリイミド樹脂等のセラミック誘電体より体積抵抗率の高いものであれば良い。ポリイミド樹脂を３μｍコーティングしたときの電流値は約１／１０に抑えることができた。その結果電界強度が４×１０８Ｖ／ｍであっても吸着力は１００ｔｏｒｒ以上保たれた。
【００６０】
本発明の好適な第３の実施の例を以下に示す。
本発明に係る静電チャックの表面（凸部の底面）に導電性膜であるＴｉＣで１μｍ覆ったものである。このとき、電荷自体は導電性膜と被吸着体に相対し存在するため吸着することができる。また、導電性膜がないときと比較し誘電体に体積電荷の蓄積が生じにくく残留吸着力が発生しにくい。導電性膜の種類はＴｉＣに限らず金属単体や金属炭化物、金属ほう化物であってもよい。
【００６１】
本発明の好適な第４の実施の例を以下に示す。
本発明の実施例１〜３の静電チャックは基盤にボンディングされて使用される。その基盤には冷媒流路、ガス流路等設けられるのが一般である。また基盤自体が電極となる場合がありその場合は図６に示したように誘電体層のみが基盤にボンディングされる。ボンディングにはＩｎのような比較的融点の低い金属や、シリコーン樹脂、ポリイミド樹脂、エポキシ樹脂がよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の静電チャックの等価回路と模式図
【図２】本発明の代表の平面図
【図３】本発明の代表の平面拡大図
【図４】本発明の代表の断面図
【図５】実施例２の静電チャックの概略図
【図６】実施例４の静電チャックの概略図
【符号の説明】
【００６３】
１…凸部
２…凸部底面
３…ガス供給孔
４…リング状凸部（シールリング）
５…凹部（ガス拡散用溝）
６…電極
７…誘電層
８…被吸着体
９…外部電源
１０…間隔（隙間、凸部高さ）
１２…電気的接続手段
１６…基盤
１７…冷媒流路
１８…冷媒出入り口
１９…ガス流路
【技術分野】
【０００１】
本発明は半導体製造装置部品およびフラットパネルディスプレー（ＦＰＤ）製造装置に搭載される静電チャックおよび該静電チャックを搭載した装置に関する。
【背景技術】
【０００２】
従来、静電チャックはその吸着原理により以下の類型があった。
１つは電極上に体積抵抗率の非常に大きい誘電層を設け、誘電層の厚みを薄くしかつ吸着電圧を非常に大きくして電極と被吸着体で構成される平行平板コンデンサモデルによって説明されるいわゆるクーロン力タイプと、誘電体の体積抵抗率、誘電層厚み、表面粗さを一定の範囲に調整することによってジョンセンラーベック効果を生じさせ強い吸着力を発現するジョンセンラーベック型静電チャックである（特許文献１参照）。
【０００３】
また、誘電体の体積抵抗率が大きい場合の静電チャックが開示されている（特許文献２参照、特許文献３参照）。この場合、吸着力は静電チャックの電極とウェハ間の静電容量と、印加される電圧によって決まるが、一般に吸着力は弱く、非常に高い電圧が必要とされている。そのため、表面に凹凸の加工を設けるには、被吸着体を十分吸着できる力を確保するための制限があり被吸着体と静電チャック表面の接触面積は大きくせざるを得なかった。
【０００４】
特許文献３に見られるものを詳述すると、以下の通りである。
静電チャックは、電極と誘電体と、電極と外部電源との電気的接続手段から構成され、誘電体と被吸着体であるシリコンウェハは物理的に接触させ、外部の電源から高電圧を付加する。このとき誘電体とウェハ間には、接触抵抗が形成され電流が流れる。その電流が接触界面間に電圧降下を発生させ、その電位差により接触界面に電荷が誘起され、その結果クーロン引力を生じさせている。すなわち静電チャックと被吸着体が物理的に接触している領域は微小なギャップが存在しその静電容量は大きな値になり蓄積される電荷も多いため強い吸着力が発現する。
【０００５】
この場合は、静電チャック表面に凸部状の突起加工等を施すことが可能であった（特許文献４参照）。
【０００６】
特許文献５に見られるものを詳述すると、以下の通りである。
静電チャック表面に凹凸を設け、被吸着体との接触面積を吸着部面積の１０％未満とし、被吸着体と非接触部の間隔（隙間）を０．３５〜９．０μｍとしたものである。間隔（隙間）を狭くすることにって非接触部でもクーロン力による吸着力を発現させるものである。
【特許文献１】特許第３２７５９０１号公報
【特許文献２】特開平５−８１４０号公報
【特許文献３】特開平６−２９１１７５号公報
【特許文献４】特開平７−１５３８２５号公報
【特許文献５】特開平１０−２３３４３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の特許文献４に記載の静電チャックでも、静電チャック吸着面に凸部状の突起を設けることはできたが、凸部状の突起と被吸着体の接触する面積比率（接触面積比率）は１〜１０％に限られていた。半導体やＦＰＤのプロセスはシリコンウェハやガラス基板に対するパーティクル発塵やコンタミネーションを嫌うためなるべく被吸着体と静電チャックの物理的な接触面積を低減することが求められている。
【０００８】
クーロン力型静電チャックは吸着力の電圧印加に対する応答性はよいものの高電圧を使用し、かつ吸着力も弱く上記の課題を克服することはできなかった。
【０００９】
ジョンセンラーベック型静電チャックは吸着力の大きさは主に静電チャックと被吸着体が物理的に接触する領域の双方の表面粗さで決まる。よって静電チャックの表面を平滑にしても被吸着体側の表面粗さはコントロールできないため吸着力でも接触面積比率を１％以下にするには困難であった。また吸着力の応答性は主に誘電層の体積抵抗率によって決まるため、使用温度や素材の選択によっては電源を切ってもシリコンウェハが外れにくいなど残留吸着が生じやすかった。
【００１０】
文献５では、被吸着体と誘電体の間隔（隙間）をせまくして吸着力を大きくすることを開示しているが、吸着の過渡応答特性についてはなんら触れられていない。また接触面積を小さくすると良いことが開示されているものの具体的な方法、実施例の記載はない。
【００１１】
本発明は、上記のような問題を解決すべく、静電チャックと被吸着体の物理的な接触面積を極限にまで小さくすることができ、かつ十分大きな吸着力と電圧印加に対する吸着力の応答特性に優れた静電チャックを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために請求項１に記載の発明によれば電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され前記誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の〔数１〕を満足する構成とした。
【００１３】
【数１】
【００１４】
上記構成とすることにより、吸着力が十分大きくかつ電圧印加および除荷に対する吸着力の過渡応答性が非常によくなり被吸着体のハンドリングが非常に良好となる。その結果、残留吸着力の減衰が速く、被吸着体の着脱が良好に行える静電チャックが得られる。
【００１５】
これを詳述すると以下のようになる。
まず本発明の静電チャックの構成および等価回路を図１に示す。
すなわち、本発明にかかる静電チャックの吸着力の絶対値は凸部高さｈに支配され、吸着力の電圧印加、除荷に対する応答特性は、静電チャックの誘電層の体積抵抗率ρ、凸部の高さｈ（ドットの高さ）、誘電層の厚さｄによって〔数３〕〜〔数７〕によって与えられる過渡応答特性を示す。このとき時定数がτであり〔数８〕で表せる。
ここで、Ｃ１は凸部の高さによって形成される静電チャック表面の底と被吸着体の間隔（隙間）で構成される静電容量成分である。Ｇ１は静電チャック表面の底と被吸着体の間隔（隙間）に流れる制限電流に対して等価な抵抗成分のコンダクタンスである。Ｃ１は静電チャック誘電層の静電容量成分である。Ｇ２は静電チャック誘電層の抵抗成分のコンダクタンスである。
【００１６】
【数２】
【００１７】
(1) ｔ＜（電圧印可時間Ｔ）の場合
【００１８】
【数３】
【００１９】
(2) Ｔ＜ｔ（電圧印可時間Ｔ）の場合
【００２０】
【数４】
【００２１】
時間Ｔが十分経てば
【００２２】
【数５】
【００２３】
は０に漸近するため、整理すると
【００２４】
【数６】
【００２５】
【数７】
【００２６】
今、実用上の指標として初期の吸着力を１００％としてそれが２％まで崩壊するまでの時間（秒）をｔｓとすると〔数９〕のようになる。
【００２７】
【数８】
【００２８】
ここで、Ｇ1は凸部の間隔（隙間）の抵抗成分で電流はほとんど流れないためＧ1＝０の近似すると、更に簡単になり、〔数９〕になる。
【００２９】
【数９】
【００３０】
ここで全てのパラメータが静電チャックの誘電層の物性値および形状から算出できるためこのパラメータを代入すると〔数１１〕になる。
【００３１】
【数１０】
【００３２】
よって、吸着力の応答性をよくするためにはｔｓを小さくするようなパラメータに基づいて静電チャックを設計製作すれば良いことに帰結する。
【００３３】
〔数１〕の連立不等式の内、ｔｓが０．６（秒）以上ではすきまに電荷が蓄積される時間が非常に長く実質的に使いにくくなる。ｔｓが０．００１（秒）以下では被吸着体に流れ込む電流が非常に大きくなりそのため外部電源の容量を相当大きくしなければならないなど不具合が生じ易い。ここで体積抵抗率は静電チャックが使用される温度における体積抵抗率である。一般的には例えば露光機や検査機では室温付近、エッチング装置では−５０〜１００℃程度、プラズマＣＶＤ装置では５０〜３００℃程度、スパッタリング装置では１００〜４００℃程度となりこれらの用途の中から実際に静電チャックが使用される温度を選択しその温度での体積抵抗率を考慮して設計する。
【００３４】
また請求項２記載の発明によれば、〔数２〕の連立不等式が成立するパラメータを選択することにより更に応答性が改善されただけでなく裏面に絶縁膜が形成されているような半導体ウェハであっても吸着、離脱が著しく良好になる。
【００３５】
【数１１】
【００３６】
上限値をこのようにすれば、さらにの被吸着体の離脱性が確保でき、ほぼ電源のｏｎ／ｏｆｆ（双極の場合は電極間ショート、単極の場合はウェハと電極間のショート）とともに半導体ウェハが吸着、離脱させることができる。また特に裏面に酸化物等の絶縁性膜が裏面に形成されているようなウェハであっても離脱が瞬時に行える。
【００３７】
また、請求項３に記載の発明によればの前記静電チャック表面の凸部の面積が吸着面積に対して０．００１％から０．５％未満であることを特徴とする。本発明にかかる吸着力は凸部の面積にはほとんど影響を受けないため被吸着体に対するパーティクル汚染を考えた場合なるべく小さいほうがよい。複数の散点状凸部の面積の合計は約０．００１％程度まで小さくすることは可能である。その場合は凸部の直径を０．０５ｍｍ、凸部間の距離を１５ｍｍ程度にする必要がある。また凸部の直径をφ０．２５ｍｍ、距離を８ｍｍとすれば上記比率は０．０８９％となる。φ０．５ｍｍ、距離を８ｍｍとすれば０．３５％となる。
【００３８】
凸部の大きさはφ０．５ｍｍ以下更に好ましくはφ０．２５ｍｍ以下が望ましい。
０．００１％より小さくすることは原理的には可能であるが製作上の問題及び吸着力による被吸着体のたわみにより凸部の底面に底付きする場合が生じる。接触面積比率は０．５％より大きくすると凸部の頂点で発生するジョンセンラーベック力が無視できなくなるほか、被吸着体に対するパーティクル汚染の懸念が増大してくる。したがって好ましい範囲は０．００１％から０．５％未満となる。また更に好ましくは０．００１％から０．１％未満とすることである。このようにすれば被吸着体に対するパーティクル汚染はきわめて少なくすることができる。本発明に係る静電チャックは吸着力および吸着力の応答性を十分確保しかつ被吸着体物に対する物理的な接触を従来になく少なくすることができる。
【００３９】
凸部の間隔距離は１５ｍｍ以下、好ましくは１２ｍｍ、更に好ましくは８ｍｍ以下がよい。
１５ｍｍより大きくなると凸部の高さによっては吸着力によるたわみで被吸着体が非接触部の底面に接触してしまう恐れがある。１２ｍｍ以下では底つきはしないものの電圧２０００Ｖ印加で４μｍ程度のたわみが発生し平面度が要求される用途には適当でない場合がある。８ｍｍ以下であると被吸着体のたわみは１μｍ以下となり種々のプロセスにおいて十分許容できるレベルである。
【００４０】
本発明にかかる静電チャックの吸着力は〔数３〕、〔数４〕で表せ、電圧印加時間が十分に長い場合はexp項の係数で決定される。
すなわち〔数１２〕のようになる。
【００４１】
【数１２】
【００４２】
よって、C１が大きければ吸着力は大きくなる。すなわち凸部の高さｈは低いほど吸着力は大きくなる。ただし、５μｍ未満では高電界による電界放射を伴うと思われる放電現象が凸部によって構成される静電チャック底面と被吸着体の裏面間に著しく発現する。そのためG２／（G1＋G2）が小さくなりＣ１の増大する効果を減殺し吸着力が小さくなる。特に印加電圧が２０００Ｖ以上で顕著になる。従って電界強度が２０００Ｖ／５μｍ（＝４×１０８Ｖ／ｍ）以下になるように使用することが望ましい。また凸部の高さが１５μｍ以上になるとＣ１が小さくなりすぎ吸着力は電圧を１５００Ｖ（１×１０８Ｖ／ｍ）以上にしないと実用上の吸着力が得られない。凸部高さが１０μｍであれば５００Ｖ（５×１０７Ｖ／ｍ）〜４０００Ｖ（４×１０８Ｖ／ｍ）の範囲で十分な吸着力が得られる。すなわち、５×１０７Ｖ／ｍから４×１０８Ｖ／ｍの範囲であれば凸部高さが５から１５μｍの間で使用できる。
【００４３】
また請求項４記載の発明によれば、前記静電チャック表面で凸部以外の領域は絶縁性膜で覆われていることを特徴とする。
上記構成とすることにより、本発明のうち凸部の底面から被吸着体に流れる放電による電流を抑えることができる。また、底面からの誘電層を構成する物質のパティクル混入も防止できる。
【００４４】
また請求項５記載の発明によれば、前記静電チャック表面で凸部以外の領域は導電性膜で覆われていることを特徴とする。
上記構成とすることにより、放電によって発生する誘電体表面上の表面電荷（体積電荷を含む）の蓄積を防ぐことができる。
【００４５】
また請求項６記載の発明によれば、前記電極は、誘電層に直接ボンディングされた導電性基盤であることを特徴とする。
上記構成とすることにより、静電チャックの構成が簡素化でき装置への搭載が容易になる。
【００４６】
また請求項７記載の発明によれば、上記静電チャックを半導体またはフラットパネルディスプレー用製造装置に搭載すると、パーティクル汚染および吸着シーケンスのスループットが向上した優れた装置が提供できる。
【００４７】
また請求項８記載の発明によれば、上記記載の静電チャックが十分な吸着力を発揮できる使用方法を開示した。
【発明の効果】
【００４８】
本発明によって、静電チャックと被吸着体の物理的な接触が非常に小さくても実用的な十分大きな吸着力が発現しかつ吸着力の応答性が非常によい静電チャックが得られる。また、コンタミネーションやパーティクルの付着を抑制することができる。
【発明を実施するための最良の形態】
【００４９】
本発明の好適な実施の例を以下に示す。
図２は、代表的な第１の実施例で、図３のように凸部の直径をφ０．２５ｍｍとし、これを一辺８ｍｍの正三角形の各頂点にあたる位置に連続的に配置した。このとき静電チャック表面の面積に対する凸部の合計の面積の比率（接触面積比率）は約０．０８９％である。凸部の高さ、体積抵抗率は表１に記載の水準とした。凸部の高さは電気マイクロメーターで測定し、体積抵抗率は室温で測定した。
【００５０】
【表１】
【００５１】
前記静電チャック表面の外周には前記複数の凸部と同じ高さのリング状凸部及び、Ｈｅ、Ａｒ等の不活性ガスまたはＮ２ガスを供給するためのガス供給孔を設けた。
上記構成とすることにより、被吸着体をガス冷却するために静電チャック表面にリング状凸部（シールリング）を設けた。その結果、被吸着体と静電チャックのガス封入面積が従来の静電チャックより著しく広くなり被吸着体の面内温度分布が均一となる。尚、シールリングの幅は０．５ｍｍとした。シールリング幅は一般に０．２〜４ｍｍで冷却ガスの許容されるリーク量より設計される。
【００５２】
更にガスを拡散させる溝を設けてある。溝は供給孔を通過するように配置される。上記構成とすることにより、ガスの充満時間を短縮できる。その結果、被吸着体の温度制御性に大きく影響するガスの圧力制御性が改善される。更に好ましい態様として、前記誘電体表面に前記ガス供給孔を通過する溝形状の凹部形成し、該凹部の深さが１００μｍ以下であることがのぞましい。１００μｍ以下であれば、ガスの充満時間を短縮するとともに溝部での放電による電流も小さく抑制することができる。
尚、図４は概略断面図である。
【００５３】
静電チャックの誘電層は主に酸化アルミに遷移金属酸化物を添加して、還元雰囲気で焼成し体積抵抗率を調整したセラミックス製誘電体を作製し、その中に平面上の電極を形成した。この材料の比誘電率は１０であった。誘電体表面と内包される電極までの厚さは５００〜２０００μｍの範囲で作製した。
また比誘電率３００、誘電層厚さ２ｍｍ、体積抵抗率１０８ΩｍのＳｉＣおよび比誘電率４、誘電層厚さ２０μｍ、体積抵抗率１０１３Ωｍのポリイミド樹脂からなる静電チャックを比較対象物とした。
【００５４】
上記静電チャックの上に被吸着体としてシリコンウェハを載せ、静電チャック誘電体の電極に導通している電気的接続手段に外部電源を接続する。本実施例の静電チャックは、電極が２ケのいわゆる双極構造をとっているので被吸着体は接地する必要がない。電極が１ケの単極構造にする場合は、被吸着体は接地する必要がある。
【００５５】
上記の構成を真空チャンバー内（約１Ｐａ）に設置し、真空下でウェハがはがれる際のガスの圧力値を吸着力としｔｏｒｒ表示とした。電圧は１．５ＫＶとした。その結果、凸部高さｈは高くても１５μｍであれば印加電圧が１．５ＫＶで７０ｔｏｒｒ程度の吸着力があった。この値は実際の半導体製造プロセスで被吸着体をガス冷却する場合に封入するガス圧力に比較して十分であり、十分実用に供することができる。
【００５６】
残留時間は静電チャックと被吸着体との間隔（隙間）のガス圧力が設定値からほとんどゼロになるまでの時間を残留時間として測定した。このとき予め被吸着体は電圧１．５ＫＶで１分間吸着後、電源を切り、静電チャックの端子間を短絡した。その結果、被吸着体がベアシリコンウェハであって残留時間がおおよそ１秒以内であったものは〔数１〕の不等式を満足していることが確認された。また被吸着体がその裏面に絶縁膜が形成されているシリコンウェハである場合で残留時間が１秒以内であったものは〔数２〕の不等式を満足していることが確認できた。また、比較のために評価したＳｉＣならびにポリイミド樹脂は吸着力は十分なものの残留時間が長く被吸着体の離脱特性が十分ではなかった。
【００５７】
尚、本実施例は、被吸着体としてシリコンウェハを用いたが導電性を有するものであれば何にでも適用できる。例えばガラス基板に薄膜電極が形成されているようなフラットパネルディスプレー用ガラス基板であっても同様に吸着できる。
【００５８】
凸部の直径を０．２５ｍｍから０．１ｍｍへ、凸部間距離を８ｍｍから１５ｍｍと変更しても吸着力は変化しなかった。このときの接触面積比率は約０．０２５％となる。また凸部の直径を０．５ｍｍ、凸部間を８ｍｍとした場合も同様に吸着力が大きかった。このときの接触面積比率は約０．３５％となる。凸部形状は円形以外でも良いがコーナーでの応力集中によるパーティクル発塵をより抑える観点から他の多角形形状より円のほうがよい。
【００５９】
本発明の好適な第２の実施の例を以下に示す。
図５は、本発明に係る静電チャックの表面（凸部の底面）に絶縁性膜で覆ったものである。このとき、被吸着体に流れ込む電流を抑制することができ、デバイスの損傷を防止することができる。絶縁性膜はポリイミド樹脂等のセラミック誘電体より体積抵抗率の高いものであれば良い。ポリイミド樹脂を３μｍコーティングしたときの電流値は約１／１０に抑えることができた。その結果電界強度が４×１０８Ｖ／ｍであっても吸着力は１００ｔｏｒｒ以上保たれた。
【００６０】
本発明の好適な第３の実施の例を以下に示す。
本発明に係る静電チャックの表面（凸部の底面）に導電性膜であるＴｉＣで１μｍ覆ったものである。このとき、電荷自体は導電性膜と被吸着体に相対し存在するため吸着することができる。また、導電性膜がないときと比較し誘電体に体積電荷の蓄積が生じにくく残留吸着力が発生しにくい。導電性膜の種類はＴｉＣに限らず金属単体や金属炭化物、金属ほう化物であってもよい。
【００６１】
本発明の好適な第４の実施の例を以下に示す。
本発明の実施例１〜３の静電チャックは基盤にボンディングされて使用される。その基盤には冷媒流路、ガス流路等設けられるのが一般である。また基盤自体が電極となる場合がありその場合は図６に示したように誘電体層のみが基盤にボンディングされる。ボンディングにはＩｎのような比較的融点の低い金属や、シリコーン樹脂、ポリイミド樹脂、エポキシ樹脂がよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の静電チャックの等価回路と模式図
【図２】本発明の代表の平面図
【図３】本発明の代表の平面拡大図
【図４】本発明の代表の断面図
【図５】実施例２の静電チャックの概略図
【図６】実施例４の静電チャックの概略図
【符号の説明】
【００６３】
１…凸部
２…凸部底面
３…ガス供給孔
４…リング状凸部（シールリング）
５…凹部（ガス拡散用溝）
６…電極
７…誘電層
８…被吸着体
９…外部電源
１０…間隔（隙間、凸部高さ）
１２…電気的接続手段
１６…基盤
１７…冷媒流路
１８…冷媒出入り口
１９…ガス流路
【特許請求の範囲】
【請求項１】
電極と該電極に対する電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され前記誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、誘電体を構成する材料の比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の〔数１〕を満足することを特徴とする静電チャック。
【数１】
【請求項２】
電極と該電極に対する電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され前記誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、誘電体を構成する材料の比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の〔数２〕を満足することを特徴とする静電チャック。
【数２】
【請求項３】
前記複数の凸部（凸部と同じ高さであるガスリークを防ぐ目的で設けられた閉じた領域であるシールリングを除く)上面の合計の面積と前記誘電体表面の面積との比率が０．００１％以上〜０．５％未満であることを特徴とする請求項１または２に記載の静電チャック。
【請求項４】
前記静電チャック表面で凸部以外の領域は絶縁性薄膜で覆われていることを特徴とする請求項１から３のいずれかに記載の静電チャック。
【請求項５】
前記静電チャック表面で凸部以外の領域は導電性膜で覆われていることを特徴とする請求項１から３のいずれかに記載の静電チャック。
【請求項６】
前記電極は、誘電層に直接ボンディングされた導電性基盤であることを特徴とする請求項１から５のいずれかに記載の静電チャック。
【請求項７】
請求項１から６のいずれかに記載された静電チャックを搭載する半導体またはフラットパネルディスプレー用製造装置。
【請求項８】
請求項１から６のいずれかに記載された静電チャックであって静電チャックに印加される電圧と凸部の高さから計算される電界が５×１０７〜４×１０８Ｖ／ｍで使用されることを特徴とする静電吸着方法。
【請求項１】
電極と該電極に対する電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され前記誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、誘電体を構成する材料の比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の〔数１〕を満足することを特徴とする静電チャック。
【数１】
【請求項２】
電極と該電極に対する電気的接続手段と、複数の凸部が形成され被吸着体を該凸部上面に載置する平滑な表面を有する誘電体とから構成され前記誘電体の厚みｄ（ｍ）、被吸着体を吸着する環境の温度における体積抵抗率ρ（Ωｍ）、誘電体を構成する材料の比誘電率εｒおよび凸部の高さｈ（ｍ）とした場合、これらは以下の〔数２〕を満足することを特徴とする静電チャック。
【数２】
【請求項３】
前記複数の凸部（凸部と同じ高さであるガスリークを防ぐ目的で設けられた閉じた領域であるシールリングを除く)上面の合計の面積と前記誘電体表面の面積との比率が０．００１％以上〜０．５％未満であることを特徴とする請求項１または２に記載の静電チャック。
【請求項４】
前記静電チャック表面で凸部以外の領域は絶縁性薄膜で覆われていることを特徴とする請求項１から３のいずれかに記載の静電チャック。
【請求項５】
前記静電チャック表面で凸部以外の領域は導電性膜で覆われていることを特徴とする請求項１から３のいずれかに記載の静電チャック。
【請求項６】
前記電極は、誘電層に直接ボンディングされた導電性基盤であることを特徴とする請求項１から５のいずれかに記載の静電チャック。
【請求項７】
請求項１から６のいずれかに記載された静電チャックを搭載する半導体またはフラットパネルディスプレー用製造装置。
【請求項８】
請求項１から６のいずれかに記載された静電チャックであって静電チャックに印加される電圧と凸部の高さから計算される電界が５×１０７〜４×１０８Ｖ／ｍで使用されることを特徴とする静電吸着方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−４９３５７（Ｐ２００６−４９３５７Ａ）
【公開日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願番号】特願２００４−２２４１０６（Ｐ２００４−２２４１０６）
【出願日】平成１６年７月３０日（２００４．７．３０）
【出願人】（００００１００８７）東陶機器株式会社 (3,889)
【Ｆターム（参考）】
【公開日】平成１８年２月１６日（２００６．２．１６）
【国際特許分類】
【出願日】平成１６年７月３０日（２００４．７．３０）
【出願人】（００００１００８７）東陶機器株式会社 (3,889)
【Ｆターム（参考）】
[ Back to top ]