駆動回路、表示装置、およびテレビジョンシステム
【課題】容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる、表示装置駆動用の集積回路を提供する。
【解決手段】本発明の液晶駆動用半導体集積回路10は、表示パネルに接続された出力端子と、出力端子に接続可能なDAC回路8を含む出力回路ブロックと、出力端子に接続可能なDAC回路28を含む予備出力回路ブロックとを備えた、表示パネルを駆動する液晶駆動用半導体集積回路であって、DAC回路8からの出力信号と、DAC回路28からの出力信号とを比較するオペアンプ1と、オペアンプ1の比較結果に基づき、DAC回路8が不良か否かを判定する判定回路3と、判定回路3の判定結果が不良である場合、出力端子に、DAC回路8の代わりにDAC回路28を接続させるスイッチ2cおよび2dとを備えている。
【解決手段】本発明の液晶駆動用半導体集積回路10は、表示パネルに接続された出力端子と、出力端子に接続可能なDAC回路8を含む出力回路ブロックと、出力端子に接続可能なDAC回路28を含む予備出力回路ブロックとを備えた、表示パネルを駆動する液晶駆動用半導体集積回路であって、DAC回路8からの出力信号と、DAC回路28からの出力信号とを比較するオペアンプ1と、オペアンプ1の比較結果に基づき、DAC回路8が不良か否かを判定する判定回路3と、判定回路3の判定結果が不良である場合、出力端子に、DAC回路8の代わりにDAC回路28を接続させるスイッチ2cおよび2dとを備えている。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、DAコンバータ出力回路における不具合の自己検出および自己修復を行う、表示パネルを駆動する駆動回路に関するものである。
【背景技術】
【0002】
近年、液晶パネル等の大型化および高精細化に伴い、液晶駆動用半導体集積回路においては、液晶駆動用出力端子の端子数増加や、出力端子からの出力する多値電圧の多階調化が進んでいる。例えば、現在主流の液晶駆動用半導体集積回路は、256階調の電圧を出力可能な約500個の出力端子数を備えるものがある。さらに、出力端子数を1000個以上備えた、液晶駆動用半導体集積回路の開発も、現在行われている。また、階調出力電圧は、液晶パネルの多色化に伴い、1024階調を出力可能な液晶駆動用半導体集積回路の開発も行われている。
【0003】
ここで、従来の液晶駆動用半導体集積回路の構成を、図27を参照して以下に説明する。図27は、従来の液晶駆動用半導体集積回路の構成を示すブロック図である。
【0004】
同図に示す液晶駆動用半導体集積回路101は、n本の液晶駆動用信号出力端子から、それぞれm階調の出力電圧を出力できる。まず、液晶駆動用半導体集積回路101の構成について説明する。液晶駆動用半導体集積回路101は、外部にクロック入力端子102、複数の信号入力端子を備えた階調データ入力端子103、LOAD信号入力端子104、および、基準電源端子であるV0端子105、V1端子106、V2端子107、V3端子108、V4端子109を備えている。さらに、液晶駆動用半導体集積回路101は、n個の液晶駆動用信号出力端子111−1〜111−n(以下、液晶駆動用信号出力端子を信号出力端子と称する。さらに、液晶駆動用信号出力端子111−1〜111−nを総称する場合は、信号出力端子111と称する)を備えている。また、液晶駆動用半導体集積回路101は、基準電源補正回路121、ポインタ用シフトレジスタ回路123、ラッチ回路部124、ホールド回路125、D/Aコンバータ(Digital Analog Converter:以下、DACと称する。)回路126、および出力バッファ127を備えている。また、ポインタ用シフトレジスタ回路123は、n段のシフトレジスタ回路123−1〜123−nにより構成される。さらに、ラッチ回路部124は、n個のラッチ回路124−1〜124−nにより構成され、およびホールド回路125は、n個のホールド回路125−1〜125−nにより構成される。また、DAC回路126は、n個のDAC回路126−1〜126−nにより構成される。加えて、出力バッファ127はn個の出力バッファ127−1から127−nにより構成され、各出力バッファは、オペアンプにより構成される。
【0005】
次に、液晶駆動用半導体集積回路101の動作について説明する。ポインタ用シフトレジスタ回路123は、クロック入力端子102より入力したクロック入力信号に基づき、1個目のラッチ回路124−1からn個目のラッチ回路124−nまで順次選択する。ポインタ用シフトレジスタ回路123により選択されたラッチ回路124は、階調データ入力端子103からの階調出力データを格納する。なお、階調出力データは、ラッチ回路124ごとに対応する、言い換えれば、信号出力端子111ごとに対応する、上記クロック入力信号に同期したデータである。したがって、各ラッチ回路124−1〜124−nは、信号出力端子111ごとに対応する、それぞれ異なる値の階調出力データを格納できる。ラッチ回路124−1〜124−nに格納された階調出力データは、データLOAD信号により、それぞれ対応するn個のホールド回路125−1〜125−nへ転送する。さらに、ホールド回路125−1〜125−nは、ラッチ回路124−1〜124−nより入力した階調出力データを、デジタルデータとしてDAC回路126−1〜126−nに出力する。
【0006】
ここで、DAC回路126−1〜126−nは、ホールド回路125からの階調出力データに基づき、m種類の階調電圧における、1つの電圧値を選択し、出力バッファ127−1〜127−nに出力する。なおDAC回路126は、基準電源端子V0端子105〜V4端子109より入力する電圧によって、m種類の階調電圧を出力することが可能である。次に、出力バッファ127は、DAC回路126からの階調電圧をバッファし、信号出力端子111−1〜111−nに、液晶パネル駆動用信号として出力する。
【0007】
以上のように、シフトレジスタ回路123、ラッチ回路124、ホールド回路125、DAC回路126、および出力バッファ127は、液晶駆動用信号出力端子111と同じ個数必要なり、液晶駆動用信号出力端子111が1000端子であれば、上記の各回路124〜127も、それぞれ1000個必要となる。
【0008】
上述したように、近年、液晶パネル等の表示装置が大型化・高精細化が進んでおり、フルスペックの高精細テレビ(HDTV:High Definition Television)においては、データライン数は1920本となる。よって、表示駆動用半導体集積回路は、データラインごとに、R・G・Bの階調電圧の信号を与える必要があり、結果、表示駆動用半導体集積回路は、1920本×3(R・G・B)=5760本の出力数、言い換えれば、5760個の液晶駆動用信号出力端子を備える必要がある。ここで、1つの表示駆動用半導体集積回路の出力数を720本とした場合、表示駆動用半導体集積回路は8個必要となる。
【0009】
一般的に、表示駆動用半導体集積回路はウエハ段階においてテストされ、パッケージ後出荷テストされ、液晶パネルへ搭載後に表示テストが行われる。さらに、バーンインやストレステストのスクリーニングテストにより、初期不良が起こる可能性のある半導体集積回路は取り除かれる。したがって、表示不良が起こる、表示駆動用半導体集積回路を搭載した表示装置が、市場へ出荷されることはない。しかしながら、出荷前のテストやスクリーニングテストの際には、不良と判断されなかった、極微小の欠陥や異物の付着混入により、表示装置を使用している間に表示不良が稀に発生する。例えば、表示駆動用半導体集積回路の1つのデータラインにおける、出荷後の表示不良が発生する割合が0.01ppm(1億分の1)であったとしても、データライン数が5760本となるフルスペックのHDTVにおいては、表示不良の発生割合は、57.6ppm(100万分の57.6)となる。つまり、約17361台に1台が、表示不良を発生することになり、より大型化・高精細化になるほど、表示不良の発生割合は高くなる。
【0010】
このような、表示不良が発生した場合、迅速に表示装置を回収し、表示駆動用半導体集積回路のリペアを行う必要があるが、回収修理に大きなコストを要するのはもちろんのこと、商品イメージが低下することになる。
【0011】
ここで、従来技術においては、表示駆動用半導体集積回路に、欠陥となる回路に備える予備の回路を設け、欠陥のある回路を予備の回路に切り替えることにより、表示駆動用半導体集積回路の不具合を回避することが開示されている。
【0012】
具体的には、特許文献1において、表示駆動用半導体集積回路が、シフトレジスタの各段に予備の並列回路を備え、シフトレジスタの自己検査を行い、この検査結果をもとに、並列回路の欠陥のない一方を選択することによって、欠陥のシフトレジスタが引き起こす表示不良を回避する手法が開示されている。さらに、特許文献2においては、DAC回路の入力と出力にセレクターを設け、欠陥のあるDAC回路の位置が記憶されたRAMの情報をもとに、セレクターを切り替え、欠陥のないDAC回路を選択して使用する方法が開示されている。
【特許文献1】特開平6−208346号公報(1994年7月26日公開)
【特許文献2】特開平8−278771号公報(1996年10月22日公開)
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、特許文献1は、シフトレジスタに並列した予備回路を設け、シフトレジスタの欠陥を検出する方法、および、欠陥のあるシフトレジスタを予備のシフトレジスタに切り替える自己修復方法について開示しているが、その他のDAC回路等の出力回路における、欠陥を検出する方法や自己修復方法については開示していない。
【0014】
また、特許文献2は、欠陥のあるDAC回路を検出する方法について、全く開示していない。
【0015】
本発明は、表示装置へ駆動回路を実装した後でも、容易に出力回路や出力回路周辺の出力ブロックの欠陥を検出する具体的な手段を備え、出力回路や出力回路ブロックに欠陥があった場合に自己修復できる、表示パネルを駆動する駆動回路を提供することにある。
【課題を解決するための手段】
【0016】
本発明に係る駆動回路は、上記の課題を解決するために、
表示パネルに接続された出力端子と、上記出力端子に接続可能な出力回路を含む出力回路ブロックと、上記出力端子に接続可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備えたことを特徴としている。
【0017】
まず、本発明の駆動回路は、表示パネルの駆動するためのものである。したがって、この駆動回路の基本的動作は、表示パネルに接続された出力端子に、表示パネルを駆動するための階調電圧を出力することである。
【0018】
上記の構成によれば、比較手段において、出力端子に接続された出力ブロックに含まれる出力回路からの出力信号と、出力端子に未接続の予備出力ブロックに含まれる予備出力回路からの出力信号と比較する。ここで、比較手段は、2つの出力信号、言い換えれば、2つの階調電圧を比較することにより、出力回路に欠陥があった場合と、欠陥がなかった場合とにおいて、異なる値の信号を出力する。
【0019】
具体的に述べると、例えば、出力回路に階調mの入力信号を入力し、予備出力回路に階調m+1の入力信号を入力する。なお、階調mの階調電圧は、階調m+1の階調電圧よりも低い電圧である。ここで、出力回路が正常であれば、比較手段は、予備出力回路より入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路に欠陥があり、階調mの信号を入力しても、出力回路は高い階調電圧しか出力できない場合、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。
【0020】
このように、本発明の駆動回路は、比較手段において、出力回路および予備出力回路より出力される階調電圧を比較することにより、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。
【0021】
次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、出力回路に階調mの入力信号を入力し、予備出力回路に階調m+1の入力信号を入力した場合に、出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、出力回路は不良であると判定する。一方、予備出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。
【0022】
さらに、本発明の駆動回路は、判定手段における判定結果が不良であった場合に、出力端子に、出力回路の代わりに予備出力回路を接続させる接続切替手段備えている。したがって、駆動回路は、判定手段によって、出力回路に欠陥があると判定された場合、接続切替手段によって、欠陥のある出力回路と出力端子との接続を遮断し、予備出力回路と出力端子とを接続できる。
【0023】
以上のように、本発明の駆動回路は、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できるという効果を奏する。
【0024】
また、本発明に係る駆動回路は、さらに、
上記比較手段は、オペアンプであることが好ましい。
【0025】
一般的に、表示パネルを駆動する出力回路からの出力信号は、バッファリングされて出力端子に出力される。ここで、オペアンプは、自身の出力を、自身の負極性入力端子に負帰還させることにより、ボルテージフォロワ回路となり、バッファ回路としての機能を有することになる。
【0026】
したがって、上記のように、比較手段をオペアンプとすることにより、オペアンプが、出力回路からの出力信号をバッファリングするバッファ回路の役割を備えることになる。よって、本発明の駆動回路は、出力回路からの出力信号をバッファリングするためのバッファ回路を新たに備える必要がなく、コストを低減する効果を奏する。
【0027】
また、本発明に係る駆動回路は、さらに、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることが好ましい。
【0028】
実際に使用する回路を使用することにより、上記出力回路および出力バッファに欠陥があった場合に自己修復できるという効果を奏する。
【0029】
また、本発明に係る駆動回路は、さらに、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファと、出力回路の入力に与える信号を記憶する回路を含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることが好ましい。
【0030】
実際に使用する回路を使用することにより、上記出力回路ブロックに欠陥があった場合に自己修復できるという効果を奏する。
【0031】
また、本発明に係る駆動回路は、さらに、
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、上記制御手段は、上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することが好ましい。
【0032】
上記の構成を備えたことにより、出力回路に欠陥があった場合における、比較手段からの比較結果が、複数パターン存在したとしても、各パターンに対応して、判定回路が的確に出力回路の不良を検出できる。
【0033】
具体的に説明すると、すでに述べたように、出力回路が高い電圧しか出力できない欠陥があった場合に、出力回路が階調mの入力信号を入力し、予備出力回路が階調m+1の入力信号を入力することにより、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路の欠陥が低い電圧しか出力できない場合に、出力回路が階調m+1の入力信号を入力し、予備出力回路に階調mの入力信号を入力することにより、比較手段は、予備出力回路からの階調電圧の方が高いことを示す信号を出力する。
【0034】
このように、出力回路に欠陥があるという同じ状況であっても、出力回路の欠陥の種類およびその動作確認方法によって、比較手段からの比較結果は、異なるパターンを示すことになる。ここで、制御手段は、出力回路および予備出力回路への入力信号に対応する、比較手段からの比較結果の期待値を、判定手段に出力している。さらに判定手段は、比較結果と期待値と異なる場合に、上記出力回路を不良と判定する。
【0035】
以上のように、制御手段が、入力信号ごとに対応する期待値を判定手段に出力し、判定手段が期待値を用いて出力回路の良または不良を判定することにより、出力回路に欠陥があることを示す比較結果が、複数パターン存在したとしても、各パターンに対応して、出力回路の良または不良を判定できる。
【0036】
また、本発明に係る表示パネル駆動用の集積回路は、さらに、
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることが好ましい。
【0037】
上記の構成のように、判定結果を示すフラグを格納するフラグ格納手段を備えたことにより、不良と判定された出力回路と、予備出力回路との切り替えを電気的に行うことができると共に、判定動作終了後も切換え後の状態を維持できる。
【0038】
また、本発明に係る駆動回路は、さらに、上記表示パネルが表示する画像に影響を与えない期間に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することが好ましい。
【0039】
上記の構成を備えることにより、上記表示パネルが表示する画像に影響を与えることなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0040】
また、本発明に係る駆動回路は、さらに、
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、上記駆動回路判定手段の判定結果が不良である場合に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0041】
まず、駆動回路のどこかに、動作不良が発生した場合、駆動回路が消費する電源電流値は大きくなる。具体的には、駆動回路が備える出力回路に不具合が発生した場合も、駆動回路が消費する電源電流値は大きくなる。
【0042】
そこで、上記構成を備えたことにより、検出手段が検出した電源電流値と、記憶手段が記憶する駆動回路の正常動作時の電源電流値とを、電流値比較手段が比較し、電流値比較手段の比較結果から、集積回路が不良か否かを、集積回路判定手段が判定できる。結果、集積回路は、自身の内部に動作不良が発生しているかどうかを判定できる。
【0043】
ここで、出力回路の不具合は、比較手段および判定手段によって検出されるが、この比較手段および判定手段による処理は、検出手段および電流値比較手段による電源電流値から駆動回路の動作不良を検出する時間に比べ、多くの時間を要する。
【0044】
したがって、駆動回路は、検出手段および電流値比較手段によって、電源電流値から自身に動作不良が発生しているかどうかを判定し、動作不良が発生していると判定した場合に、比較手段・判定手段・接続切替手段が不具合の出力回路を検出し、不具体の出力回路を予備の出力回路に切替える処理を行えば、無駄な比較手段による処理を行う必要がなくなる。結果、駆動回路は、効率よく、自身の動作不良を検出し自己修復できる。
【0045】
また、本発明に係る駆動回路は、さらに、
上記表示パネルの電源投入直後に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0046】
上記の構成を備えることにより、出力回路の不具合が、集積回路の動作中に発生した場合においても、電源を再投入することにより、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0047】
また、本発明に係る駆動回路は、さらに、
上記表示パネルの垂直帰線期間に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0048】
上記の構成を備えることにより、表示パネルが画像を表示中であったとしても、表示パネルが表示する画像に影響を及ぼすことなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0049】
また、本発明に係る駆動回路は、さらに、
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0050】
上記の構成を備えることにより、より、表示パネルが表示する画像に影響を及ぼすことなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0051】
なお、本発明に係るの駆動回路は、以下の構成であってもよい。
【0052】
すなわち、本発明に係る駆動回路は、表示パネルを駆動する駆動回路であって、不良になった当該駆動回路を自己修復する自己修復手段を備えている構成であってもよい。
【0053】
また、本発明に係る駆動回路は、さらに、上記表示パネルを駆動するための出力信号を出力する出力回路を備え、上記自己修復手段は、上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することが好ましい。
【0054】
また、本発明に係る駆動回路は、さらに、上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、上記自己修復手段は、上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることが好ましい。
【0055】
また、本発明に係る駆動回路では、さらに、上記判定手段は、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。
【0056】
また、本発明に係る表示装置は、上記いずれかに記載の駆動回路を備えている構成であってもよい。
【0057】
また、本発明に係る表示装置は、表示パネルと、上記表示パネルを駆動するための出力信号を出力する出力回路を含む駆動回路と、を備えた表示装置であって、上記駆動回路は、上記出力回路が不良か否かを判定する判定手段と、上記表示パネルに上記出力信号を出力可能な予備出力回路とを備え、上記表示パネルは、上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えている構成であってもよい。
【0058】
また、本発明に係る表示装置は、表示パネルと、上記表示パネルを駆動するための出力信号を出力する出力回路と、上記表示パネルに上記出力信号を出力可能な予備出力回路と、上記出力回路が不良か否かを判定する判定手段と、上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、を備えている構成であってもよい。
【0059】
さらに、本発明に係るテレビジョンシステムは、上記いずれかに記載の表示装置を備えている構成であってもよい。
【発明の効果】
【0060】
本発明の表示パネル駆動用の集積回路は、以上のように、出力回路からの出力信号と予備出力回路からの出力信号とを比較する比較手段と、比較手段の比較結果に基づき出力回路が不良か否かを判定する判定手段と、判定手段の判定結果が不良である場合、上記出力端子に、出力回路の代わりに予備出力回路を接続させる接続切替手段とを備えている。したがって、表示パネルへ駆動回路を実装した後でも、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。
【発明を実施するための最良の形態】
【0061】
以下、本発明に係る実施の形態を図面に基づいて説明する。
【0062】
〔実施形態1〕
本発明の第1の実施形態について、図1〜図10を参照して以下に説明する。
【0063】
(表示装置90の構成)
まず、図2を参照して、本発明の表示装置90の概略構成を説明する。図2は、表示装置90の概略構成を示すブロック図である。
【0064】
図2に示すように、表示装置90は、表示パネル80と、外部より入力される階調データに基づき表示パネル80を駆動する表示駆動用半導体集積回路(以下、集積回路とする)10とを備えている。また、集積回路10(駆動回路)は、切替回路60(自己修復手段、切替手段)、切替回路61(自己修復手段、切替手段)、出力回路ブロック30(出力回路)、予備出力回路ブロック40(予備出力回路)、および比較判定回路50(比較手段、判定手段、自己修復手段)を備えている。また、表示パネル80は、集積回路10からの階調電圧が印加される画素70を備えている。
【0065】
(表示装置90の基本動作)
次に、表示装置90における基本動作を説明する。まず、表示装置90は、基本動作として、2つの基本動作を有している。具体的には、表示装置90は、外部より入力された階調データを、集積回路10が階調電圧(出力信号)に変換し、表示パネル80が、この階調電圧に基づいて映像を表示する通常動作と、集積回路10が、出力回路ブロック30が不良か否かを検出し、出力回路30に不良があった場合に、集積回路10が自身を自己修復する自己検出修復動作との、2つの基本動作を有している。
【0066】
以下に、集積回路10が行う、自己検出修復動作の概略について説明する。まず、自己検出修復動作を行う場合、出力回路ブロック30と予備出力回路ブロック40とに、外部より切替回路61を介して動作確認用の階調データが入力される。
【0067】
出力回路ブロック30および予備出力回路ブロック40の各々は、入力された階調データを階調電圧に変換し、比較判定回路に出力する。比較判定回路50は、出力回路ブロックからの階調電圧と、予備出力回路ブロックからの階調電圧とを比較し、この比較結果に基づき、出力回路ブロックが不良か否かを判定する。
【0068】
さらに、比較判定回路50は、出力回路ブロックが不良か否かを示す判定結果を、切替回路61および切替回路60に出力する。切替回路61は、比較判定回路50からの判定結果に基づいて、外部からの階調データの出力先を切り替える。一方、切替回路60は、出力回路ブロック30および予備出力回路ブロック40の各々より階調電圧が入力され、比較判定回路からの判定結果に基づいて、入力された階調電圧の中から、表示パネル80に出力する階調電圧を選択する。
【0069】
より具体的に説明すると、切替回路61は、出力回路ブロック30が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック30に出力される階調データと同じ階調データを、予備出力回路ブロック40にも入力する。一方、切替回路60は、出力回路ブロック30が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック30からの階調電圧の代わりに、予備出力回路40からの階調電圧を、表示パネル80に出力する。これにより、集積回路10は、出力回路ブロック30が不良になったとしても、代わりに予備出力回路ブロックを用いて、正常な階調電圧を表示パネル80に出力することが可能となる。
【0070】
以上のように、本実施形態の集積回路10は、比較判定回路50、切替回路60および切替回路61を備えることによって、自身の不具合を検出し、さらに、自身の不具合を自己修復することが可能となる。言い換えれば、集積回路10は、自身の不具合を検出し、さらに、自身の不具合を自己修復する自己修復回路(自己修復手段)を備えることになる。
【0071】
(集積回路10の構成)
次に、図1を参照して、本発明の集積回路10の構成について説明する。図1は、集積回路10(駆動回路)の構成を示す説明図である。
【0072】
同図に示すように、集積回路10は、階調データ入力端子(図示しない)より、データバスを介して、n個の液晶駆動用信号出力端子OUT1〜OUTn(以下、出力端子OUT1〜OUTnとする)のそれぞれに対応する階調データを入力するn個のサンプリング回路6−1〜6−n(以下、総称する場合は、サンプリング回路6とする)と、n個のホールド回路7−1〜7−n(以下、総称する場合は、ホールド回路7とする)と、階調データを階調電圧信号に変換するn個のDAC回路8−1〜8−n(以下、総称する場合は、DAC回路8とする)と、DAC回路8からの階調電圧信号に対するバッファ回路の役割を有するn個のオペアンプ1−1〜1−n(以下、総称する場合は、オペアンプ1とする)と、n個の判定回路3−1〜3−n(以下、総称する場合は、判定回路3とする)と、n個の判定フラグ4−1〜4−n(以下、総称する場合は、判定フラグ4とする)と、n個のプルアップ・プルダウン回路5−1〜5−n(以下、総称する場合は、プルアップ・プルダウン回路5とする)を備えている。
【0073】
さらに、同図に示すように、集積回路10は、test信号によってON,OFFが切り替わる複数のスイッチ2aと、testB信号によってON,OFFが切り替わる複数のスイッチ2bと、判定フラグ4からの出力信号である、Flag1〜FlagnによってON,OFFが切り替わる複数のスイッチ2c(接続切替手段)および2d(接続切替手段)と、を備えている。なお、スイッチ2a、2b、2dは、「H」の信号を入力した場合にONとなり、「L」の信号を入力した場合にOFFとなる。一方、スイッチ2cは、「H」の信号を入力した場合にOFFとなり、「H」の信号を入力した場合にONとなる。
【0074】
また、集積回路10は、予備のサンプリング回路26と、予備のホールド回路27と、予備のDAC回路28(予備出力回路)と、予備のオペアンプ21を、各1回路づつ備えている。
【0075】
なお、図1において、サンプリング回路6、ホールド回路7、およびDAC回路8が、図2に示した出力回路ブロック30に相当し、サンプリング回路26、ホールド回路27、およびDAC回路28が、図2に示した予備回路ブロック40に相当し、オペアンプ1、判定回路3、および判定フラグ4が、図2に示した比較判定回路50に相当し、出力端子OUT1〜OUTnに接続するスイッチ2dおよびスイッチ2cが、図2に示した切替回路60に相当し、サンプリング回路6に接続するスイッチ2dが、図2に示した切替回路61に相当する。なお、図1に示す集積回路10は、出力端子OUT1〜OUTnを介して、図2に示す表示パネル80と接続しており、図1においては、表示パネル80の図示を省略している。
【0076】
(集積回路10の通常動作)
次に、集積回路10における、表示パネル80(図2を参照)に階調電圧を出力する、通常の動作を、図1を参照して以下に説明する。
【0077】
まず、通常動作の場合は、test信号は「L」であり、testB信号は「H」となる。test信号が「L」のときスイッチ2aはOFFとなり、スイッチ2bはONとなる。これにより、図示しないポインター用シフトレジスタからの信号である、STR1〜STRn信号(以下、総称する場合は、STR信号とする)を、対応する各サンプリング回路6が入力する。サンプリング回路6は、入力したSTR信号に基づき、階調データ入力端子より、データバスを介して自身に対応する階調データを取得する。ホールド回路7は、サンプリング回路6が取得した階調データを、データLOAD信号に基づき、サンプリング回路6より入力する。次に、DAC回路8(出力回路)は、ホールド回路7より階調データを入力する。DAC回路8は、入力した階調データを階調電圧信号に変換し、オペアンプ1(比較手段)の正極性入力端子に出力する。ここでオペアンプ1の出力は、スイッチ2bがONしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ1は、ボルテージフォロワとして動作する。よって、オペアンプ1は、DAC回路8からの階調電圧に対して、バッファ回路の役割を有することになり、自身の正極性入力端子に入力した階調電圧信号を、対応する出力端子OUT1〜OUTnに出力する。なお、ここでは、スイッチ2cがON、スイッチ2dがOFFとなっているものとする。スイッチ2cおよび2dの動作については、後述とする。上述した、出力端子ごとに直列に接続された、サンプリング回路6と、ホールド回路7と、DAC回路8と、オペアンプ1とを含むブロックを、出力回路ブロックとすると、この出力回路ブロックは、階調データ入力端子より入力した階調データを、表示パネル80を駆動するための階調電圧に変換し、変換した階調電圧を出力端子を介して表示パネル80に出力することを目的としている。
【0078】
(動作確認テストへの切り替え)
次に、DAC回路8の動作確認を行う動作確認テストへの切り替えは、test信号を「H」とし、testB信号を「L」とする。まず、スイッチ2aがONとなることにより、予備のサンプリング回路26には、動作確認テスト用のSTR信号である、TSTR1信号が入力され、サンプリング回路6には、動作確認テスト用のSTR信号である、TSTR2信号が入力される。さらに、オペアンプ1の負極性入力端子には、予備のDAC回路28からの階調電圧が入力される。また、スイッチ2bがOFFになったことにより、オペアンプ1の出力は、自身の負極性入力端子への負帰還が遮断される。その結果、オペアンプ1は、自身の正極性入力端子に直列に接続されたDAC回路8からの出力電圧と、予備のDAC回路28からの出力電圧とを比較するコンパレータとなる。
【0079】
なお、test信号およびtestB信号は、動作確認テストの切り替え、および動作確認テストの動作をコントロールする、制御回路(図示しない)より出力される。また、この制御回路(制御手段)は、動作確認テストにおける、データバスを介して入力される階調データ、および、データLOAD信号を制御する回路でもある。さらに、この制御回路は、通常動作中の階調データ、データLOAD信号、シフトクロック用入力信号を制御する制御回路と同一であってもよいし、異なる制御回路であってもよい。
【0080】
(実施形態1の動作確認テスト1)
次に、動作確認テストの1つ目の手順を、図3を参照して以下に説明する。図3は、第1の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【0081】
同図に示すステップS21(以下、S21と略称する)において、test信号を「H」とし、testB信号を「L」とする。すでに上述したように、S21により、オペアンプ1はコンパレータの役割を有することとなる。
【0082】
次に、S22において、図示しない制御回路が備えるカウンタmを0に初期化する。さらに、制御回路は、カウンタmの値に対応する階調mの階調データを、ここでは、階調0の階調データを、TSTR1信号をアクティブにし、データバスを介して予備のサンプリング回路26に格納する。さらに、制御回路は、カウンタmの値に1を加算した、階調m+1の階調データを、ここでは、階調1の階調データを、TSTR2信号をアクティブにし、データバスを介して、サンプリング回路6に格納する。次に、予備のホールド回路27は、データLOAD信号に基づいて、サンプリング回路26より、階調0の階調データを取得する。さらに、DAC回路28は、ホールド回路27より階調データを入力し、階調0の階調電圧を、オペアンプ1の負極性入力端子に出力する(S23)。一方、ホールド回路7は、データLOAD信号に基づいて、サンプリング回路6より、階調1の階調データを取得する。さらに、DAC回路8は、ホールド回路7より階調データを入力する。各DAC回路8は、自身に直列に接続された、各オペアンプ1の正極性入力端子に、階調1の階調電圧を出力する(S23)。なお、本発明の集積回路10は、n階調の階調電圧を出力するものであり、階調0の階調電圧が一番低い電圧値であり、階調nの階調電圧が一番高い電圧値であるものとする。
【0083】
次に、オペアンプ1は、正極性入力端子に入力したDAC回路8からの階調電圧と、負極性入力端子に入力したDAC回路28からの階調電圧とを比較する(S24)。具体的には、オペアンプ1は、自身の正極性入力端子に階調1の階調電圧を入力し、自身の負極性入力端子に階調0の階調電圧を入力する。ここで、DAC回路8が正常であれば、階調1の階調電圧が階調0の階調電圧よりも高いため、オペアンプ1は、「H」レベルの信号を出力する。ここで、オペアンプの出力が「L」レベルの信号であった場合、DAC回路8は不良であることになる。
【0084】
次に、判定回路3(判定手段)は、オペアンプ1からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。なお、判定回路3が記憶する期待値は、制御回路より与えられたものである。この動作確認テスト1においては、判定回路3は期待値を「H」レベルとして記憶している。
【0085】
ここで、判定回路3は、オペアンプ1より入力した信号が、自身が記憶する期待値と同じ、「H」レベルであれば、DAC回路8が正常であると判定する。一方、判定回路3は、オペアンプ1より入力した信号が「L」レベルであれば、DAC回路8が不良であると判定し、判定フラグ4に「H」フラグを出力する。判定フラグ4は、判定回路3より「H」フラグを入力した場合、入力した「H」フラグを自身の内部メモリに記憶する。(S25)
なお、判定回路3は、オペアンプ1からの出力信号を入力し、入力した信号が「H」レベルであれば、判定フラグ4に「L」フラグを出力し、入力した信号が「L」レベルであれば、判定フラグ4に「H」フラグを出力する構成としてもよい。この場合、判定フラグ4は、判定回路3より一度でも「H」フラグを入力した場合、その後、判定回路3より「L」フラグを入力しても、判定フラグ4は「H」フラグを保持しつづける。
【0086】
また、不良であると判断され、判定フラグ4が「H」になった場合以後の判定動作を行わない構成にしても良い。
【0087】
次に、カウンタmの値が、n−1であるかを判定する(S26)。カウンタmの値がn−1以下の場合は、カウンタmの値を1つ増やし、S23〜S25のステップを、mの値がn−1となるまで、繰り返し行う。なお、このnとは、集積回路10が出力できる階調数である。
【0088】
(実施形態1の動作確認テスト2)
次に、動作確認テストの2つ目の手順を、図4を参照して以下に説明する。図4は、第1の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【0089】
まず、動作確認テスト1においては、常にオペアンプ1の正極性入力端子に入力される階調電圧が、負極性入力端子に入力される階調電圧より高いため、DAC回路28に、低い電圧しか出力しないような不具合がある場合や、DAC回路8に高い電圧しか出力しないような不具合がある場合には、判定回路3は、正常を示す「L」フラグを出力してしまう。
【0090】
したがって、動作確認テスト2においては、オペアンプ1の正極性入力端子に、負極性入力端子より低い階調電圧を入力して動作確認を行う。
【0091】
まず、動作確認テスト1が終了した後、カウンタmの値を0に初期化する(S31)。次に、制御回路は、カウンタmの値に1を加算した、階調m+1の階調データを、ここでは、階調1の階調データを、TSTR1信号をアクティブにし、データバスを介して予備のサンプリング回路26に格納する。次に、制御回路は、カウンタmに対応する、階調mの階調データを、ここでは、階調0の階調データを、TSTR2信号をアクティブにし、データバスを介して、サンプリング回路6に格納する。
【0092】
ここで、動作確認テスト1のS23と同様に、DAC回路28は、サンプリング回路26が格納した階調データを、ホールド回路27を介して入力する。さらに、DAC回路28は、入力した階調データに対応する、階調m+1の階調電圧を、ここでは、階調1の階調電圧を、オペアンプ1の負極性入力端子に出力する。一方、DAC回路8は、サンプリング回路6が格納した階調データを、ホールド回路7を介して入力する。さらに、各DAC回路8は、入力した階調データに対応する、階調mの階調電圧を、ここでは、階調0の階調電圧を、自身に直列に接続された、各オペアンプ1の正極性入力端子に出力する(S32)。
【0093】
次に、オペアンプ1は、正極性入力端子に入力したDAC回路8からの階調0の階調電圧と、負極性入力端子に入力したDAC回路28からの階調1の階調電圧とを比較する(S33)。ここで、DAC回路8が正常であれば、階調1の階調電圧が階調0の階調電圧よりも高いため、オペアンプ1は、「L」フラグの信号を出力する。ここで、オペアンプの出力が「H」レベルの信号であった場合、DAC回路8は不良であることになる。
【0094】
次に、判定回路3は、オペアンプ1からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。この動作確認テスト1においては、判定回路3は期待値を「L」レベルとして記憶している。ここで、判定回路3は、オペアンプ1より入力した信号が、自身が記憶する期待値と同じ、「L」レベルであれば、DAC回路8が正常であると判定する。一方、判定回路3は、オペアンプ1より入力した信号が「H」であれば、DAC回路8が不良であると判定し、判定フラグ4に「H」フラグを出力する。判定フラグ4は、判定回路3より「H」フラグを入力した場合、入力した「H」フラグを自身の内部メモリに記憶する(S34)。以上の、S33〜S34のステップを、mの値がn−1となるまで繰り返し行う(S35、S36)。
【0095】
(実施形態1の動作確認テスト3)
次に、動作確認テストの3つ目の手順を、図5を参照して以下に説明する。図5は、第1の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【0096】
DAC回路8において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ1に入力された階調電圧を、オペアンプ1が保持し続け、動作確認テスト1および2において、不具合を検出できない場合がある。ここで、動作確認テスト3においては、オペアンプ1の正極性入力端子にプルダウン回路を接続する。これにより、DAC回路8の出力がオープンとなる場合、オペアンプ1の正極性入力端子に、低い電圧を入力することになる。結果、DAC回路8の出力がオープンとなる場合、言い換えれば、DAC回路8より出力がない場合において、実行済の確認テストによる、オペアンプ1の入力された階調電圧を、オペアンプ1が保持し続けることを防ぐことができる。
【0097】
動作確認テスト3の具体的な手順は、図5に示すように、まず、カウンタmを0に初期化する(S41)。次に、プルアップ・プルダウン回路5は、オペアンプ1の正極性入力端子をプルダウンする(S42)。ここからのS43〜S47のステップは、既に上述した動作確認テスト1の、S23〜S27のステップと同様であるため、ここではその説明を省略する。
【0098】
以上のように、オペアンプ1の正極性入力端子をプルダウンし、動作確認テスト1の手順を行うことにより、DAC回路8の出力がオープンとなった場合、オペアンプ1は、「L」レベルの信号を出力することになる。結果、判定回路3は、入力した「L」レベルの信号より、DAC回路8に不具合があると判定し、判定フラグ4が「H」フラグを記憶することになる。
【0099】
(実施形態1の動作確認テスト4)
次に、動作確認テストの4つ目の手順を、図6を参照して以下に説明する。図6は、第1の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【0100】
ここで、動作確認テスト4は、動作確認テスト3と同様に、DAC回路8の出力がオープンとなる不具合に対応するためのものである。同図に示すように、まず、カウンタmを0に初期化する(S51)。次に、プルアップ・プルダウン回路5は、オペアンプ1の正極性入力端子をプルアップする(S52)。ここからのS53〜S57のステップは、既に上述した動作確認テスト2の、S32〜S36のステップと同様であるため、ここではその説明を省略する。
【0101】
以上のように、オペアンプ1の正極性入力端子をプルアップし、動作確認テスト2の手順を行うことにより、DAC回路8の出力がオープンとなった場合、オペアンプ1は、「H」レベルの信号を出力することになる。結果、判定回路3は、入力した「H」レベルの信号より、DAC回路8に不具合があると判定し、判定フラグ4が「H」を記憶することになる。
【0102】
(実施形態1の動作確認テスト5)
次に、動作確認テストの5つ目の手順を、図7を参照して以下に説明する。図7は、第1の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【0103】
DAC回路8においては、自身における隣接する2つ階調がショートするという不具合が発生する場合がある。このように、隣接する2つ階調がショートした場合、DAC回路8は、ショートした2つの階調の中間電圧を出力することになる。この不具合の場合、DAC回路8が出力する階調電圧は、正常な場合と比べて、1階調以上の電圧のずれとならない。したがって、動作確認テスト1〜4において、この不具合を検出することはできない。ここで、動作確認テスト5においては、このようなDAC回路8における、隣接する2つの階調がショートした不具合を検出することが目的である。
【0104】
同図に示すように、まず、カウンタmを0に初期化する(S61)。次に、TSTR1およびTSTR2をアクティブにし、さらに、データバスを介して、階調mの階調データを、ここでは、階調0の階調データを、サンプリング回路26およびサンプリング回路6が入力する。次に、DAC回路28および8は、ホールド回路27および7を介して、サンプリング回路26および6より、階調0の階調データを取得する。さらにDAC回路28および8は、オペアンプ1の正極性入力端子および負極性入力端子に、階調0の階調電圧を出力する(S62)。
【0105】
次に、図示しないスイッチにより、オペアンプ1の正極性入力端子と、負極性入力端子とをショートする。なお、動作確認テスト1および2において、DAC回路8に不具合がないと判定されている場合は、正極性入力端子と負極性入力端子に入力される階調電圧の差は、1階調以上の電圧差にならない。したがって、正極性入力端子と負極性入力端子とをショートすることによって、大きな電流が流れるという問題はない。
【0106】
ここで、オペアンプ1の正極性入力端子と負極性入力端子とをショートしたことにより、オペアンプ1の2つの入力端子は、同じ階調電圧を入力することになる。ここで、本来オペアンプ1は、入出力のオフセット電圧を有しているため、自身の2つの入力端子に同じ階調電圧を入力したとしても、オペアンプ1の出力は、「H」または「L」のどちらかを出力することになる。この、オペアンプ1の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプ1の出力のレベルを、判定回路3は、期待値として記憶する(S63)。
【0107】
次に、図示しないスイッチをOFFにして、オペアンプ1の正極性入力端子と負極性入力端子とのショートを解除する。このとき、オペアンプ1の正極性入力端子には、DAC回路8からの階調0の階調電圧が入力され、負極性入力端子には、DAC回路28からの階調0の階調電圧が入力される。ここで、DAC回路28および8に不具合がなければ、オペアンプ1の出力は、判定回路3に記憶した期待値と同じ出力となる。したがって、判定回路3は、オペアンプ1からの出力と、自身が記憶する期待値とを比較する(S64)。判定回路3は、オペアンプ1からの出力値が、期待値と異なる値であれば、判定フラグ4に「H」フラグを出力する(S65)。
【0108】
次に、図示しないスイッチによって、オペアンプ1の正極性入力端子にDAC回路28からの階調電圧を入力し、負極性入力端子にDAC回路8からの階調電圧を入力するように、オペアンプ1の入力を切り替える(S66)。ここで、S64と同様の処理を行う(S67)。S67において、判定回路3が、オペアンプ1からの出力と、自身が記憶する期待値とが異なれば、判定フラグ4に「H」フラグを出力する(S68)。このように、正極性入力端子と負極性入力端子とを切り替えることにより、判定回路3が記憶する期待値が「H」レベルまたは「L」レベルのどちらであっても、DAC回路8の不具合を検出可能となる。
【0109】
以上のS62〜S68のステップを、カウンタmの値がnとなるまで、カウンタmの値を1つ増加させて繰り返し行う(S69、S70)。
【0110】
(自己修復)
次に、判定フラグ4が「H」フラグを記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8−1〜8−nのいずれかに不具合があると判定回路3が判定した場合の修復について、図8を参照して以下に説明する。図8は、不良と判定したDAC回路8と、予備のDAC回路28とを切り替え、自己修復する手順を示すフローチャート図である。
【0111】
判定回路3は、DAC回路8が不良であると判定した場合、「H」フラグを判定フラグ4に出力する。さらに、判定フラグ4は、判定回路3からの「H」フラグを入力し、自身の内部に記憶する。ここで、制御回路は、判定フラグ4が「H」を記録しているかどうかを検出する(S71)。制御回路は、判定フラグ4が「H」を記憶していないことを検出した場合は、S75の処理に移る。一方、制御回路は、判定フラグ4が「H」を記憶していることを検出した場合、判定フラグ4−1〜4−nのそれぞれが記憶している「H」のフラグ数を確認する。ここで、判定フラグ4が記憶している「H」のフラグ数が複数の場合、S73の処理にうつる。一方、判定フラグ4が記憶している「H」のフラグ数が1つの場合は、S74の処理にうつる(S72)。
【0112】
S74においては、「H」フラグを記憶している判定フラグ4に対応するDAC回路8を、予備のDAC回路28に切り替える処理を行う(S74)。まず、不良のDAC回路8と予備のDAC回路28との切り替えの手順を説明するにあたり、ここでは、液晶駆動用信号出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶しているものとする。
【0113】
判定フラグ4−1は、スイッチ2cおよび2dに対して、「H」レベルとなるFlag1の出力信号を出力する。Flag1の出力信号によって、「H」レベルの信号を入力したスイッチ2cはOFFとなり、スイッチ2dはONとなる。これにより、スイッチ2cはオペアンプ1−1からの出力と、液晶駆動用信号出力端子OUT1との接続を遮断することになる。一方、スイッチ2dは、サンプリング回路6−1に入力されるSTR1信号を、サンプリング回路26に出力することになる。これにより、液晶駆動用信号出力端子OUT1に対応する階調データは、サンプリング回路26も格納することになる。さらに、スイッチ2dは、オペアンプ21の出力と、液晶駆動用信号出力端子OUT1とを接続する。このように、判定フラグ4−1からのFlag1の出力信号によって、スイッチ2cおよび2dが切り替わることにより、不良であるDAC回路8−1を予備のDAC回路28に切り替えることになる。
【0114】
次に、S73の処理について説明する。判定フラグ4が記憶する「H」フラグの数が、複数であった場合、確率的に予備のDAC回路28が不良であると考えられる。したがって、S73において、制御回路は、判定フラグ4が記憶するフラグを全て「L」フラグにし、S75の処理に移行する。次に、S71においてNOと判定された場合、S73の処理後、または、S74の処理後、制御回路は、test信号を「L」に、testB信号を「H」に切り替え、通常動作に移行する(S75)。
【0115】
以上のように、動作確認テスト1〜5、および、自己修復の処理を行うことにより、集積回路10は、不良のDAC回路を予備のDAC回路28に切り替えることができる。さらに、第1の実施形態においては、予備のDAC回路28に対応する、予備のサンプリング回路26およびホールド回路27を備えている。したがって、DAC回路8だけでなく、サンプリング回路6またはホールド回路7に不具合があった場合においても、予備のサンプリング回路26およびホールド回路28に切り替えることができる。
【0116】
次に、集積回路10を搭載する表示装置の電源投入から、動作確認テストを行い、通常動作を行うまでの手順を、図9を参照して以下に説明する。図9は、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。
【0117】
同図に示すように、まず、表示装置に電源投入し、集積回路10を初期化することにより、判定フラグ4は全て「L」フラグになる(S81)。次に、制御回路は、test信号を「H」に、testB信号を「L」にし、動作確認テストの状態に集積回路10を切り替える(S82)。次に、制御回路および集積回路10は、上述した動作確認テストを行う(S83)。さらに、全ての動作確認テスト1〜5が終了したかどうかを、制御回路は確認し、不良となる回路は、予備の回路に切り替え、通常動作に移行する(S84)。
【0118】
(オペアンプ1の動作確認)
上述した動作確認テストは、オペアンプ1に不具合がないことを前提としている。しかしながら、オペアンプ1においても不具合が発生する可能性がある。したがって、上記動作確認テストを行う前に、オペアンプ1の動作確認を行うことが、本実施形態においては好ましい。そこで、以下に、オペアンプ1の動作確認についても、図10を参照して説明する。図10は、オペアンプ1とオペアンプ1の動作確認のための周辺回路との構成を示す説明図である。
【0119】
同図に示すように、オペアンプ1の正極性入力端子には、DAC回路8からの出力と、所定の電圧との入力を切り替えるスイッチS5が接続されている。さらにスイッチS5のB側(所定の電圧の入力側)には、2つの所定の電圧Vref1およびVref2を切り替えるスイッチS3が接続されている。一方、オペアンプ1の負極性入力端子には、オペアンプ1からの負帰還を行うためのオペアンプ1の出力と、所定の電圧との入力を切り替えるスイッチS6が接続されている。さらに、スイッチS4のB側(所定の電圧の入力側)には、2つの所定の電圧Vref1およびVref2を切り替えるスチッチS4が接続されている。
【0120】
次に、オペアンプ1の通常動作について説明する。オペアンプ1の通常動作時は、スイッチS5をA側(DAC回路8の出力側)にし、スイッチS6をA側にすることにより、オペアンプ1は、ボルテージフォロワの回路として動作する。
【0121】
次に、オペアンプ1の動作確認動作確認を行うための手順を以下に説明する。まず、スイッチS1およびS2をB側に切り替える。これにより、オペアンプ1の負帰還はなくなり、オペアンプ1はコンパレータとして動作する。次に、スイッチS3およびS4をA側に切り替える。これにより、オペアンプ1の正極性入力端子は、Vref1を入力し、負極性入力端子は、Vref2を入力することになる。ここで、Vref1およびVref2は予め生成された電圧であり、Vref1の電圧値は、Vref2の電圧値より大きい値とする。なお、Vref1とVref2との電圧値の差は、オペアンプ1の入出力オフセット値よりも大きい値とする。このとき、オペアンプ1は、負極性入力端子に入力したVref2より、正極性入力端子に入力したVref1の電圧の方が高いため、「H」レベルの信号を出力する。このオペアンプ1からの出力を、判定回路3が検出し、自身が記憶する期待値「H」と比較する。ここで、オペアンプ1の出力が「L」レベルであった場合、判定回路3は、オペアンプ1に不具合があると判定できる。なお、判定回路3が記憶する期待値は、制御回路より与えられたものである。
【0122】
次に、オペアンプ1のコンパレータ動作に不具合があり、オペアンプ1は「H」レベルしか出力できない場合も考えられる。したがって、スイッチS3およびS4をB側に切り替え、オペアンプ1の正極性入力端子にVref2を入力し、負極性入力端子にVref1を入力する。このとき、オペアンプ1は、正極性入力端子に入力したVref2よりも、負極性入力端子に入力したVref1の電圧値の方が高いため、「L」レベルを出力する。このオペアンプ1からの出力を、判定回路3が検出し、自身が記憶する期待値「L」と比較する。ここで、オペアンプ1の出力が「H」レベルであった場合、判定回路3は、オペアンプ1に不具合があると判定できる。なお、スイッチS3〜S6は、制御回路によって切り替えられるものとする。
【0123】
〔実施形態2〕
次に、本発明に係る第2の実施形態について、図11〜図17を参照して、以下に説明する。なお、なお、実施形態2の説明に関しては、実施形態1と異なる箇所についてのみ説明し、重複する箇所についてはその説明を省略する。
【0124】
まず、実施形態1と実施形態2の違いについて簡単に説明する。実施形態1は、DAC回路8の出力と、予備のDAC回路28の出力を、オペアンプ1において比較している。一方、実施形態2は、互いに隣接する2つのDAC回路8を一組とし、互いのDAC回路8からの出力を、オペアンプ1において比較する。
【0125】
(表示駆動用半導体集積回路20の構成)
図11を参照して、本発明の表示駆動用半導体集積回路(以下、集積回路とする)20の構成について説明する。図11は、集積回路20(表示装置駆動用の集積回路)の構成を示す説明図である。
【0126】
オペアンプ1は、自身に直列に接続されるDAC回路8からの出力を、自身の正極性入力端子に入力する。さらに、オペアンプ1は、自身に隣り合うオペアンプに直列に接続されるDAC回路8からの出力を、自身の負極性入力端子に入力する。具値的には、同図に示すように、オペアンプ1−1は、DAC回路8−1からの出力を、自身の正極性入力端子に入力し、DAC回路8−2にからの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。同様に、オペアンプ1−2は、DAC回路8−2からの出力を、自身の正極性入力端子に入力し、DAC回路8−1からの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。また、集積回路20は、予備のサンプリング回路26Aおよび26Bと、予備のホールド回路27Aおよび27Bと、予備のDAC回路28Aおよび28Bと、オペアンプ21Aおよび21Bと、プルアップ・プルダウン回路25Aおよび25Bとを備えている。オペアンプ21Aにおいても、DAC回路28Aからの出力を自身の正極性入力端子に、DAC回路28Bからの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。さらに、オペアンプ21Bにおいても、DAC回路28Bからの出力を、自身の正極性入力端子に、DAC回路28Aからの出力を、スイッチ2aを介して自身の負極性入力端子に入力している。
【0127】
(集積回路20の通常動作)
集積回路20における通常動作においては、実施形態1と同様に、制御回路は、test信号を「L」レベルに、testB信号を「H」レベルにする。これにより、DAC回路8は、ホールド回路7より入力した階調データを階調電圧信号に変換し、階調電圧としてオペアンプ1の正極性入力端子に出力する。ここでオペアンプ1の出力は、スイッチ2bがONしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ1は、ボルテージフォロワとして動作する。よって、オペアンプ1は、DAC回路8からの階調電圧をバッファし、対応する各出力端子OUT1〜OUTnに出力する。
【0128】
(動作確認テストの切り替え)
集積回路20における動作確認テストへの切り替えは、制御回路がtest信号を「H」レベルとし、testB信号を「L」レベルとする。まず、スイッチ2aがONとなることにより、サンプリング回路26Aおよび奇数番目のサンプリング回路6(サンプリング回路6−1,6−3,・・・,6−(n−1))には、TSTR1信号が入力される。さらに、サンプリング回路26Bおよび偶数番目のサンプリング回路6(サンプリング回路6−2,6−3,・・・,6−n)には、TSTR2信号が入力される。さらに、スイッチ2aがONとなることにより、奇数番目のオペアンプ1の負極性入力端子には、隣り合う偶数番目のDAC回路8からの出力が入力され、偶数番目のオペアンプ1の負極性入力端子には、隣り合う奇数番目のDAC回路8からの出力が入力される。また、testB信号が「L」レベルとなることにより、スイッチ2bはOFFとなる。これにより、オペアンプ1における、自身の出力の負極性入力端子への負帰還が遮断されることになる。その結果、オペアンプ1は、自身に直列に接続されたDAC回路8からの出力と、隣り合うDAC回路8からの出力とを比較するコンパレータとなる。
【0129】
(実施形態2の動作確認テスト1)
次に、第2の実施形態に係る、動作確認テストの1つ目の手順を、図12を参照して以下に説明する。図12は、第2の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【0130】
まず、制御回路はtest信号を「H」レベルに、testB信号を「L」レベルにする(S101)。これにより、オペアンプ1はコンパレータとして動作する(S102)。次に、制御回路は、奇数番目の判定回路3(判定回路3−1,3−3,・・・,3−(n−1))の期待値を「L」レベルに設定する。一方、制御回路は、偶数番目の判定回路3(判定回路3−2,3−4,・・・,3−n)の期待値を「H」レベルに設定する。
【0131】
次に、制御回路は、自身が備えるカウンタmを0に初期化する(S103)。さらに、制御回路は、TSTR1をアクティブにし、サンプリング回路26Aおよび奇数番目のサンプリング回路6がデータバスを介して、階調mの階調データを入力する。また、制御回路は、TSTR2をアクティブにし、サンプリング回路26Bおよび偶数番目のサンプリング回路6がデータバスを介して、階調m+1の階調データを入力する(S104)。
【0132】
ここで、カウンタmの値が0の場合を考えると、奇数番目のオペアンプ1は、自身の正極性入力端子に階調0の階調電圧を、自身に直列に接続される、奇数番目のDAC回路8より入力する。また、奇数番目のオペアンプ1は、自身の負極性入力端子に階調1の階調電圧を、隣り合う偶数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、奇数番目のオペアンプ1の出力は「L」になる。一方、偶数番目のオペアンプ1は、自身の正極性入力端子に階調1の階調電圧を、自身に直列に接続される、偶数番目のDAC回路8より入力する。また、偶数番目のオペアンプ1は、自身の負極性入力端子に階調0の階調電圧を、隣り合う奇数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、偶数番目のオペアンプ1の出力は「H」になる。
【0133】
次に、判定回路3は、オペアンプ1からの出力信号のレベルが、自身が記憶する期待値に合致するかを判定する(S105)。ここで、オペアンプ1からの出力が、期待値と異なる場合、判定回路3は、判定フラグ4に「H」フラグを出力する(S106)。以上のS104〜S106までの処理を、カウンタmの値を1つづつ増やし、カウンタmの値がn−1となるまで繰り返し行う(S107,S108)。
【0134】
(実施形態2の動作確認テスト2)
次に、第2の実施形態に係る、動作確認テストの2つ目の手順を、図13を参照して以下に説明する。図13は、第2の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【0135】
第2の実施形態における動作確認テスト2は、第2の実施形態における動作確認テスト1における、奇数番目と偶数番目との階調の電圧関係を逆にした動作確認であり、その他は、第2の実施形態における動作確認テストと同様である。
【0136】
まず、制御回路は、奇数番目の判定回路3の期待値を「H」に設定し、一方、偶数番目の判定回路3の期待値を「L」に設定する。さらに、制御回路は、自身が備えるカウンタmを0に初期化する(S111)。
【0137】
次に、制御回路は、TSTR1をアクティブにし、サンプリング回路26Aおよび奇数番目のサンプリング回路6がデータバスを介して、階調m+1の階調データを入力する。また、制御回路は、TSTR2をアクティブにし、サンプリング回路26Bおよび偶数番目のサンプリング回路6がデータバスを介して、階調mの階調データを入力する(S112)。
【0138】
ここで、カウンタmの値が0の場合を考えると、奇数番目のオペアンプ1は、自身の正極性入力端子に階調1の階調電圧を、自身に直列に接続される、奇数番目のDAC回路8より入力する。また、奇数番目のオペアンプ1は、自身の負極性入力端子に階調0の階調電圧を、隣り合う偶数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、奇数番目のオペアンプ1の出力は「H」レベルになる。一方、偶数番目のオペアンプ1は、自身の正極性入力端子に階調0の階調電圧を、自身に直列に接続される、偶数番目のDAC回路8より入力する。また、偶数番目のオペアンプ1は、自身の負極性入力端子に階調1の階調電圧を、隣り合う奇数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、偶数番目のオペアンプ1の出力は「L」レベルになる。
【0139】
次に、判定回路3はオペアンプ1からの出力のレベルと、自身が記憶する期待値とを比較する(S113)。ここで、判定回路3は、オペアンプ1からの出力が期待値と異なる場合、判定フラグ4に「H」フラグを出力する。以上のS112〜S114の処理を、カウンタmの値を1つづつ増やし、カウンタmの値がn−1となるまで繰り返し行う(S115、S116)。
【0140】
(実施形態2の動作確認テスト3)
次に、第2の実施形態に係る、動作確認テストの3つ目の手順を、図14を参照して以下に説明する。図14は、第2の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【0141】
第1の実施形態の動作確認テスト3において説明したように、DAC回路8において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ1の入力された階調電圧を、オペアンプ1が保持し続け、実施形態2の動作確認テスト1および2において、不具合を検出できない場合がある。
【0142】
まず、動作確認テスト1〜2と同様に、制御回路は、自身が備えるカウンタmの値を0に初期化する(S121)。また、集積回路20は、DAC回路8の正極性入力端子に、プルアップ・プルダウン回路5を接続している。ここで、奇数番目のオペアンプ1の正極性入力端子をプルアップするように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、奇数番目のDAC回路8の出力がオープンとなる場合に、奇数番目のオペアンプ1の正極性入力端子に高い電圧を入力することになる。一方、偶数番目のオペアンプ1の正極性入力端子については、プルダウンとなるように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、偶数番目のDAC回路8の出力がオープンとなる場合に、偶数番目のオペアンプ1の正極性入力端子に低い電圧を入力することになる。
【0143】
この後のS123〜S127の処理については、第2の実施形態の動作確認テスト1と同様であるため、ここではその説明を省略する。
【0144】
(実施形態2の動作確認テスト4)
次に、第2の実施形態に係る、動作確認テストの4つ目の手順を、図15を参照して以下に説明する。図15は、第2の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【0145】
ここでは、上記の動作確認テスト3と同様の不具合を検出することを目的としている。まず、これまでの動作確認テストと同様に、制御回路は、自身が備えるカウンタmの値を0に初期化する(S131)。次に、制御回路は、奇数番目のオペアンプ1の正極性入力端子をプルダウンするように、プルアップ・プルダウン回路5を制御する(S122)。結果、奇数番目のDAC回路8の出力がオープンとなる場合に、奇数番目のオペアンプ1の正極性入力端子に低い電圧を入力することになる。一方、偶数番目のオペアンプ1の正極性入力端子については、プルアップとなるように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、偶数番目のDAC回路8の出力がオープンとなる場合に、偶数番目のオペアンプ1の正極性入力端子に高い電圧を入力することになる。
【0146】
この後のS133〜S137の処理については、第2の実施形態の動作確認テスト2と同様であるため、ここではその説明を省略する。
【0147】
(実施形態2の動作確認テスト5)
次に、第2の実施形態に係る、動作確認テストの5つ目の手順を、図16を参照して以下に説明する。図16は、第2の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【0148】
第1の実施形態の動作確認テスト5において説明したように、DAC回路8においては、自身における隣接する2つ階調がショートするという不具合が発生する場合がある。第2の実施形態の動作確認テスト5においては、このような不具合を検出することが目的である。
【0149】
同図に示すように、まず、制御回路は、自身が備えるカウンタmの値を0に初期化する(S141)。次に、TSTR1およびTSTR2をアクティブにし、さらに、データバスを介して、階調mの階調データを、サンプリング回路26A、サンプリング回路26B、およびサンプリング回路6が入力する。さらに、データLOAD信号をアクティブにすることにより、奇数番目のDAC回路8および偶数番目のDAC回路8は、同じ階調mの階調電圧を出力することになる(S142)。次に、図示しないスイッチを介して、制御回路は、オペアンプ1の正極性入力端子と負極性入力端子とをショートさせる。このオペアンプ1の正極性入力端子と負極性入力端子とをショートさせたことにより、オペアンプ1の正極性入力端子および負極性入力端子は、同じ階調電圧を入力することになる。次に、オペアンプ1の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプの出力のレベルを、判定回路3は、期待値として記憶する(S143)。
【0150】
次に、図示しないスイッチをOFFにして、オペアンプ1の正極性入力端子と負極性入力端子とのショートを解除する。このとき、奇数番目のオペアンプ1の正極性入力端子は、自身に直列に接続された奇数番目のDAC回路8からの、階調mの階調電圧が入力され、負極性入力端子には、自身に隣り合う偶数番目のDAC回路8からの、階調mの階調電圧が入力される。一方、偶数番目のオペアンプ1の正極性入力端子は、自身に直列に接続された偶数番目のDAC回路8からの、階調mの階調電圧が入力され、負極性入力端子には、自身に隣り合う奇数番目のDAC回路8からの、階調mの階調電圧が入力される。ここで、判定回路3は、自身が記憶した期待値と、オペアンプ1からの出力とを比較する(S144)。さらに、判定回路3は、オペアンプ1からの出力が、自身が記憶する期待値と異なる場合は、判定フラグ4に「H」フラグを出力する。さらに、判定フラグ4は、判定回路3より入力した「H」フラグを、自身の内部に記憶する。
【0151】
次に、制御回路は、図示しないスイッチを用いて、DAC回路8からの、オペアンプ1の正極性入力端子に入力される信号と、負極性入力端子に入力される信号とを入れ替える(S146)。この後、S147の処理と同じ処理を行う(S147)。また、S145と同様に、判定回路3は、オペアンプ1からの出力が、自身が記憶する期待値と異なる場合には、判定フラグ4に「H」を出力する(S148)。
【0152】
以上のS142〜S148の処理を、カウンタmの値がnとなるまで、カウンタmの値を1つ増加させて繰り返し行う(S149、S150)。
【0153】
(実施形態2の自己修復)
次に、判定フラグ4が「H」を記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8のいずれかに不具合があると判定回路3が判定した場合の修復について、図17を参照して以下に説明する。図17は、不良と判定したDAC回路8と、予備のDAC回路28Aおよび28Bとを切り替え、自己修復する手順を示すフローチャート図である。
【0154】
まず、制御回路は、判定フラグ4が「H」を記憶しているかどうかを検出する(S151)。制御回路は、判定フラグ4が「H」を記憶していないことを検出した場合は、S153の処理に移行する。一方、制御回路が、「H」を記憶している判定フラグ4を検出した場合、「H」を記憶する判定フラグ4に対応するDAC回路8を、予備のDAC回路28Aまたは28Bに切り替える。ここで、実施形態2においては、2つのDAC回路8を1組として動作確認を行っているため、判定フラグ4が「H」フラグを記憶していたとしても、1組のうちの、どちらのDAC回路が不良なのか判断がつかない。したがって、実施形態2においては、「H」を記憶する判定フラグ4に対応する1組のDAC回路8を、言い換えれば、奇数番目および偶数番目の2つのDAC回路8を、予備のDAC回路28Aおよび28Bに切り替える(S152)。具体的な説明として、以下においては、DAC回路8−1に不具合があるものとして説明する。
【0155】
ここで、DAC回路8−1に不具合があった場合、動作確認テスト1〜5によって、判定回路3−1および3−2は、ともに「H」を判定フラグ4−1および4−2に出力することになる。さらに判定フラグ4−1および4−2は、判定回路3−1および3−2より入力した「H」フラグをスイッチ2cおよび2dに出力し、スイッチ2cをOFF、スイッチ2dをONする。結果、サンプリング回路26AはSTR1信号を入力し、サンプリング回路26BはSTR2信号を入力する。これにより、サンプリング回路26Aは、液晶駆動用信号出力端子OUT1に対応する階調データをデータバスより取得することになり、また、サンプリング回路26Bは、液晶駆動用信号出力端子OUT2に対応する階調データをデータバスより取得することになる。さらに、スイッチ2cがOFFとなることにより、オペアンプ1−1の出力と、液晶駆動用信号出力端子OUT1との接続は遮断され、オペアンプ1−2の出力と、液晶駆動用信号出力端子OUT2との接続も遮断される。さらに、スイッチ2dがONしたことにより、オペアンプ21Aの出力は、液晶駆動用信号出力端子OUT1に接続し、オペアンプ21Bの出力は、液晶駆動用信号出力端子OUT2に接続する。
【0156】
以上のように、不具合があるDAC回路8と、これに対となるDAC回路8とを1組として、予備のDAC回路28Aおよび28Bに切り替えることにより、不具合のあるDAC回路8を予備のDAC回路26Aまたは26Bに切り替えることができる。
【0157】
次に、制御回路は、test信号を「L」、testB信号を「H」にし、通常動作に移行する(S153)。
【0158】
〔実施形態3〕
以上に説明した実施形態1および実施形態2においては、出力回路ブロック30(図2を参照)からの階調電圧と、予備出力回路ブロック40(図2を参照)からの階調電圧とを切り替える切替回路60(図2を参照)は、集積回路10および20に備えられる構成であったが、本発明はこれに限るものではなく、切替回路60が、表示パネル側に備えられる構成であってもよい。
【0159】
以下に、表示パネル側に切替回路60を備えた表示装置90’の構成および動作を、本発明に係る第3の実施形態として説明する。なお、本実施形態では、実施形態1と異なる箇所について説明し、重複する箇所についてはその説明を省略する。
【0160】
(表示装置90’の概略構成)
まず、図18を参照して、本実施形態に係る表示装置90’の概略構成を説明する。図18は、表示装置90’の概略構成を示すブロック図である。
【0161】
図18に示すように、表示装置90’は、表示パネル80’と、外部より入力される階調データに基づき表示パネル80’を駆動する集積回路10’(駆動回路)とを備えている。ここで、集積回路10’において、実施形態1の集積回路10と異なる点は、切替回路60を備えていないことであり、その他の構成は、集積回路10と同じ構成である。また、表示パネル80’において、実施形態1の表示パネル80と異なる点は、切替回路60を備えていることであり、その他の構成は、表示パネル80と同じ構成である。
【0162】
(表示装置90’の構成)
次に、図19を参照して、本実施形態に係る表示装置90’の、より詳細な構成を説明する。図19は、集積回路10’の構成を示すブロック図である。
【0163】
図19に示すよに、集積回路10’は、階調データ入力端子(図示しない)より、データバスを介してn個の出力端子OUT1〜OUTnの各々に対応する階調データが入力されるn個のサンプリング回路6と、n個のホールド回路7と、階調データを階調電圧信号に変換するDAC回路8と、DAC回路8からの階調電圧信号に対するバッファ回路の役割を有するオペアンプ1と、n個の判定回路3と、n個のプルアップ・プルダウン回路5とを備えている。
【0164】
さらに、図19に示すように、集積回路10’は、test信号によってON,OFFが切替わる複数のスイッチ2aと、testB信号によってON,OFFが切替わる複数のスイッチ2bと、LF信号によってON,OFFが切替わる複数のスイッチ2fと、を備えている。なお、スイッチ2a、2bおよび2fは、「H」の信号を入力された場合にONとなり、「L」の信号を入力された場合にOFFとなる。さらに、集積回路10’予備のサンプリング回路26と、予備のホールド回路27と、予備のDAC回路28と、予備のオペアンプ21と、予備の出力端子OUT0とを、各1回路づつ備えている。
【0165】
一方、表示パネル80’は、図19に示すように、集積回路10’が備える出力端子OUT1〜OUTnの各々に接続する接続端子(図示せず)と、判定フラグ9−1〜9−n(以下、総称する場合は、判定フラグ9とする)と、制御回路(図示せず)からのLF信号によってON,OFFが切替わるスイッチ2fと、LF信号の反転信号であるLFB信号によってON,OFFが切替わるスイッチ2eと、判定フラグ9からの出力信号であるFlag1〜FlagnによってON,OFFが切替わるスイッチ2cおよび2dと、を備えている。なお、スイッチ2d、2e、および2fは、「H」の信号を入力された場合にONとなり、「L」の信号を入力された場合にOFFとなる。また、スイッチ2cは、「L」の信号を入力された場合にONとなり、「H」の信号を入力された場合にOFFとなる。
【0166】
また、本実施形態における表示パネル80’は、液晶表示パネルであり、図19に示すように、集積回路10’の出力端子OUTの各々に、スイッチ2eおよび2cを介して、データ信号線SL−1〜SL−n(以下、総称する場合、データ信号線SLとする)が接続されている。また、データ信号線SLの各々には、走査信号線GLの本数と同数の画素Pが接続されている。なお、図19においては、データ信号線SL−1に接続する画素Pを画素P−1とし、データ信号線SL−nに接続する画素Pを画素P−nとしている。
【0167】
(実施形態3の自己修復)
次に、本実施形態に係る表示装置90’において、動作確認テストを行った結果、判定フラグ4が「H」フラグを記憶している場合での、自己修復動作について説明する。なお、本実施形態における、動作確認テストの方法は、実施形態1に述べた動作確認テスト1〜5と同様であるため、ここでは、動作確認テストの説明は省略する。
【0168】
まず、動作確認テスト1〜5が終了した時点においては、test信号は「H」であり、testB信号は「L」となっている。したがって、オペアンプ1と出力端子OUTとの接続は、スイッチ2bによって切り離されている。ここで、制御回路は、動作確認テスト1〜5が完了した後、「H」のLF信号を出力するとともに、「L」のLFB信号を出力する。この「H」のLF信号が出力されることにより、スイッチ2fはONし、判定フラグ4の各々は、各出力端子OUTを介して、各判定フラグ9に接続することになる。さらに、判定フラグ4の各々は、自身が記憶する「H」フラグまたは「L」フラグを、Flag1〜Flagnとして、各出力端子OUTを介して、各判定フラグ9に出力する。各判定フラグ9は、判定フラグ4より出力されたFlag1〜Flagnを、自身の内部メモリに記憶するとともに、自身に接続するスイッチ2cおよび2dに出力する。なお、LF信号が「H」の期間、LFB信号が「L」となることにより、各スイッチ2eはOFFとなる。これにより、判定フラグ4が出力するFlag1〜Flagnが、データ信号線SL−1〜SL−nに出力されることを防止し、結果、判定フラグ4が出力するFlag1〜Flagnが、画素Pに影響を及ぼすことはない。
【0169】
以下に、表示装置90’における自己修復動作の詳細な説明として、出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶している場合を例にとって説明する。
【0170】
まず、出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶している場合、言い換えれば、DAC回路8−1が不良であった場合、判定フラグ9−1は、判定フラグ4より「H」フラグが出力され、出力された「H」フラグを、自身が備える内部メモリに記録する。なお、この例においては、判定フラグ4−2〜4−nは、「L」フラグを記録しているものとする。
【0171】
次に、判定フラグ9−1は、「H」フラグのFlag1を、自身に接続するスイッチ2cおよび2dに出力する。これにより、判定フラグ9−1に接続するスイッチ2cは、出力端子OUT1とデータ信号線SL−1との接続を切断することになり、さらに、判定フラグ9−1に接続するスイッチ2dは、出力端子OUT0とデータ信号線SL−1とを接続することになる。一方、判定フラグ9−2〜9−nの各々は、自身に接続するスイッチ2cおよび2dに、「L」フラグのFlag2〜Flagnを出力するため、判定フラグ9−2〜9−nに接続するスイッチ2cはONとなり、判定フラグ9−2〜9−nに接続するスイッチ2dはOFFとなる。結果、データ信号線SL−2〜SL−nの各々は、スイッチ2eを介して、出力端子OUT2〜OUTnの各々に接続することになる。
【0172】
各判定フラグ9が、判定フラグ4からのFlag1〜Flagnに基づいて、自身に接続するスイッチ2cおよび2dを切り替えた後、制御回路は、「L」のLF信号を出力するとももに、「H」のLFB信号を出力する。これにより、出力端子OUT2〜OUTnの各々と、データ信号線SL−2〜SL−nの各々とが接続することになる。
【0173】
次に、制御回路が、「L」のLF信号を出力した後、「L」のtest信号と、「H」のtestB信号を出力することにより、データ信号線SL−1は、出力端子OUT0を介して、オペアンプ21の出力に接続し、一方、データ信号線SL−2〜SL−nの各々は、出力端子OUT2〜OUTnを介して、オペアンプ1−2〜1−nに接続する。なお、サンプリング回路6−1に接続するスイッチ2dは、判定フラグ4−1からのFlag1によってONしているため、サンプリング回路6−1に入力される階調データ(データ信号線SL−1に対応する階調データ)は、サンプリング回路26にも入力される。結果、データ信号線SL−1には、データ信号線SL−1に対応する階調データが、出力端子OUT1の代わりに、出力端子OUT0より入力される。なお、サンプリング回路6および予備のサンプリング回路26の各々に入力される階調データの切替については、実施形態1における動作と同様でため、ここでは、その詳細な説明を省略する。
【0174】
以上のように、表示装置90’は、自己修復動作を行うことにより、不良と検出されたDAC回路8の代わりに、予備のDAC回路28を用いて、データ信号線SLに正常な階調電圧を出力することができる。なお、実施形態1と同様に、本実施形態においても、予備のDAC回路28に対応する、予備のサンプリング回路26およびホールド回路27を備えている。したがって、DAC回路8だけでなく、サンプリング回路6またはホールド回路7に不具合があった場合においても、予備のサンプリング回路26およびホールド回路28に切り替えることができる。
【0175】
次に、表示装置90’における、電源投入から、動作確認テストを行い、通常動作に移行するまでの手順を、図20を参照して以下に説明する。図20は、表示装置90’の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。
【0176】
図20に示すように、まず、表示装置90’は、ユーザーによって電源投入されたことを検出すると、集積回路10を初期化することにより、判定フラグ4が記憶する全てのフラグを「L」フラグにする(S161)。次に、制御回路は、test信号を「H」に、testB信号を「L」にし、集積回路10’を動作確認テストの状態に切り替える(S162)。次に、制御回路および集積回路10は、上述した動作確認テストを行う(S163)。さらに、全ての動作確認テスト1〜5が終了したか否かを、制御回路は確認する(S164)。このS164において、制御回路が、全ての動作確認テスト1〜5が完了していないことを検出すると、表示装置90’は、制御回路からの指示に基づき、処理をS163に移行し、未完了の動作確認テストを行う。一方、S164において、制御回路は、表示装置90’において全ての動作確認テストが完了したことを確認すると、「H」のLF信号および「L」のLFB信号を出力し、不良となる回路(サンプリング回路6、ホールド回路7、DAC回路9、オペアンプ1)を検出した場合は、当該不良回路を、予備の回路(サンプリング回路26、ホールド回路27、DAC回路29、オペアンプ21)に切替、通常動作に移行する(S165)。
【0177】
なお、本実施形態における表示装置90’においては、判定回路3−1における判定結果であるフラグを記憶する回路として、判定フラグ4および判定フラグ9を備える構成であるが、表示装置90’の変形例として、判定フラグ9、スイッチ2f、スイッチ2eを備えず、判定フラグ4が、スイッチ2cおよび2dを制御する構成であってもよい。この場合、スイッチ2fおよび2eを制御するLF信号およびLFB信号も不要となる一方、判定フラグ4と、スイッチ2cおよび2dを接続するための配線および接続端子が必要となる。
【0178】
〔実施形態4〕
以上に説明した実施形態1〜実施形態3においては、集積回路と表示パネルとが、出力端子OUTを介して接続する構成であったが、出力端子OUTを介さず、集積回路と表示パネルとが一体となる表示装置も、本発明の範疇に含むものである。
【0179】
以下に、集積回路と表示パネルとが一体となる表示装置90”を、第4の実施形態として、図21を参照して説明する。なお、本実施形態に係る表示装置90”は、実施形態1に係る表示装置90の変形例であり、本実施形態では、実施形態1と異なる箇所について説明し、重複する箇所についてはその説明を省略する。
【0180】
(表示装置90”の構成)
まず、図21を参照して、本実施形態に係る表示装置90”の構成を説明する。図21は、表示装置90”の構成を示すブロック図である。
【0181】
図21に示すように、表示装置90”は、実施形態1に示した集積回路10と表示パネル80との区別はなく、オペアンプ1および21の出力が、スイッチ2b、2c、および2dを介して、データ信号線SLに直接接続している。つまり、本実施形態の表示装置90”において、実施形態1の表示装置90と異なる点は、出力端子OUTを備えているか否かの違いであり、その他の構成は実施形態1の表示装置90と同じである。
【0182】
なお、本実施形態においては、実施形態1の変形例として説明したが、実施形態2および3も同様に、出力端子OUTを介さず、集積回路と表示パネルとを一体にした表示装置も、本発明の範疇に含まれることは言うまでもない。
【0183】
(テレビジョンシステム)
次に、実施形態1に係る表示装置90を備えるテレビジョンシステム300について、図22を参照して説明する。なお、図22は、テレビジョンシステム300の構成を示すブロック図である。なお、以下では、テレビジョンシステム300が、実施形態1に係る表示装置90を備えるものとして説明するが、本発明に係るテレビジョンシステムは、これに限るものではなく、表示装置90の代わりに、実施形態2〜4に係る表示装置を備える構成であってもよい。
【0184】
(テレビジョンシステム300の構成)
図22に示すように、テレビジョンシステム300は、放送波を受信するアンテナ301と、受信した放送波を映像音声信号に復調するチューナー部302と、復調された映像音声信号を、映像信号と音声信号とに分離する信号分離部303と、分離された映像信号をデジタル映像信号に復号する映像信号処理部304と、復号されたデジタル映像信号を、階調データとして取得し、取得した階調データに基づいて映像を表示パネル80(図2を参照)に表示する表示装置90と、分離された音声信号をデジタル音声信号に復号する音声信号処理部305と、復号されたデジタル音声信号を、アナログ音声信号に変換した後、変換したアナログ音声信号を音声としてスピーカより出力する音声信号出力部306とを、備えている。
【0185】
(テレビジョンシステム300の動作)
次に、テレビジョンシステム300における動作処理を説明する。まず、放送局からの放送波を、アンテナ301が受信し、受信した放送波を、チューナー部302に出力する。チューナー部302は、出力された放送波を映像音声信号に復調し、信号分離部303に出力する。信号分離部303は、出力された映像音声信号を、映像信号と音声信号とに分離し、それぞれを映像信号処理部304および音声信号処理部305に出力する。映像信号処理部304は、出力された映像信号をデジタル映像信号に復号し、復号したデジタル映像信号を階調データとして表示装置90に出力する。表示装置90は、出力された階調データを、自身が備える表示パネル80を用いて表示する。一方、音声信号処理部305は、信号分離部303によって分離された音声信号を、デジタル音声信号に復号し、音声出力部306に出力する。音声信号出力部306は、出力されたデジタル音声信号をアナログ音声信号に変換した後、自身が備えるスピーカを用いて、アナログ音声信号を音声として出力する。
【0186】
なお、本発明に係るテレビジョンシステム300は、映像音声信号を取得する手段として、アンテナ301およびチューナー部302を用いて放送局より取得する構成としたが、本発明はこれに限るものではなく、記録媒体より当該記録媒体に記録されたコンテンツデータを読み出す、DVDプレーヤー等のコンテンツ読み取り装置や、インターネット等よりPC(パーソナルコンピュータ)を介して取得する構成であってもよい。
【0187】
実施形態1および実施形態4において説明した、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路10に電源が投入された直後に行う構成としたが、本発明はこれに限るものではなく、液晶駆動用半導体集積回路10へ制御信号を入力することにより行う構成にし、任意のタイミングで行ってもよい。例えば、表示装置のコントローラから表示の帰線期間を示す信号を液晶駆動用半導体集積回路10に入力し、このタイミングで動作確認テスト、自己修復を行ってもよい。
【0188】
また、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路10に液晶駆動用半導体集積回路10の異常を検知する回路を構成し、液晶駆動用半導体集積回路10に異常が発生したときに行ってもよい。例えば、液晶駆動用半導体集積回路10から出力される信号の電流を検知し、検知した電流が設定電流より多くなった場合、動作確認テストおよび自己修復の処理動作を行ってもよい。
【0189】
また、動作確認テストおよび自己修復の処理動作は、定期的に行なってもよい。例えば、表示を行わない垂直帰線期間毎に行なう、または、あらかじめ設定した累計表示時間毎に行ってもよい。
【0190】
また、動作確認テストおよび自己修復の処理動作は、表示を行っている期間の一部で行っても良い。例えば、液晶表示装置では画素が表示電圧を記憶するので、表示電圧の充電が終了した後は、液晶駆動用半導体集積回路10の出力をハイインピーダンスにしても表示に問題ない。表示期間の一部で、液晶駆動用半導体集積回路10の出力をハイインピーダンスにして、動作確認テストおよび自己修復の処理動作を行う。このとき、動作確認テストのパターンをすべて行う時間が無ければ、1ラインの表示期間の一部で、例えば1パターンの判定を行い、1画面での表示期間もしくは数画面を表示する期間で行う事もできる。
【0191】
なお、本発明に係る集積回路10(図1参照)は、自身の欠陥を自己検出(動作確認テスト)するために、表示パネル80(図2参照)を駆動するための出力信号を停止する必要がある。すなわち、集積回路10は、自己検出の期間において、表示パネル80を駆動できない。したがって、集積回路10が自己検出を行うタイミングは、表示装置の映像の表示に影響を与えない期間において行う必要がある。
【0192】
そこで、本発明に係る実施形態においては、集積回路10が自己検出を行う期間として、表示装置の電源投入時における起動プロセス中に、集積回路10が自己検出および自己修復を行うものとして説明した。これは、表示装置の起動プロセス中であれば、表示装置は映像の表示を行っていないため、表示装置の映像の表示に影響を及ぼすことなく、集積回路10が、自己検出および自己修復を行えるためである。
【0193】
以上のように、本実施形態における、集積回路10は、表示装置の電源投入時における起動プロセス中に、自身の欠陥を検出する自己検出を行っていたが、本発明はこれに限るものではなく、表示装置の起動プロセス中以外の期間において、自己検出および自己修復を行うことが可能である。
【0194】
以下に、表示装置に起動プロセス中以外の、自己検出および自己修復を行うことが可能な期間を、実施例として説明する。
【0195】
〔実施例1〕
(垂直帰線期間における自己検出および自己修復)
まず、一つ目の実施例として、表示装置の垂直帰線期間中においては、表示装置の映像の表示に影響を及ぼすことなく、集積回路10は、自己検出および自己修復を行うことが可能となる。以下にその理由を説明する。
【0196】
以下に、表示装置に入力される各信号のタイミングについて、図23(a)〜(f)を参照して説明する。図23(a)〜(f)は、液晶表示装置に入力する各信号のタイミングを示すタイムチャート図である。
【0197】
図23(a)は、表示装置の走査線を駆動する走査側駆動回路より出力される、表示装置の1本目の走査信号線に与えられる走査信号線SCN1を示し、同図(b)は、走査側駆動回路より出力される、表示装置の2本目の走査信号線に与えられる走査信号線SCN2を示し、同図(c)は、集積回路10(図1参照)から映像信号反転回路に与えられる、表示装置のj本目のデータ信号線に対応する映像信号DSjを示し、同図(d)は、映像信号反転回路からデータ側駆動回路に与えられる、表示装置のj本目のデータ信号線に対応する映像信号DRVjを示し、同図(e)は、表示装置のj本目のデータ信号線に与えられる映像信号DATAjを示し、同図(f)は、表示装置における1本目の走査信号線とj本目のデータ信号線とに接続される画素に印加される駆動電圧VD1jを示している。また、図23に示す、時刻t1〜t5の期間TVは、表示装置の垂直走査期間であり、期間TV1は垂直帰線期間であり、時刻t1〜t3の期間THは水平走査期間であり、時刻t2〜t3の期間TH1は水平帰線期間である。なお、上記映像信号反転回路は、水平走査期間THおよび垂直走査期間TV毎に、表示装置の各画素における表示電極の極性を反転させるために、集積回路10からの映像信号DSjの極性を反転させる回路である。
【0198】
図23(a)および(b)に示すように、走査側駆動回路は、表示装置の各走査信号線に対して、走査信号線の1本目から、順次水平走査THずつタイミングを遅延させて、走査信号SCN1、走査信号SCN2、…、走査信号SCNmを出力する。また、走査側駆動回路は、各走査信号SCN1〜走査信号SCNmを、表示装置の各走査信号線に対して、垂直走査期間TV毎に繰り返し出力する。なお、ここでは、表示装置は、m本の走査信号線を有するものである。
【0199】
図23(c)に示す、集積回路10からの映像信号DSjは、映像信号反転回路に入力される。次に、映像信号反転回路は、映像信号DSjを、水平走査期間TH毎に極性を反転するとともに、垂直走査期間TV毎にも極性を反転し、図23(d)に示す映像信号DRVjを生成する。さらに映像信号反転回路は、生成した映像信号DRVjを、データ側駆動回路に入力する。
【0200】
次に、データ側駆動回路は、映像信号反転回路からの映像信号DRVjを、水平走査期間TH毎にサンプリングし、サンプリングした信号値を、一水平走査期間TH遅延させて、図23(e)に示す映像信号DATAjとして、表示装置のj本目のデータ信号線に出力する。
【0201】
次に、1本目の走査信号線とj本目のデータ信号線とに接続している表示装置の画素(以下、画素1jとする)においては、時刻t1〜t2の水平走査期間THにおける走査信号SCN1によって、画素1j内のTFTが導通し、結果、j本目のデータ信号線を介して、時刻t1〜t2における映像信号DATAjの映像信号電圧が、駆動電圧VD1jとして、画素1j内の表示電極に印加される。ここで、画素1jの表示電極に印加された駆動電圧VD1jは、時刻t2〜t5において、画素1j内のTFTの導通が遮断されても、時刻t1〜t2の間の電圧レベルを保持し続ける。同様に、2本目の走査信号線とj本目のデータ信号線とに接続している表示装置の画素(以下、画素2jとする)においては、時刻t3〜t4の水平走査期間THにおける走査信号SCN2によって、画素2j内のTFTが導通し、結果、j本目のデータ信号線を介して、時刻t3〜t4における映像信号DATAjの映像信号電圧が、駆動電圧として画素2j内の表示電極に印加される。ここでも、画素2jの表示電極に印加された駆動電圧は、画素2j内のTFTの導通が遮断されても、時刻t3〜t4の間の電圧レベルを保持し続けることになる。
【0202】
以上のように、表示装置の各画素における駆動電圧は、各画素内のTFTの導通が遮断されても、TFTの導通時に印加された駆動電圧の電圧レベルを保持し続ける。よって、走査側駆動回路が、各画素のTFTを導通させる走査信号SCN1〜SCNmを、走査信号線に出力していない、言い換えれば、各画素のTFTの導通が遮断している期間である、垂直帰線期間TV1においては、表示装置は、各画素の表示電極に電圧を印加する必要がない。つまり、駆動電圧の基となる映像信号DSjを、集積回路10は出力する必要がなく、集積回路10と、表示装置とを電気的に切り離しても、表示装置の映像の表示に影響を及ぼすことはない。
【0203】
したがって、表示装置の垂直帰線期間であれば、表示装置の映像の表示に影響を及ぼすことなく、集積回路10は、自己検出および自己修復を行うことができる。
【0204】
(集積回路10全体の動作不良検出)
本実施形態における、集積回路10が行う、自身が備える出力回路ブロックの不良を検出する自己検出処理は、各データ信号線ごとに対応する、出力回路ブロック毎に、かつ、各出力回路ブロック全てを対象としている。よって、この自己検出処理は、時間を要することになる。
【0205】
このことから、集積回路10が備える各出力回路ブロックに、動作不良が起こっている可能性がない場合に、集積回路10が自己検出処理を行う必要はない。言い換えれば、各出力回路ブロックに、動作不良が起こっている可能性がある場合のみ、集積回路10は、自己検出処理を行えばよい。
【0206】
ここで、集積回路10は、集積回路10全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路を備え、動作判定回路によって、集積回路10のどこかに動作不良があると判定された場合にのみ、自己検出処理を行えば、無駄な自己検出処理を行うことを防止できる。
【0207】
以下に、集積回路10が備える、集積回路10全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路200について、図24〜図26を参照して説明する。
【0208】
まず、集積回路10に動作不良が発生した場合、集積回路10に供給される電源電流は、正常動作時と比べて、言い換えれば、製品として出荷される時に良品と判定された初期段階と比べて多くなる。したがって、集積回路10に供給される電源電流の値が、正常動作時に比べて一定の値以上大きくなった場合に、集積回路10に動作不良が発生していることになる。そこで、動作判定回路200は、集積回路10に供給される電源電流の値を検出し、検出した電源電流の値から、集積回路10に動作不良が発生しているかどうかを判定する。
【0209】
(動作判定回路200の構成)
以下に、動作判定回路200の構成を、図24を参照して説明する。図24は、動作判定回路200の構成を示すブロック図である。
【0210】
図24に示すように、動作判定回路200は、集積回路10の電源を供給するVA201と、集積回路10との間に、抵抗202(検出手段)およびスイッチ203を備えている。なお、抵抗202とスイッチ203とは、互いに並列となるように接続されている。さらに、動作判定回路200は、抵抗202およびスイッチ203の、集積回路10側の一端に接続された、A/Dコンバータ204(検出手段)と、A/Dコンバータ204からの出力信号を入力するスイッチ205と、スイッチ205の一方の出力端子に接続された不揮発性メモリーであるEEPROM206(正常電流値記憶手段)と、スイッチ205のもう一方の出力端視に接続されたデータラッチ回路207と、EEPROM206の出力値とデータラッチ回路207からの出力値とを比較する比較回路208(電流値比較手段、駆動回路判定手段)と、を備えている。なお、比較回路208の出力端子は、比較回路208における比較結果を、集積回路10が備える制御回路に接続している。なお、スイッチ203および205の切替は、集積回路10が備える制御回路によって制御される。
【0211】
(動作判定回路200の概略動作)
動作判定回路200は、予め、集積回路10の正常動作時における電源電流値に応じた値を、基準データとしてEEPROM206に記憶しておく。ここで、動作判定回路200は、集積回路10に動作不良が発生しているかどうかを判定する場合、集積回路10に供給される電源電流値に応じた値を検出し、この検出した値と予めEEPROM206が記憶する基準データの値とを比較し、検出した値が一定の値以上の場合に、集積回路10に動作不良が発生していると判定する。さらに、動作判定回路200は、集積回路10に動作不良が発生していることを示す信号を、集積回路10が備える制御回路に対して出力することにより、制御回路は、集積回路10の自己検出処理および自己修復処理を開始する。
【0212】
(基準データの生成および記憶処理)
上述したように、動作判定回路200は、予め、基準データを、自身が備えるEEPROM206に記憶しておく必要がある。そこで、以下に、動作判定回路200がEEPROM206に基準データを記憶するための処理を、図25を参照して説明する。図25は、動作判定回路200が、基準データをEEPROM206に記憶する動作処理を示すフローチャート図である。
【0213】
図25に示すように、基準データの生成にあたり、制御回路が、スイッチ203を開放し、抵抗202にVA201からの電源電流が流れるようにする(S301)。ここで、抵抗202の抵抗値は、集積回路10の正常動作時における抵抗202の電圧降下が約0.1Vとなるような抵抗値である。なお、抵抗202の抵抗値は、集積回路の消費電流を考慮して決定されることが好ましい。
【0214】
次に、抵抗202の集積回路10側の一端の電圧値を、A/Dコンバータ204がデジタル値に変換する(S302)。A/Dコンバータ204は、変換したデジタル値を、スイッチ205を介して、EEPROM206に入力する。EEPROM206は、入力されたA/Dコンバータからのデジタル値を、基礎データとして記憶する(S303)。なお、S303におけるスイッチ205は、制御回路によって、A/Dコンバータ204とEEPROM206とを接続するように、切替られているものとする。
【0215】
次に、EEPROM206が基礎データを記憶した後、制御回路が、スイッチ203を短絡し、集積回路10を通常動作状態に戻す(S304)。なお、S301〜S304までの、基準データの生成および記憶処理は、集積回路10を備える表示装置の製品出荷段階、言い換えれば、集積回路10が様々な出荷検査によって正常と判定された段階において、行われる。
【0216】
(動作判定回路200による動作不良検出処理)
次に、動作判定回路200における、集積回路10の動作不良を検出する処理を、図26を参照して、以下に説明する。図26は、動作判定回路200における、集積回路10の動作不良を検出する処理を示すフローチャート図である。
【0217】
図26に示すように、まず、制御回路がスイッチ203を開放し、抵抗202にVA201からの電源電流が流れるようにする(S305)。
【0218】
次に、抵抗202の集積回路10側の一端の電圧値を、A/Dコンバータ204がデジタル値に変換する(S306)。A/Dコンバータ204は、変換したデジタル値を、スイッチ205を介して、データラッチ回路207に入力する。データラッチ回路207は、入力されたA/Dコンバータからのデジタル値を、検出データとして記憶する(S307)。なお、S306におけるスイッチ205は、制御回路によって、A/Dコンバータ204とデータラッチ回路207とを接続するように、切替られているものとする。
【0219】
次に、比較回路208は、EEPROM206が記憶する基準データと、データラッチ回路207が記憶する検出データとを読み出し、読み出した基準データの値と、検出データの値とを比較する(S308)。さらに比較回路208は、基準データの値と、検出データの値との差が、所定の値以上(例えば、デジタル値で3以上)であるかどうかを検出する(S309)。ここで、基準データの値と、検出データの値との差が所定の値以上(例えば、デジタル値で3以上)であった場合に、集積回路10に動作不良が発生していることを示す信号を、集積回路10が備える制御回路に出力する。
【0220】
ここで、制御回路は、比較回路208より、集積回路10に動作不良が発生していることを示す信号を入力されると、集積回路10の自己検出を開始する(S311)。さらに、集積回路10の自己検出において、集積回路10が自身の出力回路ブロックに不具合を検出した場合、集積回路10は、不具合の出力回路ブロックの出力と、予備の出力回路ブロックの出力を切替え、自己修復を行う。なお、S311の集積回路10の自己検出において、出力回路ブロックの不具合を検出できない場合は、他の要因による電源電流値の変動と考えれる。したがって、この場合は、電源電流値に変動が生じているため、動作判定回路200は、S301〜S304に示した基準データを生成および記憶処理を行い、変動が生じている電源電流値を、新たな基準データとしてEEPROM206に記憶する(S312)。さらに、S312の後、制御回路が、スイッチ203を短絡し、動作判定回路200および集積回路10を通常動作状態にする(S310)。
【0221】
一方、S309において、比較回路208が、基準データの値と、検出データの値との差が所定の値未満(例えば、デジタル値で3未満)であることを検出した場合は、S310に処理が移行する。
【0222】
〔実施例2〕
(定期的な集積回路10の自己検出)
また、集積回路10の自己検出(動作確認テスト)および自己修復を、定期的に行ってもよい。具体的には、上述の実施例1において説明した、表示装置の垂直帰線期間毎に、集積回路10の自己検出(動作確認テスト)および自己修復を行ってもよい。この場合、垂直同期信号をカウントし、一定回数の表示毎に行う。この場合、不揮発性のメモリーにてカウンタを構成し、カウンタが垂直同期信号の回数をカウントすることにより実現できる。さらに、集積回路10が時間を測定するタイマを備え、このタイマにより、動作時間をカウントし、予め設定した累計動作時間毎に、集積回路10の自己検出および自己修復を行う構成としてもよい。
【0223】
〔実施例3〕
また、集積回路10の自己検出(動作確認テスト)および自己修復の処理動作は、表示装置が映像の表示を行っている期間の一部で行っても良い。例えば、表示装置の各画素は、表示電極の電圧を記憶するため、表示電極の電圧の充電が終了した後は、集積回路10の出力端子OUT1〜OUTnを、ハイインピーダンスにしても、表示装置における映像の表示に問題はない。
【0224】
したがって、表示装置が映像の表示を行っている表示期間の一部において、集積回路10の出力端子OUT1〜OUTnをハイインピーダンスにして、自己検出(動作確認テスト)および自己修復の処理動作を行う。出力端子OUT1〜OUTnをハイインピーダンスにする方法の一例として、出力端子OUT1〜OUTnと、表示装置とを接続する信号伝送路毎に対して、直列にスイッチを設け、このスイッチを開放することにより、出力端子OUT1〜OUTnと、表示装置とをハイインピーダンスとする、言い換えれば、電気的に切り離すことができる。
【0225】
また、自己検出(動作確認テスト)には、本実施形態1に説明したように、いくつかのパターンがある。そこで、自己検出(動作確認テスト)のパターンをすべて行う時間が無ければ、1ラインの表示期間の一部において、自己検出(動作確認テスト)の一部のパターン(例えば1パターンのみ)を行ってもよい。これにより、自己検出(動作確認テスト)の全てのパターンを、表示装置の1フレーム分の表示期間、または、数フレーム分の表示期間において行うことができる。また、自己検出(動作確認テスト)のパターンを、一度に行わず、各パターンを分割して行う上記手法を使用すれば、図23に示す水平帰線期間において、自己検出(動作確認テスト)を行うことができる。
【0226】
なお、上記実施例1〜3においては、実施形態1における集積回路10を対象として説明したが、本発明はこれに限るものではなく、実施形態2および3における集積回路10’、20、および、実施形態4における表示装置90”に対しても適用できる。
【0227】
また、本実施形態1〜4においては、液晶表示パネルによって映像を表示する液晶表示装置について説明したが、本発明はこれに限るものでなかく、液晶表示装置以外の表示装置、例えばプラズマテレビ等にも適用できる。
【0228】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0229】
なお、本発明の表示装置駆動用の集積回路を以下のように構成してもよい。
【0230】
(第1構成)
表示装置を駆動する出力端子毎に、出力回路と、出力バッファーと、前記の出力回路と出力バッファー以外に予備の出力回路と、出力バッファーを備え、出力バッファーにオペアンプを使用し、出力回路の動作確認を自動で行う機能を持ち、出力回路の動作確認時には前記オペアンプをコンパレータ動作し、前記予備の出力回路から出力する電圧値と、出力端子毎の出力回路から出力する電圧値を前記コンパレータ動作するオペアンプにより比較し前記予備の出力回路と、出力端子毎の出力回路の動作確認を行う事を特徴とする表示装置を駆動する集積回路。
【0231】
(第2構成)
動作確認を行い動作不良と判断された出力端子につながる出力回路及び出力バッファーを前記予備の出力回路および出力バッファーと入れ替えることにより出力回路および出力バッファーの自己修復を行う事を特徴とする前記第1構成に係る表示装置を駆動する集積回路。
【0232】
(第3構成)
表示装置を駆動する出力端子毎に、出力回路と、出力バッファーと、前記の出力回路と出力バッファー以外に予備の出力回路と、出力バッファーを備え、出力回路の動作確認を自動で行い、動作確認の結果を示すフラグを格納するレジスタを持ち、出力バッファーにオペアンプを使用し、出力回路の動作確認時には前記オペアンプをコンパレータ動作し、前記予備の出力回路から出力する電圧値と、出力端子毎の出力回路から出力する電圧値を前記コンパレータ動作するオペアンプにより比較し前記予備の出力回路と、出力端子毎の出力回路の動作確認を行い、動作確認の結果を示すフラグを前記レジスタに格納し、不良を示すフラグが格納された出力端子につながる出力回路及び出力バッファーを前記予備の出力回路および出力バッファーと入れ替えることにより出力回路および出力バッファーの自己修復を行う事を特徴とする表示装置を駆動する集積回路。
【0233】
(第4構成)
表示装置を駆動する出力端子毎に、出力バッファーと、前記の出力バッファー以外に予備の出力バッファーを備え、出力バッファーにオペアンプを使用し、前記オペアンプをコンパレータ動作し、コンパレータにあらかじめ用意した入力電圧を加え前記入力電圧から理論的に導かれる前記コンパレータの出力電圧を期待値とし、前記期待値と、前記入力電圧を加えたことにより出力される前記出力バッファの出力電圧とを比較し、期待値と異なる場合、前記予備の出力バッファーを切り替えて使用する事を特徴とする表示装置を駆動する集積回路。
【0234】
(第5構成)
電源投入時に出力端子の出力回路もしくは出力バッファーの動作確認を自動で行い、動作不良の出力回路もしくは出力バッファーを予備回路に切り替える自己修復を行った後、表示動作を行う事を特徴とする、前記第1構成から第4構成のうち、いずれか1つの構成に係る表示装置を駆動する集積回路。
【産業上の利用可能性】
【0235】
本発明は、出力回路の欠陥の検出および自己修復の具体的な手段を備え、より容易に出力回路の不具合を対処できる、表示装置駆動用の集積回路を提供するものであり、特に、大型の液晶表示装置や高精細テレビに利用することが可能である。
【図面の簡単な説明】
【0236】
【図1】本発明の実施の一形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。
【図2】本発明の実施の一形態に係る、表示装置の構成を示すブロック図である。
【図3】本発明の実施の一形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【図4】本発明の実施の一形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【図5】本発明の実施の一形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【図6】本発明の実施の一形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【図7】本発明の実施の一形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【図8】本発明の実施の一形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。
【図9】本発明の実施の一形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。
【図10】本発明の実施の一形態に係る、オペアンプ1の動作確認を行うための回路構成を示す説明図である。
【図11】本発明の他の実施形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。
【図12】本発明の他の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【図13】本発明の他の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【図14】本発明の他の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【図15】本発明の他の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【図16】本発明の他の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【図17】本発明の他の実施形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。
【図18】本発明のさらに他の実施形態に係る、表示装置の概略構成を示すブロック図である。
【図19】本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。
【図20】本発明のさらに他の実施形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。
【図21】本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。
【図22】本発明の実施の一形態に係る、テレビジョンシステムの構成を示すブロック図である。
【図23】(a)〜(f)は、本発明の実施の一形態に係る、表示装置に入力する走査信号、映像信号、画素電極の電圧値を示す、タイムチャート図である。
【図24】本発明の実施の一形態に係る、動作判定回路の構成を示すブロック図である。
【図25】本発明の実施の一形態に係る、正常動作時における、集積回路の電源電流値を検出および記憶する処理を示す、フローチャート図である。
【図26】本発明の実施の一形態に係る、集積回路に供給される電源電流値より、集積回路の動作不良を検出する処理を示す、フローチャート図である。
【図27】従来例における、表示駆動用半導体集積回路の構成を示す説明図である。
【符号の説明】
【0237】
1−1 オペアンプ(比較手段)
1−2 オペアンプ(比較手段)
1−n オペアンプ(比較手段)
2c スイッチ(接続切替手段)
2d スイッチ(接続切替手段)
3−1 判定回路(判定手段)
3−2 判定回路(判定手段)
3−n 判定回路(判定手段)
4−1 判定フラグ(フラグ格納手段)
4−2 判定フラグ(フラグ格納手段)
4−n 判定フラグ(フラグ格納手段)
8−1 DAC回路(出力回路)
8−2 DAC回路(出力回路)
8−n DAC回路(出力回路)
10 液晶駆動用半導体集積回路(駆動回路)
10’ 液晶駆動用半導体集積回路(駆動回路)
20 液晶駆動用半導体集積回路(駆動回路)
21 オペアンプ(比較手段)
21A オペアンプ(比較手段)
21B オペアンプ(比較手段)
28 DAC回路(予備出力回路)
28A DAC回路(予備出力回路)
28B DAC回路(予備出力回路)
50 比較判定手段(自己修復手段、判定手段)
60 切替回路(自己修復手段、切替手段)
61 切替回路(自己修復手段)
80 表示パネル
80’ 表示パネル
90 表示装置
90’ 表示装置
90” 表示装置
202 抵抗(検出手段)
204 A/Dコンバータ(検出手段)
206 EEPROM(正常電流値記憶手段)
208 比較回路(電流値比較手段、駆動回路判定手段)
300 テレビジョンシステム
【技術分野】
【0001】
本発明は、DAコンバータ出力回路における不具合の自己検出および自己修復を行う、表示パネルを駆動する駆動回路に関するものである。
【背景技術】
【0002】
近年、液晶パネル等の大型化および高精細化に伴い、液晶駆動用半導体集積回路においては、液晶駆動用出力端子の端子数増加や、出力端子からの出力する多値電圧の多階調化が進んでいる。例えば、現在主流の液晶駆動用半導体集積回路は、256階調の電圧を出力可能な約500個の出力端子数を備えるものがある。さらに、出力端子数を1000個以上備えた、液晶駆動用半導体集積回路の開発も、現在行われている。また、階調出力電圧は、液晶パネルの多色化に伴い、1024階調を出力可能な液晶駆動用半導体集積回路の開発も行われている。
【0003】
ここで、従来の液晶駆動用半導体集積回路の構成を、図27を参照して以下に説明する。図27は、従来の液晶駆動用半導体集積回路の構成を示すブロック図である。
【0004】
同図に示す液晶駆動用半導体集積回路101は、n本の液晶駆動用信号出力端子から、それぞれm階調の出力電圧を出力できる。まず、液晶駆動用半導体集積回路101の構成について説明する。液晶駆動用半導体集積回路101は、外部にクロック入力端子102、複数の信号入力端子を備えた階調データ入力端子103、LOAD信号入力端子104、および、基準電源端子であるV0端子105、V1端子106、V2端子107、V3端子108、V4端子109を備えている。さらに、液晶駆動用半導体集積回路101は、n個の液晶駆動用信号出力端子111−1〜111−n(以下、液晶駆動用信号出力端子を信号出力端子と称する。さらに、液晶駆動用信号出力端子111−1〜111−nを総称する場合は、信号出力端子111と称する)を備えている。また、液晶駆動用半導体集積回路101は、基準電源補正回路121、ポインタ用シフトレジスタ回路123、ラッチ回路部124、ホールド回路125、D/Aコンバータ(Digital Analog Converter:以下、DACと称する。)回路126、および出力バッファ127を備えている。また、ポインタ用シフトレジスタ回路123は、n段のシフトレジスタ回路123−1〜123−nにより構成される。さらに、ラッチ回路部124は、n個のラッチ回路124−1〜124−nにより構成され、およびホールド回路125は、n個のホールド回路125−1〜125−nにより構成される。また、DAC回路126は、n個のDAC回路126−1〜126−nにより構成される。加えて、出力バッファ127はn個の出力バッファ127−1から127−nにより構成され、各出力バッファは、オペアンプにより構成される。
【0005】
次に、液晶駆動用半導体集積回路101の動作について説明する。ポインタ用シフトレジスタ回路123は、クロック入力端子102より入力したクロック入力信号に基づき、1個目のラッチ回路124−1からn個目のラッチ回路124−nまで順次選択する。ポインタ用シフトレジスタ回路123により選択されたラッチ回路124は、階調データ入力端子103からの階調出力データを格納する。なお、階調出力データは、ラッチ回路124ごとに対応する、言い換えれば、信号出力端子111ごとに対応する、上記クロック入力信号に同期したデータである。したがって、各ラッチ回路124−1〜124−nは、信号出力端子111ごとに対応する、それぞれ異なる値の階調出力データを格納できる。ラッチ回路124−1〜124−nに格納された階調出力データは、データLOAD信号により、それぞれ対応するn個のホールド回路125−1〜125−nへ転送する。さらに、ホールド回路125−1〜125−nは、ラッチ回路124−1〜124−nより入力した階調出力データを、デジタルデータとしてDAC回路126−1〜126−nに出力する。
【0006】
ここで、DAC回路126−1〜126−nは、ホールド回路125からの階調出力データに基づき、m種類の階調電圧における、1つの電圧値を選択し、出力バッファ127−1〜127−nに出力する。なおDAC回路126は、基準電源端子V0端子105〜V4端子109より入力する電圧によって、m種類の階調電圧を出力することが可能である。次に、出力バッファ127は、DAC回路126からの階調電圧をバッファし、信号出力端子111−1〜111−nに、液晶パネル駆動用信号として出力する。
【0007】
以上のように、シフトレジスタ回路123、ラッチ回路124、ホールド回路125、DAC回路126、および出力バッファ127は、液晶駆動用信号出力端子111と同じ個数必要なり、液晶駆動用信号出力端子111が1000端子であれば、上記の各回路124〜127も、それぞれ1000個必要となる。
【0008】
上述したように、近年、液晶パネル等の表示装置が大型化・高精細化が進んでおり、フルスペックの高精細テレビ(HDTV:High Definition Television)においては、データライン数は1920本となる。よって、表示駆動用半導体集積回路は、データラインごとに、R・G・Bの階調電圧の信号を与える必要があり、結果、表示駆動用半導体集積回路は、1920本×3(R・G・B)=5760本の出力数、言い換えれば、5760個の液晶駆動用信号出力端子を備える必要がある。ここで、1つの表示駆動用半導体集積回路の出力数を720本とした場合、表示駆動用半導体集積回路は8個必要となる。
【0009】
一般的に、表示駆動用半導体集積回路はウエハ段階においてテストされ、パッケージ後出荷テストされ、液晶パネルへ搭載後に表示テストが行われる。さらに、バーンインやストレステストのスクリーニングテストにより、初期不良が起こる可能性のある半導体集積回路は取り除かれる。したがって、表示不良が起こる、表示駆動用半導体集積回路を搭載した表示装置が、市場へ出荷されることはない。しかしながら、出荷前のテストやスクリーニングテストの際には、不良と判断されなかった、極微小の欠陥や異物の付着混入により、表示装置を使用している間に表示不良が稀に発生する。例えば、表示駆動用半導体集積回路の1つのデータラインにおける、出荷後の表示不良が発生する割合が0.01ppm(1億分の1)であったとしても、データライン数が5760本となるフルスペックのHDTVにおいては、表示不良の発生割合は、57.6ppm(100万分の57.6)となる。つまり、約17361台に1台が、表示不良を発生することになり、より大型化・高精細化になるほど、表示不良の発生割合は高くなる。
【0010】
このような、表示不良が発生した場合、迅速に表示装置を回収し、表示駆動用半導体集積回路のリペアを行う必要があるが、回収修理に大きなコストを要するのはもちろんのこと、商品イメージが低下することになる。
【0011】
ここで、従来技術においては、表示駆動用半導体集積回路に、欠陥となる回路に備える予備の回路を設け、欠陥のある回路を予備の回路に切り替えることにより、表示駆動用半導体集積回路の不具合を回避することが開示されている。
【0012】
具体的には、特許文献1において、表示駆動用半導体集積回路が、シフトレジスタの各段に予備の並列回路を備え、シフトレジスタの自己検査を行い、この検査結果をもとに、並列回路の欠陥のない一方を選択することによって、欠陥のシフトレジスタが引き起こす表示不良を回避する手法が開示されている。さらに、特許文献2においては、DAC回路の入力と出力にセレクターを設け、欠陥のあるDAC回路の位置が記憶されたRAMの情報をもとに、セレクターを切り替え、欠陥のないDAC回路を選択して使用する方法が開示されている。
【特許文献1】特開平6−208346号公報(1994年7月26日公開)
【特許文献2】特開平8−278771号公報(1996年10月22日公開)
【発明の開示】
【発明が解決しようとする課題】
【0013】
しかしながら、特許文献1は、シフトレジスタに並列した予備回路を設け、シフトレジスタの欠陥を検出する方法、および、欠陥のあるシフトレジスタを予備のシフトレジスタに切り替える自己修復方法について開示しているが、その他のDAC回路等の出力回路における、欠陥を検出する方法や自己修復方法については開示していない。
【0014】
また、特許文献2は、欠陥のあるDAC回路を検出する方法について、全く開示していない。
【0015】
本発明は、表示装置へ駆動回路を実装した後でも、容易に出力回路や出力回路周辺の出力ブロックの欠陥を検出する具体的な手段を備え、出力回路や出力回路ブロックに欠陥があった場合に自己修復できる、表示パネルを駆動する駆動回路を提供することにある。
【課題を解決するための手段】
【0016】
本発明に係る駆動回路は、上記の課題を解決するために、
表示パネルに接続された出力端子と、上記出力端子に接続可能な出力回路を含む出力回路ブロックと、上記出力端子に接続可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備えたことを特徴としている。
【0017】
まず、本発明の駆動回路は、表示パネルの駆動するためのものである。したがって、この駆動回路の基本的動作は、表示パネルに接続された出力端子に、表示パネルを駆動するための階調電圧を出力することである。
【0018】
上記の構成によれば、比較手段において、出力端子に接続された出力ブロックに含まれる出力回路からの出力信号と、出力端子に未接続の予備出力ブロックに含まれる予備出力回路からの出力信号と比較する。ここで、比較手段は、2つの出力信号、言い換えれば、2つの階調電圧を比較することにより、出力回路に欠陥があった場合と、欠陥がなかった場合とにおいて、異なる値の信号を出力する。
【0019】
具体的に述べると、例えば、出力回路に階調mの入力信号を入力し、予備出力回路に階調m+1の入力信号を入力する。なお、階調mの階調電圧は、階調m+1の階調電圧よりも低い電圧である。ここで、出力回路が正常であれば、比較手段は、予備出力回路より入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路に欠陥があり、階調mの信号を入力しても、出力回路は高い階調電圧しか出力できない場合、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。
【0020】
このように、本発明の駆動回路は、比較手段において、出力回路および予備出力回路より出力される階調電圧を比較することにより、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。
【0021】
次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、出力回路に階調mの入力信号を入力し、予備出力回路に階調m+1の入力信号を入力した場合に、出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、出力回路は不良であると判定する。一方、予備出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。
【0022】
さらに、本発明の駆動回路は、判定手段における判定結果が不良であった場合に、出力端子に、出力回路の代わりに予備出力回路を接続させる接続切替手段備えている。したがって、駆動回路は、判定手段によって、出力回路に欠陥があると判定された場合、接続切替手段によって、欠陥のある出力回路と出力端子との接続を遮断し、予備出力回路と出力端子とを接続できる。
【0023】
以上のように、本発明の駆動回路は、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できるという効果を奏する。
【0024】
また、本発明に係る駆動回路は、さらに、
上記比較手段は、オペアンプであることが好ましい。
【0025】
一般的に、表示パネルを駆動する出力回路からの出力信号は、バッファリングされて出力端子に出力される。ここで、オペアンプは、自身の出力を、自身の負極性入力端子に負帰還させることにより、ボルテージフォロワ回路となり、バッファ回路としての機能を有することになる。
【0026】
したがって、上記のように、比較手段をオペアンプとすることにより、オペアンプが、出力回路からの出力信号をバッファリングするバッファ回路の役割を備えることになる。よって、本発明の駆動回路は、出力回路からの出力信号をバッファリングするためのバッファ回路を新たに備える必要がなく、コストを低減する効果を奏する。
【0027】
また、本発明に係る駆動回路は、さらに、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることが好ましい。
【0028】
実際に使用する回路を使用することにより、上記出力回路および出力バッファに欠陥があった場合に自己修復できるという効果を奏する。
【0029】
また、本発明に係る駆動回路は、さらに、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファと、出力回路の入力に与える信号を記憶する回路を含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることが好ましい。
【0030】
実際に使用する回路を使用することにより、上記出力回路ブロックに欠陥があった場合に自己修復できるという効果を奏する。
【0031】
また、本発明に係る駆動回路は、さらに、
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、上記制御手段は、上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することが好ましい。
【0032】
上記の構成を備えたことにより、出力回路に欠陥があった場合における、比較手段からの比較結果が、複数パターン存在したとしても、各パターンに対応して、判定回路が的確に出力回路の不良を検出できる。
【0033】
具体的に説明すると、すでに述べたように、出力回路が高い電圧しか出力できない欠陥があった場合に、出力回路が階調mの入力信号を入力し、予備出力回路が階調m+1の入力信号を入力することにより、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路の欠陥が低い電圧しか出力できない場合に、出力回路が階調m+1の入力信号を入力し、予備出力回路に階調mの入力信号を入力することにより、比較手段は、予備出力回路からの階調電圧の方が高いことを示す信号を出力する。
【0034】
このように、出力回路に欠陥があるという同じ状況であっても、出力回路の欠陥の種類およびその動作確認方法によって、比較手段からの比較結果は、異なるパターンを示すことになる。ここで、制御手段は、出力回路および予備出力回路への入力信号に対応する、比較手段からの比較結果の期待値を、判定手段に出力している。さらに判定手段は、比較結果と期待値と異なる場合に、上記出力回路を不良と判定する。
【0035】
以上のように、制御手段が、入力信号ごとに対応する期待値を判定手段に出力し、判定手段が期待値を用いて出力回路の良または不良を判定することにより、出力回路に欠陥があることを示す比較結果が、複数パターン存在したとしても、各パターンに対応して、出力回路の良または不良を判定できる。
【0036】
また、本発明に係る表示パネル駆動用の集積回路は、さらに、
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることが好ましい。
【0037】
上記の構成のように、判定結果を示すフラグを格納するフラグ格納手段を備えたことにより、不良と判定された出力回路と、予備出力回路との切り替えを電気的に行うことができると共に、判定動作終了後も切換え後の状態を維持できる。
【0038】
また、本発明に係る駆動回路は、さらに、上記表示パネルが表示する画像に影響を与えない期間に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することが好ましい。
【0039】
上記の構成を備えることにより、上記表示パネルが表示する画像に影響を与えることなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0040】
また、本発明に係る駆動回路は、さらに、
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、上記駆動回路判定手段の判定結果が不良である場合に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0041】
まず、駆動回路のどこかに、動作不良が発生した場合、駆動回路が消費する電源電流値は大きくなる。具体的には、駆動回路が備える出力回路に不具合が発生した場合も、駆動回路が消費する電源電流値は大きくなる。
【0042】
そこで、上記構成を備えたことにより、検出手段が検出した電源電流値と、記憶手段が記憶する駆動回路の正常動作時の電源電流値とを、電流値比較手段が比較し、電流値比較手段の比較結果から、集積回路が不良か否かを、集積回路判定手段が判定できる。結果、集積回路は、自身の内部に動作不良が発生しているかどうかを判定できる。
【0043】
ここで、出力回路の不具合は、比較手段および判定手段によって検出されるが、この比較手段および判定手段による処理は、検出手段および電流値比較手段による電源電流値から駆動回路の動作不良を検出する時間に比べ、多くの時間を要する。
【0044】
したがって、駆動回路は、検出手段および電流値比較手段によって、電源電流値から自身に動作不良が発生しているかどうかを判定し、動作不良が発生していると判定した場合に、比較手段・判定手段・接続切替手段が不具合の出力回路を検出し、不具体の出力回路を予備の出力回路に切替える処理を行えば、無駄な比較手段による処理を行う必要がなくなる。結果、駆動回路は、効率よく、自身の動作不良を検出し自己修復できる。
【0045】
また、本発明に係る駆動回路は、さらに、
上記表示パネルの電源投入直後に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0046】
上記の構成を備えることにより、出力回路の不具合が、集積回路の動作中に発生した場合においても、電源を再投入することにより、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0047】
また、本発明に係る駆動回路は、さらに、
上記表示パネルの垂直帰線期間に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0048】
上記の構成を備えることにより、表示パネルが画像を表示中であったとしても、表示パネルが表示する画像に影響を及ぼすことなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0049】
また、本発明に係る駆動回路は、さらに、
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。
【0050】
上記の構成を備えることにより、より、表示パネルが表示する画像に影響を及ぼすことなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。
【0051】
なお、本発明に係るの駆動回路は、以下の構成であってもよい。
【0052】
すなわち、本発明に係る駆動回路は、表示パネルを駆動する駆動回路であって、不良になった当該駆動回路を自己修復する自己修復手段を備えている構成であってもよい。
【0053】
また、本発明に係る駆動回路は、さらに、上記表示パネルを駆動するための出力信号を出力する出力回路を備え、上記自己修復手段は、上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することが好ましい。
【0054】
また、本発明に係る駆動回路は、さらに、上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、上記自己修復手段は、上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることが好ましい。
【0055】
また、本発明に係る駆動回路では、さらに、上記判定手段は、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。
【0056】
また、本発明に係る表示装置は、上記いずれかに記載の駆動回路を備えている構成であってもよい。
【0057】
また、本発明に係る表示装置は、表示パネルと、上記表示パネルを駆動するための出力信号を出力する出力回路を含む駆動回路と、を備えた表示装置であって、上記駆動回路は、上記出力回路が不良か否かを判定する判定手段と、上記表示パネルに上記出力信号を出力可能な予備出力回路とを備え、上記表示パネルは、上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えている構成であってもよい。
【0058】
また、本発明に係る表示装置は、表示パネルと、上記表示パネルを駆動するための出力信号を出力する出力回路と、上記表示パネルに上記出力信号を出力可能な予備出力回路と、上記出力回路が不良か否かを判定する判定手段と、上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、を備えている構成であってもよい。
【0059】
さらに、本発明に係るテレビジョンシステムは、上記いずれかに記載の表示装置を備えている構成であってもよい。
【発明の効果】
【0060】
本発明の表示パネル駆動用の集積回路は、以上のように、出力回路からの出力信号と予備出力回路からの出力信号とを比較する比較手段と、比較手段の比較結果に基づき出力回路が不良か否かを判定する判定手段と、判定手段の判定結果が不良である場合、上記出力端子に、出力回路の代わりに予備出力回路を接続させる接続切替手段とを備えている。したがって、表示パネルへ駆動回路を実装した後でも、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。
【発明を実施するための最良の形態】
【0061】
以下、本発明に係る実施の形態を図面に基づいて説明する。
【0062】
〔実施形態1〕
本発明の第1の実施形態について、図1〜図10を参照して以下に説明する。
【0063】
(表示装置90の構成)
まず、図2を参照して、本発明の表示装置90の概略構成を説明する。図2は、表示装置90の概略構成を示すブロック図である。
【0064】
図2に示すように、表示装置90は、表示パネル80と、外部より入力される階調データに基づき表示パネル80を駆動する表示駆動用半導体集積回路(以下、集積回路とする)10とを備えている。また、集積回路10(駆動回路)は、切替回路60(自己修復手段、切替手段)、切替回路61(自己修復手段、切替手段)、出力回路ブロック30(出力回路)、予備出力回路ブロック40(予備出力回路)、および比較判定回路50(比較手段、判定手段、自己修復手段)を備えている。また、表示パネル80は、集積回路10からの階調電圧が印加される画素70を備えている。
【0065】
(表示装置90の基本動作)
次に、表示装置90における基本動作を説明する。まず、表示装置90は、基本動作として、2つの基本動作を有している。具体的には、表示装置90は、外部より入力された階調データを、集積回路10が階調電圧(出力信号)に変換し、表示パネル80が、この階調電圧に基づいて映像を表示する通常動作と、集積回路10が、出力回路ブロック30が不良か否かを検出し、出力回路30に不良があった場合に、集積回路10が自身を自己修復する自己検出修復動作との、2つの基本動作を有している。
【0066】
以下に、集積回路10が行う、自己検出修復動作の概略について説明する。まず、自己検出修復動作を行う場合、出力回路ブロック30と予備出力回路ブロック40とに、外部より切替回路61を介して動作確認用の階調データが入力される。
【0067】
出力回路ブロック30および予備出力回路ブロック40の各々は、入力された階調データを階調電圧に変換し、比較判定回路に出力する。比較判定回路50は、出力回路ブロックからの階調電圧と、予備出力回路ブロックからの階調電圧とを比較し、この比較結果に基づき、出力回路ブロックが不良か否かを判定する。
【0068】
さらに、比較判定回路50は、出力回路ブロックが不良か否かを示す判定結果を、切替回路61および切替回路60に出力する。切替回路61は、比較判定回路50からの判定結果に基づいて、外部からの階調データの出力先を切り替える。一方、切替回路60は、出力回路ブロック30および予備出力回路ブロック40の各々より階調電圧が入力され、比較判定回路からの判定結果に基づいて、入力された階調電圧の中から、表示パネル80に出力する階調電圧を選択する。
【0069】
より具体的に説明すると、切替回路61は、出力回路ブロック30が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック30に出力される階調データと同じ階調データを、予備出力回路ブロック40にも入力する。一方、切替回路60は、出力回路ブロック30が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック30からの階調電圧の代わりに、予備出力回路40からの階調電圧を、表示パネル80に出力する。これにより、集積回路10は、出力回路ブロック30が不良になったとしても、代わりに予備出力回路ブロックを用いて、正常な階調電圧を表示パネル80に出力することが可能となる。
【0070】
以上のように、本実施形態の集積回路10は、比較判定回路50、切替回路60および切替回路61を備えることによって、自身の不具合を検出し、さらに、自身の不具合を自己修復することが可能となる。言い換えれば、集積回路10は、自身の不具合を検出し、さらに、自身の不具合を自己修復する自己修復回路(自己修復手段)を備えることになる。
【0071】
(集積回路10の構成)
次に、図1を参照して、本発明の集積回路10の構成について説明する。図1は、集積回路10(駆動回路)の構成を示す説明図である。
【0072】
同図に示すように、集積回路10は、階調データ入力端子(図示しない)より、データバスを介して、n個の液晶駆動用信号出力端子OUT1〜OUTn(以下、出力端子OUT1〜OUTnとする)のそれぞれに対応する階調データを入力するn個のサンプリング回路6−1〜6−n(以下、総称する場合は、サンプリング回路6とする)と、n個のホールド回路7−1〜7−n(以下、総称する場合は、ホールド回路7とする)と、階調データを階調電圧信号に変換するn個のDAC回路8−1〜8−n(以下、総称する場合は、DAC回路8とする)と、DAC回路8からの階調電圧信号に対するバッファ回路の役割を有するn個のオペアンプ1−1〜1−n(以下、総称する場合は、オペアンプ1とする)と、n個の判定回路3−1〜3−n(以下、総称する場合は、判定回路3とする)と、n個の判定フラグ4−1〜4−n(以下、総称する場合は、判定フラグ4とする)と、n個のプルアップ・プルダウン回路5−1〜5−n(以下、総称する場合は、プルアップ・プルダウン回路5とする)を備えている。
【0073】
さらに、同図に示すように、集積回路10は、test信号によってON,OFFが切り替わる複数のスイッチ2aと、testB信号によってON,OFFが切り替わる複数のスイッチ2bと、判定フラグ4からの出力信号である、Flag1〜FlagnによってON,OFFが切り替わる複数のスイッチ2c(接続切替手段)および2d(接続切替手段)と、を備えている。なお、スイッチ2a、2b、2dは、「H」の信号を入力した場合にONとなり、「L」の信号を入力した場合にOFFとなる。一方、スイッチ2cは、「H」の信号を入力した場合にOFFとなり、「H」の信号を入力した場合にONとなる。
【0074】
また、集積回路10は、予備のサンプリング回路26と、予備のホールド回路27と、予備のDAC回路28(予備出力回路)と、予備のオペアンプ21を、各1回路づつ備えている。
【0075】
なお、図1において、サンプリング回路6、ホールド回路7、およびDAC回路8が、図2に示した出力回路ブロック30に相当し、サンプリング回路26、ホールド回路27、およびDAC回路28が、図2に示した予備回路ブロック40に相当し、オペアンプ1、判定回路3、および判定フラグ4が、図2に示した比較判定回路50に相当し、出力端子OUT1〜OUTnに接続するスイッチ2dおよびスイッチ2cが、図2に示した切替回路60に相当し、サンプリング回路6に接続するスイッチ2dが、図2に示した切替回路61に相当する。なお、図1に示す集積回路10は、出力端子OUT1〜OUTnを介して、図2に示す表示パネル80と接続しており、図1においては、表示パネル80の図示を省略している。
【0076】
(集積回路10の通常動作)
次に、集積回路10における、表示パネル80(図2を参照)に階調電圧を出力する、通常の動作を、図1を参照して以下に説明する。
【0077】
まず、通常動作の場合は、test信号は「L」であり、testB信号は「H」となる。test信号が「L」のときスイッチ2aはOFFとなり、スイッチ2bはONとなる。これにより、図示しないポインター用シフトレジスタからの信号である、STR1〜STRn信号(以下、総称する場合は、STR信号とする)を、対応する各サンプリング回路6が入力する。サンプリング回路6は、入力したSTR信号に基づき、階調データ入力端子より、データバスを介して自身に対応する階調データを取得する。ホールド回路7は、サンプリング回路6が取得した階調データを、データLOAD信号に基づき、サンプリング回路6より入力する。次に、DAC回路8(出力回路)は、ホールド回路7より階調データを入力する。DAC回路8は、入力した階調データを階調電圧信号に変換し、オペアンプ1(比較手段)の正極性入力端子に出力する。ここでオペアンプ1の出力は、スイッチ2bがONしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ1は、ボルテージフォロワとして動作する。よって、オペアンプ1は、DAC回路8からの階調電圧に対して、バッファ回路の役割を有することになり、自身の正極性入力端子に入力した階調電圧信号を、対応する出力端子OUT1〜OUTnに出力する。なお、ここでは、スイッチ2cがON、スイッチ2dがOFFとなっているものとする。スイッチ2cおよび2dの動作については、後述とする。上述した、出力端子ごとに直列に接続された、サンプリング回路6と、ホールド回路7と、DAC回路8と、オペアンプ1とを含むブロックを、出力回路ブロックとすると、この出力回路ブロックは、階調データ入力端子より入力した階調データを、表示パネル80を駆動するための階調電圧に変換し、変換した階調電圧を出力端子を介して表示パネル80に出力することを目的としている。
【0078】
(動作確認テストへの切り替え)
次に、DAC回路8の動作確認を行う動作確認テストへの切り替えは、test信号を「H」とし、testB信号を「L」とする。まず、スイッチ2aがONとなることにより、予備のサンプリング回路26には、動作確認テスト用のSTR信号である、TSTR1信号が入力され、サンプリング回路6には、動作確認テスト用のSTR信号である、TSTR2信号が入力される。さらに、オペアンプ1の負極性入力端子には、予備のDAC回路28からの階調電圧が入力される。また、スイッチ2bがOFFになったことにより、オペアンプ1の出力は、自身の負極性入力端子への負帰還が遮断される。その結果、オペアンプ1は、自身の正極性入力端子に直列に接続されたDAC回路8からの出力電圧と、予備のDAC回路28からの出力電圧とを比較するコンパレータとなる。
【0079】
なお、test信号およびtestB信号は、動作確認テストの切り替え、および動作確認テストの動作をコントロールする、制御回路(図示しない)より出力される。また、この制御回路(制御手段)は、動作確認テストにおける、データバスを介して入力される階調データ、および、データLOAD信号を制御する回路でもある。さらに、この制御回路は、通常動作中の階調データ、データLOAD信号、シフトクロック用入力信号を制御する制御回路と同一であってもよいし、異なる制御回路であってもよい。
【0080】
(実施形態1の動作確認テスト1)
次に、動作確認テストの1つ目の手順を、図3を参照して以下に説明する。図3は、第1の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【0081】
同図に示すステップS21(以下、S21と略称する)において、test信号を「H」とし、testB信号を「L」とする。すでに上述したように、S21により、オペアンプ1はコンパレータの役割を有することとなる。
【0082】
次に、S22において、図示しない制御回路が備えるカウンタmを0に初期化する。さらに、制御回路は、カウンタmの値に対応する階調mの階調データを、ここでは、階調0の階調データを、TSTR1信号をアクティブにし、データバスを介して予備のサンプリング回路26に格納する。さらに、制御回路は、カウンタmの値に1を加算した、階調m+1の階調データを、ここでは、階調1の階調データを、TSTR2信号をアクティブにし、データバスを介して、サンプリング回路6に格納する。次に、予備のホールド回路27は、データLOAD信号に基づいて、サンプリング回路26より、階調0の階調データを取得する。さらに、DAC回路28は、ホールド回路27より階調データを入力し、階調0の階調電圧を、オペアンプ1の負極性入力端子に出力する(S23)。一方、ホールド回路7は、データLOAD信号に基づいて、サンプリング回路6より、階調1の階調データを取得する。さらに、DAC回路8は、ホールド回路7より階調データを入力する。各DAC回路8は、自身に直列に接続された、各オペアンプ1の正極性入力端子に、階調1の階調電圧を出力する(S23)。なお、本発明の集積回路10は、n階調の階調電圧を出力するものであり、階調0の階調電圧が一番低い電圧値であり、階調nの階調電圧が一番高い電圧値であるものとする。
【0083】
次に、オペアンプ1は、正極性入力端子に入力したDAC回路8からの階調電圧と、負極性入力端子に入力したDAC回路28からの階調電圧とを比較する(S24)。具体的には、オペアンプ1は、自身の正極性入力端子に階調1の階調電圧を入力し、自身の負極性入力端子に階調0の階調電圧を入力する。ここで、DAC回路8が正常であれば、階調1の階調電圧が階調0の階調電圧よりも高いため、オペアンプ1は、「H」レベルの信号を出力する。ここで、オペアンプの出力が「L」レベルの信号であった場合、DAC回路8は不良であることになる。
【0084】
次に、判定回路3(判定手段)は、オペアンプ1からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。なお、判定回路3が記憶する期待値は、制御回路より与えられたものである。この動作確認テスト1においては、判定回路3は期待値を「H」レベルとして記憶している。
【0085】
ここで、判定回路3は、オペアンプ1より入力した信号が、自身が記憶する期待値と同じ、「H」レベルであれば、DAC回路8が正常であると判定する。一方、判定回路3は、オペアンプ1より入力した信号が「L」レベルであれば、DAC回路8が不良であると判定し、判定フラグ4に「H」フラグを出力する。判定フラグ4は、判定回路3より「H」フラグを入力した場合、入力した「H」フラグを自身の内部メモリに記憶する。(S25)
なお、判定回路3は、オペアンプ1からの出力信号を入力し、入力した信号が「H」レベルであれば、判定フラグ4に「L」フラグを出力し、入力した信号が「L」レベルであれば、判定フラグ4に「H」フラグを出力する構成としてもよい。この場合、判定フラグ4は、判定回路3より一度でも「H」フラグを入力した場合、その後、判定回路3より「L」フラグを入力しても、判定フラグ4は「H」フラグを保持しつづける。
【0086】
また、不良であると判断され、判定フラグ4が「H」になった場合以後の判定動作を行わない構成にしても良い。
【0087】
次に、カウンタmの値が、n−1であるかを判定する(S26)。カウンタmの値がn−1以下の場合は、カウンタmの値を1つ増やし、S23〜S25のステップを、mの値がn−1となるまで、繰り返し行う。なお、このnとは、集積回路10が出力できる階調数である。
【0088】
(実施形態1の動作確認テスト2)
次に、動作確認テストの2つ目の手順を、図4を参照して以下に説明する。図4は、第1の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【0089】
まず、動作確認テスト1においては、常にオペアンプ1の正極性入力端子に入力される階調電圧が、負極性入力端子に入力される階調電圧より高いため、DAC回路28に、低い電圧しか出力しないような不具合がある場合や、DAC回路8に高い電圧しか出力しないような不具合がある場合には、判定回路3は、正常を示す「L」フラグを出力してしまう。
【0090】
したがって、動作確認テスト2においては、オペアンプ1の正極性入力端子に、負極性入力端子より低い階調電圧を入力して動作確認を行う。
【0091】
まず、動作確認テスト1が終了した後、カウンタmの値を0に初期化する(S31)。次に、制御回路は、カウンタmの値に1を加算した、階調m+1の階調データを、ここでは、階調1の階調データを、TSTR1信号をアクティブにし、データバスを介して予備のサンプリング回路26に格納する。次に、制御回路は、カウンタmに対応する、階調mの階調データを、ここでは、階調0の階調データを、TSTR2信号をアクティブにし、データバスを介して、サンプリング回路6に格納する。
【0092】
ここで、動作確認テスト1のS23と同様に、DAC回路28は、サンプリング回路26が格納した階調データを、ホールド回路27を介して入力する。さらに、DAC回路28は、入力した階調データに対応する、階調m+1の階調電圧を、ここでは、階調1の階調電圧を、オペアンプ1の負極性入力端子に出力する。一方、DAC回路8は、サンプリング回路6が格納した階調データを、ホールド回路7を介して入力する。さらに、各DAC回路8は、入力した階調データに対応する、階調mの階調電圧を、ここでは、階調0の階調電圧を、自身に直列に接続された、各オペアンプ1の正極性入力端子に出力する(S32)。
【0093】
次に、オペアンプ1は、正極性入力端子に入力したDAC回路8からの階調0の階調電圧と、負極性入力端子に入力したDAC回路28からの階調1の階調電圧とを比較する(S33)。ここで、DAC回路8が正常であれば、階調1の階調電圧が階調0の階調電圧よりも高いため、オペアンプ1は、「L」フラグの信号を出力する。ここで、オペアンプの出力が「H」レベルの信号であった場合、DAC回路8は不良であることになる。
【0094】
次に、判定回路3は、オペアンプ1からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。この動作確認テスト1においては、判定回路3は期待値を「L」レベルとして記憶している。ここで、判定回路3は、オペアンプ1より入力した信号が、自身が記憶する期待値と同じ、「L」レベルであれば、DAC回路8が正常であると判定する。一方、判定回路3は、オペアンプ1より入力した信号が「H」であれば、DAC回路8が不良であると判定し、判定フラグ4に「H」フラグを出力する。判定フラグ4は、判定回路3より「H」フラグを入力した場合、入力した「H」フラグを自身の内部メモリに記憶する(S34)。以上の、S33〜S34のステップを、mの値がn−1となるまで繰り返し行う(S35、S36)。
【0095】
(実施形態1の動作確認テスト3)
次に、動作確認テストの3つ目の手順を、図5を参照して以下に説明する。図5は、第1の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【0096】
DAC回路8において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ1に入力された階調電圧を、オペアンプ1が保持し続け、動作確認テスト1および2において、不具合を検出できない場合がある。ここで、動作確認テスト3においては、オペアンプ1の正極性入力端子にプルダウン回路を接続する。これにより、DAC回路8の出力がオープンとなる場合、オペアンプ1の正極性入力端子に、低い電圧を入力することになる。結果、DAC回路8の出力がオープンとなる場合、言い換えれば、DAC回路8より出力がない場合において、実行済の確認テストによる、オペアンプ1の入力された階調電圧を、オペアンプ1が保持し続けることを防ぐことができる。
【0097】
動作確認テスト3の具体的な手順は、図5に示すように、まず、カウンタmを0に初期化する(S41)。次に、プルアップ・プルダウン回路5は、オペアンプ1の正極性入力端子をプルダウンする(S42)。ここからのS43〜S47のステップは、既に上述した動作確認テスト1の、S23〜S27のステップと同様であるため、ここではその説明を省略する。
【0098】
以上のように、オペアンプ1の正極性入力端子をプルダウンし、動作確認テスト1の手順を行うことにより、DAC回路8の出力がオープンとなった場合、オペアンプ1は、「L」レベルの信号を出力することになる。結果、判定回路3は、入力した「L」レベルの信号より、DAC回路8に不具合があると判定し、判定フラグ4が「H」フラグを記憶することになる。
【0099】
(実施形態1の動作確認テスト4)
次に、動作確認テストの4つ目の手順を、図6を参照して以下に説明する。図6は、第1の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【0100】
ここで、動作確認テスト4は、動作確認テスト3と同様に、DAC回路8の出力がオープンとなる不具合に対応するためのものである。同図に示すように、まず、カウンタmを0に初期化する(S51)。次に、プルアップ・プルダウン回路5は、オペアンプ1の正極性入力端子をプルアップする(S52)。ここからのS53〜S57のステップは、既に上述した動作確認テスト2の、S32〜S36のステップと同様であるため、ここではその説明を省略する。
【0101】
以上のように、オペアンプ1の正極性入力端子をプルアップし、動作確認テスト2の手順を行うことにより、DAC回路8の出力がオープンとなった場合、オペアンプ1は、「H」レベルの信号を出力することになる。結果、判定回路3は、入力した「H」レベルの信号より、DAC回路8に不具合があると判定し、判定フラグ4が「H」を記憶することになる。
【0102】
(実施形態1の動作確認テスト5)
次に、動作確認テストの5つ目の手順を、図7を参照して以下に説明する。図7は、第1の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【0103】
DAC回路8においては、自身における隣接する2つ階調がショートするという不具合が発生する場合がある。このように、隣接する2つ階調がショートした場合、DAC回路8は、ショートした2つの階調の中間電圧を出力することになる。この不具合の場合、DAC回路8が出力する階調電圧は、正常な場合と比べて、1階調以上の電圧のずれとならない。したがって、動作確認テスト1〜4において、この不具合を検出することはできない。ここで、動作確認テスト5においては、このようなDAC回路8における、隣接する2つの階調がショートした不具合を検出することが目的である。
【0104】
同図に示すように、まず、カウンタmを0に初期化する(S61)。次に、TSTR1およびTSTR2をアクティブにし、さらに、データバスを介して、階調mの階調データを、ここでは、階調0の階調データを、サンプリング回路26およびサンプリング回路6が入力する。次に、DAC回路28および8は、ホールド回路27および7を介して、サンプリング回路26および6より、階調0の階調データを取得する。さらにDAC回路28および8は、オペアンプ1の正極性入力端子および負極性入力端子に、階調0の階調電圧を出力する(S62)。
【0105】
次に、図示しないスイッチにより、オペアンプ1の正極性入力端子と、負極性入力端子とをショートする。なお、動作確認テスト1および2において、DAC回路8に不具合がないと判定されている場合は、正極性入力端子と負極性入力端子に入力される階調電圧の差は、1階調以上の電圧差にならない。したがって、正極性入力端子と負極性入力端子とをショートすることによって、大きな電流が流れるという問題はない。
【0106】
ここで、オペアンプ1の正極性入力端子と負極性入力端子とをショートしたことにより、オペアンプ1の2つの入力端子は、同じ階調電圧を入力することになる。ここで、本来オペアンプ1は、入出力のオフセット電圧を有しているため、自身の2つの入力端子に同じ階調電圧を入力したとしても、オペアンプ1の出力は、「H」または「L」のどちらかを出力することになる。この、オペアンプ1の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプ1の出力のレベルを、判定回路3は、期待値として記憶する(S63)。
【0107】
次に、図示しないスイッチをOFFにして、オペアンプ1の正極性入力端子と負極性入力端子とのショートを解除する。このとき、オペアンプ1の正極性入力端子には、DAC回路8からの階調0の階調電圧が入力され、負極性入力端子には、DAC回路28からの階調0の階調電圧が入力される。ここで、DAC回路28および8に不具合がなければ、オペアンプ1の出力は、判定回路3に記憶した期待値と同じ出力となる。したがって、判定回路3は、オペアンプ1からの出力と、自身が記憶する期待値とを比較する(S64)。判定回路3は、オペアンプ1からの出力値が、期待値と異なる値であれば、判定フラグ4に「H」フラグを出力する(S65)。
【0108】
次に、図示しないスイッチによって、オペアンプ1の正極性入力端子にDAC回路28からの階調電圧を入力し、負極性入力端子にDAC回路8からの階調電圧を入力するように、オペアンプ1の入力を切り替える(S66)。ここで、S64と同様の処理を行う(S67)。S67において、判定回路3が、オペアンプ1からの出力と、自身が記憶する期待値とが異なれば、判定フラグ4に「H」フラグを出力する(S68)。このように、正極性入力端子と負極性入力端子とを切り替えることにより、判定回路3が記憶する期待値が「H」レベルまたは「L」レベルのどちらであっても、DAC回路8の不具合を検出可能となる。
【0109】
以上のS62〜S68のステップを、カウンタmの値がnとなるまで、カウンタmの値を1つ増加させて繰り返し行う(S69、S70)。
【0110】
(自己修復)
次に、判定フラグ4が「H」フラグを記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8−1〜8−nのいずれかに不具合があると判定回路3が判定した場合の修復について、図8を参照して以下に説明する。図8は、不良と判定したDAC回路8と、予備のDAC回路28とを切り替え、自己修復する手順を示すフローチャート図である。
【0111】
判定回路3は、DAC回路8が不良であると判定した場合、「H」フラグを判定フラグ4に出力する。さらに、判定フラグ4は、判定回路3からの「H」フラグを入力し、自身の内部に記憶する。ここで、制御回路は、判定フラグ4が「H」を記録しているかどうかを検出する(S71)。制御回路は、判定フラグ4が「H」を記憶していないことを検出した場合は、S75の処理に移る。一方、制御回路は、判定フラグ4が「H」を記憶していることを検出した場合、判定フラグ4−1〜4−nのそれぞれが記憶している「H」のフラグ数を確認する。ここで、判定フラグ4が記憶している「H」のフラグ数が複数の場合、S73の処理にうつる。一方、判定フラグ4が記憶している「H」のフラグ数が1つの場合は、S74の処理にうつる(S72)。
【0112】
S74においては、「H」フラグを記憶している判定フラグ4に対応するDAC回路8を、予備のDAC回路28に切り替える処理を行う(S74)。まず、不良のDAC回路8と予備のDAC回路28との切り替えの手順を説明するにあたり、ここでは、液晶駆動用信号出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶しているものとする。
【0113】
判定フラグ4−1は、スイッチ2cおよび2dに対して、「H」レベルとなるFlag1の出力信号を出力する。Flag1の出力信号によって、「H」レベルの信号を入力したスイッチ2cはOFFとなり、スイッチ2dはONとなる。これにより、スイッチ2cはオペアンプ1−1からの出力と、液晶駆動用信号出力端子OUT1との接続を遮断することになる。一方、スイッチ2dは、サンプリング回路6−1に入力されるSTR1信号を、サンプリング回路26に出力することになる。これにより、液晶駆動用信号出力端子OUT1に対応する階調データは、サンプリング回路26も格納することになる。さらに、スイッチ2dは、オペアンプ21の出力と、液晶駆動用信号出力端子OUT1とを接続する。このように、判定フラグ4−1からのFlag1の出力信号によって、スイッチ2cおよび2dが切り替わることにより、不良であるDAC回路8−1を予備のDAC回路28に切り替えることになる。
【0114】
次に、S73の処理について説明する。判定フラグ4が記憶する「H」フラグの数が、複数であった場合、確率的に予備のDAC回路28が不良であると考えられる。したがって、S73において、制御回路は、判定フラグ4が記憶するフラグを全て「L」フラグにし、S75の処理に移行する。次に、S71においてNOと判定された場合、S73の処理後、または、S74の処理後、制御回路は、test信号を「L」に、testB信号を「H」に切り替え、通常動作に移行する(S75)。
【0115】
以上のように、動作確認テスト1〜5、および、自己修復の処理を行うことにより、集積回路10は、不良のDAC回路を予備のDAC回路28に切り替えることができる。さらに、第1の実施形態においては、予備のDAC回路28に対応する、予備のサンプリング回路26およびホールド回路27を備えている。したがって、DAC回路8だけでなく、サンプリング回路6またはホールド回路7に不具合があった場合においても、予備のサンプリング回路26およびホールド回路28に切り替えることができる。
【0116】
次に、集積回路10を搭載する表示装置の電源投入から、動作確認テストを行い、通常動作を行うまでの手順を、図9を参照して以下に説明する。図9は、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。
【0117】
同図に示すように、まず、表示装置に電源投入し、集積回路10を初期化することにより、判定フラグ4は全て「L」フラグになる(S81)。次に、制御回路は、test信号を「H」に、testB信号を「L」にし、動作確認テストの状態に集積回路10を切り替える(S82)。次に、制御回路および集積回路10は、上述した動作確認テストを行う(S83)。さらに、全ての動作確認テスト1〜5が終了したかどうかを、制御回路は確認し、不良となる回路は、予備の回路に切り替え、通常動作に移行する(S84)。
【0118】
(オペアンプ1の動作確認)
上述した動作確認テストは、オペアンプ1に不具合がないことを前提としている。しかしながら、オペアンプ1においても不具合が発生する可能性がある。したがって、上記動作確認テストを行う前に、オペアンプ1の動作確認を行うことが、本実施形態においては好ましい。そこで、以下に、オペアンプ1の動作確認についても、図10を参照して説明する。図10は、オペアンプ1とオペアンプ1の動作確認のための周辺回路との構成を示す説明図である。
【0119】
同図に示すように、オペアンプ1の正極性入力端子には、DAC回路8からの出力と、所定の電圧との入力を切り替えるスイッチS5が接続されている。さらにスイッチS5のB側(所定の電圧の入力側)には、2つの所定の電圧Vref1およびVref2を切り替えるスイッチS3が接続されている。一方、オペアンプ1の負極性入力端子には、オペアンプ1からの負帰還を行うためのオペアンプ1の出力と、所定の電圧との入力を切り替えるスイッチS6が接続されている。さらに、スイッチS4のB側(所定の電圧の入力側)には、2つの所定の電圧Vref1およびVref2を切り替えるスチッチS4が接続されている。
【0120】
次に、オペアンプ1の通常動作について説明する。オペアンプ1の通常動作時は、スイッチS5をA側(DAC回路8の出力側)にし、スイッチS6をA側にすることにより、オペアンプ1は、ボルテージフォロワの回路として動作する。
【0121】
次に、オペアンプ1の動作確認動作確認を行うための手順を以下に説明する。まず、スイッチS1およびS2をB側に切り替える。これにより、オペアンプ1の負帰還はなくなり、オペアンプ1はコンパレータとして動作する。次に、スイッチS3およびS4をA側に切り替える。これにより、オペアンプ1の正極性入力端子は、Vref1を入力し、負極性入力端子は、Vref2を入力することになる。ここで、Vref1およびVref2は予め生成された電圧であり、Vref1の電圧値は、Vref2の電圧値より大きい値とする。なお、Vref1とVref2との電圧値の差は、オペアンプ1の入出力オフセット値よりも大きい値とする。このとき、オペアンプ1は、負極性入力端子に入力したVref2より、正極性入力端子に入力したVref1の電圧の方が高いため、「H」レベルの信号を出力する。このオペアンプ1からの出力を、判定回路3が検出し、自身が記憶する期待値「H」と比較する。ここで、オペアンプ1の出力が「L」レベルであった場合、判定回路3は、オペアンプ1に不具合があると判定できる。なお、判定回路3が記憶する期待値は、制御回路より与えられたものである。
【0122】
次に、オペアンプ1のコンパレータ動作に不具合があり、オペアンプ1は「H」レベルしか出力できない場合も考えられる。したがって、スイッチS3およびS4をB側に切り替え、オペアンプ1の正極性入力端子にVref2を入力し、負極性入力端子にVref1を入力する。このとき、オペアンプ1は、正極性入力端子に入力したVref2よりも、負極性入力端子に入力したVref1の電圧値の方が高いため、「L」レベルを出力する。このオペアンプ1からの出力を、判定回路3が検出し、自身が記憶する期待値「L」と比較する。ここで、オペアンプ1の出力が「H」レベルであった場合、判定回路3は、オペアンプ1に不具合があると判定できる。なお、スイッチS3〜S6は、制御回路によって切り替えられるものとする。
【0123】
〔実施形態2〕
次に、本発明に係る第2の実施形態について、図11〜図17を参照して、以下に説明する。なお、なお、実施形態2の説明に関しては、実施形態1と異なる箇所についてのみ説明し、重複する箇所についてはその説明を省略する。
【0124】
まず、実施形態1と実施形態2の違いについて簡単に説明する。実施形態1は、DAC回路8の出力と、予備のDAC回路28の出力を、オペアンプ1において比較している。一方、実施形態2は、互いに隣接する2つのDAC回路8を一組とし、互いのDAC回路8からの出力を、オペアンプ1において比較する。
【0125】
(表示駆動用半導体集積回路20の構成)
図11を参照して、本発明の表示駆動用半導体集積回路(以下、集積回路とする)20の構成について説明する。図11は、集積回路20(表示装置駆動用の集積回路)の構成を示す説明図である。
【0126】
オペアンプ1は、自身に直列に接続されるDAC回路8からの出力を、自身の正極性入力端子に入力する。さらに、オペアンプ1は、自身に隣り合うオペアンプに直列に接続されるDAC回路8からの出力を、自身の負極性入力端子に入力する。具値的には、同図に示すように、オペアンプ1−1は、DAC回路8−1からの出力を、自身の正極性入力端子に入力し、DAC回路8−2にからの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。同様に、オペアンプ1−2は、DAC回路8−2からの出力を、自身の正極性入力端子に入力し、DAC回路8−1からの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。また、集積回路20は、予備のサンプリング回路26Aおよび26Bと、予備のホールド回路27Aおよび27Bと、予備のDAC回路28Aおよび28Bと、オペアンプ21Aおよび21Bと、プルアップ・プルダウン回路25Aおよび25Bとを備えている。オペアンプ21Aにおいても、DAC回路28Aからの出力を自身の正極性入力端子に、DAC回路28Bからの出力を、スイッチ2aを介して自身の負極性入力端子に入力する。さらに、オペアンプ21Bにおいても、DAC回路28Bからの出力を、自身の正極性入力端子に、DAC回路28Aからの出力を、スイッチ2aを介して自身の負極性入力端子に入力している。
【0127】
(集積回路20の通常動作)
集積回路20における通常動作においては、実施形態1と同様に、制御回路は、test信号を「L」レベルに、testB信号を「H」レベルにする。これにより、DAC回路8は、ホールド回路7より入力した階調データを階調電圧信号に変換し、階調電圧としてオペアンプ1の正極性入力端子に出力する。ここでオペアンプ1の出力は、スイッチ2bがONしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ1は、ボルテージフォロワとして動作する。よって、オペアンプ1は、DAC回路8からの階調電圧をバッファし、対応する各出力端子OUT1〜OUTnに出力する。
【0128】
(動作確認テストの切り替え)
集積回路20における動作確認テストへの切り替えは、制御回路がtest信号を「H」レベルとし、testB信号を「L」レベルとする。まず、スイッチ2aがONとなることにより、サンプリング回路26Aおよび奇数番目のサンプリング回路6(サンプリング回路6−1,6−3,・・・,6−(n−1))には、TSTR1信号が入力される。さらに、サンプリング回路26Bおよび偶数番目のサンプリング回路6(サンプリング回路6−2,6−3,・・・,6−n)には、TSTR2信号が入力される。さらに、スイッチ2aがONとなることにより、奇数番目のオペアンプ1の負極性入力端子には、隣り合う偶数番目のDAC回路8からの出力が入力され、偶数番目のオペアンプ1の負極性入力端子には、隣り合う奇数番目のDAC回路8からの出力が入力される。また、testB信号が「L」レベルとなることにより、スイッチ2bはOFFとなる。これにより、オペアンプ1における、自身の出力の負極性入力端子への負帰還が遮断されることになる。その結果、オペアンプ1は、自身に直列に接続されたDAC回路8からの出力と、隣り合うDAC回路8からの出力とを比較するコンパレータとなる。
【0129】
(実施形態2の動作確認テスト1)
次に、第2の実施形態に係る、動作確認テストの1つ目の手順を、図12を参照して以下に説明する。図12は、第2の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【0130】
まず、制御回路はtest信号を「H」レベルに、testB信号を「L」レベルにする(S101)。これにより、オペアンプ1はコンパレータとして動作する(S102)。次に、制御回路は、奇数番目の判定回路3(判定回路3−1,3−3,・・・,3−(n−1))の期待値を「L」レベルに設定する。一方、制御回路は、偶数番目の判定回路3(判定回路3−2,3−4,・・・,3−n)の期待値を「H」レベルに設定する。
【0131】
次に、制御回路は、自身が備えるカウンタmを0に初期化する(S103)。さらに、制御回路は、TSTR1をアクティブにし、サンプリング回路26Aおよび奇数番目のサンプリング回路6がデータバスを介して、階調mの階調データを入力する。また、制御回路は、TSTR2をアクティブにし、サンプリング回路26Bおよび偶数番目のサンプリング回路6がデータバスを介して、階調m+1の階調データを入力する(S104)。
【0132】
ここで、カウンタmの値が0の場合を考えると、奇数番目のオペアンプ1は、自身の正極性入力端子に階調0の階調電圧を、自身に直列に接続される、奇数番目のDAC回路8より入力する。また、奇数番目のオペアンプ1は、自身の負極性入力端子に階調1の階調電圧を、隣り合う偶数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、奇数番目のオペアンプ1の出力は「L」になる。一方、偶数番目のオペアンプ1は、自身の正極性入力端子に階調1の階調電圧を、自身に直列に接続される、偶数番目のDAC回路8より入力する。また、偶数番目のオペアンプ1は、自身の負極性入力端子に階調0の階調電圧を、隣り合う奇数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、偶数番目のオペアンプ1の出力は「H」になる。
【0133】
次に、判定回路3は、オペアンプ1からの出力信号のレベルが、自身が記憶する期待値に合致するかを判定する(S105)。ここで、オペアンプ1からの出力が、期待値と異なる場合、判定回路3は、判定フラグ4に「H」フラグを出力する(S106)。以上のS104〜S106までの処理を、カウンタmの値を1つづつ増やし、カウンタmの値がn−1となるまで繰り返し行う(S107,S108)。
【0134】
(実施形態2の動作確認テスト2)
次に、第2の実施形態に係る、動作確認テストの2つ目の手順を、図13を参照して以下に説明する。図13は、第2の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【0135】
第2の実施形態における動作確認テスト2は、第2の実施形態における動作確認テスト1における、奇数番目と偶数番目との階調の電圧関係を逆にした動作確認であり、その他は、第2の実施形態における動作確認テストと同様である。
【0136】
まず、制御回路は、奇数番目の判定回路3の期待値を「H」に設定し、一方、偶数番目の判定回路3の期待値を「L」に設定する。さらに、制御回路は、自身が備えるカウンタmを0に初期化する(S111)。
【0137】
次に、制御回路は、TSTR1をアクティブにし、サンプリング回路26Aおよび奇数番目のサンプリング回路6がデータバスを介して、階調m+1の階調データを入力する。また、制御回路は、TSTR2をアクティブにし、サンプリング回路26Bおよび偶数番目のサンプリング回路6がデータバスを介して、階調mの階調データを入力する(S112)。
【0138】
ここで、カウンタmの値が0の場合を考えると、奇数番目のオペアンプ1は、自身の正極性入力端子に階調1の階調電圧を、自身に直列に接続される、奇数番目のDAC回路8より入力する。また、奇数番目のオペアンプ1は、自身の負極性入力端子に階調0の階調電圧を、隣り合う偶数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、奇数番目のオペアンプ1の出力は「H」レベルになる。一方、偶数番目のオペアンプ1は、自身の正極性入力端子に階調0の階調電圧を、自身に直列に接続される、偶数番目のDAC回路8より入力する。また、偶数番目のオペアンプ1は、自身の負極性入力端子に階調1の階調電圧を、隣り合う奇数番目のDAC回路8より入力する。ここで、オペアンプ1の2つの入力端子に接続するDAC回路8が正常であれば、偶数番目のオペアンプ1の出力は「L」レベルになる。
【0139】
次に、判定回路3はオペアンプ1からの出力のレベルと、自身が記憶する期待値とを比較する(S113)。ここで、判定回路3は、オペアンプ1からの出力が期待値と異なる場合、判定フラグ4に「H」フラグを出力する。以上のS112〜S114の処理を、カウンタmの値を1つづつ増やし、カウンタmの値がn−1となるまで繰り返し行う(S115、S116)。
【0140】
(実施形態2の動作確認テスト3)
次に、第2の実施形態に係る、動作確認テストの3つ目の手順を、図14を参照して以下に説明する。図14は、第2の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【0141】
第1の実施形態の動作確認テスト3において説明したように、DAC回路8において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ1の入力された階調電圧を、オペアンプ1が保持し続け、実施形態2の動作確認テスト1および2において、不具合を検出できない場合がある。
【0142】
まず、動作確認テスト1〜2と同様に、制御回路は、自身が備えるカウンタmの値を0に初期化する(S121)。また、集積回路20は、DAC回路8の正極性入力端子に、プルアップ・プルダウン回路5を接続している。ここで、奇数番目のオペアンプ1の正極性入力端子をプルアップするように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、奇数番目のDAC回路8の出力がオープンとなる場合に、奇数番目のオペアンプ1の正極性入力端子に高い電圧を入力することになる。一方、偶数番目のオペアンプ1の正極性入力端子については、プルダウンとなるように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、偶数番目のDAC回路8の出力がオープンとなる場合に、偶数番目のオペアンプ1の正極性入力端子に低い電圧を入力することになる。
【0143】
この後のS123〜S127の処理については、第2の実施形態の動作確認テスト1と同様であるため、ここではその説明を省略する。
【0144】
(実施形態2の動作確認テスト4)
次に、第2の実施形態に係る、動作確認テストの4つ目の手順を、図15を参照して以下に説明する。図15は、第2の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【0145】
ここでは、上記の動作確認テスト3と同様の不具合を検出することを目的としている。まず、これまでの動作確認テストと同様に、制御回路は、自身が備えるカウンタmの値を0に初期化する(S131)。次に、制御回路は、奇数番目のオペアンプ1の正極性入力端子をプルダウンするように、プルアップ・プルダウン回路5を制御する(S122)。結果、奇数番目のDAC回路8の出力がオープンとなる場合に、奇数番目のオペアンプ1の正極性入力端子に低い電圧を入力することになる。一方、偶数番目のオペアンプ1の正極性入力端子については、プルアップとなるように、制御回路は、プルアップ・プルダウン回路5を制御する(S122)。結果、偶数番目のDAC回路8の出力がオープンとなる場合に、偶数番目のオペアンプ1の正極性入力端子に高い電圧を入力することになる。
【0146】
この後のS133〜S137の処理については、第2の実施形態の動作確認テスト2と同様であるため、ここではその説明を省略する。
【0147】
(実施形態2の動作確認テスト5)
次に、第2の実施形態に係る、動作確認テストの5つ目の手順を、図16を参照して以下に説明する。図16は、第2の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【0148】
第1の実施形態の動作確認テスト5において説明したように、DAC回路8においては、自身における隣接する2つ階調がショートするという不具合が発生する場合がある。第2の実施形態の動作確認テスト5においては、このような不具合を検出することが目的である。
【0149】
同図に示すように、まず、制御回路は、自身が備えるカウンタmの値を0に初期化する(S141)。次に、TSTR1およびTSTR2をアクティブにし、さらに、データバスを介して、階調mの階調データを、サンプリング回路26A、サンプリング回路26B、およびサンプリング回路6が入力する。さらに、データLOAD信号をアクティブにすることにより、奇数番目のDAC回路8および偶数番目のDAC回路8は、同じ階調mの階調電圧を出力することになる(S142)。次に、図示しないスイッチを介して、制御回路は、オペアンプ1の正極性入力端子と負極性入力端子とをショートさせる。このオペアンプ1の正極性入力端子と負極性入力端子とをショートさせたことにより、オペアンプ1の正極性入力端子および負極性入力端子は、同じ階調電圧を入力することになる。次に、オペアンプ1の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプの出力のレベルを、判定回路3は、期待値として記憶する(S143)。
【0150】
次に、図示しないスイッチをOFFにして、オペアンプ1の正極性入力端子と負極性入力端子とのショートを解除する。このとき、奇数番目のオペアンプ1の正極性入力端子は、自身に直列に接続された奇数番目のDAC回路8からの、階調mの階調電圧が入力され、負極性入力端子には、自身に隣り合う偶数番目のDAC回路8からの、階調mの階調電圧が入力される。一方、偶数番目のオペアンプ1の正極性入力端子は、自身に直列に接続された偶数番目のDAC回路8からの、階調mの階調電圧が入力され、負極性入力端子には、自身に隣り合う奇数番目のDAC回路8からの、階調mの階調電圧が入力される。ここで、判定回路3は、自身が記憶した期待値と、オペアンプ1からの出力とを比較する(S144)。さらに、判定回路3は、オペアンプ1からの出力が、自身が記憶する期待値と異なる場合は、判定フラグ4に「H」フラグを出力する。さらに、判定フラグ4は、判定回路3より入力した「H」フラグを、自身の内部に記憶する。
【0151】
次に、制御回路は、図示しないスイッチを用いて、DAC回路8からの、オペアンプ1の正極性入力端子に入力される信号と、負極性入力端子に入力される信号とを入れ替える(S146)。この後、S147の処理と同じ処理を行う(S147)。また、S145と同様に、判定回路3は、オペアンプ1からの出力が、自身が記憶する期待値と異なる場合には、判定フラグ4に「H」を出力する(S148)。
【0152】
以上のS142〜S148の処理を、カウンタmの値がnとなるまで、カウンタmの値を1つ増加させて繰り返し行う(S149、S150)。
【0153】
(実施形態2の自己修復)
次に、判定フラグ4が「H」を記憶している場合、言い換えれば、上記動作確認テスト1〜5において、DAC回路8のいずれかに不具合があると判定回路3が判定した場合の修復について、図17を参照して以下に説明する。図17は、不良と判定したDAC回路8と、予備のDAC回路28Aおよび28Bとを切り替え、自己修復する手順を示すフローチャート図である。
【0154】
まず、制御回路は、判定フラグ4が「H」を記憶しているかどうかを検出する(S151)。制御回路は、判定フラグ4が「H」を記憶していないことを検出した場合は、S153の処理に移行する。一方、制御回路が、「H」を記憶している判定フラグ4を検出した場合、「H」を記憶する判定フラグ4に対応するDAC回路8を、予備のDAC回路28Aまたは28Bに切り替える。ここで、実施形態2においては、2つのDAC回路8を1組として動作確認を行っているため、判定フラグ4が「H」フラグを記憶していたとしても、1組のうちの、どちらのDAC回路が不良なのか判断がつかない。したがって、実施形態2においては、「H」を記憶する判定フラグ4に対応する1組のDAC回路8を、言い換えれば、奇数番目および偶数番目の2つのDAC回路8を、予備のDAC回路28Aおよび28Bに切り替える(S152)。具体的な説明として、以下においては、DAC回路8−1に不具合があるものとして説明する。
【0155】
ここで、DAC回路8−1に不具合があった場合、動作確認テスト1〜5によって、判定回路3−1および3−2は、ともに「H」を判定フラグ4−1および4−2に出力することになる。さらに判定フラグ4−1および4−2は、判定回路3−1および3−2より入力した「H」フラグをスイッチ2cおよび2dに出力し、スイッチ2cをOFF、スイッチ2dをONする。結果、サンプリング回路26AはSTR1信号を入力し、サンプリング回路26BはSTR2信号を入力する。これにより、サンプリング回路26Aは、液晶駆動用信号出力端子OUT1に対応する階調データをデータバスより取得することになり、また、サンプリング回路26Bは、液晶駆動用信号出力端子OUT2に対応する階調データをデータバスより取得することになる。さらに、スイッチ2cがOFFとなることにより、オペアンプ1−1の出力と、液晶駆動用信号出力端子OUT1との接続は遮断され、オペアンプ1−2の出力と、液晶駆動用信号出力端子OUT2との接続も遮断される。さらに、スイッチ2dがONしたことにより、オペアンプ21Aの出力は、液晶駆動用信号出力端子OUT1に接続し、オペアンプ21Bの出力は、液晶駆動用信号出力端子OUT2に接続する。
【0156】
以上のように、不具合があるDAC回路8と、これに対となるDAC回路8とを1組として、予備のDAC回路28Aおよび28Bに切り替えることにより、不具合のあるDAC回路8を予備のDAC回路26Aまたは26Bに切り替えることができる。
【0157】
次に、制御回路は、test信号を「L」、testB信号を「H」にし、通常動作に移行する(S153)。
【0158】
〔実施形態3〕
以上に説明した実施形態1および実施形態2においては、出力回路ブロック30(図2を参照)からの階調電圧と、予備出力回路ブロック40(図2を参照)からの階調電圧とを切り替える切替回路60(図2を参照)は、集積回路10および20に備えられる構成であったが、本発明はこれに限るものではなく、切替回路60が、表示パネル側に備えられる構成であってもよい。
【0159】
以下に、表示パネル側に切替回路60を備えた表示装置90’の構成および動作を、本発明に係る第3の実施形態として説明する。なお、本実施形態では、実施形態1と異なる箇所について説明し、重複する箇所についてはその説明を省略する。
【0160】
(表示装置90’の概略構成)
まず、図18を参照して、本実施形態に係る表示装置90’の概略構成を説明する。図18は、表示装置90’の概略構成を示すブロック図である。
【0161】
図18に示すように、表示装置90’は、表示パネル80’と、外部より入力される階調データに基づき表示パネル80’を駆動する集積回路10’(駆動回路)とを備えている。ここで、集積回路10’において、実施形態1の集積回路10と異なる点は、切替回路60を備えていないことであり、その他の構成は、集積回路10と同じ構成である。また、表示パネル80’において、実施形態1の表示パネル80と異なる点は、切替回路60を備えていることであり、その他の構成は、表示パネル80と同じ構成である。
【0162】
(表示装置90’の構成)
次に、図19を参照して、本実施形態に係る表示装置90’の、より詳細な構成を説明する。図19は、集積回路10’の構成を示すブロック図である。
【0163】
図19に示すよに、集積回路10’は、階調データ入力端子(図示しない)より、データバスを介してn個の出力端子OUT1〜OUTnの各々に対応する階調データが入力されるn個のサンプリング回路6と、n個のホールド回路7と、階調データを階調電圧信号に変換するDAC回路8と、DAC回路8からの階調電圧信号に対するバッファ回路の役割を有するオペアンプ1と、n個の判定回路3と、n個のプルアップ・プルダウン回路5とを備えている。
【0164】
さらに、図19に示すように、集積回路10’は、test信号によってON,OFFが切替わる複数のスイッチ2aと、testB信号によってON,OFFが切替わる複数のスイッチ2bと、LF信号によってON,OFFが切替わる複数のスイッチ2fと、を備えている。なお、スイッチ2a、2bおよび2fは、「H」の信号を入力された場合にONとなり、「L」の信号を入力された場合にOFFとなる。さらに、集積回路10’予備のサンプリング回路26と、予備のホールド回路27と、予備のDAC回路28と、予備のオペアンプ21と、予備の出力端子OUT0とを、各1回路づつ備えている。
【0165】
一方、表示パネル80’は、図19に示すように、集積回路10’が備える出力端子OUT1〜OUTnの各々に接続する接続端子(図示せず)と、判定フラグ9−1〜9−n(以下、総称する場合は、判定フラグ9とする)と、制御回路(図示せず)からのLF信号によってON,OFFが切替わるスイッチ2fと、LF信号の反転信号であるLFB信号によってON,OFFが切替わるスイッチ2eと、判定フラグ9からの出力信号であるFlag1〜FlagnによってON,OFFが切替わるスイッチ2cおよび2dと、を備えている。なお、スイッチ2d、2e、および2fは、「H」の信号を入力された場合にONとなり、「L」の信号を入力された場合にOFFとなる。また、スイッチ2cは、「L」の信号を入力された場合にONとなり、「H」の信号を入力された場合にOFFとなる。
【0166】
また、本実施形態における表示パネル80’は、液晶表示パネルであり、図19に示すように、集積回路10’の出力端子OUTの各々に、スイッチ2eおよび2cを介して、データ信号線SL−1〜SL−n(以下、総称する場合、データ信号線SLとする)が接続されている。また、データ信号線SLの各々には、走査信号線GLの本数と同数の画素Pが接続されている。なお、図19においては、データ信号線SL−1に接続する画素Pを画素P−1とし、データ信号線SL−nに接続する画素Pを画素P−nとしている。
【0167】
(実施形態3の自己修復)
次に、本実施形態に係る表示装置90’において、動作確認テストを行った結果、判定フラグ4が「H」フラグを記憶している場合での、自己修復動作について説明する。なお、本実施形態における、動作確認テストの方法は、実施形態1に述べた動作確認テスト1〜5と同様であるため、ここでは、動作確認テストの説明は省略する。
【0168】
まず、動作確認テスト1〜5が終了した時点においては、test信号は「H」であり、testB信号は「L」となっている。したがって、オペアンプ1と出力端子OUTとの接続は、スイッチ2bによって切り離されている。ここで、制御回路は、動作確認テスト1〜5が完了した後、「H」のLF信号を出力するとともに、「L」のLFB信号を出力する。この「H」のLF信号が出力されることにより、スイッチ2fはONし、判定フラグ4の各々は、各出力端子OUTを介して、各判定フラグ9に接続することになる。さらに、判定フラグ4の各々は、自身が記憶する「H」フラグまたは「L」フラグを、Flag1〜Flagnとして、各出力端子OUTを介して、各判定フラグ9に出力する。各判定フラグ9は、判定フラグ4より出力されたFlag1〜Flagnを、自身の内部メモリに記憶するとともに、自身に接続するスイッチ2cおよび2dに出力する。なお、LF信号が「H」の期間、LFB信号が「L」となることにより、各スイッチ2eはOFFとなる。これにより、判定フラグ4が出力するFlag1〜Flagnが、データ信号線SL−1〜SL−nに出力されることを防止し、結果、判定フラグ4が出力するFlag1〜Flagnが、画素Pに影響を及ぼすことはない。
【0169】
以下に、表示装置90’における自己修復動作の詳細な説明として、出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶している場合を例にとって説明する。
【0170】
まず、出力端子OUT1に対応する判定フラグ4−1が「H」フラグを記憶している場合、言い換えれば、DAC回路8−1が不良であった場合、判定フラグ9−1は、判定フラグ4より「H」フラグが出力され、出力された「H」フラグを、自身が備える内部メモリに記録する。なお、この例においては、判定フラグ4−2〜4−nは、「L」フラグを記録しているものとする。
【0171】
次に、判定フラグ9−1は、「H」フラグのFlag1を、自身に接続するスイッチ2cおよび2dに出力する。これにより、判定フラグ9−1に接続するスイッチ2cは、出力端子OUT1とデータ信号線SL−1との接続を切断することになり、さらに、判定フラグ9−1に接続するスイッチ2dは、出力端子OUT0とデータ信号線SL−1とを接続することになる。一方、判定フラグ9−2〜9−nの各々は、自身に接続するスイッチ2cおよび2dに、「L」フラグのFlag2〜Flagnを出力するため、判定フラグ9−2〜9−nに接続するスイッチ2cはONとなり、判定フラグ9−2〜9−nに接続するスイッチ2dはOFFとなる。結果、データ信号線SL−2〜SL−nの各々は、スイッチ2eを介して、出力端子OUT2〜OUTnの各々に接続することになる。
【0172】
各判定フラグ9が、判定フラグ4からのFlag1〜Flagnに基づいて、自身に接続するスイッチ2cおよび2dを切り替えた後、制御回路は、「L」のLF信号を出力するとももに、「H」のLFB信号を出力する。これにより、出力端子OUT2〜OUTnの各々と、データ信号線SL−2〜SL−nの各々とが接続することになる。
【0173】
次に、制御回路が、「L」のLF信号を出力した後、「L」のtest信号と、「H」のtestB信号を出力することにより、データ信号線SL−1は、出力端子OUT0を介して、オペアンプ21の出力に接続し、一方、データ信号線SL−2〜SL−nの各々は、出力端子OUT2〜OUTnを介して、オペアンプ1−2〜1−nに接続する。なお、サンプリング回路6−1に接続するスイッチ2dは、判定フラグ4−1からのFlag1によってONしているため、サンプリング回路6−1に入力される階調データ(データ信号線SL−1に対応する階調データ)は、サンプリング回路26にも入力される。結果、データ信号線SL−1には、データ信号線SL−1に対応する階調データが、出力端子OUT1の代わりに、出力端子OUT0より入力される。なお、サンプリング回路6および予備のサンプリング回路26の各々に入力される階調データの切替については、実施形態1における動作と同様でため、ここでは、その詳細な説明を省略する。
【0174】
以上のように、表示装置90’は、自己修復動作を行うことにより、不良と検出されたDAC回路8の代わりに、予備のDAC回路28を用いて、データ信号線SLに正常な階調電圧を出力することができる。なお、実施形態1と同様に、本実施形態においても、予備のDAC回路28に対応する、予備のサンプリング回路26およびホールド回路27を備えている。したがって、DAC回路8だけでなく、サンプリング回路6またはホールド回路7に不具合があった場合においても、予備のサンプリング回路26およびホールド回路28に切り替えることができる。
【0175】
次に、表示装置90’における、電源投入から、動作確認テストを行い、通常動作に移行するまでの手順を、図20を参照して以下に説明する。図20は、表示装置90’の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。
【0176】
図20に示すように、まず、表示装置90’は、ユーザーによって電源投入されたことを検出すると、集積回路10を初期化することにより、判定フラグ4が記憶する全てのフラグを「L」フラグにする(S161)。次に、制御回路は、test信号を「H」に、testB信号を「L」にし、集積回路10’を動作確認テストの状態に切り替える(S162)。次に、制御回路および集積回路10は、上述した動作確認テストを行う(S163)。さらに、全ての動作確認テスト1〜5が終了したか否かを、制御回路は確認する(S164)。このS164において、制御回路が、全ての動作確認テスト1〜5が完了していないことを検出すると、表示装置90’は、制御回路からの指示に基づき、処理をS163に移行し、未完了の動作確認テストを行う。一方、S164において、制御回路は、表示装置90’において全ての動作確認テストが完了したことを確認すると、「H」のLF信号および「L」のLFB信号を出力し、不良となる回路(サンプリング回路6、ホールド回路7、DAC回路9、オペアンプ1)を検出した場合は、当該不良回路を、予備の回路(サンプリング回路26、ホールド回路27、DAC回路29、オペアンプ21)に切替、通常動作に移行する(S165)。
【0177】
なお、本実施形態における表示装置90’においては、判定回路3−1における判定結果であるフラグを記憶する回路として、判定フラグ4および判定フラグ9を備える構成であるが、表示装置90’の変形例として、判定フラグ9、スイッチ2f、スイッチ2eを備えず、判定フラグ4が、スイッチ2cおよび2dを制御する構成であってもよい。この場合、スイッチ2fおよび2eを制御するLF信号およびLFB信号も不要となる一方、判定フラグ4と、スイッチ2cおよび2dを接続するための配線および接続端子が必要となる。
【0178】
〔実施形態4〕
以上に説明した実施形態1〜実施形態3においては、集積回路と表示パネルとが、出力端子OUTを介して接続する構成であったが、出力端子OUTを介さず、集積回路と表示パネルとが一体となる表示装置も、本発明の範疇に含むものである。
【0179】
以下に、集積回路と表示パネルとが一体となる表示装置90”を、第4の実施形態として、図21を参照して説明する。なお、本実施形態に係る表示装置90”は、実施形態1に係る表示装置90の変形例であり、本実施形態では、実施形態1と異なる箇所について説明し、重複する箇所についてはその説明を省略する。
【0180】
(表示装置90”の構成)
まず、図21を参照して、本実施形態に係る表示装置90”の構成を説明する。図21は、表示装置90”の構成を示すブロック図である。
【0181】
図21に示すように、表示装置90”は、実施形態1に示した集積回路10と表示パネル80との区別はなく、オペアンプ1および21の出力が、スイッチ2b、2c、および2dを介して、データ信号線SLに直接接続している。つまり、本実施形態の表示装置90”において、実施形態1の表示装置90と異なる点は、出力端子OUTを備えているか否かの違いであり、その他の構成は実施形態1の表示装置90と同じである。
【0182】
なお、本実施形態においては、実施形態1の変形例として説明したが、実施形態2および3も同様に、出力端子OUTを介さず、集積回路と表示パネルとを一体にした表示装置も、本発明の範疇に含まれることは言うまでもない。
【0183】
(テレビジョンシステム)
次に、実施形態1に係る表示装置90を備えるテレビジョンシステム300について、図22を参照して説明する。なお、図22は、テレビジョンシステム300の構成を示すブロック図である。なお、以下では、テレビジョンシステム300が、実施形態1に係る表示装置90を備えるものとして説明するが、本発明に係るテレビジョンシステムは、これに限るものではなく、表示装置90の代わりに、実施形態2〜4に係る表示装置を備える構成であってもよい。
【0184】
(テレビジョンシステム300の構成)
図22に示すように、テレビジョンシステム300は、放送波を受信するアンテナ301と、受信した放送波を映像音声信号に復調するチューナー部302と、復調された映像音声信号を、映像信号と音声信号とに分離する信号分離部303と、分離された映像信号をデジタル映像信号に復号する映像信号処理部304と、復号されたデジタル映像信号を、階調データとして取得し、取得した階調データに基づいて映像を表示パネル80(図2を参照)に表示する表示装置90と、分離された音声信号をデジタル音声信号に復号する音声信号処理部305と、復号されたデジタル音声信号を、アナログ音声信号に変換した後、変換したアナログ音声信号を音声としてスピーカより出力する音声信号出力部306とを、備えている。
【0185】
(テレビジョンシステム300の動作)
次に、テレビジョンシステム300における動作処理を説明する。まず、放送局からの放送波を、アンテナ301が受信し、受信した放送波を、チューナー部302に出力する。チューナー部302は、出力された放送波を映像音声信号に復調し、信号分離部303に出力する。信号分離部303は、出力された映像音声信号を、映像信号と音声信号とに分離し、それぞれを映像信号処理部304および音声信号処理部305に出力する。映像信号処理部304は、出力された映像信号をデジタル映像信号に復号し、復号したデジタル映像信号を階調データとして表示装置90に出力する。表示装置90は、出力された階調データを、自身が備える表示パネル80を用いて表示する。一方、音声信号処理部305は、信号分離部303によって分離された音声信号を、デジタル音声信号に復号し、音声出力部306に出力する。音声信号出力部306は、出力されたデジタル音声信号をアナログ音声信号に変換した後、自身が備えるスピーカを用いて、アナログ音声信号を音声として出力する。
【0186】
なお、本発明に係るテレビジョンシステム300は、映像音声信号を取得する手段として、アンテナ301およびチューナー部302を用いて放送局より取得する構成としたが、本発明はこれに限るものではなく、記録媒体より当該記録媒体に記録されたコンテンツデータを読み出す、DVDプレーヤー等のコンテンツ読み取り装置や、インターネット等よりPC(パーソナルコンピュータ)を介して取得する構成であってもよい。
【0187】
実施形態1および実施形態4において説明した、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路10に電源が投入された直後に行う構成としたが、本発明はこれに限るものではなく、液晶駆動用半導体集積回路10へ制御信号を入力することにより行う構成にし、任意のタイミングで行ってもよい。例えば、表示装置のコントローラから表示の帰線期間を示す信号を液晶駆動用半導体集積回路10に入力し、このタイミングで動作確認テスト、自己修復を行ってもよい。
【0188】
また、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路10に液晶駆動用半導体集積回路10の異常を検知する回路を構成し、液晶駆動用半導体集積回路10に異常が発生したときに行ってもよい。例えば、液晶駆動用半導体集積回路10から出力される信号の電流を検知し、検知した電流が設定電流より多くなった場合、動作確認テストおよび自己修復の処理動作を行ってもよい。
【0189】
また、動作確認テストおよび自己修復の処理動作は、定期的に行なってもよい。例えば、表示を行わない垂直帰線期間毎に行なう、または、あらかじめ設定した累計表示時間毎に行ってもよい。
【0190】
また、動作確認テストおよび自己修復の処理動作は、表示を行っている期間の一部で行っても良い。例えば、液晶表示装置では画素が表示電圧を記憶するので、表示電圧の充電が終了した後は、液晶駆動用半導体集積回路10の出力をハイインピーダンスにしても表示に問題ない。表示期間の一部で、液晶駆動用半導体集積回路10の出力をハイインピーダンスにして、動作確認テストおよび自己修復の処理動作を行う。このとき、動作確認テストのパターンをすべて行う時間が無ければ、1ラインの表示期間の一部で、例えば1パターンの判定を行い、1画面での表示期間もしくは数画面を表示する期間で行う事もできる。
【0191】
なお、本発明に係る集積回路10(図1参照)は、自身の欠陥を自己検出(動作確認テスト)するために、表示パネル80(図2参照)を駆動するための出力信号を停止する必要がある。すなわち、集積回路10は、自己検出の期間において、表示パネル80を駆動できない。したがって、集積回路10が自己検出を行うタイミングは、表示装置の映像の表示に影響を与えない期間において行う必要がある。
【0192】
そこで、本発明に係る実施形態においては、集積回路10が自己検出を行う期間として、表示装置の電源投入時における起動プロセス中に、集積回路10が自己検出および自己修復を行うものとして説明した。これは、表示装置の起動プロセス中であれば、表示装置は映像の表示を行っていないため、表示装置の映像の表示に影響を及ぼすことなく、集積回路10が、自己検出および自己修復を行えるためである。
【0193】
以上のように、本実施形態における、集積回路10は、表示装置の電源投入時における起動プロセス中に、自身の欠陥を検出する自己検出を行っていたが、本発明はこれに限るものではなく、表示装置の起動プロセス中以外の期間において、自己検出および自己修復を行うことが可能である。
【0194】
以下に、表示装置に起動プロセス中以外の、自己検出および自己修復を行うことが可能な期間を、実施例として説明する。
【0195】
〔実施例1〕
(垂直帰線期間における自己検出および自己修復)
まず、一つ目の実施例として、表示装置の垂直帰線期間中においては、表示装置の映像の表示に影響を及ぼすことなく、集積回路10は、自己検出および自己修復を行うことが可能となる。以下にその理由を説明する。
【0196】
以下に、表示装置に入力される各信号のタイミングについて、図23(a)〜(f)を参照して説明する。図23(a)〜(f)は、液晶表示装置に入力する各信号のタイミングを示すタイムチャート図である。
【0197】
図23(a)は、表示装置の走査線を駆動する走査側駆動回路より出力される、表示装置の1本目の走査信号線に与えられる走査信号線SCN1を示し、同図(b)は、走査側駆動回路より出力される、表示装置の2本目の走査信号線に与えられる走査信号線SCN2を示し、同図(c)は、集積回路10(図1参照)から映像信号反転回路に与えられる、表示装置のj本目のデータ信号線に対応する映像信号DSjを示し、同図(d)は、映像信号反転回路からデータ側駆動回路に与えられる、表示装置のj本目のデータ信号線に対応する映像信号DRVjを示し、同図(e)は、表示装置のj本目のデータ信号線に与えられる映像信号DATAjを示し、同図(f)は、表示装置における1本目の走査信号線とj本目のデータ信号線とに接続される画素に印加される駆動電圧VD1jを示している。また、図23に示す、時刻t1〜t5の期間TVは、表示装置の垂直走査期間であり、期間TV1は垂直帰線期間であり、時刻t1〜t3の期間THは水平走査期間であり、時刻t2〜t3の期間TH1は水平帰線期間である。なお、上記映像信号反転回路は、水平走査期間THおよび垂直走査期間TV毎に、表示装置の各画素における表示電極の極性を反転させるために、集積回路10からの映像信号DSjの極性を反転させる回路である。
【0198】
図23(a)および(b)に示すように、走査側駆動回路は、表示装置の各走査信号線に対して、走査信号線の1本目から、順次水平走査THずつタイミングを遅延させて、走査信号SCN1、走査信号SCN2、…、走査信号SCNmを出力する。また、走査側駆動回路は、各走査信号SCN1〜走査信号SCNmを、表示装置の各走査信号線に対して、垂直走査期間TV毎に繰り返し出力する。なお、ここでは、表示装置は、m本の走査信号線を有するものである。
【0199】
図23(c)に示す、集積回路10からの映像信号DSjは、映像信号反転回路に入力される。次に、映像信号反転回路は、映像信号DSjを、水平走査期間TH毎に極性を反転するとともに、垂直走査期間TV毎にも極性を反転し、図23(d)に示す映像信号DRVjを生成する。さらに映像信号反転回路は、生成した映像信号DRVjを、データ側駆動回路に入力する。
【0200】
次に、データ側駆動回路は、映像信号反転回路からの映像信号DRVjを、水平走査期間TH毎にサンプリングし、サンプリングした信号値を、一水平走査期間TH遅延させて、図23(e)に示す映像信号DATAjとして、表示装置のj本目のデータ信号線に出力する。
【0201】
次に、1本目の走査信号線とj本目のデータ信号線とに接続している表示装置の画素(以下、画素1jとする)においては、時刻t1〜t2の水平走査期間THにおける走査信号SCN1によって、画素1j内のTFTが導通し、結果、j本目のデータ信号線を介して、時刻t1〜t2における映像信号DATAjの映像信号電圧が、駆動電圧VD1jとして、画素1j内の表示電極に印加される。ここで、画素1jの表示電極に印加された駆動電圧VD1jは、時刻t2〜t5において、画素1j内のTFTの導通が遮断されても、時刻t1〜t2の間の電圧レベルを保持し続ける。同様に、2本目の走査信号線とj本目のデータ信号線とに接続している表示装置の画素(以下、画素2jとする)においては、時刻t3〜t4の水平走査期間THにおける走査信号SCN2によって、画素2j内のTFTが導通し、結果、j本目のデータ信号線を介して、時刻t3〜t4における映像信号DATAjの映像信号電圧が、駆動電圧として画素2j内の表示電極に印加される。ここでも、画素2jの表示電極に印加された駆動電圧は、画素2j内のTFTの導通が遮断されても、時刻t3〜t4の間の電圧レベルを保持し続けることになる。
【0202】
以上のように、表示装置の各画素における駆動電圧は、各画素内のTFTの導通が遮断されても、TFTの導通時に印加された駆動電圧の電圧レベルを保持し続ける。よって、走査側駆動回路が、各画素のTFTを導通させる走査信号SCN1〜SCNmを、走査信号線に出力していない、言い換えれば、各画素のTFTの導通が遮断している期間である、垂直帰線期間TV1においては、表示装置は、各画素の表示電極に電圧を印加する必要がない。つまり、駆動電圧の基となる映像信号DSjを、集積回路10は出力する必要がなく、集積回路10と、表示装置とを電気的に切り離しても、表示装置の映像の表示に影響を及ぼすことはない。
【0203】
したがって、表示装置の垂直帰線期間であれば、表示装置の映像の表示に影響を及ぼすことなく、集積回路10は、自己検出および自己修復を行うことができる。
【0204】
(集積回路10全体の動作不良検出)
本実施形態における、集積回路10が行う、自身が備える出力回路ブロックの不良を検出する自己検出処理は、各データ信号線ごとに対応する、出力回路ブロック毎に、かつ、各出力回路ブロック全てを対象としている。よって、この自己検出処理は、時間を要することになる。
【0205】
このことから、集積回路10が備える各出力回路ブロックに、動作不良が起こっている可能性がない場合に、集積回路10が自己検出処理を行う必要はない。言い換えれば、各出力回路ブロックに、動作不良が起こっている可能性がある場合のみ、集積回路10は、自己検出処理を行えばよい。
【0206】
ここで、集積回路10は、集積回路10全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路を備え、動作判定回路によって、集積回路10のどこかに動作不良があると判定された場合にのみ、自己検出処理を行えば、無駄な自己検出処理を行うことを防止できる。
【0207】
以下に、集積回路10が備える、集積回路10全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路200について、図24〜図26を参照して説明する。
【0208】
まず、集積回路10に動作不良が発生した場合、集積回路10に供給される電源電流は、正常動作時と比べて、言い換えれば、製品として出荷される時に良品と判定された初期段階と比べて多くなる。したがって、集積回路10に供給される電源電流の値が、正常動作時に比べて一定の値以上大きくなった場合に、集積回路10に動作不良が発生していることになる。そこで、動作判定回路200は、集積回路10に供給される電源電流の値を検出し、検出した電源電流の値から、集積回路10に動作不良が発生しているかどうかを判定する。
【0209】
(動作判定回路200の構成)
以下に、動作判定回路200の構成を、図24を参照して説明する。図24は、動作判定回路200の構成を示すブロック図である。
【0210】
図24に示すように、動作判定回路200は、集積回路10の電源を供給するVA201と、集積回路10との間に、抵抗202(検出手段)およびスイッチ203を備えている。なお、抵抗202とスイッチ203とは、互いに並列となるように接続されている。さらに、動作判定回路200は、抵抗202およびスイッチ203の、集積回路10側の一端に接続された、A/Dコンバータ204(検出手段)と、A/Dコンバータ204からの出力信号を入力するスイッチ205と、スイッチ205の一方の出力端子に接続された不揮発性メモリーであるEEPROM206(正常電流値記憶手段)と、スイッチ205のもう一方の出力端視に接続されたデータラッチ回路207と、EEPROM206の出力値とデータラッチ回路207からの出力値とを比較する比較回路208(電流値比較手段、駆動回路判定手段)と、を備えている。なお、比較回路208の出力端子は、比較回路208における比較結果を、集積回路10が備える制御回路に接続している。なお、スイッチ203および205の切替は、集積回路10が備える制御回路によって制御される。
【0211】
(動作判定回路200の概略動作)
動作判定回路200は、予め、集積回路10の正常動作時における電源電流値に応じた値を、基準データとしてEEPROM206に記憶しておく。ここで、動作判定回路200は、集積回路10に動作不良が発生しているかどうかを判定する場合、集積回路10に供給される電源電流値に応じた値を検出し、この検出した値と予めEEPROM206が記憶する基準データの値とを比較し、検出した値が一定の値以上の場合に、集積回路10に動作不良が発生していると判定する。さらに、動作判定回路200は、集積回路10に動作不良が発生していることを示す信号を、集積回路10が備える制御回路に対して出力することにより、制御回路は、集積回路10の自己検出処理および自己修復処理を開始する。
【0212】
(基準データの生成および記憶処理)
上述したように、動作判定回路200は、予め、基準データを、自身が備えるEEPROM206に記憶しておく必要がある。そこで、以下に、動作判定回路200がEEPROM206に基準データを記憶するための処理を、図25を参照して説明する。図25は、動作判定回路200が、基準データをEEPROM206に記憶する動作処理を示すフローチャート図である。
【0213】
図25に示すように、基準データの生成にあたり、制御回路が、スイッチ203を開放し、抵抗202にVA201からの電源電流が流れるようにする(S301)。ここで、抵抗202の抵抗値は、集積回路10の正常動作時における抵抗202の電圧降下が約0.1Vとなるような抵抗値である。なお、抵抗202の抵抗値は、集積回路の消費電流を考慮して決定されることが好ましい。
【0214】
次に、抵抗202の集積回路10側の一端の電圧値を、A/Dコンバータ204がデジタル値に変換する(S302)。A/Dコンバータ204は、変換したデジタル値を、スイッチ205を介して、EEPROM206に入力する。EEPROM206は、入力されたA/Dコンバータからのデジタル値を、基礎データとして記憶する(S303)。なお、S303におけるスイッチ205は、制御回路によって、A/Dコンバータ204とEEPROM206とを接続するように、切替られているものとする。
【0215】
次に、EEPROM206が基礎データを記憶した後、制御回路が、スイッチ203を短絡し、集積回路10を通常動作状態に戻す(S304)。なお、S301〜S304までの、基準データの生成および記憶処理は、集積回路10を備える表示装置の製品出荷段階、言い換えれば、集積回路10が様々な出荷検査によって正常と判定された段階において、行われる。
【0216】
(動作判定回路200による動作不良検出処理)
次に、動作判定回路200における、集積回路10の動作不良を検出する処理を、図26を参照して、以下に説明する。図26は、動作判定回路200における、集積回路10の動作不良を検出する処理を示すフローチャート図である。
【0217】
図26に示すように、まず、制御回路がスイッチ203を開放し、抵抗202にVA201からの電源電流が流れるようにする(S305)。
【0218】
次に、抵抗202の集積回路10側の一端の電圧値を、A/Dコンバータ204がデジタル値に変換する(S306)。A/Dコンバータ204は、変換したデジタル値を、スイッチ205を介して、データラッチ回路207に入力する。データラッチ回路207は、入力されたA/Dコンバータからのデジタル値を、検出データとして記憶する(S307)。なお、S306におけるスイッチ205は、制御回路によって、A/Dコンバータ204とデータラッチ回路207とを接続するように、切替られているものとする。
【0219】
次に、比較回路208は、EEPROM206が記憶する基準データと、データラッチ回路207が記憶する検出データとを読み出し、読み出した基準データの値と、検出データの値とを比較する(S308)。さらに比較回路208は、基準データの値と、検出データの値との差が、所定の値以上(例えば、デジタル値で3以上)であるかどうかを検出する(S309)。ここで、基準データの値と、検出データの値との差が所定の値以上(例えば、デジタル値で3以上)であった場合に、集積回路10に動作不良が発生していることを示す信号を、集積回路10が備える制御回路に出力する。
【0220】
ここで、制御回路は、比較回路208より、集積回路10に動作不良が発生していることを示す信号を入力されると、集積回路10の自己検出を開始する(S311)。さらに、集積回路10の自己検出において、集積回路10が自身の出力回路ブロックに不具合を検出した場合、集積回路10は、不具合の出力回路ブロックの出力と、予備の出力回路ブロックの出力を切替え、自己修復を行う。なお、S311の集積回路10の自己検出において、出力回路ブロックの不具合を検出できない場合は、他の要因による電源電流値の変動と考えれる。したがって、この場合は、電源電流値に変動が生じているため、動作判定回路200は、S301〜S304に示した基準データを生成および記憶処理を行い、変動が生じている電源電流値を、新たな基準データとしてEEPROM206に記憶する(S312)。さらに、S312の後、制御回路が、スイッチ203を短絡し、動作判定回路200および集積回路10を通常動作状態にする(S310)。
【0221】
一方、S309において、比較回路208が、基準データの値と、検出データの値との差が所定の値未満(例えば、デジタル値で3未満)であることを検出した場合は、S310に処理が移行する。
【0222】
〔実施例2〕
(定期的な集積回路10の自己検出)
また、集積回路10の自己検出(動作確認テスト)および自己修復を、定期的に行ってもよい。具体的には、上述の実施例1において説明した、表示装置の垂直帰線期間毎に、集積回路10の自己検出(動作確認テスト)および自己修復を行ってもよい。この場合、垂直同期信号をカウントし、一定回数の表示毎に行う。この場合、不揮発性のメモリーにてカウンタを構成し、カウンタが垂直同期信号の回数をカウントすることにより実現できる。さらに、集積回路10が時間を測定するタイマを備え、このタイマにより、動作時間をカウントし、予め設定した累計動作時間毎に、集積回路10の自己検出および自己修復を行う構成としてもよい。
【0223】
〔実施例3〕
また、集積回路10の自己検出(動作確認テスト)および自己修復の処理動作は、表示装置が映像の表示を行っている期間の一部で行っても良い。例えば、表示装置の各画素は、表示電極の電圧を記憶するため、表示電極の電圧の充電が終了した後は、集積回路10の出力端子OUT1〜OUTnを、ハイインピーダンスにしても、表示装置における映像の表示に問題はない。
【0224】
したがって、表示装置が映像の表示を行っている表示期間の一部において、集積回路10の出力端子OUT1〜OUTnをハイインピーダンスにして、自己検出(動作確認テスト)および自己修復の処理動作を行う。出力端子OUT1〜OUTnをハイインピーダンスにする方法の一例として、出力端子OUT1〜OUTnと、表示装置とを接続する信号伝送路毎に対して、直列にスイッチを設け、このスイッチを開放することにより、出力端子OUT1〜OUTnと、表示装置とをハイインピーダンスとする、言い換えれば、電気的に切り離すことができる。
【0225】
また、自己検出(動作確認テスト)には、本実施形態1に説明したように、いくつかのパターンがある。そこで、自己検出(動作確認テスト)のパターンをすべて行う時間が無ければ、1ラインの表示期間の一部において、自己検出(動作確認テスト)の一部のパターン(例えば1パターンのみ)を行ってもよい。これにより、自己検出(動作確認テスト)の全てのパターンを、表示装置の1フレーム分の表示期間、または、数フレーム分の表示期間において行うことができる。また、自己検出(動作確認テスト)のパターンを、一度に行わず、各パターンを分割して行う上記手法を使用すれば、図23に示す水平帰線期間において、自己検出(動作確認テスト)を行うことができる。
【0226】
なお、上記実施例1〜3においては、実施形態1における集積回路10を対象として説明したが、本発明はこれに限るものではなく、実施形態2および3における集積回路10’、20、および、実施形態4における表示装置90”に対しても適用できる。
【0227】
また、本実施形態1〜4においては、液晶表示パネルによって映像を表示する液晶表示装置について説明したが、本発明はこれに限るものでなかく、液晶表示装置以外の表示装置、例えばプラズマテレビ等にも適用できる。
【0228】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【0229】
なお、本発明の表示装置駆動用の集積回路を以下のように構成してもよい。
【0230】
(第1構成)
表示装置を駆動する出力端子毎に、出力回路と、出力バッファーと、前記の出力回路と出力バッファー以外に予備の出力回路と、出力バッファーを備え、出力バッファーにオペアンプを使用し、出力回路の動作確認を自動で行う機能を持ち、出力回路の動作確認時には前記オペアンプをコンパレータ動作し、前記予備の出力回路から出力する電圧値と、出力端子毎の出力回路から出力する電圧値を前記コンパレータ動作するオペアンプにより比較し前記予備の出力回路と、出力端子毎の出力回路の動作確認を行う事を特徴とする表示装置を駆動する集積回路。
【0231】
(第2構成)
動作確認を行い動作不良と判断された出力端子につながる出力回路及び出力バッファーを前記予備の出力回路および出力バッファーと入れ替えることにより出力回路および出力バッファーの自己修復を行う事を特徴とする前記第1構成に係る表示装置を駆動する集積回路。
【0232】
(第3構成)
表示装置を駆動する出力端子毎に、出力回路と、出力バッファーと、前記の出力回路と出力バッファー以外に予備の出力回路と、出力バッファーを備え、出力回路の動作確認を自動で行い、動作確認の結果を示すフラグを格納するレジスタを持ち、出力バッファーにオペアンプを使用し、出力回路の動作確認時には前記オペアンプをコンパレータ動作し、前記予備の出力回路から出力する電圧値と、出力端子毎の出力回路から出力する電圧値を前記コンパレータ動作するオペアンプにより比較し前記予備の出力回路と、出力端子毎の出力回路の動作確認を行い、動作確認の結果を示すフラグを前記レジスタに格納し、不良を示すフラグが格納された出力端子につながる出力回路及び出力バッファーを前記予備の出力回路および出力バッファーと入れ替えることにより出力回路および出力バッファーの自己修復を行う事を特徴とする表示装置を駆動する集積回路。
【0233】
(第4構成)
表示装置を駆動する出力端子毎に、出力バッファーと、前記の出力バッファー以外に予備の出力バッファーを備え、出力バッファーにオペアンプを使用し、前記オペアンプをコンパレータ動作し、コンパレータにあらかじめ用意した入力電圧を加え前記入力電圧から理論的に導かれる前記コンパレータの出力電圧を期待値とし、前記期待値と、前記入力電圧を加えたことにより出力される前記出力バッファの出力電圧とを比較し、期待値と異なる場合、前記予備の出力バッファーを切り替えて使用する事を特徴とする表示装置を駆動する集積回路。
【0234】
(第5構成)
電源投入時に出力端子の出力回路もしくは出力バッファーの動作確認を自動で行い、動作不良の出力回路もしくは出力バッファーを予備回路に切り替える自己修復を行った後、表示動作を行う事を特徴とする、前記第1構成から第4構成のうち、いずれか1つの構成に係る表示装置を駆動する集積回路。
【産業上の利用可能性】
【0235】
本発明は、出力回路の欠陥の検出および自己修復の具体的な手段を備え、より容易に出力回路の不具合を対処できる、表示装置駆動用の集積回路を提供するものであり、特に、大型の液晶表示装置や高精細テレビに利用することが可能である。
【図面の簡単な説明】
【0236】
【図1】本発明の実施の一形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。
【図2】本発明の実施の一形態に係る、表示装置の構成を示すブロック図である。
【図3】本発明の実施の一形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【図4】本発明の実施の一形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【図5】本発明の実施の一形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【図6】本発明の実施の一形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【図7】本発明の実施の一形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【図8】本発明の実施の一形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。
【図9】本発明の実施の一形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。
【図10】本発明の実施の一形態に係る、オペアンプ1の動作確認を行うための回路構成を示す説明図である。
【図11】本発明の他の実施形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。
【図12】本発明の他の実施形態に係る、動作確認テストの1つ目の手順を示すフローチャート図である。
【図13】本発明の他の実施形態に係る、動作確認テストの2つ目の手順を示すフローチャート図である。
【図14】本発明の他の実施形態に係る、動作確認テストの3つ目の手順を示すフローチャート図である。
【図15】本発明の他の実施形態に係る、動作確認テストの4つ目の手順を示すフローチャート図である。
【図16】本発明の他の実施形態に係る、動作確認テストの5つ目の手順を示すフローチャート図である。
【図17】本発明の他の実施形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。
【図18】本発明のさらに他の実施形態に係る、表示装置の概略構成を示すブロック図である。
【図19】本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。
【図20】本発明のさらに他の実施形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。
【図21】本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。
【図22】本発明の実施の一形態に係る、テレビジョンシステムの構成を示すブロック図である。
【図23】(a)〜(f)は、本発明の実施の一形態に係る、表示装置に入力する走査信号、映像信号、画素電極の電圧値を示す、タイムチャート図である。
【図24】本発明の実施の一形態に係る、動作判定回路の構成を示すブロック図である。
【図25】本発明の実施の一形態に係る、正常動作時における、集積回路の電源電流値を検出および記憶する処理を示す、フローチャート図である。
【図26】本発明の実施の一形態に係る、集積回路に供給される電源電流値より、集積回路の動作不良を検出する処理を示す、フローチャート図である。
【図27】従来例における、表示駆動用半導体集積回路の構成を示す説明図である。
【符号の説明】
【0237】
1−1 オペアンプ(比較手段)
1−2 オペアンプ(比較手段)
1−n オペアンプ(比較手段)
2c スイッチ(接続切替手段)
2d スイッチ(接続切替手段)
3−1 判定回路(判定手段)
3−2 判定回路(判定手段)
3−n 判定回路(判定手段)
4−1 判定フラグ(フラグ格納手段)
4−2 判定フラグ(フラグ格納手段)
4−n 判定フラグ(フラグ格納手段)
8−1 DAC回路(出力回路)
8−2 DAC回路(出力回路)
8−n DAC回路(出力回路)
10 液晶駆動用半導体集積回路(駆動回路)
10’ 液晶駆動用半導体集積回路(駆動回路)
20 液晶駆動用半導体集積回路(駆動回路)
21 オペアンプ(比較手段)
21A オペアンプ(比較手段)
21B オペアンプ(比較手段)
28 DAC回路(予備出力回路)
28A DAC回路(予備出力回路)
28B DAC回路(予備出力回路)
50 比較判定手段(自己修復手段、判定手段)
60 切替回路(自己修復手段、切替手段)
61 切替回路(自己修復手段)
80 表示パネル
80’ 表示パネル
90 表示装置
90’ 表示装置
90” 表示装置
202 抵抗(検出手段)
204 A/Dコンバータ(検出手段)
206 EEPROM(正常電流値記憶手段)
208 比較回路(電流値比較手段、駆動回路判定手段)
300 テレビジョンシステム
【特許請求の範囲】
【請求項1】
表示パネルを駆動する駆動回路であって、
不良になった当該駆動回路を自己修復する自己修復手段を備えていることを特徴とする駆動回路。
【請求項2】
上記表示パネルを駆動するための出力信号を出力する出力回路を備え、
上記自己修復手段は、
上記出力回路が不良か否かを判定する判定手段を備え、
上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することを特徴とする、請求項1に記載の駆動回路。
【請求項3】
上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、
上記自己修復手段は、
上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする請求項2に記載の駆動回路。
【請求項4】
上記判定手段は、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を、備え、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする、請求項3に記載の駆動回路。
【請求項5】
請求項1から4までのいずれか1項に記載の駆動回路と、上記表示パネルとを、備えていることを特徴とする表示装置。
【請求項6】
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路を含む駆動回路と、を備えた表示装置であって、
上記駆動回路は、
上記出力回路が不良か否かを判定する判定手段と、上記表示パネルに上記出力信号を出力可能な予備出力回路とを備え、
上記表示パネルは、
上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする表示装置。
【請求項7】
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路と、
上記表示パネルに上記出力信号を出力可能な予備出力回路と、
上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、
を備えていることを特徴とする表示装置。
【請求項8】
請求項5から7までのいずれか1項に記載の表示装置を備えていることを特徴とするテレビジョンシステム。
【請求項9】
表示パネルに接続された出力端子と、
上記出力端子に接続可能な出力回路を含む出力回路ブロックと、
上記出力端子に接続可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備えたことを特徴とする駆動回路。
【請求項10】
上記比較手段は、オペアンプであることを特徴とする、請求項9に記載の駆動回路。
【請求項11】
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることを特徴とする請求項9の駆動回路。
【請求項12】
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファと、出力回路の入力に与える信号を記憶する回路を含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることを特徴とする請求項9の駆動回路。
【請求項13】
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、
上記制御手段は、
上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、
上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することを特徴とする、請求項9から12までのいずれか1項に記載の駆動回路。
【請求項14】
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、
上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることを特徴とする、請求項9から13までのいずれか1項に記載の駆動回路。
【請求項15】
上記表示パネルが表示する画像に影響を与えない期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、
上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することを特徴とする、請求項9から14のいずれか1項に記載の駆動回路。
【請求項16】
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、
上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、
上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、
上記駆動回路判定手段の判定結果が不良である場合に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から15までのいずれか1項に記載の駆動回路。
【請求項17】
上記表示パネルの電源投入直後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から16までのいずれか1項に記載の駆動回路。
【請求項18】
上記表示パネルの垂直帰線期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から16までのいずれか1項に記載の駆動回路。
【請求項19】
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、
上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から18までのいずれか1項に記載の駆動回路。
【請求項1】
表示パネルを駆動する駆動回路であって、
不良になった当該駆動回路を自己修復する自己修復手段を備えていることを特徴とする駆動回路。
【請求項2】
上記表示パネルを駆動するための出力信号を出力する出力回路を備え、
上記自己修復手段は、
上記出力回路が不良か否かを判定する判定手段を備え、
上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することを特徴とする、請求項1に記載の駆動回路。
【請求項3】
上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、
上記自己修復手段は、
上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする請求項2に記載の駆動回路。
【請求項4】
上記判定手段は、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を、備え、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することを特徴とする、請求項3に記載の駆動回路。
【請求項5】
請求項1から4までのいずれか1項に記載の駆動回路と、上記表示パネルとを、備えていることを特徴とする表示装置。
【請求項6】
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路を含む駆動回路と、を備えた表示装置であって、
上記駆動回路は、
上記出力回路が不良か否かを判定する判定手段と、上記表示パネルに上記出力信号を出力可能な予備出力回路とを備え、
上記表示パネルは、
上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることを特徴とする表示装置。
【請求項7】
表示パネルと、
上記表示パネルを駆動するための出力信号を出力する出力回路と、
上記表示パネルに上記出力信号を出力可能な予備出力回路と、
上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、
を備えていることを特徴とする表示装置。
【請求項8】
請求項5から7までのいずれか1項に記載の表示装置を備えていることを特徴とするテレビジョンシステム。
【請求項9】
表示パネルに接続された出力端子と、
上記出力端子に接続可能な出力回路を含む出力回路ブロックと、
上記出力端子に接続可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、
上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備えたことを特徴とする駆動回路。
【請求項10】
上記比較手段は、オペアンプであることを特徴とする、請求項9に記載の駆動回路。
【請求項11】
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることを特徴とする請求項9の駆動回路。
【請求項12】
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファと、出力回路の入力に与える信号を記憶する回路を含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることを特徴とする請求項9の駆動回路。
【請求項13】
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、
上記制御手段は、
上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、
上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、
上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することを特徴とする、請求項9から12までのいずれか1項に記載の駆動回路。
【請求項14】
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、
上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることを特徴とする、請求項9から13までのいずれか1項に記載の駆動回路。
【請求項15】
上記表示パネルが表示する画像に影響を与えない期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、
上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することを特徴とする、請求項9から14のいずれか1項に記載の駆動回路。
【請求項16】
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、
上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、
上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、
上記駆動回路判定手段の判定結果が不良である場合に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から15までのいずれか1項に記載の駆動回路。
【請求項17】
上記表示パネルの電源投入直後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から16までのいずれか1項に記載の駆動回路。
【請求項18】
上記表示パネルの垂直帰線期間に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から16までのいずれか1項に記載の駆動回路。
【請求項19】
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、
上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、
上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、
上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、
上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることを特徴とする、請求項9から18までのいずれか1項に記載の駆動回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【公開番号】特開2009−104106(P2009−104106A)
【公開日】平成21年5月14日(2009.5.14)
【国際特許分類】
【出願番号】特願2008−130848(P2008−130848)
【出願日】平成20年5月19日(2008.5.19)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成21年5月14日(2009.5.14)
【国際特許分類】
【出願日】平成20年5月19日(2008.5.19)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]