高周波増幅回路
【課題】高速に起動・シャットダウンが可能な高周波増幅回路を実現すること。
【解決手段】バイアス電圧Ｖａ、Ｖｂの供給が停止されると、高周波信号を増幅するトランジスタＴｒ１〜Ｔｒ３はオフとなる。また、同時にトランジスタＴｒ４、Ｔｒ５がオフとなり、キャパシタＣ１、Ｃ２の放電は遮断される。そのため、キャパシタＣ１、Ｃ２には一定の電荷が保持される。その結果、高周波増幅回路１は高速にシャットダウンされる。また、バイアス電圧Ｖａ、Ｖｂが供給されると、キャパシタＣ１、Ｃ２には一定の電荷が保持されるため、キャパシタＣ１、Ｃ２が充電されるまでの時間は非常に短くなる。そのため、高高周波増幅回路１は高速に起動される。
【解決手段】バイアス電圧Ｖａ、Ｖｂの供給が停止されると、高周波信号を増幅するトランジスタＴｒ１〜Ｔｒ３はオフとなる。また、同時にトランジスタＴｒ４、Ｔｒ５がオフとなり、キャパシタＣ１、Ｃ２の放電は遮断される。そのため、キャパシタＣ１、Ｃ２には一定の電荷が保持される。その結果、高周波増幅回路１は高速にシャットダウンされる。また、バイアス電圧Ｖａ、Ｖｂが供給されると、キャパシタＣ１、Ｃ２には一定の電荷が保持されるため、キャパシタＣ１、Ｃ２が充電されるまでの時間は非常に短くなる。そのため、高高周波増幅回路１は高速に起動される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エミッタが抵抗を介して接地され、その抵抗に並列にキャパシタが接続されたトランジスタを有した高周波信号を増幅する高周波増幅回路に関するものであり、特にその高周波増幅回路を高速に起動・シャットダウンさせることができるものである。
【背景技術】
【０００２】
従来より、エミッタ接地のトランジスタを用いた高周波増幅回路がよく知られている。たとえば特許文献１、２である。図７は、その従来の高周波増幅回路の構成を示した回路図である。トランジスタＴｒのベースには、高周波信号が入力され、バイアス源からバイアス電圧Ｖａが供給される。トランジスタＴｒのエミッタとグランドには、エミッタ抵抗Ｒが接続され、さらにエミッタ抵抗Ｒに並列にキャパシタＣが接続されている。トランジスタＴｒのコレクタはコレクタ抵抗Ｒｃを介して電源に接続されている。トランジスタＴｒのベースから入力された高周波信号は、増幅されてトランジスタＴｒのコレクタから取り出される。エミッタ抵抗Ｒに並列に接続されたキャパシタＣは、トランジスタＴｒのエミッタを高周波的に接地し、高周波帯域における利得を高めるために設けられている。この高周波増幅回路では、バイアス電圧Ｖａの供給を停止することで、トランジスタＴｒをオフさせ、高周波増幅回路の信号増幅動作をシャットダウンさせることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１８２４６
【特許文献２】特開２００１−６０８３３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、図７に示す従来の高周波増幅回路では、高周波増幅回路の駆動開始時にキャパシタＣを充電する必要があり、また、トランジスタＴｒのシャットダウン時にはキャパシタＣを放電する必要があり、キャパシタＣの充放電時間が必要なことから高周波増幅回路を高速に起動、シャットダウンすることができなかった。そのため、省エネルギー化や熱上昇の抑制などの要望を満たすことができなかった。
【０００５】
そこで本発明の目的は、高速で起動、シャットダウンさせることができる高周波増幅回路を実現することである。
【課題を解決するための手段】
【０００６】
第１の発明は、高周波信号を増幅し、ベースバイアス電圧の供給・停止によってオンオフ制御されるｎチャネルの第１トランジスタと、第１トランジスタのエミッタ／ソース−グランド間に接続されたエミッタ抵抗と、エミッタ抵抗と並列に接続されたキャパシタと、キャパシタからエミッタ抵抗を通りグランドに至る線路の途中に挿入され、その線路の導通・非導通を、第１トランジスタのオンオフと同期してオンオフ制御するスイッチと、を有することを特徴とする高周波増幅回路である。
【０００７】
第１トランジスタは、ｎｐｎ型のバイポーラトランジスタでもよいし、ｎチャネルの電界効果トランジスタであってもよい。また、スイッチには、トランジスタやＭＥＭＳスイッチなどを用いることができる。
【０００８】
第２の発明は、第１の発明において、スイッチは、第２トランジスタであることを特徴とする高周波増幅回路である。
【０００９】
第３の発明は、第２の発明において、第２トランジスタは、エミッタ抵抗側に挿入され、エミッタ抵抗を兼ねていることを特徴とする高周波増幅回路である。
【発明の効果】
【００１０】
第１の発明の高周波増幅回路では、第１トランジスタのオフ時において、スイッチによってキャパシタからエミッタ抵抗を介してグランドに至る線路の導通も同時にオフすることで、エミッタ抵抗を介してグランドへと流れるキャパシタの放電を切断している。そのため、キャパシタが完全には放電せず、キャパシタには一定の電荷が保持されている。このように、キャパシタを完全に放電させる必要がないため、高速に高周波増幅回路をシャットダウンすることができる。また、第１トランジスタのオン時においても、キャパシタには一定の電荷が保持されているため、新たにキャパシタに充電する電荷量は少なくてすみ、高速に高周波増幅回路を起動させることができる。以上のように、第１の発明の高周波増幅回路では、高速な起動・シャットダウンができ、省エネルギー化、熱上昇の抑制などが可能となる。また、高速な起動・シャットダウンを利用して、高周波信号のＡＳＫ変調に利用することもできる。
【００１１】
また、第２の発明のように、スイッチとして第２トランジスタを用いることができ、その場合には、第３の発明のように第２トランジスタがエミッタ抵抗を兼ねるようにすることもできる。そのため、回路構成をより簡略化することができ、コストの低減などを図ることができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の高周波増幅回路１の構成を示した回路図。
【図２】バイアスコントロール回路２の構成を示した回路図。
【図３】高周波増幅回路１の出力電圧をシミュレーションにより求めたグラフ。
【図４】高周波増幅回路１の全電流をシミュレーションにより求めたグラフ。
【図５】キャパシタＣ１の電位をシミュレーションにより求めたグラフ。
【図６】キャパシタＣ２の電位をシミュレーションにより求めたグラフ。
【図７】従来の高周波増幅回路の構成を示した回路図。
【発明を実施するための形態】
【００１３】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではないではない。
【実施例１】
【００１４】
図１は、実施例１の高周波増幅回路１の構成を示した回路図であり、図２は、高周波増幅回路１のバイアス源であるバイアスコントロール回路２を示した回路図である。
【００１５】
まず、高周波増幅回路１の構成について、図１を参照に説明する。高周波増幅回路１は、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ１を有している。トランジスタＴｒ１は、本発明の第１トランジスタに相当する。
【００１６】
トランジスタＴｒ１のベースは、マッチング回路１０を介して高周波信号の入力端子Ｖｉｎと接続している。また、トランジスタＴｒ１のベースとマッチング回路１０との間の線路に、抵抗Ｒ１を介してバイアスコントロール回路２からバイアス電圧Ｖｂが供給される。
【００１７】
トランジスタＴｒ１のエミッタは、エミッタ抵抗Ｒｅ１を介してトランジスタＴｒ４のコレクタに接続されている。トランジスタＴｒ４のエミッタはグランドに接続されていて、ベースには抵抗Ｒ２を介してバイアスコントロール回路２からバイアス電圧Ｖｂが供給される。トランジスタＴｒ４は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ４は、バイアス電圧Ｖｂの供給がある場合には、トランジスタＴｒ４をオンにしてエミッタ抵抗Ｒｅ１とグランドとの間を導通させ、バイアス電圧Ｖｂの供給がない場合には、トランジスタＴｒ４をオフにして非導通とするスイッチ素子として使用する。トランジスタＴｒ１とグランドの間にはキャパシタＣ１が接続されており、エミッタ抵抗Ｒｅ１に並列に接続している。
【００１８】
トランジスタＴｒ１のコレクタは、コレクタ抵抗Ｒｃ１を介して電源端子Ｖｃｃに接続している。
【００１９】
高周波増幅回路１は、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ２、Ｔｒ３をさらに有している。トランジスタＴｒ２のコレクタとトランジスタＴｒ３のコレクタは接続され、トランジスタＴｒ２のエミッタとトランジスタＴｒ３のベースは接続されている。
【００２０】
トランジスタＴｒ２のベースは、キャパシタＣ４を介してトランジスタＴｒ１のコレクタとコレクタ抵抗Ｒｃ１との間の線路に接続されている。また、キャパシタＣ４とトランジスタＴｒ２のベースとの間の線路には、抵抗Ｒ３を介してバイアスコントロール回路２からバイアス電圧Ｖａが供給される。また、トランジスタＴｒ２のエミッタとトランジスタＴｒ３のベースは、エミッタ抵抗Ｒｅ２を介してグランドに接続されている。また、トランジスタＴｒ２、Ｔｒ３のコレクタは、インダクタＬを介して電源端子Ｖｃｃに接続されている。電源端子ＶｃｃとインダクタＬとの間の線路には、キャパシタＣ３の一端が接続し、他端はグランドに接続されている。また、トランジスタＴｒ２、Ｔｒ３のコレクタとインダクタＬとの間の線路には、キャパシタＣ５を介して出力端子Ｖｏｕｔが接続されている。
【００２１】
トランジスタＴｒ３のエミッタは、ダイオード接続のトランジスタＴｒ６を介して、トランジスタＴｒ５のコレクタに接続されている。トランジスタＴｒ５のエミッタはグランドに接続されていて、ベースには抵抗Ｒ４を介してバイアスコントロール回路２からバイアス電圧Ｖｂが供給される。トランジスタＴｒ５は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ５は、バイアス電圧Ｖｂの供給がある場合には、トランジスタＴｒ５をオンにしてダイオード接続のＴｒ６とグランドとの間を導通させ、バイアス電圧Ｖｂの供給がない場合には、トランジスタＴｒ４をオフにして非導通とするスイッチ素子として使用する。トランジスタＴｒ３のエミッタとグランドの間にはキャパシタＣ２が接続されている。ダイオード接続のトランジスタＴｒ６は、トランジスタＴｒ３のエミッタ抵抗に相当している。
【００２２】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、本発明の第１トランジスタに相当する。また、トランジスタＴｒ４、Ｔｒ５は、本発明の第２トランジスタに相当する。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、ｎチャネルの電界効果トランジスタであってもよい。トランジスタＴｒ４、Ｔｒ５は、バイアス電圧Ｖｂによってオンオフ制御されるスイッチ素子であれば任意のものを使用することができ、たとえば電界効果トランジスタや、ＭＥＭＳスイッチなどを用いることもできる。
【００２３】
なお、エミッタ抵抗Ｒｅ１、ダイオード接続のＴｒ６を省いて、トランジスタＴｒ４、Ｔｒ５の寄生抵抗が、第１トランジスタであるトランジスタＴｒ１、トランジスタＴｒ３のエミッタ抵抗を兼ねるようにしてもよい。これにより高周波増幅回路１の構成を簡略化でき、低コスト化を図ることができる。
【００２４】
次に、バイアスコントロール回路２の構成について、図２を参照に説明する。バイアスコントロール回路２は、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ７、Ｔｒ８を有している。トランジスタＴｒ７、Ｔｒ８はカレントミラーを構成し、トランジスタＴｒ７のベースとトランジスタＴｒ８のベースは接続され、トランジスタＴｒ８はコレクタとベースが接続されたダイオード接続となっている。トランジスタＴｒ７のコレクタは、コレクタ抵抗Ｒｃ２を介して電源端子Ｖｃｃに接続されている。また、トランジスタＴｒ７のエミッタは、ダイオード接続のＴｒ１０と抵抗Ｒ５との直列接続回路を介してグランドに接続している。トランジスタＴｒ８のコレクタは、電源端子Ｖｃｃに接続されており、電源端子ＶｃｃとトランジスタＴｒ８のコレクタとの間には、電源端子Ｖｃｃ側から順にトランスファースイッチＴｒａｎｓ１、コレクタ抵抗Ｒｃ３、Ｒ４が縦続に挿入されている。トランジスタＴｒ８のエミッタは、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ９のコレクタに接続されている。トランジスタＴｒ９のベースは、ダイオード接続のトランジスタＴｒ１０と抵抗Ｒ５との間の線路に接続され、エミッタはグランドに接続されている。
【００２５】
コレクタ抵抗Ｒｃ３とコレクタ抵抗Ｒｃ４との間には、バイアス電圧Ｖａを出力する出力端子Ｖａが接続され、コレクタ抵抗Ｒｃ４とトランジスタＴｒ８のコレクタとの間には、バイアス電圧Ｖｂを出力する出力端子Ｖｂが接続されている。バイアス電圧Ｖａは３．７５Ｖ、Ｖｂは１．９５Ｖである。
【００２６】
トランスファースイッチＴｒａｎｓ１のＮＭＯＳのゲートは制御信号入力端子ＣＮＴ１に接続され、ＰＭＯＳのゲートは制御信号入力端子ＣＮＴ２に接続されている。制御信号入力端子ＣＮＴ１からの制御信号がハイレベル、制御信号入力端子ＣＮＴ２からの制御信号がローレベルである場合はトランスファースイッチＴｒａｎｓ１はオンとなり、電源端子Ｖｃｃとコレクタ抵抗Ｒｃ３との間が導通する。逆に、制御信号入力端子ＣＮＴ１からの制御信号がローレベル、制御信号入力端子ＣＮＴ２からの制御信号がハイレベルである場合はトランスファースイッチＴｒａｎｓ１はオフとなり、電源端子Ｖｃｃとコレクタ抵抗Ｒｃ３との間は遮断される。
【００２７】
バイアスコントロール回路２は、ＮＭＯＳからなるスイッチＳＷ１、ＳＷ２、ＳＷ３をさらに有している。スイッチＳＷ１は、トランジスタＴｒ７、Ｔｒ８のベースとグランドとの間に挿入されており、スイッチＳＷ２は、出力端子Ｖｂとグランドとの間に挿入されており、スイッチＳＷ３は、出力端子Ｖａとグランドとの間に挿入されている。スイッチＳＷ１、ＳＷ２、ＳＷ３は、制御信号入力端子ＣＮＴ２からの制御信号によってオンオフ制御され、制御信号がハイレベルの場合にはオン、制御信号がローレベルの場合にはオフとなる。
【００２８】
このバイアスコントロール回路２は、制御信号入力端子ＣＮＴ１からの制御信号がハイレベル、制御信号入力端子ＣＮＴ２からの制御信号がローレベルである場合に、バイアス電圧Ｖａ、Ｖｂを出力する定電圧回路として動作する。たとえば、何らかの原因でコレクタ抵抗Ｒｃ３やＲｃ４の電流が増加した場合、コレクタ抵抗Ｒｃ３やＲｃ４での電圧降下が増してトランジスタＴｒ７のベース電圧が低下し、その結果エミッタ電圧も低下し、ダイオード接続のトランジスタＴｒ１０と抵抗Ｒ５との分圧によるトランジスタＴｒ９のベース電圧も低下する。その結果、トランジスタＴｒ９の引き込む電流が減少し、コレクタ抵抗Ｒｃ３やＲｃ４での電圧降下も減少する。このようなフィードバック動作によって、バイアス電圧Ｖａ、Ｖｂが一定に保持される。
【００２９】
また、このバイアスコントロール回路２は、制御信号入力端子ＣＮＴ１からの制御信号がローレベル、制御信号入力端子ＣＮＴ２からの制御信号がハイレベルである場合に、シャットダウンし、バイアス電圧Ｖａ、Ｖｂは０Ｖとなる。これは、トランスファースイッチＴｒａｎｓ１がオフとなり、スイッチＳＷ１がオンとなることでトランジスタＴｒ７、Ｔｒ８のべースがグランドと接続され、トランジスタＴｒ７、Ｔｒ８がオフとなるためである。また、この時、スイッチＳＷ２、ＳＷ３もオンとなり、出力端子Ｖａ、Ｖｂがグランドに接続される。これにより、リークによって高周波増幅回路１側がバイアスされてしまうのを防止している。
【００３０】
次に、高周波増幅回路１の動作について説明する。
【００３１】
まず、バイアスコントロール回路２からバイアス電圧Ｖａ、Ｖｂが印加されている場合について説明する。この場合、トランジスタＴｒ１にはバイアス電圧Ｖｂが印加され、トランジスタＴｒ２にはバイアス電圧Ｖａが印加される。また、トランジスタＴｒ４、Ｔｒ５はオンとなり、トランジスタＴｒ１のエミッタはエミッタ抵抗を介してグランドに接続され、トランジスタＴｒ３のエミッタはダイオード接続のトランジスタＴｒ６を介してグランドに接続される。そのため高周波増幅回路１は、トランジスタＴｒ１を用いたエミッタ接地増幅回路と、トランジスタＴｒ２、Ｔｒ３とをダーリントン接続して用いたエミッタ接地増幅回路とを２段縦続に接続した回路構成として動作し、入力端子Ｖｉｎから入力された高周波信号は、トランジスタＴｒ１によって増幅されたのち、ダーリントン接続のトランジスタＴｒ２、Ｔｒ３によってさらに増幅されて、出力端子Ｖｏｕｔから出力される。
【００３２】
次に、高周波増幅回路１をシャットダウンする場合について説明する。バイアスコントロール回路２がシャットダウンされ、バイアス電圧Ｖａ、Ｖｂが０Ｖとなると、トランジスタＴｒ１、Ｔｒ２はオフし、トランジスタＴｒ２のオフによってトランジスタＴｒ３のベース電位も０Ｖとなるため、Ｔｒ３もオフする。また、これと同時にトランジスタＴｒ４もオフする。そのため、トランジスタＴｒ１のエミッタとエミッタ抵抗Ｒｅ１との接続点Ａを通りエミッタ抵抗Ｒｅ１を介してグランドへと流れるキャパシタＣ１の放電は、遮断される。その結果、キャパシタＣ１の電荷は、トランジスタＴｒ１、Ｔｒ４の寄生容量などに再分配されて、キャパシタＣ１には一定の電荷が保持される。また、同時にトランジスタＴｒ５もオフし、同様の理由によってキャパシタＣ２には一定の電荷が保持される。また、電源端子Ｖｃｃからは電位が与えられ続けており、キャパシタＣ３は放電しない。
【００３３】
。
このように、キャパシタＣ１、Ｃ２には一定の電荷が保持され、キャパシタＣ３は放電しないため、高周波増幅回路１は急速にシャットダウンされる。
【００３４】
次に、高周波増幅回路１を起動させる場合について説明する。バイアスコントロール回路２が起動し、バイアス電圧Ｖａ、Ｖｂの供給が開始されると、トランジスタＴｒ１〜Ｔｒ３がオンとなり、またトランジスタＴｒ４、Ｔｒ５がオンとなってキャパシタＣ１、Ｃ２が充電される。ここで、キャパシタＣ１、Ｃ２には一定の電荷が保持されているために、キャパシタＣ１、Ｃ２が充電されるまでにかかる時間が非常に短くなる。また、キャパシタＣ３は高周波増幅回路１のシャットダウン時に放電しないため、充電の必要がない。その結果、高周波増幅回路１は、高速に起動される。
【００３５】
以上のように、実施例１の高周波増幅回路１は、高速に起動・シャットダウンを行うことができるため、省エネルギー化や熱上昇の抑制などを実現することが可能となっている。また、高周波増幅回路１の高速な起動・シャットダウンを利用して、ＡＳＫ変調を行うこともできる。
【００３６】
２４ＧＨｚの信号を高周波増幅回路１に入力し、高周波増幅回路１を２０ｎｓ間起動させ、３０ｎｓ間シャットダウンさせるのを繰り返した場合において、シミュレーションを行い、以下の図３〜図６の結果を得た。図３は、高周波増幅回路１からの出力電圧を示したグラフ、図４は、全電流（電源端子Ｖｃｃから高周波増幅回路１に流れ込む電流）を示したグラフ、図５は、キャパシタＣ１の電位を示したグラフ、図６は、キャパシタＣ２の電位を示したグラフである。図３のように、起動・シャットダウン時の立ち上がり、立ち下がりが非常に急峻であることがわかる。また、図４のように、高周波増幅回路１のシャットダウン時には確かに全電流が０となっていることが確認できる。
【００３７】
また、図５のように、キャパシタＣ１の電位はオフ時に約０．６７Ｖに維持されていることがわかり、図６のように、キャパシタＣ２の電位はオフ時に約１．４７Ｖに維持されていることがわかる。このように、高周波増幅回路１のシャットダウン時にキャパシタＣ１、Ｃ２の電位が保持されているために、図３に示すような高周波増幅回路１の高速な起動・シャットダウンが可能となっている。
【００３８】
なお、実施例１の高周波増幅回路１では、トランジスタＴｒ４、Ｔｒ５であるスイッチ素子を、エミッタ抵抗とグランドとの間に挿入しているが、キャパシタＣ１の放電を遮断する位置、すなわちキャパシタＣ１からエミッタ抵抗を介してグランドに至る経路の途中であれば、どこにスイッチ素子を挿入してもよい。
【産業上の利用可能性】
【００３９】
本発明の高周波増幅回路は、高周波増幅動作を間欠駆動させる場合に有効である。また、高周波信号の増幅とともに、ＡＳＫ変調を行うことも可能である。
【符号の説明】
【００４０】
１：高周波増幅回路
２：バイアスコントロール回路
１０：マッチング回路
Ｔｒ１〜Ｔｒ１０：トランジスタ
Ｃ１〜Ｃ５：キャパシタ
Ｒｅ１、Ｒｅ２：エミッタ抵抗
Ｒｃ１〜Ｒｃ４：コレクタ抵抗
Ｒ１〜Ｒ５：抵抗
Ｌ：インダクタ
Ｔｒａｎｓ１：トランスファースイッチ
ＳＷ１〜ＳＷ３：スイッチ
【技術分野】
【０００１】
本発明は、エミッタが抵抗を介して接地され、その抵抗に並列にキャパシタが接続されたトランジスタを有した高周波信号を増幅する高周波増幅回路に関するものであり、特にその高周波増幅回路を高速に起動・シャットダウンさせることができるものである。
【背景技術】
【０００２】
従来より、エミッタ接地のトランジスタを用いた高周波増幅回路がよく知られている。たとえば特許文献１、２である。図７は、その従来の高周波増幅回路の構成を示した回路図である。トランジスタＴｒのベースには、高周波信号が入力され、バイアス源からバイアス電圧Ｖａが供給される。トランジスタＴｒのエミッタとグランドには、エミッタ抵抗Ｒが接続され、さらにエミッタ抵抗Ｒに並列にキャパシタＣが接続されている。トランジスタＴｒのコレクタはコレクタ抵抗Ｒｃを介して電源に接続されている。トランジスタＴｒのベースから入力された高周波信号は、増幅されてトランジスタＴｒのコレクタから取り出される。エミッタ抵抗Ｒに並列に接続されたキャパシタＣは、トランジスタＴｒのエミッタを高周波的に接地し、高周波帯域における利得を高めるために設けられている。この高周波増幅回路では、バイアス電圧Ｖａの供給を停止することで、トランジスタＴｒをオフさせ、高周波増幅回路の信号増幅動作をシャットダウンさせることができる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開平９−１８２４６
【特許文献２】特開２００１−６０８３３
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、図７に示す従来の高周波増幅回路では、高周波増幅回路の駆動開始時にキャパシタＣを充電する必要があり、また、トランジスタＴｒのシャットダウン時にはキャパシタＣを放電する必要があり、キャパシタＣの充放電時間が必要なことから高周波増幅回路を高速に起動、シャットダウンすることができなかった。そのため、省エネルギー化や熱上昇の抑制などの要望を満たすことができなかった。
【０００５】
そこで本発明の目的は、高速で起動、シャットダウンさせることができる高周波増幅回路を実現することである。
【課題を解決するための手段】
【０００６】
第１の発明は、高周波信号を増幅し、ベースバイアス電圧の供給・停止によってオンオフ制御されるｎチャネルの第１トランジスタと、第１トランジスタのエミッタ／ソース−グランド間に接続されたエミッタ抵抗と、エミッタ抵抗と並列に接続されたキャパシタと、キャパシタからエミッタ抵抗を通りグランドに至る線路の途中に挿入され、その線路の導通・非導通を、第１トランジスタのオンオフと同期してオンオフ制御するスイッチと、を有することを特徴とする高周波増幅回路である。
【０００７】
第１トランジスタは、ｎｐｎ型のバイポーラトランジスタでもよいし、ｎチャネルの電界効果トランジスタであってもよい。また、スイッチには、トランジスタやＭＥＭＳスイッチなどを用いることができる。
【０００８】
第２の発明は、第１の発明において、スイッチは、第２トランジスタであることを特徴とする高周波増幅回路である。
【０００９】
第３の発明は、第２の発明において、第２トランジスタは、エミッタ抵抗側に挿入され、エミッタ抵抗を兼ねていることを特徴とする高周波増幅回路である。
【発明の効果】
【００１０】
第１の発明の高周波増幅回路では、第１トランジスタのオフ時において、スイッチによってキャパシタからエミッタ抵抗を介してグランドに至る線路の導通も同時にオフすることで、エミッタ抵抗を介してグランドへと流れるキャパシタの放電を切断している。そのため、キャパシタが完全には放電せず、キャパシタには一定の電荷が保持されている。このように、キャパシタを完全に放電させる必要がないため、高速に高周波増幅回路をシャットダウンすることができる。また、第１トランジスタのオン時においても、キャパシタには一定の電荷が保持されているため、新たにキャパシタに充電する電荷量は少なくてすみ、高速に高周波増幅回路を起動させることができる。以上のように、第１の発明の高周波増幅回路では、高速な起動・シャットダウンができ、省エネルギー化、熱上昇の抑制などが可能となる。また、高速な起動・シャットダウンを利用して、高周波信号のＡＳＫ変調に利用することもできる。
【００１１】
また、第２の発明のように、スイッチとして第２トランジスタを用いることができ、その場合には、第３の発明のように第２トランジスタがエミッタ抵抗を兼ねるようにすることもできる。そのため、回路構成をより簡略化することができ、コストの低減などを図ることができる。
【図面の簡単な説明】
【００１２】
【図１】実施例１の高周波増幅回路１の構成を示した回路図。
【図２】バイアスコントロール回路２の構成を示した回路図。
【図３】高周波増幅回路１の出力電圧をシミュレーションにより求めたグラフ。
【図４】高周波増幅回路１の全電流をシミュレーションにより求めたグラフ。
【図５】キャパシタＣ１の電位をシミュレーションにより求めたグラフ。
【図６】キャパシタＣ２の電位をシミュレーションにより求めたグラフ。
【図７】従来の高周波増幅回路の構成を示した回路図。
【発明を実施するための形態】
【００１３】
以下、本発明の具体的な実施例について図を参照に説明するが、本発明は実施例に限定されるものではないではない。
【実施例１】
【００１４】
図１は、実施例１の高周波増幅回路１の構成を示した回路図であり、図２は、高周波増幅回路１のバイアス源であるバイアスコントロール回路２を示した回路図である。
【００１５】
まず、高周波増幅回路１の構成について、図１を参照に説明する。高周波増幅回路１は、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ１を有している。トランジスタＴｒ１は、本発明の第１トランジスタに相当する。
【００１６】
トランジスタＴｒ１のベースは、マッチング回路１０を介して高周波信号の入力端子Ｖｉｎと接続している。また、トランジスタＴｒ１のベースとマッチング回路１０との間の線路に、抵抗Ｒ１を介してバイアスコントロール回路２からバイアス電圧Ｖｂが供給される。
【００１７】
トランジスタＴｒ１のエミッタは、エミッタ抵抗Ｒｅ１を介してトランジスタＴｒ４のコレクタに接続されている。トランジスタＴｒ４のエミッタはグランドに接続されていて、ベースには抵抗Ｒ２を介してバイアスコントロール回路２からバイアス電圧Ｖｂが供給される。トランジスタＴｒ４は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ４は、バイアス電圧Ｖｂの供給がある場合には、トランジスタＴｒ４をオンにしてエミッタ抵抗Ｒｅ１とグランドとの間を導通させ、バイアス電圧Ｖｂの供給がない場合には、トランジスタＴｒ４をオフにして非導通とするスイッチ素子として使用する。トランジスタＴｒ１とグランドの間にはキャパシタＣ１が接続されており、エミッタ抵抗Ｒｅ１に並列に接続している。
【００１８】
トランジスタＴｒ１のコレクタは、コレクタ抵抗Ｒｃ１を介して電源端子Ｖｃｃに接続している。
【００１９】
高周波増幅回路１は、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ２、Ｔｒ３をさらに有している。トランジスタＴｒ２のコレクタとトランジスタＴｒ３のコレクタは接続され、トランジスタＴｒ２のエミッタとトランジスタＴｒ３のベースは接続されている。
【００２０】
トランジスタＴｒ２のベースは、キャパシタＣ４を介してトランジスタＴｒ１のコレクタとコレクタ抵抗Ｒｃ１との間の線路に接続されている。また、キャパシタＣ４とトランジスタＴｒ２のベースとの間の線路には、抵抗Ｒ３を介してバイアスコントロール回路２からバイアス電圧Ｖａが供給される。また、トランジスタＴｒ２のエミッタとトランジスタＴｒ３のベースは、エミッタ抵抗Ｒｅ２を介してグランドに接続されている。また、トランジスタＴｒ２、Ｔｒ３のコレクタは、インダクタＬを介して電源端子Ｖｃｃに接続されている。電源端子ＶｃｃとインダクタＬとの間の線路には、キャパシタＣ３の一端が接続し、他端はグランドに接続されている。また、トランジスタＴｒ２、Ｔｒ３のコレクタとインダクタＬとの間の線路には、キャパシタＣ５を介して出力端子Ｖｏｕｔが接続されている。
【００２１】
トランジスタＴｒ３のエミッタは、ダイオード接続のトランジスタＴｒ６を介して、トランジスタＴｒ５のコレクタに接続されている。トランジスタＴｒ５のエミッタはグランドに接続されていて、ベースには抵抗Ｒ４を介してバイアスコントロール回路２からバイアス電圧Ｖｂが供給される。トランジスタＴｒ５は、ｎｐｎ型のバイポーラトランジスタである。トランジスタＴｒ５は、バイアス電圧Ｖｂの供給がある場合には、トランジスタＴｒ５をオンにしてダイオード接続のＴｒ６とグランドとの間を導通させ、バイアス電圧Ｖｂの供給がない場合には、トランジスタＴｒ４をオフにして非導通とするスイッチ素子として使用する。トランジスタＴｒ３のエミッタとグランドの間にはキャパシタＣ２が接続されている。ダイオード接続のトランジスタＴｒ６は、トランジスタＴｒ３のエミッタ抵抗に相当している。
【００２２】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、本発明の第１トランジスタに相当する。また、トランジスタＴｒ４、Ｔｒ５は、本発明の第２トランジスタに相当する。トランジスタＴｒ１、Ｔｒ２、Ｔｒ３は、ｎチャネルの電界効果トランジスタであってもよい。トランジスタＴｒ４、Ｔｒ５は、バイアス電圧Ｖｂによってオンオフ制御されるスイッチ素子であれば任意のものを使用することができ、たとえば電界効果トランジスタや、ＭＥＭＳスイッチなどを用いることもできる。
【００２３】
なお、エミッタ抵抗Ｒｅ１、ダイオード接続のＴｒ６を省いて、トランジスタＴｒ４、Ｔｒ５の寄生抵抗が、第１トランジスタであるトランジスタＴｒ１、トランジスタＴｒ３のエミッタ抵抗を兼ねるようにしてもよい。これにより高周波増幅回路１の構成を簡略化でき、低コスト化を図ることができる。
【００２４】
次に、バイアスコントロール回路２の構成について、図２を参照に説明する。バイアスコントロール回路２は、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ７、Ｔｒ８を有している。トランジスタＴｒ７、Ｔｒ８はカレントミラーを構成し、トランジスタＴｒ７のベースとトランジスタＴｒ８のベースは接続され、トランジスタＴｒ８はコレクタとベースが接続されたダイオード接続となっている。トランジスタＴｒ７のコレクタは、コレクタ抵抗Ｒｃ２を介して電源端子Ｖｃｃに接続されている。また、トランジスタＴｒ７のエミッタは、ダイオード接続のＴｒ１０と抵抗Ｒ５との直列接続回路を介してグランドに接続している。トランジスタＴｒ８のコレクタは、電源端子Ｖｃｃに接続されており、電源端子ＶｃｃとトランジスタＴｒ８のコレクタとの間には、電源端子Ｖｃｃ側から順にトランスファースイッチＴｒａｎｓ１、コレクタ抵抗Ｒｃ３、Ｒ４が縦続に挿入されている。トランジスタＴｒ８のエミッタは、ｎｐｎ型のバイポーラトランジスタであるトランジスタＴｒ９のコレクタに接続されている。トランジスタＴｒ９のベースは、ダイオード接続のトランジスタＴｒ１０と抵抗Ｒ５との間の線路に接続され、エミッタはグランドに接続されている。
【００２５】
コレクタ抵抗Ｒｃ３とコレクタ抵抗Ｒｃ４との間には、バイアス電圧Ｖａを出力する出力端子Ｖａが接続され、コレクタ抵抗Ｒｃ４とトランジスタＴｒ８のコレクタとの間には、バイアス電圧Ｖｂを出力する出力端子Ｖｂが接続されている。バイアス電圧Ｖａは３．７５Ｖ、Ｖｂは１．９５Ｖである。
【００２６】
トランスファースイッチＴｒａｎｓ１のＮＭＯＳのゲートは制御信号入力端子ＣＮＴ１に接続され、ＰＭＯＳのゲートは制御信号入力端子ＣＮＴ２に接続されている。制御信号入力端子ＣＮＴ１からの制御信号がハイレベル、制御信号入力端子ＣＮＴ２からの制御信号がローレベルである場合はトランスファースイッチＴｒａｎｓ１はオンとなり、電源端子Ｖｃｃとコレクタ抵抗Ｒｃ３との間が導通する。逆に、制御信号入力端子ＣＮＴ１からの制御信号がローレベル、制御信号入力端子ＣＮＴ２からの制御信号がハイレベルである場合はトランスファースイッチＴｒａｎｓ１はオフとなり、電源端子Ｖｃｃとコレクタ抵抗Ｒｃ３との間は遮断される。
【００２７】
バイアスコントロール回路２は、ＮＭＯＳからなるスイッチＳＷ１、ＳＷ２、ＳＷ３をさらに有している。スイッチＳＷ１は、トランジスタＴｒ７、Ｔｒ８のベースとグランドとの間に挿入されており、スイッチＳＷ２は、出力端子Ｖｂとグランドとの間に挿入されており、スイッチＳＷ３は、出力端子Ｖａとグランドとの間に挿入されている。スイッチＳＷ１、ＳＷ２、ＳＷ３は、制御信号入力端子ＣＮＴ２からの制御信号によってオンオフ制御され、制御信号がハイレベルの場合にはオン、制御信号がローレベルの場合にはオフとなる。
【００２８】
このバイアスコントロール回路２は、制御信号入力端子ＣＮＴ１からの制御信号がハイレベル、制御信号入力端子ＣＮＴ２からの制御信号がローレベルである場合に、バイアス電圧Ｖａ、Ｖｂを出力する定電圧回路として動作する。たとえば、何らかの原因でコレクタ抵抗Ｒｃ３やＲｃ４の電流が増加した場合、コレクタ抵抗Ｒｃ３やＲｃ４での電圧降下が増してトランジスタＴｒ７のベース電圧が低下し、その結果エミッタ電圧も低下し、ダイオード接続のトランジスタＴｒ１０と抵抗Ｒ５との分圧によるトランジスタＴｒ９のベース電圧も低下する。その結果、トランジスタＴｒ９の引き込む電流が減少し、コレクタ抵抗Ｒｃ３やＲｃ４での電圧降下も減少する。このようなフィードバック動作によって、バイアス電圧Ｖａ、Ｖｂが一定に保持される。
【００２９】
また、このバイアスコントロール回路２は、制御信号入力端子ＣＮＴ１からの制御信号がローレベル、制御信号入力端子ＣＮＴ２からの制御信号がハイレベルである場合に、シャットダウンし、バイアス電圧Ｖａ、Ｖｂは０Ｖとなる。これは、トランスファースイッチＴｒａｎｓ１がオフとなり、スイッチＳＷ１がオンとなることでトランジスタＴｒ７、Ｔｒ８のべースがグランドと接続され、トランジスタＴｒ７、Ｔｒ８がオフとなるためである。また、この時、スイッチＳＷ２、ＳＷ３もオンとなり、出力端子Ｖａ、Ｖｂがグランドに接続される。これにより、リークによって高周波増幅回路１側がバイアスされてしまうのを防止している。
【００３０】
次に、高周波増幅回路１の動作について説明する。
【００３１】
まず、バイアスコントロール回路２からバイアス電圧Ｖａ、Ｖｂが印加されている場合について説明する。この場合、トランジスタＴｒ１にはバイアス電圧Ｖｂが印加され、トランジスタＴｒ２にはバイアス電圧Ｖａが印加される。また、トランジスタＴｒ４、Ｔｒ５はオンとなり、トランジスタＴｒ１のエミッタはエミッタ抵抗を介してグランドに接続され、トランジスタＴｒ３のエミッタはダイオード接続のトランジスタＴｒ６を介してグランドに接続される。そのため高周波増幅回路１は、トランジスタＴｒ１を用いたエミッタ接地増幅回路と、トランジスタＴｒ２、Ｔｒ３とをダーリントン接続して用いたエミッタ接地増幅回路とを２段縦続に接続した回路構成として動作し、入力端子Ｖｉｎから入力された高周波信号は、トランジスタＴｒ１によって増幅されたのち、ダーリントン接続のトランジスタＴｒ２、Ｔｒ３によってさらに増幅されて、出力端子Ｖｏｕｔから出力される。
【００３２】
次に、高周波増幅回路１をシャットダウンする場合について説明する。バイアスコントロール回路２がシャットダウンされ、バイアス電圧Ｖａ、Ｖｂが０Ｖとなると、トランジスタＴｒ１、Ｔｒ２はオフし、トランジスタＴｒ２のオフによってトランジスタＴｒ３のベース電位も０Ｖとなるため、Ｔｒ３もオフする。また、これと同時にトランジスタＴｒ４もオフする。そのため、トランジスタＴｒ１のエミッタとエミッタ抵抗Ｒｅ１との接続点Ａを通りエミッタ抵抗Ｒｅ１を介してグランドへと流れるキャパシタＣ１の放電は、遮断される。その結果、キャパシタＣ１の電荷は、トランジスタＴｒ１、Ｔｒ４の寄生容量などに再分配されて、キャパシタＣ１には一定の電荷が保持される。また、同時にトランジスタＴｒ５もオフし、同様の理由によってキャパシタＣ２には一定の電荷が保持される。また、電源端子Ｖｃｃからは電位が与えられ続けており、キャパシタＣ３は放電しない。
【００３３】
。
このように、キャパシタＣ１、Ｃ２には一定の電荷が保持され、キャパシタＣ３は放電しないため、高周波増幅回路１は急速にシャットダウンされる。
【００３４】
次に、高周波増幅回路１を起動させる場合について説明する。バイアスコントロール回路２が起動し、バイアス電圧Ｖａ、Ｖｂの供給が開始されると、トランジスタＴｒ１〜Ｔｒ３がオンとなり、またトランジスタＴｒ４、Ｔｒ５がオンとなってキャパシタＣ１、Ｃ２が充電される。ここで、キャパシタＣ１、Ｃ２には一定の電荷が保持されているために、キャパシタＣ１、Ｃ２が充電されるまでにかかる時間が非常に短くなる。また、キャパシタＣ３は高周波増幅回路１のシャットダウン時に放電しないため、充電の必要がない。その結果、高周波増幅回路１は、高速に起動される。
【００３５】
以上のように、実施例１の高周波増幅回路１は、高速に起動・シャットダウンを行うことができるため、省エネルギー化や熱上昇の抑制などを実現することが可能となっている。また、高周波増幅回路１の高速な起動・シャットダウンを利用して、ＡＳＫ変調を行うこともできる。
【００３６】
２４ＧＨｚの信号を高周波増幅回路１に入力し、高周波増幅回路１を２０ｎｓ間起動させ、３０ｎｓ間シャットダウンさせるのを繰り返した場合において、シミュレーションを行い、以下の図３〜図６の結果を得た。図３は、高周波増幅回路１からの出力電圧を示したグラフ、図４は、全電流（電源端子Ｖｃｃから高周波増幅回路１に流れ込む電流）を示したグラフ、図５は、キャパシタＣ１の電位を示したグラフ、図６は、キャパシタＣ２の電位を示したグラフである。図３のように、起動・シャットダウン時の立ち上がり、立ち下がりが非常に急峻であることがわかる。また、図４のように、高周波増幅回路１のシャットダウン時には確かに全電流が０となっていることが確認できる。
【００３７】
また、図５のように、キャパシタＣ１の電位はオフ時に約０．６７Ｖに維持されていることがわかり、図６のように、キャパシタＣ２の電位はオフ時に約１．４７Ｖに維持されていることがわかる。このように、高周波増幅回路１のシャットダウン時にキャパシタＣ１、Ｃ２の電位が保持されているために、図３に示すような高周波増幅回路１の高速な起動・シャットダウンが可能となっている。
【００３８】
なお、実施例１の高周波増幅回路１では、トランジスタＴｒ４、Ｔｒ５であるスイッチ素子を、エミッタ抵抗とグランドとの間に挿入しているが、キャパシタＣ１の放電を遮断する位置、すなわちキャパシタＣ１からエミッタ抵抗を介してグランドに至る経路の途中であれば、どこにスイッチ素子を挿入してもよい。
【産業上の利用可能性】
【００３９】
本発明の高周波増幅回路は、高周波増幅動作を間欠駆動させる場合に有効である。また、高周波信号の増幅とともに、ＡＳＫ変調を行うことも可能である。
【符号の説明】
【００４０】
１：高周波増幅回路
２：バイアスコントロール回路
１０：マッチング回路
Ｔｒ１〜Ｔｒ１０：トランジスタ
Ｃ１〜Ｃ５：キャパシタ
Ｒｅ１、Ｒｅ２：エミッタ抵抗
Ｒｃ１〜Ｒｃ４：コレクタ抵抗
Ｒ１〜Ｒ５：抵抗
Ｌ：インダクタ
Ｔｒａｎｓ１：トランスファースイッチ
ＳＷ１〜ＳＷ３：スイッチ
【特許請求の範囲】
【請求項１】
ベース／ゲートから入力された高周波信号を増幅してコレクタ／ドレインから出力し、ベース／ゲートのバイアス電圧の供給・停止によって、前記高周波信号の増幅動作がオンオフ制御されるｎチャネルの第１トランジスタと、
前記第１トランジスタのエミッタ／ソース−グランド間に接続されたエミッタ抵抗と、
前記エミッタ抵抗と並列に接続されたキャパシタと、
前記キャパシタから前記エミッタ抵抗を通り前記グランドに至る線路の途中に挿入され、その線路の導通・非導通を、前記第１トランジスタのオンオフと同期してオンオフ制御するスイッチと、
を有することを特徴とする高周波増幅回路。
【請求項２】
前記スイッチは、第２トランジスタであることを特徴とする請求項１に記載の高周波増幅回路。
【請求項３】
前記第２トランジスタは、前記エミッタ抵抗側に挿入され、前記エミッタ抵抗を兼ねていることを特徴とする請求項２に記載の高周波増幅回路。
【請求項１】
ベース／ゲートから入力された高周波信号を増幅してコレクタ／ドレインから出力し、ベース／ゲートのバイアス電圧の供給・停止によって、前記高周波信号の増幅動作がオンオフ制御されるｎチャネルの第１トランジスタと、
前記第１トランジスタのエミッタ／ソース−グランド間に接続されたエミッタ抵抗と、
前記エミッタ抵抗と並列に接続されたキャパシタと、
前記キャパシタから前記エミッタ抵抗を通り前記グランドに至る線路の途中に挿入され、その線路の導通・非導通を、前記第１トランジスタのオンオフと同期してオンオフ制御するスイッチと、
を有することを特徴とする高周波増幅回路。
【請求項２】
前記スイッチは、第２トランジスタであることを特徴とする請求項１に記載の高周波増幅回路。
【請求項３】
前記第２トランジスタは、前記エミッタ抵抗側に挿入され、前記エミッタ抵抗を兼ねていることを特徴とする請求項２に記載の高周波増幅回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−１５５３７９（Ｐ２０１１−１５５３７９Ａ）
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願番号】特願２０１０−１４４８７（Ｐ２０１０−１４４８７）
【出願日】平成２２年１月２６日（２０１０．１．２６）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成２３年８月１１日（２０１１．８．１１）
【国際特許分類】
【出願日】平成２２年１月２６日（２０１０．１．２６）
【出願人】（０００００３６０９）株式会社豊田中央研究所 (4,200)
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]